TW201937562A - 半導體磊晶晶圓之製造方法以及半導體元件的製造方法 - Google Patents

半導體磊晶晶圓之製造方法以及半導體元件的製造方法 Download PDF

Info

Publication number
TW201937562A
TW201937562A TW108102481A TW108102481A TW201937562A TW 201937562 A TW201937562 A TW 201937562A TW 108102481 A TW108102481 A TW 108102481A TW 108102481 A TW108102481 A TW 108102481A TW 201937562 A TW201937562 A TW 201937562A
Authority
TW
Taiwan
Prior art keywords
hydrogen
semiconductor
peak
wafer
epitaxial
Prior art date
Application number
TW108102481A
Other languages
English (en)
Other versions
TWI683350B (zh
Inventor
奥山亮輔
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW201937562A publication Critical patent/TW201937562A/zh
Application granted granted Critical
Publication of TWI683350B publication Critical patent/TWI683350B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種半導體磊晶晶圓之製造方法，其即便於供於低溫的元件形成製程中的情況下，亦可製造於磊晶層中可充分獲得氫的鈍化效果的半導體磊晶晶圓。本發明的半導體磊晶晶圓100之製造方法的特徵在於包括：第1步驟，對半導體晶圓10的表面10A照射含有碳、磷及氫作為構成元素的團簇離子12，於該半導體晶圓的表層部形成所述團簇離子的構成元素固溶而成的改質層14；以及第2步驟，於所述半導體晶圓的改質層14上形成磊晶層18，於將所述團簇離子12中的碳、磷及氫的原子數以CxPyHz（x、y、z為1以上的整數）表述時，磷原子數y相對於碳原子數x的比y/x滿足0.5以上且2.0以下。

Description

半導體磊晶晶圓之製造方法以及半導體元件的製造方法
本發明是有關於一種半導體磊晶晶圓之製造方法以及半導體元件的製造方法。
於以矽晶圓作為代表例的半導體晶圓上形成有磊晶層的半導體磊晶晶圓被用作用以製作金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）、動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）、功率電晶體（power transistor）及背面照射型固體攝像器件等各種半導體元件的元件基板。
例如背面照射型固體攝像器件藉由將配線層等配置於較感測器部更靠下層的位置，而將來自外部的光直接引入至感測器中，於暗處等亦可拍攝更清晰的圖像或動畫。因此，背面照射型固體攝像器件近年來被廣泛地用於數位視訊攝影機（digital video camera）或智慧型手機（smartphone）等行動電話中。
近年來半導體元件的微細化或高性能化愈發進步，於該狀況下，為了使元件特性高品質化，期望被用作元件基板的半導體磊晶晶圓的高品質化。
因此，本案申請人於專利文獻1中提出了一種半導體磊晶晶圓之製造方法，其包括：第1步驟，對半導體晶圓的表面照射例如C3 H5 離子等含有氫作為構成元素的團簇離子；以及第2步驟，於所述第1步驟後，於所述半導體晶圓的表面上形成磊晶層，於所述第1步驟中，將所述團簇離子的射束電流值設為50 μA以上。所述專利文獻1中記載的技術的概要為如下所述。
於如下半導體磊晶晶圓中，即便利用二次離子質量分析法（SIMS：Secondary Ion Mass Spectrometry）測定表層部中的深度方向的氫濃度分佈，氫濃度為檢測下限以下，亦未觀察到氫的濃度峰值，關於所述半導體磊晶晶圓，首先以單體離子（單原子離子）的形態向半導體晶圓中注入氫離子，並於半導體晶圓的表層部形成氫離子注入區域，其後於該表層部上形成磊晶層。所述情況的原因在於：由於氫為輕元素，因此藉由磊晶層形成時的加熱而氫向外擴散，氫幾乎不會殘留於半導體晶圓中。
於專利文獻1中，如C3 H5 離子般以團簇離子的形態注入氫，並且將射束電流值設為50 μA以上，藉此即便於形成磊晶層後，亦可使氫高濃度地殘留於半導體晶圓的表層部，可製造於所述表層部的深度方向的氫濃度分佈中存在峰值的半導體磊晶晶圓。殘留於半導體晶圓的表層部（即磊晶層的正下方）的氫因於磊晶層形成半導體元件的元件形成製程時的熱處理而向磊晶層中擴散，使磊晶層內的缺陷鈍化。因此，若將專利文獻1的半導體磊晶晶圓供於元件形成製程中，則磊晶層的結晶性提高，可期待元件特性的提高。
[現有技術文獻]
[專利文獻]
[專利文獻1]國際公開第2016/031328號公報
[發明所欲解決之課題]
殘留於半導體晶圓的表層部的氫於元件形成製程時使磊晶層內的界面準位缺陷惰性化，有助於洩漏電流的減少等元件特性的提高。然而，本發明者進一步進行研究，結果可知專利文獻1中以下方面存在改善的餘地。即，專利文獻1中，於將半導體磊晶晶圓供於模擬1100℃、30分鐘這樣的高溫的元件形成製程的熱處理中時，顯示出磊晶層具有高結晶性。然而，可知於700℃以下這樣的低溫的熱處理中，無法使表層部中捕捉的氫充分地向磊晶層中擴散·供給。近年來，元件形成製程的低溫化推進，即便於進行低溫的元件形成製程的情況下，亦期望使表層部中捕捉的氫充分地向磊晶層中擴散，從而可使磊晶層內的缺陷鈍化。
因此，本發明鑒於所述課題，目的在於提供一種半導體磊晶晶圓之製造方法以及使用半導體磊晶晶圓之製造方法的半導體元件的製造方法，所述半導體磊晶晶圓之製造方法即便於供於低溫的元件形成製程的情況下，亦可製造於磊晶層中可充分獲得氫的鈍化效果的半導體磊晶晶圓。
[解決課題之手段]
為了解決所述課題，本發明者進行了努力研究，而獲得以下見解。即，於使用含有碳、磷及氫作為構成元素且磷原子數相對於碳原子數的比滿足0.5以上且2.0以下的團簇離子的情況下，磊晶層形成後的半導體晶圓表層部的深度方向的氫濃度分佈成為藉由勞侖茲力函數的峰值分離處理可分離成兩個峰值的形狀。而且，可知構成接近磊晶層的第1峰值的氫如先前般因高溫的熱處理而擴散，另一方面因低溫的熱處理幾乎不擴散，但構成遠離磊晶層的第2峰值的氫相較於先前而言即便在低溫的700℃的熱處理中亦充分擴散。
基於所述見解而完成的本發明的主旨構成為如下所述。
（1）一種半導體磊晶晶圓之製造方法，其特徵在於包括：
第1步驟，對半導體晶圓的表面照射含有碳、磷及氫作為構成元素的團簇離子，於所述半導體晶圓的表層部形成所述團簇離子的構成元素固溶而成的改質層；以及
第2步驟，於所述半導體晶圓的改質層上形成磊晶層，
於將所述團簇離子中的碳、磷及氫的原子數以Cx Py Hz （x、y、z為1以上的整數）表述時，磷原子數y相對於碳原子數x的比y/x滿足0.5以上且2.0以下。
（2）如所述（1）所述的半導體磊晶晶圓之製造方法，其中x為1以上且3以下，y為1以上且3以下，z為1以上且12以下。
（3）如所述（1）或（2）所述的半導體磊晶晶圓之製造方法，其中於所述第1步驟中，將所述團簇離子的射束電流值設為50 μA以上且5000 μA以下。
（4）如所述（1）～（3）中任一項所述的半導體磊晶晶圓之製造方法，其中所述半導體晶圓為矽晶圓。
（5）一種半導體元件的製造方法，其特徵在於：於利用如所述（1）～（4）中任一項所述的製造方法所製造的半導體磊晶晶圓的所述磊晶層，形成半導體元件。
[發明的效果]
根據本發明的半導體磊晶晶圓之製造方法，即便於供於低溫的元件形成製程的情況下，亦可製造於磊晶層中可充分獲得氫的鈍化效果的半導體磊晶晶圓。根據本發明的半導體元件的製造方法，即便於元件形成製程為低溫的情況下，亦可於磊晶層中充分獲得氫的鈍化效果。
以下，一方面參照圖式，一方面詳細說明本發明的實施形態。再者，圖1中為便於說明而與實際的厚度的比例不同，相對於半導體晶圓10而誇張地示出改質層14及磊晶層18的厚度。
（半導體磊晶晶圓之製造方法）
如圖1所示，本發明的一實施形態的半導體磊晶晶圓100之製造方法包括：第1步驟（圖1步驟A、步驟B），對半導體晶圓10的表面10A照射含有碳、磷及氫作為構成元素的團簇離子12，於所述半導體晶圓10的表層部形成所述團簇離子12的構成元素固溶而成的改質層14；以及第2步驟（圖1步驟C），於所述半導體晶圓10的改質層14上形成磊晶層18。磊晶層18成為用以製造背面照射型固體攝像器件等半導體器件的元件層。
[第1步驟]
作為半導體晶圓10，例如可列舉包含矽、化合物半導體（GaAs、GaN、SiC）且表面不具有磊晶層的塊狀的單晶晶圓，於製造背面照射型固體攝像器件的情況下，通常使用塊狀的單晶矽晶圓。另外，作為半導體晶圓10，可使用利用線鋸（wire saw）等將藉由柴可斯基法（Czochralski，CZ法）或浮融區法（Floating Zone，FZ法）所成長的單晶矽錠切片（slice）所得的晶圓。另外，為了獲得更高的吸除能力，亦可於半導體晶圓10中添加碳及/或氮。進而，亦可於半導體晶圓10中添加既定濃度的任意的摻雜劑，製成所謂n+型或者p+型、或n-型或者p-型的基板。
另外，作為半導體晶圓10，亦可使用在塊狀半導體晶圓表面上形成有半導體磊晶層的磊晶晶圓。例如為於塊狀的單晶矽晶圓的表面上形成有矽磊晶層的磊晶矽晶圓。矽磊晶層可藉由化學氣相沈積（Chemical Vapor Deposition，CVD）法於通常的條件下形成。磊晶層較佳為將厚度設為0.1 μm～20 μm的範圍內，更佳為設為0.2 μm～10 μm的範圍內。該情況下，半導體磊晶晶圓100具有包含磊晶層18及未圖示的半導體晶圓的磊晶層的多個磊晶層。
第1步驟中，對半導體晶圓10的表面10A照射含有碳、磷及氫作為構成元素的團簇離子12。本說明書中，所謂「團簇離子」是以如下方式獲得，即，藉由利用電子撞擊法使電子碰撞氣體狀分子而使氣體狀分子的鍵解離而形成各種原子數的原子集合體，產生片段並使所述原子集合體離子化，進行經離子化的各種原子數的原子集合體的質量分離，並提取出特定質量數的經離子化的原子集合體。即，團簇離子是指對由多個原子集合而成塊的團簇賦予正電荷或負電荷並離子化而成者，明確分為碳離子等單原子離子或一氧化碳離子等單分子離子。團簇離子的構成原子數通常為5個～100個左右。作為使用此種原理的團簇離子注入裝置，例如可使用日新離子機器股份有限公司製造的克瑞斯（CLARIS）（註冊商標）。
若對作為半導體晶圓10的矽晶圓照射含有碳、磷及氫的團簇離子12，則利用所述照射能量矽瞬間變為1350℃～1400℃左右的高溫狀態而熔解。其後，矽經急速冷卻，碳、磷及氫於矽晶圓中的表面附近固溶。即，所謂本說明書中的「改質層」，是指作為所照射的團簇離子的構成元素的碳、磷及氫於半導體晶圓表層部的結晶的晶格間位置或置換位置固溶而成的層。而且，改質層被特定為於半導體晶圓的深度方向上的碳、磷及氫的濃度分佈中至少一種元素的濃度被檢測到高於背景（background）的區域，且為自半導體晶圓的表面起大致500 nm以下的表層部。
詳情於實施例中基於實驗結果進行說明，但本實施形態中，最重要的是使用如下團簇離子：於將團簇離子12中的碳、磷及氫的原子數以Cx Py Hz （x、y、z為1以上的整數）表述時，磷原子數y相對於碳原子數x的比y/x滿足0.5以上且2.0以下。藉此，即便於在後述的磊晶成長（第2步驟）後使氫充分地殘留於改質層14中並且進行模擬低溫的元件形成製程的熱處理的情況下，亦可使改質層14中捕捉的氫於磊晶層18中擴散。就更確實地獲得所述效果的觀點而言，團簇離子12較佳為含有碳、磷及氫作為構成元素的團簇離子，即團簇尺寸以Cx Py Hz （x、y、z為1以上的整數）表述的團簇離子。
並不限定本發明，但本發明者以如下方式考慮可獲得所述效果的機制。
首先，亦如先前技術欄中所記載般，於以單體離子（單原子離子）的形態向半導體晶圓中注入氫離子的情況下，即便於剛注入後的半導體晶圓表層部中的深度方向的氫濃度分佈中可獲得1×1020 atoms/cm3 左右的峰值濃度，於磊晶成長後在該氫濃度分佈中峰值亦會消失，氫濃度為檢測下限以下。再者，於利用目前的SIMS的檢測技術中，氫濃度的檢測下限為7.0×1016 atoms/cm3 。
相對於此，本實施形態中，藉由以團簇離子的形態對半導體晶圓照射氫，可於半導體晶圓的表層部形成大量的缺陷（損傷）。其結果，雖因磊晶成長時的熱處理而大量的氫向外擴散，但補充表層部的缺陷的氫於磊晶成長後亦殘留於表層部。其結果，於在剛照射團簇離子後以成為1×1020 atoms/cm3 左右的峰值濃度的程度注入氫的情況下，即便於磊晶成長後的氫濃度分佈中亦檢測到1×1018 atoms/cm3 前後的峰值濃度的峰值。殘留於所述改質層中的氫因後面的元件形成製程時的熱處理而向磊晶層中擴散，從而使磊晶層內的缺陷鈍化。
進而，本實施形態中，藉由使用團簇尺寸Cx Py Hz 中滿足y/x為0.5以上且2.0以下的團簇離子，即便元件形成製程時的熱處理為低溫，亦可使殘留於改質層中的大量的氫向磊晶層中擴散，而於磊晶層中充分地獲得氫的鈍化效果。推測其為如下機制。即，於使用所述特定的團簇離子的情況下，殘留於改質層中的氫分為以C-H2鍵的狀態殘留於改質層中的氫、以及以P-H鍵的狀態殘留於改質層中的氫。前者的氫脫離C-H2鍵時的活化能量大，因此前者的氫於高溫的元件形成製程的情況下自C-H2鍵脫離而向磊晶層中擴散，但於低溫的元件形成製程的情況下不會自C-H2鍵脫離。相對於此，後者的氫脫離P-H鍵時的活化能量小，因此後者的氫即便於低溫的元件形成製程中亦自P-H鍵脫離而向磊晶層中擴散。實際上，實施例（參照圖3（B））中，如後所述本實施形態中，磊晶成長後的氫濃度分佈可藉由利用勞侖茲力函數的峰值分離處理而分離為C-H2鍵狀態的氫所引起的第1峰值、以及P-H鍵狀態的氫所引起的第2峰值。而且，進行模擬700℃、30分鐘的低溫元件形成製程的熱處理，結果第1峰值的峰值濃度稍微下降，相對於此第2峰值的峰值濃度明顯下降（參照圖4（B））。
於使用y/x小於0.5的團簇離子的情況下，磷相對於碳的比例過低，P-H鍵狀態的氫幾乎不殘存於改質層中，其結果，低溫的元件形成製程時擴散的氫濃度並不充分。因此，於低溫的元件形成製程時，無法於磊晶層中充分獲得氫的鈍化效果。另外，於使用y/x超過2.0的團簇離子的情況下，磷相對於碳的比例過高，磷所引起的位錯環（dislocation loop）等注入缺陷形成於改質層中。該情況下，在注入缺陷中捕捉氫，所捕捉的氫於低溫下的元件形成製程時不會擴散。其結果，於低溫的元件形成製程時在磊晶層中仍然無法充分獲得氫的鈍化效果。因此，實施形態中，使用y/x滿足0.5以上且2.0以下的團簇離子。
作為團簇離子的照射條件，可列舉團簇離子的團簇尺寸、劑量、團簇離子的加速電壓及射束電流值等。
團簇尺寸可於2個～100個、較佳為60個以下、更佳為50個以下適宜設定。本說明書中，所謂「團簇尺寸」是指構成1個團簇的原子的個數。團簇尺寸的調整可藉由調整自噴嘴噴出的氣體的氣體壓力及真空容器的壓力、離子化時對燈絲（filament）施加的電壓等而進行。再者，團簇尺寸可藉由以下方式求出：藉由利用四極高頻電場的質譜分析或飛行時間（time-of-flight）質譜分析而求出團簇個數分佈，取團簇個數的平均值。
其中，本實施形態中，更佳為將團簇尺寸Cx Py Hz 中的x設為1以上且3以下、y設為1以上且3以下、z設為1以上且12以下。所述團簇尺寸較佳的原因在於容易控制小尺寸的團簇離子射束。另外，若P的原子數變得過多，則促進有助於氫捕捉的缺陷形成。因此，較佳為使用在所述記載的原子數的範圍內y/x滿足0.5以上且2.0以下的團簇離子。
作為團簇離子的原料的氣體狀分子只要為可獲得所述團簇尺寸的團簇離子者，則並無特別限定，例如可列舉三甲基膦（C3 H9 P）、磷唑（C4 H5 P）、雙-二甲基膦基乙烷（C6 H16 P2 ）、二甲基膦基丙基（C15 H36 P4 ）、三苯基膦（C18 H15 P）、二苯基膦基甲基乙烷（C41 H39 P3 ）等。其中，可由該些原料氣體分別生成各種尺寸的團簇離子。例如，如圖2所示般，可由三甲基膦（C3 H9 P）獲得CPHz 、C2 PHz 及C3 PHz （z為1～7）此三種片段。本實施形態中，自該些各種尺寸的團簇離子中提取y/x滿足0.5以上且2.0以下的團簇離子，並照射半導體晶圓的表面。
團簇離子的劑量可藉由控制離子照射時間而調整。構成團簇離子的各元素的劑量是由團簇離子種類及團簇離子的劑量（Cluster/cm2 ）來決定。本實施形態中，為了使氫於第2步驟後亦高濃度地殘存，較佳為將氫的劑量設為1×1013 atoms/cm2 ～1×1016 atoms/cm2 ，更佳為設為5×1013 atoms/cm2 以上。其原因在於：於小於1×1013 atoms/cm2 的情況下，可能於形成磊晶層時氫擴散，於超過1×1016 atoms/cm2 的情況下，有對磊晶層18的表面造成大的損傷之虞。
另外，較佳為將碳的劑量設為1×1013 atoms/cm2 ～1×1017 atoms/cm2 ，更佳為設為5×1013 atoms/cm2 以上且5×1016 atoms/cm2 以下。於碳的劑量小於1×1013 atoms/cm2 的情況下，有時無法獲得充分的吸除能力，於碳的劑量超過1×1016 atoms/cm2 的情況下，有對半導體晶圓10的表面10A造成的損傷大，且於第2步驟後於磊晶層18的表面上形成大量的缺陷之虞。
關於磷的劑量，由於y/x為0.5以上且2.0以下，因此成為碳的劑量的0.5倍以上且2.0倍以下。
團簇離子的加速電壓與團簇尺寸一併對改質層中的構成元素的深度方向的濃度分佈的峰值位置造成影響。本實施形態中，可將團簇離子的加速電壓設為超過0 keV/Cluster且小於200 keV/Cluster，較佳為設為100 keV/Cluster以下，進而佳為設為80 keV/Cluster以下。再者，關於加速電壓的調整，通常採用（1）靜電加速、（2）高頻加速此兩種方法。前者的方法有等間隔地排列多個電極，於該些電極間施加相等的電壓，於軸方向上製作等加速電場的方法。後者的方法有一面使離子以直線狀行進一面使用高頻進行加速的線性直線加速器（linac）法。
如上所述，由於氫離子為輕元素，因此藉由形成磊晶層18時等的熱處理而容易擴散，有難以停留於形成磊晶層後的半導體晶圓中的傾向。因此，較佳為除了藉由團簇離子照射而使氫的析出區域為局部且高濃度以外，將團簇離子12的射束電流值設為50 μA以上，以較短時間對半導體晶圓10的表面10A照射氫離子而使表層部的損傷增大。藉由將射束電流值設為50 μA以上而損傷變大，於後續的磊晶層18形成後，氫亦容易高濃度地殘存於半導體晶圓10的磊晶層18側的表層部。為了所述目的，較佳為將團簇離子12的射束電流值設為100 μA以上，更佳為設為300 μA以上。另一方面，若射束電流值變得過大，則有於磊晶層18中過剩地產生磊晶缺陷之虞，因此較佳為將射束電流值設為5000 μA以下。再者，團簇離子12的射束電流值例如可藉由變更離子源的原料氣體的分解條件而調整。
[第2步驟]
作為形成於改質層14上的磊晶層18，可列舉矽磊晶層，可藉由一般的條件來形成。例如可將氫作為載氣，將二氯矽烷、三氯矽烷等源氣體導入至腔室內，雖然成長溫度亦視所使用的源氣體而不同，但可大致於1000℃～1200℃的範圍的溫度下藉由CVD法於半導體晶圓10上進行磊晶成長。磊晶層18較佳為將厚度設為1 μm～15 μm的範圍內。其原因在於：於厚度小於1 μm的情況下，可能因摻雜劑自半導體晶圓10向外擴散而導致磊晶層18的電阻率變化，另外，於超過15 μm的情況下，有對固體攝像器件的分光感度特性產生影響之虞。
於以所述方式獲得的半導體磊晶晶圓100中，改質層14中的深度方向的氫濃度分佈典型而言較佳為如圖3（A）所示具有一個峰值，所述峰值的峰值位置的更左側（接近磊晶層/半導體晶圓的界面的方向）為依照高斯分佈的形狀，所述峰值的峰值位置的更右側（遠離磊晶層/半導體晶圓的界面的方向）成為具有比依照高斯分佈的形狀鼓出的肩部的形狀。所述形狀的氫濃度分佈典型而言如圖3（B）所示可藉由利用勞侖茲力函數的峰值分離處理而分離成具有依照高斯分佈的形狀的兩個峰值。
峰值分離前的氫濃度分佈中的峰值濃度較佳為成為1.0×1017 atoms/cm3 以上且6.0×1018 atoms/cm3 以下，峰值寬度較佳為成為20 nm～200 nm的範圍內。再者，所謂峰值寬度是指將氫的檢測下限以上的部分視為峰值時的寬度。
接近峰值分離後的磊晶層/半導體晶圓的界面的第1峰值的峰值濃度較佳為成為1.0×1017 atoms/cm3 以上且5.0×1018 atoms/cm3 以下。第1峰值的峰值寬度較佳為成為10 nm～150 nm的範圍內。
遠離峰值分離後的磊晶層/半導體晶圓的界面的第2峰值成為峰值分離前的氫濃度分佈中的肩部的原因，所述峰值濃度較佳為成為1.0×1017 atoms/cm3 以上且4.0×1018 atoms/cm3 以下。第2峰值的峰值寬度較佳為成為10 nm～150 nm的範圍內。
第1峰值的峰值位置存在於自磊晶層/半導體晶圓的界面起深度為60 nm～100 nm的範圍內，第2峰值的峰值位置較佳為比第1峰值的峰值位置深20 nm～60 nm的位置。
再者，亦較佳為於第1步驟之後、第2步驟之前，對半導體晶圓10進行用以恢復結晶性的恢復熱處理。關於所述情況的恢復熱處理，例如只要於氮氣或氬氣等環境下，於900℃以上且1100℃以下的溫度下，將半導體晶圓10保持10分鐘以上且60分鐘以下的期間即可。另外，亦可使用快速熱退火（Rapid Thermal Annealing，RTA）或快速熱氧化（Rapid Thermal Oxidation，RTO）等的與磊晶裝置不同的另外的急速升降溫熱處理裝置等來進行恢復熱處理。
以上，於本實施形態的半導體磊晶晶圓之製造方法中，P-H鍵狀態的氫例如於400℃以上且700℃以下這樣的低溫的元件形成製程時亦向磊晶層中擴散，C-H2鍵狀態的氫例如於超過700℃的高溫的元件形成製程時向磊晶層中擴散。因此，對應於溫度範圍廣的元件形成製程，可於磊晶層中充分獲得氫的鈍化效果。
（半導體元件的製造方法）
本發明的一實施形態的半導體元件的製造方法的特徵在於：於位於利用所述製造方法所製造的半導體磊晶晶圓100的表面的磊晶層18，形成半導體元件。根據所述製造方法，即便於元件形成製程為低溫的情況下，亦可於磊晶層中充分獲得氫的鈍化效果。
[實施例]
（實驗例1）
準備由CZ單晶矽錠而得的n-型矽晶圓（直徑：300 mm、厚度：775 μm、摻雜劑種類：磷、電阻率：20 Ω·cm）。繼而，使用團簇離子產生裝置（日新離子機器公司製造，克瑞斯（CLARIS）（註冊商標）），使用三甲基膦（C3 H9 P）作為原料氣體，生成並提取CPH2 團簇離子（Cx Py Hz 中y/x=1.0），於加速電壓80 keV/Cluster（每一氫原子的加速電壓為1.74 keV/atom，每一碳原子的加速電壓為20.9 keV/atom，每一磷原子為53.9 keV/atom）的照射條件下照射矽晶圓的表面。再者，將照射團簇離子時的劑量設為1.0×1015 cluster/cm2 。若換算成氫原子數則為2.0×1015 atoms/cm2 ，若換算成碳原子數則為1.0×1015 atoms/cm2 ，若換算成磷原子數則為1.0×1015 atoms/cm2 。再者，將團簇離子的射束電流值設為550 μA。
繼而，將團簇離子照射後的矽晶圓搬送至單片式磊晶成長裝置（應用材料（Applied Materials）公司製造）內，於裝置內以1120℃的溫度實施30秒鐘的氫烘烤處理後，以氫作為載氣，以三氯矽烷作為源氣體，於1120℃下藉由CVD法於矽晶圓的形成有改質層之側的表面上使矽磊晶層（厚度：4.9 μm，摻雜劑種類：磷，電阻率：10 Ω·cm）進行磊晶成長，而獲得磊晶矽晶圓。
[利用SIMS的氫濃度分佈評價]
關於於所述製造條件下獲得的磊晶矽晶圓，藉由SIMS測定對自矽磊晶層表面起的深度方向上的碳、磷及氫的濃度分佈進行測定。其結果，於矽晶圓的表層部120 nm（即，自矽磊晶層/矽晶圓的界面起120 nm）處特定為改質層。
於圖3（A）中示出所得的氫濃度分佈。如圖3（A）所示，氫濃度分佈具有一個峰值，所述峰值的峰值位置的更左側為依照高斯分佈的形狀，所述峰值的峰值位置的更右側成為具有比依照高斯分佈的形狀鼓出的肩部的形狀。峰值濃度為1.8×1018 atoms/cm3 ，峰值寬度為110 nm。所述氫濃度分佈如圖3（B）所示可藉由利用勞侖茲力函數的峰值分離處理而分離成具有依照高斯分佈的形狀的兩個峰值。接近磊晶層/半導體晶圓的界面的第1峰值的峰值濃度為1.2×1018 atoms/cm3 ，第1峰值的峰值寬度為50 nm。遠離磊晶層/半導體晶圓的界面的第2峰值的峰值濃度為8.2×1017 atoms/cm3 ，第2峰值的峰值寬度為100 nm。第1峰值的峰值位置存在於自磊晶層/半導體晶圓的界面起的深度為80 nm處，第2峰值的峰值位置存在於比第1峰值的峰值位置深30 nm的位置。
其次，對在所述製造條件下獲得的磊晶矽晶圓，於氮氣環境下實施700℃、30分鐘的熱處理，其後同樣地測定氫濃度分佈。於圖4（A）中示出所得的氫濃度分佈。所述氫濃度分佈如圖4（B）所示亦可藉由利用勞侖茲力函數的峰值分離處理而分離成具有依照高斯分佈的形狀的兩個峰值。第1峰值的峰值濃度為9.8×1017 atoms/cm3 ，第2峰值的峰值濃度為4.4×1017 atoms/cm3 。根據所述結果，第1峰值因熱處理而峰值濃度僅減少至82%，相對於此，第2峰值因熱處理而峰值濃度減少至53%。
因此，對在所述製造條件下獲得的磊晶矽晶圓，於氮氣環境下，實施將熱處理溫度設為700℃、900℃及1100℃且分別使熱處理時間為10分鐘、30分鐘或60分鐘的熱處理，其後同樣地利用SIMS測定氫濃度分佈。而且，對所述第1峰值及第2峰值進行峰值分離，求出熱處理後的各峰值的峰值濃度的減少率。將第1峰值的結果示於圖5（A）中，將第2峰值的結果示於圖5（B）中。再者，作為各峰值的峰值濃度的減少率，將熱處理前的氫峰值濃度設為C0 、熱處理後的氫峰值濃度設為CH ，使用C0 相對於CH 的比CH /C0 。如圖5（A）所示，關於第1峰值，於熱處理溫度為900℃及1100℃的情況下峰值濃度明顯減少，相對於此，於熱處理溫度為700℃的情況下，即便熱處理時間為60分鐘峰值濃度亦僅減少不足20%。據此可知，構成第1峰值的氫雖於900℃及1100℃的熱處理中大部分向磊晶層中擴散，但在700℃的熱處理中向磊晶層中的擴散並不充分。另一方面，如圖5（B）所示，關於第2峰值，即便於熱處理溫度為700℃的情況下，在僅10分鐘的熱處理中峰值濃度亦減少約50%。據此可知，構成第2峰值的氫即便在700℃的熱處理中向磊晶層中的擴散亦充分。即，認為相較於構成第1峰值的氫而言，構成第2峰值的氫的氫脫離的反應速度快。
因此，為了求出氫脫離的活化能量，而假定以下的反應模式。關於各峰值的氫，假定產生氫的脫離及作為逆反應的氫的吸附（捕捉）的反應速度式（1）。
[數1]

（1）

所述式（1）中，[HD ]表示吸附於改質層上的氫的濃度，[H]表示自改質層脫離並擴散的氫的濃度，k1 表示氫脫離反應的速度常數，k2 表示氫吸附反應的速度常數。再者，t是指時間。
所述式（1）中，若於初始條件（t=0）時設為[HD ]=C0 、[H]=0，於熱處理後設為[HD ]=CH ，則C0 相對於CH 的比為下述式（2）所示。
[數2]

（2）
根據藉由圖5（A）及圖5（B）所得的各結果製成基於阿瑞尼氏的式子（k=exp（-Ea /kB T）；k為反應速度常數、Ea 為活化能量、kB 為波爾茲曼常數，T為熱處理溫度）的阿瑞尼氏圖。將結果示於圖6（A）及圖6（B）中。進行了資料擬合的結果為基於圖6（A）第1峰值下的氫脫離的活化能量為0.77 eV，氫吸附的活化能量為0.008 eV。另外，基於圖6（B），第1峰值下的氫脫離的活化能量為0.47 eV，氫吸附的活化能量為0.016 eV。
第1峰值下的氫脫離的活化能量0.77 eV與C-H2鍵能的0.80 eV大致相同，因此推測構成第1峰值的氫為C-H2鍵狀態的氫。另外，由於存在於改質層中的元素為碳、磷、氫及矽，因此作為形成有氫的鍵狀態的可能性，除此以外考慮到P-H鍵。P-H鍵能為0.3 eV～0.4 eV。若P-H鍵解離，則成為單原子氫。單原子氫下的擴散的活化能量0.48 eV與第2峰值下的氫脫離的活化能量0.47 eV大致相同。因此，推測構成第2峰值的氫為P-H鍵狀態的氫。而且，構成第2峰值的氫以比構成第1峰值的氫低的能量脫離，因此可理解為於更低的熱處理溫度下脫離並向磊晶層中擴散。
（實驗例2）
實驗例1中，使用三甲基膦（C3 H9 P）作為原料氣體，生成並提取CPH2 團簇離子且對矽晶圓進行照射，但本實驗例2中，由表1所示的各種原料氣體生成各種團簇離子種類且對矽晶圓進行照射。與實驗例1同樣地，將加速電壓設為80 keV/Cluster，將劑量設為1.0×1015 cluster/cm2 ，將團簇離子的射束電流值設為550 μA。繼而，在與實驗例1相同的條件下形成矽磊晶層，而獲得磊晶矽晶圓。再者，實驗例1的團簇離子條件相當於表1中的No.1。
[表1]

[利用TEM觀察評價位錯環的有無]
關於以各水準獲得的磊晶矽晶圓，利用TEM（Transmission Electron Microscope：穿透式電子顯微鏡）來觀察改質層周邊的剖面。作為代表，將No.1（發明例）的剖面TEM圖像示於圖7（A）中，將No.5（比較例）的剖面TEM圖像示於圖7（B）中。如圖7（B）所示，在y/x為3.0的No.5中，確認到被認為是由磷所引起的位錯環形成於改質層中的較深的區域中。另一方面，如圖7（A）所示，在y/x為1.0的No.1中，未確認到所述位錯環。其他水準下亦同樣未確認到位錯環。將所述結果匯總於表1中。
[低溫熱處理時的氫擴散量的評價]
作為低溫熱處理時的氫擴散量的評價方法，求出進行低溫熱處理，即700℃、30分鐘的熱處理時的第2峰值的減少量。求法是對700℃、30分鐘的熱處理前的第2峰值進行SIMS測定的檢測下限值的7.0×1016 atoms/cm3 以上的區域的積分，計算出面積濃度。其後，700℃、30分鐘的熱處理後的第2峰值的面積濃度亦同樣地進行計算，將其差作為低溫熱處理時的氫擴散量。作為低溫熱處理時的氫擴散量的評價基準，Si（100）/SiO2 界面的界面準位密度為1.0×1010 atoms/cm2 ～1.0×1011 atoms/cm2 ，因此於1.0×101 0 atoms/cm2 以下的情況下，可能無法期待元件製程中的鈍化效果。因此，設定1.0×1010 atoms/cm2 作為低溫熱處理時的氫擴散量的評價基準。
根據表1明確，於使用了y/x為0.5以上且2.0以下的團簇離子的發明例中，低溫熱處理時的氫擴散量多，相對於此，於y/x小於0.5或超過2.0的比較例中，低溫熱處理時的氫擴散量並不充分。
[產業上之可利用性]
根據本發明的半導體磊晶晶圓之製造方法，即便於供於低溫的元件形成製程中的情況下，亦可製造於磊晶層中能夠充分獲得氫的鈍化效果的半導體磊晶晶圓。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧團簇離子
14‧‧‧改質層
18‧‧‧磊晶層
100‧‧‧半導體磊晶晶圓
圖1為對本發明的一實施形態的半導體磊晶晶圓100的製造方法進行說明的示意剖面圖。
圖2為表示由作為原料氣體的三甲基膦（C3 H9 P）獲得的各種團簇離子的質量片段的曲線圖。
圖3（A）為表示實驗例1中的磊晶矽晶圓的氫濃度分佈的曲線圖，圖3（B）為進行（A）的氫濃度分佈的峰值分離的曲線圖。
圖4（A）為表示實驗例1中對磊晶矽晶圓於700℃下實施30分鐘的熱處理後的磊晶矽晶圓的氫濃度分佈的曲線圖，圖4（B）為進行（A）的氫濃度分佈的峰值分離的曲線圖。
圖5（A）為表示實驗例1中對磊晶矽晶圓於各種溫度及時間下實施熱處理時的第1峰值成分的峰值濃度的減少的曲線圖，圖5（B）為表示實驗例1中對磊晶矽晶圓於各種溫度及時間下實施熱處理時的第2峰值成分的峰值濃度的減少的曲線圖。
圖6（A）為表示實驗例1中的第1峰值成分的阿瑞尼氏圖（Arrhenius plot）的曲線圖，圖6（B）為表示實驗例1中的第2峰值成分的阿瑞尼氏圖的曲線圖。
圖7（A）為實驗例2的No.1（發明例）中的磊晶矽晶圓的矽晶圓與矽磊晶層的界面附近的剖面穿透式電子顯微鏡（Transmission Electron Microscope，TEM）圖像，圖7（B）為實驗例2的No.5（比較例）中的磊晶矽晶圓的矽晶圓與矽磊晶層的界面附近的剖面TEM圖像。

Claims (6)

  1. 一種半導體磊晶晶圓之製造方法，其特徵在於包括： 第1步驟，對半導體晶圓的表面照射含有碳、磷及氫作為構成元素的團簇離子，於所述半導體晶圓的表層部形成所述團簇離子的構成元素固溶而成的改質層；以及 第2步驟，於所述半導體晶圓的改質層上形成磊晶層， 於將所述團簇離子中的碳、磷及氫的原子數以Cx Py Hz （x、y、z為1以上的整數）表述時，磷原子數y相對於碳原子數x的比y/x滿足0.5以上且2.0以下。
  2. 如申請專利範圍第1項所述的半導體磊晶晶圓之製造方法，其中x為1以上且3以下，y為1以上且3以下，z為1以上且12以下。
  3. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓之製造方法，其中於所述第1步驟中，將所述團簇離子的射束電流值設為50 μA以上且5000 μA以下。
  4. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓之製造方法，其中所述半導體晶圓為矽晶圓。
  5. 如申請專利範圍第3項所述的半導體磊晶晶圓之製造方法，其中所述半導體晶圓為矽晶圓。
  6. 一種半導體元件的製造方法，其特徵在於：於利用如申請專利範圍第1項至第5項中任一項所述的製造方法所製造的半導體磊晶晶圓的所述磊晶層，形成半導體元件。
TW108102481A 2018-02-27 2019-01-23 半導體磊晶晶圓之製造方法以及半導體元件的製造方法 TWI683350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018033818A JP6801682B2 (ja) 2018-02-27 2018-02-27 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP2018-033818 2018-02-27

Publications (2)

Publication Number Publication Date
TW201937562A true TW201937562A (zh) 2019-09-16
TWI683350B TWI683350B (zh) 2020-01-21

Family

ID=67805718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102481A TWI683350B (zh) 2018-02-27 2019-01-23 半導體磊晶晶圓之製造方法以及半導體元件的製造方法

Country Status (7)

Country Link
US (1) US11195716B2 (zh)
JP (1) JP6801682B2 (zh)
KR (1) KR102382500B1 (zh)
CN (1) CN111902911B (zh)
DE (1) DE112019001022T5 (zh)
TW (1) TWI683350B (zh)
WO (1) WO2019167430A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017004143T5 (de) * 2016-08-19 2019-05-02 Rohm Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090024703A (ko) * 2006-06-12 2009-03-09 세미이큅, 인코포레이티드 진공에서 증기를 디바이스에 전달하는 시스템
US7807961B2 (en) * 2008-10-08 2010-10-05 Varian Semiconductor Equipment Associates, Inc. Techniques for ion implantation of molecular ions
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
WO2012074009A1 (ja) * 2010-11-30 2012-06-07 京セラ株式会社 複合基板および製造方法
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6539959B2 (ja) 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6493197B2 (ja) * 2015-12-18 2019-04-03 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6750351B2 (ja) * 2016-07-05 2020-09-02 株式会社Sumco クラスターイオンビーム生成方法およびそれを用いたクラスターイオンビーム照射方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2017175145A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP6801682B2 (ja) 2020-12-16
US20200373158A1 (en) 2020-11-26
TWI683350B (zh) 2020-01-21
US11195716B2 (en) 2021-12-07
KR20200074964A (ko) 2020-06-25
CN111902911A (zh) 2020-11-06
CN111902911B (zh) 2023-09-19
JP2019149486A (ja) 2019-09-05
WO2019167430A1 (ja) 2019-09-06
DE112019001022T5 (de) 2020-11-12
KR102382500B1 (ko) 2022-04-01

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN113284795B (zh) 半导体外延晶片和其制造方法及固体摄像元件的制造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
TW201729255A (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
TWI683350B (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
KR20230044229A (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
TWI708279B (zh) 半導體磊晶晶圓的製造方法
JP7059871B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法