WO2022044562A1 - エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法 - Google Patents

エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法 Download PDF

Info

Publication number
WO2022044562A1
WO2022044562A1 PCT/JP2021/025864 JP2021025864W WO2022044562A1 WO 2022044562 A1 WO2022044562 A1 WO 2022044562A1 JP 2021025864 W JP2021025864 W JP 2021025864W WO 2022044562 A1 WO2022044562 A1 WO 2022044562A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
epitaxial
carbon
ions
layer
Prior art date
Application number
PCT/JP2021/025864
Other languages
English (en)
French (fr)
Inventor
諒 廣瀬
武 門野
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to JP2022545506A priority Critical patent/JP7416270B2/ja
Priority to US18/041,930 priority patent/US20230317761A1/en
Priority to DE112021004491.5T priority patent/DE112021004491T5/de
Priority to CN202180052286.6A priority patent/CN115989562A/zh
Priority to KR1020237004419A priority patent/KR20230044229A/ko
Priority to TW110130394A priority patent/TWI784671B/zh
Publication of WO2022044562A1 publication Critical patent/WO2022044562A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Definitions

  • the present invention relates to an epitaxial silicon wafer, a method for manufacturing the same, and a method for manufacturing a semiconductor device.
  • the epitaxial silicon wafer in which the epitaxial layer of single crystal silicon is formed on the silicon wafer is MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), DRAM (Dynamic Random Access Memory), power transistor and BSI (Back Side Illumination) type. It is used as a device substrate for manufacturing various semiconductor devices such as CIS (CMOS Image Sensor).
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • DRAM Dynamic Random Access Memory
  • BSI Back Side Illumination
  • CIS CMOS Image Sensor
  • the epitaxial layer is contaminated with heavy metals, the dark current of CIS increases, causing defects called white scratch defects, which causes deterioration of the characteristics of the semiconductor device. Therefore, in order to suppress such heavy metal contamination, there is a technique for forming a gettering site for capturing heavy metals in a silicon wafer.
  • a method of injecting ions into a silicon wafer and then forming an epitaxial layer is known. In this method, the ion implantation region functions as a gettering site.
  • Patent Document 1 and Patent Document 2 the surface of a silicon wafer is irradiated with cluster ions such as C3 H5 whose constituent elements are carbon and hydrogen , and the surface layer portion of the silicon wafer is exposed to the cluster ions.
  • a method for manufacturing an epitaxial silicon wafer is described, which comprises a step of forming a modified layer in which constituent elements are solid-dissolved and a step of forming a silicon epitaxial layer on the modified layer of the silicon wafer.
  • the modified layer formed by irradiating cluster ions whose constituent elements are carbon and hydrogen exhibits higher gettering ability than the ion implantation region obtained by implanting carbon monomer ions. Shows.
  • Patent Document 2 as an improved technique of the technique described in Patent Document 1, cluster ions whose constituent elements are carbon and hydrogen are contained in a high dose amount so that a part of the modified layer in the thickness direction becomes an amorphous layer. It is described that the gettering ability of heavy metals can be improved by irradiating. Further, in Patent Document 2, when cluster ions are irradiated with such a high dose amount, minute black spot-like defects caused by injected carbon or the like are visually recognized in the cross-sectional TEM image of the modified layer after epitaxial growth. There is a discussion that black dot defects may contribute to the improvement of gettering ability.
  • the present invention provides a method for manufacturing an epitaxial silicon wafer capable of suppressing the diffusion of carbon into the epitaxial layer during epitaxial growth and device formation process while ensuring gettering ability. The purpose.
  • Another object of the present invention is to provide an epitaxial silicon wafer in which carbon diffusion into an epitaxial layer is suppressed during epitaxial growth and a device forming process while ensuring gettering ability.
  • the present inventors have carried out diligent research and obtained the following findings. That is, when the cluster ion composed of carbon and hydrogen is irradiated with a low carbon dose amount, the diffusion of carbon into the epitaxial layer can be suppressed, but the gettering ability is insufficient. Therefore, the present inventors have conceived to irradiate cluster ions composed of constituent elements other than carbon at the same time as cluster ions composed of carbon and hydrogen in order to compensate for the gettering ability decreased by the amount of low carbon dose.
  • ions of C 2 Hy ( y is one or more selected from integers of 2 to 5) and SiH x (x is selected from integers of 1 to 3) having a predetermined dose or more are selected. It has been found that sufficient gettering ability can be obtained even if the amount of carbon dose is reduced by simultaneously irradiating with one or more ions.
  • the amount of carbon distributed in the silicon epitaxial layer and the modified layer is small because of the low carbon dose amount.
  • an EOR defect having a maximum width of 50 to 250 nm was visually recognized in the cross-sectional TEM image of the modified layer. It is presumed that this is a defect caused by the injection of SiH x ions, unlike the black dot-like defect caused by the carbon injection.
  • the modified layer is located near the interface with the epitaxial layer in the carbon concentration profile of SIMS in the depth direction of the modified layer. It was found that a steep peak appeared, and that a peak also appeared in the hydrogen concentration profile of SIMS in the depth direction of the modified layer.
  • a method for manufacturing a semiconductor device comprising a step of forming a semiconductor device on the silicon epitaxial layer of the epitaxial silicon wafer according to the above [6].
  • an epitaxial silicon wafer of the present invention it is possible to manufacture an epitaxial silicon wafer in which carbon diffusion to the epitaxial layer is suppressed during epitaxial growth and device formation process while ensuring gettering ability.
  • the epitaxial silicon wafer of the present invention suppresses carbon diffusion into the epitaxial layer during epitaxial growth and device formation process while ensuring gettering ability.
  • 6 is a graph (mass spectrum) showing mass fragments of various cluster ions obtained from diethylsilane (SiC 4H 12 ) as a raw material gas. It is a graph which shows the concentration profile of carbon and hydrogen by SIMS after ion implantation and before formation of an epitaxial layer in Invention Example 6.
  • 6 is a graph showing the relationship between the total dose amount and the injected carbon amount obtained from Invention Examples 1 to 6 and Comparative Examples 1 and 2.
  • 6 is a graph showing carbon concentration profiles by SIMS after forming an epitaxial layer in Invention Example 6 and Comparative Examples 1, 2 and 4.
  • 6 is a graph showing hydrogen concentration profiles by SIMS after forming an epitaxial layer in Invention Example 6 and Comparative Examples 1 and 2.
  • 6 is a cross-sectional TEM image (magnification: 200,000 times) of the modified layer in Invention Example 6 and Comparative Examples 1 and 2.
  • 6 is a cross-sectional TEM image (magnification: 1 million times) of the modified layer in the sixth aspect of the invention.
  • FIG. 1 exaggerates the thicknesses of the modified layer 14 and the silicon epitaxial layer 16 with respect to the silicon wafer 10, which is different from the actual thickness ratio.
  • a SiH x (x is one or more selected from an integer of 1 to 3) is formed on the surface 10A of the silicon wafer 10.
  • the first step (steps A and B in FIGS.
  • the silicon epitaxial layer 16 is a device layer for manufacturing a semiconductor device such as a BSI type CIS.
  • Examples of the silicon wafer 10 include a bulk single crystal silicon wafer having no epitaxial layer on the surface. Also, carbon and / or nitrogen may be added to the silicon wafer to obtain higher gettering capacity. Further, an arbitrary dopant may be added to the silicon wafer at a predetermined concentration to form a so-called n + type or p + type, or n ⁇ type or p ⁇ type substrate.
  • an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of a bulk single crystal silicon wafer may be used.
  • the silicon epitaxial layer can be formed under general conditions by the CVD method.
  • the thickness of the epitaxial layer is preferably in the range of 0.1 to 10 ⁇ m, more preferably in the range of 0.2 to 5 ⁇ m.
  • ions 12A of SiH x (x is one or more selected from an integer of 1 to 3) and C 2 Hy ( y is selected from an integer of 2 to 5). Irradiate a beam of cluster ion 12 containing ion 12B (of one or more).
  • the "cluster ion" in the present specification is an atomic aggregate having various atomic numbers by colliding electrons with a gaseous molecule to dissociate the bond of the gaseous molecule by an electron impact method, and causing a fragment thereof.
  • the "cluster ion" in the present specification is an ionized cluster in which a plurality of atoms are aggregated to give a positive charge or a negative charge, and is a single atom ion such as a carbon ion or carbon monoxide. It is clearly distinguished from single molecule ions such as ions.
  • the number of constituent atoms of the cluster ion is usually about 5 to 100.
  • CLARIS registered trademark
  • the silicon on the surface layer of the silicon wafer 10 momentarily reaches about 1350 to 1400 ° C. with the irradiation energy. It becomes hot and melts. After that, the silicon is rapidly cooled, and carbon, hydrogen, and silicon derived from the cluster ion 12 are solid-solved in the surface layer portion of the silicon wafer.
  • the “modified layer” in the present specification is a layer in which at least one of carbon, hydrogen, and silicon, which are constituent elements of the cluster ion to be irradiated, is solid-solved at the interstitial position or the substitution position of the crystal on the surface layer of the silicon wafer. Means.
  • the "modified layer” is specified as a region in which the concentration of any element is detected higher than the background in the SIMS concentration profile of carbon and hydrogen in the depth direction of the silicon wafer.
  • the surface layer portion of 500 nm or less from the surface of the silicon wafer becomes the modified layer.
  • carbon diffuses from the surface of the silicon wafer to the inside, so that the surface layer portion about 2 to 4 ⁇ m from the surface of the silicon wafer (the interface between the epitaxial layer and the silicon wafer) becomes the modified layer. ..
  • x is one or more selected from an integer of 1 to 3, i.e., SiH x ion 12A comprises one or more of SiH ions, SiH 2 ions, and SiH 3 ions.
  • y is one or more selected from an integer of 2-5, i.e. the C 2 Hy ion 12B is a C 2 H 2 ion, a C 2 H 3 ion, a C 2 H 4 ion, and a C 2 H 5 Contains more than one type of ion.
  • the epitaxial silicon wafer 100 obtained thereafter it is possible to suppress the diffusion of carbon into the epitaxial layer during the epitaxial growth and the device forming process while ensuring the gettering ability. Therefore, it is possible to suppress the formation of carbon-induced point defects in the device forming region of the epitaxial layer 16.
  • the present inventors consider the mechanism for obtaining such an effect as follows. Since silicon atoms have a larger mass number than carbon atoms, irradiation with SiH x ions introduces large damage (injection defects) to the surface layer of the silicon wafer, which is thought to contribute to high gettering ability. .. That is, relatively large injection defects are formed in the modified layer 14 due to the injection of SiH x ions. Then, the injected carbon derived from the C 2 Hy ion is aggregated in this injection defect, and hydrogen is captured here, so that a region of a defect (EOR defect) capable of exhibiting high gettering ability is formed. It is presumed that it was formed.
  • EOR defect a defect capable of exhibiting high gettering ability
  • the gaseous molecule that is the raw material of the cluster ion is selected from the above-mentioned SiH x (x is one or more selected from an integer of 1 to 3) ion and C 2 Hy ( y is an integer of 2 to 5). It is not particularly limited as long as it can simultaneously generate one or more) ions, but for example, diethylsilane (SiC 4 H 12 ), butyl silane (SiC 4 H 12 ), and methyl propyl silane (SiC 4 H 12 ).
  • cluster ions of various sizes can be generated from each of these raw material gases.
  • C 2 H 2 ions and C 2 H 3 ions are used as C 2 Hy ions in the range of mass numbers 26 to 31.
  • C 2 H 4 ion and C 2 H 5 ion are generated, and SiH ion, SiH 2 ion, and SiH 3 ion are generated as SiH x ion.
  • this diethylsilane is optimal as the raw material gas used in this embodiment.
  • a cluster ion beam of a desired ion species can be generated. For example, extracting a fragment having a mass number of 29 to 31 generates a cluster ion beam containing SiH 3 ion, SiH 2 ion and SiH ion as SiH x ion and C 2 H 5 ion as C 2 Hy ion. be able to.
  • the total dose amount of cluster ions can be adjusted by controlling the ion irradiation time as a device setting value.
  • the total dose amount is preferably set so that the dose amount of SiH x ion and the dose amount of C 2 Hy ion satisfy the following ranges.
  • the dose amount of SiH x ions is 1.5 x 10 14 ions / cm 2 or more. This is because when the dose amount is less than 1.5 ⁇ 10 14 ions / cm 2 , the effect of the present invention by injecting SiH ⁇ ions cannot be sufficiently obtained. Further, from the viewpoint of obtaining the effect of the present invention more sufficiently, the dose amount is preferably 3.0 ⁇ 10 14 ions / cm 2 or more. On the other hand, if the dose amount is excessive, the damage to the silicon wafer due to ion implantation becomes excessive, and defects occur in the epitaxial layer after the epitaxial layer is formed. Therefore, the dose amount is 1.0 ⁇ 10 15 ions /. It is preferably cm 2 or less.
  • the dose amount of C 2 Hy ions is preferably 1.0 ⁇ 10 14 ions / cm 2 or less.
  • the dose amount is more preferably 5.0 ⁇ 10 13 ions / cm 2 or less.
  • the dose amount is preferably 1.0 ⁇ 10 13 ions / cm 2 or more.
  • the total dose amount can be grasped as a device set value.
  • the dose amount of C 2 Hy ion and the dose amount of SiH x ion cannot be grasped individually, they are determined as follows. That is, for the silicon wafer after irradiation with cluster ions, the carbon concentration profile in the depth direction from the surface of the silicon wafer is measured by SIMS measurement, and the amount of carbon injected into the modified layer is obtained from the carbon concentration profile. Since the number of carbon atoms of the C 2 Hy ion is 2, the value obtained by dividing the injected carbon amount obtained above by 2 can be regarded as the “dose amount of the C 2 Hy ion”.
  • the "doze amount of SiH x ions" can be obtained by subtracting the dose amount of C 2 Hy ions obtained as described above from the total dose amount.
  • the ratio of the dose amount of C 2 Hy ions to the dose amount of SiH x ions in the total dose amount is the resolution of the mass separator for selecting ions in the ion implanter, the set value of the mass number of ions to be implanted, and the value. It can be controlled by conditions such as the amount of raw material gas introduced and the energy of electrons emitted during ionization, and as long as these conditions are not changed, cluster ions of the same ratio can be generated (Comparative Example 2 in FIG. 4). And Examples 1 to 3 and 5).
  • the acceleration voltage of the cluster ion can be more than 0 keV / ion and less than 200 keV / ion, preferably 100 keV / ion or less, and more preferably 80 keV / ion or less.
  • Two methods, (1) electrostatic acceleration and (2) high frequency acceleration are generally used for adjusting the acceleration voltage.
  • As the former method there is a method in which a plurality of electrodes are arranged at equal intervals and an equal voltage is applied between them to create an equiaccelerating electric field in the axial direction.
  • the latter method there is a linear linac method in which ions are accelerated by using a high frequency while running linearly.
  • the beam current value of the cluster ion is not particularly limited, but can be appropriately determined from the range of, for example, 50 to 5000 ⁇ A.
  • the beam current value of the cluster ions can be adjusted, for example, by changing the decomposition conditions of the raw material gas in the ion source.
  • the silicon epitaxial layer 16 can be formed under general conditions. For example, hydrogen is used as a carrier gas, and a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber.
  • a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber.
  • the growth temperature varies depending on the source gas used, but silicon is siliconized at a temperature in the range of approximately 1000 to 1200 ° C. It can be epitaxially grown on the reformed layer 14 of the wafer 10.
  • the thickness of the silicon epitaxial layer 16 is preferably in the range of 1 to 15 ⁇ m.
  • the thickness of the silicon epitaxial layer 16 is preferably 4 ⁇ m or less. In this case, the effect of the present invention can be advantageously exerted.
  • the silicon wafer 10 may be subjected to a recovery heat treatment for recovering crystallinity.
  • the silicon wafer 10 may be held at a temperature of 900 ° C. or higher and 1100 ° C. or lower for 10 minutes or longer and 60 minutes or lower in an atmosphere such as nitrogen gas or argon gas.
  • recovery heat treatment can also be performed using a rapid elevating temperature heat treatment device separate from the epitaxial device, such as RTA (Rapid Thermal Annealing) and RTO (Rapid Thermal Oxidation).
  • the epitaxial silicon wafer 100 is obtained by the above manufacturing method, and is formed on the silicon wafer 10 and the surface layer portion of the silicon wafer 10, carbon and hydrogen. It has a modified layer 14 in which at least one of the above is solid-dissolved, and a silicon epitaxial layer 16 formed on the modified layer 14.
  • the amount of carbon distributed in the silicon epitaxial layer 16 and the modified layer 14 is 2.0 ⁇ 10 14 atoms / cm 2 or less.
  • the carbon content is more preferably 1.0 ⁇ 10 14 atoms / cm 2 or less.
  • the carbon content is preferably 2.0 ⁇ 10 13 atoms / cm 2 or more. In the present invention, this "carbon content" is determined by measuring the carbon concentration profile (FIG.
  • a gradual first present over the silicon epitaxial layer and the modified layer has a peak and a steep second peak that protrudes from the first peak and exists at a position near the interface with the epitaxial layer of the modified layer.
  • the present embodiment has a carbon concentration profile having such a steep second peak, despite the small amount of injected carbon. As a result, sufficient gettering ability can be exhibited.
  • the peak concentration of the steep second peak in the carbon concentration profile is preferably 2.0 ⁇ 10 17 atoms / cm 3 or more, more preferably 3.0 ⁇ 10 17 atoms / cm 3 or more, 1 It is preferably 0.0 ⁇ 10 18 atoms / cm 3 or less.
  • the peak concentration is found in the modified layer (position near the interface with the epitaxial layer). There is a peak of 1.0 ⁇ 10 16 atoms / cm 3 or more. As described above, it is expected that the hydrogen remaining in the reformed layer diffuses into the epitaxial layer by the heat treatment during the device forming process for forming the semiconductor device in the epitaxial layer, and passesivates the defects in the epitaxial layer. In the present embodiment, the peak concentration of hydrogen is approximately 1.0 ⁇ 10 17 atoms / cm 3 or less.
  • the "EOR (End of Range) defect” means that an atom extruded from a crystal lattice by an ion-implanted element (in the present invention, a silicon atom in a silicon wafer) is implanted by heat treatment. It is a general term for defects in the form of stacking defects in the ⁇ 111 ⁇ direction, transition loops, ⁇ 311 ⁇ defects, etc., which are formed by agglomeration at a position deeper than the peak position of the carbon concentration profile by SIMS.
  • the "maximum width" of an EOR defect means the maximum width of each EOR defect in a TEM image, as shown in FIG.
  • the density of EOR defects is approximately 1.0 ⁇ 10 15 pieces / cm 2 or less.
  • the “cross-section TEM image” refers to an image in which the epitaxial silicon wafer 100 is cleaved in the thickness direction and the cleaved cross section of the modified layer is observed using TEM. Further, in the present invention, the "EOR defect density" is obtained as follows.
  • the EOR defect is located at almost the same depth position (specifically, a position slightly deeper than the carbon concentration peak position detected by SIMS measurement). It occurs densely. Therefore, a TEM evaluation sample is cut out from around the depth position of the carbon concentration peak observed during SIMS measurement so as to include a region where an EOR defect occurs, and this evaluation sample is TEM-observed. Then, as shown in FIG. 7, the density calculation area (that is, the defect region) is set to a vertical (depth) of 300 nm so as to include an EOR defect, and a defect having a maximum width of 50 to 250 nm observed in the area is set.
  • the density calculation area is a region of 300 nm in length ⁇ 3 ⁇ m in width, but the horizontal length is not particularly limited.
  • the method for manufacturing a semiconductor device includes each step of the method for manufacturing the epitaxial silicon wafer 100 and a step of forming the semiconductor device on the silicon epitaxial layer 16. Further, the method for manufacturing a semiconductor device according to another embodiment of the present invention includes a step of forming the semiconductor device on the silicon epitaxial layer 16 of the epitaxial silicon wafer 100. According to these manufacturing methods, it is possible to suppress the formation of carbon-induced point defects in the device forming region of the epitaxial layer while ensuring the gettering ability.
  • the semiconductor device formed on the silicon epitaxial layer 16 is not particularly limited, and examples thereof include MOSFETs, DRAMs, power transistors, back-illuminated solid-state image pickup devices, and the like.
  • n-type silicon wafer (diameter: 300 mm, thickness: 775 ⁇ m, dopant type: phosphorus, resistivity: 10 ⁇ ⁇ cm) obtained from a CZ single crystal silicon ingot was prepared.
  • FIG. 2 shows the mass spectrum of diethylsilane.
  • Table 1 shows the ion species corresponding to the mass numbers 26 to 31 in the mass spectrum shown in FIG.
  • the peak with a mass number of 31 corresponds to the SiH 3 ion.
  • the lower peak with a mass number of 30 corresponds to the SiH 2 ion.
  • the peak with a mass number of 29 corresponds to SiH ions and C2H5 ions.
  • the peaks of mass number 28, mass number 27, and mass number 26 correspond to C 2 H 4 ions, C 2 H 3 ions, and C 2 H 2 ions, respectively.
  • a cluster ion generator (CLARIS (registered trademark) manufactured by Nissin Ion Equipment Co., Ltd.) is used, and among various ion species corresponding to the mass spectrum shown in FIG. 2, the mass number is in the range of 29 to 31. Ion species were extracted to obtain a cluster ion beam, and the surface of the silicon wafer was irradiated with this cluster ion beam at an acceleration voltage of 80 keV / ion.
  • This cluster ion beam mainly contains SiH 3 ions as SiH x ions, further contains a trace amount of SiH 2 ions and SiH ions, and further contains C 2 H 5 ions as C 2 Hy ions.
  • the total dose amount of all ion species can be set. Therefore, in Invention Examples 1 to 6 and Comparative Examples 1 and 2, the total dose amount shown in Table 2 was used as the device setting value.
  • the dose amount of C 2 H 5 ion and the dose amount of SiH x ion were determined as follows. First, for the silicon wafer after irradiation with cluster ions (before epitaxial growth), the carbon and hydrogen concentration profiles in the depth direction from the surface of the silicon wafer were measured by SIMS measurement. Representatively, the concentration profile in Invention Example 6 is shown in FIG. In FIG. 3, the hydrogen concentration profile is higher than the background in the range of about 150 nm from the surface of the silicon wafer, and the carbon concentration profile is higher than the background in the range of about 300 nm from the surface of the silicon wafer.
  • Invention Example 6 the surface layer portion of the silicon wafer of about 300 nm was specified as the modified layer.
  • the amount of carbon injected into the modified layer was determined by integrating the horizontal axis of this carbon concentration profile from 30 nm to 300 nm.
  • the amount of injected carbon was determined in the same manner. The results are shown in Table 2.
  • FIG. 4 shows the relationship between the total dose amount and the injected carbon amount obtained from Invention Examples 1 to 6 and Comparative Examples 1 and 2. As shown in FIG. 4, in Comparative Example 1 and Invention Example 6, the injected carbon amount is 10% of the total dose amount, and in Comparative Example 2 and Invention Examples 1 to 3 and 5, the injected carbon amount is the total dose amount. It was 7%, and in Invention Example 4, it was found that the injected carbon amount was 4% of the total dose amount.
  • Comparative Examples 3 and 4 C3H5 cluster ions were generated and extracted using cyclohexane as a raw material gas, and the surface of the silicon wafer was irradiated with an acceleration voltage of 80 keV / ion.
  • the dose amount of C 3 H 5 cluster ion is shown in the “Total dose amount” column of Table 2.
  • the dose amount was set so that the injected carbon amount was the same as that of Invention Example 6, and in Comparative Example 4, the injected carbon amount was 10 times that of Invention Example 6.
  • Comparative Examples 3 and 4 similarly to Invention Examples 1 to 6 and Comparative Examples 1 and 2, the carbon injection amount was obtained from the carbon concentration profile after irradiation with cluster ions and is shown in Table 2.
  • the silicon wafer after irradiation with cluster ions is transferred into a single-wafer epitaxial growth apparatus (manufactured by Applied Materials Co., Ltd.), subjected to hydrogen baking treatment at a temperature of 1120 ° C. for 30 seconds, and then hydrogen is used as a carrier gas.
  • a silicon epitaxial layer (thickness: 5 ⁇ m, dopant type: phosphorus, resistance: 10 ⁇ ⁇ cm) on the surface on the side where the modified layer of the silicon wafer was formed by the CVD method at 1120 ° C. ) was epitaxially grown to obtain an epitaxial silicon wafer.
  • the carbon concentration is higher than the background in the range of about 2.5 ⁇ m of the surface layer portion of the silicon wafer (that is, about 2.5 ⁇ m from the interface of the silicon epitaxial layer / silicon wafer). It's getting higher.
  • the hydrogen concentration is higher than the background in an extremely narrow range of about 0.3 ⁇ m on the surface layer portion of the silicon wafer. From this, in Invention Example 6, about 2.5 ⁇ m of the surface layer portion of the silicon wafer was specified as the modified layer.
  • the range in which the carbon concentration is higher than the background is larger than that before the epitaxial growth because the injected carbon diffused from the surface of the silicon wafer in the depth direction due to the epitaxial growth. Further, from FIG. 5, it can be read that carbon is diffused to the epitaxial layer as the epitaxial growth occurs.
  • the amount of carbon distributed in the silicon epitaxial layer and the modified layer is in the range where the carbon concentration is higher than the background under each condition (in the case of Invention Example 6, from 3.0 ⁇ m to 7.5 ⁇ m on the horizontal axis in FIG. 5). Is calculated as the integrated carbon amount, and is shown in the “Post-epi carbon amount” column of Table 2.
  • Inventive Examples 1 to 5 also have the same carbon concentration profile and hydrogen concentration profile as inventive example 6, and Table 2 shows the peak concentration of the second peak, the amount of carbon after epi, and the presence or absence of a hydrogen peak. Indicated. For Comparative Example 3, Table 2 also shows the peak concentration of the second peak, the amount of carbon after the epi, and the presence or absence of the hydrogen peak.
  • the surface of the epitaxial layer of the epitaxial silicon wafer is forcibly contaminated with a Ni contaminant solution by a spin coating contamination method, and then at 900 ° C. in a nitrogen gas atmosphere. It was heat-treated for 60 minutes. After that, SIMS measurement was performed for each epitaxial wafer, the Ni concentration profile in the depth direction of the wafer was measured, and the peak area was determined. It can be evaluated that the larger the peak area, the higher the gettering ability because more Ni can be captured. Therefore, the peak area is shown in Table 2 as the Ni capture amount. Further, the same test was carried out using the Cu contaminated liquid, and the Cu capture amount was obtained in the same manner, which is shown in Table 2.
  • an epitaxial silicon wafer of the present invention it is possible to manufacture an epitaxial silicon wafer in which carbon diffusion to the epitaxial layer is suppressed during epitaxial growth and device formation process while ensuring gettering ability.
  • silicon wafer 10 silicon wafer 10A surface of silicon wafer 12 cluster ion 12A SiH x ion 12BC 2 Hy ion 14 modified layer 16 silicon epitaxial layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明のエピタキシャルシリコンウェーハ１００の製造方法は、シリコンウェーハ１０の表面１０Ａに、ＳｉＨｘ（ｘは１～３の整数から選択される１つ以上）のイオンとＣ２Ｈｙ（ｙは２～５の整数から選択される１つ以上）のイオンとを含むクラスターイオン１２のビームを照射して、前記シリコンウェーハの表層部に、前記クラスターイオンビームの構成元素が固溶した改質層１４を形成する工程と、前記シリコンウェーハの改質層１４上にシリコンエピタキシャル層１６を形成する工程と、を有し、前記ＳｉＨｘイオンのドーズ量を１．５×１０１４ｉｏｎｓ／ｃｍ２以上とすることを特徴とする。

Description

エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
　本発明は、エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法に関する。
　シリコンウェーハ上に単結晶シリコンのエピタキシャル層が形成されたエピタキシャルシリコンウェーハは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＤＲＡＭ（Dynamic Random Access Memory）、パワートランジスタ及びＢＳＩ（Back Side Illumination）型のＣＩＳ（CMOS Image Sensor）など、種々の半導体デバイスを作製するためのデバイス基板として用いられている。
　ここで、エピタキシャル層が重金属で汚染されると、ＣＩＳの暗電流が増加し、白傷欠陥と呼ばれる欠陥が生じるなど、半導体デバイスの特性を劣化させる要因となる。そのため、このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトをシリコンウェーハ中に形成する技術がある。その方法の一つとして、シリコンウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
　特許文献１及び特許文献２には、シリコンウェーハの表面に、Ｃ３Ｈ５等の、構成元素が炭素及び水素からなるクラスターイオンを照射して、前記シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する工程と、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する工程と、を有するエピタキシャルシリコンウェーハの製造方法が記載されている。
　特許文献１では、構成元素が炭素及び水素からなるクラスターイオンを照射して形成した改質層は、炭素のモノマーイオンを注入して得たイオン注入領域よりも高いゲッタリング能力を発揮することを示している。
　特許文献２には、特許文献１に記載の技術の改良技術として、改質層における厚み方向の一部がアモルファス層となるように、構成元素が炭素及び水素からなるクラスターイオンを高ドーズ量で照射することによって、重金属のゲッタリング能力を向上できることが記載されている。また、特許文献２には、このように高ドーズ量でクラスターイオンを照射した場合、エピタキシャル成長後の改質層の断面ＴＥＭ画像において、注入炭素等に起因する微小な黒点状欠陥が視認され、この黒点状欠陥がゲッタリング能力の向上に寄与するのではないかとの考察が記載されている。
国際公開第２０１２／１５７１６２号 国際公開第２０１５／１０４９６５号
　特許文献１及び特許文献２のような、炭素及び水素からなるクラスターイオンの照射技術において、改質層によるゲッタリング能力をより高くするには、クラスターイオンによる炭素ドーズ量を多くすることが有効である。しかしながら、本発明者らの検討によると、高炭素ドーズ量にて作製されたエピタキシャルシリコンウェーハに関しては、特にＢＳＩ型のＣＩＳの用途など、エピタキシャル層が厚み４μｍ以下と薄い場合に、電気特性が劣化することがあることが判明した。これは、高炭素ドーズ量の場合、エピタキシャル成長中及びデバイス形成プロセス中に、改質層に存在する高濃度の炭素がシリコンエピタキシャル層に拡散して、シリコンエピタキシャル層に炭素起因の点欠陥が形成されることによるものと推測される。特に、エピタキシャル層が薄い場合には、エピタキシャル層のデバイス形成領域に炭素起因の点欠陥が存在することになる。
　ただし、このような炭素起因の点欠陥の形成を抑えるべく、クラスターイオンによる炭素ドーズ量を少なくすると、重金属のゲッタリング能力を十分に得ることができない。すなわち、従来の炭素及び水素からなるクラスターイオンの照射技術では、高いゲッタリング能力を得ることと、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散を抑制することとを両立することはできなかった。
　上記課題に鑑み、本発明は、ゲッタリング能力を確保しつつ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散を抑制することが可能なエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。
　また、本発明は、ゲッタリング能力を確保しつつ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制されたエピタキシャルシリコンウェーハを提供することを目的とする。
　上記課題を解決すべく、本発明者らは鋭意研究を進め、以下の知見を得た。すなわち、炭素及び水素からなるクラスターイオンを低炭素ドーズ量で照射すると、エピタキシャル層への炭素の拡散は抑制できるものの、ゲッタリング能力は不足してしまう。そこで、本発明者らは、低炭素ドーズ量によって低下するゲッタリング能力を補うべく、炭素及び水素からなるクラスターイオンと同時に、炭素以外の構成元素からなるクラスターイオンを照射することを着想した。
　そして、シリコンウェーハの表面に、Ｃ２Ｈｙ（ｙは２～５の整数から選択される１つ以上）のイオンと、所定ドーズ量以上のＳｉＨｘ（ｘは１～３の整数から選択される１つ以上）のイオンと、を同時に照射することによって、炭素のドーズ量を低くしたとしても、十分なゲッタリング能力を得ることができることを見出した。
　ここで、シリコンウェーハの表層部に注入されたＳｉＨｘイオン由来のＳｉは、シリコンウェーハを構成するＳｉと区別することは困難である。しかしながら、本発明者らは、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）による分析や、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）による観察によって、Ｓｉ注入の好ましい影響を間接的に把握することができた。
　まず、このようにして作製したエピタキシャルシリコンウェーハでは、低炭素ドーズ量であるが故に、シリコンエピタキシャル層及び改質層に分布する炭素の量が少ない。しかしながら、改質層の断面ＴＥＭ画像において、最大幅が５０～２５０ｎｍのＥＯＲ欠陥が視認されることが分かった。これは、炭素注入に起因する黒点状欠陥とは異なり、ＳｉＨｘイオンの注入に起因する欠陥であると推測される。
　さらに、このようにして作製したエピタキシャルシリコンウェーハでは、低炭素ドーズ量であっても、改質層の深さ方向におけるＳＩＭＳの炭素濃度プロファイルにおいて、改質層のエピタキシャル層との界面近傍の位置に急峻なピークが出現すること、さらに、改質層の深さ方向におけるＳＩＭＳの水素濃度プロファイルにおいてもピークが出現することが分かった。
　上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
　［１］シリコンウェーハの表面に、ＳｉＨｘ（ｘは１～３の整数から選択される１つ以上）のイオンとＣ２Ｈｙ（ｙは２～５の整数から選択される１つ以上）のイオンとを含むクラスターイオンビームを照射して、前記シリコンウェーハの表層部に、前記クラスターイオンビームの構成元素が固溶した改質層を形成する工程と、
　前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する工程と、
を有し、前記ＳｉＨｘイオンのドーズ量を１．５×１０１４ｉｏｎｓ／ｃｍ２以上とすることを特徴とするエピタキシャルシリコンウェーハの製造方法。
　［２］前記Ｃ２Ｈｙイオンのドーズ量を１．０×１０１４ｉｏｎｓ／ｃｍ２以下とする、上記［１］に記載のエピタキシャルシリコンウェーハの製造方法。
　［３］前記クラスターイオンビームの原料ガスがジエチルシランである、上記［１］又は［２］に記載のエピタキシャルシリコンウェーハの製造方法。
　［４］前記クラスターイオンビームにおいて、ｘが１、２及び３であり、ｙが５である、上記［１］～［３］のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
　［５］前記シリコンエピタキシャル層の厚さが４μｍ以下である、上記［１］～［４］のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
　［６］シリコンウェーハと、
　前記シリコンウェーハの表層部に形成された、炭素及び水素の少なくとも一方が固溶した改質層と、
　前記改質層上に形成されたシリコンエピタキシャル層と、
を有し、
　前記改質層の断面ＴＥＭ画像による欠陥評価において、前記改質層には、最大幅が５０～２５０ｎｍのＥＯＲ欠陥が５．０×１０７個／ｃｍ２以上の密度で存在する欠陥領域が観察され、
　前記シリコンエピタキシャル層及び前記改質層に分布する炭素の量が２．０×１０１４ａｔｏｍｓ／ｃｍ２以下であり、
　前記改質層の深さ方向におけるＳＩＭＳの水素濃度プロファイルにおいて、ピーク濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上であることを特徴とするエピタキシャルシリコンウェーハ。
　［７］上記［１］～［５］のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法と、
　前記エピタキシャルシリコンウェーハの前記シリコンエピタキシャル層に半導体デバイスを形成する工程と、
を有する半導体デバイスの製造方法。
　［８］上記［６］に記載のエピタキシャルシリコンウェーハの前記シリコンエピタキシャル層に半導体デバイスを形成する工程を有する、半導体デバイスの製造方法。
　本発明のエピタキシャルシリコンウェーハの製造方法によれば、ゲッタリング能力を確保しつつ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制されたエピタキシャルシリコンウェーハを製造することができる。
　本発明のエピタキシャルシリコンウェーハは、ゲッタリング能力を確保しつつ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制される。
本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する模式断面図である。 原料ガスとしてのジエチルシラン（ＳｉＣ４Ｈ１２）から得られる種々のクラスターイオンのマスフラグメントを示すグラフ（マススペクトル）である。 発明例６における、イオン注入後エピタキシャル層形成前のＳＩＭＳによる炭素及び水素の濃度プロファイルを示すグラフである。 発明例１～６及び比較例１，２から求めた、総ドーズ量と注入炭素量との関係を示すグラフである。 発明例６及び比較例１，２，４における、エピタキシャル層形成後のＳＩＭＳによる炭素濃度プロファイルを示すグラフである。 発明例６及び比較例１，２における、エピタキシャル層形成後のＳＩＭＳによる水素濃度プロファイルを示すグラフである。 発明例６及び比較例１，２における、改質層の断面ＴＥＭ画像（倍率：２０万倍）である。 発明例６における、改質層の断面ＴＥＭ画像（倍率：１００万倍）である。
　以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ１０に対して改質層１４及びシリコンエピタキシャル層１６の厚さを誇張して示す。
　（エピタキシャルシリコンウェーハの製造方法）
　本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法は、図１に示すように、シリコンウェーハ１０の表面１０Ａに、ＳｉＨｘ（ｘは１～３の整数から選択される１つ以上）のイオン１２ＡとＣ２Ｈｙ（ｙは２～５の整数から選択される１つ以上）のイオン１２Ｂとを含むクラスターイオン１２のビームを照射して、当該シリコンウェーハ１０の表層部に、前記クラスターイオンビームの構成元素が固溶した改質層１４を形成する第１工程（図１ステップＡ，Ｂ）と、前記シリコンウェーハ１０の改質層１４上にシリコンエピタキシャル層１６を形成する第２工程（図１ステップＣ）と、を有する。シリコンエピタキシャル層１６は、ＢＳＩ型のＣＩＳ等の半導体素子を製造するためのデバイス層となる。
　［第１工程］
　シリコンウェーハ１０としては、例えば、表面にエピタキシャル層を有しないバルクの単結晶シリコンウェーハが挙げられる。また、より高いゲッタリング能力を得るために、シリコンウェーハに炭素及び／又は窒素を添加してもよい。さらに、シリコンウェーハに任意のドーパントを所定濃度添加して、いわゆるｎ＋型もしくはｐ＋型、又は、ｎ－型もしくはｐ－型の基板としてもよい。
　また、シリコンウェーハ１０としては、バルクの単結晶シリコンウェーハ表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを用いてもよい。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。エピタキシャル層は、厚さが０．１～１０μｍの範囲内とすることが好ましく、０．２～５μｍの範囲内とすることがより好ましい。
　第１工程では、シリコンウェーハ１０の表面１０Ａに、ＳｉＨｘ（ｘは１～３の整数から選択される１つ以上）のイオン１２ＡとＣ２Ｈｙ（ｙは２～５の整数から選択される１つ以上）のイオン１２Ｂとを含むクラスターイオン１２のビームを照射する。本明細書における「クラスターイオン」は、電子衝撃法により、ガス状分子に電子を衝突させてガス状分子の結合を解離させることで種々の原子数の原子集合体とし、フラグメントを起こさせて当該原子集合体をイオン化させ、イオン化された種々の原子数の原子集合体の質量分離を行って、特定の質量数のイオン化された原子集合体を抽出して得られる。すなわち、本明細書における「クラスターイオン」は、原子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものであり、炭素イオンなどの単原子イオンや、一酸化炭素イオンなどの単分子イオンとは明確に区別される。クラスターイオンの構成原子数は、通常５個～１００個程度である。このような原理を用いたクラスターイオン注入装置として、例えば日新イオン機器株式会社製のＣＬＡＲＩＳ（登録商標）を用いることができる。
　シリコンウェーハ１０に、ＳｉＨｘイオン１２ＡとＣ２Ｈｙイオン１２Ｂとを含むクラスターイオン１２のビームを照射すると、その照射エネルギーでシリコンウェーハ１０の表層部のシリコンは瞬間的に１３５０～１４００℃程度の高温状態となり、融解する。その後、シリコンは急速に冷却され、シリコンウェーハの表層部に、クラスターイオン１２に由来する炭素、水素及びケイ素が固溶する。すなわち、本明細書における「改質層」とは、照射するクラスターイオンの構成元素である炭素、水素及びケイ素の少なくとも一つがシリコンウェーハ表層部の結晶の格子間位置または置換位置に固溶した層を意味する。ただし、シリコンウェーハの表層部に注入されたＳｉＨｘイオン由来のＳｉは、シリコンウェーハを構成するＳｉと区別することは困難である。そのため、本明細書において「改質層」は、シリコンウェーハの深さ方向における炭素及び水素のＳＩＭＳ濃度プロファイルにおいて、いずれかの元素の濃度がバックグラウンドよりも高く検出される領域として特定される。クラスターイオンの注入後かつエピタキシャル層形成前の段階では、概ね、シリコンウェーハの表面から５００ｎｍ以下の表層部が改質層となる。エピタキシャル層形成後の段階では、炭素がシリコンウェーハの表面から内部に拡散するため、シリコンウェーハの表面（エピタキシャル層とのシリコンウェーハとの界面）から２～４μｍ程度の表層部が改質層となる。
　詳細は実施例において実験結果に基づいて説明するが、本実施形態では、ＳｉＨｘイオン１２ＡとＣ２Ｈｙイオン１２Ｂとを含むクラスターイオン１２を用いることが肝要である。ｘは１～３の整数から選択される１つ以上であり、すなわち、ＳｉＨｘイオン１２Ａは、ＳｉＨイオン、ＳｉＨ２イオン、及びＳｉＨ３イオンの一種以上を含む。ｙは２～５の整数から選択される１つ以上であり、すなわち、Ｃ２Ｈｙイオン１２Ｂは、Ｃ２Ｈ２イオン、Ｃ２Ｈ３イオン、Ｃ２Ｈ４イオン、及びＣ２Ｈ５イオンの一種以上を含む。これにより、その後得られるエピタキシャルシリコンウェーハ１００において、ゲッタリング能力を確保しつつ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制することができる。そのため、エピタキシャル層１６のデバイス形成領域に炭素起因の点欠陥が形成されることを抑制することができる。
　本発明を限定することはないが、本発明者らは、このような効果が得られるメカニズムを以下のように考えている。ケイ素原子は炭素原子よりも質量数が大きいため、ＳｉＨｘイオンの照射により、シリコンウェーハの表層部には大きなダメージ（注入欠陥）が導入され、これが、高いゲッタリング能力に寄与するものと考えられる。すなわち、ＳｉＨｘイオンの注入に起因して、改質層１４には比較的大きな注入欠陥が形成される。そして、この注入欠陥に、Ｃ２Ｈｙイオンに由来する注入された炭素が集合し、さらにここに水素が捕獲されることによって、高いゲッタリング能力を発揮しうる欠陥（ＥＯＲ欠陥）の領域が形成されたものと推測される。
　クラスターイオンの原料となるガス状分子は、上記のＳｉＨｘ（ｘは１～３の整数から選択される１つ以上）のイオンとＣ２Ｈｙ（ｙは２～５の整数から選択される１つ以上）のイオンとを同時に生成することができるものあれば特に限定されないが、例えば、ジエチルシラン（ＳｉＣ４Ｈ１２）、ブチルシラン（ＳｉＣ４Ｈ１２）、メチルプロピルシラン（ＳｉＣ４Ｈ１２）、ペンチルシラン（ＳｉＣ５Ｈ１４）、メチルブチルシラン（ＳｉＣ５Ｈ１４）、エチルプロピルシラン（ＳｉＣ５Ｈ１４）等を挙げることができる。ただし、これらの原料ガスからはそれぞれ種々のサイズのクラスターイオンを生成することができる。例えば、図２及び表１に示すように、ジエチルシラン（ＳｉＣ４Ｈ１２）からは、質量数２６～３１の範囲において、Ｃ２ＨｙイオンとしてＣ２Ｈ２イオン、Ｃ２Ｈ３イオン、Ｃ２Ｈ４イオン、及びＣ２Ｈ５イオンが生成され、ＳｉＨｘイオンとしてＳｉＨイオン、ＳｉＨ２イオン、及びＳｉＨ３イオンが生成される。よって、本実施形態で用いる原料ガスとしては、このジエチルシランが最適である。この中の所望の質量数範囲のクラスターイオン（フラグメント）を抽出することによって、所望のイオン種のクラスターイオンビームを生成することができる。例えば、質量数２９～３１のフラグメントを抽出すれば、ＳｉＨｘイオンとしてＳｉＨ３イオン、ＳｉＨ２イオン及びＳｉＨイオンを含み、Ｃ２ＨｙイオンとしてＣ２Ｈ５イオンを含むクラスターイオンビームを生成することができる。
　クラスターイオンの総ドーズ量は、装置設定値として、イオン照射時間を制御することにより調整することができる。本実施形態において、総ドーズ量は、ＳｉＨｘイオンのドーズ量及びＣ２Ｈｙイオンのドーズ量が以下の範囲を満たすように設定することが好ましい。
　ＳｉＨｘイオンのドーズ量は１．５×１０１４ｉｏｎｓ／ｃｍ２以上とすることが重要である。当該ドーズ量が１．５×１０１４ｉｏｎｓ／ｃｍ２未満の場合、ＳｉＨｘイオンの注入による本発明の効果を十分に得ることができないからである。また、本発明の効果をより十分に得る観点から、当該ドーズ量は３．０×１０１４ｉｏｎｓ／ｃｍ２以上とすることが好ましい。他方で、当該ドーズ量が過多の場合、イオン注入によるシリコンウェーハへのダメージが過多となり、エピタキシャル層形成後に、当該エピタキシャル層に欠陥が発生するため、当該ドーズ量は１．０×１０１５ｉｏｎｓ／ｃｍ２以下とすることが好ましい。
　Ｃ２Ｈｙイオンのドーズ量は１．０×１０１４ｉｏｎｓ／ｃｍ２以下とすることが好ましい。これにより、注入炭素量を少なくすることができ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制することができる。この観点から、当該ドーズ量は５．０×１０１３ｉｏｎｓ／ｃｍ２以下とすることがより好ましい。他方で、十分なゲッタリング能力を確保する観点からは、当該ドーズ量は１．０×１０１３ｉｏｎｓ／ｃｍ２以上とすることが好ましい。
　なお、総ドーズ量は装置設定値として把握することができる。しかしながら、Ｃ２Ｈｙイオンのドーズ量及びＳｉＨｘイオンのドーズ量は、個別に把握することができないため、以下のようにして求めるものとする。すなわち、クラスターイオンを照射した後のシリコンウェーハについて、ＳＩＭＳ測定によって、シリコンウェーハの表面から深さ方向における炭素濃度プロファイルを測定し、当該炭素濃度プロファイルから、改質層への注入炭素量を求める。Ｃ２Ｈｙイオンの炭素数は２であるため、上記で求めた注入炭素量を２で除した値を「Ｃ２Ｈｙイオンのドーズ量」とみなすことができる。また、「ＳｉＨｘイオンのドーズ量」は、総ドーズ量から、上記のようにして求めたＣ２Ｈｙイオンのドーズ量を差し引くことにより、求めることができる。なお、総ドーズ量に占めるＣ２Ｈｙイオンのドーズ量とＳｉＨｘイオンのドーズ量の比率は、イオン注入装置において、イオンを選別する質量分離装置の分解能、注入するイオンの質量数設定値、原料ガスの導入量、イオン化する際に照射する電子のエネルギーなどの条件によって制御することができ、これら条件を変更しない限り、同じ比率のクラスターイオンを生成することができる（図４の比較例２及び発明例１～３，５を参照）。
　クラスターイオンの加速電圧は、イオン種とともに、改質層における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、クラスターイオンの加速電圧を、０ｋｅＶ／ｉｏｎ超え２００ｋｅＶ／ｉｏｎ未満とすることができ、１００ｋｅＶ／ｉｏｎ以下とすることが好ましく、８０ｋｅＶ／ｉｏｎ以下とすることがさらに好ましい。なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
　クラスターイオンのビーム電流値は、特に限定されないが、例えば５０～５０００μＡの範囲から適宜決定することができる。クラスターイオンのビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することにより調整することができる。
　［第２工程］
　シリコンエピタキシャル層１６は、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００～１２００℃の範囲の温度でＣＶＤ法によりシリコンウェーハ１０の改質層１４上にエピタキシャル成長させることができる。シリコンエピタキシャル層１６は、厚さを１～１５μｍの範囲内とすることが好ましい。厚さが１μｍ未満の場合、シリコンウェーハ１０からのドーパントの外方拡散によりシリコンエピタキシャル層１６の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、ＣＩＳの分光感度特性に影響が生じるおそれがあるためである。ただし、本実施形態では、シリコンエピタキシャル層１６の厚さを４μｍ以下とすることが好ましい。この場合、本発明の効果を有利に発揮することができる。
　以上説明した本実施形態の製造方法によって、ゲッタリング能力を確保しつつ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制されたエピタキシャルシリコンウェーハを製造することができる。
　なお、第１工程の後、第２工程に先立ち、シリコンウェーハ１０に対して結晶性回復のための回復熱処理を行ってもよい。この場合の回復熱処理としては、例えば窒素ガス又はアルゴンガスなどの雰囲気下、９００℃以上１１００℃以下の温度で、１０分以上６０分以下の間、シリコンウェーハ１０を保持すればよい。また、ＲＴＡ（Rapid Thermal Annealing）やＲＴＯ（Rapid Thermal Oxidation）などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行うこともできる。
　（エピタキシャルシリコンウェーハ）
　図１を参照して、本発明の一実施形態によるエピタキシャルシリコンウェーハ１００は、上記製造方法により得られるものであり、シリコンウェーハ１０と、このシリコンウェーハ１０の表層部に形成された、炭素及び水素の少なくとも一方が固溶した改質層１４と、この改質層１４上に形成されたシリコンエピタキシャル層１６と、を有する。
　［ＳＩＭＳプロファイル］
　エピタキシャルシリコンウェーハ１００は、シリコンエピタキシャル層１６及び改質層１４に分布する炭素の量が２．０×１０１４ａｔｏｍｓ／ｃｍ２以下であることが重要である。これにより、注入炭素量を少なくすることができ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制することができる。この観点から、当該炭素量は１．０×１０１４ａｔｏｍｓ／ｃｍ２以下とすることがより好ましい。他方で、十分なゲッタリング能力を確保する観点からは、当該炭素量は２．０×１０１３ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。なお、本発明において、この「炭素量」は、エピタキシャルシリコンウェーハについて、ＳＩＭＳ測定によって、シリコンエピタキシャル層の表面から深さ方向に向かって炭素濃度プロファイル（図５）を測定し、当該プロファイルのエピタキシャル層表面から改質層の終端（シリコンウェーハにおいて炭素濃度プロファイルが平坦になる位置）までの炭素濃度がバックグラウンドよりも高くなる範囲を積分することによって、求めることができる。
　本実施形態では、例えば図５に示す発明例６のように、シリコンエピタキシャル層及び改質層の深さ方向におけるＳＩＭＳの炭素濃度プロファイルにおいて、シリコンエピタキシャル層及び改質層にわたって存在する緩やかな第１ピークと、この第１ピークから突出して、改質層のエピタキシャル層との界面近傍の位置に存在する急峻な第２ピークと、を有する。本実施形態では、注入炭素量が少ないにも関わらず、このような急峻な第２ピークをもつ炭素濃度プロファイルを有する。これにより、十分なゲッタリング能力を発揮することができる。炭素濃度プロファイルにおける急峻な第２ピークのピーク濃度は、２．０×１０１７ａｔｏｍｓ／ｃｍ３以上であることが好ましく、３．０×１０１７ａｔｏｍｓ／ｃｍ３以上であることがより好ましく、１．０×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
　本実施形態では、例えば図６に示す発明例６のように、改質層の深さ方向におけるＳＩＭＳの水素濃度プロファイルにおいて、改質層（エピタキシャル層との界面近傍の位置）に、ピーク濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上のピークが存在する。このように、改質層に残留した水素は、エピタキシャル層に半導体デバイスを形成するデバイス形成プロセス時の熱処理によってエピタキシャル層に拡散し、エピタキシャル層内の欠陥をパッシベーションすることが期待される。本実施形態において、水素のピーク濃度は、概ね１．０×１０１７ａｔｏｍｓ／ｃｍ３以下となる。
　［断面ＴＥＭ画像］
　エピタキシャルシリコンウェーハ１００では、改質層の断面ＴＥＭ画像による欠陥評価において、最大幅が５０～２５０ｎｍのＥＯＲ欠陥が５．０×１０７個／ｃｍ２以上の密度で存在する欠陥領域が観察される。これは、ＳｉＨｘイオンの注入に起因する欠陥であると推測される。すなわち、この特徴を有することにより、注入炭素量が少ないにも関わらず、十分なゲッタリング能力を発揮することができる。なお、本発明において「ＥＯＲ（End of Range）欠陥」とは、イオン注入された元素により結晶格子から押し出された原子（本発明では、シリコンウェーハ中のシリコン原子）が、熱処理によって注入飛程（ＳＩＭＳによる炭素濃度プロファイルのピーク位置）より深い位置で凝集することで形成される、｛１１１｝方向の積層欠陥、転移ループ、｛３１１｝欠陥などの形態をした欠陥の総称である。ＥＯＲ欠陥の「最大幅」とは、図８に示すように、ＴＥＭ画像における各ＥＯＲ欠陥の最大の幅を意味する。なお、炭素ドーズ量が多い場合には、注入炭素に起因する黒点状欠陥が注入飛程よりも浅い位置に形成されるところ、本発明では、注入する炭素量が少ないことから、断面ＴＥＭ画像において、注入炭素に起因する黒点状欠陥は視認されない。また、本実施形態において、ＥＯＲ欠陥の密度は概ね１．０×１０１５個／ｃｍ２以下となる。なお、本明細書において「断面ＴＥＭ画像」とは、エピタキシャルシリコンウェーハ１００を厚み方向に劈開し、改質層の劈開断面をＴＥＭを用いて観察した画像をいう。また、本発明において「ＥＯＲ欠陥密度」は、以下のようにして求める。図７の発明例６のＴＥＭ画像から明らかなように、本発明においてＥＯＲ欠陥はほぼ同じ深さ位置（具体的には、ＳＩＭＳ測定により検出される炭素濃度ピーク位置よりもわずかに深い位置）に密集して発生する。そこで、ＥＯＲ欠陥が発生する領域を含むように、ＳＩＭＳ測定した際に観察される炭素濃度ピークの深さ位置周辺からＴＥＭ評価用サンプルを切り出し、この評価サンプルをＴＥＭ観察する。そして、図７に示すように、ＥＯＲ欠陥を含むように、密度算出エリア（つまり、欠陥領域）を縦(深さ)３００ｎｍに設定し、当該エリア内で観察される最大幅５０～２５０ｎｍの欠陥数をカウントし、当該欠陥数を当該エリアの面積で除することによって、ＥＯＲ欠陥密度（個／ｃｍ２）とする。なお、図７の例では、密度算出エリアは縦３００ｎｍ×横３μｍの領域としたが、横の長さは特に限定されない。
　（半導体デバイスの製造方法）
　本発明の一実施形態による半導体デバイスの製造方法は、上記エピタキシャルシリコンウェーハ１００の製造方法の各工程と、シリコンエピタキシャル層１６に半導体デバイスを形成する工程と、を有する。また、本発明の他の実施形態による半導体デバイスの製造方法は、上記エピタキシャルシリコンウェーハ１００のシリコンエピタキシャル層１６に半導体デバイスを形成する工程を有する。これらの製造方法によれば、ゲッタリング能力を確保しつつ、エピタキシャル層のデバイス形成領域に炭素起因の点欠陥が形成されることを抑制できる。
　シリコンエピタキシャル層１６に形成する半導体デバイスは特に限定されず、例えば、ＭＯＳＦＥＴ、ＤＲＡＭ、パワートランジスタ及び裏面照射型固体撮像素子などを挙げることができる。
　［シリコンウェーハの用意］
　ＣＺ単結晶シリコンインゴットから得たｎ型シリコンウェーハ（直径：３００ｍｍ、厚さ：７７５μｍ、ドーパント種類：リン、抵抗率：１０Ω・ｃｍ）を用意した。
　［クラスターイオン照射］
　表２に示すように、クラスターイオン照射条件の異なる８つの実験（発明例１～６及び比較例１～４）を行った。
　（発明例１～６及び比較例１，２）
　発明例１～６及び比較例１，２では、原料ガスとしてジエチルシラン（ＳｉＣ４Ｈ１２）を用いた。図２に、ジエチルシランのマススペクトルを示す。また、図２に示したマススペクトル中の質量数２６～３１に対応するイオン種を、表１に示す。質量数３１のピークは、ＳｉＨ３イオンに対応する。質量数３０の低めのピークは、ＳｉＨ２イオンに対応する。質量数２９のピークは、ＳｉＨイオンとＣ２Ｈ５イオンに対応する。質量数２８、質量数２７、及び質量数２６のピークは、それぞれＣ２Ｈ４イオン、Ｃ２Ｈ３イオン、及びＣ２Ｈ２イオンに対応する。本実施例では、クラスターイオン発生装置（日新イオン機器社製、ＣＬＡＲＩＳ（登録商標））を用いて、図２に示すマススペクトルに対応する種々のイオン種のうち、質量数２９～３１の範囲のイオン種を抽出してクラスターイオンビームを得て、シリコンウェーハの表面に、このクラスターイオンビームを加速電圧８０ｋｅＶ／ｉｏｎで照射した。このクラスターイオンビームは、ＳｉＨｘイオンとしては、主にＳｉＨ３イオンを含み、さらに微量のＳｉＨ２イオン及びＳｉＨイオンを含み、さらに、Ｃ２Ｈｙイオンとしては、Ｃ２Ｈ５イオンを含む。前記クラスターイオン発生装置では、全てのイオン種の総ドーズ量を設定できるので、発明例１～６及び比較例１，２では、表２に示す総ドーズ量を装置設定値とした。
Figure JPOXMLDOC01-appb-T000001
　発明例１～６及び比較例１，２では、Ｃ２Ｈ５イオンのドーズ量及びＳｉＨｘイオンのドーズ量を以下のように求めた。まず、クラスターイオン照射後（エピタキシャル成長前）のシリコンウェーハについて、ＳＩＭＳ測定によって、シリコンウェーハの表面から深さ方向における炭素及び水素の濃度プロファイルを測定した。代表して、発明例６における濃度プロファイルを図３に示す。図３では、水素濃度プロファイルはシリコンウェーハの表面から約１５０ｎｍの範囲でバックグラウンドよりも高くなり、炭素濃度プロファイルはシリコンウェーハの表面から約３００ｎｍの範囲でバックグラウンドよりも高くなっている。よって、発明例６では、シリコンウェーハの表層部約３００ｎｍが改質層として特定された。この炭素濃度プロファイルの横軸３０ｎｍから３００ｎｍまでを積分することによって、改質層への注入炭素量を求めた。発明例１～５及び比較例１，２でも、同様にして注入炭素量を求めた。結果を表２に示す。
　Ｃ２Ｈｙイオンの炭素数は２であるため、上記で求めた注入炭素量を２で除した値を「Ｃ２Ｈｙイオンのドーズ量」として、表２に示した。また、総ドーズ量からＣ２Ｈｙイオンのドーズ量を差し引いて求めた「ＳｉＨｘイオンのドーズ量」も、表２に示した。ここで、発明例１～６及び比較例１，２から求めた、総ドーズ量と注入炭素量との関係を図４に示す。図４に示すように、比較例１及び発明例６では、注入炭素量は総ドーズ量の１０％であり、比較例２及び発明例１～３，５では、注入炭素量は総ドーズ量の７％であり、発明例４では、注入炭素量は総ドーズ量の４％であることが分かった。
　（比較例３，４）
　比較例３，４では、原料ガスとしてシクロヘキサンを用いてＣ３Ｈ５クラスターイオンを生成及び抽出し、シリコンウェーハの表面に加速電圧８０ｋｅＶ／ｉｏｎで照射した。Ｃ３Ｈ５クラスターイオンのドーズ量は表２の「総ドーズ量」の欄に示した。比較例３では、注入炭素量が発明例６のそれと同じとなるように、比較例４では、注入炭素量が発明例６のそれの１０倍となるようにドーズ量を設定した。比較例３，４においても、発明例１～６及び比較例１，２と同様に、クラスターイオン照射後の炭素濃度プロファイルから炭素注入量を求め、表２に示した。
　［エピタキシャル成長］
　次いで、クラスターイオン照射後のシリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして、１１２０℃でＣＶＤ法により、シリコンウェーハの改質層が形成された側の表面上にシリコンエピタキシャル層（厚さ：５μｍ、ドーパント種類：リン、抵抗率：１０Ω・ｃｍ）をエピタキシャル成長させて、エピタキシャルシリコンウェーハを得た。
　［ＳＩＭＳ分析］
　発明例１～６及び比較例１～４のエピタキシャルシリコンウェーハについて、ＳＩＭＳ測定によって、シリコンエピタキシャル層の表面から深さ方向における炭素及び水素の濃度プロファイルを測定した。そのうち、発明例６及び比較例１，２，４における炭素濃度プロファイルを図５に示し、発明例４及び比較例１，２における水素濃度プロファイルを図６に示す。
　図５を参照して、発明例６では、シリコンウェーハの表層部の約２．５μｍ（つまり、シリコンエピタキシャル層／シリコンウェーハの界面から約２．５μｍ）の範囲で、炭素濃度がバックグラウンドよりも高くなっている。図６を参照して、発明例６では、シリコンウェーハの表層部の約０．３μｍ程度の極狭い範囲において、水素濃度がバックグラウンドよりも高くなっている。このことから、発明例６では、シリコンウェーハの表層部約２．５μｍが改質層として特定された。なお、炭素濃度がバックグラウンドよりも高くなる範囲がエピタキシャル成長前よりも大きくなったのは、エピタキシャル成長に伴い、注入された炭素がシリコンウェーハの表面から深さ方向に拡散したためと考えられる。また、図５からは、エピタキシャル成長に伴い、エピタキシャル層にも炭素が拡散していることが読み取れる。なお、シリコンエピタキシャル層及び改質層に分布する炭素量は、各条件において炭素濃度がバックグラウンドよりも高くなる範囲（発明例６の場合、図５の横軸３．０μｍから７．５μｍまで）を積分した炭素量として算出され、表２の「エピ後炭素量」の欄に示す。
　図５から明らかなように、発明例６及び比較例１，２，４のいずれにおいても、炭素濃度プロファイルにおいて、シリコンエピタキシャル層及び改質層にわたって緩やかな第１ピークが存在する。さらに、発明例６及び比較例４では、この緩やかな第１ピークから突出して、改質層のエピタキシャル層との界面近傍の位置に急峻な第２ピークが出現した。表２には、炭素の第２ピークの有無とピーク濃度を示した。比較例４では、注入炭素量が多いことから、このような急峻なピークが出現したものと思われる。ただし、発明例６では、注入炭素量が少ないにも関わらず、このような急峻なピークが出現した。発明例６でこのような急峻なピークが出現したのは、ＳｉＨｘイオンを注入したことによる影響であると考えられる。
　図６から明らかなように、発明例６では、水素濃度プロファイルにおいて、改質層のエピタキシャル層との界面近傍の位置に、ピーク濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上のピークが出現した。図６には示していないが、比較例４も同様であった。他方で、比較例１，２では、このようなピークは出現しなかった。比較例４では、注入炭素量が多いことから、この位置に局所的に炭素が存在し、そこに水素も捕獲されているものと思われる。ただし、発明例６では、注入炭素量が少ないにも関わらず、このようなピークが出現した。発明例でこのようなピークが出現したのは、ＳｉＨｘイオンを注入したことによる影響であると考えられる。
　なお、発明例１～５に関しても、発明例６と同様の炭素濃度プロファイル及び水素濃度プロファイルを有しており、表２に、第２ピークのピーク濃度、エピ後炭素量、及び水素ピーク有無を示した。比較例３についても、表２に、第２ピークのピーク濃度、エピ後炭素量、及び水素ピーク有無を示した。
　［断面ＴＥＭ観察］
　発明例１～６及び比較例１～４のエピタキシャルウェーハの改質層（エピタキシャル層との界面近傍）の断面をＴＥＭ観察し、代表して、発明例６及び比較例１，２において得られたＴＥＭ画像を図７に示し、発明例６における図７とは別視野のＴＥＭ画像を図８に示す。発明例６では、最大幅が５０～２５０ｎｍのＥＯＲ欠陥が観察された。発明例１～５でも同様であった。これは、ＳｉＨｘイオンの注入に起因する欠陥であると推測される。なお、比較例４のＴＥＭ画像（図示せず）においては、直径が５ｎｍ程度の黒点状欠陥が、注入飛程よりも浅い位置に観察された。これは、比較例４では注入炭素量が多いことから、注入炭素に起因する欠陥であると考えられる。表２には、発明例１～６及び比較例１～４に関して、黒点状欠陥の有無と、ＥＯＲ欠陥の密度を示した。
　［ＳＩＭＳプロファイルと断面ＴＥＭ観察からの考察］
　ＳＩＭＳプロファイルと断面ＴＥＭ観察を合わせて考慮すると、発明例１～６では、以下のような現象が起きたものと推測される。ＳｉＨｘイオンの注入に起因して、改質層のエピタキシャル層との界面近傍に、比較的大きな注入欠陥が形成される。この注入欠陥に、Ｃ２Ｈ５イオンに由来する注入された炭素が集合し、さらにここに水素が捕獲されることによって、高いゲッタリング能力を発揮しうるＥＯＲ欠陥領域が形成されたものと推測される。
　［エピタキシャル成長後の炭素拡散量の評価］
　発明例１～６及び比較例１～４において、図５に示す炭素濃度プロファイルの４．０μｍから４．９μｍまでを積分することによって、エピタキシャル成長に伴う、改質層からエピタキシャル層への炭素の拡散量を求めた。結果を表２に示す。表２から明らかなように、発明例１～６では、比較例４よりも炭素注入量を少なくした結果、炭素拡散量も比較例４より減らすことができた。
　［デバイス模擬熱処理後の炭素拡散量の評価］
　発明例１～６及び比較例１～４において、デバイス模擬熱処理条件（１０５０℃、２．５時間、窒素ガス雰囲気）にて熱処理を行った後、炭素濃度プロファイルの０．２μｍから４．９μｍまでを積分することによって、デバイス模擬熱処理に伴う改質層からエピタキシャル層への炭素拡散量を求めた。結果を表２に示す。表２から明らかなように発明例１～６では、比較例４よりも炭素注入量を少なくした結果、炭素拡散量も比較例４より減らすことができた。
　［ゲッタリング能力の評価］
　発明例１～６及び比較例１～４において、エピタキシャルシリコンウェーハのエピタキシャル層の表面を、Ｎｉ汚染液を用いてスピンコート汚染法により強制的に汚染し、次いで、窒素ガス雰囲気中において９００℃で６０分間の熱処理を施した。その後、各エピタキシャルウェーハについてＳＩＭＳ測定を行い、ウェーハの深さ方向におけるＮｉ濃度プロファイルを測定し、ピーク面積を求めた。ピーク面積が大きいほど、多くのＮｉを捕獲できているため、ゲッタリング能力が高いと評価できる。そこで、ピーク面積をＮｉ捕獲量として、表２に示した。また、Ｃｕ汚染液を用いて同様の試験を行い、同様にしてＣｕ捕獲量を求め、表２に示した。
　表２から明らかなように、発明例６では、炭素注入量が発明例の１０倍である比較例４と同等の高いゲッタリング能力を発揮していた。発明例１～５でも、高いゲッタリング能力を発揮した。
Figure JPOXMLDOC01-appb-T000002
　本発明のエピタキシャルシリコンウェーハの製造方法によれば、ゲッタリング能力を確保しつつ、エピタキシャル成長中及びデバイス形成プロセス中にエピタキシャル層への炭素の拡散が抑制されたエピタキシャルシリコンウェーハを製造することができる。
　１００　　エピタキシャルシリコンウェーハ
　　１０　　シリコンウェーハ
　　１０Ａ　シリコンウェーハの表面
　　１２　　クラスターイオン
　　１２Ａ　ＳｉＨｘイオン
　　１２Ｂ　Ｃ２Ｈｙイオン
　　１４　　改質層
　　１６　　シリコンエピタキシャル層

Claims (8)

  1. 　シリコンウェーハの表面に、ＳｉＨｘ（ｘは１～３の整数から選択される１つ以上）のイオンとＣ２Ｈｙ（ｙは２～５の整数から選択される１つ以上）のイオンとを含むクラスターイオンビームを照射して、前記シリコンウェーハの表層部に、前記クラスターイオンビームの構成元素が固溶した改質層を形成する工程と、
    　前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成する工程と、
    を有し、前記ＳｉＨｘイオンのドーズ量を１．５×１０１４ｉｏｎｓ／ｃｍ２以上とすることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 　前記Ｃ２Ｈｙイオンのドーズ量を１．０×１０１４ｉｏｎｓ／ｃｍ２以下とする、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 　前記クラスターイオンビームの原料ガスがジエチルシランである、請求項１又は２に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 　前記クラスターイオンビームにおいて、ｘが１、２及び３であり、ｙが５である、請求項１～３のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  5. 　前記シリコンエピタキシャル層の厚さが４μｍ以下である、請求項１～４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  6. 　シリコンウェーハと、
    　前記シリコンウェーハの表層部に形成された、炭素及び水素の少なくとも一方が固溶した改質層と、
    　前記改質層上に形成されたシリコンエピタキシャル層と、
    を有し、
    　前記改質層の断面ＴＥＭ画像による欠陥評価において、前記改質層には、最大幅が５０～２５０ｎｍのＥＯＲ欠陥が５．０×１０７個／ｃｍ２以上の密度で存在する欠陥領域が観察され、
    　前記シリコンエピタキシャル層及び前記改質層に分布する炭素の量が２．０×１０１４ａｔｏｍｓ／ｃｍ２以下であり、
    　前記改質層の深さ方向におけるＳＩＭＳの水素濃度プロファイルにおいて、ピーク濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上であることを特徴とするエピタキシャルシリコンウェーハ。
  7. 　請求項１～５のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法と、
    　前記エピタキシャルシリコンウェーハの前記シリコンエピタキシャル層に半導体デバイスを形成する工程と、
    を有する半導体デバイスの製造方法。
  8. 　請求項６に記載のエピタキシャルシリコンウェーハの前記シリコンエピタキシャル層に半導体デバイスを形成する工程を有する、半導体デバイスの製造方法。
     
PCT/JP2021/025864 2020-08-26 2021-07-08 エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法 WO2022044562A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022545506A JP7416270B2 (ja) 2020-08-26 2021-07-08 エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
US18/041,930 US20230317761A1 (en) 2020-08-26 2021-07-08 Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device
DE112021004491.5T DE112021004491T5 (de) 2020-08-26 2021-07-08 Epitaktischer siliziumwafer und verfahren zu dessen herstellung sowie verfahren zur herstellung eines halbleiterbauelements
CN202180052286.6A CN115989562A (zh) 2020-08-26 2021-07-08 外延硅晶片及其制造方法以及半导体器件的制造方法
KR1020237004419A KR20230044229A (ko) 2020-08-26 2021-07-08 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
TW110130394A TWI784671B (zh) 2020-08-26 2021-08-18 磊晶矽晶圓及其製造方法、以及半導體元件的製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020142329 2020-08-26
JP2020-142329 2020-08-26

Publications (1)

Publication Number Publication Date
WO2022044562A1 true WO2022044562A1 (ja) 2022-03-03

Family

ID=80353225

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/025864 WO2022044562A1 (ja) 2020-08-26 2021-07-08 エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法

Country Status (7)

Country Link
US (1) US20230317761A1 (ja)
JP (1) JP7416270B2 (ja)
KR (1) KR20230044229A (ja)
CN (1) CN115989562A (ja)
DE (1) DE112021004491T5 (ja)
TW (1) TWI784671B (ja)
WO (1) WO2022044562A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540536A (ja) * 2006-06-12 2009-11-19 セムイクウィップ・インコーポレーテッド 蒸発装置
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017112339A (ja) * 2015-12-18 2017-06-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012157162A (ja) 2011-01-26 2012-08-16 Sumitomo Electric Ind Ltd 電力伝達用絶縁回路および電力変換装置
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
CN105637616A (zh) 2013-08-16 2016-06-01 恩特格里斯公司 基板中的硅注入及提供其硅前体组合物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540536A (ja) * 2006-06-12 2009-11-19 セムイクウィップ・インコーポレーテッド 蒸発装置
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017112339A (ja) * 2015-12-18 2017-06-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ

Also Published As

Publication number Publication date
JP7416270B2 (ja) 2024-01-17
CN115989562A (zh) 2023-04-18
TWI784671B (zh) 2022-11-21
TW202209436A (zh) 2022-03-01
DE112021004491T5 (de) 2023-07-06
JPWO2022044562A1 (ja) 2022-03-03
KR20230044229A (ko) 2023-04-03
US20230317761A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
JP6539959B2 (ja) エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
KR20140009565A (ko) 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR101917347B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법 및 고체 촬상 소자의 제조 방법
TW201426822A (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
TW201729255A (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
US11935745B2 (en) Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
TWI683350B (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
WO2022044562A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
WO2020170875A1 (ja) 半導体エピタキシャルウェーハ及びその製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP7059871B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21860992

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022545506

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20237004419

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21860992

Country of ref document: EP

Kind code of ref document: A1