CN115989562A - 外延硅晶片及其制造方法以及半导体器件的制造方法 - Google Patents

外延硅晶片及其制造方法以及半导体器件的制造方法 Download PDF

Info

Publication number
CN115989562A
CN115989562A CN202180052286.6A CN202180052286A CN115989562A CN 115989562 A CN115989562 A CN 115989562A CN 202180052286 A CN202180052286 A CN 202180052286A CN 115989562 A CN115989562 A CN 115989562A
Authority
CN
China
Prior art keywords
silicon wafer
epitaxial
carbon
ions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180052286.6A
Other languages
English (en)
Inventor
广濑谅
门野武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN115989562A publication Critical patent/CN115989562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的外延硅晶片(100)的制造方法的特征在于具有：对硅晶片(10)的表面(10A)照射包含SiHx(x为选自1～3的整数中的1个以上)离子及C2Hy(y为选自2～5的整数中的1个以上)离子的簇离子(12)的束，从而在所述硅晶片的表层部形成固溶有所述簇离子束的构成元素的改性层(14)的工序；及在所述硅晶片的改性层(14)上形成硅外延层(16)的工序，将所述SiHx离子的剂量设为1.5×1014个离子/cm2以上。

Description

外延硅晶片及其制造方法以及半导体器件的制造方法
技术领域
本发明涉及一种外延硅晶片及其制造方法以及半导体器件的制造方法。
背景技术
在硅晶片上形成有单晶硅的外延层的外延硅晶片被用作用于制作MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)、DRAM(Dynamic Random Access Memory：动态随机存取记忆体)、功率晶体管(powertransistor)及BSI(Back Side Illuminatio n：背面照明)型CIS(CMOS Image Sensor：互补金属氧化物半导体图像传感器)等各种半导体器件的器件基板。
在此，若外延层被重金属污染，则成为使CIS的暗电流增加，产生被称为白色损伤缺陷的缺陷等使半导体器件的特性劣化的主要原因。因此，为了抑制这种重金属污染，有在硅晶片中形成用于捕获重金属的吸杂部位(getteringsite)的技术。作为其方法之一，已知有在硅晶片中注入离子，其后形成外延层的方法。在该方法中，离子注入区域作为吸杂部位而发挥作用。
在专利文献1及专利文献2中记载有一种外延硅晶片的制造方法，其包括：对硅晶片的表面照射C3H5等构成元素包含碳及氢的簇离子(cluster io n)，从而在所述硅晶片的表层部形成固溶有所述簇离子的构成元素的改性层的工序；及在所述硅晶片的改性层上形成硅外延层的工序。
在专利文献1中示出了与注入碳的单体离子而获得的离子注入区域相比，照射构成元素包含碳及氢的簇离子而形成的改性层发挥更高的吸杂能力。
在专利文献2中，作为专利文献1中记载的技术的改良技术而记载有：以改性层中的厚度方向上的一部分成为非晶层的方式以高剂量照射构成元素包含碳及氢的簇离子，由此能够提高重金属的吸杂能力。并且，在专利文献2中记载有：在如上所述那样以高剂量照射簇离子的情况下，在外延生长后的改性层的截面TEM图像中，目视到因注入碳等所引起的微小的黑点状缺陷，并考察该黑点状缺陷是否有助于吸杂能力的提高。
现有技术文献
专利文献
专利文献1：国际公开第2012/157162号
专利文献2：国际公开第2015/104965号
发明内容
发明所要解决的技术问题
在专利文献1及专利文献2之类的包含碳及氢的簇离子的照射技术中，为了进一步提高基于改性层的吸杂能力，有效的是增加由簇离子所得的碳剂量。然而，根据本发明的发明人的研究，关于以高碳剂量制作的外延硅晶片，判明了特别是在BSI型CIS的用途等外延层的厚度薄至4μm以下的情况下，存在电特性劣化的情况。推测其原因在于：在高碳剂量的情况下，在外延生长中及器件形成工艺中，存在于改性层中的高浓度的碳扩散至硅外延层中，在硅外延层上形成因碳所引起的点缺陷。特别是在外延层薄的情况下，在外延层的器件形成区域中存在因碳所引起的点缺陷。
其中，若为了抑制这种因碳所引起的点缺陷的形成，而减少由簇离子所得的碳剂量，则无法充分获得重金属的吸杂能力。即，在先前的包含碳及氢的簇离子的照射技术中，无法兼顾获得高吸杂能力及在外延生长中及器件形成工艺中抑制碳向外延层扩散。
鉴于上述技术问题，本发明的目的在于提供一种能够确保吸杂能力并且在外延生长中及器件形成工艺中能够抑制碳向外延层扩散的外延硅晶片的制造方法。
并且，本发明的目的还在于提供一种确保吸杂能力并且在外延生长中及器件形成工艺中抑制碳向外延层扩散的外延硅晶片。
用于解决技术问题的方案
为了解决上述技术问题，本发明的发明人进行深入研究，获得以下的见解。即，当以低碳剂量照射包含碳及氢的簇离子时，虽然能够抑制碳向外延层扩散，但是吸杂能力不足。因此，本发明的发明人想到：为了弥补因低碳剂量而降低的吸杂能力，在照射包含碳及氢的簇离子的同时，照射包含碳以外的构成元素的簇离子。
而且，发现通过对硅晶片的表面同时照射C2Hy(y为选自2～5的整数中的1个以上)离子及规定剂量以上的SiHx(x为选自1～3的整数中的1个以上)离子，即便减低碳的剂量，也能够获得充分的吸杂能力。
在此，源自注入至硅晶片的表层部中的SiHx离子的Si难以与构成硅晶片的Si区分。然而，本发明的发明人通过基于二次离子质谱法(SIMS：Seconda ry Ion MassSpectrometry)的分析或基于透射型电子显微镜(TEM：Transmi ssion ElectronMicroscope)的观察，能够间接掌握Si注入的所希望的影响。
首先，在以上述方式制作的外延硅晶片中，由于是低碳剂量，因此分布于硅外延层及改性层中的碳量少。然而，可知：在改性层的截面TEM图像中，目视到最大宽度为50～250nm的EOR缺陷。推测其与因碳注入所引起的黑点状缺陷不同而为因SiHx离子的注入所引起的缺陷。
而且，可知：在以上述方式制作的外延硅晶片中，即便是低碳剂量，在改性层的深度方向上的STMS的碳浓度分布中，也在改性层的与外延层的界面附近的位置出现陡峭的峰值，而且，在改性层的深度方向上的SIMS的氢浓度分布中，也出现峰值。
基于上述见解而完成的本发明的主旨方案如以下所述。
[1]一种外延硅晶片的制造方法，其特征在于包括：
对硅晶片的表面照射包含SiHx(x为选自1～3的整数中的1个以上)离子及C2Hy(y为选自2～5的整数中的1个以上)离子的簇离子束，从而在所述硅晶片的表层部形成固溶有所述簇离子束的构成元素的改性层的工序；及
在所述硅晶片的改性层上形成硅外延层的工序，
将所述SiHx离子的剂量设为1.5×1014个离子/cm2以上。
[2]根据上述[1]所述的外延硅晶片的制造方法，其中，
将所述C2Hy离子的剂量设为1.0×1014个离子/cm2以下。
[3]根据上述[1]或[2]所述的外延硅晶片的制造方法，其中，
所述簇离子束的原料气体为二乙基硅烷。
[4]根据上述[1]～[3]中任一项所述的外延硅晶片的制造方法，其中，
在所述簇离子束中，x为1、2及3，y为5。
[5]根据上述[1]～[4]中任一项所述的外延硅晶片的制造方法，其中，
所述硅外延层的厚度为4μm以下。
[6]一种外延硅晶片，其特征在于具有：
硅晶片；
改性层，形成于所述硅晶片的表层部且固溶有碳及氢中的至少一者；及
硅外延层，形成于所述改性层上，
在所述改性层的基于截面TEM图像的缺陷评价中，在所述改性层中观察到最大宽度为50～250nm的EOR缺陷以5.0×107个/cm2以上的密度存在的缺陷区域，
分布于所述硅外延层及所述改性层中的碳量为2.0×1014个原子/cm2以下，
在所述改性层的深度方向上的SIMS的氢浓度分布中，峰值浓度为1.0×1016个原子/cm3以上。
[7]一种半导体器件的制造方法，其包括：
上述[1]～[5]中任一项所述的外延硅晶片的制造方法；及
在所述外延硅晶片的所述硅外延层上形成半导体器件的工序。
[8]一种半导体器件的制造方法，其包括在上述[6]所述的外延硅晶片的所述硅外延层上形成半导体器件的工序。
发明效果
根据本发明的外延硅晶片的制造方法，能够制造确保吸杂能力并且在外延生长中及器件形成工艺中抑制碳向外延层扩散的外延硅晶片。
本发明的外延硅晶片确保吸杂能力并且在外延生长中及器件形成工艺中抑制碳向外延层扩散。
附图说明
图1是说明基于本发明的一实施方式的外延硅晶片100的制造方法的示意剖视图。
图2是表示从作为原料气体的二乙基硅烷(SiC4H12)获得的各种簇离子的质量碎片的图表(质谱)。
图3是表示发明例6中的离子注入后且外延层形成前的基于SIMS的碳及氢的浓度分布的图表。
图4是表示根据发明例1～发明例6及比较例1、比较例2而求出的总剂量与注入碳量的关系的图表。
图5是表示发明例6及比较例1、比较例2、比较例4中的外延层形成后的基于SIMS的碳浓度分布的图表。
图6是表示发明例6及比较例1、比较例2中的外延层形成后的基于SIMS的氢浓度分布的图表。
图7是发明例6及比较例1、比较例2中的改性层的截面TEM图像(倍率：20万倍)。
图8是发明例6中的改性层的截面TEM图像(倍率：100万倍)。
具体实施方式
以下，参考附图对本发明的实施方式进行详细说明。另外，在图1中，为了便于说明，与实际厚度的比例不同，相对于硅晶片10夸张地表示改性层14及硅外延层16的厚度。
(外延硅晶片的制造方法)
如图1所示，基于本发明的一实施方式的外延硅晶片100的制造方法具有：第1工序(图1中的步骤A、步骤B)，对硅晶片10的表面10A照射包含SiHx(x为选白1～3的整数中的1个以上)离子12A及C2Hy(y为选白2～5的整数中的1个以上)离子12B的簇离子12的束，从而在该硅晶片10的表层部形成固溶有所述簇离子束的构成元素的改性层14；及第2工序(图1中的步骤C)，在所述硅晶片10的改性层14上形成硅外延层16。硅外延层16成为用于制造BSI型CIS等半导体元件的器件层。
[第1工序]
作为硅晶片10，例如可列举在表面不具有外延层的块状的单晶硅晶片。并且，为了获得更高的吸杂能力，也可在硅晶片中添加碳及/或氮。而且，也可在硅晶片中添加规定浓度的任意的掺杂剂，制成所谓的n+型或者p+型、或n-型或者p-型的基板。
并且，作为硅晶片10，也可使用在块状的单晶硅晶片表面形成有硅外延层的外延硅晶片。硅外延层能够通过CVD法并且在通常的条件下形成。外延层优选将厚度设为0.1～10μm的范围内，更优选设为0.2～5μm的范围内。
在第1工序中，对硅晶片10的表面10A照射包含SiHx(x为选自1～3的整数中的1个以上)离子12A及C2Hy(y为选自2～5的整数中的1个以上)离子12B的簇离子12的束。本说明书中的“簇离子”通过如下方式而获得：利用电子碰撞法使电子与气体状分子相撞而使气体状分子的键合解离，由此制成各种原子数的原子集合体，并产生碎片(fragment)而使该原子集合体离子化，并且进行经离子化的各种原子数的原子集合体的质量分离，提取特定质量数的经离子化的原子集合体。即，本说明书中的“簇离子”是对多个原子集合成块而成的簇赋予正电荷或负电荷并加以离子化而成，可明确区分于碳离子等单原子离子、或一氧化碳离子等单分子离子。簇离子的构成原子数通常为5～100个左右。作为使用这种原理的簇离子注入装置，例如能够使用日新离子机器股份有限公司制造的CLARIS(注册商标)。
当对硅晶片10照射包含SiHx离子12A及C2Hy离子12B的簇离子12的束时，因其照射能量而使硅晶片10的表层部的硅瞬间成为1350℃～1400℃左右的高温状态并熔解。其后，硅被急速冷却，源白簇离子12的碳、氢及硅固溶于硅晶片的表层部。即，所谓本说明书中的“改性层”是指作为照射的簇离子的构成元素的碳、氢及硅中的至少1个固溶于硅晶片表层部的晶体的晶格间位置或置换位置而成的层。其中，源自注入至硅晶片的表层部中的SiHx离子的Si难以与构成硅晶片的Si区分。因此，在本说明书中，“改性层”被特定为如下区域：在硅晶片的深度方向上的碳及氢的SIMS浓度分布中被检测为任意元素的浓度均高于背景的区域。在簇离子的注入后且外延层形成前的阶段中，大致从硅晶片的表面起500nm以下的表层部成为改性层。在外延层形成后的阶段中，由于碳从硅晶片的表面扩散至内部，因此从硅晶片的表面(外延层与硅晶片的界面)起2～4μm左右的表层部成为改性层。
关于详细情况，在实施例中根据实验结果进行说明，但在本实施方式中，重要的是使用包含SiHx离子12A及C2Hy离子12B的簇离子12。x为选自1～3的整数中的1个以上，即，SiHx离子12A包含SiH离子、SiH2离子及SiH3离子中的一种以上。y为选自2～5的整数中的1个以上，即，C2Hy离子12B包含C2H2离子、C2H3离子、C2H4离子及C2H5离子中的一种以上。由此，在其后获得的外延硅晶片100中，能够确保吸杂能力并且在外延生长中及器件形成工艺中能够抑制碳向外延层扩散。因此，能够抑制在外延层16的器件形成区域形成因碳所引起的点缺陷。
虽然并不限定本发明，但本发明的发明人如下考虑可获得这种效果的机制。由于硅原子的质量数大于碳原子，因此通过照射SiHx离子，在硅晶片的表层部导入大损伤(注入缺陷)，认为这有助于高吸杂能力。即，因SiHx离子的注入而在改性层14形成比较大的注入缺陷。而且，推测源自C2Hy离子的所注入的碳在该注入缺陷处集合，进一步在此处捕获氢，从而形成能够发挥高吸杂能力的缺陷(EOR缺陷)的区域。
成为簇离子的原料的气体状分子若能够同时生成上述SiHx(x为选自1～3的整数中的1个以上)离子及C2Hy(y为选自2～5的整数中的1个以上)离子，则并无特别限定，例如可列举：二乙基硅烷(SiC4H12)、丁基硅烷(SiC4H12)、甲基丙基硅烷(SiC4H12)、戊基硅烷(SiC5H14)、甲基丁基硅烷(SiC5H14)、乙基丙基硅烷(SiC5H14)等。其中，能够从这些原料气体分别生成各种尺寸的簇离子。例如，如图2及表1所示，从二乙基硅烷(SiC4H12)在质量数26～质量数31的范围内生成C2H2离子、C2H3离子、C2H4离子及C2H5离子作为C2Hy离子，并生成SiH离子、SiH2离子及SiH3离子作为SiHx离子。因此，作为本实施方式中所使用的原料气体，最优选该二乙基硅烷。通过提取其中所期望的质量数范围的簇离子(碎片)，能够生成所期望的离子种的簇离子束。例如，若提取质量数29～质量数31的碎片，则能够生成包含SiH3离子、SiH2离子及SiH离子作为SiHx离子且包含C2H5离子作为C2Hy离子的簇离子束。
簇离子的总剂量能够作为装置设定值而通过控制离子照射时间来调整。在本实施方式中，总剂量优选设定为SiHx离子的剂量及C2Hy离子的剂量满足以下的范围。
重要的是将SiHx离子的剂量设为1.5×1014个离子/cm2以上。其原因在于：在该剂量小于1.5×1014个离子/cm2的情况下，无法充分获得由SiHx离子的注入所得的本发明的效果。并且，从更充分地获得本发明的效果的观点考虑，该剂量优选设为3.0×1014个离子/cm2以上。另一方面，在该剂量过多的情况下，由离子注入所致的对于硅晶片的损伤变得过多，在外延层形成后，在该外延层中产生缺陷，因此该剂量优选设为1.0×1015个离子/cm2以下。
C2Hy离子的剂量优选设为1.0×1014个离子/cm2以下。由此，能够减少注入碳量，在外延生长中及器件形成工艺中能够抑制碳向外延层扩散。从该观点考虑，该剂量更优选设为5.0×1013个离子/cm2以下。另一方面，从确保充分的吸杂能力的观点考虑，该剂量优选设为1.0×1013个离子/cm2以上。
另外，总剂量能够作为装置设定值来掌握。然而，C2Hy离子的剂量及SiHx离子的剂量无法个别地掌握，因此以如下方式求出。即，对照射簇离子后的硅晶片，通过SIMS测定来测定从硅晶片的表面起深度方向上的碳浓度分布，根据该碳浓度分布来求出对于改性层的注入碳量。C2Hy离子的碳原子数为2，因此能够将在上述求出的注入碳量除以2所得的值视为“C2Hy离子的剂量”。并且，“SiHx离子的剂量”能够通过从总剂量减去以上述的方式求出的C2Hy离子的剂量来求出。另外，C2Hy离子的剂量及SiHx离子的剂量在总剂量中所占的比率在离子注入装置中能够根据分选离子的质量分离装置的分辨率、注入的离子的质量数设定值、原料气体的导入量、离子化时照射的电子的能量等条件来控制，只要不变更这些条件，则能够生成相同比率的簇离子(参考图4的比较例2及发明例1～发明例3、发明例5)。
簇离子的加速电压与离子种一并对改性层中的构成元素的深度方向上的浓度分布的峰值位置造成影响。在本实施方式中，能够将簇离子的加速电压设为超过0keV/ion且小于200keV/ion，优选设为100keV/ion以下，进一步优选设为80keV/ion以下。另外，关于加速电压的调整，通常使用(1)静电加速、(2)高频加速这两种方法。作为前者的方法，有等间隔地排列多个电极，在这些电极间施加相等的电压，在轴向上制作等加速电场的方法。作为后者的方法，有一边使离子以直线状行进一边使用高频进行加速的线性直线加速器法。
簇离子的束电流值并无特别限定，例如能够从50～5000μA的范围内适当决定。簇离子的束电流值例如能够通过变更离子源中的原料气体的分解条件来调整。
[第2工序]
硅外延层16能够通过通常的条件来形成。例如将氢作为载气，将二氯硅烷、三氯硅烷等源气体导入至腔室内，生长温度也根据所使用的源气体而不同，但能够在大致1000℃～1200℃的范围的温度下通过CVD法而在硅晶片10的改性层14上外延生长。硅外延层16优选将厚度设为1～15μm的范围内。其原因在于：在厚度小于1μm的情况下，有因掺杂剂从硅晶片10向外扩散而会使硅外延层16的电阻率发生变化的可能性，并且，在超过15μm的情况下，有对CIS的分光灵敏度特性产生影响的可能性。其中，在本实施方式中，优选将硅外延层16的厚度设为4μm以下。在该情况下，能够有利地发挥本发明的效果。
通过以上所说明的本实施方式的制造方法，能够制造确保吸杂能力并且在外延生长中及器件形成工艺中抑制碳向外延层扩散的外延硅晶片。
另外，也可在第1工序之后、第2工序之前，对硅晶片10进行用于恢复晶体性的恢复热处理。作为该情况下的恢复热处理，例如只要在氮气或氩气等环境下，在900℃以上且1100℃以下的温度下，将硅晶片10保持10分钟以上且60分钟以下的期间即可。并且，也能够使用RTA(Rapid Thermal Anneailin g：快速热退火)或RTO(Rapid Thermal Oxidation：快速热氧化)等的与外延装置不同的另外的急速升降温热处理装置等来进行恢复热处理。
(外延硅晶片)
参考图1，基于本发明的一实施方式的外延硅晶片100可通过上述制造方法而获得，其具有：硅晶片10；改性层14，形成于该硅晶片10的表层部且固溶有碳及氢中的至少一者；及硅外延层16，形成于该改性层14上。
[SIMS分布]
重要的是外延硅晶片100的硅外延层16及改性层14中所分布的碳量为2.0×1014个原子/cm2以下。由此，能够减少注入碳量，在外延生长中及器件形成工艺中能够抑制碳向外延层扩散。从该观点考虑，该碳量更优选设为1.0×1014个原子/cm2以下。另一方面，从确保充分的吸杂能力的观点考虑，该碳量优选设为2.0×1013个原子/cm2以上。另外，在本发明中，该“碳量”能够通过如下方式来求出：对外延硅晶片，通过SIMS测定而从硅外延层的表面朝向深度方向测定碳浓度分布(图5)，将该分布的从外延层表面至改性层的末端(在硅晶片中为碳浓度分布变平坦的位置)为止的碳浓度高于背景的范围积分。
在本实施方式中，例如如图5所示的发明例6那样，在硅外延层及改性层的深度方向上的SIMS的碳浓度分布中，具有遍及硅外延层及改性层而存在的平缓的第1峰值及从该第1峰值突出而存在于改性层的与外延层的界面附近的位置的陡峭的第2峰值。在本实施方式中，尽管注入碳量少，但包含具有这种陡峭的第2峰值的碳浓度分布。由此，能够发挥充分的吸杂能力。碳浓度分布中的陡峭的第2峰值的峰值浓度优选为2.0×1017个原子/cm3以上，更优选为3.0×1017个原子/cm3以上，优选为1.0×1018个原子/cm3以下。
在本实施方式中，例如如图6所示的发明例6那样，在改性层的深度方向上的SIMS的氢浓度分布中，在改性层(与外延层的界面附近的位置)存在峰值浓度为1.0×1016个原子/cm3以上的峰值。如上所述，残留于改性层中的氢因在外延层上形成半导体器件的器件形成工艺时的热处理而扩散至外延层，可期待使外延层内的缺陷钝化。在本实施方式中，氢的峰值浓度大致成为1.0×1017个原子/cm3以下。
[截面TEM图像]
在外延硅晶片100中，在改性层的基于截面TEM图像的缺陷评价中，观察到最大宽度为50～250nm的EOR缺陷以5.0×107个/cm2以上的密度存在的缺陷区域。推测其为因SiHx离子的注入所引起的缺陷。即，通过具有该特征，尽管注入碳量少，但能够发挥充分的吸杂能力。另外，在本发明中，“EOR(End o f Range：射程末端)缺陷”为通过离子注入的元素而从晶格挤出的原子(在本说明中，硅晶片中的硅原子)通过热处理而在比注入射程(基于SIMS的碳浓度分布的峰值位置)更深的位置凝聚，由此所形成的呈{111}方向的堆垛层错、位错环、{311}缺陷等形态的缺陷的总称。如图8所示，所谓EOR缺陷的“最大宽度”是指TEM图像中的各EOR缺陷的最大宽度。另外，在碳剂量多的情况下，因注入碳所引起的黑点状缺陷形成于比注入射程浅的位置，结果在本发明中，由于注入的碳量少，因此在截面TEM图像中未目视到因注入碳所引起的黑点状缺陷。并且，在本实施方式中，EOR缺陷的密度大致成为1.0×1015个/cm2以下。另外，在本说明书中，所谓“截面TEM图像”是指将外延硅晶片100在厚度方向上劈开，使用TEM来观察改性层的劈开截面所得的图像。并且，在本发明中，以如下方式求出“EOR缺陷密度”。由图7的发明例6的TEM图像明确可知：在本发明中，EOR缺陷基本上密集产生在相同深度位置(具体而言，比通过SIMS测定而检测出的碳浓度峰值位置稍微深的位置)。因此，以包含产生EOR缺陷的区域的方式从SIMS测定时所观察到的碳浓度峰值的深度位置周边切出TEM评价用样品，对该评价样品进行TEM观察。然后，如图7所示，以包含EOR缺陷的方式，将密度计算区域(即，缺陷区域)设定为纵(深度)300nm，计数在该区域内所观察到的最大宽度50～250nm的缺陷数，将该缺陷数除以该区域的面积，由此设为EOR缺陷密度(个/cm2)。另外，在图7的例子中，密度计算区域设为纵300nm×横3μm的区域，但横的长度并无特别限定。
(半导体器件的制造方法)
基于本发明的一实施方式的半导体器件的制造方法具有上述外延硅晶片100的制造方法的各工序及在硅外延层16上形成半导体器件的工序。并且，基于本发明的另一实施方式的半导体器件的制造方法具有在上述外延硅晶片100的硅外延层16上形成半导体器件的工序。根据这些制造方法，能够确保吸杂能力并且能够抑制在外延层的器件形成区域形成因碳所引起的点缺陷。
形成于硅外延层16上的半导体器件并无特别限定，例如可列举：MOSFET、DRAM、功率晶体管及背照式固体成像元件等。
实施例
[硅晶片的准备]
准备由CZ单晶硅锭获得的n型硅晶片(直径：300mm、厚度：775μm、掺杂剂种类：磷、电阻率：10Ω·cm)。
[簇离子照射]
如表2所示，进行了簇离子照射条件不同的8个实验(发明例1～发明例6及比较例1～比较例4)。
(发明例1～发明例6及比较例1、比较例2)
在发明例1～发明例6及比较例1、比较例2中，使用了二乙基硅烷(SiC4H12)作为原料气体。将二乙基硅烷的质谱示于图2中。并且，将与图2所示的质谱中的质量数26～质量数31对应的离子种示于表1中。质量数31的峰值与SiH3离子对应。质量数30的低峰值与SiH2离子对应。质量数29的峰值与SiH离子及C2H5离子对应。质量数28、质量数27及质量数26的峰值分别与C2H4离子、C2H3离子及C2H2离子对应。在本实施例中，使用簇离子产生装置(日新离子机器公司制造、CLARIS(注册商标))，在与图2所示的质谱对应的各种离子种中，提取质量数29～质量数31的范围的离子种而获得簇离子束，对硅晶片的表面以加速电压80keV/ion照射了该簇离子束。在该簇离子束中，作为Si Hx离子，主要包含SiH3离子，进一步包含微量的SiH2离子及SiH离子，进一步，作为C2Hy离子，包含C2H5离子。在所述簇离子产生装置中，能够设定所有离子种的总剂量，因此在发明例1～发明例6及比较例1、比较例2中，将表2所示的总剂量设为装置设定值。
[表1]
质量数 <![CDATA[SiH<sub>x</sub>]]> <![CDATA[C<sub>2</sub>H<sub>y</sub>]]>
31 <![CDATA[SiH<sub>3</sub>]]> -
30 <![CDATA[SiH<sub>2</sub>]]> -
29 SiH <![CDATA[C<sub>2</sub>H<sub>5</sub>]]>
28 - <![CDATA[C<sub>2</sub>H<sub>4</sub>]]>
27 - <![CDATA[C<sub>2</sub>H<sub>3</sub>]]>
26 - <![CDATA[C<sub>2</sub>H<sub>2</sub>]]>
在发明例1～发明例6及比较例1、比较例2中，通过以下方式求出C2H5离子的剂量及SiHx离子的剂量。首先，对簇离子照射后(外延生长前)的硅晶片，通过SIMS测定来测定了从硅晶片的表面起深度方向上的碳及氢的浓度分布。作为代表而将发明例6的浓度分布示于图3中。在图3中，氢浓度分布在从硅晶片的表面起约150nm的范围内高于背景，碳浓度分布在从硅晶片的表面起约300nm的范围内高于背景。因此，在发明例6中，将硅晶片的表层部的约300nm特定为改性层。通过对该碳浓度分布的横轴30nm至300nm为止进行积分来求出对于改性层的注入碳量。在发明例1～发明例5及比较例1、比较例2中，也同样地求出注入碳量。将结果示于表2中。
C2Hy离子的碳原子数为2，因此将在上述求出的注入碳量除以2所得的值作为“C2Hy离子的剂量”示于表2中。并且，将从总剂量减去C2Hy离子的剂量而求出的“SiHx离子的剂量”也示于表2中。在此，将根据发明例1～发明例6及比较例1、比较例2而求出的总剂量与注入碳量的关系示于图4中。如图4所示，可知：在比较例1及发明例6中，注入碳量为总剂量的10％，在比较例2及发明例1～发明例3、发明例5中，注入碳量为总剂量的7％，在发明例4中，注入碳量为总剂量的4％。
(比较例3、比较例4)
在比较例3、比较例4中，使用环己烷作为原料气体来生成并提取C3H5簇离子，对硅晶片的表面以加速电压80keV/ion进行照射。将C3H5簇离子的剂量示于表2的“总剂量”一栏中。在比较例3中，以注入碳量成为与发明例6的注入碳量相同的方式设定剂量，在比较例4中，以注入碳量成为发明例6的注入碳量的10倍的方式设定剂量。在比较例3、比较例4中，也与发明例1～发明例6及比较例1、比较例2同样地根据簇离子照射后的碳浓度分布来求出碳注入量并示于表2中。
[外延生长]
接着，将簇离子照射后的硅晶片输送至单片式外延生长装置(Applied Materials，Inc.制造)内，在装置内且在1120℃的温度下实施30秒的氢烘烤处理后，将氢作为载气，将三氯硅烷作为源气体，在1120℃下通过CVD法使硅外延层(厚度：5μm、掺杂剂种类：磷、电阻率：10Ω·cm)在硅晶片的形成有改性层的一侧的表面上外延生长，从而获得了外延硅晶片。
[SIMS分析]
对发明例1～发明例6及比较例1～比较例4的外延硅晶片，通过SIMS测定来测定了从硅外延层的表面起深度方向上的碳及氢的浓度分布。其中，将发明例6及比较例1、比较例2、比较例4的碳浓度分布示于图5中，将发明例4及比较例1、比较例2的氢浓度分布示于图6中。
参考图5，在发明例6中，在硅晶片的表层部的约2.5μm(即，从硅外延层/硅晶片的界面起约2.5μm)的范围内，碳浓度高于背景。参考图6，在发明例6中，在硅晶片的表层部的约0.3μm左右的极小范围中，氢浓度高于背景。由此，在发明例6中，硅晶片的表层部的约2.5μm被特定为改性层。另外，认为碳浓度高于背景的范围变得大于外延生长前的原因在于：伴随外延生长，注入的碳从硅晶片的表面向深度方向扩散。并且，从图5中读取出伴随外延生长，碳也扩散至外延层中。另外，分布于硅外延层及改性层中的碳量作为在各条件下将碳浓度高于背景的范围(在发明例6的情况下为图5的横轴3.0μm至7.5μm为止)积分所得的碳量而计算，并示于表2的“外延后的碳量”一栏中。
由图5明确可知：在发明例6及比较例1、比较例2、比较例4中的任一者中，在碳浓度分布中，均遍及硅外延层及改性层而存在平缓的第1峰值。而且，在发明例6及比较例4中，从该平缓的第1峰值突出而在改性层的与外延层的界面附近的位置出现陡峭的第2峰值。在表2中示出碳的第2峰值的有无及峰值浓度。认为在比较例4中，由于注入碳量多，因此出现了这种陡峭的峰值。其中，在发明例6中，尽管注入碳量少，但出现了这种陡峭的峰值。认为在发明例6中出现了这种陡峭的峰值是由注入SiHx离子所带来的影响。
由图6明确可知：在发明例6中，在氢浓度分布中，在改性层的与外延层的界面附近的位置出现了峰值浓度为1.0×1016个原子/cm3以上的峰值。虽然在图6中未示出，但比较例4也相同。另一方面，在比较例1、比较例2中，未出现这种峰值。认为在比较例4中，由于注入碳量多，因此碳局部地存在于该位置，在此处也捕获到氢。其中，在发明例6中，尽管注入碳量少，但出现了这种峰值。认为在发明例中出现了这种峰值是由注入SiHx离子所带来的影响。
另外，关于发明例1～发明例5，也具有与发明例6相同的碳浓度分布及氢浓度分布，将第2峰值的峰值浓度、外延后的碳量及氢峰值的有无示于表2中。关于比较例3，也将第2峰值的峰值浓度、外延后的碳量及氢峰值的有无示于表2中。
[截面TEM观察]
对发明例1～发明例6及比较例1～比较例4的外延晶片的改性层(与外延层的界面附近)的截面进行TEM观察，作为代表而将在发明例6及比较例1、比较例2中所获得的TEM图像示于图7中，将发明例6的与图7不同视野的TEM图像示于图8中。在发明例6中，观察到最大宽度为50～250nm的EOR缺陷。发明例1～发明例5也相同。推测其为因SiHx离子的注入所引起的缺陷。另外，在比较例4的TEM图像(未图示)中，在比注入射程更浅的位置观察到直径为5nm左右的黑点状缺陷。在比较例4中，注入碳量多，因此认为其是因注入碳所引起的缺陷。在表2中，关于发明例1～发明例6及比较例1～比较例4，示出了黑点状缺陷的有无及EOR缺陷的密度。
[根据SIMS分布及截面TEM观察的考察]
当一并考虑SIMS分布及截面TEM观察时，推测在发明例1～发明例6中发生以下现象。因SiHx离子的注入而在改性层的与外延层的界面附近形成比较大的注入缺陷。推测源自C2H5离子的所注入的碳在该注入缺陷处集合，进一步在此处捕获到氢，由此形成能够发挥高吸杂能力的EOR缺陷区域。
[外延生长后的碳扩散量的评价]
在发明例1～发明例6及比较例1～比较例4中，将图5所示的碳浓度分布的4.0μm至4.9μm为止积分，由此求出伴随外延生长的碳从改性层向外延层的扩散量。将结果示于表2中。由表2明确可知：在发明例1～发明例6中，与比较例4相比，减少了碳注入量，结果与比较例4相比，碳扩散量也减少。
[器件模拟热处理后的碳扩散量的评价]
在发明例1～发明例6及比较例1～比较例4中，在器件模拟热处理条件(1050℃、2.5小时、氮气环境)下进行热处理，然后将碳浓度分布的0.2μm至4.9μm为止积分，由此求出伴随器件模拟热处理的从改性层向外延层的碳扩散量。将结果示于表2中。由表2明确可知：在发明例1～发明例6中，与比较例4相比，减少了碳注入量，结果与比较例4相比，碳扩散量也减少。
[吸杂能力的评价]
在发明例1～发明例6及比较例1～比较例4中，使用Ni污染液并利用旋转涂布污染法强制地污染外延硅晶片的外延层的表面，接着，在氮气环境中且在900℃下实施了60分钟的热处理。其后，对各外延晶片进行SIMS测定，并测定晶片的深度方向上的Ni浓度分布，求出峰值面积。峰值面积越大，能够捕获越多的Ni，因此能够评价为吸杂能力高。因此，将峰值面积作为Ni捕获量而示于表2中。并且，使用Cu污染液而进行相同的试验，同样地求出Cu捕获量，并示于表2中。
由表2明确可知：在发明例6中，发挥出与碳注入量为发明例的10倍的比较例4同等的高吸杂能力。在发明例1～发明例5中，也发挥出高吸杂能力。
[表2]
Figure BDA0004092673010000191
产业上的可利用性
根据本发明的外延硅晶片的制造方法，能够制造确保吸杂能力并且在外延生长中及器件形成工艺中抑制碳向外延层扩散的外延硅晶片。
附图标记说明
100-外延硅晶片，10-硅晶片，10A-硅晶片的表面，12-簇离子，12A-SiHx离子，12B-C2Hy离子，14-改性层，16-硅外延层。

Claims (8)

1.一种外延硅晶片的制造方法，其特征在于包括：
改性层形成工序，对硅晶片的表面照射包含SiHx离子及C2Hy离子的簇离子束，从而在所述硅晶片的表层部形成固溶有所述簇离子束的构成元素的改性层，x为选自1～3的整数中的1个以上，y为选自2～5的整数中的1个以上；及
在所述硅晶片的改性层上形成硅外延层的工序，
将所述SiHx离子的剂量设为1.5×1014个离子/cm2以上。
2.根据权利要求1所述的外延硅晶片的制造方法，其中，
将所述C2Hy离子的剂量设为1.0×1014个离子/cm2以下。
3.根据权利要求1或2所述的外延硅晶片的制造方法，其中，
所述簇离子束的原料气体为二乙基硅烷。
4.根据权利要求1～3中任一项所述的外延硅晶片的制造方法，其中，
在所述簇离子束中，x为1、2及3，y为5。
5.根据权利要求1～4中任一项所述的外延硅晶片的制造方法，其中，
所述硅外延层的厚度为4μm以下。
6.一种外延硅晶片，其特征在于具有：
硅晶片；
改性层，形成于所述硅晶片的表层部且固溶有碳及氢中的至少一者；及
硅外延层，形成于所述改性层上，
在所述改性层的基于截面TEM图像的缺陷评价中，在所述改性层中观察到最大宽度为50～250nm的EOR缺陷以5.0×107个/cm2以上的密度存在的缺陷区域，
分布于所述硅外延层及所述改性层中的碳量为2.0×1014个原子/cm2以下，
在所述改性层的深度方向上的SIMS的氢浓度分布中，峰值浓度为1.0×1016个原子/cm3以上。
7.一种半导体器件的制造方法，其包括：
权利要求1～5中任一项所述的外延硅晶片的制造方法；及
在所述外延硅晶片的所述硅外延层上形成半导体器件的工序。
8.一种半导体器件的制造方法，其包括在权利要求6所述的外延硅晶片的所述硅外延层上形成半导体器件的工序。
CN202180052286.6A 2020-08-26 2021-07-08 外延硅晶片及其制造方法以及半导体器件的制造方法 Pending CN115989562A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020142329 2020-08-26
JP2020-142329 2020-08-26
PCT/JP2021/025864 WO2022044562A1 (ja) 2020-08-26 2021-07-08 エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
CN115989562A true CN115989562A (zh) 2023-04-18

Family

ID=80353225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180052286.6A Pending CN115989562A (zh) 2020-08-26 2021-07-08 外延硅晶片及其制造方法以及半导体器件的制造方法

Country Status (7)

Country Link
US (1) US20230317761A1 (zh)
JP (1) JP7416270B2 (zh)
KR (1) KR20230044229A (zh)
CN (1) CN115989562A (zh)
DE (1) DE112021004491T5 (zh)
TW (1) TWI784671B (zh)
WO (1) WO2022044562A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007146888A2 (en) 2006-06-12 2007-12-21 Semequip, Inc. Vapor delivery to devices under vacuum
JP2010283022A (ja) 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2012157162A (ja) 2011-01-26 2012-08-16 Sumitomo Electric Ind Ltd 電力伝達用絶縁回路および電力変換装置
WO2012157162A1 (ja) 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
CN105637616A (zh) 2013-08-16 2016-06-01 恩特格里斯公司 基板中的硅注入及提供其硅前体组合物
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6686419B2 (ja) 2015-12-18 2020-04-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ

Also Published As

Publication number Publication date
JP7416270B2 (ja) 2024-01-17
TWI784671B (zh) 2022-11-21
TW202209436A (zh) 2022-03-01
DE112021004491T5 (de) 2023-07-06
JPWO2022044562A1 (zh) 2022-03-03
WO2022044562A1 (ja) 2022-03-03
KR20230044229A (ko) 2023-04-03
US20230317761A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
KR101669603B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN107078029B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
TW201426822A (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
KR20180073658A (ko) 반도체 에피택셜 웨이퍼의 제조 방법 및 고체 촬상 소자의 제조 방법
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
CN111108583B (zh) 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法
CN115989562A (zh) 外延硅晶片及其制造方法以及半导体器件的制造方法
CN110223907B (zh) 半导体外延晶片的制造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination