TW202209436A - 磊晶矽晶圓及其製造方法、以及半導體元件的製造方法 - Google Patents

磊晶矽晶圓及其製造方法、以及半導體元件的製造方法 Download PDF

Info

Publication number
TW202209436A
TW202209436A TW110130394A TW110130394A TW202209436A TW 202209436 A TW202209436 A TW 202209436A TW 110130394 A TW110130394 A TW 110130394A TW 110130394 A TW110130394 A TW 110130394A TW 202209436 A TW202209436 A TW 202209436A
Authority
TW
Taiwan
Prior art keywords
silicon wafer
ions
epitaxial
carbon
layer
Prior art date
Application number
TW110130394A
Other languages
English (en)
Other versions
TWI784671B (zh
Inventor
廣瀬諒
門野武
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW202209436A publication Critical patent/TW202209436A/zh
Application granted granted Critical
Publication of TWI784671B publication Critical patent/TWI784671B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明的磊晶矽晶圓100的製造方法的特徵在於包括：對矽晶圓10的表面10A照射包含SiHx （x為選自1～3的整數中的一個以上）的離子與C2 Hy （y為選自2～5的整數中的一個以上）的離子的簇離子12的束，而於所述矽晶圓的表層部形成固溶有所述簇離子束的構成元素的改質層14的步驟；以及於所述矽晶圓的改質層14上形成矽磊晶層16的步驟；將所述SiHx 離子的劑量設為1.5×1014 ions/cm2 以上。

Description

磊晶矽晶圓及其製造方法、以及半導體元件的製造方法
本發明是有關於一種磊晶矽晶圓及其製造方法、以及半導體元件的製造方法。
於矽晶圓上形成有單晶矽的磊晶層的磊晶矽晶圓被用作用以製作金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）、動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）、功率電晶體（power transistor）及背面照度（Back Side Illumination，BSI）型互補金屬氧化物半導體圖像感測器（CMOS Image Sensor，CIS）等各種半導體元件的元件基板。
此處，若磊晶層被重金屬污染，則成為使CIS的暗電流增加，產生被稱為白痕缺陷的缺陷等使半導體元件的特性劣化的主要原因。因此，為了抑制此種重金屬污染，有於矽晶圓中形成用以捕獲重金屬的吸除點（gettering site）的技術。作為其方法之一，已知有於矽晶圓中注入離子，其後形成磊晶層的方法。於該方法中，離子注入區域作為吸除點而發揮功能。
於專利文獻1及專利文獻2中記載有一種磊晶矽晶圓的製造方法，其包括：對矽晶圓的表面照射C3 H5 等構成元素包含碳及氫的簇離子（cluster ion），於所述矽晶圓的表層部形成固溶有所述簇離子的構成元素的改質層的步驟；以及於所述矽晶圓的改質層上形成矽磊晶層的步驟。
於專利文獻1中示出了與注入碳的單體離子而獲得的離子注入區域相比，照射構成元素包含碳及氫的簇離子而形成的改質層發揮高的吸除能力。
於專利文獻2中，作為專利文獻1中記載的技術的改良技術而記載有：以改質層中的厚度方向上的一部分成為非晶層的方式以高劑量照射構成元素包含碳及氫的簇離子，藉此可提高重金屬的吸除能力。另外，於專利文獻2中記載有：於如上所述般以高劑量照射簇離子的情況下，於磊晶成長後的改質層的剖面穿透式電子顯微鏡（Transmission Electron Microscope，TEM）圖像中，視認到因注入碳等所引起的微小的黑點狀缺陷，並考察該黑點狀缺陷是否有助於吸除能力的提高。 [現有技術文獻] [專利文獻]
[專利文獻1]國際公開第2012/157162號 [專利文獻2]國際公開第2015/104965號
[發明所欲解決之課題] 於專利文獻1及專利文獻2之類的包含碳及氫的簇離子的照射技術中，為了進一步提高基於改質層的吸除能力，有效的是增多由簇離子所得的碳劑量。然而，根據本發明人們的研究，關於以高碳劑量製作的磊晶矽晶圓，判明了特別是於BSI型CIS的用途等磊晶層薄為厚度4 μm以下的情況下，存在電特性劣化的情況。推測其原因在於：於高碳劑量的情況下，於磊晶成長中及元件形成製程中，存在於改質層中的高濃度的碳擴散至矽磊晶層中，於矽磊晶層上形成碳起因的點缺陷。特別是於磊晶層薄的情況下，於磊晶層的元件形成區域中存在碳起因的點缺陷。
其中，為了抑制此種碳起因的點缺陷的形成，而減少由簇離子所得的碳劑量時，無法充分獲得重金屬的吸除能力。即，於先前的包含碳及氫的簇離子的照射技術中，無法兼顧獲得高吸除能力及於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散。
鑑於所述課題，本發明的目的在於提供一種能夠確保吸除能力並且於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散的磊晶矽晶圓的製造方法。
另外，本發明的目的在於提供一種確保吸除能力並且於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散的磊晶矽晶圓。 [解決課題之手段]
為解決所述課題，本發明人們進行努力研究，獲得以下的見解。即，當以低碳劑量照射包含碳及氫的簇離子時，雖然可抑制碳向磊晶層擴散，但是吸除能力不足。因此，本發明人們想到：為了彌補因低碳劑量而降低的吸除能力，於照射包含碳及氫的簇離子的同時，照射包含碳以外的構成元素的簇離子。
而且，發現藉由對矽晶圓的表面同時照射C2 Hy （y為選自2～5的整數中的一個以上）的離子與規定劑量以上的SiHx （x為選自1～3的整數中的一個以上）的離子，即便減低碳的劑量，亦可獲得充分的吸除能力。
此處，源自注入至矽晶圓的表層部中的SiHx 離子的Si難以與構成矽晶圓的Si區分。然而，本發明人們藉由基於二次離子質譜法（Secondary Ion Mass Spectrometry，SIMS）的分析或基於穿透式電子顯微鏡（Transmission Electron Microscope，TEM）的觀察，可間接把握Si注入的較佳的影響。
首先，於以所述方式製作的磊晶矽晶圓中，由於是低碳劑量，因此分佈於矽磊晶層及改質層中的碳的量少。然而，可知：於改質層的剖面TEM圖像中，視認到最大寬度為50 nm～250 nm的射程末端（End-of-Range，EOR）缺陷。推測其與因碳注入所引起的黑點狀缺陷不同而為因SiHx 離子的注入所引起的缺陷。
進而，於以所述方式製作的磊晶矽晶圓中，可知：即便是低碳劑量，於改質層的深度方向上的SIMS的碳濃度分佈中，亦於改質層的與磊晶層的界面附近的位置出現陡峭的峰值，進而，於改質層的深度方向上的SIMS的氫濃度分佈中，亦出現峰值。
基於所述見解而完成的本發明的主旨構成如以下所述。 [1]一種磊晶矽晶圓的製造方法，其特徵在於包括： 對矽晶圓的表面照射包含SiHx （x為選自1～3的整數中的一個以上）的離子與C2 Hy （y為選自2～5的整數中的一個以上）的離子的簇離子束，而於所述矽晶圓的表層部形成固溶有所述簇離子束的構成元素的改質層的步驟；以及 於所述矽晶圓的改質層上形成矽磊晶層的步驟； 將所述SiHx 離子的劑量設為1.5×1014 ions/cm2 以上。
[2]如所述[1]所記載的磊晶矽晶圓的製造方法，其中，將所述C2 Hy 離子的劑量設為1.0×1014 ions/cm2 以下。
[3]如所述[1]或[2]所記載的磊晶矽晶圓的製造方法，其中，所述簇離子束的原料氣體為二乙基矽烷。
[4]如所述[1]至[3]中任一項所記載的磊晶矽晶圓的製造方法，其中，於所述簇離子束中，x為1、2及3，y為5。
[5]如所述[1]至[4]中任一項所記載的磊晶矽晶圓的製造方法，其中，所述矽磊晶層的厚度為4 μm以下。
[6]一種磊晶矽晶圓，其特徵在於包括： 矽晶圓； 改質層，形成於所述矽晶圓的表層部且固溶有碳及氫中的至少一者；以及 矽磊晶層，形成於所述改質層上； 於所述改質層的基於剖面TEM圖像的缺陷評價中，於所述改質層中觀察到最大寬度為50 nm～250 nm的EOR缺陷以5.0×107 個/cm2 以上的密度存在的缺陷區域， 分佈於所述矽磊晶層及所述改質層中的碳的量為2.0×1014 atoms/cm2 以下， 於所述改質層的深度方向上的SIMS的氫濃度分佈中，峰值濃度為1.0×1016 atoms/cm3 以上。
[7]一種半導體元件的製造方法，包括： 如所述[1]至[5]中任一項所記載的磊晶矽晶圓的製造方法；以及 於所述磊晶矽晶圓的所述矽磊晶層上形成半導體元件的步驟。
[8]一種半導體元件的製造方法，包括於如所述[6]所記載的磊晶矽晶圓的所述矽磊晶層上形成半導體元件的步驟。 [發明的效果]
根據本發明的磊晶矽晶圓的製造方法，可製造確保吸除能力並且於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散的磊晶矽晶圓。
本發明的磊晶矽晶圓確保吸除能力並且於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散。
以下，參照附圖且對本發明的實施形態進行詳細說明。再者，於圖1中，為了便於說明，與實際的厚度的比例不同，相對於矽晶圓10誇張地表示改質層14及矽磊晶層16的厚度。
（磊晶矽晶圓的製造方法） 如圖1所示，本發明的一實施形態的磊晶矽晶圓100的製造方法包括：第一步驟（圖1步驟A、步驟B），對矽晶圓10的表面10A照射包含SiHx （x為選自1～3的整數中的一個以上）的離子12A與C2 Hy （y為選自2～5的整數中的一個以上）的離子12B的簇離子12的束，而於該矽晶圓10的表層部形成固溶有所述簇離子束的構成元素的改質層14；以及第二步驟（圖1步驟C），於所述矽晶圓10的改質層14上形成矽磊晶層16。矽磊晶層16成為用以製造BSI型CIS等半導體元件的元件層。
[第一步驟] 作為矽晶圓10，例如可列舉於表面不具有磊晶層的塊狀的單晶矽晶圓。另外，為了獲得更高的吸除能力，亦可於矽晶圓中添加碳及/或氮。進而，亦可於矽晶圓中添加規定濃度的任意的摻雜劑，製成所謂的n+型或者p+型、或n-型或者p-型的基板。
另外，作為矽晶圓10，亦可使用於塊狀的單晶矽晶圓表面形成有矽磊晶層的磊晶矽晶圓。矽磊晶層可藉由化學氣相沈積（Chemical Vapor Deposition，CVD）法而於通常的條件下形成。磊晶層較佳為將厚度設為0.1 μm～10 μm的範圍內，更佳為設為0.2 μm～5 μm的範圍內。
於第一步驟中，對矽晶圓10的表面10A照射包含SiHx （x為選自1～3的整數中的一個以上）的離子12A與C2 Hy （y為選自2～5的整數中的一個以上）的離子12B的簇離子12的束。本說明書中的「簇離子」是藉由如下方式而獲得：利用電子碰撞法使電子與氣體狀分子相撞而使氣體狀分子的鍵結解離，藉此製成各種原子數的原子集合體，並產生碎片（fragment）而使該原子集合體離子化，並且進行經離子化的各種原子數的原子集合體的質量分離，抽出特定質量數的經離子化的原子集合體。即，本說明書中的「簇離子」是對多個原子集合成塊而成的簇賦予正電荷或負電荷並加以離子化而成，可明確區分為碳離子等單原子離子、或一氧化碳離子等單分子離子。簇離子的構成原子數通常為5個～100個左右。作為使用此種原理的簇離子注入裝置，例如可使用日新離子機器股份有限公司製造的克拉麗絲（CLARIS）（註冊商標）。
當對矽晶圓10照射包含SiHx 離子12A與C2 Hy 離子12B的簇離子12的束時，因其照射能量而矽晶圓10的表層部的矽瞬間成為1350℃～1400℃左右的高溫狀態並熔解。其後，矽被急速冷卻，源自簇離子12的碳、氫及矽固溶於矽晶圓的表層部。即，所謂本說明書中的「改質層」，是指作為照射的簇離子的構成元素的碳、氫及矽中的至少一個固溶於矽晶圓表層部的結晶的晶格間位置或置換位置而成的層。其中，源自注入至矽晶圓的表層部中的SiHx 離子的Si難以與構成矽晶圓的Si區分。因此，於本說明書中，「改質層」被特定為如下區域：於矽晶圓的深度方向上的碳及氫的SIMS濃度分佈中檢測到任意元素的濃度均高於背景的區域。於簇離子的注入後且磊晶層形成前的階段中，大致距矽晶圓的表面500 nm以下的表層部成為改質層。於磊晶層形成後的階段中，由於碳自矽晶圓的表面擴散至內部，因此距矽晶圓的表面（磊晶層的與矽晶圓的界面）2 μm～4 μm左右的表層部成為改質層。
詳細情況是於實施例中基於實驗結果來進行說明，但於本實施形態中，重要的是使用包含SiHx 離子12A與C2 Hy 離子12B的簇離子12。x為選自1～3的整數中的一個以上，即，SiHx 離子12A包含SiH離子、SiH2 離子及SiH3 離子中的一種以上。y為選自2～5的整數中的一個以上，即，C2 Hy 離子12B包含C2 H2 離子、C2 H3 離子、C2 H4 離子及C2 H5 離子中的一種以上。藉此，於其後獲得的磊晶矽晶圓100中，可確保吸除能力並且於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散。因此，可抑制於矽磊晶層16的元件形成區域形成碳起因的點缺陷。
雖並不限定本發明，但本發明人們如以下般考慮可獲得此種效果的機制。由於矽原子的質量數大於碳原子，因此藉由照射SiHx 離子，於矽晶圓的表層部導入大的損傷（注入缺陷），認為其有助於高吸除能力。即，因SiHx 離子的注入而於改質層14形成相對較大的注入缺陷。而且，推測源自C2 Hy 離子的所注入的碳於該注入缺陷處集合，進而，藉由於此處捕獲氫而形成能夠發揮高吸除能力的缺陷（EOR缺陷）的區域。
成為簇離子的原料的氣體狀分子若可同時生成所述SiHx （x為選自1～3的整數中的一個以上）的離子與C2 Hy （y為選自2～5的整數中的一個以上）的離子，則並無特別限定，例如可列舉：二乙基矽烷（SiC4 H12 ）、丁基矽烷（SiC4 H12 ）、甲基丙基矽烷（SiC4 H12 ）、戊基矽烷（SiC5 H14 ）、甲基丁基矽烷（SiC5 H14 ）、乙基丙基矽烷（SiC5 H14 ）等。其中，可自該些原料氣體分別生成各種尺寸的簇離子。例如，如圖2及表1所示，自二乙基矽烷（SiC4 H12 ）於質量數26～質量數31的範圍內生成C2 H2 離子、C2 H3 離子、C2 H4 離子及C2 H5 離子作為C2 Hy 離子，並生成SiH離子、SiH2 離子及SiH3 離子作為SiHx 離子。因此，作為本實施形態中所使用的原料氣體，最佳為所述二乙基矽烷。藉由抽出其中所期望的質量數範圍的簇離子（碎片），可生成所期望的離子種的簇離子束。例如，若抽出質量數29～質量數31的碎片，則可生成包含SiH3 離子、SiH2 離子及SiH離子作為SiHx 離子且包含C2 H5 離子作為C2 Hy 離子的簇離子束。
簇離子的總劑量可作為裝置設定值而藉由控制離子照射時間來調整。於本實施形態中，總劑量較佳為設定為SiHx 離子的劑量及C2 Hy 離子的劑量滿足以下的範圍。
重要的是SiHx 離子的劑量設為1.5×1014 ions/cm2 以上。原因在於：於該劑量未滿1.5×1014 ions/cm2 的情況下，無法充分獲得由SiHx 離子的注入所得的本發明的效果。另外，就更充分地獲得本發明的效果的觀點而言，該劑量較佳為設為3.0×1014 ions/cm2 以上。另一方面，於該劑量過多的情況下，由離子注入所致的對於矽晶圓的損傷變得過多，於磊晶層形成後，於該磊晶層中產生缺陷，因此該劑量較佳為設為1.0×1015 ions/cm2 以下。
C2 Hy 離子的劑量較佳為設為1.0×1014 ions/cm2 以下。藉此，可減少注入碳量，於磊晶成長中及元件形成製程中可抑制碳向磊晶層擴散。就該觀點而言，該劑量更佳為設為5.0×1013 ions/cm2 以下。另一方面，就確保充分的吸除能力的觀點而言，該劑量較佳為設為1.0×1013 ions/cm2 以上。
再者，總劑量可作為裝置設定值來把握。然而，C2 Hy 離子的劑量及SiHx 離子的劑量無法個別地把握，因此設為以如下所述的方式求出者。即，針對照射簇離子後的矽晶圓，藉由SIMS測定來測定自矽晶圓的表面起深度方向上的碳濃度分佈，根據該碳濃度分佈來求出對於改質層的注入碳量。C2 Hy 離子的碳數為2，因此可將所述求出的注入碳量除以2所得的值視為「C2 Hy 離子的劑量」。另外，「SiHx 離子的劑量」可藉由自總劑量減去以如上所述的方式求出的C2 Hy 離子的劑量來求出。再者，C2 Hy 離子的劑量與SiHx 離子的劑量於總劑量中所佔的比率可於離子注入裝置中根據篩選離子的質量分離裝置的分解能、注入的離子的質量數設定值、原料氣體的導入量、離子化時照射的電子的能量等條件來控制，只要不變更該些條件，則可生成相同比率的簇離子（參照圖4的比較例2及發明例1～發明例3、發明例5）。
簇離子的加速電壓與離子種一併對改質層中的構成元素的深度方向上的濃度分佈的峰值位置造成影響。於本實施形態中，可將簇離子的加速電壓設為超過0 keV/ion且未滿200 keV/ion，較佳為設為100 keV/ion以下，進而佳為設為80 keV/ion以下。再者，關於加速電壓的調整，通常使用（1）靜電加速、（2）高頻加速此兩種方法。作為前者的方法，有等間隔地排列多個電極，於該些電極間施加相等的電壓，在軸向上製作等加速電場的方法。作為後者的方法，有一面使離子以直線狀行進一面使用高頻進行加速的線性直線加速器（linac）法。
簇離子的束電流值並無特別限定，例如可自50 μA～5000 μA的範圍內適宜決定。簇離子的束電流值例如可藉由變更離子源中的原料氣體的分解條件來調整。
[第二步驟] 矽磊晶層16可藉由通常的條件來形成。例如將氫作為載氣，將二氯矽烷、三氯矽烷等源氣體導入至腔室內，成長溫度亦視所使用的源氣體而不同，但可於大致1000℃～1200℃的範圍的溫度下藉由CVD法而於矽晶圓10的改質層14上進行磊晶成長。矽磊晶層16較佳為將厚度設為1 μm～15 μm的範圍內。原因在於：於厚度未滿1 μm的情況下，有因摻雜劑自矽晶圓10向外擴散而會使矽磊晶層16的電阻率變化的可能性，另外，於超過15 μm的情況下，有對CIS的分光感度特性產生影響之虞。其中，於本實施形態中，較佳為將矽磊晶層16的厚度設為4 μm以下。於該情況下，可有利地發揮本發明的效果。
藉由以上所說明的本實施形態的製造方法，可製造確保吸除能力並且於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散的磊晶矽晶圓。
再者，亦可於第一步驟之後、第二步驟之前，對矽晶圓10進行用以恢復結晶性的恢復熱處理。關於該情況下的恢復熱處理，例如只要於氮氣或氬氣等環境下、於900℃以上且1100℃以下的溫度下，將矽晶圓10保持10分鐘以上且60分鐘以下的期間即可。另外，亦可使用快速熱退火（Rapid Thermal Annealing，RTA）或快速熱氧化（Rapid Thermal Oxidation，RTO）等的與磊晶裝置不同的另外的急速升降溫熱處理裝置等來進行恢復熱處理。
（磊晶矽晶圓） 參照圖1，本發明的一實施形態的磊晶矽晶圓100可藉由所述製造方法而獲得，且包括：矽晶圓10；改質層14，形成於該矽晶圓10的表層部，固溶有碳及氫中的至少一者；以及矽磊晶層16，形成於該改質層14上。
[SIMS分佈] 重要的是磊晶矽晶圓100的矽磊晶層16及改質層14中所分佈的碳的量為2.0×1014 atoms/cm2 以下。藉此，可減少注入碳量，於磊晶成長中及元件形成製程中可抑制碳向磊晶層擴散。就該觀點而言，該碳量更佳為設為1.0×1014 atoms/cm2 以下。另一方面，就確保充分的吸除能力的觀點而言，該碳量較佳為設為2.0×1013 atoms/cm2 以上。再者，於本發明中，該「碳量」可藉由如下方式來求出：針對磊晶矽晶圓，藉由SIMS測定而自矽磊晶層的表面朝向深度方向測定碳濃度分佈（圖5），將該分佈的自磊晶層表面至改質層的終端（於矽晶圓中為碳濃度分佈變得平坦的位置）為止的碳濃度高於背景的範圍積分。
於本實施形態中，例如如圖5所示的發明例6般，於矽磊晶層及改質層的深度方向上的SIMS的碳濃度分佈中，具有遍及矽磊晶層及改質層而存在的平緩的第一峰值及自該第一峰值突出而存在於改質層的與磊晶層的界面附近的位置的陡峭的第二峰值。於本實施形態中，儘管注入碳量少，但包含具有此種陡峭的第二峰值的碳濃度分佈。藉此，可發揮充分的吸除能力。碳濃度分佈中的陡峭的第二峰值的峰值濃度較佳為2.0×1017 atoms/cm3 以上，更佳為3.0×1017 atoms/cm3 以上，較佳為1.0×1018 atoms/cm3 以下。
於本實施形態中，例如如圖6所示的發明例6般，於改質層的深度方向上的SIMS的氫濃度分佈中，於改質層（與磊晶層的界面附近的位置）存在峰值濃度為1.0×1016 atoms/cm3 以上的峰值。如上所述，殘留於改質層中的氫因於磊晶層上形成半導體元件的元件形成製程時的熱處理而擴散至磊晶層，可期待使磊晶層內的缺陷鈍化。於本實施形態中，氫的峰值濃度大致成為1.0×1017 atoms/cm3 以下。
[剖面TEM圖像] 於磊晶矽晶圓100中，於改質層的基於剖面TEM圖像的缺陷評價中，觀察到以最大寬度為50 nm～250 nm的EOR缺陷為5.0×107 個/cm2 以上的密度存在的缺陷區域。推測其為因SiHx 離子的注入所引起的缺陷。即，藉由具有該特徵，儘管注入碳量少，但可發揮充分的吸除能力。再者，於本發明中，「射程末端（End of Range，EOR）缺陷」為藉由離子注入的元素而自晶格擠出的原子（於本說明中，矽晶圓中的矽原子）藉由熱處理而於較注入射程（基於SIMS的碳濃度分佈的峰值位置）深的位置凝聚，藉此所形成的設為{111}方向的積層缺陷、位錯環、{311}缺陷等形態的缺陷的總稱。所謂EOR缺陷的「最大寬度」，如圖8所示，是指TEM圖像中的各EOR缺陷的最大寬度。再者，於碳劑量多的情況下，因注入碳所引起的黑點狀缺陷形成於較注入射程淺的位置，結果於本發明中，由於注入的碳量少，因此於剖面TEM圖像中未視認到因注入碳所引起的黑點狀缺陷。另外，於本實施形態中，EOR缺陷的密度大致成為1.0×1015 個/cm2 以下。再者，於本說明書中，所謂「剖面TEM圖像」，是指將磊晶矽晶圓100在厚度方向上劈開，使用TEM來觀察改質層的劈開剖面所得的圖像。另外，於本發明中，「EOR缺陷密度」是以如下所述的方式來求出。根據圖7的發明例6的TEM圖像而明確：於本發明中，EOR缺陷基本上密集產生於相同深度位置（具體而言，較藉由SIMS測定而檢測出的碳濃度峰值位置稍深的位置）。因此，以包含產生EOR缺陷的區域的方式自SIMS測定時所觀察的碳濃度峰值的深度位置周邊切出TEM評價用樣品，對該評價樣品進行TEM觀察。然後，如圖7所示，以包含EOR缺陷的方式，將密度算出區域（即，缺陷區域）設定為縱（深度）300 nm，於該區域內計數所觀察到的最大寬度50 nm～250 nm的缺陷數，將該缺陷數除以該區域的面積，藉此設為EOR缺陷密度（個/cm2 ）。再者，於圖7的例子中，密度算出區域設為縱300 nm×橫3 μm的區域，但橫的長度並無特別限定。
（半導體元件的製造方法） 本發明的一實施形態的半導體元件的製造方法包括所述磊晶矽晶圓100的製造方法的各步驟以及於矽磊晶層16上形成半導體元件的步驟。另外，本發明的另一實施形態的半導體元件的製造方法包括於所述磊晶矽晶圓100的矽磊晶層16上形成半導體元件的步驟。根據該些製造方法，可確保吸除能力並且抑制於磊晶層的元件形成區域形成碳起因的點缺陷。
形成於矽磊晶層16上的半導體元件並無特別限定，例如可列舉：MOSFET、DRAM、功率電晶體及背面照射型固體攝像元件等。 [實施例]
[矽晶圓的準備] 準備由CZ單晶矽錠獲得的n型矽晶圓（直徑：300 mm、厚度：775 μm、摻雜劑種類：磷、電阻率：10 Ω·cm）。
[簇離子照射] 如表2所示，進行簇離子照射條件不同的十個實驗（發明例1～發明例6及比較例1～比較例4）。
（發明例1～發明例6及比較例1、比較例2） 於發明例1～發明例6及比較例1、比較例2中，使用二乙基矽烷（SiC4 H12 ）作為原料氣體。將二乙基矽烷的質譜示於圖2中。另外，將與圖2所示的質譜中的質量數26～質量數31對應的離子種示於表1中。質量數31的峰值與SiH3 離子對應。質量數30的低峰值與SiH2 離子對應。質量數29的峰值與SiH離子及C2 H5 離子對應。質量數28、質量數27及質量數26的峰值分別與C2 H4 離子、C2 H3 離子及C2 H2 離子對應。於本實施例中，使用簇離子產生裝置（日新離子機器公司製造、克拉麗絲（CLARIS）（註冊商標）），抽出與圖2所示的質譜對應的各種離子種中質量數29～質量數31的範圍的離子種而獲得簇離子束，對矽晶圓的表面以加速電壓80 keV/ion照射該簇離子束。該簇離子束中，作為SiHx 離子，主要包含SiH3 離子，進而包含微量的SiH2 離子及SiH離子，進而，作為C2 Hy 離子，包含C2 H5 離子。於所述簇離子產生裝置中，可設定全部離子種的總劑量，因此於發明例1～發明例6及比較例1、比較例2中，將表2所示的總劑量設為裝置設定值。
[表1]
質量數 SiHx C2 Hy
31 SiH3 -
30 SiH2 -
29 SiH C2 H5
28 - C2 H4
27 - C2 H3
26 - C2 H2
於發明例1～發明例6及比較例1、比較例2中，如以下般求出C2 H5 離子的劑量及SiHx 離子的劑量。首先，針對簇離子照射後（磊晶成長前）的矽晶圓，藉由SIMS測定來測定自矽晶圓的表面起深度方向上的碳及氫的濃度分佈。作為代表而將發明例6的濃度分佈示於圖3中。於圖3中，氫濃度分佈於距矽晶圓的表面約150 nm的範圍內高於背景，碳濃度分佈於距矽晶圓的表面約300 nm的範圍內高於背景。因此，於發明例6中，將矽晶圓的表層部約300 nm特定為改質層。藉由對該碳濃度分佈的橫軸30 nm至300 nm為止進行積分來求出對於改質層的注入碳量。於發明例1～發明例5及比較例1、比較例2中，亦同樣地求出注入碳量。將結果示於表2中。
C2 Hy 離子的碳數為2，因此將所述求出的注入碳量除以2所得的值作為「C2 Hy 離子的劑量」並示於表2中。另外，自總劑量減去C2 Hy 離子的劑量而求出的「SiHx 離子的劑量」亦示於表2中。此處，將根據發明例1～發明例6及比較例1、比較例2而求出的總劑量與注入碳量的關係示於圖4中。如圖4所示，可知：於比較例1及發明例6中，注入碳量為總劑量的10%，於比較例2及發明例1～發明例3、發明例5中，注入碳量為總劑量的7%，於發明例4中，注入碳量為總劑量的4%。
（比較例3、比較例4） 於比較例3、比較例4中，使用環己烷作為原料氣體來生成並抽出C3 H5 簇離子，對矽晶圓的表面以加速電壓80 keV/ion進行照射。C3 H5 簇離子的劑量示於表2的「總劑量」一欄中。於比較例3中，以注入碳量成為與發明例6的注入碳量相同的方式設定劑量，於比較例4中，以注入碳量成為發明例6的注入碳量的10倍的方式設定劑量。於比較例3、比較例4中，亦與發明例1～發明例6及比較例1、比較例2同樣地根據簇離子照射後的碳濃度分佈來求出碳注入量並示於表2中。
[磊晶成長] 繼而，將簇離子照射後的矽晶圓搬送至單片式磊晶成長裝置（應用材料（Applied Materials）公司製造）內，於裝置內且於1120℃的溫度下實施30秒的氫烘烤處理後，將氫作為載氣，將三氯矽烷作為源氣體，於1120℃下藉由CVD法使矽磊晶層（厚度：5 μm、摻雜劑種類：磷、電阻率：10 Ω·cm）於矽晶圓的形成有改質層一側的表面上磊晶成長，獲得磊晶矽晶圓。
[SIMS分析] 針對發明例1～發明例6及比較例1～比較例4的磊晶矽晶圓，藉由SIMS測定來測定自矽磊晶層的表面起深度方向上的碳及氫的濃度分佈。其中，將發明例6及比較例1、比較例2、比較例4的碳濃度分佈示於圖5中，將發明例4及比較例1、比較例2的氫濃度分佈示於圖6中。
參照圖5，於發明例6中，於矽晶圓的表層部的約2.5 μm（即，距矽磊晶層/矽晶圓的界面約2.5 μm）的範圍內，碳濃度高於背景。參照圖6，於發明例6中，於矽晶圓的表層部的約0.3 μm左右的極細範圍中，氫濃度高於背景。因此，於發明例6中，矽晶圓的表層部約2.5 μm被特定為改質層。再者，認為碳濃度高於背景的範圍大於磊晶成長前的原因在於：伴隨磊晶成長，注入的碳自矽晶圓的表面起在深度方向上擴散。另外，自圖5中讀取出伴隨磊晶成長，碳亦擴散至磊晶層中。再者，分佈於矽磊晶層及改質層中的碳量作為於各條件下將碳濃度高於背景的範圍（於發明例6的情況下為圖5的橫軸3.0 μm至7.5 μm為止）積分所得的碳量而算出，並示於表2的「磊晶後碳量」一欄中。
根據圖5而明確：於發明例6及比較例1、比較例2、比較例4中的任一者中，於碳濃度分佈中，均遍及矽磊晶層及改質層而存在平緩的第一峰值。進而，於發明例6及比較例4中，自該平緩的第一峰值突出而於改質層的與磊晶層的界面附近的位置出現陡峭的第二峰值。於表2中示出碳的第二峰值的有無與峰值濃度。於比較例4中，由於注入碳量多，因此認為出現了此種陡峭的峰值。其中，於發明例6中，儘管注入碳量少，但出現了此種陡峭的峰值。認為於發明例6中出現了此種陡峭的峰值是由注入SiHx 離子所帶來的影響。
根據圖6而明確：於發明例6中，於氫濃度分佈中，於改質層的與磊晶層的界面附近的位置出現了峰值濃度為1.0×1016 atoms/cm3 以上的峰值。雖於圖6中未示出，但比較例4亦相同。另一方面，於比較例1、比較例2中，未出現此種峰值。於比較例4中，由於注入碳量多，因此認為碳局部存在於所述位置，於此處亦捕獲有氫。其中，於發明例6中，儘管注入碳量少，但出現了此種峰值。認為於發明例中出現了此種峰值是由注入SiHx 離子所帶來的影響。
再者，關於發明例1～發明例5，亦具有與發明例6相同的碳濃度分佈及氫濃度分佈，將第二峰值的峰值濃度、磊晶後碳量及氫峰值有無示於表2中。關於比較例3，亦將第二峰值的峰值濃度、磊晶後碳量及氫峰值有無示於表2中。
[剖面TEM觀察] 對發明例1～發明例6及比較例1～比較例4的磊晶晶圓的改質層（與磊晶層的界面附近）的剖面進行TEM觀察，作為代表而將於發明例6及比較例1、比較例2中所獲得的TEM圖像示於圖7中，將發明例6的與圖7不同視野的TEM圖像示於圖8中。於發明例6中，觀察到最大寬度為50 nm～250 nm的EOR缺陷。發明例1～發明例5亦相同。推測其為因SiHx 離子的注入所引起的缺陷。再者，於比較例4的TEM圖像（未圖示）中，於較注入射程淺的位置觀察到直徑為5 nm左右的黑點狀缺陷。於比較例4中，由於注入碳量多，因此認為其是因注入碳所引起的缺陷。於表2中，關於發明例1～發明例6及比較例1～比較例4，示出黑點狀缺陷的有無與EOR缺陷的密度。
[根據SIMS分佈與剖面TEM觀察的考察] 當根據SIMS分佈與剖面TEM觀察來考慮時，推測於發明例1～發明例6中產生以下的現象。因SiHx 離子的注入而於改質層的與磊晶層的界面附近形成相對較大的注入缺陷。推測源自C2 H5 離子的所注入的碳於該注入缺陷處集合，進而於此處捕獲氫，藉此形成能夠發揮高吸除能力的EOR缺陷區域。
[磊晶成長後的碳擴散量的評價] 於發明例1～發明例6及比較例1～比較例4中，將圖5所示的碳濃度分佈的4.0 μm至4.9 μm為止積分，藉此求出伴隨磊晶成長的碳自改質層向磊晶層的擴散量。將結果示於表2中。根據表2而明確：於發明例1～發明例6中，與比較例4相比，減少了碳注入量，結果與比較例4相比，碳擴散量亦減少。
[元件模擬熱處理後的碳擴散量的評價] 於發明例1～發明例6及比較例1～比較例4中，於元件模擬熱處理條件（1050℃、2.5小時、氮氣環境）下進行熱處理，然後將碳濃度分佈的0.2 μm至4.9 μm為止積分，藉此求出伴隨元件模擬熱處理的自改質層向磊晶層的碳擴散量。將結果示於表2中。根據表2而明確：於發明例1～發明例6中，與比較例4相比，減少了碳注入量，結果與比較例4相比，碳擴散量亦減少。
[吸除能力的評價] 於發明例1～發明例6及比較例1～比較例4中，使用Ni污染液並利用旋轉塗佈污染法來對磊晶矽晶圓的磊晶層的表面進行強制污染，繼而，於氮氣環境中且於900℃下實施60分鐘的熱處理。其後，對各磊晶晶圓進行SIMS測定，並測定晶圓的深度方向上的Ni濃度分佈，求出峰值面積。峰值面積越大，可捕獲越多的Ni，因此可評價為吸除能力高。因此，將峰值面積作為Ni捕獲量而示於表2中。另外，使用Cu污染液而進行相同的試驗，同樣地求出Cu捕獲量，並示於表2中。
根據表2而明確：於發明例6中，發揮出與碳注入量為發明例的10倍的比較例4同等的高吸除能力。於發明例1～發明例5中，亦發揮出高吸除能力。
[表2]
區分 簇離子照射條件 TEM觀察 SIMS分析 評價
原料氣體 離子種 總劑量 （ions/cm2 ） 注入碳量 （atoms/cm2 ） C2 H5 劑量 （ions/cm2 ） SiHx 劑量 （ions/cm2 ） 黑點狀缺陷有無 EOR缺陷密度 （cm-2 ） 碳第二峰值有無與峰值濃度 （atoms/cm3 ） 磊晶後碳量 （atoms/cm2 ） 氫峰值有無 磊晶後的碳擴散量 （atoms/cm2 ） 元件模擬熱處理後的碳擴散量 （atoms/cm2 ） 吸除能力
Ni捕獲量 （atoms/cm2 ） Cu捕獲量 （atoms/cm2 ）
比較例1 SiC4 H12 SiH3 SiH2 SiH C2 H5 5.00E+13 5.00E+12 2.50E+12 4.75E+13 無 0 無 2.00E+12 無 4.00E+11 5.00E+11 0 0
比較例2 1.00E+14 7.00E+12 3.50E+12 9.65E+13 無 0 無 3.00E+12 無 7.00E+11 1.00E+12 0 0
發明例1 2.00E+14 1.40E+13 7.00E+12 1.93E+14 無 7.00E+07 4.00E+16 4.00E+12 有 1.00E+12 2.00E+12 6.50E+12 8.00E+10
發明例2 3.00E+14 2.10E+13 1.05E+13 2.90E+14 無 1.10E+08 6.00E+16 6.00E+12 有 2.00E+12 3.00E+12 1.10E+13 9.00E+10
發明例3 4.00E+14 2.80E+13 1.40E+13 3.86E+14 無 5.00E+08 1.00E+17 7.00E+12 有 3.00E+12 4.00E+12 1.20E+13 4.30E+11
發明例4 5.00E+14 2.00E+13 1.00E+13 4.90E+14 無 1.00E+09 4.00E+16 6.50E+12 有 2.50E+12 3.50E+12 1.50E+13 1.00E+13
發明例5 5.00E+14 3.50E+13 1.75E+13 4.83E+14 無 1.10E+09 1.40E+17 1.00E+13 有 4.00E+12 5.00E+12 1.70E+13 9.90E+12
發明例6 5.00E+14 5.00E+13 2.50E+13 4.75E+14 無 1.20E+09 5.00E+17 1.50E+13 有 6.00E+12 7.00E+12 1.60E+13 9.70E+12
比較例3 C6 H12 C3 H5 1.70E+13 5.00E+13 - - 無 0 無 3.00E+13 無 6.00E+12 8.00E+12 0 0
比較例4 1.70E+14 5.00E+14 - - 有 0 3.50E+19 3.40E+14 有 8.00E+12 1.70E+13 1.50E+13 9.80E+12
[產業上的可利用性]
根據本發明的磊晶矽晶圓的製造方法，可製造確保吸除能力並且於磊晶成長中及元件形成製程中抑制碳向磊晶層擴散的磊晶矽晶圓。
100:磊晶矽晶圓 10:矽晶圓 10A:矽晶圓的表面 12:簇離子 12A:SiHx 離子 12B:C2 Hy 離子 14:改質層 16:矽磊晶層
圖1是對本發明的一實施形態的磊晶矽晶圓100的製造方法進行說明的示意剖面圖。 圖2是表示自作為原料氣體的二乙基矽烷（SiC4 H12 ）獲得的各種簇離子的質量碎片的圖表（質譜）。 圖3是表示發明例6中的離子注入後且磊晶層形成前的基於SIMS的碳及氫的濃度分佈的圖表。 圖4是表示根據發明例1～發明例6及比較例1、比較例2而求出的總劑量與注入碳量的關係的圖表。 圖5是表示發明例6及比較例1、比較例2、比較例4中的磊晶層形成後的基於SIMS的碳濃度分佈的圖表。 圖6是表示發明例6及比較例1、比較例2中的磊晶層形成後的基於SIMS的氫濃度分佈的圖表。 圖7是發明例6及比較例1、比較例2中的改質層的剖面TEM圖像（倍率：20萬倍）。 圖8是發明例6中的改質層的剖面TEM圖像（倍率：100萬倍）。
10:矽晶圓
10A:矽晶圓的表面
12:簇離子
12A:SiHx離子
12B:C2Hy離子
14:改質層
16:矽磊晶層
100:磊晶矽晶圓

Claims (8)

  1. 一種磊晶矽晶圓的製造方法，其特徵在於包括： 對矽晶圓的表面照射包含SiHx （x為選自1～3的整數中的一個以上）的離子與C2 Hy （y為選自2～5的整數中的一個以上）的離子的簇離子束，而於所述矽晶圓的表層部形成固溶有所述簇離子束的構成元素的改質層的步驟；以及 於所述矽晶圓的改質層上形成矽磊晶層的步驟； 將所述SiHx 離子的劑量設為1.5×1014 ions/cm2 以上。
  2. 如請求項1所述的磊晶矽晶圓的製造方法，其中，將所述C2 Hy 離子的劑量設為1.0×1014 ions/cm2 以下。
  3. 如請求項1或請求項2所述的磊晶矽晶圓的製造方法，其中，所述簇離子束的原料氣體為二乙基矽烷。
  4. 如請求項1至請求項3中任一項所述的磊晶矽晶圓的製造方法，其中，於所述簇離子束中，x為1、2及3，y為5。
  5. 如請求項1至請求項4中任一項所述的磊晶矽晶圓的製造方法，其中，所述矽磊晶層的厚度為4 μm以下。
  6. 一種磊晶矽晶圓，其特徵在於包括： 矽晶圓； 改質層，形成於所述矽晶圓的表層部且固溶有碳及氫中的至少一者；以及 矽磊晶層，形成於所述改質層上； 於所述改質層的基於剖面穿透式電子顯微鏡圖像的缺陷評價中，於所述改質層中觀察到最大寬度為50 nm～250 nm的射程末端缺陷以5.0×107 個/cm2 以上的密度存在的缺陷區域， 分佈於所述矽磊晶層及所述改質層中的碳的量為2.0×1014 atoms/cm2 以下， 於所述改質層的深度方向上的二次離子質譜法的氫濃度分佈中，峰值濃度為1.0×1016 atoms/cm3 以上。
  7. 一種半導體元件的製造方法，包括： 如請求項1至請求項5中任一項所述的磊晶矽晶圓的製造方法；以及 於所述磊晶矽晶圓的所述矽磊晶層上形成半導體元件的步驟。
  8. 一種半導體元件的製造方法，包括於如請求項6所述的磊晶矽晶圓的所述矽磊晶層上形成半導體元件的步驟。
TW110130394A 2020-08-26 2021-08-18 磊晶矽晶圓及其製造方法、以及半導體元件的製造方法 TWI784671B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020142329 2020-08-26
JP2020-142329 2020-08-26
PCT/JP2021/025864 WO2022044562A1 (ja) 2020-08-26 2021-07-08 エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
WOPCT/JP2021/025864 2021-07-08

Publications (2)

Publication Number Publication Date
TW202209436A true TW202209436A (zh) 2022-03-01
TWI784671B TWI784671B (zh) 2022-11-21

Family

ID=80353225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130394A TWI784671B (zh) 2020-08-26 2021-08-18 磊晶矽晶圓及其製造方法、以及半導體元件的製造方法

Country Status (7)

Country Link
US (1) US20230317761A1 (zh)
JP (1) JP7416270B2 (zh)
KR (1) KR20230044229A (zh)
CN (1) CN115989562A (zh)
DE (1) DE112021004491T5 (zh)
TW (1) TWI784671B (zh)
WO (1) WO2022044562A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007146888A2 (en) 2006-06-12 2007-12-21 Semequip, Inc. Vapor delivery to devices under vacuum
JP2010283022A (ja) 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2012157162A (ja) 2011-01-26 2012-08-16 Sumitomo Electric Ind Ltd 電力伝達用絶縁回路および電力変換装置
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
JP2016534560A (ja) 2013-08-16 2016-11-04 インテグリス・インコーポレーテッド 基板へのシリコン注入およびそのためのシリコン前駆体組成物の提供
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6686419B2 (ja) 2015-12-18 2020-04-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ

Also Published As

Publication number Publication date
CN115989562A (zh) 2023-04-18
US20230317761A1 (en) 2023-10-05
JP7416270B2 (ja) 2024-01-17
JPWO2022044562A1 (zh) 2022-03-03
WO2022044562A1 (ja) 2022-03-03
KR20230044229A (ko) 2023-04-03
TWI784671B (zh) 2022-11-21
DE112021004491T5 (de) 2023-07-06

Similar Documents

Publication Publication Date Title
US11211423B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
TW201729255A (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
TWI683350B (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
TWI784671B (zh) 磊晶矽晶圓及其製造方法、以及半導體元件的製造方法
TWI708279B (zh) 半導體磊晶晶圓的製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP7264012B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP7059871B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP4045642B2 (ja) 半導体デバイスの製造方法
JP2020136566A (ja) エピタキシャルシリコンウェーハの製造方法