JP2003101009A - 半導体結晶の製造方法 - Google Patents
半導体結晶の製造方法Info
- Publication number
- JP2003101009A JP2003101009A JP2001293794A JP2001293794A JP2003101009A JP 2003101009 A JP2003101009 A JP 2003101009A JP 2001293794 A JP2001293794 A JP 2001293794A JP 2001293794 A JP2001293794 A JP 2001293794A JP 2003101009 A JP2003101009 A JP 2003101009A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- layer
- sigec
- concentration
- interstitial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【課題】Ｃ原子は、結晶の格子位置のみならず、格子間
にも入り込みやすい性質を持っているので、格子間Ｃ濃
度が低い良質なＳｉｌ−ｘ−ｙＧｅｘＣｙ結晶をつくる
ための製造方法を提供する。 【解決手段】 Ｃを含有するＩＶ族半導体混晶を堆積
し、その上にＳｉを堆積し、そのＳｉを酸化、除去する
事で、前記Ｃを含有するＩＶ族元素からなる混晶半導体
中のＣ濃度が、１×１０１７／ｃｍ３を超えている良質
のＣを含有するＩＶ族半導体混晶を製造する。
にも入り込みやすい性質を持っているので、格子間Ｃ濃
度が低い良質なＳｉｌ−ｘ−ｙＧｅｘＣｙ結晶をつくる
ための製造方法を提供する。 【解決手段】 Ｃを含有するＩＶ族半導体混晶を堆積
し、その上にＳｉを堆積し、そのＳｉを酸化、除去する
事で、前記Ｃを含有するＩＶ族元素からなる混晶半導体
中のＣ濃度が、１×１０１７／ｃｍ３を超えている良質
のＣを含有するＩＶ族半導体混晶を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｃ原子を含有する
IV族混晶半導体の製造方法に関する。
IV族混晶半導体の製造方法に関する。
【０００２】
【従来の技術】Si結晶を使った半導体デバイスが多機能
性、高速性を実現してきたのは、素子の微細化によると
ころが大きい。今後もデバイスの性能向上のためには、
更なる微細化を進める必要がある。しかしながら、デバ
イスの微細化を今以上に進めるには、技術的に乗り越え
なければならない課題が多く存在する。さらに、いくら
微細化を行っても、デバイスの最高性能は、Siという材
料のもつ物理的特性（例えば、移動度）によって制約を
うける。つまり、Si結晶という材料を使う限り、今後、
飛躍的にデバイス性能を向上させるのは難しいと言え
る。
性、高速性を実現してきたのは、素子の微細化によると
ころが大きい。今後もデバイスの性能向上のためには、
更なる微細化を進める必要がある。しかしながら、デバ
イスの微細化を今以上に進めるには、技術的に乗り越え
なければならない課題が多く存在する。さらに、いくら
微細化を行っても、デバイスの最高性能は、Siという材
料のもつ物理的特性（例えば、移動度）によって制約を
うける。つまり、Si結晶という材料を使う限り、今後、
飛躍的にデバイス性能を向上させるのは難しいと言え
る。
【０００３】そこで、近年、高速動作半導体デバイスの
材料としてIV族元素混晶半導体のデバイスへの応用が注
目されている。中でも、Cを含有するIV族元素混晶に関
する研究が最近盛んに行われるようになってきた。その
理由は、Cを含有するSi1-yＣ y結晶や、Si1-x-yGexＣy結
晶とが、下記のような優れた特性を有しているからであ
る。
材料としてIV族元素混晶半導体のデバイスへの応用が注
目されている。中でも、Cを含有するIV族元素混晶に関
する研究が最近盛んに行われるようになってきた。その
理由は、Cを含有するSi1-yＣ y結晶や、Si1-x-yGexＣy結
晶とが、下記のような優れた特性を有しているからであ
る。
【０００４】まず、Si1-yＣy結晶の利点について説明す
る。Si1-yＣy結晶では、C原子がSiよりも小さいため、S
iよりも小さな格子定数を有する。それ故、Si上にエピ
タキシャルに成長した場合に、Si1-yＣy結晶は、基板面
内方向(結晶成長方向と垂直な方向)に圧縮歪を受ける。
歪んだ状態のSi1-yＣy結晶では、伝導電子の散乱機構の
一つであるintervalley scatteringと呼ばれる散乱が、
バルクSi結晶の場合よりも減少するといわれている。こ
の様な散乱の減少によって、バルクSiよりも大きな移動
度が、Si1-yＣy結晶とSiのヘテロ構造では得られると考
えられている。すなわち、Si1-yＣy結晶とSiのヘテロ構
造を応用すれば、バルクSiよりも高速で動作するデバイ
スが作製できるのである。
る。Si1-yＣy結晶では、C原子がSiよりも小さいため、S
iよりも小さな格子定数を有する。それ故、Si上にエピ
タキシャルに成長した場合に、Si1-yＣy結晶は、基板面
内方向(結晶成長方向と垂直な方向)に圧縮歪を受ける。
歪んだ状態のSi1-yＣy結晶では、伝導電子の散乱機構の
一つであるintervalley scatteringと呼ばれる散乱が、
バルクSi結晶の場合よりも減少するといわれている。こ
の様な散乱の減少によって、バルクSiよりも大きな移動
度が、Si1-yＣy結晶とSiのヘテロ構造では得られると考
えられている。すなわち、Si1-yＣy結晶とSiのヘテロ構
造を応用すれば、バルクSiよりも高速で動作するデバイ
スが作製できるのである。
【０００５】次に、Si1-x-yGexＣy結晶であるが、これ
は、最近実際にデバイスへ応用されているSi1-xGex結晶
を改良した材料として捕らえる事ができる。Si1-xGex結
晶はSiに比べ格子定数が大きい材料である。この場合、
Si1-xGexとSiのヘテロ構造を作ると、Si1-xGex結晶に非
常に大きな圧縮歪が発生する。この圧縮歪は、臨界膜厚
（転移を発生せずに堆積できる膜厚の上限値）と呼ばれ
る膜厚の制限を生み出す。さらに、熱処理を行った時、
転移を伴った緩和が起こりやすい性質の原因になってい
る。また、SiとSi1-xGex結晶のヘテロ構造のバンド構造
に着目すると、バンドオフセットは、Si1-xGex結晶の価
電子帯のみに発生する。これは、Si1-xGex結晶部分をチ
ャネルとした高速MOSトランジスタを形成する場合、pチ
ャネルのトランジスタしか作製できない事を示してい
る。
は、最近実際にデバイスへ応用されているSi1-xGex結晶
を改良した材料として捕らえる事ができる。Si1-xGex結
晶はSiに比べ格子定数が大きい材料である。この場合、
Si1-xGexとSiのヘテロ構造を作ると、Si1-xGex結晶に非
常に大きな圧縮歪が発生する。この圧縮歪は、臨界膜厚
（転移を発生せずに堆積できる膜厚の上限値）と呼ばれ
る膜厚の制限を生み出す。さらに、熱処理を行った時、
転移を伴った緩和が起こりやすい性質の原因になってい
る。また、SiとSi1-xGex結晶のヘテロ構造のバンド構造
に着目すると、バンドオフセットは、Si1-xGex結晶の価
電子帯のみに発生する。これは、Si1-xGex結晶部分をチ
ャネルとした高速MOSトランジスタを形成する場合、pチ
ャネルのトランジスタしか作製できない事を示してい
る。
【０００６】ところが、このSi1-xGex結晶にCを加える
と、ＣはＳｉやＧｅに比べて原子半径の小さな元素であ
るため、結晶の格子定数を小さくし、歪を低減させる事
ができる。そして、Ge濃度の1/8程度の量のCを添加する
事により、Ｓｉに格子整合させることも可能となる。ま
た、結晶中に蓄積されている歪量が小さくできるので、
熱的耐性も高くなる。さらに、Si1-x-yGexＣy結晶とＳ
ｉのヘテロ構造では、Ｇｅ及びＣ濃度を高くした時に
（Geが数十%、C数パーセント以上）、Si1-x-yGexＣy結
晶の価電子帯と伝導帯の両方にバンドオフセットが生じ
るという報告がある[K.Brunner,O.G.Schmidt, W.Winte
r, K.Eberl, M.Gluck and U.Konig, J.Vac.Sci.Techno
l. B16,1701 (1998).]。この場合は、キャリアの閉じこ
めは、伝導帯と価電子帯のいずれでもおこり、pチャネ
ルのみならずｎチャネルトランジスタの作製も可能とな
る。
と、ＣはＳｉやＧｅに比べて原子半径の小さな元素であ
るため、結晶の格子定数を小さくし、歪を低減させる事
ができる。そして、Ge濃度の1/8程度の量のCを添加する
事により、Ｓｉに格子整合させることも可能となる。ま
た、結晶中に蓄積されている歪量が小さくできるので、
熱的耐性も高くなる。さらに、Si1-x-yGexＣy結晶とＳ
ｉのヘテロ構造では、Ｇｅ及びＣ濃度を高くした時に
（Geが数十%、C数パーセント以上）、Si1-x-yGexＣy結
晶の価電子帯と伝導帯の両方にバンドオフセットが生じ
るという報告がある[K.Brunner,O.G.Schmidt, W.Winte
r, K.Eberl, M.Gluck and U.Konig, J.Vac.Sci.Techno
l. B16,1701 (1998).]。この場合は、キャリアの閉じこ
めは、伝導帯と価電子帯のいずれでもおこり、pチャネ
ルのみならずｎチャネルトランジスタの作製も可能とな
る。
【０００７】
【発明が解決しようとする課題】上述のように、Si1-y
Ｃy結晶やSi1-x-yGexＣy結晶は、Siよりも優れた性質を
有する材料であるが、高品質な結晶の作製は、以下のよ
うなCのもつ独特の性質により、容易でない。まず、Ｃ
原子はＳｉやＧｅへの固溶度は非常に低く（熱平衡状態
において、Ｓｉの融点付近の温度でも約1017/cm3 、Ｇ
ｅでは約108/cm3程度ある）、高濃度（％オーダー）の
Ｃを含有する結晶の作製は溶融法等の熱的平衡状態での
作製は不可能である。また、Ｃ原子は、結晶の格子位置
のみならず、格子間にも入り込みやすい性質を持ってい
る。この格子間に存在するC（格子間C）は、結晶中で正
や負に帯電したトラップを形成しやすい性質を持ってい
る。このようなトラップが存在するとデバイスを作製し
た場合に、キャリアの再結合が起こったり、キャリアが
散乱されたりして、デバイス特性の悪化につながる。し
たがって、格子間Cの濃度は出来るだけ小さくするのが
望ましい。
Ｃy結晶やSi1-x-yGexＣy結晶は、Siよりも優れた性質を
有する材料であるが、高品質な結晶の作製は、以下のよ
うなCのもつ独特の性質により、容易でない。まず、Ｃ
原子はＳｉやＧｅへの固溶度は非常に低く（熱平衡状態
において、Ｓｉの融点付近の温度でも約1017/cm3 、Ｇ
ｅでは約108/cm3程度ある）、高濃度（％オーダー）の
Ｃを含有する結晶の作製は溶融法等の熱的平衡状態での
作製は不可能である。また、Ｃ原子は、結晶の格子位置
のみならず、格子間にも入り込みやすい性質を持ってい
る。この格子間に存在するC（格子間C）は、結晶中で正
や負に帯電したトラップを形成しやすい性質を持ってい
る。このようなトラップが存在するとデバイスを作製し
た場合に、キャリアの再結合が起こったり、キャリアが
散乱されたりして、デバイス特性の悪化につながる。し
たがって、格子間Cの濃度は出来るだけ小さくするのが
望ましい。
【０００８】そこで、格子間C濃度が低い良質なSi1-x-y
GexＣy結晶をつくため、従来よりCVD（Chemical Vapor
Deposition）や、固体ソースMBE(Molecular Beam Epita
xy)法と呼ばれる方法によってSi1-yＣy結晶やSi1-x-yGe
xＣy結晶が作製されてきた。しかし、これらの手法を使
っても本来Cは、SiやGeの格子位置に入りにくい特性が
あるため、ある程度の割合で、必然的に格子間にCが入
り込んでしまう。なお、このような格子間Cは、通常良
く使われるSIMS等でも定量的に求めるのが困難な程度の
量である事が多い（1018cm-3もしくはそれ以下）。しか
しながら、微量の格子間Cでもデバイスの電気的な特性
に与える影響は大きく[H.J.Osten andP.Gaworzewski,
J.Appl.phys. 82, 4977 (1997).]、出来るだけ少なくす
る必要がある。
GexＣy結晶をつくため、従来よりCVD（Chemical Vapor
Deposition）や、固体ソースMBE(Molecular Beam Epita
xy)法と呼ばれる方法によってSi1-yＣy結晶やSi1-x-yGe
xＣy結晶が作製されてきた。しかし、これらの手法を使
っても本来Cは、SiやGeの格子位置に入りにくい特性が
あるため、ある程度の割合で、必然的に格子間にCが入
り込んでしまう。なお、このような格子間Cは、通常良
く使われるSIMS等でも定量的に求めるのが困難な程度の
量である事が多い（1018cm-3もしくはそれ以下）。しか
しながら、微量の格子間Cでもデバイスの電気的な特性
に与える影響は大きく[H.J.Osten andP.Gaworzewski,
J.Appl.phys. 82, 4977 (1997).]、出来るだけ少なくす
る必要がある。
【０００９】
【課題を解決するための手段】そこで、本発明では、格
子間C濃度を低くした良質のCを含有するIV族結晶を製造
する方法を提案する。具体的には、格子間Cを熱拡散に
よってCを含有するIV族結晶中から拡散させた後に、酸
化及びエッチングという手法を使って除去するというも
のである。
子間C濃度を低くした良質のCを含有するIV族結晶を製造
する方法を提案する。具体的には、格子間Cを熱拡散に
よってCを含有するIV族結晶中から拡散させた後に、酸
化及びエッチングという手法を使って除去するというも
のである。
【００１０】
【発明の実施の形態】ここでは、格子位置C濃度を低く
抑えたSi1-x-yGexＣy結晶を、本発明で提案する方法で
作製した結果について、実際の実験手順に従って、詳し
く述べる。
抑えたSi1-x-yGexＣy結晶を、本発明で提案する方法で
作製した結果について、実際の実験手順に従って、詳し
く述べる。
【００１１】（第一の実施形態）まず、第一の実施の形
態の説明を行なう。まず、基板となるSiウエハ101を洗
浄し、結晶成長装置内に導入する。本実施例では、結晶
成長装置として、超高真空化学気相成長装置（UHV-CVD
装置）を用いた場合に関して説明する。この方法は、結
晶成長を10-8Torr以下の超高真空背圧下で行う半導体結
晶の製造方法であり、今回は、Siウエハを結晶成長室へ
導入してから一旦、2×10-9Torr（1Torr=133.322Pa）ま
で真空引きする。そして、水素ガス雰囲気中で850℃の
温度に基板を加熱し、Siウエハ表面の汚れを除去し、清
浄Si表面を露出させる。
態の説明を行なう。まず、基板となるSiウエハ101を洗
浄し、結晶成長装置内に導入する。本実施例では、結晶
成長装置として、超高真空化学気相成長装置（UHV-CVD
装置）を用いた場合に関して説明する。この方法は、結
晶成長を10-8Torr以下の超高真空背圧下で行う半導体結
晶の製造方法であり、今回は、Siウエハを結晶成長室へ
導入してから一旦、2×10-9Torr（1Torr=133.322Pa）ま
で真空引きする。そして、水素ガス雰囲気中で850℃の
温度に基板を加熱し、Siウエハ表面の汚れを除去し、清
浄Si表面を露出させる。
【００１２】次にSi基板の温度を結晶成長を行う490℃
まで低下させて原料ガスを導入し、SiGeC結晶の成長を
開始する。原料ガスとしては、例えば、Siの原料として
Si2H6ガス、Geの原料としてGeH4ガス、Cの原料としてSi
H3CH3ガスを用いる。結晶成長時の各ガスの圧力は、Si2
H6ガスが7×10-5Torr、GeH4ガスが1.7×10-4Torr、SiH 3
CH3ガスが5×10-6Torrとする。これにより、Ge濃度が22
%、格子位置C濃度が0.8%を含有するSiGeC結晶が成長す
る。このような条件で20分程度結晶成長を行なうと、約
100nm程度のSiGeC 102結晶が成長する。次に、GeH4ガス
及びSiH3CH3ガスの供給を停止して、基板の温度を600℃
に上昇させる。すなわち、Si2H6ガスのみを供給して、S
iGeC上に連続してSi結晶103の成長を行なう。ここでは
例えば5分間程度の結晶成長を行ない、約50nmのSi結晶
の成長行なう。
まで低下させて原料ガスを導入し、SiGeC結晶の成長を
開始する。原料ガスとしては、例えば、Siの原料として
Si2H6ガス、Geの原料としてGeH4ガス、Cの原料としてSi
H3CH3ガスを用いる。結晶成長時の各ガスの圧力は、Si2
H6ガスが7×10-5Torr、GeH4ガスが1.7×10-4Torr、SiH 3
CH3ガスが5×10-6Torrとする。これにより、Ge濃度が22
%、格子位置C濃度が0.8%を含有するSiGeC結晶が成長す
る。このような条件で20分程度結晶成長を行なうと、約
100nm程度のSiGeC 102結晶が成長する。次に、GeH4ガス
及びSiH3CH3ガスの供給を停止して、基板の温度を600℃
に上昇させる。すなわち、Si2H6ガスのみを供給して、S
iGeC上に連続してSi結晶103の成長を行なう。ここでは
例えば5分間程度の結晶成長を行ない、約50nmのSi結晶
の成長行なう。
【００１３】次に、UHV-CVD装置から基板を取り出し、S
i結晶 103の酸化を行なう。酸化は、例えば、ウエット
酸化の手法を用いて形成する。900℃の電気炉の中に、
基板を導入し、酸素を9000sccm、水素を8000sccmの流量
で流す。そして、20分程度酸化する事で、Si結晶103の4
0nm分をが酸化される。これによりSiO2 105が約80nm成
長する。ここで、Siキャップ104を残したのは、次のよ
うな理由からである。一般にSiGeC結晶を酸化すると、
潮解性のあるGe酸化物が生成し、デバイスを作製できな
くなってしまう事が知られている。このようなGeの酸化
物の生成を抑制するために、SiGeC結晶が大気や水中に
直接露出するのを防ぐ必要がある。このようなSiGeC結
晶が酸化するのを防ぐために、Siキャップ 104が必要と
なるのである。
i結晶 103の酸化を行なう。酸化は、例えば、ウエット
酸化の手法を用いて形成する。900℃の電気炉の中に、
基板を導入し、酸素を9000sccm、水素を8000sccmの流量
で流す。そして、20分程度酸化する事で、Si結晶103の4
0nm分をが酸化される。これによりSiO2 105が約80nm成
長する。ここで、Siキャップ104を残したのは、次のよ
うな理由からである。一般にSiGeC結晶を酸化すると、
潮解性のあるGe酸化物が生成し、デバイスを作製できな
くなってしまう事が知られている。このようなGeの酸化
物の生成を抑制するために、SiGeC結晶が大気や水中に
直接露出するのを防ぐ必要がある。このようなSiGeC結
晶が酸化するのを防ぐために、Siキャップ 104が必要と
なるのである。
【００１４】次に、SiO2 105を除去する工程に移る。
ここでは、ウエットエッチングを用いる場合について説
明する。酸化を施した試料を、バッファードフッ酸中に
浸し、SiO2 105を除去する。例えばHF:NH4F=1:20のバ
ッファードフッ酸を用い、3分間程度エッチングする事
で、酸化膜105を完全に除去できる。これにより、酸化
防止のSiキャップ層を再表面に具備した、格子間C濃度
が低いSiGeC結晶が作製可能となる。
ここでは、ウエットエッチングを用いる場合について説
明する。酸化を施した試料を、バッファードフッ酸中に
浸し、SiO2 105を除去する。例えばHF:NH4F=1:20のバ
ッファードフッ酸を用い、3分間程度エッチングする事
で、酸化膜105を完全に除去できる。これにより、酸化
防止のSiキャップ層を再表面に具備した、格子間C濃度
が低いSiGeC結晶が作製可能となる。
【００１５】ここで簡単に、上記の実施の形態によって
格子間Cが除去できる理由について説明する。格子間のC
は、SiやSiGe中を比較的すばやく拡散する事が知られて
いる。特に、Ｓｉ結晶とＳｉＧｅＣ結晶の接合を作った
場合、格子間Ｃは、Ｇｅが存在する領域（すなわちＳｉ
ＧｅＣ）から存在しない領域に、拡散が起こりやすいと
考えられる。つまり、図1では、Si層103の酸化を行なう
場合に加えられた熱によって、SiGeC層102から、Si層10
3やSiウエハ101へ格子間Cの拡散が起こるのである。こ
のような、SiGeC層からSi層へのCの拡散に関しては、以
下のような実験から実証した。
格子間Cが除去できる理由について説明する。格子間のC
は、SiやSiGe中を比較的すばやく拡散する事が知られて
いる。特に、Ｓｉ結晶とＳｉＧｅＣ結晶の接合を作った
場合、格子間Ｃは、Ｇｅが存在する領域（すなわちＳｉ
ＧｅＣ）から存在しない領域に、拡散が起こりやすいと
考えられる。つまり、図1では、Si層103の酸化を行なう
場合に加えられた熱によって、SiGeC層102から、Si層10
3やSiウエハ101へ格子間Cの拡散が起こるのである。こ
のような、SiGeC層からSi層へのCの拡散に関しては、以
下のような実験から実証した。
【００１６】まず、通常のＳｉＧｅＣ結晶では、格子間
Ｃの濃度は非常に低く、実験的に格子間Ｃの熱処理によ
る変化を調べる事は困難である。そこで、我々は、図２
のような工程で、擬似的に格子間Ｃ濃度が高い状況下に
おいて、ＳｉとＳｉＧｅＣ結晶の間でＣがどの様に変化
するかを調べた。つまり、Siウエハ201上にＳｉ層202と
20%のGeを含有するSiGe結晶層（以下、Ｓｉ0.8Ｇ
ｅ0.2）203からなる超格子構造を10周期堆積した。Ｓｉ
層202、Ｓｉ0.8Ｇｅ0.2層203のいずれの層も膜厚は、10
nmとした。その後、C原子204をこの超格子に注入した。
注入によりＣを添加すると、注入直後は、Ｃは、まわり
の原子と結合しておらず、格子間Ｃと同様の状況下にお
かれる。このような試料に対して熱処理を加え、その前
後でＣの分布がどの様に変化するかを調べたＳＩＭＳプ
ロファイルが図3である。なお、熱処理は、窒素雰囲気
中、950℃で15sec間行なった。図から分かるように、Ge
の分布は、アニールの前後でほとんど変化していない事
が分かる。一方、Cの分布は、熱アニールによって大き
く変化しているのが分かる。つまり、熱アニールの前
は、Ｓｉ層205及びＳｉ0.8Ｇｅ0.2層206にほぼ均質にC
が存在していたのが、熱アニール後には、C濃度がSi層2
05で大きくなっている点である。逆に、Ｓｉ0.8Ｇｅ0 .2
層206中では、大きく減少している。つまり、Ｓｉ0.8Ｇ
ｅ0.2層中のCが、Si層中に大きく吐き出されている事が
分かる。
Ｃの濃度は非常に低く、実験的に格子間Ｃの熱処理によ
る変化を調べる事は困難である。そこで、我々は、図２
のような工程で、擬似的に格子間Ｃ濃度が高い状況下に
おいて、ＳｉとＳｉＧｅＣ結晶の間でＣがどの様に変化
するかを調べた。つまり、Siウエハ201上にＳｉ層202と
20%のGeを含有するSiGe結晶層（以下、Ｓｉ0.8Ｇ
ｅ0.2）203からなる超格子構造を10周期堆積した。Ｓｉ
層202、Ｓｉ0.8Ｇｅ0.2層203のいずれの層も膜厚は、10
nmとした。その後、C原子204をこの超格子に注入した。
注入によりＣを添加すると、注入直後は、Ｃは、まわり
の原子と結合しておらず、格子間Ｃと同様の状況下にお
かれる。このような試料に対して熱処理を加え、その前
後でＣの分布がどの様に変化するかを調べたＳＩＭＳプ
ロファイルが図3である。なお、熱処理は、窒素雰囲気
中、950℃で15sec間行なった。図から分かるように、Ge
の分布は、アニールの前後でほとんど変化していない事
が分かる。一方、Cの分布は、熱アニールによって大き
く変化しているのが分かる。つまり、熱アニールの前
は、Ｓｉ層205及びＳｉ0.8Ｇｅ0.2層206にほぼ均質にC
が存在していたのが、熱アニール後には、C濃度がSi層2
05で大きくなっている点である。逆に、Ｓｉ0.8Ｇｅ0 .2
層206中では、大きく減少している。つまり、Ｓｉ0.8Ｇ
ｅ0.2層中のCが、Si層中に大きく吐き出されている事が
分かる。
【００１７】これと同様の事は、SiとSiGeC結晶でも起
こると考えられる。すなわち、SiとSiGeCの接合を作っ
た場合、SiGeC層中の格子間CがSi中に拡散し、SiGeC結
晶中での格子間C濃度が減少するはずである。つまり、
図1において、SiGeC102中の格子間C原子が、酸化時の熱
によって、Si基板101と、Si層103側に拡散する。一方、
格子間Cを多く含んだ、Si層103では酸化が進行する。C
を含んだSi層を酸化した場合、Cは、一酸化炭素等の状
態で、雰囲気中に飛び出てゆき、残ったSi中にパイルア
ップする等の事はおこらないとされている。以上のよう
な理由で、第一の実施の形態の工程によって、格子間C
の少ないSiGeC層が実現できるのである。なお、格子位
置に入っているC原子であるが、これらも若干の拡散が
起こる。しかし、例えばここで酸化を行なった900℃程
度の温度ではほとんど変化しない。
こると考えられる。すなわち、SiとSiGeCの接合を作っ
た場合、SiGeC層中の格子間CがSi中に拡散し、SiGeC結
晶中での格子間C濃度が減少するはずである。つまり、
図1において、SiGeC102中の格子間C原子が、酸化時の熱
によって、Si基板101と、Si層103側に拡散する。一方、
格子間Cを多く含んだ、Si層103では酸化が進行する。C
を含んだSi層を酸化した場合、Cは、一酸化炭素等の状
態で、雰囲気中に飛び出てゆき、残ったSi中にパイルア
ップする等の事はおこらないとされている。以上のよう
な理由で、第一の実施の形態の工程によって、格子間C
の少ないSiGeC層が実現できるのである。なお、格子位
置に入っているC原子であるが、これらも若干の拡散が
起こる。しかし、例えばここで酸化を行なった900℃程
度の温度ではほとんど変化しない。
【００１８】（第二の実施形態）次に、第二の実施の形
態の説明を行なう。まず、基板となるSiウエハ401を洗
浄し、UHV-CVD装置内に導入する。一旦、2×10-9Torrま
で真空引きする。そして、水素ガス雰囲気中で850℃の
温度に基板を加熱し、上記の基板上に形成した保護酸化
膜を除去し、清浄Si基板表面を露出させる。
態の説明を行なう。まず、基板となるSiウエハ401を洗
浄し、UHV-CVD装置内に導入する。一旦、2×10-9Torrま
で真空引きする。そして、水素ガス雰囲気中で850℃の
温度に基板を加熱し、上記の基板上に形成した保護酸化
膜を除去し、清浄Si基板表面を露出させる。
【００１９】次にSiウエハの温度を結晶成長を行う490
℃まで低下させて原料ガスを導入し、SiGeC結晶を成長
する。また、結晶成長時の各ガスの圧力は、Si2H6ガス
が7×10-5Torr、GeH4ガスが3×10-4Torr、SiH3CH3ガス
が5×10-6Torrとする。これにより、Ge濃度が30%、格子
位置C濃度が0.7%の結晶の成長が起こる。このような条
件で10分程度結晶成長を行なうと約100nm程度のSiGeC 4
02結晶が成長する。次に、GeH4ガス及びSiH3CH3ガスの
供給を停止して、基板の温度を600℃に上昇させる。す
なわち、Si2H6ガスのみを供給して、SiGeC上に連続して
Si結晶403の成長を行なう。ここでは例えば2分間程度の
結晶成長を行ない、約20nmのSi結晶の成長行なう。
℃まで低下させて原料ガスを導入し、SiGeC結晶を成長
する。また、結晶成長時の各ガスの圧力は、Si2H6ガス
が7×10-5Torr、GeH4ガスが3×10-4Torr、SiH3CH3ガス
が5×10-6Torrとする。これにより、Ge濃度が30%、格子
位置C濃度が0.7%の結晶の成長が起こる。このような条
件で10分程度結晶成長を行なうと約100nm程度のSiGeC 4
02結晶が成長する。次に、GeH4ガス及びSiH3CH3ガスの
供給を停止して、基板の温度を600℃に上昇させる。す
なわち、Si2H6ガスのみを供給して、SiGeC上に連続して
Si結晶403の成長を行なう。ここでは例えば2分間程度の
結晶成長を行ない、約20nmのSi結晶の成長行なう。
【００２０】次に、UHV-CVD装置から基板を取り出し、
窒素雰囲気中で急速加熱アニールを施す。例えば、昇温
レート100℃/secで950℃まで基板の温度を上昇させ、95
0℃で10sec間保持する。そして降温レート100℃/secで
常温まで基板温度を下げる。
窒素雰囲気中で急速加熱アニールを施す。例えば、昇温
レート100℃/secで950℃まで基板の温度を上昇させ、95
0℃で10sec間保持する。そして降温レート100℃/secで
常温まで基板温度を下げる。
【００２１】次に、Si結晶 403の酸化を行なう。酸化
は、750℃の電気炉の中に、基板を導入し、例えば、酸
素を9000sccm、水素を8000sccmの流量で流す。そして、
20分程度酸化する事で、Si結晶403の10nm分を酸化す
る。これによりSiO2 405が約40nm成長する。次に、SiO
2 405を除去する工程に移る。上述のように酸化を施し
た試料を、バッファードフッ酸中に浸し、酸化膜を除去
する。例えばHF:NH4F=1:20のバッファードフッ酸を用
い、3分間程度エッチングする事で、SiO2 405を完全に
除去する事が可能となる。
は、750℃の電気炉の中に、基板を導入し、例えば、酸
素を9000sccm、水素を8000sccmの流量で流す。そして、
20分程度酸化する事で、Si結晶403の10nm分を酸化す
る。これによりSiO2 405が約40nm成長する。次に、SiO
2 405を除去する工程に移る。上述のように酸化を施し
た試料を、バッファードフッ酸中に浸し、酸化膜を除去
する。例えばHF:NH4F=1:20のバッファードフッ酸を用
い、3分間程度エッチングする事で、SiO2 405を完全に
除去する事が可能となる。
【００２２】以上のような実施の形態２の工程でも、実
施の形態1で説明したようなメカニズムで、格子間Cの少
ないSiGeC結晶を作製できる。但し、本実施例の場合、
酸化の工程の前に、急速加熱アニールの工程が含まれて
いる。この理由は、以下の通りである。まず、本実施例
では、Si層の酸化を750℃という低温で行なっている。
これは、SiGeC結晶のGe濃度が高い場合に（上記の実施
例ではGe濃度が30%）、高温の酸化を行うと、SiGeCが緩
和を起こし、結晶の質が低下してしまうからである。一
方、格子間Cの拡散を考えると、750℃という低温での熱
酸化の工程だけでは、SiGeC層402からSi層403への拡散
が十分に起こらない。そこで、格子間Cの拡散を促進さ
せるため、950℃での急速加熱アニールを酸化の工程の
前に行なった。
施の形態1で説明したようなメカニズムで、格子間Cの少
ないSiGeC結晶を作製できる。但し、本実施例の場合、
酸化の工程の前に、急速加熱アニールの工程が含まれて
いる。この理由は、以下の通りである。まず、本実施例
では、Si層の酸化を750℃という低温で行なっている。
これは、SiGeC結晶のGe濃度が高い場合に（上記の実施
例ではGe濃度が30%）、高温の酸化を行うと、SiGeCが緩
和を起こし、結晶の質が低下してしまうからである。一
方、格子間Cの拡散を考えると、750℃という低温での熱
酸化の工程だけでは、SiGeC層402からSi層403への拡散
が十分に起こらない。そこで、格子間Cの拡散を促進さ
せるため、950℃での急速加熱アニールを酸化の工程の
前に行なった。
【００２３】なお、上記の実施の形態では、UHV-CVD法
により、SiGeC及びSi層を堆積したが、結晶堆積法は、
これに限定されるものではない。また熱酸化の手法は、
ウエット酸化を使ったが、ドライ酸化等の他の酸化手法
でも良い。エッチングに関しても、ウエットエッチング
法を使ったがドライエッチングによって、酸化膜の除去
を行なっても良い。SiGeC結晶中のGeやCの濃度は、今回
の実施の形態では、結晶中で均一な組成としたが、濃度
勾配があっても同様の効果が得られる。SiGeC結晶、Si
結晶、SiO2 の膜厚は、当然ながら上記の限りではな
い。
により、SiGeC及びSi層を堆積したが、結晶堆積法は、
これに限定されるものではない。また熱酸化の手法は、
ウエット酸化を使ったが、ドライ酸化等の他の酸化手法
でも良い。エッチングに関しても、ウエットエッチング
法を使ったがドライエッチングによって、酸化膜の除去
を行なっても良い。SiGeC結晶中のGeやCの濃度は、今回
の実施の形態では、結晶中で均一な組成としたが、濃度
勾配があっても同様の効果が得られる。SiGeC結晶、Si
結晶、SiO2 の膜厚は、当然ながら上記の限りではな
い。
【００２４】また、上述の実施の形態では、パターンの
ついていないSiウエハ基板上にSiGeC結晶を堆積する事
を念頭において説明したが、パターン付きのウエハ上
に、Cを含有するIV族結晶を堆積する場合にも、同様の
効果が得られる。すなわち、バイポーラトランジスタの
ベース領域や、MOSトランジスタのチャネル領域にCを含
有するIV族結晶を使用する場合にも、Cを含有するIV族
結晶上にSi層を堆積する工程と、熱酸化をする工程と、
それを除去する工程を加えるだけで、デバイス特性の向
上を図る事が可能となる。
ついていないSiウエハ基板上にSiGeC結晶を堆積する事
を念頭において説明したが、パターン付きのウエハ上
に、Cを含有するIV族結晶を堆積する場合にも、同様の
効果が得られる。すなわち、バイポーラトランジスタの
ベース領域や、MOSトランジスタのチャネル領域にCを含
有するIV族結晶を使用する場合にも、Cを含有するIV族
結晶上にSi層を堆積する工程と、熱酸化をする工程と、
それを除去する工程を加えるだけで、デバイス特性の向
上を図る事が可能となる。
【００２５】
【発明の効果】格子間C濃度の低い、良質なCを含有する
IV族結晶を得る事が可能となる
IV族結晶を得る事が可能となる
【図１】本発明の第一の実施の形態を説明するための工
程図
程図
【図２】第一の実施の形態の機構を調べるために行なっ
た実験を説明するための図
た実験を説明するための図
【図３】第一の実施の形態の機構を調べるために行なっ
た実験を説明するための図
た実験を説明するための図
【図４】本発明の第二の実施の形態を説明するための工
程図
程図
１０１ Siウエハー
１０２ SiGeC
１０３ Si
１０４ Si
１０５ SiO2
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 齋藤 徹
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 大西 照人
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F052 AA11 DA10 KA05
Claims (3)
- 【請求項１】 基板上に、炭素（C）を含有するIV族元
素からなる混晶半導体を形成する工程と、前記混晶半導
体層の上に珪素（Si）層を形成する工程と、前記Si層を
酸化して二酸化珪素（SiO2）を形成する工程と、前記Si
O2の少なくとも一部を除去する工程を有する半導体結晶
の製造方法。 - 【請求項２】 基板上に、Cを含有するIV族元素からな
る混晶半導体を形成する工程と、前記混晶半導体層の上
にSi層を形成する工程と、前記基板に熱アニールを加え
る工程と、前記Si層を酸化してSiO2を形成する工程と、
前記SiO2の少なくとも一部を除去する工程を有する半導
体結晶の製造方法。 - 【請求項３】 前記Cを含有するIV族元素からなる混晶
半導体中のC濃度が、1×1017/cm3を超えている事を特徴
とする請求項１または2記載の半導体結晶の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293794A JP2003101009A (ja) | 2001-09-26 | 2001-09-26 | 半導体結晶の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293794A JP2003101009A (ja) | 2001-09-26 | 2001-09-26 | 半導体結晶の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101009A true JP2003101009A (ja) | 2003-04-04 |
Family
ID=19115509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293794A Pending JP2003101009A (ja) | 2001-09-26 | 2001-09-26 | 半導体結晶の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003101009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164590A (ja) * | 2007-12-13 | 2009-07-23 | Sumco Corp | エピタキシャルウェーハ及びその製造方法 |
-
2001
- 2001-09-26 JP JP2001293794A patent/JP2003101009A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164590A (ja) * | 2007-12-13 | 2009-07-23 | Sumco Corp | エピタキシャルウェーハ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5122130B2 (ja) | 格子整合されなかった基板上に応力緩和層構造を形成する方法 | |
| US6723622B2 (en) | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer | |
| US7772078B2 (en) | Germanium substrate-type materials and approach therefor | |
| TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
| TWI740249B (zh) | 用於製作包含其中擴散有氮的超晶格之半導體元件之方法 | |
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JP4690326B2 (ja) | テンプレート層構成 | |
| JP5065676B2 (ja) | 基板上に歪層を製造する方法及び層構造 | |
| JP2006522469A5 (ja) | ||
| KR20190013696A (ko) | 반도체 구조를 위한 지지체 | |
| JP2005528795A (ja) | 格子整合半導体基板の形成 | |
| KR20070051914A (ko) | 반도체 웨이퍼의 제조방법 | |
| JP2005166930A (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| CN1732556A (zh) | 厚应变硅层及含有厚应变硅层的半导体结构的形成方法 | |
| US20080191245A1 (en) | Bipolar Junction Transistor Having A High Germanium Concentration In A Silicon-Germanium Layer And A Method For Forming The Bipolar Junction Transistor | |
| TW201203385A (en) | Silicon carbide semiconductor device manufacturing method | |
| CN106340448A (zh) | SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件 | |
| JP3488914B2 (ja) | 半導体装置製造方法 | |
| JP2006237235A (ja) | 半導体ウェーハの製造方法 | |
| US8227319B2 (en) | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor | |
| CN110993603A (zh) | 半导体结构及其形成方法 | |
| JP2003101009A (ja) | 半導体結晶の製造方法 | |
| JP2004039946A (ja) | 半導体装置の製造方法 | |
| JP3708881B2 (ja) | 半導体結晶膜，その製造方法，半導体装置及びその製造方法 | |
| US6838395B1 (en) | Method for fabricating a semiconductor crystal |