WO2019130653A1 - エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 Download PDF

Info

Publication number
WO2019130653A1
WO2019130653A1 PCT/JP2018/031435 JP2018031435W WO2019130653A1 WO 2019130653 A1 WO2019130653 A1 WO 2019130653A1 JP 2018031435 W JP2018031435 W JP 2018031435W WO 2019130653 A1 WO2019130653 A1 WO 2019130653A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
epitaxial
carbon
epitaxial silicon
hydrogen
Prior art date
Application number
PCT/JP2018/031435
Other languages
English (en)
French (fr)
Inventor
武 門野
栗田　一成
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to US16/956,232 priority Critical patent/US11245014B2/en
Priority to KR1020207009158A priority patent/KR102393269B1/ko
Priority to CN201880083648.6A priority patent/CN111771265B/zh
Publication of WO2019130653A1 publication Critical patent/WO2019130653A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Definitions

  • the present invention relates to a method of manufacturing an epitaxial silicon wafer, an epitaxial silicon wafer, and a method of manufacturing a solid-state imaging device.
  • Metal contamination is one of the factors that degrade the characteristics of semiconductor devices.
  • a metal mixed in an epitaxial silicon wafer which is a substrate of this device causes a dark current of the solid-state imaging device to increase, causing a defect called a white flaw defect.
  • the back-illuminated solid-state imaging device can receive external light directly into the sensor and can capture clearer images and moving images even in a dark place by arranging the wiring layer and the like in the lower layer than the sensor unit. In recent years, it is widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desirable to reduce white flaw defects as much as possible.
  • the metal contamination of the silicon wafer mainly occurs in the manufacturing process of the epitaxial silicon wafer and the manufacturing process of the back-illuminated solid-state imaging device.
  • the metal contamination in the former epitaxial silicon wafer manufacturing process is caused by heavy metal particles from the components of the epitaxial growth furnace, or the piping material corrodes metal because chlorine gas is used as the furnace gas at the time of epitaxial growth.
  • produces etc. is considered.
  • these metal contaminations have been improved by replacing the components of the epitaxial growth furnace with materials having excellent corrosion resistance, but this is not sufficient.
  • heavy metal contamination of the epitaxial silicon wafer may be concerned during the processes such as ion implantation, diffusion, and oxidation heat treatment in the manufacturing process of the latter backside illuminated solid-state imaging device.
  • Patent Document 1 discloses a first step of irradiating a silicon wafer with cluster ions containing carbon to form a modified layer in which carbon forms a solid solution on the surface of the silicon wafer, and the modified layer. And a second step of forming a silicon epitaxial layer thereon, and a method of manufacturing an epitaxial silicon wafer is described.
  • the first step in order to enable proximity gettering, it is preferable to form a modified layer near the surface of the silicon wafer. Specifically, it is preferable to locate the peak of the concentration profile in the depth direction of carbon in the modified layer within the range where the depth from the surface of the silicon wafer is 150 nm or less.
  • a modified layer formed by irradiating cluster ions has higher gettering capability than an ion-implanted layer formed by implanting monomer ions (single ions). It is believed that this high gettering ability can reduce the white blemish defects of the backside illuminated solid-state imaging device. However, after further examination by the present inventors, it turned out that there is room for further improvement.
  • the present invention provides a method of manufacturing an epitaxial silicon wafer capable of obtaining an epitaxial silicon wafer capable of further suppressing white flaw defects in a backside illuminated solid-state imaging device while having high gettering capability. Intended to be provided.
  • Another object of the present invention is to provide an epitaxial silicon wafer capable of suppressing white defects in a backside illuminated solid-state imaging device while having high gettering capability.
  • the present inventors examined the manufacturing process of a back side illumination type solid imaging device in order to solve the above-mentioned subject.
  • the backside illuminated solid-state imaging device is manufactured, for example, through the steps shown in FIG.
  • an epitaxial silicon wafer to be a substrate of a backside illuminated solid-state imaging device is prepared (FIG. 3A).
  • the silicon epitaxial wafer includes a p + silicon wafer, a modified layer (gettering layer) formed on the surface layer of the p + silicon wafer and formed by solid solution of carbon which is a constituent element of cluster ions, And a p - silicon epitaxial layer formed on the bulk layer.
  • the epitaxial silicon wafer is annealed to attract the heavy metal diffused into the substrate to the modified layer, thereby reducing the concentration of heavy metal in the device formation region (device formation region) (FIG. 3C).
  • the supporting substrate and the epitaxial silicon wafer are bonded such that the wiring layer is positioned between the supporting substrate and the epitaxial silicon wafer (FIG. 3D).
  • the p ⁇ silicon epitaxial layer is thinned so that a device formation region (thickness: about 3 ⁇ m) remains (FIG. 3E).
  • the backside illuminated solid-state imaging device is completed.
  • the p - silicon epitaxial layer is finally thinned, so the p - silicon epitaxial layer before thinning is 6 ⁇ m in comparison with about 10 ⁇ m in the frontside illuminated solid-state imaging device Designed to a degree and thin. Therefore, when the modified layer exists near the surface of the silicon wafer as in the conventional case, the peak of carbon in the modified layer is located near the device formation region formed in the p ⁇ silicon epitaxial layer. Thus, when the peak position of carbon is close to the device formation region, the concentration profile of the heavy metal in the depth direction after annealing shown in FIG. 3C shows a higher concentration as it approaches the modified layer, but the concentration profile The tail of the extends to the device formation area. It turned out that the dark current of a back side illumination type solid-state image sensor may increase, and a white flaw defect may arise because of this.
  • the peak of the profile can be formed deeper from the surface of the silicon wafer (more than 150 nm).
  • the white flaw defects in the backside illuminated solid-state imaging device are further suppressed It has been found that an epitaxial silicon wafer can be obtained.
  • the present invention has been completed based on the above findings, and the gist configuration is as follows.
  • a method of manufacturing an epitaxial silicon wafer characterized by the present invention.
  • a silicon wafer, a modified layer formed in the silicon wafer, in which carbon and hydrogen form a solid solution, and a silicon epitaxial layer formed on the modified layer An epitaxial silicon wafer characterized in that peaks of concentration profiles in the depth direction of the carbon and the hydrogen in the modified layer are located in a range of more than 150 nm and less than 2000 nm from the surface of the silicon wafer.
  • the epitaxial silicon wafer manufactured by the method for manufacturing an epitaxial silicon wafer according to any one of (1) to (4) above, or the epitaxial according to any one of (5) to (7) above A method for manufacturing a solid-state imaging device, comprising forming a solid-state imaging device on a silicon epitaxial layer of a silicon wafer.
  • the epitaxial silicon wafer which can suppress the white flaw defect in a back surface irradiation type solid-state image sensor more can be obtained, having high gettering capability.
  • FIG. 1 It is a schematic cross section explaining the manufacturing method of epitaxial silicon wafer 100 by one embodiment of the present invention.
  • A is a schematic view of an ion irradiation apparatus 70 that can be used in an embodiment of the present invention
  • (B) is a schematic view in the case of using a Bernas-type ion source as the ion source
  • C) is a schematic view in the case of using an IHC type ion source as the ion source 20.
  • (A) is a graph which shows the concentration profile of carbon and hydrogen of the depth direction of epitaxial silicon wafer 100 by the example of the invention
  • (B) is an enlarged drawing near the peak position shown to (A).
  • (A) is a graph which shows the density
  • (B) is an enlarged view in the peak position vicinity shown to (A). It is a graph which shows the density
  • the peak of the concentration profile of carbon and hydrogen in the depth direction in the modified layer 14 is within 150 nm and 2000 nm from the surface 10A of the silicon wafer (that is, the surface irradiated with the cluster ions 12). Position each in the range.
  • the silicon epitaxial layer 16 is formed on the surface 10A (FIGS. 1B and 1C).
  • FIG. 1C is a schematic cross-sectional view of an epitaxial silicon wafer 100 obtained by this manufacturing method. Each step will be described in detail below.
  • a single crystal silicon wafer obtained by slicing a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) with a wire saw or the like is used. be able to.
  • an n-type or p-type silicon wafer may be used by adding an arbitrary impurity to such a single crystal silicon wafer, and even if one to which carbon and / or nitrogen is added is used. Good.
  • the modified layer 14 formed in the first step acts as a gettering site, and the reason is presumed as follows. That is, carbon and hydrogen implanted into the silicon wafer 10 are localized at a high density between substitution positions and lattices of the silicon single crystal. It has been experimentally confirmed that when carbon and hydrogen form a solid solution above the equilibrium concentration of silicon single crystal, the solid solution degree of heavy metal (saturation solubility of transition metal) extremely increases. That is, it is considered that the solid solution degree of heavy metal is increased by carbon and hydrogen dissolved in solid solution above the equilibrium concentration, and thereby the capture rate for heavy metal is significantly increased.
  • the Bernas-type ion source, the IHC-type ion source, and the ion irradiation apparatus 70 provided with these ion sources will be described in detail with reference to FIGS. 2 (A) to (C).
  • cluster ion is a cluster which two or more types of atoms gathered in multiples, and became the lump, Comprising: The thing which has a positive or negative charge.
  • cluster size means the number of atoms that constitute one cluster.
  • ion irradiation apparatus 70 includes ion source 20, front acceleration mechanism 30, mass analysis mechanism 40, rear acceleration mechanism 50, and irradiation chamber 60.
  • cluster ions are generated by the ion source 20, extracted as an ion beam, and sent to the pre-acceleration mechanism 30.
  • cluster ions are accelerated (pre-acceleration) by the pre-acceleration mechanism 30, extracted as an ion beam, and sent to the mass analysis mechanism 40.
  • mass analysis using a magnetic field is performed by the mass analysis mechanism 40, and only cluster ions having a predetermined mass are extracted as an ion beam and sent to the post-acceleration mechanism 50.
  • cluster ions are further accelerated (post-acceleration) by the post-acceleration mechanism 50, extracted as an ion beam, and sent to the irradiation chamber 60.
  • the silicon wafer 10 mounted and fixed on the wafer fixing table is irradiated with an ion beam.
  • the ion beam is a beam in which cluster ions are focused and translated in a bundle, and the arrow in FIG. 2A represents the ion beam.
  • a Bernas type ion source or an Indirectly Heated Cathode (IHC) type ion source can be used.
  • IHC Indirectly Heated Cathode
  • the Bernas-type ion source 20 includes an arc chamber 21, a source gas inlet 22, an ion outlet 23, a U-shaped filament 24, a reflector 25, and a current voltage application.
  • the apparatus 26 has a magnetic field generator 27 and a vacuum pump 28.
  • the arc chamber 21 is a chamber that defines an ion generation chamber.
  • the source gas inlet 22 is provided in the arc chamber 21 and introduces the source gas into the arc chamber 21 from there.
  • the ion outlet 23 is provided in the arc chamber 21, preferably at a position facing the source gas inlet 22, and cluster ions generated in the arc chamber 21 are accelerated by the pre-acceleration mechanism 30.
  • the filament 24 and the reflector 25 are provided in the arc chamber 21 at mutually opposing positions.
  • the current voltage application device 26 is provided outside the arc chamber 21 and connected to the arc chamber 21 and the filament 24.
  • the magnetic field generating devices 27 are provided outside the arc chamber 21 so as to face each other.
  • the vacuum pump 28 is connected to the arc chamber 21.
  • cluster ions are generated by the following method.
  • the inside of the arc chamber 21 is depressurized by the vacuum pump 28.
  • the source gas is introduced into the arc chamber 21 from the source gas inlet 22.
  • a positive voltage is applied to the arc chamber 21 by the current / voltage application device 26, and a negative voltage is applied to the filament 24.
  • the magnetic field generator 27 generates a magnetic field in the arc chamber 21.
  • current is applied to the filament 24 by the current voltage application device 26 to heat the filament 24.
  • thermions e ⁇ emitted from the filament 24 reciprocate between the filament 24 and the reflector 27 under the influence of the electric field and the magnetic field, and collide with the source gas with high probability.
  • the source gas is ionized with high efficiency, and a plasma of the source gas with high density is generated.
  • cluster ions of the source gas contained in the generated plasma are taken out from the ion outlet 23 as an ion beam.
  • the IHC type ion source is different from the Bernus type ion source, and the filament 24 is provided outside the arc chamber 21 so as not to be directly exposed to plasma. Furthermore, a cathode 29 is provided on the wall of the arc chamber 21 so as to face the filament 24, and a current voltage application device 26 is also connected to the cathode 29.
  • the other configuration is the same as the Bernas-type ion source described with reference to FIG. 2 (B).
  • cluster ions are generated by the following method.
  • the inside of the arc chamber 21 is depressurized by the vacuum pump 28.
  • the source gas is introduced into the arc chamber 21 from the source gas inlet 22.
  • a positive voltage is applied to the arc chamber 21 and the filament 24 by the current / voltage application device 26, and a negative voltage is applied to the cathode 29.
  • the magnetic field generator 27 generates a magnetic field in the arc chamber 21.
  • current is applied to the filament 24 by the current voltage application device 26 to heat the filament 24.
  • thermal electrons e ⁇ emitted from the filament 24 collide with the cathode 29 to heat the cathode 29.
  • IHC type ion source has better controllability with respect to the formation of high density plasma as compared with Bernas type ion source, it is easy to secure a high beam current value, and filament 24 is not directly exposed to plasma. It has a long life.
  • the source gas may, for example, be 2-methylpentane or 2,4-dimethylpentane.
  • CH 3 has a large concentration ratio of hydrogen to carbon and can inject more hydrogen, it is possible to further suppress the white defect caused by the interface state by the passivation effect.
  • a specific type of cluster ion can be extracted by performing mass analysis by a known or arbitrary method using a mass analysis mechanism 40 shown in FIG. 2 (A).
  • a gas containing oxygen such as diethyl ether, 2-propanol, 2-methyl-2-propanol or tetrahydropyran may be used as a source gas.
  • oxygen is contained, the carbon-derived deposits deposited in the arc chamber 21 and in the filament 24 are sputtered by oxygen ions, so that the life and performance of the ion source can be improved.
  • the composition ratio of carbon to oxygen is preferably doubled or more. For example, if the ratio of oxygen is high, such as a composition ratio of carbon and oxygen is 1: 1, oxygen ions may excessively sputter the filament 24 and it may be difficult to generate thermal electrons.
  • the pressure in the arc chamber 21 is preferably 5.0 ⁇ 10 ⁇ 2 Pa or less.
  • the voltage (arc voltage) in the arc chamber 21 is preferably 45 V or more and 90 V or less, and the current (arc current) in the arc chamber 21 is preferably 100 mA or more and 5000 mA or less. With such voltage and current ranges, a beam current of 170 ⁇ A or more can be realized.
  • the external magnetic field generated by the magnetic field generator 27 is preferably 0.5 A / m or more and 1.5 A / m or less.
  • general tungsten can be used for the material of the filament 24.
  • the tantalum It is more preferable to use
  • Such a Bernas-type ion source or an IHC-type ion source is conventionally used as a device for producing monomer ions such as carbon ions and phosphorus ions using carbon dioxide or phosphine as a raw material, and complete molecular bonding of the raw material gas Since it is an apparatus aiming to generate atomic ions by cutting into, the ionization efficiency of the source gas is very high.
  • a Bernas-type ion source or an IHC-type ion source having a very high ionization efficiency is used as a device for generating cluster ions, that is, for generating cluster ions in these ion sources.
  • cluster ions smaller in cluster size than cluster ions such as conventional C n H m (3 ⁇ n ⁇ 16, 3 ⁇ m ⁇ 10) are generated at a high beam current value of 170 ⁇ A or more Can. Therefore, when comparing with the same irradiation energy as before, the peak of the concentration profile of carbon and hydrogen in the depth direction in the modified layer 14 is deeper than before, specifically, more than 150 nm from the surface 10A of the silicon wafer It can be formed at the position of As a result, it is possible to obtain an epitaxial silicon wafer capable of further suppressing the white flaw defect in the back side illumination type solid state imaging device while having high gettering ability.
  • the “concentration profile” means a concentration distribution in the depth direction obtained by measurement by secondary ion mass spectrometry (SIMS).
  • SIMS secondary ion mass spectrometry
  • the technology described in Patent Document 1 is preferably a technology that enables proximity gettering, and is actually a gettering technology suitable for surface-illuminated solid-state imaging devices. Therefore, the ion source described in Patent Document 1 is an apparatus originally intended to generate cluster ions having a large cluster size such as C n H m (3 ⁇ n ⁇ 16, 3 ⁇ m ⁇ 10), No plasma is generated in the chamber of the ion source. Therefore, it is technically difficult to generate cluster ions with small cluster sizes at high beam current values.
  • the acceleration energy of cluster ions is preferably 30 keV / cluster or more and 40 keV / cluster or less in the pre-acceleration mechanism 30.
  • the peaks of carbon and hydrogen concentration profiles can be positioned at a depth of 150 nm or more from the silicon wafer surface 10A,
  • the peak of the concentration profile of carbon and hydrogen in the depth direction of the modified layer 14 can be located within the range of 2000 nm or less from the surface 10A of the silicon wafer if it is 970 keV / Cluster or less. is there.
  • the acceleration energy after passing through the post-stage acceleration mechanism 50 is the irradiation energy of cluster ions to the silicon wafer 10.
  • the dose amount of cluster ions can be adjusted by controlling the beam current value and the ion irradiation time to be in the following range.
  • the ion irradiation time can be set shorter than conventional irradiation of cluster ions.
  • the ion irradiation time can be adjusted from the range of 180 s to 2120 s.
  • the dose amount is preferably 1 ⁇ 10 13 atoms / cm 2 or more and 1 ⁇ 10 16 atoms / cm 2 or less, and more preferably 5 ⁇ 10 13 atoms / cm 2 or less.
  • concentration is 1 ⁇ 10 13 atoms / cm 2 or more
  • peak concentrations of concentration profiles of carbon and hydrogen in the depth direction can be 1 ⁇ 10 16 atoms / cm 3 or more, so higher gettering ability can be obtained. It is because there is no possibility that an epitaxial defect will occur if it can be obtained and 1 ⁇ 10 16 atoms / cm 2 or less.
  • the tilt angle defined by the angle between the ion beam and the normal to the surface 10A of the silicon wafer is preferably 0 °, and the reference position (notch) of the silicon wafer 10 around its center It is preferable to set the twist angle defined by the angle rotated from 0 ° to 0 °. This is because damage to the surface 10A of the silicon wafer due to the irradiation of cluster ions can be suppressed, so that epitaxial defects can be suppressed to 10 / wafer or less.
  • the surface 10A of the surface of the silicon wafer 10 on which the modified layer is formed by the chemical vapor deposition (CVD) method is formed by the chemical vapor deposition (CVD) method.
  • a silicon epitaxial layer 16 is formed under general conditions (that is, on the surface irradiated with cluster ions 12). For example, using hydrogen as a carrier gas, a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber, and the silicon epitaxial layer 16 is epitaxially grown at 1000 ° C. or more and 1150 ° C. or less.
  • the thickness of the silicon epitaxial layer 16 is preferably in the range of 1 ⁇ m to 10 ⁇ m.
  • the thickness of the silicon epitaxial layer 16 is more preferably 3 ⁇ m to 6 ⁇ m.
  • the manufacturing method of the epitaxial silicon wafer of the present invention was explained taking the example of this embodiment as an example, the present invention is not limited to the above-mentioned embodiment, and can change suitably in the range of a claim.
  • the epitaxial silicon wafer 100 includes a silicon wafer 10, a modified layer 14 formed in the silicon wafer 10, in which carbon and hydrogen form a solid solution, and a silicon epitaxial layer 16 formed on the modified layer 14. Have. Further, it is characterized in that peaks of concentration profiles in the depth direction of carbon and hydrogen in the modified layer 14 are positioned in the range of more than 150 nm and within 2000 nm from the surface 10A of the silicon wafer.
  • the epitaxial silicon wafer 100 has high gettering capability because the precipitation regions of carbon and hydrogen which are constituent elements of the cluster ions 12 can be locally and highly concentrated.
  • the peaks of the concentration profiles of carbon and hydrogen in the depth direction in the modified layer 14 are located in the range of more than 150 nm and 2000 nm in depth from the surface 10A of the silicon wafer. Therefore, the white flaw defect in a back side illumination type solid-state image sensor can be suppressed more.
  • both the peak concentration of the concentration profile in the depth direction of carbon and the peak concentration of the concentration profile in the depth direction of hydrogen be 1 ⁇ 10 16 atoms / cm 3 or more.
  • the epitaxial silicon wafer of the present invention was explained taking the example of this embodiment as an example, the present invention is not limited to the above-mentioned embodiment, and can be suitably changed within the range of a claim.
  • the method of manufacturing a backside illuminated solid-state imaging device includes the epitaxial silicon wafer manufactured by the method of manufacturing an epitaxial silicon wafer or the silicon epitaxial located on the surface of the epitaxial silicon wafer, ie, the epitaxial silicon wafer 100.
  • a solid-state imaging device is formed on the layer 16.
  • the solid-state imaging device obtained by this manufacturing method can further suppress the occurrence of the white defect as compared with the prior art.
  • the source gas was 2-methylpentane, and ions were generated using an IHC ion source (manufactured by Nisshin Ion Instruments Co., Ltd., model number: IMPHEAT) shown in FIG. 2 (C).
  • the pressure in the arc chamber was 2.2 ⁇ 10 -2 Pa, the voltage in the arc chamber was 76 V, the current was 2200 mA, the external magnetic field was 0.6 A / m, and the flow rate of the source gas was 4.0 cc / min. .
  • FIG. 2 (A) the mass of ions generated by the IHC ion source was analyzed.
  • the analysis results are shown in FIG.
  • a fragment corresponding to mass value (AMU) 15 shown in FIG. 4 is a cluster ion of CH 3
  • a fragment corresponding to mass value (AMU) 26 is a cluster ion of C 2 H 2 .
  • the beam current value of CH 3 was 325 ⁇ A
  • the beam current value of C 2 H 2 was 250 ⁇ A. Therefore, it was confirmed that cluster ions having smaller cluster sizes than conventional can be generated at a high beam current value of 170 ⁇ A or more using an IHC ion source.
  • Fragments other than CH 3 and C 2 H 2 shown in FIG. 4 are atomic ions or single atoms or molecular ions of hydrogen or carbon.
  • the silicon wafer is transferred into a single wafer type epitaxial growth apparatus (manufactured by Applied Materials) and subjected to hydrogen baking treatment at a temperature of 1120 ° C. for 30 seconds in the apparatus, then hydrogen is used as a carrier gas and dichlorosilane.
  • Silicon epitaxial layer (thickness: 6 ⁇ m) on the side of the surface of the silicon wafer on which the reformed layer is formed by CVD method at 1150 ° C. as source gas, dopant: boron, dopant concentration: 1.0 ⁇ 10 15 atoms / cm 3 ) was epitaxially grown to fabricate an epitaxial silicon wafer 100 according to the present invention (FIG. 1 (C)).
  • Cluster ions [Generation of cluster ions]
  • the source gas was cyclohexane, and cluster ions of C 3 H 5 were generated using a cluster ion generator (manufactured by Nisshin Ion Instruments Co., Ltd., model number: CLARIS).
  • the beam current value of cluster ions was 850 ⁇ A.
  • the cluster ions are irradiated on the surface of a p-type silicon wafer (thickness: 725 ⁇ m, dopant: boron, dopant concentration: 8.5 ⁇ 10 18 atoms / cm 3 ) to form the constituent elements of cluster ions on the surface of the silicon wafer.
  • a reformed layer is formed by solid solution of carbon and hydrogen.
  • the dose amount was 1 ⁇ 10 15 atoms / cm 2
  • the irradiation energy was 80 keV / cluster
  • the tilt angle was 0 °
  • the twist angle was 0 °.
  • the silicon wafer is transferred into a single wafer type epitaxial growth apparatus (manufactured by Applied Materials) and subjected to hydrogen baking treatment at a temperature of 1120 ° C. for 30 seconds in the apparatus, then hydrogen is used as a carrier gas and dichlorosilane.
  • Silicon epitaxial layer (thickness: 6 ⁇ m) on the side of the surface of the silicon wafer on which the reformed layer is formed by CVD method at 1150 ° C. as source gas, dopant: boron, dopant concentration: 1.0 ⁇ 10 15 atoms / cm 3 ) was epitaxially grown to fabricate an epitaxial silicon wafer.
  • the peak of the concentration profile of carbon is the interface between the silicon epitaxial layer and the silicon wafer (ie, the side of the surface of the silicon wafer irradiated with cluster ions).
  • the peak concentration was 5.37 ⁇ 10 19 atoms / cm 3 at a position of 167 nm from the surface).
  • the peak of the concentration profile of hydrogen was located 167 nm from the interface between the silicon epitaxial layer and the silicon wafer, and the peak concentration was 7.36 ⁇ 10 17 atoms / cm 3 .
  • the comparative example as shown in FIGS.
  • the peak of the concentration profile of carbon is 80 nm from the interface between the silicon epitaxial layer and the silicon wafer, and the peak concentration is 8.65.
  • ⁇ was 10 19 atoms / cm 3.
  • the peak of the concentration profile of hydrogen was located 80 nm from the interface between the silicon epitaxial layer and the silicon wafer, and the peak concentration was 1.35 ⁇ 10 18 atoms / cm 3 . Therefore, the inventive example was able to form the peak position at a deeper position than the comparative example.
  • the surface of the silicon epitaxial layer of each of the invention examples and the comparative examples is intentionally contaminated with a Ni contamination solution (1.0 ⁇ 10 13 atoms / cm 2 ) by spin coating contamination method, and then 900 ° C. in a nitrogen atmosphere. Heat treatment was performed for 30 minutes. Thereafter, measurement was performed by secondary ion mass spectrometry (SIMS) to obtain a concentration profile of Ni in the depth direction. The evaluation results are shown in FIG.
  • a Ni contamination solution 1.0 ⁇ 10 13 atoms / cm 2
  • the modified layer functions as a gettering site to exhibit high gettering ability. Furthermore, in the invention example, the spread of the tail of the concentration profile of Ni to the silicon epitaxial layer is suppressed more than the comparison example because the peak positions of carbon and hydrogen are present at a deeper position than the comparison example. It was possible. From this, it can be understood that white defect defects can be suppressed more than in the comparative example if the backside illuminated solid-state imaging device is manufactured using the epitaxial silicon wafer according to the invention example.
  • the epitaxial silicon wafer which can suppress the white flaw defect in a back surface irradiation type solid-state image sensor more can be obtained, having high gettering capability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることが可能なエピタキシャルシリコンウェーハの製造方法を提供する。　本発明は、シリコンウェーハの表面１０Ａに、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオン１２を照射して、シリコンウェーハ１０内に、クラスターイオン１２の構成元素の炭素および水素が固溶してなる改質層１４を形成する第１工程と、その後、表面１０Ａ上にシリコンエピタキシャル層１６を形成する第２工程と、を有し、第１工程では、改質層１４における炭素および水素の濃度プロファイルのピークを、表面１０Ａから１５０ｎｍ超え２０００ｎｍ以内にそれぞれ位置させることを特徴とする。

Description

エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
　本発明は、エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法に関する。
　半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となるエピタキシャルシリコンウェーハに混入した金属が、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
　シリコンウェーハへの金属の混入は、主にエピタキシャルシリコンウェーハの製造工程および裏面照射型固体撮像素子の製造工程において生じる。前者のエピタキシャルシリコンウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどによって改善されてきているが十分ではない。一方、後者の裏面照射型固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、エピタキシャルシリコンウェーハの重金属汚染が懸念される。
　そのため、一般的には、エピタキシャルシリコンウェーハに金属を捕獲するためのゲッタリング層を形成することにより、エピタキシャルシリコンウェーハへの金属汚染を回避している。例えば、特許文献１には、シリコンウェーハに炭素を含むクラスターイオンを照射して、該シリコンウェーハの表面に、炭素が固溶してなる改質層を形成する第１工程と、該改質層上にシリコンエピタキシャル層を形成する第２工程と、を有することを特徴とするエピタキシャルシリコンウェーハの製造方法が記載されている。ここで、第１工程では、近接ゲッタリングを可能とするために、シリコンウェーハの表面近傍に改質層を形成することが好ましいとしている。具体的には、シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、改質層における炭素の深さ方向の濃度プロファイルのピークを位置させることが好ましいとしている。
国際公開第２０１２／１５７１６２号
　特許文献１によれば、クラスターイオンを照射することにより形成した改質層が、モノマーイオン（シングルイオン）を注入することにより形成したイオン注入層よりも高いゲッタリング能力を有する。この高いゲッタリング能力によって、裏面照射型固体撮像素子の白傷欠陥を低減することができると考えられている。しかしながら、本発明者らがその後さらに検討したところ、さらなる改善の余地があることが判明した。
　本発明は上記課題に鑑み、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることが可能なエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。また、本発明は、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを提供することを目的とする。
　本発明者らは、上記課題を解決すべく、裏面照射型固体撮像素子の製造工程について検討した。裏面照射型固体撮像素子は、例えば図３に示す工程を経て作製される。まず、裏面照射型固体撮像素子の基板となるエピタキシャルシリコンウェーハを用意する（図３（Ａ））。このシリコンエピタキシャルウェーハは、ｐ＋シリコンウェーハと、該ｐ＋シリコンウェーハの表層に形成された、クラスターイオンの構成元素である炭素が固溶してなる改質層（ゲッタリング層）と、該改質層上に形成されたｐ－シリコンエピタキシャル層と、を有する。次に、ｐ－シリコンエピタキシャル層にフォトダイオードなどのデバイスを形成した後に、ｐ－シリコンエピタキシャル層上に配線層を形成する（図３（Ｂ））。次に、エピタキシャルシリコンウェーハをアニールして、基板内に拡散した重金属を改質層に引き寄せて、デバイスを形成した領域（デバイス形成領域）の重金属の濃度を低減させる（図３（Ｃ））。次に、エピタキシャルシリコンウェーハの表裏面を反転させた後に、支持基板とエピタキシャルシリコンウェーハとの間に配線層が位置するように、支持基板とエピタキシャルシリコンウェーハを接合する（図３（Ｄ））。次に、ｐ＋シリコンウェーハを研削して除去した後に、デバイス形成領域（厚さ：３μｍ程度）が残るように、ｐ－シリコンエピタキシャル層を薄膜化する（図３（Ｅ））。以上の工程を経て、裏面照射型固体撮像素子が完成する。
　裏面照射型固体撮像素子では、ｐ－シリコンエピタキシャル層が最終的に薄膜化されるので、薄膜化する前のｐ－シリコンエピタキシャル層は、表面照射型固体撮像素子における１０μｍ程度と比較して、６μｍ程度と薄く設計されている。そのため、従来のようにシリコンウェーハの表面近傍に改質層が存在すると、改質層における炭素のピークは、ｐ－シリコンエピタキシャル層に形成されたデバイス形成領域の近くに位置することになる。このように炭素のピーク位置がデバイス形成領域に近いと、図３（Ｃ）に示すアニール後の重金属の深さ方向の濃度プロファイルは、改質層に近づくにつれて高い濃度を示すが、その濃度プロファイルの裾（テイル）はデバイス形成領域にまで広がる。これに起因して裏面照射型固体撮像素子の暗電流が増加して、白傷欠陥が生じる場合があることが判明した。
　そこで、本発明者らは、さらなる検討を進めたところ、モノマーイオンを生成するための装置として従来から用いられているバーナス型イオン源またはＩＨＣ型イオン源を用いて、ＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを生成すれば、従来と同じ照射エネルギーで比較した場合に、改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルのピークをシリコンウェーハの表面からより深い位置（１５０ｎｍ超えの位置）に形成することができ、その結果、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハが得られることを知見した。
　本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
　（１）シリコンウェーハの表面に、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを照射して、前記シリコンウェーハ内に、前記クラスターイオンの構成元素である炭素および水素が固溶してなる改質層を形成する第１工程と、
　前記第１工程の後に、前記表面上にシリコンエピタキシャル層を形成する第２工程と、を有し、
　前記第１工程では、前記改質層における前記炭素および前記水素の深さ方向の濃度プロファイルのピークを、前記シリコンウェーハの前記表面からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させることを特徴とするエピタキシャルシリコンウェーハの製造方法。
　（２）前記第１工程では、前記クラスターイオンを１７０μＡ以上のビーム電流値で照射する、上記（１）に記載のエピタキシャルシリコンウェーハの製造方法。
　（３）前記第１工程では、前記シリコンウェーハのチルト角およびツイスト角がともに０°となるように、前記クラスターイオンの照射を行う、上記（１）または（２）に記載のエピタキシャルシリコンウェーハの製造方法。
　（４）前記第１工程と前記第２工程の間に、前記シリコンウェーハの表面を洗浄する工程をさらに有する、上記（１）～（３）のいずれか一つに記載のエピタキシャルシリコンウェーハの製造方法。
　（５）シリコンウェーハと、前記シリコンウェーハ内に形成された、炭素および水素が固溶してなる改質層と、前記改質層上に形成されたシリコンエピタキシャル層と、を有し、
　前記シリコンウェーハの表面からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲に、前記改質層における前記炭素および前記水素の深さ方向の濃度プロファイルのピークがそれぞれ位置することを特徴とするエピタキシャルシリコンウェーハ。
　（６）前記炭素の深さ方向の濃度プロファイルのピーク位置と前記水素の深さ方向の濃度プロファイルのピーク位置との差が１０００ｎｍ以内である、上記（５）に記載のエピタキシャルシリコンウェーハ。
　（７）前記炭素の深さ方向の濃度プロファイルのピーク濃度と前記水素の深さ方向の濃度プロファイルのピーク濃度がともに１×１０１６ａｔｏｍｓ／ｃｍ３以上である、上記（５）または（６）に記載のエピタキシャルシリコンウェーハ。
　（８）上記（１）～（４）のいずれか一つに記載のエピタキシャルシリコンウェーハの製造方法で製造されたエピタキシャルシリコンウェーハまたは上記（５）～（７）のいずれか一つに記載のエピタキシャルシリコンウェーハのシリコンエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
　本発明によれば、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることができる。
本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する模式断面図である。 （Ａ）は、本発明の一実施形態において用いることができるイオン照射装置７０の概略図であり、（Ｂ）は、イオン源２０として、バーナス型イオン源を用いる場合の概略図であり、（Ｃ）は、イオン源２０として、ＩＨＣ型イオン源を用いる場合の概略図である。 裏面照射型固体撮像素子の製造方法を説明する模式断面図である。 ＩＨＣ型イオン源を用いて生成した複数の種類のイオンのマス値に対するビーム電流値を示すグラフである。 （Ａ）は、発明例によるエピタキシャルシリコンウェーハ１００の深さ方向の炭素および水素の濃度プロファイルを示すグラフであり、（Ｂ）は、（Ａ）に示すピーク位置近傍での拡大図である。 （Ａ）は、比較例によるエピタキシャルシリコンウェーハの深さ方向の炭素および水素の濃度プロファイルを示すグラフであり、（Ｂ）は、（Ａ）に示すピーク位置近傍での拡大図である。 発明例および比較例について、エピタキシャルシリコンウェーハの深さ方向のＮｉの濃度プロファイルを示すグラフである。
　以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ１０に対して改質層１４およびシリコンエピタキシャル層１６の厚さを誇張して示す。
　（エピタキシャルシリコンウェーハの製造方法）
　図１を参照して、本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する。本実施形態では、第１工程にて、シリコンウェーハの表面１０Ａに、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオン１２を照射して、シリコンウェーハ１０内に、クラスターイオン１２の構成元素である炭素および水素が固溶してなる改質層１４を形成する（図１（Ａ），（Ｂ））。この時、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを、シリコンウェーハの表面１０Ａ（すなわち、クラスターイオン１２を照射した側の表面）からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させる。次に、第２工程にて、当該表面１０Ａ上にシリコンエピタキシャル層１６を形成する（図１（Ｂ），（Ｃ））。図１（Ｃ）は、この製造方法によって得られたエピタキシャルシリコンウェーハ１００の模式断面図である。以下、各工程を詳細に説明する。
　［第１工程］
　図１（Ａ），（Ｂ）を参照して、第１工程では、シリコンウェーハの表面１０Ａに、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣｎＨｍ（ｎ＝１，２、ｍ＝１，２，３，４または５）のクラスターイオン１２を照射する。シリコンウェーハ１０内に注入されたクラスターイオン１２は、瞬間的に１３５０～１４００℃程度の高温状態となり融解し、その後、急速に冷却され、シリコンウェーハ１０の所定の深さ位置で、クラスターイオン１２の構成元素である炭素および水素が再結晶化する。これにより、局所的に高濃度に固溶してなる改質層１４が形成される。なお、シリコンウェーハ１０としては、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得た単結晶シリコンウェーハを使用することができる。あるいは、このような単結晶シリコンウェーハに対して、任意の不純物を添加して、ｎ型またはｐ型シリコンウェーハとしたものを用いてもよく、炭素および／または窒素を添加したものを用いてもよい。
　第１工程にて形成された改質層１４は、ゲッタリングサイトとして働き、その理由は以下のように推測される。すなわち、シリコンウェーハ１０に注入された炭素および水素は、シリコン単結晶の置換位置・格子間に高密度で局在する。そして、シリコン単結晶の平衡濃度以上で炭素および水素が固溶すると、重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認されている。つまり、平衡濃度以上に固溶した炭素および水素により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加するものと考えられる。
　ここで、本発明は、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを照射して、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを、シリコンウェーハの表面１０Ａからの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させることが重要である。以下では、バーナス型イオン源およびＩＨＣ型イオン源、ならびにこれらのイオン源を備えるイオン照射装置７０の一形態を、図２（Ａ）～（Ｃ）を参照して詳細に説明する。なお、本明細書において「クラスターイオン」とは、２種以上の原子が複数集合して塊となったクラスターであって、正または負の電荷を有するものを意味する。また、本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子の個数を意味する。
　図２（Ａ）を参照して、イオン照射装置７０は、イオン源２０と、前段加速機構３０と、質量分析機構４０と、後段加速機構５０と、照射室６０と、を有する。まず、イオン源２０にてクラスターイオンを生成して、これをイオンビームとして取り出し、前段加速機構３０に送る。次に、前段加速機構３０にて、クラスターイオンを加速（前段加速）させて、イオンビームとして取り出し、質量分析機構４０に送る。次に、質量分析機構４０にて、磁場による質量分析を行って、所定の質量を有するクラスターイオンのみをイオンビームとして取り出し、後段加速機構５０に送る。次に、後段加速機構５０にて、クラスターイオンをさらに加速（後段加速）させて、イオンビームとして取り出し、照射室６０に送る。次に、照射室６０にて、ウェーハ固定台に載置および固定されたシリコンウェーハ１０に対して、イオンビームを照射する。なお、イオンビームとは、クラスターイオンが集束し、束状に並進するビームであり、図２（Ａ）における矢印はイオンビームを表わす。
　図２（Ａ）に示すイオン源２０としては、バーナス型イオン源またはＩＨＣ（Indirectly Heated Cathode）型イオン源を用いることができる。以下では、図２（Ｂ），（Ｃ）を参照して、バーナス型イオン源またはＩＨＣ型イオン源を用いて、クラスターイオンを生成する方法をそれぞれ説明する。
　図２（Ｂ）を参照して、バーナス型イオン源２０は、アークチャンバ２１と、原料ガス導入口２２と、イオン取出口２３と、Ｕ字型のフィラメント２４と、リフレクタ２５と、電流電圧印加装置２６と、磁場発生装置２７と、真空ポンプ２８と、を有する。アークチャンバ２１は、イオン生成室を区画するチャンバである。原料ガス導入口２２は、アークチャンバ２１に設けられており、そこから原料ガスをアークチャンバ２１内に導入する。イオン取出口２３は、アークチャンバ２１に、好ましくは原料ガス導入口２２に対向する位置に設けられており、アークチャンバ２１内で生成したクラスターイオンは、前段加速機構３０によって加速される。フィラメント２４およびリフレクタ２５は、アークチャンバ２１内に互いに対向する位置に設けられている。電流電圧印加装置２６は、アークチャンバ２１の外に設けられており、アークチャンバ２１とフィラメント２４に接続されている。磁場発生装置２７は、アークチャンバ２１の外に互いに対向するように設けられている。真空ポンプ２８は、アークチャンバ２１に接続されている。
　バーナス型イオン源２０では、以下の方法によりクラスターイオンを生成する。まず、真空ポンプ２８により、アークチャンバ２１内を減圧する。次に、原料ガス導入口２２からアークチャンバ２１内に原料ガスを導入する。次に、電流電圧印加装置２６により、アークチャンバ２１に正の電圧を印加するとともに、フィラメント２４に負の電圧を印加する。次に、磁場発生装置２７により、アークチャンバ２１内に磁場を発生させる。次に、電流電圧印加装置２６によりフィラメント２４に電流を流して、フィラメント２４を加熱する。これにより、フィラメント２４から放出された熱電子ｅ-が、電場と磁場の影響を受けて、フィラメント２４とリフレクタ２７との間を往復運動し、原料ガスと高い確率で衝突する。その結果、原料ガスが高い効率で電離し、密度の高い原料ガスのプラズマが生成する。次に、生成したプラズマに含まれる原料ガスのクラスターイオンをイオンビームとしてイオン取出口２３から取り出す。
　図２（Ｃ）を参照して、ＩＨＣ型イオン源は、バーナス型イオン源と異なり、フィラメント２４が、プラズマに直接曝されないようにアークチャンバ２１の外に設けられている。さらに、カソード２９がフィラメント２４に対向するように、アークチャンバ２１の壁に設けられており、カソード２９にも電流電圧印加装置２６が接続されている。なお、その他の構成は、図２（Ｂ）を参照して説明したバーナス型イオン源と同様である。
　ＩＨＣ型イオン源２０では、以下の方法によりクラスターイオンを生成する。まず、真空ポンプ２８により、アークチャンバ２１内を減圧する。次に、原料ガス導入口２２からアークチャンバ２１内に原料ガスを導入する。次に、電流電圧印加装置２６により、アークチャンバ２１とフィラメント２４に正の電圧を印加するとともに、カソード２９に負の電圧を印加する。次に、磁場発生装置２７により、アークチャンバ２１内に磁場を発生させる。次に、電流電圧印加装置２６によりフィラメント２４に電流を流して、フィラメント２４を加熱する。これにより、フィラメント２４から放出された熱電子ｅ-が、カソード２９に衝突し、カソード２９を加熱させる。すると、カソード２９からさらなる熱電子ｅ-が発生し、この熱電子ｅ-が電場と磁場の影響を受けて、カソード２９とリフレクタ２５との間を往復運動し、原料ガスと高い確率で衝突する。その結果、原料ガスが高い効率で電離し、密度の高い原料ガスのプラズマが生成する。次に、生成したプラズマに含まれる原料ガスのクラスターイオンをイオンビームとしてイオン取出口２３から取り出す。
　なお、ＩＨＣ型イオン源は、バーナス型イオン源に比べて、高密度のプラズマ形成に対して制御性がよいので、高いビーム電流値を確保しやすく、また、フィラメント２４が直接プラズマに曝されないので長寿命である。
　原料ガスは、２－メチルペンタンや２，４ジメチルペンタンなどが挙げられる。２－メチルペンタンや２，４ジメチルペンタンは、分子構造中にＣＨ系を有しており、イオン源２０における熱電子ｅ－によってＣ＝Ｃ結合が切断される。その結果、ＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）といったクラスターサイズが小さなクラスターイオンが得られる。第１工程では、ＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを単独で、または２種以上を組み合わせて照射してもよいが、ＣＨ３を照射することが特に好ましい。ＣＨ３は、炭素に対する水素の濃度比が大きく、より多くの水素を注入することができるので、パッシベーション効果により界面準位起因の白傷欠陥をより抑制することができるからである。なお、このような特定の種類のクラスターイオンは、図２（Ａ）に示す質量分析機構４０にて、公知または任意の方法で質量分析を行うことで取り出すことができる。
　さらに、原料ガスとして、ジエチルエーテルや２プロパノールや２メチル２プロパノールやテトラヒドロピランのように酸素を含むガスを用いてもよい。酸素を含むと、アークチャンバ２１内やフィラメント２４に堆積した炭素起因の堆積物が酸素イオンによりスパッタされるので、イオン源の寿命と性能を向上させることができるからである。なお、酸素に対する炭素の組成比は２倍以上にすることが好ましい。例えば、炭素と酸素の組成比が１：１のように酸素の比率が高いと、酸素イオンがフィラメント２４を過剰にスパッタしてしまい、熱電子が発生しにくくなるおそれがあるからである。
　アークチャンバ２１内の圧力は５．０×１０－２Ｐａ以下とすることが好ましい。
　アークチャンバ２１内の電圧（アーク電圧）は４５Ｖ以上９０Ｖ以下とすることが好ましく、アークチャンバ２１内の電流（アーク電流）は１００ｍＡ以上５０００ｍＡ以下とすることが好ましい。このような電圧および電流の範囲であれば、１７０μＡ以上のビーム電流を実現することができる。
　磁場発生装置２７により発生させる外部磁場は０．５Ａ／ｍ以上１．５Ａ／ｍ以下とすることが好ましい。
　原料ガスの流量は、３ｃｃ／ｍｉｎ以上５ｃｃ／ｍｉｎ以下とすることが好ましい。３ｃｃ／ｍｉｎ以上であれば、ＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）といったクラスターサイズが小さなクラスターイオンであっても１７０μＡ以上のビーム電流値を確保することができ、５ｃｃ／ｍｉｎ以下であれば、炭化堆積物の影響によるビーム電流値低下のおそれが少ないからである。
　なお、フィラメント２４の材料は、一般的なタングステンを用いることができる。原料ガスに含まれ、かつ電離されていない炭化水素化合物とフィラメント２４の材料との反応生成物がフィラメント２４に形成されるのを抑制することで、イオン源２０を長寿命化する観点から、タンタルを用いることがより好ましい。
　このようなバーナス型イオン源やＩＨＣ型イオン源は、従来、二酸化炭素やホスフィンを原料として炭素イオンやリンイオンなどのモノマーイオンを生成するための装置として用いられており、原料ガスの分子結合を完全に切断して原子イオンを生成することを目的とした装置であるため、原料ガスの電離効率が非常に高い。本実施形態は、このように電離効率が非常に高いバーナス型イオン源やＩＨＣ型イオン源を、クラスターイオンを生成するための装置として用いる、つまり、これらのイオン源にクラスターイオンを生成するための原料ガスを導入するので、例えば従来のＣｎＨｍ（３≦ｎ≦１６、３≦ｍ≦１０）といったクラスターイオンよりもクラスターサイズが小さなクラスターイオンを１７０μＡ以上という高いビーム電流値で生成することができる。そのため、従来と同じ照射エネルギーで比較した場合に、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを従来よりも深い位置、具体的には、シリコンウェーハの表面１０Ａから１５０ｎｍ超えの位置に形成することができる。その結果、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることができる。なお、本明細書において「濃度プロファイル」とは、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）による測定で得られた深さ方向の濃度分布を意味する。これに対して、特許文献１に記載の技術は、好ましくは近接ゲッタリングを可能とする技術であり、実際には表面照射型固体撮像素子に適したゲッタリング技術である。そのため、特許文献１に記載のイオン源は、本来、ＣｎＨｍ（３≦ｎ≦１６、３≦ｍ≦１０）といったクラスターサイズが大きなクラスターイオンを生成することを目的とした装置であり、イオン源のチャンバ内ではプラズマが発生しない。したがって、クラスターサイズが小さなクラスターイオンを高いビーム電流値で生成することは技術的に困難である。
　クラスターイオンの加速エネルギーは、前段加速機構３０では３０ｋｅＶ／Ｃｌｕｓｔｅｒ以上４０ｋｅＶ／Ｃｌｕｓｔｅｒ以下とすることが好ましい。後段加速機構５０では、４０ｋｅＶ／Ｃｌｕｓｔｅｒ以上９７０ｋｅＶ／Ｃｌｕｓｔｅｒ以下とすることが好ましい。前段加速機構３０および後段加速機構５０による加速エネルギーが合計で７０ｋｅＶ／Ｃｌｕｓｔｅｒ以上であれば、炭素および水素の濃度プロファイルのピークをシリコンウェーハ表面１０Ａから深さが１５０ｎｍ以上にそれぞれ位置させることができ、９７０ｋｅＶ／Ｃｌｕｓｔｅｒ以下であれば、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークを、シリコンウェーハの表面１０Ａからの深さが２０００ｎｍ以内の範囲にそれぞれ位置させることができるからである。なお、本実施形態では、後段加速機構５０通過後の加速エネルギーがシリコンウェーハ１０に対するクラスターイオンの照射エネルギーとなる。
　クラスターイオンのドーズ量は、以下の範囲になるように、ビーム電流値やイオン照射時間を制御することにより調整することができる。本実施形態では、イオン源２０にて１７０μＡ以上という高いビーム電流値が得られるので、イオン照射時間は、従来のクラスターイオンの照射に比べて短く設定することができる。例えば、ドーズ量を１．０×１０１５ａｔｏｍｓ／ｃｍ２として、ＣＨ３のクラスターイオンを照射する場合、イオン照射時間は１８０ｓ～２１２０ｓの範囲から調整することができる。そのため、クラスターイオン照射に伴う、シリコンウェーハの表面１０Ａのダメージを抑制することができ、サイズ１５０ｎｍ以上のエピタキシャル欠陥を１０個／ウェーハ以下に抑制することができる。ドーズ量は１×１０１３ａｔｏｍｓ／ｃｍ２以上１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることが好ましく、５×１０１３ａｔｏｍｓ／ｃｍ２以下とすることがより好ましい。１×１０１３ａｔｏｍｓ／ｃｍ２以上であれば、炭素および水素の深さ方向の濃度プロファイルのピーク濃度をともに１×１０１６ａｔｏｍｓ／ｃｍ３以上にすることができるので、より高いゲッタリング能力を得ることができ、１×１０１６ａｔｏｍｓ／ｃｍ２以下であれば、エピタキシャル欠陥が発生するおそれがないからである。
　クラスターイオンの照射においては、シリコンウェーハの表面１０Ａの法線とイオンビームとがなす角度で定義されるチルト角を０°とすることが好ましく、シリコンウェーハ１０をその中心まわりに基準位置（ノッチ）から回転させた角度で定義されるツイスト角を０°とすることが好ましい。クラスターイオンの照射に伴うシリコンウェーハの表面１０Ａのダメージを抑制することができるので、エピタキシャル欠陥を１０個／ウェーハ以下に抑制することができるからである。
　［第２工程］
　図１（Ｂ），（Ｃ）を参照して、第２工程では、化学気相成長（ＣＶＤ：chemical vapor deposition）法により、シリコンウェーハ１０の表面のうち改質層を形成した側の表面１０Ａ（すなわち、クラスターイオン１２を照射した側の表面）上にシリコンエピタキシャル層１６を一般的な条件で形成する。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどの原料ガスをチャンバ内に導入し、１０００℃以上１１５０℃以下で、シリコンエピタキシャル層１６をエピタキシャル成長させる。シリコンエピタキシャル層１６の厚さは、１μｍ以上１０μｍ以下とすることが好ましい。１μｍ以上であれば、シリコンウェーハから外方拡散したドーパントにより、シリコンエピタキシャル層の抵抗率が変化するおそれもなく、１０μｍ以下であれば、固体撮像素子の分光感度特性に影響が生じるおそれがないからである。特に、シリコンエピタキシャル層１６の一部を、裏面照射型固体撮像素子を製造するためのデバイス形成領域とする場合には、シリコンエピタキシャル層１６の厚さは３μｍ以上６μｍ以下とすることがより好ましい。
　以上、本実施形態を例にして本発明のエピタキシャルシリコンウェーハの製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
　例えば、第１工程と第２工程との間に、シリコンウェーハの表面１０ＡをＳＣ－１洗浄（例えば、体積比でＨ２Ｏ：Ｈ２Ｏ２：ＮＨ４ＯＨ＝５：１：１の溶液）やＳＣ－２洗浄（例えば、体積比でＨ２Ｏ：Ｈ２Ｏ２：ＨＣｌ＝６：１：１の溶液）を行う工程を有してもよい。これにより表面１０Ａのパーティクルや重金属を除去することができるからである。
　（エピタキシャルシリコンウェーハ）
　図１（Ｃ）を参照して、上記製造方法によって得られるエピタキシャルシリコンウェーハ１００について説明する。エピタキシャルシリコンウェーハ１００は、シリコンウェーハ１０と、シリコンウェーハ１０内に形成された、炭素および水素が固溶してなる改質層１４と、改質層１４上に形成されたシリコンエピタキシャル層１６と、を有する。また、シリコンウェーハの表面１０Ａからの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲に、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークがそれぞれ位置することを特徴とする。
　エピタキシャルシリコンウェーハ１００によれば、以下の作用効果が得られる。すなわち、エピタキシャルシリコンウェーハ１００は、クラスターイオン１２の構成元素である炭素および水素の析出領域を局所的かつ高濃度にすることができるので、高いゲッタリング能力を有する。また、エピタキシャルシリコンウェーハ１００は、シリコンウェーハの表面１０Ａからの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲に、改質層１４における炭素および水素の深さ方向の濃度プロファイルのピークがそれぞれ位置する。そのため、裏面照射型固体撮像素子における白傷欠陥をより抑制することができる。
　改質層１４は、ＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンの構成元素が固溶しているので、クラスターイオンを構成する元素種、および原子個数から、炭素の深さ方向の濃度プロファイルのピーク位置と水素の深さ方向の濃度プロファイルのピーク位置との差を１０００ｎｍ以内とすることができる。
　より高いゲッタリング能力を得る観点から、炭素の深さ方向の濃度プロファイルのピーク濃度と水素の深さ方向の濃度プロファイルのピーク濃度がともに１×１０１６ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
　以上、本実施形態を例にして本発明のエピタキシャルシリコンウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
　（固体撮像素子の製造方法）
　本発明の一実施形態による裏面照射型固体撮像素子の製造方法は、上記エピタキシャルシリコンウェーハの製造方法で製造されたエピタキシャルシリコンウェーハまたは上記エピタキシャルシリコンウェーハ、すなわちエピタキシャルシリコンウェーハ１００の表面に位置するシリコンエピタキシャル層１６に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生をさらに抑制することができる。
　（発明例）
　［クラスターイオンの生成］
　原料ガスを２－メチルペンタンとして、図２（Ｃ）に示すＩＨＣ型イオン源（日新イオン機器社製、型番：ＩＭＰＨＥＡＴ）を用いて、イオンを生成した。アークチャンバ内の圧力を２．２×１０－２Ｐａ、アークチャンバの電圧を７６Ｖとし、電流を２２００ｍＡとし、外部磁場を０．６Ａ／ｍとし、原料ガスの流量を４．０ｃｃ／ｍｉｎとした。
　ここで、図２（Ａ）に示す質量分析機構を用いて、ＩＨＣ型イオン源で生成したイオンの質量を分析した。分析結果を図４に示す。図４に示すマス値（ＡＭＵ）１５に該当するフラグメントがＣＨ３のクラスターイオンであり、マス値（ＡＭＵ）２６に該当するフラグメントがＣ２Ｈ２のクラスターイオンある。ＣＨ３のビーム電流値は３２５μＡであり、Ｃ２Ｈ２のビーム電流値は２５０μＡであった。したがって、ＩＨＣ型イオン源を用いて、従来よりもクラスターサイズが小さなクラスターイオンを１７０μＡ以上という高いビーム電流値で生成することができることを確認した。なお、図４に示すＣＨ３やＣ２Ｈ２以外のフラグメントは、水素や炭素の原子イオンまたは単原子や分子イオンなどである。
　［エピタキシャルシリコンウェーハの作製］
　上記の条件で生成したイオンの中からＣＨ３のクラスターイオンを取り出し、これをｐ型シリコンウェーハ１０（厚さ：７２５μｍ、ドーパント：ボロン、ドーパント濃度：８．５×１０１８ａｔｏｍｓ／ｃｍ３）の表面に照射して（図１（Ａ））、シリコンウェーハ内に、クラスターイオンの構成元素である炭素および水素が固溶してなる改質層１４を形成した（図１（Ｂ））。ドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２とし、前段加速および後段加速の合計の照射エネルギーは８０ｋｅＶ／Ｃｌｕｓｔｅｒとし、チルト角は０°とし、ツイスト角は０°とした。
　次に、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、ジクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハの表面のうち改質層を形成した側の表面上にシリコンエピタキシャル層（厚さ：６μｍ）、ドーパント：ボロン、ドーパント濃度：１．０×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させ、本発明に従うエピタキシャルシリコンウェーハ１００を作製した（図１（Ｃ））。
　（比較例）
　［クラスターイオンの生成］
　原料ガスをシクロヘキサンとして、クラスターイオン発生装置（日新イオン機器社製、型番：ＣＬＡＲＩＳ）を用いて、Ｃ３Ｈ５のクラスターイオンを生成した。なお、クラスターイオンのビーム電流値は８５０μＡであった。
　［エピタキシャルシリコンウェーハの作製］
　このクラスターイオンをｐ型シリコンウェーハ（厚さ：７２５μｍ、ドーパント：ボロン、ドーパント濃度：８．５×１０１８ａｔｏｍｓ／ｃｍ３）の表面に照射して、シリコンウェーハの表面に、クラスターイオンの構成元素である炭素および水素が固溶してなる改質層を形成した。ドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２とし、照射エネルギーは８０ｋｅＶ／Ｃｌｕｓｔｅｒとし、チルト角は０°とし、ツイスト角は０°とした。
　次に、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、ジクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハの表面のうち改質層を形成した側の表面上にシリコンエピタキシャル層（厚さ：６μｍ）、ドーパント：ボロン、ドーパント濃度：１．０×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させ、エピタキシャルシリコンウェーハを作製した。
　（評価方法および評価結果）
　まず、各発明例および比較例について、二次イオン質量分析法（ＳＩＭＳ）により測定を行い、照射元素である炭素および水素の深さ方向の濃度プロファイルを得た。評価結果を図５（Ａ），（Ｂ）及び図６（Ａ），（Ｂ）に示す。
　発明例では、図５（Ａ），（Ｂ）に示すように、炭素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面（すなわちシリコンウェーハの表面のうちクラスターイオンを照射した側の表面）から１６７ｎｍの位置にあり、ピーク濃度は５．３７×１０１９ａｔｏｍｓ／ｃｍ３であった。また、水素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面から１６７ｎｍの位置にあり、ピーク濃度は７．３６×１０１７ａｔｏｍｓ／ｃｍ３であった。一方、比較例では、図６（Ａ），（Ｂ）に示すように、炭素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面から８０ｎｍの位置にあり、ピーク濃度は８．６５×１０１９ａｔｏｍｓ／ｃｍ３であった。また、水素の濃度プロファイルのピークは、シリコンエピタキシャル層とシリコンウェーハとの界面から、８０ｎｍの位置にあり、ピーク濃度は１．３５×１０１８ａｔｏｍｓ／ｃｍ３であった。したがって、発明例はピーク位置を比較例よりも深い位置に形成することができていた。
　次に、各発明例および比較例のシリコンエピタキシャル層の表面をＮｉ汚染液（１．０×１０１３ａｔｏｍｓ／ｃｍ２）でスピンコート汚染法により故意に汚染した後に、窒素雰囲気下で９００℃、３０分の熱処理を行った。その後、二次イオン質量分析法（ＳＩＭＳ）により測定を行い、Ｎｉの深さ方向の濃度プロファイルを得た。評価結果を図７に示す。
　図７に示すように、各発明例および比較例とも、改質層がゲッタリングサイトとして機能することによって、高いゲッタリング能力を発揮することを確認することができた。さらに、発明例では、炭素および水素のピーク位置が比較例よりも深い位置に存在していたことに起因して、Ｎｉの濃度プロファイルの裾のシリコンエピタキシャル層への広がりを比較例よりも抑制することができていた。このことから、発明例によるエピタキシャルシリコンウェーハを用いて裏面照射型固体撮像素子を作製すれば、白傷欠陥を比較例よりも抑制することができることがわかる。
　本発明によれば、高いゲッタリング能力を有しつつ、裏面照射型固体撮像素子における白傷欠陥をより抑制することができるエピタキシャルシリコンウェーハを得ることができる。
　１００　エピタキシャルシリコンウェーハ
　１０　シリコンウェーハ
　１０Ａ　シリコンウェーハの表面
　１２　クラスターイオン
　１４　改質層
　１６　シリコンエピタキシャル層
　２０　イオン源
　２１　アークチャンバ
　２２　原料ガス導入口
　２３　イオン取出口
　２４　フィラメント
　２５　リフレクタ
　２６　電流電圧印加装置
　２７　磁場発生装置
　２８　真空ポンプ
　２９　カソード
　３０　前段加速機構
　４０　質量分析機構
　５０　後段加速機構
　６０　照射室
　７０　イオン照射装置

Claims (8)

  1. 　シリコンウェーハの表面に、バーナス型イオン源またはＩＨＣ型イオン源を用いて生成したＣｎＨｍ（ｎ＝１または２、ｍ＝１，２，３，４または５）のクラスターイオンを照射して、前記シリコンウェーハ内に、前記クラスターイオンの構成元素である炭素および水素が固溶してなる改質層を形成する第１工程と、
    　前記第１工程の後に、前記表面上にシリコンエピタキシャル層を形成する第２工程と、を有し、
    　前記第１工程では、前記改質層における前記炭素および前記水素の深さ方向の濃度プロファイルのピークを、前記シリコンウェーハの前記表面からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲にそれぞれ位置させることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 　前記第１工程では、前記クラスターイオンを１７０μＡ以上のビーム電流値で照射する、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 　前記第１工程では、前記シリコンウェーハのチルト角およびツイスト角がともに０°となるように、前記クラスターイオンの照射を行う、請求項１または２に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 　前記第１工程と前記第２工程の間に、前記シリコンウェーハの表面を洗浄する工程をさらに有する、請求項１～３のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  5. 　シリコンウェーハと、前記シリコンウェーハ内に形成された、炭素および水素が固溶してなる改質層と、前記改質層上に形成されたシリコンエピタキシャル層と、を有し、
    　前記シリコンウェーハの表面からの深さが１５０ｎｍ超え２０００ｎｍ以内の範囲に、前記改質層における前記炭素および前記水素の深さ方向の濃度プロファイルのピークがそれぞれ位置することを特徴とするエピタキシャルシリコンウェーハ。
  6. 　前記炭素の深さ方向の濃度プロファイルのピーク位置と前記水素の深さ方向の濃度プロファイルのピーク位置との差が１０００ｎｍ以内である、請求項５に記載のエピタキシャルシリコンウェーハ。
  7. 　前記炭素の深さ方向の濃度プロファイルのピーク濃度と前記水素の深さ方向の濃度プロファイルのピーク濃度がともに１×１０１６ａｔｏｍｓ／ｃｍ３以上である、請求項５または６に記載のエピタキシャルシリコンウェーハ。
  8. 　請求項１～４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法で製造されたエピタキシャルシリコンウェーハまたは請求項５～７のいずれか一項に記載のエピタキシャルシリコンウェーハのシリコンエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
PCT/JP2018/031435 2017-12-26 2018-08-24 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 WO2019130653A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/956,232 US11245014B2 (en) 2017-12-26 2018-08-24 Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state imaging device
KR1020207009158A KR102393269B1 (ko) 2017-12-26 2018-08-24 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN201880083648.6A CN111771265B (zh) 2017-12-26 2018-08-24 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017249862A JP6812962B2 (ja) 2017-12-26 2017-12-26 エピタキシャルシリコンウェーハの製造方法
JP2017-249862 2017-12-26

Publications (1)

Publication Number Publication Date
WO2019130653A1 true WO2019130653A1 (ja) 2019-07-04

Family

ID=67066804

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/031435 WO2019130653A1 (ja) 2017-12-26 2018-08-24 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法

Country Status (6)

Country Link
US (1) US11245014B2 (ja)
JP (1) JP6812962B2 (ja)
KR (1) KR102393269B1 (ja)
CN (1) CN111771265B (ja)
TW (1) TWI700734B (ja)
WO (1) WO2019130653A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
CN113249684B (zh) * 2021-04-16 2023-05-16 杭州电子科技大学 一种高密度功能团簇材料及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283459A (ja) * 2008-05-16 2009-12-03 Semequip Inc マルチモードイオン源
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521295B (en) 1999-12-13 2003-02-21 Semequip Inc Ion implantation ion source, system and method
JP5159005B2 (ja) * 2000-01-20 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090124065A1 (en) * 2007-11-13 2009-05-14 Varian Semiconductor Equipment Associates, Inc. Particle beam assisted modification of thin film materials
JP2009200231A (ja) * 2008-02-21 2009-09-03 Sumco Corp エピタキシャルウェーハ及びその製造方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP5673811B2 (ja) 2011-05-13 2015-02-18 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US20130341761A1 (en) * 2012-06-20 2013-12-26 Ashwini K. Sinha Methods for extending ion source life and improving ion source performance during carbon implantation
JP6442817B2 (ja) * 2013-08-20 2018-12-26 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6516957B2 (ja) 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6493104B2 (ja) * 2015-09-03 2019-04-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6459948B2 (ja) 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6508030B2 (ja) 2015-12-17 2019-05-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283459A (ja) * 2008-05-16 2009-12-03 Semequip Inc マルチモードイオン源
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Also Published As

Publication number Publication date
TW201929053A (zh) 2019-07-16
KR102393269B1 (ko) 2022-04-29
JP6812962B2 (ja) 2021-01-13
CN111771265A (zh) 2020-10-13
CN111771265B (zh) 2024-02-02
US11245014B2 (en) 2022-02-08
KR20200044930A (ko) 2020-04-29
US20210083058A1 (en) 2021-03-18
TWI700734B (zh) 2020-08-01
JP2019117832A (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
US9847370B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US20200127043A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
US20200127044A1 (en) Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
WO2019130653A1 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015216327A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP7095725B2 (ja) エピタキシャルシリコンウェーハ
CN110223907B (zh) 半导体外延晶片的制造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
JP6930459B2 (ja) 半導体エピタキシャルウェーハの製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18895274

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20207009158

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18895274

Country of ref document: EP

Kind code of ref document: A1