JPH11251250A - 化合物半導体基板 - Google Patents

化合物半導体基板

Info

Publication number
JPH11251250A
JPH11251250A JP4702398A JP4702398A JPH11251250A JP H11251250 A JPH11251250 A JP H11251250A JP 4702398 A JP4702398 A JP 4702398A JP 4702398 A JP4702398 A JP 4702398A JP H11251250 A JPH11251250 A JP H11251250A
Authority
JP
Japan
Prior art keywords
substrate
compound semiconductor
group
layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4702398A
Other languages
English (en)
Other versions
JP3592922B2 (ja
Inventor
Hisashi Higuchi
永 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4702398A priority Critical patent/JP3592922B2/ja
Publication of JPH11251250A publication Critical patent/JPH11251250A/ja
Application granted granted Critical
Publication of JP3592922B2 publication Critical patent/JP3592922B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板上に第III −V族化合物半導体
層をエピタキシャル成長させると、シリコン基板の表面
部に第V族元素が侵入拡散して低抵抗化したり、化合物
半導体層の結晶性が損なわれるという問題があった。 【解決手段】 第IV族元素から成る基板上に、第III −
V 族元素から成る化合物半導体層をエピタキシャル成長
させた化合物半導体基板において、前記第IV族元素から
成る基板が1×102 Ω・cm以上の高抵抗基板であ
り、且つその一主面側に第III 族元素を含有する不純物
含有領域を1〜500nmの深さで有し、この領域にお
ける前記第III 族元素の原子濃度が前記第IV族元素から
成る基板の表面側で1×1017atoms・cm-3以上
となり、裏面側で1×1017atoms・cm-3以下と
なるような濃度勾配を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、周期表第IV族の単
一元素から成る基板上に、周期表第III −V 族元素から
成る化合物半導体層を形成した化合物半導体基板に関
し、特に電子素子、光素子、光電子素子、およびこれら
の集積回路に用いられる化合物半導体基板に関する。
【0002】
【従来の技術】ガリウム砒素のような第III −V 族の化
合物半導体を用いた電子デバイスは、シリコン半導体を
用いたデバイスより高速・高周波域で動作することが可
能であるため、マイクロ波デバイスやミリ波デバイスな
どの電子素子、或いはLED(発光ダイオード)やLD
(レーザーダイオード)などの光デバイスへの利用が拡
大している。
【0003】ところが、化合物半導体のみから成るバル
ク状の化合物半導体基板は、口径が未だ3〜4インチ、
大きくても5〜6インチ程度と小さく、しかも高価格で
あり、6〜8インチ、さらには12インチといった大口
径化が達成されて低価格なシリコン基板と比較して、そ
の上に形成される半導体装置の量産化と今後の展開を困
難としている。
【0004】そこで、注目されているのがシリコン基板
上に化合物半導体層をヘテロエピタキシャル成長させた
化合物半導体基板である。化合物半導体をシリコン基板
上にエピタキシャル成長させることで、半導体基板の大
口径化と低コスト化が可能となる。また、化合物半導体
層をシリコン基板上に形成した半導体基板は、機械的強
度に優れ、且つ熱伝導性が高いため、放熱性に優れた半
導体装置になるなどの特徴を有する。さらに、ガリウム
砒素などの化合物半導体材料は、優れた光学特性と電気
特性を併せ持つため、MESFET(金属半導体電界効
果トランジスタ)やHEMT(高電子移動度トランジス
タ)などの電子素子とLEDやLDなどの光素子とを同
一基板上に作製した光・電子混成デバイスを実現するこ
とも可能になる。
【0005】化合物半導体層をシリコン基板上に形成し
た半導体基板は、このような多くのメリットを持つ反
面、化合物半導体層をシリコン基板上にエピタキシャル
成長させる際に、その前処理としてシリコン基板の表面
を高温下でアルシンガス(AsH3 )の雰囲気に曝して
酸化膜を除去することから、図8に示すように、シリコ
ン基板1内へ砒素原子(As)が侵入拡散するととも
に、化合物半導体層の成長初期における基板温度が高い
ために、シリコン基板1内に砒素原子(As)が侵入拡
散し、これがシリコン基板1に対してドーパントとなっ
てシリコン基板1の表面部が低抵抗化してシリコン基板
1の表面領域に低抵抗層1cが形成され、この半導体基
板を用いたデバイス特性が劣化するという問題があっ
た。
【0006】すなわちシリコン基板1の表面に低抵抗層
1cが形成されると、図9に示すように、シリコン基板
1上にバッファ層として機能する第lの化合物半導体層
3、活性層もしくは動作層として機能する第2の化合物
半導体層4、さらにコンタクト層として機能する第3の
化合物半導体層5を形成して、この第2の化合物半導体
層4をデバイスの動作層とする場合、シリコン基板1の
表面領域の低抵抗層1cがこの第1の化合物半導体層3
およびシリコン基板1の高抵抗バルク部1bよりも低抵
抗となるため、第2の化合物半導体層4を動作層とする
デバイスの特性を劣化させたり、デバイス間の素子分離
が不十分となって素子の複合形成や集積化が困難にな
る。
【0007】例えば、ソース接地型のFETでは、ピン
チオフ特性の低下、しきい値のシフト、ドレインコンダ
クタンスの増加、さらにはゲート入力静電容量Cgp、
ドレイン出力静電容量Cdp、ドレインソース間静電容
量Cdsなどの増加を起こし、素子の高周波特性を低下
させる。また、素子を高集積化した場合、素子間のリー
ク電流の発生などによって素子の分離特性が低下し、集
積回路の動作不良、消費電力の増加、遅延時間の増加な
ど、性能を低下させる。
【0008】このようなシリコン基板1の表面領域の低
抵抗層1cによるデバイスへの悪影響を軽減もしくは無
くすために、従来から幾つかの技術が開示されている。
【0009】例えば特開平9−213635号公報で
は、化合物半導体層を成長させるためのシリコン基板と
して酸素誘起積層欠陥密度が一定値以下に制御されたシ
リコン基板を使用することにより、シリコン基板とその
上の化合物半導体層との間における元素の相互拡散を抑
止して、シリコン基板1の表面部に低抵抗層が形成され
ることを抑制することが開示されている。すなわち、化
合物半導体層をシリコン基板上にエピタキシャル成長さ
せる前に、このシリコン基板を1200℃程度で高温ア
ニールして、シリコン基板表面の結晶性を改善すること
により、結晶欠陥を伝わる第V族元素の侵入拡散を阻止
しようとするものである。
【0010】また本公報では、シリコン基板上に化合物
半導体を成長させる際、化合物半導体のV族原料ガスと
してAsやPでなくアンチモンSbを含む原料ガスを用
いることにより、シリコン基板1の表面部に低抵抗層が
形成されることを抑制することが開示されている。すな
わち、化合物半導体のV族元素として、シリコン中にお
ける固溶限界が低いアンチモンSbを成長することで、
シリコン基板へのAsやPなどのV族元素の侵入拡散を
抑止しようとするものである。
【0011】また、特開平8−3 35695号公報で
は、化合物半導体薄膜を成長させるための基板として、
Fe、Co、Cr、Ti、Auなどの深いエネルギー準
位を形成する不純物をドープしたシリコン基板を用いた
り、窒化ガリウムのような窒素(N)を第V族元素とす
る第III −V 族化合物半導体層をシリコン基板上に形成
して、化合物半導体膜をエピタキシャル成長させること
によって、シリコン基板の表面が低抵抗化することを防
止することが開示されている。すなわち、シリコン基板
の表面領域に拡散した砒素などを深いエネルギー準位で
捕獲することによって自由キャリアとなることを防止し
たり、拡散しても室温ではシリコン基板中でキャリアを
発生しない窒素を第V族元素とするバリア層を設けて、
有害な砒素の拡散を防止するものである。
【0012】
【発明が解決しようとする課題】しかしながら、上記
のごとくシリコン基板表面の酸素誘起積層欠陥の密度を
一定値以下に制御したとしても、シリコン基板上にGa
Asなどの化合物半導体を成長する場合、シリコン中に
おける固溶限界が高いAs元素などは、シリコン基板へ
の侵入拡散が強くこれを完全に抑止することは困難であ
る。さらに上記のごとくシリコン中における固溶限界が
低いアンチモンSb元素を含む化合物半導体をシリコン
基板上に成長することは、基板と成長層との格子定数差
や熱膨張係数差などを大きくすることになり、成長層の
結晶性に問題を起こし易い。
【0013】また、上記 のごとくシリコン基板の表面
に深いエネルギー準位を形成するFeなどの不純物を高
濃度にドープすると、シリコン基板の表面を動作層とす
るデバイスはもやは形成できなくなり、またその上にエ
ピタキシャル成長させた極薄の動作層は、基板の深いエ
ネルギー準位を形成する高濃度不純物の影響を受けてお
り、この層を動作層とするデバイスを形成すると、電子
移動度が低下し、化合物半導体デバイス本来の特性であ
る高速動作性などの特性が発揮できないといった問題を
誘発する。
【0014】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、シリコン基板上にエピタキ
シャル成長させる化合物半導体基板において、シリコン
基板の表面部が低抵抗化したり、化合物半導体層の結晶
性が損なわれることを解消した化合物半導体基板を提供
することを目的とするものである。
【0015】
【問題点を解決するための手段】上記目的を達成するた
めに、請求項1に係る化合物半導体基板では、周期表第
IV族元素から成る基板上に、周期表第III −V 族元素か
ら成る化合物半導体層をエピタキシャル成長させた化合
物半導体基板において、前記周期表第IV族元素から成る
基板が1×102 Ω・cm以上の高抵抗基板であり、且
つその一主面側に周期表第III 族元素を含有する不純物
含有領域を1〜500nmの深さで有し、この領域にお
ける前記周期表第III 族元素の原子濃度が前記周期表第
IV族元素から成る基板の表面側で1×1017atoms
・cm-3以上となり、裏面側で1×1017atoms・
cm-3以下となるような濃度勾配を有することを特徴と
する。
【0016】また、請求項2に係る発明では、周期表第
IV族元素から成る基板上に、周期表第III −V 族元素か
ら成る化合物半導体層をエピタキシャル成長させた化合
物半導体基板において、前記周期表第IV族元素から成る
基板が1×102 Ω・cm以上の高抵抗基板であり、且
つその一主面上に周期表第IV族元素から成り、且つ周期
表第III 族元素を含有するエピタキシャル成長層を1〜
500nmの厚みで有し、この成長層における前記周期
表第III 族元素の原子濃度がこのエピタキシャル成長層
の表面側で1×1017atoms・cm-3以上となり、
裏面側で1×1017atoms・cm-3以下となるよう
な濃度勾配を有することを特徴とする。
【0017】
【作用】周期表第IV族の単一元素から成る基板上に、第
III −V 族元素から成る化合物半導体層をエピタキシャ
ル成長させる場合、その成長に先立ってまず基板表面の
酸化膜を除去する。この酸化膜の除去は、基板を900
〜1000℃で加熱しながら水素キャリアガスとアルシ
ン(AsH3 )ガスを成長炉内に導入することによって
行う。次いで、基板温度を500〜600℃および60
0〜700℃に下げて第III −V族の原料ガスを成長炉
に導入して目的とする化合物半導体膜3および4を成長
させる化合物半導体膜の成長工程に入る。
【0018】このような基板表面の酸化膜除去工程や化
合物半導体膜の成長工程において、砒素(As)などの
第V族元素が原料ガス中から第IV族元素から成る基板中
に拡散し、基板表面の電気抵抗を低下させる。これは、
基板表面が高抵抗(比抵抗が1×102 〜105 Ω・c
m程度)であるI型もしくは弱いN型半導体から、低抵
抗である強いN型半導体に変化するためである。
【0019】周知のように、シリコン基板中に砒素原子
が侵入してシリコン原子と置換する場合、砒素原子はシ
リコンに対して浅いエネルギー準位を形成するため、微
量のドーピング量でも効率よく活性化して電子キャリア
を生み出し、容易に低抵抗化する。
【0020】このように基板のシリコン原子が砒素原子
と置換した場合、他のシリコン原子と置換して浅いエネ
ルギー準位を形成する硼素原子のような第III 族元素に
よって補償するとこの領域を高抵抗化することができ
る。
【0021】これをプロセスで言い換えると、シリコン
基板の表面部に硼素などの第III 族元素を予めドーピン
グしてP型化した不純物含有領域を形成しておき、その
後にガリウム砒素などの化合物半導体層をエピタキシャ
ル成長させる。
【0022】化合物半導体膜の成長工程で基板の表面部
に侵入する砒素原子の量と分布に沿って、補償用の第II
I 族原子を予め拡散した不純物含有領域を形成しておく
と、P型化とN型化とが打ち消しあって高低抗化するこ
とができる。
【0023】基板の表面部の電気抵抗の低下は、基板の
表面側と内側とでは異なる。これは、基板の表面領域に
拡散した砒素原子の拡散濃度は、表面側で高く、内側に
入るにしたがって低くなる。従って、侵入拡散した砒素
原子の濃度に応じて、補償する元素の原子濃度が不純物
含有領域における基板の表面側と内側とで異ならしめる
のが、基板の表面部全体を高抵抗化するのに都合がよ
い。すなわち、基板の表面部に侵入拡散した砒素の原子
密度のデプスプロファイルと予め基板の表面部にドーピ
ングする補償用元素の原子密度のデプスプロファイルと
をほぼ同じにする。
【0024】また、基板の表面部に補償用元素を予め拡
散した不純物含有領域を形成しておく場合に限らず、基
板の表面に補償用元素を含有する別の層を設けて、化合
物半導体層の成長工程で侵入拡散するであろう砒素原子
と打ち消すようにしてもよい。
【0025】これを別のプロセスで言い換えると、シリ
コン基板の表面上に、第IV族の単一元素から成る表面エ
ピタキシャル成長層(以下、表面エピ層という)を形成
し、この表面エピ層を形成するための原料ガスと同時に
第III 族の硼素などの不純物が入ったドーピングガスを
流してP型化しておいて、この後にガリウム砒素などの
化合物半導体層をさらにエピタキシャル成長させると、
砒素などの不純物が表面エピ層に侵入拡散してN型化す
る。このとき、表面エピ層に侵入拡散する予定の砒素原
子の量と分布に沿って、表面エピ層に予め拡散しておく
補償用の第III族元素の原子密度と分布とをほぼ同じに
することで、P型化とN型化とが打ち消しあって高抵抗
化できる。
【0026】すなわち、表面エピ層に侵入拡散する砒素
原子の原子密度のデプスプロファイルと表面エピ層に予
めドーピングする補償用の第III 族元素の原子密度のデ
プスプロファイルとをほぼ同じにする。
【0027】
【発明の実施の形態】以下、本発明の実施形態を添付図
面に基づき詳細に説明する。図1は本発明に係る化合物
半導体装置の一実施形態を示す断面図であり、1は第IV
族元素から成る基板、3は基板上に形成される化合物半
導体層である。基板1は、表面側から不純物をドーピン
グして形成された不純物含有領域1aと、本来の高抵抗
バルク部1bから成る。
【0028】一般に、化合物半導体層3を形成するため
の基板1としては、シリコンやゲルマニウムなどの第IV
族元素から成る基板が用いられる。
【0029】この第IV族元素から成る基板1としては、
(100)面が<011>方向に2〜7°傾斜した基板
などが好適に用いられる。この第IV族元素から成る基板
1は、1×102 〜105 Ω・cm程度の高抵抗基板が
望ましい。
【0030】基板1の表面の不純物含有領域1aを形成
するための不純物ドーピング方法としては、シリコン集
積回路製造プロセスでよく知られた不純物原子を熱的に
侵入拡散する拡散法と、不純物をイオン化して加速して
基板の内部に打込むイオン注入法がある。拡散法は、拡
散源として不純物を含むガラス層(ドープドオキサイド
層)を開管法、塗布法、CVD法などでシリコン基板1
の表面に形成し、このガラス層を除去した後、再度高温
で熱処理を行い(ドライブイン)、所望の分布を有する
拡散層を得る。この二段階拡散により、接合深さや表面
濃度の制御が可能である。イオン注入法は、硼素などの
不純物をイオン化し、これを加速して基板に注入するも
ので、高濃度注入では基板に損傷を与えるため、アニー
ル処理が必要である。
【0031】図2は、通常の化合物半導体層の形成方法
における基板1の表面から深さX0まで侵入拡散する砒
素(As)原子の原子濃度のデプスプロファイルであ
る。通常の化合物半導体層の形成方法における拡散深さ
X0の代表的な値はX0=200nmであり、最表面の
原子濃度が〜1018atoms・cm-3のオーダーであ
る。この拡散深さおよび最表面の原子濃度は化合物半導
体層の形成条件によりかなり変化し、拡散深さは最小1
nmから最大500nm程度、最表面の願誌濃度は最小
1×1017atoms・cm-3から1×1020atom
s・cm-3程度の変化が考えられる。この砒素のデプス
プロファイルと同様に硼素などの第III 族の補償元素を
注入しておけばよい。すなわち、1nm〜500nmの
間の深さで、基板の表面側が1×1017atoms・c
-3以上となり、裏面側が1×1017atoms・cm
-3以下となるような濃度勾配を有するように注入する。
なお、この傾斜濃度は、図3に示すように不純物含有領
域1aの膜厚と比例的に、また図4に示すように多段的
に、さらに図5に示すように二段階的に減少するように
形成してもよい。
【0032】基板1上には、図1に示すように、第III
−V 族元素から成る化合物半導体層3が形成される。こ
のような化合物半導体層3には、GaAs、AlGaA
s、InGaAs、InGaAsP、InP、InGa
P、AlGaI nPなどがある。このような化合物半導
体層3は、基板上1に一層、もしくは複数層形成され
る。形成される化合物半導体層3などの厚みは使用目的
に応じて種々設定されるが、通常は0.1〜4μm程度
である。
【0033】このような化合物半導体層3などは、有機
金属材料を加熱して分解して、他の有機金属材料の構成
元素と反応させる有機金属化学気相成長(MOCVD)
法などで形成される。MOCVD法では基板1をカーボ
ンサセプタ上に設置して、原料ガスを分解・反応させる
ことにより、基板1上に化合物半導体層3などを形成す
る。
【0034】まず、基板1を洗浄し、これをMOCVD
装置内のカーボンサセプタ上に設置し、水素とアルシン
(AsH3 )の混合ガスの雰囲気中900℃で約10分
間加熱して基板1の表面に生成した自然酸化膜を蒸発さ
せて除去する。
【0035】次に、基板1の温度を550℃まで下げ
て、そのままの状態で成長ガスに切り換える。この場
合、原料ガスとしては、トリメチルガリウム(TM
G)、トリエチルガリウム(TEG)、トリメチルアル
ミニウム(TMA)、トリエチルアルミニウム(TE
A)、トリメチルインジウム(TMI)、トリエチルイ
ンジウム(TEI)、アルシン(As H3 )、フォスフ
イン(PH3 )などが用いられる。また、キャリアガス
としては水素ガスなどが用いられる。
【0036】図6は、基板上に素子を作製する例を示す
図である。この実施形態では、基板1上に、例えば2μ
m程度の厚みを有するi−GaAsなどの第III −V 族
元素から成る第lの化合物半導体層3を形成し、次いで
例えば0.3μm程度の厚みを有するn−GaAsなど
の第III −V 族元素から成る第2の化合物半導体4を形
成し、さらに例えば0.1μm程度の厚みを有するn+
−GaAsなどの第III −V 族元素から成る第3の化合
物半導体5を形成したものである。この場合、化合物半
導体層3をバッファ層とし、第2の化合物半導体層4を
FETなどの動作層とし、第3の化合物半導体層5をF
ETなどのコンタクト層とする。
【0037】図7は、請求項2に係る化合物半導体基板
の実施形態を示す図である。この実施形態では、第IV族
元素から成る基板1上に、第IV族元素から原料ガスを用
いて第IV族元素から成る表面エピ層2を熱CVD法など
で形成して、その上に第III−V 族元素から成る化合物
半導体3をエピタキシャル成長させたものである。
【0038】熱CVD法では、シラン(SiH4 )やジ
シラン(Si2 6 )などの原料ガスに加えて、ジボラ
ン(B2 6 )ガスなどの第III 族元素を含有するドー
ピングガスを流す。このドーピングガスの供給量をマス
フローコントローラ(MFC:不図示)で成長時間とと
もに次第に増加して形成する。この場合、図2に示すよ
うに、表面エピ層2の成長とともに、不純物ガスの流量
を漸次増加させて形成する。この傾斜濃度は、図3に示
すように表面エピ層2の膜厚と比例的に、また図4に示
すように多段的に、さらに図5に示すように二段階的に
減少するように形成してもよい。
【0039】この表面エピ層2のドーピング原子濃度
は、基板1側から化合物半導体層3に向かって、1×1
17atoms・cm-3以下から1×1017atoms
・cm-3以上になるような濃度勾配を有しなければなら
ない。すなわち化合物半導体層3に接した表面エピ層2
に侵入した砒素の原子濃度は成長条件にもよるが、表面
側で少なくとも1×1017atoms・cm-3以上であ
り、また基板1近くまで侵入拡散した砒素の原子濃度は
多くとも1×1017atoms・cm-3以下であるから
である。
【0040】基板1上にガリウム砒素成長層3を形成す
る場合、基板1の表面領域1aあるいは表面エピ層2へ
のドーピング源として硼素原子を用いるが、周期表の同
一族に属する元素であれば硼素と全く同じ作用となり、
ドーピング源なども選択して用いることができる。
【0041】表面エピ層2上には、図7に示すように、
第III −V 族元素から成る化合物半導体層3が形成され
る。このような化合物半導体層3には、GaAs、Al
GaAs、InGaAs、InGaAsP、InP、I
nGaP、AlGaI nPなどがあり、形成方法や原料
ガスは、請求項1に係る発明について述べたものと同様
である。また、化合物半導体層3上に、図6に示すよう
な複数の化合物半導体層4、5をさらに形成して、FE
Tなどを形成する。
【0042】<実施例1>図1に示すように、硼素原子
の拡散濃度が基板1の表面部で大きく基板1の内部で小
さくなるように、熱拡散法により基板全画にドーピング
した不純物含有領域を有するシリコン基板1を作製し
た。すなわち(100)面から2°傾いたオフアングル
の高抵抗シリコン基板1を洗浄し、これを不純物拡散装
置のサセプタ上に設置し、設置したサセプタを1,00
0℃の電気炉の反応炉内に挿入し、この基板を設置した
サセプタ上に液体の3臭化硼素BBr3 をN2 ガスでバ
ブリングして酸素O2 ガスとともに供給した。こうし
て、シリコン基板表面に硼素を不純物として含有するS
iO2 膜を形成すると同時に、この加熱処理により硼素
原子をシリコン基板1に熱拡散し、その濃度分布を図2
に示すようなドーピング傾斜原子濃度とした。この後、
希釈した弗酸液に基板を浸して、SiO2 膜を除去し
て、不純物含有領域1aを有するシリコン基板1を作製
した。
【0043】このシリコン基板の拡散深さとシリコン基
板最表面の原子濃度は、拡散炉の基板温度と拡散の時間
と3臭化硼素と酸素のガス混合比を変化することによっ
て、最適値に設定することが可能である。
【0044】本実施例では、このようにして製作した不
純物含有領域1aを有するシリコン基板1と、本実施例
のような不純物拡散処理をしていない高抵抗バルク部の
みから成る従来のシリコン基板(比較用)とを準備し
た。
【0045】次に、これら2種類のシリコン基板を洗浄
し、これらを減圧MOCVD装置内のカーボンサセプタ
上に設置し、まず水素とアルシンの混合ガスの雰囲気下
で基板を900℃で約10分間加熱してシリコン基板の
表面のSiO2 自然酸化膜を蒸発させて除去した。次
に、両基板の温度を550℃まで下げて、そのままの状
態でガスをガリウム砒素成長ガスに切り換えた。このガ
リウム砒素成長ガスとして、水素キャリアガスと共に、
トリメチルガリウム(TMGa)とアルシン(As
3 )ガスを流量比でAsH3 /TMGa=20で用い
た。成長時のガス圧は25Torrに設定した。
【0046】この条件で、減圧MOCVD装置を用い
て、不純物ドーピングしたシリコン基板上と不純物ドー
ピングしていない基板上に、ガリウム砒素バッファ層3
を2μmの膜厚となるようにエピタキシャル成長し、続
けて基板1の温度を650℃の温度に上げて成長ガスに
シシラン(Si2 6 )ガスを添加して、n−GaAs
層4を0.2μmの厚みに、さらにシシラン(Si2
6 )ガスの添加量を増してn+ −GaAs層5を0.2
μmの厚みにエピタキシャル成長した。これら両基板を
取り出し、シリコン基板上に形成した3層のガリウム砒
素を燐酸系のエッチング液で除去した。
【0047】こうして得られたシリコン基板の表面のシ
ート抵抗を、4探針法で測定したところ、従来のように
不純物拡散処理をしていない高抵抗バルク部のみから成
るシリコン基板では300Ω/□の低いシート抵抗値を
示したが、III 族の砒素不純物を拡散処理したシリコン
基板では900Ω/□のより高いシート抵抗値を示し
た。
【0048】この条件を参考に、シリコン基板への硼素
などのIII 族元素の不純物拡散深さと最表面の不純物濃
度を最適化することにより、このシート抵抗をさらに高
めることが可能である。
【0049】<実施例2>図7に示すように、シリコン
基板1上に、熱CVD法により硼素原子を成長開始時に
小さく成長終了時に大きくなるようにドーピングしたシ
リコンから成る表面エピ層を有する基板1を作製した。
すなわち(100)面から2°傾いたオフアングルのシ
リコン基板を洗浄し、これを熱CVD装置のカーボンサ
セプタ上に設置し、シリコン成長ガスとして、水素キャ
リアガスとモノシラン(SiH4 )ガスをサセブタ上に
供給した。これと同時に、硼素不純物を含むジボラン
(B26 )ガスを添加混合し、図7に示す表面エピ層
2を形成した。この表面エピ層2のエピタキシャル成長
時に、ジボランガスの添加混合量を漸次増やして、その
硼素の濃度分布を図2に示すような傾斜原子濃度とし
た。こうして、表面エピ層2を有するシリコン基板1を
予め作製した。
【0050】この表面エピ層2の傾斜原子濃度の膜厚方
向の分布は、表面エピ層成長時のジボラン(B2 6
ガスのモノシランガスに対する混合比とその流量を変化
することによって、最適値に設定することが可能であ
る。本実施例では、このようにして製作した表面エピ層
2を有するシリコン基板と、従来のように表面エピ層2
を有していない高抵抗バルク部のみから成るシリコン基
板(比較用)を準備した。
【0051】次に、これら2種類のシリコン基板を洗浄
し、これら両基板を減圧MOCVD装置内のカーボンサ
セプタ上に設置し、まず水素とアルシンの混合ガスの雰
囲気下で基板を900℃で約10分間加熱してシリコン
基板の表面のSiO2 自然酸化膜を蒸発させて除去し
た。
【0052】次に、両基板の温度を550℃まで下げ
て、そのままの状態でガスをガリウム砒素成長ガスに切
り換えた。このガリウム砒素成長ガスとして、水素キャ
リアガスと共に、トリメチルガリウム(TMGa)とア
ルシン(AsH3 )ガスを流量比でAsH3 /TMGa
=20で用いた。成長時のガス圧は25Torrに設定
した。
【0053】この条件で、減圧MOCVD装置を用い
て、表面エピ層2を有するシリコン基板上と表面エピ層
を有しないシリコン基板上とに、ガリウム砒素バッファ
層3を2μmの膜厚となるようにエピタキシャル成長
し、続けて基板1の温度を650℃の温度に下げて成長
ガスにシシラン(Si2 6 )ガスを添加して、n−G
aAs層4を0.2μmの厚みに、さらにシシラン(S
2 6 )ガスの添加量を増してn+ −GaAs層5を
0.2μmの厚みにエピタキシャル成長した。これらを
取り出し、シリコン基板上に形成した3層のガリウム砒
素を燐酸系のエッチング液で除去した。
【0054】こうして得られたシリコン基板の表面のシ
ート抵抗を、4探針法で測定したところ、従来のように
不純物拡散処理をしていない高抵抗バルク部のみから成
るシリコン基板では350Ω/□の低いシート抵抗値を
示したが、III 族の硼素不純物を拡散処理したシリコン
基板では1kΩ/□のより高いシート抵抗値を示した。
この条件を参考に、シリコン基板へ成長したエピ表面層
2の硼素などのIII 族元素の不純物濃度分布を最適化す
ることにより、このシート抵抗をさらに高めることが可
能である。
【0055】
【発明の効果】以上のように、請求項1に係る化合物半
導体基板では、第IV族元素から成る基板の一主面側に、
第III 族元素を含有する不純物含有領域を1〜500n
mの深さで有し、この領域における第III 族元素の原子
濃度が第IV族元素から成る基板の表面側で1×1017
toms・cm-3以上となり、裏面側で1×1017at
oms・cm-3以下となるような濃度勾配を有すること
から、化合物半導体層から基板へ侵入拡散する第V族元
素の価電子制御作用が打ち消され、もって基板の高抵抗
化が図られ、この基板上に形成した化合物半導体層にM
ESFETなどのデバイスを形成したときに素子の特性
向上や素子の分離特性が優れた化合物半導体基板が得ら
れる。
【0056】また、請求項に係る化合物半導体基板で
は、第IV族元素から成る基板の一主面上に、第III 族元
素を含有するエピタキシャル成長層を1〜500nmの
厚みで有し、この成長層における第III 族元素の原子濃
度がエピタキシャル成長層の表面側で1×1017ato
ms・cm-3以上となり、裏面側で1×1017atom
s・cm-3以下となるような濃度勾配を有することか
ら、化合物半導体層からエピタキシャル成長層へ侵入拡
散する第V族元素の価電子制御作用が打ち消され、もっ
て基板の高抵抗化が図られ、この基板上に形成した化合
物半導体層にMESFETなどのデバイスを形成したと
きに素子の特性向上や素子の分離特性が優れた化合物半
導体基板が得られる。
【図面の簡単な説明】
【図1】請求項1に係る化合物半導体基板の一実施形態
を示す断面図である。
【図2】請求項1に係化合物半導体基板の半導体素子を
形成する一工程を示す図である。
【図3】第III 族元素の濃度勾配の一例を示す図であ
る。
【図4】第III 族元素の濃度勾配の他の例を示す図であ
る。
【図5】第III 族元素の濃度勾配のその他の例を示す図
である。
【図6】請求項1に係る化合物半導体基板上に化合物半
導体層を形成した状態を示す図である。
【図7】請求項2に係る化合物半導体基板の一実施形態
を示す断面図である。
【図8】従来の化合物半導体基板を示す図である。
【図9】従来の化合物半導体基板を用いて半導体素子を
形成した例を示す図である。
【符号の説明】
1‥‥‥基板、1a‥‥‥不純物含有領域、2‥‥‥表
面エピタキシャル成長層、3‥‥‥化合物半導体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 周期表第IV族元素から成る基板上に、周
    期表第III −V 族元素から成る化合物半導体層をエピタ
    キシャル成長させた化合物半導体基板において、前記周
    期表第IV族元素から成る基板が1×102 Ω・cm以上
    の高抵抗基板であり、且つその一主面側に周期表第III
    族元素を含有する不純物含有領域を1〜500nmの深
    さで有し、この領域における前記周期表第III 族元素の
    原子濃度が前記周期表第IV族元素から成る基板の表面側
    で1×1017atoms・cm-3以上となり、裏面側で
    1×1017atoms・cm-3以下となるような濃度勾
    配を有することを特徴とする化合物半導体基板。
  2. 【請求項2】 周期表第IV族元素から成る基板上に、周
    期表第III −V 族元素から成る化合物半導体層をエピタ
    キシャル成長させた化合物半導体基板において、前記周
    期表第IV族元素から成る基板が1×102 Ω・cm以上
    の高抵抗基板であり、且つその一主面上に周期表第IV族
    元素から成り、且つ周期表第III 族元素を含有するエピ
    タキシャル成長層を1〜500nmの厚みで有し、この
    成長層における前記周期表第III 族元素の原子濃度がこ
    のエピタキシャル成長層の表面側で1×1017atom
    s・cm-3以上となり、裏面側で1×1017atoms
    ・cm-3以下となるような濃度勾配を有することを特徴
    とする化合物半導体基板。
JP4702398A 1998-02-27 1998-02-27 化合物半導体基板 Expired - Fee Related JP3592922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4702398A JP3592922B2 (ja) 1998-02-27 1998-02-27 化合物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4702398A JP3592922B2 (ja) 1998-02-27 1998-02-27 化合物半導体基板

Publications (2)

Publication Number Publication Date
JPH11251250A true JPH11251250A (ja) 1999-09-17
JP3592922B2 JP3592922B2 (ja) 2004-11-24

Family

ID=12763593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4702398A Expired - Fee Related JP3592922B2 (ja) 1998-02-27 1998-02-27 化合物半導体基板

Country Status (1)

Country Link
JP (1) JP3592922B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125833A (ja) * 2011-12-14 2013-06-24 Toyota Motor Corp Iii−v族化合物半導体の製造方法
JP2015141962A (ja) * 2014-01-28 2015-08-03 京セラ株式会社 受発光素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125833A (ja) * 2011-12-14 2013-06-24 Toyota Motor Corp Iii−v族化合物半導体の製造方法
JP2015141962A (ja) * 2014-01-28 2015-08-03 京セラ株式会社 受発光素子の製造方法

Also Published As

Publication number Publication date
JP3592922B2 (ja) 2004-11-24

Similar Documents

Publication Publication Date Title
US7247889B2 (en) III-nitride material structures including silicon substrates
KR920006262B1 (ko) 반도체 박막형성법
US7919791B2 (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JPH0744189B2 (ja) インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ
US6537369B1 (en) SiGeC semiconductor crystal and production method thereof
US20020076871A1 (en) Manufacturing method for semiconductor device
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
US7863162B2 (en) Semiconductor device and manufacturing method thereof
JP2000068284A (ja) ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
JP3843884B2 (ja) バイポーラトランジスタの製造方法
JP3631600B2 (ja) 化合物半導体基板
JP3592922B2 (ja) 化合物半導体基板
JP3438116B2 (ja) 化合物半導体装置及びその製造方法
JP3728093B2 (ja) 半導体装置
JP2848404B2 (ja) ▲iii▼―▲v▼族化合物半導体層の形成方法
JP2000068497A (ja) GaN系化合物半導体装置
JP2005086135A (ja) ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法
WO2010116701A1 (ja) 半導体基板の製造方法および半導体基板
US5281551A (en) Method for delta-doping in GaAs epitaxial layer grown on silicon substrate by metalorganic chemical vapor deposition
WO2023007781A1 (ja) 窒化物半導体装置、窒化物半導体基板および窒化物半導体装置の製造方法
KR100295022B1 (ko) 질화물 반도체 제조방법
JP3771679B2 (ja) 化合物半導体膜の気相堆積方法
JP2000223498A (ja) 半導体装置の製造方法、及びヘテロ接合バイポーラトランジスタの製造方法、並びに増幅器
JP2004134548A (ja) ヘテロ接合バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040826

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees