JPH0917737A - 半導体積層構造の気相成長方法 - Google Patents
半導体積層構造の気相成長方法Info
- Publication number
- JPH0917737A JPH0917737A JP16762995A JP16762995A JPH0917737A JP H0917737 A JPH0917737 A JP H0917737A JP 16762995 A JP16762995 A JP 16762995A JP 16762995 A JP16762995 A JP 16762995A JP H0917737 A JPH0917737 A JP H0917737A
- Authority
- JP
- Japan
- Prior art keywords
- carbon
- semiconductor layer
- laminated structure
- semiconductor
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 炭素を不純物として添加される半導体層を有
する半導体積層構造を作製する方法であって、炭素不純
物の水素化率を低減させる半導体積層構造の気相成長方
法を提供すること。 【解決手段】 水素ガスをキャリアガスとして用い、半
導体基板１上に炭素が不純物として添加された炭素添加
半導体層２を成長する（（Ａ））。第２の半導体層を成
長する以前に、キャリアガスである水素以外の原料ガス
の供給を中断すると共に、基板温度を上昇させる
（（Ｂ））。この水素雰囲気中での熱処理工程の後に、
炭素添加半導体層上に第２の半導体層３を成長し
（（Ｃ））、炭素を不純物として含む半導体積層構造を
得る（（Ｄ））。
する半導体積層構造を作製する方法であって、炭素不純
物の水素化率を低減させる半導体積層構造の気相成長方
法を提供すること。 【解決手段】 水素ガスをキャリアガスとして用い、半
導体基板１上に炭素が不純物として添加された炭素添加
半導体層２を成長する（（Ａ））。第２の半導体層を成
長する以前に、キャリアガスである水素以外の原料ガス
の供給を中断すると共に、基板温度を上昇させる
（（Ｂ））。この水素雰囲気中での熱処理工程の後に、
炭素添加半導体層上に第２の半導体層３を成長し
（（Ｃ））、炭素を不純物として含む半導体積層構造を
得る（（Ｄ））。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体積層構造の
気相成長方法に関し、特に、高い不純物活性化率を有す
る導電性半導体層の結晶成長方法に関するものである。
気相成長方法に関し、特に、高い不純物活性化率を有す
る導電性半導体層の結晶成長方法に関するものである。
【０００２】
【従来の技術】IV族原子である炭素（Ｃ）は、結晶中で
の拡散定数が小さく高濃度ドーピングが可能である等の
特徴を有していることから、近年ｐ型ドーパントとして
注目を集めている。炭素を不純物として添加した半導体
層を成長する手法としては、いくつかの方法が用いられ
ているが、中でも有機金属気相成長法（Ｍｅｔａｌ Ｏ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ： ＭＯＣＶＤ）や気相成長法（Ｖａｐ
ｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）： ＶＰＥ）等の
気相成長方法は、装置の大型化や原料補充が容易である
等の点で他の成長方法（分子線エピタキシー法（Ｍｏｌ
ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ： ＭＢＥ）
や液相エピタキシー法（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅ
ｐｉｔａｘｙ： ＬＰＥ）に比べて優れており、工業的
にも広く用いられている。通常、気相成長のキャリアガ
スとしては、他のガスに比べ高純度のガスが得られると
いう特徴から、水素が多く用いられている。また、III
−V 族半導体の気相成長におけるV 族原料として、Ａｓ
Ｈ3 やＰＨ3 等の水素化物が多く用いられている。従っ
て、成長室内には解離した活性水素が高濃度に存在して
いる。この状況は、V原料にトリメチルアルシン（ＴＭ
Ａｓ）、ターシャリ−ブチルアルシン（ＴＢＡｓ），ト
リメチルホスフィン（ＴＭＰ）、ターシャリ−ブチルホ
スフィン（ＴＢＰ）等の有機金属原料を用いても、解離
した水素が発生するため、同様に生じる。炭素不純物に
及ぼす悪影響の一つとして、ドーパントの水素化による
不活性化という問題が知られている。これは、成長環境
に高濃度に存在する水素が結晶中で炭素不純物と結合す
ることにより炭素の結合手を終端し、炭素からのキャリ
ア供給を相殺してしまうという現象である。この現象
は、特に低温で成長した結晶中で顕著であり、例えば、
近年、超高速素子用材料として注目されているＩｎＧａ
Ａｓ系材料に関していえば、より低温成長の必要な高Ｉ
ｎ組成領域でより顕著になる。従って、ＩｎＰ基板に格
子整合するＩｎＧａＡｓ層中に、高濃度にＣを添加しよ
うとした場合、不純物炭素の大部分が水素化により不活
性化し、炭素添加層の抵抗率が高くなってしまうという
問題点があった。
の拡散定数が小さく高濃度ドーピングが可能である等の
特徴を有していることから、近年ｐ型ドーパントとして
注目を集めている。炭素を不純物として添加した半導体
層を成長する手法としては、いくつかの方法が用いられ
ているが、中でも有機金属気相成長法（Ｍｅｔａｌ Ｏ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ： ＭＯＣＶＤ）や気相成長法（Ｖａｐ
ｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）： ＶＰＥ）等の
気相成長方法は、装置の大型化や原料補充が容易である
等の点で他の成長方法（分子線エピタキシー法（Ｍｏｌ
ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ： ＭＢＥ）
や液相エピタキシー法（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅ
ｐｉｔａｘｙ： ＬＰＥ）に比べて優れており、工業的
にも広く用いられている。通常、気相成長のキャリアガ
スとしては、他のガスに比べ高純度のガスが得られると
いう特徴から、水素が多く用いられている。また、III
−V 族半導体の気相成長におけるV 族原料として、Ａｓ
Ｈ3 やＰＨ3 等の水素化物が多く用いられている。従っ
て、成長室内には解離した活性水素が高濃度に存在して
いる。この状況は、V原料にトリメチルアルシン（ＴＭ
Ａｓ）、ターシャリ−ブチルアルシン（ＴＢＡｓ），ト
リメチルホスフィン（ＴＭＰ）、ターシャリ−ブチルホ
スフィン（ＴＢＰ）等の有機金属原料を用いても、解離
した水素が発生するため、同様に生じる。炭素不純物に
及ぼす悪影響の一つとして、ドーパントの水素化による
不活性化という問題が知られている。これは、成長環境
に高濃度に存在する水素が結晶中で炭素不純物と結合す
ることにより炭素の結合手を終端し、炭素からのキャリ
ア供給を相殺してしまうという現象である。この現象
は、特に低温で成長した結晶中で顕著であり、例えば、
近年、超高速素子用材料として注目されているＩｎＧａ
Ａｓ系材料に関していえば、より低温成長の必要な高Ｉ
ｎ組成領域でより顕著になる。従って、ＩｎＰ基板に格
子整合するＩｎＧａＡｓ層中に、高濃度にＣを添加しよ
うとした場合、不純物炭素の大部分が水素化により不活
性化し、炭素添加層の抵抗率が高くなってしまうという
問題点があった。
【０００３】一方、水素化により不活性化した炭素を再
度活性化する手法として、窒素中での熱処理が有効であ
ることが知られている。しかし、炭素添加層上に他の半
導体層を成長した後に、窒素中での熱処理を行っても、
上記他の半導体層中の空間電荷により水素の脱離が阻害
されるため、有効に脱水素化を行えないことが問題とな
っている。この現象は、特に上記他の半導体層がｎ型に
ドープされている場合に顕著となる。また、成長を中断
して窒素中で熱処理を行う手法も考えられるが、一般的
に窒素の純度は水素よりもかなり低く、成長装置に導入
した場合、成長装置内部や結晶表面を汚染してしまう等
の問題が生じてしまう。さらに、窒素は水素に比べ熱伝
導率が低いため、基板表面の実温度が所望の値からずれ
たり、基板温度の面内均一性が低下してしまう等の問題
が生じてしまう。
度活性化する手法として、窒素中での熱処理が有効であ
ることが知られている。しかし、炭素添加層上に他の半
導体層を成長した後に、窒素中での熱処理を行っても、
上記他の半導体層中の空間電荷により水素の脱離が阻害
されるため、有効に脱水素化を行えないことが問題とな
っている。この現象は、特に上記他の半導体層がｎ型に
ドープされている場合に顕著となる。また、成長を中断
して窒素中で熱処理を行う手法も考えられるが、一般的
に窒素の純度は水素よりもかなり低く、成長装置に導入
した場合、成長装置内部や結晶表面を汚染してしまう等
の問題が生じてしまう。さらに、窒素は水素に比べ熱伝
導率が低いため、基板表面の実温度が所望の値からずれ
たり、基板温度の面内均一性が低下してしまう等の問題
が生じてしまう。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上述
の問題点を解決するため、炭素を不純物として含む半導
体層を少なくとも１層有する半導体積層構造の気相成長
方法において、炭素不純物の水素化率を低減させる技術
を提供することである。
の問題点を解決するため、炭素を不純物として含む半導
体層を少なくとも１層有する半導体積層構造の気相成長
方法において、炭素不純物の水素化率を低減させる技術
を提供することである。
【０００５】
【課題を解決するための手段】上述の目的を達成するた
め、本発明の第１の解決手段に従う半導体積層構造の気
相成長方法は、炭素が不純物として添加された炭素添加
半導体層を成長し、その後、該炭素添加半導体層上に、
第２の半導体層を成長する以前に、キャリアガスである
水素以外の原料ガスの供給を中断すると共に、基板温度
を上昇させることにより、水素雰囲気中での熱処理工程
を追加したことを特徴とする。
め、本発明の第１の解決手段に従う半導体積層構造の気
相成長方法は、炭素が不純物として添加された炭素添加
半導体層を成長し、その後、該炭素添加半導体層上に、
第２の半導体層を成長する以前に、キャリアガスである
水素以外の原料ガスの供給を中断すると共に、基板温度
を上昇させることにより、水素雰囲気中での熱処理工程
を追加したことを特徴とする。
【０００６】本発明の第２の解決手段に従う半導体積層
構造の気相成長方法は、上述の第１の解決手段に従う半
導体積層構造の気相成長方法において、炭素添加半導体
層がＩｎＧａＡｓであり、また、第２の半導体層がｎ型
の導電性を有し、さらに、前記水素雰囲気中での熱処理
工程を、基板温度が５００℃以上かつ６００℃以下にし
た状態で１分間以上行うことを特徴とする。
構造の気相成長方法は、上述の第１の解決手段に従う半
導体積層構造の気相成長方法において、炭素添加半導体
層がＩｎＧａＡｓであり、また、第２の半導体層がｎ型
の導電性を有し、さらに、前記水素雰囲気中での熱処理
工程を、基板温度が５００℃以上かつ６００℃以下にし
た状態で１分間以上行うことを特徴とする。
【０００７】
【発明の実施の形態】炭素添加半導体層を成長した後、
第２の半導体層を成長する以前に、キャリアガスである
水素以外の原料ガスの供給を中断して基板温度を上昇さ
せて、水素雰囲気中で熱処理すると、炭素の活性化率が
向上する。その結果、炭素添加層のキャリア濃度が増加
する。
第２の半導体層を成長する以前に、キャリアガスである
水素以外の原料ガスの供給を中断して基板温度を上昇さ
せて、水素雰囲気中で熱処理すると、炭素の活性化率が
向上する。その結果、炭素添加層のキャリア濃度が増加
する。
【０００８】以下、添付図面を参照しながら、本発明を
さらに詳細に説明するが、本発明はこれらの実施の形態
に限られないことは勿論である。
さらに詳細に説明するが、本発明はこれらの実施の形態
に限られないことは勿論である。
【０００９】図１に本発明の半導体積層構造の気相成長
方法による半導体構造の作製工程を模式的に示す。図に
おいて、１は半導体基板、２は炭素添加半導体層、３は
第２のまたは別の半導体層である。半導体基板１上にキ
ャリアガスとしての水素ガスと、炭素を添加するための
Ｃ原料ガスと半導体成分原料ガスを含む原料ガスを用
い、ＭＯＣＶＤ法で炭素添加半導体層２を成長する（図
１（Ａ））。このようにして炭素添加半導体層２を形成
した直後に、水素雰囲気中で高温（有効に炭素の活性化
が起きる温度、例えば５００℃〜６００℃）で水素ガス
（キャリアガス）以外の原料ガスは供給しないで熱処理
を行う（図１（Ｂ））。さらに、別の半導体層を形成す
るための原料ガスとキャリアガスとしての水素ガスとを
供給して半導体層を成長し（図１（Ｃ））、図１（Ｄ）
に示す半導体積層構造を得る。炭素添加半導体層２は直
接半導体基板１上に形成したが、他の半導体層を半導体
基板１上に形成した後にその上に形成してもよい。
方法による半導体構造の作製工程を模式的に示す。図に
おいて、１は半導体基板、２は炭素添加半導体層、３は
第２のまたは別の半導体層である。半導体基板１上にキ
ャリアガスとしての水素ガスと、炭素を添加するための
Ｃ原料ガスと半導体成分原料ガスを含む原料ガスを用
い、ＭＯＣＶＤ法で炭素添加半導体層２を成長する（図
１（Ａ））。このようにして炭素添加半導体層２を形成
した直後に、水素雰囲気中で高温（有効に炭素の活性化
が起きる温度、例えば５００℃〜６００℃）で水素ガス
（キャリアガス）以外の原料ガスは供給しないで熱処理
を行う（図１（Ｂ））。さらに、別の半導体層を形成す
るための原料ガスとキャリアガスとしての水素ガスとを
供給して半導体層を成長し（図１（Ｃ））、図１（Ｄ）
に示す半導体積層構造を得る。炭素添加半導体層２は直
接半導体基板１上に形成したが、他の半導体層を半導体
基板１上に形成した後にその上に形成してもよい。
【００１０】図２は本発明をＩｎＰ／ＩｎＧａＡｓ Ｈ
ＢＴ（ヘテロ・バイポーラ・トランジスタ）構造の成長
に適用した本発明の半導体積層構造の断面図である。図
において、１１はｎ−ＩｎＧａＡｓエミッタキャップ
層、１２はｎ−ＩｎＰエミッタ層、１３は成長中断界
面、１４はＣドープｐ−ＩｎＧａＡｓベース層、１５は
ｉ−ＩｎＧａＡｓコレクタ層、１６はｎ−ＩｎＧａＡｓ
コレクタ電極層、１７はＩｎＰ基板を示す。
ＢＴ（ヘテロ・バイポーラ・トランジスタ）構造の成長
に適用した本発明の半導体積層構造の断面図である。図
において、１１はｎ−ＩｎＧａＡｓエミッタキャップ
層、１２はｎ−ＩｎＰエミッタ層、１３は成長中断界
面、１４はＣドープｐ−ＩｎＧａＡｓベース層、１５は
ｉ−ＩｎＧａＡｓコレクタ層、１６はｎ−ＩｎＧａＡｓ
コレクタ電極層、１７はＩｎＰ基板を示す。
【００１１】本発明では、Ｇａ，Ｉｎ，Ａｓの原料とし
てトリメチルガリウム（ＴＭＧａ）、トリメチルインジ
ウム（ＴＭＩｎ）およびアルシン（ＡｓＨ3 ）を用い、
炭素原料（Ｃ原料）として四臭化炭素（ＣＢｒ4 ）、ｎ
型ドーパントとしてはジシラン（Ｓｉ2 Ｈ6 ）を用い
た。ベース層の成長温度は４５０℃である。本発明者ら
が実験的に検討した結果、成長中断界面３において、成
長中断を行わない場合は、ベース層のキャリア濃度は３
×１０18ｃｍ-3程度であったが、成長中断を行い、基板
温度を５００℃まで上昇させ、水素雰囲気中で５分間処
理を行うことにより、ベース層のキャリア濃度を１×１
０19ｃｍ-3程度まで向上させることができることを見出
した。また、結晶中の原子濃度分析の結果から、これら
の変化は、結晶中の炭素原子に結合している水素原子が
結晶中から脱離することに起因していることを確認し
た。
てトリメチルガリウム（ＴＭＧａ）、トリメチルインジ
ウム（ＴＭＩｎ）およびアルシン（ＡｓＨ3 ）を用い、
炭素原料（Ｃ原料）として四臭化炭素（ＣＢｒ4 ）、ｎ
型ドーパントとしてはジシラン（Ｓｉ2 Ｈ6 ）を用い
た。ベース層の成長温度は４５０℃である。本発明者ら
が実験的に検討した結果、成長中断界面３において、成
長中断を行わない場合は、ベース層のキャリア濃度は３
×１０18ｃｍ-3程度であったが、成長中断を行い、基板
温度を５００℃まで上昇させ、水素雰囲気中で５分間処
理を行うことにより、ベース層のキャリア濃度を１×１
０19ｃｍ-3程度まで向上させることができることを見出
した。また、結晶中の原子濃度分析の結果から、これら
の変化は、結晶中の炭素原子に結合している水素原子が
結晶中から脱離することに起因していることを確認し
た。
【００１２】本発明者らは以上の効果が成長中断による
熱処理工程の温度および時間と深い関係にあると考えて
注意深く検討を行った結果、成長中断による熱処理工程
の温度が１分以上の熱処理時間で５００℃〜６００℃の
範囲内にある場合に効果的であることを確認した（図
３）。熱処理時間は、一般的に熱処理温度が高い程短く
てすむが、通常１〜３０分程度で充分である。
熱処理工程の温度および時間と深い関係にあると考えて
注意深く検討を行った結果、成長中断による熱処理工程
の温度が１分以上の熱処理時間で５００℃〜６００℃の
範囲内にある場合に効果的であることを確認した（図
３）。熱処理時間は、一般的に熱処理温度が高い程短く
てすむが、通常１〜３０分程度で充分である。
【００１３】図４は、本実施例で成長を行ったＨＢＴの
電流利得のコレクタ電流依存性を測定したものである。
電流利得は１００程度と高く、ｎ値も１に近いことか
ら、上述の成長中断が、成長中断界面の品質に悪影響を
及ぼしていないことが分かる。ここに、ｎ値はアイデア
リティ・ファクタ（ｉｄｅａｌｉｔｙ ｆａｃｔｏｒ）
であり、ｎ値が１に近いほど電流利得のコレクタ電流密
度依存性の傾きが小さいことを表わしている。ｎ値が小
さいことはエミッタ−ベース接合における再結合電流が
低いことを意味している。
電流利得のコレクタ電流依存性を測定したものである。
電流利得は１００程度と高く、ｎ値も１に近いことか
ら、上述の成長中断が、成長中断界面の品質に悪影響を
及ぼしていないことが分かる。ここに、ｎ値はアイデア
リティ・ファクタ（ｉｄｅａｌｉｔｙ ｆａｃｔｏｒ）
であり、ｎ値が１に近いほど電流利得のコレクタ電流密
度依存性の傾きが小さいことを表わしている。ｎ値が小
さいことはエミッタ−ベース接合における再結合電流が
低いことを意味している。
【００１４】本実施例では、ＨＢＴ構造の場合について
述べたが、本発明の方法は電界効果型トランジスタ（Ｆ
ＥＴ）、トンネル効果素子等の電子デバイスや、レー
ザ、発光ダイオード（ＬＥＤ）、フォトディテクタなど
の光素子等の層構造中に存在する炭素ドープ層に対して
も広く用いることができる。また、材料としては、Ｉｎ
ＧａＡｓ系の場合について述べたが、ＡｌＧａＡｓ，Ｉ
ｎＡｌＡｓ，ＧａＡｓＳｂ等の他の材料系についても、
同様に適用できる。さらに、ここでは炭素原料としてＣ
Ｂｒ４を用いたが、この他にもＴＭＧａ、トリメチルア
ルシン（ＴＭＡｓ）、トリメチルアルミニウム（ＴＭＡ
ｌ）、四塩化炭素（ＣＣｌ4 ）等を用いても同様な効果
が得られる。また、結晶構成元素の原料としてＴＭＧ
ａ、ＴＭＩｎおよびＡｓＨ3 を用いたが、トリエチルガ
リウム（ＴＥＧａ）、トリエチルインジウム（ＴＥＩ
ｎ）、ＴＭＡｓ、トリエチルアルシン（ＴＥＡｓ）、タ
ーシャリ−ブチルアルシン（ＴＢＡｓ）等の他の原料を
用いても同様の効果が得られる。本発明は、また、キャ
リアガスとして用いられている水素を、熱処理工程の雰
囲気ガスとして用いているため、窒素等の余分なガスの
導入機構を必要としないという利点をも有している。
述べたが、本発明の方法は電界効果型トランジスタ（Ｆ
ＥＴ）、トンネル効果素子等の電子デバイスや、レー
ザ、発光ダイオード（ＬＥＤ）、フォトディテクタなど
の光素子等の層構造中に存在する炭素ドープ層に対して
も広く用いることができる。また、材料としては、Ｉｎ
ＧａＡｓ系の場合について述べたが、ＡｌＧａＡｓ，Ｉ
ｎＡｌＡｓ，ＧａＡｓＳｂ等の他の材料系についても、
同様に適用できる。さらに、ここでは炭素原料としてＣ
Ｂｒ４を用いたが、この他にもＴＭＧａ、トリメチルア
ルシン（ＴＭＡｓ）、トリメチルアルミニウム（ＴＭＡ
ｌ）、四塩化炭素（ＣＣｌ4 ）等を用いても同様な効果
が得られる。また、結晶構成元素の原料としてＴＭＧ
ａ、ＴＭＩｎおよびＡｓＨ3 を用いたが、トリエチルガ
リウム（ＴＥＧａ）、トリエチルインジウム（ＴＥＩ
ｎ）、ＴＭＡｓ、トリエチルアルシン（ＴＥＡｓ）、タ
ーシャリ−ブチルアルシン（ＴＢＡｓ）等の他の原料を
用いても同様の効果が得られる。本発明は、また、キャ
リアガスとして用いられている水素を、熱処理工程の雰
囲気ガスとして用いているため、窒素等の余分なガスの
導入機構を必要としないという利点をも有している。
【００１５】
【発明の効果】上述のように、本発明によれば、炭素を
不純物として添加する層を含む半導体積層構造を成長す
る場合に、炭素の活性化率の向上を図ることができ、よ
り高いキャリア濃度の炭素添加層を実現することができ
る。
不純物として添加する層を含む半導体積層構造を成長す
る場合に、炭素の活性化率の向上を図ることができ、よ
り高いキャリア濃度の炭素添加層を実現することができ
る。
【図１】実施例の半導体積層構造の気相成長方法の工程
を模式的に示す断面図であり、（Ａ）はＣドープ半導体
層を成長する段階、（Ｂ）は水素雰囲気中で高温加熱す
る段階、（Ｃ）は他の半導体層を成長する段階、（Ｄ）
はＣドープ半導体層と別の半導体層とを成長した構造、
をそれぞれ示す。
を模式的に示す断面図であり、（Ａ）はＣドープ半導体
層を成長する段階、（Ｂ）は水素雰囲気中で高温加熱す
る段階、（Ｃ）は他の半導体層を成長する段階、（Ｄ）
はＣドープ半導体層と別の半導体層とを成長した構造、
をそれぞれ示す。
【図２】実施例のＩｎＰ／ＩｎＧａＡｓ ＨＢＴ層の断
面図である。
面図である。
【図３】ＣドープＩｎＧａＡｓ層中のキャリア濃度の熱
処理温度依存性を示す特性図である。
処理温度依存性を示す特性図である。
【図４】実施例のＩｎＰ／ＩｎＧａＡｓ ＨＢＴの電流
利得のコレクタ電流密度依存性を示す特性図である。
利得のコレクタ電流密度依存性を示す特性図である。
１ 半導体基板 ２ 炭素添加半導体層 ３ 第２の（別の）半導体層 １１ ｎ−ＩｎＧａＡｓエミッタキャップ層 １２ ｎ−ＩｎＰエミッタ層 １３ 成長中断界面 １４ Ｃドープｐ−ＩｎＧａＡｓベース層 １５ ｉ−ＩｎＧａＡｓコレクタ層 １６ ｎ−ＩｎＧａＡｓコレクタ電極層 １７ ＩｎＰ基板
Claims (2)
- 【請求項１】 炭素が不純物として添加された炭素添加
半導体層を成長し、その後、該炭素添加半導体層上に第
２の半導体層を成長する、水素ガスをキャリアガスとし
た半導体積層構造の気相成長方法において、 前記炭素添加半導体層を成長した後、第２の半導体層を
成長する以前に、キャリアガスである水素以外の原料ガ
スの供給を中断すると共に、基板温度を上昇させること
により、水素雰囲気中での熱処理工程を追加したことを
特徴とする半導体積層構造の気相成長方法。 - 【請求項２】 炭素添加半導体層がＩｎＧａＡｓであ
り、また、第２の半導体層がｎ型の導電性を有し、さら
に、前記水素雰囲気中での熱処理工程を、基板温度が５
００℃以上かつ６００℃以下にした状態で１分間以上行
うことを特徴とする請求項１記載の半導体積層構造の気
相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16762995A JP3156909B2 (ja) | 1995-07-03 | 1995-07-03 | 半導体積層構造の気相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16762995A JP3156909B2 (ja) | 1995-07-03 | 1995-07-03 | 半導体積層構造の気相成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917737A true JPH0917737A (ja) | 1997-01-17 |
| JP3156909B2 JP3156909B2 (ja) | 2001-04-16 |
Family
ID=15853335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16762995A Expired - Lifetime JP3156909B2 (ja) | 1995-07-03 | 1995-07-03 | 半導体積層構造の気相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156909B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258685B1 (en) | 1998-08-19 | 2001-07-10 | Sharp Kabushiki Kaisha | Method of manufacturing hetero-junction bipolar transistor |
| JP2014220464A (ja) * | 2013-05-10 | 2014-11-20 | 日本電信電話株式会社 | アンチモン系ｐ型化合物半導体の積層構造 |
| JP2016103599A (ja) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | アバランシェフォトダイオードの製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012124367A (ja) * | 2010-12-09 | 2012-06-28 | Lg Display Co Ltd | 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法 |
-
1995
- 1995-07-03 JP JP16762995A patent/JP3156909B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258685B1 (en) | 1998-08-19 | 2001-07-10 | Sharp Kabushiki Kaisha | Method of manufacturing hetero-junction bipolar transistor |
| US6455390B2 (en) | 1998-08-19 | 2002-09-24 | Sharp Kabushiki Kaisha | Method of manufacturing hetero-junction bipolar transistor |
| JP2014220464A (ja) * | 2013-05-10 | 2014-11-20 | 日本電信電話株式会社 | アンチモン系ｐ型化合物半導体の積層構造 |
| JP2016103599A (ja) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | アバランシェフォトダイオードの製造方法 |
| US9520526B2 (en) | 2014-11-28 | 2016-12-13 | Mitsubishi Electric Corporation | Manufacturing method of avalanche photodiode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156909B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559038B2 (en) | Method for growing p-n heterojunction-based structures utilizing HVPE techniques | |
| US6849862B2 (en) | III-V compound semiconductor device with an AlxByInzGa1-x-y-zN1-a-bPaAsb non-continuous quantum dot layer | |
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US6476420B2 (en) | P-N homojunction-based structures utilizing HVPE growth III-V compound layers | |
| US20020028565A1 (en) | Method for growing p-type III-V compound material utilizing HVPE techniques | |
| US6599133B2 (en) | Method for growing III-V compound semiconductor structures with an integral non-continuous quantum dot layer utilizing HVPE techniques | |
| US6479839B2 (en) | III-V compounds semiconductor device with an AlxByInzGa1-x-y-zN non continuous quantum dot layer | |
| US6472300B2 (en) | Method for growing p-n homojunction-based structures utilizing HVPE techniques | |
| US20020017650A1 (en) | III-V compound semiconductor device with an InGaN1-x-yPxASy non-continuous quantum dot layer | |
| US20020053679A1 (en) | P-n heterojunction-based structures utilizing HVPE grown III-V compound layers | |
| JP3156909B2 (ja) | 半導体積層構造の気相成長方法 | |
| JP2000068284A (ja) | ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ | |
| US7550786B2 (en) | Compound semiconductor epitaxial substrate | |
| JP3631600B2 (ja) | 化合物半導体基板 | |
| US20020047135A1 (en) | P-N junction-based structures utilizing HVPE grown III-V compound layers | |
| JP5324525B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JPS63143810A (ja) | 化合物半導体の気相成長方法 | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JPH09298160A (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
| JP2000223498A (ja) | 半導体装置の製造方法、及びヘテロ接合バイポーラトランジスタの製造方法、並びに増幅器 | |
| JPH0766136A (ja) | Ｉｉｉ −ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPH07321058A (ja) | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 | |
| JPH08288229A (ja) | 化合物半導体の気相成長方法 | |
| JPH03235323A (ja) | 化合物半導体結晶の気相成長法 | |
| JP2000012557A (ja) | バイポーラトランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |