JPS63199460A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63199460A JPS63199460A JP3271387A JP3271387A JPS63199460A JP S63199460 A JPS63199460 A JP S63199460A JP 3271387 A JP3271387 A JP 3271387A JP 3271387 A JP3271387 A JP 3271387A JP S63199460 A JPS63199460 A JP S63199460A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- layer
- gaas
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 15
- 150000002500 ions Chemical class 0.000 abstract description 7
- 238000001771 vacuum deposition Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 MoSi2 Chemical compound 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、Ｇａ Ａｓ半導体基板にオーミック電極が
効果的に形成されるように改良した半導体装置に関する
。
効果的に形成されるように改良した半導体装置に関する
。
［従来の技術］
例えば、ｎ型のＧａ Ａｓ半導体基板に形成されるよう
にするオーミック電極の材料としては、例えばＡｕ−Ｇ
ｅが一般的に用いられる。すなわち、この電極材料は電
子ビーム蒸着法等によって上記半導体基板」二に薄膜状
に形成されるもので、この薄膜はさらに上記ｎ型Ｇａ
Ａｓとのオーミック特性を得るために、共晶温度より高
い３５０〜５００°Ｃの熱処理を施すようにしている。
にするオーミック電極の材料としては、例えばＡｕ−Ｇ
ｅが一般的に用いられる。すなわち、この電極材料は電
子ビーム蒸着法等によって上記半導体基板」二に薄膜状
に形成されるもので、この薄膜はさらに上記ｎ型Ｇａ
Ａｓとのオーミック特性を得るために、共晶温度より高
い３５０〜５００°Ｃの熱処理を施すようにしている。
すなわち、このような熱処理によって、オーミック電極
祠料とｎ型Ｇａ Ａｓ半導体基板との間に合金層が形成
され、オーミック特性が設定されるようになるものであ
る。
祠料とｎ型Ｇａ Ａｓ半導体基板との間に合金層が形成
され、オーミック特性が設定されるようになるものであ
る。
しかし、上記のようにしてオーミック電極を形成させる
ようにした場合、半導体基板上に濡れの良い部分と、そ
れほど良くない部分とが存在するものであるため、上記
合金層の表面に凹凸が形成されるようになる問題点が存
在する。
ようにした場合、半導体基板上に濡れの良い部分と、そ
れほど良くない部分とが存在するものであるため、上記
合金層の表面に凹凸が形成されるようになる問題点が存
在する。
このように電極の表面に凹凸が存在するようになると、
この電極の微細加工が著しく困難となるものであり、ま
たＧａ ＡｓによるＩＣを製造する場合に、オーミック
電極の形成後に上記のような熱処理と同様の熱処理工程
を追加するようになると、」−記合金反応がさらに進む
ようになる。したかって、オーミック特性がさらに劣化
されるようになる。
この電極の微細加工が著しく困難となるものであり、ま
たＧａ ＡｓによるＩＣを製造する場合に、オーミック
電極の形成後に上記のような熱処理と同様の熱処理工程
を追加するようになると、」−記合金反応がさらに進む
ようになる。したかって、オーミック特性がさらに劣化
されるようになる。
またこのようなオーミック電極とは異なり、ＭＢＥ連続
成長法によって、 ｎ” −Ｇｅ ／ｎ−ＧａＡｓヘテ
ロ構造によるオーミック電極が提案されている。しかし
、このようなオーミック電極にあっては、ＭＢＥを用い
るものであるため、生産性の点で特にＩＣプロセスには
適さないものである。
成長法によって、 ｎ” −Ｇｅ ／ｎ−ＧａＡｓヘテ
ロ構造によるオーミック電極が提案されている。しかし
、このようなオーミック電極にあっては、ＭＢＥを用い
るものであるため、生産性の点で特にＩＣプロセスには
適さないものである。
［発明が解決しようとする問題点］
この発明は上記のような点に鑑みなされたもので、生産
性が充分に良好な状態に保つことができるような状態で
、電極表面に不要な凹凸等が生ずることがなく、良好な
オーミック特性が設定されるオーミック電極が形成され
るようにする半導体装置を提供しようとするものである
。
性が充分に良好な状態に保つことができるような状態で
、電極表面に不要な凹凸等が生ずることがなく、良好な
オーミック特性が設定されるオーミック電極が形成され
るようにする半導体装置を提供しようとするものである
。
［問題点を解決するための手段］
すなわち、この発明に係る半導体装置にあっては、Ｇａ
Ａｓからなる半導体基板に、この基板と同導電型のシ
リコン薄膜を形成し、このシリコン薄膜に関連してオー
ミック電極が形成されるようにしているものであり、例
えばｎ型のＧａ Ａｓ基板にｎ型のシリコン薄膜が形成
されるようにしているものである。
Ａｓからなる半導体基板に、この基板と同導電型のシ
リコン薄膜を形成し、このシリコン薄膜に関連してオー
ミック電極が形成されるようにしているものであり、例
えばｎ型のＧａ Ａｓ基板にｎ型のシリコン薄膜が形成
されるようにしているものである。
［作用］
すなわち、上記のような半導体装置にあっては、例えば
ｎ型のＧａ Ａｓ半導体基板に対して、さらに不純物濃
度が高い状態とすることのできるシリコン薄膜か接触さ
せて設定されるようになるものであり、このシリコン薄
膜に金属電極が形成され、オーミック接触か設定される
ようになる。上記シリコン薄膜は、Ｇａ Ａｓ基板と電
子親和力差の小さい半導体とされるようになるもので、
効果的なオーミック接触が設定されるようになるもので
あり、また熱処理後においても電極表面が平坦な状態と
されるようになるもので、電極の微細加工等も容易に実
施できるようになるものである。
ｎ型のＧａ Ａｓ半導体基板に対して、さらに不純物濃
度が高い状態とすることのできるシリコン薄膜か接触さ
せて設定されるようになるものであり、このシリコン薄
膜に金属電極が形成され、オーミック接触か設定される
ようになる。上記シリコン薄膜は、Ｇａ Ａｓ基板と電
子親和力差の小さい半導体とされるようになるもので、
効果的なオーミック接触が設定されるようになるもので
あり、また熱処理後においても電極表面が平坦な状態と
されるようになるもので、電極の微細加工等も容易に実
施できるようになるものである。
［発明の実施例］
以下、図面を参照してこの発明の一実施例を説明する。
第１図は半導体装置の断１面構造を示しているもので、
半導体基板１１の表面にシリコン薄膜 ５一 層１２が形成されている。ここで、上記半導体基板１１
は、半絶縁性Ｇａ Ａｓ基板１１１の上に、不純物濃度
ｒｌＸ１０’（ｃｍ−３）Ｊ以上に設定したｎ型のＧａ
Ａｓ層１１２をエピタキシャル成長させることによっ
て形成するようにして構成される。そして、上記シリコ
ン薄膜層１２の上に、Ｐｔによるオーミック電極層１３
を形成させるようにするものである。
半導体基板１１の表面にシリコン薄膜 ５一 層１２が形成されている。ここで、上記半導体基板１１
は、半絶縁性Ｇａ Ａｓ基板１１１の上に、不純物濃度
ｒｌＸ１０’（ｃｍ−３）Ｊ以上に設定したｎ型のＧａ
Ａｓ層１１２をエピタキシャル成長させることによっ
て形成するようにして構成される。そして、上記シリコ
ン薄膜層１２の上に、Ｐｔによるオーミック電極層１３
を形成させるようにするものである。
ここで、上記電極層１３は適宜島状パターンに対応して
形成されるものであり、この島状パターンは適宜リフト
オフ法によって形成され、またこの島状にされた電極層
１３をマスクとしてシリコン薄膜層１２をプラズマエツ
チングして、この半導体装置が完成されるようにする。
形成されるものであり、この島状パターンは適宜リフト
オフ法によって形成され、またこの島状にされた電極層
１３をマスクとしてシリコン薄膜層１２をプラズマエツ
チングして、この半導体装置が完成されるようにする。
第２図は上記半導体基板１１にシリコン薄膜層１２を形
成するための手段を説明するもので、このシリコン薄膜
層１２は真空蒸着法によって形成される。
成するための手段を説明するもので、このシリコン薄膜
層１２は真空蒸着法によって形成される。
すなわち、第１図で説明したようにＧａ Ａｓ基板１１
１上に特定される不純物濃度に設定されるｎ型Ｇａ Ａ
ｓ層１１２をエピタキシャル成長によって形成するよう
にして構成された半導体基板１１は、第２図の（Ａ）で
示すように真空蒸着装置を構成する真空容器２１内に設
定する。そして、この半導体基板１１の温度を約３００
℃まで上昇させ、同じく真空容器２１内に設定されるシ
リコン材料２２を用いて、電子ビーム蒸着法によって、
上記基板１１の表面に第２図の（Ｂ）で示すようにシリ
コン薄膜２３を堆積させる。ここで、上記半導体基板１
１の上に堆積されたシリコン薄膜２３の膜厚は、１１０
０ｎ程度である。
１上に特定される不純物濃度に設定されるｎ型Ｇａ Ａ
ｓ層１１２をエピタキシャル成長によって形成するよう
にして構成された半導体基板１１は、第２図の（Ａ）で
示すように真空蒸着装置を構成する真空容器２１内に設
定する。そして、この半導体基板１１の温度を約３００
℃まで上昇させ、同じく真空容器２１内に設定されるシ
リコン材料２２を用いて、電子ビーム蒸着法によって、
上記基板１１の表面に第２図の（Ｂ）で示すようにシリ
コン薄膜２３を堆積させる。ここで、上記半導体基板１
１の上に堆積されたシリコン薄膜２３の膜厚は、１１０
０ｎ程度である。
このようにしてシリコン薄膜２３が堆積形成された後は
、このシリコン薄膜２３にｎ型の不純物を導入する。す
なわち、イオン注入装置を用いて室温の状態で、加速電
圧４０ＫｅＶ、 ドーズ量「２×１０１５ｃｍ−２」
の条件で、Ｐ＋イオンを打込むようにして、ｎ型のシリ
コン薄膜層１２が形成されるようにする。
、このシリコン薄膜２３にｎ型の不純物を導入する。す
なわち、イオン注入装置を用いて室温の状態で、加速電
圧４０ＫｅＶ、 ドーズ量「２×１０１５ｃｍ−２」
の条件で、Ｐ＋イオンを打込むようにして、ｎ型のシリ
コン薄膜層１２が形成されるようにする。
尚、シリコン薄膜２３に導入される不純物としては例え
ばリンが用いられるもので、」１記のような条件のもと
では、リンの最大濃度はシリコン薄膜層１２の膜厚中央
に位置するようになる。
ばリンが用いられるもので、」１記のような条件のもと
では、リンの最大濃度はシリコン薄膜層１２の膜厚中央
に位置するようになる。
このようにしてイオンが注入されたならば、上記Ｐ＋イ
オンを電気的に活性化するために、上記半導体基板１１
を電気炉に入れ、Ｎ２の雰囲気中において８５０℃で１
５分間熱処理を行ない、シリコン薄膜２３をｎ＋シリコ
ン薄膜層１２とするものである。
オンを電気的に活性化するために、上記半導体基板１１
を電気炉に入れ、Ｎ２の雰囲気中において８５０℃で１
５分間熱処理を行ない、シリコン薄膜２３をｎ＋シリコ
ン薄膜層１２とするものである。
第３図は上記のようにして構成された半導体装置の、実
験によって確認された島と島との間の電流−抵抗特性を
示しているもので、良好なオーミック特性を示している
ことが判明した。また、この半導体装置にあっては。ｐ
ｔによって構成されたオーミック電極１３の表面は、こ
の電極の微細加工上で問題とならない程度に平坦な状態
であった。
験によって確認された島と島との間の電流−抵抗特性を
示しているもので、良好なオーミック特性を示している
ことが判明した。また、この半導体装置にあっては。ｐ
ｔによって構成されたオーミック電極１３の表面は、こ
の電極の微細加工上で問題とならない程度に平坦な状態
であった。
発明者等のこれまでの種々の実験等の結果から、ｎ−Ｇ
ｅ ／ ｎ−Ｇａ Ａｓヘテロ構造で良好なオーミック
特性を得るためには、界面ｎ−一〇ａ Ａｓの電子密度
を高く保たなければならないことが判明した。そしてＧ
ｅ膜を用いた場合、８００℃程度の高温でＧａ Ａｓ中
に拡散したＧＯがアクセプタザイトに入り、界面Ｇａ
Ａｓの電子密度を低下させ、トンネル電流伝導機構を妨
げ、さらにオーミック特性を阻害するようになることが
明らかとなった。
ｅ ／ ｎ−Ｇａ Ａｓヘテロ構造で良好なオーミック
特性を得るためには、界面ｎ−一〇ａ Ａｓの電子密度
を高く保たなければならないことが判明した。そしてＧ
ｅ膜を用いた場合、８００℃程度の高温でＧａ Ａｓ中
に拡散したＧＯがアクセプタザイトに入り、界面Ｇａ
Ａｓの電子密度を低下させ、トンネル電流伝導機構を妨
げ、さらにオーミック特性を阻害するようになることが
明らかとなった。
そこで、上記Ｇｅ膜に代わり８００℃程度の高温てｎ−
ＧａＡｓ中に拡散した材料がドナーとなり、界面Ｇａ
Ａｓの電子密度を高く保てるようにする材料として、実
験により求めた結果、ｎ型のンリコンが界面Ｇａ Ａｓ
の電子密度を高く保つことかでき、また良好なオーミッ
クコンタクトとなることを確認したものである。また、
熱処理工程後においても、オーミック電極の表面か平坦
な状態に設定されることも確認された。
ＧａＡｓ中に拡散した材料がドナーとなり、界面Ｇａ
Ａｓの電子密度を高く保てるようにする材料として、実
験により求めた結果、ｎ型のンリコンが界面Ｇａ Ａｓ
の電子密度を高く保つことかでき、また良好なオーミッ
クコンタクトとなることを確認したものである。また、
熱処理工程後においても、オーミック電極の表面か平坦
な状態に設定されることも確認された。
」−記実施例において、シリコン薄膜を形成する手段と
して電子ビーム蒸着法を示しているものであるが、この
手段以外にも例えば抵抗加熱法、スパッタリング法、Ｃ
ＶＤ法等が適宜使用できるものである。
して電子ビーム蒸着法を示しているものであるが、この
手段以外にも例えば抵抗加熱法、スパッタリング法、Ｃ
ＶＤ法等が適宜使用できるものである。
また、オーミック電極１３は、ｐｔを使用して高融点金
属シリサイドを形成することによって構成されるように
説明しているものであるが、それ以外に例えばＭ ｏ
ＳＷ ＳＴ ａ １Ｔ １等を用いてシリサイドを形成
することによって構成できるものである。
属シリサイドを形成することによって構成されるように
説明しているものであるが、それ以外に例えばＭ ｏ
ＳＷ ＳＴ ａ １Ｔ １等を用いてシリサイドを形成
することによって構成できるものである。
高密度ＩＣの製造プロセスにおいては、トランジスタ等
の形成後に、半導体表面保護膜として酸化ケイ素や窒化
ケイ素等の薄膜を堆積して、半導体表面の劣化を阻止す
るようにすることが一般的に行われている。しかし、共
晶点が４００℃以下と低いＡｕ−Ｇｅ合金等を用いてオ
ーミック電極を形成した場合には、基板温度を充分に」
二げて保護膜を堆積させることができないものであり、
保護膜としての機能が充分に発揮できる膜を堆積するこ
とができない。
の形成後に、半導体表面保護膜として酸化ケイ素や窒化
ケイ素等の薄膜を堆積して、半導体表面の劣化を阻止す
るようにすることが一般的に行われている。しかし、共
晶点が４００℃以下と低いＡｕ−Ｇｅ合金等を用いてオ
ーミック電極を形成した場合には、基板温度を充分に」
二げて保護膜を堆積させることができないものであり、
保護膜としての機能が充分に発揮できる膜を堆積するこ
とができない。
しかし、上記実施例で示したようにｎ型シリコンを用い
てｎ型Ｇａ Ａｓへのオーミック電極を形成するように
すれば、８５０°Ｃで１５分間の熱処理工程の後でも良
好なオーミック特性が得られるものであり、したがって
オーミック電極の形成後においても基板温度を充分に上
昇させることかでき、良好な保護膜の堆積が容易に行な
えるようになる。
てｎ型Ｇａ Ａｓへのオーミック電極を形成するように
すれば、８５０°Ｃで１５分間の熱処理工程の後でも良
好なオーミック特性が得られるものであり、したがって
オーミック電極の形成後においても基板温度を充分に上
昇させることかでき、良好な保護膜の堆積が容易に行な
えるようになる。
また、上記ｎ型シリコン薄膜部からの電極取り出しに際
しては、５００〜７００℃の高温でも安定なＰｔ５ｆ、
あるいはＭｏＳｉ２に代表されるような高融点金属シリ
サイド等を用いることによって、金属電極をも含んだ耐
熱性が良好とされるようになる。
しては、５００〜７００℃の高温でも安定なＰｔ５ｆ、
あるいはＭｏＳｉ２に代表されるような高融点金属シリ
サイド等を用いることによって、金属電極をも含んだ耐
熱性が良好とされるようになる。
さらに高付加価値のＩＣ等を製造することを考慮すれは
、ｎ型シリコンオーミック電極形成後に、さらに３次元
的にトランジスタ等を形成することかでき、ＩＣプロセ
スに大きな余裕が得られるようになることが期待できる
。
、ｎ型シリコンオーミック電極形成後に、さらに３次元
的にトランジスタ等を形成することかでき、ＩＣプロセ
スに大きな余裕が得られるようになることが期待できる
。
第４図は半導体装置の他の例を示しているもので、シリ
コン基板３１上の所定の位置に適宜マスクパターンを用
いてＰ＋イオンを打込み、ｎ＋−シリコン層３４を形成
する。このような状態で上記Ｐ＋イオンを電気的に活性
化するために、電気炉アニールを行うようにする。その
後上記シリコン基板３１にｎ型Ｇａ Ａｓ層３２を、例
えばＭＯＣＶＤ法あるいはＭＢＥによってエピタキシャ
ル成長によって形成する。そして、最後にｐｔによるオ
ーミック電極３４を形成し、この半導体装置が完成され
るものである。
コン基板３１上の所定の位置に適宜マスクパターンを用
いてＰ＋イオンを打込み、ｎ＋−シリコン層３４を形成
する。このような状態で上記Ｐ＋イオンを電気的に活性
化するために、電気炉アニールを行うようにする。その
後上記シリコン基板３１にｎ型Ｇａ Ａｓ層３２を、例
えばＭＯＣＶＤ法あるいはＭＢＥによってエピタキシャ
ル成長によって形成する。そして、最後にｐｔによるオ
ーミック電極３４を形成し、この半導体装置が完成され
るものである。
尚、上記実施例ではｎ型のＧａ Ａｓ半導体基板にｎ型
のシリコン薄膜層を設定するように説明したが、これは
ｐ型のＧａ Ａｓ基板にｐ型のシリコン薄膜層を形成す
るようにしても上記同様の効果が期待できるものである
。
のシリコン薄膜層を設定するように説明したが、これは
ｐ型のＧａ Ａｓ基板にｐ型のシリコン薄膜層を形成す
るようにしても上記同様の効果が期待できるものである
。
［発明の効果コ
以上のようにこの発明に係る半導体装置によれば、例え
ばｎ型Ｇａ Ａｓ半導体基板へのオーミック電極に、同
導電型シリコンを用いることによって、この電極の微細
加工」二で問題とならにない程度の平坦な表面が得られ
るようになり、また、半導体装置への保護膜形成あるい
は高付加価値のＩＣを製造するための熱処理工程後にお
いて、安定で且つ低抵抗のオーミック電極が形成される
ようになるものである。
ばｎ型Ｇａ Ａｓ半導体基板へのオーミック電極に、同
導電型シリコンを用いることによって、この電極の微細
加工」二で問題とならにない程度の平坦な表面が得られ
るようになり、また、半導体装置への保護膜形成あるい
は高付加価値のＩＣを製造するための熱処理工程後にお
いて、安定で且つ低抵抗のオーミック電極が形成される
ようになるものである。
第１図はこの発明の一実施例に係る半導体装置の断面構
成を示す図、第２図は上記半導体装置の製造手段を説明
するもので（Ａ）はシリコン層の形成手段を説明する図
、（Ｂ）はシリコン層の形成された半導体基板を示す図
、第３図は上記半導体装置における電極間の電圧−電流
特性を示す図、第４図はこの発明の他の実施例を示す図
である。 １１・・・半導体基板、１１１・・・半絶縁性Ｇａ Ａ
ｓ基板、１１２・・・ｎ型ＧａＡｓ層、１２・・・ｎ型
シリコン薄膜層、１３・・・オーミック電極。 出願人代理人 弁理士 鈴 江 武 彦第３図 第４図
成を示す図、第２図は上記半導体装置の製造手段を説明
するもので（Ａ）はシリコン層の形成手段を説明する図
、（Ｂ）はシリコン層の形成された半導体基板を示す図
、第３図は上記半導体装置における電極間の電圧−電流
特性を示す図、第４図はこの発明の他の実施例を示す図
である。 １１・・・半導体基板、１１１・・・半絶縁性Ｇａ Ａ
ｓ基板、１１２・・・ｎ型ＧａＡｓ層、１２・・・ｎ型
シリコン薄膜層、１３・・・オーミック電極。 出願人代理人 弁理士 鈴 江 武 彦第３図 第４図
Claims (4)
- （１）ＧａＡｓからなる半導体基板に、この基板と同導
電型に設定されるシリコンの薄膜を形成し、このシリコ
ン薄膜に対応してオーミック電極が形成されるようにし
たことを特徴とする半導体装置。 - （２）上記ＧａＡｓ半導体基板は、ｎ型ＧａＡｓ層を含
み構成され、このｎ型ＧａＡｓ層に対応してｎ型のシリ
コン薄膜が形成されるようにした特許請求の範囲第１項
記載の半導体装置。 - （３）上記オーミック電極は、高融点金属シリサイドに
よって構成されるようにした特許請求の範囲第１項記載
の半導体装置。 - （４）上記ＧａＡｓ半導体基板は、ｎ型ＧａＡｓ層を含
み構成され、且つその不純物濃度が「１×１０＾１＾７
（ｃｍ＾３）」以上に設定されるようにした特許請求の
範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271387A JPS63199460A (ja) | 1987-02-16 | 1987-02-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271387A JPS63199460A (ja) | 1987-02-16 | 1987-02-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63199460A true JPS63199460A (ja) | 1988-08-17 |
Family
ID=12366476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3271387A Pending JPS63199460A (ja) | 1987-02-16 | 1987-02-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63199460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004036635A1 (ja) * | 2002-10-15 | 2004-04-29 | Sumitomo Chemical Company, Limited | 薄膜結晶ウェーハの製造方法、それを用いた半導体デバイス及びその製造方法 |
| JP2008306197A (ja) * | 2005-06-29 | 2008-12-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015970A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置 |
| JPS6352473A (ja) * | 1986-08-22 | 1988-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置 |
-
1987
- 1987-02-16 JP JP3271387A patent/JPS63199460A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015970A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置 |
| JPS6352473A (ja) * | 1986-08-22 | 1988-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004036635A1 (ja) * | 2002-10-15 | 2004-04-29 | Sumitomo Chemical Company, Limited | 薄膜結晶ウェーハの製造方法、それを用いた半導体デバイス及びその製造方法 |
| JP2008306197A (ja) * | 2005-06-29 | 2008-12-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0064829A2 (en) | High electron mobility semiconductor device and process for producing the same | |
| JPS62189762A (ja) | ３−５族化合物基体上に半導体装置を製造する方法 | |
| JPS6338871B2 (ja) | ||
| JPS63199460A (ja) | 半導体装置 | |
| JPS5851575A (ja) | 半導体装置の製造方法 | |
| JP2000340520A (ja) | 半導体装置及びその製造方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3116163B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US3116184A (en) | Etching of germanium surfaces prior to evaporation of aluminum | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| US3771028A (en) | High gain, low saturation transistor | |
| JP2611162B2 (ja) | オーミツク電極の形成方法 | |
| JPH0212927A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS60242619A (ja) | 半導体オ−ム性電極の形成方法 | |
| JPS60251631A (ja) | 不均一不純物密度分布を有する半導体装置の製造方法 | |
| JPS6116577A (ja) | 半導体装置 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPS58204531A (ja) | 半導体装置の製造方法 | |
| JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPS5935475A (ja) | 半導体装置の製造方法 | |
| JPS62143462A (ja) | ｎ型ＧａＡｓオ−ム性電極の形成方法 | |
| JPS6122872B2 (ja) | ||
| JPH0216008B2 (ja) | ||
| JPS6159781A (ja) | 半導体装置の製造方法 |