JPS62143462A - ｎ型ＧａＡｓオ−ム性電極の形成方法 - Google Patents
ｎ型ＧａＡｓオ−ム性電極の形成方法Info
- Publication number
- JPS62143462A JPS62143462A JP28282885A JP28282885A JPS62143462A JP S62143462 A JPS62143462 A JP S62143462A JP 28282885 A JP28282885 A JP 28282885A JP 28282885 A JP28282885 A JP 28282885A JP S62143462 A JPS62143462 A JP S62143462A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- electrodes
- gaas layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はｎ ’ｊ：！ ＧａＡｇに対するオーム性電極
に係り、特に低接触抵抗で平坦性が良い電極構造に関す
る。
に係り、特に低接触抵抗で平坦性が良い電極構造に関す
る。
従来のオーム性電極としては、一般的にＡ ｕ ／Ｎ
ｉ Ａｕにｅが用いられていた。例えば、ソリッド・ス
テートエレクトロニクス（Ｓｏｌｉｄ ５ｔａｔｅＥｌ
ｅｃｔｒｏｎｉｃｓ） ２５ 、１０６３〜１０６５（
１９８２）において論じられている。
ｉ Ａｕにｅが用いられていた。例えば、ソリッド・ス
テートエレクトロニクス（Ｓｏｌｉｄ ５ｔａｔｅＥｌ
ｅｃｔｒｏｎｉｃｓ） ２５ 、１０６３〜１０６５（
１９８２）において論じられている。
即ち、ＧａＡｓ ＭＥＳＦＥＴ （Ｍａｔａｌ−Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ旦ｆｆｅｃｔ工ｒａｎ
ｓｉｓｔｏｒ）等のＧａＡｓ半導体装置においては一般
にオーム性電極形成予定領域のｎ◆−ＧａＡｓ表面上に
上記の三層膜を被着し、短時間のアロイによってＧａＡ
ｓとＡｕＧ５を合金化し、これによってオーム性接触を
形成している。
ｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ旦ｆｆｅｃｔ工ｒａｎ
ｓｉｓｔｏｒ）等のＧａＡｓ半導体装置においては一般
にオーム性電極形成予定領域のｎ◆−ＧａＡｓ表面上に
上記の三層膜を被着し、短時間のアロイによってＧａＡ
ｓとＡｕＧ５を合金化し、これによってオーム性接触を
形成している。
しかし、このアロイを行うと電極表面に凹凸が生じ、平
坦性を損なうことがしばしばあった。また電極形成後４
００’Ｃ以上の熱処理を加える工程があると、アロイ反
応が過剰に進行し平坦性及び接触抵抗が劣化するという
問題点があった。
坦性を損なうことがしばしばあった。また電極形成後４
００’Ｃ以上の熱処理を加える工程があると、アロイ反
応が過剰に進行し平坦性及び接触抵抗が劣化するという
問題点があった。
この欠点を解決する試みとして、アロイ反応を用いない
電極構造の一例がエレクトロニクス・レターズ（［Ｅｌ
ｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）ユ５，８００〜
８０１（１９７９）において論じられいてる。第１図は
この電極構造を示す断面図である。半絶縁性ＧａＡｓＪ
＆板１上に第板層上してＳｅドープ０ｇ−ＧａＡｓ層２
、第２ＭとしてＡｓドープｎ＋−Ｇｅ３を分子線蒸着装
置により連続蒸着した後、第３層に金属膜４を被着した
ものである。接触比抵抗はｌＸｌ０−７Ω−■２以下と
きわめて良好な結果が得られている。
電極構造の一例がエレクトロニクス・レターズ（［Ｅｌ
ｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）ユ５，８００〜
８０１（１９７９）において論じられいてる。第１図は
この電極構造を示す断面図である。半絶縁性ＧａＡｓＪ
＆板１上に第板層上してＳｅドープ０ｇ−ＧａＡｓ層２
、第２ＭとしてＡｓドープｎ＋−Ｇｅ３を分子線蒸着装
置により連続蒸着した後、第３層に金属膜４を被着した
ものである。接触比抵抗はｌＸｌ０−７Ω−■２以下と
きわめて良好な結果が得られている。
しかもアロイ反応を用いてないので、平坦性が良いこと
は言うまでもない。
は言うまでもない。
加工精度についてもＧｅが優れている。Ａｕ／Ｎ ｉ
／ ＡｕＧｅはその加工にリフトオフを用いるので。
／ ＡｕＧｅはその加工にリフトオフを用いるので。
最小加工寸法はせいぜい線幅２μｍまでである。
一方ＧｅはＣＦ４等でドライエツチング加工が可能であ
り、線幅１μｍ程度は容易に加工でき、集積度を上げる
必要のあるＧａＡｓ集積回路に用いるのに好適である。
り、線幅１μｍ程度は容易に加工でき、集積度を上げる
必要のあるＧａＡｓ集積回路に用いるのに好適である。
次に第２図を用いて、ｎ ＋ −ＧａＡｓ層２上にｎ＋
−０８層３を形成すると低接触抵抗のオーム性電極が得
られることを示す。
−０８層３を形成すると低接触抵抗のオーム性電極が得
られることを示す。
（１）ＧｅとにａＡｓの電子親和力の差は小さく、この
２種類の半導体同志で作られるヘテロ接合ではバメ＼ノ リアΔＥｃ ６０ｍｅｖ程度と小さい。
２種類の半導体同志で作られるヘテロ接合ではバメ＼ノ リアΔＥｃ ６０ｍｅｖ程度と小さい。
（２） ＧａＡｓ、Ｇ ｅともに高濃度ｎ型不純物の添
加により、不純物準位は縮退しておりフェルミ準位（Ｅ
Ｆ）はいずれの伝導帯端Ｅｃより高い位置にある。
加により、不純物準位は縮退しておりフェルミ準位（Ｅ
Ｆ）はいずれの伝導帯端Ｅｃより高い位置にある。
（３）Ｇｅ−金属間のショットキ障壁高さも０．５ｅＶ
とＧａＡｓ（” ０ 、８ ｅＶ ）に比べて低い６以
上の理由から、金属から注入された電子は何んら障害と
なるバリアもなくｎ＋−ＧａＡｓへと流れることが可能
であり、低接触抵抗の電極が実親できる。
とＧａＡｓ（” ０ 、８ ｅＶ ）に比べて低い６以
上の理由から、金属から注入された電子は何んら障害と
なるバリアもなくｎ＋−ＧａＡｓへと流れることが可能
であり、低接触抵抗の電極が実親できる。
ところが前述の文献にある如く半絶縁性ＧａＡｓ基板１
上にｎ＋ −ＧａＡｓ層２ｎ÷−０８層３を連続的に成
長させる必要がある。
上にｎ＋ −ＧａＡｓ層２ｎ÷−０８層３を連続的に成
長させる必要がある。
即ち、ｎ＋−ＧａＡｓ層２を一度大気中に暴露すると、
表面が酸化され、再度高真空中でｎ＋−０８層３を被着
しても良好なオーム性を示さないという問題点があった
。このため、このオーム性電極を素子製作にとり入れる
場合、あらかじめｎ＋−ＧａＡｓ層、ｎ＋−Ｇｅ層が形
成されたウェハを用いる必要があるという制約があった
。
表面が酸化され、再度高真空中でｎ＋−０８層３を被着
しても良好なオーム性を示さないという問題点があった
。このため、このオーム性電極を素子製作にとり入れる
場合、あらかじめｎ＋−ＧａＡｓ層、ｎ＋−Ｇｅ層が形
成されたウェハを用いる必要があるという制約があった
。
本発明の目的は、接触抵抗が小さく、電極の平坦性も良
好であり、素子製造のうえで適用しゃすいｎ型ＧａＡｓ
オーム性電極を提供することにある。
好であり、素子製造のうえで適用しゃすいｎ型ＧａＡｓ
オーム性電極を提供することにある。
ＧａＡｓウェハは室温、大気中で容易に酸化され表面に
自然酸化膜を形成する。この表面酸化膜はフッ酸系エツ
チング液で容易に除去できる。しかしこの後ただちに超
高真空装置内に挿入しても、これらの操作中にやはり反
応が進行し表面は酸化されてしまう。これはＧｅ層のエ
ピタキシャル成長の障害になるのみならず、ｎ ＋Ｇａ
Ａｓ −ｎ ＋ Ｇ ｅ層界面の界面準位を形成する。
自然酸化膜を形成する。この表面酸化膜はフッ酸系エツ
チング液で容易に除去できる。しかしこの後ただちに超
高真空装置内に挿入しても、これらの操作中にやはり反
応が進行し表面は酸化されてしまう。これはＧｅ層のエ
ピタキシャル成長の障害になるのみならず、ｎ ＋Ｇａ
Ａｓ −ｎ ＋ Ｇ ｅ層界面の界面準位を形成する。
この界面にできた深い僧位のめためΔＥｃが大きくなり
、電流が流れる障害となる。この自然酸化膜におれるＧ
ａ−０゜Ａ ｓ −０の結合力は弱い。これを除去する
ため、ウェハを蒸着前頁空中で６００℃以上で加熱する
方法があるが、すでに形成されている能動層等のＧａＡ
ｓ半導体導伝導層の性能が損なわれるおそれがあり、用
いることはで年ない。
、電流が流れる障害となる。この自然酸化膜におれるＧ
ａ−０゜Ａ ｓ −０の結合力は弱い。これを除去する
ため、ウェハを蒸着前頁空中で６００℃以上で加熱する
方法があるが、すでに形成されている能動層等のＧａＡ
ｓ半導体導伝導層の性能が損なわれるおそれがあり、用
いることはで年ない。
今、Ｇｅ蒸気の一部分をイオン化したクラスタイオン線
を用いて、ｒｉ ＋ −ＧａＡｓ上にＧｅ層を蒸着する
と次のような効果が期待できる。第３図を用いて、この
機構を詳細に説明する。クラスタイオン５ａとは数原子
から十数原子のかたまりに１個の電荷が付随したもので
ある。まず、るっぽ９で加熱された蒸発源６から出るク
ラスタ５ｂはイオン化ユニット８でイオン化されてクラ
スタイオン５ａに変化する。ここでこのクラスタイオン
５ａはクラスタイオン加速用電源１０によって印加され
る電界中で加速され、基板７へ入射する。なお、このク
ラスタイオン加速用電源１０の電圧は約１ｋＶ〜１０ｋ
Ｖ程である。このためクラスタイオン５ａは通常の蒸着
原子よりも基板７に入射するエネルギーが大きい。例え
ば基板７として０十−ＧａＡｓを用いた場合、その表面
自然酸化物を除去するのに十分なエネルギーを持ち得る
。しがちイオンと異なり多数の原子で１個の電荷を持っ
ているため、１原子当りの電荷の量は小さい、入射時に
基板７に損傷を与えるようなことも避けられる。
を用いて、ｒｉ ＋ −ＧａＡｓ上にＧｅ層を蒸着する
と次のような効果が期待できる。第３図を用いて、この
機構を詳細に説明する。クラスタイオン５ａとは数原子
から十数原子のかたまりに１個の電荷が付随したもので
ある。まず、るっぽ９で加熱された蒸発源６から出るク
ラスタ５ｂはイオン化ユニット８でイオン化されてクラ
スタイオン５ａに変化する。ここでこのクラスタイオン
５ａはクラスタイオン加速用電源１０によって印加され
る電界中で加速され、基板７へ入射する。なお、このク
ラスタイオン加速用電源１０の電圧は約１ｋＶ〜１０ｋ
Ｖ程である。このためクラスタイオン５ａは通常の蒸着
原子よりも基板７に入射するエネルギーが大きい。例え
ば基板７として０十−ＧａＡｓを用いた場合、その表面
自然酸化物を除去するのに十分なエネルギーを持ち得る
。しがちイオンと異なり多数の原子で１個の電荷を持っ
ているため、１原子当りの電荷の量は小さい、入射時に
基板７に損傷を与えるようなことも避けられる。
よってＧｅのクラスタイオン線を用いて、ｎ＋−ＧａＡ
ｓ上にＧｅ層を形成すれば、界面特性の良好なエピタキ
シャル層が得られる。またこの時同時にＶ族元素を同時
に蒸着すれば、ドーピング可能となりｎ＋−Ｇｅ層を得
ることができる。
ｓ上にＧｅ層を形成すれば、界面特性の良好なエピタキ
シャル層が得られる。またこの時同時にＶ族元素を同時
に蒸着すれば、ドーピング可能となりｎ＋−Ｇｅ層を得
ることができる。
以下、本発明の一実施例を第３図により説明する。
（１）半絶縁性ＧａＡｓ基板１１上にｎ＋−ＧａＡｓｌ
２ （キャリア濃度１×１０１０１７ａ’；Ｓｉドー
プ）＋ ｎ＋−ＧａＡｓ１３（キャリア濃度Ｉ Ｘ １
０ ”ａｎ−’； Ｓ ｉドープ）が成長されたエピタ
キシャルウェハを用意する。この他生絶縁性ＧａＡｓ基
板にイオン打込みにより、これらの層を形成したウェハ
を用いても良い。
２ （キャリア濃度１×１０１０１７ａ’；Ｓｉドー
プ）＋ ｎ＋−ＧａＡｓ１３（キャリア濃度Ｉ Ｘ １
０ ”ａｎ−’； Ｓ ｉドープ）が成長されたエピタ
キシャルウェハを用意する。この他生絶縁性ＧａＡｓ基
板にイオン打込みにより、これらの層を形成したウェハ
を用いても良い。
次に絶縁膜１４１例えばＣＶ Ｄ ５ｉＯｚ膜を被着し
、通常のホトリソグラフィーを用いてソースおよびトレ
イン電極（オーム性電極）を形成する領域に開孔する。
、通常のホトリソグラフィーを用いてソースおよびトレ
イン電極（オーム性電極）を形成する領域に開孔する。
（２）真空中において該ウェハ上にクラスタイオン線源
を用いてＧｅ膜（３０ｎｍ）を被着する。この時のウェ
ハ温度は２００℃、印加電圧は２ｋＶ〜５ｋＶであった
。さらにこの時ドナー不純物としてＡｓを同時に別のる
つぼから蒸着する。こうして被着されたｎ＋−Ｇｓ 層
１５中のドナー濃度は’ １０ ”ａｎ−’であった。
を用いてＧｅ膜（３０ｎｍ）を被着する。この時のウェ
ハ温度は２００℃、印加電圧は２ｋＶ〜５ｋＶであった
。さらにこの時ドナー不純物としてＡｓを同時に別のる
つぼから蒸着する。こうして被着されたｎ＋−Ｇｓ 層
１５中のドナー濃度は’ １０ ”ａｎ−’であった。
本実施例ではＡｓをドナー不純物として用いたがＰある
いはｓｂ用いても良いことは言うまでもない。またこの
時の不純物濃度は１０２〜１０”ａａ−’の高濃度ドー
プが必要である。
いはｓｂ用いても良いことは言うまでもない。またこの
時の不純物濃度は１０２〜１０”ａａ−’の高濃度ドー
プが必要である。
（３）不要部分のｎ＋−Ｇｅ 層の除去と第２層金属層
１６の被着を行う、この金属としてはＡＱ。
１６の被着を行う、この金属としてはＡＱ。
Ａｕ等種々の金属を用いることが可能であるが、特に高
融点金属、その合金および高融点金属シリサイド、例え
ばＷ、Ｍ ｏ 、Ｈｆ 、Ｔ ｉ 、Ｔ ａ 、Ｔ ｉ
−Ｗ 、 Ｔａ５ｉｚ、ＷＳｉｚ等その一部又は余部
に用いれば、その電極の耐熱性が従来のＡ ｕ ／ Ｎ
ｉ ／ ＡｕＧａｆＷ、４１に比べて優れたものにな
る。このオーム性電極１７の接触比抵抗を測定した結果
、Ｐ ｃ ＝ １〜２ｘｉｏ−ｅΩ−１２と実用素子製
作上問題のない良好な値が得られた。
融点金属、その合金および高融点金属シリサイド、例え
ばＷ、Ｍ ｏ 、Ｈｆ 、Ｔ ｉ 、Ｔ ａ 、Ｔ ｉ
−Ｗ 、 Ｔａ５ｉｚ、ＷＳｉｚ等その一部又は余部
に用いれば、その電極の耐熱性が従来のＡ ｕ ／ Ｎ
ｉ ／ ＡｕＧａｆＷ、４１に比べて優れたものにな
る。このオーム性電極１７の接触比抵抗を測定した結果
、Ｐ ｃ ＝ １〜２ｘｉｏ−ｅΩ−１２と実用素子製
作上問題のない良好な値が得られた。
（４）リソグラフィーにより絶縁膜１４のゲート電極被
着部を開孔し、続いてｎ＋−ＧａＡｓ層１３をエツチン
グ除去する。ＡＱ／Ｔｉを真空蒸着後リフトオフし、ゲ
ート電極１８を形成する。
着部を開孔し、続いてｎ＋−ＧａＡｓ層１３をエツチン
グ除去する。ＡＱ／Ｔｉを真空蒸着後リフトオフし、ゲ
ート電極１８を形成する。
以上は、ＧａＡｓ ＭＩＥＳＦＩＥＴについて本発明を
用いた例であるが、この他ＧａＡｓ −ＧａＡ Ｑ Ａ
ｓ半導体レーザ、発光ダイオード、 ＧａＡｓ ＭＥＳ
ＦＥＴを主要構成要素とするＧａＡｓ ＩＣ等にも適用
可能なことは言うまでもない。
用いた例であるが、この他ＧａＡｓ −ＧａＡ Ｑ Ａ
ｓ半導体レーザ、発光ダイオード、 ＧａＡｓ ＭＥＳ
ＦＥＴを主要構成要素とするＧａＡｓ ＩＣ等にも適用
可能なことは言うまでもない。
本発明によば、オーム性電極の接触比抵抗が１０−８Ω
−ｅｌｌ”程度と小さい値が得られる。又従来のＡ ｕ
／ Ｎ ｉ ／ ＡｕＧｅｆｌ！極のようなアロイ反
応を用いないので、電極の平坦性は良好である。またウ
ェハ上にすでに形成された導伝層を損なうことなく、オ
ーム性電極を再現性良く形成できるのでＧａＡｓＭＥＳ
ＦＥＴ等の半導体素子の製造に適用できる。
−ｅｌｌ”程度と小さい値が得られる。又従来のＡ ｕ
／ Ｎ ｉ ／ ＡｕＧｅｆｌ！極のようなアロイ反
応を用いないので、電極の平坦性は良好である。またウ
ェハ上にすでに形成された導伝層を損なうことなく、オ
ーム性電極を再現性良く形成できるのでＧａＡｓＭＥＳ
ＦＥＴ等の半導体素子の製造に適用できる。
第１図はオーム性電極断面図、第２図は金属／ｎ＋−Ｇ
ｅ ／ ｎ＋ −ＧａＡｓのエネルギー帯図、第３図
はクラスタイオン線蒸着装置の概念図、第４図は本発明
のオーム性電極形成法を用いたＧａＡｓＭＥＳＦＥＴ製
造工程断面図である。 １．１１−・・半絶縁性ＧａＡｓ基板、２．１’３−ｎ
＋−ＧａＡｓ層、３．１５−ｎ＋−Ｇｅ層、４．１６−
・・金属層、１２・・・ｎ−ＧａＡｓ層、１４・・・絶
縁膜、１７・・・オーム性電極、１８・・・ゲート電極
、５ａ・・・クラスタイオン、５ｂ・・・中性クラスタ
、６・・・蒸発源、７・・・基板、８・・・イオン化ユ
ニット、９・・・るつぼ、１０・・・クラスタイオン加
速用電源。 第 、５ 図
ｅ ／ ｎ＋ −ＧａＡｓのエネルギー帯図、第３図
はクラスタイオン線蒸着装置の概念図、第４図は本発明
のオーム性電極形成法を用いたＧａＡｓＭＥＳＦＥＴ製
造工程断面図である。 １．１１−・・半絶縁性ＧａＡｓ基板、２．１’３−ｎ
＋−ＧａＡｓ層、３．１５−ｎ＋−Ｇｅ層、４．１６−
・・金属層、１２・・・ｎ−ＧａＡｓ層、１４・・・絶
縁膜、１７・・・オーム性電極、１８・・・ゲート電極
、５ａ・・・クラスタイオン、５ｂ・・・中性クラスタ
、６・・・蒸発源、７・・・基板、８・・・イオン化ユ
ニット、９・・・るつぼ、１０・・・クラスタイオン加
速用電源。 第 、５ 図
Claims (1)
- ｎ＾＋−ＧａＡｓ上に、少なくとも一部はイオン化した
ゲルマニウム蒸発源とリン，ヒ素又はアンチモンのうち
少なくとも一種類の蒸発源から真空蒸着して第１層を形
成する工程と、該第１層上に金属層を第２層として形成
する工程を少なくとも含むことを特徴とするｎ型ＧａＡ
ｓオーム性電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28282885A JPS62143462A (ja) | 1985-12-18 | 1985-12-18 | ｎ型ＧａＡｓオ−ム性電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28282885A JPS62143462A (ja) | 1985-12-18 | 1985-12-18 | ｎ型ＧａＡｓオ−ム性電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143462A true JPS62143462A (ja) | 1987-06-26 |
Family
ID=17657605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28282885A Pending JPS62143462A (ja) | 1985-12-18 | 1985-12-18 | ｎ型ＧａＡｓオ−ム性電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143462A (ja) |
-
1985
- 1985-12-18 JP JP28282885A patent/JPS62143462A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663643A (en) | Semiconductor device and process for producing the same | |
| EP0106174B1 (en) | Manufacture of a schottky fet | |
| US7160766B2 (en) | Field-effect semiconductor device and method for making the same | |
| EP0408252A2 (en) | Heterojunction bipolar transistor | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH03774B2 (ja) | ||
| US5106766A (en) | Method of making a semiconductor device that comprises p-type III-V semiconductor material | |
| EP0789387B1 (en) | Laminate and process for forming ohmic electrode | |
| EP0130774B1 (en) | Process for fabricating bipolar transistor | |
| JPS62143462A (ja) | ｎ型ＧａＡｓオ−ム性電極の形成方法 | |
| GB2074374A (en) | Method of making field effect transistors | |
| JPS62143461A (ja) | ｎ型ＧａＡｓオ−ム性電極 | |
| JPH0212927A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPH0329302B2 (ja) | ||
| Kuznetsov et al. | Technology for high‐performance n‐channel SiGe modulation‐doped field‐effect transistors | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JPH0738175A (ja) | ガンダイオード | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPS62293679A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS59193063A (ja) | 電界効果トランジスタの製造方法 | |
| KR20200016585A (ko) | 실리콘카바이드 파워반도체 및 그 제조방법 | |
| JPH05217937A (ja) | 半導体装置の製造方法 |