JPS62143461A - ｎ型ＧａＡｓオ−ム性電極 - Google Patents
ｎ型ＧａＡｓオ−ム性電極Info
- Publication number
- JPS62143461A JPS62143461A JP28282785A JP28282785A JPS62143461A JP S62143461 A JPS62143461 A JP S62143461A JP 28282785 A JP28282785 A JP 28282785A JP 28282785 A JP28282785 A JP 28282785A JP S62143461 A JPS62143461 A JP S62143461A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- electrode
- electrodes
- ohmic electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はｎ型ＧａＡｓに対するオーム性電極に係り、特
に低接触抵抗で平担及び加工特性が良い電極構造に関す
る。
に低接触抵抗で平担及び加工特性が良い電極構造に関す
る。
従来のオーム性電極としては、一般的にＡ ｕ ／Ｎ
ｘ Ａ ｕ Ｇ ｅが用いられていた。例えばソリッド
・ステート・エレクトロニクス（Ｓｏｌｉｄ ５ｔｏｌ
ｅＥｌｅｃｔｒｏｎｉｃｓ） ２５ 、１０６３〜１０
６５（１９８２）において論じられている。
ｘ Ａ ｕ Ｇ ｅが用いられていた。例えばソリッド
・ステート・エレクトロニクス（Ｓｏｌｉｄ ５ｔｏｌ
ｅＥｌｅｃｔｒｏｎｉｃｓ） ２５ 、１０６３〜１０
６５（１９８２）において論じられている。
即ち、ＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ Ｔ ’（Ｍｅｔａ
ｌ −Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｄ Ｒｆｂ
ｅｃｔ工ｒａｎｓｉｓｔｏｒ）等のＧ ａ Ａ ｓ半導
体装置においては一般にオーム性屯極形成予定領域のｎ
÷−Ｇ ａ Ａ ｓ表面に上記の三層膜を被着し、短時
間のアロイによってＧ ａ Ａ ｓとＡ ｕ Ｇ ｅを
合金化し、これによってオーム性接触を形成している。
ｌ −Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｄ Ｒｆｂ
ｅｃｔ工ｒａｎｓｉｓｔｏｒ）等のＧ ａ Ａ ｓ半導
体装置においては一般にオーム性屯極形成予定領域のｎ
÷−Ｇ ａ Ａ ｓ表面に上記の三層膜を被着し、短時
間のアロイによってＧ ａ Ａ ｓとＡ ｕ Ｇ ｅを
合金化し、これによってオーム性接触を形成している。
しかし、アロイを行うと電極表面に凹凸が生じ、平担性
を損なうことがしばしばあった。また電極形成後４００
℃以上の熱処理を加える工程があると、アロイ反応が過
剰に進行し平担性及び接触抵抗が劣化するという問題点
があった。
を損なうことがしばしばあった。また電極形成後４００
℃以上の熱処理を加える工程があると、アロイ反応が過
剰に進行し平担性及び接触抵抗が劣化するという問題点
があった。
この欠点を解決する試みとして、アロイ反応を用いない
電極構造の一例がエレクトロニクス・レターズ（Ｉ！１
ａｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）１旦、 ８００
−８０１（１９７９）において論じられている。第１図
はこの電極構造を示す断面図である。半絶縁性Ｇ ａ
Ａ ｓ基板１上に第１層としてＳｅドープｎ÷−Ｇ ａ
Ａ ｓ層２゜第２層としてＡｓドープｎ＋−Ｇｅ３を
分子線蒸着装置により連続蒸着した後、第３層に金属膜
４を被着したものである。接触比抵抗はｌＸｌ０’−７
０−一以下ときわめて良好な結果が得られている。
電極構造の一例がエレクトロニクス・レターズ（Ｉ！１
ａｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）１旦、 ８００
−８０１（１９７９）において論じられている。第１図
はこの電極構造を示す断面図である。半絶縁性Ｇ ａ
Ａ ｓ基板１上に第１層としてＳｅドープｎ÷−Ｇ ａ
Ａ ｓ層２゜第２層としてＡｓドープｎ＋−Ｇｅ３を
分子線蒸着装置により連続蒸着した後、第３層に金属膜
４を被着したものである。接触比抵抗はｌＸｌ０’−７
０−一以下ときわめて良好な結果が得られている。
しかもアロイ反応を用いていないので、平担性が良いこ
とは言うまでもない。
とは言うまでもない。
加工精度についてもＧｅが優れているＡｕ／Ｎｉ／Ａｕ
Ｇｅはその加工にリフトオフを用いるので、最小加工寸
法はせいぜい線幅２μｍまでである。一方、ＧｅはＣＦ
４等でドライエツチング加工が可能であり、線幅１μｍ
程度は容易に加工でき、集積度を上げる必要のあるＧ
ａ Ａ ｓ集積回路に用いるのに好適である。
Ｇｅはその加工にリフトオフを用いるので、最小加工寸
法はせいぜい線幅２μｍまでである。一方、ＧｅはＣＦ
４等でドライエツチング加工が可能であり、線幅１μｍ
程度は容易に加工でき、集積度を上げる必要のあるＧ
ａ Ａ ｓ集積回路に用いるのに好適である。
次に第２図を用いて、ｎ＋−ＧａＡｓ層２上にｎ＋Ｇｅ
層３を形成すると低接触抵抗のオーム性電極が得られ
ることを示す。
層３を形成すると低接触抵抗のオーム性電極が得られ
ることを示す。
（１）ＧｅとＧ ａ Ａ ｓの電子親和力の差は小さく
、この２種類の半導体同志で作られるペテロ接合でハハ
リアΔＥｃ二６０ｍｅｖ程度と小さい。
、この２種類の半導体同志で作られるペテロ接合でハハ
リアΔＥｃ二６０ｍｅｖ程度と小さい。
（２） Ｇ ａ Ａ ｓ ｅ Ｇ ｅともに高濃度ｎ型
不純物の添加により、不純物準位は縮退しておりフェル
ミ準位（ＥＦ）はいづれの伝導帯端Ｅｃより高い位置に
ある。
不純物の添加により、不純物準位は縮退しておりフェル
ミ準位（ＥＦ）はいづれの伝導帯端Ｅｃより高い位置に
ある。
（３）Ｇｅ−金属間のショットキ障壁高さも０．５ｅＶ
とＧａＡｓ （二〇 、 ８ ｓ Ｖ）に比べて低い。
とＧａＡｓ （二〇 、 ８ ｓ Ｖ）に比べて低い。
以上の理由から、金属から注入された電子は何んら障害
となるバリアもなく、ｎ＋−ＧａＡｓへと流れることが
可能であり、低接触抵抗の電極が実現できる。
となるバリアもなく、ｎ＋−ＧａＡｓへと流れることが
可能であり、低接触抵抗の電極が実現できる。
ところが前述の文献にある如く半絶縁性Ｇ ａ Ａ ｓ
基板１上にｎ＋−ＧａＡｓ層２ｎ＋Ｇａ、Ｆ！！１３を
連続的に成長させる必要がある。
基板１上にｎ＋−ＧａＡｓ層２ｎ＋Ｇａ、Ｆ！！１３を
連続的に成長させる必要がある。
即ち、ｎ ＋ −Ｇ ａ Ａ ｓ層２を一度大気中に暴
露すると、表面が酸化され、再度高真空中でｎ＋Ｇｅ層
３を被着しても良好なオーム性を示さないという問題点
があった。このため、このオー１１性電極を素子製作に
とり入れる場合、あらかじめｎ十−Ｇ ａ Ａ ｓ層、
ｎ＋Ｇｅ層が形成されたウェハを用いる必要があるとい
う制約があった。
露すると、表面が酸化され、再度高真空中でｎ＋Ｇｅ層
３を被着しても良好なオーム性を示さないという問題点
があった。このため、このオー１１性電極を素子製作に
とり入れる場合、あらかじめｎ十−Ｇ ａ Ａ ｓ層、
ｎ＋Ｇｅ層が形成されたウェハを用いる必要があるとい
う制約があった。
本発明の目的は、接触抵抗が小さく、電極の平担性も良
好であり、素子製造のうえで適用しやすいｎ型Ｇ ａ
Ａ ｓオーム性電極を提供することにある。
好であり、素子製造のうえで適用しやすいｎ型Ｇ ａ
Ａ ｓオーム性電極を提供することにある。
Ｇ ａ Ａ ｓウェハは室温、大気中で容易に酸化され
表面に自然酸化膜を形成する。この表面酸化膜はフッ酸
系エツチング液で容易に除去できる。しかし、この後た
だちに超高真空装置内に挿入しても、これらの操作中に
やはり反応が進行し表面は酸化されてしまう、これはＧ
ｅ層のエピタキシャル成長の障害になるのみならず、ｎ
＋ −ＧａＡｓ−ｎ＋Ｇｅ層界面の界面準位を形成する
。この界面にできた深い準位のためΔＥｃが大きくなり
、電流が流れる障害となる。この自然酸化膜におけるＧ
ａ −０。
表面に自然酸化膜を形成する。この表面酸化膜はフッ酸
系エツチング液で容易に除去できる。しかし、この後た
だちに超高真空装置内に挿入しても、これらの操作中に
やはり反応が進行し表面は酸化されてしまう、これはＧ
ｅ層のエピタキシャル成長の障害になるのみならず、ｎ
＋ −ＧａＡｓ−ｎ＋Ｇｅ層界面の界面準位を形成する
。この界面にできた深い準位のためΔＥｃが大きくなり
、電流が流れる障害となる。この自然酸化膜におけるＧ
ａ −０。
Ａｓ−０の結合力は弱い。これを除去するためウェハを
蒸着前頁空中で６００℃以上で加熱する方法があるが、
すでに形成されている能動層等のＧ ａ Ａ ｓ半導体
導伝層の性能がそこなわれるおそれがあり、用いること
はできない。
蒸着前頁空中で６００℃以上で加熱する方法があるが、
すでに形成されている能動層等のＧ ａ Ａ ｓ半導体
導伝層の性能がそこなわれるおそれがあり、用いること
はできない。
今、表面に酸化自由エネルギーの大きな物質、例えばＡ
Ｍ、Ｓｉ等を被着し、５００〜８００℃の温度範囲で熱
処理すれば表面の酸素原子はＡＱ。
Ｍ、Ｓｉ等を被着し、５００〜８００℃の温度範囲で熱
処理すれば表面の酸素原子はＡＱ。
Ｓｉ中にとりかこまれることが期待できる。この物質を
もつ材料のうち第１層に必要な性質を失なわない材料と
してＧ ｅ −Ｓ ｉ合金がある。ｎ＋−Ｇ ａ Ａ
ｓ上にｎ ＋ −Ｇ ａ −Ｓ ｉ合金をエピタキシャ
ル成長後、熱処理を行えば良好な界面が得られる。
もつ材料のうち第１層に必要な性質を失なわない材料と
してＧ ｅ −Ｓ ｉ合金がある。ｎ＋−Ｇ ａ Ａ
ｓ上にｎ ＋ −Ｇ ａ −Ｓ ｉ合金をエピタキシャ
ル成長後、熱処理を行えば良好な界面が得られる。
これにより第１層としてｎ＋−Ｇｅ−５ｉ層を第２層と
して金属膜を被着すれば良好なオーム性電極を形成する
ことができる。また加工性に関してもＧｏ−ＳｉはＣＦ
４ガス等によりドライエッチ加能であり、微細加工が可
能である。
して金属膜を被着すれば良好なオーム性電極を形成する
ことができる。また加工性に関してもＧｏ−ＳｉはＣＦ
４ガス等によりドライエッチ加能であり、微細加工が可
能である。
以下実施例により、本発明を説明する。
〔実施例１〕
第３図ＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ Ｔに本発明を適用
した実施例である。
した実施例である。
（１）半絶縁性Ｇ ａ Ａ ｓ基板１１上にｎ Ｇａ
Ａｓ１２（キャリア濃度２ Ｘ ］、 Ｏエフａ＋＋−
”、 Ｓ ｉドープ）、ｎ＋ＧａＡｓ１３ （キャリア
濃度１×１０１δａｎ−Ｉｌ；Ｓｉドープ）が成長され
たエピタキシャルウェハを用意する。この他生絶縁性Ｇ
ａ Ａ ｓ基板にイオン打込みにより、これらの層を
形成したウェハを用いても良い。次に絶縁膜１４例えば
ＣＶ Ｄ Ｓ ｉ Ｏ２膜を被着し、通常のホトリング
ラフイーを用いてソースおよびドレイン電極（オーム性
電極）を形成する領域のＳｉＯ２膜に開孔する。
Ａｓ１２（キャリア濃度２ Ｘ ］、 Ｏエフａ＋＋−
”、 Ｓ ｉドープ）、ｎ＋ＧａＡｓ１３ （キャリア
濃度１×１０１δａｎ−Ｉｌ；Ｓｉドープ）が成長され
たエピタキシャルウェハを用意する。この他生絶縁性Ｇ
ａ Ａ ｓ基板にイオン打込みにより、これらの層を
形成したウェハを用いても良い。次に絶縁膜１４例えば
ＣＶ Ｄ Ｓ ｉ Ｏ２膜を被着し、通常のホトリング
ラフイーを用いてソースおよびドレイン電極（オーム性
電極）を形成する領域のＳｉＯ２膜に開孔する。
（２）超高真空中において該ウェハ上にＧ ｅｓ −Ｓ
ｉ合金膜（ＳｉｌＯａｔ％、厚さ３０ｎｍ）を被着する
。この時ドナー不純物としてＡ！を同時に蒸着する。こ
うして被着されたｎ＋Ｇａ−Ｓ ｉ 層１５中＋７）
Ｆ ｆ−濃度は二１０”ａｍ−”テあった、続いて水素
雰囲気中で５００℃〜７００℃温度範囲の熱処理を行い
ｎ＋−ＧａＡｓ界面から酸化物を除去する１本実施例で
はＡｓをドナー不純物として用いたが、ＰあるいはＳｂ
を用いても良いことは言うまでもない、この時の不純物
濃度は１０２０〜１０２１■−δの高濃度ドープが必要
である。
ｉ合金膜（ＳｉｌＯａｔ％、厚さ３０ｎｍ）を被着する
。この時ドナー不純物としてＡ！を同時に蒸着する。こ
うして被着されたｎ＋Ｇａ−Ｓ ｉ 層１５中＋７）
Ｆ ｆ−濃度は二１０”ａｍ−”テあった、続いて水素
雰囲気中で５００℃〜７００℃温度範囲の熱処理を行い
ｎ＋−ＧａＡｓ界面から酸化物を除去する１本実施例で
はＡｓをドナー不純物として用いたが、ＰあるいはＳｂ
を用いても良いことは言うまでもない、この時の不純物
濃度は１０２０〜１０２１■−δの高濃度ドープが必要
である。
（３）不要な部分のｈ±Ｇ ｅ −Ｓ ｉ層の除去と第
２層金属層１６の被着を行う。この金属としてはＡｕ、
Ａｕ等種々の金属を用いることが可能であるが、特に高
融点金属、その合金および高融点金属シリサイド、例え
ばＷ、Ｍｏ、Ｈｆ。
２層金属層１６の被着を行う。この金属としてはＡｕ、
Ａｕ等種々の金属を用いることが可能であるが、特に高
融点金属、その合金および高融点金属シリサイド、例え
ばＷ、Ｍｏ、Ｈｆ。
Ｔｉ、Ｔａ、Ｔｉｅ、’Ｉ”ａＳｉｚ、ＷＳｉｚ等その
一部又は金部に用いれば、その電極の耐熱性が従来のＡ
ｕ ／ Ｎ ｉ ／ ＡｕＧｅ電極極に比べて優れた
ものになる。このオーム性電極１７の接触比抵抗を測定
した結果、Ｐｃ＝１〜２Ｘ１０−’Ω−ｄと実用素子製
作上問題のない良好な値が得られた。
一部又は金部に用いれば、その電極の耐熱性が従来のＡ
ｕ ／ Ｎ ｉ ／ ＡｕＧｅ電極極に比べて優れた
ものになる。このオーム性電極１７の接触比抵抗を測定
した結果、Ｐｃ＝１〜２Ｘ１０−’Ω−ｄと実用素子製
作上問題のない良好な値が得られた。
（４）リソグラフィーにより絶縁膜１４のゲート電極被
着部を開孔し、続いてｎ＋−ＧａＡｓ層１３をエツチン
グ除去、する、ＡΩ／ Ｔ ｉを真空蒸着後リフトオフ
し、ゲート電極１８を形成する。
着部を開孔し、続いてｎ＋−ＧａＡｓ層１３をエツチン
グ除去、する、ＡΩ／ Ｔ ｉを真空蒸着後リフトオフ
し、ゲート電極１８を形成する。
本発明によれば、オー１１性電極の接続比抵抗が１０−
ｅΩ−ｄ程度と小さい値が得られる。又従来のＡ ｕ
／ Ｎ ｉ ／ ＡｕＧｅ電極のようなアロイ反応を用
いていないので、電極の平担性は良好である。
ｅΩ−ｄ程度と小さい値が得られる。又従来のＡ ｕ
／ Ｎ ｉ ／ ＡｕＧｅ電極のようなアロイ反応を用
いていないので、電極の平担性は良好である。
またウェハ上にすべてに形成された導伝層を損なうこと
なく、オーム性電極を再現性良く形成できるのでＧａＡ
ｓＭ Ｅ Ｓ Ｆ Ｅ Ｔ等の半導体素子の製造に適用
できる。
なく、オーム性電極を再現性良く形成できるのでＧａＡ
ｓＭ Ｅ Ｓ Ｆ Ｅ Ｔ等の半導体素子の製造に適用
できる。
第１図は従来のオーム性ｉｔｔ極断面図、第２図は金属
／ｎ＋Ｇａ／ｎ＋ＧａＡｓのエネルギー帯図、第３図は
本発明のオーム性電極を用いたＧ ａ Ａ ｓＭＥＳＦ
ＥＴ製造工程断面図である。
／ｎ＋Ｇａ／ｎ＋ＧａＡｓのエネルギー帯図、第３図は
本発明のオーム性電極を用いたＧ ａ Ａ ｓＭＥＳＦ
ＥＴ製造工程断面図である。
Claims (1)
- １、ｎ＾＋−ＧａＡｓ上に第１層として、不純物原子と
してＰ，Ａｓ又はＳｂを含むＧｅ−Ｓｉ層を、第２層と
して金属層を少なくとも設けたことを特徴とするｎ型Ｇ
ａＡｓオーム性電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28282785A JPS62143461A (ja) | 1985-12-18 | 1985-12-18 | ｎ型ＧａＡｓオ−ム性電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28282785A JPS62143461A (ja) | 1985-12-18 | 1985-12-18 | ｎ型ＧａＡｓオ−ム性電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143461A true JPS62143461A (ja) | 1987-06-26 |
Family
ID=17657592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28282785A Pending JPS62143461A (ja) | 1985-12-18 | 1985-12-18 | ｎ型ＧａＡｓオ−ム性電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143461A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189731A (ja) * | 1986-02-15 | 1987-08-19 | Honda Motor Co Ltd | ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 |
| JPH056995A (ja) * | 1991-06-27 | 1993-01-14 | Nec Corp | 高融点金属シリサイド膜とその形成方法 |
| US5583355A (en) * | 1992-06-22 | 1996-12-10 | Motorola, Inc. | Self-aligned FET having etched ohmic contacts |
| JP2008116121A (ja) * | 2006-11-06 | 2008-05-22 | Hitachi Appliances Inc | 空気調和機 |
-
1985
- 1985-12-18 JP JP28282785A patent/JPS62143461A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189731A (ja) * | 1986-02-15 | 1987-08-19 | Honda Motor Co Ltd | ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 |
| JPH056995A (ja) * | 1991-06-27 | 1993-01-14 | Nec Corp | 高融点金属シリサイド膜とその形成方法 |
| US5583355A (en) * | 1992-06-22 | 1996-12-10 | Motorola, Inc. | Self-aligned FET having etched ohmic contacts |
| JP2008116121A (ja) * | 2006-11-06 | 2008-05-22 | Hitachi Appliances Inc | 空気調和機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663643A (en) | Semiconductor device and process for producing the same | |
| EP0064829B1 (en) | High electron mobility semiconductor device and process for producing the same | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| JPS6338871B2 (ja) | ||
| JPH03774B2 (ja) | ||
| US20040238891A1 (en) | Multi-layered structure for fabricating an ohmic electrode and ohmic electrode | |
| JPH0653241A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62143461A (ja) | ｎ型ＧａＡｓオ−ム性電極 | |
| EP0130774B1 (en) | Process for fabricating bipolar transistor | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0329302B2 (ja) | ||
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JPS61260679A (ja) | 電界効果トランジスタ | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS62143462A (ja) | ｎ型ＧａＡｓオ−ム性電極の形成方法 | |
| JPH0738175A (ja) | ガンダイオード | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPH0472384B2 (ja) | ||
| JPS59193063A (ja) | 電界効果トランジスタの製造方法 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH04167531A (ja) | ３―ｖ族化合物半導体装置とその製造方法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPS6159878A (ja) | シヨツトキ−電極の形成法 | |
| JPS6394688A (ja) | 電界効果トランジスタの製造方法 |