CN1706033A - 薄膜晶体晶片的制造方法、使用该晶片的半导体器件及其制造方法 - Google Patents
薄膜晶体晶片的制造方法、使用该晶片的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1706033A CN1706033A CNA2003801015521A CN200380101552A CN1706033A CN 1706033 A CN1706033 A CN 1706033A CN A2003801015521 A CNA2003801015521 A CN A2003801015521A CN 200380101552 A CN200380101552 A CN 200380101552A CN 1706033 A CN1706033 A CN 1706033A
- Authority
- CN
- China
- Prior art keywords
- layer
- mentioned
- compound semiconductor
- monocrystalline
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010409 thin film Substances 0.000 title claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 150000001875 compounds Chemical class 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000003475 lamination Methods 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 9
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 8
- 239000004411 aluminium Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 5
- 239000012808 vapor phase Substances 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000005755 formation reaction Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- PHLXSNIEQIKENK-UHFFFAOYSA-N 2-[[2-[5-methyl-3-(trifluoromethyl)pyrazol-1-yl]acetyl]amino]-4,5,6,7-tetrahydro-1-benzothiophene-3-carboxamide Chemical compound CC1=CC(C(F)(F)F)=NN1CC(=O)NC1=C(C(N)=O)C(CCCC2)=C2S1 PHLXSNIEQIKENK-UHFFFAOYSA-N 0.000 description 1
- 101100230601 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HBT1 gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
通过外延生长形成GaAs单晶10的n+-GaAs层8之后,接着在同一外延生长炉内使Si层11外延生长,然后将铝电极12作为欧姆电极形成于Si层11上。利用Si层11能够抑制在n+-GaAs层8表面形成表面缺陷能级,能够有效防止不需要的势垒的形成。由于Si层11表面状态平坦且化学稳定性优异,因此通过使用对于Si层11具有适当的功函的铝等形成电极12,能够制成良好的欧姆电极。
Description
技术领域
本发明涉及表面稳定性优异的半导体晶片的制造方法以及使用它的具有良好的欧姆电极特性的半导体器件及其制造方法。
背景技术
GaAs、GaP、GaN等的3-5族化合物半导体晶体,被广泛用于在微波波段以上的高频区使用的高速电子元件或者各种发光二极管等的发光元件之类的半导体器件的制造。利用上述的化合物半导体晶体制造半导体器件的场合,不用说半导体晶体自身的电特性是重要的,但从器件应用的观点考虑,将半导体晶体与外部器件电连接的电极部分的电特性也重要。即,能够得到在与外部器件之间能够效率好地流通电流的欧姆连接的电极的形成成为重要的技术课题。
一般地由于半导体中的导带能级或者价电子带能级与电极金属的功函不同的情况多,因此为了通过电极向半导体晶体内平稳地流入电流,有必要选择具有适合于目标半导体层的带结构的功函的电极材料。
可是,即使从上述的观点选择安装在半导体晶体上的电极材料,由于半导体晶体的表面的不稳定性,也存在发生势垒、其损害电流的平稳流动的问题。例如GaAs系化合物半导体的场合,高密度的表面缺陷能级自然地形成,在该缺陷能级附近固定了费密能级,且该能级在禁带内形成,因此在表面附近形成成为势垒的倒空层的情况多。这种情况意味着不取决于使用的电极金属的种类而产生一定的倒空层,由于该倒空层的影响,即使适当地选择电极的材料,得到理想的欧姆特性事实上也变得困难。
为了应对该问题,在过去,考虑出下述构成:在半导体晶体和电极之间形成禁带宽小、势垒小的InGaAs等的晶体层作为电极连接层,缓和电极和半导体晶体之间的能隙的构成;或者利用一旦提高杂质添加浓度,倒空层厚度就变薄的事实,添加多量的杂质,直到倒空层变薄至来自电极的电流由于隧道效应而平稳地向半导体晶体流动的程度的构成,这些构成成为公知。
可是,当设置InGaAs层作为电极连接层时,由于在形成于半导体晶体的最上层的GaAs层之上形成晶格常数与之不同的InGaAs层等,因此对做成的半导体器件内部产生不合理的压缩或拉伸应力。因此发生变形、或表面形态恶化,因此对于微细图案,发生断线和其他不良情况。另一方面,当通过大量添加杂质而减薄成为势垒的倒空层的厚度时,损害半导体的热稳定性,做成的半导体器件的操作不稳定,操作的可靠性降低。
发明内容
本发明目的在于,提供能够解决现有技术中的上述问题、表面稳定性优异的半导体晶片的制造方法以及使用它的具有良好的欧姆电极特性的半导体器件及其制造方法。
为了解决上述课题,本发明通过在GaAs之类的3-5族化合物半导体的单晶上积层适宜的晶体结构的Si层,能够得到表面稳定性优异、且具有良好的欧姆电极特性的半导体积层结构。
本发明如下:
(1)一种半导体器件,是使用了3-5族化合物半导体单晶的半导体器件,在该器件中,具备经掺杂的3-5族化合物半导体单晶外延层、在该3-5族化合物半导体单晶外延层上形成的Si层、在该Si层上作为欧姆电极而形成的金属电极。
(2)根据上述(1)所述的半导体器件,上述3-5族化合物半导体单晶外延层被掺杂成n型,上述金属电极是电子用欧姆电极。
(3)根据上述(1)所述的半导体器件,上述3-5族化合物半导体单晶外延层被掺杂成p型,上述金属电极是空穴用欧姆电极。
(4)根据上述(1)-(3)的任1项所述的半导体器件,上述3-5族化合物半导体单晶是选自GaAs、InGaAs、以及InP的任1种单晶。
(5)根据上述(1)-(4)的任1项所述的半导体器件,上述Si层是在上述3-5族化合物半导体单晶外延层上外延生长的单晶层。
(6)根据上述(1)-(4)的任1项所述的半导体器件,上述Si层在上述3-5族化合物半导体单晶外延层上以多晶层或非晶层的形式形成。
(7)根据上述(1)-(6)的任1项所述的半导体器件,上述金属电极包含铝。
(8)一种制造3-5族化合物半导体器件用的薄膜晶体晶片的方法,在该制造方法中,在同一外延生长炉内进行下述工序:通过外延生长在半导体衬底上积层所需要的化合物半导体薄膜晶体层而得到3-5族化合物半导体单晶的工序、和在该3-5族化合物半导体单晶上通过外延生长形成Si层的工序。
(9)根据上述(8)所述的方法,上述外延生长采用有机金属气相外延生长法(MOVPE法)或者分子束外延法(MBE法)进行。
(10)根据上述(8)所述的方法,上述3-5族化合物半导体单晶是GaAs单晶。
(11)根据上述(8)所述的方法,在形成上述Si层的场合,与上述Si层接合的上述3-5族化合物半导体单晶的薄膜层利用Si掺杂成n型。
(12)根据上述(8)所述的方法,上述化合物半导体薄膜晶体层含有As,在形成上述Si层的场合,利用与上述Si层接合的上述3-5族化合物半导体单晶的薄膜晶体层中的As将上述Si层掺杂成n型。
(13)根据上述(8)-(12)的任1项所述的方法,以单晶层、多晶层、或者非晶层的形式形成上述Si层。
(14)一种制造使用了3-5族化合物半导体单晶的半导体器件的方法,在该制造方法中,包括:在同一外延生长炉内进行通过外延生长在半导体衬底上积层所需要的化合物半导体薄膜晶体层而得到3-5族化合物半导体单晶的工序、和在该3-5族化合物半导体单晶上通过外延生长形成Si层的工序之后,在该Si层上形成起欧姆电极作用的金属电极。
通过在3-5族化合物半导体单晶外延层上形成Si层,能够抑制在3-5族化合物半导体单晶外延层表面形成表面缺陷能级,能够有效防止不需要的势垒的形成。由于Si层表面状态平坦、且化学稳定性优异,因此通过使用对于Si层具有适宜的功函的金属、例如铝等来形成电极,能够制成良好的欧姆电极。
附图的简单说明
图1是表示本发明的半导体器件的实施方案的一例的截面图。
实施发明的最佳方案
以下参照附图详细说明本发明的一例实施方案。图1用截面图表示出本发明的半导体器件的一例实施方案。图1所示的半导体器件,是使用3-5族化合物半导体晶体而构成的异质结双极晶体管(HBT)1。HBT1使用GaAs单晶10构成,它是在构成以使得据此作为HBT元件而发挥功能的公知构成的HBT用3-5族化合物半导体单晶。GaAs单晶10,是在GaAs衬底2之上采用有机金属气相外延生长法(MOVPE法)或者分子束外延法(MBE法)等适宜的外延生长法,在适宜的外延生长炉内顺序积层形成缓冲层3、n+-GaAs层(导电层)4、n-GaAs层(集电极层)5、p-GaAs层(基极层)6、n-InGaP层(发射极层)7、n+-GaAs层(发射极引出(cap)层)8从而制造。
GaAs单晶10的最上层n+-GaAs层8是被掺杂成n型的GaAs层,它在本发明中相当于(n型)“掺杂的3-5族化合物半导体单晶外延层”。为了在该n+-GaAs层8的上方设置作为欧姆电极的发射极电极,在n+-GaAs层8的正上方积层形成Si层11,在Si层11之上形成由铝(Al)构成的电极层12作为电子用欧姆电极。
这样,通过在因化学不稳定而易形成表面缺陷能级的n+-GaAs层8上积层形成Si层11,能够有效防止n+-GaAs层8中产生倒空层之类的势垒。通过在Si层11上形成能够得到对Si良好的欧姆连接的铝电极12,建立电极12和n-InGaP层(发射极层)之间的良好的欧姆连接。
一般地GaAs晶体在空气中迅速氧化,由于因此时的晶面无序而形成的倒空层的作用,产生高密度的表面能级,妨碍形成良好的欧姆电极。因此,在外延生长炉中使n+-GaAs层8生长后,接着在同一外延生长炉中使采用MOVPE法或者MBE法等外延生长Si层11,由此不会产生不稳定的表面能级,而能够形成Si/GaAs异质结。
具体讲优选的是:在GaAs衬底2之上采用MOVPE法或者MBE法等适宜的外延生长法,使从缓冲层3到n+-GaAs层(发射极引出层)8在适宜的外延生长炉内顺序积层形成,形成GaAs单晶10后,接着向该外延生长炉内供给硅烷(SiH4)或者乙硅烷(Si2H6)等的Si原料,采用上述的适宜的外延生长法热分解Si原料,通过使由此生成的Si在n+-GaAs层8上生长,从而使Si层11生长。在此,Si层11优选作为在GaAs晶体n+-GaAs层8上外延生长的单晶层而形成。可是,Si层11未必限定于作为单晶层形成,也可以采用多晶的形态、或者非晶的形态形成。
在此,为了使欧姆连接更加有效果,考虑在表面缺陷能级附近固定的费密能级,优选利用As、P等将Si层11掺杂成n型。另外,Si层11厚度并没有临界值,但希望是几十埃-几百埃的范围。出于同样的理由,希望对n+-GaAs层8也实施n型掺杂。
在GaAs和Si之间导带末端能级有一些差别,但其差异小,通过对Si层11及n+-GaAs层8这两层如上述那样进行n型掺杂,能够减小至其结电阻可忽略的程度。该n型掺杂能够对n+-GaAs层8及Si层11各层采用各自适宜的方法实施,但即使不特别进行有意的掺杂,在n+-GaAs层8上形成Si层11时,通过n+-GaAs层8和Si层11之间因加热产生的相互扩散也能够各自实现足够浓度的掺杂量。
由于Si层11表面非常稳定且表面能级小,因此与在Si半导体技术中同样,使用作为具有适当的电子亲合力的金属的铝,在Si层11和电极12之间能够实现良好的欧姆连接。此结果,通过电极12将GaAs单晶10与外部的器件电连接,能够使两者良好地欧姆连接。
在上述实施方案中,说明了发射极电极的构成,但对于基极层的基极电极及对于集电极层的集电极电极的场合也同样地能够设置良好的欧姆电极。另外,本发明的半导体器件,不限定于HBT元件,不用说能广泛适用于发光二极管元件、HEMT元件等。
在上述实施方案中,说明了3-5族化合物半导体单晶外延层掺杂成n型、金属电极是电子用欧姆电极的情况。
另一方面,本发明也同样适用于3-5族化合物半导体单晶外延层掺杂成p型、金属电极是空穴用欧姆电极的情况,能够获得同样的效果。
产业实用性
根据本发明,通过在3-5族化合物半导体单晶外延层上形成Si层,能够有效防止不需要的势垒的形成,能够使Si层和电极之间形成良好的欧姆连接状态。其结果,通过电极在3-5族化合物半导体单晶和外部器件之间能够效率好地流动电流。
Claims (14)
1.一种半导体器件,是使用了3-5族化合物半导体单晶的半导体器件,在该器件中,具备经掺杂的3-5族化合物半导体单晶外延层、在该3-5族化合物半导体单晶外延层上形成的Si层、和在该Si层上作为欧姆电极而形成的金属电极。
2.根据权利要求1所述的半导体器件,上述3-5族化合物半导体单晶外延层被掺杂成n型,上述金属电极是电子用欧姆电极。
3.根据权利要求1所述的半导体器件,上述3-5族化合物半导体单晶外延层被掺杂成p型,上述金属电极是空穴用欧姆电极。
4.根据权利要求1-3的任1项所述的半导体器件,上述3-5族化合物半导体单晶是选自GaAs、InGaAs、以及InP的任1种单晶。
5.根据权利要求1-4的任1项所述的半导体器件,上述Si层是在上述3-5族化合物半导体单晶外延层上外延生长的单晶层。
6.根据权利要求1-4的任1项所述的半导体器件,上述Si层在上述3-5族化合物半导体单晶外延层上以多晶层或非晶层的形式形成。
7.根据权利要求1-6的任1项所述的半导体器件,上述金属电极包含铝。
8.一种制造3-5族化合物半导体器件用的薄膜晶体晶片的方法,在该制造方法中,在同一外延生长炉内进行下述工序:通过外延生长在半导体衬底上积层所需要的化合物半导体薄膜晶体层而得到3-5族化合物半导体单晶的工序、和在该3-5族化合物半导体单晶上通过外延生长形成Si层的工序。
9.根据权利要求8所述的方法,上述外延生长采用有机金属气相外延生长法(MOVPE法)或者分子束外延法(MBE法)进行。
10.根据权利要求8所述的方法,上述3-5族化合物半导体单晶是GaAs单晶。
11.根据权利要求8所述的方法,在形成上述Si层的场合,与上述Si层接合的上述3-5族化合物半导体单晶的薄膜层利用Si掺杂成n型。
12.根据权利要求8所述的方法,上述化合物半导体薄膜晶体层含有As,在形成上述Si层的场合,利用与上述Si层接合的上述3-5族化合物半导体单晶的薄膜晶体层中的As将上述Si层掺杂成n型。
13.根据权利要求8-12的任1项所述的方法,以单晶层、多晶层、或者非晶层的形式形成上述Si层。
14.一种制造使用了3-5族化合物半导体单晶的半导体器件的方法,该制造方法包括:在同一外延生长炉内进行通过外延生长在半导体衬底上积层所需要的化合物半导体薄膜晶体层而得到3-5族化合物半导体单晶的工序、和在该3-5族化合物半导体单晶上通过外延生长形成Si层的工序之后,在该Si层上形成起欧姆电极作用的金属电极。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002301059A JP2004140038A (ja) | 2002-10-15 | 2002-10-15 | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 |
JP301059/2002 | 2002-10-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1706033A true CN1706033A (zh) | 2005-12-07 |
Family
ID=32105005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2003801015521A Pending CN1706033A (zh) | 2002-10-15 | 2003-10-10 | 薄膜晶体晶片的制造方法、使用该晶片的半导体器件及其制造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20060060132A1 (zh) |
EP (1) | EP1553618A1 (zh) |
JP (1) | JP2004140038A (zh) |
KR (1) | KR20050047137A (zh) |
CN (1) | CN1706033A (zh) |
AU (1) | AU2003271176A1 (zh) |
TW (1) | TW200419675A (zh) |
WO (1) | WO2004036635A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280503A (zh) * | 2013-05-23 | 2013-09-04 | 台州市一能科技有限公司 | 半导体器件 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8273649B2 (en) | 2008-11-17 | 2012-09-25 | International Business Machines Corporation | Method to prevent surface decomposition of III-V compound semiconductors |
US8936976B2 (en) | 2009-12-23 | 2015-01-20 | Intel Corporation | Conductivity improvements for III-V semiconductor devices |
EP2980282B1 (en) | 2013-03-29 | 2021-02-24 | JX Nippon Mining & Metals Corporation | Compound semiconductor single crystals for photoelectric conversion elements, photoelectric conversion element, and production method for compound semiconductor single crystals for photoelectric conversion elements |
US9418846B1 (en) | 2015-02-27 | 2016-08-16 | International Business Machines Corporation | Selective dopant junction for a group III-V semiconductor device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US593274A (en) * | 1897-11-09 | Mechanism foe watches | ||
JPS6015970A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置 |
JPS6352473A (ja) * | 1986-08-22 | 1988-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置 |
JPS63199460A (ja) * | 1987-02-16 | 1988-08-17 | Nippon Denso Co Ltd | 半導体装置 |
JPS63239941A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 化合物半導体装置の電極の製造方法 |
JPS6472558A (en) * | 1987-09-11 | 1989-03-17 | Sharp Kk | Iii-v compound semiconductor device |
US4999685A (en) * | 1989-05-16 | 1991-03-12 | United States Of America As Represented By The Secretary Of The Air Force | Schotiky barrier height for metal contacts to III-V semiconductor compounds |
JP3813740B2 (ja) * | 1997-07-11 | 2006-08-23 | Tdk株式会社 | 電子デバイス用基板 |
DE60124766T2 (de) * | 2000-08-04 | 2007-10-11 | Amberwave Systems Corp. | Siliziumwafer mit monolithischen optoelektronischen komponenten |
JP2002217105A (ja) * | 2001-01-17 | 2002-08-02 | Sumitomo Chem Co Ltd | 3−5族化合物半導体の製造方法 |
GB2376694B (en) * | 2001-05-17 | 2005-08-10 | Sumitomo Chemical Co | System for manufacturing III-V group compound semiconductor |
-
2002
- 2002-10-15 JP JP2002301059A patent/JP2004140038A/ja active Pending
-
2003
- 2003-10-10 US US10/530,562 patent/US20060060132A1/en not_active Abandoned
- 2003-10-10 CN CNA2003801015521A patent/CN1706033A/zh active Pending
- 2003-10-10 AU AU2003271176A patent/AU2003271176A1/en not_active Abandoned
- 2003-10-10 WO PCT/JP2003/013067 patent/WO2004036635A1/ja not_active Application Discontinuation
- 2003-10-10 KR KR1020057006364A patent/KR20050047137A/ko not_active Application Discontinuation
- 2003-10-10 EP EP03751458A patent/EP1553618A1/en not_active Withdrawn
- 2003-10-14 TW TW092128447A patent/TW200419675A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280503A (zh) * | 2013-05-23 | 2013-09-04 | 台州市一能科技有限公司 | 半导体器件 |
CN103280503B (zh) * | 2013-05-23 | 2017-02-08 | 台州市一能科技有限公司 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
EP1553618A1 (en) | 2005-07-13 |
AU2003271176A1 (en) | 2004-05-04 |
WO2004036635A1 (ja) | 2004-04-29 |
JP2004140038A (ja) | 2004-05-13 |
KR20050047137A (ko) | 2005-05-19 |
TW200419675A (en) | 2004-10-01 |
US20060060132A1 (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2050124B1 (en) | Method of fabricating semiconductor devices on a group iv substrate with controlled interface properties and diffusion tails | |
CN100517568C (zh) | 用于氮化物基半导体装置的低掺杂层 | |
Han et al. | Growth and fabrication of GaN/AlGaN heterojunction bipolar transistor | |
US6703649B2 (en) | Semiconductor element | |
CN1501444A (zh) | 半导体器件制造方法 | |
JPH06295919A (ja) | ヘテロ接合バイポーラトランジスタ | |
EP0740350A1 (en) | Compound semiconductor device having reduced resistance | |
CN1706033A (zh) | 薄膜晶体晶片的制造方法、使用该晶片的半导体器件及其制造方法 | |
CN1698210A (zh) | P型氮化物半导体结构以及双极晶体管 | |
JP5833491B2 (ja) | 半導体薄膜の製造方法 | |
CN100350577C (zh) | 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置 | |
CN1941408A (zh) | 含有ⅲ族元素基氮化物半导体的电子器件 | |
CN1344031A (zh) | 双极晶体管、半导体发光元件和半导体元件 | |
US20020190272A1 (en) | Heterojunction bipolar transistor with tensile graded carbon-doped base layer grown by mocvd | |
CN108987543A (zh) | 发光元件 | |
JP4239333B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2007103925A (ja) | 半導体装置及びその製造方法 | |
JP2001035859A (ja) | ヘテロ接合バイポーラトランジスタ | |
CN1452224A (zh) | 薄膜半导体外延衬底及其生产工艺 | |
JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
EP1575096A1 (en) | Semiconductor material for electronic device and semiconductor element using same | |
JPH11312691A (ja) | 半導体基板 | |
JP2000323493A (ja) | 半導体装置用ウェハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |