JPWO2006003845A1 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JPWO2006003845A1 JPWO2006003845A1 JP2006523763A JP2006523763A JPWO2006003845A1 JP WO2006003845 A1 JPWO2006003845 A1 JP WO2006003845A1 JP 2006523763 A JP2006523763 A JP 2006523763A JP 2006523763 A JP2006523763 A JP 2006523763A JP WO2006003845 A1 JPWO2006003845 A1 JP WO2006003845A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- heterojunction bipolar
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 47
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000203 mixture Substances 0.000 claims description 126
- 239000004065 semiconductor Substances 0.000 claims description 36
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 33
- 150000001875 compounds Chemical class 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 31
- 230000007423 decrease Effects 0.000 claims description 26
- 229910052738 indium Inorganic materials 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 239000000470 constituent Substances 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005381 potential energy Methods 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 27
- 239000001257 hydrogen Substances 0.000 description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 23
- 239000000370 acceptor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 230000008018 melting Effects 0.000 description 13
- 238000002844 melting Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000009825 accumulation Methods 0.000 description 11
- 230000009849 deactivation Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000002779 inactivation Effects 0.000 description 10
- 230000006798 recombination Effects 0.000 description 10
- 238000005215 recombination Methods 0.000 description 10
- 230000003993 interaction Effects 0.000 description 9
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 8
- 229910018521 Al—Sb Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- 229910017115 AlSb Inorganic materials 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- -1 hydrogen deactivated carbon Chemical class 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
基板１の上に、高濃度にシリコン（Ｓｉ）がドープされてｎ型とされたＩｎＰからなるサブコレクタ層２、ＩｎＰからなるコレクタ層３、高濃度に炭素（Ｃ）がドープされてｐ型とされたＧａＡｓ(0.51)Ｓｂ(0.49)からなるベース層４、Ｓｉがドープされてｎ型とされたＩｎ(1-y)Ａｌ(y)Ｐからなるエミッタ層７、高濃度にＳｉがドープされてｎ型とされたＩｎＰからなるキャップ層８、高濃度にＳｉがドープされてｎ型とされたＩｎ(0.53)Ｇａ(0.47)Ａｓからなるコンタクト層９が積層されている。
Description
本発明は、ベースがＧａＡｓＳｂから構成されたヘテロ接合バイポーラトランジスタに関する。
ＩｎＰ系ヘテロ接合バイポーラトランジスタ（Heterostructure Bipolar Transistor:ＨＢＴ）のベース層材料となる化合物半導体としてＧａＡｓＳｂが注目されている。ＧａＡｓＳｂは、ＩｎＰ基板に対してＧａＡｓ(0.51)Ｓｂ(0.49)の組成において格子整合する。ベースにＧａＡｓＳｂを用いたＩｎＰ／ＧａＡｓ(0.51)Ｓｂ(0.49)／ＩｎＰ系ＨＢＴは、優れた高周波特性と高耐圧特性を同時に実現することが可能となる（文献１："300GHz InP/GaAsSb/InP Doub1e HBTs with High Current Capabi1ity and BVceo≧6V", M.W.Dvorak,Student Member,IEEE,C.R.Bo1ognesi,Member,IEEE,O.J.Pitts,and S.P.Watkins,Member,IEEE, :IEEE ELECTRON DEVICE LETTERS,VOL.22,NO.8,AUGUST 2001 p.361.)。ヘテロ接合には、図１４に示すように、半導体Ａの伝導帯ＥCA及び価電子帯ＥVAが、半導体Ｂの伝導帯ＥCB及び価電子帯ＥVBとで、ポテンシャル（エネルギーポテンシャル）が「ＥCA＞ＥCB」かつ「ＥVA＞ＥVB」となるtype-Iヘテロ接合と、図１５に示すように、「ＥCA＜ＥCB」かつ「ＥVA＜ＥVB」となるtype-IIのヘテロ接合とがあり、上記ヘテロ接合バイポーラトランジスタはtype-IIのヘテロ接合から構成されている。
ベースにＧａＡｓ(0.51)Ｓｂ(0.49)を用いると、この伝導帯端のポテンシャルが、ＩｎＰコレクタ層の伝導帯端のポテンシャルよりも高くなり、ＩｎＧａＡｓ／ＩｎＰ系ＨＢＴで課題となっていたコレクタにおける電流ブロッキング効果が解消されるため、前述したように、優れた高周波特性と高耐圧特性が同時に得られるようになる。さらに、ＧａＡｓＳｂをベース層に適用すると、拡散係数が小さい炭素原子を高濃度にドーピングすることが可能となり、ベース寄生抵抗の低減に有利となる。
ＩｎＧａＡｓをベース層に適用した場合でも炭素原子をｐ型ドーパントとして用いることは可能であるが、５×１０19ｃｍ−3以上の超高濃度ドーピングが困難である。また、一般的な成長法である有機金属気相成長法（ＭＯＣＶＤ）によりＩｎＧａＡｓ層を作製する場合、水素原子による炭素アクセプタの不活性化が指摘されている。この水素による炭素アクセプタの不活性化は、ベース層を高抵抗化して素子の特性を劣化させるのみならず、通電中に水素不活性化されている炭素アクセプタの割合が変化して抵抗値が変動するなどのバーンイン（Burn-in）効果をもたらし、素子の信頼性をも劣化させる。ＧａＡｓＳｂは、この水素不活性化に対する耐性が非常に高い。
しかしながら、ＩｎＰ／ＧａＡｓＳｂ／ＩｎＰ系ＨＢＴにも以下の課題が残されている。一つは、エミッタ／べース間伝導帯端不連続によるエミッタ注入電子の過剰蓄積と、これによるエミッタ接合容量の増加である。ＩｎＰエミッタ層とＧａＡｓＳｂべース層のヘテロ接合は、図１６のバンド図に示すように、伝導帯端では、ｐ型のＧａＡｓＳｂよりなるベース層側が、ＩｎＰよりなるエミッタ層側よりもポテンシャルが高くなる。このバンド不連続により、エミッタ空間電荷領域において過剰な電子蓄積が生じる恐れがある。さらに、高電流を流すために順方向電圧を増加させると、エミッタ／ベース界面近傍の伝導帯端に局所的なポテンシャルの落ち込みが生じ、電子蓄積がさらに増加する。これらはいずれも素子動作に対して容量成分として働き、素子の高速動作を妨げる原因となる。また、エミッタ／ベース界面近傍に存在する欠陥準位を介したトンネル再結合電流を増加させる原因にもなり、電流利得の低下を招く。
こうした課題を解決するために、ＩｎＰ／ＧａＡｓＳｂ系のＨＢＴ構造においては、エミッタ／ベース間の伝導帯端不連続量（ΔＥｃ）を小さくし、さらには逆転化（エミッタの伝導帯端のポテンシャル＞ベースの伝導帯端のポテンシャル）する必要がある。この方法として次に示す二つの試みがなされている。
（１）ベース層の伝導帯端のポテンシャルを、ＧａＡｓ(0.51)Ｓｂ(0.49)よりも低くする。
（２）エミッタ層に、ＩｎＰよりも伝導帯端のボテンシャルが高くなる材料を用いる。
（１）ベース層の伝導帯端のポテンシャルを、ＧａＡｓ(0.51)Ｓｂ(0.49)よりも低くする。
（２）エミッタ層に、ＩｎＰよりも伝導帯端のボテンシャルが高くなる材料を用いる。
上記（１）は、ＧａＡｓ(x)Ｓｂ(1-x)ベース層のＡｓ組成ｘを０.５１よりも多くすることで実現できる（例えば、文献２：特開２００２−２７０６１６号公報）。この方法は、基本的にＧａＡｓＳｂの成膜条件を変更するだけで容易に実現できるが、ＩｎＰに対してＧａＡｓＳｂの格子定数が小さくなるために引っ張り歪みを受ける。このため、Ａｓ組成を増やすとＧａＡｓＳｂ層の臨界膜厚（歪みの蓄積限界を超える膜厚、基板と成長層との格子不整合度と、成長層材料の弾性係数などから求められる）が小さくなり、臨界膜厚を超えるとＧａＡｓＳｂ層にマイクロクラックが生じる。このことから、Ａｓ組成の増加には限界があり、ΔＥｃを十分小さくすることができない。また、上記引っ張り歪みの増加は、有機金属気相成長法（ＭＯＣＶＤ）にて層構造を作製する場合、炭素ドープしたＧａＡｓＳｂ中の炭素アクセプタの水素不活性化耐性を大きく損なうという新たな問題を生じる。
上記（２）は、ＩｎＰに格子整合したＩｎ(0.52)Ａｌ(0.48)Ａｓを用いる方法である（例えば、文献３：特開２００２−２７０６１５号公報）。しかしながらこの材料系では、Ａｌ組成が０.４８と大きく、自然酸化への耐性がＩｎＰに比べてはるかに低い。また、ＩｎＡｌＡｓ層のｎ型ドーピング効率が低いという問題の他、ｎ型ドーパントとして一般的に用いられるＳｉがドープされたＩｎＡｌＡｓは、フッ素（Ｆ）によってキャリアが容易に不活性化されるという問題もある。さらに、一般にＡｌを多く含む膜を結晶成長する際には、結晶品質の高い膜を得るためには成長温度を高くする必要があるが（有機金属気相成長法による結晶成長では一般に６００℃以上）、ベース層の成長温度（同５００℃台）との温度差が大きくなり、ベース層やベース／コレクタ界面の結晶品質劣化をまねくというリスクがある。また、文献２でも触れられているとおり、良好なＩｎＡｌＡｓ／ＧａＡｓＳｂ界面を得るのが難しいという問題もある。
本発明は、以上のような問題点を解消するためになされたものであり、不純物の不活性化や界面の劣化などの製造過程における問題が抑制された状態で、エミッタ／ベース界面近傍の容量成分を減少させるなどのことにより、ベースにＧａＡｓＳｂを用いたヘテロ接合バイポーラトランジスタが、電流利得の低下が抑制され、より高速に動作できるようにすることを目的とする。
本発明に係るヘテロ接合バイポーラトランジスタは、基本的に、ＧａＡｓＳｂ系材料をベース層に有するヘテロ接合バイポーラトランジスタ構造として、エミッタ層に少なくとも１層にＩｎ、Ａｌ、Ｐを含んだ材料によって構成されるヘテロ接合バイポーラトランジスタ構造としたものであり、ベース層をなす化合物半導体の構成元素に少なくともＧａ、Ａｓ、Ｓｂを含み、かつ、エミッタ層をなす化合物半導体の構成元素に少なくともＩｎ、Ａｌ、Ｐを含むようにしたものである。この結果、伝導帯端におけるエミッタ層とベース層の界面で、エミッタ層のポテンシャルをより高くできるようになる。
また、本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板と、この基板の上に形成されてインジウムとリンとを含む化合物半導体から構成されたコレクタ層と、このコレクタ層の上に形成されてガリウムとヒ素とアンチモンとを含むｐ型の化合物半導体から構成されたベース層と、このベース層の上に形成されてインジウムとアルミニウムとリンとを含むｎ型の化合物半導体から構成されたエミッタ層とを少なくとも備え、エミッタ層のインジウムとアルミとの組成比は、エミッタ層のベース層側の伝導帯端のポテンシャルが、ベース層の伝導帯端のポテンシャル以上となる範囲の組成比とされているようにしたものである。
上記ヘテロ接合バイポーラトランジスタにおいて、ベース層に少なくとも１層はＧａＡｓ(x)Ｓｂ(1-x)、エミッタ層に少なくとも１層はＩｎ(1-y)Ａｌ(y)Ｐを用い、上記ｘ及びｙは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｙ＜１の範囲であればよい。また、組成ｘの範囲は０．２≦ｘ≦０．８であり、ｙの範囲は０＜ｙ≦０．５であればよい。また、ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．２５となればよい。加えて、組成ｘ及びｙの範囲がそれぞれ０．４５≦ｘ≦０．５５、０＜ｙ≦０．２５で、ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．３６となればよい。
また、上記ヘテロ接合バイポーラトランジスタにおいて、エミッタ層におけるＡｌの組成比は、ベース層から遠ざかるにつれて小さくなるような傾斜組成としてもよい。また、ベース層におけるＡｓの組成比は、エミッタ層から遠ざかるにつれて小さくなるような傾斜組成としてもよい。
また、上記ヘテロ接合バイポーラトランジスタにおいて、コレクタ層は、インジウムとアルミニウムとリンとを含む化合物半導体から構成されててもよい。この場合、べース層はＧａＡｓ(x)Ｓｂ(1-x)から構成され、コレクタ層はＩｎ(1-z)Ａｌ(z)Ｐから構成され、ｘ及びｚは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｚ＜１の範囲であればよい。また、ｚの範囲は、０＜ｚ≦０．１８であり、ｘとｚの関係は、０．４９ｘ＋１．５５４ｙ≦０．３６であればよい。加えて、コレクタ層におけるＡｌの組成比は、ベース層から遠ざかるにつれて小さくなるような傾斜組成としてもよい。
なお、上記ヘテロ接合バイポーラトランジスタにおいて、各層は、有機金属気相成長法により形成され、ベース層は、炭素がドーパントして添加されているようにすればよい。また、ベース層は、成長温度が４８０℃以上とされて形成されたものであれば、水素に不活性化される炭素アクセプタの割合が、１５％以下に抑えられた状態となっている。
以上説明したように、本発明によれば、ＧａＡｓＳｂ系材料をベース層に有するヘテロ接合バイポーラトランジスタにおいて、エミッタ層をインジウムとアルミニウムとリンとからなる化合物半導体から構成するようにしたので、エミッタ／ベースの△Ｅｃを減少させ、また逆転させることが可能になる。これにより、ＧａＡｓＳｂが持つ水素不活性に対する耐性や素子の信頼性を損なうことなくエミッタ／ベース界面の容量成分を減少し、かつ電流増幅率を増加させるなど、ベースにＧａＡｓＳｂを用いたヘテロ接合バイポーラトランジスタが、電流利得の低下が抑制され、より高速に動作できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成例を示す模式的な断面図である。図１に示すヘテロ接合バイポーラトランジスタは、不純物として鉄（Ｆｅ）がドープされて高抵抗とされたＩｎＰからなる主表面が（１００）とされた基板１の上に、高濃度にシリコン（Ｓｉ）がドープされてｎ型とされたＩｎＰからなるサブコレクタ層２、ＩｎＰからなるコレクタ層３、高濃度に炭素（Ｃ）がドープされてｐ型とされたＧａＡｓ(0.51)Ｓｂ(0.49)からなるベース層４、Ｓｉがドープされてｎ型とされたＩｎ(1-y)Ａｌ(y)Ｐからなるエミッタ層７、高濃度にＳｉがドープされてｎ型とされたＩｎＰからなるキャップ層８、高濃度にＳｉがドープされてｎ型とされたＩｎ(0.53)Ｇａ(0.47)Ａｓからなるコンタクト層９が積層されている。
図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成例を示す模式的な断面図である。図１に示すヘテロ接合バイポーラトランジスタは、不純物として鉄（Ｆｅ）がドープされて高抵抗とされたＩｎＰからなる主表面が（１００）とされた基板１の上に、高濃度にシリコン（Ｓｉ）がドープされてｎ型とされたＩｎＰからなるサブコレクタ層２、ＩｎＰからなるコレクタ層３、高濃度に炭素（Ｃ）がドープされてｐ型とされたＧａＡｓ(0.51)Ｓｂ(0.49)からなるベース層４、Ｓｉがドープされてｎ型とされたＩｎ(1-y)Ａｌ(y)Ｐからなるエミッタ層７、高濃度にＳｉがドープされてｎ型とされたＩｎＰからなるキャップ層８、高濃度にＳｉがドープされてｎ型とされたＩｎ(0.53)Ｇａ(0.47)Ａｓからなるコンタクト層９が積層されている。
また、サブコレクタ層２の上のコレクタ層３が形成されていない領域にオーミック接続したコレクタ電極６が形成され、ベース層４の上のエミッタ層７が形成されていない領域にオーミック接続したベース電極５が形成され、コンタクト層９の上にオーミック接続したエミッタ電極１０が形成されている。
なお、サブコレクタ層２は、例えば、Ｓｉが２×１０19ｃｍ-3ドープされ、ベース層４は、例えばＣが１．１×１０20ｃｍ-3ドープされ、エミッタ層７は、例えばＳｉが５×１０17ｃｍ-3ドープされ、キャップ層８は、例えばＳｉが２×１０19ｃｍ-3ドープされ、コンタクト層９は、例えばＳｉが３×１０19ｃｍ-3ドープされている。
なお、サブコレクタ層２は、例えば、Ｓｉが２×１０19ｃｍ-3ドープされ、ベース層４は、例えばＣが１．１×１０20ｃｍ-3ドープされ、エミッタ層７は、例えばＳｉが５×１０17ｃｍ-3ドープされ、キャップ層８は、例えばＳｉが２×１０19ｃｍ-3ドープされ、コンタクト層９は、例えばＳｉが３×１０19ｃｍ-3ドープされている。
なお、上述した図１に示すヘテロ接合バイポーラトランジスタの詳細な構造については、説明に支障のない範囲で省略している。また、ドーパント及び各層の構成材料については、上述したものに限定されることなく、所定の素子動作を実現できる物であれば他の材料でもかまわない。例えば、ドーパントにｎ型としてＳｉの他にＳｎが適用可能であり、ｐ型としてＣ（炭素）の他にＺｎ、Ｂｅなどが適用可能である。
次に、図１に示すヘテロ接合バイポーラトランジスタの製造方法例について簡単に説明する。まず、例えば、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法やＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法などの、公知の結晶成長技術（装置）により、前述した化合物半導体の層が、基板１の上に順次に形成（積層）された状態とする。次に、公知のリソグラフィ技術とエッチング技術とにより、図１に示すようなメサ構造が形成された状態とする。次に、電極形成部に開口を備えたマスクパターンをリソグラフィにより形成し、このマスクパターンの上よりＴｉ／Ｐｔ／Ａｕを蒸着し、この後、マスクパターンを除去（リフトオフ）することで、ベース電極５，コレクタ電極６，エミッタ電極１０が形成された状態とする。
上述したように形成された図１に示すヘテロ接合バイポーラトランジスタによれば、エミッタ層７がＩｎ(1-y)Ａｌ(y)Ｐ（ただしｙ＞０）より構成されているため、図２のバンド図に示すように、伝導帯端において、エミッタ層７とベース層４の界面では、エミッタ層７の方が高いポテンシャルを持つ状態となる。これに対し、従来のＩｎＰ／ＧａＡｓＳｂ系のエミッタ／ベース界面近傍のバンドラインナップでは、図１６に示したように、ＩｎＰからなるエミッタ側の伝導帯端のポテンシャルが、ＧａＡｓＳｂからなるベース側のポテンシャルよりも低い。
上述の差により、従来ではエミッタ／ベース界面近傍に存在していた障壁が、図１に示すヘテロ接合バイポーラトランジスタによれば、解消された状態となる。この結果、図１に示すヘテロ接合バイポーラトランジスタによれば、エミッタ／ベース界面近傍での電子蓄積は抑制され、エミッタ／ベース界面の容量成分が減少する。また、同時にエミッタ層７側の伝導帯とベース層４側の価電子帯との差が大きくなるため、エミッタ／ベース界面でのトンネル再結合電流が減少する。これらの結果、図１に示すヘテロ接合バイポーラトランジスタによれば、従来に比較して電流利得が増加するようになる。
図３に示すように、エミッタがＩｎＰから構成された従来の状態を示す点線に比較し、エミッタ層をＩｎ(0.85)Ａｌ(0.15)Ｐから構成した場合、実線で示すように、Ａｌの組成が１５％と低く抑えられているにもかかわらず、特性が大幅に改善されている。なお、図３は、Ｉｎ(0.85)Ａｌ(0.15)Ｐよりなるエミッタ層を用いたヘテロ接合バイポーラトランジスタとＩｎＰよりなるエミッタ層を用いたヘテロ接合バイポーラトランジスタとのガンメル・プロット（gummel-plot）のうち、ベース電流ＩBを比較したものである。
次に、エミッタ層を構成するＩｎＡｌＰの組成、及びベース層を構成するＧａＡｓＳｂの組成について説明する。以降では、以下の（ａ），（ｂ），（ｃ），（ｄ）に示す観点から、前述した特性がより効果的に得られる組成について説明する。
（ａ）組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要求される膜厚との関係。
（ｂ）ΔＥｃが減少する組成の組み合わせ。
（ｃ）ＧａＡｓＳｂの水素不活性化耐性と歪みとの関係。
（ｄ）歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。
（ａ）組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要求される膜厚との関係。
（ｂ）ΔＥｃが減少する組成の組み合わせ。
（ｃ）ＧａＡｓＳｂの水素不活性化耐性と歪みとの関係。
（ｄ）歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。
まず、（ａ）の観点について説明する。ＩｎＰからなる基板の上に形成されたＧａＡｓ(x)Ｓｂ(1-x)は、格子定数の不整合から０.５１＜ｘ≦１で引っ張り歪みを、０≦ｘ＜０.５１で圧縮歪みを受ける。また、Ｉｎ(1-y)Ａｌ(y)Ｐは、ｙ＞０である限り引っ張り歪みを受ける。歪み層の膜厚は、一般に臨界膜厚以上には厚くすることができない。一方で、以下の理由から薄層化には限界がある。ＧａＡｓ(x)Ｓｂ(1-x)ベース層は、結晶品質の劣化を生じないドーピング濃度が、炭素ドープの場合において４×１０20ｃｍ3程度までである。このため、ヘテロ接合バイポーラトランジスタの高速化のためにベース抵抗を下げようとすると、例えばベース抵抗が６００Ω／口（平方ｃｍ）の場合には、膜厚が１５ｎｍ前後となる。
また、Ｉｎ(1-y)Ａｌ(y)Ｐエミッタ層については、薄くした場合にＩｎ(1-y)Ａｌ(y)Ｐエミッタ層のバンドベンディングが急峻になる。このため、ＧａＡｓＳｂベース層の価電子帯端及びエミッタ／ベース界面にＩｎ(1-y)Ａｌ(y)Ｐ層の伝導帯が近づき、トンネル再結合電流の増加が顕著となる。よって、Ｉｎ(1-y)Ａｌ(y)Ｐエミッタ層についても薄膜化には限界がある。これらのように、ＧａＡｓ(x)Ｓｂ(1-x)からなるベース層及びＩｎ(1-y)Ａｌ(y)Ｐからなるエミッタ層ともに、臨界膜厚以下で、かつ素子特性が劣化しない程度の厚さを持つ状態に形成されていなければならない。この条件を満たす条件としては、組成ｘの範囲が０.２≦ｘ≦０.８であり、ｙの範囲が０＜ｙ≦０.５であればよい。
次に、（ｂ）の観点について説明する。前述した本発明の効果を得るためには、ΔＥｃがＧａＡｓ(0.51)Ｓｂ(0.49)／ＩｎＰの場合よりも減少する必要がある。ＩｎＰの伝導帯のポテンシャルに対するＧａＡｓ(x)Ｓｂ(1-x)のポテンシャルとの差、及びＩｎ(1-y)Ａｌ(y)のポテンシャルとの差は、組成ｘ及びｙによって見積もることが可能である。ＧａＡｓ(0.51）Ｓｂ(0.49)／ＩｎＰのΔＥｃについては、約０.１８ｅＶと見積もられていることから、組成ｘとｙによってΔＥｃが０.１８ｅＶ以下になる条件を求めると、０.４９ｘ＋１.５５４ｙ≧０．２５となる。
前述した（ａ）の観点及び上述した（ｂ）の観点に加えて、特に本発明の効果を発揮させるためには、ΔＥｃが０近傍、もしくはエミッタ層側の伝導帯のポテンシャルの方が高くなる条件（０.４９ｘ＋１.５５４ｙ≧０．３６）を用いるのが望ましい。この条件下で、以降に示す（ｃ）の観点及び（ｄ）の観点から、ヘテロ接合バイポーラトランジスタの高速動作に悪影響を与えない組成の範囲について、さらに検討を行う。
（ｃ）の観点について説明すると、まず、Ａｓ組成ｘをｘ≧０.５１よりも大きくすると、ＧａＡｓ(x)Ｓｂ(1-x)層は引っ張り歪みを受け、水素不活性化耐性が低下する。実用上無視可能な水素不活性化の度合いは、炭素ドープされたＧａＡｓ(x)Ｓｂ(1-x)層内に存在する全炭素アクセプタに対し、水素不活性化された炭素アクセプタの割合がおおむね５％以内に抑えられているときである。この条件は、ＧａＡｓ(x)Ｓｂ(1-x)層の組成でみると、ｘ＜０.５５までなら許容範囲に収めることが可能である。これが、水素不活性化耐性から見たＧａＡｓ(x)Ｓｂ(1-x)層の組成の上限となる。
次に、（ｄ）の観点について説明すると、まず、０≦ｘ＜０.５１の範囲では、Ｉｎ(1-y)Ａｌ(y)Ｐ／ＧａＡｓ(x)Ｓｂ(1-x)のΔＥｃは、ｘが小さくなるにつれてＧａＡｓＳｂの伝導帯のポテンシャルが高くなるために大きくなる。この場合、ｙを大きくすることにより補償することが可能である。この際には、ＧａＡｓ(x)Ｓｂ(1-x)層の圧縮歪みとＩｎ(1-y)Ａｌ(y)Ｐ層の引っ張り歪みとの相互作用から、臨界膜厚がＩｎＰ基板の上のときよりも低下し、さらにはエミッタ／ベース界面の欠陥密度が増加する原因となる。これが、歪み層の相互作用から見たＧａＡｓ(x)Ｓｂ(1-x)層の組成の下限と、Ｉｎ(1-y)Ａｌ(y)Ｐ層の組成の上限である。
以上の（ａ），（ｂ），（ｃ），（ｄ）の観点から導き出される条件をまとめて示したものが、図４の説明図である。図４に示すように、領域４０１で示す条件の範囲が、発明の効果が賢慮に現れる領域である。また、領域４０２で示す領域が、発明の効果が得られる領域である。また、領域４０３は、エミッタ／ベース間の伝導帯端不連続量（ΔＥｃ）が、エミッタをＩｎＰから構成した場合よりも増加する領域である。また、領域４０４は、形成される膜の歪みが強いために実用的な膜厚で素子（ヘテロ接合バイポーラトランジスタ）が設計できない領域である。
また、さらに、歪みの影響を低減し、かつエミッタ層側の伝導帯のポテンシャル高さをより高めるための方法として、ベース接合面に近いＩｎ(1-y)Ａｌ(y)Ｐエミッタ層のＡｌ組成に対して、ベース接合面（ベース層の側）から遠ざかるにつれてＡｌ組成を減少させてＩｎＰに近づける組成傾斜層の適用が考えられる。
ところで、ＧａＡｓＳｂからなるベース層におけるＡｓの組成が、エミッタ層の側から遠ざかるにつれて小さくなるようにしてもよい。このようにすることで、ベース層における伝導帯端が、エミッタ層から遠ざかるにつれてポテンシャルが低くなり、この傾斜により発生した内部電界により、ベース層の少数キャリアが加速されるようになる。このことにより、ベース層における少数キャリアの再結合確率が減少し、電流利得をより向上させることができるとともに、素子の動作速度も向上させることが可能となる。
次に、本発明の実施の形態における他のヘテロ接合バイポーラトランジスタについて、図５Ａ及び図５Ｂを用いて説明する。図５Ａは、本発明の実施の形態における他のヘテロ接合バイポーラトランジスタの構成例を示す断面図、図５Ｂは平面図である。図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタは、不純物として鉄（Ｆｅ）がドープされて高抵抗とされたＩｎＰからなる主表面が（１００）とされた基板５０１の上に、高濃度にシリコン（Ｓｉ）がドープされてｎ型とされたＩｎＰからなるサブコレクタ層５０２、ＩｎＰからなるコレクタ層５０３、高濃度に炭素（Ｃ）がドープされてｐ型とされたＧａＡｓ(0.51)Ｓｂ(0.49)からなるベース層５０４、Ｓｉがドープされてｎ型とされたＩｎ(0.85)Ａｌ(0.15)Ｐからなるエミッタ層５０７、高濃度にＳｉがドープされてｎ型とされたＩｎＰからなるキャップ層５０８、高濃度にＳｉがドープされてｎ型とされたＩｎ(0.53)Ｇａ(0.47)Ａｓからなるコンタクト層５０９が積層されている。
また、サブコレクタ層５０２の上のコレクタ層５０３が形成されていない領域にオーミック接続したコレクタ電極５０６が形成され、ベース層５０４の上のエミッタ層５０７が形成されていない領域にオーミック接続したベース電極５０５が形成され、コンタクト層５０９の上にオーミック接続したエミッタ電極５１０が形成されている。
なお、サブコレクタ層５０２は、例えば、Ｓｉが２×１０19ｃｍ-3ドープされ、ベース層５０４は、例えばＣが１．１×１０20ｃｍ-3ドープされ、エミッタ層５０７は、例えばＳｉが５×１０17ｃｍ-3ドープされ、キャップ層５０８は、例えばＳｉが２×１０19ｃｍ-3ドープされ、コンタクト層５０９は、例えばＳｉが３×１０19ｃｍ-3ドープされている。コレクタ層５０３は、膜厚１５０ｎｍ程度に形成され、ベース層５０４は、膜厚２０ｎｍ程度に形成され、エミッタ層５０７は、膜厚３０ｎｍ程度に形成されている。
なお、サブコレクタ層５０２は、例えば、Ｓｉが２×１０19ｃｍ-3ドープされ、ベース層５０４は、例えばＣが１．１×１０20ｃｍ-3ドープされ、エミッタ層５０７は、例えばＳｉが５×１０17ｃｍ-3ドープされ、キャップ層５０８は、例えばＳｉが２×１０19ｃｍ-3ドープされ、コンタクト層５０９は、例えばＳｉが３×１０19ｃｍ-3ドープされている。コレクタ層５０３は、膜厚１５０ｎｍ程度に形成され、ベース層５０４は、膜厚２０ｎｍ程度に形成され、エミッタ層５０７は、膜厚３０ｎｍ程度に形成されている。
なお、上述した図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタの詳細な構造については、説明に支障のない範囲で省略している。また、ドーパント及び各層の構成材料については、上述したものに限定されることなく、所定の素子動作を実現できる物であれば他の材料でもかまわない。
次に、図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタの製造方法例について簡単に説明する。まず、例えば、ＭＢＥ法やＭＯＣＶＤ法などの、公知の結晶成長技術（装置）により、前述した各化合物半導体の層が、基板５０１の上に順次に形成（積層）された状態とする。特に、ＭＯＣＶＤ法によりベース層５０４以降の層を形成する場合は、水素によるＣアクセプタの不活性化が極力抑制されるように、成膜時の基板温度は４８０℃以上の条件とすることが望ましい。なお、ＭＯＣＶＤ法でコレクタ層５０３まで形成した後、ＭＢＥ法によりベース層５０４以降の層を形成する場合など、ベース層５０４中のＣアクセプタの不活性化が抑制されている場合は、上記基板温度以下の条件とすることも可能である。
次に、公知のリソグラフィ技術とエッチング技術とにより、図５Ａに示すようなメサ構造が形成された状態とする。このメサ構造の形成において、本発明の趣旨に反しない状態であれば、エッチング処理においてより高い選択性を得るために、エッチングストッパー層などを用いるようにしてもよい。
次に、電極形成部に開口を備えたマスクパターンをリソグラフィにより形成し、このマスクパターンの上よりＴｉ／Ｐｔ／Ａｕを蒸着し、この後、マスクパターンを除去（リフトオフ）することで、ベース電極５０５，コレクタ電極５０６，エミッタ電極５１０が形成された状態とする。これらの電極の積層構造については、各電極において下層との間でオーミックコンタクトが取れる状態であれば、他の材料を用いるようにしてもよく、各電極で各々異なる形態としてもよい。
上述したように形成された図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタによれば、エミッタ層５０７がＩｎＡｌＰより構成されているため、前述した図１に示すヘテロ接合バイポーラトランジスタと同様に、伝導帯端において、エミッタ層５０７とベース層５０４の界面では、エミッタ層５０７の方が高いポテンシャルを持つ状態となる。この結果、従来ではエミッタ／ベース界面近傍に存在していた障壁が、図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタによれば、解消された状態となる。
この結果、図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタによれば、エミッタ／ベース界面近傍での電子蓄積は抑制され、エミッタ／ベース界面の容量成分が減少する。また、同時にエミッタ層５０７側の伝導帯とベース層５０４側の価電子帯との差が大きくなるため、エミッタ／ベース界面でのトンネル再結合電流が減少する。これらの結果、図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタにおいても、従来に比較して電流利得が増加するようになる。
図６に示すように、エミッタがＩｎＰから構成された従来の状態を示す点線に比較し、エミッタ層をＩｎＡｌＰから構成した場合、実線で示すように、Ａｌの組成が１５％と低く抑えられているにもかかわらず、特性が大幅に改善されている。なお、図６は、Ｉｎ(0.85)Ａｌ(0.15)Ｐよりなるエミッタ層を用いたヘテロ接合バイポーラトランジスタとＩｎＰよりなるエミッタ層を用いたヘテロ接合バイポーラトランジスタとのガンメル・プロット（gummel-plot）のうち、ベース電流ＩBを比較した特性図である。
また、図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタによれば、図７に示すように、エミッタにＩｎＰを用いた従来に比較して、電流利得特性が全体的に向上し、ヘテロ接合バイポーラトランジスタの特性が大幅に改善されるようになる。なお、図７は、コレクタ電流ＩC−電流利得特性を示したものである。
次に、本発明の実施の形態における他のヘテロ接合バイポーラトランジスタについて、図８を用いて説明する。図８は、本発明の実施の形態における他のヘテロ接合バイポーラトランジスタの構成例を示す断面図である。図８に示すヘテロ接合バイポーラトランジスタは、不純物として鉄（Ｆｅ）がドープされて高抵抗とされたＩｎＰからなる主表面が（１００）とされた基板８０１の上に、高濃度にシリコン（Ｓｉ）がドープされてｎ型とされたＩｎＰからなるサブコレクタ層８０２、ＩｎＰからなるコレクタ層８０３、高濃度に炭素（Ｃ）がドープされてｐ型とされたＧａＡｓ(0.51)Ｓｂ(0.49)からなるベース層８０４、Ｓｉがドープされてｎ型とされてＩｎとＡｌの組成が層厚方向に変化しているＩｎＡｌＰからなるエミッタ層８０７、高濃度にＳｉがドープされてｎ型とされたＩｎＰからなるキャップ層８０８、高濃度にＳｉがドープされてｎ型とされたＩｎ(0.53)Ｇａ(0.47)Ａｓからなるコンタクト層８０９が積層されている。エミッタ層８０７は、ベース層８０４の側からキャップ層８０８の側にかけて、Ｉｎの組成比が０．７５から１．００へと変化し、Ａｌの組成比が０．２５から０へと変化した、Ｉｎが増加してＡｌが減少する傾斜組成の状態とされている。
また、サブコレクタ層８０２の上のコレクタ層８０３が形成されていない領域にオーミック接続したコレクタ電極８０６が形成され、ベース層８０４の上のエミッタ層８０７が形成されていない領域にオーミック接続したベース電極８０５が形成され、コンタクト層８０９の上にオーミック接続したエミッタ電極８１０が形成されている。
なお、サブコレクタ層８０２は、例えば、Ｓｉが２×１０19ｃｍ-3ドープされ、ベース層８０４は、例えばＣが７×１０19ｃｍ-3ドープされ、エミッタ層８０７は、例えばＳｉが５×１０17ｃｍ-3ドープされ、キャップ層８０８は、例えばＳｉが１×１０19ｃｍ-3ドープされ、コンタクト層８０９は、例えばＳｉが１．５×１０19ｃｍ-3ドープされている。コレクタ層８０３は、膜厚１８０ｎｍ程度に形成され、ベース層８０４は、膜厚２０ｎｍ程度に形成され、エミッタ層８０７は、膜厚３０ｎｍ程度に形成されている。
なお、上述した図８に示すヘテロ接合バイポーラトランジスタの詳細な構造については、説明に支障のない範囲で省略している。また、ドーパント及び各層の構成材料については、上述したものに限定されることなく、所定の素子動作を実現できる物であれば他の材料でもかまわない。また、図８に示すヘテロ接合バイポーラトランジスタは、前述した図１，図５Ａ及び図５Ｂに示すヘテロ接合バイポーラトランジスタと同様に製造可能である。
上述したように形成された図８に示すヘテロ接合バイポーラトランジスタによれば、エミッタ層８０７がＩｎＡｌＰより構成されているため、前述した図１に示すヘテロ接合バイポーラトランジスタと同様に、伝導帯端において、エミッタ層８０７とベース層８０４の界面では、エミッタ層８０７の方がポテンシャルが高くなる。この結果、従来ではエミッタ／ベース界面近傍に存在していた障壁が、図８に示すヘテロ接合バイポーラトランジスタによれば、解消された状態となる。
この結果、図８に示すヘテロ接合バイポーラトランジスタによれば、エミッタ／ベース界面近傍での電子蓄積は抑制され、エミッタ／ベース界面の容量成分が減少する。また、同時にエミッタ層８０７側の伝導帯とベース層８０４側の価電子帯との差が大きくなるため、エミッタ／ベース界面でのトンネル再結合電流が減少する。これらの結果、図８に示すヘテロ接合バイポーラトランジスタにおいても、従来に比較して電流利得が増加するようになる。
また、図８に示すヘテロ接合バイポーラトランジスタによれば、前述したようにエミッタ層８０７が傾斜組成とされ、ベース層８０４との界面においてはＡｌの組成比が高く、キャップ層８０８の側に近いほどＡｌの組成比が低下しているので、Ａｌの組成比が高いことによる歪みの問題が緩和されるようなる。
図９に示すように、エミッタがＩｎＰから構成された従来の状態を示す点線に比較し、エミッタ層を上述した傾斜組成のＩｎＡｌＰから構成した場合、実線で示すように、特性が大幅に改善されている。また、同様に傾斜組成としてベース層との界面においてはＩｎ(0.85)Ａｌ(0.15)Ａｓの組成とされたエミッタ層の場合（２点鎖線）との比較から明らかなように、ベース層に近い領域のエミッタ層のＡｌ組成比が高いほど、低電圧領域において再結合電流成分が抑制されている。なお、図９は、ＩｎＡｌＰよりなるエミッタ層を用いたヘテロ接合バイポーラトランジスタ及びＩｎＰよりなるエミッタ層を用いたヘテロ接合バイポーラトランジスタとのガンメル・プロット（gummel-plot）のうち、ベース電流ＩBを比較した特性図である。
また、図８に示すヘテロ接合バイポーラトランジスタによれば、図１０に示すように、エミッタにＩｎＰを用いた従来に比較して、電流利得特性が全体的に向上し、ヘテロ接合バイポーラトランジスタの特性が大幅に改善されるようになる。また、図８に示すヘテロ接合バイポーラトランジスタによれば、ベース層に近い領域のエミッタ層のＡｌ組成比が低い場合に比較しても、電流利得が高くなっている。これは、Ａｌの組成比が高いことにより、エミッタからベースへの電子の打ち出し効果が加わったためと考えられる。以上のように、ベース層に近い領域のＡｌの組成比が高くされている傾斜組成とされたエミッタ層を用いることで、電流利得の向上という効果がより顕著に得られるようになる。
次に、本発明の実施の形態における他のヘテロ接合バイポーラトランジスタについて、図１１を用いて説明する。図１１は、本発明の実施の形態における他のヘテロ接合バイポーラトランジスタの構成例を示す断面図である。 図１１に示すヘテロ接合バイポーラトランジスタは、不純物として鉄（Ｆｅ）がドープされて高抵抗とされたＩｎＰからなる主表面が（１００）とされた基板１１０１の上に、高濃度にシリコン（Ｓｉ）がドープされてｎ型とされたＩｎＰからなるサブコレクタ層１１０２、ＩｎＰからなるコレクタ層１１０３、ＩｎＡｌＰからなるコレクタ傾斜組成層１１０４、高濃度に炭素（Ｃ）がドープされてｐ型とされたＧａＡｓ(0.51)Ｓｂ(0.49)からなるベース層１１０５、Ｓｉがドープされてｎ型とされてＩｎとＡｌの組成が層厚方向に変化しているＩｎＡｌＰからなるエミッタ層１１０８、高濃度にＳｉがドープされてｎ型とされたＩｎＰからなるキャップ層１１０９、高濃度にＳｉがドープされてｎ型とされたＩｎ(0.53)Ｇａ(0.47)Ａｓからなるコンタクト層１１１０が積層されている。
また、コレクタ傾斜組成層１１０４は、コレクタ層１１０３の側からベース層１１０５の側にかけて、Ｉｎの組成比が１．００から０．９２へと変化し、Ａｌの組成比が０から０．０８へと変化した、Ｉｎが減小してＡｌが増加する傾斜組成の状態とされている。また、エミッタ層１１０８は、ベース層１１０５の側からキャップ層１１０９の側にかけて、Ｉｎの組成比が０．７５から１．００へと変化し、Ａｌの組成比が０．２５から０へと変化した、Ｉｎが増加してＡｌが減少する傾斜組成の状態とされている。
また、サブコレクタ層１１０２の上のコレクタ層１１０３が形成されていない領域にオーミック接続したコレクタ電極１１０７が形成され、ベース層１１０５の上のエミッタ層１１０８が形成されていない領域にオーミック接続したベース電極１１０６が形成され、コンタクト層１１１０の上にオーミック接続したエミッタ電極１１１１が形成されている。
なお、サブコレクタ層１１０２は、例えば、Ｓｉが２×１０19ｃｍ-3ドープされ、ベース層１１０５は、例えばＣが７×１０19ｃｍ-3ドープされ、エミッタ層１１０８は、例えばＳｉが５×１０17ｃｍ-3ドープされ、キャップ層１１０９は、例えばＳｉが１×１０19ｃｍ-3ドープされ、コンタクト層１１１０は、例えばＳｉが１．５×１０19ｃｍ-3ドープされている。コレクタ層１１０３は、膜厚１１１０ｎｍ程度に形成され、コレクタ傾斜組成層１１０４は、膜厚３０ｎｍ程度に形成され、ベース層１１０５は、膜厚２０ｎｍ程度に形成され、エミッタ層１１０８は、膜厚３０ｎｍ程度に形成されている。
なお、上述した図１１に示すヘテロ接合バイポーラトランジスタの詳細な構造については、説明に支障のない範囲で省略している。また、ドーパント及び各層の構成材料については、上述したものに限定されることなく、所定の素子動作を実現できる物であれば他の材料でもかまわない。また、図１１に示すヘテロ接合バイポーラトランジスタは、前述した図１，図５Ａ及び図５Ｂ，図８に示すヘテロ接合バイポーラトランジスタと同様に製造可能である。
上述した構成の図１１に示すヘテロ接合バイポーラトランジスタによれば、まず、エミッタ層１１０８がＩｎＡｌＰより構成されているため、前述した図１，図５Ａ，及び図８に示すヘテロ接合バイポーラトランジスタと同様に、伝導帯端において、エミッタ層１１０８とベース層１１０５の界面では、エミッタ層１１０８の方がポテンシャルが高くなる。この結果、従来ではエミッタ／ベース界面近傍に存在していた障壁が、図８に示すヘテロ接合バイポーラトランジスタによれば、解消された状態となる。
この結果、図１１に示すヘテロ接合バイポーラトランジスタにおいても、エミッタ／ベース界面近傍での電子蓄積は抑制され、エミッタ／ベース界面の容量成分が減少する。また、同時にエミッタ層１１０８側の伝導帯とベース層１１０５側の価電子帯との差が大きくなるため、エミッタ／ベース界面でのトンネル再結合電流が減少する。これらの結果、図１１に示すヘテロ接合バイポーラトランジスタにおいても、従来に比較して電流利得が増加するようになる。
また、図１１に示すヘテロ接合バイポーラトランジスタにおいても、前述したようにエミッタ層１１０８が傾斜組成とされ、ベース層１１０５との界面においてはＡｌの組成比が高く、キャップ層１１０９の側に近いほどＡｌの組成比が低下している。この結果、Ａｌの組成比が高いことによる歪みの問題が緩和されるようになり、図８に示したヘテロ接合バイポーラトランジスタと同様に、より高い電流利得が得られるようになる。
加えて、図１１に示すヘテロ接合バイポーラトランジスタでは、ベース１１０５に接する領域におけるコレクタの組成が、ＩｎＡｌＰから構成されているようにした。このことにより、以下に説明するコレクタ／ベース界面に生じる境界層の問題が抑制できるようになる。
Ｓｂを含む化合物半導体は、他のＶ族原子であるＰやＡｓなどのみにより構成された化合物半導体よりも融点が低く、例えば２つの元素からなる化合物半導体の場合、ＧａＰ（１４６７℃）、ＩｎＰ（１０６０℃）、ＧａＡｓ（１２４０℃）、ＩｎＡｓ（９４２℃）に対して、ＧａＳｂ（７１２℃）、ＩｎＳｂ（５２４℃）となる。また、ＧａＡｓＳｂの一般的な成長温度域は５００〜６００℃である。これに対し、ＩｎＳｂの融点が低いために、ＩｎＰとＧａＡｓＳｂとの接触界面でＩｎＳｂが形成されるとＩｎＰ／ＧａＡｓＳｂ界面が一時的に液相に近い状態となる（"Growth Monitoring of GaAsSb:C/InP Heterostructure with Reflectance Anisotropy Spectroscopy"、F.Brunnerら４名、ＴＭＳ、Ａｂｓｔｒａｃｔ ｏｆ １２ｔｈ ＩＣＭＯＶＰＥ、２００４年発行、ｐ.２参照）。このような状態になると、急峻に層が切り替わらず、界面を挟んだ両層の構成元素が無頓着に入り交じった境界層が界面に生じてしまう。このような境界層が存在すると、素子構造を形成するために各層を選択的にエッチングしようとしたときに、エッチングが速やかに進行しない、もしくは異常に進行してしまうために、設計通りの素子形状に加工できないという問題を生じる。
またこの層は、局所的に強い歪みを生じて転移欠陥を発生させ、また界面近傍の伝導帯端や価電子帯端のポテンシャルを局所的に上下させる。例えば、ＧａＡｓＳｂ／ＩｎＰ界面において、ＩｎＳｂを主成分とする境界層ができた場合、図１２に示すような伝導帯端の局所的な落ち込みを生じる。この結果、欠陥を介した再結合電流が増加して電流利得が低下し、また伝導帯端の落ち込みや隆起により、コレクターベース間における電子の走行が妨げられ、素子の動作速度が低下するなどの素子特性の劣化をまねく。
このような問題を解決するためには、一般には、層から層への原子拡散（例えば、ＩｎＰ層からＧａＡｓＳｂ層へのＩｎ拡散、もしくはＧａＡｓＳｂ層からＩｎＰ層へのＳｂの拡散）を防ぐことが重要である。しかしながら、ＩｎＰ／ＧａＡｓＳｂ系の場合、潜在的にＩｎＰとＧａＡｓＳｂの接触面にはかならずＩｎ−Ｓｂ結合が形成されてしまうために、拡散を抑えるだけでは完全な解決には至らない。また、ＧａＡｓＳｂからなるベース層の成長温度をＩｎＳｂの融点よりも低くすることにより、ＩｎＰからなるコレクタ層とベース層（ＧａＡｓＳｂ）の接触面にＩｎ−Ｓｂ結合が形成されても、界面が液相にならないようにすることも考えられる。
しかしながらこの場合、低温成長によりＧａＡｓＳｂからなるベース層の結晶品質の低下を生じやすいほか、ＭＯＣＶＤにて層構造を作製する場合、炭素ドープしたＧａＡｓＳｂ中の炭素アクセプタの水素不活性化耐性を大きく損なうという新たな問題を生じる（文献「Ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ｈｙｄｒｏｇｅｎ ｐａｓｓｉｖａｔｉｏｎ ｉｎ ｃａｒｂｏｎ-ｄｏｐｅｄ ＧａＡｓＳｂ ｇｒｏｗｓ ｂｙ ＭＯＣＶＤ」、Ｙ.Ｏｄａら６名、ＥＬＳＥＶＩＥＲ、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、２００４年発行、Ｖｏｌ.２６１、ｐ.３９３．参照）。
これらに対し、図１１に示すヘテロ接合バイポーラトランジスタによれば、ベース層１１０５が形成される下層に、ＩｎＡｌＰからなるコレクタ傾斜組成層１１０４を備え、ベース層１１０５がＩｎＡｌＰからなる層の上に形成されるようにした。この結果、ＩｎとＳｂからなる境界層の形成が抑制できるようになる。以下、境界層の抑制についてより詳細に説明する。
前述したように、Ｓｂを含む化合物半導体は、融点が低い傾向にあるが、Ａｌを含む化合物半導体は、融点が高い傾向になる。例えば、ＡｌＰ（１０６０℃前後で昇華）、ＡｌＡｓ（１７４０℃）、ＡｌＳｂ（１０８０℃）である。また、原子の結合エネルギーは、Ａｌ−Ｓｂ＞Ｇａ−Ｓｂ＞Ｉｎ−Ｓｂの順に大きく、Ａｌ−Ｓｂが最も安定する。このため、コレクタ層とベース層との界面にアルミを含む化合物半導体を挿入するか、もしくはコレクタ層をＩｎ（1−z）Ａｌ（z）Ｐ（ただしｚ＞０）から構成することで、界面ではＩｎ−Ｓｂ結合よりもＡｌ−Ｓｂ結合の方が優先的に形成されることになる。このようにすることで、ベース層のコレクタ側の界面では、融点の低いＩｎＳｂではなく、融点が高いＩｎＡｌＳｂが形成されることとなり、ＧａＡｓＳｂを成長させている初期の段階で、界面が一時的に液相になることを抑えることが可能となる。
ただし、Ａｌを含む化合物半導体は融点が高いだけでなく、伝導帯端のポテンシャルも高くなる傾向があるため、むやみにＡｌを添加するとコレクタ層の伝導帯端のポテンシャルがベース層のポテンシャルよりも高くなる。このような状態は、伝導帯を走行する電子に対して障壁となり、ヘテロ接合バイポーラトランジスタの動作速度を著しく低下させることになる。この問題は、例えばＩｎＰに格子整合するＩｎＡｌＡｓがＡｌを含んでいるのにもかかわらず、ＩｎＡｌＡｓをコレクタ層に適用しにくいことの理由ともなる。
以上を踏まえて、本発明が効果的に適用される組成等について以下に示す（ｉ）〜（ｉｖ）の観点から説明する。
（ｉ）組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要求される膜厚との関係。
（ｉｉ）ＧｉＡｓＳｂの水素不活性化耐性と歪みとの関係。
（ｉｉｉ）歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。
（ｉｖ）伝導帯端のポテンシャルが（コレクタ層＜ベース層）となる組成の関係。
（ｉ）組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要求される膜厚との関係。
（ｉｉ）ＧｉＡｓＳｂの水素不活性化耐性と歪みとの関係。
（ｉｉｉ）歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。
（ｉｖ）伝導帯端のポテンシャルが（コレクタ層＜ベース層）となる組成の関係。
まず、（ｉ）の観点について説明する。ＩｎＰ基板上のＧｉＡｓ(x)Ｓｂ(1-x)は、格子定数の不整合から０.５１＜ｘ≦１で引っ張り歪みを、０≦ｘ＜０.５１で圧縮歪みを受ける。Ｉｎ(1-z)Ａｌ(z)Ｐは、ｙ＞０である限り引っ張り歪みを受ける。歪み層の膜厚は、一般に臨界膜厚以上には厚くすることができない。しかしながら一方で、以下の理由から薄層化には限界がある。ＧｉＡｓ(x)Ｓｂ(1-x)ベース層は、結晶品質の劣化を生じないドーピング濃度が炭素ドープの場合において４×１０20ｃｍ3程度までである。このため、ヘテロ接合バイポーラトランジスタの高速化のためにベース抵抗を下げようとすると、例えばベース抵抗が６００Ω／□（平方ｃｍ）、ドーピング濃度４×１０20ｃｍ3の場合には１５ｎｍ前後の膜厚が、ドーピング濃度８×１０19ｃｍ3の場合には３５ｎｍ前後の膜厚が必要となる。このことから、ＧｉＡｓ(x)Ｓｂ(1-x)、Ｉｎ(1-z)Ａｌ(z)Ｐともに臨界膜厚以下で、かつ素子特性が劣化しない程度の厚さを持つ膜が成膜できなければならない。特にｘについては、ベース抵抗や膜厚の揺らぎに起因するプロセスマージンなども考慮に入れた膜厚１５ｎｍでも臨界に達しない、０.２≦ｘ≦０.８が、臨界膜厚から見た実用的な範囲となる。
次に、上記（ｉｉ）の観点について説明する。Ａｓ組成ｘをｘ≧０.５１よりも大きくすると、ＧｉＡｓ(x)Ｓｂ(1-x)層は引っ張り歪みを受け、水素不活性化耐性が低下する。実用上無視可能な水素不活性化の度合いは、炭素ドープされたＧｉＡｓ(x)Ｓｂ(1-x)層内に存在する全炭素アクセプタに対して、水素不活性化された炭素アクセプタの割合がおおむね５％以内に抑えられているときある。これは、ＧｉＡｓ(x)Ｓｂ(1-x)層の組成でみると、ｘ≦０.５５までなら許容範囲に収めることが可能であることを示している。この条件が、水素不活性化耐性から見たＧｉＡｓ(x)Ｓｂ(1-x)層の組成の上限となる。
次に、上記（ｉｉｉ）の観点について説明する。０≦ｘ＜０.５１の範囲では、Ｉｎ(1-z)Ａｌ(z)Ｐ／ＧｉＡｓ(x)Ｓｂ(1-x)のΔＥｃ（伝導帯端不連続量）は、ｘが小さくなるにつれてＧｉＡｓＳｂの伝導帯のポテンシャルが高くなるために大きくなる。この場合、さらにｚを大きくすることが可能となる。この際には、ＧｉＡｓ(x)Ｓｂ(1-x)層の圧縮歪みとＩｎ(1-z)Ａｌ(z)Ｐ層の引っ張り歪みとの相互作用から、臨界膜厚がＩｎＰ基板上のときよりも低下し、さらにはコレクタ／ベース界面の欠陥密度が増加する原因となる。これが、歪み層の相互作用から見たＧｉＡｓ(x)Ｓｂ(1-x)層の組成の下限と、Ｉｎ(1-z)Ａｌ(z)Ｐ層の組成の上限であり、ｘ≧０.４０かつｚ≦０.３５である。
次に、上記（ｉｖ）の観点について説明する。素子特性を劣化させないためには、コレクタ層の伝導帯端のポテンシャルがベース層のポテンシャルよりも低く保たれる必要がある。ＩｎＰの伝導帯のポテンシャルに対するＧｉＡｓ(x)Ｓｂ(1-x)のポテンシャルとの差、及びＩｎ(1-z)Ａｌ(z)Ｐのポテンシャルとの差は、組成ｘ及びｚによって見積もることが可能である。ＧｉＡｓ(0.51)Ｓｂ(0.49)／ＩｎＰの△Ｅｃについては約０.１８ｅＶと見積もられていることから、組成ｘとｚを用いてコレクタ層側の伝導帯端のポテンシャルの方が低くなる条件は０.４９ｘ＋１.５５４ｚ≦０.３６である。このとき、（ｉ）〜（ｉｉｉ）から０.４０≦ｘ≦０.５５であるから、ｙの取り得る範囲は０＜ｚ≦０.１８となる。
以上をまとめると、べース層がＧａＡｓ（x）Ｓｂ（1−x）より構成され、コレクタ層側のベース層との界面がＩｎ（1−z）Ａｌ（z）Ｐより構成され、組成ｘおよび組成ｚの範囲がそれぞれ０.４０≦ｘ≦０.５５、０＜ｚ≦０.１８で、ｘとｚの関係が０.４９ｘ＋１.５５４ｚ≦０.３６となれば、前述した境界層の問題が解消可能となる。さらに、歪みの影響を低減する方法として、ベース接合面に近いＩｎ(1-z)Ａｌ(z)Ｐコレクタ層のＡｌ組成に対して、ベース接合面（ベース層の側）から遠ざかるにつれてＡｌ組成を減少させてＩｎＰに近づける、組成傾斜層の適用が考えられる。
上述したように、図１１に示すヘテロ接合バイポーラトランジスタによれば、コレクタ傾斜組成層１１０４を設けるようにしたので、ベース／コレクタ界面が急峻に組成が変化する状態となる。この結果、図１３のバンド図に示すように、ベース／コレクタ界面近傍における伝導帯端の局所的な落ち込みが抑制され、電子の走行に対して障害がない状態が実現可能となる。
また、ＩｎＰからなるコレクタ層の上にＧａＡｓＳｂからなるベース層が形成されている場合、界面に前述した境界層が形成されているため、図１１に示すような構造体を形成するためのウエットケミカルエッチングにおいて、ベース層からコレクタ層にかけて選択的なエッチングに支障をきたす場合が発生する。ベース／コレクタ界面に境界層が存在すると、ベース用、もしくはコレクタ用のどちらのエッチャントでも界面近傍でエッチングの挙動が変わってしまい、設計通りの構造を実現することが難しくなる。
これに対し、コレクタ層１１０３，コレクタ傾斜組成層１１０４，及びベース層１１０５の積層構造においては、図１１に示すような構造体を形成するためのウエットケミカルエッチングにおいて、ベース層１１０５からコレクタ傾斜組成層１１０４，及びコレクタ層１１０３にかけて、境界層が形成されないため、スムースに選択エッチングが行える。
以上に示した本発明によれば、より高速な動作が可能なヘテロ接合バイポーラトランジスタが提供できる。
【０００２】
的な成長法である有機金属気相成長法（ＭＯＣＶＤ）によりＩｎＧａＡｓ層を作製する場合、水素原子による炭素アクセプタの不活性化が指摘されている。この水素による炭素アクセプタの不活性化は、ベース層を高抵抗化して素子の特性を劣化させるのみならず、通電中に水素不活性化されている炭素アクセプタの割合が変化して抵抗値が変動するなどのバーンイン（Ｂｕｒｎ−ｉｎ）効果をもたらし、素子の信頼性をも劣化させる。ＧａＡｓＳｂは、この水素不活性化に対する耐性が非常に高い。
【発明の開示】
【発明が解決しようとする課題】
［０００５］ しかしながら、ＩｎＰ／ＧａＡｓＳｂ／ＩｎＰ系ＨＢＴにも以下の課題が残されている。一つは、エミッタ／ベース間伝導帯端不連続によるエミッタ注入電子の過剰蓄積と、これによるエミッタ接合容量の増加である。ＩｎＰエミッタ層とＧａＡｓＳｂベース層のヘテロ接合は、図１６のバンド図に示すように、伝導帯端では、ｐ型のＧａＡｓＳｂよりなるベース層側が、ＩｎＰよりなるエミッタ層側よりもポテンシャルが高くなる。このバンド不連続により、エミッタ空間電荷領域において過剰な電子蓄積が生じる恐れがある。さらに、高電流を流すために順方向電圧を増加させると、エミッタ／ベース界面近傍の伝導帯端に局所的なポテンシャルの落ち込みが生じ、電子蓄積がさらに増加する。これらはいずれも素子動作に対して容量成分として働き、素子の高速動作を妨げる原因となる。また、エミッタ／ベース界面近傍に存在する欠陥準位を介したトンネル再結合電流を増加させる原因にもなり、電流利得の低下を招く。
［０００６］ こうした課題を解決するために、ＩｎＰ／ＧａＡｓＳｂ系のＨＢＴ構造においては、エミッタ／ベース間の伝導帯端不連続量（ΔＥｃ）を小さくし、さらには逆転化（エミッタの伝導帯端のポテンシャル＞ベースの伝導帯端のポテンシャル）する必要がある。この方法として次に示す二つの試みがなされている。
（１）ベース層の伝導帯端のポテンシャルを、ＧａＡｓ（０．５１）Ｓｂ（０．４９）よりも低くする。
（２）エミッタ層に、ＩｎＰよりも伝導帯端のポテンシャルが高くなる材料を用いる。
［０００７］ 上記（１）は、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）ベース層のＡｓ組成ｘを０．５１よりも多くすることで実現できる（例えば、文献２：特開２００２−２７０６１６号公報）。この方法は、基本的にＧａＡｓＳｂの成膜条件を変更するだけで容易に実現できるが、ＩｎＰに対してＧａＡｓＳｂの格子
２
的な成長法である有機金属気相成長法（ＭＯＣＶＤ）によりＩｎＧａＡｓ層を作製する場合、水素原子による炭素アクセプタの不活性化が指摘されている。この水素による炭素アクセプタの不活性化は、ベース層を高抵抗化して素子の特性を劣化させるのみならず、通電中に水素不活性化されている炭素アクセプタの割合が変化して抵抗値が変動するなどのバーンイン（Ｂｕｒｎ−ｉｎ）効果をもたらし、素子の信頼性をも劣化させる。ＧａＡｓＳｂは、この水素不活性化に対する耐性が非常に高い。
【発明の開示】
【発明が解決しようとする課題】
［０００５］ しかしながら、ＩｎＰ／ＧａＡｓＳｂ／ＩｎＰ系ＨＢＴにも以下の課題が残されている。一つは、エミッタ／ベース間伝導帯端不連続によるエミッタ注入電子の過剰蓄積と、これによるエミッタ接合容量の増加である。ＩｎＰエミッタ層とＧａＡｓＳｂベース層のヘテロ接合は、図１６のバンド図に示すように、伝導帯端では、ｐ型のＧａＡｓＳｂよりなるベース層側が、ＩｎＰよりなるエミッタ層側よりもポテンシャルが高くなる。このバンド不連続により、エミッタ空間電荷領域において過剰な電子蓄積が生じる恐れがある。さらに、高電流を流すために順方向電圧を増加させると、エミッタ／ベース界面近傍の伝導帯端に局所的なポテンシャルの落ち込みが生じ、電子蓄積がさらに増加する。これらはいずれも素子動作に対して容量成分として働き、素子の高速動作を妨げる原因となる。また、エミッタ／ベース界面近傍に存在する欠陥準位を介したトンネル再結合電流を増加させる原因にもなり、電流利得の低下を招く。
［０００６］ こうした課題を解決するために、ＩｎＰ／ＧａＡｓＳｂ系のＨＢＴ構造においては、エミッタ／ベース間の伝導帯端不連続量（ΔＥｃ）を小さくし、さらには逆転化（エミッタの伝導帯端のポテンシャル＞ベースの伝導帯端のポテンシャル）する必要がある。この方法として次に示す二つの試みがなされている。
（１）ベース層の伝導帯端のポテンシャルを、ＧａＡｓ（０．５１）Ｓｂ（０．４９）よりも低くする。
（２）エミッタ層に、ＩｎＰよりも伝導帯端のポテンシャルが高くなる材料を用いる。
［０００７］ 上記（１）は、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）ベース層のＡｓ組成ｘを０．５１よりも多くすることで実現できる（例えば、文献２：特開２００２−２７０６１６号公報）。この方法は、基本的にＧａＡｓＳｂの成膜条件を変更するだけで容易に実現できるが、ＩｎＰに対してＧａＡｓＳｂの格子
２
【０００４】
Ａｓ、Ｓｂを含み、かつ、エミッタ層をなす化合物半導体の構成元素に少なくともＩｎ、Ａｌ、Ｐを含むようにしたものである。この結果、伝導帯端におけるエミッタ層とベース層の界面で、エミッタ層のポテンシャルをより高くできるようになる。
［００１１］ また、本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板と、この基板の上に形成されてインジウムとリンとを含む化合物半導体から構成されたコレクタ層と、このコレクタ層の上に形成されてガリウムとヒ素とアンチモンとを含むｐ型の化合物半導体から構成されたベース層と、このベース層の上に形成されてインジウムとアルミニウムとリンとを含むｎ型の化合物半導体から構成されたエミッタ層とを少なくとも備え、エミッタ層のインジウムとアルミとの組成比は、エミッタ層のベース層側の伝導帯端のポテンシャルが、ベース層の伝導帯端のポテンシャル以上となる範囲の組成比とされているようにしたものである。
［００１２］ 上記ヘテロ接合バイポーラトランジスタにおいて、ベース層に少なくとも１層はＧａＡｓ（ｘ）Ｓｂ（１−ｘ）、エミッタ層に少なくとも１層はＩｎ（１−ｙ）Ａｌ（ｙ）Ｐを用い、上記ｘ及びｙは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｙ＜１の範囲であればよい。また、組成ｘの範囲は０．２≦ｘ≦０．８であり、ｙの範囲は０＜ｙ≦０．５であればよい。また、ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．２５となればよい。加えて、組成ｘ及びｙの範囲がそれぞれ０．４５≦ｘ≦０．５５、０＜ｙ≦０．２５で、ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．３６となればよい。
［００１３］ また、上記ヘテロ接合バイポーラトランジスタにおいて、エミッタ層におけるＡｌの組成比は、ベース層から遠ざかるにつれて小さくなるような傾斜組成としてもよい。また、ベース層におけるＡｓの組成比は、エミッタ層から遠ざかるにつれて小さくなるような傾斜組成としてもよい。
［００１４］ また、上記ヘテロ接合バイポーラトランジスタにおいて、コレクタ層は、インジウムとアルミニウ厶とリンとを含む化合物半導体から構成されててもよい。この場合、ベース層はＧａＡｓ（ｘ）Ｓｂ（１−ｘ）から構成され、コレクタ層はＩｎ（１−ｚ）Ａｌ（ｚ）から構成され、ｘ及びｚは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｚ＜１の範囲であればよい。また、ｚの範囲は、０＜ｚ≦０．１８であり、ｘとｚの関係は、０．４９ｘ＋１．５５４ｚ≦０．３６であればよい。加えて、コレクタ層におけるＡｌの組成比は、ベース層から遠ざかるにつれて小さくな
４
Ａｓ、Ｓｂを含み、かつ、エミッタ層をなす化合物半導体の構成元素に少なくともＩｎ、Ａｌ、Ｐを含むようにしたものである。この結果、伝導帯端におけるエミッタ層とベース層の界面で、エミッタ層のポテンシャルをより高くできるようになる。
［００１１］ また、本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板と、この基板の上に形成されてインジウムとリンとを含む化合物半導体から構成されたコレクタ層と、このコレクタ層の上に形成されてガリウムとヒ素とアンチモンとを含むｐ型の化合物半導体から構成されたベース層と、このベース層の上に形成されてインジウムとアルミニウムとリンとを含むｎ型の化合物半導体から構成されたエミッタ層とを少なくとも備え、エミッタ層のインジウムとアルミとの組成比は、エミッタ層のベース層側の伝導帯端のポテンシャルが、ベース層の伝導帯端のポテンシャル以上となる範囲の組成比とされているようにしたものである。
［００１２］ 上記ヘテロ接合バイポーラトランジスタにおいて、ベース層に少なくとも１層はＧａＡｓ（ｘ）Ｓｂ（１−ｘ）、エミッタ層に少なくとも１層はＩｎ（１−ｙ）Ａｌ（ｙ）Ｐを用い、上記ｘ及びｙは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｙ＜１の範囲であればよい。また、組成ｘの範囲は０．２≦ｘ≦０．８であり、ｙの範囲は０＜ｙ≦０．５であればよい。また、ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．２５となればよい。加えて、組成ｘ及びｙの範囲がそれぞれ０．４５≦ｘ≦０．５５、０＜ｙ≦０．２５で、ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．３６となればよい。
［００１３］ また、上記ヘテロ接合バイポーラトランジスタにおいて、エミッタ層におけるＡｌの組成比は、ベース層から遠ざかるにつれて小さくなるような傾斜組成としてもよい。また、ベース層におけるＡｓの組成比は、エミッタ層から遠ざかるにつれて小さくなるような傾斜組成としてもよい。
［００１４］ また、上記ヘテロ接合バイポーラトランジスタにおいて、コレクタ層は、インジウムとアルミニウ厶とリンとを含む化合物半導体から構成されててもよい。この場合、ベース層はＧａＡｓ（ｘ）Ｓｂ（１−ｘ）から構成され、コレクタ層はＩｎ（１−ｚ）Ａｌ（ｚ）から構成され、ｘ及びｚは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｚ＜１の範囲であればよい。また、ｚの範囲は、０＜ｚ≦０．１８であり、ｘとｚの関係は、０．４９ｘ＋１．５５４ｚ≦０．３６であればよい。加えて、コレクタ層におけるＡｌの組成比は、ベース層から遠ざかるにつれて小さくな
４
【００１９】
する。
［００６８］ 前述したように、Ｓｂを含む化合物半導体は、融点が低い傾向にあるが、Ａｌを含む化合物半導体は、融点が高い傾向になる。例えば、ＡｌＰ（１０６０℃前後で昇華）、ＡｌＡｓ（１７４０℃）、ＡｌＳｂ（１０８０℃）である。また、原子の結合エネルギーは、Ａｌ−Ｓｂ＞Ｇａ−Ｓｂ＞Ｉｎ−Ｓｂの順に大きく、Ａｌ−Ｓｂが最も安定する。このため、コレクタ層とベース層との界面にアルミを含む化合物半導体を挿入するか、もしくはコレクタ層をＩｎ（１−ｚ）Ａｌ（ｚ）Ｐ（ただしｚ＞０）から構成することで、界面ではＩｎ−Ｓｂ結合よりもＡｌ−Ｓｂ結合の方が優先的に形成されることになる。このようにすることで、ベース層のコレクタ側の界面では、融点の低いＩｎＳｂではなく、融点が高いＩｎＡｌＳｂが形成されることとなり、ＧａＡｓＳｂを成長させている初期の段階で、界面が一時的に液相になることを抑えることが可能となる。
［００６９］ ただし、Ａｌを含む化合物半導体は融点が高いだけでなく、伝導帯端のポテンシャルも高くなる傾向があるため、むやみにＡｌを添加するとコレクタ層の伝導帯端のポテンシャルがベース層のポテンシャルよりも高くなる。このような状態は、伝導帯を走行する電子に対して障壁となり、ヘテロ接合バイポーラトランジスタの動作速度を著しく低下させることになる。この問題は、例えばＩｎＰに格子整合するＩｎＡｌＡｓがＡｌを含んでいるのにもかかわらず、ＩｎＡｌＡｓをコレクタ層に適用しにくいことの理由ともなる。
［００７０］ 以上を踏まえて、本発明が効果的に適用される組成等について以下に示す（ｉ）〜（ｉｖ）の観点から説明する。
（ｉ）組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要求される膜厚との関係。
（ｉｉ）ＧａＡｓＳｂの水素不活性化耐性と歪みとの関係。
（ｉｉｉ）歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。
（ｉｖ）伝導帯端のポテンシャルが（コレクタ層＜ベース層）となる組成の関係。
［００７１］ まず、（ｉ）の観点について説明する。ＩｎＰ基板上のＧａＡｓ（ｘ）Ｓｂ（１−ｘ）は、格子定数の不整合から０．５１＜ｘ≦１で引っ張り歪みを、０≦ｘ＜０．５１で圧縮歪みを受ける。Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐは、ｚ＞０である限り引っ張り歪みを受ける。歪み層の膜厚は、一般に臨界膜厚以上には厚くすることができない。しかしながら一方で、以下の理由から薄層化には限
１９
する。
［００６８］ 前述したように、Ｓｂを含む化合物半導体は、融点が低い傾向にあるが、Ａｌを含む化合物半導体は、融点が高い傾向になる。例えば、ＡｌＰ（１０６０℃前後で昇華）、ＡｌＡｓ（１７４０℃）、ＡｌＳｂ（１０８０℃）である。また、原子の結合エネルギーは、Ａｌ−Ｓｂ＞Ｇａ−Ｓｂ＞Ｉｎ−Ｓｂの順に大きく、Ａｌ−Ｓｂが最も安定する。このため、コレクタ層とベース層との界面にアルミを含む化合物半導体を挿入するか、もしくはコレクタ層をＩｎ（１−ｚ）Ａｌ（ｚ）Ｐ（ただしｚ＞０）から構成することで、界面ではＩｎ−Ｓｂ結合よりもＡｌ−Ｓｂ結合の方が優先的に形成されることになる。このようにすることで、ベース層のコレクタ側の界面では、融点の低いＩｎＳｂではなく、融点が高いＩｎＡｌＳｂが形成されることとなり、ＧａＡｓＳｂを成長させている初期の段階で、界面が一時的に液相になることを抑えることが可能となる。
［００６９］ ただし、Ａｌを含む化合物半導体は融点が高いだけでなく、伝導帯端のポテンシャルも高くなる傾向があるため、むやみにＡｌを添加するとコレクタ層の伝導帯端のポテンシャルがベース層のポテンシャルよりも高くなる。このような状態は、伝導帯を走行する電子に対して障壁となり、ヘテロ接合バイポーラトランジスタの動作速度を著しく低下させることになる。この問題は、例えばＩｎＰに格子整合するＩｎＡｌＡｓがＡｌを含んでいるのにもかかわらず、ＩｎＡｌＡｓをコレクタ層に適用しにくいことの理由ともなる。
［００７０］ 以上を踏まえて、本発明が効果的に適用される組成等について以下に示す（ｉ）〜（ｉｖ）の観点から説明する。
（ｉ）組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要求される膜厚との関係。
（ｉｉ）ＧａＡｓＳｂの水素不活性化耐性と歪みとの関係。
（ｉｉｉ）歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。
（ｉｖ）伝導帯端のポテンシャルが（コレクタ層＜ベース層）となる組成の関係。
［００７１］ まず、（ｉ）の観点について説明する。ＩｎＰ基板上のＧａＡｓ（ｘ）Ｓｂ（１−ｘ）は、格子定数の不整合から０．５１＜ｘ≦１で引っ張り歪みを、０≦ｘ＜０．５１で圧縮歪みを受ける。Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐは、ｚ＞０である限り引っ張り歪みを受ける。歪み層の膜厚は、一般に臨界膜厚以上には厚くすることができない。しかしながら一方で、以下の理由から薄層化には限
１９
【００２０】
界がある。ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）ベース層は、結晶品質の劣化を生じないドーピング濃度が炭素ドープの場合において４×１０２０ｃｍ３程度までである。このため、ヘテロ接合バイポーラトランジスタの高速化のためにベース抵抗を下げようとすると、例えばベース抵抗が６００Ω／□（平方ｃｍ）、ドーピング濃度４×１０２０ｃｍ３の場合には１５ｎｍ前後の膜厚が、ドーピング濃度８×１０１９ｃｍ３の場合には３５ｎｍ前後の膜厚が必要となる。このことから、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）、Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐともに臨界膜厚以下で、かつ素子特性が劣化しない程度の厚さを持つ膜が成膜できなければならない。特にｘについては、ベース抵抗や膜厚の揺らぎに起因するプロセスマージンなども考慮に入れた膜厚１５ｎｍでも臨界に達しない、０．２≦ｘ≦０．８が、臨界膜厚から見た実用的な範囲となる。
［００７２］ 次に、上記（ｉｉ）の観点について説明する。Ａｓ組成ｘをｘ≧０．５１よりも大きくすると、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層は引っ張り歪みを受け、水素不活性化耐性が低下する。実用上無視可能な水素不活性化の度合いは、炭素ドープされたＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層内に存在する全炭素アクセプタに対して、水素不活性化された炭素アクセプタの割合がおおむね５％以内に抑えられているときある。これは、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の組成でみると、ｘ≦０．５５までなら許容範囲に収めることが可能であることを示している。この条件が、水素不活性化耐性から見たＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の組成の上限となる。
［００７３］ 次に、上記（ｉｉｉ）の観点について説明する。０≦ｘ＜０．５１の範囲では、Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐ／ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）のΔＥｃ（伝導帯端不連続量）は、ｘが小さくなるにつれてＧａＡｓＳｂの伝導帯のポテンシャルが高くなるために大きくなる。この場合、さらにｚを大きくすることが可能となる。この際には、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の圧縮歪みとＩｎ（１−ｚ）Ａｌ（ｚ）Ｐ層の引っ張り歪みとの相互作用から、臨界膜厚がＩｎＰ基板上のときよりも低下し、さらにはコレクタ／ベース界面の欠陥密度が増加する原因となる。これが、歪み層の相互作用から見たＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の組成の下限と、Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐ層の組成の上限であり、ｘ≧０．４０かつｚ≦０．３５である。
［００７４］ 次に、上記（ｉｖ）の観点について説明する。素子特性を劣化させないためには、コレクタ層の伝導帯端のポテンシャルがベース層のポテンシャルよりも低く保たれる必要がある。ＩｎＰの伝導帯のポテンシャルに対するＧａＡｓ（ｘ）Ｓｂ（１−ｘ）のポテンシャルとの差、及びＩｎ（１−ｚ）Ａｌ（ｚ）Ｐのポテンシャルとの差は、組成ｘ及びｚによって見積もることが可能で
２０
界がある。ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）ベース層は、結晶品質の劣化を生じないドーピング濃度が炭素ドープの場合において４×１０２０ｃｍ３程度までである。このため、ヘテロ接合バイポーラトランジスタの高速化のためにベース抵抗を下げようとすると、例えばベース抵抗が６００Ω／□（平方ｃｍ）、ドーピング濃度４×１０２０ｃｍ３の場合には１５ｎｍ前後の膜厚が、ドーピング濃度８×１０１９ｃｍ３の場合には３５ｎｍ前後の膜厚が必要となる。このことから、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）、Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐともに臨界膜厚以下で、かつ素子特性が劣化しない程度の厚さを持つ膜が成膜できなければならない。特にｘについては、ベース抵抗や膜厚の揺らぎに起因するプロセスマージンなども考慮に入れた膜厚１５ｎｍでも臨界に達しない、０．２≦ｘ≦０．８が、臨界膜厚から見た実用的な範囲となる。
［００７２］ 次に、上記（ｉｉ）の観点について説明する。Ａｓ組成ｘをｘ≧０．５１よりも大きくすると、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層は引っ張り歪みを受け、水素不活性化耐性が低下する。実用上無視可能な水素不活性化の度合いは、炭素ドープされたＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層内に存在する全炭素アクセプタに対して、水素不活性化された炭素アクセプタの割合がおおむね５％以内に抑えられているときある。これは、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の組成でみると、ｘ≦０．５５までなら許容範囲に収めることが可能であることを示している。この条件が、水素不活性化耐性から見たＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の組成の上限となる。
［００７３］ 次に、上記（ｉｉｉ）の観点について説明する。０≦ｘ＜０．５１の範囲では、Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐ／ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）のΔＥｃ（伝導帯端不連続量）は、ｘが小さくなるにつれてＧａＡｓＳｂの伝導帯のポテンシャルが高くなるために大きくなる。この場合、さらにｚを大きくすることが可能となる。この際には、ＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の圧縮歪みとＩｎ（１−ｚ）Ａｌ（ｚ）Ｐ層の引っ張り歪みとの相互作用から、臨界膜厚がＩｎＰ基板上のときよりも低下し、さらにはコレクタ／ベース界面の欠陥密度が増加する原因となる。これが、歪み層の相互作用から見たＧａＡｓ（ｘ）Ｓｂ（１−ｘ）層の組成の下限と、Ｉｎ（１−ｚ）Ａｌ（ｚ）Ｐ層の組成の上限であり、ｘ≧０．４０かつｚ≦０．３５である。
［００７４］ 次に、上記（ｉｖ）の観点について説明する。素子特性を劣化させないためには、コレクタ層の伝導帯端のポテンシャルがベース層のポテンシャルよりも低く保たれる必要がある。ＩｎＰの伝導帯のポテンシャルに対するＧａＡｓ（ｘ）Ｓｂ（１−ｘ）のポテンシャルとの差、及びＩｎ（１−ｚ）Ａｌ（ｚ）Ｐのポテンシャルとの差は、組成ｘ及びｚによって見積もることが可能で
２０
【００２１】
ある。ＧａＡｓ（０．５１）Ｓｂ（０．４９）／ＩｎＰの△Ｅｃについては約０．１８ｅＶと見積もられていることから、組成ｘとｚを用いてコレクタ層側の伝導帯端のポテンシャルの方が低くなる条件は０．４９ｘ＋１．５５４ｚ≦０．３６である。このとき、（ｉ）〜（ｉｉｉ）から０．４０≦ｘ≦０．５５であるから、ｚの取り得る範囲は０＜ｚ≦０．１８となる。
［００７５］ 以上をまとめると、ベース層がＧａＡｓ（ｘ）Ｓｂ（１−ｘ）より構成され、コレクタ層側のベース層との界面がＩｎ（１−ｚ）Ａｌ（ｚ）Ｐより構成され、組成ｘおよび組成ｚの範囲がそれぞれ０．４０≦ｘ≦０．５５、０＜ｚ≦０．１８で、ｘとｚの関係が０．４９ｘ＋１．５５４ｚ≦０．３６となれば、前述した境界層の問題が解消可能となる。さらに、歪みの影響を低減する方法として、ベース接合面に近いＩｎ（１−ｚ）Ａｌ（ｚ）Ｐコレクタ層のＡｌ組成に対して、ベース接合面（ベース層の側）から遠ざかるにつれてＡｌ組成を減少させてＩｎＰに近づける、組成傾斜層の適用が考えられる。
［００７６］ 上述したように、図１１に示すヘテロ接合バイポーラトランジスタによれば、コレクタ傾斜組成層１１０４を設けるようにしたので、ベース／コレクタ界面が急峻に組成が変化する状態となる。この結果、図１３のバンド図に示すように、ベース／コレクタ界面近傍における伝導帯端の局所的な落ち込みが抑制され、電子の走行に対して障害がない状態が実現可能となる。
［００７７］ また、ＩｎＰからなるコレクタ層の上にＧａＡｓＳｂからなるベース層が形成されている場合、界面に前述した境界層が形成されているため、図１１に示すような構造体を形成するためのウエットケミカルエッチングにおいて、ベース層からコレクタ層にかけて選択的なエッチングに支障をきたす場合が発生する。ベース／コレクタ界面に境界層が存在すると、ベース用、もしくはコレクタ用のどちらのエッチャントでも界面近傍でエッチングの挙動が変わってしまい、設計通りの構造を実現することが難しくなる。
［００７８］ これに対し、コレクタ層１１０３，コレクタ傾斜組成層１１０４，及びベース層１１０５の積層構造においては、図１１に示すような構造体を形成するためのウエットケミカルエッチングにおいて、ベース層１１０５からコレクタ傾斜組、成層１１０４，及びコレクタ層１１０３にかけて、境界層が形成されないため、スムースに選択エッチングが行える。
【産業上の利用可能性】
［００７９］ 以上に示した本発明によれば、より高速な動作が可能なヘテロ接合バイポーラトラ
２１
ある。ＧａＡｓ（０．５１）Ｓｂ（０．４９）／ＩｎＰの△Ｅｃについては約０．１８ｅＶと見積もられていることから、組成ｘとｚを用いてコレクタ層側の伝導帯端のポテンシャルの方が低くなる条件は０．４９ｘ＋１．５５４ｚ≦０．３６である。このとき、（ｉ）〜（ｉｉｉ）から０．４０≦ｘ≦０．５５であるから、ｚの取り得る範囲は０＜ｚ≦０．１８となる。
［００７５］ 以上をまとめると、ベース層がＧａＡｓ（ｘ）Ｓｂ（１−ｘ）より構成され、コレクタ層側のベース層との界面がＩｎ（１−ｚ）Ａｌ（ｚ）Ｐより構成され、組成ｘおよび組成ｚの範囲がそれぞれ０．４０≦ｘ≦０．５５、０＜ｚ≦０．１８で、ｘとｚの関係が０．４９ｘ＋１．５５４ｚ≦０．３６となれば、前述した境界層の問題が解消可能となる。さらに、歪みの影響を低減する方法として、ベース接合面に近いＩｎ（１−ｚ）Ａｌ（ｚ）Ｐコレクタ層のＡｌ組成に対して、ベース接合面（ベース層の側）から遠ざかるにつれてＡｌ組成を減少させてＩｎＰに近づける、組成傾斜層の適用が考えられる。
［００７６］ 上述したように、図１１に示すヘテロ接合バイポーラトランジスタによれば、コレクタ傾斜組成層１１０４を設けるようにしたので、ベース／コレクタ界面が急峻に組成が変化する状態となる。この結果、図１３のバンド図に示すように、ベース／コレクタ界面近傍における伝導帯端の局所的な落ち込みが抑制され、電子の走行に対して障害がない状態が実現可能となる。
［００７７］ また、ＩｎＰからなるコレクタ層の上にＧａＡｓＳｂからなるベース層が形成されている場合、界面に前述した境界層が形成されているため、図１１に示すような構造体を形成するためのウエットケミカルエッチングにおいて、ベース層からコレクタ層にかけて選択的なエッチングに支障をきたす場合が発生する。ベース／コレクタ界面に境界層が存在すると、ベース用、もしくはコレクタ用のどちらのエッチャントでも界面近傍でエッチングの挙動が変わってしまい、設計通りの構造を実現することが難しくなる。
［００７８］ これに対し、コレクタ層１１０３，コレクタ傾斜組成層１１０４，及びベース層１１０５の積層構造においては、図１１に示すような構造体を形成するためのウエットケミカルエッチングにおいて、ベース層１１０５からコレクタ傾斜組、成層１１０４，及びコレクタ層１１０３にかけて、境界層が形成されないため、スムースに選択エッチングが行える。
【産業上の利用可能性】
［００７９］ 以上に示した本発明によれば、より高速な動作が可能なヘテロ接合バイポーラトラ
２１
Claims (14)
- ヘテロ接合バイポーラトランジスタにおいて、ベース層をなす化合物半導体の構成元素に少なくともＧａ、Ａｓ、Ｓｂを含み、かつ、エミッタ層をなす化合物半導体の構成元素に少なくともＩｎ、Ａｌ、Ｐを含むことを特徴とするヘテロ接合バイポーラトランジスタ。
- 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
ＩｎＰから構成された基板と、
この基板の上に形成されてインジウムとリンとを含む化合物半導体から構成されたコレクタ層と、
このコレクタ層の上に形成されてガリウムとヒ素とアンチモンとを含むｐ型の化合物半導体から構成された前記ベース層と、
このベース層の上に形成されてインジウムとアルミニウムとリンとを含むｎ型の化合物半導体から構成された前記エミッタ層と
を少なくとも備え、
前記エミッタ層のインジウムとアルミとの組成比は、前記エミッタ層の前記ベース層側の伝導帯端のポテンシャルエネルギーが、前記ベース層の伝導帯端のポテンシャルエネルギー以上となる範囲の組成比とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
ベース層に少なくとも１層はＧａＡｓ(x)Ｓｂ(1-x)、エミッタ層に少なくとも１層はＩｎ(1-y)Ａｌ(y)Ｐを用い、上記ｘ及びｙは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｙ＜１の範囲であることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項３記載のヘテロ接合バイポーラトランジスタにおいて、
組成ｘの範囲は０．２≦ｘ≦０．８であり、ｙの範囲は０＜ｙ≦０．５である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項４記載のヘテロ接合バイポーラトランジスタにおいて、
ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．２５となる
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項５記載のヘテロ接合バイポーラトランジスタにおいて、
組成ｘ及びｙの範囲がそれぞれ０．４５≦ｘ≦０．５５、０＜ｙ≦０．２５で、ｘとｙの関係が０．４９ｘ＋１．５５４ｙ≧０．３６となる
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記エミッタ層におけるＡｌの組成比は、前記ベース層から遠ざかるにつれて小さくなる
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記ベース層におけるＡｓの組成比は、前記エミッタ層から遠ざかるにつれて小さくなる
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記コレクタ層は、インジウムとアルミニウムとリンとを含む化合物半導体から構成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項９記載のヘテロ接合バイポーラトランジスタにおいて、
前記べース層はＧａＡｓ(x)Ｓｂ(1-x)から構成され、
前記コレクタ層はＩｎ(1-z）Ａｌ(z)Ｐから構成され、
前記ｘ及びｚは混晶組成を表し、各組成は、０＜ｘ＜１、０＜ｚ＜１の範囲である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１０記載のヘテロ接合バイポーラトランジスタにおいて、
前記ｙの範囲は、０＜ｙ≦０．１８であり、
前記ｘと前記ｙの関係は、０．４９ｘ＋１．５５４ｚ≦０．３６である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項９記載のヘテロ接合バイポーラトランジスタにおいて、
前記コレクタ層におけるＡｌの組成比は、前記ベース層から遠ざかるにつれて小さくなる
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記ヘテロ接合バイポーラトランジスタを構成する前記ベース層及びエミッタ層を含む各層は、有機金属気相成長法により形成され、
前記ベース層は、炭素がドーパントして添加されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１３記載のヘテロ接合バイポーラトランジスタにおいて、
前記ベース層は、成長温度が４８０℃以上とされて形成されたものである
ことを特徴とするヘテロ接合バイポーラトランジスタ。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004195533 | 2004-07-01 | ||
| JP2004195533 | 2004-07-01 | ||
| JP2004265753 | 2004-09-13 | ||
| JP2004265753 | 2004-09-13 | ||
| PCT/JP2005/011606 WO2006003845A1 (ja) | 2004-07-01 | 2005-06-24 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006003845A1 true JPWO2006003845A1 (ja) | 2008-04-10 |
| JP4575378B2 JP4575378B2 (ja) | 2010-11-04 |
Family
ID=35782656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006523763A Expired - Fee Related JP4575378B2 (ja) | 2004-07-01 | 2005-06-24 | ヘテロ接合バイポーラトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7242038B2 (ja) |
| EP (1) | EP1662557B1 (ja) |
| JP (1) | JP4575378B2 (ja) |
| CA (1) | CA2529595C (ja) |
| WO (1) | WO2006003845A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227245A (ja) * | 2011-04-18 | 2012-11-15 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4799938B2 (ja) * | 2005-07-14 | 2011-10-26 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
| GB2447921B (en) | 2007-03-28 | 2012-01-25 | Rfmd Uk Ltd | A Transistor |
| JP5628681B2 (ja) | 2008-10-21 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | バイポーラトランジスタ |
| CN102246283B (zh) * | 2008-10-21 | 2014-08-06 | 瑞萨电子株式会社 | 双极晶体管 |
| WO2013058640A2 (es) * | 2011-10-20 | 2013-04-25 | Zepeda Lopez Hector Manuel | Método de extracción, comprobación y conteo de extracto dializado de leucocitos de origen bazo de tiburón, para la obtención de factor de transferencia potencializado, específicamente diseñado para su uso como tratamiento contra la enfermedad conocida como asma |
| US9461153B2 (en) | 2011-11-16 | 2016-10-04 | Skyworks Solutions, Inc. | Devices and methods related to a barrier for metallization of a gallium based semiconductor |
| US9847407B2 (en) | 2011-11-16 | 2017-12-19 | Skyworks Solutions, Inc. | Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage |
| TWI505409B (zh) * | 2012-06-13 | 2015-10-21 | Win Semiconductors Corp | 一種化合物半導體晶圓結構 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310521A (ja) * | 1993-04-23 | 1994-11-04 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタ |
| JPH11121461A (ja) * | 1997-10-08 | 1999-04-30 | Fujitsu Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2003297849A (ja) * | 2002-04-05 | 2003-10-17 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2004214576A (ja) * | 2003-01-09 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ |
| JP2004241778A (ja) * | 2003-02-03 | 2004-08-26 | Agilent Technol Inc | 中間層を含む半導体ヘテロ接合 |
| JP2005086135A (ja) * | 2003-09-11 | 2005-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794440A (en) * | 1983-05-25 | 1988-12-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction bipolar transistor |
| US4821082A (en) * | 1987-10-30 | 1989-04-11 | International Business Machines Corporation | Heterojunction bipolar transistor with substantially aligned energy levels |
| US6762480B2 (en) | 2001-02-27 | 2004-07-13 | Agilent Technologies, Inc. | Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain |
| US6696710B2 (en) | 2001-02-27 | 2004-02-24 | Agilent Technologies, Inc. | Heterojunction bipolar transistor (HBT) having an improved emitter-base junction |
| JP2003086602A (ja) | 2001-09-14 | 2003-03-20 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
-
2005
- 2005-06-24 US US10/560,756 patent/US7242038B2/en not_active Expired - Fee Related
- 2005-06-24 CA CA2529595A patent/CA2529595C/en not_active Expired - Fee Related
- 2005-06-24 JP JP2006523763A patent/JP4575378B2/ja not_active Expired - Fee Related
- 2005-06-24 EP EP05765094A patent/EP1662557B1/en not_active Expired - Fee Related
- 2005-06-24 WO PCT/JP2005/011606 patent/WO2006003845A1/ja not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310521A (ja) * | 1993-04-23 | 1994-11-04 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタ |
| JPH11121461A (ja) * | 1997-10-08 | 1999-04-30 | Fujitsu Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2003297849A (ja) * | 2002-04-05 | 2003-10-17 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2004214576A (ja) * | 2003-01-09 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ |
| JP2004241778A (ja) * | 2003-02-03 | 2004-08-26 | Agilent Technol Inc | 中間層を含む半導体ヘテロ接合 |
| JP2005086135A (ja) * | 2003-09-11 | 2005-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227245A (ja) * | 2011-04-18 | 2012-11-15 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2529595A1 (en) | 2006-01-01 |
| US20060231859A1 (en) | 2006-10-19 |
| CA2529595C (en) | 2013-02-26 |
| EP1662557A1 (en) | 2006-05-31 |
| WO2006003845A1 (ja) | 2006-01-12 |
| EP1662557A4 (en) | 2009-04-08 |
| US7242038B2 (en) | 2007-07-10 |
| EP1662557B1 (en) | 2011-08-17 |
| JP4575378B2 (ja) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4575378B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5508536A (en) | Heterojunction bipolar transistor having low electron and hole concentrations in the emitter-base junction region | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| CN113725296B (zh) | 氮化物半导体外延叠层结构及其功率元件 | |
| US20030032253A1 (en) | InPSb/InAs BJT device and method of making | |
| CN101243555B (zh) | 制造异质结双极晶体管的方法 | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20110278586A1 (en) | Bipolar transistor | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| CN107611175B (zh) | 异质结双极晶体管 | |
| JP6242678B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| CN100463121C (zh) | 异质结构双极型晶体管 | |
| US20120018782A1 (en) | Semiconductor device | |
| US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
| WO2019220814A1 (ja) | ヘテロ接合バイポーラトランジスタ用半導体ウエハおよびヘテロ接合バイポーラトランジスタ | |
| Makimoto et al. | Extrinsic base regrowth of p-InGaN for Npn-type GaN/InGaN heterojunction bipolar transistors | |
| US7126171B2 (en) | Bipolar transistor | |
| Fang et al. | $ W_ {e}= 100\mathrm {nm} $ InP/lnGaAs DHBT with Self-aligned MOCVD Regrown p-GaAs Extrinsic Base Exhibiting $1\Omega-\mu\mathrm {m}^{2} $ Base Contact Resistivity | |
| JP6538608B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US11133405B2 (en) | High ruggedness heterojunction bipolar transistor | |
| CN113764519B (zh) | 异质结双极晶体管 | |
| CN116759423A (zh) | 半导体器件及其制造方法 | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2002076015A (ja) | ヘテロ接合型バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |