KR20060128998A

KR20060128998A - 양극성 접합 트랜지스터의 구조

Info

Publication number: KR20060128998A
Application number: KR1020067015671A
Authority: KR
Inventors: 토마스 알. 아팰; 저미 알. 미들톤
Original assignee: 트리퀸트 세미컨덕터 인코퍼레이티드
Priority date: 2004-01-30
Filing date: 2005-01-31
Publication date: 2006-12-14
Also published as: WO2005074549A2; US20050167747A1; WO2005074549A3; JP4970054B2; JP2007520086A; TW200529428A; US8159048B2

Abstract

양극성 접점 트랜지스터(100)와 관련되는 것을 특징으로 하는 방법, 장비 및 장치.

Description

양극성 접합 트랜지스터의 구조{BIPOLAR JUNCTION TRANSISTOR GEOMETRY}

본 발명은 트랜지스터, 특히 양극성 접합 트랜지스터에 관한 것이다.

많은 요인들이 양극성 접합 트랜지스터의 성능에 영향을 준다. 가능한 요인들 중 적어도 1개는 트랜지스터의 반도체 층을 접촉시키기 위해 사용하는 특이한 구조이다. 따라서 트랜지스터의 개선된 성능을 수득하기 위해서 양극성 접합 트랜지스터의 구조를 지속적으로 유지할 필요가 있다.

명세서의 마지막 부분에서는 특히 본 발명의 핵심을 지적하고, 명확하게 청구하였다. 그러나 발명의 목적, 특성 및 이점과 함께 실행 방법 및 구성에 관한 청구 내용은 하기에 첨부된 도면의 설명을 참조하고, 하기의 상세한 설명을 참조하면 더욱 이해하기 쉬울 것이다:

도 1 및 도 2는 BEB(베이스-에미터-베이스) 구조 타입의 인터디지탈 트랜지스터 구조의 실시예에 대한 평면도이다;

도 3 및 도 4는 EBE(에미터-베이스-에미터) 구조 타입의 인터디지탈 트랜지스터 구조의 실시예에 대한 평면도이다;

도 5는 본 발명에 관한 양극성 접합 트랜지스터의 하나의 실시예이다;

도 6 내지 도 17은 본 발명에 관한 양극성 접합 트랜지스터의 또 다른 실시예이다;

도 18은 BEB 구조 타입의 인터디지탈 트랜지스터 구조의 실시예에 대한 횡단면도이다;

도 19는 양극성 접점 트랜지스터의 또 다른 실시예에 대한 평면도이다;

도 20은 미국특허 제6,627,925호 및 제6,586,782호에서 나타내는 트랜지스터의 구조의 예이다;

도 21은 본 발명에 관한 가능한 실시예에 있어서의 구조 계산을 제공하는 표이다; 및

도 22는 도 21에서 제공되는 몇 가지의 계산에 대한 막대 그래프이다.

하기의 상세한 설명에서는 본 발명의 청구 핵심을 확실하게 이해할 수 있도록 다수의 상세한 내용을 밝히고 있다. 그러나 관련 기술분야에서 통상의 지식을 가진 자라면 이러한 상세한 설명이 없다고 해도 본 발명을 실행하고 이해할 수 있을 것이다. 다른 예들에서 잘 공지된 방법, 절차, 부품 및/또는 회로는 본 발명의 청구 핵심을 흐리지 않도록 하기 위하여 상세하게 설명하고 있지 않다.

이전에 지적했듯이, 다양한 요인들이 양극성 접합 트랜지스터(BJT) 성능은 영향을 받는다. 상기 요인 중 적어도 하나의 요인은 사용된 특이한 구조이다. 예를 들면, 상기 구조는 전형적인 금속으로 제조된 도전층 및/또는 반도체 표면층에 사용되는 구조에도 적용된다. 특히 트랜지스터의 전력 부가 효율 성능(power added efficiency performance)과 전력 이득(power gain)은 컬렉터와 베이스 접점 사이의 바람직하지 않은 캐페시턴스와 베이스에 직렬 연결된 바람직하지 않은 외부 저항에 의해서 악영향을 받을 수 있다. 예를 들어 이후에 보다 자세하게 설명하였듯이, 하나의 실시예에 있어서 에미터, 베이스 및 컬렉터 층과 관련되어 특이한 구조와 관련된 접촉층은 상기 캐페시턴스와 레지스턴스에 강한 영향을 줄 수 있다.

본 발명이 이러한 관점의 범주에 제한되지는 않지만, BJT의 하나의 예인 이종접합 양극성 트랜지스터(HBTs)는 예를 들어 무선 주파수(RF) 또는 마이크로파 전력 증폭기 응용 분야에 사용된다. 이러한 응용 분야에서 전력 증폭률과 전력 부가 효율성은 전체 디자인에 영향을 줄 수 있는 빈번하게 고려해야하는 사항이며, 비록 이러한 고려 사항은 예이며, 본 발명이 단지 이러한 고려 대상의 범주에 의하여 제한되지 않더라도, 트랜지스터 및/또는 특정 트랜지스터의 기하학적 도형에 있어서의 특정 반도체 재료를 선택하는 것도 이러한 고려대상에 포함된다. 트랜지스터의 재료와 구조 이외에 기타 측면도 또한 성능에 영향을 줄 수 있다.

BJT의 장점에 대한 하나의 실시예는 전류 이득(current gain)을 얻을 수 있는 능력을 포함한다. 예를 들면, 종래의 npn 트랜지스터에서의 전류 이득은 에미터가 p-타입 도핑에 대하여 n-타입 도핑이 얼마나 더 많은지에 따라서 적어도 일부분 달라진다. 고 이득 트랜지스터를 수득하기 위해서, 베이스 도핑을 낮게 유지시키면서 에미터의 도핑을 강하게 할 수 있다. 베이스 저항률을 낮은 수준으로 유지하고자 한다면, 베이스 도핑을 낮게 하여 베이스 폭을 넓히는 것을 제안할 수 있다. 한편으로 베이스를 확대하면 베이스 영역을 가로지르는 전하 케리어 통과 시간(charge carrier transit time)이 증가한다.

2개 이상의 상이한 반도체로 구성된 BJTs인 이종접합 양극성 트랜지스터(HBTs)는 이러한 상충 관계를 처리하기 위한 접근법을 제공한다. 1개 이상의 반도체 재료를 사용한 결과로, 에너지 밴드 간격(energy band gap)뿐만 아니라 기타 재료 특성들이 통상적인 동종접합 BJT에서 보다 에미터, 베이스 및 컬렉터에서는 상이할 수 있다. 또한, 상기 영역에서는 재료의 등급이라고 하는 단계적 변화가 일어날 수 있다.

상기에서 제안한 것과 같이 BJT의 속도와 증폭률 사이의 기재된 상충 관계는 HBT로 완화시킬 수 있다. HBT의 기본 형태는 장치의 다른 영역에서 보다 밴드 간격이 더 넓은 재료로 구성된 에미터를 갖는 BJT를 포함한다. BJT 내에 넓은 밴드 간격 에미터를 제작하는 하나의 기술은 본 발명의 내용을 이러한 관점의 범위내로 제한하지는 않지만 AlGaAs/GaAs 이종접합의 특성을 이용하는 것이다. AlGaAs는 알루미늄으로 대체된 갈륨 원소 퍼센트를 갖는 GaAs를 포함한다. AlGaAs의 밴드 간격은 결정 중의 AlAs 몰비율을 증가시키면 넓어진다.

넓은 밴드 간격 에미터 BJT의 전류 증폭률은 에미터-베이스 도핑 이외에 에미터와 베이스 사이의 밴드 간격 차이에 따라 적어도 일부 달라지며, 이에 따라 장치 도핑 수준을 선택하는 것이 보다 더 자유로워진다. 넓은 밴드 간격 에미터를 가지면 에미터-베이스 도핑 비율은 감소되며, 비교적 높은 전류 증폭률을 유지한다. 때때로 베이스는 HBT내의 에미터보다 보다 더 강하게 도핑된다. 강하게 도핑된 베이스를 가지면 바람직한 베이스의 낮은 레지스턴스를 희생시키지 않고도 베이스 폭을 감소시킬 수 있다. 상기에 의해 베이스를 가로지르는 전하 운반체 전달 시간이 감소되며, 장치의 속도가 올라갈 것이다. 따라서 HBTs는 특정 응용 분야에 바람직한 증폭률과 주파수 용량(frequency capability)이 높다.

따라서 AlGaAs/GaAs HBTs는 예를 들면 비교적 고 주파수를 갖는 디지탈 및 아날로그 마이크로파 응용 분야에 사용되며, 물론 본 발명의 내용을 이러한 범주내에 제한하지는 않는다. HBT 복합 재료의 또 다른 예로는 InGaP/GaAs를 포함한다. HBTs는 커패시턴스와 레지스턴스를 감소시키기 때문에 적어도 일부 스위칭 속도(switching speed)를 빠르게 한다. 또한 HBT 프로세서는 GaAs 필드-효과 트랜지스터(FETs)보다 리소그라피를 덜 사용할 수 있으므로 비용이 절약되거나 및/또는 양품률이 증가한다. HBTs는 또한 GaAs FETs보다 더 높은 브랙다운(breakdown) 전압과 너 넓은 밴드 임피던스 매칭을 제공한다.

이종접합 BJT와 비교하면, HBTs는 에미터 주입 효율, 베이스 레지스턴스, 베이스-에미터 커패시턴스 및 차단 주파수의 측면에서 더 나은 성능을 보인다. 또한, HBTs는 양호한 선형성, 낮은 위상 노이즈 및 높은 전력 부가 효율을 제공한다. 그래서, HBTs가 이용되는 전형적인 응용기술은 이동통신 단말기및 레이저 드라이버의 전력증폭기를 포함한다. 물론, 본 발명의 청구 핵심의 범위가 이러한 응용기술이나 HTBs로 제한되는 것은 아니다.

아래 수식에 의하여 보여지는 것처럼, HBTs에 대한 최대 진동 주파수(Fmax)가 외인성 베이스 레지스턴스(Rb')와 컬렉터-베이스 간 커패시턴스(Ccb)의 곱에 대한 제곱근에 역으로 상관된다고 알려져 있다.

여기서 Ft는 통과 주파수이다.

따라서, 이전에 논의된 장점에 부가하면 레지스턴와 커패시턴스를 낮게하는 것은 최대 진동 주파수를 증가한다.

사용된 상기 재료들에 부가하여, 예를 들어 HBT와 같은 트랜지스터의 구조는 디바이스의 커패시턴스 및 레지스턴스에 영향을 미친다. 전형적인 HBT 구조는 때때로 인터디지탈 구조 또는 대체 에미터 및 베이스 핑거로써 사용된다. 이는 베이스-에미터-베이스(BEB) 와 에미터-베이스-에미터(EBE) 구조의 두개 군에서 보여진다. 예를 들면, 그림 1과2는 각각 BEB 인터디지탈 트랜지스터 구조에 대한 두개의 실시예 100과 200을 나타내고, 그림 3과4는 각각 EBE 인터디지탈 트랜지스터 구조에 대한 두개의 실시예 300과 400을 나타낸 것이다. 상기 특정 그림은 상기 구조에 대한 단면도라기보다 오히려 평면도이다. 그림 1과 2에서 묘사된 것처럼, BEB 인터디지탈 트랜지스터 구조는 에미터 핑거보다 하나더 많은 베이스 핑거를 포함하지만, 반면에 EBE 인터디지탈 구조는 베이스 핑거보다 하나더 많은 에미터 핑거를 포함한다. 그래서, 그림 1에서, 120과 130은 베이스 핑거를 포함하나, 반면에 110은 에미터 핑거를 포함한다. 마찬가지로, 140은 베이스 영역에 물리적 접촉을 통하여 전기적 연결을 허락하는 베이스 탭 비아(base tab via)를 포함한다. 유사하게, 그림2에서, 230,240 및 250은 베이스 핑거를 포함하나, 반면에 210과 220은 에미터 핑거를 포함한다. 그림3에서, 320과 330은 에미터 핑거를 포함하나, 반면에 310은 베이스 핑거를 포함한다. 유사하게 340은 베이스 탭 비아를 포함한다. 그림4에서 430, 440 및 450은 에미터 핑거를 포함하고, 410과 420은 베이스 핑거를 포함한다. 460은 베이스 탭 비아를 포함한다.

구체적으로 그림 1 내지 4에 도시된 것보다 더 많은 핑거의 쌍들이 사용될 수 있다고 알려져 있다. 그림 1 및 2에 도시된 것과 같이, 각각 2개 및 3개의 베이스 핑거들이 사용된다 하더라도, 더 많은 베이스 핑거와 이에 상응되는 더 많은 에미터 핑거가 사용될 수 있다. 마찬가지로, 그림 3 및 4에는 부가적인 에미터가 있기는 하더라도, 각각 2개 및 3개의 에미터 핑거가 도시되어 있고, 이에 상응하는 다른 실시예에서, 베이스 핑거가 사용될 것이다. 한 예를 들면, BJT 제조사로서, 미국 노스캐롤라이나 그린소보로에 기반을 둔 알에프 마이크로디바이스(RF Microdevices)는 4개의 에미터 핑거와 5개의 베이스 핑거를 가진 인터디지탈 구조를 사용한다고 알려져 있다.

그림 18은 인터디지탈 드랜지스터의 구조의 단면도를 도시하고 있다. 에미터와 베이스 핑거 부분이 상호 바뀐다는 것을 제외하고, 비록 EBE 타입과 유사할 지라도, 이러한 특별한 예인 700은 BEB 타입 인터디지탈 구조를 포함한다. 그래서, 상기도시된 바와 같이, 710은 GaAs 반 절연판을 포함한다. 720은 n⁺GaAs 컬렉터 컨택터(contact)를 포함한다. 이것은 때때로 서브 컬렉터로 불린다. 730은 n GaAs 콜렉터이고 740은 p⁺GaAs 베이스 메사 영역을 포함한다. 750 및 760은 각각 에미터의 n AlGaAs( 또는 InGaP) 부분 및에미터의 n⁺ GaAa(캡) 부분을 포함한다. 770, 780 및 790은 각각 베이스, 에미터 및 컬렉터에 대한 전도 콘텍터를 포함한다. 이전에 보여진 실시예 700은 두개의 베이스 핑거 사이에 끼워진 에미터 핑거의 대한 그림1에 도시된 배열로 귀착한다.

전형적으로, 두개의 인터디지탈 구조, EBE와 BEB 및 컬렉터-베이스 간 커패시턴스(Ccb)와 외인성 베이스 레지스턴스(Rb') 사이의 절충해야 한다고 알려져 있다. EBE 구조는 전형적으로 더욱 작은 커패시턴스와 보다 큰 레지스턴스를 갖는 반면, BEB 구조는 전형적으로 보다 많은 커패시턴스와 더욱 작은 레지스턴스를 갖는다. 이러한 차이나 절충에 대하여, 가능한 한가지 설명은 구조에 있다는 것이다.

논의된 기하학적 구조와 결합된 커패시턴스와 레지스턴스 사이의 적어도 일정한 관계를 설명하기 위하여, 에미터 주변부 대 베이스 컨택터 주변부의 비율이 정합되었을 때, 에미터 주변부 대 베이스 메사 영역의 비율은 외인성 베이스 레지스턴스와 역으로 상관하는 것이 관찰될 것이다. 반면에 에미터 영역의 에 대한 베이스 메사 영역의 비율은 컬렉터-베이스 커패시턴스와 역으로 상관한다. 예를 들면, 전자에서 증가는 베이스 컨택터(contact) 근처에 있는 에미터 영역을 더 크게 갖도록 결합되고, 그래서 전류가 에미터로부터 베이스로 흐를 때, 더 작은 레지스턴스가 존재한다. 마찬가지로, 후자 관계에서 증가는 단위 컬렉터-베이스 커패시턴스에 대하여 더 큰 트랜지스터와 결합된다. 달리 말하면, 단위 에미터 영역에 대하여 컬렉터-베이스 커패시턴스는 감소한다. 이러한 원리하에서, 다른 인터디지탈 구조 사이에서 논의되었던 종래의 절충은 설명될 가능성이 있을 것이다. 예를 들면, EBE 인터디지탈 구조는 단위 베이스 메사 영역에 대하여 더 많은 에미터 영역을 사용하며, 에미터 핑거가 한쪽면 위에 핑거를 접촉하고 있는 베이스를 가지므로, 레지턴스의 희생을 제외하면, 컬렉터를 베이스 커패시턴스로 개선한다. 마찬가지로, BEB 인터디지탈 구조에 대하여, 에미터 핑거는 한쪽면 위에 접촉하는 베이스를 가지므로, 레지스턴를 개선한다. 그러나, 베이스 메사영역에 대한 에미터 영역의 감소는 단위 에미터 영역에 대한 커패시턴스의 증가를 초래한다.

이전에 기술되었던 인터디지탈 기하학적인 외형과는 반대로, 그림 19는 헤어핀 기하학적인 외형인 실시예 1500을 도시하고 있다. 이러 특이한 실시예는 평면도에서 보여진다. 도시된 것처럼, 에미터 접촉 영역 1510(및 여기서, 에미터 영역)은 헤어핀 형태를 형성한다. 그래서, 에미터는 이전에 묘사된 기하학적인 외형보다 전형적으로 베이스 메사의 둘레보다 더 크고, 베이스 메사 영역보다 더 큰 영역을 차지한다. 이런 형태에 있어서, 컬렉터-베이스 커패시턴스는 감소한다. 그러나, 일반적으로 초래될 레지스턴스의 증가에 대하여 적어도 일정부분 대처하기 위하여, 베이스 핑거 1520은 베이스 레지스턴스의 도전체 및 핑거 컨택터 부분을 줄이기 위하여 더 넓게 만들어질 것이다.

다른 트랜지스터 기하학적 구조는 2003년 9월 30일 자로 발행된 Finnly의 미국 특허번호 6,627,925호의 타이틀 "Transistor having a novel layout and an emitter having more than one feed point," 와 2003년 7월 1일자로 발행된 Finnly의 미국 특허번호 6,586,782호의 타이틀 "Transistor layout having a heat dissipative emitter,"에서 묘사된 원형의 기하 환형 외형(circular annulus geometry)을 포함한다. 여기서, 상기 양 특허는 캘리포니아 아이리번(Irvine)에 소재하는 Skyworks Solutions, Inc,에 양도되었다. 그림 20은 미국 특허번호 6,627,925의 그림 3A를 도시한 것이다. 베이스 컨택터 54 및 에미터 44에 의하여 도시된 바와 같이, 상당히 큰 에미터영역이 사용된다. 이전의 논의와 일치하듯이, 이것은 상기 에미터 영역에 대하여 상대적으로 감소된 컬렉터-베이스 커패시턴스를 초래한다.

상술한 바와 같이, 상기 컬렉터-베이스 커래시턴스와 트랜지스텅의 베이스 레지스턴스는 전력 부가 효율 및 예를 들어, 상기 트랜지스터에 사용되는 알에프(RF) 또는 마이크로 전력 증폭기의 이득에 영향을 준다. 이것은 CDMA 핸드셋과 같은 선형 전력 증폭기 응용분야에서 요망될 것이다. 컬렉터-베이스 커래시턴스가 감소하므로, 선형 증폭기의 전력 부가 효율은 증가한다. 이것은 적어도 부분적으로 손실 입력 레지스턴스를 통하여 흐르는 출력 전류의 감소에 의한 것이며, 적어도 부분적으로 증가된 이득에 기인하는 전력 부가 효율 개선에 의한 것이다. 마찬가지로, 상기 컬렉터-베이스 커패시턴스가 감소하므로, 적어도 부분적으로 감소된 밀러 궤환 커패시턴스에 기인한 상기 이득은 반드시 증가한다. 최대 안전 이득(MSG)와 최대 진동 주파수(Fmax)(식1 참조)는 모두 증가된다. 반대로, 외인성 베이스 레지스턴스 감소는 전력 부가 효율에는 거의 영향을 주지 않지만, 외인성 베이스 레지스턴의 감소는 적어도 부분적으로 증가된 최대 진동 주파수(Fmax)에 기인하는 이득을 반드시 개선한다. 이런것이 제공된다면, CDMA 방식 이동단말기, 레이저 드라이버, WLAN과 같은 선형 증폭기 응용분야와 개선된 전력 부가 효율 및 개선된 이득 모두가 요망되는 GSM 방식 이동단말기와 같은 포화형 전력 증폭기 응용분야에 대하여, 컬렉터-베이스 커패시턴스 및 외인성 베이스 레지스턴스 모두를 줄일 수 있는 능력을 가지거나, 외인성 베이스 레지스턴스의 증가 없이 컬렉터-베이스 커패시턴스를 줄이는 것이 오히려 컬렉터-베이스 커패시턴스와 외인성 베이스 레지스턴스 사이의 절충을 사용하는 것보다 도움이 된다. 이러한 절충은 인터디지탈 구조나 이전에 상술한 다른 기하학적인 외형에서 전형적으로 발생하게 된다. 예를 들면, 셀폰의 베터리 수명은 전형적으로 소비자가 요구하는 특징 중의 하나이다. 그러므로, 효율을 개선하는 것은 베터리의 수명이 연장되는 것을 허용한다. 마찬가지로, 고 전류이득은 이동단말기를 작동시키기 위하여 사용되는 전류를 줄이는 것이 바람직하며, 또한 전력 소비를 줄인다.

그림 5는 본 발명의 청구 핵심에 따른 양극성 접합 트랜지스터의 일실시예의 따른 평면도이다. 그러나, 분명하게 될 것처럼, 그림5는 하나의 특이한 실시예를 도시한 것이고, 많은 다른 실시예가 본 발명의 청구 핵심의 범주 내에 포함되어 있다. 이러한 특이한 실시예에 대하여, 상기 베이스 컨택터 영역은 그림5에서 510으로 표시되어 있으며, 여기 피쉬본(fishbone) 구조로 언급된다. 그래서, 그것은 모든 핑거의 연장이나 물고기의 작은 뼈를 접촉시키거나 연결시기는 돌기 505를 포함한다. 여기에 도시된 이런 특이한 구조는 주위를 둘러싼 베이스 컨택터 영역 520 및 베이스 핑거 또는 확장 부분 530, 540, 550, 560, 535와 545를 가지는 베이스 컨택터 탭 영역 525를 포함한다. 상기 도시된 피셔본(fishbone) 베이스 컨택터 영역 구조에 부가하여, 실시예 500은 베이스 메사 영역의 주변부와 그것의 영역의 바깥 주변부를 차지하는 에미터 컨택터 영역을 포함한다. 반면에 상기 바깥 주변는 피셔본 구조의 주변부에 인접해 있다. 그래서, 실시예 500에 대하여, 에미터 컨택터 영역 598은 상기 베이스 영역 575, 576, 585, 586, 591, 593, 595 및 579의 주변부 둘레의 상기 에미터 컨택터 뿐만 아니라 에미터 핑거 570, 580, 592, 594 및 596을 포함한다.

이후 더욱 자세히 서술되는 바와 같이, 이런 특이한 실시예는 이전에 명료하게 표명된 원리에 따라 상기 컬렉터-베이스 커패시턴스를 줄이는 몇가지의 특성을 가지며, 또한 외인성외인성 레지스턴스를 줄이거나 유지하고, 개선된 전력 이득이나 전력 부가 효율이 요구되는 선형 전력 증폭기나 유사한 장치에 사용될 때, 전력 이득과 전력 부가 효율을 반드시 개선한다.

그림 5는 본 발명의 청구 핵심에 따른 일 실시예의 평면도이다. 미리 논의된 것처럼, 그림 18은 BEB 타입 인터디지탈 트랜지스터 구조와 같은 에미터, 베이스 및 컬렉터 사이의 전형적인 단면 기하학적 관계이고, 그림 1은 상기 평면도이다. 그러므로, 그것은 단면도에 대하여 요구되는 배열인 본 발명의 청구 핵심에 따른 실시예의 평면도로부터 명백하다. 예를 들면, 에미터 컨택터 영역 598은 에미터 영역에 대하여 비정형적인 모양을 가지며, 이런 특이 실시예의 에미터 영역의 상면에 직접 물리적으로 접촉한다. 마찬가지로, 에미터 컨택터 영역이 상기 에미터 영역에 대하여 비정형적인 모양을 갖는 반면, 상기 베이스 컨택터 영역은 베이스 메사 영역에 대하여 비정형적이지 않은 모양이다. 상기 베이스 메사 영역은 상기 베이스 메사 영역에 물리적을 직접 접촉하는 상기 에미터 영역에 대한 공간을 허가한다.

그림 5에 도시된 양극성 접합 트랜지스터의 실시예는 Si, SiGe, GaAs, AlGaAs, InGaP, InP와 같은 다양한 반도체 재료를 포함할 것이다. 마찬가지로, 이전에 제안되었던 것처럼, 이런 특이 실시예는 InGaP/GaAs를 사용하는 트랜지스터나 AlGaAs/GaAs를 사용하는 트랜지스터와 같은 이종접합 양극성 트랜지스터를 포함한다. 물론, 본 발명의 청구 핵심은 단지 이런 특이한 반도체 재료나 일반적인 이종 접합 트랜지스터를 사용하는 범주로 제한되지 않는다.

그러나, 제안된 것처럼, 그림5에서 도시된 상기 실시예는 몇가지의 유용한 특성을 양극성 접합 트랜지스터의 구조에 제공한다. 예를 들면, 도시되고 미리 제안된 것처럼, 에미터 컨택터 영역 지금부터는 에미터 영역은 상기 베이스 메사 영역의 주변부를 차지한다. 이러한 접근법에 대한 한가지 장점은 그것이 베이스 메사 영역에 관하여 상기 에미터 영역을 증가시킨다는 것이다. 그래서 이전에 제안되었던 것처럼, 컬렉터-베이스 커패시턴스를 잠재적으로 줄이는 바람직한 효과가 있다. 마찬가지로, 내부에 보다 넓은 에미터 핑거를 사용하는 것은 컬렉터-베이스 커패시턴스를 줄이는 바람직한 효과를 가진다. 여기서, 베이스 컨택터는 상기 주변부의 대부분을 이용할 수 있다.

더욱이, 그림5에서 도시된 것처럼, 둘레의 베이스 컨택터 520과 함께 탭 525는 프록시 또는 대리 베이스 핑거로서 영향을 미친다. 그림 1 내지 4에 도시된 것첨 인터디지탈 구조와의 비교에서, 탭 영역 140, 260, 340 및 460과 같은 이런 특이 구조는 상기 구조의 베이스 탭 영역의 용도를 개선한다. 이전에 제안되 것처럼, 이런 영역은 직접 물리적 접촉을 통한 베이스 영역에 전기적 연결을 허용한다. 그러나, 인터디지탈 타입 구조는 베이스 레지스턴스를 줄이는 것이 가능하다는 점에서 전형적으로 그러한 영역에 대한 사용의 이점을 작게 만든다. 여기서, 프락시 베이스 핑거로서 상기 탭을 사용하는 것은 잠재적으로 베이스 컨택 주변부에 에미터 주변부를 증가시키고, 그래서 상기 레지스턴스를 줄이는 것이 가능하며, 이런 동안 상기 베이스 메사 영역을 줄이고, 그로 인하여 상기 컬렉터-베이스 커패시턴스를 줄인다. 마찬가지로, 일반적으로 상기 피쉬본 배치는 전형적인 인터디지탈 구조보다 더 큰 에미터 주변부를 베이스 컨택터 주변부에 제공하고, 그러므로, 베이스 레지스턴스를 줄이는 것이 가능하다. 그래서, 핑거로서 베이스 탭을 고려한다면, 그림 5에 도시된 상기 피쉬본 구조는 7개의 확장 부분, 핑거 또는 돌출된 뼈를 사용한다. 이러한 확장 부분은 이전에 도시되고 논의되었던 것처럼, 중심 베이스 컨택터 돌기부터 그것들이 연결된 곳까지 사방으로 펼쳐진다. 이러한 접근법으로, 컨택터 탭 비아로부터 베이스 핑거 말단까지의 거리는 상대적으로 짧게 유지되고, 그래서 외인성 베이스 레지스턴스를 줄이는 것이 가능하다. 예를 들면, 가장 긴 거리는 대략 15-20 마이크론이다. 물론 본 발명의 청구 핵심은 이러한 측면의 범주로 제한되지 않는다. 그러나, 인터디지탈 타입 트랜지스터 구조와 같은 다른 기하학적인 외형에 대하여, 베이스 핑거의 이런 길이는 45 마이크론 또는 그 이상이 될 것이다.

더욱이, 본 발명의 청구 핵심은 이러한 확장 부분의 숫자나 이런 확장 부분의 특이 배열의 범주로 제한 되지 않을 것이다. 그래서, 예를 들면, 그림 6은 구조를 도시하는데, 그러한 외형에서 베이스 탭 핑거를 포함하는 피쉬본 구조는 중심 베이스 컨택터 또는 중심 돌기로부터 6개의 확장 부분을 사용한다. 마찬가지로, 그림 6 내지 17은 다양한 구조를 도시하는데, M1 내지 M12로 표시된다. 이러한 실시예는 트랜지스터의 다른 영역에 대한 다양한 다른 차원을 도시한다. 그러나, 본 발명의 청구 핵심이 이러한 측면의 범주로 제한되지 않을지라도, 한가지 예를 들면, 피쉬본 구조의 돌기로부터 확장 부분 중 적어도 하나의 차원은 길이가 10 마이크론이고 넓이가 1 마이크론이다.

몇가지의 다른 예처럼, 본 발명의 청구 핵심이 이러한 측면의 범주로 제한되지 않을지라도, 상기 그림7(M10)의 트랜지스터 기하 외형은 약 405 평방 마이크로미터의 장치 면적을 가지며, 그림 11(M6)도 이와 마찬가지이다. 반대로, 이러한 예제의 몇가지 실시예는 대략 240 평방 마이크로미터를 갖는 더 작은 면적을 갖는데, 그림 12(M17)이 그 일예이다. 이전의 고려사항이나 상기 구조의 특성은 컬렉터-베이스 커패시턴스 및 베이스 레지스턴스에 영향을 주는 동안, 상기 장치의 영역은 전류의 흐름이나 일정하지 않은 히팅에 의한 열적 고려사항에 강한 영향을 준다고알려져 있다. 트랜지스터 셀은 병렬로 연결된 더 작은 서브-셀들의 집합으로 이루어진다고 생각할 수 있다. 트랜지스터 셀 내에서, 온도의 불균일성은 전류 호깅(독점, hogging)과 국소적인 열적 이탈(runway) 전류를 초래한다. 이러한 것이 발생할지도 모르는 상기 전력 분산 레벨은 적어도 부분적으로 셀의 기하학적인 외형이나 전체 셀 크기에 의존한다. 특정 응용분야로 한정되는 다양한 이슈가 트랜지스터의 적절한 구조 설계에 대한 실시예를 결정하기 위하여 검토될 것이다. 예를 들면, 그림 7에 도시된 상기 실시예가 그림 12에 관련된 컬렉터-베이스 커패시턴스와 베이스 레지스턴스에 의하여 개선된 성능을 제공하는 동안, 컬렉터-베이스 커패시턴스 및 베이스 레지스턴스에 있어 수긍할 만한 감소를 제공함으로써, 그림 12는 바람직한 것으로 판명될 것이나, 또한 상기 그림 7의 실시예에 대하여 우위의 열에 대한 장점을 제공할 수 있다. 다시 말하면, 이러한 것들은 단지 실시예이며, 본 발명의 청구 핵심이 어떤 특정 크기, 모양 또는 차원이 범주로 제한되지는 않는다.

시뮬레이션 결과로 예를 들면 도 5의 실시예에서 설명한 구조를 갖는 이종접합 양극성 트랜지스터와 같은 양극성 접합 트랜지스터는 이전에 설명한 인터디지탈 구조와 비교해서 감소된 컬렉터-베이스 커페시턴스 및 베이스 레지스턴스을 제공할 것임을 알 수 있다. 시뮬레이션으로부터 예를 들면 몇몇 실시예로 비교가능한 크기의 BEB 인터디지탈 구조 보다 컬렉터-베이스 커페시턴스가 20 퍼센트 이상 감소하였으며, 또한 비교가능한 EBE 인터디지탈 구조 보다는 40 퍼센트 이상의 베이스 레지스턴스이 감소된 것을 알 수 있었다. 물론 사용된 면적, 모양, 재료 등에 따라 다양하게 개선될 수 있다. 그럼에도 불구하고 몇몇 실시예는 BEB 타입 구조 보다 약 25 퍼센트 컬렉터-베이스 커패시턴스가 감소되고, 베이스 레지스턴스는 EBE 타입 구조 보다 약 50 퍼센트 감소한 것을 추가로 나타내었다. 상기 새로운 구조로 선형 전력 증폭기 작동시 상승률과 개선된 효율성이 약 1 dB 내지 2 dB와 약 3 % 내지 5 %가 수득되었다.

도 21은 도 6 내지 도 17에서 나타내는 실시예에 대한 기하학적 계산 결과를 설명한 표이다. 또한 상기는 M1에서 M12를 나타낸다. 표에서 설명하고 있는 것과 같이 계산 결과는 에미터 영역(E_A), 에피터 주변부(E_P), 베이스 영역(B_A) 및 베이스 컨텍트 주변부(B_CP)를 포함한다. 다양한 실시예에 대한 성능 지수(FOMs) 뿐만 아니라 커패시턴스 및 레지스턴스와 직접적으로 또는 역으로 상관이 있을 수 있는 비율을 계산하는데 상기 수들을 사용한다. 따라서 에미터 영역 대 베이스 영역(비율 1)은 이전에 설명한 이유로 Ccb에 반비례할 수 있는 비율이다. 또한 에미터 주변부 대 베이스 영역의 스퀘어 루트(비율 2)는 잠재적으로 상기에서 설명한 이유로 Rb'에 또한 반비례할 수 있는 비율이다. 에미터 주변부 대 베이스 컨텍트 주변부(비율 3)는 1과 근접하는 것이 이상적이며, 1에서 크게 벗어난 Rb'에 불리한 영향을 줄 수 있다. 이러한 비율들은 FOMs를 제공하기 위해 추가로 사용될 수 있다. 여기서 FOM-1은 표준화 비율 2를 곱한 표준화 비율 1을 포함하며, FOM-2는 표준화 비율 3을 곱한 FOM-1을 포함한다. 따라서 FOM-2는 FOM-1 보다 특정 실시예의 레지스턴스에 영향을 보다 강하게 줄 수 있다. 도 22는 M1에서 M12 실시예에 대한 2개의 FOM를 나란히 비교한 막대 그래프이다. 여기서 모든 실시예는 표준 인터디지탈 BEB 타입 구조와 비교하여 개선된 성능을 보여준다.

트랜지스터의 기하학적 도형과 관련된 중요성과는 관계없이, 컬렉터-베이스 커패시턴스을 감소시키기 위한 또 다른 접근법은 일부분에 손상을 주어 이의 영역을 감소시키는 이온 주입 단계를 통해 탭 구역의 내부에서 베이스 메사의 유효한 크기를 감소시키는 단계를 포함할 수 있다. 예를 들면 다중 붕소 손상 주입 단계 또는 산소 손상 주입 단계를 사용할 수 있다. 대안으로 H⁺/He⁺의 고 에너지, 고 주입량의 딥 주입 단계를 사용할 수 있다. 또한 분리를 위해 거의 모든 원소를 사용할 수 있으며, 본 발명의 핵심은 이러한 모든 실시예를 포함한다. 컬렉터-베이스 커패시턴스를 감소시키기 위해 이전에 설명한 것과 같은 기술과 함께 상기 기술은 인터디지탈 트랜지스터 기하학적 도형 등 보다 개선된 성능을 제공한다.

이전에 설명한 양극성 접합 트랜지스터의 기하학적 도형은 여러 기술로 제작할 수 있으며, 본 발명의 핵심은 이러한 범주에 제한하지는 않는다는 것을 알아야 한다. 그러나 이종접합 양극성 트랜지스터를 제작하는 하나의 실시예에서 재료는 반절연 GaAs 기판으로 성장한다. 이러한 겉면 성장층은 예를 들면 분자 빔 증착기(MBE) 또는 금속 유기 기체 화학적 증착(MOCVD)에 의해서 성장할 수 있다. 예를 들면 약 4×10¹⁸ cm^-3로 농도로 대량 도핑된 n⁺ GaAs 층은 반절연 기판 상에서 성장할 수 있다. 이후에는 컬렉터용으로 경량으로 도핑된 n GaAs 층이 사용될 수 있다. 컬렉터 도핑 농도는 예를 들면 약 3×10¹⁶ cm^-3일 수 있다. 베이스 메사 영역에 있어서는 5×10¹⁸ cm^-3이상의 농도로 대량 도핑된 p⁺ GaAs층을 사용할 수 있다. 예를 들면 베릴륨(Be) 또는 탄소(C)를 베이스 도핑 용으로 사용할 수 있다. 넓은 밴드 간격을 가진 AlGaAs 또는 InGap 층은 에미터 용으로 성장할 수 있다. 이후에 접촉 구조는 에미터 접촉의 일부로서 활성이 있는 에미터 층의 상부에서 성장할 수 있다.

이전에 제안한 것과 같이 에미터 접촉 영역은 웨이퍼 상에서 형성되어 목적하는 모양이 될 수 있으며, 베이스 접촉 영역의 주변부와 인접할 것이다. 이후에 양극성 트랜지스터의 에미터를 포함하는 반도체는 상기 에미터 접촉 영역 하부를 제외하고는 제거한다. 베이스 접촉 영역은 이전에 설명한 것과 같이 피쉬본 구조를 갖는 웨이퍼 상에 형성될 수 있다. 다양한 금속 또는 기타 전도체 및 다수의 증착 기술이 사용될 수 있다. 전도체는 웨이퍼 표면 상에서 심한 소리를 내거나 또는 증발될 수 있다. 전도체는 예를 들면 에치 백 기술(etch back technique) 또는 리프트-오프 기술(lift-off technique)로 패턴화할 수 있다. 또한 다수의 기술과 금속 물질 중 하나를 사용할 수 있다. 에미터 및 베이스 접촉 영역을 형성하기 위해 사용하는 통상적인 물질은 예를 들면 특정 반도체에 따라 달리하여 TiW, Ti, Pt, Si, Al, Cu 및 Au를 포함할 수 있다. 또한 이전에 설명한 것과 같이 직전에 설명한 것 이외의 기타 반도체 물질을 사용할 수도 있다. 또한 형성된 트랜지스터는 예를 들면 이종접합 양극성 트랜지스터보다는 동정접합 양극성 접합 트랜지스터를 포함할 수 있다.

물론 특정 실시예를 바로 직전에 설명하였지만 본 발명의 핵심을 특정 실시예 또는 이행의 범주에 제한하지는 않는다는 사실을 알아야 할 것이다. 예를 들면 하나의 실시예는 예를 들어 이전에 기술하였듯이 장치 또는 결합된 장치들을 실시하는 것과 같이 하드웨어일 수 있다. 또한 본 발명의 핵심을 이러한 관점의 범주에 제한하지는 않지만, 하나의 실시예는 저장 매체 또는 저장 미디어와 같은 1 종류 이상의 물품을 포함할 수 있다. 이러한 저장 미디어, 예컨대 1 종류 이상의 CD-ROMs 및/또는 디스크는 컴퓨터 시스템, 컴퓨팅 플랫폼 또는 기타 시스템과 같은 시스템에 의해 실행되는 경우 지시 상에 저장될 수 있으며, 결과적으로 예를 들어 이전에 설명한 실시예 중 하나와 같이 실행되는 본 발명의 핵심과 관련된 BJT를 제조하는 방법의 실시예가 수득될 수 있다. 하나의 가능한 실시예에서 컴퓨팅 플랫폼은 본 발명의 핵심을 이러한 실시예의 범주에 한정하지는 않지만, 1개 이상의 프로세스 유닛 또는 프로세서, 1개 이상의 입력/출력 장치, 예컨대 디스플레이, 키보드 및/또는 마우스, 및/또는 1개 이상의 메모리, 예컨대 정적 랜덤 엑세스 메모리, 동적 랜덤 엑세스 메모리, 플래쉬 메모리 및/또는 하드 드라이브를 포함할 수 있다.

전술한 상세한 설명에서 본 발명을 다양한 관점에서 기술하였다. 설명, 특수 숫자, 시스템 및/또는 구조를 나열하여 본 발명을 완전하게 이해하도록 하였다. 그러나 이러한 명세서의 이득을 알고 있는 당업에 통상을 지식을 가진 자에게는 본 발명의 핵심이 상세한 설명이 없다고 해도 실행할 수 있다는 것이 명백할 것이다. 다른 경우에 잘 공지되어 있는 특성을 생략하거나 및/또는 간단하게 설명하여도 본 발명을 알 수 있다. 특이적인 특성을 설명하거나 및/또는 기술하였지만, 여기서 당업에 통상을 지식을 가진 자는 여러 변형, 치환, 변화 및/또는 균등물을 사용할 것이다. 따라서 첨부된 청구의 범위는 본 발명의 정신내에서 발생되는 상기와 같은 변형 및/또는 변화를 모두 포함한다.

Claims

집적 회로로서,

베이스 접점 영역(120)은 피쉬본 구조(fishbone configuration)를 형성하고, 에미터 영역(110)은 상기 피쉬본 구조의 주위에 인접하고 있는 양극성 접합 트랜지스터(100)를 포함하는 것을 특징으로 하는 집적 회로.
제 1 항에 있어서,

상기 에미터 영역에 대해서 동일 형상인 에미터 접점 영역(110)은 상기 에미터 영역의 상부 표면과 물리적으로 직접 접점하는 것을 특징으로 하는 집적 회로.
제 2 항에 있어서,

상기 접점 영역(120)은 도전체를 포함하는 것을 특징으로 하는 집적 회로.
제 3 항에 있어서,

상기 도전체는 금속인 것을 특징으로 하는 집적 회로.
제 1 항에 있어서,

상기 양극성 접합 트랜지스터(100)는 하기와 같은 반도체 물질:

Si, SiGe, GaAs, AlGaAs, InGaP 및 InP

중 1 종류 이상을 포함하는 것을 특징으로 하는 집적 회로.
제 1 항에 있어서,

상기 양극성 접합 트랜지스터(100)는 이종접합 양극성 트랜지스터를 포함하는 것을 특징으로 하는 집적 회로.
제 6 항에 있어서,

베이스 영역 컨택터 탭(120)은 상기 피쉬본 구조의 돌기(505)로부터 연장된 부분에 내장되어 있는 것을 특징으로 하는 집적 회로.
제 6 항에 있어서,

상기 이종접합 양극성 트랜지스터(100)를 선형 전력 증폭기에 사용하는 것을 특징으로 하는 집적 회로.
제 8 항에 있어서,

상기 선형 전력 증폭기를 휴대폰에 사용하는 것을 특징으로 하는 집적 회로.
제 6 항에 있어서,

상기 이종접합 양극성 트랜지스터(100)는 포화형 전력 증폭기에 사용하는 것 을 특징으로 하는 집적 회로.
제 10 항에 있어서,

상기 포화형 전력 증폭기를 휴대폰에 사용하는 것을 특징으로 하는 집적 회로.
제 6 항에 있어서,

상기 이종접합 양극성 트랜지스터(100)는 하기와 같은 반도체 물질:

AlGaAs/GaAs 및 InGaP/GaAs

중 1 종류 이상을 포함하는 것을 특징으로 하는 집적 회로.
제 7 항에 있어서,

상기 피쉬본 구조의 돌기(505)로부터 연장된 부분 중 1 종류 이상의 면적은 폭이 1 마이크론이고 길이가 10 마이크론인 것을 특징으로 하는 집적 회로.
제 7 항에 있어서,

상기 베이스 영역(120)과 상기 에미터 영역(110)의 최단 거리는 약 15 마이크론 내지 20 마이크론인 것을 특징으로 하는 집적 회로.
제 7 항에 있어서,

상기 피쉬본 구조는 상기 돌기(505)에 연결된 5개 이상의 연장 부위를 포함하는 특징으로 하는 집적 회로.
제 7 항에 있어서,

상기 피쉬본 구조는 상기 돌기(505)에 연결된 6개 이상의 연장 부위를 포함하는 것을 특징으로 하는 집적 회로.
양극성 이종접합 트랜지스터(100)를 포함하는 장치로서,

상기 트랜지스터(100)는 컬렉터-베이스간 커패시턴스(Ccb) 및 외인성 베이스 레지스턴스(Rb')를 포함하며;

상기 트랜지스터의 Ccb는 인터디지탈 BEB 타입 양극성 이종접합 트랜지스터와 비교하여 적어도 대략 20 퍼센트 이상 작고, 상기 Rb'는 인터디지탈 EBE 타입 양극성 이종접합 트랜지스터와 비교하여 적어도 대략 40 퍼센트 이상 작은 것을 특징으로 하는 장치.
제 17 항에 있어서,

상기 트랜지스터(100)의 Ccb는 인터디지탈 BEB 타입 양극성 이종접합 트랜지스터와 비교하여 적어도 대략 25 퍼센트 이상 작고, 상기 Rb'는 인터디지탈 BEB 타입 양극성 이종접합 트랜지스터와 비교하여 적어도 대략 50 퍼센트 이상 작은 것을 특징으로 하는 장치.
양극성 접합 트랜지스터(100)를 제조하는 방법으로서,

웨이퍼 표면 상에 에미터 접점 영역(110)을 형성하는 단계;

상기 에미터 접점 영역 아래 이외의 곳에서 에미터의 재료를 제거하는 단계;

피쉬본 구조에서 에미터 접점 영역의 주변에 인접하게 베이스 접점 영역(120)을 형성하는 단계;

상기 에미터 및 베이스 접점 영역을 포함하는 베이스 메사 영역(740)을 형성하는 단계;

상기 베이스 메사 영역(740)에 인접하게 컬렉터 접점 영역(720)을 형성하는 단계; 및

다른 장치로부터 상기 컬렉터 접점 영역과 베이스 메사 영역을 절연하는 단계를 포함하는 것을 특징으로 하는 방법.
제 19 항에 있어서,

상기 베이스 메사 영역(740)의 일부 또는 전부를 손상시키기 위해 이온 주입 단계를 추가로 포함하는 것을 특징으로 하는 방법.
제 20 항에 있어서,

상기 이온 주입 단계는 컬렉터-베이스 커패시턴스를 추가로 감소시키기 위해서 다중 에너지 He 이온 주입 단계를 포함하는 것을 특징으로 하는 방법.
제 19 항에 있어서,

상기 접점 영역(720)은 도전체를 포함하는 것을 특징으로 하는 방법.
제 19 항에 있어서,

상기 양극성 트랜지스터(100)는 하기와 같은 반도체 물질:

Si, SiGe, GaAs, AlGaAs, InGap 및 InP

중 1개 이상을 포함하는 것을 특징으로 하는 방법.
제 19 항에 있어서,

상기 양극성 접합 트랜지스터(100)는 이종접합 양극성 트랜지스터를 포함하는 것을 특징으로 하는 방법.