JP3253841B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JP3253841B2 JP3253841B2 JP310596A JP310596A JP3253841B2 JP 3253841 B2 JP3253841 B2 JP 3253841B2 JP 310596 A JP310596 A JP 310596A JP 310596 A JP310596 A JP 310596A JP 3253841 B2 JP3253841 B2 JP 3253841B2
- Authority
- JP
- Japan
- Prior art keywords
- window
- mask
- etching
- semiconductor wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Drying Of Semiconductors (AREA)
- Led Devices (AREA)
Description
の製造方法に関するものである。
タの光源である発光プリンタヘッドに用いられる端面発
光型LEDアレイ(以下、LEDアレイという。)があ
る。LEDアレイの製造方法に関しては、この出願に係
る発明者らによって特願平7−103575号公報(以
下、文献Iという。)に開示されている。
エハ(N型半導体下地)に対し不純物イオン拡散を行な
ってP型半導体領域(P−GaAsP領域)を形成し、
その後、拡散防止膜および拡散制御膜を除去し、新た
に、P−GaAsP領域を含む下地上にコンタクト用の
窓を有する発光端面形成用絶縁膜を形成する。その後、
この絶縁膜を覆いかつP−GaAsP領域に接触させて
金属配線層(P側電極)を形成する。また、下地の裏面
にはN側電極を形成する。
sP領域の露出面を覆いかつダイシングされるべき領域
に窓を有する第二マスク(エッチングマスク)を形成す
る。その後、このエッチングマスク及び絶縁膜を用いて
P−GaAsP領域を含む下地に対し、このP−GaA
sP領域が形成されている膜厚よりも深いエッチングを
行なって半導体ウエハに凹部を形成し、然る後、凹部を
ダイシングして個別の端面発光型LEDアレイを形成す
る。
た文献Iの方法によって形成されるLEDアレイの発光
端面となる凹部は、N型半導体ウエハとP型GaAsP
領域によって形成されているPN接合端面から光を発光
させるため、N型半導体ウエハに十分深く形成する必要
がある。この凹部の深さを検査する手段としては、従
来、触針式段差計を用いてエッチング深さを検査してい
るが、この装置は高価な装置であり、簡単に入手できる
ものではない。
半導体ウエハに形成される凹部を全箇所に渡って測定す
るため、検査時間がかかり過ぎるという問題がある。
検査できるLEDアレイの製造方法が望まれていた。
導体デバイスの製造方法によれば、半導体ウエハにエッ
チング技術を用いて、ダイシングされるべき領域に、凹
部を形成し、この凹部の深さを検査して半導体デバイス
を製造するに当たり、半導体ウエハ上に、複数の窓の形
状および大きさが等しくかつ窓同士の間隔(窓パターン
間隔)が直線上に小さい間隔から大きい間隔の順位に形
成されているエッチングマスクを形成する工程と、この
エッチングマスクの窓領域に露出している半導体ウエハ
に対し、エッチングを行なって凹部を形成する工程と、
エッチングマスクを除去した後、凹部の間に残存してい
る半導体ウエハの凸部の頂上の幅の中から最小パターン
幅を知って、この最小パターン幅に対応するエッチング
マスクの窓パターン間隔からエッチング深さを検査する
工程とを含むことを特徴とする。また、この発明によれ
ば、半導体ウェハ上に、複数の窓の形状及び大きさが等
しくかつ窓同士の間隔(以下、「窓パターン間隔」とい
う。)が互いに異なるように直線上に形成されているエ
ッチングマスクを形成する工程と、エッチングマスクの
窓領域に露出している半導体ウェハに対しエッチングを
行い、半導体ウェハに複数の凸部を残存させる工程と、
この凸部の頂上部がパターン幅を有するか否かに基づい
て、半導体ウェハに対するサイドエッチング量の許容範
囲を判定する工程とを含むことを特徴とする。
Aとサイドエッチング量Eとの関係は、被エッチング材
料を問わずにE=(1/2)Aであることが知られてお
り、また、エッチング深さHとサイドエッチング量Eと
の関係は比例関係にあり、その関係は被エッチング材料
に依存することが知られている。従って、例えば顕微鏡
を用いて半導体ウエハの凹部間に残存している凸部の頂
上幅の中で最小パターン幅を探して、この最小パターン
に対応するエッチングマスクの窓パターン間隔を知るこ
とにより、上述した関係からサイドエッチング量(ここ
でサイドエッチング量とは、ウエハに対し平行な方向
(横方向)にエッチングされる量をいう。)とエッチン
グ深さとを容易に求めることができる。
半導体を用いたときは、予め与えられた窓パターン間隔
の1/2の値がサイドエッチング量Eであるから、最小
のパターン間隔Dを知れば、HとEの関係からこの材料
のウエハでのエッチング深さHが次式より容易に求ま
る。
グされるエッチング深さを1とした場合のサイドエッチ
ング量方向へエッチングされる量の割合を表す係数であ
る。
せず、また、短時間でエッチング深さを求めることが可
能になる。このようにして求めたエッチング深さは、半
導体デバイス側に形成された凹部の深さと同一深さとな
るので(詳細は後述する。)、半導体デバイスの良否判
定を工程途中の段階で容易に行なうことができる。
エッチング技術を用いてダイシングされるべき領域に凹
部を形成し、該凹部の深さを検査して半導体デバイスを
製造するに当たり、半導体ウエハの、半導体デバイスの
形成領域と離間した領域に、縦方向の中心線を有する複
数の窓から成る第一窓群を有する第一マスクパターンを
形成する工程と、この第一マスクを含む半導体ウエハ上
に第一マスクパターンの窓の中心線の間隔と等間隔又は
異なる間隔であって、中心線と平行な中心線を有する第
二窓群を有すると共に第一窓群の窓と平行な外周縁を有
する窓からなる第二マスクを形成する工程と、第一マス
クパターンおよび第二マスクを用いて第一窓群および第
二窓群との重なった窓領域に露出している半導体ウエハ
に対し、エッチングを行なって半導体ウエハに凹部を形
成する工程と、第二マスクを除去した後、第一マスクパ
ターンの窓の外周縁と凹部の外周縁とが一致する窓を探
して、第二マスクの縦方向の窓外周縁から一致した外周
縁までの間隔を知ることによりエッチング深さを検査す
る工程とを含むことを特徴とする。
凹部の外周縁と、第一マスクパターンの窓の外周縁とが
一致している窓を探すことにより、予め、第二マスクの
縦方向の窓外周縁から第一マスクパターンの縦方向の窓
外周縁までの間隔Aがわかっているので、サイドエッチ
ング量Eを知ることができる。サイドエッチング量Eが
わかれば、上述したサイドエッチング量Eとエッチング
深さHの計算式によりエッチング深さHを求めることが
できる。
の中心線の間隔を第一マスクパターンの窓の中心線の間
隔とは異なる間隔とした場合には、第一マスクパターン
の窓の中心線と第二マスクの窓の中心線とが一致する窓
を探すことによって、第一マスクパターンと第二マスク
を重ねた場合のアライメントマークのずれ精度を容易に
知ることができる(詳細は後述する。)。
イスとして、特に、端面発光型発光ダイオード(LE
D)アレイ(以下、LEDアレイと称する。)を製造す
る方法を例にとり、その実施形態につき説明する。尚、
図1〜図7は、この発明が理解できる程度に各構成成分
の形状、大きさ及び配置関係を概略的に示してあるにす
ぎない。
の形態につき説明する。尚、図1の(A)、(B)及び
(C)の各図は、LEDアレイを製造するとき、このL
EDアレイの形成領域から離間した領域に形成された検
査用凹部領域に凹部を形成する方法を説明するための平
面図及びX−X線に沿って切断したときの切口断面を示
す。また、図2の(A)〜(D)及び図3の(A)〜
(C)はLEDアレイの製造工程と検査用凹部の製造工
程を併せて説明するための切口断面を示す図である。
板を用いる。この基板は結晶面方位として(100)面
を有しており、この基板10上にエピタキシャル成長さ
せたN型GaAsP層を形成する(図示せず)。ここで
は、N型GaAs基板とN型GaAsP層を総称してN
型半導体ウエハと称する。
いたが、何らこの材料に限定されるものではなく、II
I−V族系化合物材料、例えば、GaP,InP,Ga
AlAs又はInGaAsP等を用いても良い。また、
この半導体ウエハ10の表面にはLEDアレイ形成領域
11と検査用凹部形成領域13が設けられている。LE
Dアレイ形成領域11側の半導体ウエハ10上に窓を有
する拡散防止膜12を形成し、この拡散防止膜12の表
面を含む半導体ウエハ10の上面に拡散制御膜14を形
成する(図2の(A))。
例えば亜鉛(Zn)を気相拡散して半導体ウエハ10に
P型GaAsP領域16を形成する(図2の(B))。
を除去した後、P型GaAsP領域16が形成されてい
る半導体ウエハ10上に新たに、窓を有する絶縁膜18
を形成する(図2の(C))。
sP領域16の一部の領域に渡って、例えば蒸着法によ
りP電極20を形成し、一方、半導体ウエハ10の裏面
側には例えば蒸着法によりN電極22を形成する(図2
の(D))。ここまでの工程は、上述した文献IのLE
Dアレイの製造方法と同様である。このため、詳細な説
明を省略する。
形成領域側11及び検査用凹部形成領域13に、窓を有
しかつP電極20の表面及びP型GaAsP領域16を
含む半導体ウエハ10上を覆うエッチング膜を形成する
(図示せず)。
ングマスク24a及び24bを形成する(図3の
(A))。ここでは、LEDアレイ形成領域11に形成
されたエッチングマスクを24aの符号で示し、検査用
凹部形成領域13に形成されたエッチングマスクを24
bの符号で示す。図3の(A)工程での検査用凹部形成
領域13側を拡大して示したのが図1の(A)の平面図
及び切口断面図である。
チングマスク24bでは、このマスク24bに設けた複
数の窓15はその形状及び大きさが等しくかつ窓同士の
間隔(以下、窓パターン間隔という。)がそれぞれ異な
っている。
右側の窓へ向かって順次直線上に異なる窓パターン間隔
(a1,a2及びa3:尚、窓パターン間隔を代表して
Aで表す。)で形成してある。ここでは、窓パターン間
隔の大きさをa1<a2<a3とする。また、この実施
の形態では、エッチングマスクの窓15の形状を長方形
にしてあるが、何らこの形状に限定されるものではな
く、正方形、多角形及び円形であっても良い。
の窓領域に露出しているN型半導体ウエハ10に対し
て、エッチングを行なって凹部26を形成する(図3の
(B))。
領域11及び検査用凹部形成領域13の両方の側の領域
に形成される。凹部26を形成するためのエッチング条
件を以下の通りとする。
エッチング液(50重量%クエン酸水溶液(C3 H4
(OH)(COOH)3 ・H2 O)と過酸化水素水との
混合液)を用いる。エッチング液はクエン酸系溶液の他
にリン酸系溶液を用いても良い。このエッチング液を用
いて任意好適な条件でエッチングを行なって凹部を形成
する。
部26を形成したとき、図3の(B)の検査用凹部形成
領域13側を拡大して示したのが図1の(B)の平面図
及び切口断面図である。。
の間に残存している窓パターン間隔(a1)部分に形成
された凸部の頂上部17は、エッチングマスク24bの
底面から離間して形成されており、窓パターン間隔(a
2)の部分に形成された凸部の頂上部19は、エッチン
グマスク24bと接触しかつ最小パターン幅で形成され
ている。また、窓パターン間隔(a3)に対応する頂上
部21では、頂上部のパターン幅が頂上部分19の最小
パターン幅よりも大きい幅で形成されている。次に、エ
ッチングマスク24bを任意好適な方法を用いて除去す
る(図3の(C))。図3の(C)の検査用凹部形成領
域13を拡大して示したのが、図1の(C)の平面図及
び切口断面図である。
Hを求める検査方法につき説明する。
には、次の点に留意する必要がある。エッチング深さH
は通常被エッチング部の表面、この例では半導体ウエハ
10の表面からの深さで定義されている。また、等方性
エッチングでは、深さ(縦)方向及び横方向のエッチン
グ量は等しい。従って、隣接する2つの窓間の半導体ウ
エハ10の領域が両窓からの等方性エッチングによって
左右から横方向にエッチングされたとき、半導体ウエハ
10の表面で、この左右両側からのエッチングがぶつか
り合う。このときの、横方向のエッチング量は、半導体
ウエハ10の深さ方向、すなわち縦方向のエッチング深
さHでもあるので、顕微鏡を用いて、半導体ウエハ10
の厚みhが残っている凸部であって、凸部の頂上部が最
小パタ−ン幅を有する凸部を見つける。従って、図示の
凸部の例では、頂上部17がエッチングされてしまって
いる凸部17は除かれる。凸部19と21は双方とも半
導体ウエハ10の厚みhが残っているが、両者を比較し
た場合、凸部19の方がその頂上部のパタ−ン幅は小さ
いので、この例では凸部19の頂上部のパターン幅が最
小パタ−ン幅となる。
に3つの凸部17、19及び21を形成した例を示して
いるが、窓パターン間隔Aは複数形成されているので、
凸部の中に凸部19よりも小さいパターン幅があれば、
小さい方の窓パターン幅が最小パターン幅となる。
bの窓パタ−ン間隔A(a1,a2,a3)は予め設計
値としてわかっているので、窓パターン間隔(a2)の
1/2がサイドエッチング量Eとなる。
深さHとは、下記の(1)式の関係にあることが周知の
技術であるため、(1)式からエッチング深さHが求ま
る。エッチング深さH=サイドエッチング量E/0.8
・・・・(1)ただし、0.8は、周知の通りN型半導
体ウエハ10の材料にIII−V族系化合物半導体を用
いた場合、エッチング深さ方向のエッチング量を1とし
たときのサイドエッチング量方向へのエッチング量の割
合を表す係数である(J.Electorochem.
soc.:SOLID STATE SCIENCEJ
an.1971,Vol.118,No.1,p118
参照)。
Hは、LEDアレイ形成領域11に形成される凹部のエ
ッチング深さHと同一の深さが実質的に同一の深さにな
るので、検査用凹部形成領域13のエッチング深さHか
ら容易にLEDアレイ形成領域11側の凹部のエッチン
グ深さHを知ることができる。
用いずに、かつ短時間にエッチング深さを求めることが
可能になる。この結果、エッチング深さが設計値の許容
範囲に入っていればLEDアレイの素子を良品と判定
し、許容範囲から外れていれば不良品として判定して検
査を行なう。
ついて、LEDアレイ形成領域11に形成されている凹
部26をダイシング形成してLEDアレイを作製する
(図3の(C))。
態につき説明する。図4の(A)、(B)及び(C)及
び図5は、検査用凹部形成領域に凹部を形成する工程を
説明するための平面図及びY−Y線に沿って切断したと
きの切口断面図である。また、図6の(A)、(B)及
び(C)及び図7の(A)、(B)及び(C)は、N型
半導体ウエハにLEDアレイ形成領域を形成する工程と
検査用凹部形成領域とを形成する工程とを説明するため
の切口断面図である。
て、N型GaAs基板を用いる。この基板は結晶面方位
として(100)面を有しており、この基板50上にN
型GaAsP層をエピタキシャル成長させる(図示せ
ず)。ここでは、N型GaAs基板とN型GaAsP層
を総称してN型半導体ウエハ50と称する。尚、この実
施形態では、N型半導体ウエハ50としてN型GaAs
P層を用いたが、何らこの材料に限定されるものではな
く、III−V族系化合物半導体であれば良い。また、
この半導体ウエハ50の表面にはLEDアレイ形成領域
51と検査用凹部形成領域53が設けられている。
レイ形成領域51とは別の領域(ここでは検査用凹部形
成領域53)に、複数の窓からなる第一窓群を有する第
一マスクパターン52aを形成する。このとき、第一マ
スクパターンと同じ材料でLEDアレイ形成領域51側
にも窓を有する拡散防止膜52bを同時に形成するのが
好適である。 その後、第一マスクパターン52a及び
拡散防止膜52bを含むN型半導体ウエハ50の表面に
拡散制御膜54を形成する(図6の(A))。
用凹部形成領域53のウエハ50に対して例えば亜鉛
(Zn)を拡散させてP型GaAsP領域56を形成し
(図6の(B))、然る後、拡散制御膜54およびLE
Dアレイ形成領域51側に形成されている拡散防止膜5
2bを除去する。
半導体ウエハ上にに窓を有する絶縁膜55を形成する
(図6の(C))。図6の(C)の検査用凹部形成領域
53を拡大して示したのが図4の(A)の平面図及び切
口断面図である。図4の(A)中、第一マスクパターン
の窓の縦方向の中心線を一点鎖線(C0、C1、C2お
よびC3)で示す。
第二マスクとのマスク合わせ精度の整合性を見安くする
ため、又はサイドエッチング量の測定が容易にできるよ
うにするため、段差状(階段状)の形状とするのが好適
である。この隣り合う段差間の距離(中心線に直交する
方向の距離)を例えば1μmとし、各段差間において等
間隔に形成するのが好適である。この実施形態では、こ
の窓は階段状に形成してあるが、何らこの形状に限定さ
れるものではなく、長方形又は四角形の形状であっても
良い。
P領域56の一部の領域に渡って、例えば蒸着法により
P電極58を形成する。一方、半導体ウエハ50の裏面
側には例えば蒸着法によりN電極59を形成する(図6
の(D))。
形成領域側51及び検査用凹部形成領域53に、窓を有
しかつP電極58の表面及びP型GaAsP領域56を
含む半導体ウエハ50の上側全面にエッチング膜を形成
する(図示せず)。
第一マスクパターン52aの窓の中心線の間隔と等間隔
又は異なる間隔であって、第一マスクパターン52aの
中心線と平行な中心線を有する第二窓群を有すると共
に、第一窓群の窓と平行な外周縁部分を少なくとも有す
る窓61aからなる第二マスク60を形成する。一方、
LEDアレイ形成領域51側には、窓61bを有する第
二マスク60を検査用凹部領域53と同時に形成する
(図7の(A))。図7の(A)の工程での検査用凹部
形成領域53側を拡大して示したのが図4の(B)の平
面図および切口断面図である。
マスク60の窓の縦方向(中心線と平行な方向)の外周
縁部分から第一マスクパターン52aの縦方向の外周縁
部分までの間隔(a4)及び(a5)は、予め、予想さ
れるサイドエッチング量を、例えばそれぞれ8μm及び
9μmとなるように、1μm毎に形成してある。
線の間隔が、第一マスクパターン52aの窓の中心線の
間隔と異なる間隔の中心線を有する例を示しているが、
第二マスク60の中心線の間隔が、第一マスクパターン
52aの窓の中心線の間隔と等間隔の中心線を有するよ
うにしても良い。等間隔の場合には、マスク合わせ精度
の検査はできない。
ク合わせ精度の検査方法につき説明する。
形成されている基準マーク、すなわちアライメントマー
ク64と第一マスクパターン52aの第一窓群の中心線
との距離およびアライメントマーク64とLEDアレイ
形成領域51側に形成される拡散防止膜52bの窓の位
置関係を説明するための図である。
アライメントマーク64から、図中、右側方向に向かっ
て、第一マスクパターン52aの第一窓群の中心線(C
0、C1、C3・・・C10)が形成されている。ここ
では、アライメントマーク64と中心線C0との間隔を
S1とし、また、第一窓群の中心線同士のピッチP1は
等間隔(例えばP1=10μm)としてある。
と第二マスク60の第二窓群の中心線との距離およびア
ライメントマーク64とLEDアレイ形成領域51側に
形成されるエッチングマスクの窓の位置関係を説明する
ための図である。
アライメントマーク64から、図中、右側方向に向かっ
て、第二マスクの第二窓群の中心線(F0、F1、F3
・・F11)が形成されている。アライメントマーク6
5と中心線F0との間隔をS1とし、また、第二窓群の
中心線同士のピッチP2は等間隔(例えばP2=9μ
m)としてある。
第一マスクパターン52a上に第二マスク60を形成し
た場合に、第一窓群の中心線C0と第二窓群の中心線F
0とが一致していれば、アライメントマーク64、65
も一致する。従って、LEDアレイ形成領域51側に形
成されている拡散防止膜52bの窓の中心線とエッチン
グマスク60の窓の中心線とは一致する(図9)。従っ
て、LEDアレイ形成領域51側の絶縁膜55及び第二
マスク60とのマスク合わせのずれは生じない。
ターン52a上に第二マスク60を形成した場合に、第
一マスクパターン52aの中心線C1と第二マスク60
の中心線F1が一致した場合は、アライメンマーク65
が右側に1μmずれて位置合わせが行なわれたことに対
応する。従って、LEDアレイ形成領域51側に形成さ
れている拡散防止膜52bの窓の中心線とエッチングマ
スク60の窓の中心線とは右側に1μmずれることにな
る(図10)。このようにして、測定されたマスク合わ
せずれ寸法が設計値で定めた許容範囲内であれば、良品
と判定し、許容範囲から外れていれば不良品と判定して
検査を行なう。
説明する。図7の(A)に示す構造体を用いて、第一窓
群及び第二窓群との重なった窓領域に露出しているN型
半導体ウエハ50に対してエッチングを行なって検査用
凹部形成領域53側に凹部62を形成する。一方、LE
Dアレイ用形成領域51側は、絶縁膜55を用いて、n
型半導体ウエハ50の露出している部分をエッチングす
る。従って、LEDアレイ側のウエハ50に検査用凹部
形成領域53と同じ深さの凹部62がLEDアレイ形成
領域51側にも形成される。このときのエッチングの条
件は、好ましくは、既に説明した第1の実施の形態での
凹部を形成するときの条件と同様にするのが良い。従っ
て、ここではエッチングの詳細な説明を省略する。
したのが図4の(C)の平面図及び切口断面図である。
図4の(C)から理解できるように、左側から2番目の
凹部の方向の外周縁と第一マスクパターン52aの窓の
外周縁とが一致している。従って、第二マスク60の縦
方向の外周縁から一致した凹部62の外周縁までの間隔
a4がわかっているので、容易にサイドエッチング量を
測定できる。その後、検査用凹部形成領域53側の第二
マスク60を除去する(図7のB))。
が図5の平面図及び切口断面図である。
ターン52aの窓の中心線及び外周縁の部分と、凹部6
2の中心線及び外周縁の部分とが一致する窓は、左側か
ら2番目の窓領域になる。ここで凹部の外周縁と第一マ
スクパターンが一致した位置を見つけるには、例えば顕
微鏡を用いる。一致した位置がわかれば、図4の(B)
の間隔a4と同じになるため、顕微鏡で凹部の外周縁と
第一マスクパターンが一致した位置を見つけることによ
りサイドエッチング量を容易に知ることができる。この
サイドエッチング量がわかれば、既に第1の実施の形態
でも説明したように上述した(1)式から容易にエッチ
ング深さが求まる。
60、第一マスクパターン52a、および絶縁膜55を
除去する(図7の(C))。
べき領域をダイシングしてLEDアレイ素子が形成され
る(図7のD))。
アレイの製造方法によれば、高価な測定装置を用いず
に、短時間で凹部の深さを求めることができる。また、
マスク合わせ精度も同時に検査することができるという
利点がある。
の実施の形態における半導体デバイスの製造方法によれ
ば、複数の窓の形状及び大きさが等しくかつ窓パターン
間隔が異なるエッチングマスクを用いてエッチングを行
なうことによって、凹部間に残存している凸部の頂上の
最小パターン幅を知ることにより、計算式から容易にエ
ッチング深さを検査できるので、高価な測定装置が必要
なくなり、また、短時間にエッチング深さを検査でき
る。
バイスの製造方法によれば、第一窓群を有する第一マス
クパタンと第二窓群を有する第二マスクとを用いて、エ
ッチング深さの検査とマスク合わせ精度の検査の両方の
検査を行なうことができるので、高価な測定装置を用い
ず、また、短時間にエッチング深さを検査できると共
に、半導体デバイスの製品の歩留を向上できる。
態における検査用凹部の製造方法の説明に供する平面図
及び切口断面図である。
態におけるLEDアレイの製造工程の説明に供する切口
断面図である。
明に供する切口断面図である。
態における検査用凹部の製造工程を説明するために供す
る平面図及び切口断面図である。
び切口断面図である。
態のLEDアレイの製造工程の説明に供する切口断面図
である。
明するために供する切口断面図である。
るために供する説明図である。
図である。
明図である。
Claims (9)
- 【請求項1】 半導体ウエハにエッチング技術を用い
て、ダイシングされるべき領域に凹部を形成し、該凹部
の深さを検査して半導体デバイスを製造するに当たり、 (a)前記半導体ウエハ上に、複数の窓の形状及び大き
さが等しくかつ窓同士の間隔(以下、「窓パターン間
隔」という。)が直線上に小さい間隔から大きい間隔の
順位に形成されているエッチングマスクを形成する工程
と、 (b)該エッチングマスクの窓領域に露出している前記
半導体ウエハに対しエッチングを行なって、凹部を形成
する工程と、 (c)前記エッチングマスクを除去した後、前記凹部の
間に残存している前記半導体ウエハの凸部の頂上の幅の
中から最小パターン幅を知って、該最小パターン幅に対
応する前記エッチングマスクの窓パターン間隔からエッ
チング深さを検査する工程とを含むことを特徴とする半
導体デバイスの製造方法。 - 【請求項2】 請求項1に記載の半導体デバイスの製造
方法において、 前記半導体ウエハの材料にIII−V族系半導体を用い
るとし、前記窓パターン間隔には予め定められた設計値
を与えておき、前記最小パターン幅に対応する前記窓パ
ターン間隔の1/2の間隔をサイドエッチング量とし、
該サイドエッチング量から以下の計算式 エッチング深さ=サイドエッチング量/0.8 (ただし、0.8は、半導体ウエハの材料にIII−V
族系化合物半導体を用いたとき、ウエハ表面に対して垂
直方向にエッチングされるエッチング深さを1とした場
合のサイドエッチング量方向へエッチングされる量の割
合を表す係数とする。) を用いてエッチング深さを求めることを特徴とする半導
体デバイスの製造方法。 - 【請求項3】 半導体ウエハ上に、複数の窓の形状及び
大きさが等しくかつ窓同士の間隔(以下、「窓パターン
間隔」という。)が互いに異なるように直線上に形成さ
れているエッチングマスクを形成する工程と、 該エッチングマスクの窓領域に露出している前記半導体
ウェハに対しエッチングを行い、前記半導体ウェハに複
数の凸部を残存させる工程と、 前記凸部の頂上部がパターン幅を有するか否かに基づい
て、前記半導体ウェハに対するサイドエッチング量の許
容範囲を判定する工程とを含むことを特徴とする半導体
デバイスの製造方法。 - 【請求項4】 請求項3に記載の半導体デバイスの製造
方法において、 前記半導体ウエハの材料にIII−V族系半導体を用い
るとし、前記窓パターン間隔には予め定められた設計値
を与えておいた場合、以下の計算式 サイドエッチング量=(1/2)×窓パターン間隔 を用いてサイドエッチング量を求めることを特徴とする
半導体デバイスの製造方法。 - 【請求項5】 半導体ウエハにエッチング技術を用い
て、ダイシングされるべき領域に凹部を形成し、該凹部
の深さを検査して半導体デバイスを製造するに当たり、 (a)前記半導体ウエハの、前記半導体デバイスの形成
領域と離間した領域に、縦方向の中心線を有する複数の
窓からなる第一窓群を有する第一マスクパターンを形成
する工程と、 (b)該第一マスクを含む前記半導体ウエハ上に前記第
一マスクパターンの窓の中心線の間隔と等間隔又は異な
る間隔であって、前記中心線と平行な中心線を有する第
二窓群を有すると共に前記第一窓群の窓と平行な外周縁
を有する窓からなる第二マスクを形成する工程と、 (c)前記第一マスクパターンおよび第二マスクを用い
て前記第一窓群および第二窓群との重なった窓領域に露
出している前記半導体ウエハに対し、エッチングを行な
って前記半導体ウエハに凹部を形成する工程と、 (d)前記第二マスクを除去した後、前記第一マスクパ
ターンの窓の外周縁と前記凹部の外周縁とが一致する窓
を探して、前記第二マスクの縦方向の窓外周縁から一致
した外周縁までの間隔を知ることによりエッチング深さ
を検査する工程とを含むことを特徴とする半導体デバイ
スの製造方法。 - 【請求項6】 請求項5に記載の半導体デバイスの製造
方法において、 前記第一マスクパターンの窓の中心線から該第一マスク
パターン窓の外周縁までの間隔は予め定められた設計値
として与えておき、前記第一マスクパターンの窓の縦方
向の中心線から凹部の外周縁までの間隔をサイドエッチ
ング量とし、該サイドエッチング量から以下の計算式 エッチング深さ=サイドエッチング量/0.8 (ただし、0.8は、半導体ウエハの材料にIII−V
族化合物系半導体を用いたとき、ウエハ表面に対して垂
直方向にエッチングされるエッチング深さを1とした場
合のサイドエッチング量方向へエッチングされる量の割
合を表す係数とする。) を用いてエッチング深さを求めることを特徴とする半導
体デバイスの製造方法。 - 【請求項7】 請求項5に記載の半導体デバイスの製造
方法において、前記(b)工程と(c)工程との間に、
前記第二マスクの窓の中心線の間隔を、前記第一マスク
パターンの窓の中心線の間隔とは異なる等間隔とした場
合には、前記第一マスクパターンの窓の中心線と前記第
二マスクの窓の中心線とが一致する窓を探して、探し出
された当該窓の順位から基準マーク(アライメントマー
ク)のマスク合わせ精度を知るマスク合わせ精度を検査
する工程とを含むことを特徴とする半導体デバイスの製
造方法。 - 【請求項8】 請求項5に記載の半導体デバイスの製造
方法において、 前記半導体ウエハの材料をIII−V族系化合物半導体
を用いることを特徴とする半導体デバイスの製造方法。 - 【請求項9】 請求項5に記載の半導体デバイスの製造
方法において、 前記第一窓群および第二窓群のそれぞれの窓の中心線
を、前記半導体ウエハに予め形成されている基準マーク
(アライメントマーク)から一定の距離だけ離間するよ
うに設計してあることを特徴とする半導体デバイスの製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP310596A JP3253841B2 (ja) | 1996-01-11 | 1996-01-11 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP310596A JP3253841B2 (ja) | 1996-01-11 | 1996-01-11 | 半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09191038A JPH09191038A (ja) | 1997-07-22 |
JP3253841B2 true JP3253841B2 (ja) | 2002-02-04 |
Family
ID=11548077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP310596A Expired - Fee Related JP3253841B2 (ja) | 1996-01-11 | 1996-01-11 | 半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3253841B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370127B1 (ko) * | 1999-12-31 | 2003-01-30 | 주식회사 하이닉스반도체 | 모니터 패턴의 홀 불량 검출방법 |
JP2011137843A (ja) * | 2008-03-27 | 2011-07-14 | Nec Corp | エッチング終点検出パターンおよびエッチング終点検出方法 |
CN103165579A (zh) * | 2011-12-13 | 2013-06-19 | 无锡华润上华半导体有限公司 | 一种硅湿法腐蚀深度的监控结构及监控方法 |
-
1996
- 1996-01-11 JP JP310596A patent/JP3253841B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09191038A (ja) | 1997-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893488B2 (en) | Edge-emitting etched-facet lasers | |
JP4193866B2 (ja) | 半導体発光素子の製造方法 | |
JP5056347B2 (ja) | 光半導体デバイスの作製方法 | |
JP3253841B2 (ja) | 半導体デバイスの製造方法 | |
JP4772314B2 (ja) | 窒化物半導体素子 | |
US8216868B2 (en) | Method of fabricating semiconductor laser | |
JP2009194231A (ja) | 光半導体デバイスの作製方法 | |
US20010017375A1 (en) | Method of fabricating a semiconductor light-emitting device and the semiconductor light-emitting device | |
JP3315185B2 (ja) | 半導体光素子製造用アライメントマーカの製造方法 | |
JPH09102473A (ja) | 半導体装置の製造方法 | |
US7123639B2 (en) | Semiconductor optical device and method of making the same | |
JP5292443B2 (ja) | 光半導体素子の製造方法 | |
JPH0945957A (ja) | 端面発光型ledアレイの製造方法及びその検査方法 | |
JPH08130343A (ja) | 半導体レーザの製造方法 | |
US6810059B2 (en) | Semiconductor laser and method of manufacturing the same | |
JP2966686B2 (ja) | 半導体レーザの製造方法 | |
JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
US8457167B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JP3439751B2 (ja) | マスクアライメント方法 | |
JP4489691B2 (ja) | 半導体光素子の製造方法 | |
JP2001284735A (ja) | 半導体発光素子及びその製造方法 | |
JP2001044568A (ja) | 発光素子及びその製造方法 | |
JP2769744B2 (ja) | 画像チップ及びその製造方法 | |
JPH08222529A (ja) | ダイシングマーク、ダイシングマークの形成方法、ダイシング方法、およびダイシング検査方法 | |
JPS5947480B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |