CN114551673A - 发光二极管芯片及其制备方法 - Google Patents
发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN114551673A CN114551673A CN202210447377.6A CN202210447377A CN114551673A CN 114551673 A CN114551673 A CN 114551673A CN 202210447377 A CN202210447377 A CN 202210447377A CN 114551673 A CN114551673 A CN 114551673A
- Authority
- CN
- China
- Prior art keywords
- layer
- current
- type gan
- electrode
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 66
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 15
- 239000010980 sapphire Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000000903 blocking effect Effects 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 238000003892 spreading Methods 0.000 claims description 26
- 230000007480 spreading Effects 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 230000007797 corrosion Effects 0.000 claims description 18
- 238000005260 corrosion Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 9
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 description 17
- 238000005530 etching Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提出一种发光二极管芯片及其制备方法，该发光二极管芯片包括蓝宝石衬底以及从下至上依次在蓝宝石衬底上生长的N型GaN层、多量子阱层、P型GaN层、电流阻挡层、电流扩展层以及P电极，P电极下方设有钝化层，钝化层被P电极完全包裹，电流扩展层的其中一侧延伸至电流阻挡层的顶表面上，钝化层将位于电流阻挡层顶表面上的电流扩展层的侧壁边缘完全覆盖，并延伸至电流阻挡层的侧壁，以将电流阻挡层的侧壁边缘至少部分覆盖。本发明提出的发光二极管芯片，能够在保证发光效率的同时大幅改善芯片的漏电情况，提高产品生产良率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种发光二极管芯片及其制备方法。
背景技术
发光二极管(LED)是一种能够将电能转化为可见光的固态的半导体器件，具有节能，环保的优点，在照明市场的应用越来越广泛。
目前LED主要用于显示屏、指示灯、背光源等领域。对于尺寸较大的二极管芯片，漏电风险一般也随之增大，漏电不良会降低芯片的能耗，使得操作温度上升，进而造成组件的烧毁，因此，如何改善漏电，提高产品的效能，就成为当务之急。
造成发光二极管芯片漏电的原因一般是由于芯片在制程中普遍存在的缺陷导致的，具体包括芯片外延层的损伤或脏污、电流扩展层边缘因刻蚀变得粗糙以及电流扩展层边缘存在金属残留等原因，导致现有制程工艺一直存在较高的芯片漏电不良率，从而影响芯片整体制程良率。
发明内容
基于此，本发明的目的是提出一种发光二极管芯片及其制备方法，以解决发光二极管芯片在制程过程中漏电不良率较高的问题，极大地提高了芯片整体制程良率。
根据本发明提出的一种发光二极管芯片，包括蓝宝石衬底以及从下至上依次在所述蓝宝石衬底上生长的N型GaN层、多量子阱层、P型GaN层、电流阻挡层、电流扩展层以及P电极，其中：
所述P电极下方设有钝化层，所述钝化层的外侧壁被所述P电极完全覆盖，所述电流扩展层的其中一侧延伸至所述电流阻挡层的顶表面上，所述钝化层将位于所述电流阻挡层顶表面上的所述电流扩展层的侧壁边缘完全覆盖，并延伸至所述电流阻挡层的侧壁，以将所述电流阻挡层的侧壁边缘至少部分覆盖，所述钝化层、所述电流阻挡层以及所述电流扩展层均呈环形结构，所述钝化层的外环内直径均小于所述电流阻挡层和电流扩展层的外环内直径。
优选地，所述钝化层开设有多个凹孔，所述凹孔贯穿所述钝化层，所述P电极充满所述凹孔并与所述电流扩展层电性连接。
优选地，所述N型GaN层上设有N电极，所述P电极和所述N电级均为多种金属层叠结构，所述P电极和所述N电极均至少由Cr、Al、Ti、Ni、Pt以及Au中的两种材料制成。
优选地，所述电流阻挡层的厚度为2000-7000Å，所述电流扩展层的厚度为600-3000Å。
本发明另一方面还提供一种发光二极管芯片的制备方法，用于制备上述的发光二极管芯片，所述方法包括：
获取一蓝宝石衬底，并在所述蓝宝石衬底上依次生长N型GaN层、多量子阱层以及P型GaN层；
在所述P型GaN层上沉积电流阻挡层，并将所述电流阻挡层依次进行正胶涂覆、曝光、显影以及BOE腐蚀，以去除裸露的电流阻挡层，并在所述P型GaN层上得到由所述电流阻挡层和光刻胶两层重叠的开口图形；
对所述开口图形进行干法刻蚀，以裸露出N型GaN层，并去胶得到MESA台阶；
采用磁控溅射方法分别在所述P型GaN层和所述N型GaN层上生长电流扩展层，并将所述电流扩展层依次进行正胶涂覆、曝光、显影、ITO腐蚀以及去胶，以得到位于所述P型GaN层或所述电流阻挡层上的TCL图形；
采用等离子增强化学气相沉积在所述TCL图形上生长钝化层，并将所述钝化层进行正胶涂覆、曝光、显影以及BOE腐蚀，以得到具有环形阻挡结构的PSV图形；
对所述PSV图形进行负胶涂覆、曝光、显影、蒸镀以及剥离，以得到位于所述P型GaN层上的P电极和位于所述N型GaN层上的N电极。
优选地，在沉积所述电流阻挡的步骤中：
所述电流阻挡层的生长温度为350-400℃，生长压力为50-100pa，并通入流速为0-200ml/min的硅烷和流速为1500-2000ml/min的一氧化二氮。
优选地，所述对所述开口图形进行干法刻蚀，以裸露出N型GaN层，并去胶得到MESA台阶的步骤之后还包括：
对所述开口图形进行正胶涂覆、曝光、显影、湿法BOE腐蚀以及去胶后，得到具有环形阻挡结构的CBL图形，所述CBL图形位于所述P电极下方位置。
优选地，在生长电流扩展层的步骤中：
所述电流扩展层的蒸镀速率为1-1.5Å/s，在所述电流扩展层生长时持续通入流量为1-5sccm的氧气。
优选地，在生长钝化层的步骤中：
所述钝化层的生长温度为250-300℃。
与现有技术相比，本发明具有以下优点：
1.通过将电流扩展层的一侧延伸生长至电流阻挡层的顶表面，同时生长钝化层以将位于该顶表面处的电流扩展层侧壁边缘完全覆盖，且钝化层的生长延伸至电流阻挡层的侧壁，即钝化层和电流阻挡层共同将电流扩展层的侧壁边缘完全包裹，避免电流扩展层的侧壁粗糙或损伤而发生漏电。
2.在实现对电流扩展层侧壁的完全包裹时，由于钝化层需设置在P电极的下方，为了确保P电极与电流扩展层的充分接触，在钝化层上开设有多个凹孔，凹孔均贯穿钝化层，使得P电极充满该凹孔从而与电流扩展层电性连接，进而避免在对电流扩展层的侧壁完全包裹时减少了P电极与电流扩展层之间的接触面积。
3.将电流阻挡层的生长提前至MESA台阶制程前，由于此时多量子阱层还未打开，避免了电流阻挡层的生长高温对多量子阱层造成损伤，同时生长的电流阻挡层充当台阶刻蚀前的第一层掩膜，并在电流阻挡层的基础上进行正胶涂覆，以形成双掩膜的开口图形，即在台阶刻蚀时起到P型GaN层的双掩膜保护，减少在刻蚀出MESA台阶时导致的外延层损伤情况，从而减少了在传统制程时因外延层损伤导致的漏电情况。
4.将钝化层生长提前至蒸镀金属电极之前，以提前保护经刻蚀裸露出的多量子阱层的侧壁、N型GaN层以及电流扩展层，减少在进行光刻胶涂覆或金属电极蒸镀时造成的有机或金属污染，进一步避免发生漏电情况，同时由于该钝化层在N型GaN层处起到了电流阻挡作用，确保了发光效率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实施例了解到。
附图说明
图1为本发明第一实施例提出的发光二极管芯片的结构示意图；
图2为本发明第二实施例提出的发光二极管芯片的制备方法的流程图。
主要元件符号说明：
| 蓝宝石衬底 | 10 | N型GaN层 | 20 |
| 多量子阱层 | 30 | P型GaN层 | 40 |
| 电流阻挡层 | 50 | 电流扩展层 | 60 |
| P电极 | 70 | 钝化层 | 80 |
| N电极 | 90 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，所示为本发明第一实施例提供的发光二极管芯片的结构示意图，该发光二极管芯片包括蓝宝石衬底10以及从下至上依次在所述蓝宝石衬底10上生长的N型GaN层20、多量子阱层30、P型GaN层40、电流阻挡层50、电流扩展层60以及P电极70，其中：
在P电极70的下方设有钝化层80，该钝化层80设于P电极70内，且该钝化层80的外侧壁全部被P电极70所覆盖，电流扩展层60的其中一侧，在本实施例中，为电流扩展层60的内侧，在生长电流扩展层60时其内侧一直延伸到了电流阻挡层50的顶表面上，该钝化层80将电流扩展层60的内侧侧壁边缘完全覆盖，同时钝化层80的生长延伸到了电流阻挡层50的侧壁，即钝化层80在将电流扩展层60的内侧侧壁完全覆盖的同时还将电流阻挡层50的侧壁边缘至少部分覆盖，即电流扩展层60在中间，电流阻挡层50在电流扩展层60的下方，钝化层80从电流扩展层60的顶表面向电流扩展层60的内侧侧壁生长，一直延伸到电流阻挡层50的侧壁上，从而使得钝化层80和电流扩展层60共同将电流扩展层60的边缘完全包裹、隔绝，避免电流扩展层60的侧壁粗糙或损伤而发生漏电。
进一步地，所述钝化层80、所述电流阻挡层50以及所述电流扩展层60均呈环形结构，所述钝化层80的外环内直径均小于所述电流阻挡层50和电流扩展层60的外环内直径，且通过设置成环形结构，有利于更好地实现钝化层对电流扩展层60侧壁和电流阻挡层50侧壁的覆盖效果，同时为了确保发光效率，所述钝化层80开设有多个凹孔，所述凹孔贯穿所述钝化层80，所述P电极70充满所述凹孔并与所述电流扩展层60电性连接，以提高P电极70与电流扩展层60之间的接触面积，达到优化电流扩展层60的电流扩展效果，提高芯片发光效率。
优选地，所述N型GaN层20上设有N电极90，所述P电极70和所述N电级均为多种金属层叠结构，所述P电极70和所述N电极90均至少由Cr、Al、Ti、Ni、Pt以及Au中的两种材料制成，在本实施例中，P电极70和N电极90的材料完全相同，以同一蒸镀工艺，同时P电极70和N电极90均由Cr、Al、Au以及Ni共四种材料制成。
优选地，电流阻挡层50的厚度为2000-7000 Å，例如3000 Å、4000 Å、5000 Å等，技术人员可根据工艺需求选择合适的厚度以起到更好的电流阻挡的效果；电流扩展层60的厚度为600-3000Å，例如600 Å、700 Å、800 Å等等，技术人员可根据工艺需求选择合适的厚度以起到更好的电流扩展效果。
综上，根据上述的发光二极管芯片，具有以下优点：
1.通过将电流扩展层的一侧延伸生长至电流阻挡层的顶表面，同时生长钝化层以将位于该顶表面处的电流扩展层侧壁边缘完全覆盖，且钝化层的生长延伸至电流阻挡层的侧壁，即钝化层和电流阻挡层共同将电流扩展层的侧壁边缘完全包裹，避免电流扩展层的侧壁粗糙或损伤而发生漏电。
2.在实现对电流扩展层侧壁的完全包裹时，由于钝化层需设置在P电极的下方，为了确保P电极与电流扩展层的充分接触，在钝化层上开设有多个凹孔，凹孔均贯穿钝化层，使得P电极充满该凹孔从而与电流扩展层电性连接，进而避免在对电流扩展层的侧壁完全包裹时减少了P电极与电流扩展层之间的接触面积。
请参阅图2，所示为本发明第二实施例中的发光二极管芯片的制备方法的流程图，该方法用于制备第一实施例中提出的发光二极管芯片，该方法包括步骤S01至步骤S06，其中：
步骤S01：获取一蓝宝石衬底，并在所述蓝宝石衬底上依次生长N型GaN层、多量子阱层以及P型GaN层；
在本步骤中，N型GaN层、多量子阱层以及P型GaN层等外延层均采用金属有机化学气相沉积技术制得。
步骤S02：在所述P型GaN层上沉积电流阻挡层，并将所述电流阻挡层依次进行正胶涂覆、曝光、显影以及BOE腐蚀，以去除裸露的电流阻挡层，并在所述P型GaN层上得到由所述电流阻挡层和光刻胶两层重叠的开口图形；
在本步骤中，采用等离子增强化学气相沉积法制作电流阻挡层，该生长方法的主要特点是在低温环境下可以得到致密性优良的薄膜，在本实施例中，电流阻挡层的材质为二氧化硅材料，由于传统制程工艺一般是在MESA台阶刻蚀（MESA台阶刻蚀即为N型GaN刻蚀，主要是通过N型GaN刻蚀得到MESA台阶）后生长电流阻挡层，而本发明中的电流阻挡层在台阶刻蚀之前，使得多量子阱层在此时还没有被刻蚀打开，故本步骤中在生长电流阻挡层时将温度进一步升高，控制在350-400℃，传统工艺的电流阻挡层生长温度一般在300度以下，通过较高温度生长，并相应的控制电流阻挡层的生长温度为350-400℃，生长压力为50-100pa，并通入流速为0-200ml/min的硅烷和流速为1500-2000ml/min的一氧化二氮，进而得到致密性优良的电流阻挡层，以使电流阻挡层有更加优良的阻挡效果，而后该电流阻挡层经过正胶涂覆，曝光，显影，湿法BOE腐蚀（BOE腐蚀指以氢氟酸和氟化铵的混合溶液进行腐蚀），此时在P型GaN层上从下向上依次得到CBL薄膜和光刻胶两层重叠且开口的图形，将该图形进行电感耦合等离子体干法刻蚀，此时在图像的开口位置为裸露的P型GaN层。
需要说明的是，关于电流阻挡层的生长参数，技术人员可根据工艺需求进行选择，例如生长压力可设置为50pa、60pa、70pa等等，硅烷流速可设置为10ml/min、20ml/min、30ml/min等等，笑气流速可设置为1500ml/min、1600ml/min等等，主要目的为得到致密性优良的电流阻挡层，从而与后面生长的同样致密性优良的钝化层共同作用，以完全覆盖住电流扩展层的侧壁边缘，从而起到良好的漏电保护效果。
步骤S03：对所述开口图形进行干法刻蚀，以裸露出N型GaN层，并去胶得到MESA台阶；
采用干法刻蚀的目的主要为将裸露的P型GaN刻蚀去除并裸露出N型GaN层，刻蚀过程中所述的CBL薄膜和光刻胶叠层很好的起到了双层掩膜的保护效果，避免被保护位置的P型GaN损伤，完成干法刻蚀后再经过去胶可得到CBL薄膜与P型GaN区域完全重合且开口位置为N型GaN层已裸露出来的图形。
进一步地，在步骤S03的基础上，对图形再进行正胶涂覆、曝光、显影、湿法BOE腐蚀以及去胶后，得到具有环形阻挡结构的CBL图形（电流阻挡图形），所述CBL图形位于所述P电极下方位置。
步骤S04：采用磁控溅射方法分别在所述P型GaN层和所述N型GaN层上生长电流扩展层，并将所述电流扩展层依次进行正胶涂覆、曝光、显影、ITO腐蚀以及去胶，以得到位于所述P型GaN层或所述电流阻挡层上的TCL图形（电流扩展图形）；
由于电流扩展层在后续的钝化层腐蚀时还需要起到保护电流阻挡层不被腐蚀的作用，为了提高电流扩展层的致密性，在本步骤中，采用磁控溅射方法生长电流扩展层，工艺过程采用1-1.5Å/s的低镀率来保证耐BOE腐蚀性的同时同步增加了低氧工艺，即薄膜生长的同时持续以1-5sccm的流量通入，从而得到致密性良好的电流扩展层，以确保在后续的步骤中使用到BOE腐蚀药液不会从电流扩展层渗透至下层而腐蚀了电流阻挡层。
需要说明的是，ITO腐蚀药夜的主要成分为盐酸和氯化铁，盐酸起腐蚀作用，其中氯化铁起稳定PH的作用，采用1-1.5Å/s的较低蒸镀速率，其目的是为了适度缓慢生长电流扩展层，并配合通入1-5sccm的氧气以保证电流扩展层的生长为低氧环境，技术人员可在上述参数范围内自行选择合适的参数，以得到致密性良好的电流扩展层。
步骤S05：采用等离子增强化学气相沉积在所述TCL图形上生长钝化层，并将所述钝化层进行正胶涂覆、曝光、显影以及BOE腐蚀，以得到具有环形阻挡结构的PSV图形（钝化图形）；
由于传统工艺为钝化层在金属电极之后生长，因此为了避免高温对金属电极产生迁移影响，钝化层的传统生长温度一般在250℃以下，而本步骤中，由于钝化层的生长提前至金属电极生长之前，且此时多量子阱层已完成裸露，故钝化层的生长温度选择在250-300℃，即提高钝化层的生长温度，从而进一步提升钝化层的致密性，以起到更好的钝化保护作用。
进一步地，在位于P电极下方的钝化层开了3个120°夹角的小孔，这些小孔述在保证P电极与电流扩展层充分接触的基础上，能够使得电流分布更加均匀，以提高发光效率。
步骤S06：对所述PSV图形进行负胶涂覆、曝光、显影、蒸镀以及剥离，以得到位于所述P型GaN层上的P电极和位于所述N型GaN层上的N电极。
请参阅表1，所示为采用传统制程工艺和本发明公开的制备方法测得的漏电良率相关数据，在本试验中，选取了A、B、C以及D共计四种型号的芯片，每种芯片分别采用传统制程工艺和本发明提出的制备方法进行验证测试，其中每种芯片制作29大片，每大片包括约10000颗发光二极管芯片，得到如下测试数据：
表1
由表1可知，四种型号的产品在采用本发明提出的发光二极管芯片后，测得的反向漏电流良率、反向电压良率、启动电压良率以及发光亮度相比于传统制程工艺均有较大幅度的提升，其中反向漏电流良率提升2%-4.8%，反向电压良率提升1.5%-3.9%，启动电压良率提升1.3%-4%，发光亮度提升0.1-0.3%，即本发明提出的制备方法较传统的制程工艺漏电不良产品数量下降明显，漏电不良率有较大幅度的下降。
综上，根据本实施例提出的发光二极管的制备方法，具有以下优点：
1.将电流阻挡层的生长提前至MESA台阶制程前，由于此时多量子阱层还未打开，避免了电流阻挡层的生长高温对多量子阱层造成损伤，同时生长的电流阻挡层充当台阶刻蚀前的第一层掩膜，并在电流阻挡层的基础上进行正胶涂覆，以形成双掩膜的开口图形，即在台阶刻蚀时起到P型GaN层的双掩膜保护，减少在刻蚀出MESA台阶时导致的外延层损伤情况，从而减少了在传统制程时因外延层损伤导致的漏电情况。
2.将钝化层生长提前至蒸镀金属电极之前，以提前保护经刻蚀裸露出的多量子阱层的侧壁、N型GaN层以及电流扩展层，减少在进行光刻胶涂覆或金属电极蒸镀时造成的有机或金属污染，进一步避免发生漏电情况，同时由于该钝化层在N型GaN层处起到了电流阻挡作用，确保了发光效率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。
Claims (9)
1.一种发光二极管芯片，其特征在于，包括蓝宝石衬底以及从下至上依次在所述蓝宝石衬底上生长的N型GaN层、多量子阱层、P型GaN层、电流阻挡层、电流扩展层以及P电极，其中：
所述P电极下方设有钝化层，所述钝化层的外侧壁被所述P电极完全覆盖，所述电流扩展层的其中一侧延伸至所述电流阻挡层的顶表面上，所述钝化层将位于所述电流阻挡层顶表面上的所述电流扩展层的侧壁边缘完全覆盖，并延伸至所述电流阻挡层的侧壁，以将所述电流阻挡层的侧壁边缘至少部分覆盖，所述钝化层、所述电流阻挡层以及所述电流扩展层均呈环形结构，所述钝化层的外环内直径均小于所述电流阻挡层和电流扩展层的外环内直径。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述钝化层开设有多个凹孔，所述凹孔贯穿所述钝化层，所述P电极充满所述凹孔并与所述电流扩展层电性连接。
3.根据权利要求2所述的发光二极管芯片，其特征在于，所述N型GaN层上设有N电极，所述P电极和所述N电级均为多种金属层叠结构，所述P电极和所述N电极均至少由Cr、Al、Ti、Ni、Pt以及Au中的两种材料制成。
4.根据权利要求1所述的发光二极管芯片，其特征在于，所述电流阻挡层的厚度为2000-7000Å，所述电流扩展层的厚度为600-3000Å。
5.一种发光二极管芯片的制备方法，其特征在于，用于制备权利要求1-4任一项所述的发光二极管芯片，所述方法包括：
获取一蓝宝石衬底，并在所述蓝宝石衬底上依次生长N型GaN层、多量子阱层以及P型GaN层；
在所述P型GaN层上沉积电流阻挡层，并将所述电流阻挡层依次进行正胶涂覆、曝光、显影以及BOE腐蚀，以去除裸露的电流阻挡层，并在所述P型GaN层上得到由所述电流阻挡层和光刻胶两层重叠的开口图形；
对所述开口图形进行干法刻蚀，以裸露出N型GaN层，并去胶得到MESA台阶；
采用磁控溅射方法分别在所述P型GaN层和所述N型GaN层上生长电流扩展层，并将所述电流扩展层依次进行正胶涂覆、曝光、显影、ITO腐蚀以及去胶，以得到位于所述P型GaN层或所述电流阻挡层上的TCL图形；
采用等离子增强化学气相沉积在所述TCL图形上生长钝化层，并将所述钝化层进行正胶涂覆、曝光、显影以及BOE腐蚀，以得到具有环形阻挡结构的PSV图形；
对所述PSV图形进行负胶涂覆、曝光、显影、蒸镀以及剥离，以得到位于所述P型GaN层上的P电极和位于所述N型GaN层上的N电极。
6.根据权利要求5所述的发光二极管芯片的制备方法，其特征在于，在沉积所述电流阻挡的步骤中：
所述电流阻挡层的生长温度为350-400℃，生长压力为50-100pa，并通入流速为0-200ml/min的硅烷和流速为1500-2000ml/min的一氧化二氮。
7.根据权利要求6所述的发光二极管芯片的制备方法，其特征在于，所述对所述开口图形进行干法刻蚀，以裸露出N型GaN层，并去胶得到MESA台阶的步骤之后还包括：
对所述开口图形进行正胶涂覆、曝光、显影、湿法BOE腐蚀以及去胶后，得到具有环形阻挡结构的CBL图形，所述CBL图形位于所述P电极下方位置。
8.根据权利要求7所述的发光二极管芯片的制备方法，其特征在于，在生长电流扩展层的步骤中：
所述电流扩展层的蒸镀速率为1-1.5Å/s，在所述电流扩展层生长时持续通入流量为1-5sccm的氧气。
9.根据权利要求8所述的发光二极管芯片的制备方法，其特征在于，在生长钝化层的步骤中：
所述钝化层的生长温度为250-300℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210447377.6A CN114551673A (zh) | 2022-04-27 | 2022-04-27 | 发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210447377.6A CN114551673A (zh) | 2022-04-27 | 2022-04-27 | 发光二极管芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114551673A true CN114551673A (zh) | 2022-05-27 |
Family
ID=81666588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210447377.6A Pending CN114551673A (zh) | 2022-04-27 | 2022-04-27 | 发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114551673A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115832129A (zh) * | 2023-02-22 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种倒装led芯片制备方法 |
| CN116014044A (zh) * | 2023-03-27 | 2023-04-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN116646440A (zh) * | 2023-07-27 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117338A (zh) * | 2013-03-04 | 2013-05-22 | 中国科学院半导体研究所 | 低损伤GaN基LED芯片的制作方法 |
| CN108183153A (zh) * | 2017-12-28 | 2018-06-19 | 聚灿光电科技股份有限公司 | Led芯片的制备方法 |
| TW201834265A (zh) * | 2017-03-09 | 2018-09-16 | 晶元光電股份有限公司 | 光電半導體元件 |
| WO2020015630A1 (zh) * | 2018-07-17 | 2020-01-23 | 厦门乾照光电股份有限公司 | 发光二极管的半导体芯片及其制造方法 |
| US20200075821A1 (en) * | 2018-08-03 | 2020-03-05 | Genesis Photonics Inc. | Light emitting diode chip and light emitting diode device |
| CN111446336A (zh) * | 2020-04-01 | 2020-07-24 | 厦门三安光电有限公司 | 发光二极管 |
| CN113097354A (zh) * | 2021-03-04 | 2021-07-09 | 厦门三安光电有限公司 | 一种发光二极管及其制备方法 |
| CN113903836A (zh) * | 2021-09-07 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
-
2022
- 2022-04-27 CN CN202210447377.6A patent/CN114551673A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117338A (zh) * | 2013-03-04 | 2013-05-22 | 中国科学院半导体研究所 | 低损伤GaN基LED芯片的制作方法 |
| TW201834265A (zh) * | 2017-03-09 | 2018-09-16 | 晶元光電股份有限公司 | 光電半導體元件 |
| CN108183153A (zh) * | 2017-12-28 | 2018-06-19 | 聚灿光电科技股份有限公司 | Led芯片的制备方法 |
| WO2020015630A1 (zh) * | 2018-07-17 | 2020-01-23 | 厦门乾照光电股份有限公司 | 发光二极管的半导体芯片及其制造方法 |
| US20200075821A1 (en) * | 2018-08-03 | 2020-03-05 | Genesis Photonics Inc. | Light emitting diode chip and light emitting diode device |
| CN111446336A (zh) * | 2020-04-01 | 2020-07-24 | 厦门三安光电有限公司 | 发光二极管 |
| CN113097354A (zh) * | 2021-03-04 | 2021-07-09 | 厦门三安光电有限公司 | 一种发光二极管及其制备方法 |
| CN113903836A (zh) * | 2021-09-07 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115832129A (zh) * | 2023-02-22 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种倒装led芯片制备方法 |
| CN116014044A (zh) * | 2023-03-27 | 2023-04-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN116646440A (zh) * | 2023-07-27 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN116646440B (zh) * | 2023-07-27 | 2023-10-13 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114551673A (zh) | 发光二极管芯片及其制备方法 | |
| US11721674B2 (en) | Micro-LED array device based on III-nitride semiconductors and method for fabricating same | |
| CN102254969B (zh) | 基于纳米柱阵列的光电器件及其制作方法 | |
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| CN102916028B (zh) | 发光二极管阵列及其制造方法 | |
| CN106025012A (zh) | 一种led芯片的制备方法及采用该方法制备的led芯片 | |
| CN106058003B (zh) | 一种提升led芯片亮度的方法 | |
| CN102064245A (zh) | 发光二极管制造方法 | |
| CN101964386A (zh) | 一种粗化表面发光二极管制作方法 | |
| CN107507892A (zh) | 一种高发光效率的垂直结构led芯片及其制备方法 | |
| CN107768490B (zh) | 一种优化GaN基LED芯片性能的制备方法 | |
| CN102263173A (zh) | 发光二极管及其制造方法 | |
| CN103500783B (zh) | 一种发光二极管芯片制作方法 | |
| CN108365078B (zh) | 一种3d通孔超结构led芯片及其制备方法 | |
| US20240120444A1 (en) | Light emitting device and method for manufacturing the same | |
| CN116995172B (zh) | 一种绿光led芯片及其制备方法 | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| CN104795481B (zh) | 发光二极管及其制作方法 | |
| CN207651512U (zh) | 一种复合衬底及半导体器件结构 | |
| CN106784183B (zh) | 一种led芯片及其制作方法 | |
| CN110098300A (zh) | 倒装发光二极管芯片和倒装发光二极管芯片制作方法 | |
| CN102760813B (zh) | 发光二极管及其制造方法 | |
| CN102790158B (zh) | 具有高提取效率的GaN基LED芯片制作方法 | |
| CN211957648U (zh) | 圆片及其边缘的半导体结构 | |
| CN206650101U (zh) | 一种led芯片及汽车车灯 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220527 |