CN104134734A - 一种出光效率高的倒装led芯片、及其led器件和制备方法 - Google Patents

一种出光效率高的倒装led芯片、及其led器件和制备方法 Download PDF

Info

Publication number
CN104134734A
CN104134734A CN201410375230.6A CN201410375230A CN104134734A CN 104134734 A CN104134734 A CN 104134734A CN 201410375230 A CN201410375230 A CN 201410375230A CN 104134734 A CN104134734 A CN 104134734A
Authority
CN
China
Prior art keywords
layer
type epitaxial
epitaxial loayer
electrode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410375230.6A
Other languages
English (en)
Inventor
许朝军
姜志荣
曾照明
黄靓
肖国伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
APT (GUANGZHOU) ELECTRONICS Ltd
Original Assignee
APT (GUANGZHOU) ELECTRONICS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by APT (GUANGZHOU) ELECTRONICS Ltd filed Critical APT (GUANGZHOU) ELECTRONICS Ltd
Priority to CN201410375230.6A priority Critical patent/CN104134734A/zh
Publication of CN104134734A publication Critical patent/CN104134734A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Abstract

本发明提供一种倒装LED芯片、其制备方法及包含该芯片的LED器件,所述芯片其P型外延层上开设有第一凹孔;在P型外延层上表面叠加有一P接触金属层;第一叠加结构其上表面叠加有P阻挡保护层,且P阻挡保护层的下表面覆盖面积与P型外延层的上表面面积一致;第二叠加结构其外露的表面设有绝缘层,其和第一凹孔的底部位置相对应的绝缘层部分设有第一通孔,在和P阻挡保护层上表面对应的绝缘层部分设有第二通孔;N表面电极通过所述第一通孔与N型外延层电连接,所述P表面电极通过所述第二通孔与P阻挡保护层电连接。本发明提供的倒装LED芯片导热导电能力好、且有利于提高出光效率。

Description

一种出光效率高的倒装LED芯片、及其LED器件和制备方法
技术领域
本发明属于发光器件的制造领域,涉及一种发光二极管芯片的结构及其制造方法,尤其涉及一种倒装结构的发光二极管芯片及其制造方法,以及含有该倒装LED芯片的LED器件。
背景技术
发光二极管(LED)光源具有高效率、长寿命、不含Hg等有害物质的优点。随着LED技术的迅猛发展,LED的亮度、寿命等性能都得到了极大的提升,使得LED的应用领域越来越广泛,从路灯等室外照明到装饰灯等市内照明,均纷纷使用或更换成LED作为光源。
半导体照明行业内,一般将LED芯片的结构分成正装芯片结构、垂直芯片结构和倒装芯片结构三类。与其它两种芯片结构相比,倒装芯片结构具有散热性能良好、出光效率高、饱和电流高和制作成本适中等优点,已经受到各大LED芯片厂家的重视。在进行封装时,倒装LED芯片直接通过表面凸点金属层与基板相连接,不需要金线连接,因此也被称为无金线封装技术,具有耐大电流冲击和长期工作可靠性高等优点。
现有制作倒装LED芯片的方法,如图1所示,一般需经过六个主要步骤。步骤一:如图2-a所示,刻蚀外延衬底10上的部分P型外延层13、发光层12和N型外延层11以形成台阶结构,一般采用ICP(Inductive Coupled Plasma)干法刻蚀,刻蚀掩膜采用光刻胶或二氧化硅层。步骤二:如图2-b所示,在N型外延层11表面设置N接触金属层20,由电子束蒸发工艺搭配光刻剥离工艺完成。步骤三:如图2-c所示,在P型外延层13表面设置P接触金属层21,由电子束蒸发工艺搭配光刻腐蚀工艺完成。步骤四:如图2-d所示,在P接触金属层21表面设置P阻挡保护层22,由电子束蒸发工艺搭配光刻腐蚀工艺完成,P阻挡保护层用于阻挡P接触金属层的金属迁移。步骤五:如图2-e所示,在芯片表面制备具有通孔的绝缘层23,绝缘层材料一般为SiO2,由PECVD(Plasma Enhanced Chemical Vapor Deposition)等离子体增强化学气相沉积法搭配光刻腐蚀工艺完成。步骤六:如图2-f所示,在绝缘层23表面设置表面电极层,P表面电极层24通过通孔与P阻挡保护层电连接,N表面电极层25通过通孔与N接触金属层20电连接,一般由电子束蒸发工艺搭配光刻剥离工艺完成。
制作倒装LED芯片的现有方法,具有六个主要步骤,每个步骤都要使用一次光刻工艺,由于制作工序繁多而导致生产成本偏高。而且,这样制得的倒装LED芯片,其P接触金属层和P阻挡保护层均是由后工序在刻蚀呈台阶状的P型外延层13上制作的,由于光刻精度的限制,不仅P接触金属层的覆盖面积远小于P型外延层的表面积,而且P阻挡保护层的覆盖面积也小于P型外延层的表面积,这会使芯片的导电导热能力、出光效率都受到影响,无法得到进一步提升。
发明内容
本发明为弥补现有技术中存在的不足,第一方面提供一种导热导电能力好、且有利于提高LED芯片出光效率的倒装LED芯片。
本发明为达到其第一方面的目的,采用的技术方案如下:
本发明提供一种倒装LED芯片,包括外延衬底、P表面电极、N表面电极、叠加于外延衬底上表面的N型外延层、叠加于N型外延层上表面的发光层、叠加于发光层上表面的P型外延层,所述P型外延层其上开设有第一凹孔,且第一凹孔向下贯穿过所述发光层并延伸至所述N型外延层;在P型外延层上表面叠加有一P接触金属层,且P接触金属层的边缘与P型外延层的边缘重合,相互叠加的P型外延层和P接触金属层构成第一叠加结构;所述第一叠加结构其上表面叠加有P阻挡保护层,且P阻挡保护层的下表面覆盖面积与P型外延层的上表面面积一致;N型外延层、发光层、P型外延层、P接触金属层、及P阻挡保护层依次叠加构成第二叠加结构,所述第二叠加结构其外露的表面设有绝缘层,且和所述第一凹孔的底部位置相对应的绝缘层部分设有第一通孔,在和P阻挡保护层上表面对应的绝缘层部分设有第二通孔;所述N表面电极通过所述第一通孔与N型外延层电连接,所述P表面电极通过所述第二通孔与P阻挡保护层电连接。
进一步的,N表面电极的边缘向下延伸至第一通孔的底部与所述N型外延层直接接触以形成电连接。N表面电极层直接与N型外延层形成欧姆接触,省略了N接触金属层,使芯片结构更简单,降低了倒装LED芯片的物料成本和工艺成本。
进一步优选的,所述第二叠加结构其边缘呈台阶状。
本发明第二方面提供一种含有上文所述的倒装LED芯片的LED器件,所述LED器件包括基板、及倒装安装于所述基板上的如上文所述的倒装LED芯片,基板上设有互相间隔的P电极和N电极,所述倒装LED芯片其P表面电极和N表面电极分别对应地与基板上的P电极和N电极连接。
进一步的,所述基板其上设有贯穿基板上下表面的第三通孔和第四通孔,所述P电极设于基板上表面且P电极由所述第三通孔延伸至基板下表面;所述N电极设于基板上表面且N电极由所述第四通孔延伸至基板下表面;P电极和N电极二者位于基板上表面的部分分别用于与倒装LED芯片的P表面电极和N表面电极连接,P电极和N电极二者位于基板下表面的部分用于与外接器件连接。
本发明第三方面提供另一种含有上文所述的倒装LED芯片的LED器件,所述LED器件包括基板、及至少一个如上文所述的倒装LED芯片,所述基板其表面设有多个基板电极,且相邻基板电极之间间隔布置,所述倒装LED芯片其P表面电极和N表面电极与基板表面的基板电极连接。
进一步的,所述倒装LED芯片其P表面电极和N表面电极分别与基板表面相邻的两个基板电极连接。
本发明第四方面提供一种用于制备上文所述的倒装LED芯片的制备方法,该方法制程简单,所需光刻工艺的次数少,节省了光刻工艺的步骤和制作成本,而且,该方法可方便的制备出P阻挡保护层的覆盖面与P型外延层的上表面一致的倒装LED芯片,使制得的倒装LED芯片导热导电能力好、且有利于进一步提高LED芯片的出光效率。
本发明为达到其第四方面的目的,采用的技术方案如下:
一种倒装LED芯片的制备方法,包括如下步骤:
1)准备一外延片,所述外延片包括一外延衬底、及叠加于外延衬底上表面的N型外延层、叠加于N型外延层上表面的发光层、叠加于发光层上表面的P型外延层;
在外延片的P型外延层的上表面依次形成P接触金属层、P阻挡保护层,P接触金属层的边缘与P型外延层的边缘重合,且P阻挡保护层上表面形成有一孔,在P阻挡保护层上形成有一和所述孔位置相对应的通孔,通过刻蚀使得所述通孔向下贯穿所述P型外延层形成第一凹孔,该第一凹孔向下贯穿所述发光层并延伸至所述N型外延层,所述P阻挡保护层其下表面覆盖面积与P型外延层的上表面面积一致;进一步优选的,该步骤中,N型外延层、发光层、P型外延层、P接触金属层、及P阻挡保护层依次叠加构成的第二叠加结构其边缘呈台阶状;
2)N型外延层、发光层、P型外延层、P接触金属层、及P阻挡保护层依次叠加构成第二叠加结构,在所述第二叠加结构其外露的表面制备整层的绝缘层,通过光刻工艺图形化所述整层的绝缘层,使和位于第一凹孔底部的N型外延层上表面相对应的部分绝缘层被去除而形成第一通孔,使和P型阻挡保护层上表面相对应的部分绝缘层被去除而形成有第二通孔;
3)通过光刻工艺在绝缘层表面制备图形化的表面电极层,所述图形化的表面电极层由互相间隔的N表面电极和P表面电极组成,其中N表面电极通过所述第一通孔与N型外延层电连接,P表面电极通过所述第二通孔与P阻挡保护层电连接。
一种方案中,所述步骤1)包括如下步骤1.1A)~1.4A):
1.1A)在外延片的P型外延层的上表面制备整层的P接触金属层;
1.2A)在整层的P接触金属层的上表面制备整层的P阻挡保护层;
1.3A)在整层的P阻挡保护层的上表面通过光刻工艺图形化所述P阻挡保护层和所述P接触金属层,使P阻挡保护层上表面形成有一孔,且P接触金属层上形成有一位置与该孔相对应的通孔,P型外延层其靠近边缘的上表面向外露出;
1.4A)以图形化的P阻挡保护层为掩膜,刻蚀掉未被P阻挡保护层和P接触金属层覆盖的P型外延层、及相应的发光层和部分N型外延层,从而在P型外延层上形成第一凹孔且该第一凹孔贯穿过发光层并向下延伸至N型外延层,且依次叠加的P阻挡保护层、P接触金属层、P型外延层、发光层和N型外延层所构成的叠加结构的边缘呈台阶状。
另一种方案中,所述步骤1)包括如下步骤1.1B)~1.5B):
1.1B)在外延片的P型外延层的上表面制备整层的P接触金属层;
1.2B)在整层的P接触金属层的上表面依次制备整层的P阻挡保护层和整层的刻蚀掩膜层;
1.3B)在整层的刻蚀掩膜层的上表面通过光刻工艺图形化所述刻蚀掩膜层,使刻蚀掩膜层上表面形成有一通孔,且靠近边缘的P阻挡保护层的上表面向外露出;
1.4B)以图形化的刻蚀掩膜层为掩膜,依次刻蚀掉未被刻蚀掩膜层覆盖的P阻挡保护层、及相应的P接触金属层、P型外延层、发光层和部分N型外延层,从而在P型外延层上形成第一凹孔且该第一凹孔贯穿过发光层并向下延伸至N型外延层,且依次叠加的P阻挡保护层、P接触金属层、P型外延层、发光层和N型外延层所构成的叠加结构的边缘呈台阶状;
1.5B)腐蚀去除残留的刻蚀掩膜层。
本发明提供的倒装LED的制备方法,所述步骤2)进一步包括如下步骤2.1)~2.3):
2.1)在所述第二叠加结构其外露的表面制备整层的绝缘层;
2.2)在所述的整层的绝缘层上表面涂光刻胶,图形化光刻胶层,使光刻胶层上表面形成一和位于所述第一凹孔内的N型外延层上表面位置相对应的通孔、及一和P阻挡保护层上表面相对应的通孔;
2.3)以图形化的光刻胶层为掩膜,腐蚀去除未被光刻胶覆盖的绝缘层部分,从而形成图形化的绝缘层;然后去除残留的光刻胶。
本发明提供的倒装LED的制备方法,所述步骤3)进一步包括如下步骤3.1)~3.2):
3.1)在绝缘层的上表面、第一通孔底部未被绝缘层覆盖而向外露出的N型外延层上表面、及第二通孔底部未被绝缘层覆盖而向外露出的P阻挡保护层上表面涂光刻胶,图形化光刻胶层,使光刻胶层上表面形成位置分别与所述第一通孔和所述第二通孔对应的开孔,在光刻胶层上表面、两个开孔及与两个开孔分别对应的第一通孔和第二通孔内制备整层的表面电极层;
3.2)剥离去除光刻胶和覆盖在光刻胶上的表面电极,位于第一通孔的表面电极与N型外延层电连接并作为N表面电极,位于第二通孔的表面电极与P阻挡保护层电连接并作为P表面电极。
本发明提供的技术方案具有如下有益效果:
1)本发明提供的倒装LED芯片,其P阻挡保护层的下表面边缘与P型外延层的上表面边缘重合,可以将P阻挡保护层的面积最大化,相应的也有利于增加P接触金属层的面积。这样不仅使欧姆接触面积增大,提高倒装LED芯片的导电导热能力,还可使LED芯片的反光面积增大,从而提高芯片的出光效率。
2)本发明提供的倒装LED芯片,N表面电极层直接与N型外延层形成欧姆接触,省略了N接触金属层,使芯片结构更简单,降低了倒装LED芯片的物料成本和工艺成本。
3)相对于现有技术,本发明提供的制备方法其通过使用三次光刻工艺完成倒装LED芯片的制作,比使用六次光刻工艺的现有制程更简单,节省了工艺步骤和制作成本。
4)本发明的制备方法的步骤1)中,进行刻蚀时,优选使用金属层作刻蚀掩膜,而不使用光刻胶作为刻蚀掩膜。现有工艺一般使用光刻胶作为刻蚀(ICP干法刻蚀)的掩膜,分解出来的胶体物质极易造成刻蚀腔体和真空泵的污染,本发明可避免此类污染。
附图说明
图1是现有制备倒装LED芯片的方法流程图;
图2a-图2f各图为现有制备倒装LED芯片的步骤示意图;
图3为本发明实施例1中倒装LED芯片的剖面示意图;
图4为图3的俯视示意图;
图5为实施例2中LED器件的剖面示意图;
图6为实施例3中LED器件的剖面示意图;
图7为实施例4的制备流程图;
图8为实施例4步骤1.3A)所获得样品的剖视图;
图9为实施例4步骤1.4A)所获得样品的剖视图;
图10为图9的俯视示意图;
图11为实施例4步骤2)所获得样品的剖视图;
图12为图11的俯视示意图;
图13、图14为实施例5步骤1.4B)在刻蚀过程中的样品剖视示意图;
具体实施方式
下面结合附图和实施例对本发明的技术方案做进一步说明。
实施例1
本实施例为倒装LED芯片的实施例。
参阅图3,图3是实施例1的倒装LED芯片的剖面结构示意图。
本实施例的倒装LED芯片600,其包括外延衬底100、叠加在外延衬底层100上表面的N型外延层101、叠加在N型外延层101上表面的发光层102、以及叠加在发光层102上表面的P型外延层103。其中,在P型外延层103上表面开设有第一凹孔502,该第一凹孔502贯穿过发光层102,并向下延伸至N型外延层101,该第一凹孔502未完全贯穿所述N型外延层101。在P型外延层103上表面叠加有一P接触金属层201,而且P接触金属层201其边缘和P型外延层103的边缘重合(即偏差不大于2μm)。相互叠加的P型外延层103和P接触金属层201构成的叠加结构称之为第一叠加结构,在第一叠加结构的上表面叠加有P阻挡保护层202,具体是,在P接触金属层201上表面叠加有一P阻挡保护层202。该P阻挡保护层202的下表面边缘和P接触金属层201的上表面边缘重合(即偏差不大于2μm),这样使得P阻挡保护层202的覆盖面积与P型外延层103的上表面面积一致。
本实施例中,依次叠加的P阻挡保护层202、P接触金属层201、P型外延层103、发光层102、及N型外延层101所构成的叠加结构称之为第二叠加结构,该第二叠加结构的边缘呈台阶状。
在第二叠加结构其外露的表面设有绝缘层,本实施例中具体是在N型外延层101、发光层102、P型外延层103、P接触金属层201及P阻挡保护层202外露的表面叠加有一绝缘层203,更具体的是,在N型外延层101侧面、发光层102侧面、P型外延层103侧面、P接触金属层201侧面及P阻挡保护层202的侧面和上表面均包覆有绝缘层203。而且,该绝缘层203在和所述第一凹孔502的底部位置相对应的部分设有第一通孔503,使得位于第一凹孔502区域内的绝缘层203仅覆盖了该第一凹孔502的侧面,而未完全覆盖该第一凹孔502的底部,即,位于该第一凹孔502底部的部分N型外延层101未被绝缘层所覆盖。而绝缘层203在和P阻挡保护层202上表面的位置相对应的部分设有第二通孔504,使得第二通孔504底部为未被绝缘层203覆盖的P阻挡保护层202。倒装LED芯片还具有N表面电极205和P表面电极204,其中,N表面电极205通过所述第一通孔503和N型外延层101电连接,更为具体的,N表面电极205的边缘向下延伸至第一通孔503的底部和N型外延层101直接接触从而实现电连接,这样不需要在N表面电极205和N型外延层101之间再增加N接触金属层,从而使得倒装LED芯片的结构更为简单,有利于降低成本和简化制作工艺。P表面电极204则通过所述第二通孔504和P阻挡保护层202电连接。
本实施例的倒装LED芯片,其外延衬底100选用蓝宝石,其N型外延层101和P型外延层103均为掺杂的氮化镓外延层,其发光层102为多层量子阱结构。P接触金属层201的材质由Ag、Al、Ni、Pt、Au、ITO中的一种或多种组成,P接触金属层201可同时起到欧姆接触层和反光层的作用。P阻挡保护层202的材质由Ti、Al、TiW、Ni、Pt、Au中的一种或多种组成。绝缘层203的材质由SiO2、Si3N4、Al2O3、PI和SOG中的一种或多种组成。P表面电极层204和N表面电极层205的材质由Ti、Al、Cr、Ni、Pt、Au、Ag、AuSn、SnAg、SnAgCu、Sn中的一种或多种组成均可。
本发明提供的倒装LED芯片,其P型外延层103的边缘与P接触金属层201的边缘重合(即偏差不大于2μm),P接触金属层201和P阻挡保护层202的覆盖面积均与P型外延层103的上表面面积一致。本实施例的倒装LED芯片600,其将P阻挡保护层202和P接触金属层201的面积最大化,一方面使欧姆接触面积更大程度的增大,从而提高倒装LED芯片的导电导热能力,另一方面使反光面积增大进一步提高芯片的出光效率。
实施例2
参见图5,本实施例为实施例1中的倒装LED芯片600倒装安装到基板300上形成的LED器件的实施例。
请参阅图5,其是本实施例的LED器件的结构示意图。该LED器件包括基板300、及倒装安装于该基板300上的倒装LED芯片600。该倒装LED芯片为实施例1中提供的倒装LED芯片。该基板300上设有互相间隔的P电极301和N电极302,倒装LED芯片600其P表面电极204和N表面电极205分别与基板300上的P电极301和N电极302连接,进行连接的方法为回流焊、超声热压焊或使用导电胶粘贴等本技术领域现有的方法。更为优选的是,基板300上设有贯穿基板300上下表面的第三通孔304和第四通孔305,所述P电极301设于基板300上表面且P电极301由所述第三通孔304延伸至基板300的下表面;从而使得P电极301具有位于基板上表面的部分和位于基板下表面的部分。同样的,所述N电极302设于基板300上表面且N电极302由所述第四通孔305延伸至基板300的下表面;从而,使得N电极302具有位于基板300上表面的部分和位于基板300下表面的部分。P电极301和N电极302二者位于基板300上表面的部分分别用于与倒装LED芯片的P表面电极204和N表面电极205连接,P电极和N电极二者位于基板下表面的部分用于与外接器件连接。
本实施例中,基板300的主要材质可由陶瓷、玻璃和柔性基板中的一种或多种组成。
基板其上还可进一步设有散热焊盘303,散热焊盘303用于与外接器件相连接。
实施例3
参见图6,本实施例为实施例1中的倒装LED芯片600倒装安装到基板400上形成的LED器件的实施例。
请参阅图6,其是本实施例的LED器件的结构示意图。该LED器件包括基板400、及至少一个实施例1中提供的倒装LED芯片600。基板400其表面设有多个基板电极401,且相邻基板电极401之间间隔布置。基板电极401用于与倒装LED芯片600和外接器件电连接。具体的,倒装LED芯片600倒装连接于基板400上时,其P表面电极204和N表面电极205分别与相邻的两个基板电极401连接。
通过基板电极401的电连接作用,多个倒装LED芯片600将形成串联、并联或串并联的结构。P表面电极204和N表面电极205与基板电极401连接的方法为回流焊、超声热压焊或使用导电胶粘贴。
实施例4
本实施例为实施例1中的倒装LED芯片600的制备例,其制备方法流程参见图7。
为了简化视图,本实施例中未将涉及的涂光刻胶层、图形化光刻胶层的步骤示意图示出,此为本领域的公知常识,即使不做说明,本领域技术人员也可以理解。
实施例4按照如下步骤进行:
步骤1):准备一外延片,所述外延片包括一外延衬底100、及叠加于外延衬底上表面的N型外延层101、叠加于N型外延层上表面的发光层102、叠加于发光层上表面的P型外延层103。步骤1)进一步按照如下步骤1.1A)~1.4A)进行:
1.1A)在外延片的P型外延层103的上表面制备整层的P接触金属层201,P接触金属层的厚度为制备方法为电子束蒸发或磁控溅射;然后对整层的P接触金属进行退火处理。
1.2A)在整层的P接触金属层的上表面制备整层的P阻挡保护层202,P阻挡保护层的厚度为制备方法为电子束蒸发或磁控溅射;
1.3A)在整层的P阻挡保护层的上表面进行第一次光刻工艺,具体包括涂光刻胶、前烤、曝光、显影和后烤这五个小工序,获得图形化的光刻胶层,即在光刻胶层上形成一个孔,且靠近边缘的光刻胶成被去除。然后使用腐蚀工艺去除未被光刻胶覆盖的部分P阻挡保护层202及相应的P接触金属层201,从而形成图形化的P阻挡保护层202和P接触金属层201,即,使P阻挡保护层202上表面形成有一孔,且P接触金属层201上形成有一位置与该孔相对应的通孔501,P型外延层103其靠近边缘的上表面向外露出;该步骤所获得的图形化的P阻挡保护层和P接触金属层的剖视图可参见图8。
1.4A)以图形化的P阻挡保护层202为掩膜,进行ICP干法刻蚀,刻蚀掉未被P阻挡保护层202和P接触金属层201覆盖的P型外延层103、及相应的发光层102和部分N型外延层101,从而在P型外延层上形成第一凹孔502,且该第一凹孔502贯穿过发光层102并向下延伸至N型外延层101,且依次叠加的P阻挡保护层、P接触金属层、P型外延层、发光层和N型外延层所构成的叠加结构的边缘呈台阶状。外延层被刻蚀的总深度为(此处所述的总深度为P型外延层、发光层和N型外延层的总深度),同时P阻挡保护层202因为ICP的作用会被减薄。经该步骤,所获得的样品其剖视图和俯视图分别参见图9、图10。
经步骤1)后,形成的P接触金属层的边缘与P型外延层的边缘重合,P阻挡保护层其下表面覆盖面积与P型外延层的上表面面积一致。
步骤2):N型外延层101、发光层102、P型外延层103、P接触金属层201、及P阻挡保护层202依次叠加构成的叠加结构称之为第二叠加结构,在所述第二叠加结构其外露的表面制备整层的绝缘层203,通过第二次光刻工艺图形化所述整层的绝缘层,使和位于第一凹孔底部的N型外延层上表面相对应的部分绝缘层被去除而形成第一通孔503,使和P型阻挡保护层上表面相对应的部分绝缘层被去除而形成有第二通孔504。经该步骤其获得的样品的剖视图和俯视图参见图11、图12。步骤2)进一步按照如下步骤2.1)~2.3)进行:
2.1)在N型外延层101、发光层102、P型外延层103、P接触金属层201和P阻挡保护层202外露的表面制备整层的绝缘层203,绝缘层的厚度为制备方法为等离子体增强化学气相沉积法;
2.2)在所述的整层的绝缘层上表面进行光刻工艺,包括除湿、涂光刻胶、前烤、曝光、显影和后烤,从而图形化光刻胶层,使光刻胶层上表面形成一和位于所述第一凹孔502底部位置的N型外延层上表面位置相对应的通孔、及一和P阻挡保护层202上表面相对应的通孔;
2.3)以图形化的光刻胶层为掩膜,使用腐蚀工艺去除未被光刻胶覆盖的绝缘层部分,从而形成图形化的绝缘层,参见图11、12,即,使绝缘层203和位于第一凹孔502底部位置的N型外延层101上表面相对应的绝缘层部分被去除并形成第一通孔503,使和P型阻挡保护层202上表面相对应的绝缘层203部分被去除而形成第二通孔504;然后去除残留的光刻胶。除上述第一通孔503和第二通孔504底部不具有绝缘层外,图形化的绝缘层其包覆N型外延层101侧面、发光层102侧面、P型外延层103侧面、P接触金属层侧面及P阻挡保护层201的侧面和上表面。
步骤3):通过第三次光刻工艺在绝缘层203表面制备图形化的表面电极层,所述图形化的表面电极层由互相间隔的N表面电极205和P表面电极204组成,图3所示为该步骤结束后所获得的倒装LED芯片的剖面结构示意图,图4为俯视示意图。步骤3)进一步按照如下步骤3.1)~3.2)进行:
3.1)在绝缘层203的上表面、第一通孔503底部未被绝缘层覆盖而向外露出的N型外延层101上表面、及第二通孔504底部未被绝缘层覆盖而向外露出的P阻挡保护层202上表面进行光刻工艺,包括涂光刻胶、前烤、曝光、烘烤和显影,从而图形化光刻胶层,使光刻胶层上表面形成位置分别与所述第一通孔503和所述第二通孔504对应的开孔,且两个开孔间隔开;在光刻胶层上表面、两个开孔及与第一通孔和第二通孔内制备整层的表面电极层;表面电极层的厚度为制备方法为电子束蒸发、磁控溅射、化学镀或电镀;
3.2)使用剥离的方法去除光刻胶和覆盖在光刻胶上的表面电极层,从而形成两个分离的表面电极部分,其中,第一通孔503内的表面电极与N型外延层101电连接并作为N表面电极205,第二通孔504内的表面电极与P阻挡保护层电连接并作为P表面电极204。
实施例5
本实施例与实施例4基本相同,其不同之处在于,步骤1)不同,实施例5的步骤1)按照如下步骤1.1B)~1.5B)进行:
1.1B)在外延片的P型外延层103的上表面制备整层的P接触金属层201,P接触金属层的厚度为制备方法为电子束蒸发或磁控溅射;然后对整层的P接触金属进行退火处理;
1.2B)在整层的P接触金属层的上表面依次制备整层的P阻挡保护层202和整层的刻蚀掩膜层206;P阻挡保护层的厚度为制备方法为电子束蒸发或磁控溅射;刻蚀掩膜层的材质由SiO2、Cr、Ni、Al中的一种或多种组成,刻蚀掩膜层的厚度为制备方法为电子束蒸发或磁控溅射;
1.3B)在整层的刻蚀掩膜层的上表面进行光刻工艺,具体包括涂光刻胶、前烤、曝光、显影和后烤这五个小工序,获得图形化的光刻胶层,即在光刻胶层上形成一个孔,且靠近边缘的光刻胶层被去除。然后使用腐蚀工艺去除未被光刻胶覆盖的部分刻蚀掩膜层,从而形成图形化的刻蚀掩膜层206,然后去除残留的光刻胶;图形化的刻蚀掩膜层,即,使刻蚀掩膜层上表面形成有一通孔,且靠近边缘的P阻挡保护层的上表面向外露出。
1.4B)以图形化的刻蚀掩膜层为掩膜,进行ICP干法刻蚀,依次刻蚀掉未被刻蚀掩膜层覆盖的P阻挡保护层、及相应的P接触金属层(参见图13),进一步刻蚀掉相应的P型外延层、发光层和部分N型外延层,从而在P型外延层上形成第一凹孔502且该第一凹孔贯穿过发光层并向下延伸至N型外延层,且依次叠加的P阻挡保护层、P接触金属层、P型外延层、发光层和N型外延层所构成的叠加结构的边缘呈台阶状;外延层被刻蚀的总深度为(此处所述的总深度为P型外延层、发光层和N型外延层的总深度);经该步骤获得的样品其剖视图参见图14。
1.5B)腐蚀去除残留的刻蚀掩膜层206。
本发明的技术方案是在现有技术的基础上进行改进而获得,文中未进行特别说明之处,均为本技术人员根据所掌握的现有技术或公知常识可以理解或知晓的,在此不再赘述。
以上所述,仅是本发明的较佳实施例而已,并非对本发明做任何形式上的限制,故凡未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (12)

1.一种倒装LED芯片,包括外延衬底、P表面电极、N表面电极、叠加于外延衬底上表面的N型外延层、叠加于N型外延层上表面的发光层、叠加于发光层上表面的P型外延层,其特征在于,所述P型外延层其上开设有第一凹孔,且第一凹孔向下贯穿过所述发光层并延伸至所述N型外延层;
在P型外延层上表面叠加有一P接触金属层,且P接触金属层的边缘与P型外延层的边缘重合,相互叠加的P型外延层和P接触金属层构成第一叠加结构;
所述第一叠加结构其上表面叠加有P阻挡保护层,且P阻挡保护层的下表面覆盖面积与P型外延层的上表面面积一致;
N型外延层、发光层、P型外延层、P接触金属层、及P阻挡保护层依次叠加构成第二叠加结构,所述第二叠加结构其外露的表面设有绝缘层,且和所述第一凹孔的底部位置相对应的绝缘层部分设有第一通孔,在和P阻挡保护层上表面对应的绝缘层部分设有第二通孔;
所述N表面电极通过所述第一通孔与N型外延层电连接,所述P表面电极通过所述第二通孔与P阻挡保护层电连接。
2.根据权利要求1所述的倒装LED芯片,其特征在于,N表面电极的边缘向下延伸至第一通孔的底部与所述N型外延层直接接触以形成电连接。
3.根据权利要求1所述的倒装LED芯片,其特征在于,所述第二叠加结构其边缘呈台阶状。
4.一种LED器件,其特征在于,所述LED器件包括基板、及倒装安装于所述基板上的如权利要求1~3任一项所述的倒装LED芯片,基板上设有互相间隔的P电极和N电极,所述倒装LED芯片其P表面电极和N表面电极分别对应地与基板上的P电极和N电极连接。
5.根据权利要求4所述的LED器件,其特征在于,所述基板其上设有贯穿基板上下表面的第三通孔和第四通孔,所述P电极设于基板上表面且P电极由所述第三通孔延伸至基板下表面;所述N电极设于基板上表面且N电极由所述第四通孔延伸至基板下表面;P电极和N电极二者位于基板上表面的部分分别用于与倒装LED芯片的P表面电极和N表面电极连接,P电极和N电极二者位于基板下表面的部分用于与外接器件连接。
6.一种LED器件,其特征在于,所述LED器件包括基板、及至少一个如权利要求1~3任一项所述的倒装LED芯片,所述基板其表面设有多个基板电极,且相邻基板电极之间间隔布置,所述倒装LED芯片其P表面电极和N表面电极与基板表面的基板电极连接。
7.根据权利要求6所述的LED器件,其特征在于,所述倒装LED芯片其P表面电极和N表面电极分别与基板表面相邻的两个基板电极连接。
8.一种倒装LED芯片的制备方法,其特征在于,包括如下步骤:
1)准备一外延片,所述外延片包括一外延衬底、及叠加于外延衬底上表面的N型外延层、叠加于N型外延层上表面的发光层、叠加于发光层上表面的P型外延层;
在外延片的P型外延层的上表面依次形成P接触金属层、P阻挡保护层,P接触金属层的边缘与P型外延层的边缘重合,且P阻挡保护层上表面形成有一孔,在P接触金属层上形成有一和所述孔位置相对应的通孔,通过刻蚀使得所述通孔向下贯穿所述P型外延层形成第一凹孔,该第一凹孔向下贯穿所述发光层并延伸至所述N型外延层,所述P阻挡保护层其下表面覆盖面积与P型外延层的上表面面积一致;
2)N型外延层、发光层、P型外延层、P接触金属层、及P阻挡保护层依次叠加构成第二叠加结构,在所述第二叠加结构其外露的表面制备整层的绝缘层,通过光刻工艺图形化所述整层的绝缘层,使和位于第一凹孔底部的N型外延层上表面相对应的部分绝缘层被去除而形成第一通孔,使和P型阻挡保护层上表面相对应的部分绝缘层被去除而形成有第二通孔;
3)通过光刻工艺在绝缘层表面制备图形化的表面电极层,所述图形化的表面电极层由互相间隔的N表面电极和P表面电极组成,其中N表面电极通过所述第一通孔与N型外延层电连接,P表面电极通过所述第二通孔与P阻挡保护层电连接。
9.根据权利要求8所述的制备方法,其特征在于,所述步骤1)包括如下步骤1.1A)~1.4A):
1.1A)在外延片的P型外延层的上表面制备整层的P接触金属层;
1.2A)在整层的P接触金属层的上表面制备整层的P阻挡保护层;
1.3A)在整层的P阻挡保护层的上表面通过光刻工艺图形化所述P阻挡保护层和所述P接触金属层,使P阻挡保护层上表面形成有一孔,且P接触金属层上形成有一位置与该孔相对应的通孔,P型外延层其靠近边缘的上表面向外露出;
1.4A)以图形化的P阻挡保护层为掩膜,刻蚀掉未被P阻挡保护层和P接触金属层覆盖的P型外延层、及相应的发光层和部分N型外延层,从而在P型外延层上形成第一凹孔且该第一凹孔贯穿过发光层并向下延伸至N型外延层,且依次叠加的P阻挡保护层、P接触金属层、P型外延层、发光层和N型外延层所构成的叠加结构的边缘呈台阶状。
10.根据权利要求8所述的制备方法,其特征在于,所述步骤1)包括如下步骤1.1B)~1.5B):
1.1B)在外延片的P型外延层的上表面制备整层的P接触金属层;
1.2B)在整层的P接触金属层的上表面依次制备整层的P阻挡保护层和整层的刻蚀掩膜层;
1.3B)在整层的刻蚀掩膜层的上表面通过光刻工艺图形化所述刻蚀掩膜层,使刻蚀掩膜层上表面形成有一通孔,且靠近边缘的P阻挡保护层的上表面向外露出;
1.4B)以图形化的刻蚀掩膜层为掩膜,依次刻蚀掉未被刻蚀掩膜层覆盖的P阻挡保护层、及相应的P接触金属层、P型外延层、发光层和部分N型外延层,从而在P型外延层上形成第一凹孔且该第一凹孔贯穿过发光层并向下延伸至N型外延层,且依次叠加的P阻挡保护层、P接触金属层、P型外延层、发光层和N型外延层所构成的叠加结构的边缘呈台阶状;
1.5B)腐蚀去除残留的刻蚀掩膜层。
11.根据权利要求8所述的制备方法,其特征在于,所述步骤2)包括如下步骤2.1)~2.3):
2.1)在所述第二叠加结构其外露的表面制备整层的绝缘层;
2.2)在所述的整层的绝缘层上表面涂光刻胶,图形化光刻胶层,使光刻胶层上表面形成一和位于所述第一凹孔内的N型外延层上表面位置相对应的通孔、及一和P阻挡保护层上表面相对应的通孔;
2.3)以图形化的光刻胶层为掩膜,腐蚀去除未被光刻胶覆盖的绝缘层部分,从而形成图形化的绝缘层;然后去除残留的光刻胶。
12.根据权利要求8所述的制备方法,其特征在于,所述步骤3)包括如下步骤3.1)~3.2):
3.1)在绝缘层的上表面、第一通孔底部未被绝缘层覆盖而向外露出的N型外延层上表面、及第二通孔底部未被绝缘层覆盖而向外露出的P阻挡保护层上表面涂光刻胶,图形化光刻胶层,使光刻胶层上表面形成位置分别与所述第一通孔和所述第二通孔对应的开孔,在光刻胶层上表面、两个开孔及与两个开孔分别对应的第一通孔和第二通孔内制备整层的表面电极层;
3.2)剥离去除光刻胶和覆盖在光刻胶上的表面电极,位于第一通孔的表面电极与N型外延层电连接并作为N表面电极,位于第二通孔的表面电极与P阻挡保护层电连接并作为P表面电极。
CN201410375230.6A 2014-08-01 2014-08-01 一种出光效率高的倒装led芯片、及其led器件和制备方法 Pending CN104134734A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410375230.6A CN104134734A (zh) 2014-08-01 2014-08-01 一种出光效率高的倒装led芯片、及其led器件和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410375230.6A CN104134734A (zh) 2014-08-01 2014-08-01 一种出光效率高的倒装led芯片、及其led器件和制备方法

Publications (1)

Publication Number Publication Date
CN104134734A true CN104134734A (zh) 2014-11-05

Family

ID=51807335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410375230.6A Pending CN104134734A (zh) 2014-08-01 2014-08-01 一种出光效率高的倒装led芯片、及其led器件和制备方法

Country Status (1)

Country Link
CN (1) CN104134734A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485343A (zh) * 2014-12-29 2015-04-01 杭州士兰微电子股份有限公司 倒装led芯片及其制作方法
CN104505446A (zh) * 2014-12-17 2015-04-08 晶科电子(广州)有限公司 出光效率高散热性能好的倒装led芯片及其制备方法
CN105156918A (zh) * 2015-05-04 2015-12-16 苏州百奥丽光电科技有限公司 一种光源无需封装的led灯及其生产工艺
CN106206900A (zh) * 2015-05-08 2016-12-07 广东德力光电有限公司 一种高亮正装led芯片
CN108110099A (zh) * 2017-04-01 2018-06-01 厦门乾照光电股份有限公司 一种led芯片及其制作方法
CN108305886A (zh) * 2018-03-30 2018-07-20 映瑞光电科技(上海)有限公司 一种led芯片及其制造方法
CN108735870A (zh) * 2017-04-14 2018-11-02 晶能光电(江西)有限公司 一种倒装led芯片制备方法
CN108963038A (zh) * 2017-05-27 2018-12-07 合肥彩虹蓝光科技有限公司 一种深紫外led芯片的制造方法
JP2019512160A (ja) * 2015-11-20 2019-05-09 ルミレッズ ホールディング ベーフェー Ledデバイス性能及び信頼性の向上のためのコンタクトエッチング及びメタライゼーション
WO2020053346A1 (de) * 2018-09-14 2020-03-19 Osram Oled Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396667A (zh) * 2001-07-16 2003-02-12 诠兴开发科技股份有限公司 发光二极管的封装
CN102339913A (zh) * 2011-09-30 2012-02-01 映瑞光电科技(上海)有限公司 高压led器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396667A (zh) * 2001-07-16 2003-02-12 诠兴开发科技股份有限公司 发光二极管的封装
CN102339913A (zh) * 2011-09-30 2012-02-01 映瑞光电科技(上海)有限公司 高压led器件及其制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505446A (zh) * 2014-12-17 2015-04-08 晶科电子(广州)有限公司 出光效率高散热性能好的倒装led芯片及其制备方法
CN104485343A (zh) * 2014-12-29 2015-04-01 杭州士兰微电子股份有限公司 倒装led芯片及其制作方法
CN104485343B (zh) * 2014-12-29 2018-01-23 杭州士兰微电子股份有限公司 倒装led芯片及其制作方法
CN105156918A (zh) * 2015-05-04 2015-12-16 苏州百奥丽光电科技有限公司 一种光源无需封装的led灯及其生产工艺
CN106206900A (zh) * 2015-05-08 2016-12-07 广东德力光电有限公司 一种高亮正装led芯片
US10916683B2 (en) 2015-11-20 2021-02-09 Lumileds Llc Contact etching and metallization for improved LED device performance and reliability
JP2019512160A (ja) * 2015-11-20 2019-05-09 ルミレッズ ホールディング ベーフェー Ledデバイス性能及び信頼性の向上のためのコンタクトエッチング及びメタライゼーション
CN108110099B (zh) * 2017-04-01 2019-03-12 厦门乾照光电股份有限公司 一种led芯片及其制作方法
CN108110099A (zh) * 2017-04-01 2018-06-01 厦门乾照光电股份有限公司 一种led芯片及其制作方法
CN108735870A (zh) * 2017-04-14 2018-11-02 晶能光电(江西)有限公司 一种倒装led芯片制备方法
CN108735870B (zh) * 2017-04-14 2020-04-03 晶能光电(江西)有限公司 一种倒装led芯片制备方法
CN108963038A (zh) * 2017-05-27 2018-12-07 合肥彩虹蓝光科技有限公司 一种深紫外led芯片的制造方法
CN108305886A (zh) * 2018-03-30 2018-07-20 映瑞光电科技(上海)有限公司 一种led芯片及其制造方法
WO2020053346A1 (de) * 2018-09-14 2020-03-19 Osram Oled Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements

Similar Documents

Publication Publication Date Title
CN104134734A (zh) 一种出光效率高的倒装led芯片、及其led器件和制备方法
CN104505446B (zh) 出光效率高散热性能好的倒装led芯片及其制备方法
CN102163659B (zh) 发光二极管封装、高反射型硅次基板及其制造方法
CN104143603A (zh) 导电导热良好的倒装led芯片、及其led器件和制备方法
US20200035886A1 (en) High performance light emitting diode with vias
TW201143140A (en) Semiconductor light emitting device and method for manufacturing same
CN102593275A (zh) 制作发光二极管封装结构的方法以及发光二极管元件
CN103346218B (zh) 一种led芯片及其制作方法
US8344392B2 (en) Light-emitting element and the manufacturing method thereof
CN104409585B (zh) 一种垂直led结构及其制作方法
CN104701307B (zh) 平面高压串联led集成芯片及其制造方法
CN103579447B (zh) 一种倒装结构发光二极管及其制备方法
CN110085620B (zh) 一种微阵列集成led芯片及其制备方法
CN103219352A (zh) 阵列式结构的led组合芯片及其制作方法
CN105742450A (zh) 照射出特定平面几何图形光斑的led芯片的制备方法及结构
WO2014105403A1 (en) High performance light emitting diode
CN105514230A (zh) GaN基LED垂直芯片结构及其制备方法
KR101578266B1 (ko) 웨이퍼 레벨 칩 스케일 발광다이오드 패키지
CN103094442A (zh) 一种氮化物发光二极管及其制备方法
CN104993031B (zh) 高压倒装led芯片及其制造方法
CN204045634U (zh) 导电导热良好的倒装led芯片、及其led器件
CN204102928U (zh) 一种出光效率高的倒装led芯片、及其led器件
CN204289502U (zh) 出光效率高散热性能好的倒装led芯片
CN102522400A (zh) 一种防静电损伤的垂直发光器件及其制造方法
CN105336829A (zh) 倒装发光二极管结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 511458 Nansha District, Guangzhou, South Ring Road, No. 33, No.

Applicant after: GUANGDONG APT ELECTRONICS LTD.

Address before: 511458 Nansha District, Guangzhou, South Ring Road, No. 33, No.

Applicant before: APT (Guangzhou) Electronics Ltd.

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141105