CN204045634U - 导电导热良好的倒装led芯片、及其led器件 - Google Patents
导电导热良好的倒装led芯片、及其led器件 Download PDFInfo
- Publication number
- CN204045634U CN204045634U CN201420431124.0U CN201420431124U CN204045634U CN 204045634 U CN204045634 U CN 204045634U CN 201420431124 U CN201420431124 U CN 201420431124U CN 204045634 U CN204045634 U CN 204045634U
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- substrate
- hole
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本实用新型提供一种倒装LED芯片,包括外延衬底、P表面电极、N表面电极、叠加于外延衬底上表面的N型外延层、叠加于N型外延层上表面的发光层、叠加于发光层上表面的P型外延层,P型外延层其上开设有第一凹孔;在P型外延层上表面叠加有一P接触金属层,且P接触金属层的边缘与P型外延层的边缘之间留有空间;第一叠加结构上表面叠加有P阻挡保护层,P阻挡保护层下表面覆盖面积与P型外延层上表面面积一致;第二叠加结构其外露的表面设有绝缘层,其设有第一通孔和第二通孔;N表面电极通过第一通孔与N型外延层电连接,P表面电极通过第二通孔与P阻挡保护层电连接。本实用新型提供的倒装LED芯片导热导电能力好、且有利于提高出光效率。
Description
技术领域
本实用新型涉及一种发光二极管芯片,尤其涉及一种倒装结构的发光二极管芯片,以及含有该倒装LED芯片的LED器件。
背景技术
发光二极管(LED)光源具有高效率、长寿命、不含Hg等有害物质的优点。随着LED技术的迅猛发展,LED的亮度、寿命等性能都得到了极大的提升,使得LED的应用领域越来越广泛,从路灯等室外照明到装饰灯等市内照明,均纷纷使用或更换成LED作为光源。
半导体照明行业内,一般将LED芯片的结构分成正装芯片结构、垂直芯片结构和倒装芯片结构三类。与其它两种芯片结构相比,倒装芯片结构具有散热性能良好、出光效率高、饱和电流高和制作成本适中等优点,已经受到各大LED芯片厂家的重视。在进行封装时,倒装LED芯片直接通过表面凸点金属层与基板相连接,不需要金线连接,因此也被称为无金线封装技术,具有耐大电流冲击和长期工作可靠性高等优点。
现有的倒装LED芯片,如图1所示,其是经过六个主要步骤制成的。步骤一:如图2-a所示,刻蚀外延衬底10上的部分P型外延层13、发光层12和N型外延层11以形成台阶结构,一般采用ICP(Inductive Coupled Plasma)干法刻蚀,刻蚀掩膜采用光刻胶或二氧化硅层。步骤二:如图2-b所示,在N型外延层11表面设置N接触金属层20,由电子束蒸发工艺搭配光刻剥离工艺完成。步骤三:如图2-c所示,在P型外延层13表面设置P接触金属层21,由电子束蒸发工艺搭配光刻腐蚀工艺完成。步骤四:如图2-d所示,在P接触金属层21表面设置P阻挡保护层22,由电子束蒸发工艺搭配光刻腐蚀工艺完成,P阻挡保护层用于阻挡P接触金属层的金属迁移。步骤五:如图2-e所示,在芯片表面制备具有通孔的绝缘层23,绝缘层材料一般为SiO2,由PECVD(Plasma Enhanced Chemical Vapor Deposition)等离子体增强化学气相沉积法搭配光刻腐蚀工艺完成。步骤六:如图2-f所示,在绝缘层23表面设置表面电极层,P表面电极层24通过通孔与P阻挡保护层电连接,N表面电极层25通过通孔与N接触金属层20电连接,一般由电子束蒸发工艺搭配光刻剥离工艺完成。
现有的这种倒装LED芯片,由于光刻精度的限制,其P接触电极层和P阻挡保护层的覆盖面积都会小于P型外延层的表面积,这会使芯片的导电导热能力、出光效率都受到影响,无法得到进一步提升。
实用新型内容
本实用新型为弥补现有技术中存在的不足,第一方面提供一种导热导电能力好、且有利于提高LED芯片出光效率的倒装LED芯片。
本实用新型为达到其第一方面的目的,采用的技术方案如下:
本实用新型提供一种倒装LED芯片,包括外延衬底、P表面电极、N表面电极、叠加于外延衬底上表面的N型外延层、叠加于N型外延层上表面的发光层、叠加于发光层上表面的P型外延层,所述P型外延层其上开设有第一凹孔,且第一凹孔向下贯穿过所述发光层并延伸至所述N型外延层;在P型外延层上表面叠加有一P接触金属层,且P接触金属层的边缘与P型外延层的边缘之间留有空间,相互叠加的P型外延层和P接触金属层构成第一叠加结构;所述第一叠加结构其上表面叠加有P阻挡保护层,且P阻挡保护层的下表面覆盖面积与P型外延层的上表面面积一致;N型外延层、发光层、P型外延层、P接触金属层、及P阻挡保护层依次叠加构成第二叠加结构,所述第二叠加结构其外露的表面设有绝缘层,且和所述第一凹孔的底部位置相对应的绝缘层部分设有第一通孔,在和P阻挡保护层上表面对应的绝缘层部分设有第二通孔;所述N表面电极通过所述第一通孔与N型外延层电连接,所述P表面电极通过所述第二通孔与P阻挡保护层电连接。
进一步的,P接触金属层的边缘与P型外延层的边缘的距离大于2μm。
进一步的,N表面电极的边缘向下延伸至第一通孔的底部与所述N型外延层直接接触以形成电连接。N表面电极层直接与N型外延层形成欧姆接触,省略了N接触金属层,使芯片结构更简单,降低了倒装LED芯片的物料成本和工艺成本。
进一步的,所述第二叠加结构其边缘呈台阶状。
本实用新型第二方面提供一种含有上文所述的倒装LED芯片的LED器件,所述LED器件包括基板、及倒装安装于所述基板上的如上文所述的倒装LED芯片,基板上设有互相间隔的P电极和N电极,所述倒装LED芯片其P表面电极和N表面电极分别对应地与基板上的P电极和N电极连接。
进一步的,所述基板其上设有贯穿基板上下表面的第三通孔和第四通孔,所述P电极设于基板上表面且P电极由所述第三通孔延伸至基板下表面;所述N电极设于基板上表面且N电极由所述第四通孔延伸至基板下表面;P电极和N电极二者位于基板上表面的部分分别用于与倒装LED芯片的P表面电极和N表面电极连接,P电极和N电极二者位于基板下表面的部分用于与外接器件连接。
本实用新型第三方面提供另一种含有上文所述的倒装LED芯片的LED器件,所述LED器件包括基板、及至少一个如上文所述的倒装LED芯片,所述基板其表面设有多个基板电极,且相邻基板电极之间间隔布置,所述倒装LED芯片其P表面电极和N表面电极与基板表面的基板电极连接。
进一步的,所述倒装LED芯片其P表面电极和N表面电极分别与基板表面相邻的两个基板电极连接。
本实用新型提供的技术方案具有如下有益效果:
1)本实用新型提供的倒装LED芯片,其P阻挡保护层的下表面边缘与P型外延层的上表面边缘重合,可以将P阻挡保护层的面积最大化,相应的也有利于增加P接触金属层的面积。这样不仅使欧姆接触面积增大,提高倒装LED芯片的导电导热能力,还可使LED芯片的反光面积增大,从而提高芯片的出光效率。
2)本实用新型提供的倒装LED芯片,其N表面电极层直接与N型外延层形成欧姆接触,省略了N接触金属层,使芯片结构更简单,降低了倒装LED芯片的物料成本和工艺成本。
附图说明
图1是现有制备倒装LED芯片的方法流程图;
图2a-图2f各图为现有制备倒装LED芯片的各步骤示意图;
图3是本实用新型实施例1中倒装LED芯片的剖面示意图;
图4是图3的俯视示意图;
图5是实施例2中LED器件的剖面示意图;
图6是实施例3中LED器件的剖面示意图;
图7是制备例1的制备流程图;
图8为制备例1中步骤(1)中所形成的图形化的P接触金属层的剖面示意图;
图9为图8的俯视示意图;
图10为制备例1步骤(2)所形成的图形化的P阻挡保护层的剖面示意图;
图11为制备例1步骤(3)所形成的图形化的绝缘层的剖面示意图;
图12为图11的俯视示意图;
图13为制备例2步骤(2.4B)形成的叠加有刻蚀掩膜层的图形化P阻挡保护层的剖面示意图。
具体实施方式
下面结合附图和实施例对本实用新型的技术方案做进一步说明。
实施例1
本实施例为倒装LED芯片的实施例。
参阅图3,图3是实施例1的倒装LED芯片的剖面结构示意图。
本实施例的倒装LED芯片200,其包括外延衬底100、叠加在外延衬底层100上表面的N型外延层101、叠加在N型外延层101上表面的发光层102、以及叠加在发光层102上表面的P型外延层103。其中,在P型外延层103上表面开设有第一凹孔502,该第一凹孔502贯穿过发光层102,并向下延伸至N型外延层101,该第一凹孔502未完全贯穿所述N型外延层101。在P型外延层103上表面叠加有一P接触金属层201,而且P接触金属层201边缘和P型外延层103的边缘之间没有重合,而是留有一定的空间。优选的,P接触金属层201的边缘与P型外延层103的边缘的距离大于2μm。将P接触金属层201的边缘与P型外延层103的边缘间的距离设置成大于2μm(在具体操作中,该距离的最大值设为不超过20μm),可减少P接触金属201往N型外延层101迁移的几率,增强器件可靠性。相互叠加的P型外延层103和P接触金属层201构成的叠加结构称之为第一叠加结构,在第一叠加结构的上表面叠加有P阻挡保护层202,具体是,在P接触金属层201上表面及未被P接触金属层201叠加的P型外延层103上表面叠加有一P阻挡保护层202,使得P接触金属层201侧面及上表面均被P阻挡保护层202覆盖。该P阻挡保护层202的下表面边缘和P型外延层103的上表面边缘重合(即偏差不大于2μm),这样使得P阻挡保护层202的覆盖面积与P型外延层103的上表面面积一致。P阻挡保护层202完全包覆住P接触金属层201,可进一步阻挡P接触金属201往N型外延层101的迁移,增强器件可靠性。
本实施例中,依次叠加的P阻挡保护层202、P接触金属层201、P型外延层103、发光层102、及N型外延层101所构成的叠加结构称之为第二叠加结构,该第二叠加结构的边缘呈台阶状。
在第二叠加结构其外露的表面设有绝缘层,本实施例中具体是在N型外延层101、发光层102、P型外延层103、及P阻挡保护层202外露的表面叠加有一绝缘层203,更具体的是,在N型外延层101侧面、发光层102侧面、P型外延层103侧面、及P阻挡保护层202的侧面和上表面均包覆有绝缘层203。而且,该绝缘层203在和所述第一凹孔502的底部位置相对应的部分设有第一通孔503,使得位于第一凹孔502区域内的绝缘层203仅覆盖了该第一凹孔502的侧面,而未完全覆盖该第一凹孔502的底部,即,位于该第一凹孔502底部的部分N型外延层101未被绝缘层所覆盖。而绝缘层203在和P阻挡保护层202上表面的位置相对应的部分设有第二通孔504,使得第二通孔504底部为未被绝缘层203覆盖的P阻挡保护层202。倒装LED芯片还具有N表面电极205和P表面电极204,其中,N表面电极205通过所述第一通孔503和N型外延层101电连接,更为具体的,N表面电极205的边缘向下延伸至第一通孔503的底部和N型外延层101直接接触从而实现电连接,这样不需要在N表面电极205和N型外延层101之间再增加N接触金属层,从而使得倒装LED芯片的结构更为简单,有利于降低成本和简化制作工艺。P表面电极204则通过所述第二通孔504和P阻挡保护层202电连接。
本实施例的倒装LED芯片,其外延衬底100选用蓝宝石,其N型外延层101和P型外延层103均为掺杂的氮化镓外延层,其发光层102为多层量子阱结构。P接触金属层201的材质由Ag、Al、Ni、Pt、Au、ITO中的一种或多种组成,P接触金属层201可同时起到欧姆接触层和反光层的作用。P阻挡保护层202的材质由Ti、Al、TiW、Ni、Pt、Au中的一种或多种组成。绝缘层203的材质由SiO2、Si3N4、Al2O3、PI和SOG中的一种或多种组成。P表面电极层204和N表面电极层205的材质由Ti、Al、Cr、Ni、Pt、Au、Ag、AuSn、SnAg、SnAgCu、Sn中的一种或多种组成均可。
本实用新型提供的倒装LED芯片,其P阻挡保护层202的覆盖面积与P型外延层103的上表面面积一致,P阻挡保护层202的面积得到最大化,这样也更好的利于增加P接触金属层201的面积,不仅使欧姆接触面积增大,提高倒装LED芯片的导电导热能力,还可使LED芯片的反光面积增大,从而提高芯片的出光效率。
实施例2
参见图5,本实施例为实施例1中的倒装LED芯片200倒装安装到基板300上形成的LED器件的实施例。
请参阅图5,其是本实施例的LED器件的结构示意图。该LED器件包括基板300、及倒装安装于该基板300上的倒装LED芯片200。该倒装LED芯片为实施例1中提供的倒装LED芯片。该基板300上设有互相间隔的P电极301和N电极302,倒装LED芯片200其P表面电极204和N表面电极205分别与基板300上的P电极301和N电极302连接,进行连接的方法为回流焊、超声热压焊或使用导电胶粘贴等本技术领域现有的方法。更为优选的是,基板300上设有贯穿基板300上下表面的第三通孔304和第四通孔305,所述P电极301设于基板300上表面且P电极301由所述第三通孔304延伸至基板300的下表面;从而使得P电极301具有位于基板上表面的部分和位于基板下表面的部分。同样的,所述N电极302设于基板300上表面且N电极302由所述第四通孔305延伸至基板300的下表面;从而,使得N电极302具有位于基板300上表面的部分和位于基板300下表面的部分。P电极301和N电极302二者位于基板300上表面的部分分别用于与倒装LED芯片的P表面电极204和N表面电极205连接,P电极和N电极二者位于基板下表面的部分用于与外接器件连接。
本实施例中,基板300的主要材质可由陶瓷、玻璃和柔性基板中的一种或多种组成。
基板其上还可进一步设有散热焊盘303,散热焊盘303用于与外接器件相连接。
实施例3
参见图6,本实施例为实施例1中的倒装LED芯片200倒装安装到基板400上形成的LED器件的实施例。
请参阅图6,其是本实施例的LED器件的结构示意图。该LED器件包括基板400、及至少一个实施例1中提供的倒装LED芯片200。基板400其表面设有多个基板电极401,且相邻基板电极401之间间隔布置。基板电极401用于与倒装LED芯片200和外接器件电连接。具体的,倒装LED芯片200倒装连接于基板400上时,其P表面电极204和N表面电极205分别与相邻的两个基板电极401连接。
通过基板电极401的电连接作用,多个倒装LED芯片200将形成串联、并联或串并联的结构。P表面电极204和N表面电极205与基板电极401连接的方法为回流焊、超声热压焊或使用导电胶粘贴。
为了便于更好的理解本实用新型提供的倒装LED芯片,以下提供几个制备实施例对本实用新型提供的倒装LED芯片的制备过程进行介绍,以供参考。
制备例1
制备例1为实施例1中的倒装LED芯片200的制备例,其制备方法流程参见图7。
制备例1按照如下步骤进行:
步骤(1):准备一外延片,该外延片包括一外延衬底100、及叠加于外延衬底100上表面的N型外延层101、叠加于N型外延层101上表面的发光层102、叠加于发光层102上表面的P型外延层103;通过第一次光刻工艺在P型外延层上表面制备图形化的P接触金属层201,使P接触金属层201上表面形成有一通孔501,且P型外延层103其靠近边缘的上表面未被P接触金属201叠加而向外露出,图8、图9所示分别为图形化的P接触金属层的剖视图和俯视示意图。步骤(1)具体操作按照如下步骤1.1)~1.3)进行:
1.1)在外延片的P型外延层103的上表面制备整层的P接触金属层,P接触金属层的厚度为制备方法为电子束蒸发或磁控溅射;然后,对整层的P接触金属层进行退火处理。
1.2)在所述整层的P接触金属层的上表面进行光刻工艺,包括涂光刻胶、前烤、曝光、显影和后烤,从而图形化光刻胶层,在光刻胶层上表面形成一通孔,同时使得和P接触金属层其靠近边缘的上表面相对应的光刻胶被去除。
1.3)以图形化的光刻胶层为掩膜,使用腐蚀工艺去除未被光刻胶层覆盖的P接触金属层部分,从而形成图形化的P接触金属层,然后去除残留的光刻胶。所述图形化的P接触金属层,即:使P接触金属层501上表面形成有一通孔501,且P型外延层103其靠近边缘的上表面未被P接触金属层叠加而向外露出。
步骤(2):在P接触金属层201上表面和外露的P型外延层103上表面通过第二次光刻工艺制备图形化的P阻挡保护层202,同时通过刻蚀使得依次叠加的P阻挡保护层202、P型外延层103、发光层102、及N型外延层101所构成的叠加结构的边缘呈台阶状;图10示出了该步骤所形成的图形化的P阻挡保护层的剖面结构示意图;步骤(2)具体操作按照如下步骤2.1A)~2.4A)进行:
2.1A)在P接触金属层201上表面、和未被P接触金属层201叠加而外露的P型外延层上表面制备整层的P阻挡保护层;P阻挡保护层的厚度为制备方法为电子束蒸发或磁控溅射;
2.2A)在所述整层的P阻挡保护层上表面进行光刻工艺,包括涂光刻胶、前烤、曝光、显影和后烤,从而图形化光刻胶层,在光刻胶层上表面形成一位置与P接触金属层上表面的通孔501位置相对应的通孔,同时还使得与P阻挡保护层边缘的上表面相对应的光刻胶被去除;
2.3A)以图形化的光刻胶层为掩膜,通过腐蚀工艺去除未被光刻胶覆盖的P阻挡保护层部分,从而形成图形化的P阻挡保护层202,即,P阻挡保护层202其靠近边缘的上表面被去除,同时使P接触金属层201上表面和侧面包覆有P阻挡保护层202,且使与P接触金属层上表面的通孔的位置相对应的部分P阻挡保护层被去除而形成一孔;然后去除残留的光刻胶;
2.4A)以图形化的P阻挡保护层202为掩膜,进行ICP干法刻蚀,依次刻蚀掉未被P阻挡保护层202覆盖的P型外延层103部分及相对应的发光层102部分、N型外延层101部分,从而使得依次叠加的P阻挡保护层202、P型外延层103、发光层102、及N型外延层101所构成的叠加结构的边缘呈台阶状。而且使得与P接触金属层上表面的通孔的位置相对应的部分P型外延层被去除而形成第一凹孔502,通过刻蚀,第一凹孔502进一步向下贯穿过发光层102并延伸至N型外延层101。外延层被刻蚀的总深度为(此处所述的总深度为P型外延层、发光层和N型外延层的总深度),同时P阻挡保护层202因为ICP的作用会被减薄。刻蚀后,P阻挡保护层202的下表面边缘与P型外延层103的上表面边缘重合。更佳的,对P型外延层103进行刻蚀时,使P型外延层103的外边缘与P接触金属层201的外边缘的距离大于2μm。
步骤(3):在N型外延层101、发光层102、P型外延层103和P阻挡保护层202外露的表面制备整层的203绝缘层,通过第三次光刻工艺图形化所述整层的绝缘层;图11示出了该步骤所形成的图形化的绝缘层的剖面示意图、图12为图11的俯视示意图;步骤(3)进一步按照如下步骤3.1)~3.3)进行:
3.1)在N型外延层101、发光层102、P型外延层103和P阻挡保护层202外露的表面制备整层的绝缘层,绝缘层的厚度为制备方法为等离子体增强化学气相沉积法;
3.2)在所述的整层的绝缘层上表面进行光刻工艺,包括除湿、涂光刻胶、前烤、曝光、显影和后烤,从而图形化光刻胶层,使光刻胶层上表面形成一和位于所述第一凹孔502底部位置的N型外延层上表面位置相对应的通孔、及一和P阻挡保护层202上表面相对应的通孔;
3.3)以图形化的光刻胶层为掩膜,使用腐蚀工艺去除未被光刻胶覆盖的绝缘层部分,从而形成图形化的绝缘层,参见图11、12,即,使和位于第一凹孔502底部位置的N型外延层101上表面相对应的绝缘层部分被去除并形成第一通孔503,使和P型阻挡保护层202上表面相对应的绝缘层203部分被去除而形成第二通孔504;然后去除残留的光刻胶。除上述第一通孔503和第二通孔504底部不具有绝缘层外,图形化的绝缘层其包覆N型外延层101侧面、发光层102侧面、P型外延层103侧面、及P阻挡保护层201的侧面和上表面。
步骤(4):通过第四次光刻工艺在绝缘层表面制备图形化的表面电极层,所述图形化的表面电极层由两个的互相间隔的N表面电极205和P表面电极204组成;图3所示为该步骤结束后所获得的倒装LED芯片的剖面结构示意图,图4为俯视示意图。步骤(4)进一步按照如下步骤4.1)~4.2)进行:
4.1)在绝缘层203的上表面、第一通孔503底部未被绝缘层覆盖而向外露出的N型外延层101上表面、及第二通孔504底部未被绝缘层覆盖而向外露出的P阻挡保护层202上表面进行光刻工艺,包括涂光刻胶、前烤、曝光、烘烤和显影,从而图形化光刻胶层,使光刻胶层上表面形成位置分别与所述第一通孔503和所述第二通孔504对应的开孔,且两个开孔间隔开;在光刻胶层上表面、两个开孔及与第一通孔和第二通孔内制备整层的表面电极层;表面电极层的厚度为制备方法为电子束蒸发、磁控溅射、化学镀或电镀;
4.2)使用剥离的方法去除光刻胶和覆盖在光刻胶上的表面电极层,从而形成两个分离的表面电极部分,其中,第一通孔503内的表面电极与N型外延层101电连接并作为N表面电极205,第二通孔504内的表面电极与P阻挡保护层电连接并作为P表面电极204。
制备例2
下面提供另一种用于制备实施例1的倒装LED芯片的制备例,本制备例与制备例1基本相同,相同之处不再赘述,下面仅对制备例2与制备例1的不同之处进行说明。制备例2和制备例1的不同之处在于步骤(2)不同,制备例2的步骤(2)采用如下步骤2.1B)~2.5B)进行:
2.1B)在P接触金属层201上表面、和未被P接触金属层201叠加而外露的P型外延层103上表面制备整层的P阻挡保护层202,在整层的P阻挡保护层上表面制备整层的刻蚀掩膜层206,P阻挡保护层202的厚度为刻蚀掩膜层206的材质可由SiO2、Cr、Ni、Al中的一种或多种组成,刻蚀掩膜层的厚度为制备方法为电子束蒸发或磁控溅射;
2.2B)在整层的刻蚀掩膜层206上表面进行光刻工艺,包括涂光刻胶、前烤、曝光、显影和后烤这五个工序,从而图形化光刻胶层,在光刻胶层上表面形成一位置与P接触金属层上表面的通孔501位置相对应的通孔,同时还使得位于靠近刻蚀掩膜层边缘的上表面的光刻胶被去除;
2.3B)以图形化的光刻胶层为掩膜,使用腐蚀工艺去除未被光刻胶覆盖的刻蚀掩膜层部分,从而形成图形化的刻蚀掩膜层206,然后去除残留的光刻胶;
2.4B)以图形化的刻蚀掩膜层206为掩膜,进行ICP干法刻蚀,依次刻蚀掉未被刻蚀掩膜层覆盖的P阻挡保护层202部分及相对应的P型外延层103部分、发光层102部分、N型外延层101部分,从而使得依次叠加的P阻挡保护层202、P型外延层103、发光层102、及N型外延层101所构成的叠加结构的边缘呈台阶状,而且,使得与P接触金属层上表面的通孔的位置相对应的部分P型外延层被去除而形成第一凹孔502,该第一凹孔502在刻蚀过程中向下贯穿过发光层102并延伸至N型外延层101。刻蚀后,P阻挡保护层202的下表面边缘与P型外延层103的上表面边缘重合。更佳的,对P型外延层103进行刻蚀时,使P型外延层103的外边缘与P接触金属层201的外边缘的距离大于2μm。图13示出了经该步骤后所获得上表面叠加有刻蚀掩膜层的图形化P阻挡保护层的剖面示意图。
2.5B)使用腐蚀工艺去除残留的刻蚀掩膜层206。
本实用新型的技术方案是在现有技术的基础上进行改进而获得,文中未进行特别说明之处,均为本技术人员根据所掌握的现有技术或公知常识可以理解或知晓的,在此不再赘述。
以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型做任何形式上的限制,故凡未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (8)
1.一种倒装LED芯片,包括外延衬底、P表面电极、N表面电极、叠加于外延衬底上表面的N型外延层、叠加于N型外延层上表面的发光层、叠加于发光层上表面的P型外延层,其特征在于,所述P型外延层其上开设有第一凹孔,且第一凹孔向下贯穿过所述发光层并延伸至所述N型外延层;
在P型外延层上表面叠加有一P接触金属层,且P接触金属层的边缘与P型外延层的边缘之间留有空间,相互叠加的P型外延层和P接触金属层构成第一叠加结构;
所述第一叠加结构其上表面叠加有P阻挡保护层,且P阻挡保护层的下表面覆盖面积与P型外延层的上表面面积一致;
N型外延层、发光层、P型外延层、P接触金属层、及P阻挡保护层依次叠加构成第二叠加结构,所述第二叠加结构其外露的表面设有绝缘层,且和所述第一凹孔的底部位置相对应的绝缘层部分设有第一通孔,在和P阻挡保护层上表面对应的绝缘层部分设有第二通孔;
所述N表面电极通过所述第一通孔与N型外延层电连接,所述P表面电极通过所述第二通孔与P阻挡保护层电连接。
2.根据权利要求1所述的倒装LED芯片,其特征在于,P接触金属层的边缘与P型外延层的边缘的距离大于2μm。
3.根据权利要求1所述的倒装LED芯片,其特征在于,N表面电极的边缘向下延伸至第一通孔的底部与所述N型外延层直接接触以形成电连接。
4.根据权利要求1所述的倒装LED芯片,其特征在于,所述第二叠加结构其边缘呈台阶状。
5.一种LED器件,其特征在于,所述LED器件包括基板、及倒装安装于所述基板上的如权利要求1~4任一项所述的倒装LED芯片,基板上设有互相间隔的P电极和N电极,所述倒装LED芯片其P表面电极和N表面电极分别对应地与基板上的P电极和N电极连接。
6.根据权利要求5所述的LED器件,其特征在于,所述基板其上设有贯穿基板上下表面的第三通孔和第四通孔,所述P电极设于基板上表面且P电极由所述第三通孔延伸至基板下表面;所述N电极设于基板上表面且N电极由所述第四通孔延伸至基板下表面;P电极和N电极二者位于基板上表面的部分分别用于与倒装LED芯片的P表面电极和N表面电极连接,P电极和N电极二者位于基板下表面的部分用于与外接器件连接。
7.一种LED器件,其特征在于,所述LED器件包括基板、及至少一个如权利要求1~4任一项所述的倒装LED芯片,所述基板其表面设有多个基板电极,且相邻基板电极之间间隔布置,所述倒装LED芯片其P表面电极和N表面电极与基板表面的基板电极连接。
8.根据权利要求7所述的LED器件,其特征在于,所述倒装LED芯片其P表面电极和N表面电极分别与基板表面相邻的两个基板电极连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420431124.0U CN204045634U (zh) | 2014-08-01 | 2014-08-01 | 导电导热良好的倒装led芯片、及其led器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420431124.0U CN204045634U (zh) | 2014-08-01 | 2014-08-01 | 导电导热良好的倒装led芯片、及其led器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204045634U true CN204045634U (zh) | 2014-12-24 |
Family
ID=52246268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420431124.0U Active CN204045634U (zh) | 2014-08-01 | 2014-08-01 | 导电导热良好的倒装led芯片、及其led器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204045634U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216516A (zh) * | 2017-06-30 | 2019-01-15 | 英属开曼群岛商錼创科技股份有限公司 | 微型发光二极管及显示面板 |
CN110534623A (zh) * | 2019-09-03 | 2019-12-03 | 厦门乾照光电股份有限公司 | Led芯片及其制作方法 |
-
2014
- 2014-08-01 CN CN201420431124.0U patent/CN204045634U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216516A (zh) * | 2017-06-30 | 2019-01-15 | 英属开曼群岛商錼创科技股份有限公司 | 微型发光二极管及显示面板 |
CN110534623A (zh) * | 2019-09-03 | 2019-12-03 | 厦门乾照光电股份有限公司 | Led芯片及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104134734A (zh) | 一种出光效率高的倒装led芯片、及其led器件和制备方法 | |
CN104505446B (zh) | 出光效率高散热性能好的倒装led芯片及其制备方法 | |
CN101488547B (zh) | 一种发光二极管芯片结构及其制造方法 | |
CN103682004B (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
CN104143603A (zh) | 导电导热良好的倒装led芯片、及其led器件和制备方法 | |
TW201426969A (zh) | 高壓覆晶led結構及其製造方法 | |
CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
CN107845711A (zh) | 提升电流扩展均匀性的led倒装芯片及其制作方法 | |
CN104409585A (zh) | 一种垂直led结构及其制作方法 | |
CN105742450A (zh) | 照射出特定平面几何图形光斑的led芯片的制备方法及结构 | |
CN105514230A (zh) | GaN基LED垂直芯片结构及其制备方法 | |
CN105449065A (zh) | 一种提高GaAs基发光二极管电流扩展和出光效率的电极制备方法 | |
CN204045634U (zh) | 导电导热良好的倒装led芯片、及其led器件 | |
CN204289502U (zh) | 出光效率高散热性能好的倒装led芯片 | |
CN103094442A (zh) | 一种氮化物发光二极管及其制备方法 | |
CN109244208B (zh) | 一种高压led芯片及其制作方法 | |
CN104617191A (zh) | 一种具有电流阻挡结构的led垂直芯片及其制备方法 | |
CN204102928U (zh) | 一种出光效率高的倒装led芯片、及其led器件 | |
CN105336829B (zh) | 倒装发光二极管结构及其制作方法 | |
CN102522400A (zh) | 一种防静电损伤的垂直发光器件及其制造方法 | |
CN104638085A (zh) | 一种新型倒装芯片及其制作与封装方法 | |
CN105374917A (zh) | 发光二极管及其制作方法 | |
CN103594583A (zh) | 一种倒装发光二极管 | |
CN109638125B (zh) | 一种倒装led芯片及其制作方法 | |
CN103904182A (zh) | 一种衬底图形化的倒装led芯片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: 511458 Nansha District, Guangzhou, South Ring Road, No. 33, No. Patentee after: GUANGDONG APT ELECTRONICS LTD. Address before: 511458 Nansha District, Guangzhou, South Ring Road, No. 33, No. Patentee before: APT (Guangzhou) Electronics Ltd. |