CN116613259A - 一种倒装led芯片及制备方法 - Google Patents
一种倒装led芯片及制备方法 Download PDFInfo
- Publication number
- CN116613259A CN116613259A CN202310890249.3A CN202310890249A CN116613259A CN 116613259 A CN116613259 A CN 116613259A CN 202310890249 A CN202310890249 A CN 202310890249A CN 116613259 A CN116613259 A CN 116613259A
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- flip
- chip
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 282
- 238000001704 evaporation Methods 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000011241 protective layer Substances 0.000 claims abstract description 39
- 230000029087 digestion Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000000903 blocking effect Effects 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000047 product Substances 0.000 claims abstract description 4
- 239000011265 semifinished product Substances 0.000 claims abstract description 4
- 238000007747 plating Methods 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 230000008020 evaporation Effects 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 28
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 239000004408 titanium dioxide Substances 0.000 claims description 11
- 238000007738 vacuum evaporation Methods 0.000 claims description 11
- AZCUJQOIQYJWQJ-UHFFFAOYSA-N oxygen(2-) titanium(4+) trihydrate Chemical compound [O-2].[O-2].[Ti+4].O.O.O AZCUJQOIQYJWQJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910001080 W alloy Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 238000007740 vapor deposition Methods 0.000 abstract description 4
- 230000035882 stress Effects 0.000 description 46
- 239000000463 material Substances 0.000 description 15
- 238000010030 laminating Methods 0.000 description 7
- 238000007872 degassing Methods 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 3
- 238000009833 condensation Methods 0.000 description 3
- 230000005494 condensation Effects 0.000 description 3
- 230000009429 distress Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 201000003042 peeling skin syndrome Diseases 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种倒装LED芯片及制备方法，方法包括提供一衬底，在衬底的上表面生长外延层；在外延层的上表面沉积电流阻挡层以及透明导电层；在透明导电层的上表面分段蒸镀一层第一PD，第一PD依次包括依次层叠的第一反射层、应力消解层及保护层，其中，采用Ag在透明导电层的上表面蒸镀一层第一反射层，并在反射层上蒸镀多层应力消解层；在应力消解层上生长保护层，并在保护层上沉积一层第二反射层，得到第一半成品芯片；对第一半成品芯片进行刻蚀处理暴露第一PD，并在第一PD的上方蒸镀一层第二PD，得到成品倒装LED芯片。本发明能够大幅降低制备成本，在降低成本的同时避免金属膜层翘曲异常的情况，提升倒装LED芯片的可靠性。
Description
技术领域
本发明涉及半导体芯片技术领域，特别涉及一种倒装LED芯片及制备方法。
背景技术
LED芯片是一种固态的半导体器件，LED的心脏是一个半导体的晶片，晶片的一端附在一个支架上，一端是负极，另一端连接电源的正极，使整个晶片被环氧树脂封装起来。
传统倒装LED芯片结构包括外延、电流阻挡层（CBL）、透明导电层（TCL）、电极-1（第一PD）、反射层（PV1）、电极-2（Bonding）等结构；其中第一PD电极结构依次包括粘附层、反射层和保护层；传统电极采用Cr、Ti、Ni等作为粘附层，Al、AlCu等作为反射层，Ni、Ti、Pt、Au等作为保护层。
现有技术当中，传统倒装LED芯片的电极叠层复杂，且采用的材料Au及Pt价格较为的昂贵，而在更换价格低廉的材料时，反射层会产生较大的应力，导致金属膜层翘曲异常，影响倒装LED芯片的质量。
发明内容
基于此，本发明的目的是提供一种倒装LED芯片及制备方法，以至少解决上述现有技术当中的不足。
本发明提供一种倒装LED芯片制备方法，所述方法包括：
提供一衬底，在所述衬底的上表面生长外延层；
在所述外延层的上表面沉积电流阻挡层以及透明导电层；
在所述透明导电层的上表面通过分段蒸镀的方式蒸镀一层第一PD，所述第一PD包括依次层叠的第一反射层、应力消解层及保护层，其中，通过采用Ag在所述透明导电层的上表面蒸镀一层第一反射层，并在所述第一反射层上蒸镀多层应力消解层；
在所述应力消解层上生长所述保护层，并在所述保护层上沉积一层第二反射层，得到第一半成品芯片；
对所述第一半成品芯片进行刻蚀处理暴露所述第一PD，并在所述第一PD的上方蒸镀一层第二PD，得到成品倒装LED芯片。
与现有技术相比，本发明的有益效果是：通过分段蒸镀的方式在透明导电层上蒸镀一层第一反射层，可以有效缓解第一反射层的应力导致金属膜层翘曲异常，而通过采用Ag作为第一反射层的蒸镀材料，可以大幅降低生产成本，并且通过在第一反射层上蒸镀多层应力消解层可以进一步增加应力消解，避免产生翘曲异常的情况，而在应力消解层上生长保护层，可以有效对第一反射层进行保护，有效提升第一反射层的可靠性。
进一步的，所述外延层包括依次层叠的N型半导体层、多量子阱发光层以及P型半导体层；
所述在所述外延层的上表面沉积电流阻挡层以及透明导电层的步骤包括：
对所述外延层进行刻蚀，以裸露出所述N型半导体层；
在所述N型半导体层与所述P型半导体层的上表面均依次沉积电流阻挡层、透明导电层。
进一步的，所述电流阻挡层为二氧化硅、氧化铝、二氧化钛或五氧化三钛中的一种或多种制成。
进一步的，所述透明导电层为铟锡氧化物或铟锌氧化物中的一种。
进一步的，所述在所述透明导电层的上表面通过分段蒸镀的方式蒸镀一层第一PD的步骤包括：
在所述透明导电层上蒸镀第一P金属电极，并在所述外延层上表面蒸镀第一N金属电极。
进一步的，所述应力消解层采用镍或钛制成，其中，通过采用真空蒸镀的方式在所述第一反射层的上表面蒸镀多层所述应力消解层，所述蒸镀的功率为1000W-2500W，镀率为1 Å/s -5 Å/s，抽真空时间为40min-60min，真空度为1.0E-7Torr至1.5E-6Torr，所述应力消解层的厚度为100Å-1000Å。
进一步的，所述保护层为钛、镍、铬、钨或钨合金中的一种或多种制成，所述保护层的厚度为0.3μm-5μm。
进一步的，所述第二反射层包括依次交替层叠若干次的二氧化硅层及二氧化钛层镀膜而成或依次交替层叠若干次的二氧化硅层及五氧化三钛层镀膜而成；
所述对所述第一半成品芯片进行刻蚀处理暴露所述第一PD的步骤包括：
采用干法刻蚀对所述第二反射层进行刻蚀，以暴露所述第一PD。
进一步的，所述第二PD包括第二P金属电极以及第二N金属电极，所述第二P金属电极与所述第二N金属电极采用导电金属制成。
本发明还提出一种倒装LED芯片，所述倒装LED芯片根据上述的倒装LED芯片制备方法制备得到。
附图说明
图1为本发明第一实施例中的倒装LED芯片的制备方法的流程图；
图2为本发明第二实施例中的倒装LED芯片的结构示意图；
图3为本发明第二实施例中的第一PD的具体结构示意图。
主要元件符号说明：
10、衬底；
20、N型半导体层；
30、多量子阱发光层；
40、P型半导体层；
50、电流阻挡层；
60、透明导电层；
70、第一PD；71、第一反射层；72、保护层；
80、第二反射层；
90、键合层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1所示为本发明第一实施例中的倒装LED芯片制备方法，所述方法包括步骤S100至步骤S500：
S100，提供一衬底，在所述衬底的上表面生长外延层；
S200，在所述外延层的上表面沉积电流阻挡层以及透明导电层；
具体的，所述外延层包括依次层叠的N型半导体层、多量子阱发光层以及P型半导体层；
需要指出的是，所述步骤S200具体包括步骤S201至步骤S202：
S201，对所述外延层进行刻蚀，以裸露出所述N型半导体层；在本步骤中，采用ICP等离子体刻蚀对外延层进行刻蚀，可以将外延层中的N型半导体层裸露出来。
S202，在所述N型半导体层与所述P型半导体层的上表面均依次沉积电流阻挡层、透明导电层；在本步骤中，通过采用化学气相沉积的方式在N型半导体层以及P型半导体层上均以此沉积电流阻挡层、透明导电层；
值得说明的是，电流阻挡层为二氧化硅、氧化铝、二氧化钛或五氧化三钛中的一种或多种制成，需要指出的是，二氧化硅、氧化铝、二氧化钛及五氧化三钛均为透明绝缘材料，在本实施例中，采用二氧化硅作为电流阻挡层的制备材料。
值得说明的是，透明导电层为铟锡氧化物或铟锌氧化物中的一种，需要指出的是，铟锡氧化物及铟锌氧化物均为透明导电材料，在本实施例中，采用氧化铟锡作为透明导电层的制备材料。
S300，在所述透明导电层的上表面通过分段蒸镀的方式蒸镀一层第一PD，所述第一PD包括依次层叠的第一反射层、应力消解层及保护层，其中，通过采用Ag在所述透明导电层的上表面蒸镀一层第一反射层，并在所述第一反射层上蒸镀多层应力消解层；
需要解释的是，分段蒸镀采用Ag在透明导电层的上表面蒸镀一层第一反射层时，在真空条件下，采用电阻、电子束或激光等方式，在本实施例中，采用电子束的方式加热蒸发膜料Ag，使蒸发膜料Ag气化为具有一定能量的气态粒子，气态粒子快速从蒸发源向待镀基板表面输送，并附着在基板表面凝聚成膜，形成Ag膜层，而Ag膜层在基板表面形成张应力，容易导致Ag膜层翘曲异常，为缓解应力导致Ag膜层翘曲异常，第一个可降低Ag蒸发速率，对于那些通过真空蒸发镀膜机镀膜制的薄膜，真空蒸发镀膜机镀制的薄膜，可以把蒸发的速率适当的降低，使靶材成膜没那么快，提高Ag膜层的质量，第二个是延长抽真空的时间因为待镀基板里存有某些气体或水分，除气的目的就是把这些在镀膜前排出，以免降低了真空镀膜机内的真空度，真空度不够高也是会影响膜层的质量；第三个是降低烘烤的温度，虽说烘烤温度高，可以加速除气，但过高的温度也会影响到待镀基板本身的性能，改变了待镀基板自身的性质，在表面应力也就更难以控制了。
值得说明的是，采用分段电子束蒸镀的方式，单段的蒸镀厚度为500 Å，功率为500W，镀率为1 Å/s，采用镀锅时，镀锅的角度为38°，镀锅转速为15圈/min，加热温度为0℃，抽真空时间60min，真空度为1.0E-7Torr。
在本实施例中，应力消解层采用镍或钛制成，镍及钛都为相对负应力金属，能够有效缓解消除应力，其中，通过采用真空蒸镀的方式在第一反射层的上表面蒸镀两层应力消解层，蒸镀的功率为1000W，镀率为1Å/s，采用镀锅时，镀锅的角度为38°，镀锅转速为15圈/min，加热温度为0℃，抽真空时间为60min，真空度为1.0E-7Torr，应力消解层的厚度为100Å。
可以理解的是，通过采用Ag作为第一反射层的材料，可以大幅降低成本，同时有效提高光效，并且通过分段蒸镀以及生长应力消解层的方式消除应力，缓解Ag膜层翘曲异常的问题，提升第一PD的可靠性。并且无需另外增加工序，可快速导入生产并且见效极快。
具体的，在所述步骤S300中的所述在所述透明导电层的上表面通过分段蒸镀的方式蒸镀一层第一PD的步骤包括：
S301，在所述透明导电层上蒸镀第一P金属电极，并在所述外延层上表面蒸镀第一N金属电极，具体的，在外延层上的N型半导体层的上表面蒸镀第一N金属电极。需要解释的是，在本步骤中，第一P金属电极与第一N金属电极组成第一PD，并且第一P金属电极与第一N金属电极的投影与电流阻挡层的投影不完全重合，且第一P金属电极与第一N金属电极分别与P型半导体层、N型半导体层电连接。
S400，在所述应力消解层上生长所述保护层，并在所述保护层上沉积一层第二反射层，得到第一半成品芯片；
需要解释的是，第一反射层与保护层组成第一PD，保护层为钛、镍、铬、钨或钨合金中的一种或多种制成，在本实施例中，保护层采用钛制成，保护层的厚度为0.3μm。而第二反射层包括依次交替层叠若干次的二氧化硅层及二氧化钛层镀膜而成或依次交替层叠若干次的二氧化硅层及五氧化三钛层镀膜而成，在本实施例中，采用二氧化硅层及二氧化钛层交替镀膜两次制备第二反射层。
S500，对所述第一半成品芯片进行刻蚀处理暴露所述第一PD，并在所述第一PD的上方蒸镀一层第二PD，得到成品倒装LED芯片。
需要解释的是，采用干法刻蚀对第二反射层进行刻蚀处理，以暴露第一PD，也就是将第一P金属电极与第一N金属电极暴露出来，然后再在第一P金属电极与第一N金属电极上方蒸镀形成第二PD，其中第二PD包括第二P金属电极和第二N金属电极，且第二P金属电极与第二N金属电极均采用导电金属制成，其用于导电及回流焊接。
综上，本发明上述实施例当中的倒装LED芯片制备方法，通过分段蒸镀的方式在透明导电层上蒸镀一层第一反射层，可以有效缓解第一反射层的应力导致金属膜层翘曲异常，而通过采用Ag作为第一反射层的蒸镀材料，可以大幅降低生产成本，并且通过在第一反射层上蒸镀多层应力消解层可以进一步增加应力消解，避免产生翘曲异常的情况，而在应力消解层上生长保护层，可以有效对第一反射层进行保护，有效提升第一反射层的可靠性。
实施例二
本发明第二实施例中的倒装LED芯片制备方法与第一实施例当中的倒装LED芯片制备方法的不同之处在于：
在步骤S300中，在所述透明导电层的上表面蒸镀一层第一PD，所述第一PD依次包括依次层叠的第一反射层及保护层，其中，通过分段蒸镀的方式采用Ag在所述透明导电层的上表面蒸镀一层第一反射层，并在所述反射层上蒸镀多层应力消解层；
需要解释的是，分段蒸镀采用Ag在透明导电层的上表面蒸镀一层第一反射层时，在真空条件下，采用电阻、电子束或激光等方式，在本实施例中，采用电子束的方式加热蒸发膜料Ag，使蒸发膜料Ag气化为具有一定能量的气态粒子，气态粒子快速从蒸发源向待镀基板表面输送，并附着在基板表面凝聚成膜，形成Ag膜层，而Ag膜层在基板表面形成张应力，容易导致Ag膜层翘曲异常，为缓解应力导致Ag膜层翘曲异常，第一个可降低Ag蒸发速率，对于那些通过真空蒸发镀膜机镀膜制的薄膜，真空蒸发镀膜机镀制的薄膜，可以把蒸发的速率适当的降低，使靶材成膜没那么快，提高Ag膜层的质量，第二个是延长抽真空的时间因为待镀基板里存有某些气体或水分，除气的目的就是把这些在镀膜前排出，以免降低了真空镀膜机内的真空度，真空度不够高也是会影响膜层的质量；第三个是降低烘烤的温度，虽说烘烤温度高，可以加速除气，但过高的温度也会影响到待镀基板本身的性能，改变了待镀基板自身的性质，在表面应力也就更难以控制了。
值得说明的是，采用分段电子束蒸镀的方式，单段的蒸镀厚度为1000 Å，功率为2000W，镀率为5 Å/s，采用镀锅时，镀锅的角度为48°，镀锅转速为5圈/min，加热温度为0℃，抽真空时间45min，真空度为1.5E-6Torr。
在本实施例中，应力消解层采用镍或钛制成，镍及钛都为相对负应力金属，能够有效缓解消除应力，其中，通过采用真空蒸镀的方式在第一反射层的上表面蒸镀两层应力消解层，蒸镀的功率为2500W，镀率为5Å/s，采用镀锅时，镀锅的角度为48°，镀锅转速为5圈/min，加热温度为0℃，抽真空时间为45min，真空度为1.5E-6 Torr，应力消解层的厚度为1000Å。
在步骤S400中，在所述应力消解层上生长所述保护层，并在所述保护层上沉积一层第二反射层，得到第一半成品芯片；
需要解释的是，第一反射层与保护层组成第一PD，保护层为钛、镍、铬、钨或钨合金中的一种或多种制成，在本实施例中，保护层采用钨合金制成，保护层的厚度为0.5μm。而第二反射层包括依次交替层叠若干次的二氧化硅层及二氧化钛层镀膜而成或依次交替层叠若干次的二氧化硅层及五氧化三钛层镀膜而成，在本实施例中，采用二氧化硅层及五氧化三钛层交替镀膜两次制备第一反射层。
综上，本发明第二实施例中的倒装LED芯片制备方法与第一实施例的不同之处产生的效果在于：Ag膜层的应力处在可接受范围内，因此在本实施例中，可以有效避免产生翘曲异常的情况。
实施例三
本发明第三实施例中的倒装LED芯片制备方法与上述实施例当中的倒装LED芯片制备方法的不同之处在于：
在步骤S300中，在所述透明导电层的上表面蒸镀一层第一PD，所述第一PD依次包括依次层叠的第一反射层及保护层，其中，通过分段蒸镀的方式采用Ag在所述透明导电层的上表面蒸镀一层第一反射层，并在所述反射层上蒸镀多层应力消解层；
需要解释的是，分段蒸镀采用Ag在透明导电层的上表面蒸镀一层第一反射层时，在真空条件下，采用电阻、电子束或激光等方式，在本实施例中，采用电子束的方式加热蒸发膜料Ag，使蒸发膜料Ag气化为具有一定能量的气态粒子，气态粒子快速从蒸发源向待镀基板表面输送，并附着在基板表面凝聚成膜，形成Ag膜层，而Ag膜层在基板表面形成张应力，容易导致Ag膜层翘曲异常，为缓解应力导致Ag膜层翘曲异常，第一个可降低Ag蒸发速率，对于那些通过真空蒸发镀膜机镀膜制的薄膜，真空蒸发镀膜机镀制的薄膜，可以把蒸发的速率适当的降低，使靶材成膜没那么快，提高Ag膜层的质量，第二个是延长抽真空的时间因为待镀基板里存有某些气体或水分，除气的目的就是把这些在镀膜前排出，以免降低了真空镀膜机内的真空度，真空度不够高也是会影响膜层的质量；第三个是降低烘烤的温度，虽说烘烤温度高，可以加速除气，但过高的温度也会影响到待镀基板本身的性能，改变了待镀基板自身的性质，在表面应力也就更难以控制了。
值得说明的是，采用分段电子束蒸镀的方式，单段的蒸镀厚度为750 Å，功率为1200W，镀率为3 Å/s，采用镀锅时，镀锅的角度为42°，镀锅转速为10圈/min，加热温度为0℃，抽真空时间50min，真空度为1.3E-6 Torr。
在本实施例中，应力消解层采用镍或钛制成，镍及钛都为相对负应力金属，能够有效缓解消除应力，其中，通过采用真空蒸镀的方式在第一反射层的上表面蒸镀两层应力消解层，蒸镀的功率为2000W，镀率为3Å/s，采用镀锅时，镀锅的角度为42°，镀锅转速为10圈/min，加热温度为0℃，抽真空时间为50min，真空度为1.3E-6 Torr，应力消解层的厚度为500Å。
在步骤S400中，在所述应力消解层上生长所述保护层，并在所述保护层上沉积一层第二反射层，得到第一半成品芯片；
需要解释的是，第一反射层与保护层组成第一PD，保护层为钛、镍、铬、钨或钨合金中的一种或多种制成，在本实施例中，保护层采用镍制成，保护层的厚度为0.4μm。而第二反射层包括依次交替层叠若干次的二氧化硅层及二氧化钛层或五氧化三钛镀膜而成，在本实施例中，采用二氧化硅层及二氧化钛层交替镀膜两次制备第一反射层。
综上，本发明第三实施例中的倒装LED芯片制备方法与上述实施例的不同之处产生的效果在于：本实施例中，产生的Ag膜层的应力为90dyne/cm2，同样不会产生较大的金属翘曲的情况，使得倒装LED芯片的在降低制备成本的前提下，其质量还能够保证。
值得说明的是，上述三个实施例中制备出来的倒装LED芯片，其产生的应力如表1所示：
表1
可以理解的是，其中推力结果越大，Ag膜层的粘合更好，使得应力更小，从而能够有效避免金属翘曲的情况。
请参阅图2和图3，本发明还提出一种倒装LED芯片，通过上述实施例中的倒装LED芯片制备方法制备而成。
所述倒装LED芯片包括衬底10，依次层叠在衬底10上的N型半导体层20、多量子阱发光层30以及P型半导体层40，在所述P型半导体层40上设有一层电流阻挡层50，所述电流阻挡层50上设有一层透明导电层60，在所述透明导电层60上设有第一PD70，所述第一PD70包括第一反射层71及保护层72，所述透明导电层60上设有第二反射层80，所述第二反射层80上设有键合层90。
值得说明的是，对衬底的上表面做PSS处理后，再生长N型半导体层。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装LED芯片制备方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底的上表面生长外延层；
在所述外延层的上表面沉积电流阻挡层以及透明导电层；
在所述透明导电层的上表面通过分段蒸镀的方式蒸镀一层第一PD，所述第一PD包括依次层叠的第一反射层、应力消解层及保护层，其中，通过采用Ag在所述透明导电层的上表面蒸镀一层第一反射层，并在所述第一反射层上蒸镀多层应力消解层；
在所述应力消解层上生长所述保护层，并在所述保护层上沉积一层第二反射层，得到第一半成品芯片；
对所述第一半成品芯片进行刻蚀处理暴露所述第一PD，并在所述第一PD的上方蒸镀一层第二PD，得到成品倒装LED芯片。
2.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述外延层包括依次层叠的N型半导体层、多量子阱发光层以及P型半导体层；
所述在所述外延层的上表面沉积电流阻挡层以及透明导电层的步骤包括：
对所述外延层进行刻蚀，以裸露出所述N型半导体层；
在所述N型半导体层与所述P型半导体层的上表面均依次沉积电流阻挡层、透明导电层。
3.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述电流阻挡层为二氧化硅、氧化铝、二氧化钛或五氧化三钛中的一种或多种制成。
4.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述透明导电层为铟锡氧化物或铟锌氧化物中的一种。
5.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述在所述透明导电层的上表面通过分段蒸镀的方式蒸镀一层第一PD的步骤包括：
在所述透明导电层上蒸镀第一P金属电极，并在所述外延层上表面蒸镀第一N金属电极。
6.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述应力消解层采用镍或钛制成，其中，通过采用真空蒸镀的方式在所述第一反射层的上表面蒸镀多层所述应力消解层，所述蒸镀的功率为1000W-2500W，镀率为1 Å/s -5 Å/s，抽真空时间为40min-60min，真空度为1.0E-7Torr至1.5E-6Torr，所述应力消解层的厚度为100Å-1000Å。
7.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述保护层为钛、镍、铬、钨或钨合金中的一种或多种制成，所述保护层的厚度为0.3μm-5μm。
8.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述第二反射层包括依次交替层叠若干次的二氧化硅层及二氧化钛层镀膜而成或依次交替层叠若干次的二氧化硅层及五氧化三钛层镀膜而成；
所述对所述第一半成品芯片进行刻蚀处理暴露所述第一PD的步骤包括：
采用干法刻蚀对所述第二反射层进行刻蚀，以暴露所述第一PD。
9.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述第二PD包括第二P金属电极以及第二N金属电极，所述第二P金属电极与所述第二N金属电极采用导电金属制成。
10.一种倒装LED芯片，其特征在于，所述倒装LED芯片根据权利要求1~9任一项所述的倒装LED芯片制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310890249.3A CN116613259A (zh) | 2023-07-20 | 2023-07-20 | 一种倒装led芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310890249.3A CN116613259A (zh) | 2023-07-20 | 2023-07-20 | 一种倒装led芯片及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116613259A true CN116613259A (zh) | 2023-08-18 |
Family
ID=87683976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310890249.3A Pending CN116613259A (zh) | 2023-07-20 | 2023-07-20 | 一种倒装led芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116613259A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117174798A (zh) * | 2023-11-03 | 2023-12-05 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN118064833A (zh) * | 2024-04-16 | 2024-05-24 | 杭州美迪凯光电科技股份有限公司 | 一种异方性导电膜镀膜结构及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102953032A (zh) * | 2012-10-20 | 2013-03-06 | 浙江笙富精密科技有限公司 | 一种真空蒸镀银膜的方法及设备 |
| CN105047774A (zh) * | 2015-07-06 | 2015-11-11 | 天津宝坻紫荆科技有限公司 | 一种复合反射层及半导体发光器件 |
| CN106634956A (zh) * | 2016-11-28 | 2017-05-10 | 陕西师范大学 | 一种提高红色荧光粉发光效率的方法 |
| CN107863434A (zh) * | 2017-11-13 | 2018-03-30 | 佛山市国星半导体技术有限公司 | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 |
| CN115548190A (zh) * | 2022-10-27 | 2022-12-30 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN115832129A (zh) * | 2023-02-22 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种倒装led芯片制备方法 |
| CN115863514A (zh) * | 2023-03-03 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种垂直led芯片及其制备方法 |
| CN218887216U (zh) * | 2022-10-14 | 2023-04-18 | 福建兆元光电有限公司 | 一种车灯led芯片的电极结构 |
| CN116387428A (zh) * | 2023-06-02 | 2023-07-04 | 江西兆驰半导体有限公司 | 一种led芯片制备方法 |
-
2023
- 2023-07-20 CN CN202310890249.3A patent/CN116613259A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102953032A (zh) * | 2012-10-20 | 2013-03-06 | 浙江笙富精密科技有限公司 | 一种真空蒸镀银膜的方法及设备 |
| CN105047774A (zh) * | 2015-07-06 | 2015-11-11 | 天津宝坻紫荆科技有限公司 | 一种复合反射层及半导体发光器件 |
| CN106634956A (zh) * | 2016-11-28 | 2017-05-10 | 陕西师范大学 | 一种提高红色荧光粉发光效率的方法 |
| CN107863434A (zh) * | 2017-11-13 | 2018-03-30 | 佛山市国星半导体技术有限公司 | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 |
| CN218887216U (zh) * | 2022-10-14 | 2023-04-18 | 福建兆元光电有限公司 | 一种车灯led芯片的电极结构 |
| CN115548190A (zh) * | 2022-10-27 | 2022-12-30 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN115832129A (zh) * | 2023-02-22 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种倒装led芯片制备方法 |
| CN115863514A (zh) * | 2023-03-03 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种垂直led芯片及其制备方法 |
| CN116387428A (zh) * | 2023-06-02 | 2023-07-04 | 江西兆驰半导体有限公司 | 一种led芯片制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117174798A (zh) * | 2023-11-03 | 2023-12-05 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN117174798B (zh) * | 2023-11-03 | 2024-02-09 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN118064833A (zh) * | 2024-04-16 | 2024-05-24 | 杭州美迪凯光电科技股份有限公司 | 一种异方性导电膜镀膜结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116613259A (zh) | 一种倒装led芯片及制备方法 | |
| JP3792281B2 (ja) | 太陽電池 | |
| KR101463469B1 (ko) | 전자 부품을 제조하기 위한 방법 및 전자 부품 | |
| JP6550042B2 (ja) | 太陽電池モジュールおよびその製造方法 | |
| CN100483755C (zh) | 大功率led倒装芯片及其制作方法 | |
| CN106876548B (zh) | Led反射电极及其制作方法 | |
| CN109326700B (zh) | 一种GaN基LED电极结构及其制作方法 | |
| US20120037225A1 (en) | Solar cell and method of fabricating the same | |
| WO2013118210A1 (ja) | 有機ｅｌ素子の製造方法および有機ｅｌ素子 | |
| CN115863514B (zh) | 一种垂直led芯片及其制备方法 | |
| CN111769190B (zh) | 倒装发光二极管芯片及其制作方法 | |
| US20180033904A1 (en) | Solar cell, method for manufacturing same, and solar cell module | |
| FI122622B (fi) | Valoa emittoiva puolijohdelaite ja valmistusmenetelmä | |
| JPWO2014097741A1 (ja) | 太陽電池およびその製造方法、ならびに太陽電池モジュール | |
| JP2011003895A (ja) | 薄膜太陽電池およびその製造方法 | |
| CN102082216A (zh) | 一种发光二极管芯片及其制造方法 | |
| JPWO2013099084A1 (ja) | 有機ｅｌ素子の製造方法 | |
| JP2013175653A (ja) | 化合物太陽電池の製法 | |
| KR20120044779A (ko) | 태양 전지 및 태양 전지의 제조 방법 | |
| CN111769165A (zh) | 一种柔性cigs太阳能电池的电极及制作方法 | |
| CN116288206A (zh) | 一种磁控共溅射制备Au-Sn合金焊料的方法 | |
| US12015104B2 (en) | Composite reflective structure and light-emitting diode chip and light-emitting diode device including the same | |
| TW200414560A (en) | Light emitting diode having anti-reflection layer and method making of the same | |
| JP5987127B1 (ja) | 光発電素子及びその製造方法 | |
| JP2015528186A (ja) | Ｏｌｅｄ用透明被支持電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230818 |