CN117174798A - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN117174798A CN117174798A CN202311457075.8A CN202311457075A CN117174798A CN 117174798 A CN117174798 A CN 117174798A CN 202311457075 A CN202311457075 A CN 202311457075A CN 117174798 A CN117174798 A CN 117174798A
- Authority
- CN
- China
- Prior art keywords
- layer
- thickness
- current blocking
- type semiconductor
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000000903 blocking effect Effects 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 36
- 238000007747 plating Methods 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 60
- 238000007254 oxidation reaction Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 6
- 239000010931 gold Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 gold-aluminum Chemical compound 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片及其制备方法，涉及半导体器件技术领域，该制备方法包括：提供一外延片，外延片包括P型半导体层；在P型半导体层的表面镀Al金属膜，以得到层叠于P型半导体层之上的反射层；将外延片放置于高温环境中，通入氧气等离子体对反射层进行氧化处理，以使反射层的表面氧化生成氧化层；依次循环在氧化层的表面镀Al金属膜与氧化处理多次，多层氧化层层叠构成包裹于反射层的电流阻挡层，以得到高反射电流阻挡层。本发明旨在通过制作既有光线反射功能又有电流阻挡功能的高反射电流阻挡层，其整体位于透明导电层之下，杜绝了与金属Au之间的互溶，极大的提升了芯片的可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种LED芯片及其制备方法。
背景技术
目前市场上的照明灯具，用的主流芯片还是正装LED芯片，通过打线方式实现电源连接。其结构由外延和芯片结构组成，外延一般包含衬底、N型半导体、量子阱、P型半导体；芯片结构从下往上依次为电流阻挡层、透明导电层、N型和P型电极、钝化层。
电极结构一般由接触层、反射层、包覆层和焊线层组成，反射层一般为金属Al，焊线层一般为金属Au，利用焊线层Au打线，实现电性连接，且包覆层一般由Ti、Ni和Pt金属叠加组成。
然而，在高温大电流情况下，焊线层的金和反射层的铝会沿着与透明导电层形成的界面进行扩散，导致了金铝互溶而生成中间相产物，此产物的导电性极差从而导致LED芯片电压飙升而失效。
发明内容
针对现有技术的不足，本发明的目的在于提供一种LED芯片及其制备方法，以解决现有技术中电极结构中焊线层的金元素与反射层的铝元素会同时沿着与透明导电层形成的界面扩散，金铝互溶生成中间相产物，导电性变差导致LED芯片的电压飙升而失效的技术问题。
本发明的第一方面在于提供一种LED芯片的制备方法，所述制备方法包括：
提供一外延片，所述外延片包括P型半导体层；
在所述P型半导体层的表面镀第一厚度的Al金属膜，以得到层叠于所述P型半导体层之上的反射层；
将所述外延片放置于预设温度中，通入氧气等离子体对所述反射层进行氧化处理，以使反射层的表面氧化生成第二厚度的氧化层；
依次循环在所述氧化层的表面镀第三厚度的Al金属膜与氧化处理多次，多层所述氧化层层叠构成包裹于所述反射层的电流阻挡层，以得到高反射电流阻挡层；
其中，所述高反射电流阻挡层包括所述反射层与所述电流阻挡层，所述反射层层叠于所述P型半导体层之上，所述电流阻挡层层叠于所述P型半导体层之上且将所述反射层包裹。
根据上述技术方案的一方面，对反射层进行氧化处理时，预设温度为500℃-600℃，氧流量为20sccm-80sccm，电极功率为120W-160W，氧化时间为180s-300s。
根据上述技术方案的一方面，所述第一厚度大于所述第二厚度，所述第二厚度等于所述第三厚度，或者所述第二厚度大于所述第三厚度。
根据上述技术方案的一方面，所述第一厚度为800Å-1500Å，所述第二厚度与所述第三厚度均为200Å-600Å。
根据上述技术方案的一方面，所述电流阻挡层的厚度为1500Å-4000Å。
根据上述技术方案的一方面，依次循环在所述氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为4次-10次。
根据上述技术方案的一方面，将所述外延片放置于预设温度中，通入氧气等离子体对所述反射层进行氧化处理，以使反射层的表面氧化生成第二厚度的氧化层的步骤，具体包括：
以第一温度、第一氧流量、第一电极功率、第一氧化时间对所述反射层进行第一氧化处理x次；
以第二温度、第二氧流量、第二电极功率、第二氧化时间对所述反射层进行第二氧化处理y次；
以第三温度、第三氧流量、第三电极功率、第三氧化时间对所述反射层进行第三氧化处理z次，在所述反射层的表面生成第二厚度的氧化层；
其中，第一温度、第二温度与第三温度分别为500℃、550℃与600℃，第一氧流量、第二氧流量与第三氧流量分别为70sccm、50sccm与30sccm，第一电极功率、第二电极功率与第三电极功率分别为160W、140W与120W，第一氧化时间、第二氧化时间与第三氧化时间分别为200s、240s与280s。
本发明的另一方面在于提供一种LED芯片，采用上述技术方案当中所述的制备方法制备，所述LED芯片包括衬底、层叠于所述衬底之上的外延层，及设于所述外延层之上的芯片结构；
所述外延层包括依次层叠的N型半导体层、量子阱层、P型半导体层，所述芯片结构包括高反射电流阻挡层、透明导电层、电极层与钝化层；
其中，所述高反射电流阻挡层包括反射层与电流阻挡层，所述反射层层叠于所述P型半导体层之上，所述电流阻挡层层叠于所述P型半导体层之上且将所述反射层包裹。
根据上述技术方案的一方面，所述反射层的厚度为800Å-1500Å，所述电流阻挡层的厚度为1500Å-4000Å。
根据上述技术方案的一方面，所述LED芯片还包括层叠于所述P型半导体层之上且将所述高反射电流阻挡层包裹的透明层，以及电极层，所述电极层包括层叠于所述N型半导体层之上的N型电极、层叠于所述透明导电层之上的P型电极；
其中，所述N型电极与所述P型电极均包括依次层叠的接触层与焊线层，所述接触层的厚度为10Å-300Å，所述焊线层的厚度为7000Å-30000Å。
与现有技术相比，采用本发明所示的LED芯片及其制备方法，有益效果在于：
通过在外延片的P型半导体层之上镀第一厚度的Al金属膜，形成层叠于P型半导体层之上的反射层，将外延片放置于高温有氧环境中，并通入氧气等离子体对反射层进行氧化处理，反射层之上形成氧化层，然后循环镀膜与氧化处理多次，得到沉积于反射层上的多层的氧化层，多层氧化层构成电流阻挡层，从而得到层叠于P型半导体层之上既有光线反射功能又有电流阻挡功能的高反射电流阻挡层，该高反射电流阻挡层的设置，其整体位于透明导电层之下，杜绝了与金属Au之间的互溶，极大的提升了芯片的可靠性，也正是因为如此，不再需要贵金属Pt来包覆金属Al，从而简化了电极结构，降低了芯片的制作成本。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明一实施例中LED芯片制备方法的制备流程图。
图2为本发明一实施例中LED芯片的结构示意图。
附图元器件符号说明：
衬底10、N型半导体层20、量子阱层30、P型半导体层40、高反射电流阻挡层50、反射层51、电流阻挡层52、透明导电层60、N型电极71、P型电极72。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明的第一方面在于提供一种LED芯片的制备方法，所述制备方法包括：
提供一外延片，所述外延片包括P型半导体层；
在所述P型半导体层的表面镀第一厚度的Al金属膜，以得到层叠于所述P型半导体层之上的反射层；
将所述外延片放置于预设温度中，通入氧气等离子体对所述反射层进行氧化处理，以使反射层的表面氧化生成第二厚度的氧化层；
依次循环在所述氧化层的表面镀第三厚度的Al金属膜与氧化处理多次，多层所述氧化层层叠构成包裹于所述反射层的电流阻挡层，以得到高反射电流阻挡层；
其中，所述高反射电流阻挡层包括所述反射层与所述电流阻挡层，所述反射层层叠于所述P型半导体层之上，所述电流阻挡层层叠于所述P型半导体层之上且将所述反射层包裹。
进一步地，对反射层进行氧化处理时，预设温度为500℃-600℃，氧流量为20sccm-80sccm，电极功率为120W-160W，氧化时间为180s-300s。
进一步地，所述第一厚度大于所述第二厚度，所述第二厚度等于所述第三厚度，或者所述第二厚度大于所述第三厚度。
进一步地，所述第一厚度为800Å-1500Å，所述第二厚度与所述第三厚度均为200Å-600Å。
进一步地，所述电流阻挡层的厚度为1500Å-4000Å。
进一步地，依次循环在所述氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为4次-10次。
进一步地，将所述外延片放置于预设温度中，通入氧气等离子体对所述反射层进行氧化处理，以使反射层的表面氧化生成第二厚度的氧化层的步骤，具体包括：
以第一温度、第一氧流量、第一电极功率、第一氧化时间对所述反射层进行第一氧化处理x次；
以第二温度、第二氧流量、第二电极功率、第二氧化时间对所述反射层进行第二氧化处理y次；
以第三温度、第三氧流量、第三电极功率、第三氧化时间对所述反射层进行第三氧化处理z次，在所述反射层的表面生成第二厚度的氧化层；
其中，第一温度、第二温度与第三温度分别为500℃、550℃与600℃，第一氧流量、第二氧流量与第三氧流量分别为70sccm、50sccm与30sccm，第一电极功率、第二电极功率与第三电极功率分别为160W、140W与120W，第一氧化时间、第二氧化时间与第三氧化时间分别为200s、240s与280s。
本发明的第二方面在于提供一种LED芯片，采用上述技术方案当中所述的制备方法制备，所述LED芯片包括衬底、层叠于所述衬底之上的外延层，及设于所述外延层之上的芯片结构；
所述外延层包括依次层叠的N型半导体层、量子阱层、P型半导体层，所述芯片结构包括高反射电流阻挡层、透明导电层、电极层与钝化层；
其中，所述高反射电流阻挡层包括反射层与电流阻挡层，所述反射层层叠于所述P型半导体层之上，所述电流阻挡层层叠于所述P型半导体层之上且将所述反射层包裹。
进一步地，所述反射层的厚度为800Å-1500Å，所述电流阻挡层的厚度为1500Å-4000Å。
进一步地，所述LED芯片还包括层叠于所述P型半导体层之上且将所述高反射电流阻挡层包裹的透明层，以及电极层，所述电极层包括层叠于所述N型半导体层之上的N型电极、层叠于所述透明导电层之上的P型电极；
其中，所述N型电极与所述P型电极均包括依次层叠的接触层与焊线层，所述接触层的厚度为10Å-300Å，所述焊线层的厚度为7000Å-30000Å。
与现有技术相比，采用本发明所示的LED芯片及其制备方法，有益效果在于：
通过在外延片的P型半导体层之上镀第一厚度的Al金属膜，形成层叠于P型半导体层之上的反射层，将外延片放置于高温有氧环境中，并通入氧气等离子体对反射层进行氧化处理，反射层之上形成氧化层，然后循环镀膜与氧化处理多次，得到沉积于反射层上的多层的氧化层，多层氧化层构成电流阻挡层，从而得到层叠于P型半导体层之上既有光线反射功能又有电流阻挡功能的高反射电流阻挡层，该高反射电流阻挡层的设置，其整体位于透明导电层之下，杜绝了与金属Au之间的互溶，极大的提升了芯片的可靠性，也正是因为如此，不再需要贵金属Pt来包覆金属Al，从而简化了电极结构，降低了芯片的制作成本。
实施例一
请参阅图1，本发明的第一实施例提供了一种LED芯片的制备方法，在本实施例当中，所示制备方法包括步骤S1-S4：
步骤S1，提供一外延片，所述外延片包括P型半导体层。
其中，外延片包括衬底及层叠于衬底之上的外延层，该外延层包括P型半导体层。
具体而言，外延层包括依次层叠于衬底之上的N型半导体层、量子阱层与P型半导体层，N型半导体层之上用于制作N型区域的芯片结构与电极结构，P型半导体层之上用于制作P型区域的芯片结构与电极结构。
步骤S2，在所述P型半导体层的表面镀第一厚度的Al金属膜，以得到层叠于所述P型半导体层之上的反射层。
在本实施例当中，采用光刻技术与金属镀膜设备，在P型半导体层上远离量子阱层的表面镀膜一层用于制作反射层的金属Al材料,得到第一厚度的Al金属膜，该Al金属膜的第一厚度为1400Å，制备出反射层图层，得到反射层，以用于对光线进行反射。
步骤S3，将所述外延片放置于预设温度中，通入氧气等离子体对所述反射层进行氧化处理，以使反射层的表面氧化生成第二厚度的氧化层。
其中，在反射层的表面生成氧化层之前，需要将外延片放置于一预设温度、预设气氛的高温有氧环境中，并向该环境中通入氧气等离子体，采用高温有氧方式对形成于P型半导体层表面的反射层进行氧化处理，以使反射层的表面被氧化形成第二厚度的氧化层，该氧化层具体为Al2O3，即三氧化二铝，为Al的氧化物。
具体而言，反射层的表面被氧化形成Al2O3氧化层，该Al2O3氧化层具有较高的反射率,可以有效的反射光线，且由于其为晶体结构，在常温下不导电，因此能够在一定程度上对电流起到阻挡作用。
在本实施例当中，将所述外延片放置于高温环境中，通入氧气等离子体，进行氧化处理，其中的氧化参数如下：温度550℃、氧气的通入流量的50sccm、反应功率为140W，以及反应时间为240s。
其中，在对反射层进行氧化处理之后，反射层表面的被氧化成厚度为400Å的第一层氧化层。
步骤S4，依次循环在所述氧化层的表面镀第三厚度的Al金属膜与氧化处理多次，多层所述氧化层层叠构成包裹于所述反射层的电流阻挡层，以得到高反射电流阻挡层。
在本实施例当中，依次循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理多次时，Al金属膜的镀膜参数与氧化参数同上，循环次数为4次，即4次在已经形成的氧化层上镀Al金属膜与4次对Al金属膜进行氧化处理的步骤交替执行。
其中，依次循环镀膜与氧化处理的步骤，是为了在反射层以及P型半导体层至少部分表面之上生成多层的氧化层，多层氧化层构成用于对光线反射、对电流进行阻挡的电流阻挡层。
随着氧化得到的Al2O3层数越多，累积的应力也就越大，所以随着氧化的层数越多，需要逐渐提高氧化温度，释放膜层应力，同时降低氧流量，减缓氧化速度，让应力得到充分释放，同时降低氧化功率，进一步降低膜层应力。
在本实施例当中，所示LED芯片的制备方法还包括：
在衬底上进行外延沉积，制作出外延层，所述外延层包括依次层叠的N型半导体层、量子阱层与P型半导体层；
通过光刻和ICP刻蚀，露出N型半导体，即N型半导体层的Mesa台阶，以便于在该Mesa台阶之上制作电极结构。
进一步地，所述LED芯片的制备方法，在P型半导体层之上制作得到高反射电流阻挡层之后的步骤，还包括：
在上述结构上，镀膜透明导电层材料，材料为ITO，厚度为600Å，通过光刻和湿法刻蚀技术，制备出透明导电层；
在上述结构上，通过光刻和金属镀膜设备，制备出电极，电极结构包含接触层和焊线层，接触层为Cr，厚度为50Å，焊线层为Au，厚度17000Å；
在上述结构上，通过PECVD设备沉淀钝化层，材料为SiO2，温度为230℃，厚度为600Å-2500Å。
请参阅图2，根据本实施例当中所示制备方法制备得到的LED芯片，包括衬底10、层叠于所述衬底10之上的外延层，及设于所述外延层之上的芯片结构；
在本实施例当中，所述外延层包括依次层叠的N型半导体层20、量子阱层30、P型半导体层40，所述芯片结构包括高反射电流阻挡层50、透明导电层60、电极层与钝化层；
其中，所述高反射电流阻挡层50包括反射层51与电流阻挡层52，所述反射层51层叠于所述P型半导体层40之上，所述电流阻挡层52层叠于所述P型半导体层40之上且将所述反射层51包裹。所述反射层51的厚度为1400Å，所述电流阻挡层52的厚度为1600Å。
在本实施例当，所述LED芯片还包括层叠于所述P型半导体层40之上且将所述高反射电流阻挡层50包裹的透明导电层60，以及电极层，所述电极层包括层叠于所述N型半导体层20上的N型电极71、层叠于所述透明导电层60之上的P型电极72；
其中，所述N型电极71与所述P型电极72均包括依次层叠的接触层与焊线层，接触层为Cr，厚度为50Å，焊线层为Au，厚度为17000Å。
与现有技术相比，采用本实施例当所示的LED芯片及其制备方法，有益效果在于：
通过在外延片的P型半导体层之上镀第一厚度的Al金属膜，形成层叠于P型半导体层之上的反射层，将外延片放置于高温有氧环境中，并通入氧气等离子体对反射层进行氧化处理，反射层之上形成氧化层，然后循环镀膜与氧化处理多次，得到沉积于反射层上的多层的氧化层，多层氧化层构成电流阻挡层，从而得到层叠于P型半导体层之上既有光线反射功能又有电流阻挡功能的高反射电流阻挡层，该高反射电流阻挡层的设置，其整体位于透明导电层之下，杜绝了与金属Au之间的互溶，极大的提升了芯片的可靠性，也正是因为如此，不再需要贵金属Pt来包覆金属Al，从而简化了电极结构，降低了芯片的制作成本。
实施例二
本发明的第二实施例同样提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为5次。
实施例三
本发明的第三实施例同样提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为6次。
实施例四
本发明的第四实施例同样提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为7次。
实施例五
本发明的第五实施例同样提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为8次。
实施例六
本发明的第六实施例同样提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为9次。
实施例七
本发明的第七实施例同样提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为10次。
实施例八
本实施例的第八实施例提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，所述第二厚度与所述第三厚度均为300Å，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为8次。
实施例九
本实施例的第八实施例提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，所述第二厚度与所述第三厚度均为400Å，循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为6次。
表1为循环在氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数对LED芯片的影响对照表。
其中，氧化层总共2400Å，分8次和6次氧化对芯片的性能影响如下：
结合表1、实施例八与实施例九可知，氧化层的氧化次数越多，其氧化越充分，同时膜层的应力也得到释放，更有利于提升LED芯片的可靠性。
实施例十
本实施例的第十实施例提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本相同，不同之处在于：
在本实施例当中，氧化层的总厚度为1600Å，是分4次氧化而成，氧化参数有2个，如下：
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种LED芯片的制备方法，其特征在于，所述制备方法包括：
提供一外延片，所述外延片包括P型半导体层；
在所述P型半导体层的表面镀第一厚度的Al金属膜，以得到层叠于所述P型半导体层之上的反射层；
将所述外延片放置于预设温度中，通入氧气等离子体对所述反射层进行氧化处理，以使反射层的表面氧化生成第二厚度的氧化层；
依次循环在所述氧化层的表面镀第三厚度的Al金属膜与氧化处理多次，多层所述氧化层层叠构成包裹于所述反射层的电流阻挡层，以得到高反射电流阻挡层；
其中，所述高反射电流阻挡层包括所述反射层与所述电流阻挡层，所述反射层层叠于所述P型半导体层之上，所述电流阻挡层层叠于所述P型半导体层之上且将所述反射层包裹；
对反射层进行氧化处理时，预设温度为500℃-600℃，氧流量为20sccm-80sccm，电极功率为120W-160W，氧化时间为180s-300s。
2.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述第一厚度大于所述第二厚度，所述第二厚度等于所述第三厚度，或者所述第二厚度大于所述第三厚度。
3.根据权利要求2所述的LED芯片的制备方法，其特征在于，所述第一厚度为800Å-1500Å，所述第二厚度与所述第三厚度均为200Å-600Å。
4.根据权利要求3所述的LED芯片的制备方法，其特征在于，所述电流阻挡层的厚度为1500Å-4000Å。
5.根据权利要求1所述的LED芯片的制备方法，其特征在于，依次循环在所述氧化层的表面镀第三厚度的Al金属膜与氧化处理的次数为4次-10次。
6.根据权利要求1所述的LED芯片的制备方法，其特征在于，将所述外延片放置于预设温度中，通入氧气等离子体对所述反射层进行氧化处理，以使反射层的表面氧化生成第二厚度的氧化层的步骤，具体包括：
以第一温度、第一氧流量、第一电极功率、第一氧化时间对所述反射层进行第一氧化处理x次；
以第二温度、第二氧流量、第二电极功率、第二氧化时间对所述反射层进行第二氧化处理y次；
以第三温度、第三氧流量、第三电极功率、第三氧化时间对所述反射层进行第三氧化处理z次，在所述反射层的表面生成第二厚度的氧化层；
其中，第一温度、第二温度与第三温度分别为500℃、550℃与600℃，第一氧流量、第二氧流量与第三氧流量分别为70sccm、50sccm与30sccm，第一电极功率、第二电极功率与第三电极功率分别为160W、140W与120W，第一氧化时间、第二氧化时间与第三氧化时间分别为200s、240s与280s。
7.一种LED芯片，其特征在于，采用权利要求1-6任一项所述的制备方法制备，所述LED芯片包括衬底、层叠于所述衬底之上的外延层，及设于所述外延层之上的芯片结构；
所述外延层包括依次层叠的N型半导体层、量子阱层、P型半导体层，所述芯片结构包括高反射电流阻挡层、透明导电层、电极层与钝化层；
其中，所述高反射电流阻挡层包括反射层与电流阻挡层，所述反射层层叠于所述P型半导体层之上，所述电流阻挡层层叠于所述P型半导体层之上且将所述反射层包裹。
8.根据权利要求7所述的LED芯片，其特征在于，所述反射层的厚度为800Å-1500Å，所述电流阻挡层的厚度为1500Å-4000Å。
9.根据权利要求7所述的LED芯片，其特征在于，所述LED芯片还包括层叠于所述P型半导体层之上且将所述高反射电流阻挡层包裹的透明层，以及电极层，所述电极层包括层叠于所述N型半导体层之上的N型电极、层叠于所述透明导电层之上的P型电极；
其中，所述N型电极与所述P型电极均包括依次层叠的接触层与焊线层，所述接触层的厚度为10Å-300Å，所述焊线层的厚度为7000Å-30000Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311457075.8A CN117174798B (zh) | 2023-11-03 | 2023-11-03 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311457075.8A CN117174798B (zh) | 2023-11-03 | 2023-11-03 | 一种led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117174798A true CN117174798A (zh) | 2023-12-05 |
| CN117174798B CN117174798B (zh) | 2024-02-09 |
Family
ID=88943610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311457075.8A Active CN117174798B (zh) | 2023-11-03 | 2023-11-03 | 一种led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117174798B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090152583A1 (en) * | 2007-12-14 | 2009-06-18 | Chao-Min Chen | Light-emitting diode device and manufacturing method thereof |
| JP2010040649A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| WO2013139251A1 (zh) * | 2012-03-21 | 2013-09-26 | 厦门市三安光电科技有限公司 | 具有反射镜的发光二极管及其制作方法 |
| US20150008475A1 (en) * | 2011-10-24 | 2015-01-08 | Formosa Epitaxy Incorporation | Light emmiting diode chip |
| US20150021653A1 (en) * | 2013-07-19 | 2015-01-22 | Panasonic Corporation | Nitride semiconductor light-emitting element and method for fabricating the same |
| CN108183153A (zh) * | 2017-12-28 | 2018-06-19 | 聚灿光电科技股份有限公司 | Led芯片的制备方法 |
| CN108807614A (zh) * | 2018-07-04 | 2018-11-13 | 佛山市国星半导体技术有限公司 | 一种稳压led芯片及其制作方法 |
| CN108963039A (zh) * | 2018-07-30 | 2018-12-07 | 湘能华磊光电股份有限公司 | 一种led外延结构及其制作方法 |
| CN109378372A (zh) * | 2018-11-22 | 2019-02-22 | 圆融光电科技股份有限公司 | Led芯片结构及其制作方法 |
| CN112117353A (zh) * | 2020-10-09 | 2020-12-22 | 湘能华磊光电股份有限公司 | 一种led芯片及其制作方法 |
| CN116613259A (zh) * | 2023-07-20 | 2023-08-18 | 江西兆驰半导体有限公司 | 一种倒装led芯片及制备方法 |
| US20230282680A1 (en) * | 2022-02-18 | 2023-09-07 | Meta Platforms Technologies, Llc | Light extraction efficiency enhancement using porous gan |
| CN116845152A (zh) * | 2023-07-25 | 2023-10-03 | 江西兆驰半导体有限公司 | 一种led芯片制备方法及led芯片 |
| CN116978990A (zh) * | 2023-09-25 | 2023-10-31 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法、led芯片 |
-
2023
- 2023-11-03 CN CN202311457075.8A patent/CN117174798B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090152583A1 (en) * | 2007-12-14 | 2009-06-18 | Chao-Min Chen | Light-emitting diode device and manufacturing method thereof |
| JP2010040649A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| US20150008475A1 (en) * | 2011-10-24 | 2015-01-08 | Formosa Epitaxy Incorporation | Light emmiting diode chip |
| WO2013139251A1 (zh) * | 2012-03-21 | 2013-09-26 | 厦门市三安光电科技有限公司 | 具有反射镜的发光二极管及其制作方法 |
| US20150021653A1 (en) * | 2013-07-19 | 2015-01-22 | Panasonic Corporation | Nitride semiconductor light-emitting element and method for fabricating the same |
| CN108183153A (zh) * | 2017-12-28 | 2018-06-19 | 聚灿光电科技股份有限公司 | Led芯片的制备方法 |
| CN108807614A (zh) * | 2018-07-04 | 2018-11-13 | 佛山市国星半导体技术有限公司 | 一种稳压led芯片及其制作方法 |
| CN108963039A (zh) * | 2018-07-30 | 2018-12-07 | 湘能华磊光电股份有限公司 | 一种led外延结构及其制作方法 |
| CN109378372A (zh) * | 2018-11-22 | 2019-02-22 | 圆融光电科技股份有限公司 | Led芯片结构及其制作方法 |
| CN112117353A (zh) * | 2020-10-09 | 2020-12-22 | 湘能华磊光电股份有限公司 | 一种led芯片及其制作方法 |
| US20230282680A1 (en) * | 2022-02-18 | 2023-09-07 | Meta Platforms Technologies, Llc | Light extraction efficiency enhancement using porous gan |
| CN116613259A (zh) * | 2023-07-20 | 2023-08-18 | 江西兆驰半导体有限公司 | 一种倒装led芯片及制备方法 |
| CN116845152A (zh) * | 2023-07-25 | 2023-10-03 | 江西兆驰半导体有限公司 | 一种led芯片制备方法及led芯片 |
| CN116978990A (zh) * | 2023-09-25 | 2023-10-31 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法、led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117174798B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103378255B (zh) | 半导体发光元件 | |
| CN1759491B (zh) | 半导体发光元件及其制造方法 | |
| US9099627B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
| JP2014131074A (ja) | Ｌｅｄ用低光学損失電極構造体 | |
| EP2176895A2 (en) | Light emitting device package and method of manufacturing the same | |
| CN108281523A (zh) | 具有电流阻挡层的发光元件 | |
| CN107994046A (zh) | 一种发光二极管芯片阵列、显示面板及其制作方法 | |
| CN105489721B (zh) | 一种含有反射层的led倒装芯片及其制备方法 | |
| TW201220537A (en) | Semiconductor light emitting device and manufacturing method thereof | |
| CN103426990A (zh) | 具有反射电极的发光装置 | |
| CN105489742B (zh) | 一种led倒装芯片及其制备方法 | |
| CN109378372A (zh) | Led芯片结构及其制作方法 | |
| JP2012222046A (ja) | 有機デバイス用電極シート、有機デバイスモジュールおよびその製造方法 | |
| CN105720155B (zh) | 一种发光二极管led及其制作方法 | |
| TW200929758A (en) | Electric excitation surface emitting lasers with transparent electrodes and crack-free AlN/GaN reflector, and the fabrication method thereof | |
| CN100474639C (zh) | 发光器件及其制造方法 | |
| FI122622B (fi) | Valoa emittoiva puolijohdelaite ja valmistusmenetelmä | |
| CN117174798B (zh) | 一种led芯片及其制备方法 | |
| CN109860349A (zh) | 一种led芯片及其制造方法 | |
| CN112420891B (zh) | 发光二极管芯片及其制作方法 | |
| CN111463329B (zh) | 一种led芯片及其制作方法 | |
| CN104112805B (zh) | 一种具有防扩层的发光二极管及其制造方法 | |
| CN110010728A (zh) | 发光二极管芯片的制备方法及发光二极管芯片 | |
| US8390188B2 (en) | Light emitting unit of electroluminescence device capable of increasing aperture rate manufacturing method thereof | |
| CN105261691B (zh) | 发光二极管倒装芯片的制备方法及发光二极管倒装芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |