CN105261691B - 发光二极管倒装芯片的制备方法及发光二极管倒装芯片 - Google Patents

发光二极管倒装芯片的制备方法及发光二极管倒装芯片 Download PDF

Info

Publication number
CN105261691B
CN105261691B CN201510566597.0A CN201510566597A CN105261691B CN 105261691 B CN105261691 B CN 105261691B CN 201510566597 A CN201510566597 A CN 201510566597A CN 105261691 B CN105261691 B CN 105261691B
Authority
CN
China
Prior art keywords
chip
light emitting
emitting diode
layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510566597.0A
Other languages
English (en)
Other versions
CN105261691A (zh
Inventor
徐琦
郑远志
陈向东
康建
梁旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EPITOP PHOTOELECTRIC TECHNOLOGY Co Ltd
Original Assignee
EPITOP PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EPITOP PHOTOELECTRIC TECHNOLOGY Co Ltd filed Critical EPITOP PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority to CN201510566597.0A priority Critical patent/CN105261691B/zh
Publication of CN105261691A publication Critical patent/CN105261691A/zh
Application granted granted Critical
Publication of CN105261691B publication Critical patent/CN105261691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种发光二极管倒装芯片的制备方法及发光二极管倒装芯片。该发光二极管倒装芯片的制备方法包括：在基板上蒸镀反射面层；在反射面层表面蒸镀高反射绝缘薄膜层；在高反射绝缘薄膜层表面蒸镀金属电极，得到发光二极管倒装芯片。本发明提供的发光二极管倒装芯片的制备方法及发光二极管倒装芯片可以提升发光二极管倒装芯片的工艺直通率和光通量。

Description

发光二极管倒装芯片的制备方法及发光二极管倒装芯片
技术领域
本发明涉及氮化镓基发光二极管(Light Emitting Diode，简称LED)制造技术，尤其涉及一种高亮度发光二极管倒装芯片的制备方法及发光二极管倒装芯片。
背景技术
上世纪末，半导体照明开始出现并快速发展，其中一个核心前提是蓝光氮化镓(GaN)基发光材料的生长和器件结构的制备，而未来材料和器件结构技术的水平也终将决定半导体照明技术的高度。
LED倒装芯片，与传统的水平结构芯片或正装芯片相比，传统的水平结构芯片或正装芯片通过金属线键合与基板连接的芯片电气面朝上，而倒装芯片的电气面朝下，相当于将传统的水平结构芯片或正装芯片翻转过来。从制造难度上讲，倒装芯片一般介于水平结构芯片和垂直结构芯片之间，水平结构芯片制造难度最低，其次是倒装芯片，制造难度最大的是垂直结构芯片，其最直接的反映是芯片的良率，芯片越难做良率越低。倒装芯片具有诸多优异性能：1、无需通过蓝宝石散热，散热性能好。倒装芯片由于有源层更贴近基板，缩短了热源到基板的热流路径，倒装芯片具有较低的热阻，这使得倒装芯片从点亮至热稳定的过程中，性能下降幅度很小。2、发光性能方面，倒装芯片在大电流驱动下光效更高；在小电流密度条件下，倒装芯片亮度与水平结构芯片相差不远，均低于垂直结构芯片；然而倒装芯片因为具有多过孔、银发射镜等的设计，使得其拥有优越的电流扩展性能和欧姆接触性能，倒装芯片压降一般较水平结构芯片和垂直结构芯片低，这使得倒装芯片在大电流驱动下十分有优势，表现为更高光效。3、在大功率条件下，倒装芯片相较传统的水平结构芯片或正装芯片更具安全性与可靠性。在LED器件中，尤其是大功率带透镜(Lens)的封装形式中(传统带保护壳的防流明结构除外)，超过一半的死灯现象都与金线的损伤有关，倒装芯片可以做成免金线封装，这就 从源头上大大降低了器件死灯的概率。4、尺寸可以做到更小，降低产品维护成本，光学更容易匹配；同时也为后续封装工艺发展打下基础；目前中小尺寸的倒装芯片也开始得到重视和开发。
然而，现有的倒装芯片的工艺直通率和光通量有待提高。
发明内容
本发明提供一种发光二极管倒装芯片的制备方法及发光二极管倒装芯片，用以提升发光二极管倒装芯片的工艺直通率和光通量。
本发明一方面，提供一种发光二极管倒装芯片的制备方法，包括：
在基板上蒸镀反射面层；在反射面层表面蒸镀高反射绝缘薄膜层；在高反射绝缘薄膜层表面蒸镀金属电极，得到发光二极管倒装芯片。
如上的方法，高反射绝缘薄膜层由至少两种绝缘材料交替堆叠构成，绝缘材料的折射率的差值大于0.5。
如上的方法，高反射绝缘薄膜层的制备温度大于等于300℃。
如上的方法，高反射绝缘薄膜层还包括第一高致密绝缘薄膜层，在反射面层表面蒸镀高反射绝缘薄膜层之前，还包括：
在反射面层表面沉积第一高致密绝缘薄膜层；
在反射面层表面蒸镀高反射绝缘薄膜层，包括：
在第一高致密绝缘薄膜层表面蒸镀高反射绝缘薄膜层。
如上的方法，第一高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以及Ti3O5中的任一种。
如上的方法，高反射绝缘薄膜层与第一高致密绝缘薄膜层的热膨胀系数的比值在0.9-1.1之间，第一高致密绝缘薄膜层与反射面层的热膨胀系数的比值在0.9-1.1之间。
如上的方法，高反射绝缘薄膜层还包括第二高致密绝缘薄膜层，在反射面层表面蒸镀高反射绝缘薄膜层之后，还包括：
在高反射绝缘薄膜层表面沉积第二高致密绝缘薄膜层；
在高反射绝缘薄膜层表面蒸镀金属电极，包括：
在第二高致密绝缘薄膜层表面蒸镀金属电极。
如上的方法，第二高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以 及Ti3O5中的任一种。
如上的方法，在所制备的发光二极管倒装芯片的反射面层表面蒸镀高反射绝缘薄膜层之前，还包括：
在基板上依次生长缓冲层、N型半导体层、发光层和P型半导体层，以形成外延层；在外延层上生长氧化铟锡(Indium Tin Oxides，简称ITO)薄膜；通过刻蚀形成待制备半导体芯片的N型区和P型区；在半导体晶片的表面蒸镀分布式布拉格反射镜(DistributedBragg Reflector，简称DBR)层；对DBR层进行图形化处理；在基板上蒸镀反射面层，包括：在图形化处理后的DBR层表面蒸镀反射面层；在反射面层表面蒸镀掩膜层；在反射面层表面沉积第一高致密绝缘薄膜层，包括：在掩膜层表面沉积第一高致密绝缘薄膜层。
本发明还提供一种发光二极管倒装芯片，采用如上任一项的发光二极管倒装芯片的制备方法制得。
本发明提供的发光二极管倒装芯片的制备方法，通过在基板上蒸镀反射面层；在反射面层表面蒸镀高反射绝缘薄膜层；在高反射绝缘薄膜层表面蒸镀金属电极，得到发光二极管倒装芯片。可以提高发光二极管倒装芯片的工艺直通率和光通量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明发光二极管倒装芯片的制备方法实施例一的流程图；
图2为本发明提供的发光二极管倒装芯片的反射面积示意图；
图3为本发明发光二极管倒装芯片的制备方法实施例二的流程图；
图4为本发明发光二极管倒装芯片的制备方法实施例三的流程图；
图5为本发明发光二极管倒装芯片实施例一的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发 明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图对本发明提供的一种的方法的具体实施方式做详细说明。
图1为本发明发光二极管倒装芯片的制备方法实施例一的流程图，如图1所示，本实施例的发光二极管倒装芯片的制备方法，包括：
S101、在基板上蒸镀反射面层。
S102、在反射面层表面蒸镀高反射绝缘薄膜层。
可选地，高反射绝缘薄膜层由至少两种绝缘材料交替堆叠构成，绝缘材料的折射率的差值大于0.5。
可选地，高反射绝缘薄膜层的制备温度大于等于300℃。
S103、在高反射绝缘薄膜层表面蒸镀金属电极，得到发光二极管倒装芯片。
具体来说，现有技术中的倒装芯片一般采用的是氧化硅、碳化硅、氧化铝等非金属氧化物透明薄膜材料来隔离金属电极与反射面层，这层材料的选择受多个方面因素的制约。第一，底层反射金属材料与所镀薄膜材料之间的晶格匹配；第二，在受到温度等影响时，材料之间发生的形变系数是否可以保持在合适的范围以内，材料之间的应力是否可以得到释放；第三，该层膜材料与上层电极材料之间的晶格匹配、热膨胀系数、应力释放等是否能够匹配；第四，薄膜图形化时需采用特殊工艺以避免或减小图形化过程对整个倒装芯片工艺前后材料造成的影响。本发明提供的发光二极管倒装芯片的制备方法采用交替式非金属氧化物与金属氧化物组成的绝缘高反射薄膜又通过工艺研发取替代原本的氧化硅等绝缘透光薄膜，不仅解决了上述的四大难题，更关键是通过发明技术所形成的薄膜将原本透光膜层转变为了反射膜层并继承了其绝缘的特性，反射面增加10％左右，有效的提高了LED芯片的外量子效率，图2为本发明提供的发光二极管倒装芯片的反射面积示意图，图2示出了反射面层3003和高反射绝缘薄膜层3004，LED芯片增加的反射面积如图2中阴影部分所示，经最终测试可以使LED芯片的工艺直通率增加15％，芯片整体光通量提升了10％以上。
本实施例的发光二极管倒装芯片的制备方法，通过在基板上蒸镀反射面层；在反射面层表面蒸镀高反射绝缘薄膜层；在高反射绝缘薄膜层表面蒸镀金属电极，得到发光二极管倒装芯片。可以提高发光二极管倒装芯片的工艺直通率和光通量。
图3为本发明发光二极管倒装芯片的制备方法实施例二的流程，如图3所示，本实施例的发光二极管倒装芯片的制备方法中，高反射绝缘薄膜层还包括第一高致密绝缘薄膜层和第二高致密绝缘薄膜层，包括：
S201、在基板上蒸镀反射面层。
S202、在反射面层表面沉积第一高致密绝缘薄膜层。
可选地，第一高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以及Ti3O5中的任一种。
S203、在第一高致密绝缘薄膜层表面蒸镀高反射绝缘薄膜层。
可选地，高反射绝缘薄膜层与第一高致密绝缘薄膜层的热膨胀系数的比值在0.9-1.1之间，第一高致密绝缘薄膜层与反射面层的热膨胀系数的比值在0.9-1.1之间。
具体来说，由于第一高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以及Ti3O5等绝缘材料中的任一种，在本发明的高反射绝缘薄膜层的底层添加一层第一高致密绝缘薄膜层，可以使得高反射绝缘薄膜层有更好的绝缘性，并且该第一高致密绝缘薄膜层不会与后续制备溶液发生反应，由于高反射绝缘薄膜层与第一高致密绝缘薄膜层的热膨胀系数的比值在0.9-1.1之间，第一高致密绝缘薄膜层与反射面层的热膨胀系数的比值在0.9-1.1之间，第一高致密绝缘薄膜层的热膨胀系数与高反射绝缘薄膜层的热膨胀系数相似并在受热情况下异质界面之间产生的应力极小，第一高致密绝缘薄膜层的热膨胀系数与反射面层的热膨胀系数相似并在受热情况下异质界面之间产生的应力极小，此外，第一高致密绝缘薄膜层与高反射绝缘薄膜层会有非常良好的粘附性，第一高致密绝缘薄膜层与反射面层也会有非常良好的粘附性。
S204、在高反射绝缘薄膜层表面沉积第二高致密绝缘薄膜层。
可选地，第二高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以及Ti3O5中的任一种。
S205、在第二高致密绝缘薄膜层表面蒸镀金属电极。
具体来说，由于第二高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以及Ti3O5等绝缘材料中的任一种，在高反射绝缘薄膜层的面层添加一层第二高致密绝缘薄膜层，可以使得高反射绝缘薄膜层有更好的绝缘性，并且该第一高致密绝缘薄膜层不会与后续制备溶液发生反应，第二高致密绝缘薄膜层的热膨胀系数与高反射绝缘薄膜层的热膨胀系数相似并在受热情况下异质界面之间产生的应力极小，此外，第二高致密绝缘薄膜层与高反射绝缘薄膜层会有非常良好的粘附性。
本实施例的发光二极管倒装芯片的制备方法，通过在所制备的发光二极管倒装芯片的反射面层表面沉积第一高致密绝缘薄膜层，在第一高致密绝缘薄膜层表面蒸镀高反射绝缘薄膜层，在高反射绝缘薄膜层表面沉积第二高致密绝缘薄膜层，在第二高致密绝缘薄膜层表面蒸镀金属电极。可以提高发光二极管倒装芯片的工艺直通率和光通量，还可以提高高反射绝缘薄膜层的绝缘性。
图4为本发明发光二极管倒装芯片的制备方法实施例三的流程，如图4所示，本实施例的发光二极管倒装芯片的制备方法，包括：
S301、在基板上依次生长缓冲层、N型半导体层、发光层和P型半导体层，以形成外延层。
S302、在外延层上生长氧化铟锡ITO薄膜。
S303、通过刻蚀形成待制备半导体芯片的N型区和P型区。
S304、在半导体晶片的表面蒸镀分布式布拉格反射镜DBR层。
在本实施例中，上述S301-S304为制备倒装LED芯片的常规工艺，由于需要制备LED芯片，因此基板例如可以是蓝宝石(A12O3)基板，以提供较好的发光效果，N型半导体和P型半导体例如可以是N型氮化镓(GaN)和P型GaN，ITO薄膜例如可以是通过电子束蒸镀的方式生长的，例如可以生长2000A的ITO薄膜，也可以生长500A的ITO薄膜，DBR层例如可以是SiO2与TiO2交替堆叠形成的薄膜。
S305、对DBR层进行图形化处理。
S306、在图形化处理后的DBR层表面蒸镀反射面层。
S307、在反射面层表面蒸镀掩膜层。
S308、在掩膜层表面沉积第一高致密绝缘薄膜层。
S309、在第一高致密绝缘薄膜层表面蒸镀高反射绝缘薄膜层。
S310、在高反射绝缘薄膜层表面沉积第二高致密绝缘薄膜层。
S311、在第二高致密绝缘薄膜层表面蒸镀金属电极。
具体来说，本实施例通过芯片多膜层图形化工艺与反射、绝缘薄膜相结合的技术实现倒装芯片全表面的光反射，与现有的倒装芯片相比不仅解决了其湿法腐蚀绝缘膜时带来的生产工艺不稳定及良率低的问题，同时将反射薄膜的覆盖面面积增加了10％-20％，从而大大减小了光从背面出射被金属材料吸收而造成的损失，可使倒装芯片整体亮度提升3％-8％。
本实施例的发光二极管倒装芯片的制备方法，可以提高发光二极管倒装芯片的工艺直通率和光通量，还可以提高高反射绝缘薄膜层的绝缘性。
图5为本发明发光二极管倒装芯片实施例一的结构示意图，如图5所示，本实施例的发光二极管倒装芯片从上到下依次包括：基板1001、缓冲层2001、N型氮化镓2002、量子阱2003、P型氮化镓2004、ITO层3001、DBR层3002、反射面层3003、高反射绝缘薄膜层3004、正负电极3005、电路基板3006。
本实施例所提供的发光二极管倒装芯片采用本发明上述任一实施例的方法制得，与本发明实施例提供的发光二极管倒装芯片的制备方法具有相应的技术效果，故在此不再赘述。
以下列出本发明三种可能的工艺流程：
工艺流程一
如图4和图5所示，在蓝宝石基板1001上通过有机气相化学沉淀炉(Metal-organicChemical Vapor Deposition，简称MOCVD)依次沉积缓冲层2001、N型氮化镓2002、量子阱2003、P型氮化镓2004形成可用于LED芯片制作的半导体发光外延片。随后用EB金属蒸发台蒸镀1000A的氧化铟锡薄膜，通过光刻腐蚀等方式实现ITO层3001，再用镀膜机蒸镀4对(SiO2/TiO2)DBR反射镜，对该层薄膜进行图形化处理得到DBR层3002，再往后用EB金属蒸发台分别蒸镀Cr、Al、Cr、Au、Ti，通过光阻剥离的方式实现反射面层3003。随后先用EB蒸镀总厚度为10000A-15000A的Cr、Al、Ti、Au等金属组成的金属立柱作为掩膜，再使用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)沉积约1000-3000A的SiO2，再用EB蒸发台蒸镀四对半TiO2(400A)/SiO2(800A)，再在最后一层用PECVD沉积约100-800A的SiN。随后使用弱碱性溶液，KI，硝酸铈铵等溶液交替去除掩膜并剥离掉附着于其表面的绝缘反射层，工艺结束后绝缘反射层牢附于金属反射层并在工艺过程中不对其造成任何损失性影响，得到高反射绝缘薄膜层3004，需要说明的是，本实施例中的高反射绝缘薄膜层3004由上述发光二极管倒装芯片的制备方法中的第一高致密绝缘薄膜层、高反射绝缘薄膜层以及第二高致密绝缘薄膜层。最后在芯片表面蒸镀总厚度约10000A的Cr、Ni、Au电极。通过快速加热退火装置(Rapid Thermal Annealer，简称RTA)退火等实现如图2的高亮度LED倒装芯片。
工艺流程二
如图4和图5所示，在蓝宝石基板1001上通过MOCVD依次沉积缓冲层2001、N型氮化镓2002、量子阱2003、P型氮化镓2004形成可用于LED芯片制作的半导体发光外延片。随后用EB金属蒸发台蒸镀1000A的氧化铟锡薄膜，通过光刻腐蚀等方式实现ITO层3001，再用镀膜机蒸镀5对(SiO2/TiO2)DBR反射镜，对该层薄膜进行图形化处理得到DBR层3002，再往后用EB金属蒸发台分别蒸镀Cr、Al、Cr、Au、Ti，通过光阻剥离的方式实现反射面层3003。随后用高温光阻配合曝光实现总厚度为10000A-30000A的光阻立柱作为掩膜，再使用EB蒸镀约1000-3000A的SiO2，再用EB蒸发台蒸镀六对半TiO2(400A)/SiO2(800A)，再在最后一层用PECVD沉积约100-800A的SiN。随后使用中性去胶液去除掩膜并剥离掉附着于其表面的绝缘反射层，工艺结束后绝缘反射层牢附于金属反射层并在工艺过程中不对其造成任何损失性影响，得到高反射绝缘薄膜层3004，需要说明的是，本实施例中的高反射绝缘薄膜层3004由上述发光二极管倒装芯片的制备方法中的第一高致密绝缘薄膜层、高反射绝缘薄膜层以及第二高致密绝缘薄膜层。最后在芯片表面蒸镀总厚度约10000A的Cr、Ni、Au电极。通过RTA退火等实现如图5所示的高亮度LED倒装芯片。
工艺流程三
如图4和图5所示，在蓝宝石基板1001上通过MOCVD依次沉积缓冲层2001、N型氮化镓2002、量子阱2003、P型氮化镓2004形成可用于LED芯片制作的半导体发光外延片。随后用EB金属蒸发台蒸镀1000A的氧化铟 锡薄膜，通过光刻腐蚀等方式实现ITO层3001。再用镀膜机蒸镀4对(SiO2/TiO2)DBR反射镜，对该层薄膜进行图形化处理得到DBR层3002，再往后用EB金属蒸发台分别蒸镀5000-10000A左右的Cr、Al，通过光阻剥离的方式实现反射面层3003。随后先用EB蒸镀总厚度为8000A-12000A的Cr、Au等金属组成的金属立柱作为掩膜，再使用PECVD沉积约1000-3000A的SiO2，再用EB蒸发台蒸镀四对半TiO2(400A)/SiO2(800A)，再在最后一层用PECVD沉积约100-1200A的SiO2。随后使用弱碱性溶液，KI，硝酸铈铵等溶液交替去除掩膜并剥离掉附着于其表面的绝缘反射层，工艺结束后绝缘反射层牢附于金属反射层并在工艺过程中不对其造成任何损失性影响，得到高反射绝缘薄膜层3004，需要说明的是，本实施例中的高反射绝缘薄膜层3004由上述发光二极管倒装芯片的制备方法中的第一高致密绝缘薄膜层、高反射绝缘薄膜层以及第二高致密绝缘薄膜层。最后在芯片表面蒸镀总厚度约10000A的Cr、Ni、Au电极。通过RTA退火等实现如图5所示的高亮度LED倒装芯片。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种发光二极管倒装芯片的制备方法，其特征在于，包括：
在基板上蒸镀反射面层；
在所述反射面层表面蒸镀高反射绝缘薄膜层；
在所述高反射绝缘薄膜层表面蒸镀金属电极，得到发光二极管倒装芯片；
在所述反射面层表面蒸镀高反射绝缘薄膜层包括：
在所述反射面层表面蒸镀掩膜层；
在所述掩膜层表面沉积第一高致密绝缘薄膜层；
在所述第一高致密绝缘薄膜层表面蒸镀所述高反射绝缘薄膜层。
2.根据权利要求1所述的发光二极管倒装芯片的制备方法，其特征在于，所述高反射绝缘薄膜层由至少两种绝缘材料交替堆叠构成，所述绝缘材料的折射率的差值大于0.5。
3.根据权利要求1所述的发光二极管倒装芯片的制备方法，其特征在于，所述高反射绝缘薄膜层的制备温度大于等于300℃。
4.根据权利要求1所述的发光二极管倒装芯片的制备方法，其特征在于，所述第一高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以及Ti3O5中的任一种。
5.根据权利要求1所述的发光二极管倒装芯片的制备方法，其特征在于，所述高反射绝缘薄膜层与所述第一高致密绝缘薄膜层的热膨胀系数的比值在0.9-1.1之间，所述第一高致密绝缘薄膜层与所述反射面层的热膨胀系数的比值在0.9-1.1之间。
6.根据权利要求1所述的发光二极管倒装芯片的制备方法，其特征在于，所述在所述反射面层表面蒸镀高反射绝缘薄膜层之后，还包括：
在所述高反射绝缘薄膜层表面沉积第二高致密绝缘薄膜层；
所述在所述高反射绝缘薄膜层表面蒸镀金属电极，包括：
在所述第二高致密绝缘薄膜层表面蒸镀金属电极。
7.根据权利要求6所述的发光二极管倒装芯片的制备方法，其特征在于，所述第二高致密绝缘薄膜层的材料为SiO2、SiN、SiC、TiO2以及Ti3O5中的任一种。
8.根据权利要求6所述的发光二极管倒装芯片的制备方法，其特征在于，所述在基板上蒸镀反射面层之前，还包括：
在基板上依次生长缓冲层、N型半导体层、发光层和P型半导体层，以形成外延层；
在所述外延层上生长氧化铟锡ITO薄膜；
通过刻蚀形成待制备半导体芯片的N型区和P型区；
在所述半导体晶片的表面蒸镀分布式布拉格反射镜DBR层；
对所述DBR层进行图形化处理；
所述在基板上蒸镀反射面层，包括：
在图形化处理后的DBR层表面蒸镀所述反射面层。
9.一种发光二极管倒装芯片，其特征在于，所述发光二极管倒装芯片采用如权利要求1-8中任一项所述的发光二极管倒装芯片的制备方法制得。
CN201510566597.0A 2015-09-08 2015-09-08 发光二极管倒装芯片的制备方法及发光二极管倒装芯片 Active CN105261691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510566597.0A CN105261691B (zh) 2015-09-08 2015-09-08 发光二极管倒装芯片的制备方法及发光二极管倒装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510566597.0A CN105261691B (zh) 2015-09-08 2015-09-08 发光二极管倒装芯片的制备方法及发光二极管倒装芯片

Publications (2)

Publication Number Publication Date
CN105261691A CN105261691A (zh) 2016-01-20
CN105261691B true CN105261691B (zh) 2018-02-13

Family

ID=55101275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510566597.0A Active CN105261691B (zh) 2015-09-08 2015-09-08 发光二极管倒装芯片的制备方法及发光二极管倒装芯片

Country Status (1)

Country Link
CN (1) CN105261691B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845803A (zh) * 2016-06-07 2016-08-10 合肥彩虹蓝光科技有限公司 一种高亮倒装led芯片制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2728631A1 (en) * 2012-11-05 2014-05-07 Iljin Led Co., Ltd. Semiconductor light emitting diode including thermally conductive substrate
CN103828073A (zh) * 2011-09-16 2014-05-28 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
CN104576858A (zh) * 2013-10-15 2015-04-29 上海工程技术大学 一种新型倒装led芯片结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828073A (zh) * 2011-09-16 2014-05-28 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
EP2728631A1 (en) * 2012-11-05 2014-05-07 Iljin Led Co., Ltd. Semiconductor light emitting diode including thermally conductive substrate
CN104576858A (zh) * 2013-10-15 2015-04-29 上海工程技术大学 一种新型倒装led芯片结构及其制作方法

Also Published As

Publication number Publication date
CN105261691A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN106340576B (zh) 发光元件及发光装置
CN107195747B (zh) 一种微米尺寸倒装led芯片及其制备方法
CN205159352U (zh) 发光设备
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
CN102270633B (zh) 大功率倒装阵列led芯片及其制造方法
JP2014112713A (ja) 発光素子及びその製造方法
CN110085715A (zh) 半导体发光器件
CN1964090B (zh) 氮化物基半导体器件及其制造方法
CN110224050A (zh) 半导体发光装置
CN103515504A (zh) 一种led芯片及其加工工艺
CN206834196U (zh) 一种微米尺寸倒装led芯片
CN104241511B (zh) 一种高亮度倒装紫外led芯片制备方法
WO2021119906A1 (zh) 一种发光二极管
CN103178179A (zh) 一种双面图形的硅化物复合衬底GaN基LED芯片及其制作方法
CN102956770A (zh) 氮化物半导体发光元件和装置及其制造方法
CN110444562A (zh) 一种显示面板及显示装置
CN101203966B (zh) 发光装置及其制造方法
CN100409463C (zh) 高光提取效率led电极的制备方法
JP2007221146A (ja) 縦型発光素子及びその製造方法
CN105261691B (zh) 发光二极管倒装芯片的制备方法及发光二极管倒装芯片
CN203607447U (zh) Led芯片
CN103682021B (zh) 金属电极具有阵列型微结构的发光二极管及其制造方法
CN103840073B (zh) 倒装发光二极管器件及其制造方法
CN110098300A (zh) 倒装发光二极管芯片和倒装发光二极管芯片制作方法
CN214428644U (zh) 台阶处双层保护的led芯片结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant