CN116978990A - 一种led芯片及其制备方法、led芯片 - Google Patents
一种led芯片及其制备方法、led芯片 Download PDFInfo
- Publication number
- CN116978990A CN116978990A CN202311236558.5A CN202311236558A CN116978990A CN 116978990 A CN116978990 A CN 116978990A CN 202311236558 A CN202311236558 A CN 202311236558A CN 116978990 A CN116978990 A CN 116978990A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- current blocking
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 120
- 230000000903 blocking effect Effects 0.000 claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 11
- 230000035484 reaction time Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 241
- 241001391944 Commicarpus scandens Species 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片及其制备方法、LED芯片，涉及半导体器件技术领域，该制备方法包括：提供外延结构并将其放置于反应室内，所述外延结构包括P型半导体层；在所述P型半导体层上制作电流阻挡层；在所述P型半导体层上制作透明导电层，使所述透明导电层覆盖至少部分的所述电流阻挡层；向反应室内通入等离子气体，在预设条件参数下，使露出的P型半导体层表面形成肖特基界面层；其中，通入等离子气体用于对P型半导体层的裸露区域进行处理，在露出的P型半导体层表面形成肖特基界面层，以在芯片制作时与芯片电极形成非欧姆接触。本发明旨在解决现有技术中LED芯片中电流阻挡层存在影响发光效率、容易破裂的技术问题。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种LED芯片及其制备方法、LED芯片。
背景技术
正装发光二极管一般包括衬底、外延结构、电流阻挡层、透明导电层、P型电极和N型电极、钝化层。外延结构一般包括N型半导体、量子阱、P型半导体，P型和N型电极分别与P型半导体和N型半导体上进行电性连接。P型电极和N型电极都由两部分组成，焊盘和电极条，P型电极的焊盘称之为P焊盘，P焊盘底下一般有电流阻挡层，其目的是为了阻止电流从P焊盘直接注入P焊盘底下的半导体。因为P焊盘底下的半导体即使发光了，由于被P焊盘遮挡着而无法出来，导致出光效率低，所以要尽可能的避免P焊盘底下的半导体发光。
常规的正装发光二极管芯片中，P焊盘底下有电流阻挡层，由外圈电流阻挡层和内圈电流阻挡层组成，外圈和内圈之间有一定的间距以保持P型半导体的表面与P型电极底部直接接触，其目的是为了电流阻挡层既能起到阻挡电流的作用，同时又能增加P型电极与芯片表面的附着力。如果P焊盘底下是整面电流阻挡层，常规的电流阻挡层是SiO2材料，通常正装芯片打线过程中容易导致电流阻挡层破裂，这样的设计容易出现电极极化现象。
因此，现有技术中电流阻挡层的设置还存在影响发光效率，容易破裂的技术问题。
发明内容
针对现有技术的不足，本发明的目的在于提供一种LED芯片及其制备方法、LED芯片，旨在解决现有技术LED芯片中电流阻挡层存在影响发光效率、容易破裂的技术问题，
本发明的第一方面在于提供一种LED芯片的制备方法，所述制备方法包括：
提供外延结构并将其放置于反应室内，所述外延结构包括P型半导体层；
在所述P型半导体层上制作电流阻挡层；
在所述P型半导体层上制作透明导电层，使所述透明导电层覆盖至少部分的所述电流阻挡层；
向反应室内通入等离子气体，在预设条件参数下，使露出的P型半导体层表面形成肖特基界面层；
其中，通入等离子气体用于对P型半导体层的裸露区域进行处理，在露出的P型半导体层表面形成肖特基界面层，以在芯片制作时与芯片电极形成非欧姆接触。
根据上述技术方案的一方面，所述等离子气体中包括Si元素和\或H元素，所述等离子气体的其它元素与所述P型半导体层不发生化学反应。
根据上述技术方案的一方面，所述等离子气体为SiH4等离子气体。
根据上述技术方案的一方面，向所述反应室内通入SiH4等离子气体的条件参数包括：
SiH4等离子气体的通入流量为150sccm-450sccm，反应功率为100W-120W，反应时间为200s-350s。
根据上述技术方案的一方面，向反应室内通入等离子气体，在预设条件参数下，使露出的P型半导体层表面形成肖特基界面层的步骤，具体包括：
控制所述反应室内的反应功率为100W-120W；
当所述反应功率达到100W-120W时，向所述反应室内通入150sccm-450sccm的SiH4等离子气体；
控制反应时间为200s-300s，所述SiH4等离子气体中的H等离子与所述P型半导体裸露的表面进行反应，使所述P型半导体层裸露的表面形成肖特基界面层。
根据上述技术方案的一方面，在所述P型半导体层上制作电流阻挡层的步骤，具体包括：
在所述P型半导体层上沉积SiO2材料，以得到初始形态的电流阻挡层；
采用光刻与ICP刻蚀，对初始形态的电流阻挡层进行处理，得到目标形态的电流阻挡层；
其中，目标形态的电流阻挡层经刻蚀形成有电流阻挡层通孔，以通过所述电流阻挡层通孔露出底部的所述P型半导体层。
根据上述技术方案的一方面，所述制备方法还包括：
对所述P型半导体层、量子阱层与N型半导体层进行刻蚀，刻蚀去除至少部分的N型半导体材料以在所述N型半导体层上形成Mesa台阶；
在所述Mesa台阶之上，蒸镀N型金属材料以得到N型电极；
其中，所述N型电极于所述Mesa台阶之上将电流阻挡层覆盖；
以及，在所述透明导电层以及暴露的电流阻挡层之上蒸镀P型金属材料以得到P型电极；
其中，所述P型电极将所述透明导电层与所述电流阻挡层覆盖。
根据上述技术方案的一方面，所述方法还包括：
在所述LED芯片上所述N型电极与所述P型电极以外的表面沉积钝化层材料，以在芯片表面形成钝化层。
根据上述技术方案的一方面，所述外延结构还包括：
衬底；
依次层叠于所述衬底之上的N型半导体层以及量子阱层，所述N型半导体层的厚度方向至少部分经刻蚀以形成Mesa台阶；
其中，所述P型半导体层层叠于所述量子阱层之上。
本发明的第二方面在于提供一种LED芯片，所述LED芯片根据上述技术方案当中所述的LED芯片的制备方法得到。
与现有技术相比，采用本发明所示的LED芯片及其制备方法、LED芯片，有益效果在于：
在对LED芯片进行制作的过程中，通过对透明导电层与电流阻挡层进行开孔，向反应室内通入等离子气体，等离子气体进入通孔内处理P焊盘底下的P型半导体的表面，形成肖特基界面层，该肖特基界面层取代了传统的P型焊盘底部的由SiO2材料制成的电流阻挡层，相较于传统电流阻挡层其覆盖面积更小，既可以保证打线过程不易破碎，又能保证电极与P型半导体层之间形成良好的附着力，同时能够有效提升芯片的发光效率，从而能够解决现有技术中电流阻挡层的设置存在影响发光效率，容易破裂的技术问题。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明一实施例当中LED芯片的制备方法的流程示意图；
图2为本发明一实施例当中LED芯片的结构示意图。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1-图2，本发明的第一方面在于提供一种LED芯片的制备方法，所述制备方法包括：
提供外延结构并将其放置于反应室内，所述外延结构包括P型半导体层40；
在所述P型半导体层40上制作电流阻挡层50；
在所述P型半导体层40上制作透明导电层60，使所述透明导电层60覆盖至少部分的所述电流阻挡层50；
向反应室内通入等离子气体，在预设条件参数下，使露出的P型半导体层40表面形成肖特基界面层51；
其中，通入等离子气体用于对P型半导体层40的裸露区域进行处理，在露出的P型半导体层40表面形成肖特基界面层51，以在芯片制作时与芯片电极形成非欧姆接触。
进一步的，所述等离子气体中包括Si元素和\或H元素，所述等离子气体的其它元素与所述P型半导体层40不发生化学反应。
进一步的，所述等离子气体为SiH4等离子气体。
进一步的，向所述反应室内通入SiH4等离子气体的条件参数包括：
SiH4等离子气体的通入流量为150sccm-450sccm，反应功率为100W-120W，反应时间为200s-350s。
进一步的，向反应室内通入等离子气体，在预设条件参数下。使露出的P型半导体层40表面形成肖特基界面层51的步骤，具体包括：
控制所述反应室内的反应功率为100W-120W；
当所述反应功率达到100W-120W时，向所述反应室内通入150sccm-450sccm的SiH4等离子气体；
控制反应时间为200s-300s，所述SiH4等离子气体中的H等离子与所述P型半导体裸露的表面进行反应，使所述P型半导体层40裸露的表面形成肖特基界面层51。
进一步的，在所述P型半导体层40上制作电流阻挡层50的步骤，具体包括：
在所述P型半导体层40上沉积SiO2材料，以得到初始形态的电流阻挡层50；
采用光刻与ICP刻蚀，对初始形态的电流阻挡层50进行处理，得到目标形态的电流阻挡层50；
其中，目标形态的电流阻挡层50经刻蚀形成有电流阻挡层50通孔，以通过所述电流阻挡层50通孔露出底部的所述P型半导体层40。
进一步的，所述制备方法还包括：
对所述P型半导体层40、量子阱层30与N型半导体层20进行刻蚀，刻蚀去除至少部分的N型半导体材料以在所述N型半导体层20上形成Mesa台阶；
在所述Mesa台阶之上，蒸镀N型金属材料以得到N型电极71；
其中，所述N型电极71于所述Mesa台阶之上将电流阻挡层覆盖；
以及，在所述透明导电层60以及暴露的电流阻挡层50之上蒸镀P型金属材料以得到P型电极72；
其中，所述P型电极72将所述透明导电层60与所述电流阻挡层50覆盖。
进一步的，所述方法还包括：
在所述LED芯片上所述N型电极71与所述P型电极72以外的表面沉积钝化层材料，以在芯片表面形成钝化层80。
进一步的，所述外延结构还包括：
衬底10；
依次层叠于所述衬底10之上的N型半导体层20以及量子阱层30，所述N型半导体层20的厚度方向至少部分经刻蚀以形成Mesa台阶；
其中，所述P型半导体层40层叠于所述量子阱层之上。
本发明的第二方面在于提供一种LED芯片，所述LED芯片根据上述技术方案所述的LED芯片的制备方法得到。
与现有技术相比，采用本发明当中所示的LED芯片及其制备方法、LED芯片，有益效果在于：
在对LED芯片进行制作的过程中，通过对透明导电层60与电流阻挡层50进行开孔，向反应室内通入等离子气体，等离子气体进入通孔内处理P焊盘底下的P型半导体的表面，形成肖特基界面层51，该肖特基界面层51取代了传统的P型焊盘底部的由SiO2材料制成的电流阻挡层50，相较于传统电流阻挡层50其覆盖面积更小，既可以保证打线过程不易破碎，又能保证电极与P型半导体层40之间形成良好的附着力，同时能够有效提升芯片的发光效率，从而能够解决现有技术中电流阻挡层50的设置存在影响发光效率，容易破裂的技术问题。
实施例一
请再次参阅图1-图2，本发明的第一实施例提供了一种LED芯片的制备方法，在本实施例当中，所示制备方法包括步骤S10-S40：
步骤S10，提供外延结构并将其放置于反应室内，所述外延结构包括P型半导体层40；
其中，外延结构包括衬底10，以及层叠于衬底10之上的N型半导体层20、量子阱层30以及P型半导体层40。
步骤S20，在所述P型半导体层40上制作电流阻挡层50；
在本实施例当中，在P型半导体层40上沉积用于制作电流阻挡层50的材料，以在P型半导体层40上形成电流阻挡层50；其中，用于制作电流阻挡层50的材料为SiO2材料，Si元素具有良好的绝缘性，从而能够阻挡电子的移动，使得电子无法从电流阻挡层50出逃逸。
在本实施例当中，在所述P型半导体层40上制作电流阻挡层50的步骤，具体包括：
在所述P型半导体层40上沉积SiO2材料，以得到初始形态的电流阻挡层50；
采用光刻与ICP刻蚀，对初始形态的电流阻挡层50进行处理，得到目标形态的电流阻挡层50；
其中，目标形态的电流阻挡层50经刻蚀形成有电流阻挡层50通孔，以通过所述电流阻挡层50通孔露出底部的所述P型半导体层40。
也就是说，在本实施例当中，在电流阻挡层50的预设沉积条件下，沉积SiO2材料之后，获得的是初始形态的电流阻挡层50，该电流阻挡层50还可能存在形态不规则，需要采用光刻与ICP刻蚀，去除电流阻挡层50的部分SiO2材料，以得到目标形态的电流阻挡层50。
其中，对电流阻挡层50进行ICP刻蚀时，还包括在电流阻挡层50的中央部位刻蚀出电流阻挡层50通孔，具体是刻蚀至露出P型半导体层40的表面，从而形成该电流阻挡层50通孔。
步骤S30，在所述P型半导体层40上制作透明导电层60，使所述透明导电层60覆盖至少部分的所述电流阻挡层50；
需要说明的是，尽管LED芯片中功能层与功能层之间通常是相互层叠的结构，但透明导电层60并非是单独层叠于电流阻挡层50之上，而是分别层叠于P型半导体层40与电流阻挡层50上，电流阻挡层50的截面小于透明导电层60的截面，因此透明导电层60层叠于P型半导体层40上时，能够将电流阻挡层50的至少部分覆盖，即电流阻挡层50实际上是夹设于P型半导体层40与透明导电层60之间。
在本实施例当中，在P型半导体层40上沉积用于制作透明导电层60的材料，要求材料的透光率高且具有良好的导电系数，以在P型半导体层40与电流阻挡层50上形成透明导电层60；其中，用于制作电流阻挡层50的材料为ITO材料，即氧化铟锡，其具有较高的透明度并且导电系数良好。
在本实施例当中，在所述P型半导体层40上制作透明导电层60，使所述透明导电层60覆盖至少部分的所述电流阻挡层50的步骤，具体包括：
在P型半导体层40与电流阻挡层50上分别沉积ITO材料，在P型半导体层40与电流阻挡层50上形成透明导电层60；
对透明导电层60进行光刻与ICP刻蚀，得到透明导电层60通孔，控制透明导电层60通孔与电流阻挡层50通孔连通，以暴露出P型半导体层40的表面。
也就是说，本实施例当中需要分别对电流阻挡层50与透明导电层60进行光刻与ICP刻蚀，去除电流阻挡层50与透明导电层60的部分材料，分别得到透明导电层60通孔与电流阻挡层50通孔，从而暴露出P型半导体层40的表面。
步骤S40，向反应室内通入等离子气体，在预设条件参数下，使露出的P型半导体层40表面形成肖特基界面层51。
其中，向反应室内通入的等离子气体包括Si元素与H元素，并且要求等离子气体不会与P型半导体层40发生化学反应，本实施例当中等离子气体优选为SiH4气体，即硅烷气体。
在本实施例当中，向所述反应室内通入SiH4等离子气体的条件参数包括：
SiH4等离子气体的通入流量为200sccm，反应功率为120W，反应时间为240s，从而通过SiH4等离子气体与电流阻挡层50发生化学反应，以在P型半导体层40之上、电流阻挡层50通孔内部形成肖特基界面层51。
具体而言，该肖特基界面层51形成了类似于传统意义上的电流阻挡层50，取代了传统意义上的SiO2材料电流阻挡层50，从而使得P型焊盘底部的半导体层都被肖特基界面层51全面覆盖，同时由于半导体材料的强度和硬度都大于SiO2材料的电流阻挡层50，不怕打线破碎，而且金属电极与半导体表面可以大面积的直接接触，形成良好的附着，在使用过程中电极不易脱落。
在本实施例当中，所述制备方法还包括：
对所述P型半导体层、量子阱层与N型半导体层进行刻蚀，刻蚀去除至少部分的N型半导体材料以在所述N型半导体层上形成Mesa台阶；
在所述Mesa台阶之上，蒸镀N型金属材料以得到N型电极；
其中，所述N型电极于所述Mesa台阶之上将电流阻挡层覆盖；
以及，在所述透明导电层以及暴露的电流阻挡层之上蒸镀P型金属材料以得到P型电极；
其中，所述P型电极将所述透明导电层与所述电流阻挡层覆盖。
在此需要说明的是，本实施例当中，N型电极与P型电极均由Au材料制成，其导电性能较好，且化学性质稳定，不易与空气接触而产生氧化物，从而保证电极的使用寿命。
进一步的，所述方法还包括：
在所述LED芯片上所述N型电极与所述P型电极以外的表面沉积钝化层材料，以在芯片表面形成钝化层。
进一步需要说明的是，本实施例当中，钝化层材料为SiO2，在芯片表面电极以外的表面制作钝化层，能够有效提升芯片的抗湿性能以及结构强度，从而能够有效抵抗刮伤对芯片造成破坏。
采用本实施例所示的制备方法制作LED芯片，本实施例当中所示的LED芯片包括：
衬底10；
依次层叠于所述衬底10之上的N型半导体层20以及量子阱层30；
P型半导体层40，所述P型半导体层40层叠于所述量子阱层30之上；
层叠设于所述P型半导体层40上的电流阻挡层50，以及层叠设于所述P型半导体层40上的透明导电层60，所述透明导电层60覆盖至少部分的所述电流阻挡层50；
其中，所述电流阻挡层50设有电流阻挡层通孔以暴露出所述P型半导体层40，以在与等离子气体反应时在所述P型半导体层40的表面形成肖特基界面层51。
与现有技术相比，采用本实施例当中所示的LED芯片及其制备方法、LED芯片，有益效果在于：
在对LED芯片进行制作的过程中，通过对透明导电层60与电流阻挡层50进行开孔，向反应室内通入等离子气体，等离子气体进入通孔内处理P焊盘底下的P型半导体的表面，形成肖特基界面层51，该肖特基界面层51取代了传统的P型焊盘底部的由SiO2材料制成的电流阻挡层50，相较于传统电流阻挡层50其覆盖面积更小，既可以保证打线过程不易破碎，又能保证电极与P型半导体层40之间形成良好的附着力，同时能够有效提升芯片的发光效率，从而能够解决现有技术中电流阻挡层50的设置存在影响发光效率，容易破裂的技术问题。
实施例二
本发明的第二实施例提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本一致，不同之处在于：
在本实施例当中，向所述反应室内通入SiH4等离子气体的条件参数包括：
SiH4等离子气体的通入流量为300sccm，反应功率为120W，反应时间为240s。
实施例三
本发明的第三实施例提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第一实施例当中所示的制备方法基本一致，不同之处在于：
在本实施例当中，向所述反应室内通入SiH4等离子气体的条件参数包括：
SiH4等离子气体的通入流量为400sccm，反应功率为120W，反应时间为240s。
实施例四
本发明的第四实施例提供了一种LED芯片的制备方法，本实施例当中所示的制备方法与第三实施例当中所示的制备方法基本一致，不同之处在于：
在本实施例当中，向所述反应室内通入SiH4等离子气体的条件参数包括：
SiH4等离子气体的通入流量为400sccm，反应功率为120W，反应时间为300s。
表1为本发明当中所示LED芯片制备中SiH4等离子气体通入的参数对照表。
表1
表2本发明当中所示LED芯片制作LED芯片后光电性能测试后的参数对照表。
表2
根据表1-表2可知，通过对第一实施例当中LED芯片进行芯片制作后，得到LED芯片，对LED芯片进行测试，测试得到其接触电阻为300.4Ω，发光亮度为191.7mW，电压为3.027V。相较于现有技术中采用传统电流阻挡层50的芯片制作的LED芯片，其接触电阻为3.8Ω，发光亮度为190.7mW，电压为3.021V，接触电阻的提升明显，而发光亮度与电压均有一定提升。
根据表1-表2可知，通过对第二实施例当中所示LED芯片制作的LED芯片进行测试，测试得到其接触电阻为368.4Ω，发光亮度为192.2mW，电压为3.028V；相较于第一实施例，SiH4等离子气体的通入流量的提升，有效的提升了接触电阻，而发光亮度与电压仅有小幅度提升，相较于现有技术，接触电阻提升更为明显。
根据表1-表2可知，通过对第三实施例当中所示LED芯片制作的LED芯片进行测试，测试得到其接触电阻为423.4Ω，发光亮度为192.6mW，电压为3.028V；相较于第一实施例与第二实施例，SiH4等离子气体的通入流量的提升，有效的提升了接触电阻，发光亮度仅有小幅度提升，相较于现有技术，接触电阻提升更为明显。
根据表1-表2可知，通过对第四实施例当中所示LED芯片制作的LED芯片进行测试，测试得到其接触电阻为368.4Ω，发光亮度为192.2mW，电压为3.028V；相较于第三实施例，在SiH4等离子气体的通入流量相等的情况下，通过提升等离子气体的反应时间，能够进一步有效的提升接触电阻，而发光亮度与电压同样仅有小幅度提升，相较于现有技术，接触电阻提升更为明显。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种LED芯片的制备方法，其特征在于，所述制备方法包括：
提供外延结构并将其放置于反应室内，所述外延结构包括P型半导体层；
在所述P型半导体层上制作电流阻挡层；
在所述P型半导体层上制作透明导电层，使所述透明导电层覆盖至少部分的所述电流阻挡层；
向反应室内通入等离子气体，在预设条件参数下，使露出的P型半导体层表面形成肖特基界面层；
其中，通入等离子气体用于对P型半导体层的裸露区域进行处理，在露出的P型半导体层表面形成肖特基界面层，以在芯片制作时与芯片电极形成非欧姆接触。
2.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述等离子气体中包括Si元素和或H元素，所述等离子气体的其它元素与所述P型半导体层不发生化学反应。
3.根据权利要求2所述的LED芯片的制备方法，其特征在于，所述等离子气体为SiH4等离子气体。
4.根据权利要求3所述的LED芯片的制备方法，其特征在于，向所述反应室内通入SiH4等离子气体的条件参数包括：
SiH4等离子气体的通入流量为150sccm-450sccm，反应功率为100W-120W，反应时间为200s-350s。
5.根据权利要求1所述的LED芯片的制备方法，其特征在于，向反应室内通入等离子气体，在预设条件参数下，使露出的P型半导体层表面形成肖特基界面层的步骤，具体包括：
控制所述反应室内的反应功率为100W-120W；
当所述反应功率达到100W-120W时，向所述反应室内通入150sccm-450sccm的SiH4等离子气体；
控制反应时间为200s-300s，所述SiH4等离子气体中的H等离子与所述P型半导体裸露的表面进行反应，使所述P型半导体层裸露的表面形成肖特基界面层。
6.根据权利要求1-5任一项所述的LED芯片的制备方法，其特征在于，在所述P型半导体层上制作电流阻挡层的步骤，具体包括：
在所述P型半导体层上沉积SiO2材料，以得到初始形态的电流阻挡层；
采用光刻与ICP刻蚀，对初始形态的电流阻挡层进行处理，得到目标形态的电流阻挡层；
其中，目标形态的电流阻挡层经刻蚀形成有电流阻挡层通孔，以通过所述电流阻挡层通孔露出底部的所述P型半导体层。
7.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述制备方法还包括：
对所述P型半导体层、量子阱层与N型半导体层进行刻蚀，刻蚀去除至少部分的N型半导体材料以在所述N型半导体层上形成Mesa台阶；
在所述Mesa台阶之上，蒸镀N型金属材料以得到N型电极；
其中，所述N型电极于所述Mesa台阶之上将电流阻挡层覆盖；
以及，在所述透明导电层以及暴露的电流阻挡层之上蒸镀P型金属材料以得到P型电极；
其中，所述P型电极将所述透明导电层与所述电流阻挡层覆盖。
8.根据权利要求7所述的LED芯片的制备方法，其特征在于，所述方法还包括：
在所述LED芯片上所述N型电极与所述P型电极以外的表面沉积钝化层材料，以在芯片表面形成钝化层。
9.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述外延结构还包括：
衬底；
依次层叠于所述衬底之上的N型半导体层以及量子阱层，所述N型半导体层的厚度方向至少部分经刻蚀以形成Mesa台阶；
其中，所述P型半导体层层叠于所述量子阱层之上。
10.一种LED芯片，其特征在于，所述LED芯片根据权利要求1-9任一项所述的LED芯片的制备方法得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311236558.5A CN116978990A (zh) | 2023-09-25 | 2023-09-25 | 一种led芯片及其制备方法、led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311236558.5A CN116978990A (zh) | 2023-09-25 | 2023-09-25 | 一种led芯片及其制备方法、led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116978990A true CN116978990A (zh) | 2023-10-31 |
Family
ID=88479990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311236558.5A Pending CN116978990A (zh) | 2023-09-25 | 2023-09-25 | 一种led芯片及其制备方法、led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116978990A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117174798A (zh) * | 2023-11-03 | 2023-12-05 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214743A (zh) * | 2011-06-09 | 2011-10-12 | 中国科学院半导体研究所 | 氮化镓基发光二极管电流阻挡层的制作方法 |
| CN112072466A (zh) * | 2020-09-08 | 2020-12-11 | 因林光电科技(苏州)有限公司 | 一种半导体激光器及其制备方法 |
| CN213636024U (zh) * | 2020-09-03 | 2021-07-06 | 安徽三安光电有限公司 | 一种发光二极管 |
| CN214428644U (zh) * | 2021-04-01 | 2021-10-19 | 普瑞(无锡)研发有限公司 | 台阶处双层保护的led芯片结构 |
| CN114709298A (zh) * | 2022-03-03 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种高光效结构的led芯片及其制备方法 |
| CN116314525A (zh) * | 2023-03-06 | 2023-06-23 | 南昌大学 | 一种大功率垂直结构led芯片结构及其电流阻挡层的制备方法 |
-
2023
- 2023-09-25 CN CN202311236558.5A patent/CN116978990A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214743A (zh) * | 2011-06-09 | 2011-10-12 | 中国科学院半导体研究所 | 氮化镓基发光二极管电流阻挡层的制作方法 |
| CN213636024U (zh) * | 2020-09-03 | 2021-07-06 | 安徽三安光电有限公司 | 一种发光二极管 |
| CN112072466A (zh) * | 2020-09-08 | 2020-12-11 | 因林光电科技(苏州)有限公司 | 一种半导体激光器及其制备方法 |
| CN214428644U (zh) * | 2021-04-01 | 2021-10-19 | 普瑞(无锡)研发有限公司 | 台阶处双层保护的led芯片结构 |
| CN114709298A (zh) * | 2022-03-03 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种高光效结构的led芯片及其制备方法 |
| CN116314525A (zh) * | 2023-03-06 | 2023-06-23 | 南昌大学 | 一种大功率垂直结构led芯片结构及其电流阻挡层的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117174798A (zh) * | 2023-11-03 | 2023-12-05 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
| CN117174798B (zh) * | 2023-11-03 | 2024-02-09 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8698181B2 (en) | Light emitting device | |
| CN100580963C (zh) | 具有氧化铟锡层的发光二极管及其制造方法 | |
| CN100541843C (zh) | 一种氮化镓基发光二极管p型层透明导电膜及其制作方法 | |
| CN102456799B (zh) | 半导体发光器件及其制造方法 | |
| CN101820043A (zh) | 发光装置 | |
| CN102683540A (zh) | 一种氮化镓基发光二极管及其制作方法 | |
| CN101315959A (zh) | 高亮度发光二极管 | |
| CN116978990A (zh) | 一种led芯片及其制备方法、led芯片 | |
| CN106159057B (zh) | Led芯片及其制作方法 | |
| CN102916099A (zh) | 发光二极管与其制造方法 | |
| CN104037294B (zh) | GaN基发光二极管及其制作方法 | |
| CN104538513A (zh) | 一种 iii 族半导体发光器件的制作方法 | |
| CN105720155B (zh) | 一种发光二极管led及其制作方法 | |
| CN103489981A (zh) | 发光二极管及其制造方法 | |
| CN109087981B (zh) | 一种防漏电led芯片及其制作方法 | |
| CN107731981B (zh) | 一种氮化物半导体发光元件 | |
| CN116960252A (zh) | 一种led芯片及其制备方法 | |
| CN102790156B (zh) | 半导体发光结构 | |
| CN104576867B (zh) | 一种 iii 族半导体发光器件的制作方法 | |
| KR101025948B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| CN204067416U (zh) | 一种发光二极管芯片 | |
| CN206650101U (zh) | 一种led芯片及汽车车灯 | |
| CN209266434U (zh) | 一种半导体发光元件 | |
| CN104332547B (zh) | 一种led芯片 | |
| CN116779741A (zh) | 一种提升发光亮度的led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |