CN114709298A - 一种高光效结构的led芯片及其制备方法 - Google Patents
一种高光效结构的led芯片及其制备方法 Download PDFInfo
- Publication number
- CN114709298A CN114709298A CN202210210774.1A CN202210210774A CN114709298A CN 114709298 A CN114709298 A CN 114709298A CN 202210210774 A CN202210210774 A CN 202210210774A CN 114709298 A CN114709298 A CN 114709298A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- type semiconductor
- insulating layer
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 230000000903 blocking effect Effects 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 246
- 239000000463 material Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000007769 metal material Substances 0.000 claims description 14
- 239000002356 single layer Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 239000002648 laminated material Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052593 corundum Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种高光效结构的LED芯片及其制备方法，包括提供一外延层，在外延层上沉积绝缘层并制作电子阻挡层图形；在外延层及电子阻挡层上沉积透明导电层；在透明导电层上制作MESA掩膜图形，以MESA掩膜图形对透明导电层进行湿法刻蚀，得到透明导电层图形，再以MESA掩膜图形对外延层进行干法刻蚀，直至刻蚀露出N型半导体，得到第二通孔；依次在透明导电层及第二通孔上制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极。本发明中的高光效结构的LED芯片及其制备方法，通过在外延层上开孔式制作第二通孔，避免了在N焊盘底下制作MESA区域，减少了外延层的牺牲，并由N电极与N型半导体区域进行电性连接，提升了芯片光效。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种高光效结构的LED芯片及其制备方法。
背景技术
LED的工作原理是在正向导通的情况下，注入二极管P/N节区的电子和空穴相遇复合，将电势能转换为光能。所发出光子的波长(也就是光的颜色)是由半导体的能带宽度决定的，因此，半导体能带宽度越宽，发出的光子能量越大，对应的波长越短。
蓝绿芯片成为现在的主流芯片之一，常规的的蓝绿LED芯片结构一般包括衬底、外延结构、电流阻挡层、透明导电层、P型和N型电极、绝缘保护层，外延结构一般包括N型半导体、多量子阱发光区、P型半导体，P型和N型电极分别与P型半导体和N型半导体上进行电性连接。
现有技术中，如图3所示，N型电极与N型半导体电性连接需要制作MESA(台面)区域，即将需要制作MESA区域的P型半导体和多量子阱发光区去除，此工序不可避免地牺牲大量的量子阱发光区，降低了LED的发光效率，尤其是在大电流应用产品中，电流密度droop显著。LED芯片结构发光区牺牲过多，导致电流密度droop，droop效应是指向芯片输入较大电力时LED的光效反而会降低的现象，因此发光区的减少将导致芯片出光效率差。
发明内容
基于此，本发明的目的是提供一种高光效结构的LED芯片及其制备方法，解决背景技术中发光区的减少导致芯片出光效率差的问题。
本发明提供一种高光效结构的LED芯片的之制备方法，包括：
提供一外延层，外延层由下至上依次包括N型半导体、多量子阱发光区和P型半导体，在外延层上沉积绝缘层并制作电子阻挡层图形；
在外延层及电子阻挡层上沉积透明导电层；
在透明导电层上制作MESA掩膜图形，以MESA掩膜图形对透明导电层进行湿法刻蚀，得到透明导电层图形，再以MESA掩膜图形对外延层进行干法刻蚀，直至刻蚀露出N型半导体，得到第二通孔；
依次在透明导电层及第二通孔上制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极，P/N电极包括P电极和N电极，得到高光效结构LED芯片。
进一步的，其特征在于，依次在透明导电层及第二通孔上制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极的步骤包括：
在透明导电层上沉积绝缘层并制作第一绝缘层；
在第一绝缘层上沉积高反射金属层得到高反射电极层；
在高反射电极层上沉积绝缘层并制作第二绝缘层图形；
在第二绝缘层上制作P电极和N电极。
进一步的，第一绝缘层及第二绝缘层包括至少一种绝缘材料，绝缘材料包括SiO2、Al2O3、TiO2。
进一步的，P/N电极为叠层材料或单层材料，叠层材料以及单层材料均包括Cr、Au、Pt、Ni、Ti或Cr、Au、Pt、Ni、Ti的合金。
进一步的，高反射电极层包括高反射金属材料，高反射金属材料包括Al、Ag、Mg。
本发明中的高光效结构的LED芯片的制备方法，通过在外延层上依次生长电子阻挡层和透明导电层，将MESA刻蚀区域与透明导电层刻蚀区域的掩膜图层合为一道，先湿法刻蚀透明导电层，再干法刻蚀外延层直至露出N型半导体，形成第二通孔，替换了传统技术中的N型MESA区域，减少了N型半导体的大量牺牲，再依次在透明导电层上依次制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极，通过N型半导体上进行开孔制作MESA区域形成第二通孔，减少了发光区域的牺牲，能够降低电流密度droop效应，从而提高了LED芯片光效。
本发明还提供一种高光效结构LED芯片，包括衬底和外延层，外延层由下而上依次包括N型半导体层、多量子阱发光区和P型半导体层，P型半导体层上方依次包括透明导电层、第一绝缘层、高反射电极层、第二绝缘层、P电极和N电极，第二绝缘层覆盖高反射电极层；
P型半导体上设有第一通孔，第一通孔贯穿第二绝缘层；
N型半导体上设有第二通孔，第二通孔分别贯穿第一绝缘层、第二绝缘层、P型半导体、多量子阱发光区，且露出N型半导体；
P电极和N电极分别通过第一通孔和第二通孔与P型半导体层和N型半导体层进行电性连接。
本发明中的高光效结构LED芯片，通过在外延层上依次设置透明导电层、第一绝缘层、高反射电极层、第二绝缘层和P/N电极，N型半导体上设有第二通孔；第二通孔贯穿第一绝缘层、第二绝缘层、P型半导体和多量子阱外延区，且露出N型半导体，通过在外延层设置的第二通孔替换了传统技术中在N型半导体上设有的MESA区域，第二通孔相对传统MESA区域占用的面积较小，减少了N型半导体的大量牺牲，能够降低电流密度droop效应，从而提高了LED芯片光效。
进一步的，P型半导体层上还包括电子阻挡层，透明导电层覆盖电子阻挡层。
进一步的，第一绝缘层及第二绝缘层包括至少一种绝缘材料，绝缘材料包括SiO2、Al2O3、TiO2。
进一步的，P/N电极为叠层材料或单层材料，叠层材料以及单层材料均包括Cr、Au、Pt、Ni、Ti或Cr、Au、Pt、Ni、Ti的合金。
进一步的，高反射电极层包括高反射金属材料，高反射金属材料包括Al、Ag、Mg。
附图说明
图1为本发明实施例中高光效结构LED芯片截面示意图；
图2为本发明实施例中高光效结构LED芯片俯视图；
图3为现有技术中LED芯片截面示意图；
图4为本发明实施例中高光效结构LED芯片左侧截面示意图；
图5为本发明实施例中高光效结构LED芯片右侧截面示意图；
图6为本发明实施例中B部分放大图；
如下具体实施方式将结合上述附图进一步说明本发明。
主要元件符号说明：
| N型半导体 | 1 | P型半导体 | 3 |
| 衬底 | 2 | 透明导电层 | 4 |
| 第二通孔 | 5 | 第一通孔 | 6 |
| 第一绝缘层 | 7 | 高反射电极层 | 8 |
| 第二绝缘层 | 9 | P电极 | 10 |
| N电极 | 11 | 量子阱发光区 | 12 |
| 电子阻挡层 | 13 | P焊盘 | 14 |
| N焊盘 | 15 |
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
本实施例中提供了一种高光效结构的LED芯片的制备方法，如图1、图4和图5所示，包括步骤S1-S6。
S1、提供一外延层，在外延层上沉积绝缘层并制作电子阻挡层13图形。
外延层包括依次形成于衬底2上的N型半导体1、量子阱发光区12域以及P型半导体3。首先，在P型半导体3上利用金属有机化合物化学气相淀积(Metal-organic ChemicalVapor DePosition，MOCVD)沉积绝缘层，形成电子阻挡层13图形，其中绝缘层的材料是由SiO2、Al2O3、TiO2等一种或多种绝缘材料组成。
S2、在外延层上沉积透明导电层4，并在透明导电层4图形上进行MESA制作。
在P型半导体3以及电子阻挡层13图形之上继续利用溅射沉积技术沉积透明导电层4，形成后的透明导电层4完全覆盖电子阻挡层13图形，可选地，透明导电层4可以是ITO、IZO等透明导电材料。
进一步的，在透明导电层4上进行MESA掩膜图形的制作，利用MESA掩膜图形进行TCL湿法刻蚀，以将MESA掩膜图形转移至透明导电层4图形上，刻蚀掉MESA掩膜图形区域的透明导电层4，从而制作出透明导电层4图形；再通过干法刻蚀，继续利用MESA掩膜图形在外延层上刻蚀出MESA图形，直至刻蚀出露出N型半导体1，去除掩膜，得到第二通孔5。将MESA区域与透明导电层4刻蚀区域的掩膜图层合为一道，再进行刻蚀，相对传统的在N焊盘15底部通过刻蚀掉外延层上大面积的区域形成的MESA刻蚀区域，刻蚀面积减小，因此发光区域的面积相对得到扩大，能够有效的提高LED芯片的光效。
S3、在透明导电层4上沉积绝缘层并制作第一绝缘层7图形。
在透明导电层4上沉积绝缘层，形成第一绝缘层7图形，可选地，第一绝缘层7包括至少一种绝缘材料，绝缘材料包括SiO2、Al2O3、TiO2。
S4、在第一绝缘层7上制作掩膜，并沉积高反射金属层，制作高反射电极层8。
在第一绝缘层7图形上制作高反射电极掩膜图形，以掩膜图形为遮挡，在第一绝缘层7图形上沉积高反射金属材料，得到高反射电极层8图形，可选地，高反射电极层包括高反射金属材料，高反射金属材料包括Al、Ag、Mg。
S5、在高反射电极层8上沉积绝缘层并制作第二绝缘层9图形。
在高反射电极层8上沉积绝缘层，制作得到第二绝缘层9，且第二绝缘层9图形完全覆盖高反射电极层8图形，使得后续沉积的P/N电极之间完全绝缘。可选地，第二绝缘层9包括至少一种绝缘材料，绝缘材料包括SiO2、Al2O3、TiO2。
S6、在第二绝缘层9上制作P/N电极图形掩膜，并进行P/N电极的制作。
P/N电极包括位于P型半导体3上方的P电极10和位于N型半导体1上方N电极11，P电极10和N电极11可以是叠层材料或单层材料，叠层材料和单层材料均为包含Cr、Au、Pt、Ni、Ti等金属材料或含有Cr、Au、Pt、Ni、Ti的合金材料组成的叠层或单层。
如图2所示为高光效结构的LED芯片的俯视图，其中包括P/N电极以及左右两端分别设有的P焊盘14和N焊盘15。P焊盘14分别与P电极10连接，N焊盘15与N电极11连接。在第二通孔5的区域，如图6所示，B部分为第二通孔5的区域，由外至内依次包括透明导电层4、第二通孔5、第一绝缘层7、第二绝缘层9以及N电极11。
如图4所示，在第二通孔5及透明导电层4上制备第一绝缘层7、高反射电极层8、第二绝缘层9、P电极10和N电极11时，由于N型半导体1上刻蚀出的第二通孔5图形，因此，第一绝缘层7、高反射电极层8和第二绝缘层9生长时将沿着第二通孔5的侧壁生长，使得第二通孔5分别贯穿第一绝缘层7、第二绝缘层9、P型半导体3、多量子阱外延区，且露出N型半导体1，N电极11直接覆盖在N型半导体1上，因此，N电极11可通过第二通孔5与N型半导体1进行电性连接。
如图5所示，其中，P电极10贯穿第二绝缘层9形成第一通孔6，P电极10直接覆盖在透明导电层4上，因此P电极10可通过第一通孔6与透明导电层4进行电性连接，透明导电层4与P性半导体直接接触，从而P电极10间接与P型半导体3进行电性连接。P电极10和N电极11分别与P型半导体3、N型半导体1连接，进而能够使LED芯片发光。
可以理解的，由于在N型半导体1上进行开孔制作MESA区域形成第二通孔5，避免了N焊盘15底下制作MESA区域，N焊盘15只承担打线作用，因此减少了外延层上N型半导体1的大量牺牲，能够降低电流密度droop效应，提高LED芯片光效。
综上，本发明上述实施例当中的高光效结构的LED芯片的制备方法，通过在外延层上依次生长电子阻挡层和透明导电层，将MESA刻蚀区域与透明导电层刻蚀区域的掩膜图层合为一道，先湿法刻蚀透明导电层，再干法刻蚀外延层直至露出N型半导体，形成第二通孔，替换了传统技术中的N型MESA区域，减少了N型半导体的大量牺牲，再依次在透明导电层上依次制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极，通过N型半导体上进行开孔制作MESA区域形成第二通孔，减少了发光区域的牺牲，能够降低电流密度droop效应，从而提高了LED芯片光效。
实施例二
本实施例中提供一种高光效结构的LED芯片，如图1所示，包括衬底2和外延层，外延层由下而上依次包括N型半导体1、多量子阱发光区12和P型半导体3，
P型半导体3的上方依次设有电子阻挡层13和透明导电层4，且透明导电层4完全覆盖电子阻挡层13，透明导电层4的上方依次包括有第一绝缘层7、高反射电极层8、第二绝缘层9以及P/N电极，其中P/N电极为P电极10和N电极11，第二绝缘层9完全覆盖在高反射金属层上，使得P/N电极与高反射金属层之间处于绝缘状态。
如图2所示为高光效结构的LED芯片的俯视图，其中包括P/N电极以及左右两端分别设有的P焊盘14和N焊盘15。P焊盘14分别与P电极10连接，N焊盘15与N电极11连接。如图6所示，在第二通孔5的区域，由外至内依次包括透明导电层4、第二通孔5、第一绝缘层7、第二绝缘层9以及N电极11。
如图4所示，P/N电极中包括位于P型半导体3上的P电极10以及位于N型半导体1上的N电极11。外延层上设有第二通孔5，其中第二通孔5贯穿第一绝缘层7、第二绝缘层9、P型半导体3、多量子阱外延区，并且露出N型半导体1。在第二通孔5的区域，N型半导体1上直接覆盖有N电极11，因此，N电极11能够通过第二通孔5与N型半导体1进行电性连接，达到发光效果。
如图5所示，在P电极10区域设有第一通孔6，具体的，P电极10贯穿第二绝缘层9性成第一通孔6，并且P电极10直接覆盖在透明导电层4上，因此，P电极10与透明导电层4进行电性连接，透明导电层4设于P型半导体3上，从而，P电极10间接与P型半导体3电性连接。
其中，第一绝缘层7和第二绝缘层9中绝缘层的材料为至少一种绝缘材料，绝缘材料包括SiO2、Al2O3、TiO2等其他绝缘材料，透明导电层4可以是ITO、IZO等透明导电材料，高反射电极为Al、Ag、Mg等高反射金属材料。P电极10和N电极11可以是叠层材料或单层材料，叠层材料和单层材料均为包含Cr、Au、Pt、Ni、Ti等金属材料或含有Cr、Au、Pt、Ni、Ti的合金材料组成的叠层或单层。
可以理解的，由于在N型半导体1上进行开孔制作MESA区域形成第二通孔5，避免了N焊盘15底下制作MESA区域，N焊盘15只承担打线作用，因此减少了外延层上N型半导体1的大量牺牲，能够降低电流密度droop效应，提高LED芯片光效。
综上，本发明上述实施例当中的高光效结构的LED芯片，通过在外延层上依次设置透明导电层、第一绝缘层、高反射电极层、第二绝缘层和P/N电极，N型半导体上设有第二通孔；第二通孔贯穿第一绝缘层、第二绝缘层、P型半导体和多量子阱外延区，且露出N型半导体，通过在外延层设置的第二通孔替换了传统技术中在N型半导体上设有的MESA区域，第二通孔相对传统MESA区域占用的面积较小，减少了N型半导体的大量牺牲，能够降低电流密度droop效应，从而提高了LED芯片光效。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种高光效结构LED芯片的制备方法，其特征在于，所述方法包括：
提供一外延层，所述外延层由下至上依次包括N型半导体、多量子阱发光区和P型半导体，在所述外延层上沉积绝缘层并制作电子阻挡层图形；
在所述外延层及所述电子阻挡层上沉积透明导电层；
在所述透明导电层上制作MESA掩膜图形，以所述MESA掩膜图形对所述透明导电层进行湿法刻蚀，得到透明导电层图形，再以所述MESA掩膜图形对所述外延层进行干法刻蚀，直至刻蚀露出所述N型半导体，得到第二通孔；
依次在所述透明导电层及所述第二通孔上制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极，所述P/N电极包括P电极和N电极，得到高光效结构LED芯片。
2.根据权利要求1所述的高光效结构LED芯片的制备方法，其特征在于，所述依次在所述透明导电层及所述第二通孔上制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极的步骤包括：
在所述透明导电层上沉积绝缘层并制作第一绝缘层；
在所述第一绝缘层上沉积高反射金属层得到高反射电极层；
在所述高反射电极层上沉积绝缘层并制作第二绝缘层图形；
在所述第二绝缘层上制作P电极和N电极。
3.根据权利要求1所述的高光效结构LED芯片的制备方法，其特征在于，所述第一绝缘层及所述第二绝缘层包括至少一种绝缘材料，所述绝缘材料包括SiO2、Al2O3、TiO2。
4.根据权利要求1所述的高光效结构LED芯片的制备方法，其特征在于，所述P/N电极为叠层材料或单层材料，所述叠层材料以及所述单层材料均包括Cr、Au、Pt、Ni、Ti或Cr、Au、Pt、Ni、Ti的合金。
5.根据权利要求1所述的高光效结构LED芯片的制备方法，其特征在于，所述高反射电极层包括高反射金属材料，所述高反射金属材料包括Al、Ag、Mg。
6.一种高光效结构LED芯片，包括衬底和外延层，所述外延层由下而上依次包括N型半导体层、多量子阱发光区和P型半导体层，其特征在于，
所述P型半导体层上方依次包括透明导电层、第一绝缘层、高反射电极层、第二绝缘层和P/N电极，所述第二绝缘层覆盖所述高反射电极层；
所述P型半导体上设有第一通孔，所述第一通孔贯穿所述第二绝缘层；
所述N型半导体上设有第二通孔，所述第二通孔分别贯穿所述第一绝缘层、所述第二绝缘层、所述P型半导体、所述多量子阱发光区，且露出所述N型半导体；
所述P电极和N电极分别通过所述第一通孔和所述第二通孔与所述P型半导体层和所述N型半导体层进行电性连接。
7.根据权利要求6所述的高光效结构LED芯片，其特征在于，所述P型半导体层上还包括电子阻挡层，所述透明导电层覆盖所述电子阻挡层。
8.根据权利要求6所述的高光效结构LED芯片，其特征在于，所述第一绝缘层及所述第二绝缘层包括至少一种绝缘材料，所述绝缘材料包括SiO2、Al2O3、TiO2。
9.根据权利要求6所述的高光效结构LED芯片，其特征在于，所述P/N电极为叠层材料或单层材料，所述叠层材料以及所述单层材料均包括Cr、Au、Pt、Ni、Ti或Cr、Au、Pt、Ni、Ti的合金。
10.根据权利要求6所述的高光效结构LED芯片，其特征在于，所述高反射电极层包括高反射金属材料，所述高反射金属材料包括Al、Ag、Mg。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210210774.1A CN114709298B (zh) | 2022-03-03 | 2022-03-03 | 一种高光效结构的led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210210774.1A CN114709298B (zh) | 2022-03-03 | 2022-03-03 | 一种高光效结构的led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114709298A true CN114709298A (zh) | 2022-07-05 |
| CN114709298B CN114709298B (zh) | 2024-09-27 |
Family
ID=82166776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210210774.1A Active CN114709298B (zh) | 2022-03-03 | 2022-03-03 | 一种高光效结构的led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114709298B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779741A (zh) * | 2023-07-18 | 2023-09-19 | 江西兆驰半导体有限公司 | 一种提升发光亮度的led芯片及其制备方法 |
| CN116978990A (zh) * | 2023-09-25 | 2023-10-31 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法、led芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110233564A1 (en) * | 2010-03-23 | 2011-09-29 | Advanced Optoelectronic Technology, Inc. | Light emitting diode chip and method for manufacturing the same |
| CN106784173A (zh) * | 2016-11-11 | 2017-05-31 | 聚灿光电科技股份有限公司 | 具有电容结构的led芯片及其制备方法 |
-
2022
- 2022-03-03 CN CN202210210774.1A patent/CN114709298B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110233564A1 (en) * | 2010-03-23 | 2011-09-29 | Advanced Optoelectronic Technology, Inc. | Light emitting diode chip and method for manufacturing the same |
| CN106784173A (zh) * | 2016-11-11 | 2017-05-31 | 聚灿光电科技股份有限公司 | 具有电容结构的led芯片及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 赵霞飞;贾华宇;李灯熬;罗飚;刘应军;马;: "InGaAsP/InP激光器结构与量子阱数的优化", 激光杂志, no. 05, 25 May 2017 (2017-05-25) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779741A (zh) * | 2023-07-18 | 2023-09-19 | 江西兆驰半导体有限公司 | 一种提升发光亮度的led芯片及其制备方法 |
| CN116978990A (zh) * | 2023-09-25 | 2023-10-31 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法、led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114709298B (zh) | 2024-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102494108B1 (ko) | 발광 디바이스 | |
| US9318530B2 (en) | Wafer level light-emitting diode array and method for manufacturing same | |
| JP4183299B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR101017394B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR100887139B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
| CN114709298B (zh) | 一种高光效结构的led芯片及其制备方法 | |
| CN110085715A (zh) | 半导体发光器件 | |
| JP4766845B2 (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| CN110224050A (zh) | 半导体发光装置 | |
| TWI702738B (zh) | 發光二極體元件 | |
| US20230317912A1 (en) | Light-emitting diode and manufacturing method thereof | |
| JP2007281037A (ja) | 半導体発光素子及びその製造方法 | |
| JPH10173224A (ja) | 化合物半導体発光素子及びその製造方法 | |
| CN101222014A (zh) | 垂直结构的半导体芯片 | |
| KR101845611B1 (ko) | 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법 | |
| KR20110043282A (ko) | 발광소자 및 그 제조방법 | |
| KR100631842B1 (ko) | 질화물 반도체 발광소자 | |
| TWI575783B (zh) | 光電半導體晶片及製造光電半導體晶片之方法 | |
| US20170352784A1 (en) | Light-emitting diode with multiple n contact structure | |
| JP7364376B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| CN105914271A (zh) | 发光二极管元件 | |
| TWI599017B (zh) | 晶圓等級之發光二極體陣列及其製造方法 | |
| US11626539B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| KR20160093789A (ko) | 반도체 발광소자 | |
| KR102408890B1 (ko) | 질화물 반도체 발광소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |