WO2020149514A1 - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
WO2020149514A1
WO2020149514A1 PCT/KR2019/016246 KR2019016246W WO2020149514A1 WO 2020149514 A1 WO2020149514 A1 WO 2020149514A1 KR 2019016246 W KR2019016246 W KR 2019016246W WO 2020149514 A1 WO2020149514 A1 WO 2020149514A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
conductive contact
contact pattern
light emitting
disposed
Prior art date
Application number
PCT/KR2019/016246
Other languages
English (en)
French (fr)
Inventor
도영락
유강열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN201980089117.2A priority Critical patent/CN113302743A/zh
Priority to US17/423,326 priority patent/US20220102604A1/en
Priority to EP19910719.4A priority patent/EP3913679A4/en
Publication of WO2020149514A1 publication Critical patent/WO2020149514A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8284—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present invention relates to a display device and a method for manufacturing the display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • a light emitting display panel a light emitting device may be included.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • OLED organic light emitting diode
  • a fluorescent material of a light emitting device In the case of an organic light emitting diode (OLED), an organic material is used as a fluorescent material of a light emitting device, and the manufacturing process is simple and the display device has flexible characteristics. However, it is known that the organic material is vulnerable to a high-temperature driving environment, and the efficiency of blue light is relatively low.
  • an inorganic semiconductor is used as a fluorescent material, so it has durability even in a high temperature environment, and has an advantage of high blue light efficiency compared to an organic light emitting diode.
  • an alignment method using a dielectrophoresis (DEP) method has been developed.
  • DEP dielectrophoresis
  • the problem to be solved by the present invention is to provide a display device capable of improving light emission efficiency by stably forming electrical conduction between a light emitting element and an electrode and lowering contact resistance therebetween.
  • Another problem to be solved by the present invention is to provide a method of manufacturing a display device capable of improving light emission efficiency by forming a stable electrical conduction between a light emitting element and an electrode in a simplified process and reducing contact resistance between them.
  • a display device for solving the above problems includes a substrate, a first electrode disposed on the substrate, a second electrode disposed on the substrate, and spaced apart from the first electrode to face the first electrode. And a first conductive contact pattern disposed on the first electrode so as to contact one end of the first electrode and the light emitting element, and the second electrode and the light emitting element. And a second conductive contact pattern disposed on the second electrode so as to contact the other end.
  • the first conductive contact pattern and the second conductive contact pattern are disposed directly on the first electrode and the second electrode, respectively, and a region where the first conductive contact pattern and the first electrode overlap and the second conductivity An insulating material layer may not be interposed in the region where the contact pattern and the second electrode overlap.
  • the first electrode, the second electrode, the first conductive contact pattern, and the second conductive contact pattern may each extend in the same direction.
  • the first conductive contact pattern and the second conductive contact pattern may cover the width direction of the first electrode and the second electrode, respectively.
  • the first conductive contact pattern is a first one conductive contact pattern disposed on one edge in the width direction of the first electrode and a first one disposed on the other edge in the width direction of the first electrode and separated from the first one conductive contact pattern.
  • the second conductive contact pattern includes the second conductive contact pattern, and the second conductive contact pattern is disposed on one side edge of the second electrode in the width direction and the second electrode is disposed on the other side edge in the width direction of the second electrode.
  • a second conductive contact pattern separated from the conductive contact pattern may be included.
  • the first electrode includes a first electrode stem portion and a first electrode branch portion branched from the first electrode stem portion
  • the second electrode is a second electrode stem portion and a second branch branched from the second electrode stem portion.
  • An electrode branch portion may be included, and the light emitting device may be disposed between the first electrode branch portion and the second electrode branch portion.
  • the display device may include a plurality of pixels, wherein the first electrode may be a pixel electrode disposed separately for each pixel, and the second electrode may be a common electrode disposed along the plurality of pixels.
  • Surface roughnesses of the first conductive contact pattern and the second conductive contact pattern may be greater than those of the first electrode and the second electrode.
  • the side inclination angles of the first conductive contact pattern and the second conductive contact pattern may be smaller than the side inclination angles of the first electrode and the second electrode.
  • the thickness of the first conductive contact pattern and the second conductive contact pattern may be 10 nm to 10 ⁇ m, and the line width may be 1 ⁇ m to 30 ⁇ m.
  • the first conductive contact pattern and the second conductive contact pattern may include sintered silver (Ag).
  • the light emitting device may have a shape extending in one direction, and may include a first conductivity type semiconductor, a second conductivity type semiconductor, and an active layer disposed between the first conductivity type semiconductor and the second conductivity type semiconductor.
  • the length of the light emitting device may be 10 nm to 10 ⁇ m, and the aspect ratio of the light emitting device may be 1.2 to 100.
  • a plurality of light emitting elements, and at least one end of the light emitting element is physically spaced apart from the first electrode, may be electrically connected to the first electrode by the first conductive contact pattern.
  • a method of manufacturing a display device includes forming first and second electrodes facing each other on a substrate, and a plurality of light emitting elements between the first electrode and the second electrode And forming a first conductive contact pattern on the first electrode so as to contact one end of the first electrode and the light emitting element through a printing process, and the second electrode and the second electrode on the second electrode. And forming a second conductive contact pattern to contact the other end of the light emitting element.
  • the step of forming the conductive contact pattern may be performed using an electrohydrodynamic jet printing device.
  • the step of arranging the plurality of light emitting elements is performed using inkjet printing, and the diameter of the nozzle of the electrohydrodynamic jet printing apparatus may be smaller than the diameter of the nozzle of the inkjet printing apparatus.
  • the forming of the conductive contact pattern may include spraying an ink including a solvent and a metal powder dispersed therein.
  • the step of forming the conductive contact pattern may further include removing the solvent and sintering the metal powder after the step of spraying the ink.
  • the first electrode and the second electrode may be formed by a photolithography process.
  • a display device and a method of manufacturing the same According to a display device and a method of manufacturing the same according to an exemplary embodiment, stable electrical conduction between a light emitting element and an electrode is achieved through a simplified process, flow of the light emitting element is prevented, and contact resistance between them is reduced to improve light emission efficiency. have.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a layout view of one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 2.
  • FIG. 4 is a schematic diagram of a light emitting device according to an embodiment.
  • 5 to 11 are cross-sectional views illustrating process steps of a method of manufacturing a display device according to an exemplary embodiment.
  • FIG. 12 is a schematic view showing a process in which the conductive contact pattern is sintered.
  • FIG. 13 is a cross-sectional view showing the shape of an electrode and a conductive contact pattern.
  • FIG. 14 is a layout view of one pixel of a display device according to another exemplary embodiment.
  • 15 is a cross-sectional view taken along line XIII-XIII' of FIG. 14.
  • 16 is a cross-sectional view of one pixel of a display device according to an exemplary embodiment.
  • 17 is a layout view of one pixel of a display device according to another exemplary embodiment.
  • FIG. 18 is a layout view of one pixel of a display device according to another exemplary embodiment.
  • FIG. 19 is a cross-sectional view taken along line XVII-XVII' of FIG. 18.
  • 20 is a cross-sectional view of one pixel of a display device according to an exemplary embodiment.
  • 21 is a layout view of a display device according to another exemplary embodiment.
  • FIG. 22 is a cross-sectional view taken along line XXa-XXa', XXb-XXb', and XXc-XXc' of FIG. 21.
  • An element or layer being referred to as the "on" of another element or layer includes all cases in which another layer or other element is interposed immediately above or in between.
  • the same reference numerals refer to the same components throughout the specification.
  • the display device 1 is a schematic plan view of a display device according to an exemplary embodiment. 2 is a layout view of one pixel of a display device according to an exemplary embodiment. 1 and 2, the display device 1 displays a moving image or a still image.
  • the display device 1 may refer to any electronic device that provides a display screen. For example, televisions, laptops, monitors, billboards, Internet of Things, mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head-mounted displays, mobile communication terminals that provide display screens, An electronic notebook, an electronic book, a portable multimedia player (PMP), navigation, a game machine, a digital camera, a camcorder, etc. may be included in the display device 1.
  • PMP portable multimedia player
  • the display device 1 includes a display panel that provides a display screen.
  • Examples of the display panel include a nano LED display panel, a micro LED display panel, an organic light emitting display panel, a quantum dot emission display panel, a plasma display panel, and a field emission display panel.
  • the display panel a case in which the nano LED display panel is applied is illustrated, but is not limited thereto, and may be applied to other display panels if the same technical idea is applicable.
  • the shape of the display device 1 can be variously modified.
  • the display device 1 may have a shape such as a rectangle having a long horizontal shape, a rectangle having a long vertical shape, a square shape, a square having a rounded corner (vertex), other polygons, or a circular shape.
  • the shape of the display area DPA of the display device 1 may also be similar to the overall shape of the display device 1. In FIG. 1, a rectangular long display device 1 and a display area DPA are illustrated.
  • the display device 1 may include a display area DPA and a non-display area NDA.
  • the display area DPA is an area where a screen can be displayed
  • the non-display area NDA is an area where a screen is not displayed.
  • the display area DPA may be referred to as an active area
  • the non-display area NDA may also be referred to as an inactive area.
  • the display area DPA may generally occupy the center of the display device 1.
  • the display area DPA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a planar rectangle or a square, but is not limited thereto, and each side may have a rhombus shape inclined with respect to the first direction DR1.
  • the pixel PX may include a plurality of color pixels.
  • the pixel may include a first color pixel, a second color pixel, and a third color pixel.
  • the first color pixel may be a red pixel
  • the second color pixel may be a green pixel
  • the third color pixel may be a blue pixel.
  • the pixel PX arrangement includes pixels PXs of the same color along the first direction DR1 that is the column extension direction, and red, green, and red colors along the second direction DR2 that is the row extension direction.
  • the stripe arrangement method may be alternately arranged in the order of the pixels, the arrangement of the pixels PX is not limited to those illustrated.
  • each pixel PX may be formed in a rhombus shape, and may have a pentile arrangement method in which red pixels and blue pixels are radially arranged around a green pixel. Further, the pixel PX may further include white pixels in addition to the red, green, and blue pixels.
  • Each pixel PX includes an emission area EMR.
  • the light emitting device 300 is disposed in the emission area EMR to emit light.
  • the emission area EMR of the first color pixel emits a first color
  • the emission area EMR of the second color pixel emits a second color
  • the emission area EMR of the third color pixel emits a third color.
  • the present invention is not limited thereto, and the emission areas EMR of each pixel PX emit the same color (for example, blue), and a color filter and/or a wavelength conversion layer is disposed on a path of light to apply the corresponding pixel. It is also possible to emit the color of (PX).
  • Each light emitting area EMR may be the same as the shape of the pixel PX, but may be different.
  • the shape of the pixel PX is rectangular
  • the shape of the emission area EMR of the pixel PX may have various shapes such as a rectangle, rhombus, hexagon, octagon, and circle.
  • Each pixel PX is disposed around the emission area EMR and may further include a non-emission area NEM, which is an area in which light emission is not performed, but is not limited thereto.
  • the non-display area NDA may be disposed around the display area DPA. Signal wiring or driving circuits for applying a signal to the display area DPA may be disposed in the non-display area NDA.
  • the non-display area NDA may be disposed on an edge of the display device 1.
  • the non-display area NDA may be a bezel area.
  • FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 2.
  • one pixel PX is disposed on the substrate 11 and is disposed between the first electrode 21 and the second electrode 22 facing each other, and each electrode facing each other. 300 and a first conductive contact pattern CPT1 and a second conductive contact pattern CPT2 that increase the electrical connection between each electrode 21 and 22 and the light emitting device 300.
  • the substrate 11 supports the electrodes 21 and 22, the light emitting device 300, and a conductive contact pattern (CPT).
  • the substrate 11 may be any one of glass, plastic, ceramic, metal, and flexible polymer film that can be bent, but is not limited thereto.
  • An exemplary thickness of the substrate 11 may be 100 ⁇ m to 1 mm.
  • the area of one pixel PX may be 10 ⁇ m 2 to 100 cm 2 , but is not limited thereto, and various modifications are possible.
  • the first electrode 21 and the second electrode 22 are electrically connected to the light emitting device 300 and an electric signal may be applied to the light emitting device 300 so that the light emitting device 300 emits a specific color.
  • the first electrode 21 and the second electrode 22 may also be used to form an electric field in the pixel PX to align the light emitting device 300. That is, in the manufacturing step, the first electrode 21 and the second electrode 22 may be used as alignment electrodes. After being used as an alignment electrode, the first electrode 21 and/or the second electrode 22 may be patterned to be partially separated.
  • the first electrode 21 is a pixel electrode separated for each pixel PX
  • the second electrode 22 may be a common electrode commonly connected along a plurality of pixels PX.
  • One of the first electrode 21 and the second electrode 22 may be an anode electrode of the light emitting device 300, and the other may be a cathode electrode of the light emitting device 300.
  • the present invention is not limited thereto, and may be the opposite.
  • the first electrode 21 and the second electrode 22 may each include a stem portion and at least one branch portion branched therefrom.
  • the stem portion (hereinafter, the first electrode stem portion 21A) of the first electrode 21 and the stem portion (hereinafter, the second electrode stem portion 22A) of the second electrode 22 are in the second direction DR2. It may extend parallel to each other.
  • the branch portion of the first electrode 21 (hereinafter, the first electrode branch portion 21B) extends toward the second electrode stem portion 22A, and the branch portion of the second electrode 22 (hereinafter, the second electrode)
  • the branch portion 22B) may extend toward the first electrode stem portion 21A.
  • the ends of the first electrode branch portion 21B and the second electrode branch portion 22B may end at positions spaced apart from the second electrode stem portion 22A and the first electrode stem portion 21A, respectively. have.
  • the first electrode branch portion 21B and the second electrode branch portion 22B may face each other with an extension direction of the first direction DR1.
  • the plurality of first electrode branch portions 21B or the second electrode branch portions 22B are disposed, they may be alternately arranged along the second direction DR2.
  • the first electrode 21 and the second electrode 22 may have a shape that meshes with each other in a comb shape.
  • the thickness of the electrode branch portions 21B and 22B in each electrode 21 and 22 and the thickness of the electrode stem portions 21A and 22A may be the same.
  • the thickness of the first electrode 21 and the second electrode 22 may be 0.1 ⁇ m to 10 ⁇ m.
  • the first electrode 21 and the second electrode 22 may have the same thickness.
  • the widths of the first electrode branch portion 21B and the second electrode branch portion 22B are not limited thereto, but may be 100 nm to 50 ⁇ m.
  • the first electrode 21 and the second electrode 22 are any one or more metal materials selected from the group consisting of aluminum, titanium, indium, gold, and silver, or indium tin oxide (ITO), ZnO:Al, and CNT-conducting polymers, respectively. Any one or more transparent materials selected from the group consisting of composites may be included.
  • the first electrode 21 and the second electrode 22 may have a stacked structure in which two kinds of materials are stacked.
  • the first electrode 21 and the second electrode 22 may be electrodes in which two types of materials are stacked with titanium/gold, nickel/gold, or chromium/gold, but are not limited thereto.
  • the first electrode 21 and the second electrode 22 may have the same material and the same stacked structure.
  • a plurality of light emitting devices 300 may be arranged between the first electrode branch portion 21B and the second electrode branch portion 22B.
  • the light emitting device 300 may include semiconductor crystals doped with any conductivity type (eg, p-type or n-type) impurities.
  • the semiconductor crystal may receive an electric signal applied from an external power source and emit it as light in a specific wavelength band.
  • the light emitting device 300 may be a light emitting diode, and specifically, the light emitting device 300 has a size of a micrometer or a nanometer, and is an inorganic material. It may be a light emitting diode. In one embodiment, the light emitting device 300 may be a nano LED. The light emitting device 300 may have a rod shape extending in one direction. The light emitting device 300 may have a length (l) of 10 nm to 10 ⁇ m or 2 ⁇ m to 5 ⁇ m, preferably 4 ⁇ m or less. In addition, the diameter of the light emitting device 300 has a range of 300nm to 700nm, the aspect ratio (Aspect ratio) of the light emitting device 300 may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices 300 included in the display device 1 may have different diameters according to a compositional difference of the active layer 330.
  • the diameter of the light emitting device 300 may have a range of about 500nm.
  • the light emitting device 300 may be formed of a core shell structure.
  • FIG. 4 is a schematic diagram of a light emitting device according to an embodiment.
  • the light emitting device 300 may include a plurality of conductive semiconductors 310 and 320, a device active layer 330, a conductive electrode layer 370, and an insulating film 380. Electrical signals applied from the first electrode 21 and the second electrode 22 may be transmitted to the device active layer 330 through the respective conductive semiconductors 310 and 320 to emit light.
  • the light emitting device 300 includes a first conductivity type semiconductor 310, a second conductivity type semiconductor 320, and a device active layer 330 disposed between the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320.
  • a rod-shaped semiconductor core including a conductive electrode layer 370 disposed on the second conductivity-type semiconductor 320 and an insulating coating 380 disposed to surround the outer peripheral surface of the semiconductor core.
  • the light emitting device 300 of FIG. 4 has a structure in which the first conductive type semiconductor 310, the device active layer 330, the second conductive type semiconductor 320, and the conductive electrode layer 370 of the semiconductor core are sequentially stacked in the longitudinal direction. However, it is not limited thereto.
  • the conductive electrode layer 370 is shown disposed on the second conductive type semiconductor 320, the conductive electrode layer 370 may be omitted, and the conductive electrode layer 370 may be the first conductive type semiconductor 310. It may be disposed on both sides of the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320.
  • the first conductivity type semiconductor 310 may be, for example, an n-type semiconductor having a first conductivity type.
  • the first conductivity-type semiconductor 310 may include InxAlyGa1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y It may be a semiconductor material having the formula of ⁇ 1).
  • the first conductivity-type semiconductor 310 may include at least one selected from n-type doped InAlGaN, GaN, AlGaN, InGaN, AlN, and InN.
  • the first conductive semiconductor 310 may be doped with a first conductive dopant.
  • the first conductive dopant may be Si, Ge, Sn, and the like, but is not limited thereto.
  • the length of the first conductivity type semiconductor 310 may have a range of 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second conductivity type semiconductor 320 may have a second conductivity type, for example, a p-type semiconductor.
  • the second conductivity-type semiconductor 320 when the light emitting device 300 emits light in the blue wavelength band, the second conductivity-type semiconductor 320 is InxAlyGa1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y It may be a semiconductor material having the formula of ⁇ 1).
  • the second conductivity-type semiconductor 320 may include at least one selected from p-type doped InAlGaN, GaN, AlGaN, InGaN, AlN, and InN.
  • the second conductive semiconductor 320 may be doped with a second conductive dopant.
  • the second conductive dopant may be Mg, Zn, Ca, Se, Ba, and the like, but is not limited thereto.
  • the length of the second conductivity type semiconductor 320 may have a range of 0.08 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the drawing shows that the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320 are configured as one layer, but is not limited thereto.
  • the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320 may have a larger number of layers, such as a cladding layer or TSBR (Tensile strain barrier reducing). ) May further include a layer.
  • the device active layer 330 is disposed between the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320 and may include a single or multiple quantum well structure material.
  • the device active layer 330 includes a material having a multiple quantum well structure, a quantum layer and a well layer may be alternately stacked.
  • the device active layer 330 may emit light by combining electron-hole pairs according to electrical signals applied through the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320.
  • the device active layer 330 may include AlGaN, AlInGaN, or the like, and, in particular, the device active layer 330 is a multi-quantum well structure.
  • the quantum layer may include a material such as AlGaN or AlInGaN
  • the well layer may include a material such as GaN or AlGaN.
  • the present invention is not limited thereto, and the device active layer 330 may have a structure in which semiconductor materials having a large band gap energy and semiconductor materials having a small band gap energy are alternately stacked with each other, in a wavelength range of light emitting light. Accordingly, other Group 3 to 5 semiconductor materials may be included. Accordingly, the light emitted by the device active layer 330 is not limited to light in the blue wavelength band, but may also emit light in the red and green wavelength bands in some cases.
  • the length of the device active layer 330 may have a range of 0.05 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the light emitted from the device active layer 330 may be emitted on both sides as well as the longitudinal outer surface of the light emitting device 300.
  • the conductive electrode layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the conductive electrode layer 370 may include a conductive metal.
  • the conductive electrode layer 370 may include at least one of aluminum (Al), titanium (Ti), indium (In), gold (Au), and silver (Ag).
  • the insulating film 380 is disposed to surround the outer peripheral surface of the semiconductor core. Specifically, the insulating film 380 is formed on the outside of the first conductivity type semiconductor 310, the second conductivity type semiconductor 320, the device active layer 330, and the conductive electrode layer 370, and performs a function of protecting them can do. For example, the insulating film 380 is formed to surround the side surfaces of the members, so that both ends of the light emitting device 300 in the longitudinal direction, for example, the first conductive semiconductor 310 and the conductive electrode layer 370 are disposed. It may not be formed at both ends. However, it is not limited thereto.
  • the insulating film 380 is formed to extend in the longitudinal direction to cover the first conductive semiconductor 310 to the conductive electrode layer 370, but is not limited thereto.
  • the insulating film 380 covers only the first conductive type semiconductor 310, the device active layer 330, and the second conductive type semiconductor 320, or covers only a portion of the outer surface of the conductive electrode layer 370 to partially cover the conductive electrode layer 370. The outer surface may be exposed.
  • the thickness of the insulating film 380 may have a range of 10nm to 1.0 ⁇ m, but is not limited thereto.
  • the insulating film 380 includes materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN) ), aluminum oxide (Al2O3), hafnium oxide (HfO 2 ), yttrium oxide (Y 2 O 3 ), titanium dioxide (TiO 2 ), and the like. Accordingly, an electrical short circuit that may occur when the device active layer 330 directly contacts the first electrode 21 or the second electrode 22 can be prevented.
  • the insulating film 381 protects the outer circumferential surface of the light emitting device 300 including the device active layer 330, it is possible to prevent a decrease in light emission efficiency.
  • At least a portion of the plurality of light emitting devices 300 disposed between the first electrode branch portion 21B and the second electrode branch portion 22B has a first electrode branch portion at one end. It is electrically connected to (21B), the other end may be electrically connected to the second electrode branch portion (22B).
  • all illustrated light-emitting elements 300 are electrically connected to the first electrode branch portion 21B and the second electrode branch portion 22B, all the light-emitting elements 300 show each electrode branch portion ( It is not necessary to be electrically connected to 21B, 22B). That is, some of the light emitting elements 300 may not emit light because they are not electrically connected to the first electrode branch portion 21B or the second electrode branch portion 22B. Even in this case, the light emission of the pixel PX may be performed as the other light emitting elements 300 electrically connected to the electrode branches 21B and 22B emit light.
  • the plurality of light emitting devices 300 disposed between the pair of first electrode branch portions 21B and the second electrode branch portions 22B are spaced apart from each other in the first direction D2 and may be substantially parallel to each other. .
  • the spacing between the light emitting elements 300 is not particularly limited.
  • a plurality of light-emitting elements 300 are arranged adjacently to form a group, and the other plurality of light-emitting elements 300 may be grouped to be spaced apart at regular intervals, and have uneven density, but in one direction. It may be oriented and aligned.
  • Electrical connection between the light emitting device 300 and the first electrode branch portion 21B and the second electrode branch portion 22B may be made through physical direct contact.
  • one end of the light emitting device 300 may directly contact the first electrode branch portion 21B, and the other end may directly contact the second electrode branch portion 22B.
  • the premise that both ends of the light-emitting element 300 physically directly contact each electrode branch portion 21B, 22B is that the length of the light-emitting element 300 is equal to or greater than the interval of each electrode branch portion 21B, 22B.
  • the electrical connection between the light emitting device 300 and the first electrode branch portion 21B and the second electrode branch portion 22B is a conductive contact pattern (CPT) (and/or a contact electrode (' 261', '262')).
  • CPT conductive contact pattern
  • a contact electrode ' 261', '262'
  • a conductive contact pattern CPT is disposed between one end of the non-contact light emitting device 300 and the electrodes 21 and 22, thereby making electrical connection therebetween. Even when one end of the light emitting device 300 directly physically contacts the electrode branch portions 21B and 22B, when a conductive contact pattern CPT is disposed around the electrode contact portions, the contact resistance between them may be lowered. , It can also help to fix the light emitting device 300.
  • the conductive contact pattern CPT may be disposed on the electrode branch portions 21B and 22B.
  • the conductive contact pattern CPT may be disposed to directly contact the electrode branch portions 21B and 22B to be electrically connected to the electrode branch portions 21B and 22B.
  • An insulating material layer may not be interposed in the overlapping region of the conductive contact pattern CPT and the electrode branch portions 21B and 22B.
  • the conductive contact pattern CPT may also physically contact the end of the light emitting device 300. As described above, the end portion of the light emitting device 300 may or may not contact the electrode branch portions 21B and 22B. In any case, the light emitting device 300 physically contacts the conductive contact pattern CPT Thus, a stable electrical connection can be made to the electrode branch portions 21B and 22B that the conductive contact pattern CPT physically contacts.
  • the first conductive contact pattern CPT1 may be disposed on the first electrode branch portion 21B, and the second conductive contact pattern CPT2 may be disposed on the second electrode branch portion 22B.
  • the first conductive contact pattern CPT1 may be separated without being connected to the second conductive contact pattern CPT2.
  • the first conductive contact patterns CPT1 on the different first electrode branch portions 21B may be separated without being connected to each other, and this may be applied to the second conductive contact pattern CPT2 as well.
  • the conductive contact pattern CPT may not be disposed on the electrode stem portions 21A and 22A, but is not limited thereto.
  • the conductive contact pattern CPT covers the electrode branch portions 21B and 22B in the width direction. That is, the conductive contact pattern CPT may cover a space from one edge to the other edge of the second direction DR2 of the electrode branch portions 21B and 22B.
  • the conductive contact pattern CPT may directly contact the upper surfaces of the electrode branch portions 21B and 22B along the width direction of the electrode branch portions 21B and 22B. In one embodiment, the conductive contact patterns CPT may be disposed one by one on the electrode branch portions 21B and 22B.
  • the conductive contact pattern CPT may cover the light emitting device 300. That is, the planar conductive contact pattern CPT may overlap the end portion of the light emitting device 300.
  • the planar conductive contact pattern CPT may have a pattern shape extending along the first direction DR1 like the electrode branch portions 21B and 22B.
  • the length of the conductive contact pattern CPT may be smaller than the length of the electrode branch portions 21B and 22B, but is not limited thereto.
  • the edges of the conductive contact pattern CPT may have more irregular extension lines than the edges of the electrode branches 21B and 22B. That is, as illustrated in FIG. 2, the edge of the conductive contact pattern CPT may include fine irregularities along the extension direction.
  • the end portion in the extending direction of the conductive contact pattern CPT may have a shape that is generally closer to the curve than the end portions of the electrode branch portions 21B and 22B.
  • the ends of the electrode branch portions 21B and 22B are close to a part of the rectangle, while the ends of the conductive contact pattern CPT may have a more convex shape.
  • the planar shape of the conductive contact pattern CPT is not limited to those illustrated.
  • the conductive contact pattern (CPT) is made of a conductive material, and may include, for example, silver (Ag), aluminum, gold, lead, nickel, cobalt, manganese, tantalum, and indium.
  • the conductive contact pattern CPT may be made of a material different from the first and second electrodes 21 and 22.
  • the conductive contact pattern (CPT) may have a thickness of 10 nm to 10 ⁇ m.
  • the line width of the conductive contact pattern CPT may be 1 ⁇ m to 30 ⁇ m, but is not limited thereto.
  • 5 to 11 are cross-sectional views illustrating process steps of a method of manufacturing a display device according to an exemplary embodiment.
  • the first electrode 21 and the second electrode 22 are formed on the substrate 11.
  • the first electrode 21 and the second electrode 22 are patterned to face each other.
  • the first electrode 21 and the second electrode 22 may be formed by depositing a layer of a conductive material and patterning it through a photolithography process.
  • the first ink 30 containing the light emitting element 300 is coated on the substrate 11.
  • the first ink 30 may be applied by a printing method using an inkjet printing device.
  • the inkjet printing apparatus may include a print head 500 and a plurality of nozzles 510 installed thereon.
  • the inkjet head 500 may spray the first ink 30 on the target substrate 11 through the nozzle 510 while moving the upper portion of the target substrate 11. Adjusting the injection timing of the nozzle 510 of the inkjet head 500 may cause the first ink 30 to be ejected at a predetermined predetermined position.
  • the first ink 30 may be ejected for each pixel of the display device 1 or for each pixel of the same color.
  • the ejected first ink 30 may be located in a part or all of the regions on the first electrode 21 and the second electrode 22 with the center between the first electrode 21 and the second electrode 22. . Furthermore, as illustrated in FIG.
  • the first ink 30 has a second direction DR2 within one pixel. It may be applied to cover all the first electrode branch portion (21B) and the second electrode branch portion (22B) arranged along.
  • the first ink 30 may include a first solvent 35 and a first solid content.
  • the first solvent 35 may include acetone, water, alcohol, pygmia, toluene, and the like.
  • the first solvent 35 may be a material that is vaporized or volatilized by normal temperature or heat.
  • the first solid content may include a plurality of light emitting devices 300.
  • the plurality of light emitting devices 300 may be dispersed in the first solvent 35.
  • the light emitting device 300 may be included in an amount of 0.001 to 100% by weight based on the weight of the first solvent 35. When the light emitting device 300 is 0.001% by weight or more, it is possible to prevent defects due to the lack of the light emitting device 300 by only one application. If the light emitting device 300 is 100% by weight or less, the interference with the alignment between the light emitting devices 300 due to the excessive amount of the light emitting devices 300 may be reduced.
  • the light emitting device 300 is aligned and landed using the first electrode 21 and the second electrode 22 as alignment electrodes. Alignment of the light emitting devices 300 may be performed by a dielectric phoresis method.
  • an AC voltage is applied to the first electrode 21 and the second electrode 22.
  • the applied AC voltage may have a voltage of ⁇ (10 to 50)V and a frequency of 10kHz to 1MHz.
  • the AC voltage may be provided in a manner of providing a voltage to the pad (not shown) of the first electrode 21 and the pad (not shown) of the second electrode 22 using a probe device.
  • the light-emitting element 300 which is a kind of dipole, is subjected to a dielectrophoretic force, and the orientation direction and position are gradually changed, so that both ends face the first electrode 21 and the second electrode 22 as shown in FIG. 8. You can land to contact it.
  • the first solvent 35 is removed.
  • the first solvent 35 may be removed by volatilization or vaporization. As the first solvent 35 is removed, flow between the light emitting device 300 and each electrode 21 and 22 is prevented, and mutual bonding force may increase.
  • a second ink INS containing a conductive material is applied on the first electrode 21 and the second electrode 22, respectively.
  • the second ink INS is applied to cover the electrodes 21 and 22 in the width direction while also covering the ends of the light emitting device 300 together.
  • the second ink INS on the first electrode 21 and the second ink INS and the second ink INS on the second electrode 22 are applied to be physically separated from each other. That is, the second ink INS may be printed to have a pattern.
  • the second ink INS may be applied by an electro-hydrodynamic jet (hereinafter referred to as'E-jet') printing device.
  • 'E-jet' electro-hydrodynamic jet
  • the E-jet printing device forms an electric field between the nozzle and the target substrate, and the electric force applied to the meniscus of the ink discharged from the nozzle head tip deforms the liquid surface to form droplets, and uses electrostatic mutual attraction. It is a device that discharges ink onto a substrate. Specifically, the droplet formed on the nozzle tip forms a hemispherical shape due to the balance of gravity, surface energy, and various external energies. When a high voltage is applied to the droplet, the electrostatic repulsive force between the surface charges and the external electric field Coulomb repulsive force formed by the formation of hemispherical droplets may be elongated into droplets of an inverted triangle shape.
  • E-jet printing requires liquid level control technology, and for this purpose, pneumatic pressure can be used so that positive pressure is slightly applied using the height of the ink.
  • the E-jet printing device may use a syringe pump. Since the ejected force is a combination of electrostatic pressure and mechanical pressure applied to the ink, it is discharged, thereby reducing the size of the nozzle to minimize the amount of ink ejected.
  • the pressure applied to the ejected second ink INS may be 1 to 100 kPa, but is not limited thereto.
  • the E-jet printing apparatus for forming a fine pattern includes a discharge head 600 having a nozzle 610 through which a second ink (INS) droplet is discharged.
  • a first voltage may be applied to the nozzle 610, and a second voltage may be applied to the target substrate 11.
  • the first voltage and the second voltage may be controlled to have the same polarity, but are not limited thereto.
  • the first voltage may be a DC voltage
  • the second voltage may be a pulse voltage or a DC voltage having the same polarity as the first voltage.
  • the second voltage is a pulse voltage, it may have both a potential of the same polarity as the first voltage and a potential of a different polarity from the first voltage.
  • the first voltage may be 10V to 5000V
  • the second voltage may be 10V to 5000V, but is not limited thereto.
  • the diameter of the nozzle 610 of the ejection head 600 of the E-jet printing device may be smaller than the diameter of the nozzle 510 of the inkjet printing device used to print the first ink 30 described above.
  • the diameter of the nozzle 610 of the discharge head 600 of the E-jet printing device is not limited thereto, but may be 100 nm to 50 ⁇ m.
  • the diameter of the nozzle 610 is smaller than the diameter of the nozzle 510 of the inkjet printing apparatus, and in the E-jet printing apparatus, the droplet size formed in the nozzle 610 may be formed smaller than the nozzle 610. And, since the variation in the vertical distribution of the electric field with respect to the position where the droplet is located can be minimized, it is possible to form a fine fine pattern.
  • the second ink INS may include a second solvent and a second solid content.
  • the second solid content may include metal powder.
  • the metal powder may be nano powder.
  • the metal of the metal powder may be at least one of silver (Ag), aluminum, gold, lead, nickel, cobalt, manganese, tantalum, and indium, but is not limited thereto.
  • the second ink INS comprises silver (Ag) nano powder as a metal powder.
  • the E-jet printing device can discharge ink having a higher viscosity than the inkjet printing device. Therefore, the viscosity of the second ink INS may be greater than that of the first ink 30. Also, the content of the second solid content in the second ink INS may be greater than the content of the first solid content in the first ink 30.
  • the second ink INS applied on the first electrode 21 and the second electrode 22 may have a convex surface.
  • the second ink INS is applied by the E-jet printing apparatus, but is not limited thereto. That is, the second ink INS may be applied by various other printing devices capable of forming a fine pattern.
  • the second solvent of the second ink INS applied on the substrate 11 and the first electrode 21 and the second electrode 22 disposed thereon is removed.
  • the second solvent can be removed by volatilization or vaporization.
  • the remaining metal powder can be sintered.
  • one or more heat treatment processes may be performed to remove the second solvent and/or sinter the metal powder.
  • a conductive contact pattern CPT
  • the first conductive contact pattern CPT1 on the first electrode 21 physically contacts one end of the first electrode 21 and the light emitting device 300
  • the second conductive contact pattern on the second electrode 22 ( CPT2) is in physical contact with the second electrode 22 and the other ends of the light emitting device 300.
  • the first conductive contact pattern CPT1 and the second conductive contact pattern CPT2 not only stably conduct the ends of the electrodes 21 and 22 and the light emitting device 300, but also cover the ends of the light emitting device 300. In addition, it may serve to prevent the flow of the light emitting device 300.
  • FIG. 12 is a schematic view showing a process in which the conductive contact pattern is sintered.
  • the volume of the second ink INS is reduced in a process in which the second solvent of the second ink INS is volatilized.
  • the surface shape of the conductive contact pattern CPT also changes, and may have a convex curved surface, similar to the surface shape of the second ink INS.
  • the metal powder melts and solidifies while cooling.
  • the surface of the conductive contact pattern CPT may have an irregular surface.
  • FIG. 13 is a cross-sectional view showing the shape of the electrodes 21 and 22 and the conductive contact pattern CPT.
  • cross sections of the first and second electrodes 21 and 22 formed by patterning deposition and photolithography may have a flat surface and generally have a rectangular or trapezoidal shape.
  • the conductive contact pattern (CPT) applied through the E-jet may have a convex upper surface.
  • the side tilt angles of the first and second electrodes 21 and 22 may be greater than the side tilt angles of the conductive contact pattern CPT.
  • the surface roughness of the conductive contact pattern CPT may also be greater than that of the first and second electrodes 21 and 22.
  • the manufacturing method of the display device according to the present exemplary embodiment forms the conductive contact pattern CPT as a printing process rather than a photolithography process requiring a complicated process, not only the patterning process is simplified, but also waste of material Can be reduced.
  • 14 is a layout view of one pixel of a display device according to another exemplary embodiment.
  • 15 is a cross-sectional view taken along line XIII-XIII' of FIG. 14.
  • this embodiment illustrates that the conductive contact pattern CPT may be separated from one side and the other side of one electrode branch portion 21B and 22B. That is, the conductive contact pattern CPT on one electrode branch portion 21B, 22B may be divided along the second direction DR2.
  • the first conductive contact pattern CPT1 includes the first one side conductive contact pattern CPT11 and the other edge of the first electrode branch portion 21B disposed along one edge of the first electrode branch portion 21B. It includes a first other conductive contact pattern (CPT12) disposed along.
  • the second conductive contact pattern CPT2 is similarly disposed along the other edge of the second one-side conductive contact pattern CPT21 and the second electrode branch 22B disposed along one edge of the second electrode branch 22B.
  • the second other conductive contact pattern CPT22 is included.
  • the conductive contact patterns CPT11 and CPT21 on one side and the conductive contact patterns CPT12 and CPT22 on the other side are not connected to each other and are spaced apart in the second direction DR2.
  • the electrode branches 21B and 22B may be exposed without being covered by the conductive contact pattern CPT.
  • the light emitting element 300 is disposed only on one side or the other side of the electrode branch portion positioned at the outermost side of the second direction DR2 of the first electrode branch portion 21B and the second electrode branch portion 22B in one pixel PX. In this case, the conductive contact pattern CPT may be disposed only at the corresponding position.
  • the conductive contact pattern (CPT) having such a structure is formed by printing a second ink (INS) by separating one side and the other side of each electrode branch portion (21B, 22B) using an E-jet printing device having a high resolution. Can. In this case, the waste of material can be further reduced. As another example, after printing the second ink INS in the manner shown in FIGS.
  • the second solid is moved outwards in the width direction by the coffee ring effect in the process of removing and sintering the second solvent.
  • the conductive contact pattern CPT shown in FIGS. 14 and 15 may be formed.
  • 16 is a cross-sectional view of one pixel of a display device according to an exemplary embodiment.
  • FIG. 16 illustrates that one side conductive contact patterns CPT11 and CPT21 and the other side conductive contact patterns CPT12 and CPT22 of FIG. 15 may be connected to each other.
  • the viscosity of the second ink (INS) or Depending on the quantity, the middle part may be connected without being separated.
  • the conductive contact pattern CPT in which the coffee ring effect is reflected may have a concave shape rather than being central and convex when compared to FIG. 3.
  • 17 is a layout view of one pixel of a display device according to another exemplary embodiment.
  • this embodiment illustrates that the conductive contact patterns CPT on one electrode branch portions 21B and 22B may be divided along the first direction DR1.
  • the point in which the conductive contact patterns CPT1 and CPT2 are separated into one of the conductive contact patterns CPT11 and CPT21 and the other of the conductive contact patterns CPT12 and CPT22 is the same as the embodiment of FIG. 14, but the one-side conductive contact
  • the patterns CPT11 and CPT21 and the other conductive contact patterns CPT12 and CPT22 are different from the embodiment of FIG. 14 in that they are not formed in a line type but formed in an island shape.
  • the conductive contact patterns CPT11 and CPT21 on one side and the conductive contact patterns CPT12 and CPT22 on the other side may be disposed around the ends of the light emitting devices 300, respectively.
  • Conductive contact patterns (CPT) are not disposed in the spaced apart portion between the adjacent light emitting devices 300, and thus the surfaces of the first and second electrodes 21 and 22 may be exposed.
  • the island-like one-side conductive contact patterns CPT11 and CPT21 and the other-side conductive contact patterns CPT12 and CPT22 are formed on the first and second electrodes 21 and 22, and at the same time, the light-emitting element 300 Since the end is covered, stable conduction between the light emitting device 300 and the electrode can be achieved, and fixing of the light emitting device 300 can be improved.
  • the conductive contact pattern CPT having such a structure is formed by separating the middle portion of the longitudinal direction (first direction DR1) while the second solid content moves to the portion where the light emitting device 300 is disposed by the coffee ring effect. It can, but is not limited to.
  • 18 is a layout view of one pixel of a display device according to another exemplary embodiment.
  • 19 is a cross-sectional view taken along line XVII-XVII' of FIG. 18.
  • 18 and 19 show various arrangements of the light emitting device 300 and various forms in which the light emitting device 300 is conductive to the electrodes 21 and 22 by a conductive contact pattern (CPT).
  • CPT conductive contact pattern
  • 18 and 19 even when the alignment process of the light emitting device 300 is completed, all the light emitting devices 300 are not aligned, and some light emitting devices 300 have one side in the second direction DR2 Or you can skew to the other side. Also, some of the light emitting devices 300 may form a predetermined inclination with respect to the second direction DR2. In this case, at least one end of the light emitting device 300 may be placed on the substrate 11 without being placed on the first electrode branch portion 21B or the second electrode branch portion 22B.
  • the first conductive contact pattern CPT1 is placed on the first electrode branch portion 21B and contacts one end of the light emitting device 300
  • the second conductive contact pattern CPT2 is the second electrode branch Since the light emitting element 300 is placed on the portion 22B and contacts the other end of the light emitting element 300, the light emitting element 300 does not directly contact the first electrode branch portion 21B or the second electrode branch portion 22B. It can be connected electrically. Accordingly, the luminous efficiency can be improved.
  • 20 is a cross-sectional view of one pixel of a display device according to an exemplary embodiment.
  • the present exemplary embodiment may further include a first contact electrode 26_1 connected to the first electrode 21 and a second contact electrode 26_2 connected to the second electrode 22. To illustrate.
  • the insulating layer 51 is disposed on the first electrode 21 and the second electrode 22.
  • the insulating layer 51 is disposed on the substrate 11 and covers the first electrode 21 and the second electrode 22 as a whole, but exposes the first electrode 21 and the second electrode 22. Holes (CNT1, CNT2) may be included.
  • the insulating layer 51 is also disposed in a space between the first electrode 21 and the second electrode 22.
  • the light emitting device 300 is disposed on the insulating layer 51 between the first electrode 21 and the second electrode 22.
  • An insulating layer 51 is interposed between both ends of the light emitting device 300 and the first electrode 21 and the second electrode 22 to block direct contact therebetween.
  • the first contact electrode 26_1 and the second contact electrode 26_2 are disposed on the insulating layer 51.
  • the first contact electrode 26_1 is electrically connected to the first electrode 21 through the contact hole CNT1
  • the second contact electrode 26_2 is electrically connected to the second electrode 22 through the contact hole CNT2.
  • Leads to The first contact electrode 26_1 may be connected to the side of the light emitting device 300 to contact the side surface and/or the top surface of one end of the light emitting device 300.
  • the second contact electrode 26_2 may be connected to the side of the light emitting device 300 to contact the side surface and/or the top surface of one end of the light emitting device 300.
  • the first conductive contact pattern CPT1 is disposed to contact one end of the first contact electrode 26_1 and the light emitting device 300
  • the second conductive contact pattern CPT2 is the second contact electrode 26_2 and the light emitting device It may be arranged to contact the other end of the (300).
  • the conductive contact patterns CPT contact each of the contact electrodes 26_1 and 26_2 and the ends of the light emitting device 300 to help ensure stable electrical conduction therebetween.
  • the conductive contact pattern CPT may lower contact resistance between the contact electrodes 26_1 and 26_2 and the light emitting device 300 and contribute to fixing the light emitting device 300. Furthermore, even when the contact electrodes 26_1 and 26_2 and the light emitting device 300 do not directly contact each other, they can be electrically connected to improve light emission efficiency.
  • the above-described display device may further include a thin film transistor driving the first electrode 21 and/or the second electrode 22 and various wirings.
  • a thin film transistor driving the first electrode 21 and/or the second electrode 22 and various wirings may further include a thin film transistor driving the first electrode 21 and/or the second electrode 22 and various wirings.
  • 21 is a layout view of a display device according to another exemplary embodiment.
  • 22 is a cross-sectional view taken along line XXa-XXa', XXb-XXb', and XXc-XXc' of FIG. 21.
  • the display device 10 includes a substrate 110, at least one thin film transistor 120, 140 disposed on the substrate 110, and an upper portion of the thin film transistors 120, 140.
  • the electrodes 210 and 220 and the light emitting device 300 may be included.
  • the thin film transistor may include a first thin film transistor 120 that is a driving transistor that transmits a driving signal to the first electrode 210.
  • the thin film transistor may further include a second thin film transistor 140.
  • the second thin film transistor 140 may be a switching transistor that transmits a data signal, but is not limited thereto.
  • Each of the thin film transistors 120 and 140 may include an active layer, a gate electrode, a source electrode and a drain electrode.
  • the first electrode 210 may be electrically connected to the drain electrode of the first thin film transistor 120.
  • the substrate 110 may be an insulating substrate.
  • the substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin.
  • the polymer material are polyethersulphone (PES), polyacrylate (PA), polyarylate (PAR), polyetherimide (PEI), polyethylene napthalate (PEN) ), polyethylene terepthalate (PET), polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC), cellulose triacetate ( cellulose triacetate (CAT), cellulose acetate propionate (CAP), or combinations thereof.
  • the substrate 110 may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, and the like.
  • the buffer layer 115 may be disposed on the substrate 110.
  • the buffer layer 115 may prevent the diffusion of impurity ions, prevent penetration of moisture or outside air, and may perform a surface planarization function.
  • the buffer layer 115 may include silicon nitride, silicon oxide, or silicon oxynitride.
  • a semiconductor layer is disposed on the buffer layer 115.
  • the semiconductor layer may include a first active layer 126 of the first thin film transistor 120, a second active layer 146 of the second thin film transistor 140, and an auxiliary layer 163.
  • the semiconductor layer may include polycrystalline silicon, monocrystalline silicon, and oxide semiconductor.
  • the first gate insulating layer 170 is disposed on the semiconductor layer.
  • the first gate insulating layer 170 covers the semiconductor layer.
  • the first gate insulating layer 170 may function as a gate insulating layer of the thin film transistor.
  • the first gate insulating layer 170 may include silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, hafnium oxide, zirconium oxide, titanium oxide, and the like. These may be used alone or in combination with each other.
  • the first conductive layer is disposed on the first gate insulating layer 170.
  • the first conductive layer includes the first gate electrode 121 and the second thin film transistor 140 disposed on the first active layer 126 of the first thin film transistor 120 with the first gate insulating layer 170 interposed therebetween.
  • the second gate electrode 141 disposed on the second active layer 146 and the power wiring 161 disposed on the auxiliary layer 163 may be included.
  • the first conductive layer may further include a gate line Sk.
  • the first conductive layer is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), It may include one or more metals selected from iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu).
  • the first conductive layer may be a single film or a multilayer film.
  • the second gate insulating layer 180 is disposed on the first conductive layer.
  • the second gate insulating layer 180 may be an interlayer insulating layer.
  • the second gate insulating layer 180 may be made of an inorganic insulating material such as silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, aluminum oxide, titanium oxide, tantalum oxide, and zinc oxide.
  • the second conductive layer is disposed on the second gate insulating layer 180.
  • the second conductive layer includes a capacitor electrode 128 disposed on the first gate electrode 121 with the second gate insulating layer interposed therebetween.
  • the capacitor electrode 128 may form a storage capacitor with the first gate electrode 121.
  • the second conductive layer is similar to the first conductive layer described above, molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel Contains one or more metals selected from (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu) can do.
  • the interlayer insulating layer 190 is disposed on the second conductive layer.
  • the interlayer insulating layer 190 may be an interlayer insulating film. Furthermore, the interlayer insulating layer 190 may perform a surface planarization function.
  • the interlayer insulating layer 190 is made of acrylic resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, and unsaturated polyester. It may include organic insulating materials such as unsaturated polyesters resin, poly phenylenethers resin, polyphenylenesulfides resin, or benzocyclobutene (BCB).
  • the third conductive layer is disposed on the interlayer insulating layer 190.
  • the third conductive layer includes the first drain electrode 123 and the first source electrode 124 of the first thin film transistor 120, the second drain electrode 143 and the second source electrode of the second thin film transistor 140 ( 144), and a power electrode 162 disposed on the power wiring 161.
  • the third conductive layer may further include data lines Dj, Dj+1, Dj+2, Dj+3.
  • the first source electrode 124 and the first drain electrode 123 are respectively the first active layer 126 through the first contact hole 129 passing through the interlayer insulating layer 190 and the second gate insulating layer 180. It can be electrically connected to.
  • the second source electrode 144 and the second drain electrode 143 each have a second active layer 146 through a second contact hole 149 penetrating the interlayer insulating layer 190 and the second gate insulating layer 180. It can be electrically connected to.
  • the power electrode 162 may be electrically connected to the power wiring 161 through a third contact hole 169 penetrating the interlayer insulating layer 190 and the second gate insulating layer 180.
  • the third conductive layer is aluminum (Al), molybdenum (Mo), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), It may include one or more metals selected from iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu).
  • the third conductive layer may be a single film or a multilayer film.
  • the third conductive layer may be formed of a stacked structure such as Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu.
  • the via layer 200 is disposed on the third conductive layer.
  • the via layer 200 is made of an acrylic resin, an epoxy resin, a phenolic resin, a polyamides resin, a polyimides resin, and an unsaturated polyester resin. (unsaturated polyesters resin), polyphenylene-based resin (poly phenylenethers resin), polyphenylene sulfide-based resin (polyphenylenesulfides resin) or benzocyclobutene (benzocyclobutene, BCB) may be made of an organic material.
  • the surface of the via layer 200 may be flat.
  • the via layer 200 may serve as a base layer on which the first electrode 210, the second electrode 220, and the light emitting device 300 are disposed.
  • the first electrode 210 on the plane includes a first electrode stem portion 210A and a first electrode branch portion 210B
  • the second electrode 220 includes a second electrode stem portion 220A and a second electrode branch It may include a portion (220B).
  • the first electrode stem portion 210A is separated for each pixel PX1, PX2, and PX3, and the second electrode stem portion 220A may be integrally formed beyond the boundaries of the pixels PX1, PX2, and PX3.
  • FIG. 21 a case where two first electrode branch portions 210B and one second electrode branch portion 220B are disposed for each pixel PX1, PX2, and PX3 is illustrated.
  • a plurality of partition walls 410 and 420 may be disposed on the via layer 200.
  • the plurality of partition walls 410 and 420 are disposed to be spaced apart from each other in each pixel PX, and are respectively spaced apart from each other on the partition walls 410 and 420, such as the first partition wall 410 and the second partition wall 420.
  • the first electrode 210 and the second electrode 220 may be disposed.
  • the plurality of partition walls 410 and 420 may be formed of one material and formed in one process. In this case, the partition walls 410 and 420 may form a single grid pattern.
  • the partition walls 410 and 420 may include polyimide (PI).
  • the plurality of partition walls 410 and 420 may have a structure protruding in the thickness direction based on the via layer 200.
  • the partition walls 410 and 420 may protrude upward with respect to a plane on which the light emitting device 300 is disposed, and at least a portion of the protruding portion may have a slope.
  • the reflective layers 211 and 221 may be disposed on the partition walls 410 and 420 of the structure protruding with a slope to reflect light.
  • the reflective layer may include a first reflective layer 211 and a second reflective layer 210.
  • the first reflective layer 211 covers the first partition wall 410, and a part of the first drain electrode 123 of the first thin film transistor 120 through the fourth contact hole 319_1 passing through the via layer 200 ).
  • the second reflective layer 221 covers the second partition wall 420, and a portion of the second reflective layer 221 may be electrically connected to the power electrode 162 through a fifth contact hole 319_2 passing through the via layer 200.
  • the reflective layers 211 and 221 may include a material having a high reflectance in order to reflect light emitted from the light emitting device 300.
  • the reflective layers 211 and 221 may include materials such as silver (Ag) and copper (Cu), but are not limited thereto.
  • the first electrode layer 212 and the second electrode layer 222 may be disposed on the first reflective layer 211 and the second reflective layer 221, respectively.
  • the first electrode layer 212 is disposed directly on the first reflective layer 211.
  • the first electrode layer 212 may have a pattern substantially the same as the first reflective layer 211.
  • the second electrode layer 222 is disposed immediately above the second reflective layer 221, and is spaced apart from the first electrode layer 212.
  • the second electrode layer 222 may have a pattern substantially the same as the second reflective layer 221.
  • the electrode layers 212 and 222 may cover the lower reflective layers 211 and 221, respectively. That is, the electrode layers 212 and 222 are formed to be larger than the reflective layers 211 and 221 to cover the end side surfaces of the electrode layers 212 and 222. However, it is not limited thereto.
  • the first electrode layer 212 and the second electrode layer 222 respectively describe electric signals transmitted to the first reflective layer 211 and the second reflective layer 221 connected to the first thin film transistor 120 or the power electrode 162, respectively.
  • the electrode layers 212 and 222 may include a transparent conductive material.
  • the electrode layers 212 and 222 may include materials such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Indium Tin-Zinc Oxide (ITZO), but are not limited thereto.
  • the reflective layers 211 and 221 and the electrode layers 212 and 222 may form a structure in which one or more layers of a transparent conductive layer such as ITO, IZO, ITZO, and a metal layer such as silver and copper are stacked, respectively.
  • the reflective layers 211 and 221 and the electrode layers 212 and 222 may form a stacked structure of ITO/Ag/ITO.
  • the first reflective layer 211 and the first electrode layer 212 disposed on the first partition wall 410 form the first electrode 210.
  • the first electrode 210 may protrude to regions extending from both ends of the first partition wall 410, and thus the first electrode 210 may contact the via layer 200 in the protruding region.
  • the second reflective layer 221 and the second electrode layer 222 disposed on the second partition wall 420 form the second electrode 220.
  • the second electrode 220 may protrude to regions extending from both ends of the second partition wall 420, and thus the second electrode 220 may contact the via layer 200 in the protruding region. .
  • the first electrode 210 and the second electrode 220 may be disposed to cover the entire area of the first partition wall 410 and the second partition wall 420, respectively. However, as described above, the first electrode 210 and the second electrode 220 are spaced apart from each other and disposed to face each other.
  • the first insulating layer 510 may be disposed between each electrode, as described below, and a second insulating layer 530 and a light emitting device 300 may be disposed thereon.
  • the first reflective layer 211 may receive a driving voltage from the first thin film transistor 120 and the second reflective layer 221 may receive a power voltage from the power wiring 161, the first electrode ( 210) and the second electrode 220 receives the driving voltage and the power voltage, respectively.
  • the first electrode 210 may be electrically connected to the first thin film transistor 120
  • the second electrode 220 may be electrically connected to the power wiring 161.
  • the first contact electrode 261 and the second contact electrode 262 disposed on the first electrode 210 and the second electrode 220 may receive the driving voltage and the power supply voltage.
  • the driving voltage and the power supply voltage may be transmitted to the light emitting device 300 and emit light while a predetermined current flows through the light emitting device 300.
  • the first insulating layer 510 partially covering them is disposed on the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed to cover most of the top surfaces of the first electrode 210 and the second electrode 220, but may expose a portion of the first electrode 210 and the second electrode 220. .
  • the first insulating layer 510 may be disposed in a space where the first electrode 210 and the second electrode 220 are spaced apart. Referring to FIG. 21, the first insulating layer 510 may be disposed to have an island-like or linear shape along a space between the first electrode branch portion 210B and the second electrode branch portion 220B on a plane. have.
  • the first insulating layer is spaced apart between the first electrode 210 (eg, the first electrode branch portion 210B) and the second electrode 220 (eg, the second electrode branch portion 220B). 510 is shown. However, as described above, since the first electrode 210 and the second electrode 220 may be plural, the first insulating layer 510 is different from one first electrode 210 and the second electrode 220 or It may be disposed between one second electrode 220 and the other first electrode 210.
  • the first insulating layer 510 may overlap some regions on each of the electrodes 210 and 220, for example, a portion of the regions protruding in opposite directions of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 may also be disposed in a region where the inclined side surfaces and flat top surfaces of the partition walls 410 and 420 overlap each electrode 210 and 220.
  • the first insulating layer 510 may be disposed such that the first electrode 210 and the second electrode 220 partially cover them even on opposite sides of each side facing each other. That is, the first insulating layer 510 may be disposed to expose only the center portions of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 may be disposed between the light emitting device 300 and the via layer 200.
  • the lower surface of the first insulating layer 510 contacts the via layer 200, and the light emitting device 300 may be disposed on the upper surface of the first insulating layer 510.
  • the first insulating layer 510 may be in contact with each electrode 210 and 220 on both sides to electrically insulate them.
  • the first insulating layer 510 may cover each end protruding in a direction in which the first electrode 210 and the second electrode 220 face each other.
  • the first insulating layer 510 may be in contact with the via layer 200 and a part of the lower surface, and each of the electrodes 210 and 220 may be in contact with a portion and a side surface of the lower surface. Accordingly, the first insulating layer 510 protects the regions overlapping the respective electrodes 210 and 220, and can electrically insulate them.
  • the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320 of the light emitting element 300 may be prevented from directly contacting other substrates, thereby preventing damage to the light emitting element 300.
  • the present invention is not limited thereto, and in some embodiments, only the region where the first insulating layer 510 overlaps with the inclined side surfaces of the partition walls 410 and 420 among the regions on the first electrode 210 and the second electrode 220. It may be deployed.
  • the lower surface of the first insulating layer 510 terminates on the inclined side surfaces of the partition walls 410 and 420, and the electrodes 210 and 220 are disposed on some of the inclined side surfaces of the partition walls 410 and 420. May be exposed and contact the contact electrode 260.
  • the first insulating layer 510 may be disposed to expose both ends of the light emitting device 300. Accordingly, the contact electrode 260 may be in contact with the exposed upper surface of each of the electrodes 210 and 220 and both ends of the light emitting device 300, and the contact electrode 260 may be in contact with the first electrode 210.
  • the electrical signal applied to the second electrode 220 may be transmitted to the light emitting device 300.
  • the light emitting device 300 may have one end electrically connected to the first electrode 210 and the other end electrically connected to the second electrode 220. Both ends of the light emitting device 300 may contact the first contact electrode 261 and the second contact electrode 262, respectively.
  • the second insulating layer 530 may be disposed to overlap with at least a portion of the light emitting device 300.
  • the second insulating layer 530 may protect the light emitting device 300 and simultaneously fix the light emitting device 300 between the first electrode 210 and the second electrode 220. 22 illustrates that the second insulating layer 530 is disposed under the light emitting device 300 in a cross-sectional view, the second insulating layer 530 may be disposed to surround the outer surface of the light emitting device 300. . That is, the second insulating layer 530 may be disposed on the upper side of the light emitting device 300 in a cross-sectional view.
  • the second insulating layer 530 is disposed to expose both side surfaces (ends) of the light emitting device 300.
  • the second insulating layer 530 may be recessed inward from both sides of the light emitting device 300.
  • the first contact electrode 261 and the second contact electrode 262 may be disposed on upper surfaces of the first electrode 210 and the second electrode 220, respectively. Specifically, the first contact electrode 261 and the second contact electrode 262 are respectively in a region where the first insulating layer 510 is patterned such that a portion of the first electrode 210 and the second electrode 220 is exposed. The first electrode layer 212 and the second electrode layer 222 may be contacted. The first contact electrode 261 and the second contact electrode 262 may have one end side surface of the light emitting device 300, for example, a first conductivity type semiconductor 310, a second conductivity type semiconductor 320, or a conductive electrode layer 370. Can be contacted respectively.
  • the first contact electrode 261 and the second contact electrode 262 may transmit electrical signals applied to the first electrode layer 212 and the second electrode layer 222 to the light emitting device 300.
  • the contact electrode 260 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al). However, it is not limited thereto.
  • the first conductive contact pattern CPT1 and the second conductive contact pattern CPT2 are respectively disposed on the first contact electrode 261 and the second contact electrode 262. Since the arrangement of the first conductive contact pattern CPT1 and the second conductive contact pattern CPT2 is substantially the same as that described in the embodiment of FIG. 20, duplicate description is omitted.
  • the passivation layer 550 is disposed on the contact electrode 261 and the conductive contact pattern CPT.
  • the passivation layer 550 may be disposed to cover the entire surface of the substrate 110.
  • the passivation layer 550 may function to protect members disposed on the via layer 200 against the external environment. When the contact electrode 260 or the conductive contact pattern CPT is exposed, a problem of disconnection of the contact electrode material may occur due to electrode damage, and thus the passivation layer 550 may cover them.
  • first insulating layer 510, second insulating layer 530, and passivation layer 550 may include an inorganic insulating material.
  • it may include materials such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum oxide (Al2O3), aluminum nitride (AlN), and the like.

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 표시 장치는 기판, 기판 상에 배치된 제1 전극, 기판 상에 배치되고, 제1 전극과 이격되어 대향하는 제2 전극, 제1 전극과 제2 전극 사이에 배치된 발광 소자, 제1 전극 및 발광 소자의 일 단부와 접촉하도록 제1 전극 상에 배치된 제1 도전성 접촉 패턴, 및 제2 전극 및 발광 소자의 타 단부와 접촉하도록 제2 전극 상에 배치된 제2 도전성 접촉 패턴을 포함한다.

Description

표시 장치 및 표시 장치의 제조 방법
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약한 점, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 정렬 방법이 개발되고 있다. 그러나, 유전영동법을 이용하더라도 무기 발광 다이오드가 전극에 정확히 접촉하지 않으면 발광이 이루어지지 않고, 접촉하더라도 접촉 저항이 높을 경우 원하는 발광이 이루어지지 않을 수 있다.
본 발명이 해결하고자 하는 과제는 발광 소자와 전극이 안정적으로 전기적 도통을 이루고, 이들간 접촉 저항을 낮춰 발광 효율을 개선할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 단순화된 공정으로 발광 소자와 전극 간 안정적인 전기적 도통을 이루고, 이들간 접촉 저항을 낮춰 발광 효율을 개선할 수 있는 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고, 상기 제1 전극과 이격되어 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자, 상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하도록 상기 제1 전극 상에 배치된 제1 도전성 접촉 패턴, 및 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하도록 상기 제2 전극 상에 배치된 제2 도전성 접촉 패턴을 포함한다.
상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 각각 상기 제1 전극 및 상기 제2 전극 상에 직접 배치되고, 상기 제1 도전성 접촉 패턴과 상기 제1 전극이 중첩하는 영역 및 상기 제2 도전성 접촉 패턴과 상기 제2 전극이 중첩하는 영역에는 절연 물질층이 개재되지 않을 수 있다.
상기 제1 전극, 상기 제2 전극, 상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 각각 동일한 방향으로 연장될 수 있다.
상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 각각 상기 제1 전극 및 상기 제2 전극의 폭 방향을 덮을 수 있다.
상기 제1 도전성 접촉 패턴은 상기 제1 전극의 폭 방향 일측 에지에 배치된 제1 일측 도전성 접촉 패턴 및 상기 제1 전극의 폭 방향 타측 에지에 배치되고 상기 제1 일측 도전성 접촉 패턴과 분리된 제1 타측 도전성 접촉 패턴을 포함하고, 상기 제2 도전성 접촉 패턴은 상기 제2 전극의 폭 방향 일측 에지에 배치된 제2 일측 도전성 접촉 패턴 및 상기 제2 전극의 폭 방향 타측 에지에 배치되고 상기 제2 일측 도전성 접촉 패턴과 분리된 제2 타측 도전성 접촉 패턴을 포함할 수 있다.
상기 제1 전극은 제1 전극 줄기부 및 상기 제1 전극 줄기부로부터 분지된 제1 전극 가지부를 포함하고, 상기 제2 전극은 제2 전극 줄기부 및 상기 제2 전극 줄기부로부터 분지된 제2 전극 가지부를 포함하며, 상기 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 배치될 수 있다.
상기 표시 장치는 복수의 화소를 포함하되, 상기 제1 전극은 상기 각 화소마다 분리되어 배치된 화소 전극이고, 상기 제2 전극은 복수의 상기 화소를 따라 배치된 공통 전극일 수 있다.
상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴의 표면 거칠기는 상기 제1 전극 및 상기 제2 전극의 표면 거칠기보다 클 수 있다.
상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴의 측면 경사각은 상기 제1 전극 및 상기 제2 전극의 측면 경사각보다 작을 수 있다.
상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴의 두께는 10nm 내지 10㎛이고, 선폭은 1㎛ 내지 30㎛일 수 있다.
상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 소결된 은(Ag)을 포함할 수 있다.
상기 발광 소자는 일 방향으로 연장된 형상을 갖고, 제1 도전형 반도체, 제2 도전형 반도체 및 상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 활성층을 포함할 수 있다.
상기 발광 소자의 길이는 10nm 내지 10㎛이고, 상기 발광 소자의 종횡비는 1.2 내지 100일 수 있다.
상기 발광 소자는 복수개이고, 적어도 하나의 상기 발광 소자의 일 단부는 상기 제1 전극과 물리적으로 이격되되, 상기 제1 도전성 접촉 패턴에 의해 상기 제1 전극과 전기적으로 연결될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 서로 대향하는 제1 전극 및 제2 전극을 형성하는 단계, 상기 제1 전극 및 상기 제2 전극 사이에 복수의 발광 소자를 배치하는 단계, 및 인쇄 공정을 통해 상기 제1 전극 상에 상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하도록 제1 도전성 접촉 패턴을 형성하고 상기 제2 전극 상에 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하도록 제2 도전성 접촉 패턴을 형성하는 단계를 포함하는 도전성 접촉 패턴을 형성하는 단계를 포함한다.
상기 도전성 접촉 패턴을 형성하는 단계는 전기수력학적 제트 프린트 장치를 이용하여 진행될 수 있다.
상기 복수의 발광 소자를 배치하는 단계는 잉크젯 프린트를 이용하여 진행되며, 상기 전기수력학적 제트 프린트 장치의 노즐의 직경은 상기 잉크젯 프린트 장치의 노즐의 직경보다 작을 수 있다.
상기 도전성 접촉 패턴을 형성하는 단계는 솔벤트 및 그에 분산된 금속 파우더를 포함하는 잉크를 분사하는 단계를 포함할 수 있다.
상기 도전성 접촉 패턴을 형성하는 단계는 상기 잉크를 분사하는 단계 후에 상기 솔벤트를 제거하고 상기 금속 파우더를 소결하는 단계를 더 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 포토 리소그래피 공정으로 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 의한 표시 장치 및 그 제조 방법에 의하면, 단순화된 공정으로 발광 소자와 전극 간 안정적인 전기적 도통을 이루고, 발광 소자의 유동을 방지하는 한편, 이들간 접촉 저항을 낮춰 발광 효율을 개선할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 배치도이다.
도 3은 도 2의 III-III'선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 5 내지 도 11은 일 실시예에 따른 표시 장치 제조 방법의 공정 단계별 단면도들이다.
도 12는 도전성 접촉 패턴이 소결되는 과정을 보여주는 개략도이다.
도 13은 전극과 도전성 접촉 패턴의 형상을 비교 도시한 단면도이다.
도 14는 다른 실시예에 따른 표시 장치의 일 화소의 배치도이다.
도 15는 도 14의 XIII-XIII'선을 따라 자른 단면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 일 화소의 배치도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 일 화소의 배치도이다.
도 19는 도 18의 XVII-XVII'선을 따라 자른 단면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 배치도이다.
도 22는 도 21의 XXa-XXa'선, XXb-XXb'선 및 XXc-XXc'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다. 도 2는 일 실시예에 따른 표시 장치의 일 화소의 배치도이다. 도 1 및 도 2를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시한다. 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 나노 LED 표시 패널, 마이크로 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 나노 LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(1)의 형상은 다양하게 변형가능하다. 예를 들어, 표시 장치(1)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(1)의 표시 영역(DPA)의 형상 또한 표시 장치(1)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(1) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(1)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DPA)은 대체로 표시 장치(1)의 중앙을 차지할 수 있다. 표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다.
화소(PX)는 복수의 색 화소를 포함할 수 있다. 예를 들어, 화소는 제1 색 화소, 제2 색 화소, 제3 색 화소를 포함할 수 있다. 예를 들어, 제1 색 화소는 적색 화소이고, 제2 색 화소는 녹색 화소이고, 제3 색 화소는 청색 화소일 수 있다. 일 실시예에서, 화소(PX) 배열은 열 연장 방향인 제1 방향(DR1)을 따라 동색의 화소(PX)들이 배열되고, 행 연장 방향인 제2 방향(DR2)을 따라 적색, 녹색, 적색 화소의 순으로 교대 배열되는 스트라이프 배열 방식을 가질 수 있지만, 화소(PX)의 배열이 예시된 바에 제한되는 것은 아니다. 예를 들어, 화소(PX) 배열은 각 화소(PX)가 마름모 형상으로 형성되고, 녹색 화소를 중심으로 적색 화소와 청색 화소가 방사형으로 배열된 펜타일 배열 방식을 가질 수도 있다. 또한, 화소(PX)는 적색, 녹색, 청색 화소 외에 백색 화소를 더 포함할 수도 있다.
각 화소(PX)는 발광 영역(EMR)을 포함한다. 발광 영역(EMR)에는 발광 소자(300)가 배치되어 발광이 이루어질 수 있다. 제1 색 화소의 발광 영역(EMR)은 제1 색을 발광하고, 제2 색 화소의 발광 영역(EMR)은 제2 색을 발광하며, 제3 색 화소의 발광 영역(EMR)은 제3 색을 발광할 수 있다. 그러나, 이에 제한되는 것은 아니고, 각 화소(PX)의 발광 영역(EMR)이 모두 동일한 색(예컨대, 청색)을 발광하고, 빛의 경로 상에 컬러 필터 및/또는 파장 변환층을 배치하여 해당 화소(PX)의 색을 출광하도록 할 수도 있다.
각 발광 영역(EMR)은 화소(PX)의 형상과 동일할 수도 있지만, 상이할 수도 있다. 예를 들어, 화소(PX)의 형상이 직사각형 형상인 경우, 해당 화소(PX)의 발광 영역(EMR)의 형상은 직사각형, 마름모, 육각형, 팔각형, 원형 등 다양한 형상을 가질 수 있다.
각 화소(PX)는 발광 영역(EMR)의 주변에 배치되며 발광이 이루어지지 않는 영역인 비발광 영역(NEM)을 더 포함할 수 있지만, 이에 제한되는 것은 아니다.
비표시 영역(NDA)은 표시 영역(DPA)의 주변에 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DPA)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(1)의 테두리에 배치될 수 있다. 비표시 영역(NDA)은 베젤 영역일 수 있다.
도 3은 도 2의 III-III'선을 따라 자른 단면도이다.
도 1 내지 도 3을 참조하면, 일 화소(PX)는 기판(11) 상에 배치되고 서로 대향하는 제1 전극(21)과 제2 전극(22), 대향하는 각 전극 사이에 배치된 발광 소자(300) 및 각 전극(21, 22)과 발광 소자(300)의 전기적 연결을 증가시키는 제1 도전성 접촉 패턴(CPT1)과 제2 도전성 접촉 패턴(CPT2)을 포함할 수 있다.
기판(11)은 전극들(21, 22), 발광 소자(300), 도전성 접촉 패턴(CPT) 등을 지지한다. 기판(11)은 유리, 플라스틱, 세라믹, 금속 및 구부릴 수 있는 유연한 폴리머 필름 중 어느 하나의 소재일 수 있지만, 이에 제한되는 것은 아니다. 기판(11)의 예시적인 두께는 100㎛ 내지 1mm일 수 있다.
일 화소(PX)의 면적은 10㎛ 2 내지 100cm 2일 수 있지만, 이에 제한되지 않고 다양한 변형이 가능하다.
제1 전극(21)과 제2 전극(22)은 발광 소자(300)와 전기적으로 연결되고, 발광 소자(300)가 특정 색을 발광하도록 발광 소자(300)에 전기신호를 인가할 수 있다. 제1 전극(21)과 제2 전극(22)은 또한 발광 소자(300)를 정렬하기 위해 화소(PX) 내에 전기장을 형성하는 데에 활용될 수 있다. 즉, 제조 단계에서 제1 전극(21)과 제2 전극(22)은 정렬 전극으로 활용될 수 있다. 정렬 전극으로 활용된 이후 제1 전극(21) 및/또는 제2 전극(22)은 부분적으로 분리되도록 패터닝될 수 있다.
일 실시예에서, 제1 전극(21)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(22)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(300)의 애노드 전극이고, 다른 하나는 발광 소자(300)의 캐소드 전극일 수 있다. 다만, 이에 제한되지 않고 그 반대의 경우일 수도 있다.
제1 전극(21)과 제2 전극(22)은 각각 줄기부와 그로부터 분지된 적어도 하나의 가지부를 포함할 수 있다.
제1 전극(21)의 줄기부(이하, 제1 전극 줄기부(21A))와 제2 전극(22)의 줄기부(이하, 제2 전극 줄기부(22A))는 제2 방향(DR2)을 따라 상호 평행하게 연장될 수 있다. 제1 전극(21)의 가지부(이하, 제1 전극 가지부(21B))는 제2 전극 줄기부(22A)를 향해 연장되고, 제2 전극(22)의 가지부(이하, 제2 전극 가지부(22B))는 제1 전극 줄기부(21A)를 향해 연장될 수 있다. 다만, 제1 전극 가지부(21B)와 제2 전극 가지부(22B)의 단부는 각각 제2 전극 줄기부(22A) 및 제1 전극 줄기부(21A)에 닿지 않고 이격되는 위치에 종지할 수 있다. 제1 전극 가지부(21B)와 제2 전극 가지부(22B)는 제1 방향(DR1)의 연장 방향을 갖고 서로 대향할 수 있다. 복수의 제1 전극 가지부(21B) 또는 제2 전극 가지부(22B)가 배치되는 경우, 이들은 제2 방향(DR2)을 따라 교대 배열될 수 있다. 제1 전극(21)과 제2 전극(22)은 콤(comb) 형상으로 서로 맞물리는 형상을 가질 수 있다.
각 전극(21, 22)에서 전극 가지부(21B, 22B)의 두께와 전극 줄기부(21A, 22A)의 두께는 동일할 수 있다. 제1 전극(21)과 제2 전극(22)의 두께는 0.1㎛ 내지 10㎛일 수 있다. 제1 전극(21)과 제2 전극(22)의 두께는 서로 동일할 수 있다.
제1 전극 가지부(21B)와 제2 전극 가지부(22B)의 폭은 이에 제한되는 것은 아니지만, 100nm 내지 50㎛일 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 알루미늄, 타이타늄, 인듐, 골드 및 실버로 이루어진 군에서 선택된 어느 하나 이상의 금속 물질 또는 ITO(Indium Tin Oxide), ZnO:Al 및 CNT-전도성 고분자 복합체로 이루어진 군에서 선택 어느 하나 이상의 투명 물질을 포함할 수 있다. 제1 전극(21)과 제2 전극(22)은 2종 물질이 적층된 적층 구조를 가질 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 타이타늄/골드, 니켈/골드 또는 크롬/골드 등으로 2종 물질이 적층된 전극일 수 있으나, 그에 제한되는 것은 아니다. 제1 전극(21)과 제2 전극(22)은 동일한 물질 및 동일한 적층 구조를 가질 수 있다.
제1 전극 가지부(21B)와 제2 전극 가지부(22B) 사이에는 복수의 발광 소자(300)가 정렬될 수 있다. 발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 일 실시예에서, 발광 소자(300)는 나노 LED일 수 있다. 발광 소자(300)는 일 방향으로 연장된 로드 형상을 가질 수 있다. 발광 소자(300)는 길이(l)가 10nm 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(1)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다. 몇몇 실시예에서, 발광 소자(300)는 코어쉘 구조로 이루어질 수도 있다.
발광 소자(300)의 구조에 대한 더욱 상세한 설명을 위해 도 4가 참조된다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 4를 참조하면, 발광 소자(300)는 복수의 도전형 반도체(310, 320), 소자 활성층(330), 도전성 전극층(370) 및 절연피막(380)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)으로부터 인가되는 전기 신호는 각 도전형 반도체(310, 320)을 통해 소자 활성층(330)으로 전달되어 광을 방출할 수 있다.
발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치되는 소자 활성층(330), 제2 도전형 반도체(320) 상에 배치되는 도전성 전극층(370)을 포함하는 로드 형상의 반도체 코어와, 반도체 코어의 외주면을 둘러싸도록 배치되는 절연피막(380)을 포함할 수 있다. 도 4의 발광 소자(300)는 반도체 코어의 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 도전성 전극층(370)이 길이 방향으로 순차적으로 적층된 구조를 도시하고 있으나, 이에 제한되지 않는다. 도면에서는 도전성 전극층(370)이 제2 도전형 반도체(320) 상에 배치된 것에 도시되어 있지만, 도전성 전극층(370)은 생략될 수도 있고, 도전성 전극층(370)은 제1 도전형 반도체(310) 상에 배치되거나, 제1 도전형 반도체(310)와 제2 도전형 반도체(320)의 양 측면 모두에 배치될 수도 있다.
제1 도전형 반도체(310)는 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, 제1 도전형 반도체(310)는 n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 선택된 적어도 하나를 포함할 수 있다. 제1 도전형 반도체(310)는 제1 도전성 도펀트가 도핑될 수 있다. 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있지만, 이에 제한되지 않는다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, 제2 도전형 반도체(320)는 p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 선택된 적어도 하나를 포함할 있다. 제2 도전형 반도체(320)는 제2 도전성 도펀트가 도핑될 수 있다. 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있지만, 이에 제한되지 않는다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 도전형 반도체(310)와 제2 도전형 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)의 물질에 따라 제1 도전형 반도체(310)와 제2 도전형 반도체(320)는 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 소자 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 소자 활성층(330)이 청색 파장대의 광을 방출하는 경우, 소자 활성층(330)은 AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 소자 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN 등의 물질을, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 소자 활성층(330)은 밴드갭(Band gap) 에너지가 큰 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 소자 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 소자 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
소자 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이 방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다.
도전성 전극층(370)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 도전성 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 도전성 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다.
절연피막(380)은 반도체 코어의 외주면을 둘러싸도록 배치된다. 구체적으로, 절연피막(380)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 도전성 전극층(370)의 외부에 형성되고, 이들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연피막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되어, 발광 소자(300)의 길이 방향의 양 단부, 예를 들어 제1 도전형 반도체(310) 및 도전성 전극층(370)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다.
도면에서는 절연피막(380)은 길이 방향으로 연장되어 제1 도전형 반도체(310)부터 도전성 전극층(370)까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연피막(380)은 제1 도전형 반도체(310), 소자 활성층(330) 및 제2 도전형 반도체(320)만 커버하거나, 도전성 전극층(370) 외면의 일부만 커버하여 도전성 전극층(370)의 일부 외면이 노출될 수도 있다.
절연피막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
절연피막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 실리콘 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3), 산화하프늄(HfO 2), 산화이트륨(Y 2O 3), 이산화티타늄(TiO 2) 등을 포함할 수 있다. 이에 따라 소자 활성층(330)이 제1 전극(21) 또는 제2 전극(22)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연피막(381)은 소자 활성층(330)을 포함하여 발광 소자(300)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
다시 도 1 내지 도 3을 참조하면, 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 사이에 배치된 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극 가지부(21B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(22B)와 전기적으로 연결될 수 있다. 도면에서는 도시된 모든 발광 소자(300)가 제1 전극 가지부(21B)와 제2 전극 가지부(22B)에 전기적으로 연결된 모습을 도시하고 있지만, 모든 발광 소자(300)가 각 전극 가지부(21B, 22B)에 전기적으로 연결되어야 하는 것은 아니다. 즉, 몇몇 발광 소자(300)는 제1 전극 가지부(21B) 또는 제2 전극 가지부(22B)에 전기적으로 연결되지 않아 비발광할 수도 있다. 이런 경우에도 각 전극 가지부(21B, 22B)에 전기적으로 연결된 다른 발광 소자(300)들이 발광함에 따라 화소(PX)의 발광이 이루어질 수 있다.
한쌍의 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 사이에 배치된 복수의 발광 소자(300)들은 제1 방향(D2)으로 서로 이격되고, 대체로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서는 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
발광 소자(300)와 제1 전극 가지부(21B) 및 제2 전극 가지부(22B)의 전기적인 연결은 물리적 직접 접촉을 통해 이루어질 수 있다. 예를 들어, 발광 소자(300)의 일 단부는 제1 전극 가지부(21B)와 직접 접촉하고, 타 단부는 제2 전극 가지부(22B)와 직접 접촉할 수 있다. 발광 소자(300)의 양 단부가 물리적으로 각 전극 가지부(21B, 22B)에 직접 접촉하는 것의 전제는 발광 소자(300)의 길이가 각 전극 가지부(21B, 22B)의 간격 이상인 것이다.
몇몇 실시예에서, 발광 소자(300)와 제1 전극 가지부(21B) 및 제2 전극 가지부(22B)의 전기적은 연결은 도전성 접촉 패턴(CPT)(및/또는 접촉 전극(도 21의 '261', '262' 참조))에 의해 매개될 수도 있다. 예를 들어, 각 전극 가지부(21B, 22B)의 간격이 발광 소자(300)의 길이보다 더 크거나, 발광 소자(300)의 길이 이하인 경우에도 발광 소자(300)가 정확하게 정렬되지 않으면 발광 소자(300)의 적어도 일 단부가 전극 가지부(21B, 22B)에 직접적으로 접촉하지 않는다. 이 경우 비접촉하는 발광 소자(300)의 일 단부와 전극(21, 22) 사이에 도전성 접촉 패턴(CPT)이 배치됨으로써, 이들간 전기적인 연결이 이루어질 수 있다. 발광 소자(300)의 일 단부가 전극 가지부(21B, 22B)에 직접 물리적으로 접촉하는 경우에도, 그 주변에 도전성 접촉 패턴(CPT)이 배치되어 있으면 이들간 접촉 저항을 낮춰줄 수 있을 뿐만 아니라, 발광 소자(300)를 고정하는 데에도 도움을 줄 수 있다.
도전성 접촉 패턴(CPT)은 전극 가지부(21B, 22B) 상에 배치될 수 있다. 도전성 접촉 패턴(CPT)은 전극 가지부(21B, 22B) 상에 직접 접촉하도록 배치되어 전극 가지부(21B, 22B)와 전기적으로 연결될 수 있다. 도전성 접촉 패턴(CPT)과 전극 가지부(21B, 22B)의 중첩 영역에는 절연 물질층이 개재되지 않을 수 있다. 도전성 접촉 패턴(CPT)은 또한 발광 소자(300)의 단부와 물리적으로 접촉할 수 있다. 상술한 바와 같이 발광 소자(300)의 단부는 전극 가지부(21B, 22B)와는 접촉할 수도 있고, 비접촉할 수도 있는데, 어느 경우에도 발광 소자(300)가 도전성 접촉 패턴(CPT)과 물리적으로 접촉하므로, 도전성 접촉 패턴(CPT)이 물리적으로 접하는 전극 가지부(21B, 22B)에까지 안정적인 전기적 연결을 이룰 수 있다.
제1 전극 가지부(21B) 상에는 제1 도전성 접촉 패턴(CPT1)이, 제2 전극 가지부(22B) 상에는 제2 도전성 접촉 패턴(CPT2)이 각각 배치될 수 있다. 제1 도전성 접촉 패턴(CPT1)은 제2 도전성 접촉 패턴(CPT2)과 연결되지 않고 분리될 수 있다. 또한, 서로 다른 제1 전극 가지부(21B) 상의 제1 도전성 접촉 패턴(CPT1)들은 서로 연결되지 않고 분리될 수 있고, 이는 제2 도전성 접촉 패턴(CPT2)의 경우에도 마찬가지로 적용될 수 있다. 도전성 접촉 패턴(CPT)은 전극 줄기부(21A, 22A) 상에는 배치되지 않을 수 있지만, 이에 제한되지 않는다.
도전성 접촉 패턴(CPT)은 전극 가지부(21B, 22B)를 폭 방향으로 덮는다. 즉, 도전성 접촉 패턴(CPT)은 전극 가지부(21B, 22B)의 제2 방향(DR2) 일측 에지부터 타측 에지까지의 공간을 덮을 수 있다. 도전성 접촉 패턴(CPT)은 전극 가지부(21B, 22B)의 폭 방향을 따라 전극 가지부(21B, 22B)의 상면에 직접 접촉할 수 있다. 일 실시예에서, 도전성 접촉 패턴(CPT)은 하나의 전극 가지부(21B, 22B)에 하나씩 배치될 수 있다.
전극 가지부(21B, 22B) 상에 발광 소자(300)의 일 단부가 놓여져 있는 경우, 도전성 접촉 패턴(CPT)은 상기 발광 소자(300)까지 덮을 수 있다. 즉, 평면상 도전성 접촉 패턴(CPT)은 발광 소자(300)의 단부와 중첩할 수 있다.
평면상 도전성 접촉 패턴(CPT)은 전극 가지부(21B, 22B)와 마찬가지로 제1 방향(DR1)을 따라 연장되는 패턴 형상을 가질 수 있다. 도전성 접촉 패턴(CPT)의 길이는 전극 가지부(21B, 22B)의 길이보다 작을 수 있지만, 이에 제한되는 것은 아니다. 일 실시예에서, 도전성 접촉 패턴(CPT)의 에지는 전극 가지부(21B, 22B)의 에지에 비해 더 불규칙한 연장 라인을 가질 수 있다. 즉, 도 2에 도시된 바와 같이 도전성 접촉 패턴(CPT)의 에지는 연장 방향을 따라 미세 요철을 포함할 수 있다. 또한, 도전성 접촉 패턴(CPT)의 연장 방향 단부는 전극 가지부(21B, 22B)의 단부에 비해 전반적으로 더 곡선에 가까운 형상을 가질 수 있다. 즉, 전극 가지부(21B, 22B)의 단부는 직사각형의 일부에 가까운 반면, 도전성 접촉 패턴(CPT)의 단부는 그보다 더 볼록한 형상을 가질 수 있다. 그러나, 도전성 접촉 패턴(CPT)의 평면 형상이 예시된 바에 제한되는 것은 아니다.
도전성 접촉 패턴(CPT)은 도전성 물질로 이루어지며, 예를 들어, 은(Ag), 알루미늄, 금, 납, 니켈, 코발트, 망간, 탄탈륨, 인듐 등을 포함할 수 있다. 도전성 접촉 패턴(CPT)은 제1 및 제2 전극(21, 22)과는 상이한 물질로 이루어질 수 있다.
도전성 접촉 패턴(CPT)은 10nm 내지 10㎛의 두께를 가질 수 있다. 도전성 접촉 패턴(CPT)의 선폭은 1㎛ 내지 30㎛일 수 있지만, 이에 제한되는 것은 아니다.
이하, 상술한 바와 같은 표시 장치(1)의 제조 방법에 대해 설명한다.
도 5 내지 도 11은 일 실시예에 따른 표시 장치 제조 방법의 공정 단계별 단면도들이다.
먼저, 도 5를 참조하면, 기판(11) 상에 제1 전극(21) 및 제2 전극(22)을 형성한다. 제1 전극(21)과 제2 전극(22)은 서로 대향하도록 패터닝된다. 제1 전극(21)과 제2 전극(22)은 도전성 물질층을 증착하고, 포토 리소그래피 공정을 통해 패터닝하여 형성될 수 있다.
이어, 도 6을 참조하면, 기판(11) 상에 발광 소자(300)를 함유하는 제1 잉크(30)를 도포한다. 제1 잉크(30)는 잉크젯 프린트 장치를 이용한 프린트 방법으로 도포될 수 있다.
잉크젯 프린트 장치는 프린트 헤드(500) 및 그에 설치된 복수의 노즐(510)을 포함할 수 있다. 잉크젯 헤드(500)는 대상 기판(11)의 상부를 이동하면서 노즐(510)을 통해 제1 잉크(30)를 대상 기판(11) 상에 분사할 수 있다. 잉크젯 헤드(500)의 노즐(510)의 분사 타이밍을 조절하면 제1 잉크(30)는 미리 설정된 특정 위치에 분사될 수 있다. 예를 들어, 제1 잉크(30)는 표시 장치(1)의 각 화소마다 또는 동일 색 화소마다 분사될 수 있다. 분사된 제1 잉크(30)는 제1 전극(21)과 제2 전극(22) 사이를 중심으로 하여 제1 전극(21)과 제2 전극(22) 상의 영역 일부 또는 전부에 위치할 수 있다. 나아가, 도 6에 도시된 바와 같이 제1 전극(21)과 제2 전극(22)의 외측에까지 위치할 수도 있다. 도 3에 도시된 바와 같이 복수의 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 교대 배열된 경우, 제1 잉크(30)는 하나의 화소 내에서 제2 방향(DR2)을 따라 배열된 모든 제1 전극 가지부(21B)와 제2 전극 가지부(22B)를 덮도록 도포될 수 있다.
제1 잉크(30)는 제1 솔벤트(35)와 제1 고형분을 포함할 수 있다. 상기 제1 솔벤트(35)는 아세톤, 물, 알코올, 피그미아, 톨루엔 등을 포함할 수 있다. 제1 솔벤트(35)는 상온 또는 열에 의해 기화되거나 휘발되는 물질일 수 있다. 상기 제1 고형분은 복수의 발광 소자(300)를 포함할 수 있다. 복수의 발광 소자(300)들은 제1 솔벤트(35) 내에 분산되어 있을 수 있다. 발광 소자(300)는 제1 솔벤트(35)의 중량을 기준으로 0.001 내지 100 중량%로 포함될 수 있다. 발광 소자(300)가 0.001 중량% 이상이 되면 1회의 도포만으로도 발광 소자(300) 부족에 의한 불량을 방지할 수 있다. 발광 소자(300)가 100 중량% 이하인 것이 과도한 양의 발광 소자(300)에 의한 발광 소자(300) 간 정렬 방해를 줄일 수 있다.
이어, 제1 전극(21)과 제2 전극(22)을 정렬 전극으로 이용하여 발광 소자(300)를 정렬하고, 랜딩시킨다. 발광 소자(300)의 정렬은 유전영동법에 의해 이루어질 수 있다.
구체적으로, 도 7에 도시된 바와 같이, 제1 전극(21)과 제2 전극(22)에 교류 전압을 인가한다. 인가되는 교류 전압은 ±(10 내지 50)V의 전압 및 10kHz 내지 1MHz의 주파수를 가질 수 있다. 교류 전압은 제1 전극(21)의 패드(미도시) 및 제2 전극(22)의 패드(미도시)에 프로브 장치를 이용하여 전압을 제공하는 방식으로 제공될 수 있다.
제1 전극(21)과 제2 전극(22)에 교류 전압이 인가되면, 그 사이에 전기장(LEF)이 생성되고, 그 전기장(LEF)에 의해 유전영동힘(Dielectrophoretic Force)이 작용할 수 있다. 쌍극자의 일종인 발광 소자(300)는 유전영동힘을 받아 배향 방향 및 위치가 조금씩 바뀌면서 최종적으로 도 8에 도시된 바와 같이 양 단부가 제1 전극(21)과 제2 전극(22)을 향하거나 그에 접촉하도록 랜딩할 수 있다.
이어, 도 9를 참조하면, 제1 솔벤트(35)를 제거한다. 제1 솔벤트(35)는 휘발 또는 기화시켜 제거될 수 있다. 제1 솔벤트(35)가 제거되면서 발광 소자(300)와 각 전극(21, 22)간 유동이 방지되고, 상호간 결합력이 증가할 수 있다.
도 10 및 도 11을 참조하면, 이어, 제1 전극(21) 및 제2 전극(22) 상에 각각 도전성 물질을 함유하는 제2 잉크(INS)를 도포한다. 제2 잉크(INS)는 전극들(21, 22)을 폭 방향으로 덮으면서 발광 소자(300)의 단부도 함께 덮도록 도포된다. 제1 전극(21) 상의 제2 잉크(INS)과 제2 잉크(INS)와 제2 전극(22) 상의 제2 잉크(INS)는 서로 물리적으로 분리되도록 도포된다. 즉, 제2 잉크(INS)는 패턴을 갖도록 프린트될 수 있다.
제2 잉크(INS)는 전기수력학적 제트(Electro-hydrodynamic jet; 이하, 'E-jet'로 지칭함) 프린트 장치에 의해 도포될 수 있다.
E-jet 프린트 장치는 노즐과 대상 기판 사이에 전기장을 형성시켜 노즐 헤드 팁에서 토출되는 잉크의 액면(meniscus)에 인가된 전기적 힘이 액면을 변형시켜 액적을 형성시키고, 정전기적 상호 인력을 이용하여 기판에 잉크를 토출하는 장치이다. 구체적으로, 노즐 팁에 맺힌 액적은 중력, 표면에너지, 그리고 외부 다양한 에너지의 균형에 의해 반구형을 형성하게 되는데, 여기서 고전압을 액적에 인가하게 되면, 표면전하들 사이의 상호간 정전기적 반발력 및 외부 전기장에 의해 형성된 쿨롱 반발력이 발생하여 반구형의 액적이 역삼각형 형태의 액적으로 연신이 될 수 있다. 이 액적에 전압이 인가되게 되면, 전기적 스트레스가 액적 외부로 작용하게 되면서, 액면(meniscus)의 변형이 일어나고, 특정 세기의 전기장이 지속적으로 인가되면 전하 또한 지속적으로 축적되며, 같은 전하간의 연속적인 상호반발력에 의해 여기된 내부 분자들이 계속적으로 서로 충돌하여 표면에너지(액체 내부로의 에너지)와 반대방향으로 정전기력이 연속해서 작용하게 될 수 있다. 대항 힘이 표면 에너지를 넘어설 때 역삼각형 형상의 테일러 콘이 형성되면서, 그 끝에서 잉크가 연속적 또는 비연속적으로 토출될 수 있다.
E-jet 프린트를 위해서는 액면 형상 제어 기술이 필요하고, 이를 위해서 잉크의 높이를 이용하여 양압이 약간 걸릴 수 있도록 공압을 사용할 수도 있다. 또한, E-jet 프린트 장치는 시린지 펌프를 사용할 수 있는데, 토출되는 힘은 정전기적 압력과 잉크에 가해지는 기계적인 압력이 합쳐져서 토출되므로 노즐의 사이즈를 줄여서 토출되는 잉크양을 최소화시킬 수 있다. 일 실시예에서, 토출되는 제2 잉크(INS)에 걸리는 압력은 1 내지 100kPa일 수 있지만, 이에 제한되지 않는다.
미세 패턴을 형성하기 위한 E-jet 프린트 장치는 제2 잉크(INS) 방울이 토출되는 노즐610)을 구비한 토출 헤드(600)를 포함한다. 노즐(610)에는 제1 전압이 인가되고, 대상 기판(11)에는 제2 전압이 인가될 수 있다. 상기 제1 전압과 제2 전압이 서로 동일한 극성을 가지도록 제어될 수 있지만, 이에 제한되는 것은 아니다. 예를 들어, 상기 제1전압은 직류 전압이고, 제2 전압은 펄스 전압 또는 상기 제1 전압과 같은 극성을 가지는 직류 전압일 수 있다. 상기 제2 전압이 펄스 전압인 경우 제1 전압과 같은 극성의 전위 및 상기 제1 전압과 다른 극성의 전위를 모두 가질 수 있다. 제1 전압은 10V 내지 5000V이고, 제2 전압은 10V 내지 5000V일 수 있지만, 이에 제한되는 것은 아니다.
E-jet 프린트 장치의 토출 헤드(600)의 노즐(610) 직경은 상술한 제1 잉크(30)를 프린트하는 데에 사용되는 잉크젯 프린트 장치의 노즐(510)의 직경보다 작을 수 있다. E-jet 프린트 장치의 토출 헤드(600)의 노즐(610) 직경은 이에 제한되는 것은 아니지만, 100nm 내지 50㎛일 수 있다.
E-jet 프린트 장치는 노즐(610) 직경이 잉크젯 프린트 장치의 노즐(510) 직경보다 작을 뿐만 아니라, E-jet 프린트 장치에서는 노즐(610)에서 형성된 액적 사이즈가 노즐(610)보다 작게 형성될 수 있고, 액적이 위치하는 위치에 대해 전기장의 수직적 방향 분포 편차가 최소화될 수 있으므로, 정교한 미세 패턴을 형성할 수 있다.
제2 잉크(INS)는 제2 솔벤트 및 제2 고형분을 포함할 수 있다. 제2 고형분은 금속 파우더를 포함할 수 있다. 금속 파우더는 나노 파우더일 수 있다. 금속 파우더의 상기 금속은 은(Ag), 알루미늄, 금, 납, 니켈, 코발트, 망간, 탄탈륨, 인듐 중 적어도 하나일 수 있지만, 이에 제한되는 것은 아니다. 예시적인 실시예에서, 제2 잉크(INS)는 금속 파우더로 은(Ag) 나노 파우더를 포함한다.
E-jet 프린트 장치는 잉크젯 프린트 장치에 비해 고점도의 잉크를 토출할 수 있다. 따라서, 제2 잉크(INS)의 점도는 제1 잉크(30)에 비해 더 클 수 있다. 또한, 제2 잉크(INS)에서의 제2 고형분의 함량은 제1 잉크(30)에서의 제1 고형분의 함량보다 클 수 있다.
제1 전극(21)과 제2 전극(22) 상에 도포된 제2 잉크(INS)는 표면이 볼록한 형상을 가질 수 있다.
본 실시예에서는 제2 잉크(INS)가 E-jet 프린트 장치에 의해 도포되는 경우를 예시하였지만, 이에 제한되는 것은 아니다. 즉, 제2 잉크(INS)는 미세 패턴을 형성할 수 있는 다른 다양한 프린트 장치에 의해 도포될 수도 있다.
이어, 기판(11)과 그 위에 배치된 제1 전극(21) 및 제2 전극(22) 상에 도포된 제2 잉크(INS)의 제2 솔벤트를 제거한다. 제2 솔벤트는 휘발이나 기화되어 제거될 수 있다. 제2 솔벤트의 제거와 동시에 또는 그 이후에, 잔류하는 금속 파우더를 소결할 수 있다. 몇몇 실시예에서, 제2 솔벤트의 제거 및/또는 금속 파우더의 소결을 위해 1회 이상의 열처리 공정이 진행될 수 있다. 금속 파우더의 소결 결과, 도전성 접촉 패턴(CPT)이 완성될 수 있다. 제1 전극(21) 상의 제1 도전성 접촉 패턴(CPT1)은 제1 전극(21) 및 발광 소자(300)의 일 단부와 물리적으로 접촉하고, 제2 전극(22) 상의 제2 도전성 접촉 패턴(CPT2)은 제2 전극(22) 및 발광 소자(300)의 타 단부와 물리적으로 접촉한다. 제1 도전성 접촉 패턴(CPT1) 및 제2 도전성 접촉 패턴(CPT2)은 각 전극(21, 22)과 발광 소자(300)의 단부를 안정적으로 도통시킬 뿐만 아니라, 발광 소자(300)의 단부를 덮으면서 발광 소자(300)의 유동을 방지하는 역할을 할 수 있다.
도 12는 도전성 접촉 패턴이 소결되는 과정을 보여주는 개략도이다. 도 12를 참조하면, 제2 잉크(INS)의 제2 솔벤트가 휘발되는 과정에서 제2 잉크(INS)의 부피가 줄어든다. 그에 따라 도전성 접촉 패턴(CPT)의 표면 형상도 달라지는데, 대체로 제2 잉크(INS)의 표면 형상과 유사하게 볼록한 곡면을 가질 수 있다.
또한, 제2 잉크(INS)의 금속 파우더가 소결되는 과정에서 금속 파우더가 용융되었다가 식으면서 응고되는데, 응고가 부분적으로 이루어지게 되면 도전성 접촉 패턴(CPT)의 표면이 불규칙한 면을 가질 수 있다.
도 13은 전극(21, 22)과 도전성 접촉 패턴(CPT)의 형상을 비교 도시한 단면도이다. 도 13을 참조하면, 증착 및 포토 리소그래피를 패턴화되어 형성된 제1 및 제2 전극(21, 22)의 단면은 표면이 평탄하고 대체로 직사각형 또는 사다리꼴 형상을 가질 수 있다. 반면, E-jet를 통해 도포된 도전성 접촉 패턴(CPT)은 상면이 볼록한 형상을 가질 수 있다. 제1 및 제2 전극(21, 22)의 측면 경사각은 도전성 접촉 패턴(CPT)의 측면 경사각보다 클 수 있다. 뿐만 아니라 도전성 접촉 패턴(CPT)의 표면 거칠기도 제1 및 제2 전극(21, 22)의 표면 거칠기보다 클 수 있다.
상술한 바와 같이, 본 실시예에 따른 표시 장치의 제조 방법은 도전성 접촉 패턴(CPT)을 복잡한 공정이 필요한 포토 리소그래피 공정이 아닌 인쇄 공정으로 형성하기 때문에, 패터닝 공정이 단순화될 뿐만 아니라, 재료의 낭비를 줄일 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명된 실시예와 동일한 구성 요소에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 14는 다른 실시예에 따른 표시 장치의 일 화소의 배치도이다. 도 15는 도 14의 XIII-XIII'선을 따라 자른 단면도이다.
도 14 및 도 15를 참조하면, 본 실시예는 도전성 접촉 패턴(CPT)이 하나의 전극 가지부(21B, 22B)의 일측과 타측으로 분리될 수 있음을 예시한다. 즉, 하나의 전극 가지부(21B, 22B) 상의 도전성 접촉 패턴(CPT)은 제2 방향(DR2)을 따라 분할될 수 있다. 구체적으로 설명하면, 제1 도전성 접촉 패턴(CPT1)은 제1 전극 가지부(21B)의 일측 에지를 따라 배치된 제1 일측 도전성 접촉 패턴(CPT11)과 제1 전극 가지부(21B)의 타측 에지를 따라 배치된 제1 타측 도전성 접촉 패턴(CPT12)을 포함한다. 제2 도전성 접촉 패턴(CPT2)도 마찬가지로 제2 전극 가지부(22B)의 일측 에지를 따라 배치된 제2 일측 도전성 접촉 패턴(CPT21)과 제2 전극 가지부(22B)의 타측 에지를 따라 배치된 제2 타측 도전성 접촉 패턴(CPT22)을 포함한다. 일측 도전성 접촉 패턴(CPT11, CPT21)과 타측 도전성 접촉 패턴(CPT12, CPT22)은 서로 연결되지 않고 제2 방향(DR2)으로 이격된다. 일측 도전성 접촉 패턴(CPT11, CPT21)과 타측 도전성 접촉 패턴(CPT12, CPT22) 사이 공간에서 전극 가지부(21B, 22B)는 도전성 접촉 패턴(CPT)에 의해 덮이지 않고 노출될 수 있다. 하나의 화소(PX) 내의 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 중 제2 방향(DR2) 최외측에 위치하는 전극 가지부는 일측 또는 타측에만 발광 소자(300)가 배치되는데 이 경우에는 해당 위치에만 도전성 접촉 패턴(CPT)이 배치될 수 있다.
본 실시예와 같이 도전성 접촉 패턴(CPT)이 전극 가지부(21B, 22B) 상에서 발광 소자(300)가 위치하는 영역에만 선택적으로 위치하더라도 발광 소자(300)와 전극(21, 22) 간 안정적인 도통을 이루고 발광 소자(300)의 고정이 개선될 수 있다. 이와 같은 구조의 도전성 접촉 패턴(CPT)은 높은 해상도를 갖는 E-jet 프린트 장치를 이용하여 각 전극 가지부(21B, 22B)의 일측과 타측을 구분하여 제2 잉크(INS)를 프린트함으로써 형성될 수 있다. 이 경우, 재료의 낭비를 더욱 감소시킬 수 있다. 다른 예로, 도 10 및 도 11에 도시된 방식으로 제2 잉크(INS)를 프린트한 후 제2 솔벤트를 제거하고 소결하는 과정에서 커피링 효과에 의해 제2 고형분이 폭 방향 외측으로 이동하면서 가운데 폭 방향 가운데 부분이 분리됨으로써, 도 14 및 도 15에 도시된 도전성 접촉 패턴(CPT)을 형성할 수도 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다.
도 16의 실시예는 도 15의 일측 도전성 접촉 패턴(CPT11, CPT21)과 타측 도전성 접촉 패턴(CPT12, CPT22)이 서로 연결될 수 있음을 예시한다. 상술한 것처럼, 도 10 및 도 11에 도시된 방식으로 제2 잉크(INS)를 프린트한 후, 제2 솔벤트를 제거하고 소결하는 과정에서 커피링 효과가 발생하더라도 제2 잉크(INS)의 점도나 양에 따라서는 가운데 부분이 분리되지 않고 연결될 수도 있다. 이와 같은 커피링 효과가 반영된 도전성 접촉 패턴(CPT)은 도 3과 비교할 때 중앙부고 볼록하지 않고 오히려 오목한 형상을 가질 수 있다.
도 17은 또 다른 실시예에 따른 표시 장치의 일 화소의 배치도이다.
도 17을 참조하면, 본 실시예는 하나의 전극 가지부(21B, 22B) 상의 도전성 접촉 패턴(CPT)은 제1 방향(DR1)을 따라서도 분할될 수 있음을 예시한다. 본 실시예의 경우, 도전성 접촉 패턴(CPT1, CPT2)이 일측 도전성 접촉 패턴(CPT11, CPT21)과 타측 도전성 접촉 패턴(CPT12, CPT22)으로 분리된 점은 도 14의 실시예와 동일하지만, 일측 도전성 접촉 패턴(CPT11, CPT21)과 타측 도전성 접촉 패턴(CPT12, CPT22)이 라인 타입으로 형성되지 않고 섬형으로 형성된 점에서 도 14의 실시예와 차이가 있다.
일측 도전성 접촉 패턴(CPT11, CPT21)과 타측 도전성 접촉 패턴(CPT12, CPT22)은 각각 발광 소자(300)의 단부 주변에 배치될 수 있다. 이웃하는 발광 소자(300)간 떨어진 부위에는 도전성 접촉 패턴(CPT)이 배치되지 않아, 제1 및 제2 전극(21, 22)의 표면이 노출될 수 있다. 본 실시예의 경우에도, 섬형의 일측 도전성 접촉 패턴(CPT11, CPT21)과 타측 도전성 접촉 패턴(CPT12, CPT22)이 제1 및 제2 전극(21, 22) 상에 형성되면서 동시에 발광 소자(300)의 단부를 덮기 때문에, 발광 소자(300)와 전극 간 안정적인 도통을 이루고 발광 소자(300)의 고정이 개선될 수 있다. 이와 같은 구조의 도전성 접촉 패턴(CPT)은 커피링 효과에 의해 제2 고형분이 발광 소자(300)가 배치된 부분으로 이동하면서 길이 방향(제1 방향(DR1))의 중간 부분이 분리됨으로써 형성된 것일 수 있지만, 이에 제한되는 것은 아니다.
도 18은 또 다른 실시예에 따른 표시 장치의 일 화소의 배치도이다. 도 19는 도 18의 XVII-XVII'선을 따라 자른 단면도이다.
도 18 및 도 19의 실시예는 발광 소자(300)의 다양한 배치와 발광 소자(300)가 도전성 접촉 패턴(CPT)에 의해 전극(21, 22)과 도통되는 다양한 형태를 보여준다. 도 18 및 도 19를 참조하면, 발광 소자(300)의 정렬 공정이 완료된 경우에도, 모든 발광 소자(300)가 가지런히 정렬되지 않고, 일부의 발광 소자(300)는 제2 방향(DR2) 일측 또는 타측으로 치우칠 수 있다. 또한, 일부의 발광 소자(300)는 제2 방향(DR2)에 대해 소정의 경사를 이룰 수도 있다. 이 경우 발광 소자(300)의 적어도 일 단부는 제1 전극 가지부(21B) 또는 제2 전극 가지부(22B) 상에 놓이지 않고 기판(11) 상에 놓일 수 있다. 본 실시예의 경우, 제1 도전성 접촉 패턴(CPT1)은 제1 전극 가지부(21B) 상에 놓이면서 발광 소자(300)의 일 단부와 접촉하고, 제2 도전성 접촉 패턴(CPT2)은 제2 전극 가지부(22B) 상에 놓이면서 발광 소자(300)의 타 단부와 접촉하기 때문에, 제1 전극 가지부(21B) 또는 제2 전극 가지부(22B)와 직접적으로 접촉하지 않는 발광 소자(300)를 그에 전기적으로 연결시켜 줄 수 있다. 그에 따라, 발광 효율이 개선될 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다.
도 20을 참조하면, 본 실시예는 표시 장치가 제1 전극(21)에 연결된 제1 접촉 전극(26_1) 및 제2 전극(22)에 연결된 제2 접촉 전극(26_2)을 더 포함할 수 있음을 예시한다.
구체적으로 설명하면, 제1 전극(21) 및 제2 전극(22) 상에는 절연층(51)이 배치된다. 절연층(51)은 기판(11) 상에 배치되고, 제1 전극(21)과 제2 전극(22)을 전반적으로 덮되, 제1 전극(21)과 제2 전극(22)을 노출하는 컨택홀(CNT1, CNT2)을 포함할 수 있다. 절연층(51)은 제1 전극(21)과 제2 전극(22) 사이의 이격 공간에도 배치된다.
발광 소자(300)는 제1 전극(21)과 제2 전극(22) 사이의 절연층(51) 상에 배치된다. 발광 소자(300)의 양 단부와 제1 전극(21) 및 제2 전극(22) 사이에는 절연층(51)이 개재되어, 이들간 직접적인 접촉을 차단한다.
절연층(51) 상에는 제1 접촉 전극(26_1) 및 제2 접촉 전극(26_2)이 배치된다. 제1 접촉 전극(26_1)은 컨택홀(CNT1)을 통해 제1 전극(21)과 전기적으로 연결되고, 제2 접촉 전극(26_2)은 컨택홀(CNT2)을 통해 제2 전극(22)과 전기적으로 연결된다. 제1 접촉 전극(26_1)은 발광 소자(300) 측으로 연결되어 발광 소자(300)의 일 단부의 측면 및/또는 상면에 접촉할 수 있다. 제2 접촉 전극(26_2)은 발광 소자(300) 측으로 연결되어 발광 소자(300)의 일 단부의 측면 및/또는 상면에 접촉할 수 있다. 제1 도전성 접촉 패턴(CPT1)은 제1 접촉 전극(26_1) 및 발광 소자(300)의 일 단부에 접하도록 배치되고, 제2 도전성 접촉 패턴(CPT2)은 제2 접촉 전극(26_2) 및 발광 소자(300)의 타 단부에 접하도록 배치될 수 있다.
본 실시예의 경우, 도전성 접촉 패턴(CPT)이 접촉 전극(26_1, 26_2) 및 발광 소자(300)의 단부와 각각 접촉하여 이들간의 전기적인 도통이 안정적으로 이루어지도록 돕는다. 또한, 도전성 접촉 패턴(CPT)은 접촉 전극(26_1, 26_2)과 발광 소자(300) 사이의 접촉 저항을 낮추어 주고, 발광 소자(300)를 고정시키는 데에 기여할 수 있다. 나아가, 접촉 전극(26_1, 26_2)과 발광 소자(300)가 직접 접촉하지 않는 경우에도 이들을 전기적으로 연결시켜 발광 효율을 개선할 수 있다.
상술한 표시 장치는 제1 전극(21) 및/또는 제2 전극(22)을 구동하는 박막 트랜지스터 및 각종 배선을 더 포함할 수 있다. 이하에서 표시 장치가 박막 트랜지스터 기판을 포함하는 구체화된 예에 대해 설명하기로 한다.
도 21은 또 다른 실시예에 따른 표시 장치의 배치도이다. 도 22는 도 21의 XXa-XXa'선, XXb-XXb'선 및 XXc-XXc'선을 따라 자른 단면도이다.
도 21 및 도 22를 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 적어도 하나의 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(210, 220)들과 발광 소자(300)를 포함할 수 있다. 박막 트랜지스터는 제1 전극(210)에 구동 신호를 전달하는 구동 트랜지스터인 제1 박막 트랜지스터(120)를 포함할 수 있다. 박막 트랜지스터는 제2 박막 트랜지스터(140)를 더 포함할 수 있다. 제2 박막 트랜지스터(140)는 데이터 신호를 전달하는 스위칭 트랜지스터일 수 있지만, 이에 제한되는 것은 아니다. 각 박막 트랜지스터(120, 140)는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 전극(210)은 제1 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결될 수 있다.
표시 장치(10)의 단면 구조에 대해 더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 게이트 라인(Sk)을 더 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다. 제2 게이트 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 게이트 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다. 제3 도전층은 데이터 라인(Dj, Dj+1, Dj+2, Dj+3)을 더 포함할 수 있다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 비아층(200)의 표면은 평탄할 수 있다. 비아층(200)은 제1 전극(210), 제2 전극(220) 및 발광 소자(300)가 배치되는 베이스층의 역할을 할 수 있다.
평면상 제1 전극(210)은 제1 전극 줄기부(210A) 및 제1 전극 가지부(210B)를 포함하고, 제2 전극(220)은 제2 전극 줄기부(220A) 및 제2 전극 가지부(220B)를 포함할 수 있다. 제1 전극 줄기부(210A)는 각 화소(PX1, PX2, PX3)마다 분리되고, 제2 전극 줄기부(220A)는 화소(PX1, PX2, PX3)의 경계를 넘어 일체로 형성될 수 있다. 도 21에서는 각 화소(PX1, PX2, PX3)마다 2개의 제1 전극 가지부(210B) 및 하나의 제2 전극 가지부(220B)가 배치된 경우가 예시되어 있다.
비아층(200) 상에는 복수의 격벽(410, 420)이 배치될 수 있다. 복수의 격벽(410, 420)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420), 예컨대 제1 격벽(410) 및 제2 격벽(420) 상에는 각각 제1 전극(210)과 제2 전극(220)이 배치될 수 있다. 복수의 격벽(410, 420)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420)은 폴리이미드(PI)를 포함할 수 있다.
복수의 격벽(410, 420)은 비아층(200)을 기준으로 두께 방향으로 돌출된 구조를 가질 수 있다. 격벽(410, 420)은 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다.
경사를 가지고 돌출된 구조의 격벽(410, 420) 상에는 반사층(211, 221)이 배치되어 광을 반사시킬 수 있다. 반사층은 제1 반사층(211)과 제2 반사층(210)을 포함할 수 있다.
제1 반사층(211)은 제1 격벽(410)을 덮으며, 일부는 비아층(200)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 반사층(221)은 제2 격벽(420)을 덮으며, 일부는 비아층(200)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다.
반사층(211, 221)은 발광 소자(300)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(211, 221)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 반사층(211) 및 제2 반사층(221) 상에는 각각 제1 전극층(212) 및 제2 전극층(222)이 배치될 수 있다.
제1 전극층(212)은 제1 반사층(211)의 바로 위에 배치된다. 제1 전극층(212)은 제1 반사층(211)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(222)은 제2 반사층(221)의 바로 위에 배치되되, 제1 전극층(212)과 이격되도록 배치된다. 제2 전극층(222)은 제2 반사층(221)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 전극층(212, 222)은 각각 하부의 반사층(211, 221)을 덮을 수 있다. 즉, 전극층(212, 222)은 반사층(211, 221)보다 크게 형성되어 전극층(212, 222)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(212)과 제2 전극층(222)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)과 연결된 제1 반사층(211)과 제2 반사층(221)으로 전달되는 전기 신호를 후술할 접촉 전극(261, 262)들에 전달할 수 있다. 전극층(212, 222)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(212, 222)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(211, 221)과 전극층(212, 222)은 ITO, IZO, ITZO 등과 같은 투명 도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(211, 221)과 전극층(212, 222)은 ITO/Ag/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(211)과 제1 전극층(212)은 제1 전극(210)을 이룬다. 제1 전극(210)은 제1 격벽(410)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제1 전극(210)은 상기 돌출된 영역에서 비아층(200)과 접촉할 수 있다. 제2 격벽(420) 상에 배치되는 제2 반사층(221)과 제2 전극층(222)은 제2 전극(220)을 이룬다. 제2 전극(220)은 제2 격벽(420)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제2 전극(220)은 상기 돌출된 영역에서 비아층(200)과 접촉할 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 격벽(410)과 제2 격벽(420)의 전 영역을 커버하도록 배치될 수 있다. 다만, 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 서로 이격되어 대향하도록 배치된다. 각 전극들이 이격된 사이에는 후술할 바와 같이 제1 절연층(510)이 배치되고, 그 상부에 제2 절연층(530) 및 발광 소자(300)가 배치될 수 있다.
또한, 제1 반사층(211)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(221)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 제1 전극(210)과 제2 전극(220)은 각각 구동 전압과 전원 전압을 전달받는다.
구체적으로, 제1 전극(210)은 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극(220)은 전원 배선(161)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(210)과 제2 전극(220) 상에 배치되는 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 상기 구동 전압과 전원 전압을 인가받을 수 있다. 상기 구동 전압과 전원 전압은 발광 소자(300)로 전달되고, 발광 소자(300)에 소정의 전류가 흐르면서 광을 방출할 수 있다.
제1 전극(210) 및 제2 전극(220) 상에는 이들을 부분적으로 덮는 제1 절연층(510)이 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 또한, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)이 이격된 공간에도 배치될 수 있다. 도 21를 기준으로 설명하면, 제1 절연층(510)은 평면상 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 사이의 공간을 따라 섬형 또는 선형 형상을 가지도록 배치될 수 있다.
도 22에서는 하나의 제1 전극(210, 예컨대 제1 전극 가지부(210B))과 하나의 제2 전극(220, 예컨대 제2 전극 가지부(220B)) 사이의 이격된 공간에 제1 절연층(510)이 배치된 것을 도시하고 있다. 다만, 상술한 바와 같이 제1 전극(210)과 제2 전극(220)은 복수개일 수 있으므로, 제1 절연층(510)은 하나의 제1 전극(210)과 다른 제2 전극(220) 또는 하나의 제2 전극(220)과 다른 제1 전극(210) 사이에도 배치될 수 있다.
제1 절연층(510)은 각 전극(210, 220) 상의 일부 영역, 예컨대, 제1 전극(210)과 제2 전극(220)이 대향하는 방향으로 돌출된 영역 중 일부와 중첩될 수 있다. 격벽(410, 420)의 경사진 측면 및 평탄한 상면과 각 전극(210, 220)이 중첩되는 영역에도 제1 절연층(510)이 배치될 수 있다. 또한, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 각 측부의 반대편에서도 이들을 부분적으로 덮도록 배치될 수 있다. 즉, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 중심부만을 노출시키도록 배치될 수 있다.
제1 절연층(510)은 발광 소자(300)와 비아층(200) 사이에 배치될 수 있다. 제1 절연층(510)의 하면은 비아층(200)에 접촉하고, 제1 절연층(510)의 상면에 발광 소자(300)가 배치될 수 있다. 그리고 제1 절연층(510)은 양 측면에서 각 전극(210, 220)과 접촉하여, 이들을 전기적으로 상호 절연시킬 수 있다.
일 예로, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 방향으로 돌출된 각 단부를 덮을 수 있다. 제1 절연층(510)은 비아층(200)과 하면의 일부가 접촉할 수 있고, 각 전극(210, 220)과 하면의 일부 및 측면이 접촉할 수 있다. 이에 따라, 제1 절연층(510)은 각 전극(210, 220)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(300)의 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)가 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(300)의 손상을 방지할 수 있다.
다만, 이에 제한되지 않으며, 몇몇 실시예에서는 제1 절연층(510)이 제1 전극(210)과 제2 전극(220) 상의 영역 중에서 격벽(410, 420)의 경사진 측면과 중첩되는 영역에만 배치될 수도 있다. 이 경우, 제1 절연층(510)의 하면은 격벽(410, 420)의 경사진 측면에서 종지하고, 격벽(410, 420)의 경사진 측면 중 일부 상에 배치되는 각 전극(210, 220)은 노출되어 접촉 전극(260)과 컨택될 수 있다.
제1 절연층(510)은 발광 소자(300)의 양 단부를 노출하도록 배치될 수 있다. 이에 따라, 접촉 전극(260)이 상기 각 전극(210, 220)의 노출된 상부면과 발광 소자(300)의 양 단부와 접촉될 수 있고, 접촉 전극(260)은 제1 전극(210)과 제2 전극(220)으로 인가되는 전기 신호를 발광 소자(300)로 전달할 수 있다.
발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 컨택될 수 있다.
제2 절연층(530)은 발광 소자(300)의 적어도 일부 영역과 중첩되도록 배치될 수 있다. 제2 절연층(530)은 발광 소자(300)를 보호함과 동시에 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 도 22에서는 제2 절연층(530)이 단면도상 발광 소자(300)의 하측에 배치된 것을 도시하고 있으나, 제2 절연층(530)은 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 즉, 제2 절연층(530)은 단면도상 발광 소자(300)의 상측에도 배치될 수 있다.
제2 절연층(530)은 발광 소자(300)의 양 측면(단부)를 노출하도록 배치된다. 제2 절연층(530)은 발광 소자(300)의 상기 양 측면보다 내측으로 함몰될 수 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 절연층(510)이 패터닝되어 제1 전극(210)과 제2 전극(220)의 일부가 노출되는 영역에서 각각 제1 전극층(212) 및 제2 전극층(222)과 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 일 단부 측면, 예컨대 제1 도전형 반도체(310), 제2 도전형 반도체(320) 또는 도전성 전극층(370)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 전극층(212) 및 제2 전극층(222)에 인가된 전기 신호를 발광 소자(300)에 전달할 수 있다. 접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(261)과 제2 접촉 전극(262) 상에는 제1 도전성 접촉 패턴(CPT1) 및 제2 도전성 접촉 패턴(CPT2)이 각각 배치된다. 제1 도전성 접촉 패턴(CPT1) 및 제2 도전성 접촉 패턴(CPT2)의 배치는 도 20의 실시예에서 설명한 것과 실질적으로 동일하므로, 중복 설명은 생략한다.
접촉 전극(261), 도전성 접촉 패턴(CPT) 상에는 패시베이션층(550)이 배치된다. 패시베이션층(550)은 기판(110)의 전면을 커버하도록 배치될 수 있다. 패시베이션층(550)은 외부 환경에 대하여 비아층(200) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 접촉 전극(260)이나 도전성 접촉 패턴(CPT)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다.
상술한 제1 절연층(510), 제2 절연층(530) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고, 상기 제1 전극과 이격되어 대향하는 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자;
    상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하도록 상기 제1 전극 상에 배치된 제1 도전성 접촉 패턴; 및
    상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하도록 상기 제2 전극 상에 배치된 제2 도전성 접촉 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 각각 상기 제1 전극 및 상기 제2 전극 상에 직접 배치되고,
    상기 제1 도전성 접촉 패턴과 상기 제1 전극이 중첩하는 영역 및 상기 제2 도전성 접촉 패턴과 상기 제2 전극이 중첩하는 영역에는 절연 물질층이 개재되지 않는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극, 상기 제2 전극, 상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 각각 동일한 방향으로 연장되는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 각각 상기 제1 전극 및 상기 제2 전극의 폭 방향을 덮는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 도전성 접촉 패턴은 상기 제1 전극의 폭 방향 일측 에지에 배치된 제1 일측 도전성 접촉 패턴, 및
    상기 제1 전극의 폭 방향 타측 에지에 배치되고 상기 제1 일측 도전성 접촉 패턴과 분리된 제1 타측 도전성 접촉 패턴을 포함하고,
    상기 제2 도전성 접촉 패턴은 상기 제2 전극의 폭 방향 일측 에지에 배치된 제2 일측 도전성 접촉 패턴, 및
    상기 제2 전극의 폭 방향 타측 에지에 배치되고 상기 제2 일측 도전성 접촉 패턴과 분리된 제2 타측 도전성 접촉 패턴을 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 전극은 제1 전극 줄기부 및 상기 제1 전극 줄기부로부터 분지된 제1 전극 가지부를 포함하고,
    상기 제2 전극은 제2 전극 줄기부 및 상기 제2 전극 줄기부로부터 분지된 제2 전극 가지부를 포함하며,
    상기 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 표시 장치는 복수의 화소를 포함하되,
    상기 제1 전극은 상기 각 화소마다 분리되어 배치된 화소 전극이고, 상기 제2 전극은 복수의 상기 화소를 따라 배치된 공통 전극인 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴의 표면 거칠기는 상기 제1 전극 및 상기 제2 전극의 표면 거칠기보다 큰 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴의 측면 경사각은 상기 제1 전극 및 상기 제2 전극의 측면 경사각보다 작은 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴의 두께는 10nm 내지 10㎛이고, 선폭은 1㎛ 내지 30㎛인 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 도전성 접촉 패턴 및 상기 제2 도전성 접촉 패턴은 소결된 은(Ag)을 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 발광 소자는 일 방향으로 연장된 형상을 갖고,
    상기 발광 소자는 제1 도전형 반도체, 제2 도전형 반도체 및 상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 활성층을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 발광 소자의 길이는 10nm 내지 10㎛이고, 상기 발광 소자의 종횡비는 1.2 내지 100인 표시 장치.
  14. 제13 항에 있어서,
    상기 발광 소자는 복수개이고,
    적어도 하나의 상기 발광 소자의 일 단부는 상기 제1 전극과 물리적으로 이격되되, 상기 제1 도전성 접촉 패턴에 의해 상기 제1 전극과 전기적으로 연결되는 표시 장치.
  15. 기판 상에 서로 대향하는 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 전극 및 상기 제2 전극 사이에 복수의 발광 소자를 배치하는 단계; 및
    인쇄 공정을 통해 상기 제1 전극 상에 상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하도록 제1 도전성 접촉 패턴을 형성하고 상기 제2 전극 상에 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하도록 제2 도전성 접촉 패턴을 형성하는 단계를 포함하는 도전성 접촉 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 도전성 접촉 패턴을 형성하는 단계는 전기수력학적 제트 프린트 장치를 이용하여 진행되는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 복수의 발광 소자를 배치하는 단계는 잉크젯 프린트를 이용하여 진행되며,
    상기 전기수력학적 제트 프린트 장치의 노즐의 직경은 상기 잉크젯 프린트 장치의 노즐의 직경보다 작은 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 도전성 접촉 패턴을 형성하는 단계는 솔벤트 및 그에 분산된 금속 파우더를 포함하는 잉크를 분사하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 도전성 접촉 패턴을 형성하는 단계는 상기 잉크를 분사하는 단계 후에 상기 솔벤트를 제거하고 상기 금속 파우더를 소결하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 포토 리소그래피 공정으로 형성되는 표시 장치의 제조 방법.
PCT/KR2019/016246 2019-01-15 2019-11-25 표시 장치 및 표시 장치의 제조 방법 WO2020149514A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980089117.2A CN113302743A (zh) 2019-01-15 2019-11-25 显示装置及用于制造显示装置的方法
US17/423,326 US20220102604A1 (en) 2019-01-15 2019-11-25 Display device and method for manufacturing display device
EP19910719.4A EP3913679A4 (en) 2019-01-15 2019-11-25 DISPLAY DEVICE AND METHOD OF MAKING DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190005418A KR20200088946A (ko) 2019-01-15 2019-01-15 표시 장치 및 표시 장치의 제조 방법
KR10-2019-0005418 2019-01-15

Publications (1)

Publication Number Publication Date
WO2020149514A1 true WO2020149514A1 (ko) 2020-07-23

Family

ID=71613217

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/016246 WO2020149514A1 (ko) 2019-01-15 2019-11-25 표시 장치 및 표시 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20220102604A1 (ko)
EP (1) EP3913679A4 (ko)
KR (1) KR20200088946A (ko)
CN (1) CN113302743A (ko)
WO (1) WO2020149514A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11877517B2 (en) * 2019-03-05 2024-01-16 North Carolina State University Flexible piezo-composite sensors and transducers
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
US11450796B2 (en) * 2020-03-20 2022-09-20 PlayNitride Display Co., Ltd. Micro light emitting diode display panel
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220165872A (ko) * 2021-06-08 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220169064A (ko) * 2021-06-17 2022-12-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230045733A (ko) * 2021-09-28 2023-04-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
KR20170101334A (ko) * 2016-02-26 2017-09-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
KR20170101334A (ko) * 2016-02-26 2017-09-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3913679A4 *

Also Published As

Publication number Publication date
US20220102604A1 (en) 2022-03-31
EP3913679A1 (en) 2021-11-24
KR20200088946A (ko) 2020-07-24
CN113302743A (zh) 2021-08-24
EP3913679A4 (en) 2022-10-12

Similar Documents

Publication Publication Date Title
WO2020149514A1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2016068418A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2020071614A1 (ko) 발광 장치 및 이의 제조 방법
WO2020149517A1 (ko) 표시 장치
WO2020059994A1 (ko) 잉크젯 프린트 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
WO2020060002A1 (ko) 표시 장치 및 이의 제조 방법
WO2018105810A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021225284A1 (ko) 표시 장치
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2020149474A1 (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
WO2021107270A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021125704A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2022035233A1 (ko) 표시 장치
WO2021125423A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021125754A1 (ko) 잉크젯 프린트 장치 및 쌍극자 정렬 방법
WO2019146816A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2022035232A1 (ko) 표시 장치
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021215693A1 (ko) 발광 소자 잉크 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19910719

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019910719

Country of ref document: EP

Effective date: 20210816