CN113302743A - 显示装置及用于制造显示装置的方法 - Google Patents

显示装置及用于制造显示装置的方法 Download PDF

Info

Publication number
CN113302743A
CN113302743A CN201980089117.2A CN201980089117A CN113302743A CN 113302743 A CN113302743 A CN 113302743A CN 201980089117 A CN201980089117 A CN 201980089117A CN 113302743 A CN113302743 A CN 113302743A
Authority
CN
China
Prior art keywords
electrode
conductive contact
contact pattern
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980089117.2A
Other languages
English (en)
Inventor
都永洛
柳康烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113302743A publication Critical patent/CN113302743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8284—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示装置和用于制造显示装置的方法。显示装置包括：基板、设置在基板上的第一电极、设置在基板上并且与第一电极间隔开且面对第一电极的第二电极、设置在第一电极和第二电极之间的发光元件、设置在第一电极上以与发光元件的一端和第一电极接触的第一导电接触图案以及设置在第二电极上以与发光元件的另一端和第二电极接触的第二导电接触图案。

Description

显示装置及用于制造显示装置的方法
技术领域
本发明涉及显示装置及制造显示装置的方法。
背景技术
随着多媒体的发展，显示装置变得越来越重要。响应于该发展，各种类型的显示装置(诸如，有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等)正在被使用。
用于显示显示装置的图像的装置包括显示面板，诸如OLED面板或LCD面板。在上述面板中，发光显示面板可以包括发光元件。例如，LED包括使用有机材料作为荧光材料的OLED和使用无机材料作为荧光材料的无机LED。
在OLED的情况下，使用有机材料作为发光元件的荧光材料，并且制造工艺简单且具有的优点在于，显示装置具有柔性特性。然而，已知有机材料易受高温驱动环境的影响，并且具有相对低的蓝光效率。
同时，与OLED相比，使用无机半导体作为荧光材料的无机LED在高温环境中具有耐久性，并且具有高的蓝光效率的优点。此外，即使在已经被指出为常规无机LED的限制的制造工艺中，也已经开发了使用介电电泳(DEP)的对准方法。然而，即使当使用介电电泳方法时，当无机LED不与电极精确地接触时，也不发生光发射，并且即使当无机LED与电极精确地接触时，当接触电阻高时，可能无法实现期望的光发射。
发明内容
技术问题
本发明旨在提供允许发光元件和电极稳定地导电并且允许通过降低发光元件和电极之间的接触电阻来改善发光效率的显示装置。
本发明还涉及提供制造显示装置的方法，该方法允许发光元件和电极稳定地导电，并且允许通过降低发光元件和电极之间的接触电阻来改善发光效率。
应注意，本发明的目的不限于上述目的，并且本发明的其它目的对于本领域技术人员来说将从以下描述中显而易见。
技术方案
根据实施方式，显示装置包括基板、设置在基板上的第一电极、设置在基板上并且与第一电极间隔开且面对第一电极的第二电极、设置在第一电极和第二电极之间的发光元件、设置在第一电极上以与发光元件的一端和第一电极接触的第一导电接触图案以及设置在第二电极上以与发光元件的另一端和第二电极接触的第二导电接触图案。
第一导电接触图案和第二导电接触图案可以分别直接设置在第一电极和第二电极上；并且其中第一导电接触图案和第一电极重叠的区域以及其中第二导电接触图案和第二电极重叠的区域中可以不插置绝缘材料层。
第一电极、第二电极、第一导电接触图案和第二导电接触图案可以在相同的方向上延伸。
第一导电接触图案和第二导电接触图案可以在宽度方向上分别覆盖第一电极和第二电极。
第一导电接触图案可以包括设置在第一电极的在宽度方向上的一个边缘上的第一一侧导电接触图案以及设置在第一电极的在宽度方向上的另一边缘上并且与第一一侧导电接触图案分开的第一另一侧导电接触图案，并且第二导电接触图案可以包括设置在第二电极的在宽度方向上的一个边缘上的第二一侧导电接触图案以及设置在第二电极的在宽度方向上的另一边缘上并且与第二一侧导电接触图案分开的第二另一侧导电接触图案。
第一电极可以包括第一电极杆部分和从第一电极杆部分分支的第一电极分支部分，第二电极可以包括第二电极杆部分和从第二电极杆部分分支的第二电极分支部分，并且发光元件可以设置在第一电极分支部分和第二电极分支部分之间。
显示装置可以包括多个像素，第一电极可以包括像素电极，像素电极被划分并且设置在多个像素中的每个中，并且第二电极可以包括沿多个像素设置的公共电极。
第一导电接触图案和第二导电接触图案中的每个的表面粗糙度可以大于第一电极和第二电极中的每个的表面粗糙度。
第一导电接触图案和第二导电接触图案中的每个的侧表面的倾斜角可以小于第一电极和第二电极中的每个的侧表面的倾斜角。
第一导电接触图案和第二导电接触图案中的每个的厚度的范围可以为10nm至10μm，并且第一导电接触图案和第二导电接触图案中的每个的线宽的范围可以为1μm至30μm。
第一导电接触图案和第二导电接触图案中的每个可以包括烧结的银(Ag)。
发光元件可以具有在一个方向上延伸的形状，并且包括第一导电类型半导体、第二导电类型半导体以及设置在第一导电类型半导体和第二导电类型半导体之间的有源层。
发光元件的长度的范围可以为10nm至10μm，并且发光元件的纵横比的范围可以为1.2至100。
发光元件可以设置为多个发光元件，并且多个发光元件中的至少一个的一端可以在物理上与第一电极间隔开，并且通过第一导电接触图案电连接到第一电极。
根据另一实施方式，制造显示装置的方法包括：在基板上形成彼此相对的第一电极和第二电极；在第一电极和第二电极之间布置多个发光元件；以及通过印刷工艺，在第一电极上形成与发光元件的一端和第一电极接触的第一导电接触图案，并且在第二电极上形成与发光元件的另一端和第二电极接触的第二导电接触图案。
形成导电接触图案可以是使用电流体动力喷射印刷装置执行的。
布置多个发光元件可以是使用喷墨印刷装置执行的，并且电流体动力喷射印刷装置的喷嘴的直径可以小于喷墨印刷装置的喷嘴的直径。
形成导电接触图案可以包括：喷射包含溶剂和分散在溶剂中的金属粉末的墨水。
形成导电接触图案还可以包括：在喷射墨水之后，去除溶剂并烧结金属粉末。
第一电极和第二电极可以是通过光刻工艺形成的。
其它实施方式的细节包括在详细描述和附图中。
有益效果
根据实施方式的显示装置及制造显示装置的方法，能够实现发光元件和电极之间的稳定导电，能够防止发光元件的移动，并且能够降低发光元件和电极之间的接触电阻以改善发光效率。
根据实施方式的效果不受以上举例说明的内容的限制，并且本公开中包括更多的各种效果。
附图说明
图1是示出根据一个实施方式的显示装置的示意性平面图。
图2是根据一个实施方式的显示装置的一个像素的布局图。
图3是沿图2的线III-III’截取的剖视图。
图4是示出根据一个实施方式的发光元件的示意图。
图5至图11是示出根据一个实施方式的制造显示装置的方法的工艺的剖视图。
图12是示出烧结导电接触图案的工艺的示意图。
图13是示出电极的形状和导电接触图案的形状之间的比较的剖视图。
图14是根据另一实施方式的显示装置的一个像素的布局图。
图15是沿图14的线XIII-XIII’截取的剖视图。
图16是示出根据再一实施方式的显示装置的一个像素的剖视图。
图17是根据再一实施方式的显示装置的一个像素的布局图。
图18是根据又一实施方式的显示装置的一个像素的布局图。
图19是沿图18的线XVII-XVII’截取的剖视图。
图20是示出根据又一实施方式的显示装置的一个像素的剖视图。
图21是根据又一实施方式的显示装置的一个像素的布局图。
图22示出了沿图21的线XXa-XXa’、线XXb-XXb’和线XXc-XXc’截取的剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本发明，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式来体现，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域的技术人员完全传达本发明的范围。
还应理解，当层被称为在另一层或基板“上”时，其可以直接在该另一层或基板上，或者也可以存在居间的层。在整个说明书中，相同的附图标记表示相同的组件。
应理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本发明的教导的情况下，以下讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述本发明的具体实施方式。
图1是示出根据一个实施方式的显示装置的示意性平面图。图2是根据一个实施方式的显示装置的一个像素的布局图。参考图1和图2，显示装置1可以显示运动图像和静止图像。显示装置1可以指提供显示屏的所有电子装置。例如，显示装置1可以包括提供显示屏的电视、笔记本、监视器、广告板、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子时钟、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书阅读器、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置1包括提供显示屏的显示面板。显示面板的示例可包括纳米发光二极管(LED)显示面板、微米LED显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，举例说明了应用纳米LED显示面板作为显示面板的示例的情况，但是本发明不限于此，并且可以使用其它显示面板，只要可以应用相同的技术精神即可。
可以对显示装置1的形状进行各种修改。例如，显示装置1可以具有诸如正方形形状、具有长宽度的矩形形状、具有长高度的矩形形状、其它多边形、具有圆化拐角(顶点)的四边形形状、圆形形状等的形状。显示装置1的显示区域DPA的形状也可以基本上类似于显示装置1的形状。在图1中，示出了具有长宽度的矩形形状的显示装置1和显示区域DPA。
显示装置1可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示屏幕的区域，并且非显示区域NDA是其中不显示屏幕的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。
显示区域DPA可以占据显示装置1的大致中央部分。显示区域DPA可以包括多个像素PX。多个像素PX可以在行方向和列方向上布置。当在平面图中观察时，每个像素PX的形状可以是矩形形状或正方形形状，但是本发明不限于此。每个像素PX可以具有菱形形状，在该菱形形状中，其每个边相对于第一方向DR1倾斜。
每个像素PX可以包括多个颜色像素。例如，颜色像素可以包括第一颜色像素、第二颜色像素和第三颜色像素。例如，第一颜色像素可以是红色像素，第二颜色像素可以是绿色像素，并且第三颜色像素可以是蓝色像素。根据一个实施方式，像素PX的布置可以通过条纹布置方法来实现，在条纹布置方法中，相同颜色的像素PX在作为列延伸方向的第一方向DR1上布置，并且像素PX在作为行延伸方向的第二方向DR2上以红色像素、绿色像素和红色像素的顺序交替地布置。然而，像素PX的布置不限于此。可替代地，像素PX的布置可以通过PenTile布置方法来实现，在PenTile布置方法中，每个像素PX形成为菱形形状，并且红色像素和蓝色像素径向地布置在绿色像素周围。可替代地，除了红色像素、绿色像素和蓝色像素之外，每个像素PX还可以包括白色像素。
每个像素PX包括发光区域EMR。发光元件300可以设置在发光区域EMR中以发射光。第一颜色像素的发光区域EMR可以发射第一颜色的光，第二颜色像素的发光区域EMR可以发射第二颜色的光，并且第三颜色像素的发光区域EMR可以发射第三颜色的光。然而，本发明不限于此，并且像素PX的发光区域EMR可以发射相同颜色的光(例如，蓝光)，并且滤色器和/或波长转换层可以设置在光路上以发射相应像素PX的彩色光。
每个发光区域EMR的形状可以与每个像素PX的形状相同，但是可以与每个像素PX的形状不同。例如，当像素PX的形状是矩形形状时，像素PX的发光区域EMR的形状可以具有各种形状，诸如矩形形状、菱形形状、六边形形状、八边形形状和圆形形状。
每个像素PX还可以包括非发光区域NEM，非发光区域NEM设置在发光区域EMR的外围处并且不发射光，但是本发明不限于此。
非显示区域NDA可以设置在显示区域DPA的外围处。用于将信号施加到显示区域DPA的信号线或驱动电路可以设置在非显示区域NDA中。非显示区域NDA可以设置在显示装置1的边缘上。非显示区域NDA可以是边框区域。
图3是沿图2的线III-III’截取的剖视图。
参考图1至图3，一个像素PX可以包括：第一电极21和第二电极22，设置在基板11上并且彼此相对；发光元件300，设置在彼此相对的电极之间；以及第一导电接触图案CPT1和第二导电接触图案CPT2，增强电极21和22与发光元件300之间的电连接。
基板11支撑电极21和22、发光元件300以及导电接触图案CPT。基板11可以由玻璃、塑料、陶瓷、金属和可弯曲的柔性聚合物膜中的任何一种材料制成，但本发明不限于此。基板11的厚度的范围可以为100μm至1μm。
一个像素PX的面积的范围可以为10μm2至100μm2，但是本发明不限于此，并且可以对该面积进行各种修改。
第一电极21和第二电极22可以电连接到发光元件300，并且可以向发光元件300施加电信号以允许发光元件300发射特定颜色的光。此外，第一电极21和第二电极22可用于在像素PX内产生电场以对准发光元件300。也就是说，在制造工艺中，第一电极21和第二电极22可以用作对准电极。在用作对准电极之后，第一电极21和/或第二电极22可以被图案化成部分地分开。
在一个实施方式中，第一电极21可以是在每个像素PX中分开的像素电极，并且第二电极22可以是沿多个像素PX共同连接的公共电极。第一电极21和第二电极22中的一个可以是发光元件300的阳电极，并且另一个可以是发光元件300的阴电极。然而，本发明不限于此，相反情况也是可行的。
第一电极21和第二电极22中的每个可以包括杆部分和从杆部分分支的至少一个分支部分。
第一电极21的杆部分(下文中称为第一电极杆部分21A)和第二电极22的杆部分(下文中称为第二电极杆部分22A)可以在第二方向DR2上彼此平行地延伸。第一电极21的分支部分(下文中称为第一电极分支部分21B)朝向第二电极杆部分22A延伸，并且第二电极22的分支部分(下文中称为第二电极分支部分22B)朝向第一电极杆部分21A延伸。然而，第一电极分支部分21B的端部可以终止于与第二电极杆部分22A间隔开的位置处而不与第二电极杆部分22A接触，并且第二电极分支部分22B的端部可以终止于与第一电极杆部分21A间隔开的位置处而不与第一电极杆部分21A接触。第一电极分支部分21B和第二电极分支部分22B可以具有在第一方向DR1上的彼此相反的延伸方向。当设置多个第一电极分支部分21B和多个第二电极分支部分22B时，第一电极分支部分21B和第二电极分支部分22B可以在第二方向DR2上交替地布置。第一电极21和第二电极22可以具有相互叉指接合的梳形形状。
在电极21和22中，电极分支部分21B和22B的厚度可以与电极杆部分21A和22A的厚度相同。第一电极21和第二电极22中的每个的厚度的范围可以为0.1μm至10μm。第一电极21的厚度可以与第二电极22的厚度相同。
第一电极分支部分21B和第二电极分支部分22B中的每个的宽度的范围可以为100nm至50μm，但是本发明不限于此。
第一电极21和第二电极22中的每个可以包括选自由铝(Al)、钛(Ti)、铟(In)、金(Au)和银(Ag)组成的组中的任何一种或多种金属材料，或者包括任何一种或多种透明材料铟锡氧化物(ITO)、ZnO:Al和碳纳米管(CNT)-导电聚合物复合物。第一电极21和第二电极22中的每个可以具有其中堆叠有两种类型的材料的堆叠结构。例如，第一电极21和第二电极22中的每个可以是其中堆叠有两种类型的材料(诸如，Ti/Au、镍(Ni)/Au或铬(Cr)/Au)的电极，但是本发明不限于此。第一电极21和第二电极22可以具有相同的材料和相同的堆叠结构。
多个发光元件300可以设置在第一电极分支部分21B和第二电极分支部分22B之间。发光元件300可以包括掺杂有任意导电类型(例如，p型或n型)杂质的半导体晶体。半导体晶体可以接收从外部电源施加的电信号并发射特定波长范围内的光。
发光元件300可以是LED。具体地，发光元件300可以是无机LED，其具有以微米或纳米为单位的尺寸并且由无机材料制成。在一个实施方式中，发光元件300可以是纳米LED。发光元件300可以具有在一个方向上延伸的棒形形状。发光元件300可以具有范围为10nm至10μm或者范围为2μm至5μm并且优选地约4μm的长度l。此外，发光元件300的直径的范围可以为300nm至700nm，并且发光元件300的纵横比的范围可以为1.2至100。然而，本发明不限于此，并且包括在显示装置1中的多个发光元件300可以根据有源层330的组成的不同而具有不同的直径。优选地，发光元件300的直径可以在约500nm的范围内。在一些实施方式中，发光元件300可以形成为核-壳结构。
将参考图4更详细地描述发光元件300的结构。
图4是示出根据一个实施方式的发光元件的示意图。
参考图4，发光元件300可以包括多个导电类型半导体310和320、元件有源层330、导电电极层370和绝缘涂覆膜380。从第一电极21和第二电极22施加的电信号通过导电类型半导体310和320传输到元件有源层330，使得可以发射光。
发光元件300可以包括棒形形状的半导体核，该半导体核包括第一导电类型半导体310、第二导电类型半导体320、设置在第一导电类型半导体310和第二导电类型半导体320之间的元件有源层330以及设置在第二导电类型半导体320上的导电电极层370和设置成围绕该半导体核的外周表面的绝缘涂覆膜380。图4示出了发光元件300的结构，在该结构中，半导体核的第一导电类型半导体310、元件有源层330、第二导电类型半导体320和导电电极层370在长度方向上顺序地堆叠，但本发明不限于此。在附图中，尽管已经将导电电极层370示出为设置在第二导电类型半导体320上，但是导电电极层370可以被省略，并且导电电极层370可以设置在第一导电类型半导体310上或者设置在第一导电类型半导体310的侧表面和第二导电类型半导体320的侧表面上。
例如，第一导电类型半导体310可以是具有第一导电类型的n型半导体。例如，当发光元件300发射蓝色波长范围内的光时，第一导电类型半导体310可以包括具有化学式为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1和0≤x+y≤1)的半导体材料。例如，第一导电类型半导体310可以包括选自掺杂有n型掺杂剂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一导电类型半导体310可掺杂有第一导电掺杂剂。第一导电类型掺杂剂可以是Si、Ge、Sn等，但本发明不限于此。第一导电类型半导体310的长度的范围可以为1.5μm至5μm，但是本发明不限于此。
例如，第二导电类型半导体320可以是具有第二导电类型的p型半导体。例如，当发光元件300发射蓝色波长范围内的光时，第二导电类型半导体320可以包括具有化学式为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1和0≤x+y≤1)的半导体材料。例如，第二导电类型半导体320可以包括选自掺杂有p型掺杂剂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二导电类型半导体320可以掺杂有第二导电掺杂剂。第二导电掺杂剂可以是Mg、Zn、Ca、Se、Ba等，但本发明不限于此。第二导电类型半导体320的长度的范围可以为0.08μm至0.25μm，但是本发明不限于此。
同时，在附图中，尽管已经将第一导电类型半导体310和第二导电类型半导体320中的每个示出为形成为一个层，但是本发明不限于此。在一些情况下，第一导电类型半导体310和第二导电类型半导体320中的每个还可以根据有源层330的材料而包括更多数量的层，例如包层或拉伸应变势垒减小(TSBR)层。
元件有源层330可以设置在第一导电类型半导体310和第二导电类型半导体320之间，并且可以包括具有单量子阱或多量子阱结构的材料。当元件有源层330包括具有多量子阱结构的材料时，元件有源层330可以具有其中交替地堆叠有多个量子层和多个阱层的结构。元件有源层330可以响应于通过第一导电类型半导体310和第二导电类型半导体320施加的电信号而由于电子-空穴对的结合来发射光。例如，当元件有源层330发射蓝色波长范围内的光时，元件有源层330可以包括诸如AlGaN、AlInGaN等的材料。特别地，当元件有源层330具有其中交替地堆叠有量子层和阱层的多量子阱结构时，量子层可以包括诸如AlGaN或AlInGaN的材料，并且阱层可以包括诸如GaN或AlGaN的材料。然而，本发明不限于此，并且元件有源层330可以具有其中交替地堆叠有具备大带隙能量的半导体材料和具备小带隙能量的半导体材料的结构，或者根据要发射的光的波长范围而包括不同的III族到V族半导体材料。因此，从元件有源层330发射的光不限于蓝色波长范围内的光，并且在一些情况下，有源层330可以发射红色或绿色波长范围内的光。元件有源层330的长度的范围可以为0.05μm至0.25μm，但是本发明不限于此。
从元件有源层330发射的光可以向发光元件300的长度方向上的外表面和发光元件300的两个侧表面发射。
导电电极层370可以是欧姆接触电极。然而，本发明不限于此，并且导电电极层370可以是肖特基接触电极。导电电极层370可以包括导电金属。例如，导电电极层370可以包括Al、Ti、In、Au和Ag中的至少一种。
绝缘涂覆膜380设置成围绕半导体核的外周表面。具体地，绝缘涂覆膜380可以形成在第一导电类型半导体310、第二导电类型半导体320、元件有源层330和导电电极层370的外部，并且可以执行保护第一导电类型半导体310、第二导电类型半导体320、元件有源层330和导电电极层370的功能。例如，绝缘涂覆膜380可以形成为围绕上述构件的侧表面，并且可以不形成在发光元件300的长度方向上的两个端部(例如，其中设置有第一导电类型半导体310和导电电极层370的两个端部)处。然而，本发明不限于此。
在附图中，已经将绝缘涂覆膜380示出为形成为在长度方向上延伸以从第一导电类型半导体310覆盖到导电电极层370，但是本发明不限于此。绝缘涂覆膜380仅覆盖第一导电类型半导体310、元件有源层330和第二导电类型半导体320，或者仅覆盖导电电极层370的外表面的一部分使得可以暴露导电电极层370的外表面的一部分。
绝缘涂覆膜380的厚度的范围可以为10nm至1.0μm，但是本发明不限于此。
绝缘涂覆膜380可以包括具有绝缘性质的材料，例如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、AlN、铝氧化物(Al2O3)、铪氧化物(HfO2)、钇氧化物(Y2O3)、钛氧化物(TiO2)等。因此，可以防止在元件有源层330与第一电极21或第二电极22直接接触时可能发生的电短路。此外，由于绝缘涂覆膜381保护包括元件有源层330的发光元件300的外周表面，因此可以防止发光效率的降低。
再次参考图1至图3，设置在第一电极分支部分21B和第二电极分支部分22B之间的多个发光元件300中的至少一些的一个端部可以电连接到第一电极分支部分21B，并且另一端部可以电连接到第二电极分支部分22B。在附图中，已经将所有的发光元件300示出为电连接到第一电极分支部分21B和第二电极分支部分22B，但是不是所有的发光元件300都应电连接到电极分支部分21B和22B。也就是说，发光元件300中的一些可以不电连接到第一电极分支部分21B或第二电极分支部分22B，从而不发射光。即使在这种情况下，由于发光元件300中的电连接到电极分支部分21B和22B的其余元件发射光，所以像素PX仍可以发射光。
设置在一对第一电极分支部分21B和第二电极分支部分22B之间的多个发光元件300可以在第一方向D2上彼此间隔开，并且可以基本上彼此平行地对准。发光元件300之间的分隔间隙不受特别限制。在一些情况下，多个发光元件300可以彼此相邻地设置以形成组，并且多个其它发光元件300可以以彼此以规则间距隔开的状态分组，可以具有不均匀的密度，并且可以在一个方向上定向和对准。
发光元件300与第一电极分支部分21B和第二电极分支部分22B的电连接可以通过直接物理接触来实现。例如，发光元件300的一个端部可以与第一电极分支部分21B直接接触，并且发光元件300的另一端部可以与第二电极分支部分22B直接接触。发光元件300的两个端部与电极分支部分21B和22B直接物理接触的前提是，发光元件300的长度大于电极分支部分21B和22B之间的分隔距离。
在一些实施方式中，发光元件300与第一电极分支部分21B和第二电极分支部分22B的电连接可以通过导电接触图案CPT(和/或接触电极261和262(参见图21))来实现。例如，即使当电极分支部分21B和22B之间的分隔距离大于或者小于或等于发光元件300的长度时，当发光元件300未正确对准时，发光元件300的至少一个端部也不与电极分支部分21B和22B直接接触。在这种情况下，导电接触图案CPT设置在发光元件300的未与之接触的一个端部与电极21和22之间，使得可以实现它们之间的电连接。即使当发光元件300的一个端部与电极分支部分21B和22B直接物理接触时，当导电接触图案CPT设置在其一个端部周围时，导电接触图案CPT也可以减小它们之间的接触电阻，并且可以帮助固定发光元件300。
导电接触图案CPT可以设置在电极分支部分21B和22B上。导电接触图案CPT可以设置成与电极分支部分21B和22B直接接触以与电极分支部分21B和22B电连接。导电接触图案CPT和电极分支部分21B和22B的重叠区域中可以不插置绝缘材料层。导电接触图案CPT也可以与发光元件300的端部物理接触。如上所述，发光元件300的端部可以与电极分支部分21B和22B接触或不接触。在任何情况下，由于发光元件300与导电接触图案CPT物理接触，所以可以实现与电极分支部分21B和22B的稳定电连接，其中导电接触图案CPT与电极分支部分21B和22B物理接触。
第一导电接触图案CPT1可以设置在第一电极分支部分21B上，并且第二导电接触图案CPT2可以设置在第二电极分支部分22B上。第一导电接触图案CPT1可以与第二导电接触图案CPT2分开，而不与第二导电接触图案CPT2连接。此外，在不同的第一电极分支部分21B上的第一导电接触图案CPT1可以彼此分开而不彼此连接，并且这可以同样地应用于第二导电接触图案CPT2。导电接触图案CPT可以不设置在电极杆部分21A和22A上，但是本发明不限于此。
导电接触图案CPT在宽度方向上覆盖电极分支部分21B和22B。也就是说，导电接触图案CPT可以覆盖在第二方向DR2上从电极分支部分21B和22B的一个边缘到电极分支部分21B和22B的另一边缘的空间。导电接触图案CPT可以在电极分支部分21B和22B的宽度方向上与电极分支部分21B和22B的上表面直接接触。在一个实施方式中，导电接触图案CPT可以设置在电极分支部分21B和22B中的每个上。
当发光元件300的一个端部设置在电极分支部分21B和22B上时，导电接触图案CPT可以覆盖发光元件300。也就是说，当在平面图中观察时，导电接触图案CPT可以与发光元件300的端部重叠。
当在平面图中观察时，与电极分支部分21B和22B一样，导电接触图案CPT可以具有在第一方向DR1上延伸的图案形状。导电接触图案CPT的长度可以小于电极分支部分21B和22B中的每个的长度，但是本发明不限于此。在一个实施方式中，导电接触图案CPT的边缘可以具有比电极分支部分21B和22B中的每个的边缘更不规则的延长线。也就是说，如图2中所示，导电接触图案CPT的边缘可以在延伸方向上包括精细的不规则性。此外，导电接触图案CPT在延伸方向上的端部可以具有比电极分支部分21B和22B中的每个的端部的形状基本上更接近曲线的形状。也就是说，电极分支部分21B和22B中的每个的端部接近矩形形状的一部分，而导电接触图案CPT的端部可以具有比矩形形状更凸出的形状。然而，导电接触图案CPT的平面形状不限于图示。
导电接触图案CPT可以由包括例如Ag、Al、Au、铅(Pb)、Ni、钴(Co)、锰(Mn)、钽(Ta)、In等的导电材料制成。导电接触图案CPT可以由与第一电极21和第二电极22的材料不同的材料制成。
导电接触图案CPT可以具有10nm至10μm的厚度。导电接触图案CPT的线宽的范围可以为1μm至30μm，但是本发明不限于此。
在下文中，将描述制造如上所述的显示装置1的方法。
图5至图11是示出根据一个实施方式的制造显示装置的方法的工艺的剖视图。
参考图5，首先，在基板11上形成第一电极21和第二电极22。第一电极21和第二电极22被图案化成彼此相对。第一电极21和第二电极22可以通过沉积导电材料层并通过光刻工艺图案化导电材料层来形成。
接下来，参考图6，将包括发光元件300的第一墨水30施加到基板11上。第一墨水30可以通过使用喷墨印刷装置的印刷方法来施加。
喷墨印刷装置可以包括印刷头500和安装在印刷头500中的多个喷嘴510。喷射头500可以于在目标基板11上方移动的同时，通过喷嘴510将第一墨水30喷射到目标基板11上。调整喷射头500的喷嘴510的喷射时间，使得可以在预定的特定位置处喷射第一墨水30。例如，第一墨水30可以被喷射到显示装置1的每个像素上，或者被喷射到相同颜色的每个像素上。基于第一电极21和第二电极22之间，喷射的第一墨水30可以定位在第一电极21和第二电极22上的区域中的一部分或全部中。此外，如图6中所示，喷射的第一墨水30可以定位在第一电极21和第二电极22的外侧上。如图3中所示，在一个像素中，当交替地布置多个第一电极分支部分21B和多个第二电极分支部分22B时，可以施加第一墨水30以覆盖布置在第二方向DR2上的第一电极分支部分21B和第二电极分支部分22B中的全部。
第一墨水30可以包括第一溶剂35和第一固体。第一溶剂35可以包括丙酮、水、乙醇、Pygmia、甲苯等。第一溶剂35可以是在室温下或由于加热而蒸发或挥发的材料。第一固体可以包括多个发光元件300。多个发光元件300可以分布在第一溶剂35中。发光元件300可以在重量上以基于第一溶剂35的总重量的0.001至100％的量而被包括。当发光元件300在重量上的量大于或等于0.001％时，可以防止由仅一次施加导致的发光元件300的不足而引起的缺陷。当发光元件300在重量上的量小于或等于100％时，可以减小由于发光元件300的过量而导致的发光元件300之间的对准干扰。
接下来，使用第一电极21和第二电极22作为对准电极来对准发光元件300和使发光元件300安置。发光元件300的对准可以通过介电电泳(DEP)来实现。
具体地，如图7中所示，在第一电极21和第二电极22之间施加交流(AC)电压。所施加的AC电压可以具有范围为±10V至±50V的电压和范围为10kHz至1MHz的频率。AC电压可以这样的方式提供，其中使用探针装置将电压提供给第一电极21的焊盘(未示出)和第二电极22的焊盘(未示出)。
当将AC电压施加到第一电极21和第二电极22时，第一电极21和第二电极22之间产生电场LEF，并且由于电场LEF，介电泳力可能起作用。作为一种偶极子的发光元件300可以接收介电泳力，并且因此发光元件300的定向方向和位置逐渐改变。最后，如图8中所示，发光元件300的两个端部可以被引导到第一电极21和第二电极22，或者被安置成与第一电极21和第二电极22接触。
接下来，参考图9，去除第一溶剂35。可以使第一溶剂35挥发或蒸发以去除第一溶剂35。当去除了第一溶剂35时，防止了发光元件300与电极21和22之间的移动，并且可以增加发光元件300与电极21和22之间的接合力。
参考图10和图11，随后将包含导电材料的第二墨水INS施加到第一电极21和第二电极22上。施加第二墨水INS以在宽度方向上覆盖电极21和22以及发光元件300的端部。第一电极21上的第二墨水INS和第二电极22上的第二墨水INS被施加为在物理上彼此分开。也就是说，第二墨水INS可以印刷成具有图案。
第二墨水INS可以通过电流体动力喷射(下文中称为“E-jet”)印刷装置施加。
E-jet印刷装置是这样的装置，其用于通过在喷嘴和目标基板之间形成电场而使用静电相互吸引将墨水排放到基板上并允许从喷嘴头顶部排放出的墨水的弯月面由于施加到弯月面的电力而变形以形成液滴。具体地，由于重力、表面能和各种外部能量之间的平衡，形成在喷嘴顶部上的液滴形成为半球形形状。这里，当向液滴施加高电压时，产生表面电荷之间的静电排斥力和由于外部电场而形成的库仑排斥力，使得半球形形状的液滴可以被拉伸成倒置的三角形形状的液滴。当电压施加到倒置的三角形形状的液滴时，电应力作用在倒置的三角形形状的液滴的外侧上，并且因此发生弯月面的变形，并且当连续地施加特定强度的电场时，电荷也连续地累积，并且由于相同电荷之间的连续的相互斥力激发的内部分子可以彼此连续地碰撞，使得静电力可以在与表面能(进入液体的能量)相反的方向上连续地作用。当反作用力超过表面能时，形成倒置的三角形形状的泰勒锥体，并且墨水可以从倒置的三角形形状的泰勒锥体的端部连续地或不连续地排放出。
E-jet印刷需要弯月面形状控制技术，并且为此，可以使用气动压力来利用墨水的高度轻微地施加正压力。此外，E-jet印刷装置可以使用注射泵，并且由于通过施加到墨水上的静电压力和机械压力的组合来释放排放力，所以可以通过减小喷嘴的尺寸来最小化要排放出的墨水的量。在一个实施方式中，施加到排放出的第二墨水INS的压力的范围可以为1kPa至100kPa，但是本发明不限于此。
用于形成精细图案的E-jet印刷装置包括配备有喷嘴610的排放头600，第二墨水INS的液滴从喷嘴610排放出。可将第一电压施加到喷嘴610，并且可将第二电压施加到目标基板11。第一电压和第二电压可以被控制为具有相同的极性，但是本发明不限于此。例如，第一电压可以是直流(DC)电压，并且第二电压可以是具有与第一电压相同极性的脉冲电压或DC电压。当第二电压是脉冲电压时，第二电压可以具有具备与第一电压相同极性的电位和具备与第一电压的极性不同极性的电位二者。第一电压的范围可以为10V至5000V，并且第二电压的范围可以为10V至5000V，但是本发明不限于此。
E-jet印刷装置的排放头600的喷嘴610的直径可以小于用于印刷以上描述的第一墨水30的喷墨印刷装置的喷嘴510的直径。E-jet印刷装置的排放头600的喷嘴610的直径的范围可以为100nm至50μm，但本发明不限于此。
在E-jet印刷装置中，喷嘴610的直径可以小于喷墨印刷装置的喷嘴510的直径，由喷嘴610形成的液滴尺寸可以小于由喷嘴610形成的液滴尺寸，并且可以最小化电场相对于其中定位有液滴的位置在垂直分布上的偏差，使得可以精细地形成精细图案。
第二墨水INS可以包括第二溶剂和第二固体。第二固体可以包括金属粉末。金属粉末可以是纳米粉末。金属粉末的金属可以是Ag、Al、Au、Pb、Ni、Co、Mn、Ta和In中的至少一种，但本发明不限于此。在示例中，第二墨水INS包括Ag纳米粉末作为金属粉末。
当与喷墨印刷装置相比时，E-jet印刷装置可以排放具有高粘度的墨水。因此，第二墨水INS的粘度可以大于第一墨水30的粘度。此外，第二墨水INS中第二固体的含量可以大于第一墨水30中第一固体的含量。
施加到第一电极21和第二电极22上的第二墨水INS可以具有表面凸出的形状。
在本实施方式中，举例说明了通过E-jet印刷装置施加第二墨水INS的情况，但本发明不限于此。也就是说，第二墨水INS可以通过能够形成精细图案的各种其它印刷装置来施加。
随后，去除施加在基板11以及设置在基板11上的第一电极21和第二电极22上的第二墨水INS的第二溶剂。可以使第二溶剂挥发或蒸发以去除第二溶剂。在去除第二溶剂的同时或之后，可以烧结保留的金属粉末。在一些实施方式中，可以进行一次或多次热处理工艺以去除第二溶剂和/或烧结金属粉末。由于金属粉末的烧结，可以完成导电接触图案CPT。第一电极21上的第一导电接触图案CPT1与发光元件300的一个端部和第一电极21物理接触，并且第二电极22上的第二导电接触图案CPT2与发光元件300的另一端部和第二电极22物理接触。第一导电接触图案CPT1和第二导电接触图案CPT2允许电极21和22以及发光元件300的端部彼此稳定地导电，并且用于覆盖发光元件300的端部以防止发光元件300的移动。
图12是示出烧结导电接触图案的工艺的示意图。参考图12，在使第二墨水INS的第二溶剂挥发期间，第二墨水INS的体积减小。因此，导电接触图案CPT的表面形状也是变化的，并且可以具有凸出的弯曲表面，其类似于第二墨水INS的表面形状。
此外，在第二墨水INS的金属粉末的烧结期间，金属粉末被熔化并冷却以固化。当部分地执行固化时，导电接触图案CPT的表面可具有不规则的表面。
图13是示出电极21和22的形状与导电接触图案CPT的形状之间的比较的剖视图。参考图13，形成为通过沉积和光刻而图案化的第一电极21和第二电极22中的每个的剖面可以具有平坦表面和基本上矩形或梯形的形状。另一方面，通过E-jet印刷装置施加的导电接触图案CPT可以具有上表面凸出的形状。第一电极21和第二电极22中的每个的侧表面的倾斜角可以大于导电接触图案CPT的侧表面的倾斜角。此外，导电接触图案CPT的表面粗糙度可以大于第一电极21和第二电极22中的每个的表面粗糙度。
如上所述，在根据本实施方式的制造显示装置的方法中，由于通过印刷工艺而不是需要复杂工艺的光刻工艺来形成导电接触图案CPT，所以可以简化图案化工艺并且可以减少材料的浪费。
在下文中，将描述其它实施方式。在以下实施方式中，将在本文中省略或简化与以上描述的实施方式的组件相同的组件的描述，并且将主要描述不同之处。
图14是根据另一实施方式的显示装置的一个像素的布局图。图15是沿图14的线XIII-XIII’截取的剖视图。
参考图14和图15，本实施方式举例说明了导电接触图案CPT可以被分离到电极分支部分21B和22B中的每个的一侧和另一侧中。也就是说，电极分支部分21B和22B中的每个上的导电接触图案CPT可以在第二方向DR2上被划分。具体地，第一导电接触图案CPT1包括沿第一电极分支部分21B的一侧的边缘设置的第一一侧导电接触图案CPT11和沿第一电极分支部分21B的另一侧的边缘设置的第一另一侧导电接触图案CPT12。类似地，第二导电接触图案CPT2包括沿第二电极分支部分22B的一侧的边缘设置的第二一侧导电接触图案CPT21和沿第二电极分支部分22B的另一侧的边缘设置的第二另一侧导电接触图案CPT22。一侧导电接触图案CPT11和CPT21以及另一侧导电接触图案CPT12和CPT22彼此不连接并且在第二方向DR2上彼此间隔开。在一侧导电接触图案CPT11和CPT21与另一侧导电接触图案CPT12和CPT22之间的空间中，电极分支部分21B和22B可以不被导电接触图案CPT覆盖并且可以被暴露。在第二方向DR2上，发光元件300在一个像素PX中仅设置在电极分支部分的一侧或另一侧上，电极分支部分的一侧或另一侧定位在第一电极分支部分21B和第二电极分支部分22B的最外侧上。导电接触图案CPT可以设置在与最外侧上的位置对应的位置处。
如在本实施方式中，即使当导电接触图案CPT选择性地仅定位在其中发光元件300定位在电极分支部分21B和22B上的区域中时，也可以实现发光元件300与电极21和22之间的稳定导电，并且可以改善发光元件300的固定。具有上述结构的导电接触图案CPT可以通过使用具有高分辨率的E-jet印刷装置将电极分支部分21B和22B中的每个的一侧与另一侧区分开来通过印刷第二墨水INS而形成。在这种情况下，还可以减少材料的浪费。作为另一示例，在以图10和图11中所示的方式印刷第二墨水INS、去除第二溶剂并烧结第二墨水INS的工艺中，由于咖啡环效应，第二固体在宽度方向上向外移动，并且第二墨水INS的中间部分在宽度方向上分离，使得可以形成如图14和图15中所示的导电接触图案CPT。
图16是示出根据又一实施方式的显示装置的一个像素的剖视图。
图16的实施方式举例说明了图15的一侧导电接触图案CPT11和CPT21以及另一侧导电接触图案CPT12和CPT22可以彼此连接。如上所述，在以图10和图11中所示的方式印刷第二墨水INS、去除第二溶剂并烧结第二墨水INS的工艺中，即使当咖啡环效应发生时，也可以根据第二墨水INS的粘度或量使中间部分连接而不是分离。当与图3比较时，反映咖啡环效应的导电接触图案CPT可以具有凹入形状，而不是中间部分凸出。
图17是根据又一实施方式的显示装置的一个像素的布局图。
参考图17，本实施方式举例说明了电极分支部分21B和22B中的每个上的导电接触图案CPT也可以在第一方向DR1上被划分。在本实施方式中，导电接触图案CPT1和CPT2被分离成一侧导电接触图案CPT11和CPT21以及另一侧导电接触图案CPT12和CPT22的事实与图14的实施方式相同。然而，本实施方式与图14的实施方式的不同之处在于：一侧导电接触图案CPT11和CPT21以及另一侧导电接触图案CPT12和CPT22不是以线形形状形成而是以岛形形状形成。
一侧导电接触图案CPT11和CPT21中的每个以及另一侧导电接触图案CPT12和CPT22中的每个可以设置在发光元件300的端部周围。由于导电接触图案CPT不设置在相邻发光元件300之间的分隔部分中，所以第一电极21和第二电极22的表面可以被暴露。即使在本实施方式中，由于岛形形状的一侧导电接触图案CPT11和CPT21以及岛形形状的另一侧导电接触图案CPT12和CPT22形成在第一电极21和第二电极22上，并且同时覆盖发光元件300的端部，所以可以实现发光元件300和电极之间的稳定导电，并且可以改善发光元件300的固定。可以形成具有上述结构的导电接触图案CPT，使得由于咖啡环效应，第二固体移动到其中设置有发光元件300的部分，并且中间部分在长度方向(第一方向DR1)上分离，但是本发明不限于此。
图18是根据又一实施方式的显示装置的一个像素的布局图。图19是沿图18的线XVII-XVII’截取的剖视图。
图18和图19的实施方式举例说明了发光元件300的各种布置和各种形式，其中发光元件300通过导电接触图案CPT传导到电极21和22。参考图18和图19，即使当完成发光元件300的对准工艺时，所有的发光元件300也可以不对准并且发光元件300中的一些可以在第二方向DR2上偏向一侧或另一侧。此外，发光元件300中的一些可以相对于第二方向DR2具有预定斜率。在这种情况下，发光元件300的至少一个端部可以定位在基板11上，而不是定位在第一电极分支部分21B或第二电极分支部分22B上。在本实施方式中，由于第一导电接触图案CPT1定位在第一电极分支部分21B上且与发光元件300的一个端部接触，并且第二导电接触图案CPT2定位在第二电极分支部分22B上且与发光元件300的另一端部接触，所以不与第一电极分支部分21B或第二电极分支部分22B直接接触的发光元件300可以电连接到第一电极分支部分21B或第二电极分支部分22B。因此，可以改善发光效率。
图20是示出根据又一实施方式的显示装置的一个像素的剖视图。
参考图20，本实施方式举例说明了显示装置还可以包括连接到第一电极21的第一接触电极26_1和连接到第二电极22的第二接触电极26_2。
具体地，绝缘层51设置在第一电极21和第二电极22上。绝缘层51可以设置在基板11上，可以完全覆盖第一电极21和第二电极22，并且可以包括暴露第一电极21和第二电极22的接触孔CNT1和CNT2。绝缘层51还设置在第一电极21和第二电极22之间的分隔空间中。
发光元件300可以在第一电极21和第二电极22之间设置在绝缘层51上。绝缘层51插置在发光元件300的两个端部、第一电极21和第二电极22之间，以阻挡它们之间的直接接触。
第一接触电极26_1和第二接触电极26_2设置在绝缘层51上。第一接触电极26_1通过接触孔CNT1电连接到第一电极21，并且第二接触电极26_2通过接触孔CNT2电连接到第二电极22。第一接触电极26_1可以连接到发光元件300以与发光元件300的一个端部的侧表面和/或上表面接触。第二接触电极26_2可以连接到发光元件300以与发光元件300的一个端部的侧表面和/或上表面接触。第一导电接触图案CPT1可以设置成与发光元件300的一个端部和第一接触电极26_1接触，并且第二导电接触图案CPT2可以设置成与发光元件300的另一端部和第二接触电极26_2接触。
在本实施方式中，导电接触图案CPT与接触电极26_1和26_2以及发光元件300的端部接触，以帮助它们之间的稳定导电。此外，导电接触图案CPT可有助于减小接触电极26_1和26_2与发光元件300之间的接触电阻，并且有助于固定发光元件300。此外，即使当接触电极26_1和26_2不与发光元件300直接接触时，导电接触图案CPT也可以将接触电极26_1和26_2电连接到发光元件300以改善发光效率。
以上描述的显示装置还可以包括各种线以及用于驱动第一电极21和/或第二电极22的薄膜晶体管。在下文中，将描述其中显示装置包括薄膜晶体管和基板的具体示例。
图21是根据又一实施方式的显示装置的布局图。图22示出沿图21的线XXa-XXa’、线XXb-XXb’和线XXc-XXc’截取的剖视图。
参考图21和图22，显示装置10可以包括基板110、设置在基板110上的一个或多个薄膜晶体管120和140、设置在薄膜晶体管120和140上方的电极210和220以及发光元件300。薄膜晶体管可以包括第一薄膜晶体管120，第一薄膜晶体管120是用于向第一电极210传输驱动信号的驱动晶体管。薄膜晶体管还可以包括第二薄膜晶体管140。第二薄膜晶体管140可以是用于传输数据信号的开关晶体管，但是本发明不限于此。薄膜晶体管120和140中的每个可以包括有源层、栅电极、源电极和漏电极。第一电极210可以电连接到第一薄膜晶体管120的漏电极。
为了更详细地描述显示装置10的剖面结构，基板110可以是绝缘基板。基板110可以由诸如玻璃、石英、聚合物树脂等的绝缘材料制成。聚合物材料的示例可以包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基酯、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、乙酸丙酸纤维素(CAP)及其组合。基板110可以是刚性基板，或者可弯曲、可折叠、可卷曲等的柔性基板。
缓冲层115可以设置在基板110上。缓冲层115可以防止杂质离子的扩散以及水或外部空气的渗入，并执行表面平坦化功能。缓冲层115可以包括SiNx、SiOx、SiOxNy等。
半导体层设置在缓冲层115上。半导体层可以包括辅助层163、第一薄膜晶体管120的第一有源层126和第二薄膜晶体管140的第二有源层146。半导体层可以包括多晶硅、单晶硅、氧化物半导体等。
第一栅极绝缘层170设置在半导体层上。第一栅极绝缘层170覆盖半导体层。第一栅极绝缘层170可用作薄膜晶体管的栅极绝缘层。第一栅极绝缘层170可以包括SiOx、SiNx、SiOxNy、Al2O3、钽氧化物、HfO2、锆氧化物、钛氧化物等。这些可以单独使用或作为其组合使用。
第一导电层设置在第一栅极绝缘层170上。第一导电层可以包括第一薄膜晶体管120的设置在第一有源层126上的第一栅电极121、第二薄膜晶体管140的设置在第二有源层146上的第二栅电极141以及设置在辅助层163上的电力线161，且第一栅极绝缘层170插置在第一有源层126和第一栅电极121之间。第一导电层还可包括栅极线Sk。第一导电层可以包括选自钼(Mo)、Al、铂(Pt)、钯(Pd)、Ag、镁(Mg)、Au、Ni、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、Ti、Ta、钨(W)和铜(Cu)中的一种或多种金属。第一导电层可以是单层或多层。
第二栅极绝缘层180设置在第一导电层上。第二栅极绝缘层180可以是层间绝缘膜。第二栅极绝缘层180可由无机绝缘材料(诸如，SiOx、SiNx、SiOxNy、HfO2、Al2O3、钛氧化物、钽氧化物或锌氧化物)制成。
第二导电层设置在第二栅极绝缘层180上。第二导电层包括设置在第一栅电极121上的电容器电极128，且第二栅极绝缘层插置在第一栅电极121和电容器电极128之间。电容器电极128可以与第一栅电极121一起构成保持电容器。
与第一导电层一样，第二导电层可以包括选自Mo、Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Ca、Ti、Ta、W和Cu中的一种或多种金属。
层间绝缘层190设置在第二导电层上。层间绝缘层190可以是层间绝缘膜。此外，层间绝缘层190可以执行表面平坦化功能。层间绝缘层190可以包括有机绝缘材料，诸如基于丙烯酸的树脂、环氧树脂、酚醛树脂、基于聚酰胺的树脂、基于聚酰亚胺的树脂、基于不饱和聚酯的树脂、基于聚亚苯基的树脂、基于聚苯硫醚的树脂或苯并环丁烯(BCB)。
第三导电层设置在层间绝缘层190上。第三导电层包括第一薄膜晶体管120的第一漏电极123和第一源电极124、第二薄膜晶体管140的第二漏电极143和第二源电极144以及设置在电力线161上的电力电极162。第三导电层还可以包括数据线Dj、Dj+1、Dj+2和Dj+3。
第一源电极124和第一漏电极123可以通过穿过层间绝缘层190和第二栅极绝缘层180的第一接触孔129电连接到第一有源层126。第二源电极144和第二漏电极143可以通过穿过层间绝缘层190和第二栅极绝缘层180的第二接触孔149电连接到第二有源层146。电力电极162可以通过穿过层间绝缘层190和第二栅极绝缘层180的第三接触孔169电连接到电力线161。
第三导电层可以包括选自Al、Mo、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Ca、Ti、Ta、W和Cu中的一种或多种金属。第三导电层可以是单层或多层。例如，第三导电层可以以Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo、Ti/Cu等的堆叠结构形成。
过孔层200设置在第三导电层上。过孔层200可以由有机绝缘材料(诸如，基于丙烯酸的树脂、环氧树脂、酚醛树脂、基于聚酰胺的树脂、基于聚酰亚胺的树脂、基于不饱和聚酯的树脂、基于聚亚苯基的树脂、基于聚苯硫醚的树脂或BCB)制成。过孔层200的表面可以是平坦的。过孔层200可以用作其上设置有第一电极210、第二电极220和发光元件300的基础层。
当在平面图中观察时，第一电极210可以包括第一电极杆部分210A和第一电极分支部分210B，并且第二电极220可以包括第二电极杆部分220A和第二电极分支部分220B。第一电极杆部分210A可以针对像素PX1、PX2和PX3中的每个而被划分，并且第二电极杆部分220A可以在像素PX1、PX2和PX3之间的边界上整体地形成。在图21中，举例说明了针对像素PX1、PX2和PX3中的每个设置两个第一电极分支部分210B和一个第二电极分支部分220B的情况。
多个堤部410和420可以设置在过孔层200上。多个堤部410和420可以包括彼此间隔开的第一堤部410和第二堤部420，并且在每个像素PX中设置成彼此相对。例如，第一电极210和第二电极220可以分别设置在第一堤部410和第二堤部420上。多个堤部410和420可以由基本上相同的材料制成，并且在单个工艺中形成。在这种情况下，堤部410和420可以构成单个栅格图案。堤部410和420中的每个可以包括聚酰亚胺(PI)。
多个堤部410和420中的每个可以具有在厚度方向上从过孔层200突出的结构。堤部410和420可以从其上设置有发光元件300的平坦表面向上突出，并且突出部分中的每个的至少一部分可以具有斜率。
反射层211和221设置在堤部410和420上，反射层211和221中的每个具有具备斜率的突出结构，以反射光。反射层可包括第一反射层211和第二反射层210。
第一反射层211可以覆盖第一堤部410，并且第一反射层211的一部分可以通过穿过过孔层200的第四接触孔319_1电连接到第一薄膜晶体管120的第一漏电极123。第二反射层221可覆盖第二堤部420，并且第二反射层221的一部分可通过穿过过孔层200的第五接触孔319_2电连接到电力电极162。
为了反射从发光元件300发射的光，反射层211和221中的每个可以包括具有高反射率的材料。例如，反射层211和221中的每个可包括诸如Ag或Cu的材料，但本发明不限于此。
第一电极层212和第二电极层222可以分别设置在第一反射层211和第二反射层221上。
第一电极层212直接设置在第一反射层211上。第一电极层212可以具有与第一反射层211基本上相同的图案。第二电极层222直接设置在第二反射层221上并且设置成与第一电极层212间隔开。第二电极层222可以具有与第二反射层221基本上相同的图案。
在一个示例中，电极层212和222可以分别覆盖下方的反射层211和221。也就是说，电极层212和222可以形成为大于反射层211和221以覆盖电极层212和222的端部的侧表面。然而，本发明不限于此。
第一电极层212和第二电极层222可以将传输到与第一薄膜晶体管120连接的第一反射层211和与电力电极162连接的第二反射层221的电信号传输到将在下面描述的接触电极261和262。电极层212和222中的每个可以包括透明导电材料。例如，电极层212和222中的每个可以包括诸如ITO、IZO或ITZO的材料，但是本发明不限于此。在一些实施方式中，反射层211和221以及电极层212和222可形成为其中堆叠有一个或多个透明导电层(诸如，ITO、IZO或ITZO)以及一个或多个金属层(诸如，Ag或Cu)的结构。例如，反射层211和221以及电极层212和222可以形成ITO/Ag/ITO的堆叠结构。
设置在第一堤部410上的第一反射层211和第一电极层212构成第一电极210。第一电极210可以向从第一堤部410的两端延伸的区域突出。因此，第一电极210可以在突出的区域中与过孔层200接触。设置在第二堤部420上的第二反射层221和第二电极层222构成第二电极220。第二电极220可以向从第二堤部420的两端延伸的区域突出。因此，第二电极220可以在突出的区域中与过孔层200接触。
第一电极210和第二电极220可以设置成覆盖第一堤部410和第二堤部420的整个区域。然而，如上所述，第一电极210和第二电极220设置成彼此间隔开并且彼此相对。如下所述，第一绝缘层510可以设置在电极之间的间隙空间中，并且第二绝缘层530和发光元件300可以设置在第一绝缘层510上方。
此外，由于第一反射层211可从第一薄膜晶体管120接收驱动电压且第二反射层221可从电力线161接收供电电压，所以第一电极210和第二电极220分别接收驱动电压和供电电压。
具体地，第一电极210可以电连接到第一薄膜晶体管120，并且第二电极220可以电连接到电力线161。因此，设置在第一电极210和第二电极220上的第一接触电极261和第二接触电极262可以接收驱动电压和供电电压。驱动电压和供电电压被传输到发光元件300，预定电流在发光元件300中流动，并且发光元件300可以发射光。
第一绝缘层510设置在第一电极210和第二电极220上以部分地覆盖第一电极210和第二电极220。第一绝缘层510可以设置成覆盖第一电极210和第二电极220的上表面中的大部分，并且可以暴露第一电极210和第二电极220的部分。此外，第一绝缘层510可以设置在其中第一电极210和第二电极220彼此间隔开的空间中。为了参考图21进行描述，当在平面图中观察时，第一绝缘层510可以设置成沿第一电极分支部分210B和第二电极分支部分220B之间的空间具有岛形形状或线形形状。
图22示出了第一绝缘层510设置在一个第一电极210(例如，第一电极分支部分210B)和一个第二电极220(例如，第二电极分支部分220B)之间的间隙空间中。然而，如上所述，由于第一电极210和第二电极220可以设置为多个第一电极210和多个第二电极220，所以第一绝缘层510甚至可以设置在一个第一电极210和另一第二电极220之间，或者一个第二电极220和另一第一电极210之间。
第一绝缘层510可以与电极210和220上的一些区域(例如，在第一电极210和第二电极220彼此相对的方向上突出的区域的一部分)重叠。第一绝缘层510甚至可以设置在其中堤部410和420的倾斜侧表面和平坦上表面与电极210和220重叠的区域中。此外，第一绝缘层510可以设置成甚至在与第一电极210和第二电极220的彼此相对的侧部相反的侧上部分地覆盖第一电极210和第二电极220。也就是说，第一绝缘层510可以设置成仅暴露第一电极210和第二电极220的中央部分。
第一绝缘层510可以设置在发光元件300和过孔层200之间。第一绝缘层510的下表面可以与过孔层200接触，并且发光元件300可以设置在第一绝缘层510上方。此外，第一绝缘层510的两个侧表面可以与电极210和220接触，从而使电极210和220彼此电绝缘。
例如，第一绝缘层510可以覆盖在第一电极210和第二电极220彼此相对的方向上突出的每个端部。第一绝缘层510的下表面的一部分可以与过孔层200接触，并且第一绝缘层510的下表面的该部分和侧表面可以与电极210和220接触。因此，第一绝缘层510可以保护与电极210和220重叠的区域，并且同时可以使电极210和220彼此电绝缘。此外，第一绝缘层510可以防止发光元件300的第一导电类型半导体310和第二导电类型半导体320与其它基础材料直接接触，从而防止发光元件300被损坏。
然而，本发明不限于此，并且在一些实施方式中，第一绝缘层510可仅设置在第一电极210和第二电极220上的区域中的与堤部410和420的倾斜侧表面重叠的区域中。在这种情况下，第一绝缘层510的下表面可以终止于堤部410和420的倾斜侧表面处，并且设置在堤部410和420的倾斜侧表面中的一些上的电极210和220可以被暴露以与接触电极260接触。
第一绝缘层510可以设置成暴露发光元件300的两个端部。因此，接触电极260可以与电极210和220的暴露的上表面以及发光元件300的两个端部接触，并且可以将施加到第一电极210和第二电极220的电信号传输到发光元件300。
发光元件300的一个端部可以电连接到第一电极210，并且发光元件300的另一端部可以电连接到第二电极220。发光元件300的两个端部可以分别与第一接触电极261和第二接触电极262接触。
第二绝缘层530可以设置成与发光元件300的至少一部分重叠。第二绝缘层530可以保护发光元件300，并且同时执行将发光元件300固定在第一电极210和第二电极220之间的功能。图22示出了在剖视图中第二绝缘层530设置在发光元件300下方，但是第二绝缘层530可以设置成围绕发光元件300的外表面。也就是说，在剖视图中，第二绝缘层530甚至可以设置在发光元件300上方。
第二绝缘层530设置成暴露发光元件300的两个侧表面(两个端部)。第二绝缘层530可以比发光元件300的两个侧表面进一步向内凹陷。
第一接触电极261和第二接触电极262可以分别设置在第一电极210的上表面和第二电极220的上表面上。具体地，在其中第一绝缘层510被图案化并且因此第一电极210和第二电极220的部分被暴露的区域中，第一接触电极261和第二接触电极262可以分别与第一电极层212和第二电极层222接触。第一接触电极261和第二接触电极262可以与发光元件300的一个端部(例如，第一导电类型半导体310、第二导电类型半导体320或导电电极层370)的侧表面接触。因此，第一接触电极261和第二接触电极262可以将施加到第一电极层212和第二电极层222的电信号传输到发光元件300。接触电极260可以包括导电材料。例如，接触电极260可以包括ITO、IZO、ITZO、Al等。然而，本发明不限于此。
第一导电接触图案CPT1和第二导电接触图案CPT2分别设置在第一接触电极261和第二接触电极262上。由于第一导电接触图案CPT1和第二导电接触图案CPT2的布置与图20的实施方式中所描述的布置基本上相同，因此本文中将省略其重复描述。
钝化层550设置在第一接触电极261和导电接触图案CPT上。钝化层550可以设置成完全覆盖基板110的表面。钝化层550可以用于保护设置在过孔层200上的构件免受外部环境的影响。当接触电极260或导电接触图案CPT被暴露时，由于可能因电极损坏而发生接触电极的材料的断开连接的问题，因此可以用钝化层550覆盖接触电极260和导电接触图案CPT。
第一绝缘层510、第二绝缘层530和钝化层550中的每个可以包括无机绝缘材料。例如，可以包括诸如SiOx、SiNx、SiOxNy、Al2O3、AlN等材料。
在结束详细描述时，本领域的技术人员将理解，在基本上不背离本发明的原理的情况下，可以对优选实施方式进行许多变化和修改。因此，所公开的本发明的优选实施方式仅以一般性和描述性意义使用，而不是出于限制的目的。

Claims (20)

1.显示装置，包括：
基板；
第一电极，设置在所述基板上；
第二电极，设置在所述基板上，并且与所述第一电极间隔开且面对所述第一电极；
发光元件，设置在所述第一电极和所述第二电极之间；
第一导电接触图案，设置在所述第一电极上以接触所述发光元件的一端和所述第一电极；以及
第二导电接触图案，设置在所述第二电极上以接触所述发光元件的另一端和所述第二电极。
2.根据权利要求1所述的显示装置，其中：
所述第一导电接触图案和所述第二导电接触图案分别直接设置在所述第一电极和所述第二电极上；以及
所述第一导电接触图案和所述第一电极重叠的区域以及所述第二导电接触图案和所述第二电极重叠的区域中没有插置绝缘材料层。
3.根据权利要求2所述的显示装置，其中，所述第一电极、所述第二电极、所述第一导电接触图案和所述第二导电接触图案在相同的方向上延伸。
4.根据权利要求3所述的显示装置，其中，所述第一导电接触图案和所述第二导电接触图案在宽度方向上分别覆盖所述第一电极和所述第二电极。
5.根据权利要求3所述的显示装置，其中：
所述第一导电接触图案包括设置在所述第一电极的在宽度方向上的一个边缘上的第一一侧导电接触图案以及设置在所述第一电极的在所述宽度方向上的另一边缘上并且与所述第一一侧导电接触图案分开的第一另一侧导电接触图案；以及
所述第二导电接触图案包括设置在所述第二电极的在所述宽度方向上的一个边缘上的第二一侧导电接触图案以及设置在所述第二电极的在所述宽度方向上的另一边缘上并且与所述第二一侧导电接触图案分开的第二另一侧导电接触图案。
6.根据权利要求1所述的显示装置，其中：
所述第一电极包括第一电极杆部分和从所述第一电极杆部分分支的第一电极分支部分；
所述第二电极包括第二电极杆部分和从所述第二电极杆部分分支的第二电极分支部分；以及
所述发光元件设置在所述第一电极分支部分和所述第二电极分支部分之间。
7.根据权利要求6所述的显示装置，其中：
所述显示装置包括多个像素；
所述第一电极包括像素电极，所述像素电极被划分并设置在所述多个像素中的每个中；以及
所述第二电极包括沿所述多个像素设置的公共电极。
8.根据权利要求1所述的显示装置，其中，所述第一导电接触图案和所述第二导电接触图案中的每个的表面粗糙度大于所述第一电极和所述第二电极中的每个的表面粗糙度。
9.根据权利要求1所述的显示装置，其中，所述第一导电接触图案和所述第二导电接触图案中的每个的侧表面的倾斜角小于所述第一电极和所述第二电极中的每个的侧表面的倾斜角。
10.根据权利要求1所述的显示装置，其中，所述第一导电接触图案和所述第二导电接触图案中的每个的厚度的范围为10nm至10μm，并且所述第一导电接触图案和所述第二导电接触图案中的每个的线宽的范围为1μm至30μm。
11.根据权利要求1所述的显示装置，其中，所述第一导电接触图案和所述第二导电接触图案中的每个包括烧结的银(Ag)。
12.根据权利要求1所述的显示装置，其中，所述发光元件具有在一个方向上延伸的形状，并且包括第一导电类型半导体、第二导电类型半导体以及设置在所述第一导电类型半导体和所述第二导电类型半导体之间的有源层。
13.根据权利要求12所述的显示装置，其中，所述发光元件的长度的范围为10nm至10μm，并且所述发光元件的纵横比的范围为1.2至100。
14.根据权利要求13所述的显示装置，其中：
所述发光元件设置为多个发光元件；以及
所述多个发光元件中的至少一个发光元件的一端在物理上与所述第一电极间隔开，并且通过所述第一导电接触图案电连接到所述第一电极。
15.制造显示装置的方法，包括：
在基板上形成彼此相对的第一电极和第二电极；
在所述第一电极和所述第二电极之间布置多个发光元件；以及
通过印刷工艺，在所述第一电极上形成与所述发光元件的一端和所述第一电极接触的第一导电接触图案，并且在所述第二电极上形成与所述发光元件的另一端和所述第二电极接触的第二导电接触图案。
16.根据权利要求15所述的方法，其中，形成所述导电接触图案是使用电流体动力喷射印刷装置执行的。
17.根据权利要求16所述的方法，其中：
布置所述多个发光元件是使用喷墨印刷装置执行的；以及
所述电流体动力喷射印刷装置的喷嘴的直径小于所述喷墨印刷装置的喷嘴的直径。
18.根据权利要求16所述的方法，其中，形成所述导电接触图案包括：喷射包含溶剂和分散在所述溶剂中的金属粉末的墨水。
19.根据权利要求18所述的方法，其中，形成所述导电接触图案还包括：在喷射所述墨水之后，去除所述溶剂并烧结所述金属粉末。
20.根据权利要求19所述的方法，其中，所述第一电极和所述第二电极是通过光刻工艺形成的。
CN201980089117.2A 2019-01-15 2019-11-25 显示装置及用于制造显示装置的方法 Pending CN113302743A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190005418A KR20200088946A (ko) 2019-01-15 2019-01-15 표시 장치 및 표시 장치의 제조 방법
KR10-2019-0005418 2019-01-15
PCT/KR2019/016246 WO2020149514A1 (ko) 2019-01-15 2019-11-25 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN113302743A true CN113302743A (zh) 2021-08-24

Family

ID=71613217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980089117.2A Pending CN113302743A (zh) 2019-01-15 2019-11-25 显示装置及用于制造显示装置的方法

Country Status (5)

Country Link
US (1) US20220102604A1 (zh)
EP (1) EP3913679A4 (zh)
KR (1) KR20200088946A (zh)
CN (1) CN113302743A (zh)
WO (1) WO2020149514A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11877517B2 (en) * 2019-03-05 2024-01-16 North Carolina State University Flexible piezo-composite sensors and transducers
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
US11450796B2 (en) * 2020-03-20 2022-09-20 PlayNitride Display Co., Ltd. Micro light emitting diode display panel
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220165872A (ko) * 2021-06-08 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220169064A (ko) * 2021-06-17 2022-12-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230045733A (ko) * 2021-09-28 2023-04-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2546900A4 (en) * 2010-03-12 2016-02-17 Sharp Kk DEVICE FOR PRODUCING A LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE, LIGHTING DEVICE, TAIL LIGHT, LIQUID CRYSTAL PANEL, DISPLAY DEVICE, METHOD FOR PRODUCING THE DISPLAY DEVICE, METHOD FOR CONTROLLING THE DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법

Also Published As

Publication number Publication date
WO2020149514A1 (ko) 2020-07-23
KR20200088946A (ko) 2020-07-24
EP3913679A4 (en) 2022-10-12
EP3913679A1 (en) 2021-11-24
US20220102604A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
CN113302743A (zh) 显示装置及用于制造显示装置的方法
US11817046B2 (en) Display device and method of fabricating the same
US11683963B2 (en) Anisotropic conductive film and display device using the same
US20210273131A1 (en) Method of aligning light emitting elements and method of manufacturing display device using the same
EP1947697A1 (en) Organic light emitting display having an electrostatic discharge circuit
US20220037299A1 (en) Display device and method of manufacturing the same
US9099408B2 (en) Organic light-emitting diode (OLED) display
CN103187430A (zh) 显示装置
CN113383419A (zh) 显示设备
US20220254753A1 (en) Dipole alignment device, dipole alignment method and display device manufacturing method
KR20210130885A (ko) 잉크젯 프린팅 장치 및 이를 이용한 쌍극성 소자의 프린팅 방법
US20230275199A1 (en) Display device and method of fabricating the same
US20220254813A1 (en) Display device and method of fabricating the same
CN116487406A (zh) 显示装置的制造方法
US20230025604A1 (en) Inkjet printing apparatus and method for aligning dipoles
US20220045241A1 (en) Display device and method for manufacturing the same
CN115476589A (zh) 喷墨印刷装置
EP4064370A1 (en) Light-emitting element, display apparatus, and manufacturing method therefor
US20220020734A1 (en) Display device and method of fabricating the same
US20230207573A1 (en) Display device including a wiring pad and method for manufacturing the same
US20230307581A1 (en) Display device and manufacturing method of the same
US20230282775A1 (en) Display apparatus and manufacturing method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination