WO2018105810A1 - 반도체 발광소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
WO2018105810A1
WO2018105810A1 PCT/KR2017/001025 KR2017001025W WO2018105810A1 WO 2018105810 A1 WO2018105810 A1 WO 2018105810A1 KR 2017001025 W KR2017001025 W KR 2017001025W WO 2018105810 A1 WO2018105810 A1 WO 2018105810A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
passivation layer
electrode
light emitting
layer
Prior art date
Application number
PCT/KR2017/001025
Other languages
English (en)
French (fr)
Inventor
최환준
이용한
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to CN201780075653.8A priority Critical patent/CN110050512B/zh
Priority to US16/465,051 priority patent/US11355673B2/en
Priority to EP17878935.0A priority patent/EP3537852A4/en
Publication of WO2018105810A1 publication Critical patent/WO2018105810A1/ko
Priority to US17/738,712 priority patent/US11949047B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device and a method for manufacturing the same, and more particularly, to a display device using a semiconductor light emitting device.
  • LCD Liguid Crystal Display
  • AMOLED Active Matrix Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • LED is a well-known semiconductor light emitting device that converts current into light.
  • red LEDs using GaAsP compound semiconductors were commercialized. It has been used as a light source for display images of electronic devices including communication devices. Accordingly, a method of solving the above problems by implementing a display using the semiconductor light emitting device may be proposed.
  • the present invention provides a novel mechanism that can improve the luminous efficiency and durability of the semiconductor light emitting device.
  • An object of the present invention is to provide a display device having a semiconductor light emitting device capable of changing the area of the electrodes, and can increase the luminous efficiency.
  • Another object of the present invention is to provide a structure for improving the durability in the display device.
  • the display device according to the present invention increases the luminous efficiency and durability of the display device by using a double passivation layer.
  • the display apparatus may include a plurality of semiconductor light emitting devices mounted on a substrate, and at least one of the semiconductor light emitting devices may include a first conductive electrode and a second conductive electrode, and the first conductive type.
  • a first passivation layer is formed to cover the outer surfaces of the second conductive semiconductor layer, and a second passivation layer is formed to cover the first passivation layer and is formed to vary in thickness at least in part.
  • the first passivation layer may include a first portion covering a lower surface of the first conductive semiconductor layer and a second portion covering a lower surface of the second conductive semiconductor layer.
  • the second portion has a height difference based on the second conductive semiconductor layer.
  • the outer surface of the second passivation layer covering the first portion and the second portion is a lower surface of the second passivation layer, the height difference of the lower surface of the second passivation layer due to the thickness change of the second passivation layer It can be formed in a plane without.
  • Through holes are formed in the first passivation layer and the second passivation layer, and the first conductive electrode and the second conductive electrode extend through the through holes in a plane without height difference of the second passivation layer, respectively. Can be.
  • a bottom surface of the second passivation layer may have a different area from a bottom surface of the first passivation layer.
  • An area of a lower surface of the second passivation layer may be wider than an area of the lower surface of the first passivation layer.
  • the first passivation layer and the second passivation layer may have different patterns or shapes.
  • the second passivation layer may be formed to have a different cross-sectional shape from the first passivation layer due to the change in thickness.
  • the cross-section of the first passivation layer may be formed to have a uniform thickness, and the second passivation layer may be formed to have a non-uniform thickness.
  • the second passivation layer may include a portion that does not overlap the second conductive semiconductor layer in a thickness direction of the semiconductor light emitting device, and includes at least one of the first conductive electrode and the second conductive electrode. One may be formed to cover the portion that does not overlap. At least a portion of the second conductive electrode may overlap the first conductive semiconductor layer in a thickness direction of the semiconductor light emitting device. The ratio of the projected area of the first conductive electrode and the second conductive electrode may be closer to 1: 1 than the ratio of the projected area of the first conductive semiconductor layer and the second conductive semiconductor layer.
  • the present invention overlaps the first conductive electrode and the second conductive electrode, the first conductive semiconductor layer on which the first conductive electrode is disposed, and the first conductive semiconductor layer, and the second conductive electrode.
  • a semiconductor light emitting device including a second passivation layer is formed so as to vary in thickness at least in part.
  • the thickness of the semiconductor device may be thicker to alleviate physical shocks applied from the outside.
  • the outer passivation layer forms a wider plane by using a change in thickness
  • the design freedom for area deformation of the n electrode and the p electrode can be increased. Therefore, since the ratio of the n electrode and the p electrode can be realized as one-to-one, the supply path of the current can be made more uniform, thereby increasing the image quality of the display.
  • the area of the n electrode and the p electrode may be increased, and thus, the rear reflecting surface of the n electrode and the p electrode may be widened, thereby increasing the luminous efficiency.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 2 is an enlarged view of a portion A of FIG. 1, and FIGS. 3A and 3B are cross-sectional views taken along the lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A through 5C are conceptual views illustrating various forms of implementing colors in connection with a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the invention.
  • FIG. 8 is a cross-sectional view taken along the line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is an enlarged view of portion A of FIG. 1 for explaining another embodiment of the present invention to which a semiconductor light emitting device having a new structure is applied.
  • FIG. 11 is a cross-sectional view taken along the line E-E of FIG. 10.
  • FIG. 12 is a cross-sectional view taken along the line F-F of FIG. 10.
  • FIG. 13 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 11.
  • FIG. 14A is a plan view of a semiconductor light emitting device for explaining another embodiment of the present invention
  • FIG. 14B is a cross-sectional view taken along the line G-G of FIG. 14A.
  • FIG. 15A is a plan view of a semiconductor light emitting device for explaining another embodiment of the present invention
  • FIG. 15B is a cross-sectional view taken along the line H-H of FIG. 15A.
  • the display device described herein includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), navigation, and a slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • Tablet PC Ultra Book
  • digital TV desktop computer
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using the semiconductor light emitting device of the present invention.
  • the information processed by the controller of the display apparatus 100 may be displayed using a flexible display.
  • the flexible display includes a display that can be bent, bent, twisted, foldable, or rollable by external force.
  • a flexible display can be a display fabricated on a thin, flexible substrate that can be bent, bent, folded, or rolled like a paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes flat.
  • the display area may be a curved surface in a state in which the first state is bent by an external force (for example, a state having a finite radius of curvature, hereinafter referred to as a second state).
  • the information displayed in the second state may be visual information output on a curved surface.
  • Such visual information is implemented by independently controlling light emission of a sub-pixel disposed in a matrix form.
  • the unit pixel refers to a minimum unit for implementing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed to have a small size, thereby enabling it to serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of portion A of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2
  • FIG. 4 is a conceptual diagram illustrating a flip chip type semiconductor light emitting device of FIG. 3A.
  • 5A through 5C are conceptual views illustrating various forms of implementing colors in connection with a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display apparatus 100 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and a plurality of semiconductor light emitting devices 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET) may be used as long as it is an insulating and flexible material.
  • the substrate 110 may be either a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is disposed, and the auxiliary electrode 170 may be positioned on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be one wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI, Polyimide), PET, and PEN, and can be formed integrally with the substrate 110 to form one substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150.
  • the auxiliary electrode 170 is disposed on the insulating layer 160 and disposed to correspond to the position of the first electrode 120.
  • the auxiliary electrode 170 may have a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 passing through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via material with a conductive material.
  • the conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not necessarily limited thereto.
  • a layer is formed between the insulating layer 160 and the conductive adhesive layer 130 or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160. It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity.
  • the conductive adhesive layer 130 may be mixed with a conductive material and an adhesive material.
  • the conductive adhesive layer 130 is flexible, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a 'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member. When the heat and pressure are applied, only the specific portion is conductive by the anisotropic conductive medium.
  • the heat and pressure is applied to the anisotropic conductive film, other methods are possible in order for the anisotropic conductive film to be partially conductive. Such a method can be, for example, only one of the heat and pressure applied or UV curing or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film in this example is a film in which the conductive ball is mixed with the insulating base member, and only a specific portion of the conductive ball is conductive when heat and pressure are applied.
  • the anisotropic conductive film may be in a state in which a core of a conductive material contains a plurality of particles coated by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure are applied becomes conductive by the core as the insulating film is destroyed. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and the electrical connection in the Z-axis direction is partially formed by the height difference of the counterpart bonded by the anisotropic conductive film.
  • the anisotropic conductive film may be in a state containing a plurality of particles coated with a conductive material on the insulating core.
  • the portion to which the heat and pressure are applied is deformed (pressed) to have conductivity in the thickness direction of the film.
  • the conductive material may penetrate the insulating base member in the Z-axis direction and have conductivity in the thickness direction of the film. In this case, the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (fixed array ACF) consisting of a conductive ball inserted into one surface of the insulating base member.
  • the insulating base member is formed of an adhesive material, and the conductive ball is concentrated on the bottom portion of the insulating base member, and deforms with the conductive ball when heat and pressure are applied to the base member. Therefore, it has conductivity in the vertical direction.
  • the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member or a plurality of layers, in which a conductive ball is disposed in one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • solutions containing conductive particles can be solutions in the form of conductive particles or nanoparticles.
  • the second electrode 140 is positioned on the insulating layer 160 spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. In this case, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device may include a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( The n-type semiconductor layer 153 formed on the 154 and the n-type electrode 152 disposed horizontally spaced apart from the p-type electrode 156 on the n-type semiconductor layer 153.
  • the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 by the conductive adhesive layer 130, and the n-type electrode 152 may be electrically connected to the second electrode 140.
  • the auxiliary electrode 170 is formed to be long in one direction, and one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • the p-type electrodes of the left and right semiconductor light emitting devices around the auxiliary electrode may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is press-fitted into the conductive adhesive layer 130 by heat and pressure, and thus, between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150. Only the portion and the portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 have conductivity, and the rest of the semiconductor light emitting device does not have a press-fitted conductivity. As such, the conductive adhesive layer 130 not only couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140 but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute an array of light emitting devices, and a phosphor layer 180 is formed on the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120.
  • a plurality of first electrodes 120 may be provided, the semiconductor light emitting devices may be arranged in several rows, and the semiconductor light emitting devices may be electrically connected to any one of the plurality of first electrodes.
  • semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate may be used.
  • the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent brightness, individual unit pixels may be configured with a small size.
  • the partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate the individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition 190 may have reflective properties and contrast may be increased.
  • a reflective partition may be separately provided as the partition 190.
  • the partition 190 may include a black or white insulator according to the purpose of the display device.
  • the partition wall of the white insulator is used, the reflectivity may be improved, and when the partition wall of the black insulator is used, the contrast may be increased at the same time.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and the phosphor layer 180 performs a function of converting the blue (B) light into the color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting element 151 at a position forming a red unit pixel, and a position forming a green unit pixel.
  • a green phosphor 182 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 151.
  • only the blue semiconductor light emitting device 151 may be used alone in a portion of the blue unit pixel.
  • the unit pixels of red (R), green (G), and blue (B) may form one pixel. More specifically, phosphors of one color may be stacked along each line of the first electrode 120. Therefore, one line in the first electrode 120 may be an electrode for controlling one color. That is, red (R), green (G), and blue (B) may be sequentially disposed along the second electrode 140, and thus, a unit pixel may be implemented.
  • the present invention is not limited thereto, and instead of the phosphor, the semiconductor light emitting device 150 and the quantum dot QD may be combined to implement unit pixels of red (R), green (G), and blue (B). have.
  • a black matrix 191 may be disposed between the respective phosphor layers in order to improve contrast. That is, the black matrix 191 may improve contrast of the contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green may be applied.
  • each semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and / or aluminum (Al) is added together to emit light of various colors including blue. It can be implemented as an element.
  • the semiconductor light emitting devices 150 may be red, green, and blue semiconductor light emitting devices, respectively, to form a sub-pixel.
  • the red, green, and blue semiconductor light emitting devices R, G, and B are alternately disposed, and the red, green, and blue unit pixels are arranged by the red, green, and blue semiconductor light emitting devices. These pixels constitute one pixel, and thus, a full color display may be implemented.
  • the semiconductor light emitting device may include a white light emitting device W having a yellow phosphor layer for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed by using a color filter in which red, green, and blue are repeated on the white light emitting device W.
  • the red phosphor layer 181, the green phosphor layer 182, and the blue phosphor layer 183 may be provided on the ultraviolet light emitting device UV.
  • the semiconductor light emitting device can be used not only for visible light but also for ultraviolet light (UV) in all areas, and can be extended in the form of a semiconductor light emitting device in which ultraviolet light (UV) can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent brightness, individual unit pixels may be configured with a small size.
  • the size of the individual semiconductor light emitting device 150 may be 80 ⁇ m or less in length of one side, and may be a rectangular or square device. In the case of a rectangle, the size may be 20 ⁇ 80 ⁇ m or less.
  • the display device using the semiconductor light emitting device described above may be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • the conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the insulating layer 160 is stacked on the first substrate 110 to form a single substrate (or a wiring substrate), and the first electrode 120, the auxiliary electrode 170, and the second electrode 140 are formed on the wiring substrate. Is placed.
  • the first electrode 120 and the second electrode 140 may be disposed in a direction perpendicular to each other.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film.
  • an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is located.
  • the semiconductor light emitting device 150 may include a second substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting devices 150 constituting individual pixels are located. ) Is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the second substrate 112 may be a growth substrate for growing the semiconductor light emitting device 150, and may be a sapphire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in a wafer unit, the semiconductor light emitting device may be effectively used in the display device by having a gap and a size capable of forming the display device.
  • the wiring board and the second board 112 are thermocompressed.
  • the wiring board and the second substrate 112 may be thermocompressed by applying an ACF press head.
  • the thermocompression bonding the wiring substrate and the second substrate 112 are bonded. Only a portion between the semiconductor light emitting device 150, the auxiliary electrode 170, and the second electrode 140 has conductivity due to the property of the conductive anisotropic conductive film by thermocompression bonding.
  • the device 150 may be electrically connected.
  • the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, through which a partition wall may be formed between the semiconductor light emitting device 150.
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off (LLO) or chemical lift-off (CLO).
  • LLO laser lift-off
  • CLO chemical lift-off
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) on the wiring board to which the semiconductor light emitting device 150 is coupled.
  • the method may further include forming a phosphor layer on one surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red phosphor or a green phosphor for converting the blue (B) light into a color of a unit pixel emits the blue semiconductor light.
  • a layer may be formed on one surface of the device.
  • the manufacturing method or structure of the display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • a vertical structure will be described with reference to FIGS. 5 and 6.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. 7, and
  • FIG. 9 is a conceptual view showing the vertical semiconductor light emitting device of FIG. 8. to be.
  • the display device may be a display device using a passive semiconductor light emitting device of a passive matrix (PM) type.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and a plurality of semiconductor light emitting devices 250.
  • the substrate 210 is a wiring substrate on which the first electrode 220 is disposed, and may include polyimide (PI) in order to implement a flexible display device.
  • PI polyimide
  • any material that is insulating and flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode having a bar shape that is long in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located. Like a display device to which a flip chip type light emitting device is applied, the conductive adhesive layer 230 is a solution containing an anisotropic conductive film (ACF), anisotropic conductive paste, and conductive particles. ), Etc. However, this embodiment also illustrates a case where the conductive adhesive layer 230 is implemented by the anisotropic conductive film.
  • ACF anisotropic conductive film
  • Etc Etc
  • the semiconductor light emitting device 250 After placing the anisotropic conductive film in a state where the first electrode 220 is positioned on the substrate 210, the semiconductor light emitting device 250 is connected to the semiconductor light emitting device 250 by applying heat and pressure. It is electrically connected to the electrode 220. In this case, the semiconductor light emitting device 250 may be disposed on the first electrode 220.
  • the electrical connection is created because, as described above, in the anisotropic conductive film is partially conductive in the thickness direction when heat and pressure are applied. Therefore, in the anisotropic conductive film is divided into a portion 231 having conductivity and a portion 232 having no conductivity in the thickness direction.
  • the conductive adhesive layer 230 implements not only electrical connection but also mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby forming individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent brightness, individual unit pixels may be configured with a small size.
  • the size of the individual semiconductor light emitting device 250 may be 80 ⁇ m or less in length of one side, and may be a rectangular or square device. In the case of a rectangle, the size may be 20 ⁇ 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 disposed in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250 are positioned.
  • the vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), An n-type semiconductor layer 253 formed on the active layer 254, and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the lower p-type electrode 256 may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the upper n-type electrode 252 may be the second electrode 240 described later.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light
  • the phosphor layer 280 is provided to convert the blue (B) light into the color of a unit pixel.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting the blue light into the red (R) light may be stacked on the blue semiconductor light emitting element 251, and the position forming the green unit pixel.
  • a green phosphor 282 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 251.
  • only the blue semiconductor light emitting device 251 may be used alone in a portion of the blue unit pixel. In this case, the unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and as described above in the display device to which the flip chip type light emitting device is applied, other structures for implementing blue, red, and green may be applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of columns, and the second electrode 240 may be positioned between the columns of the semiconductor light emitting devices 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as an electrode having a bar shape that is long in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed of an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or deposition.
  • the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected to each other.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • the present invention has the advantage of not having to use a transparent electrode such as ITO by placing the second electrode 240 between the semiconductor light emitting devices 250. Therefore, the light extraction efficiency can be improved by using a conductive material having good adhesion with the n-type semiconductor layer as a horizontal electrode without being limited to the selection of a transparent material.
  • a transparent electrode such as indium tin oxide (ITO)
  • the partition wall 290 may be located between the semiconductor light emitting devices 250. That is, the partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 forming individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, when the semiconductor light emitting device 250 is inserted into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 290 may have reflective properties and contrast may be increased.
  • a reflective partition may be separately provided.
  • the partition 290 may include a black or white insulator according to the purpose of the display device.
  • the partition wall 290 is disposed between the vertical semiconductor light emitting device 250 and the second electrode 240. It can be located in between. Accordingly, the individual unit pixels may be configured even with a small size by using the semiconductor light emitting device 250, and the distance between the semiconductor light emitting devices 250 is relatively large enough so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), And a flexible display device having HD image quality can be implemented.
  • a black matrix 291 may be disposed between the respective phosphors in order to improve contrast. That is, this black matrix 291 can improve contrast of the contrast.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby forming individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent brightness, individual unit pixels may be configured with a small size. Therefore, a full color display in which the unit pixels of red (R), green (G), and blue (B) form one pixel may be implemented by the semiconductor light emitting device.
  • the n electrode should be formed in the n-type semiconductor layer, and the p electrode should be formed in the p-type semiconductor layer.
  • the n electrode should be formed in the n-type semiconductor layer, and the p electrode should be formed in the p-type semiconductor layer.
  • the n electrode should be formed in the n-type semiconductor layer, and the p electrode should be formed in the p-type semiconductor layer.
  • the n electrode should be formed in the n-type semiconductor layer
  • the p electrode should be formed in the p-type semiconductor layer.
  • the area of the upper surface where light is emitted from the semiconductor light emitting device is small, there is a limit to increase in luminance.
  • the small thickness of the semiconductor light emitting device also has the disadvantage of being weak to impact.
  • a display using a semiconductor light emitting device requires a different approach.
  • the present invention proposes a semiconductor light emitting device having a novel structure that can solve this problem.
  • a display device to which a flip chip type light emitting device is applied according to another exemplary embodiment of the present invention may be solved.
  • FIG. 10 is an enlarged view of a portion A of FIG. 1 for explaining another embodiment of the present invention to which a semiconductor light emitting device having a new structure is applied
  • FIG. 11 is a cross-sectional view taken along the line EE of FIG. 10 is a cross-sectional view taken along the line FF of FIG. 10
  • FIG. 13 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 11.
  • a display device 1000 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 1000 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display apparatus 1000 includes a substrate 1010, a first electrode 1020, a conductive adhesive layer 1030, a second electrode 1040, and a plurality of semiconductor light emitting devices 1050.
  • the first electrode 1020 and the second electrode 1040 may each include a plurality of electrode lines.
  • the substrate 1010 is a wiring board on which the first electrode 1020 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • the substrate 1010 is insulating, but may be formed of a material that is not flexible.
  • the substrate 1010 may be either a transparent material or an opaque material.
  • the insulating layer 1060 may be disposed on the substrate 1010 on which the first electrode 1020 is located, and the auxiliary electrode 1070 may be positioned on the insulating layer 1060.
  • a state in which the insulating layer 1060 is stacked on the substrate 1010 may be one wiring board.
  • the insulating layer 1060 is made of an insulating material such as polyimide (PI, Polyimide), PET, PEN, etc., and may be integrally formed with the substrate 1010 to form one substrate.
  • the first electrode 1020 is positioned on the substrate 1010 and may be formed as an electrode having a bar shape that is long in one direction.
  • the first electrode 1020 may be configured to serve as a data electrode.
  • the auxiliary electrode 1070 is an electrode that electrically connects the first electrode 1020 and the semiconductor light emitting device 1050.
  • the auxiliary electrode 1070 is disposed on the insulating layer 1060 and disposed to correspond to the position of the first electrode 1020.
  • the auxiliary electrode 1070 may have a dot shape and may be electrically connected to the first electrode 1020 by an electrode hole 1071 penetrating through the insulating layer 1060.
  • the electrode hole 1071 may be formed by filling a via hole with a conductive material.
  • the conductive adhesive layer 1030 is formed on one surface of the insulating layer 1060, but the present invention is not necessarily limited thereto.
  • the electrode of the semiconductor light emitting element may be coupled to the wiring electrode by soldering or the like.
  • the conductive adhesive layer may be excluded in this example.
  • the conductive adhesive layer 1030 is formed on the substrate 1010 on which the first electrode 1020 is located.
  • the conductive adhesive layer may be an anisotropic conductive film 1030 (ACF).
  • the second electrode 1040 is positioned in the insulating layer 1060 spaced apart from the auxiliary electrode 1070.
  • a plurality of second electrodes 1040 are disposed in the insulating layer 1060 in a direction crossing the length direction of the first electrode 1020 and electrically connected to the semiconductor light emitting device 1050. That is, the conductive adhesive layer 1030 is disposed on the insulating layer 1060 on which the auxiliary electrode 1070 and the second electrode 1040 are located.
  • the semiconductor light emitting device 1050 is connected in a flip chip form by applying heat and pressure. In other words, the semiconductor light emitting device 1050 is electrically connected to the first electrode 1020 and the second electrode 1040.
  • the display apparatus 1000 may further include a phosphor layer 1080 formed on one surface of the plurality of semiconductor light emitting devices 1050.
  • the semiconductor light emitting device 1050 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 1080 performs a function of converting the blue (B) light into the color of a unit pixel.
  • the phosphor layer 1080 may be a red phosphor 1081 or a green phosphor 1082 constituting individual pixels. That is, at the position forming the red unit pixel, a red phosphor 1081 capable of converting the blue light into the red (R) light may be stacked on the blue semiconductor light emitting device 1051a, and the position forming the green unit pixel.
  • a green phosphor 1082 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 1051b.
  • the blue semiconductor light emitting device 1051c may be used alone in a portion of the blue unit pixel.
  • the unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • phosphors of one color may be stacked along each line of the first electrode 1020. Accordingly, one line in the first electrode 1020 may be an electrode for controlling one color. That is, red (R), green (G), and blue (B) may be sequentially disposed along the second electrode 1040, and thus a unit pixel may be implemented.
  • the present invention is not necessarily limited thereto, and instead of the phosphor, a unit pixel that emits red (R), green (G), and blue (B) by combining a quantum dot (QD) with a semiconductor light emitting element 1050 may be used. Can be implemented.
  • the display apparatus may further include a black matrix 1091 disposed between the respective phosphors.
  • the black matrix 1091 may form a gap between phosphor dots, and a black material may be formed to fill the gap.
  • the black matrix 1091 may absorb the external light reflection and improve contrast of the contrast.
  • the black matrix 1091 is positioned between the phosphor layers along the first electrode 1020 in the direction in which the phosphor layers 1080 are stacked. In this case, the phosphor layer is not formed at a position corresponding to the blue semiconductor light emitting element 1051, but the black matrix 1091 has a space without the phosphor layer therebetween (or between the blue semiconductor light emitting element 1051c). On each side) can be formed.
  • the plurality of semiconductor light emitting devices 1050 may form a plurality of columns in a direction parallel to the plurality of electrode lines provided in the first electrode 1020.
  • the present invention is not necessarily limited thereto.
  • the plurality of semiconductor light emitting devices 1050 may form a plurality of columns along the second electrode 1040.
  • the semiconductor light emitting device 1050 of the present example by using a double passivation layer to increase the luminous efficiency and durability of the display device.
  • the semiconductor light emitting device 1050 may include a first conductive semiconductor layer 1155 on which a first conductive electrode 1156, a first conductive electrode 1156 are formed, An active layer 1154 formed on the first conductive semiconductor layer 1155, and a second formed on the second conductive semiconductor layer 1153 and the second conductive semiconductor layer 1153 formed on the active layer 1154.
  • a conductive electrode 1152 may be included in the semiconductor light emitting device 1050.
  • first conductive electrode 1156 and the first conductive semiconductor layer 1155 may be a p-type electrode and a p-type semiconductor layer, respectively, and the second conductive electrode 1152 and the second conductive layer may be formed.
  • the conductive semiconductor layer 1153 may be an n-type electrode and an n-type semiconductor layer, respectively.
  • the present invention is not necessarily limited thereto, and an example in which the first conductive type is n-type and the second conductive type is p-type is also possible.
  • the first conductive electrode 1156 is formed on one surface of the first conductive semiconductor layer 1155, and the active layer 1154 is formed on the other surface of the first conductive semiconductor layer 1155 and the second conductive type.
  • the second conductive electrode 1152 is formed between one surface of the semiconductor layer 1153, and the second conductive electrode 1152 is formed on one surface of the second conductive semiconductor layer 1153.
  • the second conductive electrode 1152 is disposed on one surface of the second conductive semiconductor layer 1153 not covered by the first conductive semiconductor layer 1155, and the second conductive type An undoped semiconductor layer 1153a may be formed on the other surface of the semiconductor layer 1153.
  • the first conductive electrode 1156 and the second conductive electrode 1152 include at least one of Ti, Cr, Pt, Au, Cu, Sn, Ni, Mo, Ag, Al, In, and an adhesive layer and a barrier. It may be made of a multi-layered layer, such as a layer, a low resistance layer, an antioxidant layer.
  • one surface of the second conductive semiconductor layer 1153 on which the second conductive electrode 1152 is disposed may be the bottom surface closest to the wiring board.
  • the other surface of the second conductive semiconductor layer 1153 may be an upper surface farthest from the wiring board.
  • first conductive electrode 1156 and the second conductive electrode 1152 have a height difference from each other in the vertical direction (or thickness direction) at positions spaced apart along the width direction of the semiconductor light emitting device.
  • first conductive electrode 1156 may be electrically connected to the auxiliary electrode 1070
  • second conductive electrode 1152 may be electrically connected to the second electrode 1040 by the conductive adhesive layer 1030.
  • the semiconductor light emitting device includes a first passivation layer 1161 formed to cover outer surfaces of the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153.
  • the first passivation layer 1161 may be formed to surround side surfaces and lower surfaces of the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153.
  • the first passivation layer 1161 is formed to surround side surfaces of the semiconductor light emitting device to stabilize the characteristics of the semiconductor light emitting device, and is formed of an insulating material.
  • the first passivation layer 1161 may be an insulating thin film made of a silicon composite or an oxide. More specifically, the first passivation layer 1161 may be formed of any one or more of AlxOy, SixOy, SixNy, SnxOy, TixOy, CrOx, and ZrOx.
  • the P-type GaN of the semiconductor light emitting device is used.
  • N-type GaN may be insulated from each other.
  • the first passivation layer 1161 may have a different refractive index to reflect light emitted to side surfaces of the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153.
  • a plurality of layers 1161a and 1161b may be provided.
  • the present invention is not necessarily limited thereto, and the first passivation layer 1161 may be formed as a single layer.
  • a material having a relatively high refractive index and a material having a low refractive index may be repeatedly stacked.
  • the material having a high refractive index may include at least one of SiN, TiO 2, Al 2 O 3, and ZrO 2, and the material having a low refractive index may include SiO 2. have.
  • the difference in refractive index between the high refractive index material and the low refractive index material may be 0.3 to 0.9.
  • the semiconductor light emitting device of the micro unit since the devices are separated from each other, the light extraction efficiency can be expected to be increased by collecting the light exiting from the side of the device to the inside of the device.
  • a dielectric film having a difference in refractive index is repeatedly stacked on the first passivation layer 1161 of the semiconductor light emitting device, and the light is collected into the device by adjusting the emission angle of the light.
  • a second passivation layer 1166 is formed to cover the first passivation layer 1161.
  • the second passivation layer 1166 is formed of a polymer material, thereby improving insulation characteristics of the semiconductor light emitting device, and increasing the p-electrode to the outside of the multilayer quantum well region.
  • the shape and position of the p-electrode and the n-electrode can be changed, and the p-electrode and the n-electrode can be enlarged to a region without GaN.
  • the polymer material may be formed of a material having high transmittance, and may have a characteristic of no discoloration to LED light.
  • the polymer material may include at least one of PI, PAI, acryle mixture, epoxy mixture, phenol formaldehyde mixture, novolac resin, and Si base resin.
  • the second passivation layer 1166 may be formed by leaving the additional insulating layer without removing the etching mask used to form the insulating layer pattern.
  • the second passivation layer 1166 is made to change in thickness at least in part. That is, the first passivation layer 1161 is formed to have a uniform thickness, but the second passivation layer 1166 is formed to have a non-uniform thickness, thereby having a pattern different from that of the first passivation layer 1161.
  • the first passivation layer 1161 may include a first portion 1162 covering a bottom surface of the first conductive semiconductor layer 1155 and a second portion 1163 covering a bottom surface of the second conductive semiconductor layer 1153. ). Only a portion of the lower surface of the second conductive semiconductor layer 1153 overlaps with the first conductive semiconductor layer 1155, and the first passivation layer 1161 has a uniform thickness. Since the first and second conductive semiconductor layers 1153 and 1155 are covered, the first portion 1162 and the second portion 1163 may be formed.
  • the first portion 1162 and the second portion 1163 may have a height difference with respect to the second conductive semiconductor layer 1153.
  • the first conductive electrode 1156 and the second conductive electrode 1152 are respectively formed of the first portion 1162 and the second portion 1163 due to the height difference.
  • the second passivation layer 1166 overcomes these disadvantages. In general, the larger the area of the multilayer quantum well layer, the lower the current density and the better the light emission characteristics of the semiconductor light emitting device, but conversely, the area of the n-electrode becomes narrower, which is disadvantageous for electrode connection.
  • the second passivation layer may be formed to have different thicknesses covering the first portion 1162 and the second portion 1163. That is, the second passivation layer 1166 is formed to cover the second portion 1163 with a greater thickness than the first portion 1162.
  • the second passivation layer 1166 may be formed to have a different cross-sectional shape from the first passivation layer 1161 due to the change in thickness.
  • the plurality of layers of the first passivation layer 1161 may have the same cross section, but the second passivation layer 1166 may have a different cross section.
  • the cross section to be compared may be a cross section perpendicular to the front surface of the display as shown.
  • first passivation layer 1161 and the second passivation layer 1166 are formed through the through holes.
  • first conductive electrode 1156 and the second conductive electrode 1152 are formed through the through holes.
  • Each of the second passivation layers 1166 extends in a plane without a height difference.
  • the bottom surface of the second passivation layer 1166 may have a different area from the bottom surface of the first passivation layer 1161. Since the lower surface of the second passivation layer 1166 forms a flat surface without height difference, an area of the lower surface of the second passivation layer 1166 may be wider than an area of the lower surface of the first passivation layer 1161. . Accordingly, the degree of freedom in designing the area or shape of the first conductive electrode 1156 and the second conductive electrode 1152 extending to the lower surface of the second passivation layer 1166 is increased. That is, as shown in the present example, an area of the first conductive electrode 1156 and the second conductive electrode 1152 may be increased compared to the case where the first passivation 1161 is not provided.
  • the first passivation layer 1161 includes a first through hole 1164a and a second through hole 1164b corresponding to the first conductive electrode 1156 and the second conductive electrode 1152, respectively.
  • the third passivation layer 1166a and the fourth through hole 1167b corresponding to the first conductive electrode 1156 and the second conductive electrode 1152 are also formed in the second passivation layer 1166. Is formed.
  • the first through hole 1164a of the first passivation layer 1161 and the third through hole 1167a of the second passivation layer 1166 communicate with each other at a position corresponding to each other, and the first passivation layer 1161.
  • the second through hole 1164b and the fourth through hole 1167b of the second passivation layer 1166 may communicate with each other at a position corresponding to each other.
  • the first conductive electrode 1156 and the second conductive electrode 1152 are formed in the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153 through through holes, respectively. It may extend to a plane of the second passivation layer 1166 and may be formed on the plane with a larger area than the case without the first passivation 1161.
  • the second passivation layer 1166 may include a portion which does not overlap the second conductive semiconductor layer 1153 along the thickness direction of the semiconductor light emitting device, and the first conductive electrode 1156.
  • at least one of the second conductive electrodes 1152 is formed to cover the non-overlapping portion. Since the second passivation layer 1166 is formed on the outer surface of the first passivation layer, the bottom surface of the second passivation layer 1166 may protrude laterally than the side surface of the second conductive semiconductor layer 1153. Can be. As a result, an area of the lower surface of the second passivation layer 1166 may be further enlarged, and the first conductive electrode 1156 or the second conductive electrode 1152 extends to the enlarged region.
  • the first passivation layer 1161 includes a protrusion 1165 protruding from the side surface of the second conductive semiconductor layer 1153, and an end portion of the second passivation layer 1166 may be formed at the end of the second passivation layer 1166.
  • 1165 may be formed to cover the thickness direction of the semiconductor light emitting device.
  • the first passivation layer 1161 has a side body covering side surfaces of the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153, and the protrusion 1165 has one end of the side body. In may protrude in a direction crossing the side body.
  • the protrusion 1165 may be formed to overlap the phosphor layer 1080 disposed to cover the plurality of semiconductor light emitting devices. When the light emitted from the upper surface of the second conductive semiconductor layer 1153 is reflected inside the phosphor layer 1080 and directed toward the semiconductor light emitting device, the light may be reflected upward by the protrusion 1165. With this structure, the brightness of the display device can be further increased.
  • An end portion of the second passivation layer 1166 covers the protrusion 1165 in the thickness direction of the semiconductor light emitting device.
  • the thickness of the corresponding portion of the second passivation layer 1166 covering the side surfaces of the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153 may be equal to the protruding length of the protrusion.
  • an area of an edge of the bottom surface of the second passivation layer 1166 may be enlarged by at least the length of the protrusion.
  • the first conductive electrode 1156 or the second conductive electrode 1152 extends to the enlarged surface of the second passivation layer 1166, the first conductive electrode 1156 is formed. However, the area of the second conductive electrode 1152 is increased.
  • the structure described above it is possible to prevent damage due to physical impact of the inner passivation layer of uniform thickness through the outer passivation layer having the non-uniform thickness.
  • the area of the n electrode and the p electrode can be increased, thereby making the electrical connection path more uniform, and the back reflection surface by the electrode is widened, and thus the luminous efficiency can be increased.
  • the semiconductor light emitting device applied to the display device described above may be modified in various forms. Hereinafter, such modifications will be described.
  • FIG. 14A is a plan view of a semiconductor light emitting device for explaining another embodiment of the present invention
  • FIG. 14B is a cross-sectional view taken along the line G-G of FIG. 14A
  • 15A is a plan view of a semiconductor light emitting device for explaining another embodiment of the present invention
  • FIG. 15B is a cross-sectional view taken along the line H-H of FIG. 15A.
  • the shape of the semiconductor light emitting device is circular, triangular, square and
  • the semiconductor light emitting device may have a circle or quadrangular polygonal structure whose edge ratio closest to the farthest edge from the center of gravity is 2: 1 or less.
  • a circular semiconductor light emitting device is presented.
  • the circular semiconductor light emitting device 2050 is a horizontal semiconductor light emitting device similar to the semiconductor light emitting device described above with reference to FIG. 13, and includes a first conductive electrode 2156 and a first conductive electrode 2156. ) Is formed, the first conductive semiconductor layer 2155, the active layer 2154 formed on the first conductive semiconductor layer 2155, and the second conductive semiconductor layer 2153 formed on the active layer 2154. And a second conductive electrode 2152 formed in the second conductive semiconductor layer 2153.
  • first conductive electrode 2156 and the first conductive semiconductor layer 2155 may be p-type electrodes and p-type semiconductor layers, respectively, and the second conductive electrode 2152 and the second conductive layer 2155 may be p-type semiconductor layers 2155.
  • the conductive semiconductor layer 2153 may be an n-type electrode and an n-type semiconductor layer, respectively.
  • the present invention is not necessarily limited thereto, and an example in which the first conductive type is n-type and the second conductive type is p-type is also possible.
  • the first conductive electrode 2156 is formed on one surface of the first conductive semiconductor layer 2155, and the second conductive electrode 2152 is formed on the first conductive semiconductor layer 2153.
  • An undoped semiconductor layer 2153a may be formed on one surface of the second conductive semiconductor layer 2153 that is not covered by the conductive semiconductor layer 2155.
  • the second conductive semiconductor layer 2153 may have a cylindrical shape, and the active layer 2154 and the first conductive semiconductor layer 2155 may each be a cylinder having a cross section with one side cut off. have. Therefore, a portion of the lower surface of the second conductive semiconductor layer 2153 that is not covered by the first conductive semiconductor layer 2155 may be cut off.
  • the first through hole 2164a and the third through hole 2167a and the second conductive electrode corresponding to the first conductive electrode 2156 may be used.
  • the second through hole 2164b and the fourth through hole 2167a corresponding to 2215 may be circular with one side cut off.
  • the active layer 3154 and the first conductive semiconductor layer 3155 may be formed in a shape in which one side of a circular recess is recessed.
  • the first through hole 3164a and the third through hole 3167a corresponding to the first conductive electrode 3156 may have a circular shape with one side cut off, or a second corresponding to the second conductive electrode 3152.
  • the second through hole 3164b and the fourth through hole 3167a may be circular.
  • the semiconductor light emitting device of the example illustrated in FIGS. 15A and 15B includes a first conductive type electrode 3156, a first conductive type semiconductor layer 3155 on which the first conductive type electrode 3156 is formed, and a first conductive type.
  • the first conductive electrode 2156 and the second conductive electrode 2152 may be cut circular conductive electrodes, respectively. More specifically, each of the first conductive electrode 2156 and the second conductive electrode 2152 may have a circular shape in which one side thereof is cut off.
  • the structure other than the shape of the first conductive electrode 2156 and the second conductive electrode 2152 for example, a material or a layer, is the same as the semiconductor light emitting device described above with reference to FIG. 13. Therefore, the description is replaced by the above description.
  • first conductive electrode 2156 and the second conductive electrode 2152 may have a height difference from each other in a vertical direction (or a thickness direction) at positions spaced along the width direction of the semiconductor light emitting device.
  • the semiconductor light emitting device includes a first passivation layer 2161 formed to cover outer surfaces of the first conductive semiconductor layer 2155 and the second conductive semiconductor layer 2153.
  • the first passivation layer 2161 may be formed to surround side surfaces and lower surfaces of the first conductive semiconductor layer 2155 and the second conductive semiconductor layer 2153.
  • a second passivation layer 2166 is formed to cover the first passivation layer 2161.
  • the materials, layers, and the like of the first passivation layer 2161 and the second passivation layer 2166 are the same as those of the semiconductor light emitting device described above with reference to FIG. 13, and therefore, descriptions thereof will be omitted.
  • the second passivation layer 2166 may be formed to vary in thickness at least in part. That is, the first passivation layer 2161 is formed to have a uniform thickness, but the second passivation layer 2166 is formed to have a non-uniform thickness to have a pattern different from that of the first passivation layer 2161.
  • the bottom surface of the second passivation layer 2166 may be a circular plane.
  • the first portion 2162 and the second portion 2163 of the first passivation layer 2161 may have a height difference based on the second conductive semiconductor layer 2153. In this example, the height difference is eliminated through the second passivation layer 2166 to form a circular plane.
  • the ratio of the projected areas of the first conductive electrode 2156 and the second conductive electrode 2152 is a projection of the first conductive semiconductor layer 2155 and the second conductive semiconductor layer 2153. It may be formed to be closer to 1: 1 than the ratio of the areas. To this end, an area of the second conductive electrode 2152 is enlarged in the second passivation layer 2166, so that the second conductive electrode 2152 is formed along the thickness direction of the semiconductor light emitting device. At least a portion of the type semiconductor layer 2155 may overlap. That is, there exists a region where the metal layers of the n electrode or the p electrode overlap.
  • first conductive electrode 2156 and the second conductive electrode 2152 may be symmetrically formed with respect to the center of the circle of the second passivation layer 2166.
  • first conductive electrode 2156 and the second conductive electrode 2152 may have a shape in which one side and the other side are cut in a circle.
  • the area of the multilayer quantum well layer can be made as wide as possible, and the size of the n, p electrodes can be adjusted in a 1: 1 ratio after the polymer insulating film is formed.
  • the display device using the semiconductor light emitting device described above is not limited to the configuration and method of the embodiments described above, but the embodiments may be configured by selectively combining all or part of the embodiments so that various modifications may be made. It may be.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다. 본 발명에 따른 디스플레이 장치는, 기판에 장착되는 복수의 반도체 발광소자들을 구비하고, 상기 반도체 발광소자들 중 적어도 하나는, 제1도전형 전극 및 제2도전형 전극과, 상기 제1도전형 전극이 배치되는 제1도전형 반도체층과, 상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층과, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 외면들을 덮도록 형성되는 제1패시베이션층, 및 상기 제1패시베이션층을 덮도록 형성되며, 적어도 일부에서 두께가 변하도록 형성되는 제2패시베이션층을 포함한다.

Description

반도체 발광소자를 이용한 디스플레이 장치
본 발명은 디스플레이 장치 및 이의 제조방법에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박막형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다. 그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
하지만, 반도체 발광소자의 형상에 의하여 p 전극과 n 전극의 크기 및 비율의 제한이 존재하며, 이로 인하여 화질의 향상에 제약이 발생할 수 있다. 또한, 반도체 발광소자가 면적 대비 두께가 얇아 외부 충격에 약한 단점이 있다. 따라서, 반도체 발광소자를 이용한 플렉서블 디스플레이는 상기 제약과 단점을 극복하여 반도체 발광소자의 화질과 내구성을 향상시켜야 한다는 필요성이 존재할 수 있다. 이에, 본 발명에서는 반도체 발광소자의 발광 효율과 내구성을 향상할 수 있는 새로운 메커니즘에 대하여 제시한다.
본 발명의 일 목적은, 전극들의 면적 변형이 가능하고, 발광 효율을 증대할 수 있는 반도체 발광소자를 구비하는 디스플레이 장치를 제공하기 위한 것이다.
본 발명의 다른 일 목적은 디스플레이 장치에서 내구성을 향상하는 구조를 제공하기 위한 것이다.
본 발명에 따른 디스플레이 장치는, 이중의 패시베이션층을 이용하여 디스플레이 장치의 발광 효율과 내구성을 증대시킨다.
구체적인 예로서, 상기 디스플레이 장치는, 기판에 장착되는 복수의 반도체 발광소자들을 구비하며, 상기 반도체 발광소자들 중 적어도 하나는, 제1도전형 전극 및 제2도전형 전극과, 상기 제1도전형 전극이 배치되는 제1도전형 반도체층과, 상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층과, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 외면들을 덮도록 형성되는 제1패시베이션층, 및 상기 제1패시베이션층을 덮도록 형성되며, 적어도 일부에서 두께가 변하도록 형성되는 제2패시베이션층을 포함한다.
실시 예에 있어서, 상기 제1패시베이션층은 상기 제1도전형 반도체층의 하면을 덮는 제1부분과, 상기 제2도전형 반도체층의 하면을 덮는 제2부분을 구비하며, 상기 제1부분과 제2부분은 상기 제2도전형 반도체층을 기준으로 높이차를 가진다.
상기 제2패시베이션층에서 상기 제1부분과 제2부분을 덮는 부분의 외면은 상기 제2패시베이션층의 하면이 되며, 상기 제2패시베이션층의 두께 변화에 의하여 상기 제2패시베이션층의 하면은 높이차가 없는 평면으로 형성될 수 있다.
상기 제1패시베이션층 및 상기 제2패시베이션층에는 관통홀들이 형성되고, 상기 제1도전형 전극 및 상기 제2도전형 전극은 상기 관통홀들을 통하여 상기 제2패시베이션층의 높이차가 없는 평면으로 각각 연장될 수 있다.
실시 예에 있어서, 상기 제2패시베이션층의 하면은 상기 제1패시베이션층의 하면과 서로 다른 면적을 가진다. 상기 제2패시베이션층의 하면의 면적은 상기 제1패시베이션층의 하면의 면적보다 넓게 형성될 수 있다.
실시 예에 있어서, 상기 제1패시베이션층과 제2패시베이션층은 서로 다른 패턴 또는 형상으로 이루어질 수 있다. 상기 제2패시베이션층은 상기 두께의 변화에 의하여 상기 제1패시베이션층과 단면 형상이 다르도록 이루어질 수 있다. 상기 제1패시베이션층의 단면은 균일한 두께로 형성되며, 상기 제2패시베이션층은 비균일한 두께로 형성될 수 있다.
실시 예에 있어서, 상기 제2패시베이션층은 상기 반도체 발광소자의 두께 방향을 따라 상기 제2도전형 반도체층과 오버랩되지 않는 부분을 포함하고, 상기 제1도전형 전극 또는 제2도전형 전극 중 적어도 하나는 상기 오버랩되지 않는 부분을 덮도록 형성될 수 있다. 상기 제2도전형 전극은 상기 반도체 발광소자의 두께 방향을 따라 상기 제1도전형 반도체층과 적어도 일부가 오버랩될 수 있다. 상기 제1도전형 전극과 제2도전형 전극의 투영면적의 비는 상기 제1도전형 반도체층과 제2도전형 반도체층의 투영면적의 비보다 1:1에 더 가까울 수 있다.
실시 예에 있어서, 상기 제1패시베이션층의 실리콘 합성물 또는 산화물로 형성되고, 상기 제2패시베이션층은 폴리머로 이루어지는 것을 특징으로 하는 디스플레이 장치.
또한, 본 발명은 제1도전형 전극 및 제2도전형 전극과, 상기 제1도전형 전극이 배치되는 제1도전형 반도체층과, 상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층과, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 외면들을 덮도록 형성되는 제1패시베이션층, 및 상기 제1패시베이션층을 덮도록 형성되며, 적어도 일부에서 두께가 변하도록 형성되는 제2패시베이션층을 포함하는 반도체 발광소자를 개시한다.
본 발명에 따른 디스플레이 장치에서는, 비균일한 두께로 이루어지는 외측 패시베이션층을 통하여, 균일한 두께의 내측 패시베이션층의 물리적 충격에 의한 손상을 방지할 수 있다. 또한, 반도체 발광소자에서 면적 대비 두께가 두꺼워져 외부로부터 가해지는 물리적 충격이 완화될 수 있다.
또한, 본 발명은 외측 패시베이션층이 두께의 변화를 이용하여 보다 넓은 평면을 형성하므로, n 전극 및 p 전극의 면적 변형에 대한 설계 자유도가 높아질 수 있다. 따라서, n 전극과 p 전극의 비가 일대일에 가깝게 구현될 수 있으므로, 전류의 공급 경로가 보다 균일하게 될 수 있으며, 이를 통하여 디스플레이의 화질이 증대된다.
또한, 본 발명에 의하면 n 전극과 p 전극의 면적이 보다 증대될 수 있으머, 이를 통하여 전극에 의한 후면 반사면이 넓어지게 되며, 따라서 발광 효율이 증대 될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 새로운 구조의 반도체 발광소자가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A부분의 확대도이다.
도 11은 도 10의 라인 E-E를 따라 취한 단면도이다.
도 12는 도 10의 라인 F-F를 따라 취한 단면도이다.
도 13은 도 11의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 14a는 본 발명의 다른 실시 예를 설명하기 위한 반도체 발광 소자의 평면도이고 도 14b는 도 14a의 라인 G-G를 따라 취한 단면도이다.
도 15a는 본 발명의 또 다른 실시 예를 설명하기 위한 반도체 발광 소자의 평면도이고 도 15b는 도 15a의 라인 H-H를 따라 취한 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에는 플립 칩 타입이 적용된 경우에는 n 전극은 n형 반도체층에 형성되고, p 전극은 p형 반도체층에 형성되어야 하므로, 면적이 제한된 크기를 가지게 된다. 또한, 반도체 발광소자에서 빛이 방출되는 상부면의 면적이 작기 때문에, 휘도 증가에 한계를 가지게 된다. 나아가, 반도체 발광소자의 두께가 작아서 충격에 약한 단점도 가지게 도니다. 특히, 디지털 사이니지의 경우에 플렉서블의 성질이 요구되지 않으므로, 반도체 발광 소자를 이용한 디스플레이에서는 다른 접근 방식이 필요하다.
본 발명에서는 이러한 문제를 해결할 수 있는 새로운 구조의 반도체 발광소자를 제시한다. 이하, 이러한 문제를 해결할 수 있는 본 발명의 다른 실시예에 따른 플립 칩 타입의 발광소자가 적용된 디스플레이 장치에 대하여 설명한다.
도 10은 새로운 구조의 반도체 발광소자가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A부분의 확대도이고, 도 11은 도 10의 라인 E-E를 따라 취한 단면도이며, 도 12는 도 10의 라인 F-F를 따라 취한 단면도이고, 도 13은 도 11의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 10, 도 11 및 도 12의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(1000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(1000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
디스플레이 장치(1000)는 기판(1010), 제1전극(1020), 전도성 접착층(1030), 제2전극(1040) 및 복수의 반도체 발광 소자(1050)를 포함한다. 여기에서, 제1 전극(1020) 및 제2 전극(1040)은 각각 복수의 전극 라인들을 포함할 수 있다.
기판(1010)은 제1전극(1020)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이 경우에 상기 기판(1010)은 절연성은 있으나, 플렉서블이 아닌 재질로 형성될 수 있다. 또한, 상기 기판(1010)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
도시에 의하면, 절연층(1060)은 제1전극(1020)이 위치한 기판(1010) 상에 배치될 수 있으며, 상기 절연층(1060)에는 보조전극(1070)이 위치할 수 있다. 이 경우에, 상기 기판(1010)에 절연층(1060)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(1060)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성 있는 재질로, 상기 기판(1010)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
제1전극(1020)은 기판(1010) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(1020)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
보조전극(1070)은 제1전극(1020)과 반도체 발광 소자(1050)를 전기적으로 연결하는 전극으로서, 절연층(1060) 상에 위치하고, 제1전극(1020)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(1070)은 닷(dot) 형태이며, 절연층(1060)을 관통하는 전극홀(1071)에 의하여 제1전극(1020)과 전기적으로 연결될 수 있다. 상기 전극홀(1071)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(1060)의 일면에는 전도성 접착층(1030)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 반도체 발광소자의 전극이 솔더링 등에 의하여 배선전극에 결합되는 것도 가능하다. 이 경우에는 본 예시에서 상기 전도성 접착층은 배제될 수 있다.
본 예시에서, 상기 전도성 접착층(1030)은 제1전극(1020)이 위치하는 기판(1010)상에 형성된다. 전술한 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층은 이방성 전도성 필름(1030, anistropy conductive film, ACF)이 될 수 있다.
다시 도면을 참조하면, 제2전극(1040)은 보조전극(1070)과 이격하여 절연층(1060)에 위치한다. 구체적으로, 상기 절연층(1060)에는 제1전극(1020)의 길이 방향과 교차하는 방향으로 배치되고, 상기 반도체 발광 소자(1050)와 전기적으로 연결된 복수의 제2전극(1040)이 위치한다. 즉, 상기 전도성 접착층(1030)은 보조전극(1070) 및 제2전극(1040)이 위치하는 절연층(1060) 상에 배치된다.
절연층(1060)에 보조전극(1070)과 제2전극(1040)이 위치된 상태에서 전도성 접착층(1030)을 형성한 후에, 반도체 발광 소자(1050)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(1050)는 제1전극(1020) 및 제2전극(1040)과 전기적으로 연결된다.
나아가, 디스플레이 장치(1000)는, 복수의 반도체 발광소자(1050)의 일면에 형성되는 형광체층(1080)을 더 구비할 수 있다. 예를 들어, 반도체 발광 소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(1080)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(1080)은 개별 화소를 구성하는 적색 형광체(1081) 또는 녹색 형광체(1082)가 될 수 있다. 즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(1051a) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(1081)가 적층 될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(1051b) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(1082)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(1051c)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(1020)의 각 라인을 따라 하나의 색상의 형광체가 적층 될 수 있다. 따라서, 제1전극(1020)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(1040)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(1050)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.
한편, 이러한 형광체층(1080)의 대비비(Contrast) 향상을 위하여 디스플레이 장치는 각각의 형광체들의 사이에 배치되는 블랙 매트릭스(1091)를 더 포함할 수 있다. 상기 블랙 매트릭스(1091)는 형광체 도트 사이에 갭을 만들고, 흑색 물질이 상기 갭을 채우는 형태로 형성될 수 있다. 이를 통하여 블랙 매트릭스(1091)는 외광반사를 흡수함과 동시에 명암의 대조를 향상시킬 수 있다. 이러한 블랙 매트릭스(1091)는, 형광체층(1080)이 적층된 방향인 제1전극(1020)을 따라 각각의 형광체층들의 사이에 위치한다. 이 경우에, 청색 반도체 발광 소자(1051)에 해당하는 위치에는 형광체층이 형성되지 않으나, 블랙 매트릭스(1091)는 상기 형광체층이 없는 공간을 사이에 두고(또는 청색 반도체 발광 소자(1051c)를 사이에 두고) 양측에 각각 형성될 수 있다.
도시와 같이, 복수의 반도체 발광소자(1050)는 제1전극(1020)에 구비되는 복수의 전극 라인들과 나란한 방향으로 복수의 열들을 형성할 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 복수의 반도체 발광소자(1050)는 제2전극(1040)을 따라 복수의 열들을 형성할 수 있다.
본 예시의 반도체 발광소자(1050)를 살펴보면, 이중의 패시베이션층을 이용하여 디스플레이 장치의 발광 효율과 내구성을 증대시킨다.
도 13을 참조하면, 예를 들어, 상기 반도체 발광 소자(1050)는 제1도전형 전극(1156)과, 제1도전형 전극(1156)이 형성되는 제1도전형 반도체층(1155)과, 제1도전형 반도체층(1155) 상에 형성된 활성층(1154)과, 상기 활성층(1154) 상에 형성된 제2도전형 반도체층(1153) 및 제2도전형 반도체층(1153)에 형성되는 제2도전형 전극(1152)을 포함한다.
보다 구체적으로, 상기 제1도전형 전극(1156) 및 제1도전형 반도체층(1155)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1152) 및 제2도전형 반도체층(1153)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
상기 제1도전형 전극(1156)은 상기 제1도전형 반도체층(1155)의 일면에 형성되며, 상기 활성층(1154)은 상기 제1도전형 반도체층(1155)의 타면과 상기 제2도전형 반도체층(1153)의 일면의 사이에 형성되고, 상기 제2도전형 전극(1152)은 상기 제2도전형 반도체층(1153)의 일면에 형성된다.
이 경우에, 상기 제2도전형 전극(1152)은 상기 제2도전형 반도체층(1153)에서 상기 제1도전형 반도체층(1155)에 의하여 덮이지 않는 일면에 배치되며, 상기 제2도전형 반도체층(1153)의 타면에는 언도프된(Undoped) 반도체층(1153a)이 형성될 수 있다.
상기 제1도전형 전극(1156) 및 제2도전형 전극(1152)은 Ti, Cr, Pt, Au, Cu, Sn, Ni, Mo, Ag, Al, In 중 적어도 하나를 구비하며, 접착층, 장벽층, 저저항층, 산화방지층 등의 다층 레이어로 이루어질 수 있다.
도 13을 도 10 내지 도 12와 함께 참조하면, 상기 제2도전형 전극(1152)이 배치되는 상기 제2도전형 반도체층(1153)의 일면은 상기 배선기판에 가장 가까운 하면이 될 수 있고, 상기 제2도전형 반도체층(1153)의 타면은 상기 배선기판에 가장 먼 상면이 될 수 있다.
또한, 상기 제1도전형 전극(1156) 및 제2도전형 전극(1152)은 반도체 발광소자의 폭방향을 따라 이격된 위치에서 각각 수직방향(또는 두께방향)으로 서로 높이차를 가지도록 이루어진다. 이 경우, 제1도전형 전극(1156)은 보조전극(1070)과, 제2도전형 전극(1152)은 제2전극(1040)과 전도성 접착층(1030)에 의하여 전기적으로 연결될 수 있다.
이 때에, 상기 반도체 발광소자는 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 외면들을 덮도록 형성되는 제1패시베이션층(1161)을 포함한다. 예를 들어, 상기 제1패시베이션층(1161)은 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 측면들과 하면들을 감싸도록 형성될 수 있다.
상기 제1패시베이션층(1161)은 상기 반도체 발광소자의 측면을 감싸서, 상기 반도체 발광소자 특성의 안정화를 기하도록 이루어지며, 절연 재질로 형성된다. 이러한 예로서, 상기 제1패시베이션층(1161)은 실리콘 합성물 또는 산화물로 이루어지는 절연 박막이 될 수 있다. 보다 구체적으로, 상기 제1패시베이션층(1161)은 AlxOy, SixOy, SixNy, SnxOy, TixOy, CrOx, ZrOx 중 어느 하나 이상의 재질로 형성될 수 있다.
이와 같이, 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 사이가 상기 제1패시베이션층(1161)에 의해 전기적으로 단절되므로, 반도체 발광 소자의 P-type GaN 과 N-type GaN 은 서로 절연될 수 있다.
이 경우에, 상기 제1패시베이션층(1161)은 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 측면들로 방출되는 빛을 반사하도록, 서로 다른 굴절률을 가지는 복수의 레이어(1161a, 1161b)를 구비할 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 제1패시베이션층(1161)은 단일 레이어로 형성될 수 있다.
상기 복수의 레이어에서 상대적으로 굴절률이 높은 물질과 낮은 물질이 반복하여 적층될 수 있다. 상기 굴절률이 높은 물질은 SiN, TiO2, Al2O3 및 ZrO2 중 적어도 하나를 구비하고, 상기 굴절률이 낮은 물질은 SiO2 를 구비하며, 상기 굴절률이 높은 물질과 굴절률이 낮은 물질의 굴절률 차이는 0.3 이상이 될 수 있다. 이러한 예로서, 상기 굴절률이 높은 물질과 굴절률이 낮은 물질의 굴절률 차이는 0.3 내지 0.9 가 될 수 있다. 마이크로 단위의 반도체 발광소자에서는 소자 각각이 분리되어 있기 때문에 소자 측면에서 외부로 빠져나가는 빛을 소자 내부로 모아준다면 광추출 효율의 증가를 기대할 수 있다. 본 발명에서는 반도체 발광 소자의 제1패시베이션층(1161)에 굴절률 차이가 있는 유전막을 반복 적층하고, 이를 통하여 빛의 출사 각도를 조절하여 빛을 소자 내부로 모아준다.
한편, 도시에 의하면, 제2패시베이션층(1166)이 상기 제1패시베이션층(1161)을 덮도록 형성된다. 상기 제2패시베이션층(1166)은 폴리머 재질로 형성되며, 이를 통하여 반도체 발광소자의 절연특성이 향상되고, p 전극이 다층양자우물 영역의 밖까지 커질 수 있다. 또한, p전극과 n전극의 형태 및 위치 변형이 가능해지며, p전극과 n전극이 GaN이 없는 영역까지 커질 수 있게 된다.
상기 폴리머 재질은 투과율이 높은 물질로 형성되며, LED 광에 대한 변색성이 없는 특성을 가질 수 있다. 이러한 예로서, 상기 폴리머 재질은, PI, PAI, acryle 혼합물, epoxy 혼합물, phenol formaldehyde 혼합물, novolac resin, Si base resin 중 적어도 하나를 구비할 수 있다. 이 때에, 상기 제2패시베이션층(1166)은 절연막 패턴 형성시 사용하는 식각 마스크를 제거하지 않고 추가 절연막으로 남김에 의하여 형성될 수 있다.
상기 제2패시베이션층(1166)은 적어도 일부에서 두께가 변하도록 이루어진다. 즉, 상기 제1패시베이션층(1161)은 균일한 두께로 형성되나, 상기 제2패시베이션층(1166)은 비균일한 두께로 형성되어, 상기 제1패시베이션층(1161)과 다른 패턴을 가지게 된다.
상기 제1패시베이션층(1161)은 상기 제1도전형 반도체층(1155)의 하면을 덮는 제1부분(1162)과, 상기 제2도전형 반도체층(1153)의 하면을 덮는 제2부분(1163)을 구비한다. 상기 제2도전형 반도체층(1153)의 하면의 일부만이 상기 제1도전형 반도체층(1155)과 오버랩되고, 상기 제1패시베이션층(1161)이 균일한 두께로 상기 제1도전형 반도체층(1155)과 제2도전형 반도체층(1153)을 덮기 때문에, 상기 제1부분(1162)과 상기 제2부분(1163)이 형성될 수 있다.
도시에 의하면, 상기 제1부분(1162)과 제2부분(1163)은 상기 제2도전형 반도체층(1153)을 기준으로 높이차를 가질 수 있다. 상기 제2패시베이션층(1166)이 없는 구조에서는 상기 높이차로 인하여, 제1도전형 전극(1156)과 제2도전형 전극(1152)이 각각 상기 제1부분(1162)과 제2부분(1163)의 투영면 내에 배치되어야 한다. 본 예시에서는 상기 제2패시베이션층(1166)을 통하여 이러한 단점을 극복한다. 일반적으로, 다층양자우물층의 면적이 넓을 수록 전류밀도는 낮아지며 반도체 발광소자의 발광 특성이 좋아지나 반대로 n-전극의 영역이 좁아져 전극 연결에 불리해지게 된다.
상기 단점을 극복하는 구조로서, 상기 제2패시베이션층(1166)에서 상기 제1부분(1162)과 제2부분(1163)을 덮는 부분의 외면은 상기 제2패시베이션층(1166)의 하면이 되며, 상기 제2패시베이션층(1166)의 두께 변화에 의하여 상기 제2패시베이션층(1166)의 하면은 높이차가 없는 평면으로 형성될 수 있다. 예를 들어, 상기 제2패시베이션층은 상기 제1부분(1162)과 제2부분(1163)을 덮는 두께가 서로 다르도록 이루어질 수 있다. 즉, 상기 제2패시베이션층(1166)은 상기 제1부분(1162)보다 상기 제2부분(1163)을 보다 큰 두께로 덮도록 이루어진다. 상기 제2패시베이션층(1166)은 상기 두께의 변화에 의하여 상기 제1패시베이션층(1161)과 단면 형상이 다르도록 이루어질 수 있다. 상기 제1패시베이션층(1161)의 복수의 레이어들은 서로 동일한 단면으로 이루어지나, 상기 제2패시베이션층(1166)은 이와 다른 단면을 가질 수 있다. 여기서 비교 대상이 되는 단면은 도시된 바와 같이, 디스플레이의 전면에 수직한 단면이 될 수 있다.
한편, 상기 제1패시베이션층(1161) 및 상기 제2패시베이션층(1166)에는 관통홀들이 형성되고, 상기 제1도전형 전극(1156)과 제2도전형 전극(1152)은 상기 관통홀들을 통하여 상기 제2패시베이션층(1166)의 높이차가 없는 평면으로 각각 연장된다.
이 경우에, 상기 제2패시베이션층(1166)의 하면은 상기 제1패시베이션층(1161)의 하면과 서로 다른 면적을 가지게 된다. 상기 제2패시베이션층(1166)의 하면은 높이차가 없는 평면을 형성하기에, 상기 제2패시베이션층(1166)의 하면의 면적은 상기 제1패시베이션층(1161)의 하면의 면적보다 넓게 될 수 있다. 따라서, 상기 제2패시베이션층(1166)의 하면으로 연장되는 상기 제1도전형 전극(1156)과 제2도전형 전극(1152)의 면적이나 형상에 대한 설계 자유도가 증대된다. 즉, 본 예시와 같이, 상기 제1도전형 전극(1156)과 제2도전형 전극(1152)의 면적이 상기 제1패시베이션(1161)이 없는 경우보다 증대될 수 있다.
예를 들어, 상기 제1패시베이션층(1161)에는 상기 제1도전형 전극(1156)과 제2도전형 전극(1152)에 각각 대응하는 제1관통홀(1164a)과 제2관통홀(1164b)이 형성되고, 상기 제2패시베이션층(1166)에도 상기 제1도전형 전극(1156)과 제2도전형 전극(1152)에 각각 대응하는 제3관통홀(1167a)과 제4관통홀(1167b)이 형성된다. 상기 제1패시베이션층(1161)의 제1관통홀(1164a)과 상기 제2패시베이션층(1166)의 제3관통홀(1167a)은 서로 대응하는 위치에서 연통되며, 상기 제1패시베이션층(1161)의 제2관통홀(1164b)과 상기 제2패시베이션층(1166)의 제4관통홀(1167b)은 서로 대응하는 위치에서 연통될 수 있다.
이와 같이, 상기 제1도전형 전극(1156)과 제2도전형 전극(1152)은 각각 관통홀을 통하여 상기 제1도전형 반도체층(1155) 및 상기 제2도전형 반도체층(1153)에서 상기 제2패시베니션층(1166)의 평면까지 연장되어, 상기 제1패시베이션(1161)이 없는 경우보다 보다 넓은 면적으로 상기 평면상에 형성될 수 있다.
도시에 의하면, 상기 제2패시베이션층(1166)은 상기 반도체 발광소자의 두께 방향을 따라 상기 제2도전형 반도체층(1153)과 오버랩되지 않는 부분을 포함하고, 상기 제1도전형 전극(1156) 또는 제2도전형 전극(1152) 중 적어도 하나는 상기 오버랩되지 않는 부분을 덮도록 형성된다. 상기 제2패시베이션층(1166)이 상기 제1패시베이션층의 외면 상에 형성되므로, 상기 제2패시베이션층(1166)의 하면은 상기 제2도전형 반도체층(1153)의 측면보다 측방향으로 돌출될 수 있다. 이를 통하여, 상기 제2패시베이션층(1166)의 하면의 면적이 보다 확대될 수 있으며, 확대된 영역까지 상기 제1도전형 전극(1156)이나 제2도전형 전극(1152)이 연장된다.
보다 구체적으로, 상기 제1패시베이션층(1161)은 상기 제2도전형 반도체층(1153)의 측면에서 돌출되는 돌출부(1165)를 포함하며, 상기 제2패시베이션층(1166)의 단부는 상기 돌출부(1165)를 상기 반도체 발광소자의 두께방향으로 덮도록 형성될 수 있다.
상기 제1패시베이션층(1161)은 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 측면들을 덮는 측면 바디를 가지며, 상기 돌출부(1165)는 상기 측면 바디의 일단에서 상기 측면 바디와 교차하는 방향으로 돌출될 수 있다. 상기 돌출부(1165)는 상기 복수의 반도체 발광소자들을 덮도록 배치되는 형광체층(1080)과 오버랩되도록 형성될 수 있다. 제2도전형 반도체층(1153)의 상면에서 방출된 빛이 상기 형광체층(1080)의 내부에서 반사되어, 반도체 발광소자로 향하는 경우에 상기 돌출부(1165)에 의하여 상부로 반사될 수 있다. 이러한 구조에 의하면, 디스플레이 장치의 휘도가 더욱 증가될 수 있다.
상기 제2패시베이션층(1166)의 단부는 상기 돌출부(1165)를 상기 반도체 발광소자의 두께방향으로 덮게 된다. 이 때에, 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 측면들을 덮는 상기 제2패시베이션층(1166)의 해당 부분의 두께는 상기 돌출부의 돌출 길이와 동일할 수 있다. 이러한 구조를 통하여, 상기 제2패시베이션층(1166)의 하면은 최소한 상기 돌출부의 길이만큼 가장자리의 면적이 확대될 수 있다.
도시된 바와 같이, 상기 제1도전형 전극(1156)이나 제2도전형 전극(1152)이 상기 제2패시베이션층(1166)의 확대된 면까지 연장됨에 따라, 상기 제1도전형 전극(1156)이나 제2도전형 전극(1152)의 면적이 보다 증대된다.
상기에서 설명된 구조에 의하면, 비균일한 두께로 이루어지는 외측 패시베이션층을 통하여, 균일한 두께의 내측 패시베이션층의 물리적 충격에 의한 손상을 방지할 수 있다. 또한, n 전극과 p 전극의 면적이 보다 증대될 수 있으머, 이를 통하여 전기적 연결 경로가 보다 균일해지고, 전극에 의한 후면 반사면이 넓어지게 되며, 따라서 발광 효율이 증대 될 수 있다.
한편, 이상에서 설명한 디스플레이 장치에 적용된 반도체 발광 소자는 여러가지 형태로 변형될 수 있다. 이하, 이러한 변형예들에 대하여 설명한다.
도 14a는 본 발명의 다른 실시 예를 설명하기 위한 반도체 발광 소자의 평면도이고 도 14b는 도 14a의 라인 G-G를 따라 취한 단면도이다. 또한, 도 15a는 본 발명의 또 다른 실시 예를 설명하기 위한 반도체 발광 소자의 평면도이고 도 15b는 도 15a의 라인 H-H를 따라 취한 단면도이다.
상기 반도체 발광소자의 형상은 대칭성을 가지는 원형, 삼각형, 사각형 및 다각형의 모양이 될 수 있으다, 예를 들어, 상기 반도체 발광소자는 무게 중심에서 가장 먼 가장자리와 가장 가까운 가장자리 비율이 2:1 이하의 원 또는 4각 이상의 다각형 구조가 될 수 있다. 본 실시예에서는 원형의 반도체 발광소자를 제시한다.
도시에 의하면, 상기 원형의 반도체 발광소자(2050)는 도 13을 참조하여 전술한 반도체 발광소자와 마찬가지로 수평형 반도체 발광소자이며, 제1도전형 전극(2156)과, 제1도전형 전극(2156)이 형성되는 제1도전형 반도체층(2155)과, 제1도전형 반도체층(2155) 상에 형성된 활성층(2154)과, 상기 활성층(2154) 상에 형성된 제2도전형 반도체층(2153) 및 제2도전형 반도체층(2153)에 형성되는 제2도전형 전극(2152)을 포함한다.
보다 구체적으로, 상기 제1도전형 전극(2156) 및 제1도전형 반도체층(2155)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(2152) 및 제2도전형 반도체층(2153)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
상기 제1도전형 전극(2156)은 상기 제1도전형 반도체층(2155)의 일면에 형성되며, 상기 제2도전형 전극(2152)은 상기 제2도전형 반도체층(2153)에서 상기 제1도전형 반도체층(2155)에 의하여 덮이지 않는 일면에 배치되며, 상기 제2도전형 반도체층(2153)의 타면에는 언도프된(Undoped) 반도체층(2153a)이 형성될 수 있다.
이 경우에, 상기 제2도전형 반도체층(2153)은 원기둥의 형상을 가지며, 상기 활성층(2154)와 제1도전형 반도체층(2155)은 각각 일측이 잘린 원을 단면으로 가지는 원기둥이 될 수 있다. 따라서, 상기 제2도전형 반도체층(2153)의 하면 중에서 상기 제1도전형 반도체층(2155)에 의하여 덮이지 않는 부분은 잘린 원형이 될 수 있다. 이 경우에, 도 14a 및 도 14b에서 도시된 예시와 같이, 상기 제1도전형 전극(2156)에 대응하는 제1관통홀(2164a)과 제3관통홀(2167a)과, 제2도전형 전극(2152)에 대응하는 제2관통홀(2164b)과 제4관통홀(2167a)은 각각 일측이 잘린 원형이 될 수 있다.
다른 예로서, 도 15a 및 도 15b에 도시된 예시와 같이, 상기 활성층(3154)와 제1도전형 반도체층(3155)은 각각 원형의 일측이 오목하게 함몰된 형상으로 형성될 수 있다. 이 경우에, 상기 제1도전형 전극(3156)에 대응하는 제1관통홀(3164a)과 제3관통홀(3167a)은 일측이 잘린 원형이나, 제2도전형 전극(3152)에 대응하는 제2관통홀(3164b)과 제4관통홀(3167a)은 원형이 될 수 있다.
도 15a 및 도 15b에 도시된 예시의 반도체 발광소자는 제1도전형 전극(3156)과, 제1도전형 전극(3156)이 형성되는 제1도전형 반도체층(3155)과, 제1도전형 반도체층(3155) 상에 형성된 활성층(3154)과, 상기 활성층(3154) 상에 형성된 제2도전형 반도체층(3153) 및 제2도전형 반도체층(3153)에 형성되는 제2도전형 전극(3152), 제1패시베이션층(3161)과 제2패시베이션층(3166)을 구비하며, 본 발명과 관한 이들에 대한 상세한 설명은 도 10 내지 도 14b를 참조하여 전술한 내용 및 후술하는 내용으로 갈음한다.
다시 도 14a 및 도 14b를 참조하면, 상기 제1도전형 전극(2156)과 상기 제2도전형 전극(2152)은 각각 잘린 원형의 도전형 전극이 될 수 있다. 보다 구체적으로, 상기 제1도전형 전극(2156)과 상기 제2도전형 전극(2152)은 각각 평면 형상이 일측이 잘린 원형이 될 수 있다.
이 경우에, 상기 제1도전형 전극(2156)과 상기 제2도전형 전극(2152)의 형상외의 다른 구조, 예를 들어 재질이나 레이어 등은 도 13을 참조하여 전술한 반도체 발광소자와 동일하며, 따라서 전술한 내용으로 그 설명은 갈음한다.
또한, 상기 제1도전형 전극(2156) 및 제2도전형 전극(2152)은 반도체 발광소자의 폭방향을 따라 이격된 위치에서 각각 수직방향(또는 두께방향)으로 서로 높이차를 가지도록 이루어진다.
이 때에, 상기 반도체 발광소자는 상기 제1도전형 반도체층(2155)과 상기 제2도전형 반도체층(2153)의 외면들을 덮도록 형성되는 제1패시베이션층(2161)을 포함한다. 예를 들어, 상기 제1패시베이션층(2161)은 상기 제1도전형 반도체층(2155)과 상기 제2도전형 반도체층(2153)의 측면들과 하면들을 감싸도록 형성될 수 있다. 이 경우에, 제2패시베이션층(2166)이 상기 제1패시베이션층(2161)을 덮도록 형성된다. 상기 제1패시베이션층(2161)과 제2패시베이션층(2166)의 재질이나 레이어 등은 도 13을 참조하여 전술한 반도체 발광소자와 동일하며, 따라서 전술한 내용으로 그 설명은 갈음한다.
상기 제2패시베이션층(2166)은 적어도 일부에서 두께가 변하도록 이루어진다. 즉, 상기 제1패시베이션층(2161)은 균일한 두께로 형성되나, 상기 제2패시베이션층(2166)은 비균일한 두께로 형성되어, 상기 제1패시베이션층(2161)과 다른 패턴을 가지게 된다. 상기 제2패시베이션층(2166)의 두께 변화를 이용하여, 특히, 상기 제2패시베이션층(2166)의 하면은 원형의 평면이 될 수 있다. 상기 제1패시베이션층(2161)의 제1부분(2162)과 제2부분(2163)은 상기 제2도전형 반도체층(2153)을 기준으로 높이차를 가질 수 있다. 본 예시에서는 상기 제2패시베이션층(2166)을 통하여 이러한 높이차를 없애어 원형의 평면을 형성하게 된다.
도시에 의하면, 상기 제1도전형 전극(2156) 및 제2도전형 전극(2152)의 투영면적의 비는 상기 제1도전형 반도체층(2155)과 제2도전형 반도체층(2153)의 투영면적의 비보다 1:1에 더 가깝도록 형성될 수 있다. 이를 위하여 상기 제2패시베이션층(2166)에서 상기 제2도전형 전극(2152)의 면적이 보다 확대되어, 상기 제2도전형 전극(2152)은 상기 반도체 발광소자의 두께 방향을 따라 상기 제1도전형 반도체층(2155)과 적어도 일부가 오버랩될 수 있다. 즉, n전극 또는 p전극의 금속층이 중첩되어 있는 영역이 존재하게 된다.
이러한 예로서, 상기 제1도전형 전극(2156) 및 제2도전형 전극(2152)은 상기 제2패시베이션층(2166)의 원형의 중심을 기준으로 대칭으로 형성될 수 있다. 보다 구체적인 예로서, 상기 제1도전형 전극(2156) 및 제2도전형 전극(2152)은 각각 원형에서 일측과 타측이 잘린 형상을 가질 수 있다.
상기에서 설명된 구조에 의하면, 최대한 다층양자우물층의 면적을 넓게 만들고 폴리머 절연막을 형성 후 n,p 전극의 크기를 1:1 비율로 조절할 수 있게 된다.
이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (18)

  1. 기판에 장착되는 복수의 반도체 발광소자들을 구비하는 디스플레이 장치에 있어서,
    상기 반도체 발광소자들 중 적어도 하나는,
    제1도전형 전극 및 제2도전형 전극;
    상기 제1도전형 전극이 배치되는 제1도전형 반도체층;
    상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층;
    상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 외면들을 덮도록 형성되는 제1패시베이션층; 및
    상기 제1패시베이션층을 덮도록 형성되며, 적어도 일부에서 두께가 변하도록 형성되는 제2패시베이션층을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1패시베이션층은 상기 제1도전형 반도체층의 하면을 덮는 제1부분과, 상기 제2도전형 반도체층의 하면을 덮는 제2부분을 구비하며,
    상기 제1부분과 제2부분은 상기 제2도전형 반도체층을 기준으로 높이차를 가지는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제2패시베이션층에서 상기 제1부분과 제2부분을 덮는 부분의 외면은 상기 제2패시베이션층의 하면이 되며,
    상기 제2패시베이션층의 두께 변화에 의하여 상기 제2패시베이션층의 하면은 높이차가 없는 평면으로 형성되는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1패시베이션층 및 상기 제2패시베이션층에는 관통홀들이 형성되고,
    상기 제1도전형 전극 및 상기 제2도전형 전극은 상기 관통홀들을 통하여 상기 제2패시베이션층의 높이차가 없는 평면으로 각각 연장되는 것을 특징으로 하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제2패시베이션층의 하면은 상기 제1패시베이션층의 하면과 서로 다른 면적을 가지는 것을 특징으로 하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2패시베이션층의 하면의 면적은 상기 제1패시베이션층의 하면의 면적보다 넓은 것을 특징으로 하는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제2패시베이션층은 상기 두께의 변화에 의하여 상기 제1패시베이션층과 단면 형상이 다르도록 이루어지는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1패시베이션층의 단면은 균일한 두께로 형성되며, 상기 제2패시베이션층은 비균일한 두께로 형성되는 것을 특징으로 하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제2패시베이션층은 상기 반도체 발광소자의 두께 방향을 따라 상기 제2도전형 반도체층과 오버랩되지 않는 부분을 포함하고,
    상기 제1도전형 전극 또는 제2도전형 전극 중 적어도 하나는 상기 오버랩되지 않는 부분을 덮도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제2도전형 전극은 상기 반도체 발광소자의 두께 방향을 따라 상기 제1도전형 반도체층과 적어도 일부가 오버랩되는 것을 특징으로 하는 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제1도전형 전극과 제2도전형 전극의 투영면적의 비는 상기 제1도전형 반도체층과 제2도전형 반도체층의 투영면적의 비보다 1:1에 더 가까운 것을 특징으로 하는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 제1패시베이션층의 실리콘 합성물 또는 산화물로 형성되고, 상기 제2패시베이션층은 폴리머로 이루어지는 것을 특징으로 하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1패시베이션층은 복수의 레이어로 이루어지고,
    상기 복수의 레이어에서 상대적으로 굴절률이 높은 물질과 낮은 물질이 반복하여 적층되는 것을 특징으로 하는 디스플레이 장치.
  14. 제1항에 있어서,
    상기 제1패시베이션층은 상기 제2도전형 반도체층의 측면에서 돌출되는 돌출부를 포함하는 것을 특징으로 하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제2패시베이션층의 단부는 상기 돌출부를 상기 반도체 발광소자의 두께방향으로 덮도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  16. 제1도전형 전극 및 제2도전형 전극;
    상기 제1도전형 전극이 배치되는 제1도전형 반도체층;
    상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층;
    상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 외면들을 덮도록 형성되는 제1패시베이션층; 및
    상기 제1패시베이션층을 덮도록 형성되며, 적어도 일부에서 두께가 변하도록 형성되는 제2패시베이션층을 포함하는 반도체 발광소자.
  17. 제16항에 있어서,
    상기 제1패시베이션층은 상기 제1도전형 반도체층의 하면을 덮는 제1부분과, 상기 제2도전형 반도체층의 하면을 덮는 제2부분을 구비하며,
    상기 제1부분과 제2부분은 상기 제2도전형 반도체층을 기준으로 높이차를 가지는 것을 특징으로 하는 반도체 발광소자.
  18. 제17항에 있어서,
    상기 제2패시베이션층에서 상기 제1부분과 제2부분을 덮는 부분의 외면은 상기 제2패시베이션층의 하면이 되며,
    상기 제2패시베이션층의 두께 변화에 의하여 상기 제2패시베이션층의 하면은 높이차가 없는 평면으로 형성되는 것을 특징으로 하는 반도체 발광소자.
PCT/KR2017/001025 2016-12-07 2017-01-31 반도체 발광소자를 이용한 디스플레이 장치 WO2018105810A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780075653.8A CN110050512B (zh) 2016-12-07 2017-01-31 使用半导体发光元件的显示装置
US16/465,051 US11355673B2 (en) 2016-12-07 2017-01-31 Display device using semiconductor light emitting element
EP17878935.0A EP3537852A4 (en) 2016-12-07 2017-01-31 DISPLAY DEVICE USING A SEMICONDUCTOR LIGHT EMITTING ELEMENT
US17/738,712 US11949047B2 (en) 2016-12-07 2022-05-06 Display device using semiconductor light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0166011 2016-12-07
KR1020160166011A KR20180065342A (ko) 2016-12-07 2016-12-07 반도체 발광소자를 이용한 디스플레이 장치

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/465,051 A-371-Of-International US11355673B2 (en) 2016-12-07 2017-01-31 Display device using semiconductor light emitting element
US17/738,712 Continuation US11949047B2 (en) 2016-12-07 2022-05-06 Display device using semiconductor light emitting element

Publications (1)

Publication Number Publication Date
WO2018105810A1 true WO2018105810A1 (ko) 2018-06-14

Family

ID=62491209

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/001025 WO2018105810A1 (ko) 2016-12-07 2017-01-31 반도체 발광소자를 이용한 디스플레이 장치

Country Status (5)

Country Link
US (2) US11355673B2 (ko)
EP (1) EP3537852A4 (ko)
KR (1) KR20180065342A (ko)
CN (1) CN110050512B (ko)
WO (1) WO2018105810A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180065342A (ko) * 2016-12-07 2018-06-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
KR102595061B1 (ko) * 2018-10-25 2023-10-30 엘지전자 주식회사 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
KR102330553B1 (ko) * 2019-03-27 2021-11-24 엘지전자 주식회사 마이크로 엘이디를 이용한 디스플레이 장치 및 그 제조방법
CN112420890B (zh) * 2019-08-21 2022-04-05 财团法人工业技术研究院 发光元件及显示装置
CN116169224A (zh) * 2020-03-06 2023-05-26 天津三安光电有限公司 一种倒装发光二极管
WO2023063457A1 (ko) * 2021-10-15 2023-04-20 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
US20240003528A1 (en) * 2022-07-01 2024-01-04 Apple Inc. Photoluminescence keyboard glyph lighting

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142368A (ja) * 2005-11-23 2007-06-07 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子
KR20130008478A (ko) * 2011-07-12 2013-01-22 가부시끼가이샤 도시바 반도체 발광 소자
KR20150021233A (ko) * 2013-08-20 2015-03-02 엘지전자 주식회사 표시장치
KR101529934B1 (ko) * 2014-07-01 2015-06-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20160126779A (ko) * 2015-04-24 2016-11-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5197654B2 (ja) * 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
CN103003966B (zh) 2010-05-18 2016-08-10 首尔半导体株式会社 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
JP5449039B2 (ja) 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
DE202012013620U1 (de) * 2011-09-16 2018-08-06 Seoul Viosys Co., Ltd. Leuchtdiode
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
JP2014175362A (ja) 2013-03-06 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
US9705051B2 (en) * 2014-11-18 2017-07-11 PlayNitride Inc. Light emitting device
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
KR20180065342A (ko) * 2016-12-07 2018-06-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20180069464A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 반도체 발광 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142368A (ja) * 2005-11-23 2007-06-07 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子
KR20130008478A (ko) * 2011-07-12 2013-01-22 가부시끼가이샤 도시바 반도체 발광 소자
KR20150021233A (ko) * 2013-08-20 2015-03-02 엘지전자 주식회사 표시장치
KR101529934B1 (ko) * 2014-07-01 2015-06-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20160126779A (ko) * 2015-04-24 2016-11-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3537852A4 *

Also Published As

Publication number Publication date
KR20180065342A (ko) 2018-06-18
US11949047B2 (en) 2024-04-02
CN110050512B (zh) 2022-01-14
EP3537852A4 (en) 2020-06-17
CN110050512A (zh) 2019-07-23
US20220262987A1 (en) 2022-08-18
US11355673B2 (en) 2022-06-07
EP3537852A1 (en) 2019-09-11
US20190288163A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
WO2018101539A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2018105810A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2018048019A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2018097447A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2017007118A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2017122891A1 (en) Display device using semiconductor light emitting device and method for manufacturing
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2018143514A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2017209437A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2018004107A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2019004508A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2017073865A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2018135704A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2018056477A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2015093721A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2016122125A1 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
WO2019142965A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2016186376A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17878935

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017878935

Country of ref document: EP

Effective date: 20190603

NENP Non-entry into the national phase

Ref country code: DE