KR20200121956A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20200121956A
KR20200121956A KR1020190044464A KR20190044464A KR20200121956A KR 20200121956 A KR20200121956 A KR 20200121956A KR 1020190044464 A KR1020190044464 A KR 1020190044464A KR 20190044464 A KR20190044464 A KR 20190044464A KR 20200121956 A KR20200121956 A KR 20200121956A
Authority
KR
South Korea
Prior art keywords
electrodes
electrode
insulating layer
sub
light emitting
Prior art date
Application number
KR1020190044464A
Other languages
English (en)
Other versions
KR102662908B1 (ko
Inventor
문수미
강재웅
강신철
오원식
이요한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190044464A priority Critical patent/KR102662908B1/ko
Priority to US17/604,245 priority patent/US20220181522A1/en
Priority to CN202080028743.3A priority patent/CN113692648A/zh
Priority to EP20790485.5A priority patent/EP3958317A4/en
Priority to PCT/KR2020/003011 priority patent/WO2020213832A1/ko
Publication of KR20200121956A publication Critical patent/KR20200121956A/ko
Application granted granted Critical
Publication of KR102662908B1 publication Critical patent/KR102662908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/24—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는, 표시 영역 및 비표시 영역을 포함한 기판; 및 상기 표시 영역에 제공되며, 광을 방출하는 발광 영역을 포함한 적어도 하나의 화소를 포함할 수 있다. 상기 화소는, 상기 기판 상에서 일 방향으로 연장된 적어도 하나의 서브 전극; 상기 일 방향으로 연장되며 상기 서브 전극과 이격된 적어도 하나의 가지 전극; 상기 서브 전극과 상기 가지 전극 사이에 제공된 제1 절연층; 상기 제1 절연층 상에 제공되며 상기 서브 전극과 전기적으로 연결되는 복수의 제1 전극들; 상기 제1 절연층 상에 제공되며 상기 가지 전극과 전기적으로 연결되는 복수의 제2 전극들; 및 상기 복수의 제1 전극들 중 하나의 제1 전극과 상기 복수의 제2 전극들 중 하나의 제2 전극 사이에 정렬된 적어도 하나의 발광 소자를 포함할 수 있다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
본 발명은 초소형의 발광 소자를 포함한 표시 장치 및 그의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode)는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다.
발광 다이오드를 조명 장치나 표시 장치 등에 적용하기 위해서는, 상기 발광 다이오드에 전원을 인가할 수 있는 전극의 연결이 필요하며, 활용 목적, 상기 전극이 차지하는 공간의 감소 또는 제조 방법과 연관되어 상기 발광 다이오드와 상기 전극의 배치 관계는 다양하게 연구되고 있다.
본 발명은, 화소들 각각의 발광 영역에서 목적하는 영역에만 발광 소자들을 정렬하여 각 화소에서 방출되는 광의 세기(혹은 양)를 균일하게 하여 전(全) 영역에 걸쳐 균일한 출광 분포를 갖는 표시 장치를 제공하는 데 목적이 있다.
또한, 본 발명은 상술한 표시 장치의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함한 기판; 및 상기 표시 영역에 제공되며, 광을 방출하는 발광 영역을 포함한 적어도 하나의 화소를 포함할 수 있다. 여기서, 상기 화소는, 상기 기판 상에서 일 방향으로 연장된 적어도 하나의 서브 전극; 상기 일 방향으로 연장되며 상기 서브 전극과 이격된 적어도 하나의 가지 전극; 상기 서브 전극과 상기 가지 전극 상에 제공된 제1 절연층; 상기 제1 절연층 상에 제공되며 상기 서브 전극과 전기적으로 연결되는 복수의 제1 전극들; 상기 제1 절연층 상에 제공되며 상기 가지 전극과 전기적으로 연결되는 복수의 제2 전극들; 및 상기 복수의 제1 전극들 중 적어도 하나의 제1 전극과 상기 복수의 제2 전극들 중 적어도 하나의 제2 전극 사이에 정렬된 적어도 하나의 발광 소자를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층은 상기 서브 전극의 일 영역을 노출하는 제1 비아 홀들 및 상기 가지 전극의 일 영역을 노출하는 복수의 제2 비아 홀들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 비아 홀들 중 적어도 하나의 제1 비아 홀은 상기 제1 전극들 각각에 대응되고, 상기 제2 비아 홀들 중 적어도 하나의 제2 비아 홀은 상기 제2 전극들 각각에 대응될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극들 각각은 상기 적어도 하나의 제1 비아 홀을 통해 상기 서브 전극에 접촉하고, 상기 제2 전극들 각각은 상기 적어도 하나의 제2 비아 홀을 통해 상기 가지 전극에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 서브 전극은 상기 제1 전극들과 중첩하는 제1 영역과 상기 제1 영역을 제외한 제2 영역으로 구분되고, 상기 가지 전극은 상기 제2 전극들과 중첩하는 제3 영역과 상기 제3 영역을 제외한 제4 영역으로 구분될 수 있다. 여기서, 상기 제1 영역과 상기 제3 영역 상의 상기 제1 절연층은 상기 제2 영역과 상기 제4 영역 상의 상기 제1 절연층의 두께와 상이한 두께를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 영역과 상기 제4 영역 상의 상기 제1 절연층의 두께가 상기 제1 영역과 상기 제3 영역 상의 상기 제1 절연층의 두께보다 두꺼울 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극들 각각과 상기 제2 전극들 각각은 상기 제1 절연층 상에서 서로 이격될 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 발광 영역 내에서 상기 제1 전극들 각각과 상기 제2 전극들 각각은 상기 일 방향을 따라 교번하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 서브 전극과 일체로 제공되며 상기 일 방향과 교차하는 방향으로 연장된 제1 연결 배선; 및 상기 가지 전극과 일체로 제공되며 상기 제1 연결 배선의 연장 방향과 평행한 제2 연결 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 제1 및 제2 전극들 각각의 하부에 배치된 격벽; 상기 제1 전극들 중 적어도 하나의 제1 전극과 상기 발광 소자의 양 단부 중 어느 하나의 단부를 전기적으로 연결하는 제1 컨택 전극; 및 상기 제2 전극들 중 적어도 하나의 제2 전극과 상기 발광 소자의 양 단부 중 나머지 단부를 전기적으로 연결하는 제2 컨택 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 발광 소자와 전기적으로 연결되는 적어도 하나의 트랜지스터; 상기 트랜지스터 상에 제공된 적어도 하나의 차폐 전극 라인; 상기 제2 전극들에 연결되며, 구동 전원을 공급하는 구동 전압 배선; 및 상기 트랜지스터, 상기 차폐 전극 라인, 및 상기 구동 전압 배선을 커버하는 보호층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 서브 전극과 상기 가지 전극은 상기 트랜지스터와 상기 보호층 사이에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 서브 전극과 상기 가지 전극은 상기 차폐 전극 라인과 동일한 층에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 발광 소자와 상기 제1 절연층 사이에 배치된 제2 절연층; 및 상기 발광 소자의 상면 상에 제공된 제3 절연층을 더 포함할 수 있다. 여기서, 상기 제1 컨택 전극과 상기 제2 컨택 전극은 상기 제3 절연층 상에서 이격되어 전기적으로 분리될 수 있다.
상술한 표시 장치는, 적어도 하나의 발광 영역을 포함한 기판을 제공하는 단계; 상기 기판 상에 일 방향을 따라 연장된 적어도 하나의 서브 전극 및 상기 서브 전극에 이격되며 상기 서브 전극의 연장 방향과 동일한 방향으로 연장된 적어도 하나의 가지 전극을 형성하는 단계; 상기 서브 전극과 상기 가지 전극 상에 상기 서브 전극의 일 영역을 노출하는 복수의 제1 비아 홀들 및 상기 가지 전극의 일 영역을 노출하는 복수의 제2 비아 홀들을 포함하는 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 상기 제1 비아 홀들을 통해 상기 서브 전극과 연결되는 복수의 제1 전극들 및 상기 제2 비아 홀들을 통해 상기 가지 전극과 연결되는 복수의 제2 전극들을 형성하는 단계; 상기 서브 전극 및 상기 가지 전극 각각에 정렬 전압을 인가하여 상기 제1 전극들 중 적어도 하나의 전극과 상기 제2 전극들 중 적어도 하나의 제2 전극 사이에 복수의 발광 소자들을 정렬하는 단계; 상기 발광 소자들 각각의 상면 상에 제2 절연층을 형성하는 단계; 및 상기 제2 절연층을 포함한 상기 기판 상에 제1 컨택 전극과 제2 컨택 전극을 형성하는 단계를 포함하여 제조될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자들을 원하는 영역(혹은 목적하는 영역)에만 정렬하여 전(全) 영역에 걸쳐 균일한 출광 분포를 갖는 표시 장치 및 그의 제조 방법이 제공될 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 1b는 도 1a의 발광 소자의 단면도이다.
도 1c는 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 1d는 도 1a의 발광 소자의 단면도이다.
도 1e는 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 1f는 도 1e의 발광 소자의 단면도이다.
도 1g는 본 발명의 또 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 1h는 도 1g의 발광 소자의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1a 내지 도 1h에 도시된 발광 소자들 중 어느 하나의 발광 소자를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 3a 내지 도 3c는 도 2에 도시된 화소들 중 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 다양한 실시예에 따라 나타낸 회로도들이다.
도 4는 도 2에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이다.
도 5는 도 4에 도시된 하나의 화소에서 일부 구성만을 도시한 개략적인 평면도이다.
도 6은 도 4의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 7은 도 6에 도시된 제1 전극과 제2 전극 상에 각각 캡핑층이 배치되는 실시예를 도시한 것으로, 도 4의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다.
도 8은 도 6에 도시된 제1 및 제2 컨택 전극이 동일한 층에 배치되는 실시예를 도시한 것으로, 도 4의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다.
도 9는 도 4의 Ⅱ ~ Ⅱ'선에 따른 단면도이다.
도 10은 도 9에 도시된 격벽을 다른 형태에 따라 구현한 것으로, 도 4의 Ⅱ ~ Ⅱ'선에 대응되는 단면도이다.
도 11은 도 4의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
도 12a 내지 도 12i는 도 4에 도시된 하나의 화소의 제조 방법을 순차적으로 도시한 개략적인 평면도들이다.
도 13a 내지 도 13n은 도 6에 도시된 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 14 내지 도 16은 도 5의 화소를 다른 실시예에 따라 나타낸 것으로, 표시 소자층의 일부 구성만을 포함한 하나의 화소의 개략적인 평면도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 것으로, 도 2에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이다.
도 18은 도 17의 Ⅳ ~ Ⅳ'선에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이고, 도 1b는 도 1a의 발광 소자의 단면도이고, 도 1c는 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이고, 도 1d는 도 1a의 발광 소자의 단면도이고, 도 1e는 본 발명의 또 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이고, 도 1f는 도 1e의 발광 소자의 단면도이고, 도 1g는 본 발명의 또 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이며, 도 1h는 도 1g의 발광 소자의 단면도이다.
편의를 위해, 원 기둥 형상의 발광 소자를 도시한 도 1a 내지 도 1f를 설명한 후, 코어-쉘(core-shell) 구조의 발광 소자를 도시한 도 1g 및 도 1h에 대해 설명한다. 본 발명의 일 실시예에 있어서, 발광 소자의 종류 및/또는 형상이 도 1a 내지 도 1h에 도시된 실시예들에 한정되지는 않는다.
우선, 도 1a 내지 도 1f를 참조하면, 본 발명의 일 실시예에 따른 발광 소자(LD)는 제1 도전성 반도체층(11)과, 제2 도전성 반도체층(13)과, 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 도전성 반도체층(11), 활성층(12), 및 제2 도전성 반도체층(13)이 순차적으로 적층된 발광 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 상기 발광 소자(LD)는 상기 연장 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전성 반도체층(11, 13) 중 어느 하나가 배치될 수 있고, 그의 타측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
발광 소자(LD)는 원 기둥 형상으로 제공될 수 있으나, 상기 발광 소자(LD)의 형상이 이에 한정되는 것은 아니다. 발광 소자(LD)는 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 가질 수 있다. 예컨대, 길이 방향으로의 발광 소자(LD)의 길이(L)는 그 직경(D, 또는 횡단면의 폭)보다 클 수 있다. 이러한 발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)의 직경(D)은 0.5㎛ 내지 500㎛ 정도일 수 있으며, 그 길이(L)는 1㎛ 내지 10㎛ 정도일 수 있다. 다만, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수도 있다.
제1 도전성 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전성 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전성 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다. 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double heterostructure)를 사용할 수 있다. 본 발명의 일 실시예에 있어서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 상기 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 도전성 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전성 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)의 길이(L) 방향을 따라 제2 도전성 반도체층(13)의 길이(혹은 폭)는 제1 도전성 반도체층(11)의 길이(혹은 폭)와 상이할 수 있다. 일 예로, 제2 도전성 반도체층(13)의 길이(혹은 폭)는 발광 소자(LD)의 길이(L) 방향을 따라 제1 도전성 반도체층(11)의 길이(혹은 폭)보다 작을 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 도 1a 내지 도 1f에 도시된 바와 같이 제1 도전성 반도체층(11)의 하부 면보다 제2 도전성 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다. 이러한 경우, 활성층(12)은 원 기둥 형상의 발광 소자(LD)에서 상단부에 인접하게 위치할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 도전성 반도체층(11), 활성층(12), 및 제2 도전성 반도체층(13) 외에도 도 1a, 도 1b, 도 1c, 및 도 1d에 도시된 바와 같이 제2 도전성 반도체층(13) 상부에 배치되는 하나의 전극층(15)을 더 포함할 수 있다. 실시예에 따라, 발광 소자(LD)는 하나의 전극층(15) 외에도 그 반대 편, 즉, 제1 도전성 반도체층(11)의 일 단에도 상기 하나의 전극층(15)과 동일한 재료 또는 다른 재료로 이루어져 오믹(Ohmic) 컨택을 위한 전극층이 별도로 구비될 수 있다. 일 예로, 발광 소자(LD)는 전극층(15) 외에도 도 1e 및 도 1f에 도시된 바와 같이 제1 도전성 반도체층(11)의 일단에 배치되는 하나의 다른 전극층(16)을 더 포함할 수 있다.
상술한 전극층들(15, 16)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되는 것은 아니다. 전극층들(15, 16)은 금속 또는 금속 산화물을 포함할 수 있으며, 예를 들어, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다.
전극층들(15, 16) 각각에 포함된 물질은 서로 동일하거나 상이할 수 있다. 전극층들(15, 16)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성된 광은 전극층들(15, 16)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 절연 피막(14)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연 피막(14)은 생략될 수도 있으며, 제1 도전성 반도체층(11), 활성층(12), 및 제2 도전성 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
절연 피막(14)은 활성층(12)이 제1 도전성 반도체층(11) 및 제2 도전성 반도체층(13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연 피막(14)은 발광 소자들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 도전성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연 피막(14)의 구비 여부가 한정되지는 않는다.
절연 피막(14)은, 도 1a 및 도 1b에 도시된 바와 같이, 제1 도전성 반도체층(11), 활성층(12), 제2 도전성 반도체층(13), 및 전극층(15)을 포함한 발광 적층체의 외주면을 전체적으로 둘러싸는 형태로 제공될 수 있다. 설명의 편의를 위해, 도 1a에서는 절연 피막(14)의 일부를 삭제한 모습을 도시한 것으로서 발광 적층체의 외주면이 모두 상기 절연 피막(14)에 둘러싸일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 절연 피막(14)은 도 1c 및 도 1d에 도시된 바와 같이 발광 소자(LD)의 양 단부 중 하나의 단부를 제외한 부분에 제공될 수 있다. 일 예로, 절연 피막(14)은 발광 소자(LD)의 제2 도전성 반도체층(13)의 일단 측에 배치된 하나의 전극층(15)만을 노출하고, 상기 하나의 전극층(15)을 제외한 나머지 구성들의 측면을 전체적으로 둘러쌀 수 있다. 다만, 절연 피막(14)은 적어도 발광 소자(LD)의 양 단부를 노출하며, 일 예로 제2 도전성 반도체층(13)의 일단 측에 배치된 하나의 전극층(15)과 더불어, 제1 도전성 반도체층(11)의 일 단부를 노출할 수 있다.
또한, 실시예에 따라, 도 1e 및 도 1f에 도시된 바와 같이 발광 소자(LD)의 양 단부에 전극층들(15, 16)이 배치될 경우, 절연 피막(14)은 전극층들(15, 16) 각각의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연 피막(14)이 제공되지 않을 수도 있다.
본 발명의 일 실시예에 따르면, 절연 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연 피막(14)이 발광 소자(LD)에 제공되면, 활성층(12)이 도시되지 않은 제1 전극 및/또는 제2 전극과 단락되는 것을 방지할 수 있다. 또한, 절연 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연 피막(14)은 발광 소자들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 발광 영역 내에 복수 개의 발광 소자들(LD)을 배치하는 경우, 상기 발광 소자들(LD)은 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
다음으로, 도 1g 및 도 1h를 참조하여 코어-쉘(core-shell) 구조의 발광 소자(LD)에 대해 설명한다. 코어-쉘 구조의 발광 소자(LD)에 대해 설명함에 있어, 상술한 일 실시예와 상이한 점을 중심으로 설명하며, 상기 코어-쉘 구조의 발광 소자(LD)에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 상술한 일 실시예와 유사 및/또는 동일한 구성 요소에 대해서는 동일한 번호를 부여한다.
도 1g 및 도 1h를 참조하면, 본 발명의 일 실시예에 따른 발광 소자(LD)는, 제1 도전성 반도체층(11) 및 제2 도전성 반도체층(13)과, 상기 제1 및 제2 도전성 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 실시예에 따라, 발광 소자(LD)는 중앙에 위치한 제1 도전성 반도체층(11), 상기 제1 도전성 반도체층(11)의 적어도 일측을 둘러싸는 활성층(12), 상기 활성층(12)의 적어도 일측을 둘러싸는 제2 도전성 반도체층(13), 및 상기 제2 도전성 반도체층(13)의 적어도 일측을 둘러싸는 전극층(15)을 구비하는 코어-쉘 구조의 발광 패턴(10)을 포함할 수 있다.
발광 소자(LD)는 일 방향으로 연장된 다각 뿔 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자(LD)는 육각 뿔 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일 단부(혹은 하 단부)와 타 단부(혹은 상 단부)를 가질 수 있다. 실시예에 따라, 발광 소자(LD)의 일 단부(혹은 하 단부)에는 제1 및 제2 도전성 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타 단부(혹은 상 단부)에는 상기 제1 및 제2 도전성 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 직경 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(혹은 적용 조건)에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수도 있다.
본 발명의 일 실시예에 있어서, 제1 도전성 반도체층(11)은 발광 소자(LD)의 코어(core), 즉, 중심(혹은 가운데)에 위치할 수 있다. 발광 소자(LD)는 제1 도전성 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 도전성 반도체층(11)이 육각 뿔 형상을 갖는 경우, 발광 소자(LD) 및 발광 패턴(10)도 육각 뿔 형상을 가질 수 있다.
활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 도전성 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 구체적으로, 활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 도전성 반도체층(11)의 양측 단부 중 하측에 배치된 타측 단부를 제외한 나머지 영역을 둘러싸는 형태로 제공 및/또는 형성될 수 있다.
제2 도전성 반도체층(13)은 발광 소자(LD)의 길이(L) 방향에서 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성되며, 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 제2 도전성 반도체층(13)의 적어도 일측을 둘러싸는 전극층(15)을 포함한다. 전극층(15)은 제2 도전성 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되는 것은 아니다.
상술한 바와 같이, 발광 소자(LD)는 양 단부가 돌출된 형상을 갖는 육각 뿔 형태로 구성될 수 있으며, 그 중심에 제공된 제1 도전성 반도체층(11), 상기 제1 도전성 반도체층(11)을 둘러싸는 활성층(12), 상기 활성층(12)을 둘러싸는 제2 도전성 반도체층(13), 및 상기 제2 도전성 반도체층(13)을 둘러싸는 전극층(15)을 포함하는 코어-쉘 구조의 발광 패턴(10)으로 구현될 수 있다. 육각 뿔 형상을 갖는 발광 소자(LD)의 일 단부(혹은 하단부)에는 제1 도전성 반도체층(11)이 배치되고, 상기 발광 소자(LD)의 타 단부(혹은 상단부)에는 전극층(15)이 배치될 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 코어-쉘 구조의 발광 패턴(10)의 외주면에 제공된 절연 피막(14)을 더 포함할 수 있다. 절연 피막(14)은 투명한 절연 물질을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1a 내지 도 1h에 도시된 발광 소자들 중 어느 하나의 발광 소자를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 2에 있어서, 편의를 위하여 영상이 표시되는 표시 영역을 중심으로 표시 장치의 구조를 간략하게 도시하였다. 다만, 실시예에 따라서 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부) 및/또는 복수의 신호 배선들이 상기 표시 장치에 더 배치될 수도 있다.
도 1a 내지 도 1h, 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(LD)를 포함하는 복수의 화소들(PXL), 기판(SUB) 상에 제공되며 화소들(PXL)을 구동하는 구동부(미도시), 및 화소들(PXL)과 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형 표시 장치와 액티브 매트릭스형 표시 장치로 분류될 수 있다. 일 예로, 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소들(PXL) 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
최근 해상도, 콘트라스트, 동작 속도의 관점에서 각 화소(PXL)마다 선택하여 점등하는 액티브 매트릭스형 표시 장치가 주류가 되고 있으나 본 발명이 이에 한정되는 것은 아니며 화소(PXL) 그룹별로 점등이 수행되는 패시브 매트릭스형 표시 장치 또한 발광 소자(LD)를 구동하기 위한 구성 요소들(일 예로, 제1 및 제2 전극 등)을 사용할 수 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 장치의 중앙 영역에 배치되고, 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러싸도록 표시 장치의 가장 자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다.
표시 영역(DA)은 영상을 표시하는 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부, 및 상기 화소들(PXL)과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)의 둘레를 둘러쌀 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다.
기판(SUB)은 경성(rigid) 기판일 수 있다. 예를 들면, 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다.
또한, 기판(SUB)은 가요성(flexible) 기판일 수도 있다. 여기서, 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등을 포함할 수도 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 제공되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 제공될 수 있다. 일 예로, 기판(SUB)은, 각각의 화소(PXL)가 배치되는 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 주변에 배치되는 비표시 영역(NDA)을 포함할 수 있다.
화소들(PXL) 각각은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 화소들(PXL)은 스트라이프 또는 펜타일 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 본 발명이 이에 한정되지는 않는다.
각 화소(PXL)는 대응되는 스캔 신호 및 데이터 신호에 의해 구동되는 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 마이크로 스케일 혹은 나노 스케일 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자들과 서로 병렬로 연결될 수 있으나, 이에 본 발명이 한정되는 것은 아니다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다.
각 화소(PXL)는 소정의 제어 신호(일 예로, 스캔 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 구동 전원 및 제2 구동 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 예를 들면, 각각의 화소(PXL)는 도 1a 내지 도 1g의 실시예들 각각에 도시된 발광 소자(LD), 일 예로, 각각 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 초소형의 발광 소자(LD)를 포함할 수 있다. 다만, 본 발명의 실시예에서 화소(PXL)의 광원으로 이용될 수 있는 발광 소자(LD)의 종류가 이에 한정되지는 않는다.
본 발명의 일 실시예에 있어서, 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 화소(PXL)에서 방출되는 광의 색상은 다양하게 변경될 수 있다.
구동부는 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 각 화소(PXL)의 구동을 제어할 수 있다. 도 2에서는 설명의 편의를 위하여 배선부를 생략하였다.
구동부는 스캔 라인을 통해 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부, 발광 제어 라인을 통해 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부, 및 데이터 라인을 통해 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부, 및 타이밍 제어부를 포함할 수 있다. 타이밍 제어부는 스캔 구동부, 발광 구동부, 및 데이터 구동부를 제어할 수 있다.
도 3a 내지 도 3c는 도 2에 도시된 화소들 중 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 다양한 실시예에 따라 나타낸 회로도들이다.
예를 들어, 도 3a 내지 도 3c는 능동형 표시 장치에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 서로 다른 실시예에 따라 도시하였다. 다만, 본 발명의 실시예가 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 종류가 이에 한정되지는 않는다.
도 3a 내지 도 3c에서는, 도 2에 도시된 화소들 각각에 포함된 구성 요소들뿐만 아니라 상기 구성 요소들이 제공되는 영역까지 포괄하여 화소(PXL)로 지칭한다. 실시예에 따라, 도 3a 내지 도 3c에 도시된 각각의 화소(PXL)는 도 2의 표시 장치에 구비된 화소들(PXL) 중 어느 하나일 수 있으며, 상기 화소들(PXL)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a 내지 도 3c를 참조하면, 하나의 화소(PXL, 이하 '화소'라 함)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(144)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2) 사이에 병렬로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(144) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 연결된 제1 전극(EL1, 혹은 "제1 정렬 전극")과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 전극(EL2, 혹은 "제2 정렬 전극")과, 상기 제1 및 제2 전극들(EL1, EL2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극(EL1)은 애노드 전극일 수 있고, 제2 전극(EL2)은 캐소드 전극일 수 있다.
본 발명의 일 실시예에 있어서, 발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은, 제1 전극(EL1)을 통해 제1 구동 전원(VDD)에 연결되는 일측 단부 및 제2 전극(EL2)을 통해 제2 구동 전원(VSS)에 연결된 타측 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전위의 전압이 각각 공급되는 제1 전극(EL1)과 제2 전극(EL2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 회로(144)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(144)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급된 구동 전류는 동일한 방향으로 연결된 발광 소자들(LD)에 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
한편, 도 3a 내지 도 3c에 있어서, 발광 소자들(LD)이 제1 및 제2 구동 전원(VDD, VSS)의 사이에 서로 동일한 방향으로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD)외에 적어도 하나의 비유효 광원을 더 포함할 수 있다. 일 예로, 발광 유닛(EMU)의 제1 및 제2 전극들(EL1, EL2)의 사이에는, 적어도 역방향 발광 소자(미도시)가 더 연결되어 있을 수 있다. 이러한 역방향 발광 소자는 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 전극들(EL1, EL2)의 사이에 병렬로 연결되되, 상기 발광 소자들(LD)과는 반대 방향으로 상기 제1 및 제2 전극들(EL1, EL2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자는, 제1 및 제2 전극들(EL1, EL2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(144)는 해당 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 상기 화소(PXL)의 화소 회로(144)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 실시예에 따라, 화소 회로(144)는 도 3a에 도시된 바와 같이 제1 및 제2 트랜지스터(T1, T2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 회로(144)의 구조가 도 3a에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(T1; 스위칭 트랜지스터)의 제1 단자는 데이터 라인(Dj)에 접속될 수 있고, 제2 단자는 제1 노드(N1)에 접속될 수 있다. 여기서, 제1 트랜지스터(T1)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 소스 전극이면 제2 단자는 드레인 전극일 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 스캔 라인(Si)에 접속될 수 있다.
이와 같은 제1 트랜지스터(T1)는, 스캔 라인(Si)으로부터 제1 트랜지스터(T1)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제2 트랜지스터(T2; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자는 발광 소자들(LD) 각각의 제1 전극(EL1)에 전기적으로 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 제1 노드(N1)의 전압에 대응하여 발광 소자들(LD)로 공급되는 구동 전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
도 3a에서는 데이터 신호를 화소(PXL) 내부로 전달하기 위한 제1 트랜지스터(T1)와, 상기 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 발광 소자들(LD)로 공급하기 위한 제2 트랜지스터(T2)를 포함한 화소 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 화소 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로(144)는 제2 트랜지스터(T2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)들의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 3a에서는 화소 회로(144)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소 회로(144)에 포함된 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
다음으로, 도 1a 내지 도 1h, 도 2, 및 도 3b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터들(T1, T2)은 N타입의 트랜지스터로 구현될 수 있다. 도 3b에 도시된 화소 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성 요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 3a의 화소 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
본 발명의 일 실시예에 있어서, 화소 회로(144)의 구성은 도 3a 및 도 3b에 도시된 실시예에 한정되지 않는다. 일 예로, 화소 회로(144)는 도 3c에 도시된 실시예와 같이 구성될 수도 있다.
화소 회로(144)는, 도 3c에 도시된 바와 같이, 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 연결될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치된 경우, 해당 화소(PXL)의 화소 회로(144)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 연결될 수 있다.
또한, 실시예에 따라, 화소 회로(144)는 적어도 하나의 다른 스캔 라인에 더 연결될 수도 있다. 예를 들어, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)는 i-1번째 스캔 라인(Si-1) 및/또는 i+1번째 스캔 라인(Si+1)에 더 연결될 수 있다. 또한, 실시예에 따라, 화소 회로(144)는 제1 및 제2 구동 전원(VDD, VSS) 외에도 제3의 전원에 더 연결될 수 있다. 예를 들어, 화소 회로(144)는 초기화 전원(Vint)에도 연결될 수 있다.
화소 회로(144)는 제1 내지 제7 트랜지스터들(T1 ~ T7)과, 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 일 전극, 일 예로, 소스 전극은 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 다른 일 전극, 일 예로, 드레인 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)들의 일측 단부에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이러한 제1 트랜지스터(T1)는, 제1 노드(N1)의 전압에 대응하여, 발광 소자(LD)들을 경유하여 제1 구동 전원(VDD)과 제2 구동 전원(VSS)의 사이에 흐르는 구동 전류를 제어한다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 화소(PXL)에 연결된 j번째 데이터 라인(Dj)과 제1 트랜지스터(T1)의 소스 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 화소(PXL)에 연결된 i번째 스캔 라인(Si)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 로우 전압)의 주사 신호가 공급될 때 턴-온되어 j번째 데이터 라인(Dj)을 제1 트랜지스터(T1)의 소스 전극에 전기적으로 연결할 수 있다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, j번째 데이터 라인(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1)를 전기적으로 연결할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)이 인가되는 초기화 전원 라인(IPL) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 스캔 라인, 일 예로 i-1번째 스캔 라인(Si-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 스캔 라인(Si-1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호의 최저 전압 이하의 전압을 가질 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 대응하는 발광 제어 라인, 일 예로 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 소자들(LD)의 일 단부 사이에 접속될 수 있다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 발광 소자들(LD)의 일 단부와 초기화 전원 라인(IPL) 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 스캔 라인들 중 어느 하나, 일 예로 i+1번째 스캔 라인(Si+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(Si+1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자들(LD)의 일 단부로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
한편, 도 3c에서는 화소 회로(144)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
또한, 도 3a 내지 도 3c에서는, 각각의 발광 유닛(EMU)을 구성하는 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 적어도 하나의 직렬 단을 포함하도록 구성될 수 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다.
본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 3a 내지 도 3c에 도시된 실시예들에 한정되지는 않으며, 해당 화소는 다양한 구조를 가질 수 있다. 또한, 본 발명의 다른 실시예에서, 각 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(144)는 생략되고, 발광 유닛(EMU)에 포함된 발광 소자들(LD)의 양 단부는, 각각 스캔 라인(Si-1, Si, Si+1), 데이터 라인(Dj), 제1 구동 전원(VDD)이 인가되는 제1 전원 라인(PL1), 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 4는 도 2에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이고, 도 5는 도 4에 도시된 하나의 화소에서 일부 구성만을 도시한 개략적인 평면도이고, 도 6은 도 4의 Ⅰ ~ Ⅰ'선에 따른 단면도이고, 도 7은 도 6에 도시된 제1 전극과 제2 전극 상에 각각 캡핑층이 배치되는 실시예를 도시한 것으로, 도 4의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이고, 도 8은 도 6에 도시된 제1 및 제2 컨택 전극이 동일한 층에 배치되는 실시예를 도시한 것으로, 도 4의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이고, 도 9는 도 4의 Ⅱ ~ Ⅱ'선에 따른 단면도이고, 도 10은 도 9에 도시된 격벽을 다른 형태에 따라 구현한 것으로, 도 4의 Ⅱ ~ Ⅱ'선에 대응되는 단면도이며, 도 11은 도 4의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
도 4 및 도 5에 있어서, 편의를 위하여 발광 소자들에 연결되는 트랜지스터 및 상기 트랜지스터에 연결된 신호 배선들의 도시를 생략하였다.
도 4 내지 도 11에서는 각각의 전극을 단일의 전극층으로, 각각의 절연층을 단일의 절연층으로만 도시하는 등 하나의 화소의 구조를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 본 발명의 일 실시예에 있어서, "동일한 층에 형성 및/또는 제공된다"함은 동일한 공정에서 형성됨을 의미할 수 있다.
도 1a 내지 도 11을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 배선부, 및 복수의 화소들(PXL)을 포함할 수 있다.
화소들(PXL) 각각은 기판(SUB) 상에 제공되며, 광을 방출하는 발광 영역(EMA)과 상기 발광 영역(EMA)의 주변에 위치하는 주변 영역을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 발광 영역(EMA)은 광이 방출되는 영역을 의미할 수 있고, 주변 영역은 상기 광이 방출되지 않는 영역을 의미할 수 있다. 화소들(PXL) 각각의 화소 영역은 해당 화소(PXL)의 발광 영역(EMA)과 그 주변 영역을 포함할 수 있다.
화소들(PXL) 각각의 화소 영역에는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)이 제공 및/또는 형성될 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 기판은 경성(Rigid) 기판 또는 연성(flexible) 기판일 수 있다.
기판(SUB)에 적용되는 물질은 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다.
화소들(PXL) 각각의 화소 회로층(PCL)은 기판(SUB) 상에 배치된 버퍼층(BFL)과, 상기 버퍼층(BFL) 상에 배치된 적어도 하나의 트랜지스터(T), 구동 전압 배선(DVL), 및 차폐 전극 라인(SDL)을 포함할 수 있다. 또한, 화소들(PXL) 각각의 화소 회로층(PCL)은 보호층(PSV)을 더 포함할 수 있다.
버퍼층(BFL)은 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)이 다중층으로 제공되는 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및/또는 공정 조건 등에 따라 생략될 수도 있다.
트랜지스터(T)는 제1 트랜지스터(T1, T) 및 제2 트랜지스터(T2, T)를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 트랜지스터(T1, T)는 해당 화소(PXL)의 발광 소자들(LD)에 전기적으로 연결되어 상기 발광 소자들(LD)을 구동하는 구동 트랜지스터일 수 있고, 제2 트랜지스터(T2, T)는 상기 제1 트랜지스터(T1, T)를 스위칭하는 스위칭 트랜지스터일 수 있다.
구동 트랜지스터(T1, T)와 스위칭 트랜지스터(T2, T) 각각은 반도체층(SCL), 게이트 전극(GE), 제1 단자(SE), 및 제2 단자(DE)를 포함할 수 있다. 제1 단자(SE)는 소스 전극 및 드레인 전극 중 어느 하나의 전극일 수 있으며, 제2 단자(DE)는 나머지 하나의 전극일 수 있다. 예를 들어, 제1 단자(SE)가 소스 전극일 경우 제2 단자(DE)는 드레인 전극일 수 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 반도체층(SCL)은 제1 단자(SE)에 접촉되는 제1 영역과 제2 단자(DE)에 접촉되는 제2 영역을 포함할 수 있다. 제1 영역과 제2 영역 사이의 영역은 채널 영역일 수 있다.
반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은 불순물이 도핑되지 않는 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 영역 및 제2 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고 반도체층(SCL) 상에 제공될 수 있다.
제1 단자(SE)와 제2 단자(DE) 각각은 제1 층간 절연층(ILD1)과 게이트 절연층(GI)을 관통하는 컨택 홀을 통해 반도체층(SCL)의 제1 영역 및 제2 영역에 접촉될 수 있다.
본 발명의 일 실시예에 있어서, 화소들(PXL) 각각의 화소 회로층(PCL)에 포함된 적어도 하나 이상의 트랜지스터(T)는 LTPS 박막 트랜지스터로 구성될 수 있으나, 이에 한정되는 것은 아니며, 실시예에 따라 산화물 반도체 박막 트랜지스터로 구성될 수도 있다. 추가적으로, 본 발명의 일 실시예에 있어서, 트랜지스터(T)가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터(T)는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수도 있다.
구동 전압 배선(DVL)은 제1 층간 절연층(ILD1) 상에 제공 및/또는 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 화소 회로층(PCL) 내에 포함된 절연층들 중 어느 하나의 절연층 상에 제공될 수 있다. 구동 전압 배선(DVL)에는 제2 구동 전원(도 3a의 VSS 참고)이 인가될 수 있다. 본 발명의 일 실시예에 있어서, 구동 전압 배선(DVL)은 도 3a 내지 도 3c 각각에서 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2)일 수 있다.
구동 전압 배선(DVL) 상에는 제2 층간 절연층(ILD2)이 제공 및/또는 형성될 수 있다. 제2 층간 절연층(ILD2)은 제1 트랜지스터(T1, T), 제2 트랜지스터(T2, T), 및 구동 전압 배선(DVL)을 커버할 수 있다. 제2 층간 절연층(ILD2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다.
제2 층간 절연층(ILD2) 상에는 차폐 전극 라인(SDL)이 제공 및/또는 형성될 수 있다. 차폐 전극 라인(SDL)은 제1 트랜지스터(T1, T) 및 제2 트랜지스터(T2, T) 등으로부터 유도되는 전계를 차단하여 상기 전계가 표시 소자층(DPL)에 구비된 발광 소자들(LD)의 정렬 및/또는 구동에 영향을 미치는 것을 방지할 수 있다.
보호층(PSV)은 차폐 전극 라인(SDL) 상에 제공 및/또는 형성되어 상기 차폐 전극 라인(SDL)을 커버할 수 있다. 보호층(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다. 여기서, 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다. 유기 절연막은 광을 투과시킬 수 있는 유기 절연 물질을 포함할 수 있다. 유기 절연막은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지enzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 제1 트랜지스터(T1, T)의 제2 단자(DE)의 일 영역은 제2 층간 절연층(ILD2) 및 보호층(PSV)을 순차적으로 관통하는 제1 컨택 홀(CH1)에 의해 노출될 수 있다. 또한, 구동 전압 배선(DVL)의 일 영역은 제2 층간 절연층(ILD2) 및 보호층(PSV)을 순차적으로 관통하는 제2 컨택 홀(CH2)에 의해 노출될 수 있다.
화소들(PXL) 각각의 표시 소자층(DPL)은 제1 및 제2 연결 배선들(CNL1, CNL2), 격벽(PW), 복수의 제1 전극들(EL1), 복수의 제2 전극들(EL2), 복수의 발광 소자들(LD), 적어도 하나의 서브 전극(PRT), 및 적어도 하나의 가지 전극(BRC)을 포함할 수 있다. 추가적으로, 화소들(PXL) 각각의 표시 소자층(DPL)은 제1 전극들(EL1) 각각에 직접 연결된 적어도 하나의 제1 컨택 전극(CNE1) 및 제2 전극들(EL2) 각각에 직접 연결된 적어도 하나의 제2 컨택 전극(CNE2)을 선택적으로 더 포함할 수 있다.
제1 연결 배선(CNL1)은 화소들(PXL) 각각의 화소 회로층(PCL) 상에 제공 및/또는 형성될 수 있다. 구체적으로, 제1 연결 배선(CNL1)은 화소들(PXL) 각각의 화소 회로층(PCL)의 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 제1 연결 배선(CNL1)은 화소들(PXL) 각각을 인접한 화소들(PXL)로부터 독립적으로(혹은 개별적으로) 구동하기 위해 해당 화소(PXL) 내에만 제공 및/또는 형성되며, 상기 인접한 화소들(PXL) 각각에 제공 및/또는 형성된 제1 연결 배선(CNL1)과 전기적 및/또는 물리적으로 분리될 수 있다.
본 발명의 일 실시예에 있어서, 제1 연결 배선(CNL1)은 화소들(PXL) 각각의 화소 회로층(PCL)의 보호층(PSV) 상에서 제1 방향(DR1, 일 예로 '행 방향')으로 연장될 수 있다. 제1 연결 배선(CNL1)은 적어도 하나의 서브 전극(PRT)과 전기적 및/또는 물리적으로 연결될 수 있다.
서브 전극(PRT)은 화소들(PXL) 각각의 화소 회로층(PCL)의 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 서브 전극(PRT)은 제1 방향(DR1)에 교차하는 제2 방향(DR2, 일 예로 '열 방향')으로 연장된 제1 서브 전극(PRT1), 제2 서브 전극(PRT2), 및 제3 서브 전극(PRT3)을 포함할 수 있다.
제1 내지 제3 서브 전극들(PRT1 ~ PRT3)은 동일한 평면, 일 예로, 화소들(PXL) 각각의 화소 회로층(PCL)의 보호층(PSV) 상에서 일정 간격 이격되게 배치될 수 있다. 본 발명의 일 실시예에 있어서, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)은 제1 연결 배선(CNL1)으로부터 제2 방향(DR2)을 따라 각 화소(PXL)의 발광 영역(EMA)으로 분기될 수 있다. 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)과 제1 연결 배선(CNL1)은 일체로 제공 및/또는 형성되어, 전기적 및/또는 물리적으로 서로 연결될 수 있다. 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)과 제1 연결 배선(CNL1)이 일체로 형성 및/또는 제공되는 경우, 상기 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각이 상기 제1 연결 배선(CNL1)의 일 영역이거나 상기 제1 연결 배선(CNL1)이 상기 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 중 어느 하나의 일 영역일 수 있다.
제1 내지 제3 서브 전극들(PRT1 ~ PRT3)은, 평면 상에서 볼 때, 제1 방향(DR1)을 따라 순차적으로 배치될 수 있다. 일 예로, 화소들(PXL) 각각의 발광 영역(EMA)에 배치된 제1 서브 전극(PRT1)에 제1 방향(DR1)으로 인접하게 제2 서브 전극(PRT2)이 배치되고, 상기 제2 서브 전극(PRT2)에 상기 제1 방향(DR1)으로 인접하게 제3 서브 전극(PRT3)이 배치될 수 있다.
제2 서브 전극(PRT2)은 보호층(PSV) 및 제2 층간 절연층(ILD2)을 순차적으로 관통하는 제1 컨택 홀(CH1)을 통해 화소들(PXL) 각각의 화소 회로층(PCL)의 제1 트랜지스터(T1, T)의 제2 단자(DE)에 전기적으로 연결될 수 있다. 이에 따라, 제1 트랜지스터(T1, T)에 인가된 신호(혹은 전압)가 해당 화소(PXL)의 제2 서브 전극(PRT2)으로 전달될 수 있다. 제2 서브 전극(PTR2)으로 전달된 신호(혹은 전압)는 제1 연결 배선(CNL1), 제1 및 제3 서브 전극들(PRT1, PRT3)로 전달될 수 있다.
상술한 실시예에서는, 제2 서브 전극(PRT2)이 제1 컨택 홀(CH1)에 대응되어 상기 제1 컨택 홀(CH1)을 통해 화소들(PXL) 각각의 화소 회로층(PCL)의 제1 트랜지스터(T1, T)에 전기적으로 연결되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 연결 배선(CNL1), 제1 및 제3 서브 전극들(PRT1, PTR3) 중 어느 하나가 제1 컨택 홀(CH1)에 대응되어 상기 제1 컨택 홀(CH1)을 통해 화소들(PXL) 각각의 화소 회로층(PCL)의 제1 트랜지스터(T1, T)에 전기적으로 연결될 수도 있다.
제2 연결 배선(CNL2)은 화소들(PXL) 각각의 화소 회로층(PCL)의 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 제2 연결 배선(CNL2)은 제1 연결 배선(CNL1)의 연장 방향과 평행하게 연장될 수 있다. 즉, 제2 연결 배선(CNL2)은 제1 방향(DR1)으로 연장될 수 있다. 제2 연결 배선(CNL2)은 인접한 화소들(PXL)에 공통으로 제공될 수 있다. 이로 인하여, 제1 방향(DR1)을 따라 동일한 화소 행에 배치된 복수의 화소들(PXL)은 제2 연결 배선(CNL2)에 공통으로 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제2 연결 배선(CNL2)은 각 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)이 정렬된 이후에 인접한 화소들(PXL) 사이에서 그 일부가 제거되어 상기 화소들(PXL) 각각을 인접한 화소(PXL)로부터 독립적으로 구동되게 할 수 있다.
제2 연결 배선(CNL2)은 보호층(PSV) 및 제2 층간 절연층(ILD2)을 순차적으로 관통하는 제2 컨택 홀(CH2)을 통해 화소들(PXL) 각각의 화소 회로층(PCL)의 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 제2 연결 배선(CNL2)이 구동 전압 배선(DVL)에 전기적으로 연결됨에 따라, 상기 구동 전압 배선(DVL)에 인가된 제2 구동 전원(VSS)이 동일한 화소 행에 배치된 화소들(PXL)에 공통으로 제공된 상기 제2 연결 배선(CNL2)으로 전달될 수 있다.
제2 연결 배선(CNL2)은 가지 전극(BRC)에 전기적 및/또는 물리적으로 연결될 수 있다.
가지 전극(BRC)은 화소들(PXL) 각각의 화소 회로층(PCL)의 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 가지 전극(BRC)은 제2 연결 배선(CNL2)으로부터 제2 방향(DR2)을 따라 화소들(PXL) 각각의 발광 영역(EMA)으로 분기된 제1 가지 전극(BRC1) 및 제2 가지 전극(BRC2)을 포함할 수 있다.
제1 가지 전극(BRC1)과 제2 가지 전극(BRC2)은 동일한 평면 상에서 일정 간격 이격되게 배치될 수 있다. 제1 및 제2 가지 전극들(BRC1, BRC2)과 제2 연결 배선(CNL2)은 일체로 제공 및/또는 형성되어, 전기적 및 또는 물리적으로 서로 연결될 수 있다. 제1 및 제2 가지 전극들(BRC1, BRC2)과 제2 연결 배선(CNL2)이 일체로 제공 및/또는 형성되는 경우, 상기 제1 및 제2 가지 전극들(BRC1, BRC2) 각각이 상기 제2 연결 배선(CNL2)의 일 영역일 수 있다. 이에 따라, 제2 연결 배선(CNL2)으로 전달되는 제2 구동 전원(VSS)이 제1 및 제2 가지 전극들(BRC1, BRC2) 각각으로 전달될 수 있다.
제1 및 제2 가지 전극들(BRC1, BRC2)은 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)과 일정 간격 이격되게 배치될 수 있다. 평면 상에서 볼 때, 제1 및 제2 가지 전극들(BRC1, BRC2)과 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)은 제1 방향(DR1)을 따라 교번하여 배치될 수 있다. 일 예로, 평면 상에서 볼 때, 제1 서브 전극(PRT1)과 제2 서브 전극(PRT2)은 제1 가지 전극(BRC1)을 사이에 두고(혹은 가운데에 두고) 이격되며, 상기 제2 서브 전극(PRT2)과 제3 서브 전극(PRT3)은 제2 가지 전극(BRC2)을 사이에 두고(혹은 가운데에 두고) 이격될 수 있다.
제1 연결 배선(CNL1), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제2 연결 배선(CNL2), 제1 및 제2 가지 전극들(BRC1, BRC2)은 동일한 층에 제공 및/또는 형성될 수 있다. 즉, 제1 연결 배선(CNL1), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제2 연결 배선(CNL2), 제1 및 제2 가지 전극들(BRC1, BRC2)은 동일한 물질을 포함하며 동일한 공정으로 형성될 수 있다.
제1 연결 배선(CNL1), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제2 연결 배선(CNL2), 제1 및 제2 가지 전극들(BRC1, BRC2)은 도전성 재료로 이루어질 수 있다. 도전성 재료로는 금속, 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다. 제1 연결 배선(CNL1), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제2 연결 배선(CNL2), 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 재료는 상술한 예들에 한정되는 것은 아니다.
제1 연결 배선(CNL1), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제2 연결 배선(CNL2), 제1 및 제2 가지 전극들(BRC1, BRC2) 상에는 제1 절연층(INS1)이 배치될 수 있다.
제1 절연층(INS1)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 제1 절연층(INS1)은 제1 연결 배선(CNL1), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제2 연결 배선(CNL2), 제1 및 제2 가지 전극들(BRC1, BRC2)을 보호할 수 있다.
제1 절연층(INS1)은 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 일 영역을 외부로 노출하는 복수 개의 제1 비아 홀들(VIA1) 및 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 일 영역을 외부로 노출하는 복수 개의 제2 비아 홀들(VIA2)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 제1 절연층(INS1)은, 단면 상에서 볼 때, 제1 및 제2 전극들(EL1, EL2)과의 중첩 여부에 따라 두께가 상이해질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 절연층(INS1)은 제1 및 제2 전극들(EL1, EL2)과의 중첩 여부에 상관없이 일정한 두께를 가질 수도 있다. 제1 및 제2 전극들(EL1, EL2)과의 중첩 여부에 따라 제1 절연층(INS1)의 두께가 상이해지는 실시예에 대한 상세한 설명은, 상기 제1 및 제2 전극들(EL1, EL2)과 연관지어 후술하기로 한다.
격벽(PW)은, 발광 소자들(LD)에서 방출되는 광이 표시 장치의 화상 표시 방향으로 더욱 진행되도록 제1 및 제2 전극들(EL1, EL2) 각각의 표면 프로파일을 변경하기 위해 상기 제1 및 제2 전극들(EL1, EL2) 각각을 지지하는 지지 부재 또는 절연 패턴일 수 있다.
격벽(PW)은 화소들(PXL) 각각의 발광 영역(EMA)의 제1 절연층(INS1) 상에 제공 및/또는 형성될 수 있다. 격벽(PW)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 실시예에 따라, 격벽(PW)은 단일층의 유기 절연막 및/또는 단일층의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 예로, 격벽(PW)은 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중층으로 구성될 수도 있다.
격벽(PW)은, 제1 절연층(INS1)의 일면으로부터 상부로 향할수록 폭이 좁아지는 사다리꼴 형상의 단면을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 격벽(PW)은 도 10에 도시된 바와 같이, 제1 절연층(INS1)의 일면으로부터 상부로 향할수록 폭이 좁아지는 반타원 형상, 반원 형상 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 격벽(PW)의 형상은 상술한 실시예들에 한정되는 것은 아니며 발광 소자들(LD) 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 인접한 격벽들(PW)은 보호층(PSV) 상의 동일한 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다.
본 발명의 일 실시예에 있어서, 격벽(PW)은 제1 절연층(INS1)의 제1 및 제2 비아 홀들(VIA1, VIA2)과 대응되지 않도록(혹은 중첩되지 않도록) 상기 제1 절연층(INS1) 상에 제공 및/또는 형성될 수 있다.
화소들(PXL) 각각의 표시 소자층(DPL)은, 각 화소(PXL)의 발광 영역(EMA)을 둘러싸도록 해당 화소(PXL)의 주변 영역(일 예로, 발광 소자들(LD)이 정렬되지 않는 비발광 영역)에 배치된 뱅크(미도시)를 더 포함할 수 있다. 뱅크는 화소들(PXL) 각각의 발광 영역(EMA)을 정의(혹은 구획)하는 구조물로서, 일 예로, 화소 정의막일 수 있다. 이러한 뱅크는 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 인접한 화소들(PXL) 사이에서 광(혹은 빛)이 새는 불량을 방지할 수 있다.
실시예에 따라, 화소들(PXL) 각각에서 방출되는 광의 효율을 더욱 향상시키기 위해 뱅크 상에는 반사 물질층이 형성될 수 있다. 뱅크는 격벽(PW)과 상이한 층에 형성 및/또는 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 상기 뱅크는 상기 격벽(PW)과 동일한 층에 형성 및/또는 제공될 수도 있다.
제1 및 제2 전극들(EL1, EL2) 각각은 화소들(PXL) 각각의 발광 영역(EMA) 내에서 격벽(PW) 및 제1 절연층(INS1) 상에 제공 및/또는 형성될 수 있다. 제1 전극들(EL1)과 제2 전극들(EL2)은 동일한 평면 상에 제공되며 일정 간격 이격될 수 있다. 평면 상에서 볼 때, 제1 전극들(EL1) 중 하나의 제1 전극(EL1)과 제2 전극들(EL2) 중 하나의 제2 전극(EL2)은 동일한 행에 위치할 수 있다. 또한, 평면 상에서 볼 때, 화소들(PXL) 각각의 발광 영역(EMA)에서 하나의 행을 기준으로 제1 전극들(EL1)과 제2 전극들(EL2)은 제1 방향(DR1)을 따라 교번하여 배치될 수 있다.
제1 전극들(EL1)은 제2 방향(DR2)을 따라 배치될 수 있다. 제1 전극들(EL1) 각각은 제2 방향(DR2)으로 인접한 제1 전극(EL1)과 이격될 수 있다. 즉, 제1 전극들(EL1) 각각은 제2 방향(DR2)으로 인접한 제1 전극(EL1)과 전기적 및/또는 물리적으로 분리될 수 있다. 제1 전극들(EL1) 각각은 그 하부에 배치된 격벽(PW)의 형상에 대응되는 표면 프로파일을 가질 수 있다. 일 예로, 격벽(PW)이, 단면 상에서 볼 때, 제1 절연층(INS1)의 일면으로부터 그 상부로 향할수록 폭이 좁아지는 돌출된 형상을 가지므로, 상기 격벽(PW) 상부에 배치된 제1 전극들(EL1) 각각은 상기 돌출된 형상에 대응되는 표면 프로파일을 가질 수 있다.
제1 전극들(EL1) 각각은 대응하는 격벽(PW) 및 대응하는 제1 비아 홀(VIA1)을 완전히 커버하도록 충분히 넓은(혹은 큰) 면적을 가질 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극들(EL1) 각각은 평면 상에서 볼 때 사각 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 상기 제1 전극들(EL1)은 다양한 형상으로 변경될 수도 있다.
본 발명의 일 실시예에 있어서, 제1 전극들(EL1)은 서브 전극(PRT) 상에 배치되어 상기 서브 전극(PRT)과 중첩될 수 있다. 일 예로, 제1 전극들(EL1) 중 일부는 제1 서브 전극(PRT1) 상에 배치되어 상기 제1 서브 전극(PRT1)과 중첩되고, 상기 제1 전극들(EL1) 중 다른 일부는 제2 서브 전극(PRT2) 상에 배치되어 상기 제2 서브 전극(PRT2)과 중첩되며, 상기 제1 전극들(EL1) 중 나머지는 제3 서브 전극(PRT3) 상에 배치되어 상기 제3 서브 전극(PRT3)과 중첩될 수 있다. 이하의 실시예에 있어서, 제1 서브 전극(PRT1) 상에 배치되는 제1 전극들(EL1)을 제1-1 전극들(EL1)로 지칭하고, 제2 서브 전극(PRT2) 상에 배치되는 제1 전극들(EL1)을 제1-2 전극들(EL1)로 지칭하며, 제3 서브 전극(PRT3) 상에 배치되는 제1 전극들(EL1)을 제1-3 전극들(EL1)로 지칭한다.
제1-1 전극들(EL1)은, 평면 상에서 볼 때, 제1 서브 전극(PRT1)의 연장 방향을 따라 그 상부에 배치되어 상기 제1 서브 전극(PRT1)과 중첩될 수 있다. 제1-1 전극들(EL1)은, 단면 상에서 볼 때, 제1 절연층(INS1) 및 격벽(PW)을 사이에 두고 제1 서브 전극(PRT1) 상에 배치될 수 있다. 제1-1 전극들(EL1) 각각은 제1 절연층(INS1)을 관통하는 제1 비아 홀(VIA1)을 통해 그 하부에 위치한 제1 서브 전극(PRT1)과 전기적 및/또는 물리적으로 연결될 수 있다. 이에 따라, 제1 서브 전극(PRT1)으로 인가되는 신호(혹은 전압)가 제1-1 전극들(EL1)로 전달될 수 있다.
제1-2 전극들(EL1)은, 평면 상에서 볼 때, 제2 서브 전극(PRT2)의 연장 방향을 따라 그 상부에 배치되어 상기 제2 서브 전극(PRT2)과 중첩될 수 있다. 제1-2 전극들(EL1)은, 단면 상에서 볼 때, 제1 절연층(INS1) 및 격벽(PW)을 사이에 두고 제2 서브 전극(PRT2) 상에 배치될 수 있다. 제1-2 전극들(EL1) 각각은 제1 절연층(INS1)을 관통하는 제1 비아 홀(VIA1)을 통해 그 하부에 위치한 제2 서브 전극(PRT2)과 전기적 및/또는 물리적으로 연결될 수 있다. 이에 따라, 제2 서브 전극(PRT2)으로 인가되는 신호(혹은 전압)가 제1-2 전극들(EL1)로 전달될 수 있다.
제1-3 전극들(EL1)은, 평면 상에서 볼 때, 제3 서브 전극(PRT3)의 연장 방향을 따라 그 상부에 배치되어 상기 제3 서브 전극(PRT3)과 중첩될 수 있다. 제1-3 전극들(EL1)은, 단면 상에서 볼 때, 제1 절연층(INS1)을 사이에 두고 제3 서브 전극(PRT3) 상에 배치될 수 있다. 제1-3 전극들(EL1) 각각은 제1 절연층(INS1)을 관통하는 제1 비아 홀(VIA1)을 통해 그 하부에 위치한 제3 서브 전극(PRT3)과 전기적 및/또는 물리적으로 연결될 수 있다. 이에 따라, 제3 서브 전극(PRT3)으로 인가되는 신호(혹은 전압)가 제1-3 전극들(EL1)로 전달될 수 있다.
상술한 바와 같이, 제1 전극들(EL1) 각각은 제1 절연층(INS1)의 제1 비아 홀들(VIA1) 중 대응하는 하나의 제1 비아 홀(VIA1)을 통해 해당 서브 전극(PRT)과 전기적 및/또는 물리적으로 연결될 수 있다. 상술한 실시예에서는, 제1 전극들(EL1) 각각이 하나의 제1 비아 홀(VIA1)을 통해 해당 서브 전극(PRT)과 전기적 및/또는 물리적으로 연결되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 전극들(EL1) 각각은 적어도 하나 이상의 제1 비아 홀(VIA1)을 통해 해당 서브 전극(PRT)과 전기적 및/또는 물리적으로 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각은 제1 전극들(EL1) 각각과 중첩되는 제1 영역(A)과 상기 제1 영역(A)을 제외한 제2 영역(B)으로 구분될 수 있다. 여기서, 제2 영역(B)은 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각이 제1 전극들(EL1)과 중첩되지 않는 부분을 의미할 수 있다.
제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 제1 영역(A)에 대응되는 제1 절연층(INS1)의 두께(d1)는 상기 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 제2 영역(B)에 대응되는 제1 절연층(INS1)의 두께(d2)와 상이할 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 제1 영역(A)에 대응되는 제1 절연층(INS1)의 두께(d1)는 상기 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 제2 영역(B)에 대응되는 제1 절연층(INS1)의 두께(d2)보다 얇을 수 있다. 즉, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 제2 영역(B)에 대응되는 제1 절연층(INS1)이 상기 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 제1 영역(B)에 대응되는 제1 절연층(INS1)보다 두꺼운 두께를 갖도록 설계될 수 있다.
제2 전극들(EL2)은 제2 방향(DR2)을 따라 배치될 수 있다. 제2 전극들(EL2) 각각은 제2 방향(DR2)으로 인접한 제2 전극(EL2)과 이격될 수 있다. 즉, 제2 전극들(EL2) 각각은 제2 방향(DR2)으로 인접한 제2 전극(EL2)과 전기적 및/또는 물리적으로 분리될 수 있다. 제2 전극들(EL2) 각각은 그 하부에 배치된 격벽(PW)의 형상에 대응되는 표면 프로파일을 가질 수 있다. 일 예로, 격벽(PW)이, 단면 상에서 볼 때, 제1 절연층(INS1)의 일면으로부터 그 상부로 향할수록 폭이 좁아지는 돌출된 형상을 가지므로, 상기 격벽(PW) 상에 배치된 제2 전극들(EL2) 각각은 상기 돌출된 형상에 대응되는 표면 프로파일을 가질 수 있다.
제2 전극들(EL2) 각각은 대응하는 격벽(PW) 및 대응하는 제2 비아 홀(VIA2)을 완전히 커버하도록 충분히 넓은(혹은 큰) 면적을 가질 수 있다. 본 발명의 일 실시예에 있어서, 제2 전극들(EL2) 각각은 평면 상에서 볼 때 사각 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 상기 제2 전극들(EL2)은 다양한 형상으로 변경될 수도 있다. 또한, 제2 전극들(EL2)은 제1 전극들(EL2)과 동일한 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 상기 제2 전극들(EL2)은 상기 제1 전극들(EL1)과 상이한 형상을 가질 수도 있다. 또한, 제2 전극들(EL2)은 제1 전극들(EL1)과 동일한 크기(혹은 면적)를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 상기 제1 전극들(EL1)과 상이한 크기(혹은 면적)를 가질 수도 있다.
본 발명의 일 실시예에 있어서, 제2 전극들(EL2)은 가지 전극(BRC) 상에 배치되어 상기 가지 전극(BRC)과 중첩될 수 있다. 일 예로, 제2 전극들(EL2) 중 일부는 제1 가지 전극(BRC1) 상에 배치되어 상기 제1 가지 전극(BRC1)과 중첩되고, 상기 제2 전극들(EL2) 중 나머지는 제2 가지 전극(BRC2) 상에 배치되어 상기 제2 가지 전극(BRC2)과 중첩될 수 있다. 이하의 실시예에 있어서, 제1 가지 전극(BRC1) 상에 배치되는 제2 전극들(EL2)을 제2-1 전극들(EL2)로 지칭하고 제2 가지 전극(BRC2) 상에 배치되는 제2 전극들(EL2)을 제2-2 전극들(EL2)로 지칭한다.
제2-1 전극들(EL2)은, 평면 상에서 볼 때, 제1 가지 전극(BRC1)의 연장 방향을 따라 그 상부에 배치되어 상기 제1 가지 전극(BRC1)과 중첩될 수 있다. 제2-1 전극들(EL2)은, 단면 상에서 볼 때, 제1 절연층(INS1)을 사이에 두고 제1 가지 전극(BRC1) 상에 배치될 수 있다. 제2-1 전극들(EL2) 각각은 제1 절연층(INS1)을 관통하는 제2 비아 홀(VIA2)을 통해 그 하부에 위치한 제1 가지 전극(BRC1)과 전기적 및/또는 물리적으로 연결될 수 있다. 이에 따라, 제1 가지 전극(BRC1)으로 인가된 제2 구동 전원(VSS)이 제2-1 전극들(EL2)로 전달될 수 있다.
제2-2 전극들(EL2)은, 평면 상에서 볼 때, 제2 가지 전극(BRC2)의 연장 방향을 따라 그 상부에 배치되어 상기 제2 가지 전극(BRC2)과 중첩될 수 있다. 제2-2 전극들(EL2)은, 단면 상에서 볼 때, 제1 절연층(INS1)을 사이에 두고 제2 가지 전극(BRC2) 상에 배치될 수 있다. 제2-2 전극들(EL2) 각각은 제1 절연층(INS1)을 관통하는 제2 비아 홀(VIA2)을 통해 그 하부에 위치한 제2 가지 전극(BRC2)과 전기적 및/또는 물리적으로 연결될 수 있다. 이에 따라, 제2 가지 전극(BRC2)으로 인가된 제2 구동 전원(VSS)이 제2-2 전극들(EL2)로 전달될 수 있다.
상술한 바와 같이, 제2 전극들(EL2) 각각은 제1 절연층(INS1)의 제2 비아 홀들(VIA2) 중 대응하는 하나의 제2 비아 홀(VIA2)을 통해 해당 가지 전극(BRC)과 전기적 및/또는 물리적으로 연결될 수 있다. 상술한 실시예에서는, 제2 전극들(EL2) 각각이 하나의 제2 비아 홀(VIA2)을 통해 해당 가지 전극(BRC)과 전기적 및/또는 물리적으로 연결되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 전극들(EL2) 각각은 적어도 하나 이상의 제2 비아 홀(VIA2)을 통해 해당 가지 전극(BRC)과 전기적 및/또는 물리적으로 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 제1 및 제2 가지 전극들(BRC1, BRC2) 각각은 제2 전극들(EL2) 각각과 중첩되는 제3 영역(C)과 상기 제3 영역(C)을 제외한 제4 영역(D)으로 구분될 수 있다. 여기서, 제4 영역(D)은 제1 및 제2 가지 전극들(BRC1, BRC2) 각각이 제2 전극들(EL2)과 중첩되지 않는 부분을 의미할 수 있다.
제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 제3 영역(C)에 대응되는 제1 절연층(INS1)의 두께(d1)는 상기 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 제4 영역(D)에 대응되는 제1 절연층(INS1)의 두께(d2)와 상이할 수 있다.
본 발명의 일 실시예에 있어서, 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 제3 영역(C)에 대응되는 제1 절연층(INS1)의 두께(d1)는 상기 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 제4 영역(D)에 대응되는 제1 절연층(INS1)의 두께(d2)보다 얇을 수 있다. 즉, 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 제4 영역(D)에 대응되는 제1 절연층(INS1)이 상기 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 제3 영역(C)에 대응되는 제1 절연층(INS1)보다 두꺼운 두께를 갖도록 설계될 수 있다. 이는, 제1 및 제2 가지 전극들(BRC1, BRC2)과 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 사이에 형성되는 전계의 세기를 약하게 하여 상기 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 제4 영역(D)과 상기 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 제2 영역(B) 사이의 영역에 발광 소자들(LD)이 정렬되는 것을 방지하기 위함이다. 즉, 제1 절연층(INS1)을 영역별로 상이한 두께를 갖도록 설계하는 것은, 화소들(PXL) 각각의 발광 영역(EMA)에서 발광 소자들(LD)을 목적하는 영역(일 예로, 제1 및 제2 전극들(EL1, EL2) 사이 영역)을 제외한 나머지 영역에 정렬되지 않도록 하기 위함이다.
상술한 실시예에서는, 제1 절연층(INS1)이 영역별로 상이한 두께를 갖는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 상기 제1 절연층(INS1)은 영역에 상관없이 일정한 두께를 가질 수도 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)과 제1 및 제2 가지 전극들(BRC1, BRC2)은 제1 및 제2 전극들(EL1, EL2)로 대응하는 정렬 전압을 전달하는 정렬 전압 인가 전극으로 기능할 수 있다. 제1 전극들(EL1) 및 제2 전극들(EL2)은 화소들(PXL) 각각의 발광 영역(EMA) 내에 발광 소자들(LD)을 정렬하기 위한 정렬 전극으로 기능할 수 있다.
화소들(PXL) 각각의 발광 영역(EMA)에 발광 소자들(LD)이 정렬되기 전, 제1 연결 배선(CNL1)을 통해 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)에는 제1 정렬 전압이 인가되고, 제2 연결 배선(CNL2)을 통해 제1 및 제2 가지 전극들(BRC1, BRC2)에는 제2 정렬 전압이 인가될 수 있다.
제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각에 제1 정렬 전압이 인가되는 경우, 제1 절연층(INS1)의 제1 비아 홀들(VIA1)을 통해 제1 전극들(EL1) 각각으로 상기 제1 정렬 전압이 인가될 수 있다. 또한, 제1 및 제2 가지 전극들(BRC1, BRC2) 각각에 제2 정렬 전압이 인가되는 경우, 제1 절연층(INS1)의 제2 비아 홀들(VIA1)을 통해 제2 전극들(EL2) 각각으로 상기 제2 정렬 전압이 인가될 수 있다. 제1 정렬 전압과 제2 정렬 전압은 서로 상이한 전압 레벨을 가질 수 있다. 예를 들어, 제1 정렬 전압은 그라운드 전압(GND)일 수 있으며, 제2 정렬 전압은 교류 전압일 수 있다.
제1 전극들(EL1)과 제2 전극들(EL2) 각각에 서로 상이한 전압 레벨을 갖는 소정의 정렬 전압이 인가됨에 따라 상기 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)과 상기 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2) 사이에 발광 소자들(LD)이 정렬될 수 있다.
화소들(PXL) 각각의 발광 영역(EMA)에 발광 소자들(LD)이 정렬된 후, 제1 전극들(EL1) 각각과 제2 전극들(EL2) 각각은 상기 발광 소자들(LD)을 구동하기 위한 구동 전극으로 기능할 수 있다.
제1 전극들(EL1) 각각과 제2 전극들(EL2) 각각은, 발광 소자들(LD) 각각의 양 단부(EP1, EP2)에서 방출되는 광을 표시 장치의 화상 표시 방향(일 예로, 정면 방향)으로 진행되게 하기 위하여 일정한 반사율을 갖는 재료로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극들(EL1) 및 제2 전극들(EL2)은 동일한 물질을 포함하며 동일한 공정으로 형성될 수 있다. 즉, 제1 및 제2 전극들(EL1, EL2)은 동일한 층에 제공될 수 있다.
제1 및 제2 전극들(EL1, EL2)은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다. 제1 및 제2 전극들(EL1, EL2)이 투명한 도전성 산화물과 도전성 고분자로 이루어진 경우, 발광 소자들(LD)에서 방출되는 광의 반사를 위해 불투명한 금속으로 이루어진 별개의 반사 도전층을 구비할 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각의 재료는 상술한 재료들에 한정되는 것은 아니다. 또한, 실시예에 따라, 제1 및 제2 전극들(EL1, EL2)은 제1 및 제2 연결 배선들(CNL1, CNL2)과 동일한 물질로 이루어질 수도 있다.
제1 및 제2 전극들(EL1, EL2) 각각은 단일층으로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 전극들(EL1, EL2)은 금속들, 합금들, 도전성 산화물들, 도전성 고분자들 중 둘 이상 물질이 적층된 다중층으로 형성될 수도 있다. 제1 및 제2 전극들(EL1, EL2) 각각은 발광 소자들(LD) 각각의 양 단부(EP1, EP2)로 신호(혹은 전압)를 전달할 때 신호 지연에 의한 왜곡을 최소화하기 위해 적어도 이중층 이상의 다중층으로 이루어질 수도 있다. 예를 들어, 제1 및 제2 전극들(EL1, EL2) 각각은 ITO/Ag/ITO의 순으로 순차적으로 적층된 다중층으로 이루어질 수도 있다.
상술한 바와 같이, 제1 및 제2 전극들(EL1, EL2) 각각은 그 하부에 배치된 격벽(PW)의 형상에 대응되는 표면 프로파일을 가지므로, 발광 소자들(LD) 각각의 양 단부(EP1, EP2)에서 방출된 광이 상기 제1 및 제2 전극들(EL1, EL2)에 의해 반사되어 표시 장치의 화상 표시 방향으로 더욱 진행될 수 있다. 이에 따라, 발광 소자들(LD) 각각에서 방출된 광의 효율이 더욱 향상될 수 있다.
본 발명의 일 실시예에 있어서, 격벽(PW), 제1 및 제2 전극들(EL1, EL2)은 발광 소자들(LD)에서 방출된 광을 원하는 방향으로 유도하여 표시 장치의 광 효율을 향상시키는 반사 부재로 기능할 수 있다. 즉, 격벽(PW), 제1 및 제2 전극들(EL1, EL2)은 발광 소자들(LD)에서 방출된 광을 표시 장치의 화상 표시 장치 방향으로 진행되게 하여 상기 발광 소자들(LD)의 출광 효율을 향상시키는 반사 부재로 기능할 수 있다.
제1 전극들(EL1)과 제2 전극들(EL2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극들(EL1)이 애노드 전극일 수 있고, 제2 전극들(EL2)이 캐소드 전극일 수 있다.
발광 소자들(LD) 각각은 무기 결정 구조의 재료를 이용한 초소형의, 예를 들면 나노 또는 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 발광 소자들(LD)은 화소들(PXL) 각각에서 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)과 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2) 사이에 정렬될 수 있다.
화소들(PXL) 각각의 발광 영역(EMA)에는 적어도 2개 내지 수십 개의 발광 소자들(LD)이 정렬될 수 있으나, 실시예에 따라, 각 화소(PXL)의 발광 영역(EMA)에 정렬되는 발광 소자들(LD)의 개수는 얼마든지 변경될 수 있다.
발광 소자들(LD) 각각은, 도 1a, 도 1c 및 도 1e에 도시된 바와 같이 식각 방식으로 제조된 원기둥 형상의 발광 소자(LD)를 포함하거나, 도 1g에 도시된 바와 같이 성장 방식으로 제조된 코어-쉘(core-shell) 구조의 발광 소자(LD)를 포함할 수 있다.
발광 소자들(LD) 각각이 원기둥 형상의 발광 소자(LD)인 경우, 각 발광 소자(LD)의 길이(L) 방향을 따라 제1 도전성 반도체층(11), 활성층(12), 제2 도전성 반도체층(13), 및 전극층(15)이 순차적으로 적층된 발광 적층체(혹은 적층 패턴)를 포함할 수 있다. 또한, 발광 소자들(LD) 각각이 코어-쉘 구조의 발광 소자(LD)인 경우, 각 발광 소자(LD)는 중앙에 위치한 제1 도전성 반도체층(11), 상기 제1 도전성 반도체층(11)의 적어도 일측을 둘러싸는 활성층(12), 상기 활성층(12)의 적어도 일측을 둘러싸는 제2 도전성 반도체층(13), 및 상기 제2 도전성 반도체층(13)의 적어도 일측을 둘러싸는 전극층(15)을 구비한 발광 패턴(10)을 포함할 수 있다.
발광 소자들(LD) 각각은 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다. 발광 소자들(LD) 각각의 제1 단부(EP1)에는 제1 도전성 반도체층(11) 및 제2 도전성 반도체층(13) 중 어느 하나가 배치될 수 있고, 그의 제2 단부(EP2)에는 상기 제1 도전성 반도체층(11) 및 상기 제2 도전성 반도체층(13) 중 나머지가 배치될 수 있다. 발광 소자들(LD) 각각은 컬러 광 또는 백색 광을 방출할 수 있다.
발광 소자들(LD)은 화소들(PXL) 각각의 발광 영역(EMA)에서 제1 전극들(EL1)과 제2 전극들(EL2) 사이에 형성된 전계에 의해 상기 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)과 상기 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2) 사이에 정렬될 수 있다.
구체적으로, 제1 전극들(EL1)과 제2 전극들(EL2) 사이에 전계가 형성된 상태에서 잉크젯 프린팅 방식 등을 이용하여 다수의 발광 소자들(LD)이 혼합된 유동성의 용매를 분사 및/또는 도포하여 상기 발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)으로 투입할 수 있다. 본 발명의 일 실시예에 있어서, 용매는 아세톤, 물, 알코올, 및 톨루엔 중 어느 하나 이상일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 용매는 상온 또는 열에 의해 기화될 수 있는 물질을 포함할 수 있다. 또한, 용매는 잉크 또는 페이스트의 형태일 수 있다. 발광 소자들(LD)을 분사 및/또는 도포하는 방식이 이에 한정되는 것은 아니며, 상기 발광 소자들(LD)을 분사 및/또는 도포하는 방식은 다양하게 변경될 수 있다. 용매는 발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)에 투입한 이후에 제거될 수 있다.
발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)에 투입할 경우, 제1 전극들(EL1)과 제2 전극들(EL2) 사이에 형성된 전계로 인해 상기 발광 소자들(LD)의 자가 정렬이 유도될 수 있다. 이에 따라, 제1 전극들(EL1)과 제2 전극들(EL2) 사이에 발광 소자들(LD)이 정렬될 수 있다. 즉, 발광 소자들(LD)은 목적하는 영역, 일 예로, 화소들(PXL) 각각의 발광 영역(EMA)에서 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)과 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2) 사이의 영역에만 정렬될 수 있다.
발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 어느 하나의 단부는 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)에 전기적으로 연결되고, 그의 나머지 단부는 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2)에 전기적으로 연결될 수 있다. 이에 따라, 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 어느 하나의 단부에는 제1 전극들(EL1)을 경유하여 화소들(PXL) 각각의 화소 회로층(PCL)의 제1 트랜지스터(T1, T)의 신호(혹은 전압)가 인가되고, 그의 나머지 단부에는 제2 전극들(EL2)을 경유하여 구동 전압 배선(DVL)의 제2 구동 전원(VSS)이 인가될 수 있다.
발광 소자들(LD)은 화소들(PXL) 각각의 유효 광원을 구성할 수 있다. 일 예로, 각각의 프레임 기간 동안 화소들(PXL) 각각에 구동 전류가 흐르게 되면, 각 화소(PXL)의 제1 및 제2 전극들(EL1, EL2)에 전기적으로 연결된 발광 소자들(LD)이 발광하면서 상기 구동 전류에 상응하는 휘도의 광을 방출할 수 있다.
상술한 발광 소자들(LD)은, 화소들(PXL) 각각의 발광 영역(EMA)에서 제2 절연층(INS2) 상에 정렬될 수 있다.
제2 절연층(INS2)은 화소들(PXL) 각각의 발광 영역(EMA)에서 제1 전극들(EL1)과 제2 전극들(EL2) 사이의 발광 소자들(LD) 각각의 하부에 형성 및/또는 제공될 수 있다. 제2 절연층(INS2)은 발광 소자들(LD) 각각과 제1 절연층(INS1) 사이의 공간을 메워 상기 발광 소자들(LD)을 안정적으로 지지하고, 상기 제1 절연층(INS1)으로부터 발광 소자들(LD)의 이탈을 방지할 수 있다.
또한, 화소들(PXL) 각각의 발광 영역(EMA)에서, 제2 절연층(INS2)은 제1 전극들(EL1) 각각의 일 영역을 노출하고 상기 일 영역을 제외한 나머지 영역을 커버하여 상기 제1 전극들(EL1) 각각의 나머지 영역을 보호할 수 있다. 또한, 제2 절연층(INS2)은 제2 전극들(EL2) 각각의 일 영역을 노출하고 상기 일 영역을 제외한 나머지 영역을 커버하여 상기 제2 전극들(EL2) 각각의 나머지 영역을 보호할 수 있다. 이에 더하여, 제2 절연층(INS2)은 화소들(PXL) 각각의 주변 영역에서 제1 절연층(INS1) 상에 각각 제공 및/또는 형성되어 상기 주변 영역에 배치되는 구성들, 일 예로, 제1 및 제2 연결 배선들(CNL1, CNL2)을 보호할 수 있다.
제2 절연층(INS2)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제2 절연층(INS2)은 화소들(PXL) 각각의 화소 회로층(PCL)으로부터 발광 소자들(LD)을 보호하는 데 유리한 무기 절연막으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 절연층(INS2)은 발광 소자들(LD)의 지지면을 평탄화시키는 데 유리한 유기 절연막으로 이루어질 수도 있다.
발광 소자들(LD) 상에는 각각 제3 절연층(INS3)이 제공 및/또는 형성될 수 있다. 제3 절연층(INS3)은 발광 소자들(LD) 상에 각각 제공 및/또는 형성되어 상기 발광 소자들(LD) 각각의 상면 일부를 커버하며 상기 발광 소자들(LD) 각각의 양 단부(EP1, EP2)를 외부로 노출할 수 있다. 제3 절연층(INS3)은 화소들(PXL) 각각의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제3 절연층(INS3)은 생략될 수도 있으며, 이러한 경우, 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 하나의 단부에 제1 컨택 전극(CNE1)이 직접 접촉되고 상기 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부에 제2 컨택 전극(CNE2)이 직접 접촉될 수도 있다. 이때, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 전기적으로 분리될 수 있다.
제3 절연층(INS3)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 제3 절연층(INS3)은 화소들(PXL) 각각의 발광 영역(EMA)에 정렬된 발광 소자들(LD) 각각을 고정시킬 수 있다. 본 발명의 일 실시예에 있어서, 제3 절연층(INS3)은 외부의 산소 및 수분 등으로부터 발광 소자들(LD) 각각의 활성층(12) 보호에 유리한 무기 절연막을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 발광 소자들(LD)이 적용되는 표시 장치의 설계 조건 등에 따라 제3 절연층(INS3)은 유기 재료를 포함한 유기 절연막을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 화소들(PXL) 각각의 발광 영역(EMA)에 발광 소자들(LD)의 정렬이 완료된 이후 상기 발광 소자들(LD) 상에 제3 절연층(INS3)을 형성함으로써, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 만일, 제3 절연층(INS3)의 형성 이전에 제2 절연층(INS2)과 발광 소자들(LD)의 사이에 빈 공간(혹은 틈)이 존재할 경우, 상기 빈 공간(혹은 틈)은 상기 제3 절연층(INS3)을 형성하는 과정에서 상기 제3 절연층(INS3)으로 채워질 수 있다. 이에 따라, 발광 소자들(LD)은 안정적으로 지지될 수 있다. 이때 제3 절연층(INS3)은 제2 절연층(INS2)과 발광 소자들(LD) 사이의 빈 공간(혹은 틈)을 채우는 데 유리한 유기 절연막으로 이루어질 수 있다.
본 발명의 일 실시예에 있어서는, 발광 소자들(LD) 상에 각각 제3 절연층(INS3)을 형성하여 각 발광 소자(LD)의 활성층(12)이 외부의 도전성 물질과 접촉되지 않게 할 수 있다. 제3 절연층(INS3)은 발광 소자들(LD) 각각의 상면 일부만을 커버하여 상기 발광 소자들(LD) 각각의 양 단부(EP1, EP2)를 외부로 노출할 수 있다.
본 발명의 일 실시예에 있어서, 화소들(PXL) 각각의 발광 영역(EMA)에 발광 소자들(LD)이 정렬된 이후에, 제2 및 제3 절연층(INS2, INS3)을 형성하는 공정에서 각각의 화소(PXL)와 상기 화소(PXL)에 인접한 화소(PXL) 사이에서 제1 연결 배선(CNL1)이 분리될 수 있다. 레이저 컷팅 방식 또는 식각 방식 등, 도전층의 일부를 제거하는 공지된 방식을 이용하여 동일한 행에 위치한 화소들(PXL)에 공통으로 제공된 제1 연결 배선(CNL1)의 일부를 인접한 화소들(PXL) 사이에서 제거함으로써, 각 화소(PXL)는 인접한 화소(PXL)로부터 개별적으로(혹은 독립적으로) 구동될 수 있다.
상술한 바와 같이, 화소들(PXL) 각각의 발광 영역(EMA) 내에 발광 소자들(LD)이 정렬된 이후에, 각 화소(PXL)의 제1 연결 배선(CNL1)은 해당 화소(PXL)의 화소 회로(144)에 전기적으로 연결되어 상기 화소 회로(144)를 경유한 제1 구동 전원(VDD)을 제1 전극들(EL1)로 전달하여 상기 발광 소자들(LD)을 구동할 수 있다.
화소들(PXL) 각각의 제1 전극들(EL1) 상에는 상기 제1 전극들(EL1) 각각과 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 어느 하나의 단부를 전기적 및/또는 물리적으로 안정되게 연결하는 제1 컨택 전극(CNE1)이 제공 및/또는 형성될 수 있다. 또한, 화소들(PXL) 각각의 제2 전극들(EL2) 상에는 상기 제2 전극들(EL2) 각각과 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부를 전기적 및/또는 물리적으로 안정되게 연결하는 제2 컨택 전극(CNE2)이 제공 및/또는 형성될 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2) 각각은 다양한 투명한 도전 물질로 구성될 수 있다. 일 예로, 제1 및 제2 컨택 전극들(CNE1, CNE2) 각각은 발광 소자들(LD) 각각으로부터 방출되어 대응하는 전극에 의해 표시 장치의 화상 표시 방향으로 반사된 광의 손실을 최소화하는 투명한 도전성 재료로 구성될 수 있다. 투명한 도전성 재료로는, 예를 들어, ITO, IZO, ITZO를 비롯한 다양한 투명한 도전 물질 중 적어도 하나를 포함하며, 소정의 투과도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2) 각각은, 제2 방향(DR2)을 따라 연장된 바(Bar) 형상을 가질 수 있다. 제1 컨택 전극(CNE1)은 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 어느 하나의 단부에 부분적으로 중첩되고, 제2 컨택 전극(CNE2)은 상기 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부에 부분적으로 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 상이한 층에 제공 및/또는 형성될 수 있다. 이러한 경우, 제1 컨택 전극(CNE1)은 제3 절연층(INS3) 상에 제공 및/또는 형성되고, 제4 절연층(INS4)에 의해 커버될 수 있다. 또한, 제2 컨택 전극(CNE2)은 제4 절연층(INS4) 상에 제공 및/또는 형성되고 제5 절연층(INS5)에 의해 커버될 수 있다. 제4 및 제5 절연층들(INS4, INS5) 각각은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막 중 어느 하나의 절연막으로 구성될 수 있다. 제5 절연층(INS5) 상에는 오버 코트층(OC)이 제공 및/또는 형성될 수 있다.
상술한 실시예에 있어서, 제1 및 제2 컨택 전극들(CNE1, CNE2)이 서로 상이한 층에 제공 및/또는 형성되는 경우를 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 도 8에 도시된 바와 같이 동일한 층에 제공 및/또는 형성될 수도 있다. 이러한 경우, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 제3 절연층(INS3) 상에서 일정 간격 이격되어 전기적 및/또는 물리적으로 분리되고, 제4 절연층(INS4)에 의해 커버될 수 있다. 제4 절연층(INS4) 상에는 오버 코트층(OC)이 제공 및/또는 형성될 수 있다. 여기서, 제4 절연층(INS4)은 제1 및 제2 컨택 전극들(CNE1, CNE2)이 서로 상이한 층에 제공 및/또는 형성되는 경우의 제5 절연층(INS5)에 대응될 수 있다.
오버 코트층(OC)은 그 하부에 배치된 격벽(PW), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제1 및 제2 가지 전극들(BRC1, BRC2), 제1 및 제2 전극들(EL1, EL2), 제1 및 제2 컨택 전극들(CNE1, CNE2) 등에 의해 발생된 단차를 완화시키며 발광 소자들(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다. 실시예에 따라, 오버 코트층(OC)은 표시 장치의 설계 조건 등을 고려하여 생략될 수 있다.
상술한 바와 같이, 발광 소자들(LD) 각각의 양 단부(EP1, EP2)에는 제1 전극들(EL1)과 제2 전극들(EL2)을 통해 소정의 전압이 인가되어 각 발광 소자(LD)의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자들(LD) 각각은 광을 방출할 수 있다. 발광 소자들(LD) 각각은 예를 들어, 400nm 내지 900nm 파장대의 광을 방출 할 수 있다.
실시예에 따라, 화소들(PXL) 각각의 발광 영역(EMA)에는, 도 7에 도시된 바와 같이, 캡핑층(CPL)이 제공 및/또는 형성될 수 있다.
캡핑층(CPL)은, 단면 상에서 볼 때, 제1 전극들(EL1) 각각과 제1 컨택 전극(CNE1) 사이 및 제2 전극들(EL2) 각각과 제2 컨택 전극(CNE2) 사이에 각각 배치될 수 있다.
캡핑층(CPL)은 표시 장치의 제조 공정 시 발생하는 불량 등으로 인해 대응하는 제1 및 제2 전극들(EL1, EL2)의 손상을 방지하며, 상기 대응하는 제1 및 제2 전극들(EL1, EL2)과 제1 절연층(INS1) 사이의 접착력을 더욱 강화시킬 수 있다. 캡핑층(CPL)은 발광 소자들(LD) 각각에서 출사되어 대응하는 제1 및 제2 전극들(EL1, EL2)에 의해 표시 장치의 화상 표시 방향으로 반사된 광의 손실을 최소화하기 위해 IZO(indium zinc oxide)와 같은 투명한 도전성 재료로 형성될 수 있다.
한편, 본 발명의 일 실시예에 있어서, 제1 전극들(EL1) 각각은 그 하부에 위치한 대응하는 서브 전극(PRT)을 충분히 커버하기 위해 상기 서브 전극(PRT)보다 일 방향, 일 예로, 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 갖도록 설계될 수 있다. 또한, 제2 전극들(EL2) 각각은 그 하부에 위치한 대응하는 가지 전극(BRC)을 충분히 커버하기 위해 상기 가지 전극(BRC)보다 일 방향, 일 예로, 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 갖도록 설계될 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각이 일 방향으로 넓은(혹은 큰) 폭을 갖는 경우, 화소들(PXL) 각각의 발광 영역(EMA)에서 동일한 행에 위치한 적어도 하나의 제1 전극(EL1)과 적어도 하나의 제2 전극(EL2) 사이의 간격(W1)이 좁아질 수 있다.
이때, 제1 및 제2 연결 배선들(CNL1, CNL2)을 통해 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)과 제1 및 제2 가지 전극들(BRC1, BRC2) 각각에 대응하는 정렬 전압이 인가되면, 제1 및 제2 전극들(EL1, EL2) 사이, 상기 제1 서브 전극(PRT1)과 상기 제1 가지 전극(BRC1) 사이, 상기 제1 가지 전극(BRC1)과 상기 제2 서브 전극(PRT2) 사이, 상기 제2 서브 전극(PRT2)과 상기 제2 가지 전극(BRC2) 사이, 및 상기 제2 가지 전극(BRC2) 및 상기 제3 서브 전극(PRT3) 사이에 각각 전계가 형성될 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1) 및 상기 적어도 하나의 제1 전극(EL1)과 동일한 행에 위치한 적어도 하나의 제2 전극(EL2) 사이에는 적어도 하나의 서브 전극(PRT)과 적어도 하나의 가지 전극(BRC) 사이에 형성된 전계보다 상대적으로 강한 세기의 전계가 형성될 수 있다. 이는, 동일한 행에 위치한 적어도 하나의 제1 전극(EL1)과 적어도 하나의 제2 전극(EL2) 사이의 간격(W1)이 적어도 하나의 서브 전극(PRT)과 적어도 하나의 가지 전극(BRC) 사이의 간격(W2)보다 상대적으로 좁기(혹은 작기) 때문이다.
또한, 적어도 하나의 서브 전극(PRT)과 적어도 하나의 가지 전극(BRC) 상에는 제1 절연층(INS1)과 제2 절연층(INS2)이 순차적으로 적층되는 반면, 제1 전극들(EL1)과 제2 전극들(EL2) 상에는 상기 제2 절연층(INS2)만이 제공되므로, 상기 제1 전극들(EL1)과 상기 제2 전극들(EL2) 사이에 상대적으로 강한 세기의 전계가 형성될 수 있다.
화소들(PXL) 각각의 발광 영역(EMA)에 발광 소자들(LD)을 투입할 경우, 상기 발광 소자들(LD)은 상대적으로 강한 세기의 전계가 형성된 적어도 하나의 제1 전극(EL1)과 적어도 하나의 제2 전극(EL2) 사이에 집중적으로 정렬될 수 있다. 즉, 발광 소자들(LD)은 화소들(PXL) 각각의 발광 영역(EMA)에서 상대적으로 강한 세기의 전계가 형성된 영역에만 집중적으로 정렬되고 상대적으로 약한 세기의 전계가 형성된 영역에는 정렬되지 않을 수 있다. 결국, 발광 소자들(LD)은 화소들(PXL) 각각의 발광 영역(EMA)에서 목적하는 영역, 일 예로, 제1 전극들(EL1)과 제2 전극들(EL2) 사이에만 집중적으로 정렬될 수 있다. 이로 인하여, 각 화소(PXL) 별로 발광 소자들(LD)의 정렬 분포가 균일해져서 상기 각 화소(PXL)의 발광 영역(EMA)에서 방출되는 광의 세기(혹은 양)은 실질적으로 동일하거나 유사해질 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치는 전(全) 영역에 걸쳐 균일한 출광 분포를 가질 수 있다.
또한, 화소들(PXL) 각각의 발광 영역(EMA)에서 발광 소자들(LD)이 목적하는 영역에만 집중적으로 정렬되므로, 상기 발광 소자들(LD)이 원하지 않는 영역에 정렬되는 비정상적인 정렬 불량이 방지될 수 있다.
이에 더하여, 발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)에서 목적하는 영역에만 집중적으로 정렬시킴으로써, 상기 발광 소자들(LD) 각각과 상기 발광 소자들(LD)에 전기적 및/또는 물리적으로 연결되는 전극들 간의 컨택 불량을 최소화할 수 있다.
도 12a 내지 도 12i는 도 4에 도시된 하나의 화소의 제조 방법을 순차적으로 도시한 개략적인 평면도들이며, 도 13a 내지 도 13n은 도 6에 도시된 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12a, 및 도 13a를 참조하면, 기판(SUB) 상에 화소들(PXL) 각각의 화소 회로층(PCL)을 형성한다. 화소들(PXL) 각각은 발광 영역(EMA) 및 상기 발광 영역(EMA)의 주변에 위치한 주변 영역을 포함할 수 있다.
화소 회로층(PCL)은 제1 트랜지스터(T1, T), 제2 트랜지스터(T2, T), 구동 전압 배선(DVL), 차폐 전극 라인(SDL), 및 보호층(PSV)을 포함할 수 있다.
제1 트랜지스터(T1, T)의 제2 단자(DE)의 일 영역은 보호층(PSV) 및 제2 층간 절연층(ILD2)을 관통하는 제1 컨택 홀(CH1)을 통해 외부로 노출될 수 있다. 또한, 구동 전압 배선(DVL)의 일 영역은 보호층(PSV) 및 제2 층간 절연층(ILD2)을 관통하는 제2 컨택 홀(CH2)을 통해 외부로 노출될 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12b, 도 13a, 및 도 13b를 참조하면, 화소들(PXL) 각각의 발광 영역(EMA) 내의 보호층(PSV) 상에 제1 및 제2 연결 배선들(CNL1, CNL2), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제1 및 제2 가지 전극들(BRC1, BRC2)을 형성한다.
제1 및 제2 연결 배선들(CNL1, CNL2) 각각은 동일한 행에 위치한 화소들(PXL)에 공통으로 제공될 수 있다. 즉, 동일한 행에 위치한 화소들(PXL)은 제1 및 제2 연결 배선들(CNL1, CNL2)에 공통으로 연결될 수 있다.
제1 내지 제3 서브 전극들(PRT1 ~ PRT3)은 제1 연결 배선(CNL1)과 일체로 제공되며, 상기 제1 연결 배선(CNL1)으로부터 제2 방향(DR2)을 따라 분기되어 화소들(PXL) 각각의 발광 영역(EMA)에 위치할 수 있다. 제2 서브 전극(PRT2)은 제1 컨택 홀(CH1)을 통해 화소들(PXL) 각각의 화소 회로층(PCL)의 제1 트랜지스터(T1, T)의 제2 단자(DE)에 전기적으로 연결될 수 있다.
제1 및 제2 가지 전극들(BRC1, BRC2)은 제2 연결 배선(CNL2)과 일체로 제공되며, 상기 제2 연결 배선(CNL2)으로부터 제2 방향(DR2)을 따라 분기되어 화소들(PXL) 각각의 발광 영역(EMA)에 위치할 수 있다. 제2 연결 배선(CNL2)은 제2 컨택 홀(CH2)을 통해 화소들(PXL) 각각의 화소 회로층(PCL)의 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다.
제1 내지 제3 서브 전극들(PRT1 ~ PRT3)과 제1 및 제2 가지 전극들(BRC1, BRC2)은 일정 간격 이격되게 배치되며, 전기적 및/또는 물리적으로 서로 분리될 수 있다. 평면 상에서 볼 때, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)과 제1 및 제2 가지 전극들(BRC1, BRC2)은 제1 방향(DR1)을 따라 교번하여 배치될 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12c, 도 13a 내지 도 13c를 참조하면, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제1 및 제2 가지 전극들(BRC1, BRC2), 제1 및 제2 연결 배선들(CNL1, CNL2)을 포함한 보호층(PSV) 상에 절연 물질층(미도시)을 증착한다. 연속하여, 절연 물질층 상부에 하프톤 마스크(미도시)를 배치한 후, 마스크 공정을 진행하여 상기 절연 물질층을 패터닝하여 복수 개의 제1 비아 홀들(VIA1) 및 복수 개의 제2 비아 홀들(VIA2)을 포함한 제1 절연층(INS1)을 형성한다.
제1 절연층(INS1)의 제1 비아 홀들(VIA1)은 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각의 일 영역을 노출하고, 상기 제1 절연층(INS1)의 제2 비아 홀들(VIA2)은 제1 및 제2 가지 전극들(BRC1, BRC2) 각각의 일 영역을 노출한다.
본 발명의 일 실시예에 있어서, 제1 절연층(INS1)은 영역별로 상이한 두께를 가질 수 있다. 일 예로, 후술할 공정에 의해 형성되는 제1 전극들(EL1)과 중첩되는 적어도 하나의 서브 전극(PRT)의 일 영역 상의 제1 절연층(INS1)은 상기 제1 전극들(EL1)과 중첩되지 않는 상기 서브 전극(PRT)의 나머지 영역 상의 제1 절연층(INS1)의 두께보다 상대적으로 얇은 두께를 가질 수 있다. 또한, 제1 전극들(EL1)과 동일한 공정으로 형성되는 제2 전극들(EL2)과 중첩되는 적어도 하나의 가지 전극(BRC)의 일 영역 상의 제1 절연층(INS1)은 상기 제2 전극들(EL2)과 중첩되지 않는 상기 가지 전극(BRC)의 나머지 영역 상의 제1 절연층(INS1)의 두께보다 상대적으로 얇은 두께를 가질 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12d, 도 13a 내지 도 13d를 참조하면, 제1 절연층(INS1) 상에 격벽(PW)을 형성한다. 격벽(PW)은 제1 절연층(INS1) 상에서 인접한 격벽(PW)과 일정 간격 이격될 수 있다. 격벽(PW)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
격벽(PW)은 평면 상에서 볼 때, 대응하는 서브 전극(PRT) 및 대응하는 가지 전극(BRC) 각각과 중첩된다. 또한, 격벽(PW)은 대응하는 서브 전극(PRT)의 일 영역을 노출하는 제1 비아 홀들(VIA1) 각각과 중첩되지 않고, 대응하는 가지 전극(BRC)의 일 영역을 노출하는 제2 비아 홀들(VIA2) 각각과 중첩되지 않는다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12e, 도 13a 내지 도 13e를 참조하면, 격벽(PW)을 포함한 제1 절연층(INS1) 상에 제1 전극들(EL1) 및 제2 전극들(EL2)을 형성한다.
제1 전극들(EL1) 각각은 제2 방향(DR2)을 따라 인접한 제1 전극(EL1)과 일정 간격 이격되게 배치될 수 있다. 또한, 제1 전극들(EL1) 각각은 제2 전극들(EL2)과 일정 간격 이격되게 배치될 수 있다. 본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)은 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2)과 동일한 행에 위치할 수 있다.
제1 전극들(EL1) 각각은 대응하는 격벽(PW) 상에 배치되고, 평면 상에서 볼 때, 상기 대응하는 격벽(PW)과 중첩될 수 있다. 또한, 제1 전극들(EL1) 각각은 대응하는 서브 전극(PRT) 상에 배치되어 상기 서브 전극(PRT)과 중첩될 수 있다. 제1 전극들(EL1) 각각은 대응하는 제1 비아 홀(VIA1)을 통해 그 하부에 배치된 서브 전극(PRT)과 전기적 및/또는 물리적으로 연결될 수 있다.
제2 전극들(EL2) 각각은 대응하는 격벽(PW) 상에 배치되고, 평면 상에서 볼 때, 상기 대응하는 격벽(PW)과 중첩될 수 있다. 또한, 제2 전극들(EL2) 각각은 대응하는 가지 전극(BRC) 상에 배치되어 상기 가지 전극(BRC)과 중첩될 수 있다. 제2 전극들(EL2) 각각은 대응하는 제2 비아 홀(VIA2)을 통해 그 하부에 배치된 가지 전극(BRC)과 전기적 및/또는 물리적으로 연결될 수 있다.
평면 상에서 볼 때, 제1 및 제2 전극들(EL1, EL2) 각각은 사각 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극들(EL1) 각각은 적어도 하나의 서브 전극(PRT)의 일 영역을 충분히 커버하기 위해 상기 서브 전극(PRT)보다 제1 방향(DR1, 일 예로 '행 방향')으로 넓은(혹은 큰) 폭을 갖도록 설계될 수 있다. 제2 전극들(EL2) 각각은 적어도 하나의 가지 전극(BRC)의 일 영역을 충분히 커버하기 위해 상기 가지 전극(BRC)보다 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 갖도록 설계될 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 13a 내지 도 13f를 참조하면, 제1 및 제2 전극들(EL1, EL2)을 포함한 제1 절연층(INS1) 전면에 제1 절연 물질층(INSM1)을 형성한다. 제1 절연 물질층(INSM1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12f, 도13a 내지 도 13g를 참조하면, 제1 및 제2 연결 배선들(CNL1, CNL2)을 통해 제1 전극들(EL1)과 제2 전극들(EL2) 각각에 대응하는 정렬 전압을 인가하여 상기 제1 및 제2 전극들(EL1, EL2) 사이에 전계를 형성한다.
제1 및 제2 연결 배선들(CNL1, CNL2)을 통해 제1 및 제2 전극들(EL1, EL2) 각각에 소정의 전압과 주기를 구비하는 교류 전원 또는 직류 전원을 수회 반복적으로 인가하는 경우, 상기 제1 및 제2 전극들(EL1, EL2) 사이에는 전계가 형성될 수 있다.
제1 및 제2 전극들(EL1, EL2) 사이에 전계가 형성된 상태에서 잉크젯 프린팅 방식 등을 이용하여 발광 소자들(LD)을 포함한 용매를 투입한다. 일 예로, 제1 절연층(INS1) 상에 노즐(미도시)을 배치하고, 상기 노즐을 통해 발광 소자들(LD)을 포함하는 용매를 분사하여 상기 발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)으로 투입할 수 있다. 발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)에 투입할 경우, 제1 및 제2 전극들(EL1, EL2) 사이에 형성된 상대적으로 강한 세기의 전계로 인해 상기 발광 소자들(LD)의 자가 정렬이 유도될 수 있다. 이에 따라, 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)과 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2) 사이에 발광 소자들(LD)이 정렬될 수 있다. 즉, 발광 소자들(LD)이 목적하는 영역, 일 예로, 화소들(PXL) 각각의 제1 및 제2 전극들(EL1, EL2) 사이에만 정렬될 수 있다. 발광 소자들(LD) 각각은 화소들(PXL) 각각의 발광 영역(EMA) 내에서 제1 절연 물질층(INSM1) 상에 정렬될 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12g, 도 13a 내지 도 13h를 참조하면, 화소들(PXL) 각각의 발광 영역(EMA) 내에 발광 소자들(LD)의 정렬 이후, 상기 화소들(PXL) 각각이 인접한 화소들(PXL)로부터 독립적으로 구동될 수 있도록 각 화소(PXL)와 상기 각 화소(PXL)에 인접한 화소들(PXL) 사이에서 제1 연결 배선(CNL1)을 분리한다.
제1 연결 배선(CNL1)의 분리 공정 이후, 제1 절연 물질층(INSM1)과 발광 소자들(LD) 상에 절연 물질층(미도시)을 도포한 후 마스크 공정을 통해 상기 절연 물질층을 패터닝하여 절연 물질 패턴(INSM2)을 형성한다. 절연 물질 패턴(INSM2)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
절연 물질 패턴(INSM2)은 제2 전극들(EL2) 상에 배치된 제1 절연 물질층(INSM1)을 커버할 수 있다. 또한, 절연 물질 패턴(INSM2)은 제1 전극들(EL1) 상에 배치된 제1 절연 물질층(INSM1) 및 제1 연결 배선(CNL1) 상에 배치된 제1 절연 물질층(INSM1) 각각을 외부로 노출한다. 이에 더하여, 절연 물질 패턴(INSM2)은 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 어느 하나의 단부를 외부로 노출할 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 13a 내지 도 13i를 참조하면, 절연 물질 패턴(INSM2) 상부에 마스크(미도시)를 배치한 후, 상기 마스크를 이용하여 외부로 노출된 제1 절연 물질층(INSM1)의 일부를 패터닝하여 제1 절연 물질 패턴(INSM1')을 형성한다.
제1 절연 물질 패턴(INSM1')은 제1 전극들(EL1)의 일 영역을 노출하며 상기 일 영역을 제외한 상기 제1 전극들(EL1)의 나머지 영역을 커버할 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12h, 도 13a 내지 도 13j를 참조하면, 외부로 노출된 제1 전극들(EL1)의 일 영역 및 발광 소자들(LD)의 양 단부(EP1, EP2) 중 하나의 단부 상에 스퍼터링 방법 등을 이용하여 제1 컨택 전극(CNE1)을 형성한다.
제1 컨택 전극(CNE1)은 외부로 노출된 제1 전극들(EL1)의 일 영역 상에 배치되어 상기 제1 전극들(EL1)과 전기적 및/또는 물리적으로 연결될 수 있다. 또한, 제1 컨택 전극(CNE1)은 외부로 노출된 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 하나의 단부와 전기적 및/또는 물리적으로 연결될 수 있다.
평면 상에서 볼 때, 제1 컨택 전극(CNE1)은 제2 방향(DR2)을 따라 연장되며 적어도 하나의 서브 전극(PRT)과 중첩될 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 13a 내지 도 13k를 참조하면, 제1 컨택 전극(CNE1) 상부에 마스크(미도시)를 배치한 후, 상기 마스크를 이용하여 절연 물질 패턴(INSM2)을 패터닝하여 제3 절연층(INS3)을 형성한다.
제3 절연층(INS3)은 발광 소자들(LD) 각각의 상면의 적어도 일부를 커버하여 상기 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부를 외부로 노출한다.
이어, 제3 절연층(INS3) 상에 절연 물질층(미도시)을 형성한 후, 상기 절연 물질층 상부에 마스크(미도시)를 배치하고, 상기 마스크를 이용한 공정을 통해 상기 절연 물질층을 패터닝하여 제4 절연층(INS4)을 형성한다. 제4 절연층(INS4)은 제1 컨택 전극(CNE1)을 커버하여 외부로부터 상기 제1 컨택 전극(CNE1)을 보호할 수 있다. 제4 절연층(INS4)에 의해 커버되지 않는 제2 전극들(EL2) 상의 제1 절연 물질 패턴(INSM1')의 일 영역, 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부는 외부로 노출될 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 13a 내지 도 13l을 참조하면, 제4 절연층(INS4)을 포함한 기판(SUB) 상부에 마스크(미도시)를 배치한 후, 외부로 노출된 제1 절연 물질 패턴(INSM1')을 패터닝하여 제2 절연층(INS2)을 형성한다.
제2 절연층(INS2)은 제2 전극들(EL2)의 일 영역을 외부로 노출하며 상기 일 영역을 제외한 상기 제2 전극들(EL2)의 나머지 영역을 커버한다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 12i, 도 13a 내지 도 13m을 참조하면, 외부로 노출된 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부 및 제2 전극들(EL) 상에 제2 컨택 전극(CNE2)을 형성한다.
제2 컨택 전극(CNE2)은 외부로 노출된 제2 전극들(EL2)의 일 영역 상에 배치되어 상기 제2 전극들(EL2)과 전기적 및/또는 물리적으로 연결될 수 있다. 또한, 제2 컨택 전극(CNE2)은 외부로 노출된 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부와 전기적 및/또는 물리적으로 연결될 수 있다.
평면 상에서 볼 때, 제2 컨택 전극(CNE2)은 제2 방향(DR2)을 따라 연장되며 적어도 하나의 가지 전극(BRC)과 중첩될 수 있다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 4, 도 6, 도 13a 내지 도 13n을 참조하면, 제2 컨택 전극(CNE2)을 포함한 제4 절연층(INS4) 전면에 제5 절연층(INS5)을 형성한다.
제5 절연층(INS5)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제5 절연층(INS5)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 다중층으로 이루어질 수도 있다.
이어, 제5 절연층(INS5) 상에 오버 코트층(OC)을 형성한다.
도 14 내지 도 16은 도 5의 화소를 다른 실시예에 따라 나타낸 것으로, 표시 소자층의 일부 구성만을 포함한 하나의 화소의 개략적인 평면도이다.
도 14 내지 도 16에 있어서, 하나의 화소(PXL)의 표시 소자층의 일부 구성만을 도시하는 등 상기 하나의 화소(PXL)의 구조를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
추가적으로, 도 14 내지 도 16에 있어서, 편의를 위하여 발광 소자들에 연결된 화소 회로층(적어도 하나의 트랜지스터 상기 트랜지스터에 연결된 신호 배선들을 포함)의 도시를 생략하였다.
도 14 내지 도 16의 실시예들에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 도 14 내지 도 16의 실시예들에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 1a 내지 도 1h, 도 2, 및 도 14 내지 도 16을 참조하면, 화소들(PXL) 각각은 제1 및 제2 연결 배선들(CNL1, CNL2), 적어도 하나의 서브 전극(PRT), 적어도 하나의 가지 전극(BRC), 복수의 제1 전극들(EL1), 복수의 전극들(EL2), 복수의 발광 소자들(LD)을 포함할 수 있다.
도 14 내지 도 16에 직접적으로 도시하지 않았으나, 화소들(PXL) 각각에는 제1 및 제2 전극들(EL1, EL2) 각각의 하부에 배치된 격벽(도 4의 PW 참고), 제1 전극들(EL1)과 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 어느 하나의 단부 상에 배치된 제1 컨택 전극(도 4의 CNE1 참고), 및 제2 전극들(EL2)과 상기 발광 소자들(LD) 각각의 양 단부(EP1, EP2) 중 나머지 단부 상에 배치된 제2 컨택 전극(도 4의 CNE2 참고)이 더 제공될 수 있다.
제1 연결 배선(CNL1)은 제1 방향(DR1)으로 연장되며 적어도 하나의 서브 전극(PRT)과 일체로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 서브 전극(PRT)은 제1 연결 배선(CNL1)으로부터 제2 방향(DR2)을 따라 각 화소(PXL)의 발광 영역(EMA)으로 분기된 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)을 포함할 수 있다. 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각은, 평면 상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(Bar) 형상을 가질 수 있다.
제2 연결 배선(CNL2)은 제1 방향(DR1)으로 연장되며 적어도 하나의 가지 전극(BRC)과 일체로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 가지 전극(BRC)은 제2 연결 배선(CNL2)으로부터 제2 방향(DR2)을 따라 각 화소(PXL)의 발광 영역(EMA)으로 분기된 제1 및 제2 가지 전극들(BRC1, BRC2)을 포함할 수 있다. 제1 및 제2 가지 전극들(BRC1, BRC2) 각각은, 평면 상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(Bar) 형상을 가질 수 있다.
제1 전극들(EL1) 각각은 화소들(PXL) 각각의 발광 영역(EMA)에 제공되며, 제2 방향(DR2)으로 인접한 하나의 제1 전극(EL1)과 이격되게 배치될 수 있다. 제1 전극들(EL1) 각각은 평면 상에서 볼 때 팔각 형상을 가질 수 있으나, 상기 제1 전극들(EL1) 각각의 형상이 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 제1 전극들(EL1) 각각은 도 15에 도시된 바와 같이 마름모 형상을 갖거나, 도 16에 도시된 바와 같이 소정 곡률을 갖는 곡선을 포함한 반 타원 형상을 가질 수도 있다. 또한, 제1 전극들(EL1) 각각은 도면에 직접적으로 도시하지 않았으나, 삼각 형상, 원 형상, 타원 형상, 사다리꼴 형상 등을 가질 수도 있다. 제1 전극들(EL1) 각각의 형상은 상술한 실시예들에 한정되는 것은 아니며, 그 하부에 배치된 대응하는 서브 전극(PRT)을 충분히 커버할 수 있는 범위 내에서 다양하게 변경될 수 있다.
제1 전극들(EL) 각각은 그 하부에 배치된 대응하는 서브 전극(PRT)과 제1 비아 홀(VIA1)을 통해 상기 대응하는 서브 전극(PRT)과 전기적 및/또는 물리적으로 연결될 수 있다.
제2 전극들(EL2) 각각은 화소들(PXL) 각각의 발광 영역(EMA)에 제공되며, 제2 방향(DR2)으로 인접한 하나의 제2 전극(EL2)과 이격되게 배치될 수 있다. 제2 전극들(EL2) 각각은 평면 상에서 볼 때 팔각 형상을 가질 수 있으나, 도 15에 도시된 바와 같이 마름모 형상을 갖거나, 도 16에 도시된 바와 같이 소정 곡률을 갖는 반 타원 형상을 가질 수도 있다. 마찬가지로, 제2 전극들(EL2) 각각은 도면에 직접적으로 도시하지 않았으나, 삼각 형상, 원 형상, 타원 형상, 사다리꼴 형상 등을 가질 수도 있다. 제2 전극들(EL2) 각각의 형상은 상술한 실시예들에 한정되는 것은 아니며, 그 하부에 배치된 대응하는 가지 전극(BRC)을 충분히 커버할 수 있는 범위 내에서 다양하게 변경될 수 있다. 본 발명의 일 실시예에 있어서, 제2 전극들(EL2) 각각은 제1 전극들(EL1)의 형상과 동일한 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 상기 제1 전극들(EL1)의 형상과 상이한 형상을 가질 수도 있다.
또한, 제2 전극들(EL2) 각각은 그 하부에 배치된 대응하는 가지 전극(BRC)과 제2 비아 홀(VIA2)을 통해 상기 대응하는 가지 전극(BRC)과 전기적 및/또는 물리적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극들(EL1) 각각은 그 하부에 배치된 대응하는 서브 전극(PRT)보다 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 갖도록 설계되고, 제2 전극들(EL2) 각각은 그 하부에 배치된 대응하는 가지 전극(BRC)보다 상기 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 갖도록 설계될 수 있다.
이에 따라, 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)과 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2) 사이의 간격(도 4의 W1 참고)이 상기 적어도 하나의 제1 전극(EL1)의 하부에 위치한 대응하는 서브 전극(PRT)과 상기 적어도 하나의 제2 전극(EL2)의 하부에 위치한 대응하는 가지 전극(BRC) 사이의 간격(도 4의 W2 참고) 보다 상대적으로 좁을(혹은 작을) 수 있다. 이러한 경우, 제1 및 제2 연결 배선들(CNL1, CNL2) 각각에 대응하는 정렬 전압을 인가하면 제1 전극들(EL1) 중 적어도 하나의 제1 전극(EL1)과 제2 전극들(EL2) 중 적어도 하나의 제2 전극(EL2) 사이의 간격(W1)이 상대적으로 좁기 때문에(혹은 작기 때문에) 상기 적어도 하나의 제1 전극(EL1)과 상기 적어도 하나의 제2 전극(EL2) 사이에 강한 세기의 전계가 형성될 수 있다.
이로 인하여, 발광 소자들(LD)은 상대적으로 강한 세기의 전계가 형성된 제1 및 제2 전극들(EL1, EL2) 사이에 집중적으로 정렬될 수 있다. 즉, 발광 소자들(LD)은 상대적으로 강한 세기의 전계가 형성된 영역에만 집중적으로 정렬되고 상대적으로 약한 세기의 전계가 형성된 영역에는 정렬되지 않을 수 있다. 결국, 발광 소자들(LD)은 화소들(PXL) 각각의 발광 영역(EMA)에서 목적하는 영역, 일 예로, 제1 및 제2 전극들(EL1, EL2) 사이에만 집중적으로 정렬될 수 있다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 것으로, 도 2에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이며, 도 18은 도 17의 Ⅳ ~ Ⅳ'선에 따른 단면도이다.
도 17에 도시된 하나의 화소는, 제1 및 제2 연결 배선들, 제1 내지 제3 서브 전극들, 제1 및 제2 가지 전극들이 화소 회로층의 일부 구성과 동일한 층에 제공 및/또는 형성되는 점을 제외하고는 도 4에 도시된 화소와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
이에, 도 17 및 도 18의 화소와 관련하여, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 17 및 도 18에서는 각각의 전극을 단일의 전극층으로, 각각의 절연층을 단일의 절연층으로만 도시하는 등 하나의 화소의 구조를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 1a 내지 도 1h, 도 2, 도 3a, 도 17, 및 도 18을 참조하면, 하나의 화소(PXL, 이하 '화소'라 함)는 기판(SUB), 상기 기판(SUB) 상에 배치된 화소 회로층(PCL), 및 상기 화소 회로층(PCL) 상에 배치된 표시 소자층(DPL)을 포함할 수 있다.
화소 회로층(PCL)은 적어도 하나 이상의 트랜지스터(T), 구동 전압 배선(DVL), 적어도 하나의 차폐 전극 라인(SDL), 및 보호층(PSV)을 포함할 수 있다. 여기서, 트랜지스터(T)는 구동 트랜지스터인 제1 트랜지스터(T1, T)와 스위칭 트랜지스터인 제2 트랜지스터(T2, T)를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 화소 회로층(PCL)은 차폐 전극 라인(SDL)과 동일한 층에 제공되는 제1 및 제2 연결 배선들(CNL1, CNL2), 적어도 하나의 서브 전극(PRT), 및 적어도 하나의 가지 전극(BRC)을 포함할 수 있다.
차폐 전극 라인(SDL)은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성될 수 있다. 차폐 전극 라인(SDL)은, 그 하부에 위치한 제1 트랜지스터(T1, T) 및 제2 트랜지스터(T2, T) 등으로부터 유도되는 전계를 차단하여 상기 전계가 표시 소자층(DPL)에 구비된 발광 소자들(LD)의 정렬 및/또는 구동에 영향을 미치는 것을 방지할 수 있다. 차폐 전극 라인(SDL)은, 평면 및 단면 상에서 볼 때, 발광 소자들(LD)의 하부에 배치되어 상기 발광 소자들(LD)과 중첩될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 차폐 전극 라인(SDL)은 제1 트랜지스터(T1, T) 및 제2 트랜지스터(T2, T) 등으로부터 유도되는 전계를 충분히 차단할 수 있는 범위 내에서 제2 층간 절연층(ILD2) 상의 일 영역에 제공 및/또는 형성될 수 있다.
제1 연결 배선(CNL1)은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성될 수 있다. 제2 연결 배선(CNL2)은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성되어 상기 제2 층간 절연층(ILD2)을 관통하는 제2 컨택 홀(CH2)을 통해 구동 전압 배선(DVL)과 전기적 및/또는 물리적으로 연결될 수 있다. 제1 연결 배선(CNL1)과 제2 연결 배선(CNL2)은 동일한 평면 상에 제공 및/또는 형성되지만, 전기적 및/또는 물리적으로 서로 분리될 수 있다.
서브 전극(PRT)은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성되어 제1 연결 배선(CNL1)과 일체로 제공될 수 있다. 서브 전극(PRT)과 제1 연결 배선(CNL1)이 일체로 제공되는 경우, 상기 서브 전극(PRT)은 상기 제1 연결 배선(CNL1)의 일 영역일 수 있다. 서브 전극(PRT)은 제1 연결 배선(CNL1)으로부터 제2 방향(DR2)을 따라 화소(PXL)의 발광 영역(EMA)으로 분기된 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)을 포함할 수 있다. 제2 서브 전극(PRT2)은 제2 층간 절연층(ILD2)을 관통하는 제1 컨택 홀(CH1)을 통해 제1 트랜지스터(T1, T)의 제2 단자(DE)와 전기적 및/또는 물리적으로 연결될 수 있다.
가지 전극(BRC)은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성되어 제2 연결 배선(CNL2)과 일체로 제공될 수 있다. 가지 전극(BRC)과 제2 연결 배선(CNL2)이 일체로 제공되는 경우, 상기 가지 전극(BRC)은 상기 제2 연결 배선(CNL2)의 일 영역일 수 있다. 가지 전극(BRC)은 제2 연결 배선(CNL2)으로부터 제2 방향(DR2)을 따라 화소(PXL)의 발광 영역(EMA)으로 분기된 제1 및 제2 가지 전극들(BRC1, BRC2)을 포함할 수 있다.
차폐 전극 라인(SDL), 제1 및 제2 가지 전극들(BRC1, BRC2), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 각각은 제2 층간 절연층(ILD2) 상에서 서로 일정 간격 이격되게 배치될 수 있다. 평면 상에서 볼 때, 차폐 전극 라인(SDL), 제1 및 제2 가지 전극들(BRC1, BRC2), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3)은 제1 방향(DR1)을 따라 교번하여 배치될 수 있다. 예를 들어, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 중 하나의 서브 전극(PRT)과 제1 및 제2 가지 전극들(BRC1, BRC2) 중 하나의 가지 전극(BRC) 사이에 적어도 하나의 차폐 전극 라인(SDL)이 배치될 수 있다. 즉, 제1 내지 제3 서브 전극들(PRT1 ~ PRT3) 중 하나의 서브 전극(PRT)과 제1 및 제2 가지 전극들(BRC1, BRC2) 중 하나의 가지 전극(BRC)은 차폐 전극 라인(SDL)을 사이에 두고 서로 일정 간격 이격될 수 있다.
차폐 전극 라인(SDL), 제1 및 제2 연결 배선들(CNL1, CNL2), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제1 및 제2 가지 전극들(BRC1, BRC2) 상에 보호층(PSV)이 배치될 수 있다. 보호층(PSV)은 차폐 전극 라인(SDL), 제1 및 제2 연결 배선들(CNL1, CNL2), 제1 내지 제3 서브 전극들(PRT1 ~ PTR3), 제1 및 제2 가지 전극들(BRC1, BRC2)을 커버하여 보호할 수 있다.
상술한 실시예에서는, 제1 및 제2 연결 배선들(CNL1, CNL2), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제1 및 제2 가지 전극들(BRC1, BRC2)이 차폐 전극 라인(SDL)과 동일한 층에 제공 및/또는 형성되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 연결 배선들(CNL1, CNL2), 제1 내지 제3 서브 전극들(PRT1 ~ PRT3), 제1 및 제2 가지 전극들(BRC1, BRC2)은 인접한 도전 패턴들과의 전기적 절연이 확보되는 범위 내에서 화소(PXL)의 화소 회로층(PCL)에 포함된 도전 패턴들 중 어느 하나의 도전 패턴과 동일한 층에 제공될 수 있다.
화소(PXL)의 표시 소자층(DPL)은 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 표시 소자층(DPL)은 제1 내지 제5 절연층(INS1 ~ INS5), 격벽(PW), 복수의 제1 전극들(EL1), 복수의 제2 전극들(EL2), 복수의 발광 소자들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2)을 포함할 수 있다.
제1 절연층(INS1)은 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 제1 절연층(INS1)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막으로 구성될 수 있다.
제1 전극들(EL1) 각각은 격벽(PW) 및 제1 절연층(INS1) 상에 제공 및/또는 형성될 수 있다. 본 발명의 일 실시예에 있어서, 동일한 열에 위치한 제1 전극들(EL1)은 대응하는 서브 전극(PRT) 상에 배치되어 상기 대응하는 서브 전극(PRT)과 중첩될 수 있다. 특히, 제1 전극들(EL1)은 그 하부에 배치된 대응하는 서브 전극(PRT)보다 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 가질 수 있다.
제1 전극들(EL1) 각각은 제1 절연층(INS1)과 보호층(PSV)을 순차적으로 관통하는 제1 비아 홀(VIA1)을 통해 대응하는 서브 전극(PRT)과 전기적 및/또는 물리적으로 연결될 수 있다.
제2 전극들(EL2) 각각은 격벽(PW) 및 제1 절연층(INS1) 상에 제공 및/또는 형성될 수 있다. 제2 전극들(EL2)은 제1 전극들(EL1)과 동일한 층에 제공 및/또는 형성될 수 있다. 본 발명의 일 실시예에 있어서, 동일한 열에 위치한 제2 전극들(EL2)은 대응하는 가지 전극(BRC) 상에 배치되어 상기 대응하는 가지 전극(BRC)과 중첩될 수 있다. 특히, 제2 전극들(EL2)은 그 하부에 배치된 대응하는 가지 전극(BRC)보다 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 가질 수 있다.
제2 전극들(EL2) 각각은 제1 절연층(INS1)과 보호층(PSV)을 순차적으로 관통하는 제2 비아 홀들(VIA2)을 통해 대응하는 가지 전극(BRC)과 전기적 및/또는 물리적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극들(EL1) 각각은 그 하부에 배치된 서브 전극(PRT)보다 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 갖고, 제2 전극들(EL2) 각각은 그 하부에 배치된 가지 전극(BRC)보다 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 가질 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각이 제1 방향(DR1)으로 넓은(혹은 큰) 폭을 갖는 경우, 화소(PXL)의 발광 영역(EMA)에서 동일한 행에 위치한 적어도 하나의 제1 전극(EL1)과 적어도 하나의 제2 전극(EL2) 사이의 간격(도 4의 W1 참고)이 좁아질 수 있다. 이러한 경우, 제1 및 제2 연결 배선들(CNL1, CNL2) 각각에 대응하는 정렬 전압을 인가하면 화소(PXL)의 발광 영역(EMA)에서 동일한 행에 위치한 적어도 하나의 제1 전극(EL1)과 적어도 하나의 제2 전극(EL2) 사이에 강한 세기의 전계가 형성될 수 있다.
이로 인하여, 발광 소자들(LD)은 상대적으로 강한 세기의 전계가 형성된 동일한 행에 위치한 제1 및 제2 전극들(EL1, EL2) 사이에 집중적으로 정렬될 수 있다. 즉, 발광 소자들(LD)은 상대적으로 강한 세기의 전계가 형성된 영역에만 집중적으로 정렬되고 상대적으로 약한 세기의 전계가 형성된 영역에는 정렬되지 않을 수 있다. 결국, 발광 소자들(LD)은 화소(PXL)의 발광 영역(EMA)에서 목적하는 영역, 일 예로, 제1 및 제2 전극들(EL1, EL2) 사이에만 집중적으로 정렬될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
144: 화소 회로 EMU: 발광 유닛
EMA: 발광 영역 SUB: 기판
PCL: 화소 회로층 DPL: 표시 소자층
EL1, EL2: 제1 및 제2 전극 DVL: 구동 전압 배선
PRT: 서브 전극 BRC: 가지 전극
LD: 발광 소자 PW: 격벽
PSV: 보호층 SDL: 차폐 전극 라인
CNE1, CNE2: 제1 및 제2 컨택 전극
INS1 ~ INS5: 제1 내지 제5 절연층
ILD1, ILD2: 제1 및 제2 층간 절연층

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함한 기판; 및
    상기 표시 영역에 제공되며, 광을 방출하는 발광 영역을 포함한 적어도 하나의 화소를 포함하고,
    상기 화소는,
    상기 기판 상에서 일 방향으로 연장된 적어도 하나의 서브 전극;
    상기 일 방향으로 연장되며 상기 서브 전극과 이격된 적어도 하나의 가지 전극;
    상기 서브 전극과 상기 가지 전극 상에 제공된 제1 절연층;
    상기 제1 절연층 상에 제공되며 상기 서브 전극과 전기적으로 연결되는 복수의 제1 전극들;
    상기 제1 절연층 상에 제공되며 상기 가지 전극과 전기적으로 연결되는 복수의 제2 전극들; 및
    상기 복수의 제1 전극들 중 적어도 하나의 제1 전극과 상기 복수의 제2 전극들 중 적어도 하나의 제2 전극 사이에 정렬된 적어도 하나의 발광 소자를 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 절연층은 상기 서브 전극의 일 영역을 노출하는 제1 비아 홀들 및 상기 가지 전극의 일 영역을 노출하는 복수의 제2 비아 홀들을 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 비아 홀들 중 적어도 하나의 제1 비아 홀은 상기 제1 전극들 각각에 대응되고, 상기 제2 비아 홀들 중 적어도 하나의 제2 비아 홀은 상기 제2 전극들 각각에 대응되는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 전극들 각각은 상기 적어도 하나의 제1 비아 홀을 통해 상기 서브 전극에 접촉하고, 상기 제2 전극들 각각은 상기 적어도 하나의 제2 비아 홀을 통해 상기 가지 전극에 접촉하는, 표시 장치.
  5. 제3 항에 있어서,
    상기 서브 전극은 상기 제1 전극들과 중첩하는 제1 영역과 상기 제1 영역을 제외한 제2 영역으로 구분되고,
    상기 가지 전극은 상기 제2 전극들과 중첩하는 제3 영역과 상기 제3 영역을 제외한 제4 영역으로 구분되고,
    상기 제1 영역과 상기 제3 영역 상의 상기 제1 절연층은 상기 제2 영역과 상기 제4 영역 상의 상기 제1 절연층의 두께와 상이한 두께를 갖는, 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 영역과 상기 제4 영역 상의 상기 제1 절연층의 두께가 상기 제1 영역과 상기 제3 영역 상의 상기 제1 절연층의 두께보다 두꺼운, 표시 장치.
  7. 제3 항에 있어서,
    상기 제1 전극들 각각과 상기 제2 전극들 각각은 상기 제1 절연층 상에서 서로 이격되는, 표시 장치.
  8. 제7 항에 있어서,
    평면 상에서 볼 때, 상기 발광 영역 내에서 상기 제1 전극들 각각과 상기 제2 전극들 각각은 상기 일 방향을 따라 교번하여 배치되는, 표시 장치.
  9. 제3 항에 있어서,
    상기 화소는,
    상기 서브 전극과 일체로 제공되며 상기 일 방향과 교차하는 방향으로 연장된 제1 연결 배선; 및
    상기 가지 전극과 일체로 제공되며 상기 제1 연결 배선의 연장 방향과 평행한 제2 연결 배선을 더 포함하는, 표시 장치.
  10. 제1 항에 있어서,
    상기 화소는,
    상기 제1 및 제2 전극들 각각의 하부에 배치된 격벽;
    상기 제1 전극들 중 적어도 하나의 제1 전극과 상기 발광 소자의 양 단부 중 어느 하나의 단부를 전기적으로 연결하는 제1 컨택 전극; 및
    상기 제2 전극들 중 적어도 하나의 제2 전극과 상기 발광 소자의 양 단부 중 나머지 단부를 전기적으로 연결하는 제2 컨택 전극을 더 포함하는, 표시 장치.
  11. 제10 항에 있어서,
    상기 화소는,
    상기 발광 소자와 전기적으로 연결되는 적어도 하나의 트랜지스터;
    상기 트랜지스터 상에 제공된 적어도 하나의 차폐 전극 라인;
    상기 제2 전극들에 연결되며, 구동 전원을 공급하는 구동 전압 배선; 및
    상기 트랜지스터, 상기 차폐 전극 라인, 및 상기 구동 전압 배선을 커버하는 보호층을 더 포함하는, 표시 장치.
  12. 제11 항에 있어서,
    상기 서브 전극과 상기 가지 전극은 상기 트랜지스터와 상기 보호층 사이에 제공되는, 표시 장치.
  13. 제12 항에 있어서,
    상기 서브 전극과 상기 가지 전극은 상기 차폐 전극 라인과 동일한 층에 제공되는, 표시 장치.
  14. 제11 항에 있어서,
    상기 화소는,
    상기 발광 소자와 상기 제1 절연층 사이에 배치된 제2 절연층; 및
    상기 발광 소자의 상면 상에 제공된 제3 절연층을 더 포함하고,
    상기 제1 컨택 전극과 상기 제2 컨택 전극은 상기 제3 절연층 상에서 이격되어 전기적으로 분리되는, 표시 장치.
  15. 적어도 하나의 발광 영역을 포함한 기판을 제공하는 단계;
    상기 기판 상에 일 방향을 따라 연장된 적어도 하나의 서브 전극 및 상기 서브 전극에 이격되며 상기 서브 전극의 연장 방향과 동일한 방향으로 연장된 적어도 하나의 가지 전극을 형성하는 단계;
    상기 서브 전극과 상기 가지 전극 상에 상기 서브 전극의 일 영역을 노출하는 복수의 제1 비아 홀들 및 상기 가지 전극의 일 영역을 노출하는 복수의 제2 비아 홀들을 포함하는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 상기 제1 비아 홀들을 통해 상기 서브 전극과 연결되는 복수의 제1 전극들 및 상기 제2 비아 홀들을 통해 상기 가지 전극과 연결되는 복수의 제2 전극들을 형성하는 단계;
    상기 서브 전극 및 상기 가지 전극 각각에 정렬 전압을 인가하여 상기 제1 전극들 중 적어도 하나의 전극과 상기 제2 전극들 중 적어도 하나의 제2 전극 사이에 복수의 발광 소자들을 정렬하는 단계;
    상기 발광 소자들 각각의 상면 상에 제2 절연층을 형성하는 단계; 및
    상기 제2 절연층을 포함한 상기 기판 상에 제1 컨택 전극과 제2 컨택 전극을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 서브 전극은 상기 제1 전극들과 중첩하는 제1 영역과 상기 제1 영역을 제외한 제2 영역으로 구분되고,
    상기 가지 전극은 상기 제2 전극들과 중첩하는 제3 영역과 상기 제3 영역을 제외한 제4 영역으로 구분되고,
    상기 제1 영역과 상기 제3 영역 상의 상기 제1 절연층은 상기 제2 영역과 상기 제4 영역 상의 상기 제1 절연층의 두께와 상이한 두께를 갖는, 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제2 영역과 상기 제4 영역 상의 상기 제1 절연층의 두께가 상기 제1 영역과 상기 제3 영역 상의 상기 제1 절연층의 두께보다 두꺼운, 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 제1 전극들과 상기 제2 전극들을 형성하는 단계 이전에, 상기 제1 절연층 상에 복수의 격벽들을 형성하는 단계를 더 포함하고,
    상기 격벽들 중 일부는 상기 제1 절연층과 상기 제1 전극들 사이에 배치되며, 상기 격벽들 중 나머지는 상기 제1 절연층과 상기 제2 전극들 사이에 배치되는, 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 기판 상에 상기 발광 소자와 전기적으로 연결된 적어도 하나의 트랜지스터를 형성하고, 상기 제2 전극들에 연결되며 구동 전원을 공급하는 구동 전압 배선을 형성하는 단계;
    상기 트랜지스터 상에 차폐 전극 라인을 형성하는 단계; 및
    상기 트랜지스터, 구동 전압 배선, 및 상기 차폐 전극 라인을 커버하는 보호층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 서브 전극과 상기 가지 전극은 상기 차폐 전극 라인과 동일한 층에 제공되는, 표시 장치의 제조 방법.
KR1020190044464A 2019-04-16 2019-04-16 표시 장치 및 그의 제조 방법 KR102662908B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190044464A KR102662908B1 (ko) 2019-04-16 2019-04-16 표시 장치 및 그의 제조 방법
US17/604,245 US20220181522A1 (en) 2019-04-16 2020-03-03 Display device and method for manufacturing same
CN202080028743.3A CN113692648A (zh) 2019-04-16 2020-03-03 显示装置及制造显示装置的方法
EP20790485.5A EP3958317A4 (en) 2019-04-16 2020-03-03 DISPLAY DEVICE AND METHOD OF MANUFACTURE THEREOF
PCT/KR2020/003011 WO2020213832A1 (ko) 2019-04-16 2020-03-03 표시 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044464A KR102662908B1 (ko) 2019-04-16 2019-04-16 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200121956A true KR20200121956A (ko) 2020-10-27
KR102662908B1 KR102662908B1 (ko) 2024-05-08

Family

ID=72837438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044464A KR102662908B1 (ko) 2019-04-16 2019-04-16 표시 장치 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US20220181522A1 (ko)
EP (1) EP3958317A4 (ko)
KR (1) KR102662908B1 (ko)
CN (1) CN113692648A (ko)
WO (1) WO2020213832A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022164238A1 (ko) * 2021-01-28 2022-08-04 삼성디스플레이 주식회사 표시 장치
WO2022177320A1 (ko) * 2021-02-18 2022-08-25 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2022182109A1 (ko) * 2021-02-24 2022-09-01 삼성디스플레이 주식회사 표시 장치
WO2023277609A1 (ko) * 2021-07-01 2023-01-05 삼성디스플레이 주식회사 표시 장치
WO2023282531A1 (ko) * 2021-07-07 2023-01-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023090743A1 (ko) * 2021-11-18 2023-05-25 삼성디스플레이 주식회사 표시 장치
US11949044B2 (en) 2021-02-05 2024-04-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
US20210359182A1 (en) * 2020-04-10 2021-11-18 Boe Technology Group Co., Ltd. Driving substrate, method for preparing the same, and display device
KR20220143225A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112644A (ja) * 2006-10-31 2008-05-15 Hitachi Displays Ltd 自発光平面表示装置
JPWO2012008253A1 (ja) * 2010-07-14 2013-09-09 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
KR102441566B1 (ko) * 2017-08-07 2022-09-07 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102516131B1 (ko) * 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022164238A1 (ko) * 2021-01-28 2022-08-04 삼성디스플레이 주식회사 표시 장치
US11949044B2 (en) 2021-02-05 2024-04-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
WO2022177320A1 (ko) * 2021-02-18 2022-08-25 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11901374B2 (en) 2021-02-18 2024-02-13 Samsung Display Co., Ltd. Display device and method of manufacturing the same
WO2022182109A1 (ko) * 2021-02-24 2022-09-01 삼성디스플레이 주식회사 표시 장치
WO2023277609A1 (ko) * 2021-07-01 2023-01-05 삼성디스플레이 주식회사 표시 장치
WO2023282531A1 (ko) * 2021-07-07 2023-01-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023090743A1 (ko) * 2021-11-18 2023-05-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3958317A1 (en) 2022-02-23
WO2020213832A1 (ko) 2020-10-22
US20220181522A1 (en) 2022-06-09
KR102662908B1 (ko) 2024-05-08
EP3958317A4 (en) 2023-01-25
CN113692648A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
KR102662908B1 (ko) 표시 장치 및 그의 제조 방법
KR102299992B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102591056B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102657126B1 (ko) 발광 장치 및 이를 구비한 표시 장치
KR102524569B1 (ko) 표시 장치 및 그의 제조 방법
EP3913678A1 (en) Light-emitting device and display device comprising same
KR102602621B1 (ko) 표시 장치
KR102600602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200097869A (ko) 표시 장치
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
KR102574913B1 (ko) 표시 장치 및 그의 제조 방법
KR20200145966A (ko) 표시 장치 및 그의 제조 방법
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
KR20200037911A (ko) 표시 장치 및 그의 제조 방법
KR20200041430A (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200066438A (ko) 표시 장치 및 그의 제조 방법
KR20210053391A (ko) 표시 장치
KR20220054507A (ko) 화소 및 이를 구비한 표시 장치
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
KR20210132259A (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20210042219A (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20210045572A (ko) 표시 장치 및 그의 제조 방법
KR20210109699A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant