KR20220086743A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220086743A
KR20220086743A KR1020200176294A KR20200176294A KR20220086743A KR 20220086743 A KR20220086743 A KR 20220086743A KR 1020200176294 A KR1020200176294 A KR 1020200176294A KR 20200176294 A KR20200176294 A KR 20200176294A KR 20220086743 A KR20220086743 A KR 20220086743A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
light emitting
electrodes
rme1
Prior art date
Application number
KR1020200176294A
Other languages
English (en)
Inventor
이항재
윤성재
남육현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200176294A priority Critical patent/KR20220086743A/ko
Priority to US17/477,014 priority patent/US11908849B2/en
Priority to EP21214186.5A priority patent/EP4016623A1/en
Priority to CN202111535637.7A priority patent/CN114639695A/zh
Publication of KR20220086743A publication Critical patent/KR20220086743A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치에 관한 것이다. 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되어 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 전극들, 및 양 단부가 상기 제2 방향으로 이격된 복수의 상기 전극들 상에 배치된 복수의 발광 소자들을 포함하고, 상기 전극들은 제1 부분 및 상기 제1 부분보다 상기 제2 방향으로 측정된 폭이 큰 제2 부분을 포함하는 제1 전극, 및 상기 제1 전극의 상기 제1 부분에 인접하여 배치된 플로팅 전극을 포함한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 소자의 뭉침 및 이탈을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되어 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 전극들, 및 양 단부가 상기 제2 방향으로 이격된 복수의 상기 전극들 상에 배치된 복수의 발광 소자들을 포함하고, 상기 전극들은 제1 부분 및 상기 제1 부분보다 상기 제2 방향으로 측정된 폭이 큰 제2 부분을 포함하는 제1 전극, 및 상기 제1 전극의 상기 제1 부분에 인접하여 배치된 플로팅 전극을 포함할 수 있다.
상기 전극은 상기 제1 전극과 상기 제2 방향으로 이격된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및 상기 제2 전극과 상기 제2 방향으로 이격된 제4 전극을 포함하며, 상기 플로팅 전극은 상기 제1 전극의 상기 제1 부분과 상기 제3 전극 사이에 배치될 수 있다.
상기 제1 전극은 상기 제3 전극과 대향하는 내측변을 포함하며, 상기 제1 부분의 내측변과 상기 제3 전극 사이의 거리는 상기 제1 전극의 상기 제2 부분의 내측변과 상기 제3 전극 사이의 거리보다 길 수 있다.
상기 제1 전극의 상기 제1 부분의 내측변과 상기 제3 전극 사이의 거리는 상기 제1 부분의 내측변에서 상기 제3 전극 사이를 상기 제2 방향으로 측정하되 상기 플로팅 전극과 중첩할 수 있다.
상기 제1 전극의 상기 제1 부분의 외측변은 상기 제1 전극과 대향하는 상기 제3 전극의 적어도 일 변과 상기 제1 방향으로 나란할 수 있다.
상기 제1 전극의 상기 제1 부분의 내측변은 상기 제2 부분의 내측변으로부터 상기 제2 방향으로 오목할 수 있다.
상기 제3 전극은 상기 제1 부분 및 상기 제2 부분을 포함하며, 상기 플로팅 전극은 상기 제1 전극의 상기 제1 부분과 상기 제3 전극의 상기 제1 부분 사이에 배치될 수 있다.
상기 제1 전극과 상기 제3 전극 각각은 상기 제1 방향으로 이격된 복수의 상기 제1 부분들을 포함하고, 상기 제2 부분은 상기 제1 부분들 사이에 배치될 수 있다.
상기 제3 전극의 상기 제1 부분은 절곡된 적어도 하나의 모서리가 모따기된 모따기부 또는 라운드진 라운드부를 포함할 수 있다.
상기 제1 전극의 상기 제1 부분은 절곡된 적어도 하나의 모서리가 모따기된 모따기부 또는 라운드진 라운드부를 포함할 수 있다.
상기 복수의 발광 소자들은 양 단부가 상기 제1 전극과 상기 제3 전극 상에 배치되고, 상기 제2 전극과 상기 제4 전극 상에 배치될 수 있다.
상기 복수의 전극들 상에 배치되고 상기 발광 소자들 중 일부와 접촉하는 복수의 접촉 전극들을 더 포함할 수 있다.
또한, 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되며, 제1 방향으로 연장되는 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및 상기 제2 전극과 상기 제1 방향과 교차하는 제2 방향으로 이격된 제4 전극, 및 양 단부가 상기 제2 방향으로 이격된 복수의 상기 제1 전극과 상기 제3 전극 및 상기 제2 전극과 상기 제4 전극 상에 배치된 복수의 발광 소자들을 포함하고, 상기 제1 전극은 상기 제3 전극에 인접하여 절곡된 제1 부분, 및 상기 제1 전극의 상기 제1 부분에 인접하여 배치된 플로팅 전극을 포함하며, 상기 플로팅 전극은 상기 제1 전극의 상기 제1 부분과 상기 제3 전극 사이에 배치될 수 있다.
상기 제1 전극은 상기 제1 방향으로 연장된 전극 연장부 및 상기 전극 연장부의 상기 제1 방향 일 측에서 절곡되어 상기 제2 방향으로 연장된 전극 절곡부를 포함할 수 있다.
상기 제1 전극의 상기 제1 부분은 상기 전극 연장부와 상기 전극 절곡부가 만나는 영역에 배치될 수 있다.
상기 제3 전극은 상기 제1 전극과 대향하는 내측변을 포함하며, 상기 제3 전극의 상기 내측변은 상기 제1 방향과 나란하고, 상기 플로팅 전극은 상기 제1 전극의 제1 부분과 상기 제3 전극의 상기 내측변 사이에 배치될 수 있다.
상기 제3 전극은 제3 부분 및 상기 제3 부분보다 상기 제2 방향으로 측정된 폭이 큰 제4 부분을 포함하며, 상기 플로팅 전극은 상기 제1 전극의 제1 부분과 상기 제3 전극의 상기 제3 부분 사이에 배치될 수 있다.
상기 제3 전극의 상기 제3 부분은 절곡된 적어도 하나의 모서리가 모따기된 모따기부 또는 라운드진 라운드부를 포함할 수 있다.
또한, 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되어 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 제1 타입 전극들, 상기 복수의 제1 타입 전극들 사이에서 상기 제1 타입 전극들과 상기 제2 방향으로 이격된 복수의 제2 타입 전극들, 및 상기 복수의 제1 타입 전극 및 상기 복수의 제2 타입 전극 상에 배치된 복수의 발광 소자들을 포함하고, 상기 복수의 제1 타입 전극들은 제1 부분 및 상기 제1 부분보다 상기 제2 방향으로 측정된 폭이 큰 제2 부분을 포함하며, 상기 제1 부분에 인접하여 배치된 플로팅 전극을 포함하고,상기 제1 타입 전극의 상기 제1 부분과 상기 제1 부분과 마주보는 상기 제2 타입 전극 사이의 거리는 상기 제1 타입 전극의 상기 제2 부분과 상기 제2 부분과 마주보는 상기 제2 타입 전극 사이의 거리보다 길 수 있다.
상기 플로팅 전극은 상기 제1 타입 전극의 상기 제1 부분과 상기 제2 타입 전극 사이에 배치될 수 있다.
상기 복수의 제2 타입 전극들은 상기 제1 부분 및 상기 제2 부분을 포함하며, 상기 제1 타입 전극의 상기 제1 부분과 상기 제2 타입 전극의 상기 제1 부분은 서로 대향하고, 상기 제1 타입 전극의 상기 제2 부분과 상기 제2 타입 전극의 상기 제2 부분은 서로 대향할 수 있다.
상기 플로팅 전극은 상기 제1 타입 전극의 상기 제1 부분과 상기 제2 타입 전극의 상기 제1 부분 사이에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 전극들 중 적어도 일부에 폭이 좁아지는 부분을 형성하여, 발광 소자들이 발광 영역의 특정 부위에 뭉치는 것을 방지할 수 있다.
일 실시예에 따르면, 발광 영역의 가장자리에서 전극들 중 적어도 일부에 폭이 좁아지는 부분을 형성하여 전극들 간의 거리를 증가시킴으로써, 전계의 세기를 감소시켜 발광 소자들이 발광 영역의 가장자리에 뭉치는 것을 방지하고 발광 영역의 중심부로 유도할 수 있다.
또한, 일 실시예에 따르면, 전극들 중 적어도 일부에 폭이 좁아지는 부분을 형성하되 전계를 생성하는 전극들 사이에 플로팅 전극을 형성함으로써, 전계의 세기를 감소시킬 수 있다.
또한, 일 실시예에 따르면, 전계가 집중되는 전극들의 절곡된 모서리에 경사부, 모따기부 또는 라운드부를 형성함으로써, 전계의 세기를 감소시켜 발광 소자들이 해당 영역에 뭉치는 것을 방지하고 발광 영역의 중심부로 유도할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 3의 Q4-Q4'선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 일 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 8은 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 9는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 10은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 11은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 12는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 하나의 서브 화소를 나타낸 평면도이다.
도 14는 도 13의 N1-N1'선, N2-N2'선 및 N3-N3'선을 따라 자른 단면도이다.
도 15는 도 13의 N4-N4'선 및 N5-N5'선을 따라 자른 단면도이다.
도 16은 도 13의 N6-N6'선 및 N7-N7'선을 따라 자른 단면도이다.
도 17은 일 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 18은 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 19는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 복수의 화소(PX)들을 각각은 복수의 서브 화소(PXn, n은 1 내지 3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 하나의 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 제1 서브 화소(PX1)의 제1 발광 영역(EMA1), 제2 서브 화소(PX2)의 제2 발광 영역(EMA2) 및 제3 서브 화소(PX3)의 제3 발광 영역(EMA3)이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(PXn)의 각 발광 영역(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제1 방향(DR1) 일 측에 배치되어 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 서브 영역(SA)들은 각각 제2 방향(DR2)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)으로 교대 배열될 수 있다. 서브 영역(SA)들 및 발광 영역(EMA)들 사이에는 제3 뱅크(BNL3)가 배치되고, 이들 사이의 간격은 제3 뱅크(BNL3)의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 몇몇 서브 화소(PXn)에 배치되는 전극(RME)들은 서브 영역(SA)에서 서로 분리되어 배치될 수 있다.
도면에서는 제1 서브 화소(PX1)의 제1 서브 영역(SA1), 제2 서브 화소(PX2)의 제2 서브 영역(SA2) 및 제3 서브 화소(PX3)의 제3 서브 영역(SA3)이 각각 발광 영역(EMA)으로부터 상측 제1 방향(DR1)으로 이격 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 일부 서브 화소(PXn)의 서브 영역(SA)은 발광 영역(EMA)으로부터 상측 제1 방향(DR1)으로 이격 배치될 수 있고, 다른 일부 서브 화소(PXn)의 서브 영역(SA)은 발광 영역(EMA)으로부터 하측 제1 방향(DR!)으로 이격 배치될 수도 있다.
제3 뱅크(BNL3)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제3 뱅크(BNL3)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제3 뱅크(BNL3)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 5는 도 3의 Q4-Q4'선을 따라 자른 단면도이다. 도 3은 일 화소(PX)에 포함된 제1 서브 화소(PX1)를 도시하고, 도 4는 일 서브 화소(PXn)에 배치된 발광 소자(ED)들의 양 단부를 가로지르는 단면을 도시하고 있다. 도 5는 복수의 전극(RME)들과 접촉 전극(CNE)들이 연결되는 컨택부(CT1, CT2)의 단면을 도시하고 있다.
도 2에 결부하여 도 3 내지 도 5를 참조하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층(CCL)과 표시 소자층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 다만, 몇몇 실시예에서 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB) 상에 전면적으로 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제2 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 액티브층(ACT1)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 정전 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 정전 용량 전극(CSE1)은 후술하는 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 몇몇 실시예에서, 제1 정전 용량 전극(CSE1)은 게이트 전극(G1)과 일체화되어 연결될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(IL1)은 제2 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 및 제2 정전 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다.
제2 정전 용량 전극(CSE2)은 제1 정전 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 정전 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다. 제1 정전 용량 전극(CSE1)과 제2 정전 용량 전극(CSE2) 사이에는 스토리지 커패시터가 형성될 수 있다.
도면에 도시하지 않았으나, 제3 도전층은 다른 트랜지스터에 데이터 신호를 인가하는 데이터 라인을 더 포함할 수 있다. 데이터 라인은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인에서 인가되는 신호를 전달할 수 있다.
제2 층간 절연층(IL2)은 제3 도전층 상에 배치된다. 제2 층간 절연층(IL2)은 제3 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(IL2)은 제3 도전층을 덮으며 제3 도전층을 보호하는 기능을 수행할 수 있다.
제4 도전층은 제2 층간 절연층(IL2) 상에 배치된다. 제4 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제1 도전 패턴(CDP)은 제2 정전 용량 전극(CSE2)과 연결될 수 있고, 이를 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다. 한편, 도면에서는 제4 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제4 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어지거나, 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
또한, 제2 도전층, 제3 도전층 및 제4 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연층(IL3)은 제4 도전층 상에 배치된다. 제3 층간 절연층(IL3)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제3 층간 절연층(IL3) 상에는 표시 소자층으로서, 복수의 제1 뱅크(BNL1)들과 제2 뱅크(BNL2), 복수의 전극(RME)들, 발광 소자(ED), 복수의 접촉 전극(CNE)들 및 제3 뱅크(BNL3)가 배치된다. 또한, 제3 층간 절연층(IL3) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 서브 화소(PXn)의 발광 영역(EMA) 내에서 배치되어 서로 이격될 수 있다. 예를 들어, 제1 뱅크(BNL1)는 각 발광 영역(EMA)에서 서로 제2 방향(DR2)으로 이격된 복수의 서브 뱅크(BNL_A, BNL_B)들을 포함할 수 있다. 제1 서브 뱅크(BNL_A)는 발광 영역(EMA)의 중심에서 좌측에 배치되고, 제2 서브 뱅크(BNL_B)는 우측에 배치될 수 있다. 서브 뱅크(BNL_A, BNL_B)들은 제1 방향(DR1)으로 연장된 형상을 갖고 그 길이가 제3 뱅크(BNL3)가 둘러싸는 개구 영역의 제1 방향(DR1) 길이보다 길 수 있다. 제1 뱅크(BNL1)들은 제3 뱅크(BNL3) 중 제2 방향(DR2)으로 연장된 부분과 중첩할 수 있다. 하나의 서브 화소(PXn)에는 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B)가 각각 하나씩 배치되어 표시 영역(DPA) 전면에서 비교적 좁은 폭을 갖고 일 방향으로 연장된 섬형의 패턴을 형성할 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 제2 뱅크(BNL2)는 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B) 사이에서 제1 방향(DR1)으로 연장될 수 있다. 일 실시예에서 제2 뱅크(BNL2)는 제1 뱅크(BNL1)들보다 제2 방향(DR2)으로 측정된 폭이 더 클 수 있고, 제1 방향(DR1)으로 연장된 길이가 제1 뱅크(BNL1)들보다 더 길 수 있다. 제2 뱅크(BNL2)는 제1 방향(DR1)으로 연장된 길이가 제3 뱅크(BNL3)가 둘러싸는 발광 영역(EMA)의 길이보다 길 수 있고, 일부분이 복수의 서브 화소(PXn)의 서브 영역(SA)에 배치될 수 있다. 하나의 제2 뱅크(BNL2)는 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)들의 서브 영역(SA)들과 어느 한 서브 화소(PXn)의 발광 영역(EMA)에 걸쳐 배치될 수 있다. 제2 뱅크(BNL2)는 제1 방향(DR1)으로 이웃한 복수의 서브 화소(PXn)들에 배치되어 표시 영역(DPA) 전면에서 선형의 패턴을 형성할 수 있다.
제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 제3 층간 절연층(IL3)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)와 제2 뱅크(BNL2)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 상에 배치되는 전극(RME)에서 반사되어 제3 층간 절연층(IL3)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 측면이 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다. 또한, 제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 생략될 수도 있다.
복수의 전극(RME)들은 일 방향으로 연장된 형상으로 각 서브 화소(PXn)마다 배치된다. 예를 들어, 복수의 전극(RME)들은 제1 방향(DR1)으로 연장된 형상을 갖고, 각 서브 화소(PXn) 내에서 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다. 표시 장치(10)의 전극(RME)들은 제3 층간 절연층(IL3)을 관통하는 전극 컨택홀(CTD, CTS)을 통해 그 하부의 제4 도전층과 직접 연결되는 전극들을 포함할 수 있다. 또한, 몇몇 실시예에서 표시 장치(10)는 제4 도전층과 직접 연결되지 않는 전극들을 더 포함할 수 있다.
예를 들어, 하나의 서브 화소(PXn)에 배치된 전극(RME)은 제4 도전층과 직접 연결된 제1 전극(RME1) 및 제2 전극(RME2)을 포함할 수 있다. 또한, 복수의 전극(RME)들은 제4 도전층과 직접 연결되지 않고 제4 도전층과 직접 연결된 전극들 및 접촉 전극(CNE)들을 통해 전기적으로 연결된 제3 전극(RME3)과 제4 전극(RME4)을 더 포함할 수 있다.
제1 전극(RME1)은 발광 영역(EMA)의 중심을 기준으로 좌측에 배치될 수 있다. 제1 전극(RME1)은 일부분이 제1 서브 뱅크(BNL_A) 상에 배치된다. 제2 전극(RME2)은 제1 전극(RME1)과 제2 방향(DR2)으로 이격되며, 발광 영역(EMA)의 중심을 기준으로 우측에 배치될 수 있다. 제2 전극(RME2)은 일부분이 제2 뱅크(BNL2) 중 제2 서브 뱅크(BNL_B)와 대향하는 일 측 상에 배치된다.
제3 전극(RME3)은 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치될 수 있다. 제3 전극(RME3)은 제1 전극(RME1)과 이격되어 대향하며, 제2 뱅크(BNL2) 상에서 제2 전극(RME2)과 이격되어 배치될 수 있다. 제3 전극(RME3)은 일부분이 제2 뱅크(BNL2) 중 제1 서브 뱅크(BNL_A)와 대향하는 타 측 상에 배치될 수 있다. 제4 전극(RME4)은 제2 전극(RME2)과 제2 방향(DR2)으로 이격되어 대향하며 발광 영역(EMA)의 중심을 기준으로 우측에 배치될 수 있다. 제4 전극(RME4)은 일부분이 제2 서브 뱅크(BNL_B) 상에 배치될 수 있다.
일 실시예에서, 제1 전극(RME1)과 제2 전극(RME2)은 각각 하부의 제4 도전층과 연결된 전극일 수 있다. 예를 들어, 제1 전극(RME1)은 서브 영역(SA)에 형성되어 그 하부의 제3 층간 절연층(IL3)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제4 도전층의 제1 도전 패턴(CDP)과 직접 연결될 수 있다. 제2 전극(RME2)은 서브 영역(SA)에 형성되어 그 하부의 제3 층간 절연층(IL3)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제4 도전층의 제2 전압 배선(VL2)과 직접 연결될 수 있다.
제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 제3 전극(RME3)과 제4 전극(RME4)은 후술하는 접촉 전극(CNE)을 통해 상기 전원 전압들이 전달될 수도 있다. 복수의 전극(RME)들은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다. 도면에서는 제1 전극 컨택홀(CTD)과 제2 전극 컨택홀(CTS)이 서브 영역(SA)에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 각 전극 컨택홀(CTD, CTS)들은 제3 뱅크(BNL3)가 둘러싸는 발광 영역(EMA) 내에 위치하거나 제3 뱅크(BNL3)와 중첩하여 형성될 수도 있다.
제3 전극(RME3)과 제4 전극(RME4)은 각각 하부의 제4 도전층과 직접 연결되지 않으나, 발광 소자(ED) 또는 접촉 전극(CNE)을 통해 제1 타입 전극으로 직접 인가된 전기 신호가 전달될 수 있다. 즉, 제3 전극(RME3) 및 제4 전극(RME4)은 하부의 제4 도전층과 직접 연결되지 않더라도 이들로부터 인가된 전기 신호는 전달되어 플로팅(Floating) 되지 않은 상태일 수 있다.
복수의 전극(RME)들은 제3 뱅크(BNL3)를 넘어 서브 화소(PXn)의 서브 영역(SA)에 부분적으로 배치될 수 있다. 제1 방향(DR1)으로 연장된 전극(RME)들은 해당 서브 화소(PXn)의 서브 영역(SA)과 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)의 서브 영역(SA)에 걸쳐 배치될 수 있다. 서브 영역(SA)에는 서로 다른 서브 화소(PXn)의 전극(RME)들이 분리되어 배치될 수 있다. 서로 다른 서브 화소(PXn)의 전극(RME)들은 어느 한 서브 화소(PXn)의 서브 영역(SA) 내에 위치한 분리부(ROP)를 기준으로 서로 이격될 수 있다.
서브 영역(SA)에서 분리된 전극(RME)들은 제1 방향(DR1)으로 연장된 하나의 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 서로 분리되어 형성될 수 있다. 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)는 전극 라인들 상에 생성된 전계에 의해 유전영동힘을 받아 전극(RME) 상에 정렬될 수 있다.
일 실시예에서, 복수의 전극(RME)들의 제2 방향(DR2)으로 측정된 폭은 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있다. 각 전극(RME)들은 적어도 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다. 또한, 복수의 전극(RME)들이 제2 방향(DR2)으로 이격된 간격은 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 사이의 간격보다 좁을 수 있다. 각 전극(RME)들은 적어도 일부 영역이 제3 층간 절연층(IL3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
복수의 전극(RME)들은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME)들은 후술하는 접촉 전극(CNE)을 통해 발광 소자(ED)의 양 단부와 연결될 수 있고, 제4 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 제1 전극(RME1)과 제2 전극(RME2)에는 발광 소자(ED)들을 발광하기 위한 전기 신호가 직접 인가될 수 있고, 다른 전극들에는 후술하는 접촉 전극(CNE) 및 발광 소자(ED)들을 통해 상기 전기 신호가 전달될 수 있다.
복수의 전극(RME)들 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 전극(RME)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
한편, 복수의 전극(RME)들 중 적어도 일부는 부분적으로 서로 다른 폭을 갖는 부분을 포함할 수 있다. 일 실시예에 따르면, 복수의 전극(RME)들은 위치에 따라 제2 방향(DR2)으로 측정된 폭이 다른 부분을 포함하는 제1 타입 전극(RME#1)을 포함할 수 있다. 또한, 복수의 전극(RME)들은 제1 타입 전극(RME#1)과 이격되어 대향하며 연장된 방향을 따라 제2 방향(DR2)으로 측정된 폭이 일정한 제2 타입 전극(RME#2)들을 더 포함할 수 있다. 제1 타입 전극(RME#1)과 제2 타입 전극(RME#2)은 서로 제2 방향(DR2)으로 이격되어 대향하나, 이들은 서로 비대칭 구조를 가질 수 있다.
예를 들어, 제1 타입 전극(RME#1)은 제1 뱅크(BNL1) 상에 배치된 제1 전극(RME1)과 제4 전극(RME4)을 포함하고, 제1 전극(RME1) 및 제4 전극(RME4)은 폭이 좁은 제1 부분(RP1) 및 제1 부분(RP1)보다 폭이 큰 제2 부분(RP2)을 포함할 수 있다. 제2 타입 전극(RME#2)은 제2 뱅크(BNL2) 상에 배치된 제2 전극(RME2)과 제3 전극(RME3)을 포함하고, 제2 전극(RME2) 및 제3 전극(RME3)은 제1 타입 전극(RME#1)의 제2 부분(RP2)과 동일한 폭을 가질 수 있다. 제1 전극(RME1)과 제4 전극(RME4)은 서로 대칭적 구조를 가질 수 있다. 제1 전극(RME1)과 제4 전극(RME4)의 제1 부분(RP1)들은 서로 제2 방향(DR2)으로 나란하게 배치되고, 제2 부분(RP2)들도 서로 제2 방향(DR2)으로 나란하게 배치될 수 있다. 제1 전극(RME1)과 제4 전극(RME4)은 복수의 제1 부분(RP1)과 제2 부분(RP2)이 교대로 반복되며 제1 방향(DR1)을 따라 그 폭이 달라질 수 있다. 즉, 제2 타입 전극(RME#2)이 균일한 폭을 갖는 반면, 그에 대향하는 제1 타입 전극(RME#1)들은 폭이 달라지는 구조를 가지므로, 이들은 서로 비대칭적 구조를 가질 수 있다.
제1 전극(RME1)을 일 예로 제1 타입 전극(RME#1)의 형상에 대하여 설명하면, 제1 전극(RME1)은 발광 영역(EMA) 내에 배치된 적어도 하나 이상의 제1 부분(RP1)을 포함하고, 복수의 제1 부분(RP1)들은 제1 방향(DR1)으로 이격되어 이들 사이에는 제2 부분(RP2)이 배치될 수 있다. 도면에서는 발광 영역(EMA)에 2개의 제1 부분(RP1)이 배치되고, 이들 사이에 제2 부분(RP2)이 배치된 것이 예시되어 있다. 제2 부분(RP2)은 발광 영역(EMA)의 중심부에 위치하고, 제1 부분(RP1)들은 발광 영역(EMA)의 중심부로부터 상측과 하측에 각각 배치될 수 있다. 다만, 이에 제한되지 않는다.
일 실시예에서 제1 타입 전극(RME#1)의 양 측변 중 제2 타입 전극(RME#2)과 대향하지 않는 외측변과 제3 전극(RME3) 사이의 간격은 동일할 수 있다. 제1 타입 전극(RME#1)은 폭이 다른 제1 부분(RP1) 및 제2 부분(RP2)을 포함하되, 제2 타입 전극(RME#2)과 대향하지 않는 외측변은 제2 타입 전극(RME#2)의 일 측변과 나란하게 연장될 수 있다. 예를 들어, 제1 전극(RME1)의 일 측변으로 제3 전극(RME3)과 대향하지 않는 외측변은 특정 방향으로 함몰되거나 돌출되지 않고 연장될 수 있다. 즉, 제1 전극(RME1)의 제1 부분(RP1)과 제2 부분(RP2)은 제3 전극(RME3)과 대향하지 않는 일 측변이 서로 나란하게 정렬될 수 있다. 이와 유사하게, 제4 전극(RME4)도 제1 부분(RP1)과 제2 부분(RP2)이 제2 전극(RME2)과 대향하지 ?는 외측변은 서로 나란하게 정렬될 수 있다. 또한, 제1 전극(RME1)의 외측변과 제3 전극(RME3) 사이의 간격은 제2 전극(RME2)과 제4 전극(RME4)의 외측변 사이의 간격과 동일할 수 있다.
반면, 제1 타입 전극(RME#1)의 양 측변 중 제2 타입 전극(RME#2)과 대향하는 내측변은 특정 방향으로 돌출되거나 절곡된 형상을 가짐에 따라 제1 타입 전극(RME#1)의 폭이 달라질 수 있다. 즉, 제2 방향(DR2)으로 이격된 복수의 전극(RME)들은 서로 이격된 간격이 대체적으로 일정하게 유지되면서 제1 타입 전극(RME#1)의 폭이 위치에 따라 달라질 수 있다.
제1 타입 전극(RME#1)은 제1 부분(RP1)이 갖는 폭이 제1 타입 전극(RME#1)의 최소 폭이고, 제2 부분(RP2)이 갖는 폭은 최대 폭으로써 제2 타입 전극(RME#2)의 폭과 동일할 수 있다. 제1 전극(RME1)과 제4 전극(RME4)은 제1 부분(RP1)을 제외하고 제2 전극(RME2) 및 제3 전극(RME3)과 동일한 폭으로 형성되나, 제1 부분(RP1)에서 그 폭이 더 작아질 수 있다.
일 실시예에서, 제1 타입 전극(RME#1)의 제1 부분(RP1)은 제2 타입 전극(RME#2)과 대향하는 내측변이 경사진 형상을 가질 수 있고, 평면도 상 삼각형의 오목한 형상을 가질 수 있다. 제1 타입 전극(RME#1)인 제1 전극(RME1)과 제4 전극(RME4)의 제1 부분(RP1)의 경사진 내측변이 만나는 위치에서 제1 부분(RP1)의 최소 폭을 가질 수 있다. 제1 타입 전극(RME#1)인 제1 전극(RME1)과 제4 전극(RME4)은 제1 부분(RP1)의 폭이 점진적으로 감소하다가 경사진 내측변이 만나는 위치부터 다시 그 폭이 증가하는 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 전극(RME)들 상에는 발광 소자(ED)들이 배치되는, 발광 소자(ED)는 잉크에 분산된 상태에서 전극(RME) 상에 생성된 전계에 의해 위치 및 방향이 변할 수 있다. 전극(RME)에 인가된 전기 신호는 전극(RME) 상에 위치한 발광 소자(ED)들을 포함하는 잉크에 전계를 생성할 수 있다. 발광 소자(ED)들은 전계의 세기에 따라 유동될 수 있는데, 전극(RME)들 사이의 거리에 따라 전계의 세기가 정해져 발광 소자(ED)들의 유동이 정해질 수 있다. 일 실시예에 따른 표시 장치(10)는 어느 한 전극(예를 들어, 제1 타입 전극)이 이와 대향하는 전극(예를 들어, 제2 타입 전극)과 비교하여 부분적으로 다른 폭을 가질 수 있고 발광 소자(ED)를 배치하는 공정에서 발광 소자(ED)의 유동이 특정 방향을 향하도록 제어하여 발광 소자(ED)의 특정 위치 내 정렬을 유도할 수 있다.
이에 따라, 대부분의 발광 소자(ED)들은 제1 타입 전극(RME#1)들의 제1 부분(RP1) 이외의 제2 부분(RP2) 상에 밀집하여 배치될 수 있다. 발광 소자(ED)들 중, 제1 타입 전극(RME#1)의 제2 부분(RP2) 상에 배치된 발광 소자(ED)들의 수, 밀도 또는 밀집도는 제1 부분(RP1) 상에 배치된 발광 소자(ED)의 밀도와 다를 수 있다. 보다 자세한 설명은 후술하기로 한다.
제1 절연층(PAS1)은 복수의 전극(RME)들과 제1 뱅크(BNL1) 상에 배치된다. 제1 절연층(PAS1)은 복수의 전극(RME)들과 제1 뱅크(BNL1)를 전면적으로 덮도록 배치되며, 복수의 전극(RME)들을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제1 절연층(PAS1)은 각 전극(RME)들의 상면 일부를 노출하는 복수의 컨택부(CT1, CT2)들을 포함할 수 있다. 복수의 컨택부(CT1, CT2)들은 제1 절연층(PAS1)을 관통하며, 후술하는 접촉 전극(CNE)들은 컨택부(CT1, CT2)를 통해 노출된 전극(RME)과 접촉할 수 있다.
일 실시예에 따르면, 제1 절연층(PAS1)을 관통하는 복수의 컨택부(CT1, CT2)들은 각 서브 화소(PXn)의 서브 영역(SA) 내에 형성될 수 있다. 복수의 컨택부(CT1, CT2)들은 제1 절연층(PAS1)을 관통하여 전극(RME)들의 상면 일부를 노출할 수 있다. 상술한 바와 같이, 표시 장치(10)의 제조 공정에서 발광 소자(ED)들은 잉크에 분산된 상태로 전극(RME)들 상에 분사되고, 전극(RME)에 인가된 전계(E)에 의해 정렬될 수 있다. 제1 절연층(PAS1)은 복수의 컨택부(CT1, CT2)들을 포함하여 전극(RME)들을 덮도록 배치되는데, 컨택부(CT1, CT2)에 의해 전극(RME) 상면이 노출될 경우, 컨택부(CT1, CT2)에 생성된 전계(E)는 다른 부분보다 강한 세기를 가질 수 있다. 일 실시예에 따른 표시 장치(10)는 컨택부(CT1, CT2)들이 발광 영역(EMA)이 아닌 서브 영역(SA)에 형성됨에 따라 발광 영역(EMA) 내에 컨택부(CT1, CT2)에 의한 전계(E)의 세기가 강한 영역이 형성되지 않을 수 있다. 이에 따라 발광 영역(EMA) 내에서 발광 소자(ED)들이 원하지 않은 영역에 집중적으로 배치되는 것을 방지할 수 있다.
제3 뱅크(BNL3)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제3 뱅크(BNL3)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있고, 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제3 뱅크(BNL3)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제3 뱅크(BNL3)는 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)보다 더 큰 높이를 갖도록 형성될 수 있다. 제3 뱅크(BNL3)는 표시 장치(10)의 제조 공정 중, 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제3 뱅크(BNL3)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
또한, 제3 뱅크(BNL3)는 제2 방향(DR2)으로 연장된 부분 중 일부가 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)와 중첩할 수 있다. 제3 뱅크(BNL3) 중 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)와 중첩하는 부분은 다른 부분들보다 더 큰 높이를 가질 수 있다. 후술할 바와 같이, 제3 뱅크(BNL3) 중 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)와 중첩하는 부분 상에는 접촉 전극(CNE)들이 배치될 수 있고, 제3 뱅크(BNL3)가 갖는 단차에 의해 인접한 접촉 전극(CNE)들이 단락되는 것을 방지할 수 있다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME)들이 연장된 제1 방향(DR1)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 전극(RME) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 발광층(도 6의 ‘36’)을 포함하여 특정 파장대의 광을 방출할 수 있다. 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 발광층(36)을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수도 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)는 제1 기판(SUB)의 상면에 평행한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
발광 소자(ED)는 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 사이에서 제2 방향(DR2)으로 이격된 전극(RME) 상에 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제2 방향(DR2)으로 이격된 전극(RME)들 사이의 간격보다 길 수 있고, 발광 소자(ED)의 양 단부는 서로 다른 전극들 상에 배치될 수 있다. 발광 소자(ED)는 일 단부는 제1 타입 전극(RME#1) 상에 배치되고 타 단부는 제2 타입 전극(RME#2) 상에 배치될 수 있다. 또한, 복수의 발광 소자(ED)들은 제1 타입 전극(RME#1)의 제1 부분(RP1)이 배치된 위치에 따라 서로 인접하여 배치된 복수의 발광 소자 그룹(ED#1, ED2)들을 포함할 수 있다.
복수의 발광 소자 그룹(ED#1, ED#2)들은 서로 제1 방향(DR1)으로 이격될 수 있다. 예를 들어, 발광 소자(ED)는 제1 발광 소자 그룹(ED#1)으로써, 양 단부가 제1 전극(RME1) 및 제3 전극(RME3) 상에 배치된 제1 발광 소자(ED1), 및 양 단부가 제2 전극(RME2) 및 제4 전극(RME4) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 또한, 발광 소자(ED)는 제1 발광 소자 그룹(ED#1)과 제1 방향(DR1)으로 이격되어 배치된 제2 발광 소자 그룹(ED#2)으로써 양 단부가 제1 전극(RME1) 및 제3 전극(RME3) 상에 배치된 제3 발광 소자(ED3), 및 양 단부가 제2 전극(RME2) 및 제4 전극(RME4) 상에 배치된 제4 발광 소자(ED4)를 포함할 수 있다.
본 명세서에서 '발광 소자의 밀도' 또는 '발광 소자의 밀집도'는 전극(RME)들 상에 배치된 발광 소자(ED)들의 개수와 관련된 의미로써, 전극(RME)들 상에 정의된 임의의 영역 당 그에 배치된 발광 소자(ED)들의 수 또는 분포를 상대적으로 정의한 것일 수 있다. '밀집도'는 절대적인 값을 의미하는 것은 아닐 수 있으며, 일정 영역 간 발광 소자(ED)들의 수를 대략적으로 비교하기 위해 정의될 수 있다.
한편, 발광 소자(ED)는 복수의 반도체층들을 포함하여 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 발광 소자(ED)는 제1 단부 및 제2 단부가 각각 특정 전극(RME) 상에 놓이도록 배치될 수 있다. 예를 들어, 제1 발광 소자(ED1)는 제1 단부가 제1 전극(RME1) 상에 놓이고 제2 단부가 제3 전극(RME3) 상에 놓이도록 배치될 수 있다. 제2 발광 소자(ED2)는 제1 단부가 제4 전극(RME4) 상에 놓이고 제2 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 각 발광 소자(ED)들은 제1 단부와 제2 단부가 각각 서로 다른 전극(RME)과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며, 복수의 발광 소자(ED)들 중 적어도 몇몇은 전극(RME)들 사이에서 배향된 방향에 따라 어느 한 단부만이 전극(RME) 상에 놓이도록 배치되거나, 제1 단부 및 제2 단부의 방향이 서로 다를 수도 있다.
발광 소자(ED)의 양 단부는 각각 접촉 전극(CNE)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 6의 ‘38’)이 형성되지 않고 반도체층 또는 전극층 일부가 노출되기 때문에, 상기 노출된 반도체층 또는 전극층은 접촉 전극(CNE)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층 또는 전극층의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층 또는 전극층의 측면은 접촉 전극(CNE)과 직접 접촉할 수도 있다. 발광 소자(ED)의 양 단부는 서로 다른 접촉 전극(CNE)을 통해 전극(RME)과 전기적으로 연결될 수 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 제1 단부 및 제2 단부는 덮지 않도록 배치된다. 제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
또한, 제2 절연층(PAS2)은 제1 뱅크(BNL1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3) 상에도 배치될 수 있다. 제2 절연층(PAS2)은 제1 절연층(PAS1) 및 제3 뱅크(BNL3) 상에 배치되되, 발광 소자(ED)의 양 단부와 함께 전극(RME)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 단부를 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다.
한편, 도면으로 도시하지 않았으나, 제2 절연층(PAS2)은 서브 영역(SA)에 일부분 배치될 수도 있다. 복수의 서브 화소(PXn)들에 배치된 전극(RME)들은 제2 방향(DR2)으로 연장되어 서로 연결된 상태로 형성되었다가, 발광 소자(ED)를 정렬시키고 제2 절연층(PAS2)을 형성한 뒤에 서브 영역(SA)에서 분리될 수 있다. 전극(RME)의 분리 공정에서 각 전극(RME)들에 더하여 제1 절연층(PAS1) 및 제2 절연층(PAS2)도 부분적으로 제거될 수 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE)들과 제3 절연층(PAS3)이 배치될 수 있다. 접촉 전극(CNE)은 발광 소자(ED)의 어느 일 단부 및 적어도 하나의 전극(RME)과 접촉할 수 있다. 예를 들어, 접촉 전극(CNE)은 제2 절연층(PAS2)이 배치되지 않고 노출된 발광 소자(ED)의 일 단부와, 제1 절연층(PAS1)에 형성되어 전극(RME)의 일부분을 노출하는 컨택부(CT1, CT2)를 통해 전극(RME) 중 적어도 어느 하나와 접촉할 수 있다.
일 실시예에 따르면, 표시 장치(10)의 접촉 전극(CNE)들은 제4 도전층과 직접 연결된 전극(RME)들 상에만 배치된 제1 타입 접촉 전극과, 제4 도전층과 직접 연결되지 않은 전극(RME)들 상에도 배치된 제2 타입 접촉 전극으로 구분될 수 있다. 제1 타입 접촉 전극은 발광 소자(ED)들 중 일부와 전극(RME)들을 연결할 수 있고, 제2 타입 접촉 전극은 실질적으로 서로 다른 발광 소자(ED)들을 연결할 수 있다.
예를 들어, 접촉 전극(CNE)은 제1 전극(RME1) 또는 제2 전극(RME2) 상에 배치되는 제1 타입 접촉 전극으로, 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)을 포함할 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 전극(RME1)과 제2 전극(RME2) 중 일부 상에 배치될 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 방향(DR1)으로 연장된 형상을 갖고 각 서브 화소(PXn)에서 선형의 패턴을 형성할 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제3 뱅크(BNL3)를 넘어 서브 영역(SA)에도 일부분이 배치될 수 있다. 제1 접촉 전극(CNE1)은 서브 영역(SA)에서 제1 전극(RME1)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉하고, 제2 접촉 전극(CNE2)은 제2 전극(RME2)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제2 전극(RME2)과 접촉할 수 있다.
또한, 제1 접촉 전극(CNE1)은 제1 발광 소자(ED1)의 제1 단부와 접촉하고 제2 접촉 전극(CNE2)은 제2 발광 소자(ED2)의 제2 단부와 접촉할 수 있다. 제1 타입 접촉 전극인 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제1 타입 전극으로 인가된 전기 신호를 발광 소자(ED)의 어느 일 단부로 전달할 수 있다. 제1 발광 소자(ED1)의 제1 단부와 제2 발광 소자(ED2)의 제2 단부는 상기 전기 신호가 직접 인가될 수 있고, 상기 전기 신호는 제1 발광 소자(ED1)의 제2 단부 및 제2 발광 소자(ED2)의 제1 단부를 통해 다른 접촉 전극(CNE)들 및 발광 소자(ED)로 전달될 수 있다.
접촉 전극(CNE)은 서로 다른 전극(RME)들 상에 걸쳐 배치되는 제2 타입 접촉 전극으로, 제3 접촉 전극(CNE3), 제4 접촉 전극(CNE4) 및 제5 접촉 전극(CNE5)을 포함할 수 있다.
제3 접촉 전극(CNE3)은 제3 전극(RME3) 및 제1 전극(RME1) 상에 배치될 수 있다. 제3 접촉 전극(CNE3)은 제1 방향(DR1)으로 연장된 제1 연장부(CN_E1)와 제2 연장부(CN_E2), 및 발광 영역(EMA) 내에서 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제3 접촉 전극(CNE3)은 대체로 제1 방향(DR1)으로 연장되되 제3 전극(RME3) 및 제1 전극(RME1) 상에 배치되도록 절곡된 형상을 가질 수 있다. 제1 연장부(CN_E1)는 제3 전극(RME3) 상에 배치되어 제1 발광 소자(ED1)의 제2 단부와 접촉할 수 있다. 제2 연장부(CN_E2)는 제1 전극(RME1) 상에서 제1 접촉 전극(CNE1)과 제1 방향(DR1)으로 이격되어 배치되고 제3 발광 소자(ED3)의 제1 단부와 접촉할 수 있다. 제1 연결부(CN_B1)는 제1 전극(RME1)과 제3 전극(RME3)에 걸쳐 배치될 수 있다. 제3 접촉 전극(CNE3)은 제1 연장부(CN_E1)가 제3 뱅크(BNL3)를 넘어 서브 영역(SA)에도 배치될 수 있다. 제3 접촉 전극(CNE3)은 서브 영역(SA)에서 제3 전극(RME3)의 상면을 노출하는 제2 컨택부(CT2)를 통해 제3 전극(RME3)과 접촉할 수 있다.
제4 접촉 전극(CNE4)은 제3 전극(RME3) 및 제4 전극(RME4) 상에 배치될 수 있다. 제4 접촉 전극(CNE4)은 제1 방향(DR1)으로 연장된 제3 연장부(CN_E3)와 제4 연장부(CN_E4), 및 발광 영역(EMA) 내에서 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 연결하는 제2 연결부(CN_B2)를 포함할 수 있다. 제3 연장부(CN_E3)는 제3 전극(RME3) 상에 배치되어 제3 발광 소자(ED3)의 제2 단부와 접촉할 수 있다. 제4 연장부(CN_E4)는 제4 전극(RME4) 상에서 제4 발광 소자(ED4)의 제1 단부와 접촉할 수 있다. 제2 연결부(CN_B2)는 제3 전극(RME3), 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치된다. 제2 연결부(CN_B2)는 다른 서브 화소(PXn)와 인접한 발광 영역(EMA)의 일 측에 배치되어 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 연결할 수 있다. 제4 접촉 전극(CNE4)은 제5 접촉 전극(CNE5)의 제5 연장부(CN_E5)를 둘러싸는 형상을 가질 수 있다. 제4 접촉 전극(CNE4)은 다른 접촉 전극들과 달리 발광 영역(EMA) 내에만 배치되어 복수의 전극(RME)들과 직접 연결되지 않을 수 있다.
제5 접촉 전극(CNE5)은 제3 접촉 전극(CNE3)과 유사한 형상을 갖고 제2 전극(RME2) 및 제4 전극(RME4) 상에 배치될 수 있다. 제5 접촉 전극(CNE5)은 제1 방향(DR1)으로 연장된 제5 연장부(CN_E5)와 제6 연장부(CN_E6), 및 발광 영역(EMA) 내에서 제5 연장부(CN_E5)와 제6 연장부(CN_E6)를 연결하는 제3 연결부(CN_B3)를 포함할 수 있다. 제5 연장부(CN_E5)는 제2 전극(RME2) 상에서 제2 접촉 전극(CNE2)과 제1 방향(DR1)으로 이격되어 배치되고, 제4 발광 소자(ED4)의 제2 단부와 접촉할 수 있다. 제6 연장부(CN_E6)는 제4 전극(RME4) 상에서 제4 연장부(CN_E4)와 제1 방향(DR1)으로 이격되어 배치되고 제2 발광 소자(ED2)의 제1 단부와 접촉할 수 있다. 제3 연결부(CN_B3)는 제2 전극(RME2)과 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제5 접촉 전극(CNE5)은 제6 연장부(CN_E6)가 제3 뱅크(BNL3)를 넘어 서브 영역(SA)에도 배치될 수 있다. 제5 접촉 전극(CNE5)은 서브 영역(SA)에서 제4 전극(RME4)의 상면을 노출하는 제2 컨택부(CT2)를 통해 제4 전극(RME4)과 접촉할 수 있다.
제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 제3 접촉 전극(CNE3)을 통해 상호 전기적으로 연결될 수 있다. 제1 접촉 전극(CNE1)을 통해 인가된 전기 신호는 제1 발광 소자(ED1) 및 제3 접촉 전극(CNE3)을 통해 제3 발광 소자(ED3)로 전달될 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제1 전극(RME1)과 제3 전극(RME3) 상에 배치되나, 이들이 접촉하는 접촉 전극(CNE)이 서로 다를 수 있고, 제2 타입 접촉 전극인 제3 접촉 전극(CNE3)을 통해 서로 직렬로 연결될 수 있다. 이와 유사하게, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 제4 접촉 전극(CNE4)을 통해, 제4 발광 소자(ED4)와 제2 발광 소자(ED2)는 제5 접촉 전극(CNE5)을 통해 서로 직렬로 연결될 수 있다.
한편, 접촉 전극(CNE)들과 전극(RME)이 접촉하는 부분에 형성된 컨택부(CT1, CT2)들은 발광 소자(ED)들과 제2 방향(DR2)으로 중첩하지 않도록 배치된다. 각 컨택부(CT1, CT2)들은 복수의 발광 소자(ED)들이 배치되는 영역과 제1 방향(DR1)으로 이격되어 서브 영역(SA)에 배치된다. 발광 소자(ED)는 양 단부에서 광이 방출되는데, 컨택부(CT1, CT2)들은 상기 광의 진행 경로에서 벗어나도록 위치할 수 있다. 다만, 이에 제한되지 않으며, 컨택부(CT1, CT2)의 위치는 전극(RME)의 구조 및 발광 소자(ED)들의 위치에 따라 달라질 수 있다.
접촉 전극(CNE)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(CNE)을 투과하여 전극(RME)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 절연층(PAS3)은 제3 접촉 전극(CNE3) 및 제5 접촉 전극(CNE5) 상에 배치된다. 또한, 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2), 및 제4 접촉 전극(CNE4)이 배치된 영역을 제외한 제2 절연층(PAS2) 상에도 배치될 수 있다. 제3 절연층(PAS3)은 서로 다른 층에 배치된 접촉 전극(CNE)들이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 다만, 제3 절연층(PAS3)은 생략될 수 있고, 복수의 접촉 전극(CNE)들은 실질적으로 동일한 층에 배치될 수 있다.
표시 장치(10)는 제3 절연층(PAS3)을 포함하고, 복수의 접촉 전극(CNE)들 중 일부는 동일한 층에 배치되되 다른 일부는 다른 층에 배치될 수 있다. 예를 들어, 제3 접촉 전극(CNE3)과 제5 접촉 전극(CNE5)은 제2 절연층(PAS2) 상에 배치되고, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2), 및 제4 접촉 전극(CNE4)은 제3 절연층(PAS3) 상에 배치될 수 있다. 제3 접촉 전극(CNE3)과 제5 접촉 전극(CNE5)은 제2 절연층(PAS2)이 패터닝되어 노출하는 영역에 배치되고, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2), 및 제4 접촉 전극(CNE4)은 제2 절연층(PAS2) 및 제3 절연층(PAS3)이 패터닝되어 노출하는 영역에 배치될 수 있다. 다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2), 및 제4 접촉 전극(CNE4)은 제2 절연층(PAS2)과 제3 절연층(PAS3)이 배치되지 않고 발광 소자(ED)의 양 단부가 노출된 영역에서는 제1 절연층(PAS1) 상에 직접 배치될 수도 있다.
도면에 도시하지 않았으나, 복수의 접촉 전극(CNE)들, 제3 절연층(PAS3) 및 제3 뱅크(BNL3) 상에는 이들을 덮는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 다만, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 다만, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
일 실시예에 따른 표시 장치(10)는 비대칭 구조를 갖는 전극(RME)들을 포함하여 발광 소자(ED)들이 특정 위치에 집중적으로 배치되도록 유도할 수 있다. 이는 표시 장치(10)의 제조 공정에서 발광 소자(ED)들을 포함한 잉크가 전극(RME)들 상에 분사된 후, 전극(RME)의 구조에 따른 전계의 세기에 의한 배치일 수 있다.
도 7은 일 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 3과 결부하여 도 7을 참조하면, 전술한 바와 같이, 복수의 전극(RME)들은 비대칭 구조를 갖는 전극(RME)들을 포함하여 발광 소자(ED)들이 특정 위치에 집중적으로 배치되도록 유도할 수 있다.
복수의 전극(RME)들은 서브 영역(SA)에서 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)을 통해 트랜지스터 또는 전압 배선에 연결되어 전계 생성을 위한 전기 신호가 인가될 수 있다. 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)은 복수의 전극(RME)들에 전기 신호가 직접 인가되는 영역으로 전압의 세기가 커 전계가 강하게 걸리는 영역일 수 있다. 이에 따라, 발광 영역(EMA)에서 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)에 인접한 전극(RME)들의 가장자리에서는 상기 전계가 강하게 영향을 미쳐 발광 소자(ED)들이 모여 뭉칠 수 있다.
일 실시예에서는 발광 영역(EMA)의 가장자리에서 전극(RME)들의 전계의 세기를 감소시켜 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하도록 유도할 수 있다.
구체적으로, 제1 타입 전극(RME#1)은 위치에 따라 제2 방향(DR2)으로 측정된 폭이 다르게 이루어질 수 있다. 제1 전극(RME1) 및 제4 전극(RME4) 각각은 폭이 좁은 제1 부분(RP1) 및 제1 부분(RP1)보다 폭이 큰 제2 부분(RP2)을 포함할 수 있다. 제1 전극(RME1)의 제1 부분(RP1)은 제3 전극(RME3)과 대향하는 제1 부분(RP1)의 내측변이 제2 부분(RP2)의 내측변으로부터 제2 방향(DR2)으로 제1 부분(RP1)의 외측변을 향해 오목하게 경사진 영역일 수 있다. 또한, 제4 전극(RME4)의 제1 부분(RP1)은 제2 전극(RME2)과 대향하는 제1 부분(RP1)의 내측변이 제1 부분(RP1)의 외측변을 향해 오목하게 경사진 영역일 수 있다.
제1 전극(RME1)과 제3 전극(RME3)을 예로 설명하면, 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 거리는 제1 방향(DR1)으로 갈수록 점점 증가하다가 경사면이 만나는 곳에서 점점 감소한다. 반면, 제2 부분(RP2)의 내측변은 제3 전극(RME3) 사이의 거리가 일정하다. 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 거리는 제2 부분(RP2)의 내측변은 제3 전극(RME3) 사이의 거리보다 길 수 있다. 이에 따라, 제1 전극(RME1)과 제3 전극(RME3) 사이에 전계가 생성되면, 제2 부분(RP2)의 내측변과 제3 전극(RME3) 사이의 전계가 일정한 반면, 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 전계는 이들 사이의 거리가 증가됨에 따라 점점 약해지다가 다시 세지게 된다. 그러나, 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 전계의 최대 세기는 제2 부분(RP2)의 내측변과 제3 전극(RME3) 사이의 전계의 세기보다 작게 생성된다.
전극(RME)들 상에 발광 소자(ED)들이 포함된 잉크가 배치되면, 전계의 세기가 상대적으로 센 곳으로 발광 소자(ED)들이 모여들게 된다. 즉, 제2 부분(RP2)과 제3 전극(RME3) 사이의 전계의 세기가 최대이므로 발광 소자(ED)들은 발광 영역(EMA)의 중심부에 모여들 수 있다. 전계의 세기가 상대적으로 약한 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3) 사이에는 발광 소자(ED)들의 밀도가 상대적으로 낮아지게 된다. 이로써 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하고, 발광 영역(EMA)의 중심부로 정렬시킬 수 있게 된다.
또한, 일 실시예에서 제1 타입 전극(RME#1)은 제2 타입 전극(RME#2)과 대향하는 제1 부분(RP1)에 인접한 플로팅 전극(FLE)을 포함할 수 있다. 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3) 사이에 제1 플로팅 전극(FLE1)이 배치될 수 있고, 제4 전극(RME4)의 제1 부분(RP1)과 제2 전극(RME2) 사이에 제2 플로팅 전극(FLE2)이 배치될 수 있다. 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 거리는 제2 부분(RP2)의 내측변과 제3 전극(RME3) 사이의 거리보다 길 수 있다. 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 거리는 제1 플로팅 전극(FLE1)과 중첩하여 측정된 거리일 수 있다.
플로팅 전극(FLE)들은 어떠한 전기 신호가 인가되지 않는 플로팅(floating) 상태일 수 있다. 플로팅 전극(FLE)들은 섬 패턴(island)으로 이루어져 배치될 수 있다. 플로팅 전극(FLE)들은 전극(RME)들과 동일한 물질로 동시에 형성될 수 있다. 플로팅 전극(FLE)들은 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3) 사이 및 제4 전극(RME4)의 제1 부분(RP1)과 제2 전극(RME2) 사이에 전계가 생성되면, 전계를 쉴딩(shielding)하는 역할을 하여 전계의 세기를 감소시킬 수 있다.
플로팅 전극(FLE)들은 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 대응되는 형상으로 이루어질 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상이 삼각형인 경우 플로팅 전극(FLE)의 평면 형상도 삼각형으로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다.
도 8은 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 8은 도 7의 전극들과 형상이 다르다는 점에서 차이가 있다. 도 8은 도 3과 동일한 구성을 포함하므로, 도 3과 함께 설명하되 차이가 있는 전극들의 형상에 대해 설명하기로 한다.
도 3과 결부하여 도 8을 참조하면, 제1 타입 전극(RME#1)은 위치에 따라 제2 방향(DR2)으로 측정된 폭이 다르게 이루어질 수 있다. 제1 전극(RME1) 및 제4 전극(RME4) 각각은 폭이 좁은 제1 부분(RP1) 및 제1 부분(RP1)보다 폭이 큰 제2 부분(RP2)을 포함할 수 있다. 제1 전극(RME1)의 제1 부분(RP1)은 제3 전극(RME3)과 대향하는 제1 부분(RP1)의 내측변이 제1 부분(RP1)의 외측변을 향해 오목하게 경사진 영역일 수 있다. 또한, 제4 전극(RME4)의 제1 부분(RP1)은 제2 전극(RME2)과 대향하는 제1 부분(RP1)의 내측변이 제1 부분(RP1)의 외측변을 향해 오목하게 경사진 영역일 수 있다.
제1 전극(RME1)과 제3 전극(RME3)을 예로 설명하면, 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 거리는 제1 방향(DR1)으로 갈수록 점점 증가하다가 경사면이 만나는 곳에서 점점 감소한다. 제1 전극(RME1)의 제2 부분(RP2)으로부터 연장된 내측변은 제1 부분(RP1)에서 절곡되어 오목하게 형성된다. 제1 부분(RP1)의 내측변은 절곡된 부분에서 모서리가 모따기된 모따기부(MO)를 포함할 수 있다. 마찬가지로, 제4 전극(RME4)의 제2 부분(RP2)으로부터 연장된 내측변은 제1 부분(RP1)에서 절곡되어 오목하게 형성되고, 제1 부분(RP1)의 내측변은 절곡된 부분에서 모서리가 모따기된 모따기부(MO)를 포함할 수 있다. 제1 부분(RP1)의 내측변의 모따기부(MO)는 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되어 제1 부분(RP1)과 제3 전극(RME3) 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
일 실시예에서 제1 타입 전극(RME#1)은 제2 타입 전극(RME#2)과 대향하는 제1 부분(RP1)에 인접한 플로팅 전극(FLE)을 포함할 수 있다. 플로팅 전극(FLE)은 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 대응되는 형상으로 이루어질 수 있다. 플로팅 전극(FLE)의 적어도 일변은 제1 부분(RP1)의 모따기부(MO)와 나란한 경사면을 포함하여, 제1 부분(RP1)과 플로팅 전극(FLE) 간의 간격을 유지할 수 있다.
도 9는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 9는 도 7 및 도 8의 전극들과 형상이 다르다는 점에서 차이가 있다. 도 9는 도 3과 동일한 구성을 포함하므로, 도 3과 함께 설명하되 차이가 있는 전극들의 형상에 대해 설명하기로 한다.
도 3과 결부하여 도 9를 참조하면, 제1 타입 전극(RME#1)은 위치에 따라 제2 방향(DR2)으로 측정된 폭이 다르게 이루어질 수 있다. 제1 전극(RME1) 및 제4 전극(RME4) 각각은 폭이 좁은 제1 부분(RP1) 및 제1 부분(RP1)보다 폭이 큰 제2 부분(RP2)을 포함할 수 있다. 제1 전극(RME1)의 제1 부분(RP1)은 제3 전극(RME3)과 대향하는 제1 부분(RP1)의 내측변이 제1 부분(RP1)의 외측변을 향해 오목하게 경사진 영역일 수 있다. 또한, 제4 전극(RME4)의 제1 부분(RP1)은 제2 전극(RME2)과 대향하는 제1 부분(RP1)의 내측변이 제1 부분(RP1)의 외측변을 향해 오목하게 경사진 영역일 수 있다.
제1 전극(RME1)과 제3 전극(RME3)을 예로 설명하면, 제1 부분(RP1)의 내측변과 제3 전극(RME3) 사이의 거리는 제1 방향(DR1)으로 갈수록 점점 증가하다가 경사면이 만나는 곳에서 점점 감소한다. 제1 전극(RME1)의 제2 부분(RP2)으로부터 연장된 내측변은 제1 부분(RP1)에서 절곡되어 오목하게 형성된다. 제1 부분(RP1)의 내측변은 절곡된 부분에서 모서리가 라운드진 라운드부(RO)를 포함할 수 있다. 마찬가지로, 제4 전극(RME4)의 제2 부분(RP2)으로부터 연장된 내측변은 제1 부분(RP1)에서 절곡되어 오목하게 형성되고, 제1 부분(RP1)의 내측변은 절곡된 부분에서 모서리가 라운드진 라운드부(RO)를 포함할 수 있다. 제1 부분(RP1)의 내측변의 라운드부(RO)는 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되어 제1 부분(RP1)과 제3 전극(RME3) 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
일 실시예에서 제1 타입 전극(RME#1)은 제2 타입 전극(RME#2)과 대향하는 제1 부분(RP1)에 인접한 플로팅 전극(FLE)을 포함할 수 있다. 플로팅 전극(FLE)은 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 대응되는 형상으로 이루어질 수 있다. 플로팅 전극(FLE)의 적어도 일변은 제1 부분(RP1)의 라운드부(RO)의 역상으로 대응하는 경사면을 포함하여, 제1 부분(RP1)과 플로팅 전극(FLE) 간의 간격을 유지할 수 있다.
도 10은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 11은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 12는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 10 내지 도 12는 도 3 내지 도 9의 전극들과 형상이 다르다는 점에서 차이가 있다. 도 10 내지 도 12는 도 3과 동일한 구성을 포함하므로, 도 3과 함께 설명하되 차이가 있는 전극들의 형상에 대해 설명하기로 한다.
도 3과 결부하여 도 10을 참조하면, 일 실시예에서 복수의 전극(RME)들은 대칭 구조를 갖는 전극(RME)들을 포함하여 발광 소자(ED)들이 특정 위치에 집중적으로 배치되도록 유도할 수 있다.
복수의 전극(RME)들은 부분적으로 서로 다른 폭을 갖는 부분을 포함할 수 있다. 일 실시예에 따르면, 복수의 전극(RME)들은 위치에 따라 제2 방향(DR2)으로 측정된 폭이 다른 부분을 포함할 수 있다. 일 실시예에서는 복수의 전극(RME)들 예를 들어, 제1 내지 제4 전극(RME1~RME4)들이 제1 타입 전극(RME#1)일 수 있다.
예를 들어, 제1 내지 제4 전극(RME1~RME4)들은 폭이 좁은 제1 부분(RP1) 및 제1 부분(RP1)보다 폭이 큰 제2 부분(RP2)을 각각 포함할 수 있다. 제1 전극(RME1)과 제4 전극(RME4)은 서로 대칭적 구조를 가질 수 있고, 제2 전극(RME2)과 제3 전극(RME3)도 서로 대칭적 구조를 가질 수 있다. 제1 내지 제4 전극(RME1~RME4)들의 제1 부분(RP1)들은 서로 제2 방향(DR2)으로 나란하게 배치될 수 있다. 제1 내지 제4 전극(RME1~RME4)들은 복수의 제1 부분(RP1)과 제2 부분(RP2)이 교대로 반복되며 제1 방향(DR1)을 따라 그 폭이 달라질 수 있다.
제1 전극(RME1)과 제3 전극(RME3)을 일 예로 제1 타입 전극(RME#1)의 형상에 대하여 설명하면, 제1 전극(RME1) 및 제3 전극(RME3)은 발광 영역(EMA) 내에 배치된 적어도 하나 이상의 제1 부분(RP1)을 포함하고, 복수의 제1 부분(RP1)들은 제1 방향(DR1)으로 이격되어 이들 사이에는 제2 부분(RP2)이 배치될 수 있다. 도면에서는 발광 영역(EMA)에 2개의 제1 부분(RP1)이 배치되고, 이들 사이에 제2 부분(RP2)이 배치된 것이 예시되어 있다. 제2 부분(RP2)은 발광 영역(EMA)의 중심부에 위치하고, 제1 부분(RP1)들은 발광 영역(EMA)의 중심부로부터 상측과 하측에 각각 배치될 수 있다. 다만, 이에 제한되지 않는다.
일 실시예에서 제3 전극(RME3)과 대향하는 제1 전극(RME1)의 내측변 및 제1 전극(RME1)과 대향하는 제3 전극(RME3)의 내측변들은 특정 방향으로 돌출되거나 절곡된 형상을 가짐에 따라 제1 전극(RME1) 및 제3 전극(RME3) 각각의 폭이 달라질 수 있다. 즉, 제2 방향(DR2)으로 이격된 복수의 전극(RME)들은 서로 이격된 간격이 대체적으로 일정하게 유지되면서 제1 전극(RME1) 및 제3 전극(RME3)의 폭이 위치에 따라 달라질 수 있다.
제1 전극(RME1)과 제3 전극(RME3)의 제1 부분(RP1)들이 갖는 폭이 제1 전극(RME1)과 제3 전극(RME3) 각각의 최소 폭이고, 제2 부분(RP2)이 갖는 폭은 최대 폭일 수 있다. 제1 전극(RME1)과 제3 전극(RME3)은 제1 부분(RP1)을 제외하고 서로 동일한 폭으로 형성되나, 제1 부분(RP1)에서 그 폭이 더 작아질 수 있다.
일 실시예에서, 제1 전극(RME1)의 제1 부분(RP1)은 제3 전극(RME3)과 대향하는 내측변이 경사진 형상을 가질 수 있고, 평면도 상 삼각형의 오목한 형상을 가질 수 있다. 제3 전극(RME3)의 제1 부분(RP1)은 제1 전극(RME1)과 대향하는 내측변이 경사진 형상을 가질 수 있고, 평면도 상 삼각형의 오목한 형상을 가질 수 있다. 제1 전극(RME1)과 제3 전극(RME3) 각각의 제1 부분(RP1)의 경사진 내측변이 만나는 위치에서 제1 부분(RP1)의 최소 폭을 가질 수 있다. 제1 전극(RME1)과 제3 전극(RME3)은 각각 제1 부분(RP1)의 폭이 점진적으로 감소하다가 경사진 내측변이 만나는 위치부터 다시 그 폭이 증가하는 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 전극(RME2)과 제4 전극(RME4)도 마찬가지로 발광 영역(EMA) 내에 배치된 적어도 하나 이상의 제1 부분(RP1)을 포함하고, 복수의 제1 부분(RP1)들은 제1 방향(DR1)으로 이격되어 이들 사이에는 제2 부분(RP2)이 배치될 수 있다. 제2 전극(RME2)은 제1 전극(RME1)과 실질적으로 동일하게 이루어질 수 있고, 제4 전극(RME4)은 제3 전극(RME3)과 실질적으로 동일하게 이루어질 수 있으므로, 설명을 생략한다.
일 실시예에서 제1 전극(RME1)과 제3 전극(RME3)을 예로 설명하면, 제1 전극(RME1)의 제1 부분(RP1)의 내측변과 제3 전극(RME3)의 제1 부분(RP1)의 내측변 사이의 거리는 제1 방향(DR1)으로 갈수록 점점 증가하다가 경사면이 만나는 곳에서 점점 감소한다. 반면, 제1 전극(RME1)의 제2 부분(RP2)의 내측변은 제3 전극(RME3)의 제2 부분(RP2)의 내측변 사이의 거리가 일정하다. 이에 따라, 제1 전극(RME1)과 제3 전극(RME3) 사이에 전계가 생성되면, 제1 전극(RME1)의 제2 부분(RP2)의 내측변과 제3 전극(RME3)의 제2 부분(RP2)의 내측변 사이의 전계가 일정한 반면, 제1 전극(RME1)의 제1 부분(RP1)의 내측변과 제3 전극(RME3)의 제1 부분(RP1)의 내측변 사이의 전계는 이들 사이의 거리가 증가됨에 따라 점점 약해지다가 다시 세지게 된다. 그러나, 제1 전극(RME1)의 제1 부분(RP1)의 내측변과 제3 전극(RME3)의 제1 부분(RP1)의 내측변 사이의 전계의 최대 세기는 제1 전극(RME1)의 제2 부분(RP2)의 내측변과 제3 전극(RME3)의 제2 부분(RP2)의 내측변 사이의 전계의 세기보다 작게 생성된다.
전극(RME)들 상에 발광 소자(ED)들이 포함된 잉크가 배치되면, 전계의 세기가 상대적으로 센 곳으로 발광 소자(ED)들이 모여들게 된다. 즉, 제1 전극(RME1)의 제2 부분(RP2)과 제3 전극(RME3)의 제2 부분(RP2) 사이의 전계의 세기가 최대이므로 발광 소자(ED)들은 발광 영역(EMA)의 중심부에 모여들 수 있다. 전계의 세기가 상대적으로 약한 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3)의 제1 부분(RP1) 사이에는 발광 소자(ED)들의 밀도가 상대적으로 낮아지게 된다. 이로써 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하고, 발광 영역(EMA)의 중심부로 정렬시킬 수 있게 된다.
일 실시예에서는 제1 전극(RME1) 및 제4 전극(RME4)에 폭이 줄어드는 제1 부분(RP1)을 구비한 전술한 도 3 내지 도 10의 실시예와는 달리, 제1 전극(RME1)과 대향하는 제3 전극(RME3) 및 제4 전극(RME4)과 대향하는 제2 전극(RME2)에도 폭이 줄어드는 제1 부분(RP1)을 구비할 수 있다. 따라서, 발광 영역(EMA)의 가장자리에서 생성되는 전계의 세기를 더욱 감소시킬 수 있어, 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하고, 발광 영역(EMA)의 중심부로 정렬시킬 수 있다.
또한, 일 실시예에서 제1 내지 제4 전극(RME1~RME4)들은 서로 대향하는 제1 부분(RP1)에 인접한 플로팅 전극(FLE)을 포함할 수 있다. 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3)의 제1 부분(RP1) 사이에 제1 플로팅 전극(FLE1)이 배치될 수 있고, 제4 전극(RME4)의 제1 부분(RP1)과 제2 전극(RME2)의 제1 부분(RP1) 사이에 제2 플로팅 전극(FLE2)이 배치될 수 있다.
플로팅 전극(FLE)들은 제1 부분(RP1)들의 내측벽들이 오목하게 들어간 부분의 평면 형상에 대응되는 형상으로 이루어질 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 제1 전극(RME1)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상이 삼각형이고 제3 전극(RME3)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상이 삼각형이면, 플로팅 전극(FLE)의 평면 형상은 마름모 형상으로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다.
한편, 또 다른 실시예인 도 11을 참조하면, 제1 전극(RME1)의 제1 부분(RP1)의 내측변과 제3 전극(RME3)의 제1 부분(RP1)의 내측변 사이의 거리는 제1 방향(DR1)으로 갈수록 점점 증가하다가 경사면이 만나는 곳에서 점점 감소한다. 제1 전극(RME1)의 제2 부분(RP2)으로부터 연장된 내측변은 제1 부분(RP1)에서 절곡되어 오목하게 형성되고, 제3 전극(RME3)의 제2 부분(RP2)으로부터 연장된 내측변은 제1 부분(RP1)에서 절곡되어 오목하게 형성된다. 제1 전극(RME1)의 제1 부분(RP1)의 내측변 및 제3 전극(RME3)의 제1 부분(RP1)의 내측변은 각각 절곡된 부분에서 모서리가 모따기된 모따기부(MO)를 포함할 수 있다. 마찬가지로, 제2 전극(RME2)의 제2 부분(RP2)으로부터 연장된 내측변 및 제4 전극(RME4)의 제2 부분(RP2)으로부터 연장된 내측변은 각각 제1 부분(RP1)에서 절곡되어 오목하게 형성될 수 있다. 제2 전극(RME2)의 제1 부분(RP1)의 내측변 및 제4 전극(RME4)의 제1 부분(RP1)의 내측변은 절곡된 부분에서 모서리가 모따기된 모따기부(MO)를 포함할 수 있다.
제1 내지 제4 전극(RME1~RME4) 각각의 제1 부분(RP1)들의 내측변의 모따기부(MO)는 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되어 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3)의 제1 부분(RP1) 사이 및 제2 전극(RME2)의 제1 부분(RP1)과 제4 전극(RME4)의 제1 부분(RP1) 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
일 실시예에서 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3)의 제1 부분(RP1) 사이 및 제2 전극(RME2)의 제1 부분(RP1)과 제4 전극(RME4)의 제1 부분(RP1) 사이에 플로팅 전극(FLE)을 포함할 수 있다. 플로팅 전극(FLE)은 제1 전극(RME1)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상 및 제3 전극(RME3)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 각각 대응되는 형상으로 이루어질 수 있다. 또한, 제2 전극(RME2)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상 및 제4 전극(RME4)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 각각 대응되는 형상으로 이루어질 수 있다. 예를 들어, 플로팅 전극(FLE)은 도 11에 도시된 바와 같이 팔각형의 형상으로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다. 또한, 플로팅 전극(FLE)의 적어도 일변은 제1 부분(RP1)들의 모따기부(MO)와 나란한 경사면을 포함하여, 제1 부분(RP1)들과 플로팅 전극(FLE) 간의 간격을 유지할 수 있다.
또한, 또 다른 실시예인 도 12를 참조하면, 제1 내지 제4 전극(RME1~RME4)들은 각각 제2 부분(RP2)으로부터 연장된 내측변이 제1 부분(RP1)에서 절곡되어 오목하게 형성된다. 제1 내지 제4 전극(RME1~RME4)들의 제1 부분(RP1)들의 내측변은 절곡된 부분에서 모서리가 라운드진 라운드부(RO)를 포함할 수 있다. 제1 내지 제4 전극(RME1~RME4)들의 제1 부분(RP1)의 내측변의 라운드부(RO)는 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되어 제1 내지 제4 전극(RME1~RME4)들의 제1 부분(RP1)들 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
일 실시예에서 제1 전극(RME1)의 제1 부분(RP1)과 제3 전극(RME3)의 제1 부분(RP1) 사이 및 제2 전극(RME2)의 제1 부분(RP1)과 제4 전극(RME4)의 제1 부분(RP1) 사이에 플로팅 전극(FLE)을 포함할 수 있다. 플로팅 전극(FLE)은 제1 전극(RME1)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상 및 제3 전극(RME3)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 각각 대응되는 형상으로 이루어질 수 있다. 또한, 제2 전극(RME2)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상 및 제4 전극(RME4)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 각각 대응되는 형상으로 이루어질 수 있다. 플로팅 전극(FLE)의 적어도 일변은 제1 부분(RP1)들의 라운드부(RO)의 역상으로 대응하는 경사면을 포함하여, 제1 부분(RP1)과 플로팅 전극(FLE) 간의 간격을 유지할 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 하나의 서브 화소를 나타낸 평면도이다. 도 14는 도 13의 N1-N1'선, N2-N2'선 및 N3-N3'선을 따라 자른 단면도이다. 도 15는 도 13의 N4-N4'선 및 N5-N5'선을 따라 자른 단면도이다. 도 16은 도 13의 N6-N6'선 및 N7-N7'선을 따라 자른 단면도이다. 도 14는 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)의 양 단부를 가로지르는 단면과 제3 접촉 전극(CNE3_2)을 따라 자른 단면을 도시하고 있고, 도 15는 제4 접촉 전극(CNE4_2)을 따라 자른 단면과 제4 발광 소자(ED4)의 양 단부를 가로지르는 단면을 도시하고 있다. 도 16은 제5 접촉 전극(CNE5_2)을 따라 자른 단면과 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 13 내지 도 16을 참조하면, 표시 장치(10_2)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1_2, RME2_2, RME3_2, RME4_2, RME5_2, RME6_2, RME7_2, RME8_2)들, 발광 소자(ED1, ED2, ED3, ED4)들, 및 접촉 전극(CNE1_2, CNE2_2, CNE3_2, CNE4_2, CNE5_2)들을 포함할 수 있다.
복수의 전극들은 4개의 제1 타입 전극(RME#1)으로써 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)을 포함하고, 4개의 제2 타입 전극(RME#2)으로써 제2 전극(RME2_2), 제3 전극(RME3_2), 제5 전극(RME5_2) 및 제7 전극(RME7_2)을 포함할 수 있다. 이와 유사하게, 복수의 접촉 전극들은 한 쌍의 제1 타입 접촉 전극(CNE#1)으로써 제1 접촉 전극(CNE1_2)과 제2 접촉 전극(CNE2_2)을 포함하고, 3개의 제2 타입 접촉 전극(CNE#2)으로써 제3 접촉 전극(CNE3_2), 제4 접촉 전극(CNE4_2) 및 제5 접촉 전극(CNE5_2)을 포함할 수 있다. 발광 소자(ED)는 일 단부가 제1 전극(RME1_2) 상에 배치되고 타 단부가 제3 전극(RME3_2) 상에 배치된 제1 발광 소자(ED1), 일 단부가 제8 전극(RME8_2) 상에 배치되고 타 단부가 제2 전극(RME2_2) 상에 배치된 제2 발광 소자(ED2), 일 단부가 제4 전극(RME4_2) 상에 배치되고 타 단부가 제5 전극(RME5_2) 상에 배치된 제3 발광 소자(ED3), 및 일 단부가 제6 전극(RME6_2) 상에 배치되고 타 단부가 제7 전극(RME7_2) 상에 배치된 제4 발광 소자(ED4)를 포함할 수 있다.
제1 뱅크(BNL1)는 이웃하는 서브 화소(PXn)에 걸쳐 배치된 제1 서브 뱅크(BNL_A)와, 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 발광 영역(EMA)의 중심부에는 제1 방향(DR1)으로 연장되되, 서로 제2 방향(DR2)으로 이격된 복수의 제2 서브 뱅크(BNL_B)들이 배치되고, 제2 서브 뱅크(BNL_B)와 제2 방향(DR2)으로 이격된 양 측에는 각각 제1 서브 뱅크(BNL_A)들이 배치될 수 있다.
일 실시예에서, 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)은 부분적으로 절곡된 형상을 가질 수 있다. 일 실시예에 따르면, 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2) 각각은 일 방향으로 연장된 전극 연장부(RM_E1, RM_E2)들과 이로부터 다른 방향으로 절곡된 전극 절곡부(RM_C1, RM_C2)를 포함할 수 있다.
제1 전극(RME1_2)을 기준으로 설명하면, 제1 전극(RME1_2)은 제1 방향(DR1)으로 연장된 제1 전극 연장부(RM_E1)와 제2 전극 연장부(RM_E2), 및 전극 연장부(RM_E1, RM_E2) 중 적어도 어느 하나와 연결된 제1 전극 절곡부(RM_C1)와 제2 전극 절곡부(RM_C2)를 포함할 수 있다. 제1 전극 연장부(RM_E1)는 발광 영역(EMA) 내에서 제1 뱅크(BNL1) 상에 배치되고, 제2 전극 연장부(RM_E2)는 발광 영역(EMA) 이외의 영역 중 제2 뱅크(BNL2)와 중첩되는 영역에 배치된다. 제1 전극 절곡부(RM_C1)는 제1 전극 연장부(RM_E1)의 일 측에 연결되며 제1 방향(DR1)으로 이격된 제4 전극(RME4_2)의 제1 전극 절곡부(RM_C1)와 이격되도록 배치될 수 있다. 제2 전극 절곡부(RM_C2)는 제1 전극 연장부(RM_E1)와 제2 전극 연장부(RM_E2) 사이에서 이들을 연결하도록 배치된다. 제1 전극 절곡부(RM_C1)와 제2 전극 절곡부(RM_C2)는 제1 방향(DR1)과 제2 방향(DR2) 사이의 방향으로 절곡되며, 발광 영역(EMA)의 중심으로부터 외측을 향하는 형상을 가질 수 있다.
제8 전극(RME8_2)은 제1 전극(RME1_2)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제8 전극(RME8_2)은 발광 영역(EMA)의 중심부를 제1 방향(DR1)으로 가로지르는 가상선을 중심으로 제1 전극(RME1_2)과 대칭된 구조를 가질 수 있다. 제4 전극(RME4_2)은 제1 전극(RME1_2)과 제1 방향(DR1)으로 이격되어 배치된다. 제4 전극(RME4_2)은 발광 영역(EMA)의 중심부를 제2 방향(DR2)으로 가로지르는 가상선을 중심으로 제1 전극(RME1_2)과 대칭된 구조를 가질 수 있다. 이와 유사하게, 제6 전극(RME6_2)은 제8 전극(RME8_2)과 대칭된 구조를 가질 수 있다.
반면, 제2 전극(RME2_2), 제3 전극(RME3_2), 제5 전극(RME5_2) 및 제7 전극(RME7_2)은 절곡부가 없이 제1 방향(DR1)으로 연장된 형상을 가질 수 있다.
제1 전극(RME1_2)은 발광 영역(EMA)의 중심을 기준으로 좌상측에 배치될 수 있다. 제1 전극(RME1_2)은 일부분이 제2 방향(DR2) 일 측으로 이웃한 서브 화소(PXn)에 걸쳐 배치된 제1 서브 뱅크(BNL_A) 중 상측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제2 전극(RME2_2)은 제2 서브 뱅크(BNL_B) 중 상측에 배치된 제2 서브 뱅크(BNL_B)의 제2 방향(DR2) 타 측 상에 배치될 수 있다.
제3 전극(RME3_2)은 제1 전극(RME1_2)과 제2 전극(RME2_2) 사이에 배치되며, 제2 전극(RME2_2)이 배치된 제2 서브 뱅크(BNL_B)의 제2 방향(DR2) 일 측 상에 배치될 수 있다. 제3 전극(RME3_2)은 제1 전극(RME1_2)의 제1 전극 연장부(RM_E1, RM_E2) 및 제2 전극(RME2_2)과 각각 이격되며, 제1 전극(RME1_2)과 이격된 사이에는 제1 발광 소자(ED1)가 배치될 수 있다. 제4 전극(RME4_2)은 제1 전극(RME1_2)과 제1 방향(DR1)으로 대칭된 구조를 가질 수 있다. 제4 전극(RME4_2)은 제1 서브 뱅크(BNL_A) 중 발광 영역(EMA)의 좌하측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치된다.
제5 전극(RME5_2)은 제3 전극(RME3_2)과 제1 방향(DR1)으로 이격되고 제4 전극(RME4_2)과 제2 방향(DR2)으로 이격될 수 있다. 제5 전극(RME5_2)은 제2 서브 뱅크(BNL_B) 중 하측에 배치된 제2 서브 뱅크(BNL_B)의 제2 방향(DR2) 일 측 상에 배치될 수 있다. 제4 전극(RME4_2)과 제5 전극(RME5_2)이 이격된 영역에는 제3 발광 소자(ED3)들이 배치될 수 있다. 제6 전극(RME6_2)은 제4 전극(RME4_2)과 제2 방향(DR2)으로 대칭된 구조를 갖고, 발광 영역(EMA)의 중심을 기준으로 우하측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다.
제7 전극(RME7_2)은 제5 전극(RME5_2)과 제6 전극(RME6_2) 사이에 배치되며, 제5 전극(RME5_2)이 배치된 제2 서브 뱅크(BNL_B)의 제2 방향(DR2) 타 측 상에 배치될 수 있다. 제7 전극(RME7_2)은 제6 전극(RME6_2)의 제1 전극 연장부(RM_E1, RM_E2) 및 제5 전극(RME5_2)과 각각 이격되며, 제7 전극(RME7_2)과 이격된 사이에는 제4 발광 소자(ED4)가 배치될 수 있다. 제8 전극(RME8_2)은 제6 전극(RME6_2)과 제1 방향(DR1)으로 대칭된 구조를 가질 수 있다. 제8 전극(RME8_2)은 제1 서브 뱅크(BNL_A) 중 발광 영역(EMA)의 우상측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치된다. 제8 전극(RME8_2)은 제2 전극(RME2_2)과 이격 배치될 수 있고, 이들 상에는 제2 발광 소자(ED2)들이 배치될 수 있다.
발광 영역(EMA)의 중심을 기준으로, 상측에 배치된 제1 전극(RME1_2), 제3 전극(RME3_2), 제2 전극(RME2_2) 및 제8 전극(RME8_2)은 각각 하측에 배치된 제4 전극(RME4_2), 제5 전극(RME5_2), 제7 전극(RME7_2) 및 제6 전극(RME6_2)과 제1 방향(DR1)으로 이격될 수 있다. 이들이 제2 방향(DR2)으로 이격된 영역은 표시 장치(10_2)의 제조 공정 중 전극 라인이 전극 절단부(ROP1, ROP2)에서 분리되는 영역일 수 있다.
동일한 제2 서브 뱅크(BNL_B) 상에 배치된 전극들은 제2 서브 뱅크(BNL_B) 상에서 서로 제2 방향(DR2)으로 이격되되, 이들이 이격된 영역에는 발광 소자(ED)가 배치되지 않는다. 반면, 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 상에 각각 배치된 전극들 사이의 영역에는 발광 소자(ED)들이 배치될 수 있다. 제1 서브 뱅크(BNL_A) 상에 배치된 전극들은 전극 절곡부(RM_C1, RM_C2)를 포함하여 제2 서브 뱅크(BNL_B) 상에 배치된 전극과 이격된 간격이 위치에 따라 달라질 수 있다. 이에 따라, 발광 소자(ED)들은 대부분 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B) 사이의 영역에 배치될 수 있다.
한편, 제1 전극(RME1_2)과 제2 전극(RME2_2)은 제2 뱅크(BNL2)와 중첩된 영역에서 전극 컨택부(CTP1, CTP2)가 형성되고, 컨택부(CT1, CT2)를 통해 제2 도전층과 직접 연결될 수 있다. 반면, 이들을 제외한 제3 내지 제8 전극(RME3_2~RME8_2)들은 제2 도전층과 직접 연결되지 않을 수 있다.
제1 접촉 전극(CNE1_2)과 제2 접촉 전극(CNE2_2)은 각각 제1 전극(RME1_2) 및 제2 전극(RME2_2) 상에 배치될 수 있다. 제1 접촉 전극(CNE1_2)은 제1 전극(RME1_2)의 제1 전극 연장부(RM_E1) 상에 배치되어, 제1 발광 소자(ED1)의 제1 단부 및 제1 전극(RME1_2)과 접촉한다. 제2 접촉 전극(CNE2_2)은 제2 전극(RME2_2) 상에 배치되어 제2 발광 소자(ED2)의 제2 단부 및 제2 전극(RME2_2)과 접촉할 수 있다.
제3 접촉 전극(CNE3_2), 제4 접촉 전극(CNE4_2) 및 제5 접촉 전극(CNE5_2)은 접촉 전극 연장부(CN_E1, CN_E2, CN_E3, CN_E4, CN_E5, CN_E6)와 접촉 전극 연결부(CN_B1, CN_B2, CN_B3)을 포함할 수 있다.
예를 들어, 제3 접촉 전극(CNE3_2)은 제1 접촉 전극 연장부(CN_E1)가 제3 전극(RME3_2) 상에 배치되고 제2 접촉 전극 연장부(CN_E2)는 제4 전극(RME4_2) 상에 배치되며, 제1 접촉 전극 연결부(CN_B1)는 제1 전극(RME1_2)과 제4 전극(RME4_2)이 제1 방향(DR1)으로 이격된 영역에 배치될 수 있다. 제3 접촉 전극(CNE3_2)은 제1 발광 소자(ED1)의 제2 단부 및 제3 발광 소자(ED3)의 제1 단부와 접촉하며, 이와 동시에 제3 전극(RME3_2) 및 제4 전극(RME4_2)과 접촉할 수 있다. 제4 접촉 전극(CNE4_2)은 제3 접촉 전극 연장부(CN_E3)가 제5 전극(RME5_2) 상에 배치되고 제4 접촉 전극 연장부(CN_E4)는 제6 전극(RME6_2) 상에 배치되며, 제2 접촉 전극 연결부(CN_B2)는 제3 접촉 전극 연장부(CN_E3) 및 제4 접촉 전극 연장부(CN_E4)와 제2 뱅크(BNL2) 사이의 영역에 배치될 수 있다. 제4 접촉 전극(CNE4_2)은 제3 발광 소자(ED3)의 제2 단부 및 제4 발광 소자(ED4)의 제1 단부와 접촉하며, 이와 동시에 제5 전극(RME5_2) 및 제6 전극(RME6_2)과 접촉할 수 있다. 제5 접촉 전극(CNE5_2)은 제5 접촉 전극 연장부(CN_E5)가 제7 전극(RME7_2) 상에 배치되고 제6 접촉 전극 연장부(CN_E6)는 제8 전극(RME8_2) 상에 배치되며, 제3 접촉 전극 연결부(CN_B3)는 제8 전극(RME8_2)과 제6 전극(RME6_2)이 제2 방향(DR2)으로 이격된 영역에 배치될 수 있다. 제5 접촉 전극(CNE5_2)은 제4 발광 소자(ED4)의 제2 단부 및 제2 발광 소자(ED2)의 제1 단부와 접촉하며, 이와 동시에 제7 전극(RME7_2) 및 제8 전극(RME8_2)과 접촉할 수 있다. 제1 접촉 전극 연결부(CN_B1)와 제3 접촉 전극 연결부(CN_B3)와 달리, 제2 접촉 전극 연결부(CN_B2)는 제7 전극(RME7_2)과 제2 뱅크(BNL2) 사이에 배치된다. 일 실시예에서, 제7 전극(RME7_2)을 기준으로, 제2 접촉 전극 연결부(CN_B2)는 제2 방향(DR2) 일 측에 이격되어 배치되고 제3 접촉 전극 연결부(CN_B3)는 제2 방향(DR2) 타 측에 이격되어 배치될 수 있다.
제1 발광 소자(ED1)의 제1 단부와 제2 발광 소자(ED2)의 제2 단부는 제1 타입 접촉 전극(CNE#1)을 통해 제1 전극(RME1_2) 및 제2 전극(RME2_2)과 전기적으로 연결되고, 제2 도전층으로부터 인가된 전기 신호가 전달될 수 있다. 상기 전기 신호는 제2 타입 접촉 전극(CNE#2)들, 및 제3 발광 소자(ED3)와 제4 발광 소자(ED4)를 통해 흐를 수 있고, 제1 내지 제4 발광 소자(ED1, ED2, ED3, ED4)들은 서로 직렬로 연결될 수 있다.
도 17은 일 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다.
도 17을 참조하면, 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)은 부분적으로 절곡된 형상을 가질 수 있다. 일 실시예에 따르면, 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2) 각각은 일 방향으로 연장된 전극 연장부(RM_E1, RM_E2)들과 이로부터 다른 방향으로 절곡된 전극 절곡부(RM_C1, RM_C2)를 포함할 수 있다.
일 실시예에 따르면, 제1 타입 전극(RME#1)은 전극 연장부(RM_E1, RM_E2)와 전극 절곡부(RM_C1, RM_C2) 사이에 폭이 제1 방향(DR1) 및 제2 방향(DR2)으로 다른 부분들을 포함할 수 있다. 또한, 복수의 전극(RME)들은 제1 타입 전극(RME#1)과 이격되어 대향하며 연장된 방향을 따라 제2 방향(DR2)으로 측정된 폭이 일정한 제2 타입 전극(RME#2)들을 더 포함할 수 있다. 제1 타입 전극(RME#1)과 제2 타입 전극(RME#2)은 서로 제2 방향(DR2)으로 이격되어 대향하나, 이들은 서로 비대칭 구조를 가질 수 있다.
예를 들어, 제1 타입 전극(RME#1)은 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)을 포함하고, 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)은 폭이 좁은 제1 부분(RP1)을 포함할 수 있다. 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)은 동일한 폭을 가지고 대체적으로 제1 방향(DR1)으로 연장되나, 제1 부분(RP1)에서 폭이 좁아질 수 있다. 제1 부분(RP1)은 전극 절곡부(RM_C1, RM_C2)들과 전극 연장부(RM_E1)가 만나는 부분일 수 있다. 제2 타입 전극(RME#2)은 제2 전극(RME2_2), 제3 전극(RME3_2), 제5 전극(RME5_2) 및 제7 전극(RME7_2)을 포함하고, 이들은 동일한 폭을 가지며 제1 방향(DR1)으로 연장될 수 있다.
제1 타입 전극(RME#1)인 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)은 복수의 제1 부분(RP1), 전극 절곡부(RM_C1, RM_C2) 및 전극 연장부(RM_E1, RM_E2)가 교대로 반복되며 제1 방향(DR1)을 따라 그 폭이 달라질 수 있다. 즉, 제2 타입 전극(RME#2)이 균일한 폭을 갖는 반면, 그에 대향하는 제1 타입 전극(RME#1)들은 폭이 달라지는 구조를 가지므로, 이들은 서로 비대칭적 구조를 가질 수 있다.
제1 전극(RME1_2)을 일 예로 제1 타입 전극(RME#1)의 형상에 대하여 설명하면, 제1 전극(RME1_2)은 발광 영역(EMA) 내에 배치된 적어도 하나 이상의 제1 부분(RP1)을 포함하고, 복수의 제1 부분(RP1)들은 제1 방향(DR1)으로 이격되어 이들 사이에는 전극 연장부(RM_E1)가 배치될 수 있다. 도면에서는 발광 영역(EMA)에 2개의 제1 부분(RP1)이 배치되고, 이들 사이에 전극 연장부(RM_E1)가 배치된 것이 예시되어 있다.
일 실시예에서 제1 타입 전극(RME#1)의 양 측변 중 제2 타입 전극(RME#2)과 대향하는 내측변은 특정 방향으로 돌출되거나 절곡된 형상을 가짐에 따라 제1 타입 전극(RME#1)의 폭이 달라질 수 있다. 즉, 제2 방향(DR2)으로 이격된 복수의 전극(RME)들은 서로 이격된 간격이 대체적으로 일정하게 유지되면서 제1 타입 전극(RME#1)의 폭이 위치에 따라 달라질 수 있다.
일 실시예에서, 제1 타입 전극(RME#1)의 제1 부분(RP1)은 제2 타입 전극(RME#2)과 대향하는 내측변이 경사진 형상을 가질 수 있고, 평면도 상 일 모서리가 모따기된 형상을 가질 수 있다. 제1 타입 전극(RME#1)인 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)의 제1 부분(RP1)의 경사진 내측변에서 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)의 최소 폭을 가질 수 있다. 제1 타입 전극(RME#1)인 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)은 각각 전극 연장부(RM_E1)와 인접한 경사진 내측변에서 폭이 감소하고 전극 절곡부(RM_C1, RM_C2)에서 다시 그 폭이 증가하는 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
일 실시예에서는 발광 영역(EMA)의 가장자리에서 전극(RME)들의 전계의 세기를 감소시켜 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하도록 유도할 수 있다.
제1 전극(RME1_2)과 제3 전극(RME3_2)을 예로 설명하면, 전극 연장부(RM_E1)와 제3 전극(RME3_2) 사이의 거리는 일정하다가 제1 부분(RP1)에서 제1 부분(RP1)의 내측변과 제3 전극(RME3_2) 사이의 거리가 증가하게 된다. 이에 따라, 제1 전극(RME1_2)과 제3 전극(RME3_2) 사이에 전계가 생성되면, 제1 전극(RME1_2)의 전극 연장부(RM_E1)의 내측변과 제3 전극(RME3_2) 사이의 전계가 일정한 반면, 제1 부분(RP1)의 내측변과 제3 전극(RME3_2) 사이의 전계는 이들 사이의 거리가 증가됨에 따라 점점 약해지게 된다. 제1 부분(RP1)의 내측변과 제3 전극(RME3_2) 사이의 전계의 최대 세기는 전극 연장부(RM_E1)의 내측변과 제3 전극(RME3_2) 사이의 전계의 세기보다 작게 생성된다.
전극(RME)들 상에 발광 소자(ED)들이 포함된 잉크가 배치되면, 전계의 세기가 상대적으로 센 곳으로 발광 소자(ED)들이 모여들게 된다. 즉, 전극 연장부(RM_E1)와 제3 전극(RME3_2) 사이의 전계의 세기가 최대이므로 발광 소자(ED)들은 발광 영역(EMA)의 중심부에 모여들 수 있다. 전계의 세기가 상대적으로 약한 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2) 사이에는 발광 소자(ED)들의 밀도가 상대적으로 낮아지게 된다. 이로써 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하고, 발광 영역(EMA)의 중심부로 정렬시킬 수 있게 된다.
또한, 일 실시예에서 제1 타입 전극(RME#1)은 제2 타입 전극(RME#2)과 대향하는 제1 부분(RP1)에 인접한 플로팅 전극(FLE)을 포함할 수 있다. 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2) 사이에 제1 플로팅 전극(FLE1)들이 배치될 수 있고, 제4 전극(RME4_2)의 제1 부분(RP1)과 제5 전극(RME5_2) 사이에 제1 플로팅 전극(FLE1)들이 배치될 수 있다. 또한, 제8 전극(RME8_2)의 제1 부분(RP1)과 제2 전극(RME2_2) 사이에 제2 플로팅 전극(FLE2)이 배치될 수 있고, 제6 전극(RME6_2)의 제1 부분(RP1)과 제7 전극(RME7_2) 사이에 제2 플로팅 전극(FLE2)이 배치될 수 있다.
플로팅 전극(FLE)들은 어떠한 전기 신호가 인가되지 않는 플로팅(floating) 상태일 수 있다. 플로팅 전극(FLE)들은 섬 패턴(island)으로 이루어져 배치될 수 있다. 플로팅 전극(FLE)들은 전극(RME)들과 동일한 물질로 동시에 형성될 수 있다. 플로팅 전극(FLE)들은 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2) 사이, 제4 전극(RME4_2)의 제1 부분(RP1)과 제5 전극(RME5_2) 사이, 제8 전극(RME8_2)의 제1 부분(RP1)과 제2 전극(RME2_2) 사이, 및 제6 전극(RME6_2)의 제1 부분(RP1)과 제7 전극(RME7_2) 사이에 전계가 생성되면, 전계를 쉴딩하는 역할을 하여 전계의 세기를 감소시킬 수 있다.
플로팅 전극(FLE)들은 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 대응되는 형상으로 이루어질 수 있다. 예를 들어, 도 17에 도시된 바와 같이, 제1 부분(RP1)의 내측벽의 일 모서리가 모따기된 형상인 경우, 모따기된 변에 대응하여 플로팅 전극(FLE)의 평면 형상은 삼각형으로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다.
도 18은 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 18은 도 17의 전극들과 형상이 다르다는 점에서 차이가 있다. 도 18은 도 13과 동일한 구성을 포함하므로, 도 13과 함께 설명하되 차이가 있는 전극들의 형상에 대해 설명하기로 한다.
도 13과 결부하여 도 18을 참조하면, 제1 타입 전극(RME#1)인 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2) 각각은 전극 연장부(RM_E1, RM_E2), 전극 절곡부(RM_C1, RM_C2) 및 이들이 만나는 부분인 제1 부분(RP1)을 포함할 수 있다. 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)들의 제1 부분(RP1)은 제2 타입 전극(RME#2)과 대향하는 제1 부분(RP1)의 내측변의 일 모서리가 제1 부분(RP1)의 외측변을 향해 계단식으로 오목하게 경사진 영역일 수 있다.
제1 전극(RME1_2)과 제3 전극(RME3_2)을 예로 설명하면, 제1 전극(RME1_2)의 전극 연장부(RM_E1)로부터 연장된 내측변은 제1 부분(RP1)에서 절곡되어 오목하게 형성된다. 제1 부분(RP1)의 내측변은 절곡된 부분에서 모서리들이 모따기된 모따기부(MO)를 포함할 수 있다. 마찬가지로, 제4 전극(RME4_2)의 제1 부분(RP1), 제6 전극(RME6_2)의 제1 부분(RP1) 및 제8 전극(RME8_2)의 제1 부분(RP1)에서도 모서리들이 모따기된 모따기부(MO)를 포함할 수 있다. 제1 부분(RP1)의 내측변의 모따기부(MO)들은 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되어 제1 부분(RP1)과 제3 전극(RME3_2) 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
또한, 일 실시예에서 제1 타입 전극(RME#1)은 제2 타입 전극(RME#2)과 대향하는 제1 부분(RP1)에 인접한 플로팅 전극(FLE)을 포함할 수 있다. 플로팅 전극(FLE)은 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상에 대응되는 형상으로 이루어져, 제1 부분(RP1)과 플로팅 전극(FLE) 간의 간격을 유지할 수 있다. 도 18에는 플로팅 전극(FLE)이 사각형으로 이루어진 것을 예시하였지만, 사각형 외에 다각형 또는 원형으로 이루어질 수도 있다. 또한, 플로팅 전극(FLE)이 1개인 것을 도시하였으나 플로팅 전극(FLE)은 분할되어 복수 개로 배치될 수도 있다.
도 19는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 19는 도 17 및 도 18의 전극들과 형상이 다르다는 점에서 차이가 있다. 도 19는 도 13과 동일한 구성을 포함하므로, 도 13과 함께 설명하되 차이가 있는 전극들의 형상에 대해 설명하기로 한다.
도 13과 결부하여 도 19를 참조하면, 제1 타입 전극(RME#1)인 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2) 각각은 전극 연장부(RM_E1, RM_E2), 전극 절곡부(RM_C1, RM_C2) 및 이들이 만나는 부분인 제1 부분(RP1)을 포함할 수 있다. 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)들의 제1 부분(RP1)은 제2 타입 전극(RME#2)과 대향하는 제1 부분(RP1)의 내측변의 일 모서리가 제1 부분(RP1)의 외측변을 향해 계단식으로 오목하게 경사진 영역일 수 있다.
제1 전극(RME1_2)과 제3 전극(RME3_2)을 예로 설명하면, 제1 전극(RME1_2)의 제1 부분(RP1)의 내측변은 절곡된 부분에서 모서리가 라운드진 라운드부(RO)를 포함할 수 있다. 마찬가지로, 제4 전극(RME4_2)의 제1 부분(RP1), 제6 전극(RME6_2)의 제1 부분(RP1) 및 제8 전극(RME8_2)의 제1 부분(RP1)에서도 내측변이 절곡된 부분에서 모서리가 라운드진 라운드부(RO)를 포함할 수 있다. 제1 부분(RP1)의 내측변의 라운드부(RO)는 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되어 제1 부분(RP1)과 제3 전극(RME3_2) 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 21은 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 22는 또 다른 실시예에 따른 표시 장치의 전극들을 개략적으로 나타낸 평면도이다. 도 20 내지 도 22는 도 13 내지 도 19의 전극들과 형상이 다르다는 점에서 차이가 있다. 도 20 내지 도 22는 도 13과 동일한 구성을 포함하므로, 도 13과 함께 설명하되 차이가 있는 전극들의 형상에 대해 설명하기로 한다.
도 13과 결부하여 도 20을 참조하면, 일 실시예에서 복수의 전극(RME)들은 비대칭 구조를 갖는 전극(RME)들을 포함하여 발광 소자(ED)들이 특정 위치에 집중적으로 배치되도록 유도할 수 있다.
일 실시예에서는 복수의 전극(RME)들 예를 들어, 제1 내지 제8 전극(RME1_2~RME8_2)들이 제1 타입 전극(RME#1)일 수 있다. 예를 들어, 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)은 전극 연장부(RM_E1)와 전극 절곡부(RM_C1, RM_C2)들 사이에 폭이 좁은 제1 부분(RP1)을 포함할 수 있다. 제2 전극(RME2_2), 제3 전극(RME3_2), 제5 전극(RME5_2) 및 제7 전극(RME7_2)은 폭이 좁은 제3 부분(RP3) 및 제3 부분(RP3)보다 폭이 큰 제4 부분(RP4)을 각각 포함할 수 있다. 제1 전극(RME1_2)과 제4 전극(RME4_2)은 제1 방향(DR1)으로 서로 대칭적 구조를 가질 수 있고, 제8 전극(RME8_2)과 제6 전극(RME6_2)은 제1 방향(DR1)으로 서로 대칭적 구조를 가질 수 있다. 또한, 제3 전극(RME3_2)과 제5 전극(RME5_2)은 제1 방향(DR1)으로 서로 대칭적 구조를 가질 수 있고, 제2 전극(RME2_2)과 제7 전극(RME7_2)은 제1 방향(DR1)으로 서로 대칭적 구조를 가질 수 있다.
제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)들은 전극 절곡부(RM_C1, RM_C2), 복수의 제1 부분(RP1) 및 전극 연장부(RM_E1, RM_E2)이 반복되며 제1 방향(DR1)을 따라 그 폭이 달라질 수 있다. 제2 전극(RME2_2), 제3 전극(RME3_2), 제5 전극(RME5_2) 및 제7 전극(RME7_2)들은 제3 부분(RP3)과 제4 부분(RP4)이 반복되며 제1 방향(DR1)을 따라 그 폭이 달라질 수 있다.
제1 전극(RME1_2)과 제3 전극(RME3_2)을 일 예로 제1 타입 전극(RME#1)의 형상에 대하여 설명하면, 제1 전극(RME1_2)은 발광 영역(EMA) 내에 배치된 적어도 하나 이상의 제1 부분(RP1)을 포함하고, 복수의 제1 부분(RP1)들은 제1 방향(DR1)으로 이격되어 이들 사이에는 전극 연장부(RM_E1)가 배치될 수 있다. 도면에서는 발광 영역(EMA)에 2개의 제1 부분(RP1)이 배치되고, 이들 사이에 전극 연장부(RM_E1)가 배치된 것이 예시되어 있다. 제3 전극(RME3_2)은 발광 영역(EMA) 내에 배치된 적어도 하나 이상의 제3 부분(RP3)을 포함하고, 복수의 제3 부분(RP3)들은 제1 방향(DR1)으로 이격되어 이들 사이에는 제4 부분(RP4)이 배치될 수 있다. 도면에서는 발광 영역(EMA)에 2개의 제3 부분(RP3)이 배치되고, 이들 사이에 제4 부분(RP4)이 배치된 것이 예시되어 있다.
일 실시예에서 제3 전극(RME3_2)과 대향하는 제1 전극(RME1_2)의 내측변 및 제1 전극(RME1_2)과 대향하는 제3 전극(RME3_2)의 내측변들은 특정 방향으로 돌출되거나 절곡된 형상을 가짐에 따라 제1 전극(RME1_2) 및 제3 전극(RME3_2) 각각의 폭이 달라질 수 있다. 즉, 제1 전극(RME1_2) 및 제3 전극(RME3_2)의 폭이 위치에 따라 달라질 수 있다.
제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2)의 제3 부분(RP3)들이 갖는 폭이 제1 전극(RME1_2)과 제3 전극(RME3_2) 각각의 최소 폭이고, 제1 전극(RME1_2)의 전극 연장부(RM_E1) 및 제3 전극(RME3_2)의 제4 부분(RP4)이 갖는 폭은 최대 폭일 수 있다. 제1 전극(RME1_2)과 제3 전극(RME3_2)은 제1 부분(RP1) 및 제3 부분(RP3)을 제외하고 서로 동일한 폭으로 형성되나, 제1 부분(RP1)과 제3 부분(RP3)이 마주보는 영역에서 그 폭이 더 작아질 수 있다.
일 실시예에서, 제1 전극(RME1_2)의 제1 부분(RP1)은 제3 전극(RME3_2)의 제3 부분(RP3)과 대향하는 내측변이 경사진 형상을 가질 수 있고, 평면도 상 삼각형의 오목한 형상을 가질 수 있다. 제3 전극(RME3_2)의 제3 부분(RP3)은 제1 전극(RME1_2)과 대향하는 내측변이 경사진 형상을 가질 수 있고, 평면도 상 사각형의 오목한 형상을 가질 수 있다. 제1 전극(RME1_2)의 제1 부분(RP1)의 경사진 내측변의 가운데에서 제1 부분(RP1)의 최소 폭을 가질 수 있다. 제3 전극(RME3_2)의 제3 부분(RP3)의 경사진 내측변이 만나는 영역에서 제3 부분(RP3)의 최소 폭을 가질 수 있다. 제1 전극(RME1_2)은 제1 부분(RP1)에서 폭이 감소하고 전극 연장부(RM_E1, RM_E2) 및 전극 절곡부(RM_C1, RM_C2)에서 폭이 증가할 수 있다. 제3 전극(RME3_2)은 제3 부분(RP3)에서 폭이 점진적으로 감소하다가 경사진 내측변이 만나는 위치부터 다시 그 폭이 증가하는 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 전극(RME2_2)은 제3 전극(RME3_2)과 대칭 구조를 가지고 제8 전극(RME8_2)은 제1 전극(RME1_2)과 대칭 구조를 가짐으로써, 제2 전극(RME2_2)은 제3 부분(RP3)과 제4 부분(RP4)을 포함하고 제8 전극(RME8_2)은 제1 부분(RP1)을 포함할 수 있다. 마찬가지로, 제4 전극(RME4_2)과 제6 전극(RME6_2)도 제1 부분(RP1)을 포함하고, 제5 전극(RME5_2)과 제7 전극(RME7_2)도 제3 부분(RP3)과 제4 부분(RP4)을 포함할 수 있다.
일 실시예에서 제1 전극(RME1_2)과 제3 전극(RME3_2)을 예로 설명하면, 제1 전극(RME1_2)의 제1 부분(RP1)의 내측변과 제3 전극(RME3_2)의 제3 부분(RP3)의 내측변 사이의 거리는 제1 방향(DR1)으로 갈수록 점점 증가한다. 반면, 제1 전극(RME1_2)의 전극 연장부(RM_E1)의 내측변은 제3 전극(RME3_2)의 제4 부분(RP4)의 내측변 사이의 거리가 일정하다. 이에 따라, 제1 전극(RME1_2)과 제3 전극(RME3_2) 사이에 전계가 생성되면, 제1 전극(RME1_2)의 전극 연장부(RM_E1)의 내측변과 제3 전극(RME3_2)의 제4 부분(RP4)의 내측변 사이의 전계가 일정한 반면, 제1 전극(RME1_2)의 제1 부분(RP1)의 내측변과 제3 전극(RME3_2)의 제3 부분(RP3)의 내측변 사이의 전계는 이들 사이의 거리가 증가됨에 따라 점점 약해진다.
전극(RME)들 상에 발광 소자(ED)들이 포함된 잉크가 배치되면, 전계의 세기가 상대적으로 센 곳으로 발광 소자(ED)들이 모여들게 된다. 즉, 제1 전극(RME1_2)의 전극 연장부(RM_E1)와 제3 전극(RME3_2)의 제4 부분(RP4) 사이의 전계의 세기가 최대이므로 발광 소자(ED)들은 발광 영역(EMA)의 중심부에 모여들 수 있다. 전계의 세기가 상대적으로 약한 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2)의 제3 부분(RP3) 사이에는 발광 소자(ED)들의 밀도가 상대적으로 낮아지게 된다. 이로써 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하고, 발광 영역(EMA)의 중심부로 정렬시킬 수 있게 된다.
일 실시예에서는 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)에 폭이 줄어두는 제1 부분(RP1)을 구비한 전술한 도 13 내지 도 19의 실시예와는 달리, 제1 전극(RME1_2)과 대향하는 제3 전극(RME3_2), 제4 전극(RME4_2)과 대향하는 제5 전극(RME5_2), 제6 전극(RME6_2)과 대향하는 제7 전극(RME7_2), 및 제8 전극(RME8_2)과 대향하는 제2 전극(RME2_2)에도 폭이 줄어드는 제3 부분(RP3)을 구비할 수 있다. 따라서, 발광 영역(EMA)의 가장자리에서 생성되는 전계의 세기를 더욱 감소시킬 수 있어, 발광 소자(ED)들이 발광 영역(EMA)의 가장자리로 뭉치는 것을 방지하고, 발광 영역(EMA)의 중심부로 정렬시킬 수 있다.
또한, 일 실시예에서 제1 전극(RME1_2), 제4 전극(RME4_2), 제6 전극(RME6_2) 및 제8 전극(RME8_2)들은 제1 부분(RP1)에 인접한 플로팅 전극(FLE)을 포함할 수 있다. 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2)의 제3 부분(RP3) 사이에 제1 플로팅 전극(FLE1)이 배치될 수 있고, 제4 전극(RME4_2)의 제1 부분(RP1)과 제5 전극(RME5_2)의 제3 부분(RP3) 사이에 제1 플로팅 전극(FLE1)이 배치될 수 있다. 또한, 제8 전극(RME8_2)의 제1 부분(RP1)과 제2 전극(RME2_2)의 제3 부분(RP3) 사이에 제2 플로팅 전극(FLE2)이 배치될 수 있고, 제6 전극(RME6_2)의 제1 부분(RP1)과 제7 전극(RME7_2)의 제3 부분(RP3) 사이에 제2 플로팅 전극(FLE2)이 배치될 수 있다.
플로팅 전극(FLE)들은 제1 부분(RP1)들의 내측벽들이 오목하게 들어간 부분의 평면 형상 및 제3 부분(RP3)들의 내측벽들이 오목하게 들어간 부분의 평면 형상에 대체적으로 대응되는 형상으로 이루어질 수 있다. 예를 들어, 도 20에 도시된 바와 같이, 제1 전극(RME1_2)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상이 삼각형이고 제3 전극(RME3_2)의 제3 부분(RP3)의 내측벽이 오목하게 들어간 부분의 평면 형상이 사각형이면, 플로팅 전극(FLE)의 평면 형상은 삼각형 형상으로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다.
한편, 또 다른 실시예인 도 21을 참조하면, 제1 전극(RME1_2)의 제1 부분(RP1)의 내측변 및 제3 전극(RME3_2)의 제3 부분(RP3)의 내측변은 각각 절곡된 부분에서 모서리가 모따기된 모따기부(MO)를 포함할 수 있다. 예를 들어, 제1 부분(RP1)의 내측변에는 제1 모따기부(MO1)들이 배치되고, 제3 부분(RP3)의 내측변에는 제2 모따기부(MO2)가 배치될 수 있다. 마찬가지로, 제2 전극(RME2_2)의 제3 부분(RP3)의 내측변에는 제2 모따기부(MO2)가 배치되고, 제8 전극(RME8_2)의 제1 부분(RP1)의 내측변에는 제1 모따기부(MO1)가 배치될 수 있다. 또한, 제1 전극(RME1_2)과 제1 방향(DR1)으로 대칭 구조인 제4 전극(RME4_2) 및 제8 전극(RME8_2)과 제1 방향(DR1)으로 대칭 구조인 제6 전극(RME6_2)들의 제1 부분(RP1)의 내측변에도 제1 모따기부(MO1)가 배치될 수 있다. 마찬가지로, 제3 전극(RME3_2)과 제1 방향(DR1)으로 대칭 구조인 제5 전극(RME5_2) 및 제2 전극(RME2_2)과 제1 방향(DR1)으로 대칭 구조인 제7 전극(RME7_2)들의 제3 부분(RP3)의 내측변에도 제2 모따기부(MO2)가 배치될 수 있다.
제1 내지 제8 전극(RME1_2~RME8_2) 각각의 제1 부분(RP1)들 또는 제3 부분(RP3)의 내측변의 모따기부(MO)들은 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되는 것을 방지할 수 있다. 이에 따라, 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2)의 제3 부분(RP3) 사이, 제4 전극(RME4_2)의 제1 부분(RP1)과 제5 전극(RME5_2)의 제3 부분(RP3) 사이, 제6 전극(RME6_2)의 제1 부분(RP1)과 제7 전극(RME7_2)의 제3 부분(RP3) 사이, 및 제8 전극(8_2)의 제1 부분(RP1)과 제2 전극(RME2_2)의 제3 부분(RP3) 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
일 실시예에서 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2)의 제3 부분(RP3) 사이, 제4 전극(RME4_2)의 제1 부분(RP1)과 제5 전극(RME5_2)의 제3 부분(RP3) 사이, 제6 전극(RME6_2)의 제1 부분(RP1)과 제7 전극(RME7_2)의 제3 부분(RP3) 사이, 및 제8 전극(8_2)의 제1 부분(RP1)과 제2 전극(RME2_2)의 제3 부분(RP3) 사이에 각각 플로팅 전극(FLE)을 포함할 수 있다.
플로팅 전극(FLE)은 예를 들어, 제1 전극(RME1_2)의 제1 부분(RP1)의 내측벽이 오목하게 들어간 부분의 평면 형상 및 제3 전극(RME3_2)의 제3 부분(RP3)의 내측벽이 오목하게 들어간 부분의 평면 형상에 각각 대응되는 형상으로 이루어질 수 있다. 예를 들어, 플로팅 전극(FLE)은 도 21에 도시된 바와 같이 팔각형의 형상으로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다. 또한, 플로팅 전극(FLE)의 적어도 일변은 제1 부분(RP1)들의 제1 모따기부(MO1) 및 제3 부분(RP3)들의 제2 모따기부(MO2)와 나란한 경사면을 포함하여, 이들 전극들과 플로팅 전극(FLE) 간의 간격을 유지할 수 있다.
또한, 또 다른 실시예인 도 22를 참조하면, 제1 전극(RME1_2)의 제1 부분(RP1)의 내측변 및 제3 전극(RME3_2)의 제3 부분(RP3)의 내측변은 각각 절곡된 부분에서 모서리가 라운드진 라운드부(RO)를 포함할 수 있다. 예를 들어, 제1 부분(RP1)의 내측변에는 제1 라운드부(RO1)들이 배치되고, 제3 부분(RP3)의 내측변에는 제2 라운드부(RO2)가 배치될 수 있다. 마찬가지로, 제2 전극(RME2_2)의 제3 부분(RP3)의 내측변에는 제2 라운드부(RO2)가 배치되고, 제8 전극(RME8_2)의 제1 부분(RP1)의 내측변에는 제1 라운드부(RO1)가 배치될 수 있다. 또한, 제1 전극(RME1_2)과 제1 방향(DR1)으로 대칭 구조인 제4 전극(RME4_2) 및 제8 전극(RME8_2)과 제1 방향(DR1)으로 대칭 구조인 제6 전극(RME6_2)들의 제1 부분(RP1)의 내측변에도 제1 라운드부(RO1)가 배치될 수 있다. 마찬가지로, 제3 전극(RME3_2)과 제1 방향(DR1)으로 대칭 구조인 제5 전극(RME5_2) 및 제2 전극(RME2_2)과 제1 방향(DR1)으로 대칭 구조인 제7 전극(RME7_2)들의 제3 부분(RP3)의 내측변에도 제2 라운드부(RO2)가 배치될 수 있다.
제1 내지 제8 전극(RME1_2~RME8_2) 각각의 제1 부분(RP1)들 또는 제3 부분(RP3)의 내측변의 라운드부(RO)들은 내측변이 직각의 모서리로 이루어진 경우, 전계가 집중되는 것을 방지할 수 있다. 이에 따라, 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2)의 제3 부분(RP3) 사이, 제4 전극(RME4_2)의 제1 부분(RP1)과 제5 전극(RME5_2)의 제3 부분(RP3) 사이, 제6 전극(RME6_2)의 제1 부분(RP1)과 제7 전극(RME7_2)의 제3 부분(RP3) 사이, 및 제8 전극(8_2)의 제1 부분(RP1)과 제2 전극(RME2_2)의 제3 부분(RP3) 사이에서 전계의 세기가 강해지는 것을 방지할 수 있다.
일 실시예에서 제1 전극(RME1_2)의 제1 부분(RP1)과 제3 전극(RME3_2)의 제3 부분(RP3) 사이, 제4 전극(RME4_2)의 제1 부분(RP1)과 제5 전극(RME5_2)의 제3 부분(RP3) 사이, 제6 전극(RME6_2)의 제1 부분(RP1)과 제7 전극(RME7_2)의 제3 부분(RP3) 사이, 및 제8 전극(8_2)의 제1 부분(RP1)과 제2 전극(RME2_2)의 제3 부분(RP3) 사이에 각각 플로팅 전극(FLE)을 포함할 수 있다. 플로팅 전극(FLE)은 전술한 도 21의 설명과 동일하므로 생략하기로 한다.
상기와 같이, 일 실시예들에 따른 표시 장치는 전극들 중 적어도 일부에 폭이 좁아지는 부분을 형성하여, 발광 소자들이 발광 영역의 특정 부위에 뭉치는 것을 방지할 수 있다.
일 실시예에 따르면, 발광 영역의 가장자리에서 전극들 중 적어도 일부에 폭이 좁아지는 부분을 형성하여 전극들 간의 거리를 증가시킴으로써, 전계의 세기를 감소시켜 발광 소자들이 발광 영역의 가장자리에 뭉치는 것을 방지하고 발광 영역의 중심부로 유도할 수 있다.
또한, 일 실시예에 따르면, 전극들 중 적어도 일부에 폭이 좁아지는 부분을 형성하되 전계를 생성하는 전극들 사이에 플로팅 전극을 형성함으로써, 전계의 세기를 감소시킬 수 있다.
또한, 일 실시예에 따르면, 전계가 집중되는 전극들의 절곡된 모서리에 경사부, 모따기부 또는 라운드부를 형성함으로써, 전계의 세기를 감소시켜 발광 소자들이 해당 영역에 뭉치는 것을 방지하고 발광 영역의 중심부로 유도할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 RME: 전극
ED: 발광 소자 CNE1~CNE3: 접촉 전극
EMA: 발광 영역 SA: 서브 영역
BNL1: 제1 뱅크 BNL2: 제2 뱅크
BNL3: 제3 뱅크
PAS1, PAS2, PAS3: 제1 내지 제3 절연층

Claims (22)

  1. 제1 기판;
    상기 제1 기판 상에 배치되어 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 전극들; 및
    양 단부가 상기 제2 방향으로 이격된 복수의 상기 전극들 상에 배치된 복수의 발광 소자들을 포함하고,
    상기 전극들은 제1 부분 및 상기 제1 부분보다 상기 제2 방향으로 측정된 폭이 큰 제2 부분을 포함하는 제1 전극, 및 상기 제1 전극의 상기 제1 부분에 인접하여 배치된 플로팅 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 전극은 상기 제1 전극과 상기 제2 방향으로 이격된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및 상기 제2 전극과 상기 제2 방향으로 이격된 제4 전극을 포함하며,
    상기 플로팅 전극은 상기 제1 전극의 상기 제1 부분과 상기 제3 전극 사이에 배치되는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극은 상기 제3 전극과 대향하는 내측변을 포함하며,
    상기 제1 부분의 내측변과 상기 제3 전극 사이의 거리는 상기 제1 전극의 상기 제2 부분의 내측변과 상기 제3 전극 사이의 거리보다 긴 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 전극의 상기 제1 부분의 내측변과 상기 제3 전극 사이의 거리는 상기 제1 부분의 내측변에서 상기 제3 전극 사이를 상기 제2 방향으로 측정하되 상기 플로팅 전극과 중첩하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 전극의 상기 제1 부분의 외측변은 상기 제1 전극과 대향하는 상기 제3 전극의 적어도 일 변과 상기 제1 방향으로 나란한 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전극의 상기 제1 부분의 내측변은 상기 제2 부분의 내측변으로부터 상기 제2 방향으로 오목한 표시 장치.
  7. 제2 항에 있어서,
    상기 제3 전극은 상기 제1 부분 및 상기 제2 부분을 포함하며,
    상기 플로팅 전극은 상기 제1 전극의 상기 제1 부분과 상기 제3 전극의 상기 제1 부분 사이에 배치되는 표시 장치.
  8. 제2 항에 있어서,
    상기 제1 전극과 상기 제3 전극 각각은 상기 제1 방향으로 이격된 복수의 상기 제1 부분들을 포함하고,
    상기 제2 부분은 상기 제1 부분들 사이에 배치되는 표시 장치.
  9. 제7 항에 있어서,
    상기 제3 전극의 상기 제1 부분은 절곡된 적어도 하나의 모서리가 모따기된 모따기부 또는 라운드진 라운드부를 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 전극의 상기 제1 부분은 절곡된 적어도 하나의 모서리가 모따기된 모따기부 또는 라운드진 라운드부를 포함하는 표시 장치.
  11. 제2 항에 있어서,
    상기 복수의 발광 소자들은 양 단부가 상기 제1 전극과 상기 제3 전극 상에 배치되고, 상기 제2 전극과 상기 제4 전극 상에 배치된 표시 장치.
  12. 제2 항에 있어서,
    상기 복수의 전극들 상에 배치되고 상기 발광 소자들 중 일부와 접촉하는 복수의 접촉 전극들을 더 포함하는 표시 장치.
  13. 제1 기판;
    상기 제1 기판 상에 배치되며, 제1 방향으로 연장되는 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및 상기 제2 전극과 상기 제1 방향과 교차하는 제2 방향으로 이격된 제4 전극; 및
    양 단부가 상기 제2 방향으로 이격된 복수의 상기 제1 전극과 상기 제3 전극 및 상기 제2 전극과 상기 제4 전극 상에 배치된 복수의 발광 소자들을 포함하고,
    상기 제1 전극은 상기 제3 전극에 인접하여 절곡된 제1 부분, 및 상기 제1 전극의 상기 제1 부분에 인접하여 배치된 플로팅 전극을 포함하며,
    상기 플로팅 전극은 상기 제1 전극의 상기 제1 부분과 상기 제3 전극 사이에 배치되는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전극은 상기 제1 방향으로 연장된 전극 연장부 및 상기 전극 연장부의 상기 제1 방향 일 측에서 절곡되어 상기 제2 방향으로 연장된 전극 절곡부를 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 전극의 상기 제1 부분은 상기 전극 연장부와 상기 전극 절곡부가 만나는 영역에 배치되는 표시 장치.
  16. 제14 항에 있어서,
    상기 제3 전극은 상기 제1 전극과 대향하는 내측변을 포함하며, 상기 제3 전극의 상기 내측변은 상기 제1 방향과 나란하고,
    상기 플로팅 전극은 상기 제1 전극의 제1 부분과 상기 제3 전극의 상기 내측변 사이에 배치되는 표시 장치.
  17. 제14 항에 있어서,
    상기 제3 전극은 제3 부분 및 상기 제3 부분보다 상기 제2 방향으로 측정된 폭이 큰 제4 부분을 포함하며,
    상기 플로팅 전극은 상기 제1 전극의 제1 부분과 상기 제3 전극의 상기 제3 부분 사이에 배치되는 표시 장치.
  18. 제17 항에 있어서,
    상기 제3 전극의 상기 제3 부분은 절곡된 적어도 하나의 모서리가 모따기된 모따기부 또는 라운드진 라운드부를 포함하는 표시 장치.
  19. 제1 기판;
    상기 제1 기판 상에 배치되어 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 제1 타입 전극들;
    상기 복수의 제1 타입 전극들 사이에서 상기 제1 타입 전극들과 상기 제2 방향으로 이격된 복수의 제2 타입 전극들; 및
    상기 복수의 제1 타입 전극 및 상기 복수의 제2 타입 전극 상에 배치된 복수의 발광 소자들을 포함하고,
    상기 복수의 제1 타입 전극들은 제1 부분 및 상기 제1 부분보다 상기 제2 방향으로 측정된 폭이 큰 제2 부분을 포함하며, 상기 제1 부분에 인접하여 배치된 플로팅 전극을 포함하고,
    상기 제1 타입 전극의 상기 제1 부분과 상기 제1 부분과 마주보는 상기 제2 타입 전극 사이의 거리는 상기 제1 타입 전극의 상기 제2 부분과 상기 제2 부분과 마주보는 상기 제2 타입 전극 사이의 거리보다 긴 표시 장치.
  20. 제19 항에 있어서,
    상기 플로팅 전극은 상기 제1 타입 전극의 상기 제1 부분과 상기 제2 타입 전극 사이에 배치되는 표시 장치.
  21. 제19 항에 있어서,
    상기 복수의 제2 타입 전극들은 상기 제1 부분 및 상기 제2 부분을 포함하며,
    상기 제1 타입 전극의 상기 제1 부분과 상기 제2 타입 전극의 상기 제1 부분은 서로 대향하고, 상기 제1 타입 전극의 상기 제2 부분과 상기 제2 타입 전극의 상기 제2 부분은 서로 대향하는 표시 장치.
  22. 제21 항에 있어서,
    상기 플로팅 전극은 상기 제1 타입 전극의 상기 제1 부분과 상기 제2 타입 전극의 상기 제1 부분 사이에 배치되는 표시 장치.
KR1020200176294A 2020-12-16 2020-12-16 표시 장치 KR20220086743A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200176294A KR20220086743A (ko) 2020-12-16 2020-12-16 표시 장치
US17/477,014 US11908849B2 (en) 2020-12-16 2021-09-16 Display device
EP21214186.5A EP4016623A1 (en) 2020-12-16 2021-12-13 Display device with floating electrodes
CN202111535637.7A CN114639695A (zh) 2020-12-16 2021-12-15 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200176294A KR20220086743A (ko) 2020-12-16 2020-12-16 표시 장치

Publications (1)

Publication Number Publication Date
KR20220086743A true KR20220086743A (ko) 2022-06-24

Family

ID=78851090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200176294A KR20220086743A (ko) 2020-12-16 2020-12-16 표시 장치

Country Status (4)

Country Link
US (1) US11908849B2 (ko)
EP (1) EP4016623A1 (ko)
KR (1) KR20220086743A (ko)
CN (1) CN114639695A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220129696A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
KR20230044334A (ko) * 2014-09-12 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN109659303A (zh) * 2017-10-10 2019-04-19 群创光电股份有限公司 面板装置
KR20190083015A (ko) * 2018-01-02 2019-07-11 삼성디스플레이 주식회사 지문 센서, 지문 센서를 구비하는 터치 센서 및 터치 센서를 구비하는 표시 장치
KR102606922B1 (ko) 2018-07-06 2023-11-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102520554B1 (ko) 2018-07-30 2023-04-13 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102666614B1 (ko) 2018-11-27 2024-05-17 삼성디스플레이 주식회사 표시 장치
KR20200088962A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US11908849B2 (en) 2024-02-20
EP4016623A1 (en) 2022-06-22
CN114639695A (zh) 2022-06-17
US20220189939A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
KR20220021949A (ko) 표시 장치
KR20210143350A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
KR20210148539A (ko) 표시 장치
KR20220021947A (ko) 표시 장치
KR20220025986A (ko) 표시 장치
KR20220019195A (ko) 표시 장치
KR20220086743A (ko) 표시 장치
KR20220153140A (ko) 표시 장치
KR20220058756A (ko) 표시 장치
KR20220034945A (ko) 표시 장치
KR20220099145A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220058761A (ko) 표시 장치
KR20220033630A (ko) 표시 장치
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20210141801A (ko) 표시 장치
CN220358090U (zh) 显示装置
CN219979570U (zh) 显示装置
KR20230110392A (ko) 표시 장치
KR20230142012A (ko) 표시 장치
KR20230110396A (ko) 표시 장치 및 이의 제조 방법
KR20230121656A (ko) 표시 장치
KR20220034267A (ko) 표시 장치
KR20220054480A (ko) 발광 소자 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination