KR20230110392A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230110392A
KR20230110392A KR1020220005730A KR20220005730A KR20230110392A KR 20230110392 A KR20230110392 A KR 20230110392A KR 1020220005730 A KR1020220005730 A KR 1020220005730A KR 20220005730 A KR20220005730 A KR 20220005730A KR 20230110392 A KR20230110392 A KR 20230110392A
Authority
KR
South Korea
Prior art keywords
electrode
barrier rib
disposed
light emitting
sub
Prior art date
Application number
KR1020220005730A
Other languages
English (en)
Inventor
민준석
김원태
문수현
장우근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220005730A priority Critical patent/KR20230110392A/ko
Priority to US18/074,395 priority patent/US20230231081A1/en
Priority to CN202310027209.6A priority patent/CN116454190A/zh
Publication of KR20230110392A publication Critical patent/KR20230110392A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에 서로 이격되어 배치된 제1 격벽과 제2 격벽, 상기 제1 격벽 상에 배치되고 제1 방향으로 연장되어 배치된 제1 전극, 상기 제2 격벽 상에 배치되어 상기 제1 전극과 제2 방향으로 이격되고, 상기 제1 방향으로 연장되어 배치된 제2 전극, 및 상기 제1 격벽과 상기 제2 격벽 사이에 배치되고 상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자들을 포함하고, 상기 제1 격벽은 제1 부분, 및 상기 제2 격벽과의 거리가 상기 제1 부분보다 먼 제2 부분을 포함하고, 상기 제2 격벽은 상기 제1 부분과 대향하는 제3 부분, 및 상기 제1 격벽과의 거리가 상기 제3 부분보다 먼 제4 부분을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 발광 소자를 포함하는 자발광 표시 장치가 있다. 자발광 표시 장치는 발광 소자로서 유기물을 발광 물질로 이용하는 유기 발광 표시 장치, 또는 무기물을 발광 물질로 이용하는 무기 발광 표시 장치 등이 있다.
본 발명이 해결하고자 하는 과제는 서로 이격되어 배치되는 발광 소자들의 뭉침을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판 상에 서로 이격되어 배치된 제1 격벽과 제2 격벽, 상기 제1 격벽 상에 배치되고 제1 방향으로 연장되어 배치된 제1 전극, 상기 제2 격벽 상에 배치되어 상기 제1 전극과 제2 방향으로 이격되고, 상기 제1 방향으로 연장되어 배치된 제2 전극, 및 상기 제1 격벽과 상기 제2 격벽 사이에 배치되고 상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자들을 포함하고, 상기 제1 격벽은 제1 부분, 및 상기 제2 격벽과의 거리가 상기 제1 부분보다 먼 제2 부분을 포함하고, 상기 제2 격벽은 상기 제1 부분과 대향하는 제3 부분, 및 상기 제1 격벽과의 거리가 상기 제3 부분보다 먼 제4 부분을 포함한다.
상기 제1 격벽의 상기 제2 부분과 상기 제2 격벽의 상기 제4 부분이 서로 대향하는 내측 측변들은 각각 상기 제1 부분 및 상기 제3 부분이 서로 대향하는 내측 측변들로부터 상기 제2 방향으로 오목하게 형성되고, 상기 제1 부분과 상기 제3 부분 사이의 제1 간격은 상기 제2 부분과 상기 제4 부분 사이의 제2 간격보다 작을 수 있다.
상기 발광 소자의 길이는 상기 제1 간격 및 상기 제2 간격보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 제1 간격보다 작고, 상기 발광 소자의 길이보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극은 각각 서로 대향하는 제1 측변들이 서로 나란하게 연장되고, 상기 제1 전극은 상기 제1 격벽의 제1 부분과 중첩하는 부분의 면적이 상기 제2 부분과 중첩하는 부분의 면적보다 크고, 상기 제2 전극은 상기 제2 격벽의 제3 부분과 중첩하는 부분의 면적이 상기 제4 부분과 중첩하는 부분의 면적보다 클 수 있다.
상기 제1 격벽은 상기 제1 부분의 폭이 상기 제2 부분의 폭보다 크고, 상기 제2 격벽은 상기 제3 부분의 폭이 상기 제4 부분의 폭보다 크며, 상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 일 측변의 반대편 타 측변은 서로 나란하게 상기 제1 방향으로 연장될 수 있다.
상기 제1 전극과 상기 제2 전극은 각각 상기 제1 측변들의 반대편 제2 측변들이 각각 서로 나란하게 연장될 수 있다.
상기 제1 격벽은 상기 제1 부분의 폭은 상기 제2 부분의 폭과 동일하고, 상기 제2 격벽은 상기 제3 부분의 폭이 상기 제4 부분의 폭과 동일하며, 상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 일 측변의 반대편 타 측변은 서로 나란하지 않을 수 있다.
상기 제1 전극 및 상기 제1 격벽 상에 배치되고 상기 제1 방향으로 연장된 제1 연결 전극, 및 상기 제2 전극 및 상기 제2 격벽 상에 배치되며 상기 제1 방향으로 연장된 제2 연결 전극을 더 포함하고, 상기 제1 연결 전극과 상기 제2 연결 전극은 각각 서로 대향하는 측변들이 서로 나란하게 연장될 수 있다.
상기 제1 연결 전극과 상기 제2 연결 전극 사이의 간격은 상기 발광 소자의 길이보다 작을 수 있다.
상기 발광 소자는 상기 제1 격벽의 상기 제1 부분과 상기 제2 격벽의 상기 제3 부분 사이에 배치된 제1 발광 소자, 상기 제1 격벽의 상기 제2 부분과 상기 제2 격벽의 상기 제3 부분 사이에 배치된 제2 발광 소자, 및 상기 제1 발광 소자와 상기 제2 발광 소자 사이에 배치된 제3 발광 소자를 포함할 수 있다.
상기 제1 격벽 및 상기 제2 격벽은 각각 상기 제2 부분 및 상기 제4 부분의 외측 측변이 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 경사진 형상을 가질 수 있다.
상기 제2 격벽을 사이에 두고 상기 제1 격벽 및 상기 제2 격벽과 상기 제2 방향으로 이격된 제3 격벽, 상기 제1 전극과 상기 제2 전극 사이에 배치되고 상기 제2 격벽 상에 배치된 제3 전극, 및 상기 제3 격벽 상에 배치되고 상기 제2 전극과 상기 제2 방향으로 이격된 제4 전극을 더 포함할 수 있다.
상기 제1 격벽의 상기 제1 부분과 상기 제2 격벽의 상기 제3 부분 사이의 간격은 상기 제1 격벽의 상기 제2 부분과 상기 제2 격벽의 상기 제4 부분 사이의 간격보다 작고, 상기 제2 격벽의 상기 제3 부분과 상기 제3 격벽 사이의 간격은 상기 제2 격벽의 상기 제4 부분과 상기 제3 격벽 사이의 간격보다 작을 수 있다.
상기 제2 격벽은 상기 제4 부분의 상기 제2 방향의 양 측변이 상기 제3 부분의 상기 제2 방향의 양 측변으로부터 상기 제2 격벽의 중심을 향해 내측으로 함몰될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판 상에 제1 방향으로 서로 이격되어 배치된 복수의 제1 격벽 패턴들, 상기 제1 격벽 패턴들과 각각 제2 방향으로 이격되고, 상기 제1 방향으로 이격된 복수의 제2 격벽 패턴들, 상기 제1 방향으로 연장되며 복수의 상기 제1 격벽 패턴들과 중첩하는 제1 전극, 상기 제1 전극과 상기 제2 방향으로 이격되고, 상기 제1 방향으로 연장되며 복수의 상기 제2 격벽 패턴들과 중첩하는 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고, 상기 제1 전극과 상기 제2 전극은 각각 서로 대향하는 측변들이 서로 나란하게 연장되고, 상기 제1 전극은 일부분이 상기 제1 격벽 패턴들 사이에 배치되고, 상기 제2 전극은 일부분이 상기 제2 격벽 패턴들 사이에 배치된다.
서로 상기 제2 방향으로 대향하는 상기 제1 격벽 패턴 및 상기 제2 격벽 패턴 사이의 간격은 상기 제1 격벽 패턴들 사이의 간격보다 크고, 상기 발광 소자의 길이는 상기 제1 격벽 패턴과 상기 제2 격벽 패턴 사이의 간격보다 작되, 상기 제1 전극과 상기 제2 전극 사이의 간격보다 클 수 있다.
상기 발광 소자는 상기 제1 격벽 패턴과 상기 제2 격벽 패턴 사이에 배치된 제1 발광 소자, 및 상기 제1 격벽 패턴 및 상기 제2 격벽 패턴이 배치되지 않은 영역 사이에 배치된 제2 발광 소자를 포함하는 표시 장치.
상기 제1 방향으로 이격된 상기 제1 격벽 패턴들 및 상기 제2 격벽 패턴들이 각각 서로 대향하는 측변은 서로 나란할 수 있다.
상기 제1 방향으로 이격된 상기 제1 격벽 패턴들 및 상기 제2 격벽 패턴들이 각각 서로 대향하는 측변은 서로 나란하지 않고 경사질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자들이 서로 이격된 격벽들 사이에 배치되고, 격벽들은 서로 대향하는 측변들이 나란하지 않고 부분적으로 오목한 형상을 가질 수 있다. 그에 따라, 표시 장치는 제조 공정에서 격벽들 사이에 배치된 발광 소자들이 격벽들의 형상을 따라 이동하는 것이 최소화될 수 있고, 발광 소자들이 뭉치는 것을 방지할 수 있다.
일 실시예에 따른 표시 장치는 발광 소자들의 뭉침을 방지하여 발광 소자와 다른 전극과의 연결 불량을 줄일 수 있고, 표시 장치의 제품 품질을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소에서 격벽들과 전극 및 발광 소자들의 배치를 나타내는 평면도이다.
도 4는 도 3의 표시 장치에서 일 서브 화소의 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 5는 도 2의 E1-E1'선을 따라 자른 단면도이다.
도 6은 도 2의 E2-E2'선을 따라 자른 단면도이다.
도 7은 도 2의 E3-E3'선 및 E4-E4'선을 따라 자른 단면도이다.
도 8은 도 2의 E5-E5'선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 10은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 11은 도 10의 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 12는 도 10의 E6-E6'선 및 E7-E7'선을 따라 자른 단면도이다.
도 13은 다른 실시예에 따른 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 14는 다른 실시예에 따른 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 15는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 16은 도 15의 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 17은 도 15의 E8-E8'선 및 E9-E9'선을 따라 자른 단면도이다.
도 18은 다른 실시예에 따른 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 19는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 20은 도 19의 N1-N1'선을 따라 자른 단면도이다.
도 21은 도 19의 N2-N2'선을 따라 자른 단면도이다.
도 22는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 23은 도 22의 N3-N3'선을 따라 자른 단면도이다.
도 24는 도 22의 N4-N4'선을 따라 자른 단면도이다.
도 25는 도 22의 N5-N5'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 아일랜드 타입으로 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 3은 일 실시예에 따른 표시 장치의 일 화소에서 격벽들과 전극 및 발광 소자들의 배치를 나타내는 평면도이다.
도 2는 표시 장치(10)의 일 화소(PX)에 배치된 전극(RME: RME1, RME2)들, 격벽(BP1, BP2)들과 뱅크층(BNL), 복수의 발광 소자(ED)들 및 연결 전극(CNE: CNE1, CNE2)의 평면 배치를 도시하고 있다. 도 3은 도 2의 일 화소(PX)에서 연결 전극(CNE: CNE1, CNE2)들을 제외하고 격벽(BP1, BP2)들과 전극(RME1, RME2)들, 및 발광 소자(ED)들의 배치를 도시하고 있다.
도 2 및 도 3을 참조하면, 표시 장치(10)의 화소(PX)들 각각은 복수의 서브 화소(SPXn)들을 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)들은 동일한 색의 광을 발광할 수도 있다. 일 실시예에서, 각 서브 화소(SPXn)들은 청색의 광을 발광할 수 있다. 도면에서는 하나의 화소(PX)가 3개의 서브 화소(SPXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(SPXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(SPXn)들은 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역일 수 있다. 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 출사되지 않는 영역일 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역과, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 예를 들어, 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(SPXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 각 서브 화소(SPXn)의 발광 영역(EMA)들이 서로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(SPXn)의 각 발광 영역(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
각 서브 화소(SPXn)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 해당 서브 화소(SPXn)의 서브 영역(SA)은 발광 영역(EMA)의 제1 방향(DR1) 타 측인 하측에 배치될 수 있다. 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)을 따라 교번되어 배열되며, 제1 방향(DR1)으로 이격된 서로 다른 서브 화소(SPXn)의 발광 영역(EMA) 사이에는 서브 영역(SA)이 배치될 수 있다. 예를 들어, 발광 영역(EMA)과 서브 영역(SA)은 서로 제1 방향(DR1)으로 교대 배열되고, 발광 영역(EMA) 및 서브 영역(SA) 각각은 제2 방향(DR2)으로 반복 배열될 수 있다. 다만, 이에 제한되지 않고, 복수의 화소(PX)들에서 발광 영역(EMA)들과 서브 영역(SA)들은 도 2와 다른 배열을 가질 수도 있다.
서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(SPXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 서로 다른 서브 화소(SPXn)에 배치되는 전극(RME)들은 서브 영역(SA)의 분리부(ROP) 서로 분리되어 배치될 수 있다.
표시 장치(10)는 복수의 전극(RME: RME1, RME2)들, 격벽(BP1, BP2)들, 뱅크층(BNL), 발광 소자(ED)들, 및 연결 전극(CNE: CNE1, CNE2)들을 포함할 수 있다.
복수의 격벽(BP1, BP2)들은 각 서브 화소(SPXn)의 발광 영역(EMA)에 배치될 수 있다. 격벽(BP1, BP2)들은 대체로 제1 방향(DR1)으로 연장되고, 서로 제2 방향(DR2)을 이격되어 배치될 수 있다.
예를 들어, 격벽(BP1, BP2)들은 각 서브 화소(SPXn)의 발광 영역(EMA) 내에서 서로 제2 방향(DR2)으로 이격된 제1 격벽(BP1), 및 제2 격벽(BP2)을 포함할 수 있다. 제1 격벽(BP1)은 발광 영역(EMA)의 중심에서 제2 방향(DR2)의 일 측인 좌측에 배치되고, 제2 격벽(BP2)들은 제1 격벽(BP1)과 이격되어 발광 영역(EMA)의 중심에서 제2 방향(DR2)의 타 측인 우측에 배치될 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 제2 방향(DR2)을 따라 서로 교대로 배치되며, 표시 영역(DPA)에서 섬형의 패턴으로 배치될 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제1 격벽(BP1)과 제2 격벽(BP2)은 제1 방향(DR1) 길이는 서로 동일하되, 뱅크층(BNL)이 둘러싸는 발광 영역(EMA)의 제1 방향(DR1) 길이보다 작을 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 뱅크층(BNL) 중 제2 방향(DR2)으로 연장된 부분과 이격될 수 있다. 다만, 이에 제한되지 않고, 격벽(BP1, BP2)들은 뱅크층(BNL)과 일체화되거나, 뱅크층(BNL)의 제2 방향(DR2)으로 연장된 부분과 일부 중첩할 수도 있다. 이 경우, 격벽(BP1, BP2)들의 제1 방향(DR1) 길이는 뱅크층(BNL)이 둘러싸는 발광 영역(EMA)의 제1 방향(DR1) 길이와 동일하거나 더 클 수 있다.
일 실시예에 따르면, 제1 격벽(BP1)과 제2 격벽(BP2) 사이의 간격은 위치에 따라 달라질 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 서로 대향하는 양 측변들이 부분적으로 오목하게 형성됨에 따라, 이들 사이의 간격이 위치에 따라 다를 수 있다. 후술할 바와 같이, 표시 장치(10)는 격벽(BP1, BP2)들 사이에 발광 소자(ED)가 배치되는데, 격벽(BP1, BP2)들이 이격된 간격이 위치에 따라 달라지도록 설계하여 발광 소자(ED)들이 격벽(BP1, BP2)들 사이에서 특정 위치에 뭉치는 것을 방지할 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술된다.
도면에서는 각 서브 화소(SPXn)마다 2개의 격벽(BP1, BP2)이 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 격벽(BP1, BP2)들의 개수 및 형상은 전극(RME)들의 개수 또는 배치 구조에 따라 달라질 수 있다.
복수의 전극(RME: RME1, RME2)들은 일 방향으로 연장된 형상으로 각 서브 화소(SPXn)마다 배치된다. 복수의 전극(RME1, RME2)들은 제1 방향(DR1)으로 연장되어 서브 화소(SPXn)의 발광 영역(EMA) 및 서브 영역(SA)에 배치될 수 있으며, 이들은 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다. 복수의 전극(RME)들은 후술하는 발광 소자(ED)와 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며, 전극(RME)들은 발광 소자(ED)와 전기적으로 연결되지 않을 수도 있다.
표시 장치(10)는 각 서브 화소(SPXn)에 배치된 제1 전극(RME1) 및 제2 전극(RME2)을 포함할 수 있다. 제1 전극(RME1)은 발광 영역(EMA)의 중심에서 좌측에 배치되고, 제2 전극(RME2)은 제1 전극(RME1)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심에서 우측에 배치된다. 제1 전극(RME1)은 제1 격벽(BP1) 상에 배치되고, 제2 전극(RME2)은 제2 격벽(BP2) 상에 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 뱅크층(BNL)을 넘어 해당 서브 화소(SPXn) 및 서브 영역(SA)에 부분적으로 배치될 수 있다. 서로 다른 서브 화소(SPXn)의 제1 전극(RME1)과 제2 전극(RME2)은 어느 한 서브 화소(SPXn)의 서브 영역(SA) 내에 위치한 분리부(ROP)를 기준으로 서로 이격될 수 있다.
도면에서는 각 서브 화소(SPXn)마다 2개의 전극(RME)들이 제1 방향(DR1)으로 연장된 형상을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 표시 장치(10)는 하나의 서브 화소(SPXn)에 더 많은 수의 전극(RME)들이 배치되거나, 전극(RME)들이 부분적으로 절곡되고, 위치에 따라 폭이 다른 형상을 가질 수도 있다.
뱅크층(BNL)은 복수의 서브 화소(SPXn)들, 및 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치될 수 있다. 뱅크층(BNL)은 제1 방향(DR1) 및 제2 방향(DR2)으로 인접한 서브 화소(SPXn)들의 경계에 배치될 수 있고, 발광 영역(EMA)과 서브 영역(SA)의 경계에도 배치될 수 있다. 표시 장치(10)의 서브 화소(SPXn)들, 발광 영역(EMA) 및 서브 영역(SA)은 뱅크층(BNL)의 배치에 의해 구분되는 영역들일 수 있다. 복수의 서브 화소(SPXn)들과 발광 영역(EMA)들, 및 서브 영역(SA)들 사이의 간격은 뱅크층(BNL)의 폭에 따라 달라질 수 있다.
뱅크층(BNL)은 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 뱅크층(BNL)은 각 서브 화소(SPXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPXn)들을 구분할 수 있다. 또한, 뱅크층(BNL)은 서브 화소(SPXn)마다 배치된 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다.
복수의 발광 소자(ED)들은 발광 영역(EMA)에 배치될 수 있다. 발광 소자(ED)들은 격벽(BP1, BP2)들 사이에 배치되며, 서로 제1 방향(DR1)으로 이격되어 배열될 수 있다. 일 실시예에서, 복수의 발광 소자(ED)들은 일 방향으로 연장된 형상을 가질 수 있고, 양 단부가 각각 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)는 길이가 제2 방향(DR2)으로 이격된 전극(RME)들 사이의 간격보다 길 수 있다. 발광 소자(ED)들은 대체로 연장된 방향이 전극(RME)들이 연장된 제1 방향(DR1)에 수직하게 배열될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)의 연장된 방향은 제2 방향(DR2) 또는 그에 비스듬히 기울어진 방향을 향하도록 배치될 수 있다.
복수의 연결 전극(CNE; CNE1, CNE2)들은 복수의 전극(RME)들, 및 격벽(BP1, BP2)들 상에 배치될 수 있다. 복수의 연결 전극(CNE)들은 각각 일 방향으로 연장된 형상을 갖고, 서로 이격되어 배치될 수 있다. 각 연결 전극(CNE)들은 발광 소자(ED)와 접촉하고, 전극(RME) 또는 그 하부의 도전층과 전기적으로 연결될 수 있다.
연결 전극(CNE)들은 각 서브 화소(SPXn)에 배치된 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1)은 제1 방향(DR1)으로 연장된 형상을 갖고 제1 전극(RME1) 또는 제1 격벽(BP1) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)과 부분적으로 중첩하며 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다. 제2 연결 전극(CNE2)은 제1 방향(DR1)으로 연장된 형상을 갖고 제2 전극(RME2) 또는 제2 격벽(BP2) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)과 부분적으로 중첩하며 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다.
도 4는 도 3의 표시 장치에서 일 서브 화소의 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다. 도 4는 일 서브 화소(SPXn)의 발광 영역(EMA)에 배치된 격벽(BP1, BP2)들과 전극(RME1, RME2)들, 및 발광 소자(ED)들의 배치를 도시하고 있다.
도 2 및 도 3에 더하여 도 4를 참조하면, 일 실시예에 따른 표시 장치(10)는 제1 격벽(BP1)과 제2 격벽(BP2) 사이의 간격은 위치에 따라 달라질 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 서로 대향하는 양 측변들이 부분적으로 오목하게 형성됨에 따라, 이들 사이의 간격이 위치에 따라 다를 수 있다.
예를 들어, 제1 격벽(BP1)은 제1 부분(P1) 및 제2 격벽(BP2)과의 거리가 제1 부분(P1)보다 먼 제2 부분(P2)을 포함할 수 있다. 제2 격벽(BP2)은 제3 부분(P3), 및 제1 격벽(BP1)과의 거리가 제3 부분(P3)보다 먼 제4 부분(P4)을 포함할 수 있다. 제2 부분(P2) 및 제4 부분(P4)은 각각 제1 부분(P1) 및 제3 부분(P3)으로부터 각 격벽(BP1, BP2)들의 내측을 향해 함몰되게 형성된 부분일 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 각각 제2 부분(P2)과 제4 부분(P4)이 대향하는 내측 측변들이 제1 부분(P1) 및 제3 부분(P3)이 대향하는 내측 측변들로부터 제2 방향(DR2)으로 오목하게 형성될 수 있다. 제1 격벽(BP1)은 제1 부분(P1)과 제2 부분(P2)이 제1 방향(DR1)을 따라 교대로 배치되고, 제2 격벽(BP2)은 제3 부분(P3)과 제4 부분(P4)이 제1 방향(DR1)을 따라 교대로 배치될 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 서로 대향하는 내측 측변들이 제1 방향(DR1)으로 나란하게 형성되지 않고, 요철 구조를 가질 수 있다.
제1 격벽(BP1)의 제1 부분(P1)과 제2 격벽(BP2)의 제3 부분(P3)은 서로 제2 방향(DR2)으로 이격되어 대향하고, 제1 격벽(BP1)의 제2 부분(P2)과 제2 격벽(BP2)의 제4 부분(P4)은 서로 제2 방향(DR2)으로 이격되어 대향할 수 있다. 제1 격벽(BP1)의 제1 부분(P1)과 제2 격벽(BP2)의 제3 부분(P3) 사이의 제1 간격(WD1)은 제1 격벽(BP1)의 제2 부분(P2)과 제2 격벽(BP2)의 제4 부분(P4) 사이의 제2 간격(WD2)보다 작을 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 제1 부분(P1)과 제3 부분(P3), 및 제2 부분(P2)과 제4 부분(P4)이 각각 서로 대향하도록 배치되고, 제1 방향(DR1)을 따라 격벽(BP1, BP2)들 사이의 간격(WD1, WD2)은 증가와 감소를 반복할 수 있다.
표시 장치(10)의 제조 공정에서 발광 소자(ED)들은 잉크 내에 분산된 상태로 준비되었다가, 뱅크층(BNL)이 둘러싸는 발광 영역(EMA)에 분사될 수 있다. 발광 소자(ED)들이 분사되면 전극(RME1, RME2)에 전기 신호를 인가하여 전극(RME1, RME2)들 상에 전기장을 생성하고, 발광 소자(ED)들은 전기장에 의해 양 단부의 위치 및 방향이 변하면서 전극(RME1, RME2)들 상에 배치될 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 발광 영역(EMA)에서 발광 소자(ED)들이 배치되는 영역을 형성하고, 발광 소자(ED)들은 격벽(BP1, BP2)들 사이에 배치될 수 있다.
발광 소자(ED)들이 전극(RME1, RME2)들 상에 배치되면, 발광 소자(ED)와 함께 분사된 잉크를 제거하는 공정이 수행될 수 있다. 잉크의 제거 공정은 이를 건조시키는 공정으로 수행되는데, 유체인 잉크는 발광 영역(EMA) 또는 격벽(BP1, BP2)들 사이에서 균일한 속도로 건조되지 않을 수 있다. 잉크들은 건조 속도 차이로 유체의 움직임이 생길 수 있다. 예를 들어, 격벽(BP1, BP2) 사이에 위치한 잉크들은 일부분이 건조되면서 격벽(BP1, BP2)들의 형상, 또는 이들 사이 공간의 형상을 따라 이동할 수 있다. 격벽(BP1, BP2)들이 제1 방향(DR1)으로 연장된 형상을 가짐에 따라, 이들 사이에 분사된 잉크는 건조와 동시에 일부분이 제1 방향(DR1)으로 이동하는 힘을 받을 수 있다.
다만, 일 실시예에 따른 표시 장치(10)와 같이, 제1 격벽(BP1)과 제2 격벽(BP2)이 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 이들 사이의 간격이 위치에 따라 달라지는 형상을 갖는다면, 잉크들이 건조될 때 이들이 제1 방향(DR1)에 더하여 제2 방향(DR2)으로 이동하는 힘을 받을 수 있다. 예를 들어, 제1 격벽(BP1)의 제1 부분(P1)과 제2 격벽(BP2)의 제3 부분(P3) 사이에 배치된 잉크는 건조되면서 격벽(BP1, BP2)들의 형상을 따라 제1 방향(DR1)으로 이동하는 힘을 받을 수 있다. 잉크가 이동하면서 제2 부분(P2) 및 제4 부분(P4) 사이에 위치하면, 격벽(BP1, BP2)들 형상을 따라 제1 방향(DR1)에 더하여 제2 방향(DR2)으로 이동하는 힘을 받을 수 있다.
잉크들이 힘을 받아 이동하는 동안, 잉크 내에 분산된 발광 소자(ED)들도 힘을 받을 수 있다. 전기장에 의해 전극(RME1, RME2)들 상에 배치된 발광 소자(ED)가 잉크의 건조와 함께 이동한다면, 발광 소자(ED)들은 최초 정렬 위치에서 이탈될 수도 있다. 잉크들이 건조되면서 한정된 방향으로 힘을 받지 않고 다양한 방향으로 힘을 받으면 잉크들의 이동이 최소화될 수 있고, 발광 소자(ED)들의 정렬 이탈이 줄어들 수 있다. 또한, 발광 소자(ED)들이 전극(RME1, RME2) 상에 배치되면, 잉크 건조 공정이 수행되더라도 움직이지 않고 고정될 수 있고, 잉크의 건조 공정에서 발광 소자(ED)들이 이동하여 서로 뭉치는 것을 방지할 수 있다. 표시 장치(10)는 발광 소자(ED)들이 격벽(BP1, BP2)들 사이에서 대체로 균일한 분포로 배치될 수 있고, 발광 소자(ED)는 연결 전극(CNE1, CNE2)과의 연결 불량이 방지될 수 있다. 표시 장치(10)는 제품 품질이 개선될 수 있다.
발광 소자(ED)는 격벽(BP1, BP2)들의 형상에 무관하게 이들 사이에 배치될 수 있다. 예를 들어, 발광 소자(ED)는 제1 격벽(BP1)의 제1 부분(P1) 및 제2 격벽(BP2)의 제3 부분(P3) 사이에 배치된 제1 타입 발광 소자(ED_A), 및 제2 부분(P2) 및 제4 부분(P4) 사이에 배치된 제2 타입 발광 소자(ED_B)를 포함할 수 있다. 제1 타입 발광 소자(ED_A)와 제2 타입 발광 소자(ED_B)는 격벽(BP1, BP2)들 사이에서 배치된 위치가 다를 수 있으나, 격벽(BP1, BP2)들 사이의 간격에 의해 특정 위치로 배치되도록 유도된 것이 아닐 수 있다. 복수의 발광 소자(ED)들은 양 단부가 제1 전극(RME1)과 제2 전극(RME2) 상에 놓이도록 배치되면서, 일정 간격을 두고 제1 방향(DR1)으로 배열될 수 있다. 복수의 발광 소자(ED)들 중 격벽(BP1, BP2)의 위치에 따라 제1 타입 발광 소자(ED_A)와 제2 타입 발광 소자(ED_B)로 구분되는 것일 수 있다.
발광 소자(ED)는 제1 타입 발광 소자(ED_A)와 제2 타입 발광 소자(ED_B) 사이에 배치된 제3 타입 발광 소자(ED_C)를 더 포함할 수 있다. 제3 타입 발광 소자(ED_C)는 양 단부가 제1 전극(RME1) 및 제2 전극(RME2) 상에 놓이며, 제1 격벽(BP1)의 제1 부분(P1)과 제2 부분(P2) 사이, 및 제2 격벽(BP2)의 제3 부분(P3)과 제4 부분(P4) 사이 부분과 나란할 수 있다. 발광 소자(ED)는 반드시 격벽(BP1, BP2)들 사이의 간격이 좁은 영역, 또는 넓은 영역에만 배치되지 않을 수 있으며, 제3 타입 발광 소자(ED_C)와 같이 격벽(BP1, BP2)의 형상 및 위치에 무관하게 배치될 수 있다.
일 방향으로 연장된 발광 소자(ED)의 양 단부가 전극(RME1, RME2) 상에 놓일 수 있도록, 발광 소자(ED)의 길이, 전극(RME1, RME2)들 사이의 간격 및 격벽(BP1, BP2)들 사이의 간격이 설계될 수 있다. 일 실시예에서, 발광 소자(ED)의 길이(L)는 격벽(BP1, BP2)들 사이의 간격(WD1, WD2)보다 작되, 전극(RME1, RME2)들 사이의 제3 간격(WD3)보다 클 수 있다. 발광 소자(ED)는 격벽(BP1, BP2) 사이에 배치될 수 있도록, 이들 사이의 최소 간격, 예컨대 제1 부분(P1)과 제3 부분(P3) 사이의 제1 간격(WD1)보다 작은 길이(L)를 가질 수 있다. 이와 동시에 발광 소자(ED)의 양 단부가 전극(RME1, RME2)들 상에 놓일 수 있도록, 발광 소자(ED)의 길이(L)는 전극(RME1, RME2)들 사이의 제3 간격(WD3)보다 클 수 있다. 전극(RME1, RME2)들 사이의 제3 간격(WD3)은 격벽(BP1, BP2)들 사이의 간격(WD1, WD2)보다 작을 수 있다.
격벽(BP1, BP2)들이 서로 이격되어 대향하는 내측 측변들 사이의 간격이 증가와 감소를 반복하는 형상을 갖는 것에 반해, 제1 전극(RME1)과 제2 전극(RME2)은 발광 영역(EMA)에 배치된 부분이 서로 나란하도록 배치될 수 있다. 일 실시예에 따르면, 제1 전극(RME1)과 제2 전극(RME2) 중 발광 영역(EMA)에서 발광 소자(ED)들이 배치되는 부분은 서로 대향하는 제1 측변들이 서로 나란하게 연장될 수 있다. 제1 전극(RME1)은 상기 제1 측변들이 제1 방향(DR1)으로 연장되어 제1 격벽(BP1)의 제1 부분(P1) 및 제2 부분(P2)들의 제2 격벽(BP2)과 대향하는 내측 측변들을 덮을 수 있다. 제2 전극(RME2)은 상기 제1 측변들이 제1 방향(DR1)으로 연장되어 제2 격벽(BP2)의 제3 부분(P3) 및 제4 부분(P4)들의 제1 격벽(BP1)과 대향하는 내측 측변들을 덮을 수 있다. 전극(RME1, RME2)들은 격벽(BP1, BP2)의 측변 형상에 무관하게, 적어도 서로 대향하는 내측 측변들은 제1 방향(DR1)으로 나란한 형상을 가질 수 있다. 전극(RME1, RME2)들의 제1 측변들이 서로 나란하게 연장됨에 따라, 전극(RME1, RME2)들 상에 배치되는 발광 소자(ED)들도 격벽(BP1, BP2)들의 형상에 무관하게 대체로 제1 방향(DR1)으로 나란하게 배열될 수 있다.
일 실시예에서, 제1 전극(RME1)과 제2 전극(RME2)은 서로 대향하는 제1 측변들의 반대편 제2 측변들도 서로 나란하게 연장될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)의 제1 측변들은 격벽(BP1, BP2)들이 서로 대향하는 내측 측변들을 덮는 반면, 제2 측변들은 각 격벽(BP1, BP2)들 상에 배치될 수 있고, 격벽(BP1, BP2)들 상에서 제1 방향(DR1)으로 연장될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 서로 대향하는 제1 측변들은 격벽(BP1, BP2)과 비중첩하고, 그 반대편의 제2 측변들은 격벽(BP1, BP2)과 중첩할 수 있다. 다만, 이에 제한되지 않는다. 제1 전극(RME1)과 제2 전극(RME2)의 폭이 더 크게 형성될 경우, 각 전극(RME1, RME2)들의 제2 측변들도 격벽(BP1, BP2)들의 외측 측변들을 덮을 수도 있고, 제2 측변들도 격벽(BP1, BP2)과 비중첩할 수 있다.
제1 전극(RME1)과 제2 전극(RME2)의 제2 측변들은 격벽(BP1, BP2)들 상에서 제1 방향(DR1)으로 연장되고, 격벽(BP1, BP2)들의 제2 부분(P2)과 제4 부분(P4)이 각각 제1 부분(P1) 및 제3 부분(P3)에 비해 내측으로 오목하게 형성됨에 따라, 각 전극(RME1, RME2)들 중 격벽(BP1, BP2)과 중첩하는 부분의 면적이 위치에 따라 달라질 수 있다. 예를 들어, 제1 전극(RME1) 중 제1 부분(P1)과 중첩하는 부분의 면적은 제2 부분(P2)과 중첩하는 부분의 면적보다 클 수 있고, 제2 전극(RME2) 중 제3 부분(P3)과 중첩하는 부분의 면적은 제4 부분(P4)과 중첩하는 부분의 면적보다 클 수 있다.
격벽(BP1, BP2)들은 서로 대향하는 내측 측변들은 나란하지 않고 부분적으로 오목한 형상을 갖는 반면, 그 반대편 외측 측변들은 서로 나란하게 연장될 수 있다. 일 실시예에 따르면, 격벽(BP1, BP2)들은 위치에 따라 그 폭이 달라질 수 있고, 서로 대향하는 내측 측변들과 그 반대편 외측 측변들의 형상이 서로 다를 수 있다. 예를 들어, 제1 격벽(BP1)은 제1 부분(P1)의 폭(W1)이 제2 부분(P2)의 폭(W2)보다 클 수 있다. 제2 격벽(BP2)은 제3 부분(P3)의 폭이 제4 부분(P4)의 폭보다 클 수 있다. 격벽(BP1, BP2)들은 서로 대향하는 내측 측변들이 부분적으로 오목하게 형성되면서, 그 폭이 오목한 부분에서 작아지는 형상을 가질 수 있다. 다만, 이에 제한되지 않는다. 격벽(BP1, BP2)들은 각 부분(P1, P2, P3, P4)들이 서로 동일한 폭을 가질 수 있고, 서로 대향하는 내측 측변들 중 오목한 부분은 그 반대편 외측 측변에서 볼록하게 돌출될 수도 있다.
도면에서는 각 전극(RME1, RME2)들이 서로 대향하는 제1 측변들은 격벽(BP1, BP2)들과 비중첩하며 이들 사이에 배치되고, 그 반대편 제2 측변들은 격벽(BP1, BP2)들과 중첩하며 격벽(BP1, BP2)들 상에 배치된 것이 예시되어 있다. 그에 따라, 격벽(BP1, BP2)들이 위치에 따라 폭이 달라지고 부분적으로 오목한 형상을 가지면서 전극(RME1, RME2)과 격벽(BP1, BP2)들이 중첩하는 부분의 면적이 달라질 수 있다. 다만, 상술한 바와 같이 전극(RME1, RME2)들의 폭이 더 크게 형성되면 제2 측변들이 격벽(BP1, BP2)들과 비중첩하며 격벽(BP1, BP2)들의 외측 측변을 덮을 수 있다. 이 경우, 전극(RME1, RME2)들과 격벽(BP1, BP2)들이 중첩하는 부분의 면적은 격벽(BP1, BP2)들의 폭에 따라 달라질 수 있다. 도 4의 실시예와 같이 격벽(BP1, BP2)들의 폭이 위치에 따라 다른 실시예에서, 전극(RME1, RME2)과 격벽(BP1, BP2)이 중첩하는 부분의 면적은 위치에 따라 달라질 수 있다. 다른 실시예에서, 격벽(BP1, BP2)들의 폭이 위치에 무관하게 동일하다면, 전극(RME1, RME2)들의 폭에 따라 전극(RME1, RME2)들과 격벽(BP1, BP2)이 중첩하는 부분의 면적은 위치에 무관하게 동일할 수도 있다.
전극(RME1, RME2)들 및 격벽(BP1, BP2)들 상에는 연결 전극(CNE1, CNE2)들이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1) 및 제1 격벽(BP1)과 부분적으로 중첩하며 그 상에 배치되고, 제2 연결 전극(CNE2)은 제2 전극(RME2) 및 제2 격벽(BP2)과 부분적으로 중첩하며 그 상에 배치될 수 있다. 일 실시예에 따르면, 격벽(BP1, BP2)들의 형상에 무관하게, 연결 전극(CNE1, CNE2)들도 각각 전극(RME1, RME2)들의 형상을 따라 이들이 서로 대향하는 측변들, 및 그 반대편의 측변들도 서로 나란하게 연장될 수 있다.
연결 전극(CNE1, CNE2)들은 각각 발광 소자(ED)들의 제1 단부 및 제2 단부와 접촉할 수 있도록 발광 소자(ED)와 부분적으로 중첩할 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2) 사이의 간격은 발광 소자(ED)의 길이보다 작을 수 있고, 전극(RME1, RME2)들이 이격된 제3 간격(WD3)보다도 작을 수 있다.
표시 장치(10)는 전극(RME1, RME2)들 및 연결 전극(CNE1, CNE2)들은 일 방향으로 연장되는 반면, 격벽(BP1, BP2)들은 서로 대향하는 내측 측변들이 나란하지 않고 부분적으로 오목한 형상을 가질 수 있다. 격벽(BP1, BP2)들의 형상에 따라 발광 소자(ED)들은 전극(RME1, RME2) 상에 배치된 이후의 이동이 적어질 수 있고, 표시 장치(10)는 제조 공정에서 발광 소자(ED)들이 뭉치는 것을 방지할 수 있다.
도 5는 도 2의 E1-E1'선을 따라 자른 단면도이다. 도 6은 도 2의 E2-E2'선을 따라 자른 단면도이다. 도 7은 도 2의 E3-E3'선 및 E4-E4'선을 따라 자른 단면도이다. 도 8은 도 2의 E5-E5'선을 따라 자른 단면도이다.
도 5는 제1 서브 화소(SPX1)에 배치된 발광 소자(ED)의 양 단부와 전극 컨택홀(CTD, CTS)들을 가로지르는 단면을 도시하고 있고, 도 6은 제1 서브 화소(SPXn)에 배치된 발광 소자(ED)의 양 단부와 컨택부(CT1, CT2)들을 가로지르는 단면을 도시하고 있다. 도 7은 발광 소자(ED)의 양 단부로서 격벽(BP1, BP2)의 서로 다른 부분 사이에 배치된 발광 소자(ED)들의 양 단부를 가로지르는 단면을 도시하고 있고, 도 8은 제1 격벽(BP1)을 제1 방향(DR1)으로 가로지르는 단면을 도시하고 있다.
도 2 내지 도 4에 더하여 도 5 내지 도 8을 참조하여 표시 장치(10)의 단면 구조에 대하여 설명하면, 표시 장치(10)는 제1 기판(SUB)과 그 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 또한, 표시 장치(10)는 복수의 전극(RME: RME1, RME2)들, 발광 소자(ED) 및 연결 전극(CNE: CNE1, CNE2)을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다. 제1 기판(SUB)은 표시 영역(DPA)과 이를 둘러싸는 비표시 영역(NDA)을 포함하고, 표시 영역(DPA)은 발광 영역(EMA)과 비발광 영역 중 일부인 서브 영역(SA)을 포함할 수 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML), 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)을 포함할 수 있다. 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 제1 트랜지스터의 제1 액티브층(ACT1)에 광이 입사되는 것을 방지하거나, 제1 액티브층(ACT1)과 전기적으로 연결되어 제1 트랜지스터(T1)의 전기적 특성을 안정화하는 기능을 수행할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 제3 도전층의 도전 패턴(예를 들어, 제3 도전 패턴(CDP))을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제2 전압 배선(VL2)은 제3 도전층의 도전 패턴(예를 들어, 제2 도전 패턴(CDP))을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
도면에서는 제1 전압 배선(VL1)과 제2 전압 배선(VL2)이 제1 도전층에 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제3 도전층에 배치되어 각각 제1 트랜지스터(T1)와 제2 전극(RME2)에 직접 전기적으로 연결될 수도 있다.
버퍼층(BL)은 제1 도전층 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 제1 액티브층(ACT1) 및 제2 트랜지스터(T2)의 제2 액티브층(ACT2)을 포함할 수 있다. 제1 액티브층(ACT1)과 제2 액티브층(ACT2)은 각각 후술하는 제2 도전층의 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(SPXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 표시 영역(DPA)에서 반도체층 상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터(T1, T2)의 게이트 절연막의 역할을 할 수 있다. 도면에서는 제1 게이트 절연층(GI)이 후술하는 제2 도전층의 게이트 전극(G1, G2)과 함께 패터닝되어, 제2 도전층과 반도체층의 액티브층(ACT1, ACT2) 사이에 부분적으로 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 게이트 절연층(GI)은 버퍼층(BL) 상에 전면적으로 배치될 수도 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 게이트 전극(G1)과 제2 트랜지스터(T2)의 제2 게이트 전극(G2)을 포함할 수 있다. 제1 게이트 전극(G1)은 제1 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치되고, 제2 게이트 전극(G2)은 제2 액티브층(ACT2)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 도면에 도시하지 않았으나, 제2 도전층은 스토리지 커패시터의 일 전극을 더 포함할 수도 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 복수의 도전 패턴(CDP1, CDP2, CDP3)들과 각 트랜지스터(T1, T2)들의 소스 전극(S1, S2) 및 드레인 전극(D1, D2)을 포함할 수 있다. 도전 패턴(CDP1, CDP2, CDP3)들 중 일부는 서로 다른 층의 도전층들 또는 반도체층들을 서로 전기적으로 연결하며 트랜지스터(T1, T2)의 소스/드레인 전극을 역할을 할 수 있다.
제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)과 버퍼층(BL)을 관통하는 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다. 제1 도전 패턴(CDP1)은 제1 전극(RME1) 또는 제1 연결 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1) 또는 제1 연결 전극(CNE1)으로 전달할 수 있다.
제2 도전 패턴(CDP2)은 제1 층간 절연층(IL1) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제2 도전 패턴(CDP2)은 제1 전극(RME1) 또는 제1 연결 전극(CNE1)과 전기적으로 연결될 수 있다. 제2 전압 배선(VL2)은 제2 전원 전압을 제2 전극(RME2) 또는 제2 연결 전극(CNE2)으로 전달할 수 있다.
제3 도전 패턴(CDP3)은 제1 층간 절연층(IL1) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제1 전압 배선(VL1)과 접촉할 수 있다. 또한, 제3 도전 패턴(CDP3)은 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제3 도전 패턴(CDP3)은 제1 전압 배선(VL1)을 제1 트랜지스터(T1)와 전기적으로 연결하며 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다.
제2 소스 전극(S2)과 제2 드레인 전극(D2)은 각각 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제2 트랜지스터(T2)의 제2 액티브층(ACT2)과 접촉할 수 있다. 제2 트랜지스터(T2)는 데이터 신호를 제1 트랜지스터(T1)에 전달하거나, 초기화 신호를 전달할 수 있다.
제1 보호층(PV1)은 제3 도전층 상에 배치된다. 제1 보호층(PV1)은 제3 도전층 다른 층들 사이에서 절연막의 기능을 수행하며 제3 도전층을 보호할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 또한, 몇몇 실시예에서, 제1 층간 절연층(IL1)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
비아층(VIA)은 표시 영역(DPA)에서 제3 도전층 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 하부 도전층들에 의한 단차를 보상하며 상면을 평탄하게 형성할 수 있다. 다만, 몇몇 실시예에서 비아층(VIA)은 생략될 수 있다.
표시 장치(10)는 비아층(VIA) 상에 배치된 표시 소자층으로서, 격벽(BP1, BP2)들, 복수의 전극(RME: RME1, RME2)들과 뱅크층(BNL), 복수의 발광 소자(ED)들과 복수의 연결 전극(CNE: CNE1, CNE2)들을 포함할 수 있다. 또한, 표시 장치(10)는 비아층(VIA) 상에 배치된 절연층(PAS1, PAS2, PAS3)들을 포함할 수 있다.
복수의 격벽(BP1, BP2)들은 비아층(VIA) 상에 배치될 수 있다. 예를 들어, 격벽(BP1, BP2)들은 비아층(VIA) 상에 직접 배치될 수 있고, 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(BP1, BP2)의 돌출된 부분은 경사지거나 일정 곡률을 갖고 휘어진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 격벽(BP1, BP2) 상에 배치되는 전극(RME)에서 반사되어 비아층(VIA)의 상부 방향으로 출사될 수 있다. 도면에 예시된 바와 달리, 격벽(BP1, BP2)은 단면도 상 외면이 일정 곡률을 갖고 휘어진 형상, 예컨대 반원 또는 반타원의 형상을 가질 수도 있다. 격벽(BP1, BP2)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
일 실시예에 따르면, 격벽(BP1, BP2)들은 서로 폭이 다른 부분들을 포함할 수 있고, 위치에 따라 이들 사이의 간격이 다를 수 있다. 예를 들어, 도 7에 도시된 바와 같이 제1 격벽(BP1)의 제1 부분(P1)과 제2 격벽(BP2)의 제3 부분(P3)은 그 폭(W1)이 제2 부분(P2) 및 제4 부분(P4)의 폭(W2)보다 클 수 있다. 격벽(BP1, BP2)은 서로 대향하는 내측 측변들이 부분적으로 오목하게 형성되고, 그 반대편 외측 측변들은 서로 나란하게 연장됨에 따라, 이들 사이의 간격이 서로 달라질 수 있다. 제1 부분(P1)과 제3 부분(P3) 사이의 간격은 제2 부분(P2)과 제4 부분(P4) 사이의 간격보다 작을 수 있다. 제1 부분(P1)과 제3 부분(P3) 사이에 배치된 제1 타입 발광 소자(ED_A)는 제2 부분(P2)과 제4 부분(P4) 사이에 배치된 제2 타입 발광 소자(ED_B)보다 제1 격벽(BP1) 및 제2 격벽(BP2)이 인접하여 배치될 수 있다. 제1 타입 발광 소자(ED_A)와 제1 격벽(BP1) 또는 제2 격벽(BP2) 사이의 거리가 제2 타입 발광 소자(ED_B)와 제1 격벽(BP1) 또는 제2 격벽(BP2) 사이의 거리보다 작을 수 있다.
복수의 전극(RME: RME1, RME2)들은 격벽(BP1, BP2) 및 비아층(VIA) 상에 배치될 수 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 적어도 격벽(BP1, BP2)의 경사진 측면 상에 배치될 수 있다. 복수의 전극(RME)들의 제2 방향(DR2)으로 측정된 폭은 격벽(BP1, BP2)의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있고, 제1 전극(RME1)과 제2 전극(RME2)이 제2 방향(DR2)으로 이격된 간격은 격벽(BP1, BP2)들 사이의 간격보다 좁을 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
격벽(BP1, BP2)들 사이에는 배치된 발광 소자(ED)는 양 단부 방향으로 광을 방출하고, 상기 방출된 광은 격벽(BP1, BP2) 상에 배치된 전극(RME)으로 향할 수 있다. 각 전극(RME)은 격벽(BP1, BP2) 상에 배치된 부분이 발광 소자(ED)에서 방출된 광을 반사시킬 수 있는 구조를 가질 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 격벽(BP1, BP2)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
각 전극(RME)들은 발광 영역(EMA)과 서브 영역(SA) 사이에서 뱅크층(BNL)과 중첩하는 부분에서 전극 컨택홀(CTD, CTS)을 통해 제3 도전층과 직접 접촉할 수 있다. 제1 전극 컨택홀(CTD)은 뱅크층(BNL)과 제1 전극(RME1)이 중첩하는 영역에 형성되고, 제2 전극 컨택홀(CTS)은 뱅크층(BNL)과 제2 전극(RME2)이 중첩하는 영역에 형성될 수 있다. 제1 전극(RME1)은 비아층(VIA) 및 제1 보호층(PV1)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제2 전극(RME2)은 비아층(VIA) 및 제1 보호층(PV1)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 각 전극(RME1, RME2)들은 제3 도전층의 전압 배선(VL1, VL2)들과 전기적으로 연결되지 않을 수도 있고, 후술하는 연결 전극(CNE)이 제3 도전층과 직접 연결될 수 있다.
복수의 전극(RME)들은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)들은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금, 또는 티타늄(Ti), 몰리브덴(Mo), 및 나이오븀(Nb)과 같은 금속층과 상기 합금이 적층된 구조를 가질 수도 있다. 몇몇 실시예에서, 전극(RME)들은 알루미늄(Al)을 포함하는 합금과 티타늄(Ti), 몰리브덴(Mo), 및 나이오븀(Nb)으로 이루어진 적어도 한 층 이상의 금속층이 적층된 이중층 또는 다중층으로 이루어질 수 있다.
이에 제한되지 않고, 각 전극(RME)들은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다. 전극(RME)들은 발광 소자(ED)와 전기적으로 연결되면서, 발광 소자(ED)에서 방출된 광들 중 일부를 제1 기판(SUB)의 상부 방향으로 반사할 수 있다.
제1 절연층(PAS1)은 표시 영역(DPA) 전면에 배치되며, 비아층(VIA) 및 복수의 전극(RME)들 상에 배치될 수 있다. 제1 절연층(PAS1)은 절연성 물질을 포함하여 복수의 전극(RME)들을 보호함과 동시에 서로 다른 전극(RME)들을 상호 절연시킬 수 있다. 제1 절연층(PAS1)은 뱅크층(BNL)이 형성되기 전, 전극(RME)들을 덮도록 배치됨에 따라 전극(RME)들이 뱅크층(BNL)을 형성하는 공정에서 전극(RME)들이 손상되는 것을 방지할 수 있다. 또한, 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
제1 절연층(PAS1)은 서브 영역(SA)에 배치된 컨택부(CT1, CT2)들을 포함할 수 있다. 컨택부(CT1, CT2)들은 각각 서로 다른 전극(RME)과 중첩하도록 배치될 수 있다. 예를 들어, 컨택부(CT1, CT2)들은 제1 전극(RME1)과 중첩하도록 배치된 제1 컨택부(CT1)들, 및 제2 전극(RME2)과 중첩하도록 배치된 제2 컨택부(CT2)들을 포함할 수 있다. 제1 컨택부(CT1)들과 제2 컨택부(CT2)들은 제1 절연층(PAS1)을 관통하여 그 하부의 제1 전극(RME1) 또는 제2 전극(RME2)의 상면 일부를 노출할 수 있다. 제1 컨택부(CT1)와 제2 컨택부(CT2)는 각각 제1 절연층(PAS1) 상에 배치되는 다른 절연층들 중 일부를 더 관통할 수 있다. 각 컨택부(CT1, CT2)들에 의해 노출된 전극(RME)은 연결 전극(CNE)과 접촉할 수 있다.
뱅크층(BNL)은 제1 절연층(PAS1) 상에 배치될 수 있다. 뱅크층(BNL)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하며, 각 서브 화소(SPXn)들을 둘러쌀 수 있다. 뱅크층(BNL)은 각 서브 화소(SPXn)의 발광 영역(EMA) 및 서브 영역(SA)을 둘러싸며 이들을 구분할 수 있고, 표시 영역(DPA)의 최외곽을 둘러싸며 표시 영역(DPA)과 비표시 영역(NDA)을 구분할 수 있다.
뱅크층(BNL)은 격벽(BP1, BP2)과 유사하게 일정 높이를 가질 수 있다. 몇몇 실시예에서, 뱅크층(BNL)은 상면의 높이가 격벽(BP1, BP2)보다 높을 수 있고, 그 두께는 격벽(BP1, BP2)과 같거나 더 클 수 있다. 다만, 격벽(BP1, BP2)과 달리 뱅크층(BNL)은 연장된 방향의 양 측변들이 대체로 나란하게 연장되고, 오목하게 형성된 부분은 없을 수 있다. 뱅크층(BNL)은 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPXn)로 넘치는 것을 방지할 수 있다. 뱅크층(BNL)은 격벽(BP1, BP2)과 동일하게 폴리 이미드와 같은 유기 절연 물질을 포함할 수 있다.
복수의 발광 소자(ED)들은 발광 영역(EMA)에 배치될 수 있다. 발광 소자(ED)들은 격벽(BP1, BP2)들 사이에서 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)의 상면과 평행하도록 배치될 수 있다. 후술할 바와 같이, 발광 소자(ED)는 상기 연장된 일 방향을 따라 배치된 복수의 반도체층들을 포함할 수 있고, 상기 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 반도체층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 상술한 반도체층이 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 동일한 재료의 반도체층을 포함하여 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)들은 연결 전극(CNE: CNE1, CNE2)들과 접촉하여 전극(RME) 및 비아층(VIA) 하부의 도전층들과 전기적으로 연결될 수 있고, 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다.
제2 절연층(PAS2)은 복수의 발광 소자(ED)들, 제1 절연층(PAS1), 및 뱅크층(BNL) 상에 배치될 수 있다. 제2 절연층(PAS2)은 격벽(BP1, BP2)들 사이에서 제1 방향(DR1)으로 연장되어 복수의 발광 소자(ED)들 상에 배치된 패턴부를 포함한다. 상기 패턴부는 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되며, 발광 소자(ED)의 양 측, 또는 양 단부는 덮지 않을 수 있다. 상기 패턴부는 평면도상 각 서브 화소(SPXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)의 상기 패턴부는 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)들을 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다. 또한, 제2 절연층(PAS2) 중 일부분은 뱅크층(BNL) 상부, 및 서브 영역(SA)들에 배치될 수 있다.
제2 절연층(PAS2)은 서브 영역(SA)에 배치된 컨택부(CT1, CT2)들을 포함할 수 있다. 제2 절연층(PAS2)은 제1 전극(RME1)과 중첩하도록 배치된 제1 컨택부(CT1), 및 제2 전극(RME2)과 중첩하도록 배치된 제2 컨택부(CT2)를 포함할 수 있다. 컨택부(CT1, CT2)들은 제1 절연층(PAS1)에 더하여 제2 절연층(PAS2)도 관통할 수 있다. 복수의 제1 컨택부(CT1)들과 제2 컨택부(CT2)들은 각각 그 하부의 제1 전극(RME1) 또는 제2 전극(RME2)의 상면 일부를 노출할 수 있다.
복수의 연결 전극(CNE: CNE1, CNE2)들은 복수의 전극(RME)들, 및 격벽(BP1, BP2)들 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1) 및 제1 격벽(BP1) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)과 부분적으로 중첩하며 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2) 및 제2 격벽(BP2) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)과 부분적으로 중첩하며 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제2 절연층(PAS2) 상에 배치되며 발광 소자(ED)들과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)과 부분적으로 중첩하며 발광 소자(ED)들의 일 단부와 접촉할 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)과 부분적으로 중첩하여 발광 소자(ED)들의 타 단부와 접촉할 수 있다. 복수의 연결 전극(CNE)들은 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치된다. 연결 전극(CNE)들은 발광 영역(EMA)에 배치된 부분에서 발광 소자(ED)들과 접촉하고, 서브 영역(SA)에 배치된 부분에서 제3 도전층과 전기적으로 연결될 수 있다. 제1 연결 전극(CNE1)은 발광 소자(ED)들의 제1 단부와 접촉하고, 제2 연결 전극(CNE2)은 발광 소자(ED)들의 제2 단부와 접촉할 수 있다.
일 실시예에 따르면, 표시 장치(10)는 각 연결 전극(CNE)들이 서브 영역(SA)에 배치된 컨택부(CT1, CT2)를 통해 전극(RME)과 접촉할 수 있다. 제1 연결 전극(CNE1)은 서브 영역(SA)에서 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉할 수 있다. 제2 연결 전극(CNE2)은 서브 영역(SA)에서 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하는 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉할 수 있다. 각 연결 전극(CNE)들은 각 전극(RME)들을 통해 제3 도전층과 전기적으로 연결될 수 있다. 제1 연결 전극(CNE1)은 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 연결 전극(CNE2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 각 연결 전극(CNE)은 발광 영역(EMA)에서 발광 소자(ED)와 접촉하여 전원 전압을 발광 소자(ED)에 전달할 수 있다.
다만, 이에 제한되지 않는다. 몇몇 실시예에서 복수의 연결 전극(CNE)들은 제3 도전층과 직접 접촉할 수 있고, 전극(RME)이 아닌 다른 패턴들을 통해 제3 도전층과 전기적으로 연결될 수도 있다.
연결 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE)을 투과하여 출사될 수 있다.
제3 절연층(PAS3)은 제1 연결 전극층의 제2 연결 전극(CNE2)과 제2 절연층(PAS2) 상에 배치된다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 상에 전면적으로 배치되어 제2 연결 전극(CNE2)을 덮도록 배치되고, 제2 연결 전극층의 제1 연결 전극(CNE1)은 제3 절연층(PAS3) 상에 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)이 제2 연결 전극(CNE2)과 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다.
제3 절연층(PAS3)은 서브 영역(SA)에 배치된 제1 컨택부(CT1)들을 포함할 수 있다. 제1 컨택부(CT1)는 제1 절연층(PAS1) 및 제2 절연층(PAS2)에 더하여 제3 절연층(PAS3)도 관통할 수 있다. 복수의 제1 컨택부(CT1)들은 그 하부의 제1 전극(RME1)의 상면 일부를 노출할 수 있다.
도면으로 도시하지 않았으나, 제3 절연층(PAS3), 및 제1 연결 전극(CNE1) 상에는 다른 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 각각 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 일 예로, 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 각각 무기물 절연성 물질을 포함하거나, 제1 절연층(PAS1) 및 제3 절연층(PAS3)은 무기물 절연성 물질을 포함하되 제2 절연층(PAS2)은 유기물 절연성 물질을 포함할 수 있다. 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 각각, 또는 적어도 어느 한 층은 복수의 절연층이 교번 또는 반복하여 적층된 구조로 형성될 수도 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)은 각각 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 및 실리콘 산질화물(SiOxNy) 중 어느 하나일 수 있다. 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)은 서로 동일한 재료로 이루어지거나, 일부는 서로 동일하고 일부는 서로 다른 재료로 이루어지거나, 각각 서로 다른 재료로 이루어질 수도 있다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 9를 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 도펀트로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn, Se 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 예를 들어, 발광 소자(ED)는 제1 반도체층(31)과 발광층(36) 사이, 또는 제2 반도체층(32)과 발광층(36) 사이에 배치된 다른 반도체층을 더 포함할 수 있다. 제1 반도체층(31)과 발광층(36) 사이에 배치된 반도체층은 n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN, InN 및 SLs 중에서 어느 하나 이상일 수 있고, 제2 반도체층(32)과 발광층(36) 사이에 배치된 반도체층은 p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번되어 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN, InGaN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번되어 적층된 구조인 경우, 양자층은 AlGaN, 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번되어 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 발광 소자(ED)의 반도체층들 및 전극층을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면 처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 10은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 11은 도 10의 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다. 도 12는 도 10의 E6-E6'선 및 E7-E7'선을 따라 자른 단면도이다.
도 10 내지 도 12를 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제1 격벽(BP1_1)과 제2 격벽(BP2_1)이 서로 대향하는 내측 측변들이 나란하지 않도록 부분적으로 오목하게 형성되고, 그에 대응하여 반대편 외측 측변들도 부분적으로 볼록하게 돌출될 수 있다. 제1 격벽(BP1_1)과 제2 격벽(BP2_1)은 서로 이격된 간격이 좁은 부분(P1, P3)과 더 넓은 부분(P2, P4)을 포함하되, 이들이 서로 동일한 폭을 가질 수 있다.
제1 격벽(BP1_1)은 제1 부분(P1) 및 제2 부분(P2)을 포함하고, 이들은 서로 동일한 폭(W1, W2)을 가질 수 있다. 제2 격벽(BP2_2)은 제3 부분(P3) 및 제4 부분(P4)을 포함하고, 이들도 서로 동일한 폭(W1, W2)을 가질 수 있다. 제2 부분(P2)과 제4 부분(P4)은 격벽(BP1_1, BP2_1)들이 대향하는 내측 측변들 중 오목하게 함몰된 부분이면서, 그 반대편 외측 측변들 중 볼록하게 돌출된 부분일 수 있다. 격벽(BP1_1, BP2_1)들은 일정한 폭을 가지면서 서로 대향하는 내측 측변들 및 그 반대편 외측 측변들이 각각 서로 나란하지 않게 연장될 수 있다.
제1 타입 발광 소자(ED_A)는 격벽(BP1_1, BP2_1) 사이의 간격(WD1)이 좁은 부분으로서, 제1 격벽(BP1_1)의 제1 부분(P1) 및 제2 격벽(BP2_1)의 제3 부분(P3) 사이에 배치된 발광 소자이다. 제2 타입 발광 소자(ED_B)는 격벽(BP1_1, BP2_1) 사이의 간격(WD2)이 넓은 부분으로서, 제1 격벽(BP1_1)의 제2 부분(P2) 및 제2 격벽(BP2_1)의 제4 부분(P4) 사이에 배치된 발광 소자이다. 다만, 제1 타입 발광 소자(ED_A)와 제2 타입 발광 소자(ED_B)는 각각 격벽(BP1_1, BP2_1)들이 갖는 폭이 동일한 부분에 배치될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 격벽(BP1_1, BP2_1)들의 형상에 무관하게 서로 대향하는 측변들 및 그 반대편 외측 측변들이 제1 방향(DR1)으로 나란하게 연장될 수 있다. 각 전극(RME1, RME2)들이 대향하는 제1 측변들은 격벽(BP1_1, BP2_1)들과 비중첩하며 그 사이 영역에 배치되고, 제1 측변들의 반대편 제2 측변들은 격벽(BP1_1, BP2_1)들과 중첩하며 그 상에 배치될 수 있다. 그에 따라, 전극(RME1, RME2)들은 위치에 따라 각 격벽(BP1_1, BP2_1)들과 중첩하는 부분의 면적이 달라질 수 있다. 다만, 전극(RME1, RME2)들의 폭이 더 크게 형성되면 제2 측변들이 격벽(BP1_1, BP2_1)들과 비중첩하며 격벽(BP1_1, BP2_1)들의 외측 측변을 덮을 수 있다. 이 경우, 격벽(BP1_1, BP2_1)들의 폭이 위치에 무관하게 일정하므로, 전극(RME1, RME2)들 중 격벽(BP1_1, BP2_1)과 중첩하는 부분의 면적은 서로 동일할 수 있다.
도 13은 다른 실시예에 따른 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 13을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 격벽(BP1_2)과 제2 격벽(BP2_2)이 대향하는 내측 측변들의 형상이 달라질 수 있다. 각 격벽(BP1_2, BP2_2)들의 측변들 중 오목한 부분인 제2 부분(P2) 및 제4 부분(P4)은 서로 대향하는 내측 측변이 제1 방향(DR1) 및 제2 방향(DR2) 사이의 방향으로 경사진 형상을 가질 수 있다. 본 실시예는 격벽(BP1_2, BP2_2)들이 서로 대향하는 내측 측변들의 형상이 다른 점에서 도 4의 실시예와 차이가 있다.
상술한 실시예들에서, 제1 격벽(BP1_2)의 제2 부분(P2)은 제1 부분(P1)보다 내측으로 오목한 형상을 가지면서, 제2 격벽(BP2_2)과 대향하는 내측 측변이 제1 방향(DR1)과 나란한 형상을 가질 수 있다. 제2 부분(P2)과 제2 격벽(BP2_2) 사이의 간격(WD2)은 제2 부분(P2) 중 어느 위치에서도 일정한 크기를 가질 수 있다. 반면, 본 실시예는 제1 격벽(BP1_2)의 제2 부분(P2) 및 제2 격벽(BP2_2)의 제4 부분(P4)이 내측 측변이 경사지게 형성될 수 있고, 제2 부분(P2)과 제4 부분(P2) 사이의 간격은 위치에 따라 부분적으로 다를 수 있다.
예를 들어, 제2 부분(P2)과 제4 부분(P4) 사이의 제2 간격(WD2)은 제1 부분(P1)과 제3 부분(P3) 사이의 제1 간격(WD1)보다 작되, 제1 부분(P1) 또는 제3 부분(P3)으로부터 제2 부분(P2) 또는 제4 부분(P4)의 중앙으로 갈수록 점진적으로 간격이 커질 수 있다. 제2 부분(P2)과 제4 부분(P4) 사이의 제2 간격(WD2)은 제2 부분(P2) 및 제4 부분(P4)의 중앙부에서 최대값을 가질 수 있고, 이로부터 제1 방향(DR1)으로 갈수록 점점 커질 수 있다. 제2 부분(P2) 및 제4 부분(P4)의 폭(W2)의 경우에도 이들의 중앙부에서 최소값을 가질 수 있고, 제1 방향(DR1으로 갈수록 점점 커질 수 있다. 본 실시예는 격벽(BP1_2, BP2_2)들 사이의 간격(WD1, WD2)이 변하는 부분에서, 간격의 변화를 점진적으로 주기 위한 격벽(BP1_2, BP2_2)의 구조를 설계한 점에서 상술한 실시예들과 차이가 있다.
한편, 도 13의 실시예는 격벽(BP1_2, BP2_2)들이 서로 대향하는 내측 측변들의 반대편 외측 측변은 제1 방향(DR1)으로 나란한 형상을 가질 수 있다. 그에 따라 제2 부분(P2) 및 제4 부분(P4)은 그 폭이 점진적으로 좁아지는 형상을 가질 수 있다. 반면, 상술한 다른 실시예와 같이, 격벽(BP1_2, BP2_2)들이 서로 대향하는 내측 측변들의 반대편 외측 측변은 제1 방향(DR1)으로 나란하지 않는다면 제2 부분(P2) 및 제4 부분(P4)은 폭이 달라지지 않을 수도 있다.
도 14는 다른 실시예에 따른 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 14를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 제1 격벽(BP1_3)과 제2 격벽(BP2_3)이 대향하는 측변들, 및 그 반대편 외측 측변들의 형상이 달라질 수 있다. 각 격벽(BP1_3, BP2_3)들의 측변들 중 오목한 부분인 제2 부분(P2) 및 제4 부분(P4)은 내측 측변 및 그 반대편 외측 측변이 각각 제1 방향(DR1) 및 제2 방향(DR2) 사이의 방향으로 경사진 형상을 가질 수 있다. 본 실시예는 격벽(BP1_3, BP2_3)들이 서로 대향하는 측변들의 형상이 다른 점에서 도 4 및 도 13의 실시예와 차이가 있다. 표시 장치(10_3)는 격벽(BP1_3, BP2_3)들이 서로 대향하는 측변들 및 그 반대편 측변들이 각각 오목하게 함몰되거나 볼록하게 돌출되면서, 오목하거나 볼록한 부분이 경사진 형상을 가질 수 있다. 그에 따라, 격벽(BP1_3, BP2_3)들 사이의 간격은 제1 방향(DR1)을 따라 점진적으로 변하지만, 격벽(BP1_3, BP2_3)들의 폭(W1, W2)은 위치에 무관하게 일정할 수 있다. 이하, 중복된 내용에 대한 설명은 생략하기로 한다.
도 15는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 16은 도 15의 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다. 도 17은 도 15의 E8-E8'선 및 E9-E9'선을 따라 자른 단면도이다.
도 15 내지 도 17을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 격벽(BP1_4, BP2_4)들이 각각 서로 이격된 복수의 격벽 패턴(BF1, BF2)들을 포함할 수 있다. 제1 격벽(BP1_4)은 제1 방향(DR1)으로 서로 이격된 복수의 제1 격벽 패턴(BF1)들을 포함하고, 제2 격벽(BP2_4)은 제1 방향(DR1)으로 서로 이격된 복수의 제2 격벽 패턴(BF2)들을 포함할 수 있다. 제1 격벽 패턴(BF1)들 및 제2 격벽 패턴(BF2)들 각각은 서로 제2 방향(DR2)으로 이격될 수 있다. 본 실시예는 격벽(BP1_4, BP2_4)들이 각각 복수의 격벽 패턴(BF1, BF2)들로 나눠진 점에서 도 4의 실시예와 차이가 있다.
표시 장치(10_4)의 제조 공정에서 발광 소자(ED)를 배치한 뒤 잉크를 건조하면 잉크가 이동하면서 발광 소자(ED)도 함께 이동할 수 있다. 이때, 잉크들은 격벽(BP1_4, BP2_4)들의 형상을 따라 이동할 수 있는데, 일 방향으로 연장된 격벽(BP1_4, BP2_4)들 사이에 배치된 잉크들은 격벽(BP1_4, BP2_4)들이 연장된 방향을 따라 이동할 수 있다. 상술한 실시예들에서, 격벽(BP1_4, BP2_4)들이 서로 대향하는 내측 측변들이 부분적으로 오목하게 형성됨에 따라, 격벽(BP1_4, BP2_4)들이 연장된 방향 및 그와 다른 방향으로 잉크들이 이동하는 힘을 받을 수 있고, 잉크들의 이동이 최소화될 수 있다. 이는 격벽(BP1_4, BP2_4)들의 측변 형상이 제1 방향(DR1) 및 제2 방향(DR2), 또는 경사진 방향으로 연장된 부분을 포함하므로, 잉크들이 그 측변을 따라 이동하는 힘을 받게된 것이기 때문이다.
이런 관점에서, 격벽(BP1_4, BP2_4)들이 서로 이격된 복수의 격벽 패턴(BF1, BF2)들로 나눠진다면, 각 격벽 패턴(BF1, BF2)들의 측변을 따라 잉크들이 이동하는 힘이 가해질 수 있다. 예를 들어, 격벽(BP1_4, BP2_4)들이 각각 서로 이격된 복수의 격벽 패턴(BF1, BF2)을 포함하면, 제1 방향(DR1)으로 이격된 격벽 패턴(BF1, BF2)들 사이, 및 제2 방향(DR2)으로 이격된 격벽 패턴(BF1, BF2)들 사이 영역으로 잉크들이 이동하는 힘을 받을 수 있다. 이를 통해 격벽 패턴(BF1, BF2)들 사이에 배치된 발광 소자(ED)들이 전극(RME1, RME2) 상에 배치된 후 이동하는 것을 최소화할 수 있고, 발광 소자(ED)들의 뭉침을 방지할 수 있다.
제1 격벽(BP1_4)의 제1 격벽 패턴(BF1)들 각각은 제1 방향(DR1)으로 이격되고, 제2 격벽 패턴(BF2)과 제2 방향(DR2)으로 이격되어 대향할 수 있다. 제2 격벽(BP2_4)의 제2 격벽 패턴(BF2)들 각각은 제1 방향(DR1)으로 이격되고, 제1 격벽 패턴(BF1)과 제2 방향(DR2)으로 이격되어 대향할 수 있다. 제1 전극(RME1)은 제1 방향(DR1)으로 연장되며 복수의 제1 격벽 패턴(BF1)들 상에 배치되고, 제2 전극(RME2)은 제1 방향(DR1)으로 연장되며 복수의 제2 격벽 패턴(BF2)들 상에 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 각각 제1 격벽 패턴(BF1)들 사이, 및 제2 격벽 패턴(BF2)들 사이에도 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 격벽 패턴(BF1, BF2)들의 형상에 무관하게 양 측변들이 제1 방향(DR1)으로 나란할 수 있다. 제1 전극(RME1)과 제2 전극(RME2) 사이의 제3 간격(WD3)은 제1 격벽 패턴(BF1)과 제2 격벽 패턴(BF2) 사이의 제1 간격(WD1)보다 작을 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)도 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에서 복수의 제1 격벽 패턴(BF1)들, 및 제2 격벽 패턴(BF2)들 상에 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)도 격벽 패턴(BF1, BF2)들의 형상에 무관하게 양 측변들이 제1 방향(DR1)으로 나란할 수 있다.
발광 소자(ED)는 제1 격벽 패턴(BF1)들 및 제2 격벽 패턴(BF2)들 사이에 배치될 수 있다. 다만, 일부의 발광 소자(ED)들은 제1 격벽 패턴(BF1)과 다른 제1 격벽 패턴(BF1) 사이, 및 제2 격벽 패턴(BF2)과 다른 제2 격벽 패턴(BF2) 사이의 영역들의 중간에 배치될 수 있다. 예를 들어, 발광 소자(ED)는 서로 대향하는 제1 격벽 패턴(BF1)과 제2 격벽 패턴(BF2)이 사이에 배치된 제1 타입 발광 소자(ED_A)를 포함할 수 있다. 발광 소자(ED)는 제1 타입 발광 소자(ED_A)와 제1 방향(DR1)으로 이격된 제2 타입 발광 소자(ED_B) 및 제3 타입 발광 소자(ED_C)를 포함할 수 있다. 제2 타입 발광 소자(ED_B)는 제1 격벽 패턴(BF1) 및 제2 격벽 패턴(BF2)과 각각 제2 방향(DR2)으로 비중첩한 발광 소자이고, 제3 타입 발광 소자(ED_B)는 제1 격벽 패턴(BF1) 및 제2 격벽 패턴(BF2)과 제2 방향(DR2)으로 일부만이 중첩하는 발광 소자일 수 있다. 발광 소자(ED)들은 제1 격벽 패턴(BF1)들 및 제2 격벽 패턴(BF2)들이 제2 방향(DR2)으로 이격된 영역에서 제1 방향(DR1)으로 배열되며, 이들이 배치된 위치는 격벽 패턴(BF1, BF2)들의 위치와는 무관할 수 있다.
다만, 격벽 패턴(BF1, BF2)들은 제1 방향(DR1)으로 이격된 사이에 발광 소자(ED)들이 배치되지 않도록 서로 이격될 수 있다. 발광 소자(ED)의 길이는 제2 방향(DR2)으로 이격된 제1 격벽 패턴(BF1)과 제2 격벽 패턴(BF2) 사이의 간격(WD1)보다는 작되, 제1 방향(DR1)으로 이격된 격벽 패턴(BF1, BF2)들 사이의 간격보다는 클 수 있다. 발광 소자(ED)가 전극(RME1, RME2)들 상에 생성된 전기장에 의해 양 단부가 서로 다른 전극(RME1, RME2)에 배치될 수 있으나, 그 이외의 영역에 배치된 발광 소자(ED)는 미발광 소자로 남을 수 있다. 제1 방향(DR1)으로 이격된 격벽 패턴(BF1, BF2)들 사이의 간격이 너무 크다면 발광 소자(ED)가 전기장에 의해 힘을 받기 전에 격벽 패턴(BF1, BF2)들 사이에 갇히면서 미발광 소자로 남을 수도 있다. 이를 방지하기 위해, 격벽 패턴(BF1, BF2)들 각각은 발광 소자(ED)의 길이보다 짧은 간격을 두고 서로 제1 방향(DR1)으로 이격될 수 있다.
도 16에서는 제1 격벽 패턴(BF1) 및 제2 격벽 패턴(BF2)이 각각 제1 방향(DR1)으로 나란한 측변들, 및 제2 방향(DR2)으로 나란한 측변들을 포함한 실시예가 예시되어 있다. 제1 방향(DR1)으로 이격된 제1 격벽 패턴(BF1)들 각각은 서로 대향하는 측변들이 서로 나란할 수 있고, 제2 격벽 패턴(BF2)들 각각은 서로 대향하는 측변들도 서로 나란할 수 있다. 그에 따라, 제1 격벽 패턴(BF1) 및 제2 격벽 패턴(BF2) 각각은 그 폭(W1)이 일정할 수 있다. 다만, 이에 제한되지 않는다. 상술한 실시예와 유사하게, 제1 격벽 패턴(BF1) 및 제2 격벽 패턴(BF2) 각각은 부분적으로 경사진 측변을 포함할 수 있고, 위치에 따라 폭(W1)이 달라질 수 있다.
도 18은 다른 실시예에 따른 표시 장치에서 발광 영역에 배치된 격벽들과 전극들, 및 발광 소자들의 배치를 나타내는 평면도이다.
도 18을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 격벽(BP1_5, BP2_5)들이 각각 제1 방향(DR1)으로 이격된 격벽 패턴(BF1, BF2)들을 포함하되, 제1 방향(DR1)으로 이격된 격벽 패턴(BF1, BF2)들 각각은 서로 대향하는 측변들이 서로 나란하지 않을 수 있다. 예를 들어, 제1 방향(DR1)으로 이격된 제1 격벽 패턴(BF1)들 각각은 서로 대향하는 측변들이 서로 나란하지 않고 경사질 수 있고, 제2 격벽 패턴(BF2)들 각각은 서로 대향하는 측변들도 서로 나란하지 않고 경사질 수 있다. 그에 따라, 제1 격벽 패턴(BF1) 및 제2 격벽 패턴(BF2) 각각은 그 폭(W1)이 위치에 따라 점진적으로 변할 수 있다. 제1 방향(DR1)으로 이격된 제1 격벽 패턴(BF1)들 및 제2 격벽 패턴(BF2)들 각각의 사이 간격도 제2 방향(DR2)으로 갈수록 좁아지는 형상을 가질 수 있다. 본 실시예는 격벽 패턴(BF1, BF2)들의 평면 형상이 다른 점에서 도 16의 실시예와 차이가 있다. 이하, 중복된 내용에 대한 설명은 생략하기로 한다.
도 19는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 20은 도 19의 N1-N1'선을 따라 자른 단면도이다. 도 21은 도 19의 N2-N2'선을 따라 자른 단면도이다.
도 19는 표시 장치(10_6)의 일 화소(PX)에 배치된 전극(RME: RME1, RME2, RME3, RME4)들, 격벽(BP1, BP2, BP3)들과 뱅크층(BNL), 복수의 발광 소자(ED)들 및 연결 전극(CNE: CNE1, CNE2, CNE3, CNE4, CNE5)의 평면 배치를 도시하고 있다. 도 20에서는 서로 다른 전극(RME)들 상에 배치된 발광 소자(ED: ED1, ED2, ED3, ED4)의 양 단부를 가로지르는 단면을 도시하고 있고, 도 21에서는 복수의 컨택부(CT1, CT2, CT3, CT4)들을 가로지르는 단면을 도시하고 있다.
도 19 내지 도 21을 참조하면, 일 실시예에 따른 표시 장치(10_6)는 더 많은 수의 전극(RME: RME1, RME2, RME3, RME4)들과 격벽(BP1, BP2, BP3)들, 발광 소자(ED: ED1, ED2, ED3, ED4)들 및 연결 전극(CNE: CNE1, CNE2, CNE3, CNE4, CNE5)들을 포함할 수 있다. 본 실시예에 따른 표시 장치(10_7)는 각 서브 화소(SPXn) 당 더 많은 수의 전극과 발광 소자들을 포함하는 점에서 도 2의 실시예와 차이가 있다. 이하에서는 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
격벽(BP1, BP2, BP3)은 제1 격벽(BP1)과 제2 격벽(BP2) 사이에 배치된 제3 격벽(BP3)을 더 포함할 수 있다. 제1 격벽(BP1)은 발광 영역(EMA)의 중심에서 좌측에 배치되고, 제2 격벽(BP2)은 발광 영역(EMA)의 중심에서 우측에 배치되며, 제3 격벽(BP3)은 발광 영역(EMA)의 중심에 배치될 수 있다. 제3 격벽(BP3)은 제1 격벽(BP1) 및 제2 격벽(BP2)보다 제2 방향(DR2)으로 측정된 폭이 더 클 수 있다. 각 격벽(BP1, BP2, BP3)들 사이의 제2 방향(DR2)으로 이격된 간격은 각 전극(RME)들 사이의 간격보다 클 수 있다. 제1 격벽(BP1)은 제1 전극(RME1)과 부분적으로 중첩하도록 배치되고, 제2 격벽(BP2)은 제4 전극(RME4)과 부분적으로 중첩하도록 배치될 수 있다. 제3 격벽(BP3)은 제2 전극(RME2) 및 제3 전극(RME3)과 부분적으로 중첩하도록 배치될 수 있다. 각 전극(RME)들은 적어도 일부분이 격벽(BP1, BP2, BP3)들과 비중첩하도록 배치될 수 있다.
제1 격벽(BP1)과 제2 격벽(BP2)은 각각 제1 부분, 및 제3 격벽(BP3)과의 거리가 제1 부분(P1)보다 먼 제2 부분을 포함할 수 있다. 제3 격벽(BP3)은 제1 격벽(BP1) 및 제2 격벽(BP2)의 제1 부분과 대향하는 제3 부분, 및 제2 부분과 대향하는 제4 부분을 포함할 수 있다. 제1 격벽(BP1)의 제1 부분과 제3 격벽(BP3)의 제3 부분 사이의 간격은 제1 격벽(BP2)의 제2 부분과 제3 격벽(BP3)의 제4 부분 사이의 간격보다 작을 수 있다. 제3 격벽(BP3)의 제3 부분과 제2 격벽(BP2)의 제1 부분 사이의 간격은 제3 격벽(BP3)의 제4 부분과 제2 격벽(BP2)의 제2 부분 사이의 간격보다 작을 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)은 각각 제3 격벽(BP3)과 대향하는 내측 측벽이 부분적으로 오목하게 형성될 수 있다. 제3 격벽(BP3)은 제1 격벽(BP1) 및 제2 격벽(BP2)과 각각 대향하는 양측 측벽이 부분적으로 오목하게 형성될 수 있다. 제3 격벽(BP3)은 제4 부분의 양측 측변이 제3 부분의 양측 측변으로부터 중심을 향해 내측으로 함몰될 형상을 가질 수 있다.
각 서브 화소(SPXn)마다 배치되는 복수의 전극(RME)은 제1 전극(RME1) 및 제2 전극(RME2)에 더하여 제3 전극(RME3)과 제4 전극(RME4)을 더 포함할 수 있다.
제3 전극(RME3)은 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치되고, 제4 전극(RME4)은 제2 전극(RME2)을 사이에 두고 제3 전극(RME3)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 복수의 전극(RME)들은 서브 화소(SPXn)의 좌측으로부터 우측으로 갈수록 제1 전극(RME1), 제3 전극(RME3), 제2 전극(RME2) 및 제4 전극(RME4)이 순차적으로 배치될 수 있다. 각 전극(RME)들은 서로 제2 방향(DR2)으로 이격되어 대향할 수 있다. 복수의 전극(RME)들은 서브 영역(SA)의 분리부(ROP)에서 제1 방향(DR1)으로 인접한 다른 서브 화소(SPXn)의 전극(RME)들과 이격될 수 있다.
복수의 전극(RME)들 중, 제1 전극(RME1)과 제2 전극(RME2)은 각각 뱅크층(BNL) 하부에 배치된 전극 컨택홀(CTD, CTS)을 통해 하부의 제1 도전 패턴(CDP1) 및 제2 전압 배선(VL2)과 접촉하는 반면, 제3 전극(RME3)과 제4 전극(RME4)은 그렇지 않을 수 있다.
제1 절연층(PAS1)은 상술한 실시예들과 유사한 구조로 배치될 수 있다. 제1 절연층(PAS1)은 표시 영역(DPA)에 전면적으로 배치되며, 복수의 전극(RME)들 및 격벽(BP1, BP2, BP3)들을 덮을 수 있다.
복수의 발광 소자(ED)들은 격벽(BP1, BP2, BP3)들 사이, 또는 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)들 중 일부는 제1 격벽(BP1)과 제3 격벽(BP3) 사이에 배치되고, 다른 일부는 제3 격벽(BP3)과 제2 격벽(BP2) 사이에 배치될 수 있다. 일 실시예에 따르면, 발광 소자(ED)는 제1 격벽(BP1)과 제3 격벽(BP3) 사이에 배치된 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)와, 제3 격벽(BP3)과 제2 격벽(BP2) 사이에 배치된 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)를 포함할 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제1 전극(RME1)과 제3 전극(RME3) 상에 배치되고, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 각각 제2 전극(RME2)과 제4 전극(RME4) 상에 배치될 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 하측, 또는 서브 영역(SA)에 인접하여 배치되고, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 상측에 인접하여 배치될 수 있다.
다만, 각 발광 소자(ED)들은 발광 영역(EMA)에서 배치된 위치에 따라 구분되는 것이 아니며, 후술하는 연결 전극(CNE)과의 연결 관계에 따라 구분된 것일 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들의 배치 구조에 따라 양 단부가 접촉하는 연결 전극(CNE)이 서로 다를 수 있고, 접촉하는 연결 전극(CNE)의 종류에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다.
복수의 연결 전극(CNE)은 제1 전극(RME1) 상에 배치된 제1 연결 전극(CNE1) 및 제2 전극(RME2) 상에 배치된 제2 연결 전극(CNE2)에 더하여, 복수의 전극(RME)들에 걸쳐 배치된 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)을 더 포함할 수 있다.
도 4 내지 도 6의 실시예와 달리, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 방향(DR1)으로 연장된 길이가 비교적 짧을 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)의 중심을 기준으로 하측에 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)과 해당 서브 화소(SPXn)의 서브 영역(SA)에 걸쳐 배치되고, 각각 서브 영역(SA)에 형성된 컨택부(CT1, CT2)를 통해 전극(RME)과 직접 접촉할 수 있다. 제1 연결 전극(CNE1)은 서브 영역(SA)에서 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)을 관통하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 직접 접촉하고, 제2 연결 전극(CNE2)은 서브 영역(SA)에서 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)을 관통하는 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉할 수 있다.
제3 연결 전극(CNE3)은 제3 전극(RME3) 상에 배치된 제1 연장부(CN_E1), 제1 전극(RME1) 상에 배치된 제2 연장부(CN_E2), 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제1 연장부(CN_E1)는 제1 연결 전극(CNE1)과 제2 방향(DR2)으로 이격 대향하고, 제2 연장부(CN_E2)는 제1 연결 전극(CNE1)과 제1 방향(DR1)으로 이격될 수 있다. 제1 연장부(CN_E1)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 하측에 배치되며, 제2 연장부(CN_E2)는 발광 영역(EMA)의 상측에 배치될 수 있다. 제1 연장부(CN_E1)와 제2 연장부(CN_E2)는 발광 영역(EMA) 내에 배치될 수 있다. 제1 연결부(CN_B1)는 발광 영역(EMA)의 중심부에서 제1 전극(RME1) 및 제3 전극(RME3)에 걸쳐 배치될 수 있다. 제3 연결 전극(CNE3)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 형상을 가질 수 있다.
제4 연결 전극(CNE4)은 제4 전극(RME4) 상에 배치된 제3 연장부(CN_E3), 제2 전극(RME2) 상에 배치된 제4 연장부(CN_E4), 및 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 연결하는 제2 연결부(CN_B2)를 포함할 수 있다. 제3 연장부(CN_E3)는 제2 연결 전극(CNE2)과 제2 방향(DR2)으로 이격 대향하며, 제4 연장부(CN_E4)는 제2 연결 전극(CNE2)과 제1 방향(DR1)으로 이격될 수 있다. 제3 연장부(CN_E3)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 하측에 배치되며, 제4 연장부(CN_E4)는 발광 영역(EMA)의 상측에 배치될 수 있다. 제3 연장부(CN_E3)와 제4 연장부(CN_E4)는 발광 영역(EMA) 내에 배치될 수 있다. 제2 연결부(CN_B2)는 발광 영역(EMA)의 중심에 인접하여 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제4 연결 전극(CNE4)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 형상을 가질 수 있다.
제5 연결 전극(CNE5)은 제3 전극(RME3) 상에 배치된 제5 연장부(CN_E5), 제4 전극(RME4) 상에 배치된 제6 연장부(CN_E6), 및 제5 연장부(CN_E5)와 제6 연장부(CN_E6)를 연결하는 제3 연결부(CN_B3)를 포함할 수 있다. 제5 연장부(CN_E5)는 제3 연결 전극(CNE3)의 제2 연장부(CN_E2)와 제2 방향(DR2)으로 이격 대향하고, 제6 연장부(CN_E6)는 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)와 제2 방향(DR2)으로 이격 대향할 수 있다. 제5 연장부(CN_E5) 및 제6 연장부(CN_E6)는 각각 발광 영역(EMA)의 상측에 배치되고, 제3 연결부(CN_B3)는 제3 전극(RME3), 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제5 연결 전극(CNE5)은 평면도 상 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)를 둘러싸는 형상으로 배치될 수 있다.
제3 연결 전극(CNE3)은 서브 영역(SA)에서 제1 절연층(PAS1), 및 제2 절연층(PAS2)을 관통하는 제3 컨택부(CT3)를 통해 제3 전극(RME3)과 직접 접촉하고, 제4 연결 전극(CNE4)은 서브 영역(SA)에서 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하는 제4 컨택부(CT4)를 통해 제4 전극(RME4)과 접촉할 수 있다.
다만, 이에 제한되지 않는다. 몇몇 실시예에서, 표시 장치(10)는 연결 전극(CNE)들 중 일부가 제3 도전층과 직접 연결될 수 있다. 예를 들어, 제1 타입 연결 전극인 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제3 도전층과 직접 연결되고, 전극(RME)과 전기적으로 연결되지 않을 수 있다. 제2 타입 연결 전극과 제3 타입 연결 전극도 전극(RME)과 전기적으로 연결되지 않으며, 발광 소자(ED)들과만 연결될 수도 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제3 도전층과 직접 연결된 전극(RME1, RME2)과 연결된 제1 타입 연결 전극이고, 제3 연결 전극(CNE3), 및 제4 연결 전극(CNE4)은 제3 도전층과 연결되지 않는 전극(RME3, RME4)과 연결된 제2 타입 연결 전극이며, 제5 연결 전극(CNE5)은 전극(RME)과 연결되지 않는 제3 타입 연결 전극일 수 있다. 제5 연결 전극(CNE5)은 전극(RME)과 연결되지 않고 발광 소자(ED)들과 접촉하며 다른 연결 전극(CNE)들과 함께 발광 소자(ED)들의 전기적 연결 회로를 구성할 수 있다.
제2 타입 연결 전극인 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장된 전극 연장부들이 서로 제2 방향(DR2)으로 나란하지 않은 연결 전극들이고, 제3 타입 연결 전극인 제5 연결 전극(CNE5)은 제1 방향(DR1)으로 연장된 전극 연장부들이 서로 제2 방향(DR2)으로 나란한 연결 전극일 수 있다. 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장되되 절곡된 형상을 갖고, 제5 연결 전극(CNE5)은 다른 연결 전극의 일부분을 둘러싸는 형상을 가질 수 있다.
연결 전극(CNE)들의 배치 구조에 대응하여 복수의 발광 소자(ED)들은 양 단부가 접촉하는 연결 전극(CNE)에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다. 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)는 제1 단부가 제1 타입 연결 전극과 접촉하고 제2 단부가 제2 타입 연결 전극과 접촉할 수 있다. 제1 발광 소자(ED1)는 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3)과 접촉하고, 제2 발광 소자(ED2)는 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)과 접촉할 수 있다. 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)는 제1 단부가 제2 타입 연결 전극과 접촉하고 제2 단부가 제3 타입 연결 전극과 접촉할 수 있다. 제3 발광 소자(ED3)는 제3 연결 전극(CNE3) 및 제5 연결 전극(CNE5)과 접촉하고, 제4 발광 소자(ED4)는 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)과 접촉할 수 있다.
복수의 발광 소자(ED)들은 복수의 연결 전극(CNE)들을 통해 서로 직렬로 연결될 수 있다. 본 실시예에 따른 표시 장치(10)는 각 서브 화소(SPXn)마다 더 많은 수의 발광 소자(ED)들을 포함하며 이들의 직렬 연결을 구성할 수 있어, 단위 면적 당 발광량이 더욱 증가할 수 있다.
도 22는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 23은 도 22의 N3-N3'선을 따라 자른 단면도이다. 도 24는 도 22의 N4-N4'선을 따라 자른 단면도이다. 도 25는 도 22의 N5-N5'선을 따라 자른 단면도이다.
도 22는 표시 장치(10_7)의 일 서브 화소(SPXn)에 배치된 전극(RME: RME1, RME2)들, 격벽(BP1, BP2)들과 뱅크층(BNL), 발광 소자(ED1, ED2)들 및 연결 전극(CNE: CNE1, CNE2, CNE3)의 평면 배치를 도시하고 있다. 도 23은 서로 다른 전극(RME1, RME2)들 상에 배치된 발광 소자(ED1, ED2)의 양 단부를 가로지르는 단면을 도시하고 있다. 도 24 및 도 25는 복수의 전극 컨택홀(CTD, CTS, CTA), 및 컨택부(CT1, CT2)들을 가로지르는 단면을 도시하고 있다.
도 22 내지 도 25를 참조하면, 일 실시예에 따른 표시 장치(10_7)는 전극(RME), 연결 전극(CNE) 및 격벽(BP1, BP2)의 구조가 상술한 실시예들과 다를 수 있다. 이하에서는 상술한 실시예들과 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
복수의 격벽(BP1, BP2)들은 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 측정된 폭이 서로 다를 수 있고, 어느 한 격벽(BP1, BP2)은 제2 방향(DR2)으로 이웃한 서브 화소(SPXn)들에 걸쳐 배치될 수 있다. 예를 들어, 격벽(BP1, BP2)들은 각 서브 화소(SPXn)의 발광 영역(EMA) 내에 배치된 제1 격벽(BP1), 및 서로 다른 서브 화소(SPXn)들의 발광 영역(EMA)에 걸쳐 배치된 제2 격벽(BP2)을 포함할 수 있다.
제1 격벽(BP1)은 발광 영역(EMA)의 중심부에서 배치되고, 제2 격벽(BP2)들은 제1 격벽(BP1)을 사이에 두고 이와 이격되어 배치된다. 제1 격벽(BP1)과 제2 격벽(BP2)은 제2 방향(DR2)을 따라 서로 교대로 배치될 수 있다. 제1 격벽(BP1)과 제2 격벽(BP2)이 이격된 사이에는 발광 소자(ED)들이 배치될 수 있다.
제1 격벽(BP1)과 제2 격벽(BP2)은 제1 방향(DR1) 길이는 서로 동일하되, 제2 방향(DR2)으로 측정된 폭은 서로 다를 수 있다. 뱅크층(BNL) 중 제1 방향(DR1)으로 연장된 부분은 제2 격벽(BP2)과 두께 방향으로 중첩할 수 있다. 제1 격벽(BP1)은 제1 전극(RME1)과 중첩하도록 배치되고, 제2 격벽(BP2)은 제2 전극(RME2)의 전극 분지부(RM_B1, RM_B2)들 및 뱅크층(BNL)과 중첩하도록 배치될 수 있다.
제1 격벽(BP1)과 제2 격벽(BP2)은 제1 방향(DR1) 길이는 서로 동일하되, 제2 방향(DR2)으로 측정된 폭은 서로 다를 수 있다. 뱅크층(BNL) 중 제1 방향(DR1)으로 연장된 부분은 제2 격벽(BP2)과 두께 방향으로 중첩할 수 있다. 격벽(BP1, BP2)들은 표시 영역(DPA) 전면에서 섬형의 패턴으로 배치될 수 있다.
또한, 상술한 실시예들과 같이, 제1 격벽(BP1)과 제2 격벽(BP2)은 각각 서로 대향하는 측변이 부분적으로 오목하게 형성될 수 있다. 제1 격벽(BP1)은 발광 영역(EMA)에서 두개의 제2 격벽(BP2)과 양측이 각각 대향하므로, 제1 격벽(BP1)은 양측 측변들이 각각 부분적으로 오목하게 형성될 수 있다. 제2 격벽(BP2)은 서로 다른 발광 영역(EMA)에서 서로 다른 제1 격벽(BP1)과 대향하므로, 제2 격벽(BP2)도 양측 측변들이 각각 부분적으로 오목하게 형성될 수 있다. 제1 격벽(BP1) 및 제2 격벽(BP2)은 각각 두께가 큰 부분과 작은 부분을 포함하고, 이들 사이의 간격은 제1 방향(DR1)을 따라 증가와 감소를 반복할 수 있다.
복수의 전극(RME)들은 각 서브 화소(SPXn)의 중심부에 배치된 제1 전극(RME1), 및 서로 다른 서브 화소(SPXn)들에 걸쳐 배치된 제2 전극(RME2)을 포함한다. 제1 전극(RME1)과 제2 전극(RME2)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 발광 영역(EMA)에 배치된 부분의 형상이 서로 다를 수 있다.
제1 전극(RME1)은 서브 화소(SPXn)의 중심에 배치되며, 발광 영역(EMA)에 배치된 부분은 제1 격벽(BP1) 상에 배치될 수 있다. 제1 전극(RME1)은 서브 영역(SA)으로부터 제1 방향(DR1)으로 연장되어 다른 서브 화소(SPXn)의 서브 영역(SA)까지 연장될 수 있다. 제1 전극(RME1)은 제2 방향(DR2)으로 측정된 폭이 위치에 따라 달라지는 형상을 가질 수 있으며, 적어도 발광 영역(EMA)에서 제1 격벽(BP1)과 중첩하는 부분은 제1 격벽(BP1)보다 큰 폭을 가질 수 있다.
제2 전극(RME2)은 제1 방향(DR1)으로 연장된 부분과 발광 영역(EMA) 부근에서 분지된 부분들을 포함할 수 있다. 일 실시예에서, 제2 전극(RME2)은 제1 방향(DR1)으로 연장된 전극 줄기부(RM_S)와, 전극 줄기부(RM_S)로부터 분지되어 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 복수의 전극 분지부(RM_B1, RM_B2)들을 포함할 수 있다. 전극 줄기부(RM_S)는 뱅크층(BNL)의 제1 방향(DR1)으로 연장된 부분과 중첩하도록 배치되고, 서브 영역(SA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 전극 분지부(RM_B1, RM_B2)들은 뱅크층(BNL)의 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분에 배치된 전극 줄기부(RM_S)에서 분지되며, 서로 제2 방향(DR2) 양 측으로 절곡될 수 있다. 전극 분지부(RM_B1, RM_B2)들은 발광 영역(EMA)을 제1 방향(DR1)으로 가로지르며 배치되고, 다시 절곡되어 전극 줄기부(RM_S)에 통합되어 연결될 수 있다. 즉, 제2 전극(RME2)의 전극 분지부(RM_B1, RM_B2)들은 어느 한 서브 화소(SPXn)의 발광 영역(EMA)을 기준으로, 그 상측에서 분지되었다가 하측에서 다시 서로 연결될 수 있다.
제2 전극(RME2)은 제1 전극(RME1)의 좌측에 배치된 제1 전극 분지부(RM_B1)와 제1 전극(RME1)의 우측에 배치된 제2 전극 분지부(RM_B2)를 포함할 수 있다. 하나의 제2 전극(RME2)에 포함된 전극 분지부(RM_B1, RM_B2)들은 각각 제2 방향(DR2)으로 이웃한 서브 화소(SPXn)들의 발광 영역(EMA)에 배치되며, 하나의 서브 화소(SPXn)에는 서로 다른 제2 전극(RME2)의 전극 분지부(RM_B1, RM_B2)들이 배치될 수 있다. 제1 전극(RME1)을 기준으로 그 좌측에는 제2 전극(RME2)의 제1 전극 분지부(RM_B1)가 배치되고, 제1 전극(RME1)의 우측에는 다른 제2 전극(RME2)의 제2 전극 분지부(RM_B2)가 배치될 수 있다.
제2 전극(RME2)의 각 전극 분지부(RM_B1, RM_B2)들은 제2 격벽(BP2)의 일 측과 중첩할 수 있다. 제1 전극 분지부(RM_B1)는 제1 격벽(BP1)의 좌측에 배치된 제2 격벽(BP2)과 부분적으로 중첩하고, 제2 전극 분지부(RM_B2)는 제1 격벽(BP1)의 우측에 배치된 제2 격벽(BP2)과 부분적으로 중첩할 수 있다. 제1 전극(RME1)은 양 측이 서로 다른 제2 전극(RME2)의 서로 다른 전극 분지부(RM_B1, RM_B2)와 이격 대향할 수 있고, 제1 전극(RME1)과 각 전극 분지부(RM_B1, RM_B2)들 사이의 간격은 서로 다른 격벽(BP1, BP2)들 사이의 간격보다 작을 수 있다.
제1 전극(RME1)의 제2 방향(DR2)으로 측정된 폭은 제2 전극(RME2)의 전극 줄기부(RM_S) 및 전극 분지부(RM_B1, RM_B2)의 폭보다 클 수 있다. 제1 전극(RME1)은 제1 격벽(BP1)보다 큰 폭을 갖고 양 측과 중첩하는 반면, 제2 전극(RME2)은 그 폭이 비교적 작게 형성되어 전극 분지부(RM_B1, RM_B2)들이 제2 격벽(BP2)의 일 측과만 중첩할 수 있다.
제1 전극(RME1)은 뱅크층(BNL)의 제2 방향(DR2)으로 연장된 부분과 중첩하는 부분에서 제1 전극 컨택홀(CTD)을 통해 제3 도전층의 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)은 전극 줄기부(RM_S)에서 제2 전극 컨택홀(CTS)을 통해 제3 도전층의 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 서브 영역(SA)에 배치된 부분이 제1 컨택부(CT1)와 중첩하도록 배치되고, 제2 전극(RME2)은 전극 줄기부(RM_S)에서 제2 방향(DR2)으로 돌출되어 서브 영역(SA)에 배치된 부분을 포함하고, 상기 돌출된 부분에서 제2 컨택부(CT2)와 중첩할 수 있다.
제1 전극(RME1)과 제2 전극(RME2) 중 제1 전극(RME1)은 서브 영역(SA)의 분리부(ROP1, ROP2)까지 배치되는 반면, 제2 전극(RME2)은 서브 영역(SA)에서 분리되지 않을 수 있다. 하나의 제2 전극(RME2)은 복수의 전극 줄기부(RM_S)와 전극 분지부(RM_B1, RM_B2)들을 포함하여 제1 방향(DR1)으로 연장되며 각 서브 화소(SPXn)의 발광 영역(EMA) 부근에서 분지된 형상을 가질 수 있다. 제1 전극(RME1)은 각 서브 화소(SPXn)의 서로 다른 서브 영역(SA1, SA2)에 배치된 분리부(ROP1, ROP2)들 사이에 배치되며 발광 영역(EMA)을 가로질러 배치될 수 있다.
일 실시예에 따르면, 표시 장치(10)는 각 서브 화소(SPXn)의 복수의 서브 영역(SA1, SA2) 중, 제1 서브 영역(SA1)에 배치되어 서로 다른 서브 화소(SPXn)의 제1 전극(RME1)들 사이에 배치된 배선 연결 전극(EP)을 포함할 수 있다. 서브 화소(SPXn)의 제2 서브 영역(SA)에는 배선 연결 전극(EP)이 배치되지 않고, 제1 방향(DR1)으로 인접한 다른 서브 화소(SPXn)들의 제1 전극(RME1)이 서로 이격될 수 있다. 복수의 서브 화소(SPXn)들 중 도 22에 도시된 서브 화소(SPXn)는 배선 연결 전극(EP)이 배치된 제1 서브 영역(SA1)이 발광 영역(EMA)의 상측에 배치되고 제2 서브 영역(SA2)이 발광 영역(EMA)의 하측에 배치될 수 있다. 반면, 도 22의 서브 화소(SPXn)와 제1 방향(DR1)으로 인접한 서브 화소(SPXn)는 배선 연결 전극(EP)이 배치된 제1 서브 영역(SA1)이 발광 영역(EMA)의 하측에 배치되고 제2 서브 영역(SA2)이 발광 영역(EMA)의 상측에 배치될 수 있다.
제1 전극(RME1)은 제1 서브 영역(SA1)에서 제1 분리부(ROP1)를 사이에 두고 배선 연결 전극(EP)과 이격될 수 있다. 하나의 제1 서브 영역(SA1)에는 2개의 제1 분리부(ROP1)들이 배치될 수 있고, 배선 연결 전극(EP)은 하측 제1 분리부(ROP1)를 사이에 두고 해당 서브 화소(SPXn)에 배치되는 제1 전극(RME1)과 이격되고, 상측 제1 분리부(ROP1)를 사이에 두고 다른 서브 화소(SPXn)에 배치되는 제1 전극(RME1)과 이격될 수 있다. 제2 서브 영역(SA2)에는 하나의 제2 분리부(ROP2)가 배치되고, 서로 다른 제1 전극(RME1)들이 제1 방향(DR1)으로 이격될 수 있다.
일 실시예예서, 배선 연결 전극(EP)은 비아층(VIA)을 관통하는 제3 전극 컨택홀(CTA)을 통해 제3 도전층의 제1 전압 배선(VL1)과 연결될 수 있다. 제1 전극(RME1)은 배선 연결 전극(EP)과 연결된 상태로 형성되고, 발광 소자(ED)들을 배치하기 위해 인가되는 전기 신호는 제1 전압 배선(VL1)으로부터 배선 연결 전극(EP)을 통해 제1 전극(RME1)으로 인가될 수 있다. 발광 소자(ED)를 배치하는 공정은 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)으로 신호가 인가되고, 이들은 각각 제1 전극(RME1)과 제2 전극(RME2)으로 전달될 수 있다.
한편, 제2 전극 컨택홀(CTS)은 후술하는 제3 전극 컨택홀(CTA)과 상대적인 배치가 다를 수 있다. 제2 전극 컨택홀(CTS)은 뱅크층(BNL) 중 제2 서브 영역(SA2)을 둘러싸는 부분에 배치되고, 제3 전극 컨택홀(CTA)은 제1 서브 영역(SA1)에 배치될 수 있다. 이는 제2 전극 컨택홀(CTS) 및 제3 전극 컨택홀(CTA)이 각각 서로 다른 전압 배선(VL1, VL2)의 상면을 노출하므로, 그에 대응하여 각 전극 컨택홀의 위치가 결정된 것일 수 있다.
뱅크층(BNL)은 상술한 실시예와 유사하게 발광 영역(EMA) 및 복수의 서브 영역(SA1, SA2)들을 둘러쌀 수 있다. 다만, 표시 장치(10)가 서로 구분되는 서브 영역(SA1, SA2)들을 포함하는 실시예에서, 뱅크층(BNL)이 둘러싸는 영역들이 서로 구분될 수 있다. 뱅크층(BNL)은 서로 다른 서브 영역(SA1, SA2)들을 둘러싸는 점을 제외하고는 상술한 실시예와 동일하다.
복수의 발광 소자(ED)들은 서로 다른 격벽(BP1, BP2) 사이에서 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)는 양 단부가 제1 전극(RME1) 및 제2 전극(RME2)의 제2 전극 분지부(RM_B2)상에 배치된 제1 발광 소자(ED1), 및 양 단부가 제1 전극(RME1) 및 다른 제2 전극(RME2)의 제1 전극 분지부(RM_B1) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 제1 발광 소자(ED1)들은 제1 전극(RME1)을 기준으로 우측에 배치되고, 제2 발광 소자(ED2)들은 제1 전극(RME1)을 기준으로 좌측에 배치될 수 있다. 제1 발광 소자(ED1)들은 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치되고, 제2 발광 소자(ED2)들은 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치될 수 있다.
복수의 연결 전극(CNE: CNE1, CNE2, CNE3)들은 제1 연결 전극(CNE1), 제2 연결 전극(CNE2), 및 제3 연결 전극(CNE3)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제1 방향(DR1)으로 연장된 형상을 갖고 제1 전극(RME1) 상에 배치될 수 있다. 제1 연결 전극(CNE1) 중 제1 격벽(BP1) 상에 배치된 부분은 제1 전극(RME1)과 중첩하고, 이로부터 제1 방향(DR1)으로 연장되어 뱅크층(BNL)을 넘어 발광 영역(EMA)의 상측에 위치한 제1 서브 영역(SA1)까지 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 서브 영역(SA1)에서 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉할 수 있다.
제2 연결 전극(CNE2)은 제1 방향(DR1)으로 연장된 형상을 갖고 제2 전극(RME2) 상에 배치될 수 있다. 제2 연결 전극(CNE2) 중 제2 격벽(BP2) 상에 배치된 부분은 제2 전극(RME2)과 중첩하고, 이로부터 제1 방향(DR1)으로 연장되어 뱅크층(BNL)을 넘어 발광 영역(EMA)의 상측에 위치한 제1 서브 영역(SA1)까지 배치될 수 있다. 제2 연결 전극(CNE2)은 제1 서브 영역(SA1)에서 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉할 수 있다.
한편, 도 22의 서브 화소(SPXn)와 제1 방향(DR1)으로 인접한 서브 화소(SPXn)에서는 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)이 각각 제2 서브 영역(SA2)에 배치된 컨택부(CT1, CT2)들을 통해 각각 제1 전극(RME1)과 제2 전극(RME2)에 접촉할 수 있다.
제3 연결 전극(CNE3)은 제1 방향(DR1)으로 연장된 연장부(CN_E1, CN_E2)들, 및 연장부(CN_E1, CN_E2)들을 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제1 연장부(CN_E1)는 발광 영역(EMA) 내에서 제1 연결 전극(CNE1)과 대향하며 제2 전극(RME2)의 제2 전극 분지부(RM_B2) 상에 배치되고, 제2 연장부(CN_E2)는 발광 영역(EMA) 내에서 제2 연결 전극(CNE2)과 대향하며 제1 전극(RME1) 상에 배치된다. 제1 연결부(CN_B1)는 발광 영역(EMA)의 하측에 배치된 뱅크층(BNL) 상에서 제2 방향(DR2)으로 연장되어 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)를 연결할 수 있다. 제3 연결 전극(CNE3)은 발광 영역(EMA) 및 뱅크층(BNL) 상에 배치되며, 전극(RME)과 직접 연결되지 않을 수 있다. 제1 연장부(CN_E1) 하부에 배치된 제2 전극 분지부(RM_B2)는 제2 전압 배선(VL2)과 전기적으로 연결되되, 제2 전극 분지부(RM_B2)로 인가된 제2 전원 전압은 제3 연결 전극(CNE3)에 전달되지 않을 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
SUB: 기판
RME: 전극 VIA: 비아층
PAS1, PAS2, PAS3: 제1 내지 제3 절연층
BP1, BP2: 격벽
BNL: 뱅크층
ED: 발광 소자
CNE: 연결 전극

Claims (20)

  1. 기판 상에 서로 이격되어 배치된 제1 격벽과 제2 격벽;
    상기 제1 격벽 상에 배치되고 제1 방향으로 연장되어 배치된 제1 전극;
    상기 제2 격벽 상에 배치되어 상기 제1 전극과 제2 방향으로 이격되고, 상기 제1 방향으로 연장되어 배치된 제2 전극; 및
    상기 제1 격벽과 상기 제2 격벽 사이에 배치되고 상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자들을 포함하고,
    상기 제1 격벽은 제1 부분, 및 상기 제2 격벽과의 거리가 상기 제1 부분보다 먼 제2 부분을 포함하고,
    상기 제2 격벽은 상기 제1 부분과 대향하는 제3 부분, 및 상기 제1 격벽과의 거리가 상기 제3 부분보다 먼 제4 부분을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 격벽의 상기 제2 부분과 상기 제2 격벽의 상기 제4 부분이 서로 대향하는 내측 측변들은 각각 상기 제1 부분 및 상기 제3 부분이 서로 대향하는 내측 측변들로부터 상기 제2 방향으로 오목하게 형성되고,
    상기 제1 부분과 상기 제3 부분 사이의 제1 간격은 상기 제2 부분과 상기 제4 부분 사이의 제2 간격보다 작은 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 소자의 길이는 상기 제1 간격 및 상기 제2 간격보다 작은 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 제1 간격보다 작고, 상기 발광 소자의 길이보다 작은 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 각각 서로 대향하는 제1 측변들이 서로 나란하게 연장되고,
    상기 제1 전극은 상기 제1 격벽의 제1 부분과 중첩하는 부분의 면적이 상기 제2 부분과 중첩하는 부분의 면적보다 크고,
    상기 제2 전극은 상기 제2 격벽의 제3 부분과 중첩하는 부분의 면적이 상기 제4 부분과 중첩하는 부분의 면적보다 큰 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 격벽은 상기 제1 부분의 폭이 상기 제2 부분의 폭보다 크고,
    상기 제2 격벽은 상기 제3 부분의 폭이 상기 제4 부분의 폭보다 크며,
    상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 일 측변의 반대편 타 측변은 서로 나란하게 상기 제1 방향으로 연장된 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 각각 상기 제1 측변들의 반대편 제2 측변들이 각각 서로 나란하게 연장된 표시 장치.
  8. 제5 항에 있어서,
    상기 제1 격벽은 상기 제1 부분의 폭은 상기 제2 부분의 폭과 동일하고,
    상기 제2 격벽은 상기 제3 부분의 폭이 상기 제4 부분의 폭과 동일하며,
    상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 일 측변의 반대편 타 측변은 서로 나란하지 않는 표시 장치.
  9. 제5 항에 있어서,
    상기 제1 전극 및 상기 제1 격벽 상에 배치되고 상기 제1 방향으로 연장된 제1 연결 전극; 및
    상기 제2 전극 및 상기 제2 격벽 상에 배치되며 상기 제1 방향으로 연장된 제2 연결 전극을 더 포함하고,
    상기 제1 연결 전극과 상기 제2 연결 전극은 각각 서로 대향하는 측변들이 서로 나란하게 연장된 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 연결 전극과 상기 제2 연결 전극 사이의 간격은 상기 발광 소자의 길이보다 작은 표시 장치.
  11. 제1 항에 있어서,
    상기 발광 소자는 상기 제1 격벽의 상기 제1 부분과 상기 제2 격벽의 상기 제3 부분 사이에 배치된 제1 발광 소자;
    상기 제1 격벽의 상기 제2 부분과 상기 제2 격벽의 상기 제3 부분 사이에 배치된 제2 발광 소자; 및
    상기 제1 발광 소자와 상기 제2 발광 소자 사이에 배치된 제3 발광 소자를 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 격벽 및 상기 제2 격벽은 각각 상기 제2 부분 및 상기 제4 부분의 외측 측변이 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 경사진 형상을 갖는 표시 장치.
  13. 제1 항에 있어서,
    상기 제2 격벽을 사이에 두고 상기 제1 격벽 및 상기 제2 격벽과 상기 제2 방향으로 이격된 제3 격벽;
    상기 제1 전극과 상기 제2 전극 사이에 배치되고 상기 제2 격벽 상에 배치된 제3 전극; 및
    상기 제3 격벽 상에 배치되고 상기 제2 전극과 상기 제2 방향으로 이격된 제4 전극을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 격벽의 상기 제1 부분과 상기 제2 격벽의 상기 제3 부분 사이의 간격은 상기 제1 격벽의 상기 제2 부분과 상기 제2 격벽의 상기 제4 부분 사이의 간격보다 작고,
    상기 제2 격벽의 상기 제3 부분과 상기 제3 격벽 사이의 간격은 상기 제2 격벽의 상기 제4 부분과 상기 제3 격벽 사이의 간격보다 작은 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 격벽은 상기 제4 부분의 상기 제2 방향의 양 측변이 상기 제3 부분의 상기 제2 방향의 양 측변으로부터 상기 제2 격벽의 중심을 향해 내측으로 함몰된 표시 장치.
  16. 기판 상에 제1 방향으로 서로 이격되어 배치된 복수의 제1 격벽 패턴들;
    상기 제1 격벽 패턴들과 각각 제2 방향으로 이격되고, 상기 제1 방향으로 이격된 복수의 제2 격벽 패턴들;
    상기 제1 방향으로 연장되며 복수의 상기 제1 격벽 패턴들과 중첩하는 제1 전극;
    상기 제1 전극과 상기 제2 방향으로 이격되고, 상기 제1 방향으로 연장되며 복수의 상기 제2 격벽 패턴들과 중첩하는 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고,
    상기 제1 전극과 상기 제2 전극은 각각 서로 대향하는 측변들이 서로 나란하게 연장되고,
    상기 제1 전극은 일부분이 상기 제1 격벽 패턴들 사이에 배치되고, 상기 제2 전극은 일부분이 상기 제2 격벽 패턴들 사이에 배치된 표시 장치.
  17. 제16 항에 있어서,
    서로 상기 제2 방향으로 대향하는 상기 제1 격벽 패턴 및 상기 제2 격벽 패턴 사이의 간격은 상기 제1 격벽 패턴들 사이의 간격보다 크고,
    상기 발광 소자의 길이는 상기 제1 격벽 패턴과 상기 제2 격벽 패턴 사이의 간격보다 작되, 상기 제1 전극과 상기 제2 전극 사이의 간격보다 큰 표시 장치.
  18. 제16 항에 있어서,
    상기 발광 소자는 상기 제1 격벽 패턴과 상기 제2 격벽 패턴 사이에 배치된 제1 발광 소자; 및
    상기 제1 격벽 패턴 및 상기 제2 격벽 패턴이 배치되지 않은 영역 사이에 배치된 제2 발광 소자를 포함하는 표시 장치.
  19. 제16 항에 있어서,
    상기 제1 방향으로 이격된 상기 제1 격벽 패턴들 및 상기 제2 격벽 패턴들이 각각 서로 대향하는 측변은 서로 나란한 표시 장치.
  20. 제16 항에 있어서,
    상기 제1 방향으로 이격된 상기 제1 격벽 패턴들 및 상기 제2 격벽 패턴들이 각각 서로 대향하는 측변은 서로 나란하지 않고 경사진 표시 장치.
KR1020220005730A 2022-01-14 2022-01-14 표시 장치 KR20230110392A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220005730A KR20230110392A (ko) 2022-01-14 2022-01-14 표시 장치
US18/074,395 US20230231081A1 (en) 2022-01-14 2022-12-02 Display device
CN202310027209.6A CN116454190A (zh) 2022-01-14 2023-01-09 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220005730A KR20230110392A (ko) 2022-01-14 2022-01-14 표시 장치

Publications (1)

Publication Number Publication Date
KR20230110392A true KR20230110392A (ko) 2023-07-24

Family

ID=87124434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220005730A KR20230110392A (ko) 2022-01-14 2022-01-14 표시 장치

Country Status (3)

Country Link
US (1) US20230231081A1 (ko)
KR (1) KR20230110392A (ko)
CN (1) CN116454190A (ko)

Also Published As

Publication number Publication date
US20230231081A1 (en) 2023-07-20
CN116454190A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
KR20220058761A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20230110392A (ko) 표시 장치
CN219513108U (zh) 显示装置
US20220293672A1 (en) Display device
EP4207278A1 (en) Display device
US20230124028A1 (en) Display device
KR20230054532A (ko) 표시 장치
KR20230110396A (ko) 표시 장치 및 이의 제조 방법
KR20230121656A (ko) 표시 장치
KR20230097282A (ko) 표시 장치
KR20230076926A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230014038A (ko) 표시 장치
KR20230128179A (ko) 표시 장치
KR20230121657A (ko) 표시 장치
KR20220058756A (ko) 표시 장치
KR20230017378A (ko) 표시 장치
KR20230073406A (ko) 표시 장치
KR20220153140A (ko) 표시 장치
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20220086743A (ko) 표시 장치
KR20230114794A (ko) 표시 장치
KR20230118212A (ko) 표시 장치 및 이의 제조 방법
KR20230094212A (ko) 표시 장치
KR20230028608A (ko) 표시 장치 및 이의 제조 방법