KR20220019195A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220019195A
KR20220019195A KR1020200099371A KR20200099371A KR20220019195A KR 20220019195 A KR20220019195 A KR 20220019195A KR 1020200099371 A KR1020200099371 A KR 1020200099371A KR 20200099371 A KR20200099371 A KR 20200099371A KR 20220019195 A KR20220019195 A KR 20220019195A
Authority
KR
South Korea
Prior art keywords
light emitting
pixel
sub
area
type pixel
Prior art date
Application number
KR1020200099371A
Other languages
English (en)
Inventor
김준용
김성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200099371A priority Critical patent/KR20220019195A/ko
Priority to US17/391,564 priority patent/US20220045042A1/en
Priority to CN202180056761.7A priority patent/CN116057614A/zh
Priority to PCT/KR2021/010402 priority patent/WO2022031104A1/ko
Publication of KR20220019195A publication Critical patent/KR20220019195A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

표시 장치가 제공된다. 표시 장치는 발광 영역을 갖는 복수의 서브 화소들을 포함하는 복수의 화소들이 배열된 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역, 상기 표시 영역에서 적어도 일부분이 일 방향으로 연장되고 상기 서브 화소 내에서 서로 이격되어 배치된 복수의 전극들, 상기 발광 영역 내에서 상기 복수의 전극들 상에 배치된 복수의 발광 소자들 및 상기 발광 소자들 및 상기 전극들 중 어느 하나와 접촉하는 복수의 접촉 전극들을 포함하고, 상기 화소는 상기 표시 영역에 배치된 제1 타입 화소, 및 상기 표시 영역의 최외곽에 배치되어 상기 발광 영역의 면적 당 상기 발광 소자의 개수가 상기 제1 타입 화소와 다른 제2 타입 화소를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 위치에 따라 단위 면적 당 휘도가 다른 화소들을 포함한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 곡률진 코너부를 갖는 표시 장치로써, 코너부의 표시 영역에서 화소의 경계가 시인되는 것을 방지된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역을 갖는 복수의 서브 화소들을 포함하는 복수의 화소들이 배열된 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역, 상기 표시 영역에서 적어도 일부분이 일 방향으로 연장되고 상기 서브 화소 내에서 서로 이격되어 배치된 복수의 전극들, 상기 발광 영역 내에서 상기 복수의 전극들 상에 배치된 복수의 발광 소자들 및 상기 발광 소자들 및 상기 전극들 중 어느 하나와 접촉하는 복수의 접촉 전극들을 포함하고, 상기 화소는 상기 표시 영역에 배치된 제1 타입 화소, 및 상기 표시 영역의 최외곽에 배치되어 상기 발광 영역의 면적 당 상기 발광 소자의 개수가 상기 제1 타입 화소와 다른 제2 타입 화소를 포함한다.
상기 표시 장치는 제1 방향으로 연장된 제1 변, 상기 제1 방향과 다른 제2 방향으로 연장된 제2 변 및 상기 제1 변과 상기 제2 변이 만나되 외변이 곡률진 코너부를 포함하고, 상기 제2 타입 화소는 상기 코너부의 곡률진 외변을 따라 배치될 수 있다.
상기 표시 영역의 최외곽 중 상기 제1 변 및 상기 제2 변에 대응되어 배치되고, 상기 발광 영역의 면적 당 상기 발광 소자의 개수가 상기 제2 타입 화소와 다른 제3 타입 화소를 더 포함할 수 있다.
상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적은 상기 제1 타입 화소의 상기 서브 화소와 동일하되, 상기 발광 영역에 배치된 상기 발광 소자의 개수는 상기 제1 타입 화소보다 적을 수 있다.
상기 표시 영역에서 상기 제2 타입 화소로부터 내측으로 이웃하여 배치되고, 상기 발광 영역의 면적 당 상기 발광 소자의 개수가 상기 제1 타입 화소 및 상기 제2 타입 화소와 다른 제4 타입 화소를 더 포함할 수 있다.
상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역이 면적이 서로 동일하되, 상기 제1 타입 화소의 상기 서브 화소가 갖는 상기 발광 영역과 다른 면적을 가질 수 있다.
상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적이 상기 제1 타입 화소의 상기 서브 화소보다 작고, 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소와 동일할 수 있다.
상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적이 상기 제1 타입 화소의 상기 서브 화소보다 작고, 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소보다 적을 수 있다.
상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적이 상기 제1 타입 화소의 상기 서브 화소보다 크고, 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소보다 적을 수 있다.
상기 제1 타입 화소는 복수의 상기 서브 화소들은 상기 발광 영역의 면적 및 상기 발광 영역에 배치된 상기 발광 소자의 개수가 서로 동일하고, 상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역의 면적이 서로 다르고, 적어도 하나의 서브 화소는 상기 발광 영역이 상기 제1 타입 화소의 상기 서브 화소가 갖는 상기 발광 영역과 다른 면적을 가질 수 있다.
상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소와 동일할 수 있다.
상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소와 다를 수 있다.
상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 서로 다를 수 있다.
상기 제2 타입 화소는 복수의 상기 서브 화소들에 배치된 상기 전극이 상기 일 방향에 수직한 타 방향으로 곡률진 전극 절곡부를 포함하고, 상기 제2 타입 화소의 상기 복수의 서브 화소들은 상기 일 방향 및 상기 타 방향 사이의 대각선 방향으로 배열될 수 있다.
상기 제2 타입 화소는 복수의 상기 서브 화소들에 배치된 상기 전극이 상기 전극 절곡부와 연결되고 상기 일 방향으로 연장된 전극 연장부를 더 포함하고, 상기 제2 타입 화소의 상기 복수의 서브 화소들은 상기 일 방향에 수직한 상기 타 방향으로 배열될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 1 방향으로 연장된 제1 변, 상기 제1 방향과 다른 제2 방향으로 연장된 제2 변 및 상기 제1 변과 상기 제2 변이 만나며 외변이 곡률진 코너부를 포함하는 표시 장치로써, 상기 표시 장치는, 일 방향으로 연장된 복수의 전극들, 양 단부가 상기 전극들 상에 배치된 복수의 발광 소자들, 및 상기 발광 소자들 및 상기 전극들 중 어느 하나와 접촉하는 복수의 접촉 전극들을 포함하는 복수의 화소들이 배열되고, 상기 화소는 복수의 제1 타입 화소들, 상기 제1 타입 화소를 둘러싸며 최외곽에 배치된 화소로써 상기 코너부에 배치된 제2 타입 화소 및 상기 제1 변과 상기 제2 변에 대응되어 배치된 제3 타입 화소를 포함하고, 상기 제2 타입 화소는 상기 발광 소자들이 배치된 발광 영역의 단위 면적 당 상기 발광 소자들의 개수가 상기 제1 타입 화소와 다르다.
상기 제2 타입 화소는 상기 발광 소자들의 개수가 상기 제1 타입 화소와 다를 수 있다.
상기 제2 타입 화소는 상기 발광 영역의 면적이 상기 제1 타입 화소와 다를 수 있다.
상기 제3 타입 화소는 상기 발광 영역의 단위 면적 당 상기 발광 소자들의 개수가 상기 제2 타입 화소와 다를 수 있다.
상기 제1 타입 화소와 상기 제2 타입 화소 사이에 배치되어 상기 발광 영역의 단위 면적 당 상기 발광 소자들의 개수가 상기 제1 타입 화소 및 상기 제2 타입 화소와 각각 다른 제4 타입 화소를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 코너부의 표시 영역에 배치된 서로 다른 타입의 화소로써, 단위 면적 당 발광 소자의 개수가 서로 다른 화소들을 포함할 수 있다. 표시 장치는 단위 면적 당 발광 소자의 개수가 서로 다른 화소들을 표시 영역의 최외곽에 배치하여 코너부의 표시 영역에서 화소들의 경계가 시인되는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
도 6은 일 실시예에 따른 표시 장치의 코너부에 인접한 복수의 화소들의 개략적인 배치를 나타낸 평면도이다.
도 7은 도 6의 일 코너부의 화소 배치를 나타낸 확대도이다.
도 8은 일 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
도 9는 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
도 10 내지 도 12는 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도들이다.
도 13 내지 도 19는 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도들이다.
도 20은 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
도 22는 도 21의 표시 장치에 포함된 제2 타입 서브 화소를 나타내는 개략도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
도 24는 도 23의 표시 장치에 포함된 제2 타입 서브 화소를 나타내는 개략도이다.
도 25는 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 제1 서브 화소(PX1)의 제1 발광 영역(EMA1), 제2 서브 화소(PX2)의 제2 발광 영역(EMA2) 및 제3 서브 화소(PX3)의 제3 발광 영역(EMA3)이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 내지 제3 서브 화소(PX1, PX2, PX3)의 각 발광 영역(EMA1, EMA2, EMA3)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
또한, 각 서브 화소(PXn)는 비발광 영역이 배치된 서브 영역(SA) 및 서브 영역(SA) 이외의 영역을 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치되어 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 즉, 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 서브 영역(SA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 서브 영역(SA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 서브 영역(SA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 몇몇 서브 화소(PXn)에 배치되는 전극(RME)들은 서브 영역(SA)에서 서로 분리되어 배치될 수 있다. 다만, 이에 제한되지 않고, 각 전극(RME)들은 서브 영역(SA)에서 분리되지 않은 상태로 배치될 수도 있다. 비발광 영역 중, 서브 영역(SA) 이외의 영역은 제2 영역으로 정의되며, 서브 영역(SA) 및 발광 영역(EMA) 이외의 영역일 수 있다.
한편, 일 실시예에 따른 표시 장치(10)는 제1 방향(DR1)으로 연장된 장변과 제2 방향(DR2)으로 연장된 단변이 만나는 코너부가 곡률진 형상을 갖고, 표시 영역(DPA)도 그에 따라 코너부가 곡률진 형상을 가질 수 있다. 화소(PX)들이 스트라이프 타입 또는 펜타일 타입으로 배열된 실시예에서, 표시 영역(DPA)의 코너부에 인접하여 배치된 화소(PX)들은 곡률진 외곽을 따라 배치될 수 있다. 다만, 하나의 화소(PX)가 평면도 상 표시 영역(DPA)의 곡률진 외곽에 대응한 형상을 갖지 않으므로, 코너부의 최외곽에서 화소(PX)들의 배치에 따라 표시 영역(DPA) 중 화소(PX)가 배치되지 못하는 부분이 형성될 수 있다. 예를 들어, 표시 영역(DPA)의 최외곽에 배치된 화소(PX)들은 코너부의 형상을 따라 계단식으로 배치될 수 있고, 계단식 배치를 갖는 화소(PX)들과 비표시 영역(NDA) 사이에 화소(PX)가 배치되지 않는 영역이 존재할 수 있다.
표시 영역(DPA) 중 화소(PX)가 배치되지 않는 영역이 생김에 따라, 해당 영역과 최외곽 화소(PX)의 경계가 표시 영역(DPA)에서 시인될 수 있다. 이를 방지하기 위해, 일 실시예에 따른 표시 장치(10)는 코너부와 인접하여 배치된 화소(PX)들 중, 최외곽에 배치되어 비표시 영역(NDA)에 인접한 화소(PX)와 그 내측에 배치된 화소(PX) 간 휘도가 다를 수 있다. 예를 들어, 코너부의 최외곽 화소(PX)는 그 내측 화소(PX)보다 작은 휘도를 가질 수 있고, 표시 영역(DPA) 중 비표시 영역(NDA)과 인접한 영역에서는 내측 화소(PX)로부터 최외곽 화소(PX)로 갈수록 휘도가 점진적으로 낮아지도록 페이드(Fade) 처리될 수 있다. 이에 따라 코너부의 최외곽 화소(PX)와 그 내측 화소(PX) 간 휘도 차이에 의해, 표시 영역(DPA)의 코너부에서 배치된 화소(PX)들의 경계가 외부에서 시인되는 것을 방지할 수 있다. 일 실시예에 따른 표시 장치(10)는 표시 영역(DPA)의 곡률진 코너부에 배치된 화소(PX)들 중 최외곽 화소(PX)와 내측 화소(PX)간 휘도를 조절함으로써, 코너부의 표시 영역(DPA)에서 최외곽 화소(PX)의 경계, 또는 그 배열이 외부에서 시인되는 것을 방지할 수 있다. 휘도가 조절된 최외곽 화소(PX)의 구조 및 배치에 대한 자세한 내용은 다른 도면들을 참조하여 후술하기로 한다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 일 서브 화소(PXn)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하여 표시 장치(10)에 대하여 구체적으로 설명하면, 표시 장치(10)는 제1 기판(SUB1), 및 제1 기판(SUB1) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 표시 소자층을 구성할 수 있다.
제1 기판(SUB1)은 절연 기판일 수 있다. 제1 기판(SUB1)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB1)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB1) 상에 배치될 수 있다. 하부 금속층(BML)은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 하부 금속층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB1) 상에 전면적으로 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB1)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(SUB1) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제2 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 정전 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 정전 용량 전극(CSE1)은 후술하는 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 몇몇 실시예에서, 제1 정전 용량 전극(CSE1)은 게이트 전극(G1)과 일체화되어 연결될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(IL1)은 제2 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 및 제2 정전 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다.
제2 정전 용량 전극(CSE2)은 제1 정전 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 정전 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다. 제1 정전 용량 전극(CSE1)과 제2 정전 용량 전극(CSE2) 사이에는 스토리지 커패시터가 형성될 수 있다.
도면에 도시하지 않았으나, 제3 도전층은 다른 트랜지스터에 데이터 신호를 인가하는 데이터 라인을 더 포함할 수 있다. 데이터 라인은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인에서 인가되는 신호를 전달할 수 있다.
제2 층간 절연층(IL2)은 제3 도전층 상에 배치된다. 제2 층간 절연층(IL2)은 제3 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(IL2)은 제3 도전층을 덮으며 제3 도전층을 보호하는 기능을 수행할 수 있다.
제4 도전층은 제2 층간 절연층(IL2) 상에 배치된다. 제4 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제1 도전 패턴(CDP)은 제2 정전 용량 전극(CSE2)과 연결될 수 있고, 이를 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다. 한편, 도면에서는 제4 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제4 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
또한, 제2 도전층, 제3 도전층 및 제4 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연층(IL3)은 제4 도전층 상에 배치된다. 제3 층간 절연층(IL3)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제3 층간 절연층(IL3) 상에는 표시 소자층으로써, 복수의 제1 뱅크(BNL1)들, 복수의 전극(RME1, RME2, RME3, RME4)들, 발광 소자(ED), 복수의 접촉 전극(CNE1, CNE2, CNE3)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제3 층간 절연층(IL3) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 제1 뱅크(BNL1)는 각 서브 화소(PXn)의 발광 영역(EMA) 내에 배치된 복수의 제1 서브 뱅크(BNL_A)와, 제1 서브 뱅크(BNL_A)들 사이에서 제2 방향(DR2)으로 연장된 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B)가 이격된 사이 공간에는 복수의 발광 소자(ED)들이 배치될 수 있다.
복수의 제1 서브 뱅크(BNL_A)들은 일부분이 각 서브 화소(PXn)의 발광 영역(EMA) 내에 배치되어 서로 이격될 수 있다. 예를 들어 제1 서브 뱅크(BNL_A)는 각 발광 영역(EMA)에서 서로 제1 방향(DR1)으로 이격되어 발광 영역(EMA)의 중심에서 좌측 및 우측에 배치될 수 있다. 제1 서브 뱅크(BNL_A)들은 제2 방향(DR2)으로 연장된 형상을 갖되, 그 길이가 제2 뱅크(BNL2)가 둘러싸는 개구 영역의 제2 방향(DR2) 길이보다 짧을 수 있다. 제1 서브 뱅크(BNL_A)들은 표시 영역(DPA) 전면에서 일 방향으로 연장된 섬형 또는 아일랜드(Island) 형 패턴을 형성할 수 있다.
제2 서브 뱅크(BNL_B)는 제1 서브 뱅크(BNL_A)들 사이에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 서브 뱅크(BNL_A)와 달리, 제2 서브 뱅크(BNL_B)는 제2 방향(DR2)으로 연장되어 발광 영역(EMA) 및 서브 영역(SA)을 넘어 제2 방향(DR2)으로 이웃하는 복수의 화소(PX)들에 배치될 수 있다. 일 실시예에서, 제2 서브 뱅크(BNL_B)는 제1 서브 뱅크(BNL_A)보다 큰 폭을 가질 수 있고, 제2 서브 뱅크(BNL_B) 상에는 복수의 전극(RME)들이 배치될 수 있다. 또한, 제2 서브 뱅크(BNL_B)는 서브 영역(SA)에 배치되며 그 폭이 큰 뱅크 확장부(BEP)를 포함할 수 있다. 제2 서브 뱅크(BNL_B)는 대체로 제2 방향(DR2)으로 연장되되 부분적으로 그 폭이 큰 부분들을 포함하여 표시 영역(DPA)에서 선형 또는 스트라이프(Stripe)형 패턴을 형성할 수 있다.
도면에서는 2개의 제1 서브 뱅크(BNL_A)와 하나의 제2 서브 뱅크(BNL_B)가 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되는 제1 뱅크(BNL1)의 수는 전극(RME)의 수 또는 발광 소자(ED)들의 배치에 따라 달라질 수 있다.
제1 뱅크(BNL1)들은 제3 층간 절연층(IL3)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(RME)에서 반사되어 제3 층간 절연층(IL3)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않으며, 제1 뱅크(BNL1)는 생략될 수도 있다.
복수의 전극(RME)들은 일 방향으로 연장된 형상을 갖고 서로 이격되어 각 서브 화소(PXn)마다 배치된다. 예를 들어, 하나의 서브 화소(PXn)에는 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3) 및 제4 전극(RME4)이 배치되고, 이들은 제2 방향(DR2)으로 연장되며 서로 제1 방향(DR1)으로 이격될 수 있다. 복수의 전극(RME)들은 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되고, 일부분은 발광 영역(EMA)을 넘어 제2 뱅크(BNL2)와 두께 방향으로 중첩하도록 배치될 수 있다. 복수의 전극(RME)들은 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 서브 영역(SA)에서 다른 서브 화소(PXn)의 전극(RME)들과 제2 방향(DR2)으로 이격될 수 있다.
이러한 전극(RME)의 배치는 제2 방향(DR2)으로 연장된 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 서로 분리되어 형성된 것일 수 있다. 상기 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 예를 들어, 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극 라인들 상에 분사되고, 전극 라인들 상에 발광 소자(ED)를 포함하는 잉크가 분사되면 전극 라인들에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)들을 배치시킨 뒤에는 전극 라인 일부를 분리하여 각 서브 화소(PXn)마다 분리된 복수의 전극(RME)들을 형성할 수 있다.
또한, 복수의 전극(RME)들 중 일부는 제4 도전층과 직접 연결되어 발광 소자(ED)를 발광하기 위한 신호가 인가될 수 있다. 예를 들어, 제1 전극(RME1)은 그 하부의 제3 층간 절연층(IL3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)의 그 하부의 제3 층간 절연층(IL3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 도면에서는 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 제2 뱅크(BNL2)와 중첩하는 위치에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 각 컨택홀(CT1, CT2)들은 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA)에 위치할 수도 있다.
또한, 복수의 전극(RME)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME)들은 후술하는 접촉 전극(CNE1, CNE2, CNE3)을 통해 발광 소자(ED)의 양 단부와 연결될 수 있고, 제4 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 각 전극(RME)들은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
제1 전극(RME1)과 제4 전극(RME4)은 부분적으로 제2 서브 뱅크(BNL_B) 상에 배치되고, 제2 전극(RME2)과 제3 전극(RME3)은 부분적으로 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 각 전극(RME)들은 제1 서브 뱅크(BNL_A) 또는 제2 서브 뱅크(BNL_B)들의 제1 방향(DR1) 일 측 상에 배치되어 제1 서브 뱅크(BNL_A) 또는 제2 서브 뱅크(BNL_B)의 경사진 측면 상에 배치될 수 있다. 각 전극(RME)들은 적어도 제1 서브 뱅크(BNL_A) 또는 제2 서브 뱅크(BNL_B)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 전극(RME1)과 제4 전극(RME4)은 각각 서로 다른 제1 서브 뱅크(BNL_A) 상에 배치되어 제2 방향(DR2)으로 연장된다. 제1 전극(RME1)의 발광 영역(EMA)의 중심을 기준으로 좌측의 제1 서브 뱅크(BNL_A) 상에 배치되고 제4 전극(RME4)은 우측의 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제1 전극(RME1)은 제1 컨택홀(CT1)과 중첩된 전극 컨택부(RM_C)를 더 포함할 수 있다. 제4 전극(RME4)은 발광 영역(EMA)의 중심부를 기준으로 전극 컨택부(RM_C)를 제외한 제1 전극(RME1)과 대칭 구조를 가질 수 있고, 이들은 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다.
제2 전극(RME2)과 제3 전극(RME3)은 각각 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에 배치되어 서로 이격될 수 있다. 제2 전극(RME2)은 제4 전극(RME4)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 우측 상에 배치되고, 제3 전극(RME3)은 제1 전극(RME1)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 좌측 상에 배치된다. 제2 전극(RME2)은 제2 뱅크(BNL2)와 중첩된 부분에서 제2 컨택홀(CT2)과 중첩된 전극 컨택부(RM_C)를 포함한다. 반면, 제3 전극(RME3)은 제4 도전층과 직접 전기적으로 연결되지 않을 수 있다.
또한, 복수의 전극(RME)들이 제1 방향(DR1)으로 이격된 간격은 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B)들 사이의 간격보다 좁을 수 있다. 각 전극(RME)들은 적어도 일부 영역이 제3 층간 절연층(IL3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
각 전극(RME)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(RME)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(RME)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 제3 층간 절연층(IL3) 상에 전면적으로 배치된다. 예를 들어, 제1 절연층(PAS1)은 복수의 전극(RME)들, 제1 뱅크(BNL1)들을 덮도록 배치될 수 있다. 다만, 제1 절연층(PAS1)은 복수의 전극(RME)들의 상면 일부를 노출하는 개구부를 포함할 수 있고, 후술하는 접촉 전극(CNE1, CNE2, CNE3)들은 상기 개구부를 통해 노출된 전극(RME)과 접촉할 수 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 서로 제1 방향(DR1)으로 이격된 전극(RME)들 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)은 전극(RME)들을 덮도록 배치됨에 따라 이들 사이에서 단차지게 형성될 수도 있다. 제1 절연층(PAS1)은 전극(RME)들을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 발광 영역(EMA) 사이에 배치된 부분은 서브 영역(SA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 서브 영역(SA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 하나의 제1 뱅크(BNL1)가 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치됨에 따라, 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1) 상에 배치될 수도 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 전극(RME) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 발광층(도 5의 '36')을 포함하여 특정 파장대의 광을 방출할 수 있다. 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 발광층(36)을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수도 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)는 제1 기판(SUB1)의 상면에 평행한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB1)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB1)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB1)에 수직한 방향으로 배치될 수도 있다.
또한, 발광 소자(ED)는 제1 뱅크(BNL1)들 사이에서 각 전극(RME) 상에 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 방향(DR1)으로 이격된 전극(RME)들 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 서로 다른 전극(RME) 상에 배치될 수 있다. 후술할 바와 같이, 발광 소자(ED)는 복수의 반도체층들을 포함하고, 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 복수의 발광 소자(ED)들은 제1 단부가 배치된 전극을 기준으로 서로 다른 발광 소자(ED)로 구분될 수 있다.
예를 들어 발광 소자(ED)는 제1 단부가 제1 전극(RME1) 상에 놓이고, 제2 단부가 제3 전극(RME3) 상에 놓이도록 배치된 제1 발광 소자(ED1) 및 제1 단부가 제4 전극(RME4) 상에 배치되고 제2 단부가 제2 전극(RME2) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 제1 발광 소자(ED1)는 좌측의 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 사이에서 양 단부가 제1 전극(RME1) 및 제3 전극(RME3) 상에 놓이도록 배치될 수 있다. 제2 발광 소자(ED2)는 우측의 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 사이에서 양 단부가 제2 전극(RME2) 및 제4 전극(RME4) 상에 놓이도록 배치될 수 있다. 하나의 서브 화소(PXn)에 배치된 발광 소자(ED)들은 제1 단부가 서로 반대 방향을 향하는 제1 및 제2 발광 소자(ED1, ED2)들을 포함할 수 있다.
발광 소자(ED)의 양 단부는 각각 접촉 전극(CNE1, CNE2, CNE3)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 5의 '38')이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(CNE1, CNE2, CNE3)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE1, CNE2, CNE3)과 직접 접촉할 수도 있다. 각 발광 소자(ED)들은 접촉 전극(CNE1, CNE2, CNE3)들을 통해 각 전극(RME)과 전기적으로 연결될 수 있다. 제1 발광 소자(ED1)의 제2 단부와 제2 발광 소자(ED2)의 제1 단부는 동일한 접촉 전극을 통해 서로 전기적으로 연결되며, 그에 따라 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 서로 직렬로 연결될 수 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 또한, 제2 절연층(PAS2)은 제2 뱅크(BNL2) 및 서브 영역(SA)에도 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 일 단부 및 타 단부는 덮지 않도록 배치된다. 또한, 제2 절연층(PAS2)의 일부분은 제2 서브 뱅크(BNL_B)와 중첩하며 제1 절연층(PAS1) 상에 배치될 수 있다. 즉, 제2 절연층(PAS2)은 발광 영역(EMA)에서 발광 소자(ED)와 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 배치되되, 발광 소자(ED)의 양 단부와 함께 전극(RME)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 단부를 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다.
제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
한편, 표시 장치(10)의 제조 공정 중, 각 전극(RME)을 형성하기 위해 전극 라인들을 서브 영역(SA)에서 분리하는 공정은 제2 절연층(PAS2)을 형성한 뒤에 수행될 수 있다. 제2 절연층(PAS2)은 서브 영역(SA)과 발광 영역(EMA)에 전면적으로 배치되되, 발광 소자(ED)의 양 단부 노출 공정 및 분리 공정에 의해 부분적으로 제거될 수 있다. 서브 영역(SA)에서는 전극 라인이 분리된 영역에서 제1 절연층(PAS1)과 제2 절연층(PAS2)이 제거되고 후술하는 제3 절연층(PAS3)이 제2 층간 절연층(IL2) 상에 직접 배치될 수 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE1, CNE2, CNE3)들과 제3 절연층(PAS3)이 배치될 수 있다. 접촉 전극(CNE1, CNE2, CNE3)은 서로 동일한 층에 배치된 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과, 이들과 다른 층에 배치된 제3 접촉 전극(CNE3)을 포함할 수 있다. 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3) 사이에는 제3 절연층(PAS3)이 배치될 수 있다.
복수의 접촉 전극(CNE1, CNE2, CNE3)들은 각각 발광 소자(ED) 및 전극(RME)들과 접촉할 수 있다. 복수의 접촉 전극(CNE1, CNE2, CNE3)들은 발광 소자(ED)의 양 단부면에 노출된 반도체층과 직접 접촉할 수 있고, 전극(RME)들의 상면 중 제1 절연층(PAS1)이 배치되지 않고 노출된 상면과 접촉할 수 있다. 발광 소자(ED)의 양 단부는 복수의 접촉 전극(CNE1, CNE2, CNE3)들을 통해 전극(RME)과 전기적으로 연결될 수 있다.
제1 접촉 전극(CNE1)은 제1 전극(CNE1) 상에 배치되고 제2 접촉 전극(CNE2)은 제2 전극(CNE2) 상에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제1 전극(RME1)보다 좁은 폭을 갖고 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(CNE1)은 제1 절연층(PAS1)이 노출하는 제1 전극(RME1)과 접촉하며 제1 발광 소자(ED1)의 제1 단부와 접촉할 수 있고, 제1 발광 소자(ED1)는 제1 접촉 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CNE2)은 제2 전극(RME2)보다 좁은 폭을 갖고 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(CNE2)은 제1 절연층(PAS1)이 노출하는 제2 전극(RME2)과 접촉하며 제2 발광 소자(ED2)의 제2 단부와 접촉할 수 있고, 제2 발광 소자(ED2)는 제2 접촉 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제2 절연층(PAS2) 상에 직접 배치될 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 전극(RME)들보다 작은 폭을 갖고 발광 영역(EMA) 내에서 제2 방향(DR2)으로 연장된 선형의 패턴을 형성할 수 있다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 상에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)을 덮으며 일부분은 제2 절연층(PAS2) 상에도 배치될 수 있다. 몇몇 실시예에서 제3 절연층(PAS3)은 전극(RME) 상에서 제3 접촉 전극(CNE3)이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 제3 절연층(PAS3)이 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3) 사이에서 이들을 상호 절연시킬 수 있으나, 몇몇 실시예에서 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 및 제3 접촉 전극(CNE3)은 동일한 층에 배치될 수 있다.
제3 접촉 전극(CNE3)은 제3 전극(RME3) 상에 배치된 제1 연장부(CN_E1), 제4 전극(RME4) 상에 배치된 제2 연장부(CN_E2) 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 서로 연결하는 복수의 연결부(CN_B)들을 포함할 수 있다. 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 실질적으로 제1 접촉 전극(CNE1)과 유사한 형상을 가질 수 있다. 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 제3 전극(RME3) 및 제4 전극(RME4)보다 좁은 폭을 갖고 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 다만, 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 제2 방향(DR2)으로 측정된 길이가 제1 접촉 전극(CNE1)의 길이보다 길 수 있고, 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 제1 방향(DR1)으로 연장된 연결부(CN_B)들을 통해 서로 연결될 수 있다. 제3 접촉 전극(CNE3)은 평면도 상 제1 접촉 전극(CNE1)을 둘러싸는 형상을 가질 수 있다.
또한, 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 각각 제3 전극(RME3) 및 제4 전극(RME4)과 접촉할 수 있다. 제3 접촉 전극(CNE3)의 제1 연장부(CN_E1)는 제1 발광 소자(ED1)의 제2 단부와 접촉하고 제2 연장부(CN_E2)는 제2 발광 소자(ED2)의 제1 단부와 접촉할 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3)을 통해 서로 직렬로 연결될 수 있다.
접촉 전극(CNE1, CNE2, CNE3)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(CNE1, CNE2, CNE3)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(CNE1, CNE2, CNE3)을 투과하여 전극(RME1, RME2)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 도면에는 도시하지 않았으나, 제2 절연층(PAS2), 제3 절연층(PAS3), 및 접촉 전극(CNE1, CNE2, CNE3)들 상에는 이들을 덮는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB1) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlOx), 질화알루미늄(AlNx)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(ED)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(ED)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 5를 참조하면, 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(ED)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(ED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(ED)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 5에서는 발광 소자(ED)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(ED)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(ED)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다. 이에 따라 발광층(36)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(ED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(ED)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(ED)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(ED)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(ED)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(ED)의 직경은 500nm 내외의 범위를 가질 수 있다.
도 6은 일 실시예에 따른 표시 장치의 코너부에 인접한 복수의 화소들의 개략적인 배치를 나타낸 평면도이다. 도 7은 도 6의 일 코너부의 화소 배치를 나타낸 확대도이다. 도 6 및 도 7에서는 표시 장치(10)의 표시 영역(DPA)의 개략적인 형상과, 표시 영역(DPA)에 배열된 복수의 화소(PX; PXA, PXB, PXC)들의 상대적인 배치를 도시하고 있다. 도 7에서는 표시 영역(DPA)의 코너부(CA)에 배열된 화소(PX)들로써, 3개의 화소행(PX_C)들만을 도시하고 있으나, 코너부(CA)에 대응되어 배열된 화소(PX)들의 수는 더 많을 수 있다.
도 6 및 도 7을 참조하면, 일 실시예에 따른 표시 장치(10)는 제1 방향(DR1)으로 연장된 장변과 제2 방향(DR2)으로 연장된 단면이 만나는 부분인 코너부(CA)가 곡률진 형상을 갖고, 표시 영역(DPA) 및 비표시 영역(NDA)도 그에 따라 코너부(CA)가 곡률진 형상을 가질 수 있다. 표시 영역(DPA) 및 비표시 영역(NDA)은 제1 방향(DR1)으로 연장된 제1 변(PS1)과 제2 방향(DR2)으로 연장된 제2 변(PS2), 및 제1 변(PS1)과 제2 변(PS2)을 연결하는 코너부(CA)의 곡률진 외변(CS)을 포함할 수 있다.
표시 영역(DPA)에는 도 2 및 도 3을 참조하여 상술한 복수의 화소(PX) 및 서브 화소(PXn)들이 배치되고, 이들은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 표시 영역(DPA) 중 곡률진 코너부(CA)에서는 제1 방향(DR1) 및 제2 방향(DR2)으로 배열되는 화소(PX)가 완전히 배치되기 위한 공간이 부족할 수 있다. 이에 따라, 화소(PX)들의 배열 중, 배열된 화소(PX)의 개수가 서로 다른 화소행 또는 화소열을 포함할 수 있다. 예를 들어, 표시 영역(DPA)에는 코너부(CA)에 대응되는 화소행(PX_C)으로써, 곡률진 외변(CS)을 따라 제1 화소행(PX_C1), 제2 화소행(PX_C2) 및 제3 화소행(PX_C3)이 배열될 수 있다. 제4 화소행(PX_C4) 및 제5 화소행(PX_C5)은 표시 영역(DPA)의 제2 변(PS2)을 따라 배열될 수 있다. 코너부(CA)의 외변(CS)이 곡률짐에 따라, 제1 화소행(PX_C1) 내지 제3 화소행(PX_C3)에서 제1 방향(DR1)으로 배열된 화소(PX)들의 개수는 서로 다를 수 있다. 제1 변(PS1)에 인접하여 배열된 제1 화소행(PX_C1)에 포함된 화소(PX)들의 수는 제2 화소행(PX_C2)에 포함된 화소(PX)의 수보다 적을 수 있다. 또한, 제2 화소행(PX_C2)에 포함된 화소(PX)들의 수는 제3 화소행(PX_C3)에 포함된 화소(PX)의 수보다 적을 수 있다. 제2 변(PS2)에 대응되어 배열된 제4 화소행(PX_C4) 및 제5 화소행(PX_C5)에 포함된 화소(PX)들의 수는 제3 화소행(PX_C3)에 포함된 화소(PX)의 수와 동일할 수 있다.
일 실시예에 따른 표시 장치(10)는 표시 영역(DPA)에 배열된 화소(PX)들로써, 표시 영역(DPA)의 내측에 배열된 제1 타입 화소(PXA)와, 비표시 영역(NDA)과의 경계에 인접한 최외곽 화소인 제2 타입 화소(PXB) 및 제3 타입 화소(PXC)를 포함할 수 있다. 제2 타입 화소(PXB)는 표시 영역(DPA)의 최외곽에 배치된 화소(PX)로, 표시 영역(DPA)의 코너부(CA)에 배치될 수 있다. 제3 타입 화소(PXC)도 표시 영역(DPA)의 최외곽에 배치된 화소(PX)로, 표시 영역(DPA)의 제1 변(PS1) 및 제2 변(PS2)에 대응되어 배치될 수 있다. 제1 타입 화소(PXA)는 제2 타입 화소(PXB) 및 제3 타입 화소(PXC)들에 의해 둘러싸이는 화소로, 최외곽 화소들의 내측에 배치될 수 있다. 예를 들어, 제1 화소행(PX_C1)은 표시 영역(DPA)의 최외곽 화소들을 포함하며, 제2 타입 화소(PXB)와 제3 타입 화소(PXC)들이 배열될 수 있다. 제2 화소행(PX_C2)과 제3 화소행(PX_C3)은 제2 타입 화소(PXB)와 제1 타입 화소(PXA)가 배열되고, 제4 화소행(PX_C4)과 제5 화소행(PX_C5)은 제3 타입 화소(PXC)와 제1 타입 화소(PXA)가 배열될 수 있다.
도 2를 참조하여 상술한 바와 같이, 제1 내지 제3 타입 화소(PXA, PXB, PXC)는 각각 복수의 서브 화소(PXn)들을 포함할 수 있다. 각 서브 화소(PXn)들은 복수의 전극(RME)들 및 발광 소자(ED)들을 포함하여 특정 파장대의 광을 방출할 수 있다. 다만, 서로 다른 타입의 화소(PXA, PXB, PXC)들은 그 배열된 위치에 더하여 각 서브 화소(PXn)들의 구조가 다를 수 있다.
제1 타입 화소(PXA)는 도 2에 예시된 바와 동일하게, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함하고, 각 서브 화소(PXn)끼리 서로 동일한 구조를 가질 수 있다. 제1 타입 화소(PXA)의 서브 화소(PXn)들은 서로 균일한 개수의 발광 소자(ED)들과 실질적으로 동일한 면적의 발광 영역(EMA)을 가질 수 있다. 표시 영역(DPA)의 내측에 배치된 제1 타입 화소(PXA)들은 다른 제1 타입 화소(PXA)간, 및 복수의 서브 화소(PXn)들 간 발광 영역(EMA)의 면적 및 발광 소자(ED)들의 개수가 실질적으로 균일할 수 있다.
또한, 제3 타입 화소(PXC)의 경우에도 제1 타입 화소(PXA)와 유사하게 도 2에 예시된 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제3 타입 화소(PXC)는 그 배치 위치가 표시 영역(DPA)의 최외곽인 점을 제외하고는 제1 타입 화소(PXA)와 동일하다. 즉, 제1 타입 화소(PXA)와 유사하게, 제3 타입 화소(PXC)의 서브 화소(PXn)들은 서로 균일한 개수의 발광 소자(ED)들과 실질적으로 동일한 면적의 발광 영역(EMA)을 가질 수 있다. 표시 영역(DPA)의 외곽부에 배치된 제3 타입 화소(PXC)들은 제1 타입 화소(PXA), 또는 다른 제3 타입 화소(PXC)간, 및 복수의 서브 화소(PXn)들 간 발광 영역(EMA)의 면적 및 발광 소자(ED)들의 개수가 실질적으로 균일할 수 있다.
각 화소(PX)의 서브 화소(PXn)는 발광 영역(EMA) 및 그에 배치된 복수의 발광 소자(ED)들을 포함하고, 서브 화소(PXn)는 복수의 전극(RME)들을 포함하여 그 하부의 회로층과 연결되어 발광 소자(ED)들을 발광할 수 있다. 복수의 발광 소자(ED)들이 각각 발광하면 이들이 배치된 서브 화소(PXn)는 적어도 발광 영역(EMA)에서 전면적으로 광이 방출될 수 있고, 해당 서브 화소(PXn)의 휘도는 발광 영역(EMA)의 면적과 발광 소자(ED)들의 개수, 및 구동 신호의 세기와 연관이 있다. 예컨대, 각 서브 화소(PXn)마다 균일한 세기의 구동 신호를 인가할 때, 발광 영역(EMA)의 단위 면적 당 발광 소자(ED)들의 개수가 많으면 해당 서브 화소(PXn)는 휘도가 크고, 발광 소자(ED)들의 개수가 적으면 휘도가 작을 수 있다. 이와 유사하게, 발광 소자(ED)들의 개수가 동일할 경우, 발광 영역(EMA)의 면적이 크면 해당 서브 화소(PXn)는 휘도가 크고, 발광 영역(EMA)의 면적이 작으면 해당 서브 화소(PXn)는 휘도가 작을 수 있다. 즉, 복수의 화소(PX)들에 동일한 세기의 구동 신호가 인가되는 실시예에서, 서브 화소(PXn)는 발광 영역(EMA)의 단위 면적 당 발광 소자(ED)의 개수가 다를 경우 서로 다른 휘도를 가질 수 있다.
'발광 영역(EMA)의 단위 면적 당 발광 소자(ED)의 개수'는 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA) 내에 배치된 발광 소자(ED)의 개수를 의미할 수 있으나, 이에 제한되지 않는다. 상술한 바와 같이 발광 소자(ED)는 전극(RME)들과 전기적으로 연결되어 하부의 회로층에서 전기 신호를 받아 발광할 수 있다. 각 서브 화소(PXn)는 발광 영역(EMA) 내에 배치된 발광 소자(ED)들 중, 전극(RME)과 원활하게 전기적으로 연결되어 발광 가능한 발광 소자(ED)들에 의한 휘도를 가질 수 있고, 서로 다른 화소(PX)는 전극(RME)과 전기적으로 연결된 발광 소자(ED)들의 개수에 따라 상대적인 휘도 차이를 가질 수 있다.
즉, 서로 다른 화소(PX) 간 상대적인 차이를 판단하기 위한 '발광 영역(EMA)의 단위 면적 당 발광 소자(ED)의 개수'는 발광 영역(EMA) 내에서 전극(RME)과 전기적으로 연결된 발광 소자(ED)의 개수를 의미할 수도 있다. 다만, 서로 다른 화소(PX) 간 발광 영역(EMA)에 배치된 발광 소자(ED)의 개수 대비 전극(RME)과 연결된 발광 소자(ED)의 비율이 균일하다면, 서로 다른 화소(PX) 간 발광 영역(EMA)에 배치된 발광 소자(ED) 개수의 상대적인 비율과 발광 영역(EMA)에서 전극(RME)과 전기적으로 연결된 발광 소자(ED) 개수의 상대적인 비율은 실질적으로 동일할 수 있다.한편, 본 명세서에서, '발광 소자(ED)들의 개수가 동일 또는 균일'하거나 '발광 영역(EMA)의 면적이 동일 또는 균일'한 것은 그 개수 및 크기가 정확하게 일치하는 것을 포함하여, 일정 오차 범위 내에서 차이가 있는 것을 포함할 수 있다. 반면, '발광 소자(ED)들의 개수가 동일 또는 균일하지 않은', 또는 '발광 영역(EMA)의 면적이 동일 또는 균일하지 않은' 것, 또는 서로 '다른 것'은 그 개수 및 크기가 오차 범위를 벗어나, 그 범위에 있어 명백한 차이가 있는 것을 포함할 수 있다. 즉, 본 명세서에서 '발광 영역(EMA) 또는 발광 소자(ED)들의 개수가 동일하지 않거나 균일하지 않은 것'은 특정 대상과의 비교에 있어서 유의미한 차이가 존재하는 것을 의미할 수 있다.
일 실시예에 따르면 표시 장치(10)는 표시 영역(DPA)의 코너부(CA)에 배치된 최외곽 화소인 제2 타입 화소(PXB)는 서브 화소(PXn)가 발광 영역(EMA)의 면적 또는 발광 소자(ED)의 개수가 제1 타입 화소(PXA)와 다를 수 있다. 표시 영역(DPA)의 코너부(CA)에는 제1 방향(DR1) 및 제2 방향(DR2)으로 배열된 화소(PX)들이 완전하게 배치될 수 있을 정도의 공간 확보가 어렵고, 코너부(CA)에 배열된 화소행(PX_C)들은 배열된 화소(PX)의 개수가 다를 수 있다. 그에 따라, 서로 다른 화소(PX)들을 포함한 화소행(PX_C)들 중, 코너부(CA)의 곡률진 외변(CS)을 따라 배치된 제2 타입 화소(PXB)는 그 배열에 따라 형성된 경계가 비표시 영역(NDA)과 구별되며 시인될 수 있다. 상술한 바와 같이, 제2 타입 화소(PXB)에 의하여 시인되는 경계는 제2 타입 화소(PXB)의 휘도를 조절함으로써, 표시 영역(DPA)의 최외곽을 페이드(Fade) 처리하여 상기 경계가 시인되는 것을 방지할 수 있다.
일 실시예에 따른 표시 장치(10)는 표시 영역(DPA)의 코너부(CA)에서 최외곽에 배치된 화소들이 시인되는 것을 방지하기 위해, 발광 소자(ED)들의 개수 및 발광 영역(EMA)의 면적, 또는 발광 영역(EMA)의 단위 면적 당 발광 소자(ED)의 개수가 제1 타입 화소(PXA)와 다른 제2 타입 화소(PXB)들을 포함할 수 있다. 제2 타입 화소(PXB)는 제1 타입 화소(PXA) 또는 제3 타입 화소(PXC)와 비교하여 발광 소자(ED)들의 개수 또는 발광 영역(EMA)의 면적이 유의미한 차이를 갖도록 다를 수 있고, 동일한 세기의 구동 신호에도 다른 휘도를 가질 수 있다. 표시 영역(DPA) 중 제2 타입 화소(PXB)가 배치된 코너부(CA)는 제1 타입 화소(PXA)들이 배치된 그 내측 표시 영역(DPA) 대비 휘도가 낮아 페이드(Fade)될 수 있고, 제2 타입 화소(PXB)에 의한 경계가 시인되는 것이 최소화될 수 있다. 제1 타입 화소(PXA)와 제2 타입 화소(PXB)의 관계에 대한 보다 자세한 설명은 다른 도면들이 참조된다.
도 8은 일 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다. 도 8에서는 표시 영역(DPA)의 코너부(CA)에 인접한 복수의 화소(PX)들로써, 몇몇 제1 타입 화소(PXA)와 제2 타입 화소(PXB)만을 도시하였다. 또한, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)의 상대적인 차이를 비교하여 설명하기 위해, 각 화소(PX)에 포함된 서브 화소(PXn)들의 배치는 개략적으로 도시하였다. 각 서브 화소(PXn)에는 복수의 전극(RME)들과 발광 소자(ED)들만을 도시하였고, 서브 화소(PXn)의 발광 영역(EMA)과 서브 영역(SA)을 도시하기 위해 제2 뱅크(BNL2)만을 도시하였다.
특히, 각 화소(PX)의 서브 화소(PXn)에 도시된 발광 소자(ED)들의 개수는 서로 다른 화소(PX) 또는 서브 화소(PXn) 간 상대적인 차이를 표현하기 위한 것일 뿐, 해당 서브 화소(PXn)에 배치된 발광 소자(ED)들의 개수 그 자체를 의미하지 않을 수 있다. 예를 들어, 제1 타입 화소(PXA)의 서브 화소(PXn)들에 8개의 발광 소자(ED)들이 배치된 것이 도시되어 있으나, 반드시 해당 서브 화소(PXn)에 8개의 발광 소자(ED)들이 배치되지 않으며 그보다 많거나 더 적을 수도 있다. 또한, 서로 다른 서브 화소(PXn)들에 도시된 발광 소자(ED)들의 개수가 서로 동일하다면, 해당 서브 화소(PXn)들은 실질적으로 동일한 개수의 발광 소자(ED)들을 포함하는 것을 의미한다. 반면, 서로 다른 서브 화소(PXn)들에 도시된 발광 소자(ED)들의 개수가 서로 다르다면, 해당 서브 화소(PXn)들 중 어느 한 서브 화소(PXn)가 다른 서브 화소(PXn)보다 많은 발광 소자(ED)들을 포함하는 것을 의미할 수 있다. 즉, 발광 소자(ED)의 개수는 다른 화소(PX) 또는 서브 화소(PXn)에 배치된 발광 소자(ED)들 간의 개략적인 비율을 의미할 뿐, 정확한 개수를 의미하지 않는다.
도 6 및 도 7에 더하여 도 8을 참조하면, 상술한 바와 같이, 표시 장치(10)의 표시 영역(DPA)에는 제2 방향(DR2)으로 연장된 복수의 전극(RME)들이 배치된다. 전극(RME)들은 제2 방향(DR2)으로 연장된 하나의 전극 라인(RM)으로 형성되었다가, 발광 소자(ED)들을 배치한 뒤 각 서브 화소(PXn)의 서브 영역(SA)에서 분리되어 하나의 전극(RME)을 형성할 수 있다. 최외곽 표시 영역(DPA)에 배치된 제2 타입 화소(PXB)들도 서브 영역(SA)에서 전극 라인(RM)과 분리된 전극(RME)들을 포함할 수 있고, 제2 타입 화소(PXB)와 비표시 영역(NDA) 사이의 표시 영역(DPA)에는 서브 영역(SA)에서 분리된 복수의 전극 라인(RM)들이 배치될 수 있다. 전극 라인(RM)들은 비표시 영역(NDA)에도 배치될 수 있고, 비표시 영역(NDA)에 배치된 배선과 연결될 수 있다. 또한, 각 서브 화소(PXn)들의 발광 영역(EMA)과 서브 영역(SA)을 둘러싸는 제2 뱅크(BNL2)들은 제2 타입 화소(PXB)와 비표시 영역(NDA) 사이의 표시 영역(DPA)에도 배치될 수 있고, 전극 라인(RM)들은 제2 뱅크(BNL2)에 의해 덮일 수 있다. 표시 영역(DPA)의 최외곽부에 배치된 전극 라인(RM)들은 제2 뱅크(BNL2)에 의해 외부에서 시인되지 않을 수 있다.
일 실시예에 따른 표시 장치(10)는 표시 영역(DPA)의 최외곽부에 배치되어 내측 표시 영역(DPA)에 배치된 제1 타입 화소(PXA)보다 발광 소자(ED)들의 개수가 적은 제2 타입 화소(PXB)들을 포함할 수 있다. 제2 타입 화소(PXB)는 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 개수가 제1 타입 화소(PXA)의 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 개수보다 적을 수 있다. 제2 타입 화소(PXB)는 제1 타입 화소(PXA)보다 적은 수의 발광 소자(ED)들을 포함하며 코너부(CA)을 따라 표시 영역(DPA)의 최외곽에 배치된 점을 제외하고는 제1 타입 화소(PXA)와 구조적으로 동일할 수 있다.
제2 타입 화소(PXB)는 발광 영역(EMA)의 면적이 제1 타입 화소(PXA)와 동일한 반면, 제1 타입 화소(PXA)보다 적은 수의 발광 소자(ED)를 포함할 수 있다. 즉, 제2 타입 화소(PXB)는 제1 타입 화소(PXA)에 비해 발광 영역(EMA)의 단위 면적 당 발광 소자(ED)의 개수가 적을 수 있다. 제2 타입 화소(PXB)의 각 서브 화소(PXn)들은 서로 균일한 개수의 발광 소자(ED)들을 포함할 수 있다. 표시 장치(10)는 구동 시 화소(PX)의 타입에 무관하게 각각 동일한 세기의 구동 신호를 인가하더라도, 제2 타입 화소(PXB)의 서브 화소(PXn)들 간에는 휘도 차이가 발생하지 않으나, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 발광 소자(ED)의 개수 차이에 의한 휘도 차이가 발생할 수 있다.
표시 영역(DPA) 중 코너부(CA)를 따라 최외곽에 배치된 제2 타입 화소(PXB)는 내측 표시 영역(DPA)에 배치된 제1 타입 화소(PXA)보다 작은 휘도를 가질 수 있고, 표시 영역(DPA)의 최외곽은 제2 타입 화소(PXB)로부터 비표시 영역(NDA)으로 갈수록 페이드 처리될 수 있다. 이에 따라, 표시 장치(10)는 표시 영역(DPA)의 코너부(CA)에 배치된 화소(PX)들의 경계가 시인되는 것을 방지할 수 있다.
도면에서는 제1 타입 화소(PXA)가 각 서브 화소(PXn)마다 8개의 발광 소자(ED)들을 포함한 반면 제2 타입 화소(PXB)는 각 서브 화소(PXn)마다 4개의 발광 소자(ED)들을 포함한 것이 예시되어 있다. 이는 제1 타입 화소(PXA)와 제2 타입 화소(PXB)가 서로 다른 개수의 발광 소자(ED)들을 포함하는 것을 의미할 뿐, 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 정확한 개수를 의미하지 않을 수 있다.
한편, 표시 영역(DPA)의 코너부(CA)를 페이드 처리하기 위해 제2 타입 화소(PXB)의 휘도를 조절하는 방법은 다양하게 변형될 수 있다. 도 8에서는 발광 소자(ED)의 개수를 달리한 실시예가 예시되었으나, 이에 제한되지 않고 발광 영역(EMA)의 면적, 제2 타입 화소(PXB)의 구조 등을 조절함으로써 표시 영역(DPA)의 최외곽부는 페이드 처리될 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 9는 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
도 8과 유사하게, 도 9에서는 표시 영역(DPA)의 코너부(CA)에 인접한 몇몇 제1 타입 화소(PXA)와 제2 타입 화소(PXB)만을 도시하였다. 또한, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)의 상대적인 차이를 비교하여 설명하기 위해, 각 화소(PX)에 포함된 서브 화소(PXn)들의 배치는 개략적으로 도시하였다. 이하의 다른 도면들에서도 표시 영역(DPA)의 코너부(CA)에 인접한 몇몇 화소(PX)들의 상대적인 차이를 비교하기 위해 각 화소(PX)의 구조에 대하여는 개략적으로 도시하여 설명하기로 한다.
도 9를 참조하면, 일 실시예에 따른 표시 장치(10_1)는 최외곽 화소(PX)인 제2 타입 화소(PXB) 또는 제3 타입 화소(PXC)와 이웃한 제4 타입 화소(PXD)를 더 포함하고, 제1 타입 화소(PXA)는 제4 타입 화소(PXD)에 의해 둘러싸일 수 있다. 제4 타입 화소(PXD)는 차외곽 화소이고, 제1 타입 화소(PXA)는 내측 화소일 수 있다. 본 실시예는 제1 타입 화소(PXA)들 중 최외곽 화소와 이웃한 몇몇 화소들이 제4 타입 화소(PXD)로 대체된 점에서 도 8의 실시예와 차이가 있다. 제1 타입 화소(PXA), 제2 타입 화소(PXB) 및 제3 타입 화소(PXC)에 대한 설명은 상술한 바와 동일하므로, 이하에서는 중복된 내용은 생략하고 제4 타입 화소(PXD)를 중심으로 설명하기로 한다.
제4 타입 화소(PXD)는 최외곽 화소(PX)들을 따라 외측 표시 영역(DPA)에 배열될 수 있다. 제4 타입 화소(PXD)는 제1 변(PS1)과 제2 변(PS2)에 대응한 부분에서는 제3 타입 화소(PXC)와 제1 방향(DR1) 또는 제2 방향(DR2)으로 이웃하고, 코너부(CA)의 곡률진 외변(CS)에 대응한 부분에서는 제2 타입 화소(PXB)와 제1 방향(DR1) 또는 제2 방향(DR2)으로 이웃할 수 있다. 제4 타입 화소(PXD)들이 배열된 외측 표시 영역(DPA)의 내측에는 제1 타입 화소(PXA)들이 배치될 수 있다.
제4 타입 화소(PXD)의 각 서브 화소(PXn)들은 그 구조가 실질적으로 제1 타입 화소(PXA)와 동일하되, 발광 영역(EMA)에 배치된 발광 소자(ED)들의 개수가 다를 수 있다. 일 실시예에 따르면, 제4 타입 화소(PXD)는 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 개수가 제1 타입 화소(PXA) 및 제2 타입 화소(PXB)의 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 개수와 다를 수 있다. 일 예로, 제4 타입 화소(PXD)는 각 서브 화소(PXn)들 간 발광 소자(ED)들의 개수는 동일하고, 제1 타입 화소(PXA)의 서브 화소(PXn)보다 적되 제2 타입 화소(PXB)의 서브 화소(PXn)보다 많은 수의 발광 소자(ED)들이 배치될 수 있다. 제4 타입 화소(PXD)는 발광 영역(EMA)의 면적이 제1 타입 화소(PXA) 및 제2 타입 화소(PXB)와 동일한 반면, 제1 타입 화소(PXA)보다 적은 수의 발광 소자(ED)를 포함할 수 있다. 즉, 제4 타입 화소(PXD)는 제1 타입 화소(PXA)에 비해 발광 영역(EMA)의 단위 면적 당 발광 소자(ED)의 개수가 적을 수 있다.
표시 장치(10_1)의 구동 시 화소(PX)의 타입에 무관하게 각각 동일한 세기의 구동 신호를 인가하더라도, 제4 타입 화소(PXD)의 서브 화소(PXn)들 간에는 휘도 차이가 발생하지 않으나, 제1 타입 화소(PXA)와 제4 타입 화소(PXD)는 발광 소자(ED)의 개수 차이에 의한 휘도 차이가 발생할 수 있다. 이와 유사하게, 제4 타입 화소(PXD)는 제2 타입 화소(PXB)보다 많은 수의 발광 소자(ED)를 포함할 수 있고, 제2 타입 화소(PXB)와 제4 타입 화소(PXD)는 발광 소자(ED)의 개수 차이에 의한 휘도 차이가 발생할 수 있다.
표시 영역(DPA) 중 코너부(CA)를 따라 최외곽에 배치된 제2 타입 화소(PXB)는 차외곽에 배치된 제4 타입 화소(PXD)보다 작은 휘도를 가질 수 있고, 제4 타입 화소(PXD)는 내측 표시 영역(DPA)에 배치된 제1 타입 화소(PXA)보다 작은 휘도를 가질 수 있다. 표시 영역(DPA)은 코너부(CA)에서 내측 표시 영역(DPA)으로부터 최외곽 표시 영역(DPA) 및 비표시 영역(NDA)으로 갈수록 페이드 처리될 수 있다. 표시 장치(10_1)는 제4 타입 화소(PXD)를 더 포함하여 표시 영역(DPA)의 코너부(CA)에서 점진적으로 페이드 처리될 수 있고, 코너부(CA)에서 화소(PX)들의 경계가 시인되는 것을 방지할 수 있다.
도 8 및 도 9의 실시예에서는 내측 표시 영역(DPA)의 제1 타입 화소(PXA)와 최외곽의 제2 타입 화소(PXB)가 동일한 면적의 발광 영역(EMA)을 가질 수 있다. 다만, 이에 제한되지 않으며, 표시 장치(10)는 최외곽 화소의 발광 영역(EMA)의 면적을 조절하여 표시 영역(DPA)의 코너부(CA)에서 페이드 처리할 수 있다.
도 10 내지 도 12는 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도들이다.
먼저, 도 10을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제2 타입 화소(PXB)의 각 서브 화소(PXn)들은 발광 영역(EMA)의 면적이 제1 타입 화소(PXA)의 각 서브 화소(PXn)들보다 작을 수 있다. 반면, 제2 타입 화소(PXB)의 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 수는 제1 타입 화소(PXA)의 각 서브 화소(PXn)들과 동일할 수 있다. 본 실시예는 제2 타입 화소(PXB)의 휘도를 조절하기 위해, 발광 소자(ED)들의 개수가 아닌 발광 영역(EMA)의 면적을 조절한 점에서 도 8의 실시예와 차이가 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
상술한 바와 같이, 각 화소(PX)의 휘도는 발광 소자(ED)들의 개수 또는 발광 영역(EMA)의 면적을 통해 조절될 수 있다. 일 예로, 표시 장치(10_2)는 제2 타입 화소(PXB)의 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 높이(HEB)가 제1 타입 화소(PXA)의 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 높이(HEA)보다 작을 수 있다. 제2 타입 화소(PXB)는 각 서브 화소(PXn)들 및 발광 영역(EMA)의 폭이 제1 타입 화소(PXA)의 서브 화소(PXn)와 동일하되 그 높이(HEA, HEB)가 다름에 따라, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 발광 영역(EMA)의 면적이 서로 다를 수 있다.
제2 타입 화소(PXB)는 각 서브 화소(PXn)들 간 발광 소자(ED)들의 개수 및 발광 영역(EMA)의 면적이 서로 동일하고 제1 타입 화소(PXA)와 실질적으로 동일한 개수의 발광 소자(ED)들을 포함하되, 제1 타입 화소(PXA)보다 작은 면적의 발광 영역(EMA)을 가질 수 있다.
표시 장치(10_2)의 구동 시 화소(PX)의 타입에 무관하게 각각 동일한 세기의 구동 신호를 인가하더라도, 제2 타입 화소(PXB)의 서브 화소(PXn)들 간에는 휘도 차이가 발생하지 않으나, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 발광 영역(EMA)의 면적 차이에 의한 휘도 차이가 발생할 수 있다. 표시 장치(10_2)는 서브 화소(PXn)들의 면적 또는 발광 영역(EMA)의 면적이 제1 타입 화소(PXA)보다 작은 제2 타입 화소(PXB)를 포함하여 표시 영역(DPA)의 코너부(CA)에서 페이드 처리될 수 있고, 코너부(CA)에서 화소(PX)들의 경계가 시인되는 것을 방지할 수 있다.
도 11을 참조하면, 일 실시예에 따른 표시 장치(10_3)는 제2 타입 화소(PXB)의 각 서브 화소(PXn)들은 발광 영역(EMA)의 면적이 제1 타입 화소(PXA)의 각 서브 화소(PXn)들보다 작을 수 있다. 이에 더하여, 제2 타입 화소(PXB)의 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 개수는 제1 타입 화소(PXA)의 각 서브 화소(PXn)들과 다를 수 있다. 일 예로, 제2 타입 화소(PXB)는 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 개수가 제1 타입 화소(PXA)보다 작을 수 있다.
제2 타입 화소(PXB)는 각 서브 화소(PXn)들 간 발광 소자(ED)들의 개수 및 발광 영역(EMA)의 면적이 서로 동일하다. 표시 장치(10_3)의 구동 시 화소(PX)의 타입에 무관하게 각각 동일한 세기의 구동 신호를 인가하더라도, 제2 타입 화소(PXB)의 서브 화소(PXn)들 간에는 휘도 차이가 발생하지 않으나, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 발광 소자(ED)의 개수 차이 및 발광 영역(EMA)의 면적 차이에 의한 휘도 차이가 발생할 수 있다. 표시 장치(10_3)는 서브 화소(PXn)들의 면적 또는 발광 영역(EMA)의 면적 및 발광 소자(ED)의 개수가 제1 타입 화소(PXA)보다 적은 제2 타입 화소(PXB)를 포함하여 표시 영역(DPA)의 코너부(CA)에서 페이드 처리될 수 있고, 코너부(CA)에서 화소(PX)들의 경계가 시인되는 것을 방지할 수 있다. 본 실시예는 제2 타입 화소(PXB)의 휘도를 조절하기 위해, 발광 소자(ED)들의 개수 및 발광 영역(EMA)의 면적을 조절한 점에서 도 8 및 도 10의 실시예와 차이가 있다.
도 12를 참조하면, 일 실시예에 따른 표시 장치(10_4)는 제2 타입 화소(PXB)의 각 서브 화소(PXn)들은 발광 영역(EMA)의 면적이 제1 타입 화소(PXA)의 각 서브 화소(PXn)들보다 클 수 있다. 반면, 제2 타입 화소(PXB)의 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 개수는 제1 타입 화소(PXA)의 각 서브 화소(PXn)들과 다를 수 있다. 일 예로, 제2 타입 화소(PXB)는 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 개수가 제1 타입 화소(PXA)보다 작을 수 있다.
일 예로, 표시 장치(10_4)는 제2 타입 화소(PXB)의 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 높이(HEB)가 제1 타입 화소(PXA)의 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 높이(HEA)보다 클 수 있다. 제2 타입 화소(PXB)는 각 서브 화소(PXn)들 및 발광 영역(EMA)의 폭이 제1 타입 화소(PXA)의 서브 화소(PXn)와 동일하되 그 높이(HEA, HEB)가 다름에 따라, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 발광 영역(EMA)의 면적이 서로 다를 수 있다.
제2 타입 화소(PXB)는 각 서브 화소(PXn)들 간 발광 소자(ED)들의 개수 및 발광 영역(EMA)의 면적이 서로 동일하다. 표시 장치(10_4)의 구동 시 화소(PX)의 타입에 무관하게 각각 동일한 세기의 구동 신호를 인가하더라도, 제2 타입 화소(PXB)의 서브 화소(PXn)들 간에는 휘도 차이가 발생하지 않으나, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 발광 소자(ED)의 개수 차이 및 발광 영역(EMA)의 면적 차이에 의한 휘도 차이가 발생할 수 있다. 제2 타입 화소(PXB)의 서브 화소(PXn)들이 제1 타입 화소(PXA)의 서브 화소(PXn)보다 발광 영역(EMA)의 면적이 크더라도, 제2 타입 화소(PXB)에 배치된 발광 소자(ED)들의 개수가 제1 타입 화소(PXA)보다 작기 때문에 제2 타입 화소(PXB)의 휘도가 제1 타입 화소(PXA)보다 작을 수 있다. 표시 장치(10_4)는 제1 타입 화소(PXA)보다 서브 화소(PXn)들의 면적 또는 발광 영역(EMA)의 면적은 크되 발광 소자(ED)의 개수가 적은 제2 타입 화소(PXB)를 포함하여 코너부(CA)에서 화소(PX)들의 경계가 시인되는 것을 방지할 수 있다. 본 실시예는 제2 타입 화소(PXB)가 제1 타입 화소(PXA)보다 더 큰 면적의 발광 영역(EMA)을 포함한 점에서 도 11의 실시예와 차이가 있다.
한편, 이상의 실시예들에서는 최외곽에 배치된 제2 타입 화소(PXB)의 서브 화소(PXn)들이 서로 동일한 면적을 갖는 경우를 예시하였다. 다만, 이에 제한되지 않으며, 코너부(CA)의 최외곽 화소(PX)들의 경계가 시인되는 것을 더욱 효과적으로 방지하기 위해, 최외곽의 제2 타입 화소(PXB)는 각 서브 화소(PXn)들의 면적이 서로 다를 수 있다.
도 13 내지 도 19는 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도들이다.
먼저, 도 13을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 제2 타입 화소(PXB)가 서로 다른 면적의 발광 영역(EMA)을 포함하는 서브 화소(PXn)들을 포함할 있다. 일 예로, 제2 타입 화소(PXB)는 제4 서브 화소(PX4), 제4 서브 화소(PX4)보다 발광 영역(EMA)의 면적이 큰 제5 서브 화소(PX5) 및 제5 서브 화소(PX5)보다 발광 영역(EMA)의 면적이 큰 제6 서브 화소(PX6)를 포함할 수 있다. 제6 서브 화소(PX6)는 실질적으로 제1 타입 화소(PXA)의 서브 화소(PXn)들과 동일한 구조를 가질 수 있다. 즉, 제6 서브 화소(PX6)는 발광 영역(EMA)의 면적 또는 해당 서브 화소(PXn)의 면적이 제1 타입 화소(PXA)와 동일할 수 있다. 제4 및 제5 서브 화소(PX4, PX5)는 발광 영역(EMA) 및 해당 서브 화소(PXn)가 차지하는 면적이 다른 점을 제외하고는 제1 타입 화소(PXA)의 서브 화소(PXn)들과 동일할 수 있다. 반면, 제2 타입 화소(PXB)의 제4 내지 제6 서브 화소(PX4, PX5, PX6)는 배치된 발광 소자(ED)들의 개수가 제1 타입 화소(PXA)의 각 서브 화소(PXn)들과 동일할 수 있다. 본 실시예는 제2 타입 화소(PXB)의 휘도를 조절하기 위해, 발광 소자(ED)들의 개수가 아닌 발광 영역(EMA)의 면적을 조절한 점에서 도 8의 실시예와 차이가 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
표시 장치(10_5)는 표시 영역(DPA)의 코너부(CA)에서 최외곽에 배치된 제2 타입 화소(PXB)가 서로 다른 면적의 발광 영역(EMA)을 갖는 서브 화소(PXn)들을 포함할 수 있다. 제4 내지 제6 서브 화소(PX4, PX5, PX6)는 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 길이가 서로 다를 수 있고, 제6 서브 화소(PX6), 제5 서브 화소(PX5) 및 제4 서브 화소(PX4)로 갈수록 그 크기가 점진적으로 작아질 수 있다. 제4 서브 화소(PX4)와 제5 서브 화소(PX5)는 발광 영역(EMA)의 면적이 제1 타입 화소(PXA)의 서브 화소(PXn)들보다 작은 반면, 제6 서브 화소(PX6)는 제1 타입 화소(PXA)의 서브 화소(PXn)들과 발광 영역(EMA)의 면적이 실질적으로 동일할 수 있다.
일 실시예에 따르면, 표시 장치(10_5)는 구동 시 화소(PX)의 타입 및 서브 화소(PXn)에 따라 서로 다른 세기의 구동 신호가 인가될 수 있다. 예를 들어, 제2 타입 화소(PXB)의 제6 서브 화소(PX6)가 제1 타입 화소(PXA)의 서브 화소(PXn)와 동일한 구조를 갖는 실시예에서, 제2 타입 화소(PXB)에는 제1 타입 화소(PXA)보다 약한 세기의 구동 신호가 인가될 수 있다. 그에 따라 제6 서브 화소(PX6)는 발광 영역(EMA)의 면적 및 발광 소자(ED)들의 개수가 제1 타입 화소(PXA)의 서브 화소(PXn)들과 동일하더라도 휘도는 더 작을 수 있다.
또한, 제2 타입 화소(PXB)의 제4 내지 제6 서브 화소(PX4, PX5, PX6)가 서로 다른 면적의 발광 영역(EMA)을 갖되 동일한 개수의 발광 소자(ED)들을 포함할 경우, 하나의 화소(PX) 내 서브 화소(PXn)간 휘도 차이가 발생할 수 있다. 이를 방지하기 위해, 일 실시예에 따른 표시 장치(10_5)는 제2 타입 화소(PXB)의 서브 화소(PXn)들 간 다른 세기의 구동 신호를 인가할 수 있다. 각 서브 화소(PXn)들이 동일한 개수의 발광 소자(ED)들을 포함하되 서로 다른 면적의 발광 영역(EMA)을 갖는 경우, 큰 면적을 갖는 서브 화소(PXn), 예를 들어 제6 서브 화소(PX6)에서 발광되는 색이 제4 서브 화소(PX4) 및 제5 서브 화소(PX5)에서 발광되는 색보다 휘도가 더 클 수 있다.
각 서브 화소(PXn)들이 서로 다른 색을 발광하는 실시예에서, 각 서브 화소(PXn)들이 동일한 세기의 구동 신호를 받아 동시에 발광할 경우 제6 서브 화소(PX6)에서 발광한 색이 더 강하게 나와 원하는 색상을 표시하지 못할 수 있다. 이를 방지하기 위해, 제2 타입 화소(PXB)의 서브 화소(PXn)들이 서로 다른 면적의 발광 영역(EMA)을 포함하는 실시예에서, 각 서브 화소(PXn)들은 서로 다른 세기의 구동 신호를 받아 발광할 수 있다. 이를 통해, 각 서브 화소(PXn)들이 서로 다른 면적의 발광 영역(EMA)을 포함하되 발광 소자(ED)들의 개수가 동일하더라도, 서브 화소(PXn)간 휘도의 차이는 거의 없을 수 있다.
도 14를 참조하면, 일 실시예에 따른 표시 장치(10_6)는 제2 타입 화소(PXB)가 서로 다른 면적의 발광 영역(EMA)을 포함하는 서브 화소(PXn)들을 포함하면서, 가장 큰 면적을 갖는 제6 서브 화소(PX6)는 제1 타입 화소(PXA)보다 작은 면적의 발광 영역(EMA)을 가질 수 있다. 제6 서브 화소(PX6)의 발광 영역(EMA)의 높이(HEB)는 제1 타입 화소(PXA)의 서브 화소(PXn)가 갖는 발광 영역(EMA)의 높이(HEA)보다 작을 수 있다. 본 실시예는 제6 서브 화소(PX6)도 제1 타입 화소(PXA)의 서브 화소(PXn)보다 작은 면적을 갖는 점에서 도 13의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하기로 한다.
도 15를 참조하면, 일 실시예에 따른 표시 장치(10_7)는 제2 타입 화소(PXB)가 서로 다른 면적의 발광 영역(EMA)을 갖는 제4 내지 제6 서브 화소(PX4, PX5, PX6)를 포함하면서, 이에 더하여 제2 타입 화소(PXB)의 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 개수는 제1 타입 화소(PXA)의 각 서브 화소(PXn)들과 다를 수 있다. 일 예로, 제2 타입 화소(PXB)는 각 서브 화소(PXn)들에 배치된 발광 소자(ED)들의 개수가 제1 타입 화소(PXA)보다 작을 수 있다.
표시 장치(10_7)는 제2 타입 화소(PXB)가 제1 타입 화소(PXA)보다 작은 면적의 발광 영역(EMA)을 갖는 서브 화소(PXn)들을 포함하면서, 각 서브 화소(PXn)들 간 발광 영역(EMA)의 면적이 서로 다를 수 있다. 또한, 제2 타입 화소(PXB)의 서브 화소(PXn)들은 제1 타입 화소(PXA)의 서브 화소(PXn)보다 적은 개수의 발광 소자(ED)들을 포함할 수 있다. 이에 따라, 제2 타입 화소(PXB)는 제1 타입 화소(PXA)보다 작은 휘도를 가질 수 있어 표시 영역(DPA)의 코너부(CA)에서 페이드 처리될 수 있다.
한편, 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 서로 동일한 세기의 구동 신호가 인가되어도 발광 소자(ED)의 개수 차이로 인한 휘도 차이가 생길 수 있다. 다만, 제2 타입 화소(PXB)의 서브 화소(PXn)들 간에는 다른 세기의 구동 신호가 인가되어야 서브 화소(PXn) 간 발광 영역(EMA)의 면적 차이에 의한 휘도 차이를 보상할 수 있다. 본 실시예는 제2 타입 화소(PXB)의 서브 화소(PXn)들이 제1 타입 화소(PXA)보다 더 적은 개수의 발광 소자(ED)들을 포함하는 점에서 도 14의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하기로 한다.
도 16 및 도 17을 참조하면, 일 실시예에 따른 표시 장치(10_8, 10_9)는 서로 다른 면적의 발광 영역(EMA)을 갖는 제2 타입 화소(PXB)가 각 서브 화소(PXn)들마다 다른 개수의 발광 소자(ED)들을 포함할 수 있다. 도 16의 표시 장치(10_8)는 제4 서브 화소(PX4), 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)에 배치된 발광 소자(ED)의 개수가 순차적으로 증가하는 반면, 도 17의 표시 장치(10_9)는 제4 서브 화소(PX4), 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)에 배치된 발광 소자(ED)의 개수가 순차적으로 감소할 수 있다.
도 16의 표시 장치(10_8)는 제2 타입 화소(PXB)의 서브 화소(PXn)들이 발광 영역(EMA)의 면적에 비례하는 발광 소자(ED)들의 개수를 가질 수 있다. 제2 타입 화소(PXB)의 서브 화소(PXn)들이 제1 타입 화소(PXA)보다 발광 소자(ED)들의 개수가 작아 제1 타입 화소(PXA)보다 낮은 휘도를 가질 수 있다. 다만, 각 서브 화소(PXn)들 간 발광 소자(ED)들의 개수가 발광 영역(EMA)의 면적과 유사하게 제4 서브 화소(PX4), 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)에 따라 순차적으로 증가하므로, 서브 화소(PXn) 간 휘도 차이가 생길 수 있다. 제2 타입 화소(PXB)의 구동 시, 서브 화소(PXn) 간 구동 신호의 세기 보정을 통해 각 서브 화소(PXn) 간 휘도 차이를 보상하는 것이 필요할 수 있다.
반면, 도 17의 표시 장치(10_9)는 제2 타입 화소(PXB)의 서브 화소(PXn)들이 발광 영역(EMA)의 면적에 반비례하는 발광 소자(ED)들의 개수를 가질 수 있다. 제2 타입 화소(PXB)의 서브 화소(PXn)들이 제1 타입 화소(PXA)보다 발광 소자(ED)들의 개수가 작아 제1 타입 화소(PXA)보다 낮은 휘도를 가질 수 있다. 또한, 각 서브 화소(PXn)들 간 발광 소자(ED)들의 개수가 발광 영역(EMA)의 면적과 달리 제4 서브 화소(PX4), 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)에 따라 순차적으로 감소하므로, 구동 신호의 세기 보정이 없더라도 발광 소자(ED)들의 개수를 통해 서브 화소(PXn) 간 휘도 차이를 보상할 수 있다. 본 실시예는 제2 타입 화소(PXB)의 서브 화소(PXn)들이 다른 면적의 발광 영역(EMA)을 갖더라도 그와 반대로 발광 소자(ED)들의 개수를 조절하여 제4 내지 제6 서브 화소(PX4, PX5, PX6)가 구동 신호의 보정 없이도 균일한 휘도를 가질 수 있다.
도 18 및 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_10, 10_11)는 제2 타입 화소(PXB)가 서로 다른 면적의 발광 영역(EMA)을 가지며, 제6 서브 화소(PX6)가 제1 타입 화소(PXA)의 서브 화소(PXn)보다 더 큰 면적의 발광 영역(EMA)을 가질 수 있다.
도 18의 표시 장치(10_10)는 제6 서브 화소(PX6)의 발광 영역(EMA)의 높이(HEB)가 제1 타입 화소(PXA)의 서브 화소(PXn)가 갖는 발광 영역(EMA)의 높이(HEA)보다 큰 점에서 도 15의 실시예와 차이가 있다. 도 18의 실시예는 도 12 및 도 15의 실시예의 조합에 따른 구조를 가질 수 있다. 도 19의 표시 장치(10_11)는 제6 서브 화소(PX6)의 발광 영역(EMA)의 높이(HEB)가 제1 타입 화소(PXA)의 서브 화소(PXn)가 갖는 발광 영역(EMA)의 높이(HEA)보다 큰 점에서 도 17의 실시예와 차이가 있다. 도 19의 실시예는 도 12 및 도 17의 실시예의 조합에 따른 구조를 가질 수 있다. 이하, 중복된 내용은 생략하기로 한다.
도 13 내지 도 19에서는 제2 타입 화소(PXB)의 서브 화소(PXn)들이 차지하는 면적이 제1 타입 화소(PXA)보다 작은 경우가 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 타입 화소(PXB)는 서브 화소(PXn)의 면적은 제1 타입 화소(PXA)와 동일하되, 발광 영역(EMA)의 면적만이 제1 타입 화소(PXA)의 서브 화소(PXn)보다 작을 수 있다.
도 20을 참조하면, 일 실시예에 따른 표시 장치(10_12)는 제2 타입 화소(PXB)의 서브 화소(PXn)들은 발광 영역(EMA)의 면적이 제1 타입 화소(PXA)보다 작되, 각 서브 화소(PXn)가 차지하는 면적은 제1 타입 화소(PXA)와 동일할 수 있다. 이에 따라, 제1 방향(DR1)으로 이웃한 제1 타입 화소(PXA)와 제2 타입 화소(PXB)는 각 서브 화소(PXn)의 서브 영역(SA)이 제1 방향(DR1)으로 나란하게 배열될 수 있고, 전극 라인(RM)들을 절단하는 공정이 용이할 수 있다.
한편, 이상의 실시예들에서는 최외곽에 배치된 제2 타입 화소(PXB)의 서브 화소(PXn)들이 평면도 상 직사각형의 형상을 갖는 경우를 예시하였다. 다만, 이에 제한되지 않으며, 코너부(CA)의 최외곽 화소(PX)들의 경계가 시인되는 것을 더욱 효과적으로 방지하기 위해, 최외곽의 제2 타입 화소(PXB)는 그 형상이 코너부(CA)의 곡률진 외변(CS)을 따라 부분적으로 곡률진 형상을 갖는 영역을 포함할 수 있다.
도 21은 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다. 도 22는 도 21의 표시 장치에 포함된 제2 타입 서브 화소를 나타내는 개략도이다. 도 22는 제2 타입 화소(PXB)의 전극(RME) 구조만을 개략적으로 도시하고 있다.
도 21 및 도 22를 참조하면, 일 실시예에 따른 표시 장치(11)는 제2 타입 화소(PXB)가 곡률진 부분을 갖는 전극(RME)들을 포함할 수 있다. 제2 타입 화소(PXB)에 배치된 전극(RME)은 적어도 제2 방향(DR2)으로 연장되다가 제1 방향(DR1)으로 곡률진 전극 절곡부(RM_A)를 포함할 수 있다. 또한, 제2 타입 화소(PXB)의 몇몇 서브 화소(PXn)들은 전극(RME)이 제2 방향(DR2)으로 연장되어 전극 절곡부(RM_A)와 연결된 전극 연장부(RM_E)를 포함할 수 있다. 제2 타입 화소(PXB)의 제4 내지 제6 서브 화소(PX4, PX5, PX6)는 발광 영역(EMA)에 배치된 전극(RME)들이 전극 절곡부(RM_A)를 포함하여 도 13의 실시예와 같이 서로 다른 면적의 발광 영역(EMA)을 포함할 수 있다. 본 실시예는 제2 타입 화소(PXB)에 배치된 전극(RME)들의 형상이 다른 점에서 도 13의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
제2 타입 화소(PXB)의 제4 서브 화소(PX4)는 제2 방향(DR2)으로 이웃한 제1 타입 화소(PXA)로부터 연장되다가 발광 영역(EMA)에서 제1 방향(DR1)으로 곡률진 전극 절곡부(RM_A)들을 포함할 수 있다. 제4 서브 화소(PX4)의 제1 내지 제4 전극(RME1, RME2, RME3, RME4)들은 각각 전극 절곡부(RM_A)를 포함하여 원호(Arc)형상으로 배치될 수 있다. 제4 서브 화소(PX4)는 그 중심을 기준으로, 우하측에 배치된 제4 전극(RME4)을 기준으로, 제4 전극(RME4)과 이격되어 이를 둘러싸는 제2 전극(RME2), 제2 전극(RME2)과 이격되어 이를 둘러싸는 제3 전극(RME3), 및 제3 전극(RME3)과 이격되어 이를 둘러싸는 제1 전극(RME1)을 포함할 수 있다.
제4 서브 화소(PX4)와 달리, 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)는 전극 절곡부(RM_A)와 연결된 전극 연장부(RM_E)들을 포함할 수 있다. 전극 연장부(RM_E)는 제2 방향(DR2)으로 이웃한 제1 타입 화소(PXA)로부터 연장되어 배치될 수 있다. 전극 연장부(RM_E)들의 배치는 다른 도면들을 참조하여 상술한 바와 동일하다. 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)의 전극 절곡부(RM_A)들은 제4 서브 화소(PX4)와 유사하게 배치될 수 있다. 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)는 발광 영역(EMA)이 전극 연장부(RM_E)들이 배치된 제1 부분(EMA_E)과 전극 절곡부(RM_A)들이 배치된 제2 부분(EMA_C)을 포함할 수 있다.
본 실시예에 따른 표시 장치(11)는 제2 타입 화소(PXB)의 전극(RME)들이 코너부(CA) 외변(CS)의 형상을 따라 곡률진 전극 절곡부(RM_A)들을 포함할 수 있다. 표시 장치(11)는 코너부(CA)의 표시 영역(DPA)에서 각 화소(PX)들이 배치되는 공간이 부족하더라도 해당 영역에 배치되어 표시 영역(DPA) 중 화소(PX)가 배치되지 않는 공간을 최소화할 수 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다. 도 24는 도 23의 표시 장치에 포함된 제2 타입 서브 화소를 나타내는 개략도이다.
도 23 및 도 24를 참조하면, 일 실시예에 따른 표시 장치(11_1)는 제2 타입 화소(PXB)의 전극(RME)이 전극 절곡부(RM_A)로 형성된 점에서 도 21 및 도 22의 실시예와 차이가 있다. 표시 장치(11_1)는 제2 타입 화소(PXB)의 전극(RME)들이 원호(Arc)의 형상을 가짐에 따라 어느 한 서브 화소(PXn)가 다른 서브 화소(PXn)를 부분적으로 둘러싸도록 배열될 수 있다. 일 예로, 제2 타입 화소(PXB)는 그 중심을 기준으로 제4 서브 화소(PX4)가 우하측에 배치되고, 제5 서브 화소(PX5)가 제4 서브 화소(PX4)를 부분적으로 둘러싸도록 배치되고, 제6 서브 화소(PX6)가 제5 서브 화소(PX5)를 부분적으로 둘러싸도록 배치될 수 있다. 제2 타입 화소(PXB)는 제4 서브 화소(PX4), 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)가 순차적으로 그 면적이 커질 수 있다. 본 실시예는 제2 타입 화소(PXB)의 전극(RME)들이 전극 절곡부(RM_A)만을 포함한 형상을 가짐에 따라, 제2 타입 화소(PXB)가 대체로 코너부(CA)의 곡률진 외변(CS)에 대응한 형상을 가질 수 있다. 표시 장치(11_1)는 코너부(CA)의 표시 영역(DPA)에서 각 화소(PX)들이 배치되는 공간이 부족하더라도 해당 영역에 배치되어 표시 영역(DPA) 중 화소(PX)가 배치되지 않는 공간을 최소화할 수 있다.
도 25는 또 다른 실시예에 따른 표시 장치의 표시 영역에 배치된 서로 다른 타입의 화소의 개략적인 배치를 나타내는 평면도이다.
도 25를 참조하면, 일 실시예에 따른 표시 장치(11_2)는 코너부(CA)의 표시 영역(DPA)에 배치된 최외곽 화소로써, 제2 타입 화소(PXB)와 전극(RME) 구조가 대칭적 구조를 갖는 제5 타입 화소(PXE)를 더 포함할 수 있다. 본 실시예는 표시 영역(DPA)의 최외곽에 배치된 화소(PX)의 배치가 다른 점에서 도 23의 실시예와 차이가 있다.
제5 타입 화소(PXE)는 제2 타입 화소(PXB)와 유사하게 각 전극(RME)들이 전극 절곡부(RM_A)를 포함할 수 있다. 최외곽에 배치된 제2 타입 화소(PXB)는 제1 타입 화소(PXA)의 제1 방향(DR1) 타 측에 배치되고, 제5 타입 화소(PXE)는 제2 타입 화소(PXB)의 제2 방향(DR2) 타 측에 배치될 수 있다. 제2 타입 화소(PXB)의 제2 방향(DR2) 타 측에 최외곽 화소(PX)가 배치되는 경우, 제1 타입 화소(PXA)와 발광 소자(ED)들의 개수 및 발광 영역(EMA)의 면적이 동일한 제3 타입 화소(PXC) 대신 제5 타입 화소(PXE)가 배치될 수도 있다. 제2 타입 화소(PXB)와 제5 타입 화소(PXE)는 전극(RME)이 각각 전극 절곡부(RM_A)를 포함하되, 그 구조는 서로 대칭된 형상을 가지므로, 제2 타입 화소(PXB)의 전극 절곡부(RM_A)들은 그들의 곡률대로 서로 다른 화소행(PX_C)에 배치된 제1 타입 화소(PXA)들의 일 측을 커버하도록 배치될 수 있다. 이러한 전극 절곡부(RM_A)들은 서로 다른 화소행(PX_C) 사이의 경계에서 서로 분리되어 각각 제2 타입 화소(PXB)와 제5 타입 화소(PXE)를 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
RME: 전극
ED: 발광 소자
CNE1~CNE3: 접촉 전극
CT1, CT2: 컨택홀
EMA: 발광 영역 SA: 서브 영역
BNL1: 제1 뱅크 BNL2: 제2 뱅크
PAS1, PAS2, PAS3: 제1 내지 제3 절연층

Claims (20)

  1. 발광 영역을 갖는 복수의 서브 화소들을 포함하는 복수의 화소들이 배열된 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역;
    상기 표시 영역에서 적어도 일부분이 일 방향으로 연장되고 상기 서브 화소 내에서 서로 이격되어 배치된 복수의 전극들;
    상기 발광 영역 내에서 상기 복수의 전극들 상에 배치된 복수의 발광 소자들; 및
    상기 발광 소자들 및 상기 전극들 중 어느 하나와 접촉하는 복수의 접촉 전극들을 포함하고,
    상기 화소는 상기 표시 영역에 배치된 제1 타입 화소, 및 상기 표시 영역의 최외곽에 배치되어 상기 발광 영역의 면적 당 상기 발광 소자의 개수가 상기 제1 타입 화소와 다른 제2 타입 화소를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    제1 방향으로 연장된 제1 변, 상기 제1 방향과 다른 제2 방향으로 연장된 제2 변 및 상기 제1 변과 상기 제2 변이 만나되 외변이 곡률진 코너부를 포함하고,
    상기 제2 타입 화소는 상기 코너부의 곡률진 외변을 따라 배치된 표시 장치.
  3. 제2 항에 있어서,
    상기 표시 영역의 최외곽 중 상기 제1 변 및 상기 제2 변에 대응되어 배치되고, 상기 발광 영역의 면적 당 상기 발광 소자의 개수가 상기 제2 타입 화소와 다른 제3 타입 화소를 더 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적은 상기 제1 타입 화소의 상기 서브 화소와 동일하되, 상기 발광 영역에 배치된 상기 발광 소자의 개수는 상기 제1 타입 화소보다 적은 표시 장치.
  5. 제4 항에 있어서,
    상기 표시 영역에서 상기 제2 타입 화소로부터 내측으로 이웃하여 배치되고, 상기 발광 영역의 면적 당 상기 발광 소자의 개수가 상기 제1 타입 화소 및 상기 제2 타입 화소와 다른 제4 타입 화소를 더 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역이 면적이 서로 동일하되, 상기 제1 타입 화소의 상기 서브 화소가 갖는 상기 발광 영역과 다른 면적을 갖는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적이 상기 제1 타입 화소의 상기 서브 화소보다 작고, 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소와 동일한 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적이 상기 제1 타입 화소의 상기 서브 화소보다 작고, 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소보다 적은 표시 장치.
  9. 제6 항에 있어서,
    상기 제2 타입 화소는 상기 서브 화소의 상기 발광 영역의 면적이 상기 제1 타입 화소의 상기 서브 화소보다 크고, 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소보다 적은 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 타입 화소는 복수의 상기 서브 화소들은 상기 발광 영역의 면적 및 상기 발광 영역에 배치된 상기 발광 소자의 개수가 서로 동일하고,
    상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역의 면적이 서로 다르고, 적어도 하나의 서브 화소는 상기 발광 영역이 상기 제1 타입 화소의 상기 서브 화소가 갖는 상기 발광 영역과 다른 면적을 갖는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소와 동일한 표시 장치.
  12. 제10 항에 있어서,
    상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 상기 제1 타입 화소의 상기 서브 화소와 다른 표시 장치.
  13. 제10 항에 있어서,
    상기 제2 타입 화소의 복수의 상기 서브 화소들은 상기 발광 영역에 배치된 상기 발광 소자들의 개수가 서로 다른 표시 장치.
  14. 제10 항에 있어서,
    상기 제2 타입 화소는 복수의 상기 서브 화소들에 배치된 상기 전극이 상기 일 방향에 수직한 타 방향으로 곡률진 전극 절곡부를 포함하고,
    상기 제2 타입 화소의 상기 복수의 서브 화소들은 상기 일 방향 및 상기 타 방향 사이의 대각선 방향으로 배열된 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 타입 화소는 복수의 상기 서브 화소들에 배치된 상기 전극이 상기 전극 절곡부와 연결되고 상기 일 방향으로 연장된 전극 연장부를 더 포함하고,
    상기 제2 타입 화소의 상기 복수의 서브 화소들은 상기 일 방향에 수직한 상기 타 방향으로 배열된 표시 장치.
  16. 제1 방향으로 연장된 제1 변, 상기 제1 방향과 다른 제2 방향으로 연장된 제2 변 및 상기 제1 변과 상기 제2 변이 만나며 외변이 곡률진 코너부를 포함하는 표시 장치로써,
    상기 표시 장치는,
    일 방향으로 연장된 복수의 전극들, 양 단부가 상기 전극들 상에 배치된 복수의 발광 소자들, 및 상기 발광 소자들 및 상기 전극들 중 어느 하나와 접촉하는 복수의 접촉 전극들을 포함하는 복수의 화소들이 배열되고,
    상기 화소는 복수의 제1 타입 화소들, 상기 제1 타입 화소를 둘러싸며 최외곽에 배치된 화소로써 상기 코너부에 배치된 제2 타입 화소 및 상기 제1 변과 상기 제2 변에 대응되어 배치된 제3 타입 화소를 포함하고,
    상기 제2 타입 화소는 상기 발광 소자들이 배치된 발광 영역의 단위 면적 당 상기 발광 소자들의 개수가 상기 제1 타입 화소와 다른 표시 장치.
  17. 제16 항에 있어서,
    상기 제2 타입 화소는 상기 발광 소자들의 개수가 상기 제1 타입 화소와 다른 표시 장치.
  18. 제16 항에 있어서,
    상기 제2 타입 화소는 상기 발광 영역의 면적이 상기 제1 타입 화소와 다른 표시 장치.
  19. 제16 항에 있어서,
    상기 제3 타입 화소는 상기 발광 영역의 단위 면적 당 상기 발광 소자들의 개수가 상기 제2 타입 화소와 다른 표시 장치.
  20. 제16 항에 있어서,
    상기 제1 타입 화소와 상기 제2 타입 화소 사이에 배치되어 상기 발광 영역의 단위 면적 당 상기 발광 소자들의 개수가 상기 제1 타입 화소 및 상기 제2 타입 화소와 각각 다른 제4 타입 화소를 더 포함하는 상기 표시 장치.
KR1020200099371A 2020-08-07 2020-08-07 표시 장치 KR20220019195A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200099371A KR20220019195A (ko) 2020-08-07 2020-08-07 표시 장치
US17/391,564 US20220045042A1 (en) 2020-08-07 2021-08-02 Display device
CN202180056761.7A CN116057614A (zh) 2020-08-07 2021-08-06 显示装置
PCT/KR2021/010402 WO2022031104A1 (ko) 2020-08-07 2021-08-06 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200099371A KR20220019195A (ko) 2020-08-07 2020-08-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20220019195A true KR20220019195A (ko) 2022-02-16

Family

ID=80115313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099371A KR20220019195A (ko) 2020-08-07 2020-08-07 표시 장치

Country Status (4)

Country Link
US (1) US20220045042A1 (ko)
KR (1) KR20220019195A (ko)
CN (1) CN116057614A (ko)
WO (1) WO2022031104A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184314A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7515122B2 (en) * 2004-06-02 2009-04-07 Eastman Kodak Company Color display device with enhanced pixel pattern
WO2013084261A1 (ja) * 2011-12-07 2013-06-13 日立コンシューマエレクトロニクス株式会社 映像表示装置及びバックライトの制御方法
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
CN107665637A (zh) * 2017-09-19 2018-02-06 厦门天马微电子有限公司 异形显示面板和显示装置
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20220045042A1 (en) 2022-02-10
CN116057614A (zh) 2023-05-02
WO2022031104A1 (ko) 2022-02-10

Similar Documents

Publication Publication Date Title
US20210367024A1 (en) Display device
KR20210148539A (ko) 표시 장치
KR20220019195A (ko) 표시 장치
US20220085248A1 (en) Display device and method of fabricating the same
US20210366888A1 (en) Display device
US20220052107A1 (en) Display device
US20210335765A1 (en) Display device
US20220302235A1 (en) Display device
US20220140194A1 (en) Display device
US11950479B2 (en) Display device and method for fabricating the same
US20230282795A1 (en) Display device and method of fabricating the same
US20230207543A1 (en) Display device
US20220190071A1 (en) Display device
US20230124028A1 (en) Display device
US20230260981A1 (en) Display device
KR20220051056A (ko) 표시 장치
KR20230092055A (ko) 표시 장치
KR20220014472A (ko) 표시 장치
KR20220034945A (ko) 표시 장치
KR20220034267A (ko) 표시 장치
KR20240029654A (ko) 표시 장치
KR20220083935A (ko) 표시 장치
KR20220127396A (ko) 표시 장치
KR20240032241A (ko) 표시 장치
KR20230142010A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination