KR20220019859A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220019859A
KR20220019859A KR1020200099625A KR20200099625A KR20220019859A KR 20220019859 A KR20220019859 A KR 20220019859A KR 1020200099625 A KR1020200099625 A KR 1020200099625A KR 20200099625 A KR20200099625 A KR 20200099625A KR 20220019859 A KR20220019859 A KR 20220019859A
Authority
KR
South Korea
Prior art keywords
contact electrode
light emitting
emitting device
sacrificial pattern
electrode
Prior art date
Application number
KR1020200099625A
Other languages
English (en)
Inventor
김현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200099625A priority Critical patent/KR20220019859A/ko
Priority to US18/019,908 priority patent/US20230282775A1/en
Priority to CN202080104395.3A priority patent/CN116134629A/zh
Priority to PCT/KR2020/012221 priority patent/WO2022034959A1/ko
Publication of KR20220019859A publication Critical patent/KR20220019859A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치의 제조 방법은 제1 전극 및 제2 전극이 형성된 기판을 준비하는 단계, 상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 배치하는 단계, 상기 발광 소자 상에 상기 발광 소자의 일 단부 및 타 단부를 노출하는 희생 패턴을 형성하는 단계, 상기 희생 패턴 및 상기 희생 패턴이 노출하는 상기 발광 소자의 일 단부 및 타 단부 상에 접촉 전극용 물질층을 형성하는 단계, 및 상기 희생 패턴과 중첩하는 상기 접촉 전극용 물질층을 제거하여 제1 접촉 전극 및 제2 접촉 전극을 형성하는 단계를 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 마스크 공정을 절감하여 공정 효율이 개선된 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 마스크 공정을 절감하여 공정 효율이 개선된 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 전극 및 제2 전극이 형성된 기판을 준비하는 단계, 상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 배치하는 단계, 상기 발광 소자 상에 상기 발광 소자의 일 단부 및 타 단부를 노출하는 희생 패턴을 형성하는 단계, 상기 희생 패턴 및 상기 희생 패턴이 노출하는 상기 발광 소자의 일 단부 및 타 단부 상에 접촉 전극용 물질층을 형성하는 단계, 및 상기 희생 패턴과 중첩하는 상기 접촉 전극용 물질층을 제거하여 제1 접촉 전극 및 제2 접촉 전극을 형성하는 단계를 포함한다.
상기 희생 패턴의 단면 형상은 테이퍼 형상을 가질 수 있다.
상기 접촉 전극용 물질층은, 상기 희생 패턴과 중첩하고, 제1 두께를 갖는 제1 영역, 상기 희생 패턴이 노출하는 발광 소자의 일 단부 및 타 단부와 중첩하고, 제2 두께를 갖는 제2 영역, 및 상기 발광 소자와 비중첩하고, 제3 두께를 갖는 제3 영역을 포함하되, 상기 제1 두께는 상기 제2 두께 및 상기 제3 두께보다 작을 수 있다.
상기 접촉 전극용 물질층을 제거하여 상기 제1 접촉 전극 및 상기 제2 접촉 전극을 형성하는 단계는, 제1 에천트를 이용하여 전면 식각으로 진행될 수 있다.
상기 제1 에천트의 상기 희생 패턴에 대한 식각 선택비는 상기 제1 에천트의 상기 접촉 전극용 물질층에 대한 식각 선택비보다 클 수 있다.
상기 접촉 전극용 물질층을 제거하여 상기 제1 접촉 전극 및 상기 제2 접촉 전극을 형성하는 단계 중에 상기 희생 패턴 상에 상기 제1 두께를 갖는 제1 영역이 식각되어 상기 희생 패턴이 노출되고, 상기 노출된 희생 패턴은 상기 제1 에천트에 의해 식각될 수 있다.
상기 희생 패턴은 자기 조립 단분자막(Self assembled monolayer)을 포함할 수 있다.
상기 접촉 전극용 물질층을 제거하여 상기 제1 접촉 전극 및 상기 제2 접촉 전극을 형성하는 단계는, 상기 접촉 전극용 물질층의 일면에 접착층을 형성하는 단계, 및 상기 접착층을 제거하는 단계를 포함할 수 있다.
상기 접촉 전극용 물질층은, 상기 희생 패턴 및 상기 접착층과 중첩하는 제1 부분 및 상기 희생 패턴과 중첩하지 않되 상기 접착층과 중첩하는 제2 부분을 포함하고, 상기 접착층을 제거하는 단계에서 상기 접착층의 일면에 부착되어 상기 접촉 전극용 물질층의 제1 부분이 제거되어 상기 제1 접촉 전극 및 상기 제2 접촉 전극이 형성될 수 있다.
상기 접착층을 제거하는 단계 후에 상기 희생 패턴을 제거하는 단계를 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치의 제조 방법은 제1 전극 및 제2 전극이 형성된 기판을 준비하는 단계, 상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 배치하는 단계, 상기 제1 전극 및 상기 발광 소자의 일 단부 상에 제1 접촉 전극을 형성하는 단계, 상기 제1 접촉 전극 상에 상기 제1 접촉 전극을 덮는 희생 패턴을 형성하는 단계, 상기 희생 패턴 상에 제2 접촉 전극용 물질층을 형성하는 단계, 및 상기 희생 패턴과 중첩하는 상기 제2 접촉 전극용 물질층을 제거하여 제2 접촉 전극을 형성하는 단계를 포함한다.
상기 희생 패턴은 자기 조립 단분자막(Self assembled monolayer)을 포함할 수 있다.
상기 제2 접촉 전극용 물질층을 제거하여 제2 접촉 전극을 형성하는 단계는, 상기 제2 접촉 전극용 물질층의 일면에 접착층을 형성하는 단계, 및 상기 접착층을 제거하는 단계를 포함할 수 있다.
상기 제2 접촉 전극용 물질층은, 상기 희생 패턴 및 상기 접착층과 중첩하는 제1 부분, 및 상기 희생 패턴과 중첩하지 않되 상기 접착층과 중첩하는 제2 부분을 포함하고, 상기 접착층을 제거하는 단계에서 상기 접착층의 일면에 부착되어 상기 제2 접촉 전극용 물질층의 제1 부분이 제거되어 상기 제2 접촉 전극이 형성될 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 발광 소자, 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 포함하되, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격 대향하고, 상기 제1 접촉 전극과 대향하는 상기 제2 접촉 전극의 일 단부는 단면 형상이 역테이퍼 형상을 가진다.
상기 제2 접촉 전극과 대향하는 상기 제1 접촉 전극의 일 단부는 단면 형상이 역테이퍼 형상일 수 있다.
상기 제2 접촉 전극의 일 단부는 상기 발광 소자의 타 단부 상에 배치되고, 상기 제2 접촉 전극은 상기 발광 소자와 중첩하는 제1 영역 및 상기 발광 소자와 비중첩하는 제2 영역을 포함하고, 상기 제1 영역의 두께는 상기 제2 영역의 두께보다 작을 수 있다.
상기 제2 접촉 전극의 상면의 적어도 일부 영역에는 표면 거칠기가 형성될 수 있다.
상기 제2 접촉 전극은 상기 발광 소자와 중첩하는 영역에서 상면에 표면 거칠기가 형성되고, 상기 제1 접촉 전극은 상기 발광 소자와 중첩하는 영역에서 상면에 표면 거칠기가 형성될 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되는 절연층을 더 포함하되, 상기 절연층은 상기 제1 및 상기 제2 접촉 전극 상에 배치되는 제1 부분 및 상기 제1 접촉 전극과 상기 제2 접촉 전극의 이격된 공간에 배치되는 제2 부분을 포함하고 상기 제1 부분과 상기 제2 부분은 일체화될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 희생 패턴을 이용하여 제1 접촉 전극과 제2 접촉 전극을 동일한 공정을 통해 형성함으로써, 마스크 수가 절감되어 표시 장치의 공정 효율이 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 III-III’ 선을 따라 자른 일 예를 나타내는 단면도이다.
도 4는 일 실시예에 발광 소자의 개략도이다.
도 5는 도 3의 A 영역을 확대한 일 예를 나타낸 확대 단면도이다.
도 6은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
도 7은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
도 8은 도 7의 B1 영역을 확대한 확대 단면도이다.
도 9는 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
도 10은 도 9의 B2 영역을 확대한 확대 단면도이다.
도 11은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
도 12는 도 11의 B3 영역을 확대한 확대 단면도이다.
도 13은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
도 14는 도 3의 A 영역을 확대한 다른 예를 나타낸 확대 단면도이다.
도 15는 도 2의 III-III’ 선을 따라 자른 다른 예를 나타내는 단면도이다.
도 16은 도 15의 C 영역을 확대한 일 예를 나타낸 확대 단면도이다.
도 17 내지 도 22는 도 15의 표시 장치의 제조 공정을 나타낸 단면도들이다.
도 23은 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 24는 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 25는 도 24의 E 영역을 확대한 확대 단면도이다.
도 26은 도 24의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
도 27은 도 26의 D 영역을 확대한 확대 단면도이다.
도 28 내지 도 31은 도 24의 표시 장치의 제조 공정 중 일부를 나타낸 단면도들이다.
도 32는 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지
칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 3은 도 2의 III-III’ 선을 따라 자른 일 예를 나타내는 단면도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(30)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 절단부 영역(CBA)을 더 포함할 수 있다. 절단부 영역(CBA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다.
절단부 영역(CBA)은 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극(21, 22)이 서로 분리되는 영역일 수 있다. 각 화소(PX)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되고, 절단부 영역(CBA)에는 각 화소(PX) 마다 배치된 전극(21, 22)의 일부가 배치될 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않을 수 있다.
도 2 및 도 3을 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(PAL) 및 회로 소자층(PAL) 상에 배치되는 발광 소자층을 포함할 수 있다. 발광 소자층은 제1 뱅크(40), 제1 및 제2 전극(21, 22), 제2 뱅크(60), 발광 소자(30), 제1 및 제2 접촉 전극(71, 72), 제1 절연층(51) 및 제2 절연층(52)을 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
기판(SUB) 상에는 회로 소자층(PAL)이 배치될 수 있다. 회로 소자층(PAL)은 적어도 하나의 트랜지스터 등을 포함하여 발광 소자층을 구동할 수 있다.
제1 뱅크(40)는 회로 소자층(PAL) 상에 배치될 수 있다. 도면에는 도시하지 않았으나, 회로 소자층(PAL)은 비아층을 포함할 수 있고, 제1 뱅크(40)는 회로 소자층(PAL)의 비아층 상에 배치될 수 있다.
제1 뱅크(40)는 평면상 각 화소(PX) 내에서 제2 방향(DR2)으로 연장되는 형상을 포함할 수 있다. 제1 뱅크(40)는 서로 이격 배치된 제1 및 제2 서브 뱅크(41, 42)를 포함할 수 있다. 제1 및 제2 서브 뱅크(41, 42)가 서로 이격되어 형성된 이격 공간은 복수의 발광 소자(30)가 배치되는 영역을 제공할 수 있다.
제1 및 제2 서브 뱅크(41, 42)는 기판(SUB)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 및 제2 서브 뱅크(41, 42)의 돌출된 부분은 경사진 측면을 가질 수 있다. 제1 및 제2 서브 뱅크(41, 42)는 경사진 측면을 포함함으로써 발광 소자(30)에서 방출되어 제1 및 제2 서브 뱅크(41, 42)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다.
제1 및 제2 전극(21, 22)은 제1 및 제2 서브 뱅크(41, 42) 상에 각각 배치될 수 있다. 제1 및 제2 전극(21, 22)은 서로 이격되어 배치될 수 있다.
제1 전극(21)은 제1 방향(DR1)으로 연장된 제2 뱅크(60)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(21)은 제1 컨택홀(CT1)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제2 전극(22)은 제1 방향(DR1)으로 연장된 제2 뱅크(60)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제2 전극(22)은 제2 컨택홀(CT2)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제1 및 제2 전극(21, 22)은 각각 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(21, 22)들은 후술하는 접촉 전극(71, 72)을 통해 제1 전극(21)과 제2 전극(22) 사이에 배치되는 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(71, 72)을 통해 발광 소자(30)에 전달할 수 있다.
복수의 전극(21, 22) 상에는 제1 절연층(51)이 배치될 수 있다. 제1 절연층(51)은 제1 전극(21) 및 제2 전극(22) 상에 배치되되, 제1 전극 및 제2 전극(22)의 적어도 일부를 노출하도록 배치될 수 있다. 제1 절연층(51)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(51) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제1 절연층(51) 상에는 제2 뱅크(60)가 배치될 수 있다. 제2 뱅크(60)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(60)는 제1 뱅크(40)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(60)는 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 화소(PX)로 넘치는 것을 방지하는 기능을 수행할 수 있다.
발광 소자(30)는 각 전극(21, 22) 사이에서 제1 절연층(51) 상에 배치될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 또한, 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다.
제1 및 제2 접촉 전극(71, 72)은 제1 및 제2 전극(21, 22) 상에 각각 배치될 수 있다. 제1 및 제2 접촉 전극(71, 72)은 서로 이격되어 배치될 수 있다. 제1 접촉 전극(71)은 제2 접촉 전극(72)과 이격 대향하는 일 단부를 포함하고, 제2 접촉 전극(72)은 제1 접촉 전극(71)과 이격 대향하는 일 단부를 포함할 수 있다. 본 명세서에서 제1 및 제2 접촉 전극(71, 72)의 일 단부는 서로 이격 대향하는 측에 배치된 단부를 지칭할 수 있다.
제1 및 제2 접촉 전극(71, 72)은 평면상 일 방향으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(71)과 제2 접촉 전극(72)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(71)과 제2 접촉 전극(72)은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다.
제1 접촉 전극(71)은 제1 전극(21) 및 발광 소자(30)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(71)은 제1 전극(21) 상에 배치되어, 일부 영역은 제1 절연층(51)이 노출하는 제1 전극(21)의 일면과 접촉하고 다른 일부 영역은 발광 소자(30)의 일 단부와 접촉할 수 있다.
제2 접촉 전극(72)은 제2 전극(22) 및 발광 소자(30)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(72)은 제2 전극(22) 상에 배치되어, 일부 영역은 제1 절연층(51)이 노출하는 제2 전극(22)의 일면과 접촉하고 다른 일부 영역은 발광 소자(30)의 타 단부와 접촉할 수 있다
제1 접촉 전극(71)과 제2 접촉 전극(72)은 발광 소자(30) 상에 나란하게 배치될 수 있다. 제1 접촉 전극(71)과 제2 접촉 전극(72)은 발광 소자(30) 상에서 서로 이격 대향할 수 있다. 제1 접촉 전극(71)과 제2 접촉 전극(72)은 발광 소자(30) 상에서 서로 이격되어 발광 소자(30)의 일부를 노출할 수 있다. 제1 접촉 전극(71)과 제2 접촉 전극(72)에 의해 노출된 발광 소자(30)는 상기 노출된 영역에서 후술하는 제2 절연층(52)과 접촉할 수 있다. 발광 소자(30)와 인접한 영역에서 제1 접촉 전극(71)과 제2 접촉 전극(72)은 각 영역별로 상이한 두께를 가질 수 있다. 이에 대한 상세한 설명은 도 5를 참조하여 후술하기로 한다.
제2 절연층(52)은 기판(SUB) 상에 전면적으로 배치될 수 있다. 제2 절연층(52)은 기판(SUB) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
도 4는 일 실시예에 발광 소자의 개략도이다.
도 4를 참조하면, 발광 소자(30)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(30)의 길이는 발광 소자(30)의 직경보다 크며, 종횡비는 3:1 내지 10:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(30)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(30)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(30)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(30)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(30)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(30)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(30)는 무기 발광 다이오드일 수 있다. 구체적으로 발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(30)는 길이 방향으로 순차 적층된 제1 반도체층(31), 활성층(33), 제2 반도체층(32), 및 전극층(37)을 포함할 수 있다. 발광 소자는 제1 반도체층(31), 제2 반도체층(32), 활성층(33)의 외표면을 감싸는 절연막(38)을 더 포함할 수 있다.
제1 반도체층(31)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있다. 제2 반도체층(32)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(33)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치될 수 있다. 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(33)에서 방출되는 광은 발광 소자(30)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 활성층(33)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 제2 반도체층(32) 상에 배치될 수 있다. 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이 방향의 양 단부는 노출되도록 형성될 수 있다. 절연막(38)은 절연 특성을 가진 물질들을 포함할 수 있다. 이에 따라 활성층(33)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 활성층(33)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(38)은 외면이 표면 처리될 수 있다. 발광 소자(30)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
도 5는 도 3의 A 영역을 확대한 일 예를 나타낸 확대 단면도이다.
도 5를 참조하면, 발광 소자(30)의 인접 영역에 배치된 제1 접촉 전극(71)(또는 제1 접촉 전극(71)의 일 단부)은 발광 소자(30)와 제3 방향(DR3)으로 중첩 배치된 제1 영역(71A) 및 발광 소자(30)와 제3 방향(DR3)으로 중첩 배치되지 않은 제2 영역(71B)을 포함할 수 있다. 제1 접촉 전극(71)의 제1 영역(71A)은 발광 소자(30) 상에 배치될 수 있다.
발광 소자(30) 상에 배치되는 제1 접촉 전극(71), 즉 제1 접촉 전극(71) 제1 영역(71A)은 단면상 제1 면(71S1), 제2 면(71S2) 및 제3 면(71S3)을 포함할 수 있다. 제1 면(71S1)은 발광 소자(30) 상에서 발광 소자(30)의 절연막(38)과 접촉하는 면이고, 제2 면(71S2)은 제1 면(71S1)과 대향하는 면이며, 제3 면(71S3)은 제1 면(71S1)과 제2 면(71S2)은 연결하는 면일 수 있다. 예를 들어, 제1 접촉 전극(71)의 제1 면(71S1)은 제1 접촉 전극(71) 제1 영역(71A)의 하면, 제1 접촉 전극(71)의 제2 면(71S2)은 제1 접촉 전극(71) 제1 영역(71A)의 상면, 제1 접촉 전극(71)의 제3 면(71S3)은 제1 접촉 전극(71) 제1 영역(71A)의 측면일 수 있다. 이하, 제1 접촉 전극(71)의 제1 면(71S1), 제2 면(71S2) 및 제3 면(71S3)은 각각 발광 소자(30) 상에 배치되는 제1 접촉 전극(71), 즉 제1 접촉 전극(71) 제1 영역(71A)의 하면(71S1), 상면(71S2) 및 측면(71S3)으로도 지칭될 수 있다.
마찬가지로, 제2 접촉 전극(72)은 발광 소자(30)의 인접 영역에서 발광 소자(30)와 제3 방향(DR3)으로 중첩 배치된 제1 영역(72A) 및 발광 소자(30)와 제3 방향(DR3)으로 중첩 배치되지 않은 제2 영역(72B)을 포함할 수 있다. 제1 접촉 전극(71)의 제1 영역(71A)은 발광 소자(30) 상에 배치될 수 있다.
발광 소자(30) 상에 배치되는 제2 접촉 전극(72), 즉 제2 접촉 전극(72) 제1 영역(72A)은 단면상 제1 면(72S1), 제2 면(72S2) 및 제3 면(72S3)을 포함할 수 있다. 예를 들어, 제2 접촉 전극(72)의 제1 면(72S1)은 제2 접촉 전극(72) 제1 영역(72A)의 하면, 제2 접촉 전극(72)의 제2 면(72S2)은 제2 접촉 전극(72) 제1 영역(72A)의 상면, 제2 접촉 전극(72)의 제3 면(72S3)은 제2 접촉 전극(72) 제1 영역(72A)의 측면일 수 있다. 이하, 제2 접촉 전극(72)의 제1 면(72S1), 제2 면(72S2) 및 제3 면(72S3)은 각각 발광 소자(30) 상에 배치되는 제2 접촉 전극(72), 즉 제2 접촉 전극(72) 제1 영역(72A)의 하면(72S1), 상면(72S2) 및 측면(72S3)으로도 지칭될 수 있다.
제1 접촉 전극(71) 및 제2 접촉 전극(72)은 발광 소자(30) 상에서 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 발광 소자(30) 상에서 제1 접촉 전극(71)의 측면(71S3)과 제2 접촉 전극(72)의 측면(72S3)은 서로 대향할 수 있다.
제2 접촉 전극(72)과 이격 대향하며 마주보는 제1 접촉 전극(71)의 일 단부의 단면 형상은 역테이퍼 형상을 가질 수 있다. 마찬가지로, 제1 접촉 전극(71)과 이격 대향하며 마주보는 제2 접촉 전극(72)의 일 단부의 단면 형상은 역테이퍼 형상을 가질 수 있다.
구체적으로, 발광 소자(30) 상에 배치된 제1 접촉 전극(71)의 단면 형상은 역테이퍼 형상을 가질 수 있다. 본 명세서에서 역테이퍼 형상은 단면상 상면이 하면보다 돌출되어 경사진 측면을 갖는 형상으로 정의될 수 있다. 즉, 단면 형상이 역테이퍼 형상인 경우, 하면과 측면이 이루는 각의 크기가 둔각일 수 있다. 또한, 정테이퍼 형상은 단면상 하면이 상면보다 돌출되어 경사진 측면을 갖는 형상으로 정의될 수 있다. 즉, 단면 형상이 정테이퍼 형상인 경우, 하면과 측면이 이루는 각의 크기가 예각일 수 있다.
제1 접촉 전극(71) 제1 영역(71A)의 단면 형상은 역테이퍼 형상을 가질 수 있다. 따라서, 제1 접촉 전극(71) 제1 영역(71A)의 하면(71S1)과 측면(71S3)이 이루는 각도는 둔각일 수 있다. 예시적인 실시예에서, 제1 접촉 전극(71) 제1 영역(71A)의 하면(71S1)과 측면(71S3)이 이루는 제1 테이퍼 각도(θ1)는 90° 보다 크고 145° 보다 작거나 같은 범위를 가질 수 있다. 다만, 이에 제한되지 않고 제1 접촉 전극(71)의 일 단부의 단면 형상은 정테이퍼 형상을 가질 수도 있다.
발광 소자(30) 상에 배치된 제2 접촉 전극(72)의 단면 형상은 역테이퍼 형상을 가질 수 있다. 제2 접촉 전극(72) 제1 영역(72A)의 단면 형상은 역테이퍼 형상을 가질 수 있다. 따라서, 제2 접촉 전극(72) 제1 영역(72A)의 하면(72S1)과 측면(72S3)이 이루는 각도는 둔각일 수 있다. 예시적인 실시예에서, 제2 접촉 전극(72) 제1 영역(72A)의 하면(72S1)과 측면(72S3)이 이루는 제2 테이퍼 각도(θ2)는 90° 보다 크고 145° 보다 작거나 같은 범위를 가질 수 있다. 다만, 이에 제한되지 않고 제2 접촉 전극(72)의 일 단부의 단면 형상은 정테이퍼 형상을 가질 수도 있다.
발광 소자(30)와 인접한 영역에 배치되는 제1 접촉 전극(71) 및 제2 접촉 전극(72)은 영역별로 상이한 두께를 가질 수 있다.
발광 소자(30)와 인접한 영역에 배치되는 제1 접촉 전극(71)은 발광 소자(30)와 상대적인 배치 관계에 따라 상이한 두께를 가질 수 있다. 발광 소자(30) 상에 배치되는 제1 접촉 전극(71) 제1 영역(71A)은 제1 두께(t1)를 가지고, 발광 소자(30) 상에 배치되지 않는 제1 접촉 전극(71) 제2 영역(72A)은 제1 두께(t1)와 상이한 제2 두께(t2)를 가질 수 있다. 제2 두께(t2)는 제1 두께(t1)보다 클 수 있다.
발광 소자(30)와 인접한 영역에 배치되는 제2 접촉 전극(72)의 제1 영역(72A)과 제2 영역(72B)의 두께 관계는 제1 접촉 전극(71)과 실질적으로 동일할 수 있다. 발광 소자(30)와 인접한 영역에 배치되는 제2 접촉 전극(72)의 제1 영역(72A)과 제2 영역(72B)의 두께에 관한 설명은 상술한 제1 접촉 전극(71)의 제1 영역(71A)과 제2 영역(71B)의 두께에 관한 설명으로 대체하기로 한다.
제1 접촉 전극(71) 및 제2 접촉 전극(72) 상에는 제2 절연층(52)이 배치될 수 있다. 제2 절연층(52)은 발광 소자(30) 상에 형성된 제1 접촉 전극(71)과 제2 접촉 전극(72)의 이격 공간을 포함하여 제1 및 제2 접촉 전극(71, 72) 상에 배치되어 제1 및 제2 접촉 전극(71, 72)을 완전히 덮을 수 있다.
제2 절연층(52)은 제1 접촉 전극(71) 및 제2 접촉 전극(72) 상에 위치하는 제1 부분과 발광 소자(30) 상에서 제1 접촉 전극(71)과 제2 접촉 전극(72)의 이격 공간에 위치하는 제2 부분을 포함할 수 있다. 제2 절연층(52)의 제1 부분과 제2 부분은 일체화되어 별도의 경계선 없이 단일층으로 형성될 수 있다.
이하, 상술한 도 3의 표시 장치의 제조 공정에 대하여 설명하기로 한다.
도 6은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
먼저, 도 6을 참조하면, 기판(SUB) 및 상기 기판(SUB) 상에 형성된 회로 소자층(PAL)을 준비한다. 이어, 기판(SUB) 상에 제1 서브 뱅크(41) 및 제2 서브 뱅크(42)를 포함하는 제1 뱅크(40)를 형성한다. 제1 서브 뱅크(41) 및 제2 서브 뱅크(42)는 동일한 마스크 공정에 의해 형성될 수 있다. 이어, 제1 서브 뱅크(41) 및 제2 서브 뱅크(42) 상에 각각 제1 전극(21) 및 제2 전극(22)을 형성한다. 제1 전극(21) 및 제2 전극(22)은 동일한 재료를 포함하여, 동일한 마스크 공정에 의해 형성될 수 있다. 이어, 제1 및 제2 전극(21, 22) 상에 제1 절연층(51), 제1 절연층(51) 상에 제2 뱅크(60)를 형성하고, 제1 전극(21) 및 제2 전극(22) 사이에서 제1 절연층(51) 상에 발광 소자(30)를 배치한다. 발광 소자(30)는 잉크 내에 분산된 상태로 프린팅 공정을 통해 기판(SUB) 상에 분사되어 배치될 수 있다.
도 7은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다. 도 8은 도 7의 B1 영역을 확대한 확대 단면도이다.
이어, 도 7 및 도 8을 참조하면, 발광 소자(30) 상에 희생 패턴(SP)을 형성한다. 본 실시예에서 희생 패턴(SP)은 마스크 공정에 의해 형성될 수 있다. 구체적으로, 제1 및 제2 전극(21, 22) 및 제1 절연층(51) 상에 희생층용 물질층을 전면 증착한다. 이어, 희생층용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 희생층용 물질층을 식각한다. 이후, 포토레지스트 패턴을 스트립(Strip) 또는 애슁 공정을 통해 제거하여 도 7 및 도 8에 도시된 바와 같은 희생 패턴(SP)을 형성할 수 있다.
희생 패턴(SP)은 단면상 하면(SP_S1), 상면(SP_S2), 제1 측면(SP_S3) 및 제2 측면(SP_S4)을 포함할 수 있다. 희생 패턴(SP)의 단면 형상은 정테이퍼 형상을 포함할 수 있다. 단면상 희생 패턴(SP)의 하면(SP_S1)의 폭(W1)은 희생 패턴(SP)의 상면(SP_S2)의 폭(W2)보다 클 수 있다. 희생 패턴(SP)의 하면(SP_S1)과 희생 패턴(SP)의 제1 측면(SP_S3)이 이루는 각도는 예각일 수 있다. 예시적인 실시예에서, 희생 패턴(SP)의 하면(SP_S1)과 희생 패턴(SP)의 제1 측면(SP_S3)이 이루는 제3 테이퍼 각도(θ3)는 35° 보다 크거나 같고 90° 보다 작은 범위를 가질 수 있다. 마찬가지로, 희생 패턴(SP)의 하면(SP_S1)과 희생 패턴(SP)의 제2 측면(SP_S4)이 이루는 각도는 예각일 수 있다. 예시적인 실시예에서, 희생 패턴(SP)의 하면(SP_S1)과 희생 패턴(SP)의 제2 측면(SP_S4)이 이루는 제4 테이퍼 각도(θ4)는 35° 보다 크거나 같고 90° 보다 작은 범위를 가질 수 있다. 다만, 이에 제한되지 않고 희생 패턴(SP)의 단면 형상은 역테이퍼 형상을 가질 수도 있다.
희생 패턴(SP)의 제3 테이퍼 각도(θ3)는 제1 접촉 전극(71)의 제1 테이퍼 각도(θ1)에 보각일 수 있다. 또한, 희생 패턴(SP)의 제4 테이퍼 각도(θ4)는 제2 접촉 전극(72)의 제2 테이퍼 각도(θ2)에 보각일 수 있다. '보각'이란 두 각의 합이 180°인 경우, 한 각을 다른 각에 상대하는 각으로 정의될 수 있다. 제1 접촉 전극(71)의 제1 테이퍼 각도(θ1)와 제2 접촉 전극(72)의 제2 테이퍼 각도(θ2)는 각각 희생 패턴(SP)의 제3 테이퍼 각도(θ3)와 희생 패턴(SP)의 제4 테이퍼 각도(θ4)에 보각 관계이므로 상기 희생 패턴(SP)의 단면 형상이 정테이퍼 형상을 가짐으로써, 희생 패턴(SP)상에 증착 및 식각되어 형성되는 제1 및 제2 접촉 전극(71, 72)의 단면 형상은 도 5에 도시된 바와 같이 역테이퍼 형상을 가질 수 있다. 또한, 희생 패턴(SP) 상에 전면 증착되는 접촉 전극용 물질층(70)이 영역별로 상이한 두께를 가지기 위해, 희생 패턴(SP)의 제3 및 제4 테이퍼 각도(θ3, θ4)가 35° 보다 크거나 같고 90° 보다 작은 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
희생 패턴(SP)은 제1 전극(21)과 제2 전극(22) 사이에서 제1 절연층(51) 상에 배치될 수 있다. 희생 패턴(SP)의 일부 영역은 제1 전극(21)과 제2 전극(22) 사이에서 발광 소자(30) 상에 배치될 수 있다. 발광 소자(30) 상에 배치되는 희생 패턴(SP)의 일부 영역은 발광 소자(30)의 양 단부의 적어도 일부를 노출할 수 있다. 따라서, 희생 패턴(SP)의 최대 폭은 발광 소자(30)의 연장 방향으로의 길이(h)보다 작을 수 있다. 예시적인 실시예에서, 희생 패턴(SP)의 하면(SP_S1)의 폭(W1)은 발광 소자(30)의 연장 방향으로의 길이(h)보다 작을 수 있다. 희생 패턴(SP)의 최대 폭이 발광 소자(30)의 길이(h)보다 작게 형성됨으로써, 희생 패턴(SP)은 발광 소자(30) 상에서 발광 소자(30)의 양 단부를 노출할 수 있다.
희생 패턴(SP)은 후술하는 접촉 전극용 물질층(70, 도 9 참조)이 포함하는 물질과 상이한 물질을 포함할 수 있다. 구체적으로, 희생 패턴(SP)은 접촉 전극용 물질층(70)을 식각하기 위한 에천트에 대하여 접촉 전극용 물질층(70)과 상이한 식각 선택비를 갖는 물질을 포함할 수 있다. 이에 대한 상세한 설명하는 후술하기로 한다.
도 9는 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다. 도 10은 도 9의 B2 영역을 확대한 확대 단면도이다.
이어, 도 9 및 도 10을 참조하면, 희생 패턴(SP)이 형성된 제1 및 제2 전극(21, 22), 제1 절연층(51) 및 발광 소자(30) 상에 접촉 전극용 물질층(70)을 형성한다. 접촉 전극용 물질층(70)은 희생 패턴(SP) 및 희생 패턴(SP)이 노출하는 발광 소자(30)의 양 단부 상에 배치될 수 있다. 또한, 접촉 전극용 물질층(70)은 외측으로 연장되어 제1 및 제2 전극(21, 22) 및 제1 절연층(51) 상에도 배치될 수 있다. 즉, 접촉 전극용 물질층(70)은 기판(SUB) 상에 전면 증착될 수 있다.
상기 접촉 전극용 물질층(70)은 하부에 배치된 부재의 단차에 의해 영역별로 상이한 두께로 증착될 수 있다. 구체적으로, 발광 소자(30)와 인접한 영역에서 접촉 전극용 물질층(70)은 희생 패턴(SP), 발광 소자(30)의 상대적인 배치 관계에 따라 상이한 두께를 가지고 증착될 수 있다. 발광 소자(30)와 인접한 영역에서 접촉 전극용 물질층(70)은 제1 영역, 제2 영역 및 제3 영역을 포함할 수 있다. 접촉 전극용 물질층(70) 제1 영역은 희생 패턴(SP) 및 발광 소자(30)와 중첩되고 제1 두께(d1)를 가지는 영역일 수 있다. 접촉 전극용 물질층(70) 제2 영역은 희생 패턴(SP)이 노출하는 발광 소자(30)와 중첩되고 제2 두께(d2)를 가지는 영역일 수 있다. 접촉 전극용 물질층(70) 제3 영역은 희생 패턴(SP) 및 발광 소자(30)와 비중첩하고 제3 두께(d3)를 가지는 영역일 수 있다. 상기 제1 두께(d1)는 제2 두께(d2) 및 제3 두께(d3)보다 작고, 제2 두께(d2)는 제3 두께(d3)보다 작을 수 있다.
접촉 전극용 물질층(70)은 하부에 배치된 희생 패턴(SP), 발광 소자(30)에 의해 형성된 단차로 인해 서로 상이한 두께를 갖도록 증착될 수 있다. 또한, 희생 패턴(SP)이 35° 보다 크거나 같고 90° 보다 작은 범위의 제3 및 제4 테이퍼 각도(θ3, θ4)를 갖도록 형성됨으로써, 희생 패턴(SP) 상에 형성된 접촉 전극용 물질층(70) 제1 영역의 제1 두께(d1)가 다른 영역의 두께보다 작을 수 있다. 이에, 제한되는 것은 아니나, 접촉 전극용 물질층(70)은 ITO, IZO, ITZO 등을 포함할 수 있다.
도 11은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다. 도 12는 도 11의 B3 영역을 확대한 확대 단면도이다. 도 13은 도 3의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다.
이어, 도 11 내지 도 13을 참조하면, 제1 및 제2 접촉 전극(71, 72)은 희생 패턴(SP)과 중첩하는 접촉 전극용 물질층(70)을 제거하여 형성될 수 있다. 희생 패턴(SP)과 중첩하는 접촉 전극용 물질층(70)을 제거하는 단계는 별도의 마스크 공정 없이 접촉 전극용 물질층(70)이 형성된 기판(SUB) 상에 전면 식각하여 형성될 수 있다. 구체적으로, 제1 및 제2 접촉 전극(71, 72)은 접촉 전극용 물질층(70)이 형성된 기판(SUB)의 에치백(Etch-back) 등의 공정을 통해 형성될 수 있다.
구체적으로, 전면 식각은 제1 에천트를 이용하여 수행될 수 있다. 상기 제1 에천트의 희생 패턴(SP)에 대한 식각 선택비는 제1 에천트의 접촉 전극용 물질층(70)에 대한 식각 선택비와 상이할 수 있다. 본 실시예에서, 제1 에천트의 희생 패턴(SP)에 대한 식각 선택비는 제1 에천트의 접촉 전극용 물질층(70)에 대한 식각 선택비보다 클 수 있다. 예시적인 실시예에서, 상기 제1 에천트의 희생 패턴(SP)에 대한 식각 선택비는 제1 에천트의 접촉 전극용 물질층(70)에 대한 식각 선택비보다 3배 이상의 값을 가질 수 있다. 예를 들어, 접촉 전극용 물질층(70)이 ITO를 포함하는 경우, 희생 패턴(SP)은 Benzaldehyde, Chlorobenzene, Teterachloroethene, Trichloroethene 등을 포함할 수 있다.
접촉 전극용 물질층(70)이 제1 에천트에 의해 식각되는 동안, 접촉 전극용 물질층(70)의 두께는 전반적으로 얇아질 수 있다. 이 경우, 도 12에 도시된 바와 같이, 가장 얇은 두께를 갖는 희생 패턴(SP) 상에 배치된 접촉 전극용 물질층(70)이 먼저 제거되어 접촉 전극용 물질층(70)은 제1 영역(71')과 제2 영역(72')으로 분리될 수 있다. 또한, 희생 패턴(SP) 상에 배치된 접촉 전극용 물질층(70)이 먼저 제거되어 하부에 배치된 희생 패턴(SP')이 노출될 수 있다. 따라서, 희생 패턴(SP')이 접촉 전극용 물질층(70)에 의해 노출되어 제1 에천트에 의해 식각될 수 있다. 이어, 제1 에천트에 대한 식각 선택비가 높은 희생 패턴(SP)은 도 13에 도시된 바와 같이 제거되고, 발광 소자(30) 상에 배치되는 패턴화된 제1 접촉 전극(71) 및 제2 접촉 전극(72)이 형성될 수 있다. 제1 및 제2 접촉 전극(71, 72)의 구조에 대한 설명은 상술한 바, 이에 대한 상세한 설명은 생략하기로 한다. 이어, 제1 및 제2 접촉 전극(71, 72) 상에 제2 절연층(52)을 형성하여 도 3과 같은 표시 장치를 제조할 수 있다.
본 실시예에 따른 표시 장치의 제조 방법에 따르면 제1 및 제2 접촉 전극(71, 72)는 제1 및 제2 접촉 전극(71, 72)을 각각 형성하기 위한 별도의 마스크 공정없이 희생 패턴(SP)을 이용하여 동시에 형성할 수 있다. 따라서, 제1 및 제2 접촉 전극(71, 72)을 형성하기 위한 마스크 수가 절감되어 표시 장치의 제조 공정 효율이 개선될 수 있다. 또한, 제1 및 제2 접촉 전극(71, 72)을 형성하기 위한 식각 공정에서 이용되는 제1 에천트의 희생 패턴(SP)에 대한 식각 선택비가 접촉 전극용 물질층(70)에 대한 식각 선택비보다 크므로 동일한 공정에서 희생 패턴(SP)도 제거할 수 있다. 따라서, 희생 패턴(SP)의 제거를 위한 별도의 공정이 필요하지 않으므로 공정 효율이 향상될 수 있다.
도 14는 도 3의 A 영역을 확대한 다른 예를 나타낸 확대 단면도이다.
도 14를 참조하면, 본 실시예에서 제1 접촉 전극(71_1) 및 제2 접촉 전극(72_1)은 서로 이격된 영역에서 마주보는 방향으로 서로 돌출된 영역을 더 포함할 수 있다. 즉, 제1 접촉 전극(71_1)과 제2 접촉 전극(72_1)은 발광 소자(30) 상에서 단차진 공간을 포함할 수 있다. 상기 발광 소자(30) 상에서 제1 접촉 전극(71_1)과 제2 접촉 전극(72_1)의 각 단차진 공간에는 제2 절연층(52)이 배치될 수 있다.
발광 소자(30) 상에 배치되는 제1 접촉 전극(71_1)의 단차진 영역과 발광 소자(30) 사이의 공간에는 희생 패턴 잔여물(SP'')이 잔류할 수 있다. 마찬자기로, 발광 소자(30) 상에 배치되는 제2 접촉 전극(72_1)의 단차진 영역과 발광 소자(30) 사이의 공간에는 희생 패턴 잔여물(SP'')이 잔류할 수 있다. 본 실시예에 따른 제1 및 제2 접촉 전극(71_1, 72_1)은 도 11 및 도 12에서 도시된 바와 같이 에치백 공정에서 식각 시간이 충분히 이루어지지 않은 경우, 희생 패턴(SP) 상에 배치된 접촉 전극용 물질층(70)의 일부 및 희생 패턴 잔여물(SP'')이 잔류하여 형성될 수 있다.
도면에는 제1 접촉 전극(71_1)과 제2 접촉 전극(72_1)은 발광 소자(30) 상에서 단차진 공간에 희생 패턴 잔여물(SP'')이 잔류하는 것을 도시하였으나, 이에 제한되지 않는다. 몇몇 실시예에서, 발광 소자(30) 상에 배치되는 제1 접촉 전극(71_1)과 제2 접촉 전극(72_1)의 단차진 영역과 발광 소자(30) 사이에는 희생 패턴(SP)이 모두 제거되어 제2 절연층(52)이 포함하는 물질이 채워질 수도 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다
도 15는 도 2의 III-III’ 선을 따라 자른 다른 예를 나타내는 단면도이다. 도 16은 도 15의 C 영역을 확대한 일 예를 나타낸 확대 단면도이다.
도 15 및 도 16을 참조하면, 본 실시예에 따른 표시 장치는 제1 접촉 전극(71_2)의 일 단부의 단면 형상이 정테이퍼 형상을 포함하고, 제2 접촉 전극(72_2)의 일 단부의 단면 형상은 역테이퍼 형상을 포함하며, 제2 접촉 전극(72_2)의 상면(72US)은 소정의 표면 거칠기를 가지는 점이 도 3 및 도 5의 실시예와 차이점이다.
구체적으로, 발광 소자(30) 상에 배치된 제1 접촉 전극(71_2)의 단면 형상은 정테이퍼 형상일 수 있다. 따라서, 발광 소자(30) 상에 배치된 제1 접촉 전극(71_2)의 하면(71S1_2)은 상면(71S2_2)보다 돌출될 수 있고, 제1 접촉 전극(71_2)의 하면(71S1_2)과 측면(71S3_2)이 이루는 제1 테이퍼 각도(θ1_2)는 예각일 수 있다.
발광 소자(30) 상에 배치된 제2 접촉 전극(72_2)의 단면 형상은 역테이퍼 형상일 수 있다. 따라서, 발광 소자(30) 상에 배치된 제2 접촉 전극(72_2)의 상면(72S2_2)은 하면(72S1_2)보다 돌출될 수 있고, 제2 접촉 전극(72_2)의 하면(72S1_2)과 측면(72S3_3)이 이루는 제2 테이퍼 각도(θ2_2)는 둔각일 수 있다.
제2 접촉 전극(72_2)의 상면(72US)은 소정의 표면 거칠기를 가질 수 있다. 한편, 본 명세서에서 '표면 거칠기'란 '미세한 요철이 형성된 표면(또는 요철면)'으로 정의될 수 있고, 상기 '미세한 요철'은 '특정한 패턴을 갖는 요철 패턴' 뿐만 아니라 '랜던함 요철'을 모두 포함할 수 있다. 즉, '표면 거칠기를 갖는 일면'은 '평탄하지 않는 표면'을 의미할 수 있다. 상기 제2 접촉 전극(72_2)의 상면(72US)에 형성된 표면 거칠기는 제2 접촉 전극(72_2)의 상면(72US)에 전면적으로 형성될 수 있다. 다만, 이에 제한되지 않고, 제2 접촉 전극(72_2)의 상면(72US)의 일부 영역은 평탄한 면을 가지고, 제2 접촉 전극(72_2)의 상면(72US)의 다른 일부 영역은 표면 거칠기를 가질 수 있다.
한편, 제2 접촉 전극(72_2)의 상면(72US)에 형성된 표면 거칠기는 후술하는 표시 장지의 제조 공정 중 제2 접촉 전극(72_2)을 형성하기 위한 공정에서 형성된 것일 수 있다. 제2 접촉 전극(72_2)의 상면(72US)은 표시 장치의 제조 공정 중 표면의 일부가 손상되어, 증가된 표면 거칠기를 갖도록 형성될 수 있다. 따라서, 제2 접촉 전극(72_2)의 상면(72US)에 형성된 표면 거칠기는 제2 접촉 전극(72_2)의 상면(72US)의 전면에 있어서 일정 패턴을 가지지 않고 랜덤하게 형성될 수 있다.
이하, 상술한 도 15의 표시 장치의 제조 공정에 대하여 설명하기로 한다.
도 17 내지 도 22는 도 15의 표시 장치의 제조 공정을 나타낸 단면도들이다.
먼저, 도 17을 참조하면, 발광 소자(30) 상에 패턴화된 제1 접촉 전극(71_2)을 형성한다. 패턴화된 제1 접촉 전극(71_2)은 마스크 공정에 의해 형성될 수 있다. 구체적으로, 기판(SUB) 상에 제1 접촉 전극용 물질층을 전면 증착한다. 이어, 제1 접촉 전극용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 잔류하여야 할 제1 접촉 전극(71_2)의 패턴 형상을 갖는 포토레지스트 패턴을 형성한다. 이어, 포토레지스트 패턴을 식각 마스크로 이용하여 제1 접촉 전극용 물질층을 식각하여 도 17에 도시된 바와 같은 제1 접촉 전극(71_2)을 형성한다.
이어, 도 18을 참조하면, 제1 접촉 전극(71_2) 상에 희생 패턴을 형성한다. 본 실시예에서, 희생 패턴은 자기 조립 단분자막(Self Assembled Monolayer: SAM)(SAM)을 포함할 수 있다. 상기 자기 조립 단분자막(SAM)은 제1 접촉 전극(71_2)을 완전히 덮도록 제1 접촉 전극(71_2) 상에 형성될 수 있다. 상기 자기 조립 단분자막(SAM)은 도포법, 인쇄법, 증착법 등의 방법으로 형성할 수 있다.
상기 자기 조립 단분자막(SAM)은 용액 혹은 기체 상(phase)에 존재하는 유기 분자들이 서로 흡착하여 형성되는 유기 조립체(organic assembly)로서, 자발적으로 정렬되어 결정 구조를 형성할 수 있다. 자기 조립 단분자막(SAM)은 막의 두께가 수 나노미터(nm)에 불과하여 매우 얇고 균일한 막이 형성된다. 따라서, 자기 조립 단분자막(SAM)을 이용함으로써 나노 내지 마이크로 단위의 크기를 갖는 발광 소자(30) 상에서 제1 접촉 전극(71_2)과 제2 접촉 전극(72_2)이 이격되도록 조절하기 용이할 수 있다. 자기 조립 단분자막(SAM)은 옥타데실 트라이클로로실란(octadecyl trichlorosilane), 플루오로알킬 트라이클로로실란(fluoroalkyl trichlorosilane), 퍼플루오로알킬 트라이에톡시실란(perfluoroalkyl triethoxysilane) 등을 포함할 수 있다.
이어, 도 19를 참조하면, 자기 조립 단분자막(SAM)이 형성된 기판(SUB) 상에 제2 접촉 전극용 물질층(72''_2)을 전면 증착한다. 이어, 도 20에 도시된 바와 같이 기판(SUB) 상에 접착층(GLUE)을 형성한다. 제2 접촉 전극용 물질층(72''_2)과 대향(또는 접촉)하는 상기 접착층(GLUE)의 일면은 접착력을 가질 수 있다. 상기 접착력을 갖는 접착층(GLUE)은 제2 접촉 전극용 물질층(72''_2)에 부착시켜 제2 접촉 전극용 물질층(72''_2)의 일부 영역을 제거할 수 있다.
구체적으로, 도 20을 참조하면, 제2 접촉 전극용 물질층(72''_2)은 자기 조립 단분자막(SAM)과 제3 방향(DR3)으로 중첩된 영역에 배치되는 제1 영역(72''A) 및 자기 조립 단분자막(SAM)과 제3 방향(DR3)으로 비중첩된 영역에 배치되는 제2 영역(72''B)을 포함할 수 있다.
이어, 도 20 및 도 21을 참조하면, 접착층(GLUE)을 리프트 오프 공정을 통해 제거하여 제2 접촉 전극(72_2)을 형성할 수 있다. 상기 접착층(GLUE)의 제거에 의해 자기 조립 단분자막(SAM)과 제3 방향(DR3)으로 중첩된 영역에 배치되는 제2 접촉 전극용 물질층(72''_2) 제1 영역(72''A)은 접착층(GLUE)에 부착되어 제거되고, 제2 접촉 전극용 물질층(72''_2) 제2 영역(72''B)의 일부는 기판(SUB) 상에 잔존할 수 있다. 다만, 접착층(GLUE)을 제거하는 단계에서 접착층(GLUE)의 접착력에 의해 제2 접촉 전극용 물질층(72''_2) 제2 영역(72''B)의 상면의 일부는 접착층(GLUE)의 일면에 부착되어 잔여물(72''B_1)로 잔류할 수 있다. 즉, 리프트 오프 공정을 통해 접착층(GLUE)을 제거하여 제2 접촉 전극(72_2)을 형성하는 공정에서, 제2 접촉 전극용 물질층(72''_2) 제1 영역(72''A)은 접착층(GLUE)에 부착되어 기판(SUB) 상에서 제거되고, 제2 접촉 전극용 물질층(72''_2) 제2 영역(72''B)은 접착층(GLUE)의 접착력에 의해 표면이 일부 뜯겨져 도 21에 도시된 바와 같이 표면의 일부는 잔여물(72''B_1)로 접착층(GLUE)에 부착되어 제거되고, 다른 일부를 기판(SUB) 상에 잔존되어 상면에 소정의 표면 거칠기가 형성된 제2 접촉 전극(72_2)이 형성될 수 있다.
이어, 도 22를 참조하면, 자기 조립 단분자막(SAM)을 제거할 수 있다. 상기 자기 조립 단분자막(SAM)은 식각 공정을 통해 제거될 수 있다. 이어, 기판(SUB)의 전면 상에 제2 절연층(52)을 형성하여 도 15와 같은 표시 장치를 제조할 수 있다.
도 23은 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치는 제1 접촉 전극(71_2) 상에 자기 조립 단분자막(SAM)이 더 배치된 점이 도 15의 실시예와 차이점이다.
구체적으로, 제1 접촉 전극(71_2) 상에는 자기 조립 단분자막(SAM)이 배치될 수 있다. 자기 조립 단분자막(SAM)은 발광 소자(30) 상에서 제1 접촉 전극(71_2)과 제2 접촉 전극(72_2) 사이에 배치될 수 있다. 제2 절연층(52)은 상기 조립 단분자막(SAM) 상에 배치될 수 있다. 본 실시예에 따른 표시 장치는 제2 접촉 전극(72_2)을 형성하는 공정을 수행한 후, 별도로 자기 조립 단분자막(SAM)을 제거하는 공정을 수행하지 않고 제2 절연층(52)을 형성하여 제조될 수 있다. 이 경우, 자기 조립 단분자막(SAM)을 제거하기 위한 별도의 공정을 생략할 수 있어 표시 장치의 제조 공정의 효율이 증가될 수 있다.
도 24는 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다. 도 25는 도 24의 E 영역을 확대한 확대 단면도이다.
도 24를 참조하면, 제1 접촉 전극(71_3)과 제2 접촉 전극(72_3)이 모두 발광 소자(30)와 인접한 영역에서 상면에 표면 거칠기가 형성된 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 접촉 전극(71_3)은 상면에 표면 거칠기가 형성된 제1 영역(71A_3) 및 상면에 표면 거칠기가 형성되지 않은(즉, 평탄한 면을 갖는) 제2 영역(71B_3)을 포함할 수 있다. 제1 영역(71A_3)은 발광 소자(30)가 배치된 영역과 인접한 영역에 위치하고 제2 영역(71B_3)은 제1 영역(71A_3)과 제2 뱅크(60) 사이에 위치할 수 있다.
마찬가지로, 제2 접촉 전극(72_3)은 상면에 표면 거칠기가 형성된 제1 영역(72A_3) 및 상면에 표면 거칠기가 형성되지 않은(즉, 평탄한 면을 갖는) 제2 영역(72B_3)을 포함할 수 있다. 제1 영역(72A_3)은 발광 소자(30)가 배치된 영역과 인접한 영역에 위치하고 제2 영역(72B_3)은 제1 영역(72A_3)과 제2 뱅크(60) 사이에 위치할 수 있다.
제1 접촉 전극(71_3) 및 제2 접촉 전극(72_3)은 각각 서로 마주보는 일 단부의 상면에는 표면 거칠기가 형성될 수 있다. 즉, 발광 소자(30)와 인접한 영역에 배치된 제1 접촉 전극(71_3) 및 제2 접촉 전극(72_3)의 상면에는 소정의 표면 거칠기가 형성될 수 있다. 상기 표면 거칠기는 표시 장지의 제조 공정 중 제1 접촉 전극(71_3) 및 제2 접촉 전극(72_3)을 형성하기 위한 공정에서 형성된 것일 수 있다. 한편, 도면에서는 발광 소자(30)와 인접한 영역에 배치된 제1 접촉 전극(71_3) 및 제2 접촉 전극(72_3)의 상면에만 표면 거칠기가 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 제1 접촉 전극(71_3) 및 제2 접촉 전극(72_3)의 상면에는 전면적으로 표면 거칠기가 형성될 수도 있다.
본 실시예의 제1 접촉 전극(71_3)의 일 단부 및 제2 접촉 전극(72_3)의 일 단부의 단면 형상은 각각 역테이퍼 형상을 가질 수 있다. 구체적으로, 도 25를 참조하면, 발광 소자(30) 상에 배치되는 제1 접촉 전극(71_3) 제1 영역(71A_3)의 하면(71S1_3)과 측면(71S3_3)이 이루는 각도는 둔각일 수 있다. 예시적인 실시예에서, 제1 접촉 전극(71_3) 제1 영역(71A_3)의 하면(71S1_3)과 측면(71S3_3)이 이루는 제1 테이퍼 각도(θ1_3)는 90° 보다 크고 145° 보다 작거나 같은 범위를 가질 수 있다. 다만, 이에 제한되지 않고 제1 접촉 전극(71_3) 일 단부의 단면 형상은 정테이퍼 형상을 가질 수도 있다. 마찬가지로, 발광 소자(30) 상에 배치되는 제2 접촉 전극(72_3) 제1 영역(72A_3)의 하면(72S1_3)과 측면(72S3_3)이 이루는 각도는 둔각일 수 있다. 예시적인 실시예에서, 제2 접촉 전극(72_3) 제1 영역(72A_3)의 하면(72S1_3)과 측면(72S3_3)이 이루는 제2 테이퍼 각도(θ2_3)는 90° 보다 크고 145° 보다 작거나 같은 범위를 가질 수 있다. 다만, 이에 제한되지 않고 제2 접촉 전극(72_3) 일 단부의 단면 형상은 정테이퍼 형상을 가질 수도 있다.
이하, 상술한 도 24의 표시 장치의 제조 공정에 대하여 설명하기로 한다.
도 26은 도 24의 표시 장치의 제조 공정 중 일부를 나타낸 단면도이다. 도 27은 도 26의 D 영역을 확대한 확대 단면도이다.
먼저, 도 26 및 도 27을 참조하면, 발광 소자(30) 상에 자기 조립 단분자막(SAM_1)을 형성한다. 발광 소자(30) 상에 형성된 자기 조립 단분자막(SAM_1)은 발광 소자(30)의 양 단부를 노출하도록 형성될 수 있다. 자기 조립 단분자막(SAM_1)의 단면 형상은 상술한 희생 패턴(SP)의 단면 형상과 실질적으로 동일할 수 있다. 예를 들어, 자기 조립 단분자막(SAM_1)의 단면 형상은 정테이퍼 형상을 포함할 수 있다. 또한, 자기 조립 단분자막(SAM_1)의 제3 테이퍼 각도(θ3_3)는 제1 접촉 전극(71_3)의 제1 테이퍼 각도(θ1_3)에 보각일 수 있다. 또한, 자기 조립 단분자막(SAM_1)의 제4 테이퍼 각도(θ4_3)는 제2 접촉 전극(72_3)의 제2 테이퍼 각도(θ2_3)에 보각일 수 있다.
도 28 내지 도 31은 도 24의 표시 장치의 제조 공정 중 일부를 나타낸 단면도들이다.
이어, 도 28을 참조하면, 자기 조립 단분자막(SAM_1)이 형성된 기판(SUB) 상에 접촉 전극용 물질층(70')을 전면 증착한다. 접촉 전극용 물질층(70')은 자기 조립 단분자막(SAM_1) 및 자기 조립 단분자막(SAM_1)이 노출하는 발광 소자(30)의 양 단부 상에 배치될 수 있다. 또한, 접촉 전극용 물질층(70')은 외측으로 연장되어 제1 및 제2 전극(21, 22) 및 제1 절연층(51) 상에도 배치될 수 있다.
이어, 도 29를 참조하면, 제1 서브 뱅크(41)와 제2 서브 뱅크(42) 사이의 영역에서 상기 접촉 전극용 물질층(70') 상에 접착층(GLUE_1)을 형성한다. 상기 접착층(GLUE_1)의 일면은 제1 서브 뱅크(41)와 제2 서브 뱅크(42) 사이에 배치된 접촉 전극용 물질층(70')과 접촉할 수 있다.
접촉 전극용 물질층(70')은 자기 조립 단분자막(SAM_1) 및 접착층(GLUE_1)과의 상대적인 배치 관계에 따라 제1 영역(70'A), 제2 영역(70'B) 및 제3 영역(70'C)을 포함할 수 있다.
접촉 전극용 물질층(70') 제1 영역(70'A)은 자기 조립 단분자막(SAM_1) 및 접착층(GLUE_1)과 제3 방향(DR3)으로 중첩된 영역일 수 있다. 접촉 전극용 물질층(70') 제2 영역(70'B)은 접착층(GLUE_1)과 제3 방향(DR3)으로 중첩하되, 자기 조립 단분자막(SAM_1)과 제3 방향(DR3)으로 비중첩한 영역일 수 있다. 접촉 전극용 물질층(70') 제3 영역(70'C)은 접착층(GLUE_1) 및 자기 조립 단분자막(SAM_1)과 제3 방향(DR3)으로 비중첩한 영역일 수 있다.
도면에서는 접착층(GLUE_1)이 제1 서브 뱅크(41)와 제2 서브 뱅크(42) 사이의 영역에서 상기 접촉 전극용 물질층(70') 상에서 일부 영역에만 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 접착층(GLUE_1)은 기판(SUB) 상에 전면적으로 형성될 수도 있다.
이어, 도 29 및 도 30을 참조하면, 접착층(GLUE_1)을 리프트 오프 공정을 통해 제거하여 제1 접촉 전극(71_3) 및 제2 접촉 전극(72_3)을 형성할 수 있다.
상기 접착층(GLUE_1)의 제거에 의해, 자기 조립 단분자막(SAM_1) 및 접착층(GLUE_1)과 제3 방향(DR3)으로 중첩된 접촉 전극용 물질층(70') 제1 영역(70'A)은 접착층(GLUE_1)의 일면에 부착되어 제거될 수 있다.
접촉 전극용 물질층(70') 제2 영역(70'B)은 기판(SUB) 상에 잔존할 수 있다. 다만, 접착층(GLUE_1)을 제거하는 단계에서 접착층(GLUE_1)의 접착력에 의해 접촉 전극용 물질층(70') 제2 영역(70'B)의 상면의 일부는 접착층(GLUE_1)의 일면에 부착되어 잔여물(71'A_3, 72'A_3)로 잔류할 수 있다. 즉, 접촉 전극용 물질층(70') 제2 영역(70'B)은 접착층(GLUE_1)의 접착력에 의해 표면이 일부 뜯겨져 도 30에 도시된 바와 같이 표면의 일부는 잔여물(71'A_3, 72'A_3)로 접착증(GLUE_1)에 부착되어 제거되고, 다른 일부는 기판(SUB) 상에 잔존되어 소정의 표면 거칠기가 형성된 제1 접촉 전극(71_3) 제1 영역(71A_3) 및 제2 접촉 전극(72_3) 제1 영역(72A_3)이 형성될 수 있다.
접촉 전극용 물질층(70') 제3 영역(70'C)은 기판(SUB) 상에 잔존할 수 있다. 접착층(GLUE_1) 및 자기 조립 단분자막(SAM_1)과 제3 방향(DR3)으로 비중첩한 접촉 전극용 물질층(70') 제3 영역(70'C)에 대응하는 제1 접촉 전극(71_3) 제2 영역(71B_3) 및 제2 접촉 전극(72_3) 제2 영역(72B_3)의 상면은 평탄한 표면을 가질 수 있다.
이어, 도 31을 참조하면, 자기 조립 단분자막(SAM_1)을 제거할 수 있다. 상기 자기 조립 단분자막(SAM_1)은 식각 공정을 통해 제거될 수 있다. 이어, 기판(SUB)의 전면 상에 제2 절연층(52)을 형성하여 도 24에 도시된 바와 같은 표시 장치를 제조할 수 있다.
도 32는 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 32를 참조하면, 발광 소자(30) 상에서 제1 접촉 전극(71_3)과 제2 접촉 전극(72_3) 사이에 자기 조립 단분자막(SAM_1)이 더 배치되는 점이 도 24의 실시예와 차이점이다.
구체적으로, 발광 소자(30) 상에서 제1 접촉 전극(71_3)과 제2 접촉 전극(72_3) 사이에는 자기 조립 단분자막(SAM_1)이 배치될 수 있다. 제2 절연층(52)은 제1 접촉 전극(71_3), 제2 접촉 전극(72_3) 및 조립 단분자막(SAM_1) 상에 배치될 수 있다. 자기 조립 단분자막(SAM_1)은 제1 접촉 전극(71_3) 및 제2 접촉 전극(72_3)의 일 단부의 상면과 상호 나란하게 정렬될 수 있다.
본 실시예에서 자기 조립 단분자막(SAM_1)은 제1 및 제2 접촉 전극(71_3, 72_3)을 형성하는 공정을 수행한 후, 별도로 자기 조립 단분자막(SAM_1)을 제거하는 공정을 수행하지 않고 제2 절연층(52)을 형성하는 경우, 도 32와 같은 표시 장치가 제조될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 71: 제1 접촉 전극
21: 제1 전극 72: 제2 접촉 전극
22: 제2 전극 SP: 희생 패턴
40: 제1 뱅크 60: 제2 뱅크
SAM: 자기 조립 단분자막(희생 패턴)
41: 제1 서브 뱅크
42: 제2 서브 뱅크

Claims (20)

  1. 제1 전극 및 제2 전극이 형성된 기판을 준비하는 단계;
    상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 배치하는 단계;
    상기 발광 소자 상에 상기 발광 소자의 일 단부 및 타 단부를 노출하는 희생 패턴을 형성하는 단계;
    상기 희생 패턴 및 상기 희생 패턴이 노출하는 상기 발광 소자의 일 단부 및 타 단부 상에 접촉 전극용 물질층을 형성하는 단계; 및
    상기 희생 패턴과 중첩하는 상기 접촉 전극용 물질층을 제거하여 제1 접촉 전극 및 제2 접촉 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 희생 패턴의 단면 형상은 테이퍼 형상을 갖는 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 접촉 전극용 물질층은, 상기 희생 패턴과 중첩하고, 제1 두께를 갖는 제1 영역, 상기 희생 패턴이 노출하는 발광 소자의 일 단부 및 타 단부와 중첩하고, 제2 두께를 갖는 제2 영역, 및 상기 발광 소자와 비중첩하고, 제3 두께를 갖는 제3 영역을 포함하되,
    상기 제1 두께는 상기 제2 두께 및 상기 제3 두께보다 작은 표시 장치의 제조 방법.
  4. 제3 항에 있어서,
    상기 접촉 전극용 물질층을 제거하여 상기 제1 접촉 전극 및 상기 제2 접촉 전극을 형성하는 단계는, 제1 에천트를 이용하여 전면 식각으로 진행되는 표시 장치의 제조 방법.
  5. 제4 항에 있어서,
    상기 제1 에천트의 상기 희생 패턴에 대한 식각 선택비는 상기 제1 에천트의 상기 접촉 전극용 물질층에 대한 식각 선택비보다 큰 표시 장치의 제조 방법.
  6. 제4 항에 있어서,
    상기 접촉 전극용 물질층을 제거하여 상기 제1 접촉 전극 및 상기 제2 접촉 전극을 형성하는 단계 중에 상기 희생 패턴 상에 상기 제1 두께를 갖는 제1 영역이 식각되어 상기 희생 패턴이 노출되고, 상기 노출된 희생 패턴은 상기 제1 에천트에 의해 식각되는 표시 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 희생 패턴은 자기 조립 단분자막(Self assembled monolayer)을 포함하는 표시 장치의 제조 방법.
  8. 제7 항에 있어서,
    상기 접촉 전극용 물질층을 제거하여 상기 제1 접촉 전극 및 상기 제2 접촉 전극을 형성하는 단계는,
    상기 접촉 전극용 물질층의 일면에 접착층을 형성하는 단계, 및
    상기 접착층을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 접촉 전극용 물질층은, 상기 희생 패턴 및 상기 접착층과 중첩하는 제1 부분 및 상기 희생 패턴과 중첩하지 않되 상기 접착층과 중첩하는 제2 부분을 포함하고,
    상기 접착층을 제거하는 단계에서 상기 접착층의 일면에 부착되어 상기 접촉 전극용 물질층의 제1 부분이 제거되어 상기 제1 접촉 전극 및 상기 제2 접촉 전극이 형성되는 표시 장치의 제조 방법.
  10. 제8 항에 있어서,
    상기 접착층을 제거하는 단계 후에 상기 희생 패턴을 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  11. 제1 전극 및 제2 전극이 형성된 기판을 준비하는 단계;
    상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 배치하는 단계;
    상기 제1 전극 및 상기 발광 소자의 일 단부 상에 제1 접촉 전극을 형성하는 단계;
    상기 제1 접촉 전극 상에 상기 제1 접촉 전극을 덮는 희생 패턴을 형성하는 단계;
    상기 희생 패턴 및 상기 발광 소자의 타 단부 상에 제2 접촉 전극용 물질층을 형성하는 단계; 및
    상기 희생 패턴과 중첩하는 상기 제2 접촉 전극용 물질층을 제거하여 제2 접촉 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 희생 패턴은 자기 조립 단분자막(Self assembled monolayer)을 포함하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 제2 접촉 전극용 물질층을 제거하여 제2 접촉 전극을 형성하는 단계는,
    상기 제2 접촉 전극용 물질층의 일면에 접착층을 형성하는 단계, 및
    상기 접착층을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제2 접촉 전극용 물질층은, 상기 희생 패턴 및 상기 접착층과 중첩하는 제1 부분, 및 상기 희생 패턴과 중첩하지 않되 상기 접착층과 중첩하는 제2 부분을 포함하고,
    상기 접착층을 제거하는 단계에서 상기 접착층의 일면에 부착되어 상기 제2 접촉 전극용 물질층의 제1 부분이 제거되어 상기 제2 접촉 전극이 형성되는 표시 장치의 제조 방법.
  15. 기판;
    상기 기판 상에 배치되는 발광 소자;
    상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극; 및
    상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 포함하되,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격 대향하고,
    상기 제1 접촉 전극과 대향하는 상기 제2 접촉 전극의 일 단부는 단면 형상이 역테이퍼 형상인 표시 장치.
  16. 제15 항에 있어서,
    상기 제2 접촉 전극과 대향하는 상기 제1 접촉 전극의 일 단부는 단면 형상이 역테이퍼 형상인 표시 장치.
  17. 제15 항에 있어서,
    상기 제2 접촉 전극의 일 단부는 상기 발광 소자의 타 단부 상에 배치되고,
    상기 제2 접촉 전극은 상기 발광 소자와 중첩하는 제1 영역 및 상기 발광 소자와 비중첩하는 제2 영역을 포함하고,
    상기 제1 영역의 두께는 상기 제2 영역의 두께보다 작은 표시 장치.
  18. 제15 항에 있어서,
    상기 제2 접촉 전극의 상면의 적어도 일부 영역에는 표면 거칠기가 형성된 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 접촉 전극은 상기 발광 소자와 중첩하는 영역에서 상면에 표면 거칠기가 형성되고,
    상기 제1 접촉 전극은 상기 발광 소자와 중첩하는 영역에서 상면에 표면 거칠기가 형성되는 표시 장치.
  20. 제15 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되는 절연층을 더 포함하되,
    상기 절연층은 상기 제1 및 상기 제2 접촉 전극 상에 배치되는 제1 부분 및 상기 제1 접촉 전극과 상기 제2 접촉 전극의 이격된 공간에 배치되는 제2 부분을 포함하고 상기 제1 부분과 상기 제2 부분은 일체화되는 표시 장치.
KR1020200099625A 2020-08-10 2020-08-10 표시 장치 및 이의 제조 방법 KR20220019859A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200099625A KR20220019859A (ko) 2020-08-10 2020-08-10 표시 장치 및 이의 제조 방법
US18/019,908 US20230282775A1 (en) 2020-08-10 2020-09-10 Display apparatus and manufacturing method therefor
CN202080104395.3A CN116134629A (zh) 2020-08-10 2020-09-10 显示设备和用于显示设备的制造方法
PCT/KR2020/012221 WO2022034959A1 (ko) 2020-08-10 2020-09-10 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200099625A KR20220019859A (ko) 2020-08-10 2020-08-10 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220019859A true KR20220019859A (ko) 2022-02-18

Family

ID=80247022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099625A KR20220019859A (ko) 2020-08-10 2020-08-10 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20230282775A1 (ko)
KR (1) KR20220019859A (ko)
CN (1) CN116134629A (ko)
WO (1) WO2022034959A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102516131B1 (ko) * 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200070493A (ko) * 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20230282775A1 (en) 2023-09-07
CN116134629A (zh) 2023-05-16
WO2022034959A1 (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
CN107123745B (zh) 像素阵列及其制作方法、显示面板和显示装置
KR20210132255A (ko) 표시 장치
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
KR20210086898A (ko) 표시 장치 및 그 제조방법
KR20160054867A (ko) 플렉서블 유기 발광 표시 장치 및 이의 제조 방법
KR20220117954A (ko) 표시 장치
KR20220019859A (ko) 표시 장치 및 이의 제조 방법
KR20220048505A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230016080A (ko) 표시 장치
KR20220072067A (ko) 표시 장치 및 이의 제조 방법
KR20210152086A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20220199870A1 (en) Display device
US20230343899A1 (en) Display device and manufacturing method therefor
US20220109023A1 (en) Display device
US20220223645A1 (en) Display device
US20220271021A1 (en) Display device and method of fabricating the same
US20220199713A1 (en) Display device
KR20230099727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20220140058A (ko) 표시 장치
KR20230143218A (ko) 표시 장치 및 그 제조 방법
KR20230115921A (ko) 표시 장치 및 그 제조 방법
KR20220077177A (ko) 표시 장치
KR20240026322A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination