KR20220077177A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220077177A
KR20220077177A KR1020200163839A KR20200163839A KR20220077177A KR 20220077177 A KR20220077177 A KR 20220077177A KR 1020200163839 A KR1020200163839 A KR 1020200163839A KR 20200163839 A KR20200163839 A KR 20200163839A KR 20220077177 A KR20220077177 A KR 20220077177A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
light emitting
bank
sub
Prior art date
Application number
KR1020200163839A
Other languages
English (en)
Inventor
이종원
유제원
조현민
바슈르 베이더스
김명희
심용섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200163839A priority Critical patent/KR20220077177A/ko
Priority to US17/501,466 priority patent/US20220173274A1/en
Priority to CN202111431007.5A priority patent/CN114582909A/zh
Publication of KR20220077177A publication Critical patent/KR20220077177A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판의 일면 상에 배치되고, 상면에 제1 표면 요철을 포함하는 제1 반사 전극, 상기 제1 전극과 이격되어 상기 기판의 일면 상에 배치되고, 상면에 제2 표면 요철을 포함하는 제2 반사 전극, 상기 제1 반사 전극과 상기 제2 반사 전극 사이에 배치되는 발광 소자 포함한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 출광 효율이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판의 일면 상에 배치되고, 상면에 제1 표면 요철을 포함하는 제1 반사 전극, 상기 제1 전극과 이격되어 상기 기판의 일면 상에 배치되고, 상면에 제2 표면 요철을 포함하는 제2 반사 전극, 상기 제1 반사 전극과 상기 제2 반사 전극 사이에 배치되는 발광 소자 포함한다.
상기 제1 반사 전극 및 상기 제2 반사 전극은 각각 은(Ag), 알루미늄(Al), 금(Au), Pt(백금), Pd(팔라듐), In(인듐), Ni(니켈), Cr(크롬) 또는 이들의 합금을 포함할 수 있다.
상기 제1 반사 전극 및 상기 제2 반사 전극 상에 배치되는 제1 절연층을 더 포함하되, 상기 제1 절연층은 상기 제1 반사 전극 및 상기 제2 반사 전극의 적어도 일부를 노출하고, 상기 발광 소자는 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 반사 전극 상에 배치되며, 상기 제1 절연층이 노출하는 상기 제1 반사 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 및 상기 제2 반사 전극 상에 배치되며, 상기 제1 절연층이 노출하는 상기 제2 반사 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되고, 상기 제1 접촉 전극과 상기 제2 접촉 전극을 덮는 제2 절연층을 더 포함하되, 상기 제2 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률과 상이할 수 있다.
상기 제2 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률보다 작을 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되는 충진제를 더 포함하되, 상기 충진제의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률보다 작을 수 있다.
상기 발광 소자와 상기 제1 반사 전극은 서로 이격되며 상기 제1 접촉 전극을 통해 전기적으로 상호 연결되고, 상기 발광 소자와 상기 제2 반사 전극은 서로 이격되며 상기 제2 접촉 전극을 통해 전기적으로 상호 연결될 수 있다.
상기 제1 접촉 전극은 상기 제1 반사 전극과 접촉하는 영역에서 상기 제1 반사 전극의 상기 제1 표면 요철에 컨포말하게 형성된 제3 표면 요철을 포함할 수 있다.
상기 제1 표면 요철의 표면 거칠기와 상기 제2 표면 요철의 표면 거칠기는 동일할 수 있다.
상기 제1 표면 요철 및 상기 제2 표면 요철은 각각 랜덤한 형상을 가질 수 있다.
상기 제1 표면 요철 및 상기 제2 표면 요철은 일정한 크기를 가지고 패턴화되어 형성될 수 있다.
제1 표면 요철 및 상기 제2 표면 요철의 크기는 상기 발광 소자로부터 방출된 광의 파장 대역의 범위에 포함될 수 있다.
상기 기판의 일면 상에 배치되며, 상기 발광 소자의 일 단부와 대향하는 측면을 포함하는 제1 서브 뱅크를 더 포함하되, 상기 제1 반사 전극은 상기 제1 서브 뱅크 상에 배치되고, 상기 제1 반사 전극의 상면은 적어도 상기 제1 서브 뱅크의 측면과 중첩하는 영역에서 상기 제1 표면 요철을 포함할 수 있다.
상기 제1 서브 뱅크과 이격되어 상기 기판의 일면 상에 배치되며 상기 발광 소자의 타 단부와 대향하는 측면을 포함하는 제2 서브 뱅크를 더 포함하되, 상기 제2 반사 전극은 상기 제2 서브 뱅크 상에 배치되고, 상기 제2 반사 전극의 상면은 적어도 상기 제2 서브 뱅크의 측면과 중첩하는 영역에서 상기 제2 표면 요철을 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되고, 상면에 표면 요철을 포함하는 제1 전극, 상기 제1 전극과 이격되어 상기 기판의 일면 상에 배치되고, 상면에 표면 요철을 포함하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광 소자, 상기 제1 전극 상에 배치되며, 상기 제1 전극과 상기 발광 소자의 일 단부를 전기적으로 상호 연결하는 제1 접촉 전극, 상기 제2 전극 상에 배치되며, 상기 제2 전극과 상기 발광 소자의 타 단부를 전기적으로 상호 연결하는 제2 접촉 전극, 및 상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되고, 상기 제1 접촉 전극과 상기 제2 접촉 전극을 덮는 절연층을 포함하되, 상기 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률과 상이할 수 있다.
상기 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률보다 작을 수 있다.
상기 제1 전극 및 상기 제2 전극은 각각 은(Ag), 알루미늄(Al), 금(Au), Pt(백금), Pd(팔라듐), In(인듐), Ni(니켈), Cr(크롬) 또는 이들의 합금을 포함할 수 있다.
상기 제1 전극의 표면 요철 및 상기 제2 전극의 표면 요철은 각각 일정한 크기를 가지고 패턴화되어 형성될 수 있다.
상기 제1 전극의 표면 요철의 크기 및 상기 제2 전극의 표면 요철의 크기는 상기 발광 소자로부터 방출된 광의 파장 대역의 범위에 포함될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 제1 및 제2 전극의 표면에 요철 형상을 포함함으로써, 발광 소자로부터 방출되어 제1 및 제2 전극의 표면으로 입사하는 광을 난반사시켜 광의 진행 방향을 랜덤(Random)하게 변경할 수 있다. 광의 진행 방향을 랜덤(Random)하게 변경함으로써, 발광 소자와 인접한 영역에 배치된 복수의 층에 의해 형성될 수 있는 광 도파로(Optical waveguide) 발생을 감소시켜, 발광 소자로부터 방출된 광이 복수의 층 외부로 출광되는 양이 증가되어 표시 장치의 출광 효율이 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 III-III’ 선을 따라 자른 일 예를 나타내는 단면도이다.
도 4는 일 실시예에 발광 소자의 개략도이다.
도 5는 도 3의 A 영역을 확대한 일 예를 나타내는 확대 단면도이다.
도 6a는 발광 소자에서 방출된 광의 진행 경로를 나타내는 확대 단면도이다.
도 6b는 도 6a의 Q 영역을 확대한 확대 단면도이다.
도 7은 도 2의 III-III’ 선을 따라 자른 다른 예를 나타내는 단면도이다.
도 8은 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 9는 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 10은 도 3의 A 영역을 확대한 다른 예를 나타내는 확대 단면도이다.
도 11은 도 10의 B 영역을 확대한 확대 단면도이다.
도 12는 도 3의 A 영역을 확대한 또 다른 예를 나타내는 확대 단면도이다.
도 13은 도 3의 A 영역을 확대한 또 다른 예를 나타내는 확대 단면도이다.
도 14는 도 3의 A 영역을 확대한 또 다른 예를 나타내는 확대 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지
칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 3은 도 2의 III-III’ 선을 따라 자른 일 예를 나타내는 단면도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(30)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 절단부 영역(CBA)을 더 포함할 수 있다. 절단부 영역(CBA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다.
절단부 영역(CBA)은 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극(21, 22)이 서로 분리되는 영역일 수 있다. 각 화소(PX)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되고, 절단부 영역(CBA)에는 각 화소(PX) 마다 배치된 전극(21, 22)의 일부가 배치될 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않을 수 있다.
도 2 및 도 3을 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(PAL) 및 회로 소자층(PAL) 상에 배치되는 발광 소자층(EML)을 포함할 수 있다. 발광 소자층(EML)은 제1 뱅크(40), 제1 및 제2 전극(21, 22), 제2 뱅크(60), 발광 소자(30), 제1 및 제2 접촉 전극(26, 27) 및 복수의 절연층(51, 52, 53, 54) 및 충진제(55)를 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
기판(SUB) 상에는 회로 소자층(PAL)이 배치될 수 있다. 회로 소자층(PAL)은 적어도 하나의 트랜지스터 등을 포함하여 발광 소자층(EML)을 구동할 수 있다.
제1 뱅크(40)는 회로 소자층(PAL) 상에 배치될 수 있다. 도면에는 도시하지 않았으나, 회로 소자층(PAL)은 비아층을 포함할 수 있고, 제1 뱅크(40)는 회로 소자층(PAL)의 비아층 상에 배치될 수 있다.
제1 뱅크(40)는 평면상 각 화소(PX) 내에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 뱅크(40)는 제2 방향(DR2)으로 이웃하는 화소(PX)로 연장되지 않도록 제2 뱅크(60)에 의해 구획되는 발광 영역(EMA) 내에서 이격되어 종지할 수 있다.
제1 뱅크(40)는 제1 서브 뱅크(41) 및 제2 서브 뱅크(42)를 포함할 수 있다. 제1 서브 뱅크(41)와 제2 서브 뱅크(42)는 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 예를 들어, 제1 서브 뱅크(41)는 평면상 발광 영역(EMA)에서 좌측에 배치되고, 제2 서브 뱅크(42)는 평면상 발광 영역(EMA)에서 우측에 배치될 수 있다. 제1 및 제2 서브 뱅크(41, 42)가 서로 이격 배치되어 형성된 이격 공간은 복수의 발광 소자(30)가 배치되는 영역을 제공할 수 있다.
제1 및 제2 서브 뱅크(41, 42)는 기판(SUB)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 및 제2 서브 뱅크(41, 42)의 돌출된 부분은 경사진 측면을 가질 수 있다.
제1 서브 뱅크(41)는 상면(41US), 하면(41BS) 및 측면(41SS)을 포함할 수 있다. 제1 서브 뱅크(41)의 하면(41BS)은 회로 소자층(PAL)의 일면 상에 놓일 수 있다. 제1 서브 뱅크(41)의 상면(41US)은 제1 서브 뱅크(41)의 하면(41BS)과 대향할 수 있다.
제1 서브 뱅크(41)의 측면(41SS)은 제1 측면(41SS1) 및 제2 측면(41SS2)을 포함할 수 있다. 제1 서브 뱅크(41)의 제1 측면(41SS1)은 일 화소(PX)에서 제2 서브 뱅크(42)와 대향하는 일 측에 위치하는 측면이고, 제1 서브 뱅크(41)의 제2 측면(41SS2)은 제2 서브 뱅크(42)와 대향하는 일 측의 반대측인 타 측에 위치하는 측면일 수 있다. 즉, 제1 서브 뱅크(41)의 제1 측면(41SS1)은 제2 서브 뱅크(42) 및/또는 발광 소자(30)와 대향하고, 제1 서브 뱅크(41)의 제2 측면(41SS2)은 제2 뱅크(60)와 대향할 수 있다.
제1 서브 뱅크(41)의 측면(41SS)은 제1 서브 뱅크(41)의 하면(41BS)에 대하여 소정의 각도를 가지고 경사질 수 있다. 제1 서브 뱅크(41)가 경사진 측면(41SS)을 포함함으로써, 제1 서브 뱅크(41)는 발광 소자(30)에서 방출되어 제1 서브 뱅크(41)의 측면(41SS), 예컨대 제1 서브 뱅크(41)의 제1 측면(41SS1)을 향해 진행하는 광의 진행 방향을 제3 방향(DR3)(예컨대, 상부 방향 또는 표시 방향)으로 바꾸는 역할을 할 수 있다.
마찬가지로, 제2 서브 뱅크(42)는 상면(42US), 하면(42BS) 및 측면(42SS)을 포함할 수 있다. 제2 서브 뱅크(42)의 하면(42BS)은 회로 소자층(PAL)의 일면 상에 놓일 수 있다. 제2 서브 뱅크(42)의 상면(42US)은 제2 서브 뱅크(42)의 하면(42BS)과 대향할 수 있다.
제2 서브 뱅크(42)의 측면(42SS)은 제1 측면(42SS1) 및 제2 측면(42SS2)을 포함할 수 있다. 제2 서브 뱅크(42)의 제1 측면(42SS1)은 일 화소(PX)에서 제1 서브 뱅크(41)와 대향하는 일 측에 위치하는 측면이고, 제2 서브 뱅크(42)의 제2 측면(42SS2)은 제1 서브 뱅크(41)와 대향하는 일 측의 반대측인 타 측에 위치하는 측면일 수 있다. 즉, 제2 서브 뱅크(42)의 제1 측면(42SS1)은 제1 서브 뱅크(41) 및/또는 발광 소자(30)와 대향하고, 제2 서브 뱅크(42)의 제2 측면(42SS2)은 제2 뱅크(60)와 대향할 수 있다.
제2 서브 뱅크(42)의 측면(42SS)은 제2 서브 뱅크(42)의 하면(42BS)에 대하여 소정의 각도를 가지고 경사질 수 있다. 제2 서브 뱅크(42)가 경사진 측면(42SS)을 포함함으로써, 제2 서브 뱅크(42)는 발광 소자(30)에서 방출되어 제2 서브 뱅크(42)의 측면(42SS), 예컨대 제2 서브 뱅크(42)의 제1 측면(42SS1)을 향해 진행하는 광의 진행 방향을 제3 방향(DR3)(예컨대, 상부 방향 또는 표시 방향)으로 바꾸는 역할을 할 수 있다.
한편, 도면에서는 제1 뱅크(40)의 측면이 선형의 형상으로 경사진 것을 도시하였으나, 제1 뱅크(40)의 측면의 형상은 이에 제한되지 않는다. 예를 들어, 제1 뱅크(40)의 측면 또는 외면은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서, 제1 뱅크(40)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제1 및 제2 전극(21, 22)은 제1 뱅크(40) 상에 배치될 수 있다. 구체적으로, 제1 전극(21)은 제1 서브 뱅크(41) 상에 배치되고, 제2 전극(22)은 제2 서브 뱅크(42) 상에 배치될 수 있다.
제1 및 제2 전극(21, 22)에는 발광 소자(30)가 광을 방출할 수 있도록 회로 소자층(PAL)으로부터 소정의 전압이 인가될 수 있다. 또한, 제1 및 제2 전극(21, 22)은 표시 장치(10)의 제조 공정 중 발광 소자(30)의 정렬에 이용되는 전기장을 형성하기 위한 정렬 신호가 인가될 수도 있다. 또한, 제1 및 제2 전극(21, 22)은 발광 소자(30)로부터 방출된 광 중 측면 방향으로 진행하는 광의 진행 방향을 제3 방향(DR3)(상부 방향 또는 표시 방향)으로 바꾸는 역할을 할 수 있다. 이하, 본 명세서에서는 제1 전극(21) 및 제2 전극(22)은 각각 제1 반사 전극(21) 및 제2 반사 전극(22)으로도 지칭될 수 있다.
일 실시예에서, 제1 및 제2 전극(21, 22)은 각각 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(21, 22)은 각각 은(Ag), 구리(Cu), 알루미늄(Al), 금(Au), Pt(백금), Pd(팔라듐), In(인듐), Ni(니켈) 또는 Cr(크롬) 등과 같은 금속을 포함하는 물질을 포함할 수 있으며, 이와 같은 물질을 포함하는 합금 또는 이와 같은 물질을 포함하는 복수의 층이 일체화된 구조를 가질 수도 있다. 다만, 이에 제한되지 않고, 제1 및 제2 전극(21, 22)은 각각 투명 전도성 물질과 반사율이 높은 물질을 포함하는 층이 각각 한층 이상 적층된 구조 또는 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 제1 및 제2 전극(21, 22)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수도 있다.
제1 전극(21) 및 제2 전극(22)은 각각 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 전극(21)과 제2 전극(22)은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다. 제1 전극(21) 및 제2 전극(22)은 평면상 제1 서브 뱅크(41) 및 제2 서브 뱅크(42)를 완전히 덮도록 제1 서브 뱅크(41) 및 제2 서브 뱅크(42)의 평면 형상과 유사한 형상을 갖되, 면적은 클 수 있다.
제1 전극(21)은 제1 방향(DR1)으로 연장된 제2 뱅크(60)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(21)은 제1 컨택홀(CT1)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제2 전극(22)은 제1 방향(DR1)으로 연장된 제2 뱅크(60)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제2 전극(22)은 제2 컨택홀(CT2)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 화소(PX) 내의 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 화소(PX)의 제1 및 제2 전극(21, 22)과 서로 분리될 수 있다. 절단부 영역(CBA)에서 분리된 제1 및 제2 전극(21, 22)의 평면 형상은 표시 장치(10)의 제조 공정 중 발광 소자(30)를 배치하는 공정 후에 절단부 영역(CBA)에서 제1 및 제2 전극(21, 22)을 단선하는 공정을 통해 형성될 수 있다. 다만, 이에 제한되지 않고 제1 및 제2 전극(21, 22) 중 일부 전극들은 제2 방향(DR2)으로 이웃하는 화소(PX)로 연장되어 일체화될 수도 있고, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 서브 뱅크(41)의 외면 상에 배치될 수 있다. 제1 전극(21)은 제1 서브 뱅크(41)의 상면(41US) 및 측면(41SS)을 완전히 덮을 수 있다. 제1 전극(21)은 제1 서브 뱅크(41)의 제1 및 제2 측면(41SS1, 41SS2)에서 외측으로 연장되어, 제1 및 제2 서브 뱅크(41, 42)에 의해 노출되는 회로 소자층(PAL)의 일면에도 일부 배치될 수 있다.
제2 전극(22)은 제2 서브 뱅크(42)의 외면 상에 배치될 수 있다. 제2 전극(22)은 제2 서브 뱅크(42)의 상면(42US) 및 측면(42SS)을 완전히 덮을 수 있다. 제2 전극(22)은 제2 서브 뱅크(42)의 제1 및 제2 측면(42SS1, 42SS2)에서 외측으로 연장되어, 제1 및 제2 서브 뱅크(41, 42)에 의해 노출되는 회로 소자층(PAL)의 일면에도 일부 배치될 수 있다.
제1 전극(21)의 상면(21US)(또는 표면)은 비평탄할 수 있다. 제1 전극(21)의 상면(21US)은 요철 형상(또는 표면 요철)을 포함할 수 있다. 제1 전극(21)의 상면(21US)이 요철 형상을 포함함으로써, 제1 전극(21)의 상면(21US)은 소정의 표면 거칠기를 가질 수 있다. 본 명세서에서 표면 거칠기는, 표면에 생기는 미세한 요철의 정도, 즉 거칠기의 정도로 정의될 수 있다. 도면에서는 제1 서브 뱅크(41) 상에 배치된 제1 전극(21)의 상면(21US)에 전면적으로 요철 형상이 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 제1 전극(21) 중 일부 영역에서만 제1 전극(21)의 상면(21US)에 요철 형상이 형성될 수도 있다.
마찬가지로, 제2 전극(22)의 상면(22US)은 비평탄할 수 있다. 제2 전극(22)의 상면(22US)은 요철 형상을 포함할 수 있다. 제2 전극(22)의 상면(22US)이 요철 형상을 포함함으로써, 제2 전극(22)의 상면(22US)은 소정의 표면 거칠기를 가질 수 있다. 도면에서는 제2 서브 뱅크(42) 상에 배치된 제2 전극(22)의 상면(22US)에 전면적으로 요철 형상이 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 제2 전극(22) 중 일부 영역에서만 제2 전극(22)의 상면(22US)에 요철 형상이 형성될 수도 있다.
제1 및 제2 전극(21, 22)은 각각 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(21, 22)들은 후술하는 접촉 전극(26, 27)을 통해 제1 전극(21)과 제2 전극(22) 사이에 배치되는 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(26, 27)을 통해 발광 소자(30)에 전달할 수 있다.
제1 절연층(51)은 제1 및 제2 전극(21, 22) 상에 배치될 수 있다. 제1 절연층(51)은 제1 전극(21) 및 제2 전극(22) 상에 배치되되, 제1 전극 및 제2 전극(22)의 적어도 일부를 노출하도록 배치된다. 제1 절연층(51)은 제1 전극(21)과 제2 전극(22) 사이의 영역을 포함하여 기판(SUB)의 일면 상에 전면적으로 형성되되, 제1 서브 뱅크(41)의 상면(41US) 및 제2 서브 뱅크(42)의 상면(42US)과 제3 방향(DR3)으로 중첩하는 영역에서 제1 전극(21) 및 제2 전극(22)의 일부를 노출할 수 있다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(51)은 하부에 배치되는 부재(예컨대, 제1 전극(21) 및/또는 제2 전극(22))가 형성하는 단차에 의해 상면의 일부가 함몰되도록 형성될 수 있다. 몇몇 실시예에서, 제1 전극(21)과 제2 전극(22) 사이에서 단차가 형성되어 일부가 함몰된 제1 절연층(51)의 상면과 발광 소자(30) 사이에는 빈 공간이 형성될 수 있다. 제1 절연층(51)과 발광 소자(ED) 사이의 상기 빈 공간에는 후술하는 제2 절연층(52)을 이루는 재료가 채워질 수도 있다. 다만, 이에 제한되지 않고 제1 전극(21)과 제2 전극(22) 사이에서 제1 절연층(51)은 단차가 형성되지 않을 수도 있다. 예를 들어, 제1 절연층(51)은 제1 전극(21)과 제2 전극(22) 사이에서 발광 소자(ED)가 배치되도록 평탄한 상면을 포함할 수도 있다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(51) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(60)는 제1 절연층(51) 상에 배치될 수 있다. 제2 뱅크(60)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(60)는 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분할 수 있다.
제2 뱅크(60)는 제1 뱅크(40)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(60)는 표시 장치(10)의 제조 공정 중 발광 소자(30)를 정렬하기 위한 잉크젯 프린팅 공정에서 잉크가 인접한 화소(PX)로 넘치는 것을 방지하는 역할을 할 수 있다. 또한, 제2 뱅크(60)는 화소(PX)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수도 있다. 예시적인 실시예에서, 제2 뱅크(60)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
발광 소자(30)는 제1 전극(21)과 제2 전극(22) 사이에서 제1 절연층(51) 상에 배치될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 제1 및 제2 전극(21, 22)이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않고, 복수의 발광 소자(30) 중 일부는 발광 소자(30)가 연장된 방향이 제1 및 제2 전극(21, 22)이 연장된 방향과 실질적으로 수직을 이루도록 배치되고, 복수의 발광 소자(30) 중 다른 일부는 발광 소자(30)가 연장된 방향이 제1 및 제2 전극(21, 22)이 연장된 방향과 비스듬하도록 배치될 수도 있다.
제2 절연층(52)은 제1 전극(21)과 제2 전극(22) 사이에 배치된 발광 소자(30) 상에 부분적으로 배치될 수 있다. 제2 절연층(52)은 발광 소자(30)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(52)은 발광 소자(30) 상에 배치되되, 발광 소자(30)의 양 단부를 노출할 수 있다. 제2 절연층(52)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시키는 기능을 역할을 할 수 있다.
도면에는 도시하지 않았으나, 상술한 바와 같이 제2 절연층(52)을 이루는 물질은 제1 전극(21)과 제2 전극(22) 사이에 배치되며, 함몰되어 형성된 제1 절연층(51)과 발광 소자(30) 사이의 빈 공간에 채워질 수도 있다.
제1 및 제2 접촉 전극(26, 27)은 제2 절연층(52) 상에 배치될 수 있다. 제1 및 제2 접촉 전극(26, 27)은 각각 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다.
제1 및 제2 접촉 전극(26, 27)은 각각 발광 소자(30) 및 복수의 전극(21, 22)과 접촉할 수 있다. 제1 접촉 전극(26)은 제1 전극(21) 상에 배치되고, 제2 접촉 전극(27)은 제2 전극(22) 상에 배치될 수 있다. 구체적으로, 제1 접촉 전극(26)은 발광 소자(30)의 일 단부와 접촉함과 동시에 제1 절연층(51)이 노출하는 제1 전극(21)의 상면(21US)과 접촉할 수 있다. 제2 접촉 전극(27)은 발광 소자(30)의 타 단부와 접촉함과 동시에 제1 절연층(51)이 노출하는 제2 전극(22)의 상면(22US)과 접촉할 수 있다.
제1 접촉 전극(26) 및 제2 접촉 전극(27)은 일부 영역에서 하면에 요철 형상을 포함할 수 있다. 구체적으로, 제1 접촉 전극(26)의 하면은 제1 전극(21)과 접촉하는 영역에서는 요철 형상을 포함하고, 제1 전극(21)과 접촉하지 않는 영역에서는 평탄할 수 있다. 마찬가지로, 제2 접촉 전극(27)의 하면은 제2 전극(22)과 접촉하는 영역에서는 요철 형상을 포함하고, 제2 전극(22)과 접촉하지 않는 영역에서는 평탄할 수 있다. 제1 및 제2 접촉 전극(26, 27)의 상면은 평탄할 수 있다.
제2 절연층(52)에 의해 노출된 발광 소자(30)의 일 단부는 제1 접촉 전극(26)을 통해 제1 전극(21)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(27)을 통해 제2 전극(22)과 전기적으로 연결될 수 있다.
제3 절연층(53)은 제1 접촉 전극(26) 상에 배치될 수 있다. 제3 절연층(53)은 제1 접촉 전극(26)과 제2 접촉 전극(27)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(53)은 제1 접촉 전극(26)을 완전히 덮도록 배치되되, 발광 소자(30)가 제2 접촉 전극(27)과 접촉할 수 있도록 발광 소자(30)의 타 단부 상에는 배치되지 않을 수 있다.
제2 접촉 전극(27)은 제2 전극(22), 제2 절연층(52) 및 제3 절연층(53) 상에 배치될 수 있다. 제2 접촉 전극(27)은 발광 소자(30)의 타 단부에서 제2 절연층(52) 및 제3 절연층(53) 측으로 연장되어 제3 절연층(53) 상에도 일부 배치될 수 있다.
제1 및 제2 접촉 전극(26, 27)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 예시적인 실시예에서, 제1 및 제2 접촉 전극(26, 27)은 투명한 전도성 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제4 절연층(54)은 기판(SUB) 상에 전면적으로 배치될 수 있다. 제4 절연층(54)은 기판(SUB) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
충진제(55)는 제2 뱅크(60)에 의해 구획된 영역을 충진할 수 있다. 충진제(55)는 발광 소자층(EML)에 포함된 부재를 보호하는 역할을 할 수 있다. 충진제(55)는 광을 투과하면서 하부에 배치된 복수의 부재에 손상을 주지 않는 재료이면 특별히 제한되지 않는다. 충진제(55)는 생략될 수 있다.
도 4는 일 실시예에 발광 소자의 개략도이다.
도 4를 참조하면, 발광 소자(30)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(30)의 길이는 발광 소자(30)의 직경보다 크며, 종횡비는 3:1 내지 10:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(30)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 이하)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(30)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(30)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(30)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(30)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(30)는 직경 및/또는 길이가 나노미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자는 무기 발광 다이오드일 수 있다. 구체적으로 발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(30)는 길이 방향으로 순차 적층된 제1 반도체층(31), 활성층(33), 제2 반도체층(32) 및 전극층(37)을 포함할 수 있다. 발광 소자는 제1 반도체층(31), 제2 반도체층(32), 활성층(33)의 외표면을 감싸는 절연막(38)을 더 포함할 수 있다.
제1 반도체층(31)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있다. 제2 반도체층(32)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(33)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치될 수 있다. 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(33)에서 방출되는 광은 발광 소자(30)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 활성층(33)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 제2 반도체층(32) 상에 배치될 수 있다. 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이 방향의 양 단부는 노출되도록 형성될 수 있다. 절연막(38)은 절연 특성을 가진 물질들을 포함할 수 있다. 이에 따라 활성층(33)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 활성층(33)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(38)은 외면이 표면 처리될 수 있다. 발광 소자(30)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
도 5는 도 3의 A 영역을 확대한 일 예를 나타내는 확대 단면도이다. 도 6a는 발광 소자에서 방출된 광의 진행 경로를 나타내는 확대 단면도이다. 도 6b는 6a의 Q 영역을 확대한 확대 단면도이다.
도 3 내지 도 5를 참조하면, 제1 전극(21)의 상면(21US) 및 제2 전극(22)의 상면(22US)은 각각 표면 요철(SR)을 포함할 수 있다.
제1 전극(21)은 적어도 제1 서브 뱅크(41)의 제1 측면(41SS1)과 제3 방향(DR3)으로 중첩되는 영역에서 상면(21US)에 표면 요철(SR)(또는, 제1 표면 요철)을 포함할 수 있다. 마찬가지로, 제2 전극(22)은 적어도 제2 서브 뱅크(42)의 제1 측면(42SS1)과 제3 방향(DR3)으로 중첩되는 영역에서 상면(22US)에 표면 요철(SR)(또는 제2 표면 요철)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(21)은 제1 서브 뱅크(41)의 제1 측면(41SS1), 제2 측면(41SS2) 및 상면(41US)과 제3 방향(DR3)으로 중첩되는 영역에서 상면(21US)에 모두 표면 요철(SR)(또는, 제1 표면 요철)을 포함할 수 있다. 또한, 제2 전극(22)은 제2 서브 뱅크(42)의 제1 측면(42SS1), 제2 측면(42SS2) 및 상면(42US)과 제3 방향(DR3)으로 중첩된 영역에서 상면(22US)에 모두 표면 요철(SR)(또는, 제2 표면 요철)을 포함할 수 있다.
제1 전극(21)의 상면(21US) 및 제2 전극(22)의 상면(22US)에 포함되는 표면 요철(SR)은 랜덤하게 형성될 수 있다. 예시적인 실시예에서, 표면 요철(SR)의 단면 형상은 무정형의 랜덤한 형상일 수 있다. 다만, 이에 제한되지 않고, 몇몇 실시예에서, 상기 표면 요철(SR)의 단면 형상은 삼각형, 사다리꼴과 같은 다각형이거나, 원이나 타원의 일부의 형상을 가질 수도 있다.
제1 전극(21)의 상면(21US) 및 제2 전극(22)의 상면(22US)에 형성된 표면 요철(SR)은 제1 전극(21) 및 제2 전극(22)을 형성하기 위한 패턴화 공정 이후, 건식 식각 방법, 플라즈마 에칭 방법 등 다양한 방법으로 형성될 수 있다. 제1 전극(21) 및 제2 전극(22)의 표면, 즉 상면(21US, 22US)이 소정의 표면 거칠기를 포함하도록 표면 요철(SR)이 형성될 수 있다. 예시적인 실시예에서, 제1 전극(21)의 상면(21US) 및 제2 전극(22)의 상면(22US)에 형성된 표면 요철(SR)은 제1 전극(21) 및 제2 전극(22)을 형성하기 위한 패턴화 공정 이후, 전면적으로 건식 식각하여 형성될 수 있다.
제1 전극(21)의 상면(21US)에 형성된 제1 표면 요철(SR)과 제2 전극(22)의 상면(22US)에 형성된 제2 표면 요철(SR)을 동일한 공정으로 동시에 형성될 수 있다. 따라서, 제1 전극(21)의 상면(21US)에 형성된 제1 표면 요철(SR)과 제2 전극(22)의 상면(22US)에 형성된 제2 표면 요철(SR)의 표면 거칠기는 동일할 수 있다.
예시적인 실시예에서, 제1 서브 뱅크(41) 상에 배치되는 제1 전극(21)의 상면(21US)에 형성된 제1 표면 요철(SR)은 제1 서브 뱅크(41) 상에서 영역 별로 동일한 표면 거칠기를 가질 수 있다. 예를 들어, 제1 전극(21)은 제1 서브 뱅크(41)의 상면(41US), 제1 및 제2 측면(41SS1, 41SS2) 상에서 동일한 표면 거칠기를 가질 수 있다. 도면에서는 제1 서브 뱅크(41)의 상에 배치되는 제1 전극(21)의 상면(21US)이 영역 별로 동일한 표면 거칠기를 가지는 것으로 도시하였으나, 이에 제한되지 않는다. 다른 몇몇 실시예에서, 제1 전극(21)은 제1 서브 뱅크(41) 상에서 영역 별로 서로 상이한 표면 거칠기를 가질 수도 있다. 예를 들어, 제1 서브 뱅크(41)의 상면(41US)과 중첩된 영역에서의 제1 전극(21)의 상면(21US)의 표면 거칠기는 제1 서브 뱅크(41)의 측면(41SS)과 중첩된 영역에서의 제1 전극(21)의 상면(21US)의 표면 거칠기와 상이할 수 있다. 제1 서브 뱅크(41)의 경사진 측면(41SS)에 의해 제1 서브 뱅크(41) 상에서 배치되어 표면 요철(SR)이 형성되는 제1 전극(21)은 영역 별로 상이한 표면 거칠기를 갖도록 형성될 수도 있다.
제1 및 제2 전극(21, 22)에 형성된 표면 요철(SR)은 발광 소자(30)에서 방출되어 제1 및 제2 전극(21, 22)의 상면(21US, 22US) 측으로 진행하는 광을 난반사(또는 확산 반사)시키는 역할을 할 수 있다. 상술한 바와 같이, 제1 및 제2 전극(21, 22)은 반사율이 높은 물질을 포함할 수 있으며, 제1 및 제2 전극(21, 22)의 각 상면(21US, 22US)은 발광 소자(30)로부터 방출되어 입사하는 광을 반사시키는 반사면일 수 있다. 제1 및 제2 전극(21, 22)의 각 반사면(또는 상면(21US, 22US))이 랜덤한 표면 요철(SR)을 포함함으로써, 발광 소자(30)로부터 방출되어 제1 및 제2 전극(21, 22) 측으로 입사한 광은 반사면(21US, 22US)에서 여러 방향으로 난반사될 수 있다. 제1 및 제2 전극(21, 22)의 반사면(21US, 22US)으로 입사한 광은 제1 및 제2 전극(21, 22)의 반사면(21US, 22US)에 형성된 표면 요철(SR)에 의해 여러 방향으로 난반사되어 다양한 입사각을 가지고 제1 및 제2 전극(21, 22)의 상부에 배치되는 복수의 층으로 진행할 수 있다.
상술한 바와 같이, 발광 소자(30)에서 방출된 광의 진행 방향은 하나의 방향으로 방향성이 제한되지 않는다. 발광 소자(30)에서 방출된 광은 발광 소자(30)의 양 단부로 방출되어 제1 서브 뱅크(41)의 제1 측면(41SS1) 및 제2 서브 뱅크(42)의 제1 측면(41SS2) 측으로 진행할 수 있고, 발광 소자(30)의 측면으로 방출되어 표시 장치(10)의 상부 또는 하부로 진행할 수도 있다.
한편, 발광 소자(30)로부터 방출되어 제1 및 제2 서브 뱅크(41, 42)의 제1 측면(41SS1, 42SS1)으로 진행하는 광의 일부는 제1 및 제2 전극(21, 22) 상에 배치된 복수의 층을 투과하여 외부로 출사되고, 다른 일부는 제1 및 제2 전극(21, 22) 상에 배치된 복수의 층을 투과하지 못하고 외부로 출사되지 않을 수 있다. 즉, 발광 소자(30)로부터 방출된 광 중 일부는 발광 소자층(EML)의 외부로 출광되나, 다른 일부는 발광 소자층(EML)의 외부로 출광되지 못하고 발광 소자층(EML) 내에서 소멸될 수 있다. 예를 들어, 발광 소자(30)의 인접 영역에는 제1 및 제2 전극(21, 22) 상에 배치되는 복수의 층에 의해 광 도파로(Optical waveguide)가 형성될 수 있고, 발광 소자(30)로부터 방출되어 제1 뱅크(40)의 측면으로 진행된 광의 일부는 광 도파로(Optical waveguide)에 의해 발광 소자층(EML) 외부로 출사되지 못할 수 있다. 상기 광 도파로(Optical waveguide)는 발광 소자(30)와 인접한 영역에 배치된 복수의 층들의 굴절률 차이에 의해 전반사가 발생할 수 있는 조건이 갖추어지면 형성될 수 있다. 전반사가 발생할 수 있는 조건은 제1 및 제2 전극(21, 22) 상에 배치되는 복수의 층들, 즉 제1 접촉 전극(26), 제2 접촉 전극(27), 제3 절연층(53) 및 제4 절연층(54) 중 적어도 하나의 층의 굴절률이 충진제(55)의 굴절률보다 큰 경우를 예로 들 수 있다. 발광 소자(30)로부터 방출된 광 중 일부는 제1 및 제2 전극(21, 22) 상에 배치된 복수의 층에 의해 형성된 광 도파로(Optical waveguide)에 의해 복수의 층 내부에서만 진행되면서 열에너지 변환되거나 다른 층에 흡수되어 소멸될 수 있다. 따라서, 발광 소자(30)로부터 방출된 광이 발광 소자층(EML)의 외부로 출광되지 못하므로 표시 장치(10)의 출광 효율이 저하될 수 있다. 상기 표시 장치(10)의 출광 효율을 저하시킬 수 있는 광 도파로(Optical waveguide)가 형성되는 주요인은 제1 및 제2 전극(21, 22) 상에 배치되는 복수의 층의 굴절률 차이에 의해 발생하는 전반사일 수 있다. 따라서, 상기 전반사의 발생 비율을 감소시킴으로써 표시 장치(10)의 출광 효율을 증가시킬 수 있다. 일 실시예에 따른 표시 장치(10)는 제1 및 제2 전극(21, 22)의 상면(21US, 22US)에 표면 요철(SR)을 형성하여 광의 방향을 무작위로 난반사시켜, 복수의 층에 입사하는 광의 입사각을 다양하게 유도할 수 있다. 따라서, 복수의 층에 입사하는 광의 입사각이 다양하게 유도되어, 복수의 층에 입사하는 광이 전반사가 발생할 수 있는 임계각 이상으로 입사하는 비율이 감소되어 광 도파로(Optical waveguide)의 형성 비율이 감소될 수 있다.
이하, 도 6a 및 도 6b를 참조하여 발광 소자(30)로부터 방출된 광이 복수의 절연층 및/또는 접촉 전극(26, 27)으로 진행하는 경로에 대하여 구체적으로 설명한다.
상술한 바와 같이 발광 소자(30)의 활성층(33)에서 생성된 광은 방향성 없이 무작위로 방출될 수 있다. 도 6을 참조하면, 발광 소자(30)에서 방출된 광은 개략적인 광의 진행 방향에 따라 제1 광(L1), 제2 광(L2) 및 제3 광(L3)을 포함할 수 있다. 제1 광(L1)은 발광 소자(30)를 기준으로 발광 소자(30)의 상부, 즉 제3 방향(DR3)으로 진행하는 광일 수 있다. 제2 광(L2)은 발광 소자(30)를 기준으로 측부, 즉 제1 및 제2 서브 뱅크(41, 42)의 제1 측면(41SS1, 42SS1) 측으로 진행하는 광일 수 있다. 제3 광(L3)은 발광 소자(30)를 기준으로 발광 소자(30)의 하부, 즉 제3 방향(DR3)의 반대 방향으로 진행하는 광일 수 있다.
제1 광(L1)은 발광 소자(30)의 상부로 진행되어 발광 소자(30)의 상부에 배치되는 제2 절연층(52), 제1 및 제2 접촉 전극(26, 27) 제3 절연층(53) 및 제4 절연층(54)을 투과하여 충진제(55)로 방출될 수 있다. 도면에서 도시된 바와 같이, 발광 소자(30)의 상부로 진행하는 제1 광(L1) 중 대부분의 광은 충진제(55)과 제4 절연층(54) 사이의 계면에서의 입사각이 전반사가 일어나는 임계각보다 작으므로 전반사되지 않고 외부, 예컨대 충진제(55)로 방출될 수 있다. 따라서, 제1 광(L1)의 출광 비율은 클 수 있다.
제2 광(L2)은 발광 소자(30)의 측부로 진행되어 발광 소자(30)의 양 단부와 대향하는 제1 및 제2 서브 뱅크(41, 42)의 제1 측면(41SS1, 42SS1) 측으로 진행할 수 있다.
제2 광(L2) 중 일부는 제1 서브 뱅크(41)의 제1 측면(41SS1) 측으로 진행할 수 있다. 제1 서브 뱅크(41)의 제1 측면(41SS1) 측으로 진행한 제2 광(L2)은 제1 및 제3 절연층(51, 53) 및 제1 접촉 전극(26)을 투과하여 제1 서브 뱅크(41)의 제1 측면(41SS1) 상에 배치된 제1 전극(21)의 반사면(21US)으로 진행할 수 있다. 제2 광(L2)은 제1 전극(21)의 반사면(21US)에 형성된 표면 요철(SR)에 의해 제1 전극(21)의 반사면(21US)에서 난반사될 수 있다. 따라서, 상기 반사되는 광의 방향을 랜덤하게 변경함으로써, 제1 전극(21) 상에 배치된 복수의 층 내에서 전반사가 이루어지는 비율을 감소시킬 수 있다. 따라서, 전반사의 발생 비율을 감소시킴으로서, 제2 광(L2)이 광 도파로(Optical waveguide)에 의해 외부로 출광되지 못하는 비율이 감소될 수 있다.
마찬가지로, 제2 광(L2) 중 다른 일부는 제2 서브 뱅크(41)의 제1 측면(42SS1) 측으로 진행할 수 있다. 제2 서브 뱅크(41)의 제1 측면(42SS1) 측으로 진행한 제2 광(L2)은 제1 절연층(51) 및 제2 접촉 전극(27)을 투과하여 제2 서브 뱅크(42)의 제1 측면(42SS1) 상에 배치된 제2 전극(22)의 반사면(22US)으로 진행할 수 있다. 제2 광(L2)은 제2 전극(22)의 반사면(22US)에 형성된 표면 요철(SR)에 의해 제2 전극(22)의 반사면(22US)에서 난반사될 수 있다. 따라서, 상기 반사되는 광의 방향을 랜덤하게 변경함으로써, 제2 전극(22) 상에 배치된 복수의 층 내에서 전반사가 이루어지는 비율을 감소시킬 수 있다. 따라서, 전반사의 발생 비율을 감소시킴으로서, 제2 광(L2)이 광 도파로(Optical waveguide)에 의해 외부로 출광되지 못하는 비율이 감소될 수 있다.
제3 광(L3)은 발광 소자(30)의 하부에 배치되는 제1 절연층(51) 및 회로 소자층(PAL)으로 진행할 수 있다. 제1 절연층(51) 및 회로 소자층(PAL)으로 진행하는 제3 광(L3) 중 대부분의 광은 상기 부재에 흡수되어 소멸될 수 있다. 다만, 이에 제한되지 않고 제3 광(L3)의 일부의 광은 반사되어 표시 방향(DR3)으로 진행될 수도 있다.
구체적으로, 도 6b를 참조하면, 발광 소자(30)로부터 방출되어 측면으로 진행한 제2 광(L2) 중 일부의 광(L21)은 제4 절연층(54)으로 진행할 수 있다. 제4 절연층(54)으로 진행한 광(L21)은 제4 절연층(54)과 충진제(55)의 경계면으로 입사할 수 있다. 제4 절연층(54)의 굴절률과 충진제(55)의 굴절률은 상이할 수 있다. 광이 입사하여 도달한 경계면(예를 들어, 제4 절연층(54)의 상면)을 기점으로 매질의 굴절률의 상이한 경우, 광학 계면이 형성될 수 있다. 상기 광학 계면이 형성되면 상기 제4 절연층(54)과 충진제(55)의 경계면 측으로 입사한 광(L21)은 굴절 또는 반사될 수 있다. 제4 절연층(54)과 충진제(55)의 경계면 측으로 입사한 광(L21)의 진행 방향은 입사각(θ)에 따라 결정될 수 있다. 예를 들어, 입사각(θ)이 임계각(전반사가 일어나기 시작하는 입사각)보다 작은 경우, 경계면에서 광(L21)의 적어도 일부는 굴절되어 경계면을 통과하여 충진제(55)로 진행할 수 있다. 입사각(θ)이 임계각과 같은 경우, 광(L21)은 경계면, 예컨대 제4 절연층(54)의 상면을 따라 진행할 수 있다. 입사각(θ)이 임계각보다 큰 경우, 광(L21)은 경계면에서 전반사되어 제4 절연층(54) 측으로 진행할 수 있다. 도 6b에는 제4 절연층(54)으로 진행한 광(L21)의 입사각(θ)이 임계각보다 큰 경우를 예시하여 도시하고 있다.
제4 절연층(54)으로 진행한 광(L21)이 임계각보다 큰 입사각(θ)을 가지고 입사하는 경우, 광(L21)은 제4 절연층(54)과 충진제(55)의 경계면에서 전반사될 수 있다. 제4 절연층(54)과 충진제(55)의 경계면에서 전반사된 광(L22)은 제2 전극(22)의 상면(22US)으로 입사할 수 있다. 전반사되어 제2 전극(22)의 상면(22US)으로 입사한 광(L22)은 상술한 바와 같이 제2 전극(22)의 상면(22US)에 형성된 표면 요철(SR)에 의해 여러 방향으로 난반사 될 수 있다. 따라서, 표면 요철(SR)에 의해 제2 전극(22)의 상면(22US)에서 난반사된 광(L23)은 다양한 반사각을 가지고 제4 절연층(54) 측으로 진행될 수 있다. 따라서, 제2 전극(22)의 상면(22US)에서 난반사된 광(L23)이 다양한 반사각을 가지고 난반사됨에 따라, 제4 절연층(54) 측으로 진행하는 광이 임계각보다 큰 입사각을 가지고 입사하는 비율이 감소될 수 있다. 따라서, 제4 절연층(54)과 충진제(55)의 경계면에서 더 이상의 전반사가 일어나지 않을 수 있다. 따라서, 광 도파로(Optical waveguide)에 의해 외부로 출광되지 못하는 비율이 감소될 수 있다.
상술한 실시예에 의하면, 제1 전극(21) 및 제2 전극(22)의 상면(21US, 22US)(또는 반사면)에 랜덤한 표면 요철(SR)을 형성함으로써, 제1 및 제2 전극(21, 22)의 상면(21US, 22US)으로 입사하는 광을 난반사시켜 광의 진행 방향을 랜덤하게 변경할 수 있다. 따라서, 광의 진행 방향을 랜덤하게 변경함으로써, 복수의 층 사이의 굴절률에 의해 발생할 수 있는 전반사의 발생 비율을 감소시켜 광 도파로(Optical waveguide)의 발생 비율이 감소될 수 있다. 따라서, 광 도파로(Optical waveguide)에 의한 광 손실이 감소되어 표시 장치(10)의 출광 효율이 증가될 수 있다.
제1 및 제2 전극(21, 22)의 상면(21US, 22US)에 표면 요철(SR)이 형성됨에 따라 제1 및 제2 전극(21, 22)의 표면적은 증가될 수 있다. 따라서, 제1 및 제2 전극(21, 22)의 표면적이 증가되어 상기 회로 소자층(PAL)으로부터 전기 신호를 전달하는 역할을 하는 제1 및 제2 전극(21, 22)의 저항이 감소되어 표시 장치의 신뢰성이 증가될 수 있다.
또한, 표시 장치(10) 내에서 발생하는 열, 예컨대 발광 소자(30)가 발광함에 따라 발생하는 열은 접촉 전극(26, 27)과 발광 소자(30)가 물리적으로 접촉하는 부분을 통해 접촉 전극(26, 27)을 통해 제1 및 제2 전극(21, 22)으로 확산되는 방열 경로를 가질 수 있다. 즉, 발광 소자(30)로부터 방출된 열에너지가 제1 및 제2 전극(21, 22)을 통해 방열될 수 있다. 제1 및 제2 전극(21, 22)의 상면(21US, 22US)에 표면 요철(SR)이 형성됨에 따라 제1 및 제2 전극(21, 22)의 표면적이 증가되어 방열 면적이 증가되므로 방열 효율이 증가될 수도 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명한 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 7은 도 2의 III-III’ 선을 따라 자른 다른 예를 나타내는 단면도이다. 도 8은 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 7 및 도 8의 실시예는 제1 및 제2 전극의 상면에 형성된 표면 요철이 제1 및 제2 전극의 일부 영역에만 형성된 점이 도 3의 실시예와 차이점이다.
도 7을 참조하면, 제1 전극(21_1)은 제1 서브 뱅크(41)의 제1 측면(41SS1)과 제3 방향(DR3)으로 중첩되는 영역에만 표면 요철 형상을 가질 수 있다. 마찬가지로, 제2 전극(22_1)은 제2 서브 뱅크(42)의 제1 측면(42SS1)과 제3 방향(DR3)으로 중첩되는 영역에만 표면 요철 형상을 가질 수 있다. 본 실시예에서, 제1 전극(21_1) 및 제2 전극(22_1)의 일부 영역, 즉 제1 및 제2 서브 뱅크(41, 42)의 제1 측면(41SS1, 42SS1) 상에만 표면 요철(SR)이 형성됨에도 불구하고, 발광 소자(30)에서 방출되어 측부로 진행되는 광의 대부분이 제1 및 제2 서브 뱅크(41, 42)의 제1 측면(41SS1, 42SS1) 상에 배치된 제1 및 제2 전극(21_1, 22_1)의 표면 요철(SR)에 의해 난반사될 수 있다. 따라서, 일부 영역에만 표면 요철(SR)이 형성됨에도 불구하고, 광의 대부분을 난반사시켜 광 도파로(Optical waveguide)의 발생 비율이 감소되므로 표시 장치(10)의 출광 효율이 개선될 수 있다.
도 8을 참조하면, 제1 및 제2 전극(21_2, 22_2)의 상면(21US_2, 22US_2)에 형성된 표면 요철 형상이 일부 영역에만 형성된 점이 도 3의 실시예와 차이점이다. 제1 전극(21_2)은 제1 서브 뱅크(41)의 제1 측면(41SS1) 및 상면(41US)과 제3 방향(DR3)으로 중첩되는 영역에만 표면 요철 형상을 가질 수 있다. 마찬가지로, 제2 전극(22_2)은 제2 서브 뱅크(42)의 제1 측면(42SS1) 및 상면(42US)과 제3 방향(DR3)으로 중첩되는 영역에만 표면 요철 형상을 가질 수 있다. 즉, 제1 및 제2 전극(21_2, 22_2)은 각각 제1 및 제2 서브 뱅크(41, 42)의 제2 측면(41SS2, 42SS2)가 제3 방향(DR3)으로 중첩된 영역에는 표면 요철(SR)을 포함하지 않을 수 있다.
본 실시예에서, 발광 소자(30)에서 방출되어 제1 및 제2 서브 뱅크(41, 42)의 제2 측면(41SS2, 42SS2)까지 진행되는 광의 비율이 상대적으로 작으므로 제1 전극(21_2)및 제2 전극(22_2)의 일부 영역, 즉 제1 및 제2 서브 뱅크(41, 42)의 제2 측면(41SS2, 42SS2)과 제3 방향(DR3)으로 중첩된 영역에는 표면 요철(SR)이 형성되지 않음에도 불구하고, 표시 장치(10)의 출광 효율이 개선될 수 있다.
도 9는 도 2의 III-III’ 선을 따라 자른 또 다른 예를 나타내는 단면도이다.
도 9를 참조하면, 회로 소자층(PAL)의 일면 중 일부 영역에도 표면 요철이 형성된 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 및 제2 서브 뱅크(41, 42)가 배치되는 회로 소자층(PAL)의 일면(PAL_US)은 제1 및 제2 전극(21, 22)과 제3 방향(DR3)으로 중첩하는 제1 영역(PAL_US1) 및 제1 및 제2 전극(21, 22)과 제3 방향(DR3)으로 비중첩하는 제2 영역(PAL_US2)을 포함할 수 있다. 제1 및 제2 전극(21, 22)과 비중첩하는 회로 소자층(PAL)의 일면(PAL_US), 즉 제2 영역(PAL_US2)에는 표면 요철이 형성될 수 있다. 상기 회로 소자층(PAL) 제2 영역(PAL_US2)의 표면 거칠기는 제1 및 제2 전극(21, 22)의 표면 거칠기와 상이할 수 있다. 예를 들면, 회로 소자층(PAL) 제2 영역(PAL_US2)의 표면 거칠기는 제1 및 제2 전극(21, 22)의 표면 거칠기보다 작을 수 있다.
회로 소자층(PAL) 일면(PAL_US)에 형성된 표면 요철은 제1 및 제2 전극(21, 22)을 형성하는 패턴화 공정 이후, 제1 및 제2 전극(21, 22)의 상면(21US, 22US)에 표면 요철(SR)을 형성하기 위한 식각 공정에서 형성될 수 있다. 예를 들어, 제1 및 제2 전극(21, 22)의 표면에 요철을 형성하기 위한 식각 공정에서 전면 식각 공정으로 수행되는 경우, 제1 및 제2 전극(21, 22)에 의해 노출되는 회로 소자층(PAL)의 일면(PAL_US), 즉 제2 영역(PAL_US2)도 함께 식각되어 표면 거칠기를 갖는 표면을 가질 수 있다.
도 10은 도 3의 A 영역을 확대한 다른 예를 나타내는 확대 단면도이다. 도 11은 도 10의 B 영역을 확대한 확대 단면도이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 표시 장치는 상면에 형성된 표면 요철(SR_1)이 일정한 패턴을 갖는 점이 도 5의 실시예와 상이하다.
구체적으로, 제1 및 제2 전극(21_3, 22_3)의 상면(21US_3, 22US_3)에는 패턴화된 표면 요철(SR_1)이 형성될 수 있다. 상기 표면 요철(SR_1)은 일정한 주기 및 크기를 가지고 제1 및 제2 전극(21_3, 22_3)의 상면(21US_3, 22US_3)에 반복적으로 형성될 수 있다. 제1 및 제2 전극(21_3, 22_3)의 상면(21US_3, 22US_3)에 형성된 표면 요철(SR_1)은 제1 및 제2 전극(21_3, 22_3)의 패턴화 공정을 수행한 후, 나노스페어 리소그래피(Nanosphere lithography), 전자빔 리소그래피(E-beam lithography) 또는 고분자 리소그래피(Block copolymer lithography) 등을 이용하여 형성될 수 있다.
패턴화된 표면 요철(SR_1)의 단면 형상은 일정한 크기의 삼각형, 사각형, 사다리꼴과 같은 다각형이거나, 원이나 타원의 일부의 형상을 가질 수도 있다. 도면에서는 표면 요철(SR_1)의 단면 형상이 사각형인 것을 예시적으로 도시하였으나, 이에 제한되지 않는다. 표면 요철(SR_1)은 일정한 폭(W1)을 가지고 일정한 간격(W2)으로 형성될 수 있다. 이에 제한되는 것은 아니나, 표면 요철(SR_1)의 폭(W1)과 표면 요철(SR_1) 사이의 간격(W2)은 동일할 수 있다. 표면 요철(SR_1)의 폭(W1)은 발광 소자(30)로부터 방출된 광의 파장 대역의 범위를 가질 수 있다. 발광 소자(30)로부터 방출되는 광이 제1 파장 대역을 갖는 경우, 표면 요철(SR_1)의 폭(W1) 및 간격(W2)은 제1 파장 대역의 범위 내에서 조절될 수 있다. 예를 들어, 발광 소자(30)로부터 방출되는 광이 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광인 경우, 표면 요철(SR_1)의 폭(W1) 및 간격(W2)은 450nm 내지 495nm의 범위를 가질 수 있다.
본 실시예에서, 제1 전극(21_3)의 상면(21US_3)에 형성된 표면 요철(SR_1, 이하, 제1 표면 요철)과 제2 전극(22_3)의 상면(22US_3)에 형성된 표면 요철(SR_1, 이하, 제2 표면 요철)은 동일할 수 있다. 다만, 이에 제한되지 않고 제1 표면 요철과 제2 표면 요철을 상이하게 형성될 수 있다.
도 12는 도 3의 A 영역을 확대한 또 다른 예를 나타내는 확대 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치는 패턴화된 표면 요철이 형성된 제1 및 제2 접촉 전극(26_1, 27_1)을 포함하는 점이 도 11의 실시예와 상이하다.
구체적으로, 제1 접촉 전극(26_1) 및 제2 접촉 전극(27_1)은 각각 제1 전극(21_3), 제2 전극(22_3) 및 제1 절연층(51) 상에 컨포말(Comformal)하게 배치될 수 있다. 제1 접촉 전극(26_1) 및 제2 접촉 전극(27_1)의 표면 형상은 하부에 배치된 층의 표면 형상과 유사한 형상을 가질 수 있다. 예를 들어, 제1 접촉 전극(26_1) 및 제2 접촉 전극(27_1)은 하부에 배치되는 층의 표면이 요철 형상인 경우, 제1 접촉 전극(26_1) 및 제2 접촉 전극(27_1)의 표면도 요철 형상이고, 하부에 배치되는 층의 표면이 평탄한 경우, 제1 접촉 전극(26_1) 및 제2 접촉 전극(27_1)의 표면도 평탄할 수 있다. 예시적인 실시예에서, 제1 접촉 전극(26_1)은 표면 요철(SR_1)(또는, 제1 표면 요철)을 갖는 제1 전극(21_3)의 상면(21US_3)에 직접 배치되는 영역에서는 표면 요철(또는 제3 표면 요철)을 포함하고, 평탄한 표면을 갖는 제1 절연층(51) 상에 배치되는 영역에서는 평탄한 표면 형상을 가질 수 있다. 마찬가지로, 제2 접촉 전극(27_1)은 표면 요철(SR_1)(또는, 제2 표면 요철)을 갖는 제2 전극(22_3)의 상면(22US_3)에 직접 배치되는 영역에서는 표면 요철(또는, 제4 표면 요철)을 포함하고, 평탄한 표면을 갖는 제1 절연층(51) 상에 배치되는 영역에서는 평탄한 표면 형상을 가질 수 있다.
한편, 도면에서는 제1 및 제2 전극(21_3, 22_3) 상에 배치되는 제1 및 제2 접촉 전극(26_1, 27_1)이 제1 및 제2 전극(21_3, 22_3)의 표면 거칠기와 동일한 표면 거칠기를 갖도록 도시하였으나, 이에 제한되지 않는다. 제1 및 제2 접촉 전극(26_1, 27_1)은 제1 및 제2 전극(21_3, 22_3) 상에 컨포말하게 형성됨에 따라, 하부에 배치되는 제1 및 제2 전극(21_3, 22_3)의 표면 요철(SR_1)의 형상을 반영하나 그 크기는 제1 및 제2 전극(21_3, 22_3)에 형성된 표면 요철(SR_1)의 크기보다 작을 수 있다. 즉, 제1 전극(21_3) 상에 배치되는 제1 접촉 전극(26_1)의 제3 표면 요철의 표면 거칠기는 제1 전극(21_3)의 제1 표면 요철의 표면 거칠기보다 작을 수 있다. 마찬가지로, 제2 전극(22_3) 상에 배치되는 제2 접촉 전극(27_1)의 제4 표면 요철의 표면 거칠기는 제2 전극(22_3)의 제2 표면 요철의 표면 거칠기보다 작을 수 있다.
본 실시예에서, 제1 및 제2 접촉 전극(26_1, 27_1)의 상면도 요철 형상을 포함함으로써, 제1 및 제2 접촉 전극(26_1, 27_1)과 제4 절연층(54) 사이의 계면에서 발생할 수 있는 난반사의 발생 비율이 감소될 수 있다. 따라서, 제1 및 제2 전극(21_3, 22_3) 상에 배치되는 복수의 층에 의해 광 도파로(Optical waveguide)가 형성되는 것을 방지하여 표시 장치(10)의 출광 효율이 개선될 수 있다.
도 13은 도 3의 A 영역을 확대한 또 다른 예를 나타내는 확대 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치는 표면에 패턴화된 표면 요철이 형성된 제1 및 제2 서브 뱅크(41_1, 42_1)를 포함하는 점이 도 12의 실시예와 상이하다.
구체적으로, 제1 및 제2 서브 뱅크(41_1, 42_1)는 표면에 패턴화된 표면 요철을 가질 수 있다. 구체적으로, 제1 서브 뱅크(41_1)의 상면(41US_1) 및 제1 측면(41SS1_1)은 패턴화된 표면 요철을 가질 수 있다. 또한, 제2 서브 뱅크(42_1)의 상면(42US_1) 및 제1 측면(42SS1_1)은 패턴화된 표면 요철을 가질 수 있다.
제1 전극(21_3)은 제1 서브 뱅크(41_1) 상에 컨포말(Comformal)하게 배치될 수 있다. 따라서, 제1 전극(21_3)의 표면 형상은 제1 서브 뱅크(41_1)의 표면 형상과 유사한 형상을 가질 수 있다. 예를 들어, 제1 서브 뱅크(41_1)의 상면(41US_1) 및 제1 측면(41SS1_1)이 패턴화된 표면 요철을 가지는 경우, 제1 전극(21_3)은 제1 서브 뱅크(41_1) 상에 컨포말(Comformal)하게 적층되어, 제1 전극(21_3)의 상면(21US_3)도 패턴화된 표면 요철(SR_1)을 가질 수 있다.
마찬가지로, 제2 전극(22_3)은 제2 서브 뱅크(42_1) 상에 컨포말(Comformal)하게 배치될 수 있다. 따라서, 제2 전극(22_3)의 표면 형상은 제2 서브 뱅크(42_1)의 표면 형상과 유사한 형상을 가질 수 있다. 예를 들어, 제2 서브 뱅크(42_1)의 상면(42US_1) 및 제1 측면(42SS1_1)이 패턴화된 표면 요철을 가지는 경우, 제2 전극(22_3)은 제2 서브 뱅크(42_1) 상에 컨포말(Comformal)하게 적층되어, 제2 전극(22_3)의 상면(22US_3)도 표면 요철(SR_1)을 가질 수 있다.
도 14는 도 3의 A 영역을 확대한 또 다른 예를 나타내는 확대 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(10)는 제3 절연층(53)이 생략되는 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 접촉 전극(26) 및 제2 접촉 전극(27)은 제2 절연층(52) 상에 직접 배치될 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 제2 절연층(52) 상에서 서로 이격되어 제2 절연층(52)의 일부를 노출할 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)에 의해 노출된 제2 절연층(52)은 상기 노출된 영역에서 제4 절연층(54)과 접촉할 수 있다.
본 실시예에서, 표시 장치(10)는 제3 절연층(53)이 생략되더라도 제2 절연층(52)이 유기 절연 물질을 포함하여 발광 소자(ED)를 고정시키는 기능을 수행할 수 있다. 또한, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 하나의 마스크 공정에 의해 패터닝되어 동시에 형성될 수 있다. 따라서, 제1 접촉 전극(26)과 제2 접촉 전극(27)을 형성하기 위해 추가적인 마스크 공정을 요하지 않으므로, 공정 효율이 개선될 수 있다. 본 실시예는 제3 절연층(53)이 생략된 점을 제외하고는 도 3의 실시예와 동일한 바, 중복되는 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
21: 제1 전극
22: 제2 전극
40: 제1 뱅크
41: 제1 서브 뱅크
42: 제2 서브 뱅크
60: 제2 뱅크
21US: 제1 전극의 반사면(또는 제1 전극의 상면)
22US: 제2 전극의 반사면(또는 제2 전극의 상면)
SR: 표면 요철

Claims (20)

  1. 기판;
    상기 기판의 일면 상에 배치되고, 상면에 제1 표면 요철을 포함하는 제1 반사 전극;
    상기 제1 전극과 이격되어 상기 기판의 일면 상에 배치되고, 상면에 제2 표면 요철을 포함하는 제2 반사 전극;
    상기 제1 반사 전극과 상기 제2 반사 전극 사이에 배치되는 발광 소자 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 반사 전극 및 상기 제2 반사 전극은 각각 은(Ag), 알루미늄(Al), 금(Au), Pt(백금), Pd(팔라듐), In(인듐), Ni(니켈), Cr(크롬) 또는 이들의 합금을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 반사 전극 및 상기 제2 반사 전극 상에 배치되는 제1 절연층을 더 포함하되,
    상기 제1 절연층은 상기 제1 반사 전극 및 상기 제2 반사 전극의 적어도 일부를 노출하고,
    상기 발광 소자는 상기 제1 절연층 상에 배치되는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 반사 전극 상에 배치되며, 상기 제1 절연층이 노출하는 상기 제1 반사 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극; 및
    상기 제2 반사 전극 상에 배치되며, 상기 제1 절연층이 노출하는 상기 제2 반사 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되고, 상기 제1 접촉 전극과 상기 제2 접촉 전극을 덮는 제2 절연층을 더 포함하되,
    상기 제2 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률과 상이한 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률보다 작은 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되는 충진제를 더 포함하되,
    상기 충진제의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률보다 작은 표시 장치.
  8. 제4 항에 있어서,
    상기 발광 소자와 상기 제1 반사 전극은 서로 이격되며 상기 제1 접촉 전극을 통해 전기적으로 상호 연결되고,
    상기 발광 소자와 상기 제2 반사 전극은 서로 이격되며 상기 제2 접촉 전극을 통해 전기적으로 상호 연결되는 표시 장치.
  9. 제4 항에 있어서,
    상기 제1 접촉 전극은 상기 제1 반사 전극과 접촉하는 영역에서 상기 제1 반사 전극의 상기 제1 표면 요철에 컨포말하게 형성된 제3 표면 요철을 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 표면 요철의 표면 거칠기와 상기 제2 표면 요철의 표면 거칠기는 동일한 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 표면 요철 및 상기 제2 표면 요철은 각각 랜덤한 형상을 가지는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 표면 요철 및 상기 제2 표면 요철은 일정한 크기를 가지고 패턴화되어 형성되는 표시 장치.
  13. 제12 항에 있어서,
    제1 표면 요철 및 상기 제2 표면 요철의 크기는 상기 발광 소자로부터 방출된 광의 파장 대역의 범위에 포함되는 표시 장치.
  14. 제1 항에 있어서,
    상기 기판의 일면 상에 배치되며, 상기 발광 소자의 일 단부와 대향하는 측면을 포함하는 제1 서브 뱅크를 더 포함하되,
    상기 제1 반사 전극은 상기 제1 서브 뱅크 상에 배치되고,
    상기 제1 반사 전극의 상면은 적어도 상기 제1 서브 뱅크의 측면과 중첩하는 영역에서 상기 제1 표면 요철을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 서브 뱅크과 이격되어 상기 기판의 일면 상에 배치되며 상기 발광 소자의 타 단부와 대향하는 측면을 포함하는 제2 서브 뱅크를 더 포함하되,
    상기 제2 반사 전극은 상기 제2 서브 뱅크 상에 배치되고, 상기 제2 반사 전극의 상면은 적어도 상기 제2 서브 뱅크의 측면과 중첩하는 영역에서 상기 제2 표면 요철을 포함하는 표시 장치.
  16. 기판;
    상기 기판 상에 배치되고, 상면에 표면 요철을 포함하는 제1 전극;
    상기 제1 전극과 이격되어 상기 기판의 일면 상에 배치되고, 상면에 표면 요철을 포함하는 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광 소자;
    상기 제1 전극 상에 배치되며, 상기 제1 전극과 상기 발광 소자의 일 단부를 전기적으로 상호 연결하는 제1 접촉 전극;
    상기 제2 전극 상에 배치되며, 상기 제2 전극과 상기 발광 소자의 타 단부를 전기적으로 상호 연결하는 제2 접촉 전극; 및
    상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치되고, 상기 제1 접촉 전극과 상기 제2 접촉 전극을 덮는 절연층을 포함하되,
    상기 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률과 상이한 표시 장치.
  17. 제16 항에 있어서,
    상기 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률 및 상기 제2 접촉 전극의 굴절률보다 작은 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 각각 은(Ag), 알루미늄(Al), 금(Au), Pt(백금), Pd(팔라듐), In(인듐), Ni(니켈), Cr(크롬) 또는 이들의 합금을 포함하는 표시 장치.
  19. 제17 항에 있어서,
    상기 제1 전극의 표면 요철 및 상기 제2 전극의 표면 요철은 각각 일정한 크기를 가지고 패턴화되어 형성되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 전극의 표면 요철의 크기 및 상기 제2 전극의 표면 요철의 크기는 상기 발광 소자로부터 방출된 광의 파장 대역의 범위 포함되는 표시 장치.
KR1020200163839A 2020-11-30 2020-11-30 표시 장치 KR20220077177A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200163839A KR20220077177A (ko) 2020-11-30 2020-11-30 표시 장치
US17/501,466 US20220173274A1 (en) 2020-11-30 2021-10-14 Display device
CN202111431007.5A CN114582909A (zh) 2020-11-30 2021-11-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200163839A KR20220077177A (ko) 2020-11-30 2020-11-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220077177A true KR20220077177A (ko) 2022-06-09

Family

ID=81751776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200163839A KR20220077177A (ko) 2020-11-30 2020-11-30 표시 장치

Country Status (3)

Country Link
US (1) US20220173274A1 (ko)
KR (1) KR20220077177A (ko)
CN (1) CN114582909A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710694B (zh) * 2020-05-28 2022-10-25 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN114582909A (zh) 2022-06-03
US20220173274A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US11749709B2 (en) Display device
KR20210132255A (ko) 표시 장치
KR20200138479A (ko) 표시 장치
KR20220003685A (ko) 표시 장치
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20220077177A (ko) 표시 장치
CN115274748A (zh) 显示装置
KR20220117954A (ko) 표시 장치
KR20220067555A (ko) 표시 장치
KR20220019198A (ko) 표시 장치
US12094917B2 (en) Unit of light-emitting elements and display device including the same
KR20220019141A (ko) 표시 장치 및 이의 제조 방법
CN114361195A (zh) 显示装置及制造其的方法
KR20220144422A (ko) 표시 장치
KR20220058761A (ko) 표시 장치
KR20220072067A (ko) 표시 장치 및 이의 제조 방법
KR20220033535A (ko) 표시 장치
US20220109023A1 (en) Display device
US20220328558A1 (en) Light emitting element and display device including the same
US20220199713A1 (en) Display device
US20220223645A1 (en) Display device
KR20240005273A (ko) 표시 장치
KR20230143218A (ko) 표시 장치 및 그 제조 방법
KR20220019859A (ko) 표시 장치 및 이의 제조 방법
KR20210077864A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination