KR20220033535A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220033535A
KR20220033535A KR1020200113590A KR20200113590A KR20220033535A KR 20220033535 A KR20220033535 A KR 20220033535A KR 1020200113590 A KR1020200113590 A KR 1020200113590A KR 20200113590 A KR20200113590 A KR 20200113590A KR 20220033535 A KR20220033535 A KR 20220033535A
Authority
KR
South Korea
Prior art keywords
substrate
layer
disposed
light
light emitting
Prior art date
Application number
KR1020200113590A
Other languages
English (en)
Inventor
김성훈
노정훈
안이준
연은경
이재빈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200113590A priority Critical patent/KR20220033535A/ko
Priority to CN202110935069.3A priority patent/CN114156301A/zh
Priority to US17/412,175 priority patent/US12009365B2/en
Publication of KR20220033535A publication Critical patent/KR20220033535A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시 영역 및 비표시 영역을 포함하는 표시 장치로서, 상기 표시 영역에 배치되는 복수의 발광 영역 및 상기 표시 영역 및 상기 비표시 영역에 배치되며 상기 복수의 발광 영역을 둘러싸는 비발광 영역을 포함하는 표시 기판을 포함하되, 상기 표시 기판은, 제1 기판, 상기 표시 영역에서 상기 제1 기판 상에 배치되고 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층, 및 상기 박막 트랜지스터층 상에 배치된 발광 소자층을 포함하되, 상기 제1 기판은 상기 표시 영역에 배치되고 상기 제1 기판을 관통하는 복수의 제1 홀을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 표시 장치의 화상을 표시하는 장치로서 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
발광 소자가 배치되는 기판은 유리 기판이 적용될 수 있다. 표시 장치가 유리 기판과 복수의 발광 소자를 포함하는 경우, 발광 소자가 발광함에 따라 발광 소자에서는 열이 발생할 수 있다. 이 경우, 발광 소자에서 발생된 열은 유리 기판의 낮은 열전도도를 가져 상기 열이 방열 또는 방출되기 쉽지 않다.
본 발명이 해결하고자 하는 과제는 발광 소자에서 발생한 열의 방출 효율이 증가되어 발열이 감소된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 표시 장치로서, 상기 표시 영역에 배치되는 복수의 발광 영역 및 상기 표시 영역 및 상기 비표시 영역에 배치되며 상기 복수의 발광 영역을 둘러싸는 비발광 영역을 포함하는 표시 기판을 포함하되, 상기 표시 기판은, 제1 기판, 상기 표시 영역에서 상기 제1 기판 상에 배치되고 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층, 및 상기 박막 트랜지스터층 상에 배치된 발광 소자층을 포함하되, 상기 제1 기판은 상기 표시 영역에 배치되고 상기 제1 기판을 관통하는 복수의 제1 홀을 포함한다.
상기 제1 기판은 유리를 포함할 수 있다.
상기 복수의 제1 홀은 서로 이격되어 배치될 수 있다.
상기 제1 홀은 상기 박막 트랜지스터층 및 상기 발광 소자층과 두께 방향으로 중첩할 수 있다.
상기 박막 트랜지스터층은, 상기 제1 기판 상에서 상기 제1 홀과 중첩 배치되는 도전 패턴을 포함하는 하부 금속층을 포함할 수 있다.
상기 하부 금속층은 차광 물질을 포함할 수 있다.
상기 복수의 제1 홀 중 적어도 일부는 상기 발광 영역에 배치될 수 있다.
상기 박막 트랜지스터층은 상기 하부 금속층 상에 배치된 비아층을 더 포함하고, 상기 발광 소자층은, 상기 비아층 상에서 상기 발광 영역에 중첩되어 배치된 제1 전극, 상기 비아층 상에서 상기 발광 영역에 중첩되어 배치되고. 상기 제1 전극과 이격되어 배치된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광 소자를 포함할 수 있다.
상기 도전 패턴은 상기 비아층을 관통하는 컨택홀을 통해 상기 제1 전극 또는 상기 제2 전극과 물리적으로 접촉할 수 있다.
상기 박막 트랜지스터층은, 상기 제1 기판 상에서 상기 제1 홀과 중첩 배치되는 보호 패턴을 더 포함할 수 있다.
상기 보호 패턴은 PI, Mo, Cu, Ti 또는 Cr 중 적어도 하나를 포함할 수 있다.
상기 보호 패턴의 폭은 커버하는 상기 제1 홀의 폭보다 크고, 상기 보호 패턴은 상기 제1 홀을 완전히 커버하며 상기 제1 홀의 주변의 상기 제1 기판과 중첩할 수 있다.
상기 제1 홀은 상기 박막 트랜지스터층 및 상기 발광 소자층과 두께 방향으로 비중첩할 수 있다.
상기 복수의 제1 홀 중 적어도 일부는 상기 비발광 영역에 배치될 수 있다.
상기 제1 홀의 측벽 상에 배치된 금속 코팅층을 더 포함할 수 있다.
상기 제1 홀을 충진하는 금속 충진층을 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 표시 장치로서, 상기 표시 영역에 배치되는 복수의 발광 영역 및 상기 복수의 발광 영역을 둘러싸는 비발광 영역을 포함하는 제1 기판, 상기 제1 기판의 일면 상에 배치되는 박막 트랜지스터층, 및 상기 박막 트랜지스터층 상에 배치되는 발광 소자층을 포함하는 표시 기판; 상기 표시 기판에 대향하는 색 변환 기판으로서, 상기 표시 영역에 배치되는 복수의 출광 영역 및 상기 복수의 출광 영역을 둘러싸는 차광 영역을 포함하는 제2 기판, 상기 제1 기판과 대향하는 제2 기판의 일면 상에서 복수의 출광 영역 중 일부에 배치되는 파장 변환층, 상기 제1 기판과 대향하는 제2 기판의 일면 상에서 복수의 출광 영역 중 다른 일부에 배치되는 투광층, 및 상기 제1 기판과 대향하는 제2 기판의 일면 상에서 차광 영역에 배치되는 차광 부재를 포함하는 색 변환 기판; 및 상기 표시 기판과 상기 색 변환 기판 사이에 배치되는 충진층을 포함하되, 상기 제1 기판 및 상기 제2 기판은 유리를 포함하고, 상기 비발광 영역에서 배치되며, 상기 표시 기판, 상기 색 변환 기판 및 상기 충진층을 관통하는 제1 홀을 포함한다.
상기 제1 기판의 일면의 반대면인 타면으로부터 상기 제2 기판의 일면의 반대면이 타면까지의 거리는 상기 제1 홀의 높이와 동일할 수 있다.
상기 파장 변환층은, 입사광의 피크 파장을 제1 피크 파장으로 변환시키는 제1 파장 변환 입자와 광 산란 물질을 포함하는 제1 파장 변환 패턴, 및 입사광의 피크 파장을 상기 제1 피크 파장과 다른 제2 피크 파장으로 변환시키는 제2 파장 변환 입자와 상기 광 산란 물질을 포함하는 제2 파장 변환 패턴을 포함할 수 있다.
상기 충진층은, 상기 표시 기판과 상기 색 변환 기판 사이에 배치되는 제1 영역, 상기 제1 홀과 상기 표시 기판 사이의 영역에 배치되는 제2 영역, 및 기 제1 홀과 상기 색 변환 기판 사이의 영역에 배치되는 제3 영역을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 표시 기판에 포함되는 제1 기판에 제1 기판을 관통하는 제1 홀이 형성됨에 따라 발광 소자에서 발생한 열이 제1 기판의 제1 홀을 통해 표시 장치의 외부로 방출될 수 있다. 따라서, 제1 기판에 제1 홀을 형성함으로써, 열이 방출될 수 있는 방출 통로가 증가되어 표시 장치의 내부의 발열이 감소될 수 있다.
또한, 몇몇 실시예에 따른 표시 장치에 의하면 표시 장치에 표시 기판의 제1 기판을 유리 기판으로 적용함으로써 재료비를 절감할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도이다.
도 2는 도 1의 II-II'를 따라 절단한 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 기판의 개략적인 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 화소 배열과 표시 기판의 제1 기판의 상대적인 위치 관계를 나타내는 개략 평면도이다.
도 5는 표시 장치의 화소 배열과 색 변환 기판의 상대적인 위치 관계를 나타내는 개략 평면도이다.
도 6은 도 4 및 도 5의 VI-VI' 선을 따라 자른 표시 장치의 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 8은 도 7의 Q-Q'을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 10 내지 도 14는 도 6의 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 15는 다른 실시예에 따른 표시 장치의 단면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 19는 다른 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 20은 도 19의 표시 장치의 단면도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 22 내지 도 26은 도 20의 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 27는 도 26의 공정 단계의 다른 예를 나타낸 단면도이다.
도 28은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 29는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 30은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 31 내지 도 33은 도 30의 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 34는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 35는 도 34의 A1 영역의 확대도이다.
도 36은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 37은 제1 기판에 형성된 제1 홀의 다른 예를 나타낸 사시도이다.
도 38은 제1 기판에 형성된 제1 홀의 또 다른 예를 나타낸 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도이다.
도 1을 참조하면, 표시 장치(1)는 동영상이나 정지 영상을 표시한다. 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
도면에서는 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(1)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다.
표시 장치(1)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(1)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(1)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(1)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(1)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 실시예들에서 다른 별도의 언급이 없는 한, 표시 장치(1)를 설명함에 있어서, "상부"는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(1)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일측, "좌측"는 제1 방향(DR1) 타측, "상측"은 제2 방향(DR2) 일측, "하측"은 제2 방향(DR2) 타측을 나타낸다.
표시 장치(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DA)의 형상은 표시 장치(1)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DA)의 형상은 표시 장치(1)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DA)은 대체로 표시 장치(1)의 중앙을 차지할 수 있다.
표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 다만, 이에 제한되지 않고 각 화소(PX)의 형상은 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다.
표시 영역(DA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 전부 또는 부분적으로 둘러쌀 수 있다. 예시적인 실시예에서, 표시 영역(DA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(1)의 베젤을 구성할 수 있다. 비표시 영역(NDA)에는 표시 장치(1)에 포함되는 배선들, 회로 구동부들, 또는 외부 장치가 실장되는 패드부가 배치될 수 있다.
도 2는 도 1의 II-II'를 따라 절단한 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 기판(10), 및 표시 기판(10)과 대향하는 색 변환 기판(20)을 포함할 수 있다. 표시 장치(1)는 표시 기판(10)과 색 변환 기판(20)을 결합하는 실링 부재(70), 표시 기판(10)과 색 변환 기판(20) 사이에 채워진 충진층(50)을 더 포함할 수 있다.
표시 기판(10)은 표시 영역(DA)의 복수의 발광 영역으로부터 소정의 피크 파장을 갖는 광을 방출할 수 있다. 표시 기판(10)은 영상을 표시하기 위한 소자 및 회로들을 포함할 수 있다. 예를 들어, 표시 기판(10)은 스위칭 소자 등과 같은 화소 회로, 표시 영역(DA)에 배치되는 자발광 소자(Self-Light Emitting Element)를 포함할 수 있다.
예를 들어, 자발광 소자는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광 다이오드(Quantum dot Light Emitting Diode), 무기물 기반의 마이크로 발광 다이오드(예를 들어, Quantum dot Micro LED), 무기물 기반의 나노 발광 다이오드(예를 들어, Quantum dot Nano LED) 중 적어도 하나를 포함할 수 있다. 이하에서는, 자발광 소자가 무기물 기반의 발광 다이오드인 경우를 예시하여 서술하기로 한다.
실링 부재(70)는 비표시 영역(NDA)에 배치될 수 있다. 실링 부재(70)는 비표시 영역(NDA)에서 표시 기판(10)과 색 변환 기판(20) 사이에 위치할 수 있다. 실링 부재(70)는 비표시 영역(NDA)에서 표시 기판(10)과 색 변환 기판(20)의 가장자리를 따라 배치되며, 평면도 상 표시 영역(DA)을 둘러쌀 수 있다. 표시 기판(10)과 색 변환 기판(20)은 실링 부재(70)를 통해 상호 결합될 수 있다. 몇몇 실시예에서, 실링 부재(70)는 유기 물질을 포함할 수 있다. 예를 들어, 실링 부재(70)는 에폭시계 레진으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
충진층(50)은 실링 부재(70)에 의해 둘러싸인 표시 기판(10)과 색 변환 기판(20) 사이의 공간에 배치될 수 있다. 충진층(50)은 표시 기판(10)과 색 변환 기판(20) 사이를 채울 수 있다. 충진층(50)은 광을 투과할 수 있는 재질로 이루어질 수 있다. 몇몇 실시예에서, 충진층(50)은 유기 물질을 포함할 수 있다. 예를 들어, 충진층(50)은 실리콘계 유기 물질, 에폭시계 유기 물질 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 3은 일 실시예에 따른 표시 기판의 개략적인 단면도이다. 도 4는 일 실시예에 따른 표시 장치의 화소 배열과 표시 기판의 제1 기판의 상대적인 위치 관계를 나타내는 개략 평면도이다.
도 3 및 도 4를 참조하면, 표시 장치(1)의 표시 영역(DA)은 복수의 행과 열을 따라 배열된 복수의 화소(PX)를 포함한다. 화소(PX)는 표시를 위한 반복되는 최소 단위를 의미한다. 풀 컬러를 디스플레이하기 위해 각 화소(PX)는 서로 다른 색을 방출하는 복수의 서브 화소를 포함할 수 있다. 예를 들어, 각 화소(PX)는 청색 광 방출을 담당하는 제1 서브 화소, 녹색 광 방출을 담당하는 제2 서브 화소 및 적색 광 방출을 담당하는 제3 서브 화소를 포함할 수 있다.
도면에 도시하지는 않았으나, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소는 각 화소(PX) 별로 하나씩 구비될 수 있다. 각 서브 화소는 제1 방향(DR1)을 따라 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소로 순차적으로 반복 배치될 수 있다.
표시 기판(10)의 각 화소(PX)는 복수의 발광 영역(LA: LA1, LA2, LA3) 및 비발광 영역(NLA)을 포함할 수 있다.
발광 영역(LA)은 표시 기판(10)에서 생성된 광이 표시 기판(10)의 외부로 방출되는 영역이고, 비발광 영역(NLA)은 표시 기판(10)에서 생성된 광이 표시 기판(10)의 외부로 방출되지 않는 영역일 수 있다.
복수의 발광 영역(LA: LA1, LA2, LA3)은 제1 발광 영역(LA1), 제2 발광 영역(LA2) 및 제3 발광 영역(LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3)은 각각 제1 내지 제3 서브 화소의 각 발광 영역(LA)일 수 있다. 예를 들어, 제1 발광 영역(LA1)은 제1 서브 화소의 발광 영역(LA), 제2 발광 영역(LA2)은 제2 서브 화소의 발광 영역(LA), 제3 발광 영역(LA3)은 제3 서브 화소의 발광 영역(LA)일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)에서 표시 기판(10)의 외부로 방출되는 광은 소정의 피크 파장을 갖는 광일 수 있다. 예를 들어, 제1 내지 제3 발광 영역(LA1, LA2, LA3)은 청색 광을 방출할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3)에서 방출된 광은 440nm 내지 480nm 범위의 피크 파장을 가질 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 기판(10)의 표시 영역(DA)에서 제1 방향(DR1)을 따라 순차적으로 반복 배치될 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3)의 평면 형상은 제2 방향(DR2)의 폭이 제1 방향(DR1)의 폭보다 긴 직사각형 일 수 있으나, 이에 제한되지 않는다.
예시적인 실시예에서, 제1 발광 영역(LA1)의 제1 방향(DR1)의 폭, 제2 발광 영역(LA2)의 제1 방향(DR1)의 폭, 및 제3 발광 영역(LA3)의 제1 방향(DR1)의 폭은 실질적으로 동일할 수 있다. 다만, 제1 내지 제3 발광 영역(LA1, LA2, LA3)의 제1 방향(DR1)의 폭 사이의 관계는 도 4에 도시된 실시예에 제한되지 않는다. 예를 들어, 제1 발광 영역(LA1)의 제1 방향(DR1)의 폭은 제2 발광 영역(LA2)의 제1 방향(DR1)의 폭 및 제3 발광 영역(LA3)의 제1 방향(DR1)의 폭보다 작을 수 있다. 제2 발광 영역(LA2)의 제1 방향(DR1)의 폭은 제3 발광 영역(LA3)의 제1 방향(DR1)의 폭보다 작을 수 있다.
비발광 영역(NLA)은 복수의 발광 영역(LA: LA1, LA2, LA3)을 둘러싸도록 배치될 수 있다.
일 서브 화소의 비발광 영역(NLA)은 이웃하는 서브 화소(동일 화소(PX) 내의 서브 화소인지 여부와 무관함)의 비발광 영역(NLA)과 맞닿는다. 이웃하는 서브 화소의 비발광 영역(NLA)들은 하나로 연결될 수 있다. 나아가, 전체 서브 화소의 비발광 영역(NLA)들이 하나로 연결될 수 있지만, 이에 제한되는 것은 아니다. 이웃하는 각 서브 화소의 각 발광 영역(LA1, LA2, LA3)은 비발광 영역(NLA)에 의해 구분될 수 있다.
도 3 및 도 4를 참조하면, 표시 기판(10)은 제1 기판(SUB1), 제1 기판(SUB1) 상에 배치된 박막 트랜지스터층(TFTL) 및 박막 트랜지스터층(TFTL) 상에 배치된 발광 소자층(EML)을 포함할 수 있다.
제1 기판(SUB1)은 절연 기판일 수 있다. 제1 기판(SUB1)은 유리, 석영 등의 투명한 물질을 포함하여 이루어지거나, 폴리이미드 등과 같은 폴리머 물질을 포함하여 이루어질 수 있다. 다만 이에 제한되지 않고 제1 기판(SUB1)은 회로 소자층을 포함하는 인쇄회로기판 등의 회로 기판일 수도 있다. 이하에서는, 제1 기판(SUB1)이 절연 기판으로서, 유리, 석영 등을 포함하는 경우를 예시하여 서술하기로 한다.
제1 기판(SUB1)은 표시 장치(1)와 대체로 유사한 평면 형상을 가질 수 있다. 예를 들어, 표시 장치(1)가 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 포함하는 직사각형 형상의 평면 형상을 갖는 경우, 제1 기판(SUB1) 또한 닮은꼴의 직사각형 평면 형상을 가질 수 있다.
제1 기판(SUB1)은 복수의 제1 홀(HA1)을 포함할 수 있다. 제1 홀(HA1)은 제1 기판(SUB1)을 제3 방향(DR3)으로 완전히 관통하여 형성될 수 있다. 제1 홀(HA1)의 형상은 상면의 직경이 하면의 직경보다 작은 원뿔대 형상일 수 있다. 다만, 이에 제한되지 않고, 제1 홀(HA1)의 원통형 또는 상면의 직경이 하면의 직경보다 큰 원뿔대 형상일 수도 있다.
제1 홀(HA1)의 높이는 제1 기판(SUB1)의 높이와 같을 수 있다. 즉, 제1 홀(HA1)의 높이는 제1 기판(SUB1)의 하면으로부터 상면까지의 거리와 동일할 수 있다.
복수의 제1 홀(HA1)은 평면상 면적이 서로 동일한 원형일 수 있다. 다만, 이에 제한되지 않고 제1 홀(HA1)의 평면 형상은 정사각형, 타원, 직사각형 등의 다른 형상으로 적용되거나 각 제1 홀(HA1)의 평면 형상의 크기는 서로 다를 수도 있다.
복수의 제1 홀(HA1)은 표시 장치(1)의 표시 영역(DA)에서 배치될 수 있다. 예시적인 실시예에서, 복수의 제1 홀(HA1)은 표시 기판(10)의 비발광 영역(NLA)에 배치될 수 있다. 다만, 이에 제한되지 않고 복수의 제1 홀(HA1)은 표시 기판(10)의 발광 영역(LA)에도 배치될 수 있다. 이에 대한 실시예는 다른 도면을 참조하여 후술하기로 한다.
각 제1 홀(HA1)은 소정의 간격을 두고 서로 이격되어 배열될 수 있다. 복수의 제1 홀(HA1)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 소정의 간격을 두고 이격되어 배열될 수 있다. 예시적인 실시예에서, 제1 홀(HA1)은 이웃하는 행 및/또는 이웃하는 열이 서로 엇갈리도록 배치될 수 있다. 예를 들어, 홀수 행에 배치되는 복수의 제1 홀(HA1)은 홀수 열에 배치되고, 짝수 행에 배치되는 복수의 제1 홀(HA1)은 짝수 열에 배치될 수 있다. 다만, 이에 제한되지 않고 제1 홀(HA1)은 각 행 및/또는 각 열에 배치되어 매트리스 형상으로 배열될 수도 있다.
도 4에서 별도의 언급이 없는 한, 제1 홀(HA1)의 제1 방향(DR1)의 거리(dx1)는 제1 방향(DR1)을 따라 인접 배치된 제1 홀(HA1) 사이의 거리 중 가장 가까운 거리로 정의하고, 제1 홀(HA1)의 제2 방향(DR2)의 거리(dy1)는 제2 방향(DR2)을 따라 인접 배치된 제1 홀(HA1) 사이의 거리 중 가장 가까운 거리로 정의한다.
동일한 행에 제1 방향(DR1)을 따라 배열된 각 제1 홀(HA1) 사이의 제1 방향(DR1)의 거리(dx1)와 동일한 열에 제2 방향(DR2)을 따라 배열될 각 제1 홀(HA1) 사이의 제2 방향(DR2)의 거리(dy1)는 도 4에 도시된 것처럼 서로 동일할 수 있다. 다만, 이에 제한되는 것은 아니며, 동일한 행에 제1 방향(DR1)을 따라 배열된 각 제1 홀(HA1) 사이의 제1 방향(DR1)의 거리(dx1)와 동일한 열에 제2 방향(DR2)을 따라 배열될 각 제1 홀(HA1) 사이의 제2 방향(DR2)의 거리(dy1)는 서로 다를 수도 있다. 예시적인 실시예에서, 동일한 행에 제1 방향(DR1)을 따라 배열된 각 제1 홀(HA1) 사이의 제1 방향(DR1)의 거리(dx1)는 600㎛ 내지 660㎛ 범위일 수 있다. 동일한 열에 제2 방향(DR2)을 따라 배열될 각 제1 홀(HA1) 사이의 제2 방향(DR2)의 거리(dy1)는 600㎛ 내지 660㎛ 일 수 있다.
인접하여 배치된 홀수 열과 짝수 열에 배치된 제1 홀(HA1)의 사이의 제1 방향(DR1)의 거리(dx2)와 인접하여 배치된 홀수 행과 짝수 행에 배치된 제1 홀(HA1)의 사이의 제2 방향(DR2)의 거리(dy2)는 각각 300㎛ 내지 330㎛ 범위일 수 있다. 또한, 인접하여 배치된 홀수 열과 짝수 열에 배치된 제1 홀(HA1)(또는 대각 방향에서 서로 인접하게 배치된 제1 홀(HA1)) 사이의 최단 거리(dxy)는 430㎛ 내지 460㎛의 범위일 수 있다.
박막 트랜지스터층(TFTL)은 제1 기판(SUB1)의 일면 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 제1 기판(SUB1)에 형성된 제1 홀(HA1)과 중첩하여 배치될 수 있다.
박막 트랜지스터층(TFTL)에는 화소들 각각의 박막 트랜지스터들뿐만 아니라, 스캔 라인들, 데이터 라인들, 전원 라인들, 스캔 제어 라인들, 및 패드들과 데이터 라인들을 연결하는 라우팅 라인들 등이 형성될 수 있다. 박막 트랜지스터들 각각은 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA)과 비표시 영역(NDA)에 배치될 수 있다. 한편, 도면에서는 박막 트랜지스터층(TFTL)이 제1 기판(SUB1)을 완전히 덮도록 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 박막 트랜지스터층(TFTL)은 제1 기판(SUB1) 상에 배치되어 제1 기판(SUB1)을 덮되, 제1 기판(SUB1)의 복수의 제1 홀(HA1) 각각 대응하는 영역에 형성된 박막 트랜지스터층(TFTL)을 관통하는 복수의 홀을 포함할 수도 잇다. 즉, 박막 트랜지스터층(TFTL)은 제1 기판(SUB1)의 제1 홀(HA1)과 제3 방향(DR3)으로 중첩하는 복수의 홀을 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 스캔 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 스캔 제어 라인들과 링크 라인들은 비표시 영역(NDA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)에 대한 상세한 설명은 도 6을 참조하여 후술하기로 한다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)과 유사하게 발광 소자층(EML)도 도면에서는 제1 기판(SUB1)의 상부에서 박막 트랜지스터층(TFTL)을 완전히 덮도록 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 발광 소자층(EML)은 제1 기판(SUB1) 상에 배치되어 제1 기판(SUB1)을 덮되, 제1 기판(SUB1)의 복수의 제1 홀(HA1) 각각 대응하는 영역에 형성된 발광 소자층(EML)을 관통하는 복수의 홀을 포함할 수도 잇다. 즉, 발광 소자층(EML)은 제1 기판(SUB1)의 제1 홀(HA1)과 제3 방향(DR3)으로 중첩하는 복수의 홀을 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
발광 소자층(EML)은 제1 전극, 복수의 발광 소자, 및 제2 전극을 포함하는 화소들과 화소들을 정의하는 화소 정의막을 포함할 수 있다. 발광층은 무기 물질을 포함하는 무기 발광층일 수 있다. 발광 소자층(EML)의 화소들은 표시 영역(DA)에 배치될 수 있다. 발광 소자층(EML)에 대한 상세한 설명은 도 6을 참조하여 후술하기로 한다.
도 5는 표시 장치의 화소 배열과 색 변환 기판의 상대적인 위치 관계를 나타내는 개략 평면도이다.
색 변환 기판(20)의 각 화소(PX)는 복수의 출광 영역(TA: TA1, TA2, TA3) 및 차광 영역(BA)을 포함할 수 있다.
출광 영역(TA)은 표시 기판(10)에서 방출된 광이 색 변환 기판(20)을 투과하여 표시 장치(1)의 외부로 출사되는 영역이고, 차광 영역(BA)은 표시 기판(10)에서 방출된 광이 투과하지 않는 영역일 수 있다.
복수의 출광 영역(TA: TA1, TA2, TA3)은 제1 출광 영역(TA1), 제2 출광 영역(TA2) 및 제3 출광 영역(TA3)을 포함할 수 있다. 제1 내지 제3 출광 영역(TA1, TA2, TA3)은 각각 제1 내지 제3 서브 화소의 출광 영역(TA)일 수 있다. 예를 들어, 제1 출광 영역(TA1)은 제1 서브 화소의 출광 영역(TA), 제2 출광 영역(TA2)은 제2 서브 화소의 출광 영역(TA), 제3 출광 영역(TA3)은 제3 서브 화소의 출광 영역(TA)일 수 있다. 제1 내지 제3 출광 영역(TA1, TA2, TA3) 각각은 표시 기판(10)의 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 대응될 수 있다.
표시 기판(10)의 발광 영역(LA1, LA2, LA3)으로부터 방출된 광은 색 변환 기판(20)의 제1 출광 영역(TA1), 제2 출광 영역(TA2) 및 제3 출광 영역(TA3)을 투과하여 표시 장치(1)의 외부로 출사될 수 있다. 제1 출광 영역(TA1)은 제1 색의 광을 표시 장치(1)의 외부로 출사하고, 제2 출광 영역(TA2)은 상기 제1 색과 상이한 제2 색의 광을 표시 장치(1)의 외부로 출사하고, 제3 출광 영역(TA3)은 상기 제1 색 및 상기 제2 색과 다른 제3 색의 광을 표시 장치(1)의 외부로 출사할 수 있다. 예를 들어, 제1 색의 광은 440nm 내지 약 480nm 범위의 피크 파장을 갖는 청색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있다.
제1 내지 제3 출광 영역(TA1, TA2, TA3)은 색 변환 기판(20)의 표시 영역(DA)에서 제1 방향(DR1)을 따라 순차적으로 반복 배치될 수 있다. 제1 내지 제3 출광 영역(TA1, TA2, TA3)의 평면 형상은 제1 내지 제3 발광 영역(LA1, LA2, LA3)의 평면 형상에 대해 닮은꼴 관계를 가질 수 있지만, 이에 제한되는 것은 아니다.
예시적인 실시예에서, 제1 출광 영역(TA1)의 제1 방향(DR1)의 폭, 제2 출광 영역(TA2)의 제1 방향(DR1)의 폭 및 제3 출광 영역(TA3)의 제1 방향(DR1)의 폭은 실질적으로 동일할 수 있다. 다만, 제1 내지 제3 출광 영역(TA1, TA2, TA3)의 제1 방향(DR1)의 폭 사이의 관계는 도 5에 도시된 실시예에 제한되지 않는다. 예를 들어, 제1 출광 영역(TA1)의 제1 방향(DR1)의 폭은 제2 출광 영역(TA2)의 제1 방향(DR1)의 폭 및 제3 출광 영역(TA3)의 제1 방향(DR1)의 폭보다 작을 수 있다. 제2 출광 영역(TA2)의 제1 방향(DR1)의 폭은 제3 출광 영역(TA3)의 제1 방향(DR1)의 폭보다 작을 수도 있다.
차광 영역(BA)은 복수의 출광 영역(TA)을 둘러싸도록 배치될 수 있다. 이웃하는 각 서브 화소의 출광 영역(TA)은 차광 영역(BA)에 의해 구분될 수 있다.
도 6은 도 4 및 도 5의 VI-VI' 선을 따라 자른 표시 장치의 단면도이다. 도 7은 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 6을 참조하면, 표시 기판(10)은 제1 기판(SUB1), 제1 기판(SUB1) 상에 배치된 박막 트랜지스터층(TFTL), 및 박막 트랜지스터층(TFTL) 상에 배치된 발광 소자층(EML)을 포함할 수 있다. 또한, 색 변환 기판(20)은 제2 기판(SUB2) 및 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치된 포함할 수 있다. 컬러 제어 구조물은 파장 변환층(WLC) 및 일부 서브 화소에서 파장 변환층(WLC)과 동일 레벨에 배치된 투광층(LTU)을 포함할 수 있다. 컬러 제어 구조물(CFL, WLC, LTU)은 컬러 필터층(CFL)을 더 포함할 수 있다. 표시 기판(10)과 색 변환 기판(20) 사이에는 충진층(50)이 배치될 수 있다. 상술한 바와 같이, 충진층(50)은 표시 기판(10)과 색 변환 기판(20) 사이의 공간을 충진하면서 이들을 상호 결합할 수 있다.
제1 기판(SUB1)은 절연 기판일 수 있다. 제1 기판(SUB1)은 투명한 물질을 포함할 수 있다. 일 실시예에서, 제1 기판(SUB1)은 유리, 석영 등과 같은 투명한 절연 물질을 포함할 수 있다. 제1 기판(SUB1)은 리지드(Rigid) 기판일 수 있다. 그러나, 제1 기판(SUB1)이 상기 예시된 것에 제한되는 것은 아니고, 제1 기판(SUB1)은 폴리이미드(PI) 등과 같은 플라스틱을 포함할 수도 있다.
제1 기판(SUB1)에는 상술한 바와 같이 제1 기판(SUB1)을 관통하는 제1 홀(HA1)이 형성되어 있을 수 있다. 제1 홀(HA1)은 비발광 영역(NLA)에 배치될 수 있다. 제1 홀(HA1)의 단면 형상은 표시 장치(1)의 외부 방향(예컨대, 제3 방향(DR3)의 반대 방향)으로 갈수록 폭이 증가할 수 있다. 제1 홀(HA1)이 표시 장치(1)의 외부 방향으로 갈수록 폭이 증가하는 사다리꼴 형상을 가짐으로써, 후술하는 도전 패턴(CP)에 전달된 열(H)의 이동 방향이 표시 장치(1)의 외부를 향하는 데에 용이할 수 있다.
박막 트랜지스터층(TFTL)은 제1 기판(SUB1)의 일면 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(TFT), 하부 금속층(110), 복수의 절연층을 포함할 수 있다. 박막 트랜지스터(TFT)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
하부 금속층(110)은 제1 기판(SUB1) 상에 배치될 수 있다. 하부 금속층(110)은 패턴화된 형상을 가질 수 있다. 하부 금속층(110)은 차광층(BML) 및 도전 패턴(CP)을 포함할 수 있다.
차광층(BML)은 외광으로부터 후술하는 박막 트랜지스터(TFT)의 액티브층(ACT)을 보호하는 역할을 할 수 있다. 차광층(BML)은 박막 트랜지스터(TFT)의 액티브층(ACT)의 하부에서 적어도 박막 트랜지스터(TFT)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 박막 트랜지스터(TFT)의 액티브층(ACT) 전체를 커버하도록 배치될 수 있다.
도 4, 도 6 및 도 7을 참조하면, 도전 패턴(CP)은 표시 기판(10)의 비발광 영역(NLA)에 배치될 수 있다. 도전 패턴(CP)은 제1 기판(SUB1)을 관통하여 형성된 제1 홀(HA1)과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 도전 패턴(CP)의 폭은 제1 홀(HA1)과 중첩하여 제1 홀(HA1)의 상면의 폭보다 크게 형성되어 제1 홀(HA1)을 제3 방향(DR3)으로 완전히 덮도록 배치될 수 있다. 도전 패턴(CP)은 제1 홀(HA1)을 완전히 커버하며, 상기 제1 홀(HA1) 주변의 상기 제1 기판(SUB1)의 일면과 중첩할 수 있다.
본 실시예에서, 제1 홀(HA1)은 표시 기판(10)의 박막 트랜지스터층(TFTL) 및 발광 소자층(EML) 및 색 변환 기판(20)과 제3 방향(DR3)으로 중첩 배치될 수 있다.
도면에는 도시하지 않았으나, 도전 패턴(CP)은 발광 소자층(EML)의 제2 전극(CE)과 제3 컨택홀(CNT3)을 통해 접촉할 수도 있다. 도전 패턴(CP)이 제2 전극(CE)과 제3 컨택홀(CNT3)을 통해 서로 연결됨으로써, 방열 및/또는 열이 방출될 수 있는 열 방출 경로를 만들 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 하부 금속층(!10)이 광을 차단하는 재료를 포함함으로써, 제1 기판(SUB1)을 관통하는 복수의 제1 홀(HA1)이 형성됨에도 불구하고 표시 장치(1)의 표시 영역(DA)에서 외부에 의해 시인되는 것을 방지할 수 있다.
버퍼층(121)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(121)은 하부 금속층(110)이 배치된 제1 기판(SUB1)의 전면을 덮도록 배치될 수 있다. 버퍼층(121)은 투습에 취약한 기판(SUB1)을 통해 침투하는 수분으로부터 박막 트랜지스터(TFT)를 보호하는 역할을 할 수 있다. 버퍼층(121)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등의 무기 물질을 포함할 수 있다. 이에 제한되는 것은 아니나, 버퍼층(121)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다.
박막 트랜지스터(TFT)는 버퍼층(121) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다.
액티브층(ACT)은 버퍼층(121) 상에 배치될 수 있다. 액티브층(ACT)은 차광층(BML), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)과 중첩될 수 있다. 액티브층(ACT)은 소스 전극(SE) 및 드레인 전극(DE)과 직접 접촉될 수 있고, 게이트 절연막(122)을 사이에 두고 게이트 전극(GE)과 마주할 수 있다.
액티브층(ACT)은 결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 액티브층(ACT)이 다결정 실리콘을 포함하는 경우, 액티브층(ACT)은 비정질 실리콘을 결정화하여 형성될 수 있다. 다른 예시적인 실시예에서, 액티브층(ACT)이 산화물 반도체를 포함하는 경우, 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등을 포함할 수 있다.
게이트 절연막(122)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(122)은 액티브층(ACT)이 배치된 버퍼층(121) 상에 배치될 수 있다. 게이트 절연막(122)은 박막 트랜지스터(TFT)의 액티브층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(122)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
게이트 도전층(140)은 게이트 절연막(122) 상에 배치될 수 있다. 게이트 도전층(140)은 박막 트랜지스터(TFT)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 게이트 도전층(140)은 스토리지 커패시터의 제1 전극을 더 포함할 수 있다.
게이트 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다. 게이트 도전층(140)은 단일막 또는 다중막일 수 있다.
층간 절연막(123)은 게이트 도전층(140) 상에 배치될 수 있다. 층간 절연막(123)은 게이트 도전층(140)이 형성된 게이트 절연막(122) 상에 배치될 수 있다. 층간 절연막(123)에는 상기 층간 절연막(123)을 관통하는 컨택홀을 포함할 수 있다. 후술하는 박막 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(123)을 관통하는 컨택홀을 통해 액티브층(ACT)과 접속될 수 있다.
데이터 도전층(150)은 층간 절연막(123) 상에 배치될 수 있다. 데이터 도전층(150)은 박막 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(123) 상에서 서로 이격되어 배치될 수 있다. 소스 전극(SE)은 층간 절연막(123) 및 게이트 절연막(122)을 관통하는 컨택홀을 통해 액티브층(ACT)의 일단과 접촉될 수 있다. 드레인 전극(DE)은 층간 절연막(123) 및 게이트 절연막(122)을 관통하는 컨택홀을 통해 액티브층(ACT)의 타단과 접촉될 수 있다. 드레인 전극(DE)은 후술하는 제1 패시베이션층(124) 및 비아층(125)을 관통하는 컨택홀을 통해 발광 소자층(EML)의 제1 전극(AE)과 접속될 수 있다.
데이터 도전층(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 패시베이션층(124)은 데이터 도전층(150) 상에 배치될 수 있다. 제1 패시베이션층(124)은 박막 트랜지스터(TFT)의 상부에 마련되어, 박막 트랜지스터(TFT)를 덮어 보호할 수 있다. 제1 패시베이션층(124)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등의 무기 절연 물질을 포함할 수 있다.
비아층(125)은 제1 패시베이션층(124) 상에 배치될 수 있다. 비아층(125)은 제1 패시베이션층(124)의 상부에 마련되어, 박막 트랜지스터(TFT)의 상단을 평탄화시키는 표면 평탄화 역할을 할 수 있다. 예를 들어, 후술하는 발광 소자층(EML)의 제1 전극(AE)은 비아층(125) 및 제1 패시베이션층(124)을 관통하는 제2 컨택홀(CNT2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)과 전기적으로 연결될 수 있다. 비아층(125)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다.
이하, 도 6 및 도 7을 참조하여 표시 기판(10)의 발광 소자층(EML)의 복수의 층들에 대하여 설명하기로 한다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 복수의 발광 소자(ED), 제1 및 제2 전극(AE, CE), 제1 및 제2 뱅크(BNK1, BNK2), 및 제2 패시베이션층(PAS)을 포함할 수 있다.
제1 뱅크(BNK1)는 비아층(125) 상에 배치될 수 있다. 복수의 제1 뱅크(BNK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 배치될 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3)에 배치되는 제1 뱅크(BNK1)는 복수 개이고, 각 제1 뱅크(BNK1) 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다.
제1 전극(AE)은 비아층(125) 상에 배치될 수 있다. 예를 들어, 제1 전극(AE)은 비아층(125) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제1 전극(AE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 또한, 제1 전극(AE)은 비아층(125) 및 제1 패시베이션층(124)을 관통하는 제2 컨택홀(CNT2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속될 수 있다.
제2 전극(CE)은 비아층(125) 상에 배치될 수 있다. 예를 들어, 제2 전극(CE)은 비아층(125) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제2 전극(CE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 예를 들어, 제2 전극(CE)은 전체 화소에 공급되는 공통 전압을 수신할 수 있다.
제2 전극(CE)은 비아층(125), 제1 패시베이션층(124), 층간 절연막(123), 게이트 절연막(122) 및 버퍼층(121)을 관통하는 제3 컨택홀(CNT3)을 통해 하부 금속층(110)의 도전 패턴(CP)과 접촉할 수 있다. 다만, 이제 제한되지 않고, 제2 전극(CE)과 도전 패턴(CP) 사이에는 도전성 물질을 포함하는 연결 패턴이 배치되고, 제2 전극(CE)과 도전 패턴(CP)은 제2 전극(CE)과 도전 패턴(CP) 사이에 배치된 연결 패턴과 각각 접촉할 수 있고, 상기 연결 패턴을 통해 서로 간접적으로 연결될 수도 있다.
제2 전극(CE)이 제3 컨택홀(CNT3)을 통해 제1 홀(HA1)과 중첩 배치된 도전 패턴(CP)과 접촉하여 연결됨으로써, 후술하는 발광 소자(ED)에서 발생된 열은 제2 전극(CE)을 통해 도전 패턴(CP)으로 연결되는 방열 경로를 가질 수 있다. 제2 전극(CE)을 통해 도전 패턴(CP)으로 전도된 열(H, 또는 열 에너지)는 제1 홀(HA1)을 통해 외부로 방출될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
제1 절연층(IL1)은 서로 인접한 제1 전극(AE)의 일부와 제2 전극(CE)의 일부를 덮을 수 있고, 제1 및 제2 전극(AE, CE)을 상호 절연시킬 수 있다.
발광 소자(ED)는 비아층(125) 상에서 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 절연층(IL1) 상에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에서 방출되는 광은 동일 색을 가질 수 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 제3 색의 광 또는 청색 광을 방출할 수 있다.
제2 뱅크(BNK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 정의할 수 있다. 제2 뱅크(BNK2)의 높이는 제1 뱅크(BNK1)의 높이보다 클 수 있다.
제2 패시베이션층(PAS)은 복수의 발광 소자(ED) 및 제2 뱅크(BNK2) 상에 배치될 수 있다. 제2 패시베이션층(PAS)은 발광 소자층(EML)의 부재를 덮어 보호할 수 있다. 제2 패시베이션층(PAS)은 외부로부터 수분 또는 공기 등 불순물의 침투를 방지하여 복수의 발광 소자(ED)의 손상을 방지할 수 있다.
색 변환 기판(20)은 표시 기판(10)의 일면 상에 배치되고, 표시 기판(10)과 대향할 수 있다. 색 변환 기판(20)은 제1 내지 제3 출광 영역(TA1, TA2, TA3) 및 차광 영역(BA)을 포함할 수 있다. 제1 내지 제3 출광 영역(TA1, TA2, TA3) 각각은 표시 기판(10)의 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 대응될 수 있다. 차광 영역(BA)은 제1 내지 제3 출광 영역(TA1, TA2, TA3)을 둘러싸도록 배치되어, 제1 내지 제3 출광 영역(TA1, TA2, TA3)에서 방출되는 광들의 혼색을 방지할 수 있다.
이하, 색 변환 기판(20)의 단면 구조에 대하여 설명하기로 한다. 색 변환 기판(20)은 입사광의 색을 변환하는 컬러 제어 구조물을 포함할 수 있다.
색 변환 기판(20)은 제2 패시베이션층(PAS)의 상부에서 그와 대향하도록 배치될 수 있다. 도면에서 하부 방향으로 색 변환 기판(20)의 단면 구조를 순차 설명하면, 색 변환 기판(20)은 제2 기판(SUB2) 컬러 필터층(CFL), 파장 변환층(WLC), 투광층(LTU), 제1 캡핑층(CAP1) 및 제2 캡핑층(CAP2)을 포함할 수 있다.
제2 기판(SUB2)은 투명한 물질을 포함할 수 있다. 제2 기판(SUB2)은 유리, 석영 등과 같은 투명한 절연 물질을 포함할 수 있다. 제2 기판(SUB2)은 리지드 기판일 수 있다. 그러나, 제2 기판(SUB2)이 상기 예시된 것에 제한되는 것은 아니고, 제2 기판(SUB2)은 폴리이미드 등과 같은 플라스틱을 포함할 수도 있다. 선택적으로, 별도의 버퍼층이 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치되어 제2 기판(SUB2)의 일면에 불순물이 유입되는 것을 방지할 수 있다. 이 경우, 컬러 필터층(CFL)은 버퍼층과 직접 접촉될 수 있다.
컬러 필터층(CFL)은 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 컬러 필터층(CFL)은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)를 포함할 수 있다.
제1 컬러 필터(CF1)는 제2 기판(SUB2)의 일면 상에 배치되고 제1 출광 영역(TA1)과 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다. 적색의 색재(Red Colorant)는 적색 염료(Red Dye) 또는 적색 안료(Red Pigment)로 이루어질 수 있다.
제2 컬러 필터(CF2)는 제2 기판(SUB2)의 일면 상에 배치되고 제2 출광 영역(TA2)과 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다. 녹색의 색재(Green Colorant)는 녹색 염료(Green Dye) 또는 녹색 안료(Green Pigment)로 이루어질 수 있다.
제3 컬러 필터(CF3)는 제2 기판(SUB2)의 일면 상에 배치되고 제3 출광 영역(TA3)과 중첩될 수 있다. 제3 컬러 필터(CF3)는 차광 영역(BA)과 중첩될 수 있다. 제3 컬러 필터(CF3)는 차광 영역(BA)에서 제1 컬러 필터(CF1) 또는 제2 컬러 필터(CF2)와 중첩됨으로써, 제1 내지 제3 출광 영역(TA1, TA2, TA3)에서 방출되는 광들의 혼색을 방지할 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다. 청색의 색재(Blue Colorant)는 청색 염료(Blue Dye) 또는 청색 안료(Blue Pigment)로 이루어질 수 있다.
제3 컬러 필터(CF3)가 청색의 색재를 포함하는 경우, 제3 컬러 필터(CF3)를 투과한 외광 또는 반사광은 청색의 파장 대역을 가질 수 있다. 사용자의 눈이 인식하는 색상별 민감도(Eye Color Sensibility)는 광의 색상에 따라 다를 수 있다. 예를 들어, 청색 파장 대역의 광은 녹색 파장 대역의 광 및 적색 파장 대역의 광보다 사용자에게 보다 덜 민감하게 인식될 수 있다. 따라서, 제3 컬러 필터(CF3)는 청색의 색재를 포함함으로써, 사용자는 반사광을 상대적으로 덜 민감하게 인식할 수 있다.
컬러 필터층(CFL)은 표시 장치(1)의 외부에서 색 변환 기판(20)으로 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 컬러 필터층(CFL)은 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제1 캡핑층(CAP1)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 덮을 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등 불순물의 침투를 방지하여 제1 내지 제3 컬러 필터(CF1, CF2, CF3)의 손상 또는 오염을 방지할 수 있다. 제1 캡핑층(CAP1)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)에 포함된 색재가 파장 변환층(WLC) 또는 투광층(LTU) 등으로 확산되는 것을 방지할 수 있다.
제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
복수의 차광 부재(BK)는 차광 영역(BA)과 중첩될 수 있다. 복수의 차광 부재(BK)는 제1 내지 제3 컬러 필터(CF1, CF2, CF3) 상에 배치된 제1 캡핑층(CAP1) 상에 직접 배치될 수 있다. 복수의 차광 부재(BK)는 광의 투과를 차단할 수 있다. 예를 들어, 복수의 차광 부재(BK)는 제1 내지 제3 출광 영역(TA1, TA2, TA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 복수의 차광 부재(BK)는 평면 상에서 제1 내지 제3 출광 영역(TA1, TA2, TA3)을 둘러싸는 격자 형태로 배치될 수 있다.
차광 부재(BK)는 유기 차광 물질과 발액 성분을 포함할 수 있다. 여기에서, 발액 성분은 불소 함유 단량체 또는 불소 함유 중합체로 이루어질 수 있고, 구체적으로 불소 함유 지방족 폴리카보네이트를 포함할 수 있다. 예를 들어, 차광 부재(BK)는 발액 성분을 포함한 블랙 유기 물질로 이루어질 수 있다. 차광 부재(BK)는 발액 성분을 포함한 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다.
차광 부재(BK)는 발액 성분을 포함함으로써, 파장 변환층(WLC)과 투광층(LTU)을 각각 대응하는 출광 영역으로 분리시킬 수 있다. 예를 들어, 파장 변환층(WLC)과 투광층(LTU)이 잉크젯 방식으로 형성되는 경우, 잉크 조성물이 차광 부재(BK)의 상면에 흐를 수 있다. 이 경우, 차광 부재(BK)는 발액 성분을 포함함으로써, 잉크 조성물이 각각의 출광 영역으로 흘러가도록 유도할 수 있다. 따라서, 차광 부재(BK)는 잉크 조성물이 혼합되는 것을 방지할 수 있다.
파장 변환층(WLC)은 제1 파장 변환 패턴(WLC1) 및 제2 파장 변환 패턴(WLC2)을 포함할 수 있다.
제1 파장 변환 패턴(WLC1)은 제1 출광 영역(TA1)과 중첩되게 제1 컬러 필터(CF1) 상에 배치될 수 있다. 제1 파장 변환 패턴(WLC1)은 차광 부재(BK)에 의해 둘러싸일 수 있다. 제1 파장 변환 패턴(WLC1)은 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 변환 입자(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물을 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 변환 입자(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 변환 입자(WLS1)는 표시 기판(10)으로부터 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 변환 입자(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
예를 들어, 양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 그 조성 및 크기에 따라 특정 밴드 갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
표시 기판(10)에서 제공된 청색 광의 일부는 제1 파장 변환 입자(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환 패턴(WLC1)을 투과할 수 있다. 표시 기판(10)으로부터 제공된 청색 광 중 제1 파장 변환 패턴(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 표시 기판(10)으로부터 제공된 청색 광 중 제1 파장 변환 패턴(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 출광 영역(TA1)은 적색 광을 방출할 수 있다.
제2 파장 변환 패턴(WLC2)은 제2 출광 영역(TA2)과 중첩되게 제2 컬러 필터(CF2) 상에 배치될 수 있다. 제2 파장 변환 패턴(WLC2)은 차광 부재(BK)에 의해 둘러싸일 수 있다. 제2 파장 변환 패턴(WLC2)은 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 변환 입자(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다. 제2 산란체(SCT2)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 파장 변환 입자(WLS2)는 입사광의 피크 파장을 제1 파장 변환 입자(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 변환 입자(WLS2)는 표시 기판(10)으로부터 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 변환 입자(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 변환 입자(WLS2)는 제1 파장 변환 입자(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다. 제2 파장 변환 입자(WLS2)의 파장 변환 범위는 제1 파장 변환 입자(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
투광층(LTU)은 제3 출광 영역(TA3)과 중첩되게 제3 컬러 필터(CF3) 상에 배치될 수 있다. 투광층(LTU)은 차광 부재(BK)에 의해 둘러싸일 수 있다. 투광층(LTU)은 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 투광층(LTU)은 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 또는 제2 베이스 수지(BS1, BS2)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 또는 제2 산란체(SCT1, SCT2)에서 예시된 물질로 이루어질 수 있다. 제3 산란체(SCT3)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 캡핑층(CAP2)은 제1 및 제2 파장 변환 패턴(WLC1, WLC2), 투광층(LTU), 및 차광 부재(BK)를 덮을 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 및 제2 파장 변환 패턴(WLC1, WLC2)과 투광층(LTU)을 밀봉하여 제1 및 제2 파장 변환 패턴(WLC1, WLC2)과 투광층(LTU)의 손상 또는 오염을 방지할 수 있다. 제2 캡핑층(CAP2)은 제1 캡핑층(CAP1)과 동일 물질로 이루어지거나, 제1 캡핑층(CAP1)에서 예시된 물질로 이루어질 수 있다.
충진층(50)은 표시 기판(10)과 색 변환 기판(20) 사이의 공간에 배치될 수 있고, 실링 부재(70)에 의해 둘러싸일 수 있다. 충진층(50)은 표시 기판(10)과 색 변환 기판(20) 사이의 공간을 채울 수 있다. 예를 들어, 충진층(50)은 유기 물질로 이루어질 수 있고, 광을 투과시킬 수 있다. 충진층(50)은 실리콘계 유기 물질, 에폭시계 유기 물질 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 충진층(50)은 접착력을 가질 수 있고, 표시 기판(10)과 색 변환 기판(20)을 서로 고정시킬 수 있다.
도 7을 참조하면, 복수의 화소(PX) 각각은 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)를 포함할 수 있다. 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각은 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 대응될 수 있다. 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각의 발광 소자(ED)는 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 통해 광을 방출할 수 있다.
제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각은 동일 색의 광을 방출할 수 있다. 예를 들어, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각은 동일 종류의 발광 소자(ED)를 포함할 수 있고, 제3 색의 광 또는 청색 광을 방출할 수 있다. 다른 예를 들어, 제1 서브 화소(SPX1)는 제1 색의 광 또는 적색 광을 방출할 수 있고, 제2 서브 화소(SPX2)는 제2 색의 광 또는 녹색 광을 방출할 수 있으며, 제3 서브 화소(SPX3)는 제3 색의 광 또는 청색 광을 방출할 수 있다.
제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각은 제1 및 제2 전극(AE, CE), 발광 소자(ED), 복수의 접촉 전극(CTE), 및 복수의 제2 뱅크(BNK2)를 포함할 수 있다.
제1 및 제2 전극(AE, CE)은 발광 소자(ED)와 전기적으로 연결되어 소정의 전압을 인가받을 수 있고, 발광 소자(ED)는 특정 파장대의 광을 방출할 수 있다. 제1 및 제2 전극(AE, CE)의 적어도 일부는 화소(PX) 내에 전계를 형성할 수 있고, 발광 소자(ED)는 전계에 의해 정렬될 수 있다.
예를 들어, 제1 전극(AE)은 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 마다 분리된 화소 전극일 수 있고, 제2 전극(CE)은 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 공통으로 연결된 공통 전극일 수 있다. 제1 전극(AE)과 제2 전극(CE) 중 어느 하나는 발광 소자(ED)의 애노드(Anode) 전극일 수 있고, 다른 하나는 발광 소자(ED)의 캐소드(Cathode) 전극일 수 있다.
제1 전극(AE)은 제1 방향(DR1)으로 연장되는 제1 전극 줄기부(AE1), 및 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(AE2)를 포함할 수 있다.
제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각의 제1 전극 줄기부(AE1)는 인접한 서브 화소의 제1 전극 줄기부(AE1)와 이격될 수 있고, 제1 전극 줄기부(AE1)는 제1 방향(DR1)으로 인접한 서브 화소의 제1 전극 줄기부(AE1)와 가상의 연장 선 상에 배치될 수 있다. 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각의 제1 전극 줄기부(AE1)는 서로 다른 신호를 인가받을 수 있고, 독립적으로 구동될 수 있다.
제1 전극 가지부(AE2)는 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(DR2)으로 연장될 수 있다. 제1 전극 가지부(AE2)의 일단은 제1 전극 줄기부(AE1)에 연결될 수 있고, 제1 전극 가지부(AE2)의 타단은 제1 전극 줄기부(AE1)와 대향하는 제2 전극 줄기부(CE1)와 이격될 수 있다.
제2 전극(CE)은 제1 방향(DR1)으로 연장되는 제2 전극 줄기부(CE1), 및 제2 전극 줄기부(CE1)로부터 분지되어 제2 방향(DR2)으로 연장된 제2 전극 가지부(CE2)를 포함할 수 있다. 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각의 제2 전극 줄기부(CE1)는 인접한 서브 화소의 제2 전극 줄기부(CE1)와 접속될 수 있다. 제2 전극 줄기부(CE1)는 제1 방향(DR1)으로 연장되어 복수의 화소(PX)를 가로지를 수 있다. 제2 전극 줄기부(CE1)는 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(CE2)는 제1 전극 가지부(AE2)와 이격되어 대향할 수 있다. 제2 전극 가지부(CE2)의 일단은 제2 전극 줄기부(CE1)에 연결될 수 있고, 제2 전극 가지부(CE2)의 타단은 제1 전극 줄기부(AE1)와 이격될 수 있다.
제1 전극(AE)은 제1 컨택홀(CNT1)을 통해 표시 기판(10)의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있고, 제2 전극(CE)은 제2 컨택홀(CNT2) 및/도는 제3 컨택홀(CNT3)을 통해 표시 기판(10)의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있다. 예를 들어, 제1 컨택홀(CNT1)은 복수의 제1 전극 줄기부(AE1) 각각에 배치될 수 있고, 제2 컨택홀(CNT2) 및 제3 컨택홀(CNT3)은 제2 전극 줄기부(CE1)에 배치될 수 있으나, 이에 한정되는 것은 아니다.
도 6 및 도 7을 참조하면, 예시적인 실시예에서, 제1 전극(AE)은 제1 컨택홀(CNT1)을 통해 박막 트랜지스터(TFTL)의 박막 트랜지스터(TFT)의 드레인 전극(DE)과 전기적으로 연결될 수 있다. 또한, 도면에는 도시되지 않았으나, 제2 전극(CE)은 전원 라인과 전기적으로 연결되고, 제3 컨택홀(CNT3)을 통해 하부 금속층(110)의 도전 패턴(CP)과 접촉할 수 있다.
제2 뱅크(BNK2)는 복수의 화소(PX) 간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(AE1)는 제2 뱅크(BNK2)를 기준으로 서로 이격될 수 있다. 제2 뱅크(BNK2)는 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 배열된 화소(PX)들의 경계에 배치될 수 있다. 추가적으로, 제2 뱅크(BNK2)는 제2 방향(DR2)으로 배열된 화소(PX)들의 경계에도 배치될 수 있다. 제2 뱅크(BNK2)는 복수의 화소(PX)의 경계를 정의할 수 있다.
제2 뱅크(BNK2)는 표시 기판(10)의 제조 시, 발광 소자(ED)가 분산된 잉크를 분사할 때 잉크가 인접하여 배치된 화소(PX)의 경계를 넘는 것을 방지할 수 있다. 제2 뱅크(BNK2)는 서로 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다.
발광 소자(ED)는 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)에 접속될 수 있고, 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)에 접속될 수 있다.
복수의 발광 소자(ED)는 서로 이격되게 배치될 수 있고, 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)들이 이격되는 간격은 특별히 제한되지 않는다. 복수의 발광 소자(ED) 중 일부의 발광 소자(ED)들은 인접하게 배치될 수 있고, 다른 일부의 발광 소자(ED)들은 일정 간격으로 이격될 수 있으며, 또 다른 일부의 발광 소자(ED)들은 불균일한 밀집도를 가지되 특정 방향으로 정렬될 수 있다. 예를 들어, 복수의 발광 소자(ED) 각각은 제1 전극 가지부(AE2) 또는 제2 전극 가지부(CE2)가 연장된 방향과 수직한 방향으로 배치될 수 있다. 다른 예를 들어, 복수의 발광 소자(ED) 각각은 제1 전극 가지부(AE2) 또는 제2 전극 가지부(CE2)가 연장된 방향과 비스듬한 방향으로 배치될 수도 있다.
복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 동일 색의 광을 방출할 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다. 따라서, 표시 기판(10)의 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 제3 색의 광 또는 청색 광을 방출할 수 있다. 다른 예를 들어, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 각각은 서로 다른 활성층을 갖는 발광 소자(ED)를 포함하여 서로 다른 색의 광을 방출할 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있다. 제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2)의 일부와 발광 소자(ED)의 일단을 덮을 수 있고, 제1 전극 가지부(AE2)와 발광 소자(ED)를 상호 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2)의 일부와 발광 소자(ED)의 타단을 덮을 수 있고, 제2 전극 가지부(CE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2) 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일단과 접촉될 수 있다. 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2) 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 제1 방향(DR1)으로 이격될 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타단과 접촉될 수 있다. 발광 소자(ED)는 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)과 전기적으로 연결될 수 있다.
예를 들어, 제1 및 제2 접촉 전극(CTE1, CTE2) 각각의 폭은 제1 및 제2 전극 가지부(AE2, CE2) 각각의 폭보다 클 수 있다. 다른 예를 들어, 제1 및 제2 접촉 전극(CTE1, CTE2) 각각은 제1 및 제2 전극 가지부(AE2, CE2) 각각의 일측을 덮을 수 있다.
도 8은 도 7의 Q-Q' 선을 따라 자른 단면도이다.
도 8을 참조하면, 표시 기판(10)의 발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있고, 제1 및 제2 절연층(IL1, IL2)을 포함할 수 있다.
복수의 제1 뱅크(BNK1)는 비아층(125)의 일면으로부터 돌출될 수 있고, 복수의 제1 뱅크(BNK1) 각각의 측면은 비아층(125)의 일면에 대하여 경사질 수 있다. 제1 뱅크(BNK1)의 경사면(측면)은 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
도 6 및 도 7을 결부하여 도 8을 참조하면, 제1 전극 줄기부(AE1)는 비아층(125)을 관통하는 제1 컨택홀(CNT1)을 통해 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극 줄기부(AE1)는 제1 컨택홀(CNT1)을 통해 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 따라서, 제1 전극(AE)은 박막 트랜지스터(TFT)로부터 소정의 전기 신호를 수신할 수 있다.
제2 전극 줄기부(CE1)는 제1 방향(DR1)으로 연장될 수 있고, 발광 소자(ED)가 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(CE1)는 비발광 영역에서 비아층(125) 및 제1 패시베이션층(124)을 관통하는 제2 컨택홀(CNT2)을 통해 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있다. 구체적으로, 제2 전극 줄기부(CE1)는 제2 컨택홀(CNT2)을 통해 전원 전극과 전기적으로 연결될 수 있다. 따라서, 제2 전극(CE)은 전원 전극으로부터 소정의 전기 신호를 수신할 수 있다.
또한, 제2 전극 줄기부(CE1)는 비아층(125), 제1 패시베이션층(124), 층간 절연막(123), 게이트 절연막(122) 및 버퍼층(121)을 관통하는 제3 컨택홀(CNT3)을 통해 하부 도전층(100)의 도전 패턴(CP)과 접촉할 수 있다. 제2 전극 줄기부(CE1)가 도전 패턴(CP)과 접촉함으로써, 발광 소자(ED)의 발광에 의해 발생되는 열은 제2 전극 줄기부(CE1) 및 도전 패턴(CP)을 따라 방열 경로가 만들어질 수 있다.
제1 및 제2 전극(AE, CE)은 투명 또는 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 투명한 전도성 물질의 예로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin-Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 또한, 반사율이 높은 전도성 물질의 예로는 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 제1 및 제2 전극(AE, CE)은 발광 소자(ED)로부터 입사되는 광을 표시 기판(10)의 상부로 반사시킬 수 있다.
제1 절연층(IL1)은 비아층(125), 제1 전극(AE), 및 제2 전극(CE) 상에 배치될 수 있다. 제1 절연층(IL1)은 제1 및 제2 전극(AE, CE) 각각의 일부를 덮고 이들을 상호 절연시킬 수 있다. 제1 절연층(IL1)은 무기 절연성 물질을 포함할 수 있다. 제1 절연층(IL1)은 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수 있다.
발광 소자(ED)는 제1 절연층(IL1) 상에서, 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)에 접속될 수 있고, 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)에 접속될 수 있다.
제2 절연층(IL2)은 제1 및 제2 전극(AE, CE) 사이에 배치된 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제2 절연층(IL2)은 발광 소자(ED)를 고정하는 역할을 할 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있고, 제1 및 제2 접촉 전극(CTE1, CTE2)은 각각 제1 및 제2 전극(AE, CE) 상에 배치될 수 있다. 제1 및 제2 접촉 전극(CTE1, CTE2)은 각각 제1 및 제2 전극(AE, CE)과 발광 소자(ED)를 전기적으로 연결하는 역할을 할 수 있다.
접촉 전극(CTE)은 전도성 물질을 포함할 수 있다. 예를 들어, 접촉 전극(CTE)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
이하, 도 6 내지 도 8을 참조하여, 발광 소자(ED)에서 발생된 열이 표시 장치(1)의 외부로 방출되는 열 방출 경로에 대하여 설명하기로 한다.
본 실시예의 경우, 발광 소자(ED)에서 발생된 열은 발광 소자(ED)의 일부 영역과 제2 접촉 전극(CTE2)이 물리적으로 접촉한 영역을 통하여 도전 패턴(CP)으로 전도됨으로써 확산되는 방열 경로를 가질 수 있다. 구체적으로, 상술한 바와 같이 발광 소자(ED)에서 발생된 열은 발광 소자(ED)와 제2 접촉 전극(CTE2)이 물리적으로 접촉하는 부분에서 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)으로 확산되고, 제2 전극(CE)으로 확산된 열은 제3 컨택홀(CNT3)을 통해 제2 전극(CE)과 도전 패턴(CP)이 물리적으로 접촉된 영역을 통하여 도전 패턴(CP)으로 확산될 수 있다.
도전 패턴(CP)이 제1 기판(SUB1) 상에서 제1 홀(HA1)과 제3 방향(DR3)으로 중첩 배치됨으로써, 상기 도전 패턴(CP)까지 전달(또는 확산)된 열(H)은 상기 제1 홀(HA1)을 통해 표시 장치(1)의 외부로 방출될 수 있다. 따라서, 발광 소자(ED)로부터 발생한 열은 표시 기판(10)의 복수의 도전층을 통해 제1 홀(HA1)과 인접한 영역에 배치된 도전 패턴(CP)까지 확산되는 방열 경로를 가질 수 있다. 제1 홀(HA1)에 의해 도전 패턴(CP)이 외부로 노출되어, 상기 도전 패턴(CP)까지 전달된 열(H)은 상기 제1 홀(HA1)에 의해 구획된 영역에서 열의 대류 현상에 의하여 도전 패턴(CP)으로부터 표시 장치(1) 또는 표시 기판(10)의 외부(도 6에서 하부)로 방출될 수 있다. 즉, 발광 소자(ED)에서 발생된 열은 표시 기판(10)에 포함된 복수의 전도성 물질의 상호 접촉을 통해 전도되어 도전 패턴(CP)까지 전달될 수 있고, 상기 도전 패턴(CP)에 전달된 열(H)은 제1 기판(SUB1)에 도전 패턴(CP)과 제3 방향(DR3)으로 중첩되어 형성된 복수의 제1 홀(HA1)을 통해 외부로 방출될 수 있다.
본 실시예에서, 제1 기판(SUB1)이 유리 등과 같이 낮은 열전도도를 가짐에도 불구하고, 제1 기판(SUB1)에 제1 기판(SUB1)을 관통하는 복수의 제1 홀(HA1)을 형성함으로써, 발광 소자(ED)로부터 발생된 열은 상기 복수의 제1 홀(HA1)을 통해 외부로 방출되기 용이하여 표시 장치(1)가 열화되는 것을 방지할 수 있다. 발광 소자(ED)에서 발생된 열은 확산을 통해 제1 기판(SUB1)까지 전달되어 복수의 제1 홀(HA1)을 통해 외부로 방출될 수 있다. 또한, 발광 소자(ED)에서 발생된 열은 복수의 전도성 물질의 상호 접촉을 통해 전도되어 도전 패턴(CP)까지 연결되는 방열 경로를 가질 수도 있다. 제1 홀(HA1)을 도전 패턴(CP)과 제3 방향(DR3)으로 중첩하도록 형성함으로써, 도전 패턴(CP)까지 전달된 열(H)이 제1 홀(HA1)을 통해 외부로 방출되기 더 용이할 수 있다. 따라서, 제1 기판(SUB1)에 복수의 제1 홀(HA1)을 형성하여 표시 장치(1)의 방열 효율이 개선되고 발열이 완화될 수 있다. 또한, 표시 장치(1)의 방열 효율이 개선되고 발열이 완화되어, 표시 장치(1) 내부로부터 외부로 열이 방출되지 못하여 상기 열에 의해 발광 소자(ED)가 손상되는 것을 방지할 수 있다. 따라서, 발광 소자(ED)의 수명이 연장되므로 표시 장치(1)의 표시 품질이 향상될 수 있다.
도 9는 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 9를 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 1.2:1 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
발광 소자(ED)는 무기 발광 다이오드를 포함할 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 9에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(310), 활성층(330), 및 제2 반도체층(320)을 포함할 수 있다. 제1 반도체층(310), 활성층(330), 및 제2 반도체층(320)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(310)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(320)은 활성층(330)을 사이에 두고 제1 반도체층(310)과 이격되어 배치될 수 있다. 제2 반도체층(320)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(330)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 활성층(330)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(320) 상에 배치된 전극층(370)을 더 포함할 수 있다. 전극층(370)은 제2 반도체층(320)과 접촉할 수 있다. 전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
전극층(370)은 제1 반도체층(310) 및 제2 반도체층(320)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 전극이 전기적으로 연결될 때, 제2 반도체층(320)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(310), 제2 반도체층(320 활성층(330) 및/또는 전극층(370)의 외주면을 감싸는 절연막(380)을 더 포함할 수 있다. 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(380)은 절연 특성을 가진 물질들로 이루어져 활성층(330)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 제1 및 제2 반도체층(310, 320)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
이하, 일 실시예에 따른 표시 장치(1)의 제조 방법에 대하여 설명하기로 한다.
도 10 내지 도 14는 도 6의 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 10 내지 도 14에서는 설명의 편의를 위해 표시 기판(10)의 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)의 세부 단면 구조는 생략하고 도시하였다.
먼저, 도 10을 참조하면, 제1 기판(SUB1)의 내부에 레이저를 이용하여 제1 레이저빔(L)을 조사하여 제1 기판(SUB1) 내부에 레이저 손상 영역(DT)을 형성할 수 있다. 제1 레이저빔(L)의 초점은 제1 기판(SUB1)의 내부에 위치할 수 있다. 제1 레이저빔(L)을 조사하여 제1 기판(SUB1)의 내부에 형성된 레이저 손상 영역(DT)은 비발광 영역(NLA)에 형성되는 제1 홀(HA1)과 대응되는 위치에 형성될 수 있다. 레이저는 제1 기판(SUB1)의 일부 영역을 손상시킬 수 있다면 특별히 제한되지 않는다. 예를 들어, 레이저는 펄스 레이저(pulsed laser)일 수 있다. 다만, 이에 제한되지 않는다.
제1 기판(SUB1)이 유리 또는 석영 등을 포함하는 예시적인 실시예에서, 제1 레이저빔(L)을 조사하여 제1 기판(SUB1)의 내부에 형성된 레이저 손상 영역(DT)은 결합이 약해진 영역일 수 있다. 따라서, 후술하는 제1 기판(SUB1)의 식각 공정에 의해 레이저 손상 영역(DT)에 대응되는 제1 기판(SUB1)의 적어도 일부 영역은 식각될 수 있다.
이어, 도 11을 참조하면, 제1 기판(SUB1)의 일면 상에 박막 트랜지스터층(TFTL)을 형성하고, 박막 트랜지스터층(TFTL) 상에 발광 소자층(EML)을 형성한다. 제1 기판(SUB1)의 일면 상에 배치된 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)은 제1 기판(SUB1) 상에서 전면적으로 형성될 수 있다.
이어, 도 12a, 도 12b 및 도 13을 참조하면, 레이저 손상 영역(DT)에 대응되는 제1 기판(SUB1)에 제1 기판(SUB1)을 관통하는 제1 홀(HA1)을 형성한다. 제1 기판(SUB1)을 관통하는 제1 홀(HA1)은 레이저 드릴 공정, 식각 공정 등으로 형성될 수 있다.
도 12a를 참조하면, 일 실시예에서, 제1 기판(SUB1)을 관통하는 제1 홀(HA1)은 식각 마스크를 이용한 식각 공정을 통해 형성될 수 있다. 구체적으로, 박막 트랜지스터층(TFTL)이 배치된 제1 기판(SUB1)의 일면의 반대 면이 타면 상에 포토레지스트 패턴(복수의 컨택홀 패턴)을 형성하고, 이를 식각 마스크(MS)로 이용하여 도 13에 도시된 바와 같이 제1 기판(SUB1)에 제1 기판(SUB1)을 관통하는 복수의 제1 홀(HA1)을 형성할 수 있다. 식각 마스크(MS)는 복수의 제1 홀(HA1)에 대응되는 영역에서 제1 기판(SUB1)을 노출할 수 있다. 이어, 복수의 제1 홀(HA1)에 대응되는 영역을 노출하는 식각 마스크(MS)를 이용하여 제1 기판(SUB1)을 식각하는 식각 공정을 수행할 수 있다. 제1 기판(SUB1)을 식각하여 제1 홀(HA1)을 형성하는 식각 공정은 이에 제한되는 것은 아니지만, 습식 식각으로 진행될 수 있다. 예를 들어, 제1 기판(SUB1)에 제1 홀(HA1)을 형성하기 위한 에천트는 HF, KOH, NaOH 등을 포함할 수 있다.
한편, 도 6 및 도 12a를 참조하면, 박막 트랜지스터층(TFTL) 또는 발광 소자층(EML)이 상기 제1 기판(SUB1)을 관통하는 제1 홀(HA1)을 형성하기 위한 식각 공정에서 이용되는 에천트에 장시간 노출되는 경우, 레이저 손상 영역(DT)에 대응되는 제1 기판(SUB1)이 완전히 식각되어 상기 에천트에 박막 트랜지스터층(TFTL) 또는 발광 소자층(EML)까지 노출될 수 있다. 이 경우, 에천트에 의해 박막 트랜지스터층(TFTL) 또는 발광 소자층(EML)도 일부 손상될 수 있다. 따라서, 박막 트랜지스터층(TFTL)에 포함되는 도전 패턴(CP)은 상기 에천트에 의한 식각이 박막 트랜지스터층(TFTL) 또는 발광 소자층(EML)까지 진행되지 않기 위한 에칭 스토퍼의 역할을 할 수도 있다. 제1 기판(SUB1)에 제1 홀(HA1)을 형성하기 위한 에천트는 HF을 이용하는 예시적인 실시예에서, 도전 패턴(CP)은 PI 또는 MO 등을 포함할 수 있다.
도 12b를 참조하면, 다른 실시예에서, 제1 기판(SUB1)을 관통하는 제1 홀(HA1)은 레이저 드릴 공정에 의해 형성될 수도 있다. 구체적으로, 제1 홀(HA1)은 박막 트랜지스터층(TFTL)이 배치된 제1 기판(SUB1)의 일면의 반대 면인 타면 상에서 제1 기판(SUB1)의 타면을 향해 제2 레이저빔(L2)을 조사하여 도 13에 도시된 바와 같이 제1 홀(HA1)을 형성할 수 있다. 상기 제2 레이저빔(L2)은 레이저 손상 영역(DT)에 대응되는 영역에 조사될 수 있다.
또 다른 실시예에서, 박막 트랜지스터층(TFTL)이 배치된 제1 기판(SUB1)의 일면의 반대 면이 타면 상에 포토레지스트 패턴(복수의 컨택홀 패턴)을 형성하지 않고, 제1 기판(SUB1)을 식각 마스크로 이용하여 제1 기판(SUB1) 에 제1 기판(SUB1)을 관통하는 복수의 제1 홀(HA1)을 형성할 수도 있다. 상술한 바와 같이 제1 기판(SUB1)의 비발광 영역(NLA)에 형성된 레이저 손상 영역(DT)은 제1 레이저빔(L)에 의해 손상된 영역일 수 있다. 따라서, 제1 기판(SUB1)의 전면을 에천트를 노출시키는 경우, 상기 에천트에 대하여 제1 기판(SUB1)의 레이저 손상 영역(DT)과 대응되는 영역의 식각 선택비와 제1 기판(SUB1)의 레이저 손상 영역(DT)을 제외한 영역의 식각 선택비 차이로 인하여 레이저 손상 영역(DT)과 대응되는 영역이 다른 영역에 비하여 더 많이 식각되어, 제1 기판(SUB1)을 관통하는 제1 홀(HA1)이 형성될 수도 있다.
이어, 도 14를 참조하면, 표시 기판(10)과 색 변환 기판(20)을 상호 결합한다. 상술한 바와 같이 표시 기판(10)과 색 변환 기판(20) 사이에는 충진층(50)이 배치될 수 있다.
이하, 표시 장치의 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 15는 다른 실시예에 따른 표시 장치의 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(1_1)는 제1 기판(SUB1)에 형성된 제1 홀(HA1)의 측벽 상에 배치된 제1 금속 코팅층(HD1)을 더 포함하는 표시 기판(10_1)을 포함하는 점이 도 6의 표시 장치(1)와 차이점이다.
구체적으로, 제1 홀(HA1)에 대응되는 영역에는 제1 금속 코팅층(HD1)이 더 배치될 수 있다. 제1 금속 코팅층(HD1)은 제1 홀(HA1)의 측벽(또는 제1 홀(HA1)을 구획하는 제1 기판(SUB1)의 측벽) 및 도전 패턴(CP)의 일면 상에 배치될 수 있다. 상기 제1 금속 코팅층(HD1)이 배치되는 도전 패턴(CP)의 일면은 제1 홀(HA1)에 의해 노출되는 도전 패턴(DP)의 일면일 수 있다. 제1 금속 코팅층(HD1)은 도전 패턴(CP)과 제3 방향(DR3)으로 중첩되도록 배치될 수 있다.
제1 금속 코팅층(HD1)은 열전도율이 높은 금속 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 금속 코팅층(HD1)은 은(Ag), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), ITO(Indium Thin Oxide) 또는 이들의 합금을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 제1 금속 코팅층(HD1)은 제1 홀(HA1)을 형성하는 제1 기판(SUB1)의 측벽에 직접 증착되거나 코팅될 수 있다. 상기 증착 또는 코팅 방식은 도금, 스퍼터링 등을 통해 형성될 수 있다.
본 실시예의 경우, 발광 소자(ED)에서 발생된 열은 제1 기판(SUB1)과 발광 소자(ED) 사이에 배치되는 복수의 열전도성 물질을 포함하는 층을 통해 발광 소자(ED)로부터 도전 패턴(CP) 및 제1 금속 코팅층(HD1)으로 확산되는 방열 경로를 가질 수 있다.
구체적으로, 상술한 바와 같이 발광 소자(ED)의 일 단부와 제2 접촉 전극(CTE2)이 물리적으로 접촉하고, 제2 접촉 전극(CTE2)과 제2 전극(CE)이 물리적으로 접촉하고, 제3 컨택홀(CNT3, 도 7 참조)을 통해 제2 전극(CE)과 도전 패턴(CP)이 물리적으로 접촉하며, 도전 패턴(CP)과 제1 금속 코팅층(HD1)이 물리적으로 접촉함으로써, 발광 소자(ED)에서 발생된 열은 상기 복수의 층의 물리적인 접촉에 의한 열 전도에 의해 발광 소자(ED)로부터 도전 패턴(CP) 및 제1 금속 코팅층(HD1)으로 전달될 수 있다. 도전 패턴(CP)으로 전달된 열은 도전 패턴(CP)과 제1 금속 코팅층(HD1)이 접촉된 영역에서 전도되어 제1 금속 코팅층(HD1)에 전달될 수 있다. 상기 제1 금속 코팅층(HD1)에 전달된 열은 제1 기판(SUB1)을 관통하는 제1 홀(HA1)을 통해 표시 장치(1)의 외부로 방출될 수 있다. 즉, 제1 홀(HA1)의 측벽에 제1 금속 코팅층(HD1)을 더 형성함으로써 방열 면적이 증가되고 표시 장치(1_1)의 외부와의 접촉 면적이 증가되어 대류에 의한 열 방출 효율이 증가될 수 있다. 따라서 표시 장치(1_1)의 내부의 발열이 감소될 수 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치(1_2)는 제1 기판(SUB1)에 형성된 제1 홀(HA1)의 공간을 충진하는 제1 금속 충진층(HD2)을 더 포함하는 표시 기판(10_2)을 포함하는 점이 도 6의 표시 장치(1)와 차이점이다.
구체적으로, 제1 금속 충진층(HD2)은 복수의 제1 홀(HA1)을 충진하도록 배치될 수 있다. 제1 금속 충진층(HD2)의 형상 및/또는 크기는 제1 홀(HA1)의 형상 및/또는 크기와 동일할 수 있다. 따라서, 제1 홀(HA1)이 상면의 직경이 하면의 직경보다 작은 원뿔대 형상인 경우, 제1 금속 충진층(HD2)의 형상 또한 상면의 직경이 하면의 직경보다 작은 원뿔대 형상일 수 있다. 제1 금속 충진층(HD2)의 높이는 제1 기판(SUB1)의 높이와 동일할 수 있다. 다만, 이에 제한되지 않고 제1 금속 충진층(HD2)의 높이는 제1 기판(SUB1)의 높이보다 작을 수도 있다. 이 경우, 제1 금속 충진층(HD2)은 제1 홀(HA1)의 일부 공간에만 채워질 수 있다.
제1 금속 충진층(HD2)은 도전 패턴(CP)과 제3 방향(DR3)으로 중첩되도록 배치될 수 있다.
제1 금속 충진층(HD2)은 열전도율이 높은 금속 물질을 포함할 수 있다. 제1 금속 충진층(HD2)은 제1 홀(HA1)에 대응되는 영역에 도금을 효과적으로 하기 위한 씨드 레이어(seed layer)를 포함할 수 있다. 제1 금속 충진층(HD2)은 스크린 프린팅법, 잉크젯 프린팅 공정을 통해 형성될 수 있다.
본 실시예의 경우, 발광 소자(ED)에서 발생하는 열은 제1 기판(SUB1)과 발광 소자(ED) 사이에 배치되는 복수의 열전도성 물질을 포함하는 층을 통해 발광 소자(ED)로부터 도전 패턴(CP) 및 제1 금속 충진층(HD2)으로 확산되는 방열 경로를 가질 수 있다.
구체적으로, 상술한 바와 같이 발광 소자(ED)의 일 단부와 제2 접촉 전극(CTE2)이 물리적으로 접촉하고, 제2 접촉 전극(CTE2)과 제2 전극(CE)이 물리적으로 접촉하고, 제3 컨택홀(CNT3, 도 7 참조)을 통해 제2 전극(CE)과 도전 패턴(CP)이 물리적으로 접촉하며, 도전 패턴(CP)과 제1 금속 충진층(HD2)이 물리적으로 접촉함으로써, 발광 소자(ED)에서 발생된 열은 상기 복수의 층의 물리적인 접촉에 의한 열 전도에 의해 발광 소자(ED)로부터 도전 패턴(CP) 및 제1 금속 충진층(HD2)으로 전달될 수 있다. 도전 패턴(CP)으로 전달된 열은 도전 패턴(CP)과 제1 금속 충진층(HD2)이 접촉된 영역에서 열 전도에 의해 제1 금속 충진층(HD2)까지 전달될 수 있다. 발광 소자(ED)에서 발생하는 열이 제1 홀(HA1)에 배치된 제1 금속 충진층(HD2)까지 확산됨으로써, 추가적인 방열 경로를 생성할 수 있다. 따라서, 방열 면적 및/또는 부피가 증가하여 표시 기판(10_2)의 방열 효율도 증가될 수 있다. 제1 홀(HA1)을 제1 금속 충진층(HD2)이 충진함으로써, 제1 홀(HA1)을 통해 대류 현상에 의해 외부로 방출되는 열 방출 경로가 제거됨에도 불구하고, 발광 소자(ED)에서 방열 면적 및/또는 부피가 증가하여 방열 효율이 증가될 수 있다. 따라서 표시 장치(1_2)의 내부의 발열이 감소될 수 있다.
도 17은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(1_3)는 제1 기판(SUB1)에 형성된 제1 홀(HA1_1) 및 도전 패턴(CP_1)이 발광 영역(LA)에 배치되는 점이 도 6의 표시 장치(1)와 차이점이다.
구체적으로, 제1 홀(HA1_1)은 표시 기판(10_3)에서 발광 영역(LA)에 배치될 수 있다. 예시적인 실시예에서, 제1 홀(HA1_1)은 제1 발광 영역(LA1)과 중첩되는 영역의 제1 기판(SUB1)에 형성될 수 있다. 다만, 이에 제한되지 않고 제1 홀(HA1_1)은 제2 발광 영역(LA2) 또는 제3 발광 영역(LA3)과 중첩 배치될 수도 있다. 또한, 제1 홀(HA1_1)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)와 중첩되는 영역에 모두 배치되도록 제1 기판(SUB1)에 형성될 수도 있다.
도전 패턴(CP_1)은 표시 기판(10_3)에서 발광 영역(LA)에 배치될 수 있다. 예시적인 실시예에서, 도전 패턴(CP_1)은 제1 발광 영역(LA1)과 중첩되는 영역의 제1 기판(SUB1)의 일면 상에 형성될 수 있다. 도전 패턴(CP_1)은 제1 홀(HA1_1)과 제3 방향(DR3)으로 중첩되도록 제1 기판(SUB1)의 일면 상에 배치될 수 있다.
본 실시예의 경우, 제1 홀(HA1_1)이 제1 발광 영역(LA1)에 배치됨으로써, 제1 홀(HA1_1)의 위치가 제1 발광 영역(LA1)과 중첩하는 제1 출광 영역(TA1)에 배치된 복수의 발광 소자(ED)으로부터 가깝게 형성될 수 있다. 따라서, 복수의 발광 소자(ED)에서 발생되는 열이 제1 홀(HA1_1)까지 확산되는 경로가 짧아져 복수의 발광 소자(ED)로부터 발생된 열이 표시 장치(1_3)의 외부로 방출되거나 방열되는 효율이 개선될 수 있다. 또한, 제1 홀(HA1_1)이 제1 기판(SUB1) 상에서 제1 발광 영역(LA1) 또는 제1 출광 영역(TA1)과 중첩되어 배치됨에도 불구하고, 제1 홀(HA1_1)과 제3 방향(DR3)으로 중첩 배치된 도전 패턴(CP_1)이 차광 물질을 포함함으로써, 표시 장치(1_3) 표시 영역(DA)에서 제1 홀(HA1_1)에 의해 외부의 빛이 시인되는 것을 방지할 수 있다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치(1_4)는 제1 홀(HA1)과 중첩하는 제1 기판(SUB1)의 일면 상에 도전 패턴이 배치되지 않고 보호 패턴(ES)이 배치되는 점이 도 6의 표시 장치(1)와 차이점이다.
구체적으로, 표시 기판(10_4)은 보호 패턴(ES)을 더 포함할 수 있다. 보호 패턴(ES)은 도 12a를 참조하여 상술한 바와 같이 제1 기판(SUB1)을 관통하는 제1 홀(HA1)을 형성하는 공정이 습식 식각 공정으로 진행되는 경우, 제1 기판(SUB1)의 일면 상에 배치되는 복수의 층들이 제1 기판(SUB1)을 식각하는 에천트에 의해 손상되는 것을 방지하기 위한 에칭 스토퍼 역할을 할 수 있다.
보호 패턴(ES)은 제1 기판(SUB1)을 식각하는 에천트에 대해 식각 선택비가 낮은 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 기판(SUB1)이 유리 또는 석영을 포함하고, 상기 제1 기판(SUB1)에 제1 홀(HA1)을 형성하기 위하여 HF, NaOH, 또는 KOH를 포함하는 에첸트를 이용하는 경우, 보호 패턴(ES) 은 PI, Mo, Cu, Ti 또는 Cr 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
보호 패턴(ES)은 제1 기판(SUB1)의 일면 상에서 복수의 제1 홀(HA1)과 대응되도록 패턴화되어 배치될 수 있다. 보호 패턴(ES)의 면적은 적어도 제1 홀(HA1)의 상면의 면적보다 클 수 있다. 또한, 보호 패턴(ES)의 면적은 제1 홀(HA1)의 하면의 면적보다 클 수도 있다. 따라서, 보호 패턴(ES)은 제1 홀(HA1)의 상부에서 제1 홀(HA1)을 완전히 덮도록 배치될 수 있다. 보호 패턴(ES)이 제1 홀(HA1)을 완전히 덮도록 배치함으로써, 상술한 에첸트에 의해 표시 기판(10_4)의 복수의 층들이 손상되는 것을 방지할 수 있다.
다만, 이에 제한되지 않고 도 12b를 참조하여 상술한 바와 같이 제1 기판(SUB1)을 관통하는 제1 홀(HA1)이 레이저 드릴 공정을 통해 형성되는 경우, 보호 패턴(ES)은 강성이 높아 레이저 드릴에 의해 손상되지 않는 물질을 포함할 수도 있다.
도 19는 다른 실시예에 따른 표시 장치의 개략적인 단면도이다. 도 20은 도 19의 표시 장치의 단면도이다.
도 19 및 도 20을 참조하면, 본 실시예에 따른 표시 장치(1_5)는 표시 기판(10_5), 색 변환 기판(20_5) 및 표시 기판(10_5)과 색 변환 기판(20_5) 사이에 개재된 충진층(50_1)을 관통하는 제2 홀(HA2)을 포함하는 점이 상술한 실시예들과 차이점이다.
구체적으로, 표시 장치(1_5)는 표시 기판(10_5), 색 변환 기판(20_5) 및 표시 기판(10_5)과 색 변환 기판(20_5) 사이에 배치되는 충진층(50_1)을 제3 방향(DR3)으로 관통하는 제2 홀(HA2)을 포함할 수 있다. 제2 홀(HA2)은 차광 영역(BA) 및 상기 차광 영역(BA)에 중첩하는 비발광 영역(NLA)에 배치될 수 있다. 제2 홀(HA2)은 표시 장치(1_5)의 내부에서 발생된 열이 표시 장치(1_5)의 외부로 방출될 수 있는 통로일 수 있다.
도면에 도시하지는 않았으나, 제2 홀(HA2)의 평면 상 배열은 도 4에서 도시한 표시 기판(10)에 배열된 제1 홀(HA1)의 배열과 동일할 수 있다. 제2 홀(HA2)의 평면 형상은 원형일 수 있다. 또한, 제2 홀(HA2)의 제3 방향(DR3)의 높이는 제1 기판(SUB1)의 하면으로부터 제2 기판(SUB2)의 상면까지의 거리와 동일할 수 있다.
본 실시예에서, 제2 홀(HA2)은 표시 기판(10_5)의 복수의 층과 제3 방향(DR3)으로 비중첩할 수 있다. 표시 기판(10_5)의 복수의 층은 제2 홀(HA2)이 배치되는 영역과 중첩하지 않도록 패턴화되어 제1 기판(SUB1)의 일면 상에 배치될 수 있다. 즉, 표시 기판(10_5)의 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)은 제2 홀(HA2)과 비중첩할 수 있다.
마찬가지로, 제2 홀(HA2)은 색 변환 기판(20_5)의 복수의 층과 제3 방향(DR3)으로 비중첩할 수 있다. 색 변환 기판(20_5)의 복수의 층은 제2 홀(HA2)이 배치되는 영역과 중첩하지 않도록, 패턴화되어 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 즉, 색 변환 기판(20_5)의 컬러 필터층(CFL) 및 파장 변환층(WLC) 및 투광층(LTU)은 제2 홀(HA2)과 비중첩할 수 있다.
상술한 바와 같이 표시 기판(10_5)과 색 변환 기판(20_5) 사이에는 충진층(50_1)이 배치될 수 있다. 충진층(50_1)은 표시 기판(10_5)과 색 변환 기판(20_5) 사이에 배치되는 제1 영역(51), 표시 기판(10_5)에서 제2 홀(HA2)의 주변을 둘러싸도록 배치되는 제2 영역(52) 및 색 변환 기판(20_5)에서 제2 홀(HA2)의 주변을 둘러싸도록 배치되는 제3 영역(53)을 포함할 수 있다.
제1 영역(51)은 도 6을 참조하여 상술한 충진층(50, 도 6 참조)과 실질적으로 동일할 수 있다. 제1 영역(51)은 표시 기판(10_5)의 제2 패시베이션층(PAS_5)과 색 변환 기판(20_5)의 제2 캡핑층(CAP2_5) 사이에 배치되어 표시 기판(10_5)과 색 변환 기판(20_5)을 결합시킬 수 있다.
제2 영역(52)은 표시 기판(10_5)의 비발광 영역(NLA)에 배치되어 제2 홀(HA2)을 둘러싸도록 배치될 수 있다. 제2 영역(52)은 제2 홀(HA2)의 측벽의 일부를 구성할 수 있다. 제2 영역(52)은 제2 홀(HA2) 주변에 배치되어 제1 기판(SUB1) 상에서 패턴화되어 형성된 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)을 덮는 제2 패시베이션층(PAS_5)과 접할 수 있다.
제3 영역(53)은 색 변환 기판(20_5)의 차광 영역(BA)에 배치되어 제2 홀(HA2)을 둘러싸도록 배치될 수 있다. 제3 영역(53)은 제2 홀(HA2)의 측벽의 일부를 구성할 수 있다. 제3 영역(53)은 제2 홀(HA2) 주변에 배치되어 제2 기판(SUB2) 상에서 패턴화되어 형성된 컬러 제어 구조물을 덮는 제2 캡핑층(CAP2_5)과 접할 수 있다.
본 실시예에 따른 표시 장치(1_5)는 표시 기판(10_5), 색 변환 기판(20_5) 및 표시 기판(10_5)과 색 변환 기판(20_5) 사이에 배치된 충진층(50_1)을 관통하는 제2 홀(HA2)을 포함할 수 있다. 표시 장치(1_5)를 제3 방향(DR3, 또는 두께 방향)으로 관통하는 제2 홀(HA2)은 발광 소자(ED)에서 발생된 열이 외부로 방출되는 통로일 수 있다. 구체적으로, 표시 장치(1_5)의 내부에서 발생된 열은 제2 홀(HA2)이 구획하는 공간에서 대류에 의해 표시 장치(1_5)의 내부로부터 외부 방향으로 전달될 수 있으므로, 상기 표시 장치(1_5)의 내부에서 발생된 열은 제2 홀(HA2)을 통해 표시 장치(1_5)의 외부로 방출될 수 있다. 따라서, 제2 홀(HA2)이 표시 장치(1_5)를 제3 방향(DR3)으로 완전히 관통하도록 형성됨으로써, 표시 장치(1_5)의 내부에서 발생된 열의 방출 방향이 양 방향(즉, 표시 장치(1_5)의 상부 및 하부 방향)이 되어 표시 장치(1_5)의 열 방출 및 방열 효율이 개선되어 표시 장치(1_5)의 발열이 완화될 수 있다.
또한, 도 20에 도시된 바와 같이 제2 홀(HA2)의 직경은 표시 장치(1_5)의 두께 방향(제3 방향(DR3)) 중앙으로부터 두께 방향(제3 방향(DR3)) 외부로 갈수록 크게 형성될 수 있다. 상기 제2 홀(HA2)의 직경이 표시 장치(1_5)의 내부로부터 외부로 갈수록 크게 형성되어, 제2 홀(HA2)이 구획하는 공간에서의 열의 진행 방향이 표시 장치(1_5)의 중앙으로부터 상부 및/또는 하부 측을 향하도록 형성되기 용이할 수 있다. 따라서, 표시 장치(1_5)의 열 방출 효율이 개선될 수 있다.
도 21은 또 다른 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 21을 참조하면, 본 실시예에 따른 표시 장치(1_5)는 표시 기판(10_5)의 하부에 배치된 음향 발생 장치(SPK)를 더 포함하는 점이 도 19의 실시예와 차이점이다.
구체적으로, 음향 발생 장치(SPK)는 표시 기판(10)의 하부에 표시 기판(10)과 이격되어 배치될 수 있다. 도면에는 도시하지 않았으나, 표시 장치(1_5)는 하우징을 더 포함할 수 있고, 상기 음향 발생 장치(SPK)는 하우징에 배치될 수 있다. 음향 발생 장치(SPK)는 음향 신호를 표시 장치(1_5)의 외부로 출력할 수 있다. 예를 들어, 음향 발생 장치(SPK)는 스피커를 포함할 수 있다.
표시 기판(10_5), 색 변환 기판(20_5) 및 충진층(50_1)을 관통하는 제2 홀(HA2)은 상기 음향 발생 장치(SPK)로부터 출력된 음향(S)을 투과하는 투음홀일 수 있다. 구체적으로, 제2 홀(HA2)은 상술한 바와 같이 표시 장치(1_5) 내부에서 발생된 열(H)이 표시 장치(1_5)의 외부로 방출되는 열 방출 통로뿐만 아니라, 표시 기판(10_5)의 하부에 배치된 음향 발생 장치(SPK)로부터 발생된 음향(S)이 표시 장치(1_5) 외부로 출력되는 투음홀일 수 있다. 본 실시예에서, 표시 기판(10_5), 색 변환 기판(20_5) 및 충진층(50_1)을 관통하는 복수의 제2 홀(HA2)을 형성함으로써, 표시 장치(1_5)의 열 방출 및 방열 효율이 개선됨과 동시에, 음향 발생 장치(SPK)로부터 발생된 음향(S)을 효과적으로 출력할 수 있다.
도 22 내지 도 26은 도 20의 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 22 내지 도 26은 설명의 편의를 위하여 제1 출광 영역과 제1 발광 영역 및 제1 출광 영역과 제1 발광 영역을 각각 둘러싸는 차광 영역 및 비발광 영역만을 도시하였다.
먼저, 도 22를 참조하면, 제1 베이스 기판(SUB1') 상에 레이저빔을 조사하여 제1 베이스 기판(SUB1')의 내부에 제1 레이저 손상 영역(DT1)을 형성할 수 있다. 제1 베이스 기판(SUB1')은 상술한 도 20의 표시 기판(10_5)의 제1 기판(SUB1)에 대응하는 부재일 수 있다. 예시적인 실시예에서, 제1 베이스 기판(SUB1')은 유리 또는 석영 등을 포함할 수 있다. 상기 레이저빔의 초점은 제1 베이스 기판(SUB1')의 내부에 위치할 수 있다. 레이저빔을 조사하여 제1 베이스 기판(SUB1')의 내부에 형성된 제1 레이저 손상 영역(DT1)은 비발광 영역(NLA)에 형성되는 도 20의 제2 홀(HA2)과 대응되는 영역에 위치할 수 있다.
마찬가지로, 제2 베이스 기판(SUB2') 상에 레이저빔을 조사하여 제2 베이스 기판(SUB2')의 내부에 제2 레이저 손상 영역(DT2)을 형성할 수 있다. 제2 베이스 기판(SUB2')은 상술한 도 20의 색 변환 기판(20_5)의 제2 기판(SUB2)에 대응하는 부재일 수 있다. 예시적인 실시예에서, 제2 베이스 기판(SUB2')은 유리 또는 석영 등을 포함할 수 있다. 상기 레이저빔의 초점은 제2 베이스 기판(SUB2')의 내부에 위치할 수 있다. 레이저빔을 조사하여 제2 베이스 기판(SUB2')의 내부에 형성된 제2 레이저 손상 영역(DT2)은 차광 영역(BA)에 형성되는 도 20의 제2 홀(HA2)과 대응되는 영역에 위치할 수 있다.
레이저빔은 도 10을 참조하여 상술한 제1 레이저빔(L1)과 동일할 수 있다. 이에 대한 상세한 설명은 도 10의 설명으로 대체하기로 한다.
이어, 도 23을 참조하면, 제1 레이저 손상 영역(DT1)을 포함하는 제1 베이스 기판(SUB1')의 일면 상에 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)을 형성할 수 있다.
제1 베이스 기판(SUB1')은 제1 면(SUB1'_S1) 및 제2 면(SUB1'_S2)을 포함할 수 있다. 제1 베이스 기판(SUB1')의 제1 면(SUB1'_S1)은 제3 방향(DR3) 일측에 배치된 일면, 즉 도 23에서 상면이고, 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2)은 일면의 반대 면인 타면, 즉 도 23에서 하면일 수 있다.
박막 트랜지스터층(TFTL) 및 발광 소자층(EML)은 제1 베이스 기판(SUB1')의 제1 면(SUB1'_S1) 상에 제1 개구부(OP1)를 포함하도록 패턴화되어 형성될 수 있다. 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)은 제2 홀(HA2)이 형성되는 비발광 영역(NLA)의 제1 베이스 기판(SUB1')의 제1 면(SUB1'_S1)의 적어도 일부를 노출하도록 배치될 수 있다.
제2 패시베이션층(PAS_5)은 패턴화된 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)과 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)이 노출하는 제1 베이스 기판(SUB1')의 제1 면(SUB1'_S1)을 덮도록 제1 베이스 기판(SUB1')의 전면 상에 배치될 수 있다. 따라서, 제2 패시베이션층(PAS_5)은 제1 개구부(OP1)의 측벽을 이루는 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)의 복수의 층의 측면, 제2 뱅크(BNK2) 및 제1 베이스 기판(SUB1')의 제1 면(SUB1'_S1)의 일부와 접촉할 수 있다.
마찬가지로, 제2 레이저 손상 영역(DT2)을 포함하는 제2 베이스 기판(SUB2')의 일면 상에 컬러 제어 구조물 및 차광 부재(BK)를 형성할 수 있다.
제2 베이스 기판(SUB2')은 제1 면(SUB2'_S1) 및 제2 면(SUB2'_S2)을 포함할 수 있다. 제2 베이스 기판(SUB2')의 제1 면(SUB2'_S1)은 제3 방향(DR3) 일측에 배치된 일면, 즉 도 23에서 상면이고, 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2)은 일면의 반대 면인 타면, 즉 도 23에서 하면일 수 있다.
컬러 제어 구조물(WLC, LTU, CFL) 및 차광 부재(BK)는 제2 베이스 기판(SUB2')의 제1 면(SUB2'_S1) 상에 제2 개구부(OP2)를 포함하도록 패턴화되어 형성될 수 있다. 컬러 제어 구조물(WLC, LTU, CFL) 및 차광 부재(BK)는 제2 홀(HA2)이 형성되는 차광 영역(BA)의 제2 베이스 기판(SUB2')의 제1 면(SUB23'_S1)의 적어도 일부를 노출하도록 배치될 수 있다.
제2 캡핑층(CAP2_5)은 패턴화된 컬러 제어 구조물(WLC, LTU, CFL) 및 차광 부재(BK)와 컬러 제어 구조물(WLC, LTU, CFL) 및 차광 부재(BK)가 노출하는 제2 베이스 기판(SUB2')의 제1 면(SUB2'_S1)을 덮도록 제2 베이스 기판(SUB2')의 전면 상에 배치될 수 있다. 따라서, 제2 캡핑층(CAP2_5)은 제2 개구부(OP2)의 측벽을 이루는 차광 부재(BK) 및 컬러 필터층(CFL)의 측면, 파장 변환층(WLC), 투광층(LTU) 및 제2 베이스 기판(SUB2')의 제1 면(SUB2'_S1)의 일부와 접촉할 수 있다.
이어, 도 24를 참조하면, 제1 베이스 기판(SUB1')에 형성된 제1 레이저 손상 영역(DT1)에 대응되는 영역에 제1 베이스 기판(SUB1')을 관통하는 제3 개구부(OP3)를 형성한다.
마찬가지로, 제2 베이스 기판(SUB2')에 형성된 제2 레이저 손상 영역(DT2)에 대응되는 영역에 제2 베이스 기판(SUB2')을 관통하는 제4 개구부(OP4)를 형성한다.
제3 및 제4 개구부(OP4)는 상술한 바와 같이 레이저 드릴 공정, 마스크 공정 등으로 형성될 수 있다. 예시적인 실시예에서, 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2')에 형성하는 제3 개구부(OP3) 및 제4 개구부(OP4)는 습식 식각으로 진행될 수 있다. 도 11 및 도 12를 참조하면 상술한 바와 같이, 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2')의 전면에 에천트를 노출시키는 경우, 상기 에천트에 대하여 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2')의 제1 및 제2 레이저 손상 영역(DT1, DT2)과 대응되는 영역의 식각 선택비와 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2')의 제1 및 제2 레이저 손상 영역(DT1, DT2)을 제외한 영역의 식각 선택비 차이로 인하여 제1 및 제2 레이저 손상 영역(DT1, DT2)과 대응되는 영역의 식각율이 높으므로, 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2')을 관통하는 제3 및 제4 개구부(OP3, OP4)가 각각 형성될 수 있다. 상기 제3 및 제4 개구부(OP3, OP4)를 형성하는 공정에서 제3 및 제4 개구부(OP3, OP4)와 제3 방향(DR3)으로 중첩하는 영역에 배치된 제2 패시베이션층(PAS_5) 및 제2 캡핑층(CPA2_5)을 제거될 수도 있다.
제3 개구부(OP3)는 제1 개구부(OP1)와 제3 방향(DR3)으로 중첩하고, 제4 개구부(OP4)는 제2 개구부(OP2)와 제3 방향(DR3)으로 중첩할 수 있다.
이어, 도 25를 참조하면, 제1 베이스 기판(SUB1')의 제1 면(SUB1'_S1)과 제2 베이스 기판(SUB2')의 제1 면(SUB2'_S1)이 서로 대향하도록 제1 베이스 기판(SUB1')의 제1 면(SUB1'_S1) 상에 형성된 복수의 박막 트랜지스터층(TFTL) 및 발광 소자층(EML)과 제2 베이스 기판(SUB2')의 제1 면(SUB2'_S1) 사이 공간에 충진 물질층(50_1')을 충진하여 서로 결합시킨다.
충진 물질층(50_1')은 제1 베이스 기판(SUB1') 상에 형성된 제2 패시베이션층(PAS_5)과 제2 베이스 기판(SUB2') 상에 형성된 제2 캡핑층(CAP2_5) 사이에 배치될 수 있다. 또한, 충진 물질층(50_1')은 제1 개구부(OP1) 및 제2 개구부(OP2)를 충진할 수 있다.
이어, 도 26을 참조하면, 표시 기판(10_5), 색 변환 기판(20_5) 및 충진 물질층(50_1')을 관통하는 제2 홀(HA2)을 형성한다. 상기 제2 홀(HA2)을 형성하기 위한 공정은 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2) 및 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2) 상에서 식각 공정을 진행하여 이루어질 수 있다.
일 실시예에서, 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2) 및 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2) 상에 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 이용하여 충진 물질층(50_1')을 식각하여 제2 홀(HA2)을 형성할 수 있다. 제2 홀(HA2)을 형성하는 공정은 이에 제한되는 것은 아니지만 습식 식각 또는 건식 식각으로 수행될 수 있다.
다른 예시적인 실시예에서, 제2 홀(HA2)은 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2) 및 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2) 상에 포토레지스트 패턴을 형성하지 않고, 레이저 드릴 공정에 의해 형성될 수도 있다. 구체적으로, 제2 홀(HA2)은 은 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2) 및 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2) 상에서 제1 베이스 기판(SUB1') 과 제2 베이스 기판(SUB2')을 향해 레이저빔을 조사하여 도 20에 도시된 바와 같이 표시 장치(1)를 관통하는 복수의 제2 홀(HA2)을 형성할 수도 있다.
도 27는 도 26의 공정 단계의 다른 예를 나타낸 단면도이다.
도 27은 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2) 및 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2) 상에 별도의 식각 마스크를 형성하지 않고, 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2') 자체를 식각 마스크로 이용하여 제1 개구부(OP1)와 제2 개구부(OP2)를 충진하는 충진 물질층(50_1')을 식각하여 제2 홀(HA2)을 형성하는 다른 예이다.
본 실시예에서, 제2 홀(HA2)을 형성하는 공정은 제3 개구부(OP3)가 형성된 제1 베이스 기판(SUB1') 및 제4 개구부(OP4)가 형성된 제2 베이스 기판(SUB2')을 식각 마스크로 이용하여 제3 개구부(OP3) 및 제4 개구부(OP4)에 의해 노출된 충진 물질층(50_1')이 식각하여 수행될 수 있다. 이에 제한되는 것은 아니나, 제2 홀(HA2)을 형성하는 공정은 습식 식각으로 진행될 수 있다. 본 공정이 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2) 및 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2) 상에 별도의 식각 마스크를 형성하지 않고, 습식 식각으로 진행되어 제1 베이스 기판(SUB1')의 제2 면(SUB1'_S2) 및 제2 베이스 기판(SUB2')의 제2 면(SUB2'_S2)의 일부도 에천트에 의해 일부 식각될 수 있다. 따라서, 표시 장치(1_5)의 제1 기판(SUB1)의 두께는 제1 베이스 기판(SUB1')의 두께보다 작고, 마찬가지로 제2 기판(SUB2)의 두께는 제2 베이스 기판(SUB2')의 두께보다 작을 수 있다.
본 실시예에 따른 표시 장치(1_5)의 제조 방법에 따르면, 제2 홀(HA2)을 형성하기 위한 식각 공정에서 별도의 식각 마스크를 형성하는 공정을 추가하지 않고 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2') 자체를 식각 마스크로 이용할 수 있다. 제2 홀(HA2)의 위치에 대응되는 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2')의 각 제3 개구부(OP3) 및 제4 개구부(OP4)에 의해 노출된 충진 물질층(50_1')이 에천트에 노출되어 제2 홀(HA2)이 형성될 수 있다. 본 실시예의 경우, 별도의 추가 공정 없이 제2 홀(HA2)을 형성하는 공정에 의해 제1 베이스 기판(SUB1') 및 제2 베이스 기판(SUB2')의 두께를 더 얇게 조절하여 제1 기판(SUB1) 및 제2 기판(SUB2)을 형성할 수 있으므로 두께가 얇은 표시 장치(1_5)를 제조할 수 있다.
도 28은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 28을 참조하면, 본 실시예에 따른 표시 장치(1_6)는 표시 기판(10_5), 색 변환 기판(20_5) 및 충진층(50_1)을 관통하는 제2 홀(HA2)의 측벽 상에 배치된 제2 금속 코팅층(HD3)을 더 포함하는 점이 도 20의 실시예와 차이점이다.
구체적으로, 제2 홀(HA2)에 대응되는 영역에는 제2 금속 코팅층(HD3)이 더 배치될 수 있다. 제2 금속 코팅층(HD3)은 제2 홀(HA2)의 측벽 상에 배치될 수 있다.
제2 금속 코팅층(HD3)은 열전도율이 높은 금속 물질을 포함할 수 있다. 예시적인 실시예에서, 제2 금속 코팅층(HD3)은 은(Ag), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), ITO(Indium Thin Oxide) 또는 이들의 합금을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 제2 금속 코팅층(HD3)은 제2 홀(HA2)의 측벽에 직접 증착되거나 코팅될 수 있다. 상기 증착 또는 코팅 방식은 도금, 스퍼터링 등을 통해 형성될 수 있다.
본 실시예의 경우, 발광 소자(ED)에서 발생된 열은 제2 홀(HA2)을 통해 표시 장치(1_6)의 상부 및 하부로 방출될 수 있다. 또한, 발광 소자(ED)에서 발생하는 열은 제2 홀(HA2)의 측벽 상에 배치된 제2 금속 코팅층(HD3)까지 확산됨으로써, 제2 홀(HA2)의 측벽 상에 배치된 제2 금속 코팅층(HD3)의 면적만큼 방열 면적이 증가될 수 있다. 따라서, 표시 장치(1_6) 내에서 발생한 열이 제2 홀(HA2)을 통해 표시 장치(1_6)의 외부로 방출되고, 제2 금속 코팅층(HD3)을 통해 표시 장치(1_6)의 외부와의 접촉 면적 및 방열 면적이 증가하므로, 열의 전도 및 대류에 의해 표시 장치(1_6)의 내부로부터 외부로 열이 방출되어 방열 효율이 개선될 수 있다.
도 29는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 29를 참조하면, 본 실시예에 따른 표시 장치(1_7)는 표시 기판(10_5), 색 변환 기판(20_5) 및 충진층(50_1)을 관통하는 제2 홀(HA2)을 충진하는 제2 금속 충진층(HD4)을 더 포함하는 점이 도 20의 실시예와 차이점이다.
구체적으로, 제2 금속 충진층(HD4)은 복수의 제2 홀(HA2)을 충진하도록 배치될 수 있다. 제2 금속 충진층(HD4)의 형상 및/또는 크기는 제2 홀(HA2)의 형상 및/또는 크기와 동일할 수 있다. 제2 금속 충진층(HD4)의 높이는 제1 기판(SUB1)의 하면으로부터 제2 기판(SUB2)의 상면까지의 거리와 동일할 수 있다. 다만, 이에 제한되지 않고 제2 금속 충진층(HD4)의 높이는 제1 기판(SUB1)의 하면으로부터 제2 기판(SUB2)의 상면까지의 거리보다 작을 수도 있다.
제2 금속 충진층(HD4)은 열전도율이 높은 금속 물질을 포함할 수 있다. 제2 금속 충진층(HD4)은 제2 홀(HA2)에 대응되는 영역에 도금을 효과적으로 하기 위한 씨드 레이어(seed layer)를 포함할 수 있다. 제2 금속 충진층(HD4)은 스크린 프린팅법, 잉크젯 프린팅 공정을 통해 형성될 수 있다.
본 실시예의 경우, 발광 소자(ED)에서 발생하는 제2 홀(HA2)을 충진하는 제2 금속 충진층(HD4)까지 확산될 수 있다. 상기 제2 금속 충진층(HD4)까지 확산된 열은 제2 금속 충진층(HD4)에 의해 방열될 수 있다. 따라서, 방열 면적 및/또는 부피가 증가하여 표시 기판(10_7)의 방열 효율도 증가될 수 있다. 제2 홀(HA2)을 제2 금속 충진층(HD4)이 충진함으로써, 제2 홀(HA2)을 통해 대류 현상에 의해 방출되는 열 방출 경로가 제거됨에도 불구하고, 발광 소자(ED)에서 방열 면적 및/또는 부피가 증가하여 방열 효율이 증가될 수 있다. 따라서 표시 장치(1_7)의 내부의 발열이 감소될 수 있다.
도 30은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 30을 참조하면, 본 실시예에 따른 표시 장치(1_8)는 상술한 컬러 제어 구조물(CFL, WLC, LTU) 및 상부 흡광 부재(UAM)가 제1 기판(SUB1) 상에 순차 형성될 수 있음을 예시한다.
구체적으로, 제2 패시베이션층(PAS_5) 상에는 제1 평탄화층(OC1)이 배치될 수 있다. 제1 평탄화층(OC1)은 발광 소자층(EML)의 상부에 배치될 수 있다. 제1 평탄화층(OC1)은 발광 소자층(EML)의 상부의 단차를 평탄화하는 역할을 할 수 있다. 제1 평탄화층(OC1)은 유기 물질을 포함할 수 있다. 예를 들어, 제1 평탄화층(OC1)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
제1 캡핑층(CAP1)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 제1 캡핑층(CPA1) 상에 차광 부재(BK), 파장 변환층(WLC) 및 투광층(LTU)가 배치될 수 있다. 제2 캡핑층(CAP2)은 차광 부재(BK), 파장 변환층(WLC) 및 투광층(LTU) 상에 배치되어 이들을 덮을 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 파장 변환 패턴(WCL1), 제2 파장 변환 패턴(WCL2), 투광층(LTU) 및 차광 부재(BK)를 밀봉하여 제1 파장 변환 패턴(WCL1), 제2 파장 변환 패턴(WCL2) 및 투광층(LTU)의 손상 또는 오염을 방지할 수 있다.
제2 평탄화층(OC2)은 제2 캡핑층(CAP2)의 상부에 배치되어, 제1 및 제2 파장 변환 패턴(WCL1, WCL2)와 투광층(LTU)의 상단을 평탄화시킬 수 있다.
상부 흡광 부재(UAM)는 제2 평탄화층(OC2) 상에 배치될 수 있다. 상부 흡광 부재(UAB)는 비발광 영역(NLA)에 배치될 수 있다. 상부 흡광 부재(UAB)는 광 출사를 차단할 뿐만 아니라, 외광 반사를 억제하는 역할을 할 수 있다. 컬러 필터층(CFL)은 제2 평탄화층(OC2) 상에 배치될 수 있다. 컬러 필터층(CFL)은 상부 흡광 부재(UAM)에 의해 구획된 영역에서 제2 평탄화층(OC2)의 일면 상에 배치될 수 있다.
제3 패시베이션층(PAS2)은 컬러 필터층(CFL) 및 상부 흡광 부재(UAM) 상에 배치되어 이들을 덮을 수 있다. 제3 패시베이션층(PAS2)은 컬러 필터층(CFL)을 보호하는 역할을 할 수 있다.
봉지층(ENC)은 제3 패시베이션층(PAS2) 상에 배치될 수 있다. 예를 들어, 봉지층(ENC)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(ENC)은 적어도 하나의 유기막을 포함하여, 표시 장치(10_8)를 먼지와 같은 이물질로부터 보호할 수 있다.
본 실시예에 따른 표시 장치(1_8)는 표시 장치(1_8)를 관통하는 복수의 제3 홀(HA3)을 포함할 수 있다. 제3 홀(HA3)은 표시 장치(1_8)를 표시 장치(1_8)의 두께 방향으로 관통하는 홀일 수 있다. 상기 제3 홀(HA3)은 제1 기판(SUB1)으로부터 봉지층(ENC)으로 갈수록 직경이 작아지는 원뿔대 형상을 가질 수 있다. 상기 제1 기판(SUB1)으로부터 봉지층(ENC)으로 갈수록 직경이 작아지는 제3 홀(HA3)의 형상은 표시 장치(1_8)에 포함되는 복수의 층들을 제1 기판(SUB1)에 순차 형성한 후, 하나의 공정을 통해 복수의 층들을 식각하는 공정을 통해 형성될 수 있다. 상술한 바와 같이, 제3 홀(HA3)이 표시 장치(1_8)를 관통하도록 형성됨에 따라, 제3 홀(HA3)은 표시 장치(1_8) 내부에서 발생된 열이 방출되는 열 방출 통로일 수 있다.
이하, 도 30의 표시 장치(1_8)의 제조 방법에 대하여 설명하기로 한다.
도 31 내지 도 33은 도 30의 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 31 내지 도 33에서는 설명의 편의를 위해 제1 발광 영역(LA1) 및 제1 발광 영역(LA1)의 주변에 배치된 비발광 영역(NLA) 만을 도시하였다.
먼저, 도 31을 참조하면, 제1 베이스 기판(SUB1') 상에 복수의 층들을 형성하고, 제3 홀(HA3)에 대응되는 영역에 제1 베이스 기판(SUB1')을 관통하는 제5 개구부(OP5)를 형성할 수 있다. 상기 제1 베이스 기판(SUB1')에 형성된 복수의 층들은 도 30에서 상술한 복수의 층에 대응되는 층들이 각각 비발광 영역(NLA)에도 배치될 수 있다. 제5 개구부(OP5)를 형성하는 공정은 도 12a 및 도 12b를 참조하여 상술한 공정에 의해 수행될 수 있다. 예시적인 실시예에서, 제1 베이스 기판(SUB1')을 관통하는 제5 개구부(OP5)는 식각 마스크를 이용한 습식 공정을 통해 형성될 수 있다. 다른 몇몇 실시예에서, 제1 베이스 기판(SUB1')을 관통하는 제5 개구부(OP5)는 레이저 드릴 공정에 의해 형성될 수도 있다. 또 다른 몇몇 실시예에서, 제1 베이스 기판(SUB1')을 관통하는 제5 개구부(OP5)는 제5 개구부(OP5)가 형성되어야 하는 영역에 레이저빔을 조사하여 레이저 손상 영역을 형성하고, 별도의 식각 마스크 없이 제1 베이스 기판(SUB1') 자체를 식각 마스크로 이용하여 식각 공정을 수행하여 형성될 수 있다.
이어, 도 32를 참조하면, 제1 베이스 기판(SUB1')의 하부에서 제1 베이스 기판(SUB1')의 하면 상으로 식각 공정을 수행한다. 상기 식각 공정은 별도의 식각 마스크 없이 제1 베이스 기판(SUB1')를 식각 마스크로 이용하여 수행될 수 있다. 식각 공정은 습식 식각, 건식 식각 또는 분말에 의한 블라스팅(Powder-blast)에 의해 수행될 수 있다. 별도의 식각 마스크 없이 제1 베이스 기판(SUB1')를 식각 마스크로 이용하므로 제1 베이스 기판(SUB1')의 하면은 상기 식각 공정에서 이용되는 에천트에 노출될 수 있다.
제1 베이스 기판(SUB1')을 관통하는 제5 개구부(OP5)에 의해 노출되는 비발광 영역(NLA)에 배치된 복수의 층들은 식각 공정에서 이용되는 에천트 또는 파우더에 의해 식각되어 도 33에 도시된 바와 같이 제3 홀(HA3)이 형성될 수 있다. 본 실시예에서, 식각 마스크 없이 제1 베이스 기판(SUB1') 자체를 식각 마스크로 이용하므로 이용되는 에천트 또는 파우더에 노출된 제1 베이스 기판(SUB1')의 일부도 식각될 수 있다. 따라서, 제1 베이스 기판(SUB1')의 일부가 식각되어 표시 장치의 제1 기판(SUB1)의 두께(d2)는 제1 베이스 기판(SUB1')의 두께(d1)보다 작을 수 있다.
본 실시예에 따른 표시 장치의 제조 방법에 따르면, 제1 베이스 기판(SUB1')을 식각 마스크로 이용하므로 별도의 식각 마스크를 형성하는 추가 공정이 생략되어 표시 장치(1_8)의 제조 공정 효율이 개선될 수 있다. 또한, 제1 베이스 기판(SUB1')이 에천트 또는 파우더에 노출되어 일부 식각되므로 제1 기판(SUB1)의 두께가 감소되어 표시 장치(1_8)의 두께가 상대적으로 감소할 수 있다.
도 34는 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 35는 도 34의 A1 영역의 확대도이다.
도 34 및 도 35를 참조하면, 본 실시예에 따른 표시 장치(1_9)는 표시 방향이 하부(즉, 제3 방향(DR3)의 반대 방향)인 점이 이전의 실시예와 차이점이다.
구체적으로, 제1 기판(SUB1) 상에 컬러 필터층(CFL)이 배치되고, 컬러 필터층(CFL) 상에 컬러 제어층(WCL, LTU)가 배치되고, 컬러 제어층(WCL, LTU) 상에 박막 트랜지스터층(TFTL)이 배치되고, 박막 트랜지스터층(TFTL) 상에 발광 소자(EML)이 배치될 수 있다. 또한, 제1 기판(SUB1) 및 제1 기판(SUB1) 상에 배치되는 복수의 층을 관통하는 제4 홀(HA4)을 포함할 수 있다.
컬러 필터층(CFL)은 제1 기판(SUB1) 상에 배치될 수 있다. 컬러 필터층(CFL)은 비발광 영역(NLA)에 배치되는 하부 흡광 부재(BAM)에 의해 노출되는 제1 기판(SUB1)상에 배치될 수 있다. 하부 흡광 부재(BAM)는 광 출사를 차단할 뿐만 아니라, 외광 반사를 억제하는 역할을 할 수 있다.
컬러 필터층(CFL) 상에는 컬러 제어층(WCL, LTU)이 배치될 수 있다. 컬러 제어층(WCL, LTU) 상에는 박막 트랜지스터층(TFTL)이 배치될 수 있다. 박막 트랜지스터(TFTL) 상에는 발광 소자층(EML)이 배치될 수 있다.
본 실시예에 따른 발광 소자층(EML)은 발광 소자(ED), 제1 및 제2 전극(AE, CE), 제1 및 제2 접촉 전극(CTE1, CTE2), 제2 및 제3 절연층(IL2, IL3) 및 제4 패시베이션층(PAS3) 및 반사 부재(RM)를 포함할 수 있다.
제1 전극(AE)은 제1 전극(AE)은 박막 트랜지스터층(TFTL)의 비아층(125) 상에 배치될 수 있다. 제2 전극(CE)은 박막 트랜지스터층(TFTL)의 비아층(125) 상에 제1 전극(AE)과 이격되어 배치될 수 있다.
발광 소자(ED)는 박막 트랜지스터층(TFTL)의 비아층(125) 상에 제1 전극(AE)과 제2 전극(CE) 사이에 배치될 수 있다.
제1 접촉 전극(CTE1)은 발광 소자(ED)의 일 단부와 제1 전극(AE)을 덮을 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타 단부와 제2 전극(CE)을 덮을 수 있다. 제1 접촉 전극(CTE1)과 제2 접촉 전극(CTE2)은 제2 접촉 전극(CTE2) 상에 배치된 제3 절연층(IL3)에 의해 상호 절연될 수 있다.
제4 패시베이션층(PAS3)은 발광 소자(ED), 제1 및 제2 전극(AE, CE), 제1 및 제2 접촉 전극(CTE1, CTE2)를 덮을 수 있다. 제4 패시베이션층(PAS3)은 외부로부터 수분 또는 공기 등 불순물의 침투를 방지하여 복수의 발광 소자(ED)의 손상을 방지할 수 있다.
제4 패시베이션층(PAS3)은 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제4 패시베이션층(PAS3)은 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제4 패시베이션층(PAS3)은 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다. 예를 들어, 제4 패시베이션층(PAS3)은 후술하는 반사 부재(RM)의 형상을 결정할 수 있다.
반사 부재(RM)는 제4 패시베이션층(PAS3)을 덮을 수 있다. 반사 부재(RM)는 발광 소자(ED)에서 방출된 광(L)을 하부에 배치된 제1 기판(SUB1)을 향하여 반사시킬 수 있다. 발광 소자(ED)에서 방출된 광(L)은 반사 부재(RM)에 의해 반사되어, 박막 트랜지스터층(TFTL), 컬러 제어층(WCL, LTU), 및 컬러 필터층(CFL)을 통과하여 표시 장치(1_9)의 제1 기판(SUB1)의 하면으로 방출될 수 있다. 반사 부재(RM)의 형상은 제4 패시베이션층(PAS3)에 의해 결정될 수 있고, 반사 부재(RM)는 발광 소자층(EML)의 출광 효율을 극대화할 수 있는 형상을 가질 수 있다.
예를 들어, 반사 부재(RM)는 은(Ag), 마그네슘(Mg), 알루미늄(Al), 플래티넘(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 플루오르화리튬/칼슘(LiF/Ca), 및 플루오르화리튬/알루미늄(LiF/Al) 중 적어도 하나를 포함하는 합금, 질화물 또는 산화물 등을 포함할 수 있다. 반사 부재(RM)는 단층 구조 또는 다층 구조를 가질 수 있다.
봉지층(TFE)은 발광 소자층(EML)을 덮을 수 있다. 예를 들어, 봉지층(TFE)은 반사 부재(RM)의 상면과 측면, 및 박막 트랜지스터층(TFTL)의 일부를 덮을 수 있다. 예를 들어, 봉지층(TFE)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막을 포함하여, 표시 장치(1_9)를 먼지와 같은 이물질로부터 보호할 수 있다.
금속층(HRL)은 봉지층(TFE) 상에 배치될 수 있다. 금속층(HRL)은 표시 장치(10) 내부에서 발생된 열을 외부로 방출할 수 있다. 금속층(HRL)의 열 전도성은 봉지층(TFE)의 열 전도성보다 높을 수 있다. 금속층(HRL)은 발광 소자층(EML) 또는 박막 트랜지스터층(TFTL)에서 발생된 열이 봉지층(TFE)을 통해 전달되는 경우, 열을 표시 장치(1_9)의 외부로 방출할 수 있다.
보호 필름(PF)은 금속층(HRL) 상에 배치될 수 있다. 보호 필름(PF)은 금속층(HRL)을 덮어 금속층(HRL)의 손상을 방지할 수 있다.
제4 홀(HA4)은 제1 기판(SUB1)으로부터 보호 필름(PF)을 관통할 수 있다. 제4 홀(HA4)은 열을 표시 장치(1_9)의 외부로 방출하는 열 방출 통로일 수 있다.
도 36은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 36을 참조하면, 본 실시예에 따른 표시 장치(1_10)는 제1 기판(SUB1_1)의 하면에 소정의 표면 거칠기가 형성되는 점이 도 34의 실시예와 차이점이다.
구체적으로, 제1 기판(SUB1_1)의 하면에는 소정의 표면 거칠기가 형성될 수 있다. 상기 제1 기판(SUB1_1)의 하면에 형성된 표면 거칠기는 제4 홀(HA4)을 형성하기 위한 공정에서 형성될 수 있다. 구체적으로, 제4 홀(HA4)은 별도의 식각 마스크 없이 건식 식각 또는 분말에 의한 블라스팅에 의한 식각 공정으로 수행될 수 있다. 이 경우, 별도의 식각 마스크 없이 수행되는 식각 공정에서 에천트 또는 파우더에 노출된 제1 기판(SUB1_1)의 하면은 일부 손상되어 소정의 표면 거칠기(또는 요철 패턴)가 형성될 수 있다. 본 실시예에서, 제1 기판(SUB1_1)이 하면에 형성된 표면 거칠기에 의해 표시 장치(1_10)의 표시면(제1 기판(SUB1_1)의 하면)에서의 난반사가 증가될 수 있다. 따라서, 표시 장치(1_10)는 제1 기판(SUB1_1)의 표면 거칠기에 의해 안티 글레어(Anti-glare)(즉, 눈부심 방지) 특성을 포함할 수 있다.
도 37은 제1 기판에 형성된 제1 홀의 다른 예를 나타낸 사시도이다. 도 38은 제1 기판에 형성된 제1 홀의 또 다른 예를 나타낸 사시도이다.
도 37 및 도 38을 참조하면, 제1 기판(SUB1)을 관통하는 제1 홀을 다양한 형상을 가질 수 있다. 예를 들어, 도 37을 참조하면, 제1 홀(HA1_1)은 상면과 하면의 직경이 동일한 원기둥 형상일 수 있다. 또한, 도 38을 참조하면 제1 홀(HA1_2)은 상면의 직경이 하면의 직경보다 큰 원뿔대 형상일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 기판
20: 색 변환 기판 SUB1: 제1 기판
SUB2: 제2 기판 HA1: 제1 홀
HA2: 제2 홀

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 표시 장치로서,
    상기 표시 영역에 배치되는 복수의 발광 영역 및 상기 표시 영역 및 상기 비표시 영역에 배치되며 상기 복수의 발광 영역을 둘러싸는 비발광 영역을 포함하는 표시 기판을 포함하되,
    상기 표시 기판은,
    제1 기판,
    상기 표시 영역에서 상기 제1 기판 상에 배치되고 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층, 및
    상기 박막 트랜지스터층 상에 배치된 발광 소자층을 포함하되,
    상기 제1 기판은 상기 표시 영역에 배치되고 상기 제1 기판을 관통하는 복수의 제1 홀을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 기판은 유리를 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 제1 홀은 서로 이격되어 배치되는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 홀은 상기 박막 트랜지스터층 및 상기 발광 소자층과 두께 방향으로 중첩하는 표시 장치.
  5. 제4 항에 있어서,
    상기 박막 트랜지스터층은,
    상기 제1 기판 상에서 상기 제1 홀과 중첩 배치되는 도전 패턴을 포함하는 하부 금속층을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 하부 금속층은 차광 물질을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 복수의 제1 홀 중 적어도 일부는 상기 발광 영역에 배치되는 표시 장치.
  8. 제5 항에 있어서,
    상기 박막 트랜지스터층은 상기 하부 금속층 상에 배치된 비아층을 더 포함하고,
    상기 발광 소자층은,
    상기 비아층 상에서 상기 발광 영역에 중첩되어 배치된 제1 전극,
    상기 비아층 상에서 상기 발광 영역에 중첩되어 배치되고. 상기 제1 전극과 이격되어 배치된 제2 전극, 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광 소자를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 도전 패턴은 상기 비아층을 관통하는 컨택홀을 통해 상기 제1 전극 또는 상기 제2 전극과 물리적으로 접촉하는 표시 장치.
  10. 제4 항에 있어서,
    상기 박막 트랜지스터층은,
    상기 제1 기판 상에서 상기 제1 홀과 중첩 배치되는 보호 패턴을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 보호 패턴은 PI, Mo, Cu, Ti 또는 Cr 중 적어도 하나를 포함하는 표시 장치.
  12. 제10 항에 있어서,
    상기 보호 패턴의 폭은 커버하는 상기 제1 홀의 폭보다 크고,
    상기 보호 패턴은 상기 제1 홀을 완전히 커버하며 상기 제1 홀의 주변의 상기 제1 기판과 중첩하는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 홀은 상기 박막 트랜지스터층 및 상기 발광 소자층과 두께 방향으로 비중첩하는 표시 장치.
  14. 제13 항에 있어서,
    상기 복수의 제1 홀 중 적어도 일부는 상기 비발광 영역에 배치되는 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 홀의 측벽 상에 배치된 금속 코팅층을 더 포함하는 표시 장치.
  16. 제1 항에 있어서,
    상기 제1 홀을 충진하는 금속 충진층을 더 포함하는 표시 장치.
  17. 복수의 화소를 포함하는 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 표시 장치로서,
    상기 표시 영역에 배치되는 복수의 발광 영역 및 상기 복수의 발광 영역을 둘러싸는 비발광 영역을 포함하는 제1 기판,
    상기 제1 기판의 일면 상에 배치되는 박막 트랜지스터층, 및
    상기 박막 트랜지스터층 상에 배치되는 발광 소자층을 포함하는 표시 기판;
    상기 표시 기판에 대향하는 색 변환 기판으로서,
    상기 표시 영역에 배치되는 복수의 출광 영역 및 상기 복수의 출광 영역을 둘러싸는 차광 영역을 포함하는 제2 기판,
    상기 제1 기판과 대향하는 제2 기판의 일면 상에서 복수의 출광 영역 중 일부에 배치되는 파장 변환층,
    상기 제1 기판과 대향하는 제2 기판의 일면 상에서 복수의 출광 영역 중 다른 일부에 배치되는 투광층, 및
    상기 제1 기판과 대향하는 제2 기판의 일면 상에서 차광 영역에 배치되는 차광 부재를 포함하는 색 변환 기판; 및
    상기 표시 기판과 상기 색 변환 기판 사이에 배치되는 충진층을 포함하되,
    상기 제1 기판 및 상기 제2 기판은 유리를 포함하고,
    상기 비발광 영역에서 배치되며, 상기 표시 기판, 상기 색 변환 기판 및 상기 충진층을 관통하는 제1 홀을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 기판의 일면의 반대면인 타면으로부터 상기 제2 기판의 일면의 반대면이 타면까지의 거리는 상기 제1 홀의 높이와 동일한 표시 장치.
  19. 제17 항에 있어서,
    상기 파장 변환층은,
    입사광의 피크 파장을 제1 피크 파장으로 변환시키는 제1 파장 변환 입자와 광 산란 물질을 포함하는 제1 파장 변환 패턴, 및
    입사광의 피크 파장을 상기 제1 피크 파장과 다른 제2 피크 파장으로 변환시키는 제2 파장 변환 입자와 상기 광 산란 물질을 포함하는 제2 파장 변환 패턴을 포함하는 표시 장치.
  20. 제17 항에 있어서,
    상기 충진층은,
    상기 표시 기판과 상기 색 변환 기판 사이에 배치되는 제1 영역,
    상기 제1 홀과 상기 표시 기판 사이의 영역에 배치되는 제2 영역, 및
    상기 제1 홀과 상기 색 변환 기판 사이의 영역에 배치되는 제3 영역을 포함하는 표시 장치.
KR1020200113590A 2020-09-07 2020-09-07 표시 장치 KR20220033535A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200113590A KR20220033535A (ko) 2020-09-07 2020-09-07 표시 장치
CN202110935069.3A CN114156301A (zh) 2020-09-07 2021-08-16 显示装置
US17/412,175 US12009365B2 (en) 2020-09-07 2021-08-25 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200113590A KR20220033535A (ko) 2020-09-07 2020-09-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20220033535A true KR20220033535A (ko) 2022-03-17

Family

ID=80462373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200113590A KR20220033535A (ko) 2020-09-07 2020-09-07 표시 장치

Country Status (3)

Country Link
US (1) US12009365B2 (ko)
KR (1) KR20220033535A (ko)
CN (1) CN114156301A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12029068B2 (en) 2020-12-10 2024-07-02 Samsung Display Co., Ltd. Display device and sound system including the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673764B1 (ko) 2005-12-14 2007-01-24 삼성에스디아이 주식회사 유기 발광표시장치
KR100922356B1 (ko) 2008-01-11 2009-10-21 삼성모바일디스플레이주식회사 유기발광 표시장치
KR20110070609A (ko) 2009-12-18 2011-06-24 엘지디스플레이 주식회사 반도체 발광소자 및 이의 제조방법
KR101996653B1 (ko) 2012-10-30 2019-07-05 삼성디스플레이 주식회사 평판표시장치
KR20170044809A (ko) 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10217416B2 (en) * 2016-07-05 2019-02-26 Innolux Corporation Display device
KR20210014813A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시장치
KR20210048005A (ko) * 2019-10-22 2021-05-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12029068B2 (en) 2020-12-10 2024-07-02 Samsung Display Co., Ltd. Display device and sound system including the same

Also Published As

Publication number Publication date
CN114156301A (zh) 2022-03-08
US12009365B2 (en) 2024-06-11
US20220077197A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US20220085114A1 (en) Color transformation substrate and display device
KR20230066285A (ko) 디스플레이 장치
US20200266253A1 (en) Display device
KR20220041970A (ko) 타일형 표시 장치
US11276838B2 (en) Light emitting display apparatus
KR20220062150A (ko) 표시 장치
CN113963653A (zh) 显示装置以及包括该显示装置的瓦片型显示装置
CN114067695A (zh) 拼接型显示装置
KR20220041262A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220103233A (ko) 표시 장치
US12009365B2 (en) Display device
KR20220124305A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220019198A (ko) 표시 장치
US20220140019A1 (en) Display device
TWI784681B (zh) 微型發光二極體顯示裝置
KR20230047273A (ko) 색 변환 기판 및 이를 포함하는 표시 장치
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220102187A (ko) 타일형 표시 장치
KR20220079713A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220014347A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20210012415A (ko) 발광 표시 장치
KR20220021997A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230084358A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240007844A (ko) 표시 장치
KR20220145969A (ko) 표시 장치 및 타일형 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination