CN114156301A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114156301A
CN114156301A CN202110935069.3A CN202110935069A CN114156301A CN 114156301 A CN114156301 A CN 114156301A CN 202110935069 A CN202110935069 A CN 202110935069A CN 114156301 A CN114156301 A CN 114156301A
Authority
CN
China
Prior art keywords
light emitting
substrate
display device
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110935069.3A
Other languages
English (en)
Inventor
金圣勳
卢正训
安以埈
延恩京
李在彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114156301A publication Critical patent/CN114156301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。该显示装置可以包括第一基底、第一组发光元件和第二组发光元件。第一基底可以包括第一组孔。第一组孔中的每个孔可以延伸穿过第一基底。第一组发光元件和第二组发光元件中的每者可以与第一基底叠置。在显示装置的平面图中,第一组孔可以位于第一组发光元件与第二组发光元件之间。

Description

显示装置
本申请要求于2020年9月7日在韩国知识产权局提交的第10-2020-0113590号韩国专利申请的优先权和权益,通过引用将该韩国专利申请并入。
技术领域
技术领域涉及一种显示装置。
背景技术
显示装置可以根据输入的信号显示图像。显示装置可以包括诸如发光显示面板或液晶显示面板的显示面板。发光显示面板可以包括诸如发光二极管(LED)的发光元件。例如,LED可以是包括有机荧光材料的有机发光二极管(OLED),或者可以是包括无机荧光材料的无机LED。
当显示装置显示图像时,其发光元件可以发射用于显示图像的光。同时,会在发光元件中产生热。
发明内容
实施例可以涉及一种能够有效地消散从发光元件产生的热的显示装置。
根据实施例,显示装置可以包括:第一基底,包括第一组孔,其中,第一组孔中的每个孔延伸穿过第一基底;第一组发光元件,与第一基底叠置;以及第二组发光元件,与第一基底叠置,其中,在显示装置的平面图中,第一组孔位于第一组发光元件与第二组发光元件之间。
根据实施例,显示装置可以包括:第一基底;叠置层,与第一基底叠置;发光元件,位于第一基底与叠置层之间;波长转换构件,与发光元件叠置,并且位于发光元件与叠置层之间;以及孔,与发光元件和波长转换构件中的每者间隔开,并且至少延伸穿过第一基底和叠置层。
在根据实施例的显示装置中,从一个或更多个发光元件和/或发光元件层产生的热可以通过延伸穿过显示装置的一个或更多个基底的孔释放到显示装置外部的环境。有利地,可以不使显示装置内部的元件过热。
在实施例中,显示装置可以包括一个或更多个玻璃基底。有利地,可以使显示装置的材料成本最小化。
附图说明
图1是根据实施例的显示装置的示意性平面图。
图2是根据实施例的沿着图1的线II-II'截取的示意性剖视图。
图3是根据实施例的显示基底的示意性剖视图。
图4是示出根据实施例的显示基底的像素和第一基底的示意性平面图。
图5是示出根据实施例的像素和颜色转换基底的示意性平面图。
图6是根据实施例的沿着图4或图5的线VI-VI'截取的显示装置的示意性剖视图。
图7是根据实施例的显示装置的像素的示意性平面图。
图8示出了根据实施例的沿着图7的线Q-Q'截取的示意性剖视图。
图9示出了根据实施例的发光元件。
图10、图11、图12A、图12B、图13和图14是示出根据一个或更多个实施例的制造显示装置的方法中的工艺和与工艺相关的结构的示意性剖视图。
图15是根据实施例的显示装置的示意性剖视图。
图16是根据实施例的显示装置的示意性剖视图。
图17是根据实施例的显示装置的示意性剖视图。
图18是根据实施例的显示装置的示意性剖视图。
图19是根据实施例的显示装置的示意性剖视图。
图20是图19的显示装置的示意性剖视图。
图21是根据实施例的显示装置的示意性剖视图。
图22、图23、图24、图25和图26是示出根据一个或更多个实施例的制造显示装置的方法中的工艺和与工艺相关的结构的示意性剖视图。
图27是示出制造根据实施例的显示装置的方法中的工艺的剖视图。
图28是根据实施例的显示装置的示意性剖视图。
图29是根据实施例的显示装置的示意性剖视图。
图30是根据实施例的显示装置的示意性剖视图。
图31、图32和图33是示出根据一个或更多个实施例的制造显示装置的方法中的工艺和与工艺相关的结构的示意性剖视图。
图34是根据实施例的显示装置的示意性剖视图。
图35是根据实施例的图34的区域A1的放大图。
图36是根据实施例的显示装置的示意性剖视图。
图37是根据实施例的形成在第一基底中的第一孔的示意性透视图。
图38是根据实施例的形成在第一基底中的第一孔的示意性透视图。
具体实施方式
参照附图描述了示例实施例。示例实施例可以以不同的形式实施。
相同的附图标记可以指相同的组件或类似的组件。
尽管术语“第一”、“第二”等可以用于描述各种元件,但是这些元件不应受这些术语限制。这些术语可以用来将一个元件与另一元件区分开。例如,第一元件可以被称为第二元件。相似地,第二元件可以被称为第一元件。将元件描述为“第一”元件可能不需要或不意指存在第二元件或其他元件。术语“第一”、“第二”等可以用于区分不同类别或不同组的元件。为简明起见,术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
术语“在……上”可以指“直接在……上”或“间接在……上”。术语“连接”可以指“电连接”或“不通过中间晶体管电连接”。术语“绝缘”可以指“电绝缘”或“电隔离”。术语“导电”可以指“电传导”。术语“图案”可以指“构件”。术语“驱动”可以指“操作”或“控制”,术语“平面形状”可以指“平面图中的形状”。术语“接触”、“物理接触”或“物理地接触”可以指“直接接触”或“直接地接触”。术语“穿透”可以指“延伸穿过”。孔与物体叠置的表述可以指孔的位置与物体的位置叠置。第一数字到第二数字的表述可以指第一数字到第二数字的范围。
图1是根据实施例的显示装置1的示意性平面图。
显示装置1可以显示运动图像或静止图像。显示装置1可以表示具有显示屏幕的电子装置或可以包括在具有显示屏幕的电子装置中。显示装置1的示例可以包括电视、笔记本计算机、监视器、广告牌、物联网(IoT)、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机。
显示装置1包括提供显示屏幕的显示面板。显示面板的示例包括无机发光二极管(LED)显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。
在附图中,指示了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以在一个平面中彼此垂直。第三方向DR3可以与该平面垂直。第三方向DR3与第一方向DR1和第二方向DR2中的每者垂直。第三方向DR3可以指示显示装置1的厚度方向。
显示装置1可以具有包括长边和短边并且在第一方向DR1上比在第二方向DR2上长的矩形平面形状。在显示装置1的平面图中,显示装置1的长边和短边在其处交汇的角可以是直角的或圆形的(倒圆的)。显示装置1也可以具有一个或更多个其他平面形状,诸如正方形、具有圆形的(倒圆的)角(顶点)的四边形、其他多边形和圆形。
显示装置1的显示表面可以与第三方向DR3垂直。在显示装置1的描述中,“在……上方”和“在……下方”可以是在第三方向DR3上。术语“左”、“右”、“上”和“下”可以指示当在平面图中观看显示装置1时的方向。例如,“右”和“左”可以是在第一方向DR1上;“上”和“下”可以是在第二方向DR2上。
显示装置1可以包括显示区域DA和非显示区域NDA。显示区域DA可以用于根据输入信号显示图像,非显示区域NDA可以不根据输入信号显示图像。
显示区域DA的形状可以遵循显示装置1的形状。例如,显示区域DA可以具有与显示装置1的整体形状相似的矩形平面形状。显示区域DA通常可以占据显示装置1的中心。
显示区域DA可以包括多个像素PX。像素PX可以布置成矩阵。像素PX中的每个在平面图中可以是矩形的或正方形的。像素PX中的每个也可以具有菱形平面形状,该菱形平面形状具有相对于一个方向倾斜的每条边。像素PX可以布置成条纹结构或PENTILE(TM)结构。
非显示区域NDA可以设置在显示区域DA周围。非显示区域NDA可以完全或部分地围绕显示区域DA。显示区域DA可以是矩形的,非显示区域NDA可以设置为与显示区域DA的四条边相邻。非显示区域NDA可以形成显示装置1的边框。在非显示区域NDA中,可以设置显示装置1中包括的布线和电路驱动器或者其上安装或连接有外部装置的垫(pad,或称为“焊盘”)部。
图2是沿着图1的线II-II'截取的根据实施例的显示装置1的示意性剖视图。
参照图1和图2,显示装置1可以包括显示基底10和面对显示基底10/与显示基底10叠置的颜色转换基底20。显示装置1还可以包括将显示基底10和颜色转换基底20结合的密封构件70,并且可以包括填充显示基底10与颜色转换基底20之间的空间的填充层50。
显示基底10可以从显示区域DA的多个发光区域发射具有预定峰值波长的光。显示基底10可以包括用于显示图像的元件和电路。例如,显示基底10可以包括设置在显示区域DA中的像素电路,诸如开关元件和自发光元件。
例如,自发光元件可以包括有机LED、量子点LED、基于无机材料的微型LED(例如,量子点微型LED)和基于无机材料的纳米LED(例如,量子点纳米LED)中的至少一种。在本申请中示出了基于无机材料的LED。
密封构件70可以设置在非显示区域NDA中。密封构件70可以在非显示区域NDA中位于显示基底10与颜色转换基底20之间。密封构件70可以沿着显示基底10和颜色转换基底20的边缘设置在非显示区域NDA中,并且可以在平面图中围绕显示区域DA。显示基底10和颜色转换基底20可以通过密封构件70彼此结合。密封构件70可以包括有机材料。例如,密封构件70可以由环氧树脂制成。
填充层50可以位于显示基底10与颜色转换基底20之间的空间中并且被密封构件70围绕。填充层50可以填充显示基底10与颜色转换基底20之间的空间。填充层50可以由能够透射光的材料制成。填充层50可以包括有机材料。例如,填充层50可以由硅类有机材料或环氧类有机材料制成。
图3是根据实施例的显示基底10的示意性剖视图。图4是示出根据实施例的显示基底10的像素PX和第一基底SUB1的示意性平面图。
参照图3和图4,显示装置1的显示区域DA包括沿着多个行和列布置的多个像素PX。像素PX是用于显示器的(最小)重复单元。为了显示全色,每个像素PX可以包括发射不同的颜色的光的多个子像素。例如,每个像素PX可以包括发射蓝色光的第一子像素、发射绿色光的第二子像素和发射红色光的第三子像素。
可以在每个像素PX中设置第一子像素、第二子像素和第三子像素。子像素可以以第一子像素、第二子像素和第三子像素的顺序沿着第一方向DR1顺序地且重复地设置。
显示基底10的每个像素PX可以包括多个发光区域LA(与子像素对应的LA1至LA3)和非发光区域NLA。
发光区域LA中的每个可以是由显示基底10产生的光从显示基底10发射出的区域,非发光区域NLA可以是由显示基底10产生的光不从显示基底10发射出的区域。
发光区域LA(LA1至LA3)可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一发光区域LA1至第三发光区域LA3可以分别是第一子像素至第三子像素的发光区域LA。例如,第一发光区域LA1可以是第一子像素的发光区域LA,第二发光区域LA2可以是第二子像素的发光区域LA,第三发光区域LA3可以是第三子像素的发光区域LA。
从第一发光区域LA1至第三发光区域LA3发射到显示基底10的外部的光可以是具有预定峰值波长的光。例如,第一发光区域LA1至第三发光区域LA3可以发射蓝色光。从第一发光区域LA1至第三发光区域LA3发射的光可以具有在440nm至480nm的范围内的峰值波长。
第一发光区域LA1至第三发光区域LA3可以在显示基底10的显示区域DA中沿着第一方向DR1顺序地且重复地布置。第一发光区域LA1至第三发光区域LA3中的每个的平面形状可以是其在第二方向DR2上的宽度比其在第一方向DR1上的宽度大的矩形。
第一发光区域LA1在第一方向DR1上的宽度、第二发光区域LA2在第一方向DR1上的宽度和第三发光区域LA3在第一方向DR1上的宽度可以基本上相等。第一发光区域LA1在第一方向DR1上的宽度可以比第二发光区域LA2在第一方向DR1上的宽度和第三发光区域LA3在第一方向DR1上的宽度小。第二发光区域LA2在第一方向DR1上的宽度可以比第三发光区域LA3在第一方向DR1上的宽度小。
非发光区域NLA可以围绕发光区域LA(LA1至LA3)。
子像素的非发光区域NLA接触相邻的子像素的非发光区域NLA(与相邻的子像素是否包括在同一像素PX中无关)。相邻的子像素的非发光区域NLA可以连接为一个。所有子像素的非发光区域NLA可以连接为一个。相邻的子像素的各自的发光区域LA1至LA3可以通过非发光区域NLA分开。
参照图3和图4,显示基底10可以包括第一基底SUB1、设置在第一基底SUB1上的薄膜晶体管层TFTL以及设置在薄膜晶体管层TFTL上的发光元件层EML。
第一基底SUB1可以是绝缘基底。第一基底SUB1可以包括诸如玻璃或石英的透明材料,或者可以包括诸如聚酰亚胺的聚合物材料。第一基底SUB1可以是包括电路元件层的电路板,诸如印刷电路板。
第一基底SUB1的平面形状可以与显示装置1的平面形状基本上相似。例如,当显示装置1在平面图中是包括第一方向DR1上的长边和第二方向DR2上的短边的矩形的时,第一基底SUB1在平面图中可以是矩形的。
第一基底SUB1可以包括多个第一孔HA1。第一孔HA1可以在第三方向DR3上完全穿透第一基底SUB1。第一孔HA1中的每个可以具有其上开口具有比其下开口的直径小的直径的截头圆锥形结构。第一孔HA1中的一个或更多个可以具有圆柱结构或其上开口的直径比其下开口的直径大的截头圆锥形结构。
每个第一孔HA1的高度可以等于第一基底SUB1的厚度。也就是说,每个第一孔HA1的高度可以等于从第一基底SUB1的下表面到上表面的距离。
第一孔HA1可以成形为在平面图中具有相同的面积的圆形。第一孔HA1可以具有一个或更多个其他平面形状(诸如正方形、椭圆形和矩形),并且/或者第一孔HA1的平面形状可以具有不同的尺寸。
第一孔HA1可以设置在显示装置1的显示区域DA中。第一孔HA1可以设置在显示基底10的非发光区域NLA中。一些第一孔HA1可以设置在显示基底10的发光区域LA中。
第一孔HA1可以以预定间隔布置。第一孔HA1可以沿着第一方向DR1和第二方向DR2以预定间隔布置。第一孔HA1可以布置为使得相邻的行和/或相邻的列彼此交错。例如,设置在奇数行中的多个第一孔HA1可以设置在奇数列中,并且设置在偶数行中的多个第一孔HA1可以设置在偶数列中。第一孔HA1可以以矩阵设置在每行和/或每列中。
参照图4,距离dx1是沿着第一方向DR1的两个紧邻的第一孔HA1之间的最短距离,距离dy1是沿着第二方向DR2相邻设置的两个紧邻的第一孔HA1之间的最短距离。
如图4中所示,沿着第一方向DR1布置在同一行中的第一孔HA1之间在第一方向DR1上的距离dx1和沿着第二方向DR2布置在同一列中的第一孔HA1之间在第二方向DR2上的距离dy1可以彼此相等。沿着第一方向DR1布置在同一行中的第一孔HA1之间在第一方向DR1上的距离dx1和沿着第二方向DR2布置在同一列中的第一孔HA1之间在第二方向DR2上的距离dy1可以彼此不同。沿着第一方向DR1布置在同一行中的第一孔HA1之间在第一方向DR1上的距离dx1可以在600μm至660μm的范围内。沿着第二方向DR2布置在同一列中的第一孔HA1之间在第二方向DR2上的距离dy1可以在600μm至660μm的范围内。
设置在彼此相邻设置的奇数列和偶数列中的第一孔HA1之间在第一方向DR1上的距离dx2以及设置在彼此相邻设置的奇数行和偶数行中的第一孔HA1之间在第二方向DR2上的距离dy2中的每者可以在300μm至330μm的范围内。设置在彼此相邻设置的奇数列和偶数列中的第一孔HA1(或在对角线方向上彼此相邻设置的第一孔HA1)之间的最短距离dxy可以在约430μm至约460μm的范围内。
薄膜晶体管层TFTL可以设置在第一基底SUB1的表面上。薄膜晶体管层TFTL可以与形成在第一基底SUB1中的第一孔HA1叠置。
薄膜晶体管层TFTL不仅可以包括每个像素PX的薄膜晶体管,还可以包括扫描线、数据线、电源线、扫描控制线以及将垫和数据线连接的布线。薄膜晶体管中的每个可以包括栅电极、半导体层、源电极和漏电极。
薄膜晶体管层TFTL可以设置在显示区域DA和非显示区域NDA中。在附图中,薄膜晶体管层TFTL完全覆盖第一基底SUB1。薄膜晶体管层TFTL可以设置在第一基底SUB1上以覆盖第一基底SUB1,但是可以包括在分别与第一基底SUB1的第一孔HA1对应的区域中穿透薄膜晶体管层TFTL的多个孔。也就是说,薄膜晶体管层TFTL可以包括在第三方向DR3上与第一基底SUB1的第一孔HA1叠置(和/或连接到第一基底SUB1的第一孔HA1)的多个孔。薄膜晶体管层TFTL的每个像素PX的薄膜晶体管、扫描线、数据线和电源线可以设置在显示区域DA中。薄膜晶体管层TFTL的扫描控制线和链接线可以设置在非显示区域NDA中。
发光元件层EML可以设置在薄膜晶体管层TFTL上。在附图中,发光元件层EML可以完全覆盖薄膜晶体管层TFTL。发光元件层EML可以覆盖第一基底SUB1,但是可以包括在分别与第一基底SUB1的第一孔HA1对应的区域中穿透发光元件层EML的多个孔。也就是说,发光元件层EML也可以包括在第三方向DR3上与第一基底SUB1的第一孔HA1叠置的多个孔。
发光元件层EML可以包括像素PX(每个像素PX包括第一电极、发光元件和第二电极)和限定像素PX的像素限定层。发光元件可以是包括无机材料的无机发光层。发光元件层EML的像素PX可以设置在显示区域DA中。
图5是示出根据实施例的显示装置1的像素PX和颜色转换基底20的示意性平面图。
颜色转换基底20可以包括多个光出射区域TA(TA1至TA3)和光阻挡区域BA。
光出射区域TA中的每个可以是从显示基底10发射的光穿过颜色转换基底20并且从显示装置1出射的区域。光阻挡区域BA可以阻挡从显示基底10发射的光。
光出射区域TA(TA1至TA3)可以包括第一光出射区域TA1、第二光出射区域TA2和第三光出射区域TA3。第一光出射区域TA1至第三光出射区域TA3可以分别是第一子像素至第三子像素的光出射区域TA。例如,第一光出射区域TA1可以是第一子像素的光出射区域TA,第二光出射区域TA2可以是第二子像素的光出射区域TA,第三光出射区域TA3可以是第三子像素的光出射区域TA。第一光出射区域TA1至第三光出射区域TA3可以分别与显示基底10的第一发光区域LA1至第三发光区域LA3对应。
从显示基底10的发光区域LA1至LA3发射的光可以穿过第一光出射区域TA1、第二光出射区域TA2和第三光出射区域TA3,然后从显示装置1出射。第一光出射区域TA1可以将第一颜色的光发射到显示装置1的外部,第二光出射区域TA2可以将与第一颜色不同的第二颜色的光发射到显示装置1的外部,第三光出射区域TA3可以将与第一颜色和第二颜色不同的第三颜色的光发射到显示装置1的外部。例如,第一颜色的光可以是具有440nm至约480nm的峰值波长的蓝色光,第二颜色的光可以是具有510nm至550nm的峰值波长的绿色光,第三颜色的光可以是具有610nm至650nm的峰值波长的红色光。
第一光出射区域TA1至第三光出射区域TA3可以在颜色转换基底20的显示区域DA中沿着第一方向DR1顺序地且重复地布置。第一光出射区域TA1至第三光出射区域TA3的平面形状可以与第一发光区域LA1至第三发光区域LA3的平面形状相似。
第一光出射区域TA1在第一方向DR1上的宽度、第二光出射区域TA2在第一方向DR1上的宽度和第三光出射区域TA3在第一方向DR1上的宽度可以基本上相等。第一光出射区域TA1在第一方向DR1上的宽度可以比第二光出射区域TA2在第一方向DR1上的宽度和第三光出射区域TA3在第一方向DR1上的宽度小。第二光出射区域TA2在第一方向DR1上的宽度可以比第三光出射区域TA3在第一方向DR1上的宽度小。
光阻挡区域BA可以围绕光出射区域TA。相邻的子像素的光出射区域TA可以通过光阻挡区域BA分开。
图6是根据实施例的沿着图4或图5的线VI-VI'截取的显示装置1的剖视图。图7是根据实施例的显示装置1的像素PX的平面图。
参照图6,显示基底10可以包括第一基底SUB1、设置在第一基底SUB1上的薄膜晶体管层TFTL以及设置在薄膜晶体管层TFTL上的发光元件层EML。颜色转换基底20可以包括第二基底SUB2和设置在第二基底SUB2的面对第一基底SUB1的表面上的颜色控制结构。在一些子像素中,颜色控制结构可以包括波长转换层(或称为波长转换构件)WLC和设置在与波长转换层WLC的水平相同的水平处的透光层LTU。颜色控制结构CFL、WLC和LTU还可以包括滤色器层CFL。填充层50可以设置在显示基底10与颜色转换基底20之间。填充层50可以填充显示基底10与颜色转换基底20之间的空间同时将它们结合在一起。
第一基底SUB1可以是绝缘基底。第一基底SUB1可以包括透明材料。第一基底SUB1可以包括诸如玻璃或石英的透明绝缘材料。第一基底SUB1可以是刚性基底。第一基底SUB1可以包括诸如聚酰亚胺(PI)的塑料。
穿透第一基底SUB1的第一孔HA1可以形成在第一基底SUB1中。第一孔HA1可以设置在非发光区域NLA中。第一孔HA1的剖面形状可以朝向显示装置1的外部(例如,在与第三方向DR3相反的方向上)变得较宽。由于第一孔HA1被成形为其宽度朝向显示装置1的外部增大的梯形,因此传递到导电图案CP(或导电构件CP)的热H可以容易地朝向显示装置1的外部移动。
薄膜晶体管层TFTL可以设置在第一基底SUB1的表面上。薄膜晶体管层TFTL可以包括薄膜晶体管TFT、底部金属层110和多个绝缘层。薄膜晶体管TFT中的每个可以包括有源层ACT、栅电极GE、源电极SE和漏电极DE。
底部金属层110可以设置在第一基底SUB1上。底部金属层110可以具有图案化形状。底部金属层110可以包括光阻挡层BML和导电图案CP。
光阻挡层BML可以保护每个薄膜晶体管TFT的有源层ACT免受外部光的影响。光阻挡层BML可以设置在每个薄膜晶体管TFT的有源层ACT下方,以至少覆盖薄膜晶体管TFT的有源层ACT的沟道区,并且通过扩展以覆盖薄膜晶体管TFT的整个有源层ACT。
参照图4、图6和图7,导电图案CP可以设置在显示基底10的非发光区域NLA中。导电图案CP可以在第三方向DR3上与穿透第一基底SUB1的第一孔HA1叠置。与第一孔HA1叠置的导电图案CP可以比第一孔HA1的上表面宽,以完全覆盖第一孔HA1的开口。导电图案CP可以完全覆盖第一孔HA1,并且与第一基底SUB1的在第一孔HA1周围的表面部分叠置。
第一孔HA1可以在第三方向DR3上与显示基底10的薄膜晶体管层TFTL和发光元件层EML以及颜色转换基底20叠置。
尽管未在附图中示出,但是导电图案CP还可以通过第三接触孔CNT3接触发光元件层EML的第二电极CE。由于导电图案CP通过第三接触孔CNT3连接到第二电极CE,因此可以产生可以通过其消散和/或释放热的散热路径。这将在稍后详细地描述。
底部金属层110可以包括阻挡光的材料。例如,底部金属层110可以由阻挡光的透射的不透明金属材料制成。由于底部金属层110包括光阻挡材料,所以即使形成穿透第一基底SUB1的多个第一孔HA1,在显示装置1的显示区域DA中它们也可以是从外部不可见的。
缓冲层121可以设置在底部金属层110上。缓冲层121可以覆盖第一基底SUB1的其上设置有底部金属层110的整个表面。缓冲层121可以保护薄膜晶体管TFT免受通过易受湿气渗透的第一基底SUB1引入的湿气的影响。缓冲层121可以包括无机材料,诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)。缓冲层121可以包括交替堆叠的多个无机层。
薄膜晶体管TFT可以设置在缓冲层121上,并且可以形成像素PX的各自的像素电路。例如,薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。
有源层ACT可以设置在缓冲层121上。有源层ACT可以与光阻挡层BML、栅电极GE、源电极SE和漏电极DE叠置。有源层ACT可以直接接触源电极SE和漏电极DE并且可以面对栅电极GE,且栅极绝缘膜122置于有源层ACT与栅电极GE之间。
有源层ACT可以包括晶体硅、氧化物半导体等。有源层ACT可以包括通过使非晶硅结晶而形成的多晶硅。有源层ACT可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)或氧化铟镓锌锡(IGZTO)。
栅极绝缘膜122可以设置在有源层ACT上。栅极绝缘膜122可以设置在其上设置有源层ACT的缓冲层121上。栅极绝缘膜122可以使每个薄膜晶体管TFT的有源层ACT和栅电极GE彼此绝缘。栅极绝缘膜122可以是包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)的无机材料的无机层,或者可以具有其中堆叠有以上材料的结构。
栅极导电层140可以设置在栅极绝缘膜122上。栅极导电层140可以包括每个薄膜晶体管TFT的栅电极GE。栅电极GE可以在厚度方向上与有源层ACT的沟道区叠置。栅极导电层140还可以包括存储电容器的第一电极。
栅极导电层140可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种。栅极导电层140可以是单层或多层。
层间绝缘膜123可以设置在栅极导电层140上。层间绝缘膜123可以设置在其上形成有栅极导电层140的栅极绝缘膜122上。层间绝缘膜123可以包括穿透层间绝缘膜123的接触孔。每个薄膜晶体管TFT的源电极SE和漏电极DE可以通过穿透层间绝缘膜123的接触孔接触有源层ACT。
数据导电层150可以设置在层间绝缘膜123上。数据导电层150可以包括每个薄膜晶体管TFT的源电极SE和漏电极DE。
源电极SE和漏电极DE可以在层间绝缘膜123上彼此间隔开。源电极SE可以通过穿透层间绝缘膜123和栅极绝缘膜122的接触孔接触有源层ACT的一端。漏电极DE可以通过穿透层间绝缘膜123和栅极绝缘膜122的接触孔接触有源层ACT的另一端。漏电极DE可以通过穿透稍后将描述的第一钝化层124和通孔层125的接触孔连接到发光元件层EML的第一电极AE。
数据导电层150可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及以上材料中的一些的合金中的一种或更多种制成的单层或多层结构。
第一钝化层124可以设置在数据导电层150上。第一钝化层124可以设置在薄膜晶体管TFT上,以通过覆盖薄膜晶体管TFT来保护薄膜晶体管TFT。第一钝化层124可以包括无机绝缘材料,诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)。
通孔层125可以设置在第一钝化层124上。通孔层125可以设置在第一钝化层124上,以使每个薄膜晶体管TFT的顶部平坦化。例如,稍后将描述的发光元件层EML的第一电极AE可以通过穿透通孔层125和第一钝化层124的第一接触孔CNT1电连接到每个薄膜晶体管TFT的漏电极DE。通孔层125可以包括有机绝缘材料,例如,诸如聚酰亚胺(PI)的有机材料。
参照图6和图7描述显示基底10的发光元件层EML的层。
发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括多个发光元件ED、第一电极AE和第二电极CE、第一堤BNK1和第二堤BNK2以及第二钝化层PAS。
第一堤BNK1可以设置在通孔层125上。第一堤BNK1可以设置在第一发光区域LA1至第三发光区域LA3中的每者中。设置在第一发光区域LA1至第三发光区域LA3中的每者中的第一堤BNK1可以在第一方向DR1上彼此间隔开。
第一电极AE可以设置在通孔层125上。例如,第一电极AE可以设置在设置于通孔层125上的第一堤BNK1上,以覆盖第一堤BNK1。第一电极AE可以与由第二堤BNK2限定的第一发光区域LA1至第三发光区域LA3中的一者叠置。第一电极AE可以通过穿透通孔层125和第一钝化层124的第一接触孔CNT1连接到每个薄膜晶体管TFT的漏电极DE。
第二电极CE可以设置在通孔层125上。例如,第二电极CE可以设置在设置于通孔层125上的第一堤BNK1上,以覆盖第一堤BNK1。第二电极CE可以与由第二堤BNK2限定的第一发光区域LA1至第三发光区域LA3中的一者叠置。例如,第二电极CE可以接收供应到所有像素PX的共电压。
第二电极CE可以通过穿透通孔层125、第一钝化层124、层间绝缘膜123、栅极绝缘膜122和缓冲层121的第三接触孔CNT3接触底部金属层110的导电图案CP。包括导电材料的连接图案可以设置在第二电极CE与导电图案CP之间,并且第二电极CE和导电图案CP可以接触设置在第二电极CE与导电图案CP之间的连接图案,并且可以通过连接图案彼此间接连接。
由于第二电极CE通过第三接触孔CNT3与同第一孔HA1叠置的导电图案CP接触并连接到与第一孔HA1叠置的导电图案CP,因此从稍后将描述的发光元件ED产生的热可以具有通过第二电极CE通向导电图案CP的散热路径。通过第二电极CE传导到导电图案CP的热(或热能)H可以通过第一孔HA1释放到外部。这将在稍后详细地描述。
第一绝缘层IL1可以覆盖彼此相邻的第一电极AE的一部分和第二电极CE的一部分,并且可以使第一电极AE和第二电极CE彼此绝缘。
发光元件ED可以在第一电极AE与第二电极CE之间设置在通孔层125上。发光元件ED可以设置在第一绝缘层IL1上。发光元件ED的第一端可以连接到第一电极AE,并且发光元件ED的第二端可以连接到第二电极CE。发光元件ED可以包括具有相同的材料的活性层,以发射相同的波段或相同的颜色的光。从第一发光区域LA1至第三发光区域LA3发射的光可以具有相同的颜色。发光元件ED可以发射具有在440nm至480nm的范围内的峰值波长的第三颜色的光或蓝色光。第一发光区域LA1至第三发光区域LA3中的每者可以发射第三颜色的光或蓝色光。
第二堤BNK2可以限定第一发光区域LA1至第三发光区域LA3。第二堤BNK2的高度可以比第一堤BNK1的高度大。
第二钝化层PAS可以设置在发光元件ED和第二堤BNK2上。第二钝化层PAS可以覆盖并保护发光元件层EML的构件。第二钝化层PAS可以通过防止诸如湿气或空气的杂质从外部渗透来防止对发光元件ED的损坏。
颜色转换基底20可以设置在显示基底10的表面上并且可以面对显示基底10。颜色转换基底20可以包括第一光出射区域TA1至第三光出射区域TA3以及光阻挡区域BA。第一光出射区域TA1至第三光出射区域TA3可以分别与显示基底10的第一发光区域LA1至第三发光区域LA3对应。光阻挡区域BA可以围绕第一光出射区域TA1至第三光出射区域TA3,以防止从第一光出射区域TA1至第三光出射区域TA3发射的光的颜色混合。
颜色转换基底20可以包括转换入射光的颜色的颜色控制结构。
颜色转换基底20可以设置在第二钝化层PAS上,以面对第二钝化层PAS。颜色转换基底20可以包括第二基底SUB2、滤色器层CFL、波长转换层WLC、透光层LTU、第一盖层CAP1和第二盖层CAP2。
第二基底SUB2可以包括透明材料。第二基底SUB2可以包括诸如玻璃或石英的透明绝缘材料。第二基底SUB2可以是刚性基底。第二基底SUB2可以包括诸如聚酰亚胺的塑料。缓冲层可以设置在第二基底SUB2的面对第一基底SUB1的表面上,以防止杂质引入到第二基底SUB2的表面。滤色器层CFL可以直接接触缓冲层。
滤色器层CFL可以设置在第二基底SUB2的表面上。滤色器层CFL可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
第一滤色器CF1可以设置在第二基底SUB2的表面上,并且可以与第一光出射区域TA1叠置。第一滤色器CF1可以选择性地透射第一颜色的光(例如,红色光)并且阻挡或吸收第二颜色的光(例如,绿色光)和第三颜色的光(例如,蓝色光)。第一滤色器CF1可以是红色滤色器并且可以包括红色着色剂。红色着色剂可以由红色染料或红色颜料制成。
第二滤色器CF2可以设置在第二基底SUB2的表面上,并且可以与第二光出射区域TA2叠置。第二滤色器CF2可以选择性地透射第二颜色的光(例如,绿色光)并且阻挡或吸收第一颜色的光(例如,红色光)和第三颜色的光(例如,蓝色光)。第二滤色器CF2可以是绿色滤色器并且可以包括绿色着色剂。绿色着色剂可以由绿色染料或绿色颜料制成。
第三滤色器CF3可以设置在第二基底SUB2的表面上,并且可以与第三光出射区域TA3叠置。第三滤色器CF3可以与光阻挡区域BA叠置。第三滤色器CF3可以与光阻挡区域BA中的第一滤色器CF1或第二滤色器CF2叠置,从而防止从第一光出射区域TA1至第三光出射区域TA3发射的光的颜色混合。第三滤色器CF3可以选择性地透射第三颜色的光(例如,蓝色光)并且阻挡或吸收第一颜色的光(例如,红色光)和第二颜色的光(例如,绿色光)。第三滤色器CF3可以是蓝色滤色器并且可以包括蓝色着色剂。蓝色着色剂可以由蓝色染料或蓝色颜料制成。
当第三滤色器CF3包括蓝色着色剂时,通过第三滤色器CF3透射的外部光或反射光可以具有蓝色波段。用户的眼睛感知的眼睛颜色敏感度根据光的颜色而变化。例如,与绿色波段中的光和红色波段中的光相比,用户对蓝色波段中的光可能感知不太敏感。因此,由于第三滤色器CF3包括蓝色着色剂,所以用户可能不太敏感地感知反射光。
滤色器层CFL可以吸收从显示装置1的外部入射在颜色转换基底20上的光的一部分,从而减少由于外部光引起的反射光。因此,滤色器层CFL可以防止由于外部光的反射引起的颜色失真。
第一盖层CAP1可以覆盖第一滤色器CF1至第三滤色器CF3。第一盖层CAP1可以通过防止从外部引入诸如湿气或空气的杂质来防止对第一滤色器CF1至第三滤色器CF3的损坏或污染。第一盖层CAP1可以防止包含在第一滤色器CF1至第三滤色器CF3中的着色剂扩散到波长转换层WLC或透光层LTU。
第一盖层CAP1可以包括无机材料。例如,第一盖层CAP1可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
多个光阻挡构件BK可以与光阻挡区域BA叠置。光阻挡构件BK可以直接设置在设置于第一滤色器CF1至第三滤色器CF3上的第一盖层CAP1上。光阻挡构件BK可以阻挡光的透射。光阻挡构件BK可以通过防止第一光出射区域TA1至第三光出射区域TA3之间的光的侵入来防止颜色混合,从而改善色域。光阻挡构件BK可以以在平面图中围绕第一光出射区域TA1至第三光出射区域TA3的格子形状设置。
光阻挡构件BK可以包括有机光阻挡材料和液体排斥性组分。这里,液体排斥性组分可以由含氟单体或含氟聚合物制成,具体地,可以包括含氟脂肪族聚碳酸酯。光阻挡构件BK可以由包括液体排斥性组分的黑色有机材料制成。光阻挡构件BK可以通过涂覆和曝光包括液体排斥性组分的有机光阻挡材料来形成。
包括液体排斥性组分的光阻挡构件BK可以将波长转换层WLC和透光层LTU分成光出射区域。例如,当使用喷墨法形成波长转换层WLC和透光层LTU时,墨组合物可以在光阻挡构件BK的上表面上流动。在这种情况下,包括液体排斥性组分的光阻挡构件BK可以引导墨组合物流入到每个光出射区域中。因此,光阻挡构件BK可以防止墨组合物的混合。
波长转换层WLC可以包括第一波长转换图案WLC1和第二波长转换图案WLC2。
第一波长转换图案WLC1可以设置在第一滤色器CF1上,以与第一光出射区域TA1叠置。第一波长转换图案WLC1可以被光阻挡构件BK围绕。第一波长转换图案WLC1可以包括第一基体树脂BS1、第一散射体SCT1和第一波长转换颗粒WLS1。
第一基体树脂BS1可以包括具有相对高透光率的材料。第一基体树脂BS1可以由透明有机材料制成。第一基体树脂BS1可以包括诸如环氧树脂、丙烯酸树脂、卡多(cardo)树脂和酰亚胺树脂的有机材料中的至少一种。
第一散射体SCT1可以具有与第一基体树脂BS1的折射率不同的折射率,并且可以与第一基体树脂BS1形成光学界面。第一散射体SCT1可以包括使透射光的至少一部分散射的光散射材料或光散射颗粒。第一散射体SCT1可以包括金属氧化物(诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)),或者可以包括诸如丙烯酸树脂或聚氨酯树脂的有机颗粒。第一散射体SCT1可以在基本上不转换入射光的峰值波长的情况下,使入射光在随机方向上散射而与入射光的入射方向无关。
第一波长转换颗粒WLS1可以将入射光的峰值波长转换或变换为第一峰值波长。第一波长转换颗粒WLS1可以将从显示基底10提供的蓝色光转换为具有在610nm至650nm的范围内的单峰值波长的红色光并发射红色光。第一波长转换颗粒WLS1可以是量子点、量子棒或磷光体。量子点可以是当电子从导带跃迁到价带时发射特定颜色的光的颗粒材料。
量子点可以是半导体纳米晶体材料。量子点可以根据它们的组成和尺寸具有特定的带隙。因此,量子点可以吸收光,然后发射具有独特波长的光。量子点的半导体纳米晶体的示例包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族纳米晶体以及它们的组合。
由显示基底10提供的蓝色光的一部分可以通过第一波长转换图案WLC1透射,而不被第一波长转换颗粒WLS1转换为红色光。在从显示基底10提供的蓝色光中,未被第一波长转换图案WLC1转换的入射在第一滤色器CF1上的光可以被第一滤色器CF1阻挡。从显示基底10提供的蓝色光已经被第一波长转换图案WLC1转换为的红色光可以通过第一滤色器CF1发射到外部。因此,第一光出射区域TA1可以发射红色光。
第二波长转换图案WLC2可以设置在第二滤色器CF2上,以与第二光出射区域TA2叠置。第二波长转换图案WLC2可以被光阻挡构件BK围绕。第二波长转换图案WLC2可以包括第二基体树脂BS2、第二散射体SCT2和第二波长转换颗粒WLS2。
第二基体树脂BS2可以包括具有相对高透光率的材料。第二基体树脂BS2可以由透明有机材料制成。第二基体树脂BS2可以由与第一基体树脂BS1的材料相同的材料制成,或者可以由适合于第一基体树脂BS1的一种或更多种材料制成。
第二散射体SCT2可以具有与第二基体树脂BS2的折射率不同的折射率,并且可以与第二基体树脂BS2形成光学界面。第二散射体SCT2可以包括使透射光的至少一部分散射的光散射材料或光散射颗粒。第二散射体SCT2可以由与第一散射体SCT1的材料相同的材料制成,或者可以由适合于第一散射体SCT1的一种或更多种材料制成。第二散射体SCT2可以在基本上不转换入射光的峰值波长的情况下,使入射光在随机方向上散射而与入射光的入射方向无关。
第二波长转换颗粒WLS2可以将入射光的峰值波长转换或变换为与第一波长转换颗粒WLS1的第一峰值波长不同的第二峰值波长。第二波长转换颗粒WLS2可以将从显示基底10提供的蓝色光转换为具有510nm至550nm的单峰值波长的绿色光并发射绿色光。第二波长转换颗粒WLS2可以是量子点、量子棒或磷光体。第二波长转换颗粒WLS2可以包括与在第一波长转换颗粒WLS1的描述中例示的材料具有相同目的的材料。第二波长转换颗粒WLS2可以由量子点、量子棒或磷光体制成,使得它们的波长转换范围与第一波长转换颗粒WLS1的波长转换范围不同。
透光层LTU可以设置在第三滤色器CF3上,以与第三光出射区域TA3叠置。透光层LTU可以被光阻挡构件BK围绕。透光层LTU可以在保持入射光的峰值波长的同时透射入射光。透光层LTU可以包括第三基体树脂BS3和第三散射体SCT3。
第三基体树脂BS3可以包括具有相对高透光率的材料。第三基体树脂BS3可以由透明有机材料制成。第三基体树脂BS3可以由与第一基体树脂BS1或第二基体树脂BS2的材料相同的材料制成,或者可以由适合于第一基体树脂BS1或第二基体树脂BS2的材料中的一种或更多种制成。
第三散射体SCT3可以具有与第三基体树脂BS3的折射率不同的折射率,并且可以与第三基体树脂BS3形成光学界面。第三散射体SCT3可以包括使透射光的至少一部分散射的光散射材料或光散射颗粒。第三散射体SCT3可以由与第一散射体SCT1或第二散射体SCT2的材料相同的材料制成,或者可以由适合于第一散射体SCT1或第二散射体SCT2的材料中的一种或更多种制成。第三散射体SCT3可以在基本上不转换入射光的峰值波长的情况下,使入射光在随机方向上散射而与入射光的入射方向无关。
第二盖层CAP2可以覆盖第一波长转换图案WLC1和第二波长转换图案WLC2、透光层LTU和光阻挡构件BK。第二盖层CAP2可以通过密封第一波长转换图案WLC1和第二波长转换图案WLC2以及透光层LTU来防止对第一波长转换图案WLC1和第二波长转换图案WLC2以及透光层LTU的损坏或污染。第二盖层CAP2可以由与第一盖层CAP1的材料相同的材料制成,或者可以由适合于第一盖层CAP1的材料中的一种或更多种制成。
填充层50可以设置在显示基底10与颜色转换基底20之间的空间中,并且可以被密封构件70围绕。填充层50可以填充显示基底10与颜色转换基底20之间的空间。填充层50可以由有机材料制成并且可以透射光。填充层50可以由硅类有机材料或环氧类有机材料制成。填充层50可以具有粘合强度,并且可以将显示基底10和颜色转换基底20彼此固定。
参照图7,像素PX中的每个可以包括第一子像素SPX1至第三子像素SPX3。第一子像素SPX1至第三子像素SPX3可以分别与第一发光区域LA1至第三发光区域LA3对应。第一子像素SPX1至第三子像素SPX3的发光元件ED可以分别通过第一发光区域LA1至第三发光区域LA3发光。
第一子像素SPX1至第三子像素SPX3可以发射相同的颜色的光。第一子像素SPX1至第三子像素SPX3可以包括相同类型的发光元件ED并且发射第三颜色的光或蓝色光。对于另一示例,第一子像素SPX1可以发射第一颜色的光或红色光,第二子像素SPX2可以发射第二颜色的光或绿色光,并且第三子像素SPX3可以发射第三颜色的光或蓝色光。
第一子像素SPX1至第三子像素SPX3中的每者可以包括第一电极AE和第二电极CE、发光元件ED、多个接触电极CTE以及多个第二堤BNK2。
第一电极AE和第二电极CE可以电连接到发光元件ED,以接收预定电压,并且发光元件ED可以发射特定波段的光。第一电极AE和第二电极CE中的每者的至少一部分可以在像素PX中形成电场,并且发光元件ED可以通过电场对准。
第一电极AE可以是针对第一子像素SPX1至第三子像素SPX3中的每者分开的像素电极,并且第二电极CE可以是公共地连接到第一子像素SPX1至第三子像素SPX3的共电极。第一电极AE和第二电极CE中的一者可以是每个发光元件ED的阳极,并且另一者可以是每个发光元件ED的阴极。
第一电极AE可以包括在第一方向DR1上延伸的第一电极主干部AE1和从第一电极主干部AE1分支以在第二方向DR2上延伸的一个或更多个第一电极分支部AE2。
第一子像素SPX1至第三子像素SPX3中的每者的第一电极主干部AE1可以与相邻的子像素的第一电极主干部AE1间隔开,并且可以设置在沿第一方向DR1相邻的子像素的第一电极主干部AE1的假想延长线上。第一子像素SPX1至第三子像素SPX3的各自的第一电极主干部AE1可以接收不同的信号并且可以被独立地驱动。
第一电极分支部AE2可以从第一电极主干部AE1分支以在第二方向DR2上延伸。每个第一电极分支部AE2的一端可以连接到第一电极主干部AE1,并且每个第一电极分支部AE2的另一端可以与面对第一电极主干部AE1的第二电极主干部CE1间隔开。
第二电极CE可以包括在第一方向DR1上延伸的第二电极主干部CE1和从第二电极主干部CE1分支以在第二方向DR2上延伸的第二电极分支部CE2。第一子像素SPX1至第三子像素SPX3中的每者的第二电极主干部CE1可以连接到相邻的子像素的第二电极主干部CE1。第二电极主干部CE1可以遍及多个像素PX在第一方向DR1上延伸。第二电极主干部CE1可以连接到显示区域DA的外围或在非显示区域NDA中在一个方向上延伸的部分。
第二电极分支部CE2可以与第一电极分支部AE2间隔开以面对第一电极分支部AE2。第二电极分支部CE2的一端可以连接到第二电极主干部CE1,并且第二电极分支部CE2的另一端可以与第一电极主干部AE1间隔开。
第一电极AE可以通过第一接触孔CNT1电连接到显示基底10的薄膜晶体管层TFTL,第二电极CE可以通过第二接触孔CNT2和/或第三接触孔CNT3电连接到显示基底10的薄膜晶体管层TFTL。第一接触孔CNT1可以设置在每个第一电极主干部AE1中,第二接触孔CNT2和第三接触孔CNT3可以设置在第二电极主干部CE1中。
参照图6和图7,第一电极AE可以通过第一接触孔CNT1电连接到薄膜晶体管层TFTL的每个薄膜晶体管TFT的漏电极DE。尽管未在附图中示出,但是第二电极CE可以电连接到电源线,并且可以通过第三接触孔CNT3接触底部金属层110的导电图案CP。
第二堤BNK2可以设置在多个像素PX之间的边界处。多个第一电极主干部AE1可以通过第二堤BNK2彼此间隔开。第二堤BNK2可以在第二方向DR2上延伸,并且可以设置在沿第一方向DR1布置的像素PX的边界处。另外,第二堤BNK2可以设置在沿第二方向DR2布置的像素PX的边界处。第二堤BNK2可以限定像素PX的边界。
当在显示基底10的制造期间喷射其中分散有发光元件ED的墨时,第二堤BNK2可以防止墨穿过相邻的像素PX的边界。第二堤BNK2可以使其中分散有不同的发光元件ED的墨分开,使得墨彼此不混合。
发光元件ED可以设置在第一电极AE与第二电极CE之间。发光元件ED的第一端可以连接到第一电极AE,并且发光元件ED的第二端可以连接到第二电极CE。发光元件ED可以通过第一接触电极CTE1连接到第一电极AE,并且可以通过第二接触电极CTE2连接到第二电极CE。
发光元件ED可以彼此间隔开并且基本上彼此平行地对准。发光元件ED之间的间隙不受特别地限制。发光元件ED中的一些可以彼此相邻地设置,发光元件ED中的一些其他发光元件ED可以彼此间隔开预定距离,并且发光元件ED中的一些其他发光元件可以以不均匀的密度设置,但是可以在特定方向上对准。例如,发光元件ED中的每个可以在与每个第一电极分支部AE2或第二电极分支部CE2延伸的方向垂直的方向上设置。对于另一示例,发光元件ED中的每个可以在与每个第一电极分支部AE2或第二电极分支部CE2延伸的方向倾斜的方向上设置。
发光元件ED可以包括具有相同的材料以发射相同的波段的光或相同的颜色的光的活性层。第一子像素SPX1至第三子像素SPX3可以发射相同的颜色的光。发光元件ED可以发射第三颜色的光或具有在440nm至480nm的范围内的峰值波长的蓝色光。因此,显示基底10的第一发光区域LA1至第三发光区域LA3中的每者可以发射第三颜色的光或蓝色光。对于另一示例,第一子像素SPX1至第三子像素SPX3可以包括具有不同的活性层以发射不同的颜色的光的发光元件ED。
接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。第一接触电极CTE1可以覆盖第一电极分支部AE2的部分和发光元件ED的第一端,并且可以将第一电极分支部AE2和发光元件ED彼此电连接。第二接触电极CTE2可以覆盖第二电极分支部CE2的部分和发光元件ED的第二端,并且可以将第二电极分支部CE2和发光元件ED电连接。
第一接触电极CTE1可以设置在第一电极分支部AE2上,以在第二方向DR2上延伸。第一接触电极CTE1可以接触发光元件ED的第一端。发光元件ED可以通过第一接触电极CTE1电连接到第一电极AE。
第二接触电极CTE2可以设置在第二电极分支部CE2上,以在第二方向DR2上延伸。第二接触电极CTE2可以在第一方向DR1上与第一接触电极CTE1间隔开。第二接触电极CTE2可以接触发光元件ED的第二端。发光元件ED可以通过第二接触电极CTE2电连接到第二电极CE。
例如,第一接触电极CTE1和第二接触电极CTE2的各自的宽度可以比第一电极分支部AE2和第二电极分支部CE2的各自的宽度大。对于另一示例,第一接触电极CTE1和第二接触电极CTE2可以分别覆盖第一电极分支部AE2和第二电极分支部CE2的各自的侧面。
图8是根据实施例的沿着图7的线Q-Q'截取的剖视图。
参照图8,显示基底10的发光元件层EML可以设置在薄膜晶体管层TFTL上,并且可以包括第一绝缘层IL1和第二绝缘层IL2。
第一堤BNK1可以从通孔层125的表面突出,并且第一堤BNK1中的每个的侧表面可以相对于通孔层125的表面倾斜。第一堤BNK1的倾斜表面(侧表面)可以反射从发光元件ED发射的光。
结合图6和图7参照图8,第一电极主干部AE1可以通过穿透通孔层125的第一接触孔CNT1电连接到薄膜晶体管层TFTL。第一电极主干部AE1可以通过第一接触孔CNT1电连接到薄膜晶体管TFT。因此,第一电极AE可以从薄膜晶体管TFT接收预定电信号。
第二电极主干部CE1可以在第一方向DR1上延伸,并且可以设置在其中未设置发光元件ED的非发光区域NLA中。第二电极主干部CE1可以在非发光区域NLA中通过穿透通孔层125和第一钝化层124的第二接触孔CNT2电连接到薄膜晶体管层TFTL。第二电极主干部CE1可以通过第二接触孔CNT2电连接到电源电极。因此,第二电极CE可以从电源电极接收预定电信号。
第二电极主干部CE1可以通过穿透通孔层125、第一钝化层124、层间绝缘膜123、栅极绝缘膜122和缓冲层121的第三接触孔CNT3接触底部金属层110的导电图案CP。由于第二电极主干部CE1接触导电图案CP,因此由发光元件ED的光发射产生的热可以具有沿着第二电极主干部CE1和导电图案CP的散热路径。
第一电极AE和第二电极CE可以包括透明导电材料或具有高反射率的导电材料。透明导电材料的示例可以包括(但不限于)氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一者。具有高反射率的导电材料的示例可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属。第一电极AE和第二电极CE可以将从发光元件ED入射的光反射到显示基底10上方。
第一绝缘层IL1可以设置在通孔层125、第一电极AE和第二电极CE上。第一绝缘层IL1可以覆盖第一电极AE和第二电极CE中的每者的一部分并且使它们彼此绝缘。第一绝缘层IL1可以包括无机绝缘材料。第一绝缘层IL1可以防止发光元件ED直接接触其他构件并且因此防止发光元件ED被损坏。
发光元件ED可以在第一电极AE与第二电极CE之间设置在第一绝缘层IL1上。发光元件ED的第一端可以连接到第一电极AE,并且发光元件ED的第二端可以连接到第二电极CE。发光元件ED可以通过第一接触电极CTE1连接到第一电极AE,并且可以通过第二接触电极CTE2连接到第二电极CE。
第二绝缘层IL2可以设置在发光元件ED的设置在第一电极AE与第二电极CE之间的部分上。第二绝缘层IL2可以固定发光元件ED。
接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2,第一接触电极CTE1可以设置在第一电极AE上,第二接触电极CTE2可以设置在第二电极CE上。第一接触电极CTE1和第二接触电极CTE2可以分别将第一电极AE和第二电极CE电连接到发光元件ED。
接触电极CTE可以包括导电材料。接触电极CTE可以包括但不限于ITO、IZO、ITZO或铝(Al)。
参照图6至图8描述从发光元件ED产生的热通过其消散到显示装置1外部的环境的散热路径。
从发光元件ED产生的热可以具有散热路径,热沿着该散热路径传导,并且因此通过每个发光元件ED的一部分物理地接触第二接触电极CTE2的区域扩散到导电图案CP。具体地,在每个发光元件ED物理地接触第二接触电极CTE2的部分中,从发光元件ED产生的热可以通过第二接触电极CTE2扩散到第二电极CE,并且扩散到第二电极CE的热可以通过第二电极CE通过第三接触孔CNT3物理地接触导电图案CP的区域扩散到导电图案CP。
由于导电图案CP设置在第一基底SUB1上以在第三方向DR3上与第一孔HA1叠置,因此传递(或扩散)到导电图案CP的热H可以通过第一孔HA1释放到显示装置1的外部。因此,从发光元件ED产生的热可以具有散热路径,热沿着该散热路径通过显示基底10的多个导电层扩散到设置在与第一孔HA1相邻的区域中的导电图案CP。由于导电图案CP通过第一孔HA1暴露于外部,因此传递到导电图案CP的热H可以在由第一孔HA1限定的区域中通过热对流从导电图案CP释放到显示装置1或显示基底10的外部(图6中的底部)。也就是说,从发光元件ED产生的热可以通过包括在显示基底10中的多种导电材料之间的相互接触而被传导并传递到导电图案CP,并且传递到导电图案CP的热H可以通过形成在第一基底SUB1中的在第三方向DR3上与导电图案CP叠置的每个第一孔HA1释放到外部。
尽管像玻璃一样,第一基底SUB1具有低热导率,但是形成在第一基底SUB1中以穿透第一基底SUB1的多个第一孔HA1可以允许从发光元件ED产生的热通过第一孔HA1容易地释放到外部,从而防止显示装置1的劣化。从发光元件ED产生的热可以通过扩散传递到第一基底SUB1,然后通过第一孔HA1释放到外部。从发光元件ED产生的热可以具有散热路径,热沿着该散热路径通过多种导电材料之间的相互接触传导到导电图案CP。由于每个第一孔HA1形成为在第三方向DR3上与导电图案CP叠置,因此传递到导电图案CP的热H可以通过第一孔HA1更容易地释放到外部。因此,形成在第一基底SUB1中的第一孔HA1可以改善显示装置1的散热效率并减轻显示装置1的发热。显示装置1的改善的散热效率和减轻的发热可以防止发光元件ED被不能从显示装置1的内部释放到外部的热损坏。这可以延长发光元件ED的寿命,从而改善显示装置1的显示质量。
图9示出了根据实施例的发光元件ED。
参照图9,发光元件ED是颗粒元件,并且可以成形为具有预定长宽比的棒或圆柱。发光元件ED的长度h可以比发光元件ED的直径大,并且发光元件ED的长宽比可以是1.2:1至100:1。
发光元件ED可以具有纳米级尺寸(1nm至小于1μm)或微米级尺寸(1μm至小于1mm)。在实施例中,发光元件ED的直径和长度都可以具有纳米级尺寸或微米级尺寸。在一些其他实施例中,发光元件ED的直径可以具有纳米级尺寸,而发光元件ED的长度具有微米级尺寸。在一些实施例中,多个发光元件ED中的一些可以具有纳米级尺寸的直径和/或长度,而发光元件ED中的其他发光元件ED具有微米级尺寸的直径和/或长度。
发光元件ED可以包括无机LED。无机LED可以包括多个半导体层。无机LED可以包括第一导电型(例如,n型)半导体层、第二导电型(例如,p型)半导体层以及置于它们之间的活性半导体层。活性半导体层可以分别从第一导电型半导体层和第二导电型半导体层接收空穴和电子,并且到达活性半导体层的空穴和电子可以组合在一起以发光。
上述半导体层可以沿着发光元件ED的纵向方向(例如,x方向)顺序地堆叠。发光元件ED可以包括在纵向方向上顺序地堆叠的第一半导体层310、活性层330和第二半导体层320,如图9中所示。第一半导体层310、活性层330和第二半导体层320可以分别是上述第一导电型半导体层、活性半导体层和第二导电型半导体层。
第一半导体层310可以掺杂有第一导电型掺杂剂。第一导电型掺杂剂可以是Si、Ge或Sn。第一半导体层310可以是掺杂有n型Si的n-GaN。
第二半导体层320可以与第一半导体层310间隔开,且活性层330置于第二半导体层320与第一半导体层310之间。第二半导体层320可以掺杂有第二导电型掺杂剂,诸如Mg、Zn、Ca、Se或Ba。第二半导体层320可以是掺杂有p型Mg的p-GaN。
活性层330可以包括具有单量子阱结构或多量子阱结构的材料。活性层330可以根据通过第一半导体层310和第二半导体层320接收的电信号通过电子-空穴对的结合发光。
活性层330可以根据其发射的光的波段而具有其中交替地堆叠有具有大带隙能量的半导体材料和具有小带隙能量的半导体材料的结构,或者可以包括不同的第3族至第5族半导体材料。
从活性层330发射的光不仅可以在纵向方向上辐射到发光元件ED的外表面,而且可以辐射到两个侧表面。也就是说,从活性层330发射的光的方向不限于一个方向。
发光元件ED还可以包括设置在第二半导体层320上的电极层370。电极层370可以接触第二半导体层320。电极层370可以是欧姆接触电极。电极层370可以是肖特基接触电极。
当发光元件ED的两端电连接到电极以将电信号传输到第一半导体层310和第二半导体层320时,电极层370可以设置在第二半导体层320与电极之间以减小它们之间的电阻。电极层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。电极层370还可以包括n型或p型掺杂的半导体材料。
发光元件ED还可以包括围绕第一半导体层310、第二半导体层320、活性层330和/或电极层370的外圆周表面的绝缘膜380。绝缘膜380可以围绕至少活性层330的外表面,并且在发光元件ED延伸的方向上延伸。绝缘膜380可以保护以上构件。绝缘膜380可以由具有绝缘性质的材料制成,以防止当活性层330直接接触通过其将电信号传输到发光元件ED的电极时可能发生的电短路。由于绝缘膜380保护第一半导体层310和第二半导体层320以及活性层330的外圆周表面,因此可以防止发光效率的降低。
图10至图14是示出制造图6的显示装置1的方法的工艺的剖视图。在图10至图14中,为了易于描述,未示出显示基底10的薄膜晶体管层TFTL和发光元件层EML的详细剖面结构。
首先,参照图10,可以通过使用激光器将第一激光束L1照射到第一基底SUB1中而在第一基底SUB1内部形成激光损坏区域DT。第一激光束L1的焦点可以位于第一基底SUB1内部。可以在与形成在非发光区域NLA中的第一孔HA1对应的位置处形成通过照射第一激光束L1而在第一基底SUB1内部形成的激光损坏区域DT。激光器不受特别地限制,只要它可以损坏第一基底SUB1的一部分即可。激光器可以是脉冲激光器。
在其中第一基底SUB1包括玻璃或石英的实施例中,通过照射第一激光束L1而在第一基底SUB1内部形成的激光损坏区域DT可以是弱化区域。因此,可以通过稍后将描述的第一基底SUB1的蚀刻工艺来对第一基底SUB1的与激光损坏区域DT对应的至少一部分进行蚀刻。
接下来,参照图11,在第一基底SUB1的表面上形成薄膜晶体管层TFTL,并且在薄膜晶体管层TFTL上形成发光元件层EML。可以在第一基底SUB1上整体地形成设置在第一基底SUB1的表面上的薄膜晶体管层TFTL和发光元件层EML。
接下来,参照图12A、图12B和图13,在与激光损坏区域DT对应的第一基底SUB1中形成穿透第一基底SUB1的第一孔HA1。可以通过激光钻孔工艺、蚀刻工艺等形成穿透第一基底SUB1的第一孔HA1。
参照图12A,在实施例中,可以使用蚀刻掩模通过蚀刻工艺形成穿透第一基底SUB1的第一孔HA1。可以在与第一基底SUB1的其上设置有薄膜晶体管层TFTL的表面相对的另一表面上形成光致抗蚀剂图案(多个接触孔图案),并且可以使用光致抗蚀剂图案作为蚀刻掩模MS在第一基底SUB1中形成穿透第一基底SUB1的多个第一孔HA1,如图13中所示。蚀刻掩模MS可以在与第一孔HA1对应的区域中使第一基底SUB1暴露。然后,可以使用使与第一孔HA1对应的区域暴露的蚀刻掩模MS来执行用于对第一基底SUB1进行蚀刻的蚀刻工艺。通过对第一基底SUB1进行蚀刻而执行以形成第一孔HA1的蚀刻工艺可以是湿蚀刻。用于在第一基底SUB1中形成第一孔HA1的蚀刻剂可以包括HF、KOH或NaOH。
参照图6和图12A,当薄膜晶体管层TFTL或发光元件层EML长时间暴露于在用于形成穿透第一基底SUB1的第一孔HA1的蚀刻工艺中使用的蚀刻剂时,可以对与激光损坏区域DT对应的第一基底SUB1完全进行蚀刻。结果,甚至薄膜晶体管层TFTL或发光元件层EML可以暴露于蚀刻剂。在这种情况下,薄膜晶体管层TFTL或发光元件层EML的一部分可能被蚀刻剂损坏。因此,包括在薄膜晶体管层TFTL中的导电图案CP可以用作防止薄膜晶体管层TFTL或发光元件层EML被蚀刻剂蚀刻的蚀刻停止件。在其中使用HF作为用于在第一基底SUB1中形成第一孔HA1的蚀刻剂的实施例中,导电图案CP可以包括PI或MO。
参照图12B,可以通过激光钻孔工艺形成穿透第一基底SUB1的第一孔HA1。可以通过朝向第一基底SUB1的与第一基底SUB1的其上设置有薄膜晶体管层TFTL的表面相对的另一表面照射第二激光束L2来如图13中所示形成第一孔HA1。可以将第二激光束L2照射到与激光损坏区域DT对应的区域。
可以不在与第一基底SUB1的其上设置有薄膜晶体管层TFTL的表面相对的另一表面上形成光致抗蚀剂图案(多个接触孔图案)。代替地,可以通过使用第一基底SUB1作为蚀刻掩模在第一基底SUB1中形成穿透第一基底SUB1的多个第一孔HA1。在第一基底SUB1的非发光区域NLA中形成的激光损坏区域DT可以是被第一激光束L1损坏的区域。因此,当第一基底SUB1的整个表面暴露于蚀刻剂时,由于与第一基底SUB1的激光损坏区域DT对应的区域相对于蚀刻剂的蚀刻选择性与除了第一基底SUB1的激光损坏区域DT之外的其他区域相对于蚀刻剂的蚀刻选择性之间的差异,与激光损坏区域DT对应的区域可能比其他区域更多地被蚀刻。结果,可以形成穿透第一基底SUB1的第一孔HA1。
接下来,参照图14,将显示基底10和颜色转换基底20彼此结合。可以在显示基底10与颜色转换基底20之间设置填充层50。
在下文中,将描述显示装置的其他实施例。在下面的实施例中,将省略或简要地给出与上述实施例的元件相同的元件的描述,并且将主要描述差异。
图15是根据实施例的显示装置1_1的剖视图。
参照图15,显示装置1_1与图6的显示装置1的不同之处在于:显示装置1_1包括显示基底10_1,显示基底10_1还包括设置在形成于第一基底SUB1中的第一孔HA1的一个或更多个侧壁上的第一金属涂层HD1。
第一金属涂层HD1还可以设置在与第一孔HA1对应的区域中。第一金属涂层HD1可以设置在第一孔HA1的侧壁(或限定第一孔HA1的第一基底SUB1的侧壁)和导电图案CP的表面上。导电图案CP的其上设置有第一金属涂层HD1的表面可以是导电图案CP的被第一孔HA1暴露的表面。第一金属涂层HD1可以在第三方向DR3上与导电图案CP叠置。
第一金属涂层HD1可以包括具有高热导率的金属材料。第一金属涂层HD1可以包括银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、氧化铟锡(ITO)或以上材料中的一些的合金。第一金属涂层HD1可以直接沉积或涂覆在形成第一孔HA1的第一基底SUB1的侧壁上。沉积或涂覆方法可以是电镀、溅射等。
从发光元件ED产生的热可以具有散热路径,热沿着该散热路径通过设置在第一基底SUB1与发光元件ED之间的包括多种导热材料的层从发光元件ED扩散到导电图案CP和第一金属涂层HD1。
发光元件ED的第二端和第二接触电极CTE2可以彼此物理地接触,第二接触电极CTE2和第二电极CE可以彼此物理地接触,第二电极CE和导电图案CP可以通过第三接触孔CNT3(见图7)彼此物理地接触,并且导电图案CP和第一金属涂层HD1可以彼此物理地接触。因此,由于以上层之间的物理接触,从发光元件ED产生的热可以通过热传导从发光元件ED传递到导电图案CP和第一金属涂层HD1。传递到导电图案CP的热可以在其中导电图案CP和第一金属涂层HD1彼此接触的区域中被传导并传递到第一金属涂层HD1。传递到第一金属涂层HD1的热可以通过穿透第一基底SUB1的第一孔HA1释放到显示装置1_1的外部。也就是说,进一步形成在第一孔HA1的侧壁上的第一金属涂层HD1可以增大散热面积并增大显示装置1_1与外部接触的面积,从而通过对流提高散热效率。因此,可以减少显示装置1_1内部的发热。
图16是根据实施例的显示装置1_2的剖视图。
参照图16,显示装置1_2与图6的显示装置1的不同之处在于:显示装置1_2包括显示基底10_2,显示基底10_2还包括填充形成在第一基底SUB1中的第一孔HA1的空间的第一金属填充层HD2。
第一金属填充层HD2可以填充第一孔HA1中的每个。第一金属填充层HD2的形状和/或尺寸可以与第一孔HA1中的对应的一个的形状和/或尺寸基本上相同。因此,当第一孔HA1中的每个成形为其上表面具有比其下表面的直径小的直径的截头圆锥形时,第一金属填充层HD2可以具有其上表面具有比其下表面的直径小的直径的截头圆锥形结构。第一金属填充层HD2的高度/厚度可以等于第一基底SUB1的高度/厚度。第一金属填充层HD2的高度/厚度可以比第一基底SUB1的高度/厚度小。在这种情况下,第一金属填充层HD2可以仅填充第一孔HA1的空间的一部分。
第一金属填充层HD2可以在第三方向DR3上与导电图案CP叠置。
第一金属填充层HD2可以包括具有高热导率的金属材料。第一金属填充层HD2可以包括用于在与第一孔HA1对应的区域中有效电镀的种子层。第一金属填充层HD2可以通过丝网印刷方法或喷墨印刷工艺形成。
从发光元件ED产生的热可以具有散热路径,热沿着该散热路径通过设置在第一基底SUB1与发光元件ED之间的包括多种导热材料的层从发光元件ED扩散到导电图案CP和第一金属填充层HD2。
发光元件ED的第二端和第二接触电极CTE2可以彼此物理地接触,第二接触电极CTE2和第二电极CE可以彼此物理地接触,第二电极CE和导电图案CP可以通过第三接触孔CNT3(见图7)彼此物理地接触,并且导电图案CP和第一金属填充层HD2可以彼此物理地接触。因此,由于以上层之间的物理接触,从发光元件ED产生的热可以通过热传导从发光元件ED传递到导电图案CP和第一金属填充层HD2。传递到导电图案CP的热可以在其中导电图案CP和第一金属填充层HD2彼此接触的区域中通过热传导传递到第一金属填充层HD2。由于从发光元件ED产生的热扩散到设置在第一孔HA1中的第一金属填充层HD2,因此可以产生附加的散热路径。因此,散热面积和/或体积可以增大,从而增大显示基底10_2的散热效率。尽管因为第一金属填充层HD2填充第一孔HA1而去除了用于通过对流通过第一孔HA1将热消散到外部的散热路径,但是可以通过增大的散热面积和/或体积来提高散热效率。因此,可以减少显示装置1_2内部的发热。
图17是根据实施例的显示装置1_3的剖视图。
参照图17,显示装置1_3与图6的显示装置1的不同之处在于:形成在第一基底SUB1中的第一孔HA1_1和导电图案CP_1设置在发光区域LA中。
第一孔HA1_1可以设置在显示基底10_3的发光区域LA中。第一孔HA1_1可以形成在第一基底SUB1的与第一发光区域LA1叠置的区域中。第一孔HA1_1可以与第二发光区域LA2或第三发光区域LA3叠置。可选地,第一孔HA1_1可以形成在第一基底SUB1的与第一发光区域LA1至第三发光区域LA3中的全部叠置的区域中。
导电图案CP_1可以设置在显示基底10_3的发光区域LA中。导电图案CP_1可以形成在与第一发光区域LA1叠置的第一基底SUB1的表面上。导电图案CP_1可以设置在第一基底SUB1的表面上,以在第三方向DR3上与第一孔HA1_1叠置。
由于第一孔HA1_1设置在第一发光区域LA1中,因此它可以形成为靠近设置在与第一发光区域LA1叠置的第一光出射区域TA1中的多个发光元件ED。因此,可以缩短从发光元件ED产生的热通过其扩散到第一孔HA1_1的路径,因此使从发光元件ED产生的热能够以改善的效率释放或消散到显示装置1_3的外部。尽管第一孔HA1_1与显示基底10_3的第一发光区域LA1或颜色转换基底20的第一光出射区域TA1叠置,但是由于在第三方向DR3上覆盖第一孔HA1_1的导电图案CP_1包括光阻挡材料,所以由第一孔HA1_1透射的光可以被阻挡并且可以不被用户看到。另外,示例性实施例不限于此,在实施例中可以在第一基底SUB1中形成多个第一孔HA1和HA1_1。例如,可以在第一基底SUB1的非发光区域NLA中形成第一孔HA1(参见图6),并且可以进一步在第一基底SUB1的第一发光区域LA1中形成第一孔HA1_1。
图18是根据实施例的显示装置1_4的剖视图。
参照图18,显示装置1_4与图6的显示装置1的不同之处在于:保护图案ES而不是导电图案设置在第一基底SUB1的表面上,以与第一孔HA1叠置。
显示基底10_4还可以包括保护图案ES。当参照图12A通过湿蚀刻工艺执行形成穿透第一基底SUB1的第一孔HA1的工艺时,保护图案ES可以用作用于防止设置在第一基底SUB1的表面上的多个层被用于对第一基底SUB1进行蚀刻的蚀刻剂损坏的蚀刻停止件。
保护图案ES可以包括相对于用于对第一基底SUB1进行蚀刻的蚀刻剂具有低蚀刻选择性的材料。在实施例中,当第一基底SUB1包括玻璃或石英并且在第一基底SUB1中使用包括HF、NaOH或KOH的蚀刻剂来形成第一孔HA1时,保护图案ES可以包括PI、Mo、Cu、Ti和Cr中的至少一种。
保护图案ES可以在第一基底SUB1的表面上被图案化,以与多个第一孔HA1中的每个对应。保护图案ES的面积可以比第一孔HA1的至少上表面的面积大。保护图案ES的面积可以比第一孔HA1的下表面的面积大。因此,保护图案ES可以设置在第一孔HA1上,以完全覆盖第一孔HA1。由于保护图案ES完全覆盖第一孔HA1,因此能够防止显示基底10_4的多个层被上述蚀刻剂损坏。
当参照图12B通过激光钻孔工艺形成穿透第一基底SUB1的第一孔HA1时,保护图案ES可以包括足够强而不会被激光钻孔损坏的材料。
图19是根据实施例的显示装置1_5的示意性剖视图。图20是图19的显示装置1_5的剖视图。
参照图19和图20,显示装置1_5与上述实施例的不同之处在于:显示装置1_5包括穿透显示基底10_5、颜色转换基底20_5和置于显示基底10_5与颜色转换基底20_5之间的填充层50_1的第二孔HA2。
显示装置1_5可以包括在第三方向DR3上穿透显示基底10_5、颜色转换基底20_5和设置在显示基底10_5与颜色转换基底20_5之间的填充层50_1的第二孔HA2。第二孔HA2可以设置在光阻挡区域BA和与光阻挡区域BA叠置的非发光区域NLA中。第二孔HA2可以是显示装置1_5内部产生的热可以通过其释放到显示装置1_5的外部的通道。
第二孔HA2的平面布置可以与图4中示出的显示基底10中的第一孔HA1的布置相同。第二孔HA2中的每个的平面形状可以是圆形形状。第二孔HA2中的每个在第三方向DR3上的高度/长度可以等于从第一基底SUB1的下表面到第二基底SUB2的上表面的距离。
第二孔HA2可以在第三方向DR3上不与显示基底10_5的多个层叠置。显示基底10_5的层可以设置在第一基底SUB1的表面上,并且被图案化为不与其中设置有第二孔HA2的区域叠置。也就是说,显示基底10_5的薄膜晶体管层TFTL和发光元件层EML可以不与第二孔HA2叠置。
同样地,第二孔HA2可以在第三方向DR3上不与颜色转换基底20_5的多个层叠置。颜色转换基底20_5的层可以设置在第二基底SUB2的表面上,并且被图案化为不与其中设置有第二孔HA2的区域叠置。也就是说,颜色转换基底20_5的滤色器层CFL和波长转换层WLC以及透光层LTU可以不与第二孔HA2叠置。
填充层50_1可以设置在显示基底10_5与颜色转换基底20_5之间。填充层50_1可以包括设置在显示基底10_5与颜色转换基底20_5之间的第一区域(或称为第一填充部)51、在显示基底10_5中围绕第二孔HA2的第二区域(或称为第二填充部)52以及在颜色转换基底20_5中围绕第二孔HA2的第三区域(或称为第三填充部)53。
第一区域51可以与以上参照图6描述的填充层50(见图6)基本上相同。第一区域51可以设置在显示基底10_5的第二钝化层PAS_5与颜色转换基底20_5的第二盖层CAP2_5之间,以将显示基底10_5和颜色转换基底20_5结合在一起。
第二区域52可以设置在显示基底10_5的非发光区域NLA中,以围绕第二孔HA2。第二区域52可以形成每个第二孔HA2的侧壁的部分。第二区域52可以设置在第二孔HA2周围,以接触覆盖在第一基底SUB1上被图案化的薄膜晶体管层TFTL和发光元件层EML的第二钝化层PAS_5。
第三区域53可以设置在颜色转换基底20_5的光阻挡区域BA中,以围绕第二孔HA2。第三区域53可以形成每个第二孔HA2的侧壁的部分。第三区域53可以设置在第二孔HA2周围,以接触覆盖在第二基底SUB2上被图案化的颜色控制结构的第二盖层CAP2_5。
显示装置1_5可以包括穿透显示基底10_5、颜色转换基底20_5和设置在显示基底10_5与颜色转换基底20_5之间的填充层50_1的第二孔HA2。在第三方向DR3(或厚度方向)上穿透显示装置1_5的第二孔HA2可以是从发光元件ED产生的热通过其释放到外部的通道。具体地,显示装置1_5内部产生的热可以在由第二孔HA2限定的空间中通过对流从显示装置1_5的内部朝向外部传递。因此,显示装置1_5内部产生的热可以通过第二孔HA2释放到显示装置1_5的外部。因此,由于第二孔HA2形成为在第三方向DR3上完全穿透显示装置1_5,因此显示装置1_5内部产生的热可以在两个方向上(即,朝向显示装置1_5的上方和下方)释放。这可以改善显示装置1_5的热释放和散热效率,从而减轻显示装置1_5的发热。
参照图20,每个第二孔HA2的直径可以从显示装置1_5在厚度方向(第三方向DR3)上的中心朝向在厚度方向(第三方向DR3)上的外部增大。由于每个第二孔HA2的直径从显示装置1_5的内部朝向外部增大,因此由每个第二孔HA2限定的空间中的热可以容易地从显示装置1_5的中心朝向显示装置1_5的上方和/或下方移动。因此,可以改善显示装置1_5的散热效率。
图21是根据实施例的显示装置1_5的示意性剖视图。
参照图21,显示装置1_5与图19的实施例的不同之处在于:显示装置1_5还包括设置在显示基底10_5下面的声音产生器SPK。
声音产生器SPK可以设置在显示基底10_5下面并且与显示基底10_5间隔开。尽管未在附图中示出,但是显示装置1_5还可以包括壳体,并且声音产生器SPK可以设置在壳体中。声音产生器SPK可以将声音信号输出到显示装置1_5的外部。声音产生器SPK可以包括扬声器。
穿透显示基底10_5、颜色转换基底20_5和填充层50_1的第二孔HA2可以是传输从声音产生器SPK输出的声音S的声音传输孔。第二孔HA2不仅可以是显示装置1_5内部产生的热H通过其释放到显示装置1_5的外部的散热通道,而且可以是从设置在显示基底10_5下面的声音产生器SPK产生的声音S通过其输出到显示装置1_5的外部的声音传输孔。由于形成了穿透显示基底10_5、颜色转换基底20_5和填充层50_1的多个第二孔HA2,所以可以改善显示装置1_5的热释放和散热效率,同时可以有效地输出从声音产生器SPK产生的声音S。
图22至图26是示出制造图20的显示装置1_5的方法的工艺的剖视图。在图22至图26中,为了易于描述,仅示出了第一光出射区域TA1和第一发光区域LA1以及围绕第一光出射区域TA1的光阻挡区域BA和围绕第一发光区域LA1的非发光区域NLA。
首先,参照图22,可以通过向第一基体基底SUB1'照射激光束来在第一基体基底SUB1'内部形成第一激光损坏区域DT1。第一基体基底SUB1'可以是与上述图20的显示基底10_5的第一基底SUB1对应的构件。第一基体基底SUB1'可以包括玻璃或石英。激光束的焦点可以位于第一基体基底SUB1'内部。通过照射激光束而在第一基体基底SUB1'内部形成的第一激光损坏区域DT1可以位于与图20的形成在非发光区域NLA中的第二孔HA2对应的区域中。
同样地,可以通过将激光束照射到第二基体基底SUB2'而在第二基体基底SUB2'内部形成第二激光损坏区域DT2。第二基体基底SUB2'可以是与上述图20的颜色转换基底20_5的第二基底SUB2对应的构件。第二基体基底SUB2'可以包括玻璃或石英。激光束的焦点可以位于第二基体基底SUB2'内部。通过照射激光束而在第二基体基底SUB2'内部形成的第二激光损坏区域DT2可以位于与图20的形成在光阻挡区域BA中的第二孔HA2对应的区域中。
激光束可以与以上参照图10描述的第一激光束L1相同。激光束的详细描述将用图10的描述替换。
接下来,参照图23,可以在包括第一激光损坏区域DT1的第一基体基底SUB1'的表面上形成薄膜晶体管层TFTL和发光元件层EML。
第一基体基底SUB1'可以包括第一表面SUB1'_S1和第二表面SUB1'_S2。第一基体基底SUB1'的第一表面SUB1'_S1可以是设置在第三方向DR3的一侧上的表面(即,图23中的上表面),第一基体基底SUB1'的第二表面SUB1'_S2可以是与第一表面SUB1'_S1相对的另一表面(即,图23中的下表面)。
可以在第一基体基底SUB1'的第一表面SUB1'_S1上对薄膜晶体管层TFTL和发光元件层EML进行图案化,使其包括第一开口OP1。可以将薄膜晶体管层TFTL和发光元件层EML设置为使其中形成有第二孔HA2的非发光区域NLA的第一基体基底SUB1'的第一表面SUB1'_S1的至少一部分暴露。
可以在第一基体基底SUB1'的整个表面上设置第二钝化层PAS_5,以覆盖被图案化的薄膜晶体管层TFTL和发光元件层EML以及第一基体基底SUB1'的被薄膜晶体管层TFTL和发光元件层EML暴露的第一表面SUB1'_S1。因此,第二钝化层PAS_5可以接触薄膜晶体管层TFTL和发光元件层EML的多个层的形成第一开口OP1的侧壁的侧表面、第二堤BNK2以及第一基体基底SUB1'的第一表面SUB1'_S1的一部分。
同样地,可以在包括第二激光损坏区域DT2的第二基体基底SUB2'的表面上形成颜色控制结构和光阻挡构件BK。
第二基体基底SUB2'可以包括第一表面SUB2'_S1和第二表面SUB2'_S2。第二基体基底SUB2'的第一表面SUB2'_S1可以是设置在第三方向DR3的一侧上的表面(即,图23中的上表面),第二基体基底SUB2'的第二表面SUB2'_S2可以是与第一表面SUB2'_S1相对的另一表面(即,图23中的下表面)。
可以在第二基体基底SUB2'的第一表面SUB2'_S1上对颜色控制结构WLC、LTU和CFL以及光阻挡构件BK进行图案化,以使其包括第二开口OP2。可以将颜色控制结构WLC、LTU和CFL以及光阻挡构件BK设置为使其中形成有第二孔HA2的光阻挡区域BA的第二基体基底SUB2'的第一表面SUB2'_S1的至少一部分暴露。
可以在第二基体基底SUB2'的整个表面上设置第二盖层CAP2_5,以覆盖被图案化的颜色控制结构WLC、LTU和CFL和光阻挡构件BK以及第二基体基底SUB2'的由颜色控制结构WLC、LTU和CFL和光阻挡构件BK暴露的第一表面SUB2'_S1。因此,第二盖层CAP2_5可以接触光阻挡构件BK和滤色器层CFL的形成第二开口OP2的侧壁的侧表面、波长转换层WLC、透光层LTU以及第二基体基底SUB2'的第一表面SUB2'_S1的一部分。
接下来,参照图24,在与形成在第一基体基底SUB1'中的第一激光损坏区域DT1对应的区域中形成穿透第一基体基底SUB1'的第三开口OP3。
同样地,在与形成在第二基体基底SUB2'中的第二激光损坏区域DT2对应的区域中形成穿透第二基体基底SUB2'的第四开口OP4。
可以通过激光钻孔工艺、掩模工艺等形成第三开口OP3和第四开口OP4。可以通过湿蚀刻在第一基体基底SUB1'和第二基体基底SUB2'中形成第三开口OP3和第四开口OP4。参照图11、图12A和图12B,当第一基体基底SUB1'和第二基体基底SUB2'的整个表面暴露于蚀刻剂时,由于与第一基体基底SUB1'的第一激光损坏区域DT1和第二基体基底SUB2'的第二激光损坏区域DT2对应的区域相对于蚀刻剂的蚀刻选择性与第一基体基底SUB1'的除了第一激光损坏区域DT1之外的其他区域和第二基体基底SUB2'的除了第二激光损坏区域DT2之外的其他区域相对于蚀刻剂的蚀刻选择性之间的差异,与第一激光损坏区域DT1和第二激光损坏区域DT2对应的区域具有高蚀刻速率。结果,可以形成穿透第一基体基底SUB1'的第三开口OP3和穿透第二基体基底SUB2'的第四开口OP4。在形成第三开口OP3和第四开口OP4的工艺中,可以去除设置在第三方向DR3上与第三开口OP3和第四开口OP4叠置的区域中的第二钝化层PAS_5和第二盖层CAP2_5。
第三开口OP3可以在第三方向DR3上与第一开口OP1叠置,第四开口OP4可以在第三方向DR3上与第二开口OP2叠置。
接下来,参照图25,通过在形成在第一基体基底SUB1'的第一表面SUB1'_S1上的薄膜晶体管层TFTL和发光元件层EML与第二基体基底SUB2'的第一表面SUB2'_S1之间的空间中形成填充材料层50_1'来将第一基体基底SUB1'和第二基体基底SUB2'彼此结合,使得第一基体基底SUB1'的第一表面SUB1'_S1和第二基体基底SUB2'的第一表面SUB2'_S1彼此面对。
可以在形成在第一基体基底SUB1'上的第二钝化层PAS_5与形成在第二基体基底SUB2'上的第二盖层CAP2_5之间设置填充材料层50_1'。填充材料层50_1'可以填充第一开口OP1和第二开口OP2。
接下来,参照图26,形成第二孔HA2以穿透显示基底10_5、颜色转换基底20_5和填充材料层50_1'。可以通过对第一基体基底SUB1'的第二表面SUB1'_S2和第二基体基底SUB2'的第二表面SUB2'_S2执行蚀刻工艺来形成第二孔HA2。
可以通过在第一基体基底SUB1'的第二表面SUB1'_S2和第二基体基底SUB2'的第二表面SUB2'_S2上形成光致抗蚀剂图案并使用光致抗蚀剂图案作为蚀刻掩模对填充材料层50_1'进行蚀刻来形成第二孔HA2。可以通过湿蚀刻或干蚀刻形成第二孔HA2。
可以通过激光钻孔工艺而不是通过在第一基体基底SUB1'的第二表面SUB1'_S2和第二基体基底SUB2'的第二表面SUB2'_S2上形成光致抗蚀剂图案来形成第二孔HA2。可以通过从第一基体基底SUB1'的第二表面SUB1'_S2上方朝向第一基体基底SUB1'以及从第二基体基底SUB2'的第二表面SUB2'_S2上方朝向第二基体基底SUB2'照射激光束来形成如图20中示出的穿透显示装置1_5的多个第二孔HA2。
图27是示出图26的工艺的示例的剖视图。
图27是通过使用第一基体基底SUB1'和第二基体基底SUB2'本身作为蚀刻掩模而不是在第一基体基底SUB1'的第二表面SUB1'_S2和第二基体基底SUB2'的第二表面SUB2'_S2上形成单独的蚀刻掩模而通过对填充第一开口OP1和第二开口OP2的填充材料层50_1'进行蚀刻来形成第二孔HA2的示例。
可以通过使用其中形成有第三开口OP3的第一基体基底SUB1'和其中形成有第四开口OP4的第二基体基底SUB2'作为蚀刻掩模对由第三开口OP3和第四开口OP4暴露的填充材料层50_1'进行蚀刻来形成第二孔HA2。可以通过湿蚀刻来执行形成第二孔HA2的工艺。由于该工艺通过湿蚀刻来执行,而不在第一基体基底SUB1'的第二表面SUB1'_S2和第二基体基底SUB2'的第二表面SUB2'_S2上形成单独的蚀刻掩模,因此第一基体基底SUB1'的第二表面SUB1'_S2和第二基体基底SUB2'的第二表面SUB2'_S2也可以被蚀刻剂部分地蚀刻。因此,显示装置1_5的第一基底SUB1的厚度可以比第一基体基底SUB1'的厚度小,第二基底SUB2的厚度也可以比第二基体基底SUB2'的厚度小。
在制造显示装置1_5的方法中,第一基体基底SUB1'和第二基体基底SUB2'本身可以在用于形成第二孔HA2的蚀刻工艺中用作蚀刻掩模,而没有形成单独的蚀刻掩模的附加工艺。当由与第二孔HA2的位置对应的第一基体基底SUB1'的第三开口OP3和第二基体基底SUB2'的第四开口OP4暴露的填充材料层50_1'暴露于蚀刻剂时,可以形成第二孔HA2。由于可以通过形成第二孔HA2的工艺而没有附加的工艺减小第一基体基底SUB1'和第二基体基底SUB2'的厚度来形成第一基底SUB1和第二基底SUB2,因此可以制造薄的显示装置1_5。
图28是根据实施例的显示装置1_6的剖视图。
参照图28,显示装置1_6与图20的实施例的不同之处在于:显示装置1_6还包括设置在穿透显示基底10_5、颜色转换基底20_5和填充层50_1的第二孔HA2的侧壁上的第二金属涂层HD3。
第二金属涂层HD3还可以设置在与第二孔HA2对应的区域中。第二金属涂层HD3可以设置在第二孔HA2的侧壁上。
第二金属涂层HD3可以包括具有高热导率的金属材料。第二金属涂层HD3可以包括银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、氧化铟锡(ITO)或所述金属材料中的一些的合金。第二金属涂层HD3可以直接沉积或涂覆在第二孔HA2的侧壁上。沉积或涂覆方法可以是电镀、溅射等。
从发光元件ED产生的热可以通过第二孔HA2释放到显示装置1_6的上方和下方。从发光元件ED产生的热可以扩散到设置在第二孔HA2的侧壁上的第二金属涂层HD3。因此,可以使散热面积增大了设置在第二孔HA2的侧壁上的第二金属涂层HD3的面积。因此,由于显示装置1_6内部产生的热通过第二孔HA2释放到显示装置1_6的外部,并且显示装置1_6与外部的接触面积以及显示装置1_6的散热面积通过第二金属涂层HD3增大,因此热可以通过热传导和对流从显示装置1_6的内部释放到外部,从而改善散热效率。
图29是根据实施例的显示装置1_7的剖视图。
参照图29,显示装置1_7与图20的实施例的不同之处在于:显示装置1_7还包括填充穿透显示基底10_5、颜色转换基底20_5和填充层50_1的第二孔HA2的第二金属填充层HD4。
第二金属填充层HD4可以填充多个第二孔HA2。第二金属填充层HD4的形状和/或尺寸可以与第二孔HA2中的每个的形状和/或尺寸相同。第二金属填充层HD4的高度/厚度可以等于从第一基底SUB1的下表面到第二基底SUB2的上表面的距离。第二金属填充层HD4的高度/厚度可以比从第一基底SUB1的下表面到第二基底SUB2的上表面的距离小。
第二金属填充层HD4可以包括具有高热导率的金属材料。第二金属填充层HD4可以包括用于在与第二孔HA2对应的区域中有效电镀的种子层。可以通过丝网印刷方法或喷墨印刷工艺形成第二金属填充层HD4。
从发光元件ED产生的热可以扩散到第二金属填充层HD4。扩散到第二金属填充层HD4的热可以通过第二金属填充层HD4消散。因此,散热面积和/或体积可以增大,从而提高显示基底10_5的散热效率。尽管因为第二金属填充层HD4填充第二孔HA2而去除了用于通过对流通过第二孔HA2进行散热的散热路径,但是可以通过增大的散热面积和/或体积来提高散热效率。因此,可以减少显示装置1_7内部的发热。
图30是根据实施例的显示装置1_8的剖视图。
参照图30,显示装置1_8例示了上述颜色控制结构CFL、WLC和LTU以及上光吸收构件UAM可以形成在第一基底SUB1上。
第一平坦化层OC1可以设置在第二钝化层PAS_5上。第一平坦化层OC1可以设置在发光元件层EML的上部中。第一平坦化层OC1可以使发光元件层EML的上部的台阶平坦化。第一平坦化层OC1可以包括有机材料。第一平坦化层OC1可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂中的至少一种。
第一盖层CAP1可以设置在第一平坦化层OC1上。光阻挡构件BK、波长转换层WLC和透光层LTU可以设置在第一盖层CAP1上。第二盖层CAP2可以设置在光阻挡构件BK、波长转换层WLC和透光层LTU上,以覆盖它们。第二盖层CAP2可以通过密封第一波长转换图案WLC1、第二波长转换图案WLC2和透光层LTU和光阻挡构件BK来防止对第一波长转换图案WLC1、第二波长转换图案WLC2和透光层LTU的损坏或污染。
第二平坦化层OC2可以设置在第二盖层CAP2上,以使第一波长转换图案WLC1和第二波长转换图案WLC2以及透光层LTU的顶部平坦化。
上光吸收构件UAM可以设置在第二平坦化层OC2上。上光吸收构件UAM可以设置在非发光区域NLA中。上部光吸收构件UAM不仅可以阻挡光发射,而且可以抑制外部光的反射。滤色器层CFL可以设置在第二平坦化层OC2上。滤色器层CFL可以在由上光吸收构件UAM分开的区域中设置在第二平坦化层OC2的表面上。
第三钝化层PAS2可以设置在滤色器层CFL和上光吸收构件UAM上,以覆盖它们。第三钝化层PAS2可以保护滤色器层CFL。
封装层ENC可以设置在第三钝化层PAS2上。封装层ENC可以包括至少一个无机层,以防止氧或湿气的渗透。封装层ENC可以包括至少一个有机层,以保护显示装置1_8免受诸如灰尘的异物的影响。
显示装置1_8可以包括穿透显示装置1_8的多个第三孔HA3。第三孔HA3可以是在显示装置1_8的厚度方向上穿透显示装置1_8的孔。第三孔HA3中的每个可以成形为其直径从第一基底SUB1朝向封装层ENC减小的截头圆锥形。其直径从第一基底SUB1朝向封装层ENC减小的每个第三孔HA3的形状可以通过以下步骤获得:在第一基底SUB1上顺序地形成包括在显示装置1_8中的多个层,然后通过单个工艺对这些层进行蚀刻。由于第三孔HA3形成为穿透显示装置1_8,因此它们可以是通过其释放显示装置1_8内部产生的热的散热通道。
图31至图33是示出制造图30的显示装置1_8的方法的工艺的剖视图。在图31至图33中,为了易于描述,仅示出了第一发光区域LA1和设置在第一发光区域LA1周围的非发光区域NLA。
首先,参照图31,可以在第一基体基底SUB1'上形成多个层,并且可以在与第三孔HA3对应的区域中形成穿透第一基体基底SUB1'的第五开口OP5。形成在第一基体基底SUB1'上的层可以是与以上在图30中描述的层对应的层,并且可以设置在非发光区域NLA中。可以通过以上参照图12A和图12B所描述的工艺执行形成第五开口OP5的工艺。可以使用蚀刻掩模通过湿蚀刻形成穿透第一基体基底SUB1'的第五开口OP5。在一些其他实施例中,可以通过激光钻孔工艺形成穿透第一基体基底SUB1'的第五开口OP5。在一些其他实施例中,可以通过以下方式形成穿透第一基体基底SUB1'的第五开口OP5:通过将激光束照射到其中将要形成第五开口OP5的区域来形成激光损坏区域,然后使用第一基体基底SUB1'本身作为蚀刻掩模而没有单独的蚀刻掩模来执行蚀刻工艺。
接下来,参照图32,从第一基体基底SUB1'下面到第一基体基底SUB1'的下表面上执行蚀刻工艺。可以使用第一基体基底SUB1'作为蚀刻掩模而没有单独的蚀刻掩模来执行蚀刻工艺。蚀刻工艺可以通过湿蚀刻、干蚀刻或粉末喷砂(powder blasting)来执行。由于第一基体基底SUB1'用作蚀刻掩模而没有单独的蚀刻掩模,因此第一基体基底SUB1'的下表面可以暴露于在蚀刻工艺中使用的蚀刻剂。
可以通过在蚀刻工艺中使用的蚀刻剂或粉末来对由穿透第一基体基底SUB1'的第五开口OP5暴露并设置在非发光区域NLA中的多个层进行蚀刻,从而形成如图33中示出的第三孔HA3。由于第一基体基底SUB1'本身用作蚀刻掩模而没有单独的蚀刻掩模,因此也可以对第一基体基底SUB1'的暴露于蚀刻剂或粉末的一部分进行蚀刻。因此,由于第一基体基底SUB1'的部分蚀刻,第一基底SUB1的厚度d2可以比第一基体基底SUB1'的厚度d1小。
在制造显示装置1_8的方法中,由于第一基体基底SUB1'用作蚀刻掩模,因此省略了形成单独的蚀刻掩模的附加工艺。因此,可以改善显示装置1_8的制造工艺效率。由于第一基体基底SUB1'通过被暴露于蚀刻剂或粉末而被部分地蚀刻,因此可以减小第一基底SUB1的厚度。因此,可以使显示装置1_8的厚度最小化。
图34是根据实施例的显示装置1_9的剖视图。图35是图34的区域A1的放大图。
参照图34和图35,显示装置1_9与先前的实施例的不同之处在于:显示方向是向下方向(即,与第三方向DR3相反的方向)。
滤色器层CFL可以设置在第一基底SUB1上,颜色控制层WLC和LTU可以设置在滤色器层CFL上,薄膜晶体管层TFTL可以设置在颜色控制层WLC和LTU上,并且发光元件层EML可以设置在薄膜晶体管层TFTL上。可以包括穿透第一基底SUB1和设置在第一基底SUB1上的多个层的第四孔HA4。
滤色器层CFL可以设置在第一基底SUB1上。滤色器层CFL可以设置在由设置在非发光区域NLA中的下光吸收构件BAM暴露的第一基底SUB1上。下光吸收构件BAM不仅可以阻挡光发射,而且可以抑制外部光的反射。
颜色控制层WLC和LTU可以设置在滤色器层CFL上。薄膜晶体管层TFTL可以设置在颜色控制层WLC和LTU上。发光元件层EML可以设置在薄膜晶体管层TFTL上。
在每个子像素中,发光元件层EML可以包括发光元件ED、第一电极AE和第二电极CE、第一接触电极CTE1和第二接触电极CTE2、第二绝缘层IL2和第三绝缘层IL3、第四钝化层PAS3以及反射构件RM。
第一电极AE可以设置在薄膜晶体管层TFTL的通孔层125上。第二电极CE可以设置在薄膜晶体管层TFTL的通孔层125上,并且与第一电极AE间隔开。
发光元件ED可以在第一电极AE与第二电极CE之间设置在薄膜晶体管层TFTL的通孔层125上。
第一接触电极CTE1可以覆盖发光元件ED的第一端和第一电极AE。第二接触电极CTE2可以覆盖发光元件ED的第二端和第二电极CE。第一接触电极CTE1和第二接触电极CTE2可以通过设置在第二接触电极CTE2上的第三绝缘层IL3彼此绝缘。
第四钝化层PAS3可以覆盖发光元件ED、第一电极AE和第二电极CE、以及第一接触电极CTE1和第二接触电极CTE2。第四钝化层PAS3可以通过防止诸如湿气或空气的杂质从外部渗透来防止对发光元件ED的损坏。
第四钝化层PAS3可以包括具有相对高透光率的材料。第四钝化层PAS3可以由透明有机材料制成。第四钝化层PAS3可以包括有机材料(诸如环氧树脂、丙烯酸树脂、卡多(cardo)树脂和酰亚胺树脂)中的至少一种。第四钝化层PAS3可以确定稍后将描述的反射构件RM的形状。
反射构件RM可以覆盖第四钝化层PAS3。反射构件RM可以将从发光元件ED发射的光L朝向设置在反射构件RM下面的第一基底SUB1反射。从发光元件ED发射的光L可以被反射构件RM反射以穿过薄膜晶体管层TFTL、颜色控制层WLC和LTU以及滤色器层CFL,然后朝向显示装置1_9的第一基底SUB1的下表面行进。反射构件RM的形状可以由第四钝化层PAS3确定。反射构件RM可以具有能够使发光元件层EML的光发射效率最大化的形状。
反射构件RM可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、铜(Cu)、氟化锂/钙(LiF/Ca)和氟化锂/铝(LiF/Al)中的至少一种的合金、氮化物或氧化物。反射构件RM可以具有单层结构或多层结构。
封装层TFE可以覆盖发光元件层EML。封装层TFE可以覆盖反射构件RM的上表面和侧表面以及薄膜晶体管层TFTL的一部分。封装层TFE可以包括至少一个无机层以防止氧或湿气的渗透。封装层TFE可以包括至少一个有机层,以保护显示装置1_9免受诸如灰尘的异物的影响。
金属层HRL可以设置在封装层TFE上。金属层HRL可以将显示装置1_9内部产生的热释放到外部。金属层HRL的热导率可以比封装层TFE的热导率高。当从发光元件层EML或薄膜晶体管层TFTL产生的热通过封装层TFE传递到金属层HRL时,金属层HRL可以将热释放到显示装置1_9的外部。
保护膜PF可以设置在金属层HRL上。保护膜PF可以覆盖金属层HRL以防止对金属层HRL的损坏。
第四孔HA4可以从第一基底SUB1穿透到保护膜PF。第四孔HA4可以是热通过其释放到显示装置1_9的外部的散热通道。
图36是根据实施例的显示装置1_10的剖视图。
参照图36,显示装置1_10与图34的实施例的不同之处在于:第一基底SUB1_1的下表面形成为具有预定的表面粗糙度。
第一基底SUB1_1的下表面可以形成为具有预定的表面粗糙度。具有表面粗糙度的第一基底SUB1_1的下表面可以在用于形成第四孔HA4的工艺中形成。可以在没有单独的蚀刻掩模的情况下在通过干蚀刻或粉末喷砂执行的蚀刻工艺中形成第四孔HA4。在这种情况下,在没有单独的蚀刻掩模的情况下执行的蚀刻工艺中暴露于蚀刻剂或粉末的第一基底SUB1_1的下表面可能被部分地损坏,从而形成具有预定的表面粗糙度(或不均匀的图案)的第一基底SUB1_1的下表面。具有表面粗糙度的第一基底SUB1_1的下表面可以增加显示装置1_10的显示表面(第一基底SUB1_1的下表面)上的漫反射。因此,由于第一基底SUB1_1的表面粗糙度,显示装置1_10可以具有防眩光特性。
图37是根据实施例的形成在第一基底SUB1中的第一孔HA1_1的透视图。图38是根据实施例的形成在第一基底SUB1中的第一孔HA1_2的透视图。
参照图37和图38,穿透第一基底SUB1的第一孔可以具有各种形状。例如,参照图37,第一孔HA1_1可以具有其上开口和下开口具有相同的直径的圆柱结构。参照图38,第一孔HA1_2可以具有其上开口具有比其下开口的直径大的直径的截头圆锥形结构。
上述实施例是说明性的。在不脱离由权利要求限定的范围的情况下,可以对上述实施例进行许多变化和修改。

Claims (20)

1.一种显示装置,所述显示装置包括:
第一基底,包括第一组孔,其中,所述第一组孔中的每个孔延伸穿过所述第一基底;
第一组发光元件,与所述第一基底叠置;以及
第二组发光元件,与所述第一基底叠置,
其中,在所述显示装置的平面图中,所述第一组孔位于所述第一组发光元件与所述第二组发光元件之间。
2.根据权利要求1所述的显示装置,其中,所述第一基底包括玻璃。
3.根据权利要求1所述的显示装置,其中,所述第一组孔中的孔彼此间隔开。
4.根据权利要求1所述的显示装置,所述显示装置还包括:
第一组晶体管,其中,所述第一组晶体管中的晶体管分别与所述第一组发光元件中的发光元件对应;以及
第二组晶体管,其中,所述第二组晶体管中的晶体管分别与所述第二组发光元件中的发光元件对应,并且其中,在所述显示装置的所述平面图中,所述第一组孔位于所述第一组晶体管与所述第二组晶体管之间。
5.根据权利要求1所述的显示装置,所述显示装置还包括:
第一组导电构件,设置在所述第一基底上,
其中,所述第一组导电构件中的每个导电构件覆盖所述第一组孔中的孔的开口。
6.根据权利要求1所述的显示装置,所述显示装置还包括:
第一组光阻挡构件;
第二组光阻挡构件;
第一组晶体管,其中,所述第一组晶体管中的晶体管分别与所述第一组光阻挡构件中的光阻挡构件叠置,并且分别与所述第一组发光元件中的发光元件对应;以及
第二组晶体管,其中,所述第二组晶体管中的晶体管分别与所述第二组光阻挡构件中的光阻挡构件叠置,并且分别与所述第二组发光元件中的发光元件对应,并且其中,在所述显示装置的所述平面图中,所述第一组孔位于所述第一组光阻挡构件与所述第二组光阻挡构件之间。
7.根据权利要求1所述的显示装置,其中,所述第一基底还包括第二组孔,其中,所述第二组孔中的每个孔延伸穿过所述第一基底,并且其中,所述第一组发光元件中的发光元件与所述第二组孔中的孔的位置叠置。
8.根据权利要求1所述的显示装置,所述显示装置还包括:
第一电极;
第二电极,在与所述基底平行的方向上与所述第一电极间隔开;以及
晶体管,
其中,所述晶体管包括电连接到所述第一电极的漏电极,
其中,所述第一组发光元件包括设置在所述第一电极与所述第二电极之间的第一发光元件。
9.根据权利要求8所述的显示装置,所述显示装置还包括:
导电构件,覆盖所述第一组孔中的孔的开口。
10.根据权利要求1所述的显示装置,所述显示装置还包括:
保护图案,直接设置在所述第一基底上,在与所述第一基底平行的方向上比所述第一基底窄,并且覆盖所述第一组孔中的孔的开口。
11.根据权利要求10所述的显示装置,其中,所述保护图案包括PI、Mo、Cu、Ti和Cr中的至少一种。
12.根据权利要求10所述的显示装置,其中,所述保护图案在与所述第一基底平行的所述方向上比所述第一组孔中的所述孔的所述开口宽。
13.根据权利要求1所述的显示装置,其中,在所述显示装置的所述平面图中,所述第一组孔中的每个孔与所述第一组发光元件中的每个发光元件和所述第二组发光元件中的每个发光元件间隔开。
14.根据权利要求13所述的显示装置,其中,所述第一组孔是第一列孔,所述第一组发光元件是第一列发光元件,并且所述第二组发光元件是第二列发光元件。
15.根据权利要求1所述的显示装置,所述显示装置还包括:金属涂层,设置在所述第一组孔中的孔的壁上,并且被所述第一组孔中的所述孔的所述壁围绕。
16.根据权利要求1所述的显示装置,所述显示装置还包括:金属填充层,填充所述第一组孔中的孔。
17.一种显示装置,所述显示装置包括:
第一基底;
叠置层,与所述第一基底叠置;
发光元件,位于所述第一基底与所述叠置层之间;
波长转换构件,与所述发光元件叠置,并且位于所述发光元件与所述叠置层之间;以及
孔,与所述发光元件和所述波长转换构件中的每者间隔开,并且至少延伸穿过所述第一基底和所述叠置层。
18.根据权利要求17所述的显示装置,其中,所述第一基底的第一面和所述叠置层的第一面位于所述第一基底的第二面与所述叠置层的第二面之间,并且其中,从所述第一基底的所述第二面到所述叠置层的所述第二面的距离等于所述孔的长度。
19.根据权利要求17所述的显示装置,所述显示装置还包括:
光阻挡构件,与所述波长转换构件相邻,
其中,所述孔延伸穿过所述光阻挡构件。
20.根据权利要求17所述的显示装置,所述显示装置还包括:
填充层,包括第一填充部、第二填充部和第三填充部,
其中,所述第一填充部设置在所述发光元件与所述波长转换构件之间,
其中,所述第二填充部设置在所述孔与所述发光元件之间,并且
其中,所述第三填充部设置在所述孔与所述波长转换构件之间。
CN202110935069.3A 2020-09-07 2021-08-16 显示装置 Pending CN114156301A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0113590 2020-09-07
KR1020200113590A KR20220033535A (ko) 2020-09-07 2020-09-07 표시 장치

Publications (1)

Publication Number Publication Date
CN114156301A true CN114156301A (zh) 2022-03-08

Family

ID=80462373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110935069.3A Pending CN114156301A (zh) 2020-09-07 2021-08-16 显示装置

Country Status (3)

Country Link
US (1) US12009365B2 (zh)
KR (1) KR20220033535A (zh)
CN (1) CN114156301A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220082977A (ko) 2020-12-10 2022-06-20 삼성디스플레이 주식회사 표시 장치와 그를 포함하는 음향 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673764B1 (ko) 2005-12-14 2007-01-24 삼성에스디아이 주식회사 유기 발광표시장치
KR100922356B1 (ko) 2008-01-11 2009-10-21 삼성모바일디스플레이주식회사 유기발광 표시장치
KR20110070609A (ko) 2009-12-18 2011-06-24 엘지디스플레이 주식회사 반도체 발광소자 및 이의 제조방법
KR101996653B1 (ko) 2012-10-30 2019-07-05 삼성디스플레이 주식회사 평판표시장치
KR20170044809A (ko) 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10217416B2 (en) * 2016-07-05 2019-02-26 Innolux Corporation Display device
KR20210014813A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시장치
KR20210048005A (ko) * 2019-10-22 2021-05-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Also Published As

Publication number Publication date
US12009365B2 (en) 2024-06-11
KR20220033535A (ko) 2022-03-17
US20220077197A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US11476317B2 (en) Display device and electronic apparatus
KR20200047943A (ko) 광학필터 기판 및 이를 포함하는 디스플레이 장치
US20220173160A1 (en) Display device
US11276838B2 (en) Light emitting display apparatus
KR20200021350A (ko) 발광 표시 장치
KR20210035357A (ko) 표시 장치
KR20220014470A (ko) 표시 장치
KR20220062150A (ko) 표시 장치
CN113963653A (zh) 显示装置以及包括该显示装置的瓦片型显示装置
CN114067695A (zh) 拼接型显示装置
EP4195282A1 (en) Display device
CN114512503A (zh) 显示装置
KR20220103233A (ko) 표시 장치
CN114156301A (zh) 显示装置
US20220165787A1 (en) Display device
TWI811680B (zh) 發光二極體微型顯示裝置
CN117999652A (zh) 显示装置
KR20230106767A (ko) 표시 장치와 그의 제조 방법
KR20230047273A (ko) 색 변환 기판 및 이를 포함하는 표시 장치
CN114447019A (zh) 显示装置
KR20220033544A (ko) 표시 장치 및 이의 제조 방법
KR20220079713A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20210012415A (ko) 발광 표시 장치
TWI790827B (zh) 微型發光二極體顯示裝置
KR20230084358A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination