CN115274748A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115274748A
CN115274748A CN202210457951.6A CN202210457951A CN115274748A CN 115274748 A CN115274748 A CN 115274748A CN 202210457951 A CN202210457951 A CN 202210457951A CN 115274748 A CN115274748 A CN 115274748A
Authority
CN
China
Prior art keywords
light
light emitting
emitting elements
display device
light output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210457951.6A
Other languages
English (en)
Inventor
赵珠完
宋大镐
杨秉春
李太熙
全亨一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115274748A publication Critical patent/CN115274748A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：第一基底，包括显示区域和位于显示区域周围的非显示区域，第一基底包括多个像素电路单元；多个发光元件，位于第一基底上且位于显示区域中并且分别电连接到多个像素电路单元中的对应的像素电路单元；多个凹槽，分别对应于多个发光元件的部分地凹入的顶表面；连接电极，位于第一基底上且位于非显示区域中并且电结合到多个发光元件；以及多个光输出图案，对应于多个发光元件，多个光输出图案分别部分地位于多个凹槽中的对应的凹槽中，其中，光输出图案包括与凹槽中的发光元件接触的第一表面、与第一表面相对的第二表面以及作为将第一表面和第二表面连接的侧表面的第三表面，并且第二表面是弯曲的外表面。

Description

显示装置
技术领域
本公开的一个或更多个实施例涉及一种显示装置。
背景技术
随着信息社会的发展，对用于显示图像的各种形式的显示装置的需求正在增加。显示装置可以是诸如液晶显示器、场发射显示器和/或发光显示器的平板显示器。发光显示器可以包括包含有机发光二极管元件作为发光元件的有机发光显示器和包含无机半导体元件作为发光元件的无机发光显示器。
最近，已经开发了包括发光显示器的头戴式显示器。头戴式显示器是由用户以眼镜或头盔的形式佩戴并且在用户的眼睛的前面的短距离处形成焦点的虚拟现实(VR)和/或增强现实(AR)眼镜状监控设备。
发明内容
本公开的实施例的一个或更多个方面涉及超高分辨率显示装置，该超高分辨率显示装置包括无机发光元件并且每单位面积包括更大数量的发射区域。
本公开的实施例的一个或更多个方面涉及一种显示装置，该显示装置包括光输出结构并且防止或减少从相邻的发射区域发射的光的颜色的彼此混合。
然而，本公开的实施例的方面不限于在此阐述的方面。通过参照下方给出的公开的详细的描述，公开的上方和其它方面对于公开所属领域的普通技术人员而言将变得更加明显。
根据一个或更多个实施例的显示装置包括对应于发光元件的光输出图案。因为光输出图案与发光元件的活性层相邻，所以可以减少从发光元件产生的光之中的损失到相邻的发射区域的光的量，这使得能够提高光输出效率。
此外，显示装置可以包括直接在发光元件上的光输出图案，以提高从发光元件发射的光在向上方向上的光输出效率，并且以防止或减少从相邻的发射区域发射的光的颜色的混合。
然而，本公开的实施例的效果不限于上述效果，并且各种其它效果包括在说明书中。
根据公开的一个或更多个实施例，显示装置包括：第一基底，包括显示区域和围绕显示区域(例如，位于显示区域周围)的非显示区域，第一基底包括多个像素电路单元；多个发光元件，位于第一基底上且位于显示区域中并且分别电连接(例如，电结合)到多个像素电路单元中的对应的像素电路单元；多个凹槽，形成为分别对应于多个发光元件，使得多个发光元件的顶表面部分地凹入；连接电极，位于第一基底上且位于非显示区域中并且电连接(例如，电结合)到多个发光元件；以及多个光输出图案，对应于多个发光元件，多个光输出图案分别部分地位于多个凹槽中的对应的凹槽中，其中，每个光输出图案包括第一表面、第二表面和第三表面，第一表面与多个发光元件中的位于多个凹槽中的对应的凹槽中的发光元件接触，第二表面与第一表面相对，第三表面是将第一表面和第二表面连接的侧表面，并且第二表面具有弯曲的外表面(例如，第二表面是弯曲的外表面和/或第二表面是弯曲的)。
每个光输出图案的直径可以从第一表面到第二表面增加。
第三表面可以相对于第一基底的顶表面倾斜。
第三表面可以具有弯曲的形状(例如，第三表面可以是弯曲的)。
多个发光元件中的每个可以包括第一半导体层、位于第一半导体层上的活性层和位于活性层上的第二半导体层，其中，多个凹槽中的相应的凹槽对应于多个发光元件中的相应的发光元件，其中，多个凹槽中的相应的凹槽可以具有比多个发光元件中的相应的发光元件的第二半导体层的直径小的直径，并且其中，多个凹槽中的相应的凹槽可以位于多个发光元件中的相应的发光元件的第二半导体层的顶表面上，并且可以被第二半导体层的侧表面部分围绕。
每个光输出图案的第一表面可以与第二半导体层直接接触。
显示装置还可以包括位于每个光输出图案的第一表面与第二半导体层之间的光学层。
显示装置还可以包括位于每个光输出图案的侧表面上的反射层。
显示装置还可以包括位于多个发光元件和连接电极上的第一公共半导体层，其中，多个发光元件中的相应的发光元件的第二半导体层的侧表面部分可以连接(例如，可以结合)到第一公共半导体层，并且多个凹槽可以穿透第一公共半导体层。
每个光输出图案可以包括：基体部分，阻挡(或减少)从多个发光元件发射的光中的一些的透射；以及波长转换颗粒，位于基体部分中。
每个光输出图案可以包括用于减少从多个发光元件发射的光中的一些的透射的基体部分，多个发光元件中的一些发光元件可以发射第一颜色的光，并且多个光输出图案中的与所述一些发光元件对应的光输出图案可以包括阻挡(或减少)除第一颜色的光以外的光通过基体部分的透射的着色剂。
显示装置还可以包括位于第一基底上并且部分地围绕多个光输出图案(例如，位于多个光输出图案周围)的第二基底，其中，多个光输出图案的折射率可以大于第二基底的折射率。
显示装置还可以包括位于第二基底上的盖层，其中，盖层可以用于覆盖多个光输出图案的第二表面。
盖层的折射率可以小于多个光输出图案的折射率。
根据公开的实施例，显示装置包括：第一基底，包括显示区域和围绕显示区域(例如，位于显示区域周围)的非显示区域；多个发光元件，在第一基底的显示区域中彼此间隔开；第一绝缘层，部分地围绕多个发光元件中的每个，第一绝缘层形成(例如，包括)分别暴露多个发光元件的顶表面的多个凹槽；第一连接电极，位于第一基底的非显示区域中；第二连接电极，位于多个发光元件和第一连接电极上，第二连接电极部分地位于多个凹槽中并且与多个发光元件中的每个发光元件的顶表面接触；以及多个光输出图案，对应于多个发光元件，多个光输出图案分别部分地位于多个凹槽中，其中，多个光输出图案中的每个包括在所述多个凹槽中与第二连接电极接触的第一表面。
多个光输出图案中的每个可以包括与第一表面相对的第二表面以及第三表面，第二表面具有弯曲的形状(例如，是弯曲的)，第三表面是将第一表面和第二表面连接的侧表面，并且多个光输出图案的直径从第一表面到第二表面增加。
第三表面可以具有相对于第一基底的顶表面倾斜的形状(例如，可以相对于第一基底的顶表面倾斜)。
第一表面的直径可以小于多个凹槽中的每个的直径。
多个发光元件可以包括用于发射第一颜色的光的第一发光元件和用于发射与第一颜色不同的第二颜色的光的第二发光元件，并且多个光输出图案可以包括位于第一发光元件上以阻挡(或减少)第二颜色的光的透射的第一光输出图案以及位于第二发光元件上以阻挡(或减少)第一颜色的光的透射的第二光输出图案。
多个发光元件中的每个可以包括第一半导体层、位于第一半导体层上的活性层和位于活性层上的第二半导体层，并且多个凹槽中的每个的直径可以等于第二半导体层的直径。
附图说明
通过参照附图更详细地描述公开的实施例，公开的以上和其它方面和特征将变得更加明显，在附图中：
图1是根据一个或更多个实施例的显示装置的示意性平面图；
图2是图1的部分A的平面图；
图3是图2的部分B的平面图；
图4是沿着图2的线L1-L1'截取的剖视图；
图5是沿着图2的线L2-L2'截取的剖视图；
图6是示出根据一个或更多个实施例的显示装置的发光元件的布置的平面图；
图7是示出根据一个或更多个实施例的显示装置的光输出图案的布置的平面图；
图8是示出根据一个或更多个实施例的显示装置的发光元件和光输出图案的放大剖视图；
图9是示意性地示出从图8的发光元件发射的光通过光输出图案射出的图；
图10至图14是示出根据一个或更多个实施例的制造显示装置的工艺的步骤的剖视图；
图15是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图；
图16是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图；
图17是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图；
图18是根据一个或更多个其它实施例的显示装置的发光元件和光输出图案的放大剖视图；
图19是根据一个或更多个其它实施例的显示装置的发光元件和光输出图案的放大剖视图；
图20是根据一个或更多个其它实施例的显示装置的发光元件和光输出图案的放大剖视图；
图21是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图；
图22是图21的显示装置的发光元件和光输出图案的放大剖视图；
图23是示出图21的显示装置的光输出图案的布置的平面图；
图24至图26是示出图21的显示装置的制造工艺的一个或更多个部分的剖视图；
图27是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图；
图28至图31是示出图27的显示装置的制造工艺的一个或更多个部分的剖视图；
图32是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图；
图33至图35是示出根据一个或更多个实施例的包括显示装置的设备的示意图；以及
图36和图37示出了根据一个或更多个实施例的包括显示装置的透明显示设备。
具体实施方式
现在将在下文中参照附图更充分地描述本公开，在附图中示出了发明的实施例。然而，本公开可以以不同的形式实施，并且不应该被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上(例如，没有任何居间层在该层与所述另一层或基底之间)，或者也可以存在居间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
还将理解的是，当在本说明书中使用术语“包括”及其变型、“包含”和/或其变型时，说明存在所陈述的特征、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、步骤、操作、元件、组件和/或它们的组。
如在此所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。
如在此所使用的，诸如“……中的至少一个(种/者)”、“……中的一个(种/者)”和“选自……”的表达在一列元件之后/之前时，修饰整列元件，而不修饰列表中的单个元件。
如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
此外，在描述本公开的实施例时，“可以”的使用指“本公开的一个或更多个实施例”。
为了易于描述，在此可以使用诸如“在……之下”、“在……下方”、“下(下部)”、“在……上方”、“上(上部)”、“底(底部)”、“顶(顶部)”等的空间相对术语以描述如附图中所示出的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是，除了附图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用或操作中的不同的方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定向为“在”其它元件或特征“上方”或“之上”。因此，术语“在……下方”可以涵盖上方和下方两种方位。装置可以另外定位(旋转90度或处于其它方位)，并且在此使用的空间相对描述语应该被相应地解释。
如在此所使用的，术语“基本上”、“约(大约)”和类似术语用作近似术语而不是程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有偏差。考虑到所讨论的测量和与具体量的测量相关的误差(即，测量系统的限制)，如在此所使用的“约(大约)”或“近似”包括所陈述的值，并且意味着针对具体值的在如在本领域普通技术人员所确定的可接受的偏差的范围内。例如，“约(大约)”可以意味着在一个或更多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％内。
在此所述的任何数值范围旨在包括包含在所述范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所述最小值1.0与所述最大值10.0之间(并且包括所述最小值1.0和所述最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如以2.4至7.6为例。在此所述的任何最大数值限度旨在包括在此包含的所有较低数值限度，并且本说明书中所述的任何最小数值限度旨在包括在此包含的所有较高数值限度。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确叙述在此明确叙述的范围内包含的任何子范围。
在下文中，将参照附图描述实施例。
图1是根据一个或更多个实施例的显示装置的示意性平面图。
参照图1，显示装置10显示运动图像和/或静止图像。显示装置10可以指提供显示屏的任何合适的电子装置。显示装置10的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在以下描述中，其中无机发光二极管位于半导体电路板上的显示装置被示出作为显示面板的示例。然而，公开不限于此，并且可以应用于另一合适的显示面板，只要可以应用相同(或基本上相同)的技术精神即可。
显示装置10的形状可以进行各种适当地修改。例如，显示装置10可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、带有圆角(顶点)的四边形形状、另一多边形形状和/或圆形形状的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示屏幕(例如，图像)的区域，非显示区域NDA是其中不显示屏幕(例如，图像)的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为无效区域。显示区域DPA可以基本上占据显示装置10的中心。
非显示区域NDA可以在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线和/或电路驱动器可以放置在非显示区域NDA中，并且/或者外部装置可以安装在非显示区域NDA中。
例如，非显示区域NDA可以包括多个垫(“pad”，又被称为“焊盘”或“焊垫”)区域PDA和共电极连接部分CPA。共电极连接部分CPA可以围绕显示区域DPA，并且多个垫区域PDA中的每个可以在共电极连接部分CPA的一侧以在一个方向(例如，第二方向DR2)上延伸的形状布置。电连接(例如，电结合)到外部装置的多个垫PD(见图2)设置在垫区域PDA中，并且电连接到显示区域DPA中的多个发光元件ED(见图3)的共电极CE(见图2)设置在共电极连接部分CPA处。在附图中，在显示区域DPA的在第一方向DR1上的两侧处的垫区域PDA被示出为在非显示区域NDA中在共电极连接部分CPA的外侧的垫区域PDA。然而，公开不限于此，并且可以设置更多或更少数量的垫区域PDA。此外，在一些实施例中，显示装置10还可以包括在非显示区域NDA中在位于共电极连接部分CPA的内部的内非显示区域中的垫区域PDA。
图2是图1的部分A的平面图。图3是图2的部分B的平面图。图2是显示装置10的显示区域DPA、垫区域PDA和共电极连接部分CPA中的每个的一部分的放大图，并且图3示出了显示区域DPA中的一些像素PX的平面布置。
参照图2和图3，显示装置10的显示区域DPA可以包括多个像素PX。多个像素PX可以以矩阵布置。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状。然而，公开不限于此，并且其可以是其中每条边相对于一个方向倾斜的菱形形状。像素PX可以以条纹图案或条纹排列来布置，和/或以岛状图案或岛状排列来布置。在一个或更多个实施例中，像素PX中的每个可以包括发射设定或特定波段的光以显示设定或特定颜色的一个或更多个发光元件。
多个像素PX中的每个可以包括多个发射区域EA1、EA2和EA3。在显示装置10中，包括多个发射区域EA1、EA2和EA3的一个像素PX可以均是最小发光单元。
例如，一个像素PX可以包括第一发射区域EA1、第二发射区域EA2和第三发射区域EA3。第一发射区域EA1可以发射第一颜色的光，第二发射区域EA2可以发射第二颜色的光，并且第三发射区域EA3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，公开不限于此，并且发射区域EA1、EA2和EA3可以发射相同颜色的光。在一个或更多个实施例中，一个像素PX可以包括三个发射区域EA1、EA2和EA3，但是公开不限于此。例如，一个像素PX可以包括四个或更多个发射区域。
多个发射区域EA1、EA2和EA3中的每个可以包括发射设定或特定颜色的光的发光元件ED。尽管示出了具有矩形平面形状的发光元件ED，但是本说明书的实施例不限于此。例如，发光元件ED可以具有除了正方形形状、圆形形状、椭圆形形状和/或非典型(例如，不规则)形状之外的多边形形状。
多个发射区域EA1、EA2和EA3可以在第一方向DR1和第二方向DR2上布置，并且第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以在第一方向DR1上彼此交替地布置。因为多个像素PX在第一方向DR1和第二方向DR2上布置，所以第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以在第一方向DR1上独立地顺序布置，并且可以重复这样的布置。此外，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以在第二方向DR2上彼此交替地布置。
尽管在图2和图3中示出了发射区域EA1、EA2和EA3中的每个在平面图中具有正方形形状，但是公开不限于此。发射区域EA1、EA2和EA3中的每个的平面形状可以进行各种适当地修改。
多个共电极CE可以设置在非显示区域NDA的共电极连接部分CPA处。多个共电极CE可以在围绕显示区域DPA的同时彼此间隔开。共电极CE可以电连接(例如，电结合)到显示区域DPA中的多个发光元件ED。此外，共电极CE可以电连接到半导体电路板。
尽管在附图中示出了共电极连接部分CPA在第一方向DR1和第二方向DR2上围绕显示区域DPA的两侧，但是公开不限于此。共电极连接部分CPA的平面布置可以根据共电极CE的布置而改变。例如，当共电极CE在显示区域DPA的一侧在一个方向上布置时，共电极连接部分CPA可以具有在所述一个方向上延伸的平面形状。
多个垫PD可以布置在垫区域PDA中。垫PD中的每个可以电连接到设置在外部的电路板CB(见图4)处的电路板垫PDC(见图4)。多个垫PD可以在垫区域PDA中在第二方向DR2上彼此间隔开。
可以根据显示区域DPA中的发光元件ED的数量和电连接到垫PD的布线的布置来设计垫PD的布置。垫PD的布置可以根据发光元件ED的布置和电连接到垫PD的布线的布置进行各种适当地修改。
图4是沿着图2的线L1-L1'截取的剖视图。图5是沿着图2的线L2-L2'截取的剖视图。图6是示出根据一个或更多个实施例的显示装置的发光元件的布置的平面图。图7是示出根据一个或更多个实施例的显示装置的光输出图案的布置的平面图。图4示出了跨越垫区域PDA、共电极连接部分CPA和显示区域DPA的一个像素PX截取的剖面。图5示出了跨越共电极连接部分CPA和一个像素PX的发光元件ED截取的剖面。图6和图7示意性地示出了发光元件ED和光输出图案ELP的平面布置。
结合图1至图3参照图4至图7，根据一个或更多个实施例的显示装置10可以包括第一基底110、多个发光元件ED和多个光输出图案ELP。此外，显示装置10还可以包括电路板CB和在第一基底110下方的散热基底510。
第一基底110可以是半导体电路基底。第一基底110可以是通过半导体工艺形成的硅晶片基底，并且可以包括多个像素电路单元PXC。像素电路单元PXC中的每个可以通过在硅晶片上形成半导体电路的工艺来形成。多个像素电路单元PXC中的每个可以包括通过半导体工艺形成的至少一个晶体管和至少一个电容器。例如，多个像素电路单元PXC可以包括CMOS电路。
多个像素电路单元PXC可以设置在显示区域DPA和非显示区域NDA中。在多个像素电路单元PXC之中，显示区域DPA中的像素电路单元PXC中的每个可以电连接到像素电极AE。显示区域DPA中的多个像素电路单元PXC可以分别对应于多个像素电极AE，并且可以在作为厚度方向的第三方向DR3上与显示区域DPA中的发光元件ED叠置。
在多个像素电路单元PXC之中，非显示区域NDA中的像素电路单元PXC中的每个可以电连接到共电极CE。非显示区域NDA中的多个像素电路单元PXC可以分别对应于多个共电极CE，并且可以在第三方向DR3上与非显示区域NDA中的共电极CE和第二连接电极CNE2叠置。
电路绝缘层CINS可以位于多个像素电路单元PXC上。电路绝缘层CINS可以保护多个像素电路单元PXC，并且可以使多个像素电路单元PXC的台阶部分平坦。电路绝缘层CINS可以暴露像素电极AE中的每个的一部分，以将像素电极AE电连接到第一连接电极CNE1。电路绝缘层CINS可以包括无机绝缘材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和/或氮化铝(AlNx))。
多个像素电极AE可以设置在显示区域DPA中，并且它们中的每个可以在对应于其的像素电路单元PXC上。像素电极AE中的每个可以是与像素电路单元PXC一体形成并从像素电路单元PXC暴露的暴露电极。多个共电极CE可以在非显示区域NDA中设置在共电极连接部分CPA处，并且它们中的每个可以在对应于其的像素电路单元PXC上。共电极CE可以是与像素电路单元PXC一体形成并从像素电路单元PXC暴露的暴露电极。像素电极AE和共电极CE中的每个可以包含诸如铝(Al)的金属材料。
多个电极连接部分CTE1和CTE2中的每个可以在像素电极AE或共电极CE上。第一电极连接部分CTE1中的每个可以在显示区域DPA中在像素电极AE上。第一电极连接部分CTE1可以分别对应于不同的像素电极AE。第二电极连接部分CTE2中的每个可以在非显示区域NDA中在共电极连接部分CPA处以围绕显示区域DPA，并且可以在共电极CE上。
在一个或更多个实施例中，电极连接部分CTE1和CTE2中的每个可以直接在像素电极AE或共电极CE上。电极连接部分CTE1和CTE2中的每个可以电连接到像素电极AE或共电极CE以及发光元件ED。此外，第二电极连接部分CTE2可以通过形成在非显示区域NDA中的像素电路单元PXC电连接到多个垫PD中的任何一个。
电极连接部分CTE1和CTE2中的每个可以包含允许与像素电极AE或共电极CE以及发光元件ED电连接的材料。例如，电极连接部分CTE1和CTE2中的每个可以包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少一种。在一个或更多个实施例中，电极连接部分CTE1和CTE2中的每个可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层以及包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。
多个垫PD在非显示区域NDA中设置在垫区域PDA中。多个垫PD与共电极CE和第二电极连接部分CTE2间隔开。多个垫PD可以在第一方向DR1上与共电极CE间隔开，并且可以朝向非显示区域NDA的外侧定位。
垫PD中的每个可以包括垫基体层PL和垫上层PU。垫基体层PL可以在第一基底110上，并且电路绝缘层CINS可以暴露垫基体层PL。垫上层PU可以直接在垫基体层PL上。
多个垫PD中的每个可以电连接到电路板CB的电路板垫PDC。多个垫PD可以通过诸如布线WR的导电线电连接到电路板垫PDC。然而，公开不限于此，并且多个垫PD可以通过穿透第一基底110的通孔电连接到电路板垫PDC。
电路板CB可以是柔性印刷电路板(FPCB)、印刷电路板(PCB)、柔性印刷电路(FPC)和/或柔性膜(诸如膜上芯片(COF))。
散热基底510可以位于第一基底110的下侧上，该第一基底110的下侧是与在其处定位有发光元件ED的表面相对的表面。散热基底510可以基本上具有与第一基底110的形状类似的形状，并且可以与第一基底110的下侧接触。根据一个或更多个实施例，散热基底510可以定位为使得散热基底510的至少一部分在厚度方向上与显示装置10的显示区域DPA叠置，并且散热基底510的另一部分与非显示区域NDA叠置。散热基底510可以包含具有高热导率的材料，因此可以有效地或适当地释放由发光元件ED和电路板CB产生的热。例如，散热基底510可以由具有高热导率的金属材料(诸如钨(W)、铝(Al)和/或铜(Cu))制成。
在一个或更多个实施例中，散热基底510可以部分地在电路板CB的底表面上，并且可以与电路板CB接触。然而，公开不限于此。在一些实施例中，散热基底510可以具有能够有效地或适当地释放由显示装置10产生的热(特别是由发光元件ED产生的热)的结构。
多个发光元件ED可以布置为分别对应于显示区域DPA中的发射区域EA1、EA2和EA3。一个发光元件ED可以对应于发射区域EA1、EA2和EA3中的一个。
发光元件ED可以在显示区域DPA中设置在第一电极连接部分CTE1上。发光元件ED可以是具有在一个方向上延伸的形状的无机发光二极管。发光元件ED可以具有宽度比高度长的圆柱形形状、盘状形状和/或棒状形状。然而，公开不限于此，并且发光元件ED可以具有各种合适的形状(诸如棒状形状、布线状形状、管状形状、多边形棱柱形状(诸如规则立方体、长方体和/或六角棱柱)和/或在一个方向上延伸并具有部分倾斜的外表面的形状)。
根据一个或更多个实施例，发光元件ED可以包括第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SL和第二半导体层SEM2。第一连接电极CNE1、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SL和第二半导体层SEM2可以在第三方向DR3上顺序堆叠。
第一连接电极CNE1可以在第一电极连接部分CTE1上。第一连接电极CNE1可以与第一电极连接部分CTE1直接接触，并且可以将施加到像素电极AE的发光信号传输到发光元件ED。第一连接电极CNE1可以是欧姆连接电极。然而，公开不限于此，并且其可以是肖特基连接电极(Schottky connection electrode)。发光元件ED可以包括至少一个第一连接电极CNE1。
当发光元件ED电连接到电极连接部分CTE1和CTE2时，第一连接电极CNE1可以减小由于发光元件ED与电极连接部分CTE1和CTE2之间的接触而引起的电阻。第一连接电极CNE1可以包含导电金属。例如，第一连接电极CNE1可以包含金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)和银(Ag)中的至少一种。例如，第一连接电极CNE1可以包含金和锡的9:1合金、8:2合金或7:3合金，或者可以包含铜、银和锡的合金(SAC305)。
第一半导体层SEM1可以在第一连接电极CNE1上。第一半导体层SEM1可以是p型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层SEM1可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第一半导体层SEM1可以掺杂有p型掺杂剂，并且p型掺杂剂可以是Mg、Zn、Ca、Sr和/或Ba等。例如，第一半导体层SEM1可以是掺杂有p型Mg的p-GaN。
电子阻挡层EBL可以在第一半导体层SEM1上。电子阻挡层EBL可以防止或减少流入到活性层MQW中的电子注入到另一层中，而不与空穴在活性层MQW中复合。例如，电子阻挡层EBL可以是掺杂有p型Mg的p-AlGaN。电子阻挡层EBL的厚度可以在10nm至50nm的范围内，但是公开不限于此。在一些实施例中，可以省略电子阻挡层EBL。
活性层MQW可以在电子阻挡层EBL上。响应于通过第一半导体层SEM1和第二半导体层SEM2施加的发光信号，活性层MQW可以由于电子和空穴的复合而发射光。在一个或更多个实施例中，显示装置10的发光元件ED可以发射具有450nm至495nm的中心波段的第三颜色的光(例如，蓝光)。
活性层MQW可以包括具有单量子阱结构或多量子阱结构的材料。当活性层MQW包含具有多量子阱结构的材料时，活性层MQW可以具有其中多个阱层和势垒层交替层叠的结构。在一个或更多个实施例中，阱层可以由InGaN形成，并且势垒层可以由GaN和/或AlGaN形成，但是公开不限于此。
例如，活性层MQW可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，并且可以根据发射的光的波段包括其它III族至V族半导体材料。从活性层MQW发射的光不限于第三颜色的蓝光。在一些实施例中，可以发射第一颜色的红光和/或第二颜色的绿光。
超晶格层SL在活性层MQW上。超晶格层SL可以减小由第二半导体层SEM2与活性层MQW之间的晶格常数的差异引起的应力。例如，超晶格层SL可以由InGaN和/或GaN形成。超晶格层SL的厚度可以是约50nm至200nm。然而，可以省略超晶格层SL。
第二半导体层SEM2可以在超晶格层SL上。第二半导体层SEM2可以是n型半导体。第二半导体层SEM2可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层SEM2可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第二半导体层SEM2可以掺杂有n型掺杂剂，并且n型掺杂剂可以是Si、Ge、Se和/或Sn等。例如，第二半导体层SEM2可以是掺杂有n型Si的n-GaN。第二半导体层SEM2的厚度可以在2μm至4μm的范围内，但是公开不限于此。
根据一个或更多个实施例，在显示装置10的多个发光元件ED中，第二半导体层SEM2可以彼此连接。多个发光元件ED的第二半导体层SEM2可以通过第一公共半导体层CSE1作为单个公共层而彼此连接。第一公共半导体层CSE1可以在非显示区域NDA的一部分和显示区域DPA中，同时在第一方向DR1和第二方向DR2上延伸。发光元件ED的第二半导体层SEM2可以从第一公共半导体层CSE1部分地突出，以形成彼此间隔开的图案。
第一公共半导体层CSE1可以将通过第二连接电极CNE2和第二电极连接部分CTE2施加的发光信号传输到多个发光元件ED。如在此下方将描述的，第二连接电极CNE2可以在第一公共半导体层CSE1的在非显示区域NDA中的部分的一个表面上，并且可以通过第二电极连接部分CTE2电连接到共电极CE。
第二公共半导体层CSE2在发光元件ED的第二半导体层SEM2和第一公共半导体层CSE1上。第二公共半导体层CSE2可以在非显示区域NDA的一部分和显示区域DPA中，并且可以在整个第一公共半导体层CSE1上。第二公共半导体层CSE2可以是未掺杂的半导体。第二公共半导体层CSE2可以包含与第二半导体层SEM2的材料相同的材料，并且可以包含未掺杂有n型或p型掺杂剂的材料。在一个或更多个实施例中，第二公共半导体层CSE2可以是但不限于未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
与第一公共半导体层CSE1不同，第二公共半导体层CSE2可以不具有导电性，并且施加到像素电极AE和共电极CE的发光信号可以流过发光元件ED和第一公共半导体层CSE1。在发光元件ED的制造工艺中，第一公共半导体层CSE1和多个发光元件ED可以形成在第二公共半导体层CSE2上。
多个第二连接电极CNE2可以在非显示区域NDA中设置在共电极连接部分CPA处。第二连接电极CNE2可以在第一公共半导体层CSE1的一个表面上。此外，第二连接电极CNE2可以直接在第二电极连接部分CTE2上，并且可以将从共电极CE施加的发光信号传输到发光元件ED。第二连接电极CNE2可以由与第一连接电极CNE1的材料相同的材料制成。第二连接电极CNE2在第三方向DR3上的厚度可以大于第一连接电极CNE1在第三方向DR3上的厚度。
第一绝缘层INS1可以设置在第一公共半导体层CSE1的一个表面和发光元件ED的侧表面上。第一绝缘层INS1可以至少围绕发光元件ED。第一绝缘层INS1的围绕发光元件ED的部分可以分别对应于发光元件ED，因此发光元件ED可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。第一绝缘层INS1可以保护多个发光元件ED中的每个，并且可以将第一公共半导体层CSE1和发光元件ED与其它层绝缘。第一绝缘层INS1可以包括无机绝缘材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和/或氮化铝(AlNx))。
第一反射层RL1可以围绕多个发光元件ED的侧表面。第一反射层RL1可以在显示区域DPA中对应于发射区域EA1、EA2和EA3中的每个，并且可以直接在发光元件ED的侧表面上的第一绝缘层INS1上。因为第一反射层RL1围绕彼此间隔开的发光元件ED，同时对应于发光元件ED，所以不同的第一反射层RL1可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。第一反射层RL1可以反射从发光元件ED的活性层MQW发射的光，并且光可以在第一基底110的向上方向上行进。
第一反射层RL1可以包含具有高反射率的金属材料(诸如铝(Al))。第一反射层RL1的厚度可以为约0.1μm，但不限于此。
多个光输出图案ELP可以分别在发光元件ED上。多个光输出图案ELP可以分别对应于不同的发射区域EA1、EA2和EA3，并且一个光输出图案ELP可以对应于一个发光元件ED。多个光输出图案ELP可以在厚度方向上分别与发光元件ED叠置。
光输出图案ELP可以包括对应于第一发射区域EA1的第一光输出图案ELP1、对应于第二发射区域EA2的第二光输出图案ELP2以及对应于第三发射区域EA3的第三光输出图案ELP3。光输出图案ELP可以在不同的发射区域EA1、EA2和EA3中，并且可以在第一方向DR1和第二方向DR2上彼此间隔开。类似于第一发射区域EA1，多个第一光输出图案ELP1可以在第一方向DR1上彼此间隔开，并且类似于第二发射区域EA2和第三发射区域EA3，多个第二光输出图案ELP2和多个第三光输出图案ELP3也可以在第一方向DR1上彼此间隔开。第一光输出图案ELP1、第二光输出图案ELP2和第三光输出图案ELP3可以在第二方向DR2上彼此顺序地间隔开，并且可以使用该布置作为基本单元重复地布置。
根据一个或更多个实施例，光输出图案ELP可以将从发光元件ED发射的光转换成另一波段的光。光输出图案ELP可以包含分散在基体部分BSP中的波长转换颗粒WCP。
波长转换颗粒WCP可以分散在光输出图案ELP的基体部分BSP中，并且可以转换从发光元件ED发射的光的波段。在其中发光元件ED发射第三颜色的蓝光的实施例中，光输出图案ELP的波长转换颗粒WCP可以将从发光元件ED发射的光的至少一部分转换成第四颜色的黄光。波长转换颗粒WCP可以是将第三颜色的蓝光转换成第四颜色的黄光的材料。波长转换颗粒WCP可以是量子点、量子棒和/或荧光物质。量子点的示例可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体和其组合。
从发光元件ED发射的第三颜色的光的一部分可以由波长转换颗粒WCP转换成第四颜色的黄光，并且可以在光输出图案ELP中产生第三颜色的光和第四颜色的光的混合光。如在此下方将描述的，光输出图案ELP的基体部分BSP可以仅透射第三颜色的光和第四颜色的光的混合光的一部分，并且可以阻挡或减少其它光的透射。
此外，光输出图案ELP中的每个还可以包括分散在基体部分BSP中的散射体。散射体可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等。有机颗粒的材料的示例可以包括丙烯酸树脂、聚氨酯树脂等。
包含在光输出图案ELP中的波长转换颗粒WCP的含量随着光输出图案ELP在第三方向DR3上的厚度增加而增加，使得光输出图案ELP的光转换效率可以增加。如上方所描述的，可以考虑波长转换颗粒WCP的光转换效率和从第二表面S2(见图8)发射的光的输出角度来设计光输出图案ELP的厚度。
光输出图案ELP中的每个可以阻挡或减少入射光中的一些的透射。根据一个或更多个实施例，光输出图案ELP的基体部分BSP可以包含阻挡或减少入射光中的一些的透射的材料。多个光输出图案ELP可以是仅透射从发光元件ED发射的光中的一些的滤色器。
例如，第一发射区域EA1中的第一光输出图案ELP1可以是阻挡或减少除了红色波段的光之外的光的透射的红色滤色器。第一光输出图案ELP1的第一基体部分BSP1可以包含诸如吸收除了第一颜色的红光之外的光的染料或颜料的着色剂。类似地，第二发射区域EA2中的第二光输出图案ELP2可以是阻挡或减少除了绿色波段的光之外的光的透射的绿色滤色器，并且第三发射区域EA3中的第三光输出图案ELP3可以是阻挡或减少除了蓝色波段的光之外的光的透射的蓝色滤色器。第二光输出图案ELP2的第二基体部分BSP2可以包含诸如吸收除了第二颜色的绿光之外的光的染料或颜料的着色剂，并且第三光输出图案ELP3的第三基体部分BSP3可以包括诸如吸收除了第三颜色的蓝光之外的光的染料或颜料的着色剂。
光输出图案ELP可以引导从发光元件ED发射的光并且仅透射光中的一些，并且可以阻挡或减少其它光的透射。发射区域EA1、EA2和EA3可以根据光输出图案ELP的基体部分BSP中包含的着色剂而发射不同的颜色的光。
然而，在其中从多个发光元件ED发射的光具有不同的颜色的实施例中，光输出图案ELP可以不包含波长转换颗粒WCP。在这种情况下，每个光输出图案ELP可以仅执行滤色器的功能。
根据一个或更多个实施例，显示装置10可以包括形成为分别对应于发光元件ED的多个凹槽GP，并且光输出图案ELP可以分别位于多个凹槽GP中。在一个示例中，凹槽GP可以形成在发光元件ED的第二半导体层SEM2中，并且光输出图案ELP可以部分地位于凹槽GP中。
图8是示出根据一个或更多个实施例的显示装置的发光元件和光输出图案的放大剖视图，并且图9是示意性地示出从图8的发光元件发射的光通过光输出图案射出的图。
参照图8以及图4至图7，显示装置10可以包括其中发光元件ED的第二半导体层SEM2的顶表面部分地凹入的多个凹槽GP。凹槽GP可以在发射区域EA中穿透第一公共半导体层CSE1和第二公共半导体层CSE2，并且可以形成为使得第二半导体层SEM2的顶表面部分地凹入。凹槽GP可以具有足以防止完全去除发光元件ED的第二半导体层SEM2的厚度，并且光输出图案ELP的底表面可以与第二半导体层SEM2直接接触。此外，凹槽GP的宽度W1可以小于发光元件ED的第二半导体层SEM2的宽度W2，并且光输出图案ELP的侧表面可以与第二公共半导体层CSE2直接接触。凹槽GP可以形成为使得第二半导体层SEM2的顶表面的一部分凹入，并且第二半导体层SEM2可以形成为使得第二半导体层SEM2的一部分围绕凹槽GP。第二半导体层SEM2的侧表面可以在围绕凹槽GP的同时连接到第一公共半导体层CSE1。发光元件ED中的每个的第二半导体层SEM2可以通过第一公共半导体层CSE1电连接到第二连接电极CNE2。
可以在显示装置10的制造工艺中通过蚀刻发光元件ED的第二半导体层SEM2的一部分的工艺来形成多个凹槽GP。尽管发光元件ED的第二半导体层SEM2可以形成为具有比其它层的厚度大的厚度，但是第二半导体层SEM2的厚度可以通过在它们形成在第一基底110上之后形成凹槽GP的工艺来减小。第二半导体层SEM2的在超晶格层SL上的部分的厚度可以小于第二半导体层SEM2的侧表面的高度。此外，第二半导体层SEM2的围绕凹槽GP的侧表面的厚度可以小于侧表面的高度。
根据一个或更多个实施例，光输出图案ELP可以引导光的行进路径，使得从发光元件ED发射的光在设定或特定方向上行进。光输出图案ELP可以由能够透射光并且具有高折射率的材料制成。从发光元件ED发射的光可以在光输出图案ELP中行进，然后可以在第一基底110的向上方向上发射。根据一个或更多个实施例，光输出图案ELP可以包括透镜型(例如，透镜状)光输出部分，以在设定或特定方向上引导从发光元件ED发射的光。
光输出图案ELP可以具有比凹槽GP的深度大的高度，并且可以部分地位于凹槽GP中并且部分地从第二公共半导体层CSE2向上突出。光输出图案ELP可以包括面对发光元件ED的活性层MQW的第一表面S1、作为与第一表面S1相对的顶表面的第二表面S2以及作为连接第一表面S1和第二表面S2的侧表面的第三表面S3。作为光输出图案ELP的在凹槽GP中的部分的底表面的第一表面S1可以是从发光元件ED发射的光入射在其上的光接收表面，并且作为光输出图案ELP的从第二公共半导体层CSE2向上突出的部分的顶表面的第二表面S2可以是入射光从其发射的光输出表面。此外，作为光输出图案ELP的侧表面的第三表面S3可以形成反射表面，该反射表面引导入射光向顶表面行进而不从侧表面射出。
作为面对发光元件ED的活性层MQW的表面的第一表面S1可以直接在第二半导体层SEM2上。光输出图案ELP的第一表面S1可以与活性层MQW相邻，同时与第二半导体层SEM2直接接触。在一个或更多个实施例中，第一表面S1的直径可以小于凹槽GP的直径。如在此下方将描述的，作为光输出图案ELP的侧表面的第三表面S3可以倾斜，使得直径从第一表面S1朝向第二表面S2增加。在具有倾斜侧表面的光输出图案ELP中，作为底表面的第一表面S1的直径可以小于凹槽GP的直径，使得光输出图案ELP可以部分地插入到凹槽GP中。在显示装置10中，光输出图案ELP的第一表面S1可以尽可能靠近发光元件ED的活性层MQW，并且从发光元件ED的活性层MQW产生的大部分光EL1(见图9)可以入射在第一表面S1上。
尽管在附图中示出了其中第一表面S1与第二半导体层SEM2直接接触的结构，但是公开不限于此。在一些实施例中，显示装置10还可以包括在凹槽GP中的其它层，第二半导体层SEM2的结构可以改变，和/或光输出图案ELP的第一表面S1可以不与第二半导体层SEM2直接接触。
从发光元件ED发射的光EL1可以基本上在第一基底110的向上方向上行进。因为光输出图案ELP位于凹槽GP中并且第一表面S1与活性层MQW相邻，所以大部分光EL1可以入射在光输出图案ELP上。入射在光输出图案ELP上的光中的一些可以入射在波长转换颗粒WCP上，并且一些其它光可以入射在第二表面S2和/或第三表面S3上，而不穿过波长转换颗粒WCP。入射在波长转换颗粒WCP上的光可以在其波长被转换之后被发射，然后可以入射在其它波长转换颗粒WCP上和/或入射在第二表面S2和/或第三表面S3上。
作为光输出图案ELP的顶表面的第二表面S2可以是入射光从其射出的表面。第二表面S2可以具有允许入射光有效地发射到外部的形状。根据一个或更多个实施例，光输出图案ELP可以具有其中第二表面S2的外表面弯曲的形状。如上方所描述的，光输出图案ELP可以由具有高折射率的材料制成，并且光输出图案ELP外部的空气层可以具有比光输出图案ELP的折射率低的折射率。在具有高折射率的光输出图案ELP与外部之间的界面处，可以根据光的入射角发生全反射。光输出图案ELP的第二表面S2可以具有弯曲的形状以防止或减少入射光EL1的全反射，并且大部分光EL2(见图9)可以从第二表面S2在向上方向上发射。
作为光输出图案ELP的侧表面的第三表面S3可以是防止或减少入射光发射到其它相邻的发射区域EA1、EA2和EA3的反射表面。第三表面S3可以具有允许入射光被全反射而不被发射到外部的形状。根据一个或更多个实施例，光输出图案ELP的第三表面S3可以是倾斜的或弯曲的，并且由于光输出图案ELP与外部之间的折射率差异，入射在第三表面S3上的光可以被全反射。入射在光输出图案ELP的第三表面S3上的光EL1可以被全反射并且在光输出图案ELP中行进，然后可以入射在其它波长转换颗粒WCP上和/或入射在第二表面S2和/或第三表面S3的另一部分上。入射在其它波长转换颗粒WCP上的光可以经受波长转换，入射在第三表面S3的另一部分上的光可以再次被全反射，并且入射在第二表面S2上的光可以被有效地或适当地射出。
在一个或更多个实施例中，入射在光输出图案ELP上的光EL1可以与其波长被光输出图案ELP中的波长转换颗粒WCP转换的光混合。混合的光中的一些可以入射在其它波长转换颗粒WCP上和/或入射在第二表面S2和/或第三表面S3上，同时在光输出图案ELP的基体部分BSP中行进。然而，一些其它混合的光具有其中它们被光输出图案ELP的基体部分BSP阻挡、吸收(或减少)的波段，因此可以不在光输出图案ELP中的另一方向上行进。例如，入射在光输出图案ELP上的光EL1的仅一部分和其波长被波长转换颗粒WCP转换的光可以从光输出图案ELP发射到外部。
因为光输出图案ELP分别对应于形成在发射区域EA1、EA2和EA3中的凹槽GP，所以从发光元件ED发射的光可以通过光输出图案ELP射出。设置在发射区域EA1、EA2和EA3中的任何一个中的光输出图案ELP可以防止或减少入射光发射到其它相邻的发射区域EA1、EA2和EA3，并且可以引导光在向上方向上射出。光输出图案ELP可以引导从发光元件ED发射的光在发射区域EA1、EA2和EA3中发射，并且可以防止或减少从相邻的发射区域EA1、EA2和EA3发射的光的颜色的混合。
在一个或更多个实施例中，具有弯曲的第二表面S2的光输出图案ELP可以用作透镜，该透镜引导入射光EL1在垂直于(或基本上垂直于)第一基底110的顶表面的方向上射出。在光输出图案ELP中，可以调节第二表面S2的曲率、第一表面S1与第二表面S2之间的距离和/或光输出图案ELP的长度，以控制从第二表面S2射出的光EL2的行进方向。
从发光元件ED的活性层MQW产生并行进到光输出图案ELP的光EL1中的一些可以在垂直于(或基本上垂直于)第一表面S1的方向上具有入射角，并且可以在光输出图案ELP中在垂直方向上行进。它们中的一些可以行进到第二表面S2并且被基体部分BSP吸收或阻挡(或减少)，并且它们中的一些其它光可以入射在波长转换颗粒WCP上。
入射在第一表面S1上的光之中的一些其它光可以具有从穿过第一表面S1的中心的法线倾斜的入射角。具有设定或特定入射角的光可以在光输出图案ELP中在倾斜方向(而不是垂直方向)上行进，或者可以在第二表面S2上在倾斜方向上被全反射。入射在第二表面S2与外部之间的界面上的光可以在界面处折射并射出。在此，通过调节入射在第二表面S2与外部之间的界面上的光的入射角，可以引导发射到外部的光EL2在垂直于(或基本上垂直于)第一基底110的顶表面的方向上行进。
可以通过调节第二表面S2的外表面的曲率和光输出图案ELP的厚度来确定入射在第二表面S2与外部之间的界面上的光的入射角。当第一表面S1放置在第二表面S2的焦平面上时，以设定或特定入射角已经穿过第一表面S1的光EL1可以在第二表面S2与外部之间的界面上折射，并在垂直于(或基本上垂直于)第一基底110的顶表面的方向上射出。显示装置10可以调节光输出图案ELP的长度和第二表面S2的曲率，以引导从光输出图案ELP发射的光EL2在垂直于(或基本上垂直于)第一基底110的顶表面的方向上射出。显示装置10的优点在于：从发光元件ED发射的光不与相邻的发射区域EA1、EA2和EA3的光混合，并且提高了在向上方向上的光输出效率。
凹槽GP的形状和光输出图案ELP的布置不限于图8中所示出的凹槽GP的形状和光输出图案ELP的布置。在一些实施例中，凹槽GP的宽度可以与发光元件ED的第二半导体层SEM2的宽度相同。在这种情况下，凹槽GP可以被第一绝缘层INS1和第一反射层RL1围绕，而不是被第二半导体层SEM2围绕。此外，第二半导体层SEM2可以不连接到第一公共半导体层CSE1，并且另一连接电极可以进一步设置在凹槽GP中并且设置在第二半导体层SEM2上。可以通过参照结合本公开的其它实施例提供的描述来理解另一连接电极的描述。
在下文中，将参照附图描述根据一个或更多个实施例的显示装置10的制造工艺。
图10至图14是示出根据一个或更多个实施例的制造显示装置的工艺的步骤的剖视图。图10至图14示意性地示出了形成发光元件ED和光输出图案ELP的工艺的步骤。
参照图10和图11，在目标基底TSUB上形成多个半导体材料层CSE2、SEM2L、SLTL、MQWL、EBLL和SEM1L。
首先，准备目标基底TSUB，并且在目标基底TSUB上顺序地形成多个半导体材料层CSE2、SEM2L、SLTL、MQWL、EBLL和SEM1L。可以通过外延生长方法形成半导体材料层。形成半导体材料层的方法可以是电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射和/或金属有机化学气相沉积(MOCVD)等。
例如，在目标基底TSUB上形成第二公共半导体层CSE2。第二公共半导体层CSE2可以减小第二半导体材料层SEM2L与目标基底TSUB之间的晶格常数的差异。接下来，在第二公共半导体层CSE2上顺序地形成第二半导体材料层SEM2L、超晶格材料层SLTL、活性材料层MQWL、电子阻挡材料层EBLL和第一半导体材料层SEM1L。
接下来，蚀刻多个半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L以形成多个发光元件ED。
例如，在第一半导体材料层SEM1L上形成多个第一掩模图案MP1和第二掩模图案MP2。第一掩模图案MP1和第二掩模图案MP2可以是包含无机材料的硬掩模或包含无机材料的光致抗蚀剂掩模。第一掩模图案MP1形成为具有比第二掩模图案MP2的厚度大的厚度，以防止或降低蚀刻第一掩模图案MP1下方的多个半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L的风险。
在使用多个第一掩模图案MP1和第二掩模图案MP2作为掩模的同时，蚀刻多个半导体材料层的一部分。在目标基底TSUB上，可以部分地蚀刻并去除多个半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L，并且未被蚀刻的部分可以形成发光元件ED。半导体材料层的蚀刻工艺可以是干法蚀刻工艺和/或湿法蚀刻工艺中的任何一种，并且蚀刻工艺没有特别地限制。例如，可以通过反应离子蚀刻(RIE)方法、深反应离子蚀刻(DRIE)方法和/或电感耦合等离子体反应离子蚀刻(ICP-RIE)方法等来执行蚀刻半导体材料层的工艺。因为可以执行各向异性蚀刻，所以干法蚀刻法可以适用于垂直蚀刻。在使用上述蚀刻技术的情况下，其可以能够使用Cl2和/或O2作为蚀刻剂。然而，公开不限于此。
与第一掩模图案MP1叠置的多个半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L可以在不被蚀刻的情况下形成多个发光元件ED。在此，第二半导体材料层SEM2L可以形成发光元件ED的第二半导体层SEM2和第一公共半导体层CSE1。在与第二掩模图案MP2叠置的多个半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L之中，可以通过蚀刻第二掩模图案MP2来蚀刻并去除超晶格材料层SLTL、活性材料层MQWL、电子阻挡材料层EBLL和第一半导体材料层SEM1L，并且可以保留第二半导体材料层SEM2L的一部分和第二公共半导体层CSE2而不被蚀刻。在不与掩模图案MP1和MP2叠置的多个半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L之中，可以蚀刻并去除超晶格材料层SLTL、活性材料层MQWL、电子阻挡材料层EBLL和第一半导体材料层SEM1L，并且可以通过调节蚀刻工艺保留第二半导体材料层SEM2L的一部分和第二公共半导体层CSE2而不被蚀刻。例如，在目标基底TSUB的边缘处，第二半导体材料层SEM2L的厚度可以相对大于相邻区域中的第二半导体材料层SEM2L的厚度，以设定在其处将定位有在此下方将描述的第二连接电极CNE2的位置。
接下来，参照图12，形成围绕发光元件ED的第一绝缘层INS1和第一反射层RL1，并且在发光元件ED和第一公共半导体层CSE1上形成多个连接电极CNE1和CNE2。
可以通过在目标基底TSUB上涂覆分别形成第一绝缘层INS1和第一反射层RL1的材料并部分地蚀刻它们的工艺来形成第一绝缘层INS1和第一反射层RL1。可以通过用绝缘材料层完全覆盖发光元件ED和第一公共半导体层CSE1的顶表面并将其去除以暴露发光元件ED和第一公共半导体层CSE1的顶表面的部分来形成第一绝缘层INS1。可以通过用反射材料层完全覆盖第一绝缘层INS1、发光元件ED和第一公共半导体层CSE1的顶表面并将其去除以暴露第一公共半导体层CSE1的顶表面的一部分和发光元件ED的顶表面来形成第一反射层RL1。连接电极CNE1和CNE2可以位于其中去除了第一绝缘层INS1和第一反射层RL1的区域中。第一连接电极CNE1可以在发光元件ED的第一半导体层SEM1上以与其对应，并且第二连接电极CNE2可以在其中第一公共半导体层CSE1的顶表面的一部分被暴露的部分处。通过执行上方工艺，可以形成包括形成在目标基底TSUB上的多个发光元件ED的发光元件层120。
接下来，参照图13，发光元件层120可以在包括多个像素电路单元PXC、共电极CE、像素电极AE以及电极连接部分CTE1和CTE2的第一基底110上，并且可以去除目标基底TSUB。可以设置发光元件层120，使得连接电极CNE1和CNE2分别对应于电极连接部分CTE1和CTE2。当发光元件层120的上部分面对第一基底110的顶表面并且连接电极CNE1和CNE2分别与电极连接部分CTE1和CTE2接触时，去除目标基底TSUB。
接下来，参照图14，部分地蚀刻发光元件ED的第二半导体层SEM2、第一公共半导体层CSE1和第二公共半导体层CSE2，以形成多个凹槽GP。凹槽GP可以形成为分别对应于发光元件ED。凹槽GP可以在第一方向DR1和第二方向DR2上布置，以对应于多个发光元件ED在第一方向DR1和第二方向DR2上的布置。一个凹槽GP可以穿透第一公共半导体层CSE1和第二公共半导体层CSE2，并且可以形成为使得第二半导体层SEM2的顶表面的一部分凹入。
如上方所描述的，凹槽GP可以具有允许位于超晶格层SL上的第二半导体层SEM2的一部分保留的深度，并且可以具有比第二半导体层SEM2的宽度小的宽度。因此，发光元件ED中的每个的第二半导体层SEM2可以具有围绕凹槽GP的形状，并且第二半导体层SEM2的与第一绝缘层INS1接触的侧表面部分可以连接(例如，结合)到第一公共半导体层CSE1。发光元件ED中的每个的第二半导体层SEM2可以通过第一公共半导体层CSE1电连接到第二连接电极CNE2。
接下来，根据一个或更多个实施例，可以通过将多个光输出图案ELP布置在多个发光元件ED的相应的凹槽GP中来制造显示装置10。光输出图案ELP可以部分地插入到发光元件ED中的每个的凹槽GP中，使得第一表面S1可以面对发光元件ED的活性层MQW，并且与第一表面S1相对的第二表面S2可以面向上。第二表面S2的外表面可以弯曲以具有透镜形状。在一个或更多个实施例中，可以通过将具有高折射率的有机材料布置在发光元件ED中的每个的凹槽GP中，然后向有机材料施加热以使其回流的工艺形成光输出图案ELP。可以通过使有机图案回流来将光输出图案ELP的弯曲的第二表面S2形成为具有其中中心部分突出的形状。在此，可以通过调节具有突出的形状的图案的尺寸和回流工艺的条件来调节第二表面S2的曲率。
在下文中，将参照其它附图描述显示装置10的各种实施例。
图15是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图。
参照图15，根据一个或更多个实施例的显示装置10_1可以在第二公共半导体层CSE2上进一步包括第二基底210。实施例与图5的实施例的不同之处在于：显示装置10_1还包括第二基底210。在以下描述中，将不提供冗余描述，并且将主要描述差异。
第二基底210可以位于第二公共半导体层CSE2上。第二基底210可以覆盖多个光输出图案ELP的一部分，并且可以保护或支撑光输出图案ELP。第二基底210可以包括形成为与各个光输出图案ELP对应的多个开孔，并且光输出图案ELP可以位于不同的开孔中。
光输出图案ELP可以在形成在第二基底210中的开孔中，并且可以从第二基底210的顶表面部分地突出。在显示装置10_1中，光输出图案ELP从第二基底210的顶表面部分地突出，并且顶表面可能由于光输出图案ELP而具有表面粗糙度。然而，公开不限于此，并且显示装置10_1还可以包括在第二基底210上的层(例如，平坦化层)以具有平坦表面。
根据一个或更多个实施例，第二基底210可以包含具有与光输出图案ELP的材料的折射率不同的折射率的材料，并且可以引导从发光元件ED发射的光的行进路径，使得光通过光输出图案ELP在向上方向上射出。第二基底210和光输出图案ELP可以由不同的透明材料制成，并且从发光元件ED发射的光可以在光输出图案ELP中行进并且可以被发射到第二基底210和光输出图案ELP上方的位置。
例如，第二基底210由具有比光输出图案ELP的折射率低的折射率的材料制成，并且入射在光输出图案ELP上的光可以在与第二基底210的界面处被全反射并在向上方向上射出。光输出图案ELP的第三表面S3可以倾斜，使得直径从在下侧上的第一表面S1朝向上侧增加。作为与第二基底210接触的表面的第三表面S3可以是光输出图案ELP与第二基底210之间的界面。因为光输出图案ELP包含具有比第二基底210的折射率高的折射率的材料，所以入射在光输出图案ELP上的光之中的被指向为朝向侧表面的光可以在第三表面S3处和/或在与第二基底210的界面处被全反射。光输出图案ELP可以引导光从第二表面S2射出而不会损失到第二基底210。显示装置10_1还可以包括第二基底210以支撑并保护光输出图案ELP并进一步提高在向上方向上的光输出效率。
图16是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图。
参照图16，根据一个或更多个实施例的显示装置10_2可以在第二基底210上进一步包括盖层310。实施例与图15的实施例的不同之处在于：显示装置10_2还包括盖层310。在以下描述中，将不提供冗余描述，并且将主要描述差异。
盖层310可以设置在第二基底210的整个顶表面上，以覆盖和/或围绕光输出图案ELP的第二表面S2。盖层310包含透明材料，使得即使盖层310覆盖光输出图案ELP，也可以发射光。尽管显示装置10_2包括光输出图案ELP，但是由于第二基底210和盖层310，顶表面可以形成为平坦的。
因为显示装置10_2还包括盖层310，所以第二表面S2与盖层310之间的界面可以形成在光输出图案ELP的光输出部分处。盖层310可以包含防止或减少从光输出图案ELP发射的光朝向相邻的发射区域EA1、EA2和EA3折射的材料。在一个或更多个实施例中，盖层310可以由具有比光输出图案ELP的材料的折射率低的折射率的材料制成。例如，光输出图案ELP可以包含具有比第二基底210和盖层310的材料的折射率高的折射率的材料，并且盖层310可以包含具有高于或等于第二基底210的材料的折射率的折射率的材料。由于盖层310，显示装置10_2可以具有平坦的顶表面，并且即使盖层310覆盖光输出图案ELP，从发光元件ED发射的光也可以在向上方向上有效地或适当地射出。
图17是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图。
参照图17，在显示装置10_3中，基体部分BSP可以包括第一部分P1和第二部分P2，换句话说，包括基体部分BSP的光输出图案ELP可以包括具有不同的折射率的第一部分P1和第二部分P2。光输出图案ELP可以包括被区分为分别对应于第二基底210和盖层310的第一部分P1和第二部分P2。因为第一部分P1和第二部分P2具有不同的折射率，所以能够进一步提高从光输出图案ELP射出的光在向上方向上的光输出效率。除了光输出图案ELP的结构和折射率的关系之外，实施例与图16的实施例相同。
光输出图案ELP可以包括在形成在第二基底210中的开孔中并与第二基底210接触的第一部分P1以及在第一部分P1上并从第二基底210的顶表面突出的第二部分P2。在形成对应于发光元件ED的凹槽GP并且在第二基底210中形成开孔之后，可以将光输出图案ELP插入到凹槽GP和开孔中。光输出图案ELP可以包括根据第二基底210的厚度和光输出图案ELP的厚度区分的第一部分P1和第二部分P2(例如，第一部分P1可以具有在第三方向DR3上与第二基底210的厚度基本上相同的厚度，并且第二部分P2可以对应于光输出图案ELP的厚度与第二基底210的厚度之间的差)。可以根据与第二基底210的相对布置来区分第一部分P1和第二部分P2。此外，第一部分P1和第二部分P2可以包含具有不同的折射率的材料。
根据一个或更多个实施例，在光输出图案ELP中，第二部分P2可以包含具有比第一部分P1的材料的折射率高的折射率的材料。从第一部分P1入射到第二部分P2的光可以在它们之间的界面处折射。因为第二部分P2具有比第一部分P1的折射率高的折射率，所以折射光可以被折射到发射区域EA1、EA2和EA3的内部，而不被指向到其它相邻的发射区域EA1、EA2和EA3。从显示装置10_3发射的光可以主要从与发射区域EA1、EA2和EA3对应的区域在向上方向上射出，并且可以几乎不与来自其它相邻的发射区域EA1、EA2和EA3的光混合(例如，可以基本上不与来自其它相邻的发射区域EA1、EA2和EA3的光混合)。
图18是示出根据一个或更多个其它实施例的显示装置的发光元件和光输出图案的相对布置的放大剖视图。
参照图18，根据一个或更多个实施例的显示装置10_4可以在光输出图案ELP与发光元件ED之间进一步包括光学层710。光学层710可以在光输出图案ELP的第一表面S1与发光元件ED的活性层MQW之间，并且从发光元件ED发射的光可以通过光学层710有效地入射在光输出图案ELP上。例如，光学层710可以直接在发光元件ED的第二半导体层SEM2上。光输出图案ELP可以直接在光学层710上，使得第一表面S1可以与光学层710形成界面。
在一个或更多个实施例中，光学层710可以是抗漫反射层。发光元件ED的第二半导体层SEM2和光输出图案ELP可以包含不同的材料，因此可以具有不同的折射率。当它们之间的折射率差大时，光可能在第一表面S1上被过度折射和漫反射，使得光输出量可能减少。为了防止或减少这种现象，光学层710可以设置在光输出图案ELP的第一表面S1与发光元件ED之间，使得从发光元件ED发射的光可以入射在光输出图案ELP上而没有漫反射。因为显示装置10_4还包括在光输出图案ELP的第一表面S1与发光元件ED的活性层MQW之间的光学层710，所以能够防止或减少光的漫反射并进一步提高光输出效率。
图19是示出根据一个或更多个其它实施例的显示装置的发光元件和光输出图案的相对布置的放大剖视图。
参照图19，根据一个或更多个实施例的显示装置10_5可以进一步包括围绕光输出图案ELP的侧表面的反射层910。反射层910可以包含具有高反射率的材料，并且可以与光输出图案ELP的第三表面S3接触。入射在第三表面S3上的光可以在反射层910上再次反射到光输出图案ELP中。反射层910可以由与围绕发光元件ED的侧表面的第一反射层RL1的材料基本上相同的材料制成。例如，反射层910可以由诸如铝(Al)的金属材料制成。
在根据实施例的显示装置10_5中，光输出图案ELP利用折射率的差异引导光，并且进一步设置侧表面上的反射层910，使得能够进一步防止或减少光发射到相邻的发射区域EA1、EA2和EA3。
图20是示出根据一个或更多个其它实施例的显示装置的发光元件和光输出图案的相对布置的放大剖视图。
参照图20，根据一个或更多个实施例的显示装置10_6可以具有其中光输出图案ELP_6的第三表面S3弯曲的形状。光输出图案ELP_6由具有高折射率的材料制成，并且入射光可以在与外部的界面之中的作为侧表面的第三表面S3上被全反射。光的全反射以及另一介质(例如，诸如以空气为例的外部介质)的折射率可以影响入射在界面上的光的入射角。光输出图案ELP_6的第三表面S3可以是弯曲的，使得入射在光输出图案ELP_6上并被指向为朝向侧表面的大部分光可以被全反射。根据一个或更多个实施例的显示装置10_6可以控制光输出图案ELP_6的侧表面的形状，以更有效地或适当地防止或减少相邻的发射区域EA1、EA2和EA3之间的光的颜色的混合。
图21是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图。图22是示出图21的显示装置的发光元件和光输出图案的相对布置的放大剖视图。图23是示出图21的显示装置的光输出图案的布置的平面图。
参照图21至图23，在根据一个或更多个实施例的显示装置10_7中，形成在发光元件ED处的凹槽GP1(见图24)的宽度可以与活性层MQW和第二半导体层SEM2的宽度相同。因此，在超晶格层SL上的第二半导体层SEM2可以具有相对小的厚度，并且可以不直接连接到第一公共半导体层CSE1。显示装置10_7可以进一步包括电连接到多个发光元件ED的第二半导体层SEM2和第二连接电极CNE2的第三连接电极CNE3。实施例与图5中的实施例的不同之处在于：凹槽GP1的宽度与发光元件ED的第二半导体层SEM2的宽度相同，因此，连接电极的布置不同。在以下描述中，将不提供冗余描述，并且将主要描述差异。
在显示装置10_7的制造工艺中，可以通过蚀刻公共半导体层CSE1和CSE2以及第二半导体层SEM2的一部分的工艺来形成形成为对应于各个发光元件ED的凹槽GP1。在图5的实施例中，凹槽GP形成为具有比第二半导体层SEM2的宽度小的宽度，使得多个发光元件ED的第二半导体层SEM2可以连接到第一公共半导体层CSE1。因此，发光元件ED中的每个的第二半导体层SEM2可以通过位于第一公共半导体层CSE1的一个表面上的第二连接电极CNE2电连接到共电极CE。
相反，在实施例的显示装置10_7中，在蚀刻公共半导体层CSE1和CSE2以及第二半导体层SEM2的一部分的工艺中，凹槽GP1可以形成为具有与第二半导体层SEM2的宽度相同的宽度。形成为对应于发光元件ED中的每个的凹槽GP1可以形成为暴露第二半导体层SEM2的顶表面，并且第二半导体层SEM2可以部分地保留在与第一公共半导体层CSE1分离并被第一绝缘层INS1围绕的区域中。第一绝缘层INS1的一部分可以围绕发光元件ED并形成暴露发光元件ED的顶表面的凹槽GP1。第一绝缘层INS1的围绕发光元件ED的部分在第三方向DR3上的长度可以大于发光元件ED的长度，并且第一绝缘层INS1可以围绕凹槽GP1。
第一公共半导体层CSE1可以仅物理地连接彼此相邻的发光元件ED，并且可以不通过第二半导体层SEM2电连接它们。在将光输出图案ELP放置在凹槽GP1中之前，可以设置电连接多个发光元件ED的第二半导体层SEM2和第二连接电极CNE2的第三连接电极CNE3，并且凹槽GP2(见图24)可以穿透公共半导体层CSE1和CSE2以暴露第二连接电极CNE2的顶表面。
根据一个或更多个实施例，多个凹槽GP1和GP2可以包括形成为与各个发光元件ED对应的第一凹槽GP1和形成为与第二连接电极CNE2对应的第二凹槽GP2。除了宽度不同之外，形成为暴露发光元件ED的第二半导体层SEM2的顶表面的第一凹槽GP1可以与图5的凹槽GP相同。第一凹槽GP1可以对应于显示区域DPA中的第一连接电极CNE1。第一凹槽GP1中的每个的宽度可以与发光元件ED的第二半导体层SEM2的宽度相同，并且第一凹槽GP1可以被第一绝缘层INS1围绕。光输出图案ELP可以位于相应的第一凹槽GP1中。
第二凹槽GP2可以暴露第二连接电极CNE2的顶表面的一部分。第一凹槽GP1可以穿透公共半导体层CSE1和CSE2，并且可以通过去除第二半导体层SEM2的一部分来形成，而第二凹槽GP2可以仅穿透公共半导体层CSE1和CSE2。在第一公共半导体层CSE1的一个表面上的第二连接电极CNE2的顶表面的一部分可以被第二凹槽GP2暴露。第二凹槽GP2可以对应于非显示区域NDA中的第二连接电极CNE2。
第三连接电极CNE3可以设置在分别由凹槽GP1和GP2暴露的发光元件ED的第二半导体层SEM2和第二连接电极CNE2上。第三连接电极CNE3也可以在第二公共半导体层CSE2上。第三连接电极CNE3可以基本上在整个显示区域DPA和整个非显示区域NDA中且在第二公共半导体层CSE2上，并且也可以在凹槽GP1和GP2中。因此，第三连接电极CNE3可以部分地直接位于第二连接电极CNE2和发光元件ED的第二半导体层SEM2上。第三连接电极CNE3可以在第一凹槽GP1中与第二半导体层SEM2的顶表面和第一绝缘层INS1的内侧壁接触，并且可以在第二凹槽GP2中与第二连接电极CNE2的顶表面的一部分直接接触。多个发光元件ED的第二半导体层SEM2可以通过第三连接电极CNE3电连接到第二连接电极CNE2和共电极CE。
根据一个或更多个实施例，显示装置10_7还可以在第三连接电极CNE3上在除了与第一凹槽GP1对应的部分之外的区域中包括第二绝缘层INS2。第二绝缘层INS2可以包含与第一绝缘层INS1的材料基本上相同的材料，并且可以保护第三连接电极CNE3。第二绝缘层INS2可以覆盖第三连接电极CNE3，而不与第一凹槽GP1叠置。第二绝缘层INS2可以覆盖第三连接电极CNE3的在第二凹槽GP2中的部分。第二绝缘层INS2可以不对应于在其处定位有光输出图案ELP的区域，并且包括对应于第一凹槽GP1的开口，并且可以通过覆盖第三连接电极CNE3来保护第三连接电极CNE3。然而，公开不限于此。第二绝缘层INS2可以形成在整个第三连接电极CNE3上且不包括对应于第一凹槽GP1的开口。在这种情况下，第二绝缘层INS2的一部分也可以在第一凹槽GP1中。在这种情况下，光输出图案ELP可以在第一凹槽GP1中直接在第二绝缘层INS2上。
光输出图案ELP可以在不同的第一凹槽GP1中，并且可以对应于不同的发光元件ED。光输出图案ELP中的每个可以在第一凹槽GP1中直接在第三连接电极CNE3上，并且第一表面S1可以与第三连接电极CNE3的顶表面直接接触。从发光元件ED的活性层MQW产生的光可以穿过超晶格层SL和第二半导体层SEM2，并且可以通过第三连接电极CNE3入射在光输出图案ELP上。因此，第三连接电极CNE3可以由透明导电材料制成。
实施例的显示装置10_7与图5的实施例的不同之处在于：第一凹槽GP1的宽度与发光元件ED的第二半导体层SEM2的宽度相同。第一凹槽GP1可以被第一绝缘层INS1而不是第二半导体层SEM2围绕，并且由于第一凹槽GP1的宽度的增加，可以容易地(或适当地)放置光输出图案ELP。因为第二半导体层SEM2通过第三连接电极CNE3电连接到第二连接电极CNE2和共电极CE，所以发光元件ED可以发射光，而不管第一公共半导体层CSE1的布置如何。
图24至图26是示出图21的显示装置的制造工艺的一部分的剖视图。
首先，参照图24，当形成在公共半导体层CSE1和CSE2上的发光元件ED以及第二连接电极CNE2位于第一基底110上时，形成多个凹槽GP1和GP2。可以通过蚀刻公共半导体层CSE1和CSE2以及第二半导体层SEM2的工艺来形成凹槽GP1和GP2。在显示区域DPA中，公共半导体层CSE1和CSE2的位于发光元件ED上的一部分以及第二半导体层SEM2的一部分被蚀刻以形成第一凹槽GP1。在非显示区域NDA中，可以蚀刻公共半导体层CSE1和CSE2的一部分以形成第二凹槽GP2。
接下来，参照图25和图26，在公共半导体层CSE1和CSE2以及凹槽GP1和GP2上设置第三连接电极CNE3，并且在第三连接电极CNE3上设置第二绝缘层INS2。第三连接电极CNE3可以在整个显示区域DPA和整个非显示区域NDA中且在第二公共半导体层CSE2上，并且还可以在凹槽GP1和GP2中。第三连接电极CNE3可以与分别由凹槽GP1和GP2暴露的发光元件ED的第二半导体层SEM2和第二连接电极CNE2直接接触。
第二绝缘层INS2可以在第三连接电极CNE3上，并且可以不在与第一凹槽GP1对应的区域中。第二绝缘层INS2可以包括与第一凹槽GP1对应的多个开口，并且可以暴露第一凹槽GP1中的每个的第三连接电极CNE3的顶表面。第二绝缘层INS2可以覆盖第二凹槽GP2中的第三连接电极CNE3。然而，公开不限于此，并且第二绝缘层INS2可以在第一凹槽GP1中以完全覆盖第三连接电极CNE3。
接下来，根据一个或更多个实施例，可以通过将多个光输出图案ELP布置在与多个发光元件ED对应的第一凹槽GP1中来制造显示装置10_7。
根据一个或更多个实施例，显示装置10_7包括第三连接电极CNE3，使得多个发光元件ED可以电连接到共电极CE。因此，多个发光元件ED可以不必通过公共半导体层CSE1和CSE2连接。尽管多个发光元件ED没有同时(例如，并发)形成在公共半导体层CSE1和CSE2上，但是它们可以在第一基底110上同时(例如，并发)连接到共电极CE。
因此，在根据一个或更多个实施例的显示装置10_7中，不同的发光元件ED可以布置在不同的发射区域EA1、EA2和EA3中，并且它们可以发射不同的波段的光。如果与发光元件ED中的每个对应的光输出图案ELP执行与从发光元件ED发射的光的波段对应的滤色器的功能，则发射区域EA1、EA2和EA3可以发射不同的波段的光。例如，光输出图案ELP可以不包含波长转换颗粒WCP。
图27是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图。
参照图27，在根据一个或更多个实施例的显示装置10_8中，多个发光元件ED(ED1、ED2和ED3)可以发射不同的颜色的光。分别位于发射区域EA1、EA2和EA3中的发光元件ED(ED1、ED2和ED3)可以是不同的类型(或种类)的发光元件ED，并且可以彼此物理地分离。显示装置10_8还可以包括第三绝缘层INS3和用于支撑并固定彼此分离的发光元件ED的支撑部分150，并且可以包括用于电连接多个发光元件ED的第三连接电极CNE3。
多个发光元件ED可以包括在第一发射区域EA1中的第一发光元件ED1、在第二发射区域EA2中的第二发光元件ED2和在第三发射区域EA3中的第三发光元件ED3。发光元件ED可以根据活性层MQW的材料发射不同的波段的光。例如，第一发光元件ED1可以发射第一颜色的红光，第二发光元件ED2可以发射第二颜色的绿光，并且第三发光元件ED3可以发射第三颜色的蓝光。因为发光元件ED的活性层MQW由不同的材料制成，所以它们可以不如图10和图11中所示的同时(例如，并发)形成在公共半导体层CSE1和CSE2上。多个第一发光元件ED1、多个第二发光元件ED2和多个第三发光元件ED3可以单独形成并布置为分别对应于发射区域EA1、EA2和EA3。例如，在显示装置10_8中，可以省略公共半导体层CSE1和CSE2，并且发光元件ED可以单独地形成在像素电极AE和第一电极连接部分CTE1上。发光元件ED的半导体层的侧表面可以被第一绝缘层INS1和第一反射层RL1围绕。当在显示装置10_8的制造工艺中通过蚀刻第二半导体层SEM2来形成凹槽GP(见图29)时，凹槽GP可以被第一绝缘层INS1围绕。
支撑部分150可以部分地围绕多个发光元件ED。因为发光元件ED被单独布置并且被物理地分离，所以显示装置10_8还可以包括用于固定多个发光元件ED的构件。支撑部分150可以设置在整个显示区域DPA和整个非显示区域NDA中，并且可以固定多个发光元件ED和第二连接电极CNE2。
第三绝缘层INS3可以位于支撑部分150上。第三绝缘层INS3可以在非显示区域NDA中覆盖第二连接电极CNE2的一部分并且暴露第二连接电极CNE2的顶表面的一部分。此外，第三绝缘层INS3的一部分可以在显示区域DPA中在围绕发光元件ED的侧表面的第一绝缘层INS1上。第三绝缘层INS3可以不在在其处定位有光输出图案ELP的凹槽GP中，并且可以在多个发光元件ED之间或在发射区域EA1、EA2和EA3之间。在一个或更多个实施例中，可以省略第三绝缘层INS3。
多个凹槽GP可以形成为对应于不同的发光元件ED。凹槽GP可以包括形成为对应于第一发光元件ED1的第一凹槽GP1(见图29)、形成为对应于第二发光元件ED2的第二凹槽GP2(见图29)以及形成为对应于第三发光元件ED3的第三凹槽GP3(见图29)。可以通过蚀刻被第一绝缘层INS1围绕的第二半导体层SEM2的工艺来形成凹槽GP(GP1、GP2和GP3)。凹槽GP(GP1、GP2和GP3)可以暴露第二半导体层SEM2的顶表面的一部分，并且可以被第一绝缘层INS1围绕。
第三连接电极CNE3可以设置在分别被凹槽GP1、GP2和GP3暴露的发光元件ED的第二半导体层SEM2上。第三连接电极CNE3也可以在第三绝缘层INS3和第二连接电极CNE2上。第三连接电极CNE3可以基本上在整个显示区域DPA和整个非显示区域NDA中，并且还可以在凹槽GP1、GP2和GP3中。因此，第三连接电极CNE3的一部分可以直接在第二连接电极CNE2和发光元件ED的第二半导体层SEM2上。第三连接电极CNE3可以在凹槽GP1、GP2和GP3中的每个中与第二半导体层SEM2的顶表面和第一绝缘层INS1的内侧壁接触，并且可以在非显示区域NDA中与第二连接电极CNE2的顶表面的被第三绝缘层INS3暴露的部分直接接触。多个发光元件ED的第二半导体层SEM2可以通过第三连接电极CNE3电连接到第二连接电极CNE2和共电极CE。
多个光输出图案ELP可以在不同的凹槽GP1、GP2和GP3中，以分别对应于发光元件ED1、ED2和ED3。例如，第一光输出图案ELP1可以在第一发射区域EA1中在第一发光元件ED1上，并且可以部分地在第一凹槽GP1中。第二光输出图案ELP2可以在第二发射区域EA2中在第二发光元件ED2上，并且可以部分地在第二凹槽GP2中。第三光输出图案ELP3可以在第三发射区域EA3中在第三发光元件ED3上，并且可以部分地在第三凹槽GP3中。光输出图案ELP(ELP1、ELP2和ELP3)可以将从发光元件ED发射的光在向上方向上射出。
在根据一个或更多个实施例的显示装置10_8中，发光元件ED1、ED2和ED3可以发射不同的波段的光，并且光输出图案ELP可以不包含波长转换颗粒WCP。光输出图案ELP可以仅执行滤色器的功能而不转换入射光的波长。例如，当第一基体部分BSP1包含作为光的第一颜色的红色着色剂时，第一光输出图案ELP1可以是红色滤色器。当第二基体部分BSP2包含作为光的第二颜色的绿色着色剂时，第二光输出图案ELP2可以是绿色滤色器，并且当第三基体部分BSP3包含作为光的第三颜色的蓝色着色剂时，第三光输出图案ELP3可以是蓝色滤色器。显示装置10_8可以包括不同的类型(或种类)的发光元件ED和将不同的类型(或种类)的发光元件ED电连接到共电极CE的第三连接电极CNE3，并且光输出图案ELP可以执行滤色器和光导构件的功能。
图28至图31是示出图27的显示装置的制造工艺的一部分的剖视图。
首先，参照图28，在第一基底110上形成多个发光元件ED1、ED2和ED3以及第二连接电极CNE2，并且在第一基底110上形成围绕它们的支撑部分150。与上述实施例不同，显示装置10_8包括不同的类型(或种类)的发光元件ED1、ED2和ED3，使得可以分别在发射区域EA1、EA2和EA3中单独形成发光元件ED1、ED2和ED3。然而，相同的发光元件ED1、ED2和ED3分别形成在相同的发射区域EA1、EA2和EA3中，使得它们可以同时(例如，并发)形成在第一基底110上。例如，第一发射区域EA1可以布置在第一方向DR1上，并且第一发光元件ED1可以在第一方向DR1上布置在第一发射区域EA1中。在这种情况下，多个第一发光元件ED1可以同时(例如，并发)形成在第一基底110上，同时在第一方向DR1上布置。对于第二发射区域EA2中的第二发光元件ED2和第三发射区域EA3中的第三发光元件ED3，该过程可以是相同的。
支撑部分150可以形成为覆盖第二连接电极CNE2的一部分以及多个发光元件ED1、ED2和ED3。多个发光元件ED1、ED2和ED3以及第二连接电极CNE2可以从支撑部分150的顶表面部分地突出。在多个发光元件ED1、ED2和ED3的突出部分处，可以形成凹槽GP1、GP2和GP3，并且第二连接电极CNE2可以与第三连接电极CNE3接触。
接下来，参照图29和图30，形成多个凹槽GP1、GP2和GP3以分别对应于发光元件ED1、ED2和ED3，并且在第二连接电极CNE2的一部分和发光元件ED上形成第三绝缘层INS3。
可以通过蚀刻第二半导体层SEM2的工艺来形成多个凹槽GP1、GP2和GP3。在显示区域DPA中，可以部分地蚀刻发光元件ED的第二半导体层SEM2以形成凹槽GP1、GP2和GP3。第三绝缘层INS3可以在整个显示区域DPA和整个非显示区域NDA中，并且可以暴露凹槽GP1、GP2和GP3以及第二连接电极CNE2的顶表面的一部分。被暴露而没有第三绝缘层INS3在其上的第二连接电极CNE2和第二半导体层SEM2中的每个可以与第三连接电极CNE3接触。
尽管在附图中示出了形成凹槽GP1、GP2和GP3然后形成第三绝缘层INS3的情况，但是公开不限于此。在一些实施例中，首先，可以在发光元件ED上形成第三绝缘层INS3，然后可以蚀刻第二半导体层SEM2的一部分和第三绝缘层INS3以形成凹槽GP1、GP2和GP3。
接下来，参照图31，在第三绝缘层INS3和凹槽GP1、GP2和GP3上形成第三连接电极CNE3。第三连接电极CNE3可以在整个显示区域DPA和整个非显示区域NDA中，并且还可以在凹槽GP1、GP2和GP3中的每个中。第三连接电极CNE3可以与被凹槽GP1、GP2和GP3暴露的发光元件ED的第二半导体层SEM2直接接触，并且可以与被第三绝缘层INS3暴露的第二连接电极CNE2直接接触。
接下来，在一个或更多个实施例中，可以通过将多个光输出图案ELP分别布置在与多个发光元件ED对应的凹槽GP1、GP2和GP3中来制造显示装置10_8。
图32是示出根据一个或更多个其它实施例的显示装置的一部分的剖视图。
参照图32，在根据一个或更多个实施例的显示装置10_9中，电路板CB可以在第一基底110下面，并且在非显示区域NDA中的多个垫PD(PD1和PD2)可以通过穿透第一基底110的通孔VIA1和VIA2电连接到电路板CB的电路板垫PDC1和PDC2。实施例与图4的实施例的不同之处在于：垫PD与电路板垫PDC1和PDC2之间的电连接的类型(或种类)以及垫区域PDA1和PDA2的布置。
在显示装置10_9中，必须确保针对在非显示区域NDA中的共电极连接部分CPA和垫区域PDA的空间。显示装置10_9可以被设计为通过每单位面积布置更大数量的发光元件ED来最小化或减小非显示区域NDA，以实现超高分辨率显示装置。
在根据一个或更多个实施例的显示装置10_9中，电路板CB可以位于第一基底110下面，多个垫PD可以通过穿透第一基底110的通孔VIA1和VIA2电连接到电路板垫PDC，并且多个垫PD中的一些可以在共电极连接部分CPA的内部。多个垫PD可以相对于在非显示区域NDA中的共电极连接部分CPA位于内部和外部，并且共电极连接部分CPA的外区域的空间可以被最小化或被减小。在显示装置10_9中，能够最小化或减小第一基底110的在非显示区域NDA中的共电极连接部分CPA的外区域，并且显示区域DPA可以占据相对大的面积。在根据一个或更多个实施例的显示装置10_9中，垫PD通过穿透第一基底110的通孔VIA1和VIA2电连接到电路板CB的电路板垫PDC，使得能够确保用于显示区域DPA的足够或合适的空间，这有利于实现超高分辨率显示装置。
显示装置10_9可以在非显示区域NDA包括垫区域PDA(PDA1和PDA2)，例如，共电极连接部分CPA的外侧处的第一垫区域PDA1和共电极连接部分CPA的(例如，与显示区域DPA相邻的)内侧处的第二垫区域PDA2。关于共电极连接部分CPA，第一垫区域PDA1可以是外垫区域，并且第二垫区域PDA2可以是内垫区域。多个垫PD(PD1和PD2)可以分别在第一垫区域PDA1和第二垫区域PDA2中。第一垫PD1和第二垫PD2可以相对于共电极CE分别在外侧和内侧处。第一垫PD1可以包括第一垫基体层PL1和第一垫上层PU1，并且第二垫PD2可以包括第二垫基体层PL2和第二垫上层PU2。垫PD的结构的描述与上方描述相同。
多个垫PD(PD1和PD2)可以分别通过形成在第一基底110中的多个通孔VIA(VIA1和VIA2)和垫连接电极CEP(CEP1和CEP2)电连接到电路板CB的电路板垫PDC(PDC1和PDC2)。多个垫PD1和PD2可以在第一基底110的一个表面上，并且电路板垫PDC1和PDC2可以在电路板CB的一个表面上。根据一个或更多个实施例，多个通孔VIA(VIA1和VIA2)包括在非显示区域NDA中形成在第一垫区域PDA1中的第一通孔VIA1和形成在第二垫区域PDA2中的第二通孔VIA2。多个垫连接电极CEP可以包括将第一垫PD1和第一电路板垫PDC1电连接的第一垫连接电极CEP1以及将第二垫PD2和第二电路板垫PDC2电连接的第二垫连接电极CEP2。
第一通孔VIA1可以形成为在第一垫区域PDA1中对应于第一垫PD1中的每个，并且可以穿透第一基底110。第一通孔VIA1可以从第一基底110的在其处定位有第一垫PD1的一个表面穿透到第一基底110的另一表面。第一通孔VIA1可以与第一垫PD1叠置，并且第一垫基体层PL1可以在第一通孔VIA1上。第一垫连接电极CEP1的一部分可以在第一通孔VIA1中并且电连接到第一垫PD1和第一电路板垫PDC1中的每个。第一垫连接电极CEP1可以包括在第一通孔VIA1中的第一连接部分PC1和在连接到第一连接部分PC1的同时在第一基底110的底表面上的第一电极部分PE1。第一连接部分PC1可以与第一垫PD1的第一垫基体层PL1直接接触，并且第一电极部分PE1可以在第一基底110的另一表面上以与第一电路板垫PDC1直接接触。
第二通孔VIA2可以形成为在第二垫区域PDA2中对应于第二垫PD2中的每个，并且可以穿透第一基底110。第二通孔VIA2可以从第一基底110的在其处定位有第二垫PD2的一个表面穿透到第一基底110的另一表面。第二通孔VIA2可以与第二垫PD2叠置，并且第二垫基体层PL2可以在第二通孔VIA2上。第二垫连接电极CEP2的一部分可以在第二通孔VIA2中并且电连接到第二垫PD2和第二电路板垫PDC2中的每个。第二垫连接电极CEP2可以包括在第二通孔VIA2中的第二连接部分PC2和在连接到第二连接部分PC2的同时在第一基底110的底表面上的第二电极部分PE2。第二连接部分PC2可以与第二垫PD2的第二垫基体层PL2直接接触，并且第二电极部分PE2可以在第一基底110的另一表面上以与第二电路板垫PDC2直接接触。
形成在第一基底110中的通孔VIA1和VIA2可以提供路径，通过该路径，位于第一基底110上的垫PD1和PD2通过垫连接电极CEP电连接到电路板垫PDC。第一通孔VIA1可以在第一垫区域PDA1中对应于第一垫PD1，并且第一通孔VIA1的平面布置可以与第一垫PD1的平面布置基本上相同。第二通孔VIA2可以在第二垫区域PDA2中对应于第二垫PD2，并且第二通孔VIA2的平面布置可以与第二垫PD2的平面布置基本上相同。
垫连接电极CEP和电路板垫PDC可以不完全对应于第一基底110上的垫PD的布置。附图中示出了第一垫连接电极CEP1和第一电路板垫PDC1设置为分别对应于第一垫PD1和第一通孔VIA1，并且第二垫连接电极CEP2和第二电路板垫PDC2设置为分别对应于第二垫PD2和第二通孔VIA2。然而，公开不限于此，并且垫PD1和PD2以及电路板垫PDC1和PDC2可以分别不彼此对应，并且电路板垫PDC1和PDC2可以对应于垫PD1和DP2中的一些。因为连接电极PC1和PC2分别设置在通孔VIA1和VIA2中以与其对应，所以垫连接电极CEP1和CEP2可以对应于第一基底110上的垫PD，并且电极部分PE1和PE2可以在与其对应的同时与电路板垫PDC1和PDC2接触。垫连接电极CEP和电路板垫PDC1和PDC2可以根据垫PD的设计和第一基底110的结构进行各种修改。
在一个或更多个实施例中，根据一个或更多个实施例的用于显示图像的显示装置可以应用于各种设备和装置。
图33至图35是示出根据一个或更多个实施例的包括显示装置的设备的示意图。图33示出了根据一个或更多个实施例的显示装置10应用于其的虚拟现实设备1，并且图34示出了根据一个或更多个实施例的显示装置10应用于其的智能手表2。图35示出了根据一个或更多个实施例的显示装置10_a、10_b、10_c、10_d和10_e应用于汽车的显示单元。
参照图33，根据一个或更多个实施例的虚拟现实设备1可以是眼镜状设备。根据一个或更多个实施例的虚拟现实设备1可以包括显示装置10、左透镜10a、右透镜10b、支撑框架20、镜腿30a和30b、反射构件40和显示装置存储器50。
尽管图33示出了包括镜腿30a和30b的虚拟现实设备1，但是根据一个或更多个实施例的虚拟现实设备1可以应用于包括可以佩戴在头部上的头戴带(而不是使用镜腿30a和30b)的头戴式显示器。根据一个或更多个实施例的虚拟现实设备1不限于附图中所示的结构，并且可以以各种合适的形式应用于各种合适的电子设备。
显示装置存储器50可以包括显示装置10和反射构件40。显示在显示装置10上的图像可以被反射构件40反射并通过右透镜10b提供到用户的右眼。因此，用户可以通过右眼观看显示在显示装置10上的虚拟现实图像。
显示装置存储器50可以但不必在支撑框架20的右端处。例如，显示装置存储器50可以在支撑框架20的左端处，并且显示在显示装置10上的图像可以被反射构件40反射并通过左透镜10a提供到用户的左眼。因此，用户可以通过左眼观看显示在显示装置10上的虚拟现实图像。在一个或更多个实施例中，显示装置存储器50可以在支撑框架20的左端和右端两者处。在这种情况下，用户可以通过左眼和右眼两者观看显示在显示装置10上的虚拟现实图像。
参照图34，根据一个或更多个实施例的显示装置10可以应用于作为智能设备中的一个的智能手表2。
参照图35，根据一个或更多个实施例的显示装置10_a、10_b和10_c可以应用于汽车的仪表盘、汽车的中央仪表板(例如，中央面板)和/或汽车的仪表盘的中央信息显示器(CID)。此外，根据一个或更多个实施例的显示装置10_d和10_e可以应用于可以代替汽车的侧视镜使用的室内镜显示器。
图36和图37示出了根据一个或更多个实施例的包括显示装置的透明显示设备。
参照图36和图37，根据一个或更多个实施例的显示装置10可以应用于透明显示设备。透明显示设备可以显示图像IM，并且还可以透射光。除了显示在显示装置10上的图像IM之外，定位于透明显示设备的前侧处的用户还可以看到透明显示设备的后侧处的物体RS或背景。当显示装置10应用于透明显示设备时，显示装置10的第一基底110、散热基底510和电路板CB可以包括能够透射光的透光部分或者可以由能够透射光的材料制成。
在总结详细的描述时，本领域技术人员将理解的是，在基本上不脱离本公开的原理的情况下，可以对所公开的实施例进行许多变化和修改。因此，本公开的所公开的实施例仅在一般性和描述性含义上使用，而不是为了限制的目的。在不脱离如在权利要求及其等同物中阐述的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一基底，包括显示区域和位于所述显示区域周围的非显示区域，所述第一基底包括多个像素电路单元；
多个发光元件，位于所述第一基底上且位于所述显示区域中并且分别电结合到所述多个像素电路单元中的对应的像素电路单元；
多个凹槽，分别对应于所述多个发光元件，使得所述多个发光元件的顶表面部分地凹入；
连接电极，位于所述第一基底上且位于所述非显示区域中并且电连接到所述多个发光元件；以及
多个光输出图案，对应于所述多个发光元件，所述多个光输出图案分别部分地位于所述多个凹槽中的对应的凹槽中，
其中，每个光输出图案包括第一表面、第二表面和第三表面，所述第一表面与所述多个发光元件中的位于所述多个凹槽中的对应的凹槽中的发光元件接触，所述第二表面与所述第一表面相对，所述第三表面是将所述第一表面和所述第二表面连接的侧表面，并且
其中，所述第二表面是弯曲的外表面。
2.根据权利要求1所述的显示装置，其中，所述每个光输出图案的直径从所述第一表面到所述第二表面增加。
3.根据权利要求2所述的显示装置，其中，所述第三表面相对于所述第一基底的顶表面倾斜。
4.根据权利要求2所述的显示装置，其中，所述第三表面是弯曲的。
5.根据权利要求1所述的显示装置，其中，所述多个发光元件中的每个包括第一半导体层、位于所述第一半导体层上的活性层和位于所述活性层上的第二半导体层，
其中，所述多个凹槽中的相应的凹槽对应于所述多个发光元件中的相应的发光元件，
其中，所述多个凹槽中的所述相应的凹槽具有比所述多个发光元件中的所述相应的发光元件的所述第二半导体层的直径小的直径，并且
其中，所述多个凹槽中的所述相应的凹槽位于所述多个发光元件中的所述相应的发光元件的所述第二半导体层的顶表面上，并且被所述第二半导体层的侧表面部分围绕。
6.根据权利要求5所述的显示装置，其中，所述每个光输出图案的所述第一表面与所述第二半导体层直接接触。
7.根据权利要求5所述的显示装置，所述显示装置还包括位于所述每个光输出图案的所述第一表面与所述第二半导体层之间的光学层。
8.根据权利要求5所述的显示装置，所述显示装置还包括位于所述每个光输出图案的所述侧表面上的反射层。
9.根据权利要求5所述的显示装置，所述显示装置还包括位于所述多个发光元件和所述连接电极上的第一公共半导体层，
其中，所述多个发光元件中的所述相应的发光元件的所述第二半导体层的所述侧表面部分结合到所述第一公共半导体层，并且所述多个凹槽穿透所述第一公共半导体层。
10.根据权利要求1所述的显示装置，其中，所述每个光输出图案包括：基体部分，以减少从所述多个发光元件发射的光中的一些的透射；以及波长转换颗粒，位于所述基体部分中。
11.根据权利要求1所述的显示装置，其中，所述每个光输出图案包括用于减少从所述多个发光元件发射的光中的一些的透射的基体部分，所述多个发光元件中的一些发光元件用于发射第一颜色的光，并且所述多个光输出图案中的与所述一些发光元件对应的光输出图案包括减少除所述第一颜色的光以外的光通过所述基体部分的透射的着色剂。
12.根据权利要求1所述的显示装置，所述显示装置还包括位于所述第一基底上并且部分地位于所述多个光输出图案周围的第二基底，
其中，所述多个光输出图案的折射率大于所述第二基底的折射率。
13.根据权利要求12所述的显示装置，所述显示装置还包括位于所述第二基底上的盖层，
其中，所述盖层用于覆盖所述多个光输出图案的所述第二表面。
14.根据权利要求13所述的显示装置，其中，所述盖层的折射率小于所述多个光输出图案的所述折射率。
15.一种显示装置，所述显示装置包括：
第一基底，包括显示区域和位于所述显示区域周围的非显示区域；
多个发光元件，在所述第一基底的所述显示区域中彼此间隔开；
第一绝缘层，部分地位于所述多个发光元件中的每个周围，所述第一绝缘层包括分别暴露所述多个发光元件的顶表面的多个凹槽；
第一连接电极，位于所述第一基底的所述非显示区域中；
第二连接电极，位于所述多个发光元件和所述第一连接电极上，所述第二连接电极部分地位于所述多个凹槽中并且与所述多个发光元件中的每个发光元件的所述顶表面接触；以及
多个光输出图案，对应于所述多个发光元件，所述多个光输出图案分别部分地位于所述多个凹槽中，
其中，所述多个光输出图案中的每个包括在所述多个凹槽中与所述第二连接电极接触的第一表面。
16.根据权利要求15所述的显示装置，其中，所述多个光输出图案中的每个包括与所述第一表面相对的第二表面以及第三表面，所述第二表面是弯曲的，所述第三表面是将所述第一表面和所述第二表面连接的侧表面，并且
其中，所述多个光输出图案的直径从所述第一表面到所述第二表面增加。
17.根据权利要求16所述的显示装置，其中，所述第三表面相对于所述第一基底的顶表面倾斜。
18.根据权利要求16所述的显示装置，其中，所述第一表面的直径小于所述多个凹槽中的每个的直径。
19.根据权利要求15所述的显示装置，其中，所述多个发光元件包括用于发射第一颜色的光的第一发光元件和用于发射与所述第一颜色不同的第二颜色的光的第二发光元件，并且
所述多个光输出图案包括位于所述第一发光元件上以减少所述第二颜色的光的透射的第一光输出图案以及位于所述第二发光元件上以减少所述第一颜色的光的透射的第二光输出图案。
20.根据权利要求15所述的显示装置，其中，所述多个发光元件中的每个包括第一半导体层、位于所述第一半导体层上的活性层和位于所述活性层上的第二半导体层，并且
所述多个凹槽中的每个的直径等于所述第二半导体层的直径。
CN202210457951.6A 2021-04-30 2022-04-27 显示装置 Pending CN115274748A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056668 2021-04-30
KR1020210056668A KR20220149858A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
CN115274748A true CN115274748A (zh) 2022-11-01

Family

ID=83758713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210457951.6A Pending CN115274748A (zh) 2021-04-30 2022-04-27 显示装置

Country Status (3)

Country Link
US (1) US20220352433A1 (zh)
KR (1) KR20220149858A (zh)
CN (1) CN115274748A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240154064A1 (en) * 2022-11-08 2024-05-09 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US20220352433A1 (en) 2022-11-03
KR20220149858A (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
JP2021019015A (ja) マイクロ発光素子及び画像表示素子
TWI686964B (zh) 微型led元件、影像顯示元件、及製造方法
CN115274748A (zh) 显示装置
KR20220149829A (ko) 표시 장치와 그의 제조 방법
CN115988925A (zh) 显示装置和用于制造该显示装置的方法
CN115312558A (zh) 显示装置和制造该显示装置的方法
KR20220149853A (ko) 표시 장치와 그의 제조 방법
US20220352243A1 (en) Display device
US20220352250A1 (en) Display device
US20230069296A1 (en) Display device
US20220352444A1 (en) Display device
US20230163251A1 (en) Display device
US20230053037A1 (en) Display device and method for fabrication thereof
US20230110747A1 (en) Display device and method for fabrication thereof
US20220352429A1 (en) Display device
KR20230030112A (ko) 표시 장치
KR20220149831A (ko) 표시 장치와 그의 제조 방법
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220148958A (ko) 표시 장치
KR20220149864A (ko) 표시 장치
KR20220149896A (ko) 표시 장치와 그의 제조 방법
KR20230053032A (ko) 표시 장치 및 이의 제조 방법
KR20220149865A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220149826A (ko) 표시 장치
KR20230087653A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination