JP2021019015A - マイクロ発光素子及び画像表示素子 - Google Patents

マイクロ発光素子及び画像表示素子 Download PDF

Info

Publication number
JP2021019015A
JP2021019015A JP2019132062A JP2019132062A JP2021019015A JP 2021019015 A JP2021019015 A JP 2021019015A JP 2019132062 A JP2019132062 A JP 2019132062A JP 2019132062 A JP2019132062 A JP 2019132062A JP 2021019015 A JP2021019015 A JP 2021019015A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
layer
electrode
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019132062A
Other languages
English (en)
Inventor
勝次 井口
Katsuji Iguchi
勝次 井口
秀典 河西
Hidenori Kawanishi
秀典 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Semiconductor Innovation Corp
Original Assignee
Sharp Fukuyama Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Fukuyama Semiconductor Co Ltd filed Critical Sharp Fukuyama Semiconductor Co Ltd
Priority to JP2019132062A priority Critical patent/JP2021019015A/ja
Priority to US16/928,497 priority patent/US11398464B2/en
Priority to CN202010688153.5A priority patent/CN112242468A/zh
Publication of JP2021019015A publication Critical patent/JP2021019015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Abstract

【課題】互いに隣接するマイクロ発光素子間の光クロストークを防ぐと共に、マイクロ発光素子の発光効率を向上させる。【解決手段】マイクロ発光素子（１００）は、光放出面側から順に、Ｐ側層（１３）、発光層（１２）及びＮ側層（１１）が積層した本体（１６）と、光放出面側に共通Ｐ電極（３０）と、光放出面とは反対側に、Ｎ電極（２３Ｎ）と、側面（１６Ｓ）を覆う反射材（２０）と、を有しており、発光層（１２）が本体（１６）において光放出面側に配置されており、側面（１６Ｓ）は、光放出方向に対して開くように傾斜しており、Ｎ電極（２３Ｎ）及び反射材（２０）は、本体（１６）側に、可視光を反射する反射面になっている。【選択図】図１

Description

本発明は、マイクロ発光素子及びマイクロ発光素子を含む画像表示素子に関する。
従来、駆動回路基板（driving circuit substrate）上に、画素を構成するマイクロ発光素子が複数配置された表示素子が提案されている。例えば、特許文献１に開示されている技術では、シリコン基板の上に駆動回路が形成され、駆動回路の上に紫外光を発光する微小な発光ダイオード（ＬＥＤ）アレイが配置される。また、前記技術では、発光ダイオードアレイの上に、紫外光を赤色、緑色及び青色の可視光へ変換する波長変換層（wavelength conversion layer）が設けられることにより、カラー画像を表示する小型の表示素子が開示されている。
このような表示素子は、小型でありながら、輝度が高く、耐久性も高いという特性を有している。そのため、眼鏡型端末（glasses-like devices）、ヘッドアップディスプレイ（ＨＵＤ：Head-Up Display）等の表示装置用の表示素子として期待されている。
このような表示素子の製造方法としては、駆動回路基板の材料とマイクロ発光素子の材料とが異なるため、両者を別々に形成した後に貼り合わせる方法が一般的である。
特開２００２−１４１４９２号公報（２００２年５月１７日公開）
しかしながら、前述の特許文献１に開示されたマイクロ発光素子及び表示素子の構造には、以下のような課題が存在する。まず、あるマイクロ発光素子の発光層で発生した光の内、多くの割合（数十％）の光が、当該マイクロ発光素子の側面から、当該マイクロ発光素子に隣接するマイクロ発光素子に向けて放出される。このような光は、隣接するマイクロ発光素子に吸収され、光を吸収した隣接するマイクロ発光素子から再放出されることで、本来、光を放出すべきマイクロ発光素子以外のマイクロ発光素子が発光しているように見える光クロストークが生じる。
マイクロ発光素子同士が化合物半導体によって繋がっている場合には、化合物半導体を介して、隣接するマイクロ発光素子へ光が漏れることで、同様の光クロストークが生じる。このような光クロストークによってコントラストの低下、及び色純度（color purity）の低下といった問題が生じる。
また、前述の特許文献１に開示された技術では、前述したマイクロ発光素子の側面からの光放出によって多くの光が失われることに加えて、マイクロ発光素子の発光層で発生した光がマイクロ発光素子の内部に閉じ込められる。これは、マイクロ発光素子を構成する化合物半導体の屈折率が空気及び樹脂に比べて大きいため、光が、化合物半導体と、化合物半導体の外部との界面に入射する際に、広い入射角の範囲において全反射を生じるためである。これらの原因より、マイクロ発光素子の光取り出し効率（light extraction efficiency）が低くなり、それに伴い、発光効率（light emission efficiency）が低くなる。ここで、光取り出し効率は、マイクロ発光素子の内部にて発生した光が、マイクロ発光素子の外部へ放出される割合を示し、発光効率は、マイクロ発光素子に投入された電流または電力が、表示素子の外部に放出される光として変換される効率を示す。発光効率の低下により、消費電力の増加、及び発熱による温度上昇といった問題が発生する。
本発明の一態様は、前記の問題点に鑑みなされたものであり、その目的は、互いに隣接するマイクロ発光素子間の光クロストークを防ぐと共に、マイクロ発光素子の発光効率を向上させることにある。
前記の課題を解決するために、本発明の一態様に係るマイクロ発光素子は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対の導電型を有する第２導電層が積層した化合物半導体層よりなる本体と、前記本体の前記光放出面側に、透明電極よりなる第１電極と、前記本体の前記光放出面とは反対側に、金属膜よりなる第２電極と、
前記本体の側面を覆う第１反射材と、有しており、前記発光層は、前記本体において前記光放出面側に配置されており、前記本体の側面は、前記光放出方向に対して開くように傾斜しており、前記第２電極と前記第１反射材とは、前記本体側の面が可視光を反射する反射面になっていることを特徴とする。
本発明の一態様によれば、互いに隣接するマイクロ発光素子間の光クロストークを防ぐと共に、マイクロ発光素子の発光効率を向上させることができる。
本発明の実施形態１に係る画像表示素子の断面模式図である。 本発明の実施形態１に係る画像表示素子の画素領域の平面模式図である。 本発明の実施形態１に係るマイクロ発光素子の製造工程（manufacturing flow）を示す断面模式図である。 前記マイクロ発光素子の製造工程を示す断面模式図であり、図３の続きを示す図である。 前記マイクロ発光素子の製造工程を示す断面模式図であり、図４の続きを示す図である。 本発明の実施形態１に係る画像表示素子の製造工程を示す断面模式図である。 前記画像表示素子の製造工程を示す断面模式図であり、図６の続きを示す図である。 前記画像表示素子の製造工程を示す断面模式図であり、図７の続きを示す図である。 本発明の実施形態１を模して、シミュレーションを行った構造（逆四角錐台（reverse truncated pyramid type）構造）の断面模式図である。 Ｑ１及びＱ２は、図９の比較のためにシミュレーションを行った他の構造の断面模式図である。 Ｒ１は、光取り出し効率における透明絶縁膜（transparent insulating film）の膜厚依存性のシミュレーション結果を示すグラフである。Ｒ２は、図１に示す画像表示素子において、光取り出し効率における本体側面の傾斜角依存性のシミュレーション結果を示すグラフである。 本発明の実施形態１に係る画像表示素子の赤サブ画素における、赤色光放射効率の傾斜角依存性のシミュレーション結果である。 本発明の実施形態２に係る画像表示素子の断面模式図である。 本発明の実施形態２に係るマイクロ発光素子の製造工程を示す断面模式図である。 前記マイクロ発光素子の製造工程を示す断面模式図であり、図１４の続きを示す図である。 本発明の実施形態２に係る画像表示素子の製造工程を示す断面模式図である。 前記画像表示素子の製造工程を示す断面模式図であり、図１６の続きを示す図である。 前記画像表示素子の製造工程を示す断面模式図であり、図１７の続きを示す図である。 本発明の実施形態２を模して、シミュレーションを行った構造の断面模式図である。 本発明の実施形態３に係る画像表示素子の断面模式図である。 本発明の実施形３を模して、シミュレーションを行った構造の断面模式図である。 本発明の実施形態４に係る画像表示素子を構成する画素の平面模式図である。 本発明の実施形態４に係る画像表示素子のマイクロ発光素子搭載部の断面模式図である。 本発明の実施形態４に係るマイクロ発光素子の製造工程を示す断面模式図である。 前記マイクロ発光素子の製造工程を示す断面模式図であり、図２４の続きを示す図である。 前記マイクロ発光素子の製造工程を示す断面模式図であり、図２５の続きを示す図である。 本発明の実施形態４に係る画像表示素子の製造工程を示す断面模式図であり、マイクロ発光素子搭載部を示している。 本発明の実施形態１に係るマイクロ発光素子の変形例を示す断面模式図である。 本発明の実施形態１に係るマイクロ発光素子の他の変形例を示す断面模式図である。
〔実施形態１〕
（画像表示素子２００の構成）
図１は、本発明の実施形態１に係る画像表示素子２００の断面模式図である。図２は、本発明の実施形態１に係る画像表示素子２００の画素領域の平面模式図である。以下に、複数のマイクロ発光素子１００を有する画像表示素子２００を例に挙げ、図１から図８を用いて画像表示素子２００を説明する。
画像表示素子２００の構成の説明において、光放出面（light emitting surface）を上面、光放出面側とは反対側の面を下面、上面及び下面以外の側方の面を側面と称する。また、マイクロ発光素子１００において、光放出面側を上側、光放出面側とは反対側を下側として上下の方向を示すものとする。なお、以下に示す上下方向は説明の便宜上のものであり、本発明の実施に対しこれらの方向に限定されることはない。
また、各発光色のマイクロ発光素子を区別する際には、１００Ｒ、１００Ｇ、１００Ｂのように、後ろに色を表すアルファベットを添える。アルファベットを付さない場合は、全体を代表している。マイクロ発光素子１００の他の構成要素に関しても、同様である。
図１に示すように、画像表示素子２００は、複数のマイクロ発光素子１００（マイクロ発光素子１００Ｂ、マイクロ発光素子１００Ｒ及びマイクロ発光素子１００Ｇ）及び駆動回路基板５０を含む。駆動回路基板５０は、画素領域（pixel region）１にあるマイクロ発光素子１００Ｂ、マイクロ発光素子１００Ｒ及びマイクロ発光素子１００Ｇに電流を供給し、発光を制御する駆動回路を含む。画素領域１は、マイクロ発光素子１００が２次元アレイ状に駆動回路基板５０上に配置された領域であり、画像表示素子２００は画素領域１を有する。
画素領域１には、図２に示すように画素５がアレイ状に配置され、各画素５は青サブ画素６、赤サブ画素７及び緑サブ画素８を含む。青サブ画素６、赤サブ画素７及び緑サブ画素８は、それぞれ、青色光、赤色光及び緑色光を発し、それぞれの強度を調整することで、画素５として様々な色の光を発することができる。図１の画素領域１は図２のＡ−Ａ‘線部分の断面図を表している。
青サブ画素６、赤サブ画素７及び緑サブ画素８は、それぞれマイクロ発光素子１００Ｂ、マイクロ発光素子１００Ｒ及びマイクロ発光素子１００Ｇを含む。マイクロ発光素子１００Ｂ、マイクロ発光素子１００Ｒ及びマイクロ発光素子１００Ｇは同一構造をしており、青色光を発する。以下、マイクロ発光素子１００Ｂ、マイクロ発光素子１００Ｒ及びマイクロ発光素子１００Ｇ全体を指す場合には、前述したようにマイクロ発光素子１００と記す。
なお、図２では、緑サブ画素が２個のマイクロ発光素子１００Ｇによって構成されているが、各サブ画素を構成するマイクロ発光素子１００の個数は１個でも複数でもよい。また、図２では、マイクロ発光素子１００を正方形に近い形で描いているが、各マイクロ発光素子１００を上面視した場合の形状は、矩形、多角形、円形、または楕円形等でも構わない。このように、マイクロ発光素子１００を上面視した場合の形状としては、様々な平面形状を取り得るが、マイクロ発光素子１００の上面の長手方向に沿った最も大きい長さは、６０μｍ以下である。画像表示素子２００には、画素領域１に３０００個以上のマイクロ発光素子１００が集積されている。
（マイクロ発光素子１００）
各マイクロ発光素子１００は、ぞれぞれ、窒化物半導体よりなるマイクロ発光素子本体１６（以下、単に本体１６と記す）と、Ｎ電極（N-electrode）２３Ｎ（第２電極）と、共通Ｐ電極（common P-electrode）３０（第１電極、光放出面側電極）とを備えており、本体１６の光放出面側に共通Ｐ電極３０、駆動回路基板５０側にＮ電極２３Ｎを配置している。本体１６は後述する化合物半導体層１４を分割溝１５によって、マイクロ発光素子１００毎に分割したものである。
本実施形態の構成では化合物半導体層１４のＰ側層１３が光放出面側に配置され、Ｎ側層１１が駆動回路基板５０側に配置されている。Ｐ側層１３の厚さは、Ｎ側層１１の１／５から１／１０程度である。そのため、発光層１２は、化合物半導体層１４内において、光放出面（化合物半導体層１４の上面）の近くに配置されている。換言すれば、発光層１２は、化合物半導体層１４の積層方向において、化合物半導体層１４の下面よりも上面に近い位置に配置されることにより、化合物半導体層１４において光放出面側に偏在している。
Ｎ電極２３Ｎは駆動回路基板５０上のＮ駆動電極５１に接続されている。共通Ｐ電極３０は画素領域１の外側のＰ接続領域３において、駆動回路基板５０上のＰ駆動電極５２に接続されている。各マイクロ発光素子１００はそれぞれ対応するＮ駆動電極５１から電流を供給され、発光する。光放出方向は、本体１６に対して駆動回路基板５０とは反対の方向であり、共通Ｐ電極３０側である。マイクロ発光素子１００Ｂ、マイクロ発光素子１００Ｒ及びマイクロ発光素子１００Ｇは個別に分割されており、各マイクロ発光素子１００同士の間は、絶縁材である埋込材６０によって、埋められている。
マイクロ発光素子１００Ｂから放出された青色光は、マイクロ発光素子１００Ｂの上面に接する透明部３１を通過して外部にそのまま放出される。一方、マイクロ発光素子１００Ｒが発した青色光は、赤色波長変換層３２によって吸収され、赤色光に変換されて、外部へ放出される。同様に、マイクロ発光素子１００Ｇが発した青色光は、緑色波長変換層３３によって吸収され、緑色光に変換されて、外部へ放出される。言い換えると、赤色波長変換層３２及び緑色波長変換層３３（波長変換層）は、マイクロ発光素子１００が発する励起光（青色光）を吸収し、励起光より長い長波長光（赤色または緑色）に変換して、外部へ放出する。
透明部３１、赤色波長変換層３２及び緑色波長変換層３３は、隔壁３４によって分離されている。各マイクロ発光素子１００の化合物半導体層１４からの青色光は、各マイクロ発光素子１００の上部に形成された、隔壁３４間の開口部３７を通って、透明部３１、赤色波長変換層３２または緑色波長変換層３３へ入射する。また、透明部３１、赤色波長変換層３２または緑色波長変換層３３内部で反射された光が、開口部３７を通って、化合物半導体層１４へ入射する。
透明部３１、赤色波長変換層３２、緑色波長変換層３３及び隔壁３４の上に、光拡散層（light diffusion layer）、カラーフィルタ、マイクロレンズ等を配置してもよいが、これらは本発明の一態様とは直接関係しないため、図中には記載しない。
（化合物半導体層１４）
前述したように、各マイクロ発光素子１００は、それぞれ化合物半導体層１４を含む。化合物半導体層１４は、光放出面側から順に、Ｐ側層（P-side layer）１３（第１導電層）、発光層（light emission layer）１２及びＮ側層（N-side layer）１１（第２導電層）が積層されることにより構成される。Ｐ側層１３は、Ｎ側層１１とは反対の導電型、すなわち逆極性を有する。
以下では、化合物半導体層１４について、Ｐ側層１３が光放出面側に配置される構成について説明するが、Ｎ側層１１が光放出面側に配置される構成も可能である。Ｎ側層１１、発光層１２及びＰ側層１３は、それぞれ、通常、単層ではなく複数の層を含んで最適化されているが、本発明の一態様とは直接関係しないため、Ｎ側層１１、発光層１２及びＰ側層１３の詳細な構造に関しては詳述しない。
通常、発光層１２は、Ｎ型層（N-type layer）とＰ型層（P-type layer）とに挟まれているが、Ｎ型層またはＰ型層が、ノンドープ層、または場合によっては導電性（導電型）が逆のドーパントを有する層を含む場合もある。したがって、本明細書では発光層１２を挟む２つの層について、Ｎ型層が含まれる側の半導体層をＮ側層１１、Ｐ型層が含まれる側の半導体層をＰ側層１３とする。なお、ＧａＮ系の化合物半導体ではＮ型層に含まれるＮ型ドーパントとしてＳｉが、Ｐ型層に含まれるＰ型ドーパントとしてＭｇが一般に使用される。
Ｎ側層１１またはＰ側層１３に「導電性が逆となる」ドーパントを添加する場合とは、例えば、Ｐ型層の一部にＳｉを添加するような場合が該当する。つまり、全体としてはＰ型層だが、このＰ型層の一部が、濃度の低いＮ型ドーパントを含む場合等である。
（駆動回路基板５０）
駆動回路基板５０は、マイクロ発光素子駆動回路（micro light emitting element driving circuit）、行選択回路、列信号出力回路、画像処理回路、及び入出力回路等により構成されている。マイクロ発光素子駆動回路は、各マイクロ発光素子１００に供給する電流を制御する。行選択回路は、２次元マトリックス状に配置されたマイクロ発光素子１００の各行を選択する。列信号出力回路は、各列に発光信号を出力する。前記画像処理回路は、入力信号に基づいて発光信号を算出する。
駆動回路基板５０における接合面５３側の表面には、マイクロ発光素子１００と接続するＮ駆動電極（N-drive electrode）５１、及びＰ駆動電極５２（P-drive electrode）が配置されている。つまり、駆動回路基板５０の表面は、マイクロ発光素子１００における光放出面側とは反対側の面に対面している。駆動回路基板５０は、一般的には、ＬＳＩ（集積回路）が形成されたシリコン基板（半導体基板）でもよいし、薄膜トランジスタ（ＴＦＴ）による回路が形成されたガラス基板または樹脂基板でもよい。いずれも公知の技術で製造することができるため、その機能及び構成に関しては詳述しない。
駆動回路基板５０における画素領域１の表面には、マイクロ発光素子１００に電流を供給するためのＮ駆動電極５１が２次元アレイ状に配置されている。また、駆動回路基板５０における画素領域１の外側の表面（Ｐ接続領域３の表面）には、Ｐ駆動電極５２が配置されている。Ｐ駆動電極５２は、ダミー素子１０１を介して、共通Ｐ電極３０と導通する。ダミー素子１０１では、共通Ｐ電極３０とＰ電極２３Ｐとが接続部４０を介して導通している。ダミー素子１０１は、マイクロ発光素子１００における本体１６とＮ駆動電極５１との接続方法と同じ接続方法によって、Ｐ駆動電極５２に接続されている。
駆動回路基板５０の表面は、複数のマイクロ発光素子１００と接合する接合面（bonding surface）５３であり、複数のマイクロ発光素子１００が貼り合わせられる。本実施形態では、マイクロ発光素子１００は、いわゆる上下電極タイプ（vertical type）である。マイクロ発光素子１００は、一方の面にＮ電極２３Ｎを有し、他方の面に共通Ｐ電極３０を有する。
具体的には、マイクロ発光素子１００において、光放出面側に共通Ｐ電極３０が配置されており、光放出面側とは反対側の面にＮ電極２３Ｎが配置されている。マイクロ発光素子１００の光放出面は、マイクロ発光素子１００の上面であり、マイクロ発光素子１００の光放出面とは反対側の面は、マイクロ発光素子１００の下面である。Ｎ電極２３ＮとＮ駆動電極５１とは１対１の関係で接続されている。
画素領域１では、マイクロ発光素子１００の下面に、Ｎ側層１１と接続するＮ電極２３Ｎが配置され、Ｎ電極２３Ｎは駆動回路基板５０上のＮ駆動電極５１と接続されている。Ｎ電極２３Ｎは、駆動回路基板５０から供給される電流をＮ側層１１に伝える。本実施形態では、Ｎ電極２３ＮとＮ駆動電極５１とが直接接続する構造のみを示すが、両者の間にバンプまたはペースト、ナノパーティクル等、接続のための部材が介在しても構わない。Ｐ電極２３Ｐ及びＰ駆動電極５２においても同様である。
Ｎ側層１１を通過した電流は、発光層１２及びＰ側層１３をさらに通過し、共通Ｐ電極３０に流れ、画素領域１の外側にあるＰ接続領域３において、駆動回路基板５０のＰ駆動電極５２に流れる。このようにして、駆動回路基板５０より供給される電流量に応じて、マイクロ発光素子１００は所定の強度で光を発光する。
Ｎ電極２３ＮのＮ側層１１と接する側には、可視光に対する反射率が大きい金属層が配置されることが好ましい。例えば、Ｎ電極２３Ｎは、Ｎ側層１１側に、銀またはアルミニュウムを主成分とする金属層Ｍ１（図示無）を有する。これらの金属層Ｍ１とＮ側層１１との間に良好なオーミック接触を実現することが好ましい。一方、Ｎ電極２３Ｎの駆動回路基板５０と接する側には、Ｎ駆動電極５１と接続しやすい金属材料を配置することが好ましい。例えば、金または銅である。このように、Ｎ電極２３Ｎは複数の金属層及びバリア層より構成されている。
（共通Ｐ電極３０）
共通Ｐ電極３０は、Ｐ側層１３と導通する透明導電層（transparent conductive layer）、つまり、透明導電膜から成る。共通Ｐ電極３０は、例えばＩＴＯ（Indium-Tin-Oxide、インジュウム錫酸化物）、ＩＺＯ（Indium-Zinc-Oxide、インジュウム亜鉛酸化物）等の酸化物半導体であってもよいし、銀ナノファイバー膜等であってもよい。共通Ｐ電極３０は青色光の吸収を低減するために、できるだけ薄いことが好ましい。共通Ｐ電極３０を薄くすることで配線抵抗が高くなるが、本実施形態の構成では、導電材である隔壁３４が、共通Ｐ電極３０と電気的に接続し、画素領域１全体に配置されているため、Ｐ駆動電極５２とマイクロ発光素子１００との間の配線抵抗は低く保つことができる。
（本体の側面１６Ｓ）
マイクロ発光素子１００を構成する化合物半導体層１４は、分割溝１５によって、本体１６に分割されている。そのため、隣接するマイクロ発光素子１００同士が、化合物半導体層１４の一部を介して繋がることがない。すなわち、本体１６の側面１６Ｓは、図１に示すように、化合物半導体層１４の一方の面（Ｎ側層１１の下面）から、他方の面（Ｐ側層１３の表面）まで達している。そのため、互いに隣接するマイクロ発光素子１００間の光漏洩が生じることを防ぐことができる。
本実施形態では、図２に示すように、マイクロ発光素子１００の平面形状が四角形であり、本体１６の側面１６Ｓは、４つの面を含む。マイクロ発光素子１００の平面形状が多角形であり、角数がＮ（Ｎは自然数）である場合、Ｎ個の側面１６Ｓが構成される。また、マイクロ発光素子１００の平面形状が円形である場合、側面１６Ｓは円錐台の側面で構成される。
側面１６Ｓは、光放出方向に対して、開くように傾斜することが好ましい。また、側面１６Ｓは傾斜角度θｅが一定（一様）である。傾斜角度θｅは、側面１６Ｓと光放出面の水平面Ｈ１（上面）との成す角度である。側面１６Ｓの傾斜角度θｅは、おおよそ３０°以上８０°以下であることが好ましい。傾斜角度θｅは一定であることが好ましいが、製造工程によっては、傾斜角度θｅが変化する場合もありえる。
本実施形態の構成では、発光層１２が光放出面近くにある。そのため、光取出し効率を向上するために、傾斜角度θｅを小さく設定しても、発光層１２の水平面の面積は縮小し難い。一方、発光層１２が下方（光放出面側とは反対側）に設けられている場合には、傾斜角度θｅを小さくすると、発光層１２の水平面の面積が縮小する。発光層１２の水平面の面積が縮小すると、発光層１２を通過する電流の電流密度が増加し、内部量子効率が低下する。そのため、マイクロ発光素子１００のサイズが小さい場合（例えば、マイクロ発光素子１００の上面の長辺が１０μｍ以下である場合）、本実施形態の構成のように、発光層１２を光放出面側に配置する方がマイクロ発光素子の特性を向上させることができる。
側面１６Ｓは、透明絶縁膜１７に覆われており、透明絶縁膜１７は、反射材２０によって覆われている。つまり、側面１６Ｓは、透明絶縁膜１７を挟んで側面１６Ｓと対向する反射材２０（第１反射材）によって覆われている。反射材２０とＮ電極２３Ｎとは、可視光に対して反射率が高い金属材料で構成されており、本体１６側の面が可視光を反射する反射面になっている。
透明絶縁膜１７は、本体１６の側面１６Ｓと、反射材２０との間に配置されている。透明絶縁膜１７は、ＳｉＯ２等のように、可視光に対して透明であり、かつ、屈折率が化合物半導体層１４より小さい物質が好ましい。透明絶縁膜１７は、側面１６Ｓと反射材２０との間に配置されている。透明絶縁膜１７の膜厚は７５ｎｍ以上であることが好ましく、特に４００ｎｍ以上であることがさらに好ましい。
本実施形態の構成では、製造工程の簡略化のため、Ｎ電極２３Ｎを側面１６Ｓ上まで伸ばすことで、側面１６Ｓを覆う反射材２０を構成している。しかし、反射材２０は必ずしもＮ電極２３Ｎと接続している必要はない。反射材２０は単層で構成されても複数層で構成されてもよい。反射材２０は、透明絶縁膜１７側、つまり、化合物半導体層１４側に、可視光に対して反射率が大きい銀またはアルミニュウムを主成分とする金属層Ｍ２（図示無）を有することが好ましい。金属層Ｍ２は前述した金属層Ｍ１と同じ材料であってもよい。反射材２０は、光を遮蔽する必要があり、その全体の厚さは数十ｎｍ以上であることが好ましい。
Ｎ電極２３Ｎおよび反射材２０は、光放出面側とは反対側からの平面視において、マイクロ発光素子１００全体を覆って、配置されていることが好ましい。光放出面側とは反対側からの平面視において、化合物半導体層１４の露出部があると、光が外部に放出され、光クロストークの原因となるため、このような露出部がないことが好ましい。
本実施形態の構成では、マイクロＬＥＤ１００の底面及び側面の大部分は、Ｎ電極２３Ｎ及び反射材２０によって覆われており、光の漏洩は非常に少ない。しかし、マイクロ発光素子１００の光放出面側の側面１６Ｓにおいて、反射材２０に覆われていない部分が存在する。そのため、この部分を介した光クロストークを防止するためには、埋込材６０が遮光性材料であることが好ましい。
このような埋込材６０としては、カーボンブラックのような光吸収材、ＴｉＯ２の粒子を含んだ白樹脂等を使用できる。また、図１において、埋込材６０の上部に遮光性材料を配置し、下部に透明材料を配置しても、同様の効果を得ることができる。反射材２０に覆われていない透明絶縁膜１７が露出している部分が薄く、光クロストークが少ない場合には、埋込材６０は透明材料であってもよい。
（隔壁３４及び隔壁側面３４Ｓ）
透明部３１、赤色波長変換層３２及び緑色波長変換層３３をそれぞれ区切る隔壁３４は、金属材で構成されている。その側面である隔壁側面３４Ｓは反射材２０と同様に、可視光に対して高い反射率を有する金属材料によって形成されている。また隔壁側面３４Ｓは光放出方向に向かって、開くように傾斜している。すなわち、隔壁側面３４Ｓは、透明部３１、赤色波長変換層３２及び緑色波長変換層３３において、上側から下側に向けて順テーパーに傾斜している。
隔壁側面３４Ｓの傾斜角度θｗは９０°より小さい方が好ましく、４５°から８０°程度がさらに好ましい。傾斜角度θｗは、隔壁側面３４Ｓと共通Ｐ電極３０の上面との成す角度である。傾斜角度θｗが小さくなると、隔壁３４の底部幅が大きくなるので、サブ画素（青サブ画素６、赤サブ画素７及び緑サブ画素８）の一辺の長さに占める隔壁３４の幅が大きくなり、マイクロ発光素子１００が小さくなるからである。サブ画素の面積が小さい場合には、マイクロ発光素子１００の面積も小さくなり、発光層１２の有効面積はさらに小さくなる。そのため、発光層１２を通過する電流密度が上昇し、発光効率が低下する、または温度上昇が大きくなる。
赤色波長変換層３２内部において、青色光が吸収され、赤色光が生成される。生成された赤色光の内、直接空気中に放出される赤色光は多くない。発生した赤色光の一部は赤色波長変換層３２内での反射によって失われる。発生した赤色光の大半は本体１６へ入射し、本体１６内での反射を経て、再度、赤色波長変換層３２に戻る。赤色波長変換層３２に戻った赤色光の一部が空気中に放出され、残りは赤色波長変換層３２内での反射によって失われるか、再度、本体１６へ入射する。このように、赤色光が外部に放出する上で、赤色波長変換層３２内での反射によるロスを低減することと、本体１６に入射した赤色光を効率よく、赤色波長変換層３２へ戻すことが非常に重要である。緑色光のついても同様である。
また、マイクロ発光素子１００Ｂから透明部３１に入射した青色光に関しても、かなりの部分が透明部３１と空気との界面で反射される。このように反射された青色光の一部は、透明部３１での反射によって失われ、残りの部分は本体１６へ入射し、本体１６内での反射を経て、再度、透明部３１に戻る。したがって、青色光に関しても、赤色光と同様に、透明部３１内での反射によるロスを低減することと、本体１６に入射した青色光を効率よく、透明部３１へ戻すことが非常に重要である。
透明部３１、赤色波長変換層３２及び緑色波長変換層３３内部での反射による光のロスを低減するためには、マイクロ発光素子１００との接続部を除いて、透明部３１、赤色波長変換層３２及び緑色波長変換層３３を反射率の高い材料で覆う必要がある。そのためには、隔壁側面３４Ｓを高反射率金属膜によって構成し、かつ、隔壁３４の開口部３７はマイクロ発光素子１００の反射材２０の上端部の内縁よりも内側にあることが重要である。高反射率金属膜とは、可視光（長波長光（赤色光及び緑色光）または励起光（青色光）を含む）を反射し、その反射率が高い金属膜を示す。
隔壁側面３４Ｓを高反射率金属膜によって構成することで、隔壁３４が赤色光、緑色光および青色光を反射する反射面として機能し、隔壁３４への光の漏洩を防止すると共に、隔壁側面３４Ｓでの反射率を向上し、光のロスを低減できる。隔壁３４の開口部３７をマイクロ発光素子１００の反射材２０の上端部の内縁よりも内側に配置することで、透明部３１、赤色波長変換層３２及び緑色波長変換層３３からマイクロ発光素子１００を上面視した場合に、埋込材６０が露出することがなくなる。これにより、透明部３１、赤色波長変換層３２及び緑色波長変換層３３から埋込材６０への光漏洩によるロス及び光クロストークを低減できる。そのため、透明部３１、赤色波長変換層３２及び緑色波長変換層３３から、下方に放出される光を全て、マイクロ発光素子１００へ導き、マイクロ発光素子１００を介して、透明部３１、赤色波長変換層３２及び緑色波長変換層３３へ戻すことができる。
（マイクロ発光素子１００の製造工程）
次に、マイクロ発光素子１００の製造工程を、図３〜図５の工程Ｌ１〜工程Ｌ１０を用いて説明する。図３〜図５は、本発明の実施形態１に係るマイクロ発光素子１００の製造工程を示す断面模式図である。マイクロ発光素子１００の製造工程の説明において、Ｎ側層１１側を上方、Ｐ側層１３側を下方とする。
図３から図５における工程Ｌ１から工程Ｌ１０の右側に画素領域１の断面図を示し、図３から図５における工程Ｌ１から工程Ｌ１０の左側にＰ接続領域３の断面図を示す。図３の工程Ｌ１に示すように、成長基板９上にＮ側層１１、発光層１２及びＰ側層１３を順に積層することにより化合物半導体層１４を形成する。
次に、図３の工程Ｌ２に示すように、化合物半導体層１４のＰ側層１３側を、ＬＥＤ加工基板１０に接着層１９を介して貼り付け、図３の工程Ｌ３に示すように、成長基板９を削除する。成長基板９の除去には、研削、研磨、プラズマエッチング、ウエットエッチング、犠牲層のウエットエッチング、レーザーリフトオフ等の種々の手法を用いることができる。この際、Ｎ側層１１の一部を除去し、化合物半導体層１４の厚さを調整する。
次に、図４の工程Ｌ４に示すように、Ｎ側層１１、発光層１２、Ｐ側層１３をエッチングして、分割溝（separation trench）１５を形成する。分割溝１５はＮ側層１１の表面から、Ｐ側層１３と接着層１９との界面まで、化合物半導体層１４の全層を分断する。このとき、分割溝１５は、図２に示すように、平面視において、上下方向及び左右方向に等間隔に形成され、化合物半導体層１４は四角錐台の形状の本体１６に分割される。Ｐ接続領域３では、同様にダミー本体１６Ｄが形成される。
ただし、本体１６の形状は四角錐台に限らず、円錐台または他の多角形の錐台でもよい。画素領域１では分割溝１５はマイクロ発光素子１００を分割するが、Ｐ接続領域３では分割と同時に、Ｐコンタクト溝（P contact trench）１５Ｐが形成される。ダミー本体１６Ｄは本体１６のように細かく分割する必要は無く、図４の紙面垂直方向に連続していてもよい。
本体１６の側面１６Ｓは、側面１６Ｓと発光層１２の水平面Ｈ１との成す角度である傾斜角度θｅが例えば４５°となるように加工されて形成される。なお、傾斜角度θｅが３０°以上８０°以下であるように、側面１６Ｓが形成されることが好ましい。発光層１２から光は、等方的に放出されるため、発光層１２の水平面Ｈ１に対して垂直方向に進む光より、水平面Ｈ１と平行な方向に進む光の方が圧倒的に多い。このような水平面Ｈ１と平行な方向に進む光を、側面１６Ｓによって、光放出面に向かって反射させることで、マイクロ発光素子１００の光取り出し効率を高めることができる。なお、傾斜角度θｅは、本体１６の複数の側面１６Ｓ毎に異なっていてもよい。その場合は、複数の傾斜角度θｅが存在し、全ての傾斜角度θｅが、３０°以上８０°以下であることがさらに好ましい。ダミー本体１６Ｄの側面も側面１６Ｓと同様に傾斜していることが好ましい。
分割溝１５を形成した後、図４の工程Ｌ５に示すように、Ｎ側層１１、発光層１２、Ｐ側層１３及び接着層１９の露出部分を覆うように透明絶縁膜１７を堆積する。ここでは透明絶縁膜１７として４００ｎｍの厚さのＳｉＯ２の膜をＣＶＤ法（化学蒸着法、Chemical Vapor Deposition）で堆積する。透明絶縁膜１７としては、ＳｉＯ２の膜の他に、ＳｉＮ、ＳｉＯＮ、またはＳｉＣＯを採用してもよく、これらの膜の積層膜を採用してもよい。マイクロ発光素子１００の側面を覆う透明絶縁膜１７の厚さを均一にするために、ＣＶＤ法で透明絶縁膜１７を成膜することが好ましい。
透明絶縁膜１７を堆積した後、図４の工程Ｌ６に示すように、透明絶縁膜１７に開口部を設ける。画素領域１では、本体１６の上部に、Ｎ側層１１の表面を露出させるＮコンタクトホール１８Ｎを開口する。Ｐ接続領域３では、ダミー本体１６Ｄの底部の周囲に、接着層１９を露出させるＰ接続部ホール１８Ｐを設ける。通常のフォトリソグラフィ技術とドライエッチング技術を組み合わせることで、前記開口部を設けることができる。
次に、図５の工程Ｌ７に示すように、本体１６、ダミー本体１６Ｄ、側面１６Ｓ、分割溝１５及びＰコンタクト溝１５Ｐの底部等を覆うように、金属層２０Ｌを堆積する。金属層２０Ｌの堆積は、スパッタリング法または蒸着法によって可能である。金属層２０ＬはＮコンタクトホール１８Ｎにおいては、Ｎ側層１１と接触し、Ｐ接続部ホール１８Ｐでは、接着層１９に接触する。
次に、図５の工程Ｌ８に示すように、画素領域１では、分割溝１５の底部の金属層２０Ｌを除去し、マイクロ発光素子１００毎に金属層２０Ｌを分割する。これにより、マイクロ発光素子１００の本体の上部にＮ電極２３Ｎを形成し、化合物半導体層１４を覆うように反射材２０が形成される。本実施形態では、Ｎ電極２３Ｎと反射材２０は繋がっており、同一材料によって構成されている。
Ｐ接続領域３では、少なくともダミー本体１６Ｄの上部から、Ｐ接続部ホール１８Ｐを覆う領域を残して、金属層２０Ｌを除去する。これにより、Ｐ接続部ホール１８Ｐからダミー本体１６Ｄの上部を覆うＰ電極２３Ｐが形成される。Ｐ接続部ホール１８Ｐが接続部４０となる。通常のフォトリソグラフィ技術とドライエッチング技術を組み合わせることで、金属層２０Ｌの一部を除去できる。リフトオフ法を用いて、金属層２０Ｌの堆積と、一部の除去を同時に行ってもよい。
次に、図５の工程Ｌ９に示すように、画素領域１において、分割溝１５の底部の透明絶縁膜１７を除去する。隣接するマイクロ発光素子１００の反射材２０の間の領域の透明絶縁膜１７を除去する。これにより、隣接するマイクロ発光素子１００間で、透明絶縁膜１７を介して、光クロストークが生じるのを防ぐことができる。なお、透明絶縁膜１７が、マイクロ発光素子１００の発光波長より薄い場合及び光クロストークが許容される場合には、本工程は省略できる。
次に、図５の工程Ｌ１０に示すように、本体１６及びダミー本体１６Ｄの周囲に、埋込材６０を配置する。Ｎ電極２３Ｎ及びＰ電極２３Ｐの表面は露出しなければならない。本体１６同士の間、及び本体１６とダミー本体１６Ｄの間は、埋込材６０によって、満たされていることが好ましい。
埋込材６０は、光クロストークを防止するために、遮光性を有することが好ましい。光クロストークを生じるのは、埋込材６０底部の透明絶縁膜１７の切断面であるため、埋込材６０底部の透明絶縁膜１７の切断面を遮光性物質で覆い、その上に透明な物質を配置する２層構造でもよい。なお、透明絶縁膜１７が、マイクロ発光素子１００の発光波長より薄い場合及び光クロストークが許容される場合には、埋込材６０は透光性の材料でもよい。
本構製造工程では、ＬＥＤ加工基板１０上で埋込材６０を形成しているが、駆動回路基板５０上において、埋込材６０を形成してもよい。すなわち、図５の工程Ｌ９状態で、駆動回路基板５０と貼り合せ、ＬＥＤ加工基板１０を剥離後に、埋込材６０を形成してもよい。
（画像表示素子２００の製造工程）
次に、画像表示素子２００の製造工程を、図６〜図８の工程Ｎ１〜Ｎ９を用いて説明する。図６〜図８は、本発明の実施形態１に係る画像表示素子２００の製造工程を示す断面模式図である。画像表示素子２００の製造工程の説明において、ＬＥＤ加工基板１０側を上方、駆動回路基板５０側を下方とする。
まず、図６の工程Ｎ１に示す駆動回路基板５０が製造される。駆動回路基板５０は、例えば単結晶シリコン基板（ウエハ）上に、通常のＣＭＯＳプロセスによって形成される。ここで、マイクロ発光素子１００及び駆動回路基板５０はそれぞれ、ウエハ状態であってもよいし、マイクロ発光素子１００が画像表示素子２００単位で個片化されていてもよい。また、マイクロ発光素子１００及び駆動回路基板５０の両方が画像表示素子２００単位で個片化されていてもよい。
駆動回路基板５０は、図６に示すように、例えば、シリコン基板７１、ゲート電極７２、コンタクトプラグ７３、ビアプラグ７４、層間絶縁膜７５、及び、シリコン基板７１上に、トレンチ素子分離領域７６で分離された、ソース７８とドレイン７９とを含む拡散層７７を有する。コンタクトプラグ７３は、ゲート電極７２と１層目配線層とを、及び、拡散層７７と１層目配線層とを、電気的に接続する。ビアプラグ７４は、１層目配線層と２層目配線層とを電気的に接続する。なお、駆動回路基板５０は、公知の技術で製造できるため、その機能および構成に関しては詳述しない。また、図６の工程Ｎ２以降の図（図６〜図８の工程Ｎ２〜工程Ｎ９）では、駆動回路基板５０に関しては、Ｎ駆動電極５１とＰ駆動電極５２のみを示し、他の構造は省略する。
駆動回路基板５０が製造された後、図６の工程Ｎ２に示すように、画素領域１にあるマイクロ発光素子１００及びＰ接続領域３にあるダミー素子１０１と駆動回路基板５０とを貼り合わせる。その際、Ｎ電極２３Ｎ及びＰ電極２３Ｐはそれぞれ、対応するＮ駆動電極５１及びＰ駆動電極５２と重なるように、精密にアライメントされる。
マイクロ発光素子１００と駆動回路基板５０との接合面の材料に合わせて、表面のプラズマクリーニング、イオン照射による活性化、加熱及び加圧によって、２枚のウエハが貼り合わされる。これ以降の工程では、図６の工程Ｎ３に示すように、ＬＥＤ加工基板１０除去し、接着層も取り除く。
図７の工程Ｎ４に示すように、Ｐ側層１３、透明絶縁膜１７、埋込材６０及び接続部４０の露出部分を覆うように共通Ｐ電極３０を堆積する。ここでは、共通Ｐ電極３０としては、例えば、ＩＴＯ膜を用いている。共通Ｐ電極３０は、光吸収を低減すると共に、共通Ｐ電極３０を介した光クロストークを避けるために、できる限り薄いことが好ましく、１０ｎｍから３００ｎｍであることが好ましい。
次いで、図７の工程Ｎ５に示すように、金属層３４Ｌを堆積し、図７の工程Ｎ６に示すように、フォトリソグラフィ技術とドライエッチング技術を用いて、金属層３４Ｌをエッチングし、隔壁３４を形成する。金属層３４Ｌが除去された部分が開口部３７となり、開口部３７を介して、光が上下に往来する。
隔壁３４の隔壁側面３４Ｓの傾斜角度θｗは、この工程において、フォトレジストの側壁傾斜角とドライエッチングの異方性を制御することで、種々の値に制御できる。なお、画素領域１以外では、例えば、図７の工程Ｎ６に示すＰ接続領域３のように、金属層３４Ｌの大半を残して、共通Ｐ電極３０の一部として用いてもよい。画素領域１においても、隔壁３４として、金属層３４Ｌが縦横（紙面垂直方向、及び左右方向）に繋がって残るため、ＩＴＯ膜を薄くしても、共通Ｐ電極３０の配線抵抗を低減することができる。
次いで、図８の工程Ｎ７〜図８の工程Ｎ９に示すように、隔壁３４によって区切られたマイクロ発光素子１００の上部に、透明部３１、緑色波長変換層３３及び赤色波長変換層３２を順次形成する。それぞれの形成順序は図８に示した順序に限らない。透明部３１、赤色波長変換層３２及び緑色波長変換層３３は、それぞれポジレジストまたはネガレジスト状の材料として準備して、フォトリソグラフィ技術によって、パターン形成してもよく、インクジェット印刷またはスクリーン印刷等の印刷手法によってパターン形成してもよい。赤色波長変換層３２及び緑色波長変換層３３には、励起光である青色光を吸収し、赤色光または緑色光にダウンコンバートする、蛍光体または量子ドット、量子ロッド等のナノ粒子等を適用することができる。
また、図示はしないが、透明部３１、赤色波長変換層３２及び緑色波長変換層３３を形成した後に、透明部３１、赤色波長変換層３２及び緑色波長変換層３３の表面に、窒化シリコン膜、ＳｉＯ２膜、シリコーン樹脂等をパッシベーション材として配置してもよい。これにより、水分及び酸素を遮断することができる。
（マイクロ発光素子１００の発光効率）
以上のように形成されたマイクロ発光素子１００の発光効率を評価した。評価したマイクロ発光素子１００は、配置ピッチは１０μｍ、形状は正方形、傾斜角度θｅは４５°、Ｐ側層１３の厚みは２００ｎｍ、Ｎ側層１１の研磨後の厚みは３μｍである。また、Ｎ側層１１の上面のサイズは８μｍ×８μｍである。透明部３１の厚さは２．５μｍ、隔壁側面３４Ｓの傾斜角度θｗは７０°、透明樹脂の屈折率は１．６である。また、Ｎ側層１１は主にＧａＮ層であり、発光層１２はＩｎＧａＮ及びＧａＮによる多重量子井戸層であり、発光層１２から発せられる光のピーク波長は４５０ｎｍである。Ｐ側層１３は主にＧａＮ層である。本体１６の側面１６Ｓには、４００ｎｍのＳｉＯ２膜を介して、アルミニュウム膜を配置し、底面にもアルミニュウム膜が配置されている。反射材２０及びＮ電極２３Ｎは共に、本体側にアルミニュウム膜を配置している。隔壁側面３４Ｓの材質もアルミニュウム膜である。
また、比較のために、本体１６が直方体形状をした従来型のマイクロ発光素子（図１０のＱ１に対応）、及び、本体形状はマイクロ発光素子１００と同じであるが、発光層１２を光放出面とは反対側に配置した構造（図１０のＱ２に対応）も評価した。いずれの場合も、光放出面のサイズを８μｍ×８μｍとし、化合物半導体層１４としては同一のものを用いた。形状の違いと、発光層１２の位置を除けば、構成材料及び形成プロセスは同一である。ただし、直方体形状の場合では、分割溝１５は可能な限り傾斜しないように加工した。
マイクロ発光素子１００の上面には透明樹脂層（透明部３１）を配置した。また、１００行×１００列の１００００個のマイクロ発光素子１００を配置し、１００００個のマイクロ発光素子１００を同時に点灯して、全光束発光強度（total luminous flux intensity）を評価した。１個のマイクロ発光素子１００に流れる電流量は５μＡである。比較構造に関しても同様である。
図９は、本発明の実施形態１を模して、シミュレーションを行った構造（逆四角錐台構造）の断面模式図である。図９では、マイクロ発光素子１００の本体１６と、透明部３１を図示している。なお、前述したように、傾斜角度θｗは、隔壁側面３４Ｓと共通Ｐ電極３０の上面との成す角度であるが、図９及び図１０では、共通Ｐ電極３０を省略している。そのため、図９及び図１０では、傾斜角度θｗを、共通Ｐ電極３０に平行な光放出面と隔壁側面３４Ｓとの成す角度として図示している。本体１６は四角錐台を上下反転した形状をしており、発光層１２が光放出面側に配置されている。
図１０の構成Ｑ１及び構成Ｑ２は、図９との比較のためにシミュレーションを行った構造の断面模式図である。具体的には、図１０の構成Ｑ１は比較のための従来型のマイクロ発光素子の例であり、本体１６は直方体形状をしており、発光層１２は底面側にある。図１０の構成Ｑ２は、本体１６の形状は図９と同じであり、発光層１２が底面側にある場合の模式図である。図９に示すマイクロ発光素子と、図１０の構成Ｑ１及び図１０の構成Ｑ２に示すマイクロ発光素子とを比較した。
測定結果を下記の表１に示す。
Figure 2021019015
表１に示すように、本構成である光放出面側に発光層１２を有する逆四角錐台構造（図９に対応）では、単純な直方体構造（図１０のＱ１に対応）に比べて、約２倍の外部量子効率が得られる。光放出面とは反対側に発光層１２を有する逆四角錐台構造（図１０のＱ２に対応）に対しても、約１．６倍の外部量子効率が得られる。
光線追跡法（Lay trace method）を用いて光取り出し効率をシミュレーションした結果を表２に示す。なお、表１中の内部量子効率推定値は、表２の光取り出し効率を用いて、表１の外部量子効率より計算した推定値である。表２に示す値は、シミュレーション値である。
Figure 2021019015
光取り出し効率はマイクロ発光素子１００の上面に配置した透明樹脂層（透明部３１）を経て、空気中へ放出される光量の割合を表し、本体側面吸収量は本体１６の全ての側面１６Ｓの反射材２０（図１参照）に吸収される光量の割合を表している。本体下面吸収量はマイクロ発光素子１００の下面側にて吸収される光量の割合を表し、本体内部吸収量は本体１６内で吸収される光量の割合を表している。透明部側面吸収量は透明部３１の隔壁側面３４Ｓ内で吸収される光量の割合を表している。本体内平均反射回数は、発光層１２から発せられた光が透明部３１に放出されるか、吸収されるまでの、本体１６内部での反射回数の平均値を表している。透明部平均反射回数は、透明部３１に入射した光が、空気中へ放出されるか、隔壁側面３４Ｓに吸収されるか、本体１６へ戻るまでの、平均反射回数を示している。
表２の光取り出し効率の傾向は、表１の外部量子効率の傾向とよく一致しており、外部量子効率の相違が、光取り出し効率の相違の主因であると考えられる。マイクロ発光素子１００の上面に対して、全反射の臨界角（critical total reflection angle）以下の角度で入射する光だけが、マイクロ発光素子１００の上面から外部へ放出される。全反射の臨界角は、本体１６を構成するＧａＮから透明部３１の透明樹脂へ入射する光の場合は３７°程度となる。
図１０の構成Ｑ１の直方体構造では、本体１６内部での反射回数に依らず、マイクロ発光素子１００の上面への入射角は一様である。したがって、発光層１２から水平方向に発せられる光が外部に放出されることはない。これに対して、図９及び図１０の構成Ｑ２の四角錐台構造では、発光層１２から水平方向に発せられる光は、側面１６Ｓによって上方に反射され、光放出面に全反射の臨界角以下の角度で入射し、外部へ放出される。
さらに、発光層１２から光が発せられた初期の状態で当該光が外部に放出されない場合でも、発光層１２から発せられる光が側面１６Ｓで反射する度に、当該光におけるマイクロ発光素子１００の上面への入射角度が変化する。そのため、発光層１２から発せられる光は本体１６内で内部反射を繰り返した後に、外部に放出される。したがって、図９及び図１０の構成Ｑ２の四角錐台構造では、光取り出し効率を大幅に向上させることができる。
図１０の構成Ｑ２の構成では、本実施形態の構成（図９の構成）よりも光取り出し効率が大きいにも関わらず、外部量子効率は明らかに低い。これは、発光層１２の面積が図９の構成と比較して縮小しているために、内部量子効率が低下しているためと考えられる。面積縮小によって、電流密度が増加し、ドループ効果によって、内部量子効率が低下する。また、本体１６を加工する際に、結晶欠陥が生じて、内部量子効率が低下した可能性もある。本実施形態の構成では、このような課題が低減され、高い性能を実現できる。
（透明絶縁膜１７による影響）
次に、透明絶縁膜１７による影響を調べるため、本発明の実施形態１に係るマイクロ発光素子１００において、光取り出し効率の透明絶縁膜１７の膜厚による依存性をシミュレーションした。透明絶縁膜１７としてＳｉＯ２を用いた場合の結果を図１１のグラフＲ１に示す。図１１のグラフＲ１は、光取り出し効率における透明絶縁膜１７の膜厚依存性のシミュレーション結果を示すグラフである。
図１１のグラフＲ１において、横軸は透明絶縁膜１７の膜厚であり、各グラフについてパーセンテージを示す。透明絶縁膜１７がない場合には、光取り出し効率（空気中放出量）は３２％である。よって、透明絶縁膜１７を有しない逆四角錐台構造では、表１に示す透明絶縁膜１７を有する直方体構造（図１０の構成Ｑ１）より遥かに大きな光取り出し効率を示し、本体１６の形状が非常に重要であることを示している。
透明絶縁膜１７の膜厚が厚くなると共に、光取り出し効率は増加するが、透明絶縁膜１７の膜厚が４００ｎｍ以上である場合の変化は乏しい。したがって、透明絶縁膜１７の膜厚は４００ｎｍ以上であることが最も好ましいが、当該膜厚が７５ｎｍ以上でも光取り出し効率の低下率は５％以内であるため、前記膜厚は少なくとも７５ｎｍ以上であればよい。
以上により、透明絶縁膜１７による効果としては、マイクロ発光素子１００の側面１６Ｓでの反射率を向上させることで、光取り出し効率を向上させていることであると考えられる。なお、直方体構造においては、透明絶縁膜１７による効果は非常に弱い。これは直方体構造のマイクロ発光素子の側面での反射率が向上しても、当該マイクロ発光素子の上面へ入射する角度が変わらず、前記上面で全反射する光が何回反射を繰り返しても全反射し、光取り出し効率が改善しないためであると考えられる。したがって、本実施形態において、マイクロ発光素子１００がその上面への入射角度を変えることができる側面１６Ｓを有することが重要である。
前記シミュレーションを用いて、側面１６Ｓの傾斜角度θｅに対する光取り出し効率の変化を調べた結果を図１１のグラフＲ２に示す。光放出面である、本体１６の上面のサイズは８μｍ×８μｍ、Ｎ側層１１の厚さは３μｍ、Ｐ側層１３の厚さは２００ｎｍである。透明部３１は図９と同様の条件である。
図１１のグラフＲ２の横軸は傾斜角度θｅであり、縦軸は各グラフについてパーセンテージを示す。図１１のグラフＲ２に示すように、側面１６Ｓの傾斜角度θｅは９０°から減少するにつれて、空気中への光放出量は増加し、５５°付近で、一度ピークとなって、４５°付近で極小値となり、４５°以下では増加する。
これらの結果より、本発明の実施形態１に係るマイクロ発光素子１００は、傾斜角度θｅが８０°以下であれば、少なくとも２５％以上の空気中への光放出量を実現することが分かる。これは、表２に示す直方体構造に対して約１．３倍である。さらに、傾斜角度θｅが７０°以下であれば、４０％以上の空気中への光放出量を実現できる。さらに、５０°から６５°の間では、４５％以上の空気中への光放出量を実現できる。また、４０°以下では、５０％以上の光放出量を実現できる。
本発明の実施形態１に係るマイクロ発光素子１００では、本体１６の側面１６Ｓを傾斜させ、反射材２０で覆う。これにより、マイクロ発光素子１００間の光クロストークを防止し、光取り出し効率を大幅に向上させることができる。さらに、側面１６Ｓと反射材２０との間に、透明絶縁膜１７を配置することで、光取り出し効率をより向上させることができる。
（赤色波長変換層３２の変換効率）
次に、赤サブ画素７（図２参照）について検討する。マイクロ発光素子１００Ｒが発した青色光を赤色波長変換層３２が吸収し、赤色光に波長変換して外部に放出する。赤色波長変換層３２内部での青色光の吸収分布をシミュレーションし、前記吸収分布に従って、赤色光を発生させ、発生した赤色光が空気中へ放出される光取り出し効率をシミュレーションする。青色光が赤色光に変換される変換効率（変換材料の内部量子効率）は、材料依存性が高いため、シミュレーションでは１００％と仮定しておく。図９、図１０の構成Ｑ１及び図１０の構成Ｑ２の透明部３１を赤色波長変換層３２へ置き換えて、側面１６Ｓの傾斜角度θｅ依存性をシミュレーションした結果を図１２に示す。図１２の横軸は傾斜角度θｅであり、縦軸は効率を示す。赤色波長変換層３２の厚さは２．５μｍ、隔壁側面３４Ｓの傾斜角度θｗは７０°、青色光に対する複素屈折率は１．７１３＋０．０２３ｉ、赤色光に対する複素屈折率は１．６７１＋０．０ｉと設定した。赤色光に対しては、吸収が無いと設定している。
図９、図１０の構成Ｑ１及び図１０の構成Ｑ２の構造に関する、シミュレーション結果を表３に示す。
Figure 2021019015
青色光吸収量（Ａ）は、本体１６で発生した光のうち、赤色波長変換層３２で吸収される青色光の割合を示す。赤色光光取り出し効率（Ｂ）は、赤色波長変換層３２で発生した赤色光の内、空気中へ放出される赤色光の割合を示す。赤色光放出効率（Ｃ）は（Ａ）と（Ｂ）の積であり、青色光が赤色光に変換されて、空気中へ放出される効率を表す。青色光漏洩量（Ｄ）は、赤色波長変換層３２で吸収されずに、空気中へ直接放出される青色光の割合を示す。
図１０のＱ１に比べ、図９及び図１０のＱ２の青色光吸収量（Ａ）は、２倍以上大きい。すなわち、図９及び図１０のＱ２の側面１６Ｓの傾斜によって、青色光が効率的に赤色波長変換層３２へ取り込まれ、吸収されている。この点は、透明部３１の場合と同様である。また、図１０のＱ１に比べ、図９及び図１０のＱ２の赤色光光取り出し効率（Ｂ）も、１５％以上大きい。これは赤色波長変換層３２で発生した赤色光のうち、本体１６へ入る赤色光が、より高い効率で赤色波長変換層３２へ戻っていることを示している。すなわち、側面１６Ｓの傾斜によって、赤色光も本体１６から赤色波長変換層３２へ取り込まれている。
図９は図１０のＱ２に比べて、青色光吸収量（Ａ）が僅かに小さいために、赤色光放出効率（Ｃ）も僅かに小さい。しかし、青色光の場合に見たように、図１０のＱ２では発光層１２の面積の縮小によって、内部量子効率の低下が生じるために、実際には図９の方が、赤色光放出効率が高いことが期待できる。
表１の内部量子効率推定値と赤色光放出効率（Ｃ）の積を、内部量子効率を考慮した赤色光放出効率（Ｅ）に示す。このように、図９は図１０のＱ２に対して、１．８倍の効率を実現できる。また、図９は図１０のＱ２に比べて、青色光漏洩量（Ｄ）が少ない点も利点である。赤サブ画素７からの青色光の漏洩は、赤色の色純度を低下させるため、カラーフィルタによる吸収または誘電体多層膜による反射等によって、低減しなければならない。このような青色光の吸収または反射手段は、赤色光に対しても放出量を低下させる副作用を有する。青色光漏洩量（Ｄ）が少なければ、前記副作用も低減することができる。
図９の構造において、側面１６Ｓの傾斜角度θｅ依存性をシミュレーションした結果を図１２に示す。図１２に示すように、傾斜角度θｅが小さくなるにしたがい、赤色波長変換層３２内での青色光吸収量（Ａ）が増加する。この傾向は、透明部３１からの青色光の空気中への放出効率と似ている。一方、赤色光光取り出し効率（Ｂ）は傾斜角度θｅが５５°でピークとなる。赤色波長変換層３２内で発生した赤色光の約２／３が本体１６内へ入射するが、本体１６内へ入射した赤色光の大半は本体１６内部で反射されて赤色波長変換層３２へ戻る。本体１６から赤色波長変換層３２へ戻る効率が、図１１のグラフＲ２と類似の角度依存性を有するため、５５°付近にピークが現れると推測する。ただし、赤色光は赤色波長変換層３２から本体１６に向けて入射するため、傾斜角度θｅが大きくても、本体１６底部によって反射されて赤色波長変換層３２へ戻るため、本体１６から赤色波長変換層３２へ戻る確率は高く、傾斜角度θｅ依存性が弱くなっている。
赤色光の空気中への赤色光放出効率（Ｃ）は、傾斜角度θｅが６０°以下において、３０％以上の効率が実現できる。図１１のグラフＲ２の青色光の空気中への放出量も考慮すれば、傾斜角度θｅは６０°以下が好ましい。なお、傾斜角度θｅが小さくなるにしたがい、青色光の空気中への放出量である青色光漏洩量（Ｄ）が増加するが、５％程度以下であり、大きな問題とならない。カラーフィルタによって、青色光を吸収することもできる。
〔実施形態２〕
（画像表示素子２００ａの構成）
本発明の実施形態２について、図１３〜図１９を用いて以下に説明する。なお、説明の便宜上、実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態２の画像表示素子２００ａでは、マイクロ発光素子１００ａの本体１６ａの形状、隔壁３４ａの構成及び共通Ｐ電極３０ａの構成において実施形態１の画像表示素子２００と異なる。
本実施形態では、図１３に示すように、マイクロ発光素子１００ａの本体１６ａの側面１６Ｓａが、第１側面１６Ｓａ１及び第２側面１６Ｓａ２を有する。第１側面１６Ｓａ１は、側面１６Ｓａの底部側に位置し、本体１６ａの光放出面と第１側面１６Ｓａ１とにより第１傾斜角度θｅ１を成す。第１傾斜角度θｅ１は、７０°以下であり、３０°から６０°の範囲が好ましい。
第２側面１６Ｓａ２は、側面１６Ｓａの光放出方向側に位置し、本体１６ａの光放出面と第２側面１６Ｓａ２とにより第２傾斜角度θｅ２を成す。第２傾斜角度θｅ２は、６０°以上であり、７０°より大きいことが好ましい。すなわち、マイクロ発光素子１００ａは、第２傾斜角度θｅ２は第１傾斜角度θｅ１よりも大きくなるように構成されている。
また、第１傾斜角度θｅ１部分の本体１６ａの厚さｔｈ１は、２μｍ以下であり、第２傾斜角度θｅ２部分の本体１６ａの厚さｔｈ２は、２μｍ以上であることが好ましい。第１傾斜角度θｅ１の傾斜面で厚い化合物半導体層１４を加工することは難しいため、本体１６ａが比較的厚い場合には、このように第２傾斜角度θｅ２部分を設けることで、製造が容易となる。
さらに、本実施形態の構成では、隔壁３４ａはＳｉＯ２、ＳｉＮ等の無機材、またはフォトレジスト材のような樹脂材からなる隔壁母材３５と、隔壁反射膜３６（第２反射材）から構成されている。隔壁反射膜３６は高反射率金属膜等である。
隔壁側面３４Ｓが高反射率金属膜によって構成される点、及び、この隔壁反射膜３６の開口部３７ａが、反射材２０の上端部の内縁より内側に配置されている点、開口部３７ａが本体１６ａの光放出面を覆っている点は実施形態１と同じである。
実施形態１のように金属層３４Ｌ（図７の工程Ｎ５及び図７の工程Ｎ６参照）を堆積し、フォトリソグラフィ法及びドライエッチング技術によって、傾斜面を有する隔壁３４に加工しようとすると、隔壁３４の高さ以上の金属層３４Ｌを堆積する必要がある。隔壁３４の高さは数μｍとなる場合があるため、非常に厚い金属層３４Ｌが必要となるが、このような厚い金属層３４Ｌの表面は凹凸が大きく、下地層に対する精密なアライメントが難しい。本発明では、隔壁３４の底部が反射材２０の上端部を覆う必要があり、画像表示素子２００の画素サイズが小さくなる程、隔壁３４を反射材２０に対して精密にアライメントする必要がある。そこで、本実施形態では、精密アライメントが容易な、表面凹凸が少なく、透明な材料によって、隔壁３４ａの中心部（隔壁母材３５）を形成し、その表面を隔壁反射膜３６で覆うことにより、前記問題を回避する。
また、本実施形態では共通Ｐ電極３０ａが隔壁反射膜３６と透明電極３８とによりなる。隔壁反射膜３６と透明電極３８とは導通している。良導体である隔壁反射膜３６によって、画素領域１とＰ接続領域３との間、及び画素５間、サブ画素間を接続することで、共通Ｐ電極３０ａの配線抵抗を低くできる。透明電極３８は主に本体１６ａのＰ側層１３と隔壁反射膜３６を接続するだけでよいため、薄くすることが可能となり、透明電極３８による光吸収を低減し、光出力を向上できる。
（マイクロ発光素子１００ａの製造方法）
次に、マイクロ発光素子１００ａの製造方法を、図１４〜図１５の工程Ｓ１〜工程Ｓ５を用いて説明する。図３の工程Ｌ１〜図３の工程Ｌ３の工程を経た後、図１４の工程Ｓ１に示すように、分割溝１５ａを形成する。分割溝１５ａの上部に第１傾斜角度θｅ１を有する第１側面１６Ｓａ１が形成され、下部に第２傾斜角度θｅ２を有する第２側面１６Ｓａ２が形成される。側面１６Ｓａはこのように、異なる傾斜角度θｅを有する第１側面１６Ｓａ１及び第２側面１６Ｓａ２を含む。Ｐ接続領域３では、Ｐコンタクト溝１５Ｐａが形成され、ダミー本体１６Ｄａがマイクロ発光素子本体１６ａと同様の断面形状で形成される。ただし、ダミー本体１６Ｄａは紙面垂直方向に連続していてもよい。
図１４の工程Ｓ２に示すように、透明絶縁膜１７を堆積し、図１４の工程Ｓ３に示すように、Ｎコンタクトホール１８ＮとＰ接続部ホール１８Ｐとを形成する。さらに、図１５の工程Ｓ４に示すように、金属層２０Ｌ（反射材用金属層）を堆積し、図１５の工程Ｓ５に示すように、金属層２０ＬをＮ電極２３Ｎ、反射材２０、及びＰ電極２３Ｐ等へ、加工する。このとき、図１５の工程Ｓ５に示すように、分割溝１５ａの底部において、透明絶縁膜１７の切断面を金属層２０Ｌが覆うように加工する。これにより透明絶縁膜１７を介する光漏洩を金属層２０Ｌによって、防ぐことができる。したがって、マイクロ発光素子１００ａ間の光クロストークを防止することができる。
（画像表示素子２００ａの製造方法）
次に、図１６〜図１８の工程Ｔ１〜工程Ｔ８を用いて、画像表示素子２００ａの製造方法を説明する。本実施形態の構成では、実施形態１と異なり、マイクロ発光素子１００ａを駆動回路基板５０に貼り合せた後に、埋込材６０ａを形成する。図１６の工程Ｓ１及び図１６の工程Ｓ２は、図６の工程Ｎ２及び図６の工程Ｎ３と、それぞれ同様である。次に、図１６の工程Ｔ３に示すように、埋込材６０ａを形成する。埋込材６０ａは絶縁材であり、透明樹脂であってもよい。透明絶縁膜１７の切断面を金属層２０Ｌが覆うため、埋込材６０ａを介した、光漏洩が生じにくいからである。
次に、図１７の工程Ｔ４に示すように、画素領域１において、サブ画素間に隔壁母材３５を形成する。隔壁母材３５は例えば、ネガ型レジストで形成してもよい。あるいは、ＳｉＯ２等の薄膜を堆積し、フォトリソグラフィ技術とドライエッチング技術によって、加工してもよい。隔壁母材３５の側壁は所定の傾斜角度θｗに制御されることが好ましい。なお、実施形態２および実施形態３における傾斜角度θｗは、各マイクロ発光素子１００ａの本体１６ａの光放出面の延長線と隔壁側面３４Ｓとの成す角度である。隔壁母材３５の底部は、反射材２０の上端を覆う必要がある。隔壁母材３５の底面側は、光遮蔽材料で形成されていてもよい。これにより、隔壁母材３５を介した、光漏洩を防止することができる。
さらに、図１７の工程Ｔ５に示すように、隔壁反射膜３６を堆積する。このとき、Ｐ接続領域３では、接続部４０において、隔壁反射膜３６とＰ電極２３Ｐとが接続される。隔壁反射膜３６は反射材２０と同様に、可視光に対して高反射性の金属薄膜か、同等の特性を有する材料であることが好ましい。
次に、図１７の工程Ｔ６に示すように、本体１６ａの光放出面と平面視において重なる部分の隔壁反射膜３６に開口部３７ａを設ける。開口部３７ａは、フォトリソグラフィ技術とウエットまたはドライエッチング技術によって形成できる。開口部３７ａは平面視において、反射材２０の上端部よりマイクロ発光素子１００ａの内側にあることが好ましい。また、マイクロ発光素子１００ａと、透明部３１、赤色波長変換層３２及び緑色波長変換層３３との間の光の往復を容易にするために、開口部３７ａはマイクロ発光素子１００ａの光放出面の範囲において、できる限り広い範囲を占めることが好ましい。特に、開口部３７ａは、本体１６ａの光放出面全面と重なることが好ましい。
次に、図１８の工程Ｔ７に示すように、透明電極３８を堆積する。透明電極３８は、実施形態１の共通Ｐ電極３０と同様の材料である。以降の工程は実施形態１と同様であり、図１８の工程Ｓ８に示すように、透明部３１、赤色波長変換層３２及び緑色波長変換層３３が順次形成される。なお、図１７の工程Ｔ６の断面図では、隔壁反射膜３６の端部が本体１６ａの光放出面の一部を覆っている。このような場合には、隔壁反射膜３６とＰ側層１３を導通させることで、透明電極３８は省略することができる。
本実施形態の構成に対応する図１９で示す構成について、光取り出し効率をシミュレーションした結果を、表４に示す。図１９で示す構成においても、実施形態１に対応する図９の構成と同等以上の光取り出し効率が得られた。本実施形態の構成では、発光層１２の側面付近の傾斜角が大きいため、発光層１２の面積は実施形態１より大きくすることができる。なお、前述では、第２傾斜角度θｅ２を７０°より大きいとしているが、説明を簡易にするため、図１９では、第２傾斜角度θｅ２を７０°と設定している。
Figure 2021019015
以上のように、画像表示素子２００ａの構成においても、実施形態１と同様の効果を実現できる。
〔実施形態３〕
（画像表示素子２００ｂの構成）
本発明の実施形態３について、図２０を用いて以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態３の画像表示素子２００ｂでは、実施形態２と類似の構成を有しており、本体１６ｂの形状が異なる。
実施形態２では傾斜角度がθｅ１＜θｅ２であり、小さい第１傾斜角度θｅ１で傾く第１側面１６Ｓａ１が、大きい第２傾斜角度θｅ２で傾く第２側面１６Ｓａ２に対して、光放出面側とは反対側に配置されている。それに対し、本実施形態では、小さい第１傾斜角度θｅ１１で傾く第１側面１６Ｓｂ１１が、大きい第２傾斜角度θｅ１２で傾く第２側面１６Ｓｂ１２に対して、光放出面側に配置されている。
より詳しくは、第１側面１６Ｓｂ１１は、側面１６Ｓｂの光放出方向側に位置し、本体１６ｂの光放出面と第１側面１６Ｓｂ１１とにより第１傾斜角度θｅ１１を成す。第１傾斜角度θｅ１１は、７０°以下であり、３０°から６０°の範囲が好ましい。また、第２側面１６Ｓｂ１２は、側面１６Ｓｂの底部側に位置し、本体１６ｂの光放出面と第２側面１６Ｓａ１２とにより第２傾斜角度θｅ１２を成す。第２傾斜角度θｅ１２は、６０°以上であり、７０°より大きいことが好ましい。
本実施形態の製造工程は、実施形態２の製造工程と同様であり、相違点は図１４のＳ１において、分割溝１５ａの形状を、変更するだけである。すなわち、実施形態２では、図１３に示すように、本体１６ａの側面１６Ｓａを、底部（駆動回路基板５０側）が小さな第１傾斜角度θｅ１を有し、上部（光放出方向側）が大きな第２傾斜角度θｅ２を有するように加工した。それに対し、本実施形態では、図２０に示すように、本体１６ｂの側面１６Ｓｂを、底部（駆動回路基板５０側）が大きな第２傾斜角度θｅ１２を有し、上部（光放出方向側）が小さな第１傾斜角度θｅ１１を有するように加工する。
本実施形態では、側面１６Ｓｂの発光層１２付近に、第１傾斜角度θｅ１１が３０°から６０°と小さい第１側面１６Ｓｂ１を配置することで、光取り出し効率を一層向上することができる。本実施形態に関して、光取り出し効率をシミュレーションした結果を、表５に示す。本実施形態に対応する図２１で示す構成のシミュレーションでは、実施形態２に対応する図１９を２０％上回る光取り出し効率が得られる。
Figure 2021019015
表５において、実施形態２である図１９の構成と比較し、実施形態３である図２１の構成の方が、本体１６ｂ内での平均反射回数が減少し、本体１６ｂの側面１６Ｓｂでの光吸収量が大幅に低下している。これは、実施形態３の構成が光を効率的に透明部３１へ放出していることを示している。その理由は次のように説明できる。すなわち、発光層１２は等方的に光を放出するため、発光層１２と平行方向に放出される光が最も多い。そこで、第２側面１６Ｓｂ１２の第２傾斜角度θｅ１２よりも小さな第１傾斜角度θｅ１１を有する第１側面１６Ｓｂ１１を、光放出面側に配置することによって、水平方向に進む光を、光放出面方向へ反射することができる。言い換えると、側面１６Ｓｂにおいて、光放出面方向側の傾斜角度を小さくすることで、より効率的に光を透明部３１へ導入できる。その結果、空気中への光放出量が増加する。
なお、図１９と同様に、説明を簡易にするため、図２１では、第２傾斜角度θｅ１２を７０°と設定している。
以上のように、画像表示素子２００ｂの構成においても、実施形態１と同様の効果を実現できる。
〔実施形態４〕
本発明の実施形態４について、図２２、図２３、図２４〜図２６の工程Ｕ１〜工程Ｕ９及び図２７の工程Ｖ１〜工程Ｖ４を用いて以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
これまでの実施形態は、駆動回路基板５０と反対側に光を放出していた。それに対し、本実施形態では駆動回路基板５０ｃ側へ、光を放出する。駆動回路基板５０ｃは透明基板である。また、これまでの実施形態では、青色光を励起光として、波長変換することで、赤色光及び緑色光を生成していた。それに対し、本実施形態では赤色発光には赤色発光する化合物半導体、例えばＩｎＧａＡｌＰまたはユーロピウム（Ｅｕ）ドープ窒化ガリウム（ＧａＮ：Ｅｕ）を用い、緑色発光には緑色発光する化合物半導体、例えばＩｎＧａＡｌＮを用いる。さらに、本実施形態に係るマイクロ発光素子１００ｃは、いわゆるＰｉｃｋ＆Ｐｌａｃｅ法によって、個別に駆動回路基板５０ｃ上に実装される。
（画像表示素子２００ｃの構成）
画像表示素子２００ｃを構成する画素５ｃの平面模式図を図２２に示す。また、マイクロ発光素子１００ｃ搭載部の断面模式図を図２３に示す。図２３は図２２中のＢ−Ｂ部分の断面図である。画素５ｃには、マイクロ発光素子１００Ｒｃ、マイクロ発光素子１００Ｇｃ及びマイクロ発光素子１００Ｂｃが実装されており、それぞれ、赤色、緑色及び青色の光を発する。
マイクロ発光素子１００ｃには画素駆動回路２より、所定の電流が供給される。画素駆動回路２は駆動回路基板５０ｃ上に形成された薄膜トランジスタより構成される回路でもよいし、マイクロ発光素子１００ｃと同様に、実装されたマイクロチップでもよい。画素５ｃ内には、電源線Ｖｃｃ、グランド線ＧＮＤ、列信号線ＣＳ−Ｂ、列信号線ＣＳ−Ｒ、列信号線ＣＳ−Ｇ、及び行選択線ＲＳ等が配線されている。マイクロ発光素子１００ｃのＮ電極２３ＮｃはＮ駆動電極５１ｃを介して、ＧＮＤ線に接続されている。Ｐ電極２３ＰｃはＰ駆動電極５２ｃを介して、画素駆動回路２に接続されている。なお、電源線Ｖｃｃ、列信号線ＣＳ−Ｂ、列信号線ＣＳ−Ｒ及び列信号線ＣＳ−Ｇと画素駆動回路２とを接続する配線、及び行選択線ＲＳは１層配線であり、その他の配線は２層配線となる。
図２３に示すように、透明基板よりなる駆動回路基板５０ｃ上に、マイクロ発光素子１００ｃが光放出面を駆動回路基板５０ｃに向けて、接着されている。発光層１２は光放出面側に配置され、本体１６ｃの側面１６Ｓｃは、光放出側に開くように、傾斜している。側面１６Ｓｃの傾斜は、他の実施形態と同様である。また、側面１６Ｓｃは透明絶縁膜１７によって覆われ、さらに、その外側を高反射率金属膜からなる、Ｎ電極２３Ｎｃ及びＰ電極２３Ｐｃによって覆われている。なお、本実施形態の構成では、Ｎ電極２３ＮｃとＰ電極２３Ｐｃを分離する領域が、高反射率金属膜によって覆われていないが、Ｐ駆動電極５２ｃによって、覆われている。Ｐ駆動電極５２ｃの反射特性がＮ電極２３ＮｃまたはＰ電極２３Ｐｃ程、良好でなかったとしても、Ｐ駆動電極５２ｃによって覆われる面積は、マイクロ発光素子１００ｃの側面１６Ｓｃの全体に比べれば、わずかであり、光出力向上効果を十分に得ることができる。また、Ｐ駆動電極５２ｃによって、Ｎ電極２３ＮｃとＰ電極２３Ｐｃを分離する領域を覆うことで、マイクロ発光素子１００ｃから、背面側（光放出方向とは反対側）への光漏洩を防止することができる。
（マイクロ発光素子１００ｃの製造方法）
次に、図２４〜図２６の工程Ｕ１〜工程Ｕ９を用いて、マイクロ発光素子１００ｃの製造方法を説明する。図２４の工程Ｕ１に示すように、他の実施形態と同様に、成長基板９上に化合物半導体層１４を形成した後、透明電極層４１Ｌと金属電極層４２Ｌを堆積する。透明電極層４１ＬはＰ側層１３と電気的に接続する。また、図２４の工程Ｕ２に示すように、Ｐ電極接続部４２を残して、金属電極層４２Ｌを除去する。Ｐ電極接続部４２は透明電極層４１ＬとＰ電極２３Ｐｃを接続するための、配線である。
次に、図２４の工程Ｕ３に示すように、成長基板９上に形成された構造を、ＬＥＤ加工基板１０上に、接着層１９を介して、貼り合せ、図２５の工程Ｕ４に示すように、成長基板９を剥離する。さらに、図２５の工程Ｕ５に示すように、分割溝１５を形成する。分割溝１５の底部には、Ｐ電極接続部４２の一部が露出するようにする。この時、本体１６ｃの光放出面を覆うＰ電極接続部４２の面積は、光放出を妨げないように、必要最小限にする必要がある。また、本体１６ｃの側面１６Ｓｃが適切に傾斜するように、分割溝１５を加工する必要がある。透明電極層４１Ｌは薄くして、分割溝１５の底部には残らないようにすることが好ましい。これによりＰ側層１３と接する部分にのみ、透明電極層４１Ｌが残り、透明電極４１となる。
次に、図２５の工程Ｕ６に示すように、透明絶縁膜１７を堆積する。続いて、図２６の工程Ｕ７に示すように、本体１６ｃの透明絶縁膜１７にＮコンタクトホール１８Ｎを開口し、Ｎ側層１１を露出させる。また、分割溝１５の底部のＰ電極接続部４２の上にＰコンタクトホール１８Ｐｃを開口し、Ｐ電極接続部４２を露出させる。
続いて、図２６の工程Ｕ８に示すように、反射材となる金属層２０Ｌ（高反射性金属層）を堆積する。この時、金属層２０ＬはＮコンタクトホール１８Ｎにて、Ｎ側層１１と接続し、Ｐコンタクトホール１８Ｐｃにて、Ｐ電極接続部４２と接続する。さらに、図２６の工程Ｕ９に示すように、金属層２０ＬをＮ電極２３Ｎｃ、Ｐ電極２３Ｐｃ、反射材２０へ加工する。これにより、マイクロ発光素子１００ｃができ上がる。
（画像表示素子２００ｃの製造方法）
駆動回路基板５０ｃ上の信号線の形成及び画素駆動回路２の形成は、公知であるため、説明は省略し、マイクロ発光素子１００ｃの実装方法に関してのみ、説明する。なお、本実施形態の構成では、駆動回路基板５０ｃの１層配線形成後に、マイクロ発光素子１００ｃをＰｉｃｋ＆Ｐｌａｃｅ法により搭載し、マイクロ発光素子１００ｃ搭載後に、層間絶縁膜６２の形成及び２層配線を形成する場合について説明するが、製造方法はこれに限らない。
図２７の工程Ｖ１に示すように、駆動回路基板５０ｃ上に、透明な接着層６１を介して、マイクロ発光素子１００ｃを搭載し、固定する。次に、図２７の工程Ｖ２に示すように、層間絶縁膜６２を形成する。接着層６１は絶縁性である。さらに、図２７の工程Ｖ３に示すように、Ｎコンタクトホール６３Ｎ及びＰコンタクトホール６３Ｐを、それぞれ、Ｎ電極２３Ｎｃ及びＰ電極２３Ｐｃ上に開口し、Ｎ電極２３Ｎｃ及びＰ電極２３Ｐｃの表面を露出させる。Ｎコンタクトホール６３Ｎ及びＰコンタクトホール６３Ｐは駆動回路基板５０ｃの１層配線と２層配線とを繋ぐビアホールと同時に形成してもよいし、別に形成してもよい。さらに、図２７の工程Ｖ４に示すように、２層配線を堆積し、これをＮ駆動電極５１ｃとＰ駆動電極５２ｃへ加工する。
これによりＰ側層１３は、透明電極４１、Ｐ電極接続部４２及びＰ電極２３Ｐｃを介して、Ｐ駆動電極５２ｃと電気的に接続する。Ｎ側層１１は、Ｎ電極２３Ｎｃを介して、Ｎ駆動電極５１ｃと電気的に接続する。
以上のように、透明な駆動回路基板５０ｃ上にマイクロ発光素子１００ｃを搭載し、駆動回路基板５０ｃを通して、高効率の表示素子を提供することができる。本実施形態の構成によっても、実施形態１と同様の効果を実現できる。
（変形例）
これまで示す実施形態の変形例を図２８及び図２９の構成Ｗ１〜構成Ｗ６に示す。変形例の相違点はマイクロ発光素子にあり、図２８及び図２９では、マイクロ発光素子部分についてのみ図示する。実施形態１から実施形態４に示したマイクロ発光素子１００からマイクロ発光素子１００ｃを図２８及び図２９の構成Ｗ１〜構成Ｗ６に示すような、幾つかの異なるマイクロ発光素子と置き換えても、実施形態１と同様の効果を得ることができる。
図２８の構成Ｗ１に示すマイクロ発光素子１００ｄは、本体１６ｄの側面１６Ｓｄが曲面である。これは側面１６Ｓｄの傾斜角度が連続的に変化する場合であり、異なる傾斜角度を有する２つの面を、側面１６Ｓａが含む実施形態２において、異なる傾斜角度を有する面を増やした場合に相当する。本実施形態の構成においても、実施形態２と同様の効果を得ることができる。
図２８の構成Ｗ２に示すマイクロ発光素子１００ｅは、実施形態１において、透明絶縁膜１７として、誘電体多層膜１７ｅを用いた場合である。側面１６Ｓｅでの反射率を高めるために、ＤＢＲ（Distributed Bragg Reflector）の機能を有する誘電体多層膜を用いることで、側面１６Ｓｅでの光吸収を低減し、光取り出し効果を一層高めることができる。この場合の誘電体多層膜１７ｅは、マイクロ発光素子１００ｅが発する光に対して、高い反射率を有することが好ましい。さらに、波長変換によって生じる光に対しても、高い反射率を有することが好ましい。
なお、図２８の構成Ｗ２では、図１とは異なり、Ｎコンタクトホール１８Ｎｅが２個示してあるが、Ｎコンタクトホール１８Ｎｅは１個でも複数個でもよい。本体１６ｅの下面（駆動回路基板５０側の面）に対して、Ｎコンタクトホール１８の面積が少ない方が、光吸収が少なく、光取り出し効率が高い。したがって、Ｎコンタクトホール１８の総面積を小さくすることが重要であり、Ｎコンタクトホール１８Ｎｅのように、小さなホールを複数設けた方がよい場合もある。径が小さく、深いＮコンタクトホールに対しては、金属プラグを埋め込んだあと、金属層２０Ｌ（図５参照）を堆積してもよい。
図２８の構成Ｗ３示すマイクロ発光素子１００ｆは、Ｎ側層１１ｅ中に、化合物半導体多層膜４３を含む点で、実施形態１と異なる。化合物半導体多層膜４３は、ＤＢＲの機能を有する。例えば、マイクロ発光素子１００ｆに示す化合物半導体層１４の場合には、ＡｌＧａＮ層とＩｎＧａＮ層を複数積層することで、可視光に対する反射率を高めている。このように、可視光域の光に対して、高い反射率を持たせることで、本体１６ｆ下面での光吸収を低減し、光取り出し効率をさらに高めることができる。
図２９の構成Ｗ４示すマイクロ発光素子１００ｇは、Ｐ側層１３ｇ中に、化合物半導体多層膜４４を含む点で、実施形態１と異なる。化合物半導体多層膜４４は、ＤＢＲの機能を有する。例えば、マイクロ発光素子１００ｇに示す化合物半導体層１４の場合には、ＡｌＧａＮ層とＩｎＧａＮ層を複数積層することで、マイクロ発光素子１００ｇの発光波長に対しては、高い透過性を有し、一方、波長変換された光に対しては、高い反射率を有する。このような特性の膜を光放出面側に配置することで、波長変換された光が、本体１６ｇに入射し、本体１６ｇの側面１６Ｓｇ及び底面で吸収されて、光出力が低下することを防ぐことができる。
図２９の構成Ｗ５で示すマイクロ発光素子１００ｈは、反射材２０ｈとＮ電極２３Ｎｈが分離されている点で、これまでの実施形態とは異なる。実施形態１から実施形態３では、反射材２０とＮ電極２３Ｎとが一体となっているために、反射材２０と共通Ｐ電極３０が電気的に接続しないようにする必要があった。マイクロ発光素子１００ｈでは、反射材２０ｈとＮ電極２３Ｎｈとを分離したことで、反射材２０ｈを共通Ｐ電極３０と電気的に接触させて、配線の一部として用いることができる。
また、マイクロ発光素子１００ｈでは、本体１６ｈの下面にＮコンタクト電極４５を配置して、Ｎコンタクト電極４５とＮ電極２３Ｎｈとを接続しているが、Ｎコンタクト電極４５は省いてもよい。Ｎコンタクト電極４５の本体１６ｈ側の面には、高反射率金属膜を配置することが好ましい。Ｎコンタクト電極４５を省く場合には、Ｎ電極２３Ｎｈの本体１６ｈ側の面には、高反射率金属膜を配置することが好ましい。本体１６ｈは、側面１６Ｓｈを反射材２０ｈで覆い、下面をＮ電極２３Ｎｈで覆うことで、本体１６ｈから外部への光漏洩を抑制することができる。
図２９の構成Ｗ６で示すマイクロ発光素子１００ｉは、Ｐ電極２３Ｐｉを画素領域１中に設けている点で、実施形態１と異なる。マイクロ発光素子１００ｉの外周部にはＰ電極２３Ｐｉ（第３電極）が設けられており、Ｐ電極２３Ｐｉは光放出面側で共通Ｐ電極３０と接続している。マイクロ発光素子１００ｉを用いて、駆動回路基板５０の画素領域１内に、Ｐ駆動電極５２を設けて、Ｐ電極２３Ｐｉと接続することで、画素領域１の外部に、共通Ｐ電極３０とＰ駆動電極５２を接続するための領域を設ける必要がない。
Ｐ電極２３Ｐｉの本体１６ｉ側の面に、高反射率金属膜を配置すれば、Ｎ電極２３Ｎｉを光放出面側まで延伸する必要が無い。この場合、反射材２０ｉがＮ電極２３Ｎｉの延伸部分と、Ｐ電極２３Ｐｉの２種類の部材で構成されていることとなる。この点でも、実施形態１と異なる。
〔まとめ〕
本発明の態様１に係るマイクロ発光素子（１００）は、光放出面側から順に、第１導電層（Ｐ側層１３）、発光層（１２）、及び前記第１導電層とは反対の導電型を有する第２導電層（Ｎ側層１１）が積層した化合物半導体層（１４）よりなる本体（１６）と、前記光放出面側に透明電極よりなる第１電極（共通Ｐ電極３０）と、前記光放出面とは反対側に、金属膜よりなる第２電極（Ｎ電極２３Ｎ）と、前記本体の側面を覆う第１反射材（反射材２０）と、を有しており、前記発光層は、前記本体において前記光放出面側に配置されており、前記本体の側面（１６Ｓ）は、光放出方向に対して開くように傾斜しており、前記第２電極と前記第１反射材とは、前記本体側の面が可視光を反射する反射面になっている。
前記の構成によれば、前記マイクロ発光素子では、第１導電層、発光層、第２導電層が積層された化合物半導体層よりなる本体において、発光層が、前記本体において光放出面側に配置されている。これにより、本体の側面が開くように傾斜するマイクロ発光素子において、発光層が、前記本体において光放出面側とは反対側に配置されている場合と比較して、発光層の光放出面の面積を大きくすることができる。その結果、マイクロ発光素子の内部量子効率を向上させることができ、外部量子効率を向上させることができる。
また、本体の側面は、光放出方向に対して開くように傾斜している。そのため、マイクロ発光素子内部において水平面と平行方向に進む光を、本体の側面により、光放出面に向かって反射させることができる。その結果、マイクロ発光素子の光取り出し効率を向上させることができる。
さらに、前記マイクロ発光素子では、第２電極と第１反射材とは、本体側の面が、可視光を反射する反射面になっている。これにより、マイクロ発光素子で発光した光が、マイクロ発光素子の外部に漏洩することを防ぐことができる。その結果、光クロストークを防ぐことができる。
以上により、前記マイクロ発光素子によれば、互いに隣接するマイクロ発光素子間の光クロストークを防ぐと共に、マイクロ発光素子の光取り出し効率を向上させることでマイクロ発光素子の発光効率を向上させることができる。また、互いに隣接するマイクロ発光素子間の光クロストークを防ぐことで、コントラストの低下、及び色純度の低下を防止することができる。さらに、マイクロ発光素子の発光効率を向上させることで、消費電力を低減することができる。
本発明の態様２に係るマイクロ発光素子（１００）は、前記態様１において、前記反射面は、前記可視光を反射する金属材料で構成されていてもよい。
前記の構成によれば、マイクロ発光素子で発光した光が、マイクロ発光素子の外部に漏洩することをより確実に防ぐことができる。
本発明の態様３に係るマイクロ発光素子（１００）は、前記態様１または２において、前記本体（１６）の側面（１６Ｓ）と、前記第１反射材（反射材２０）との間に、透明絶縁膜（１７）を有していてもよい。
前記の構成によれば、前記マイクロ発光素子では、本体の側面と第１反射材との間に有している透明絶縁膜により、マイクロ発光素子で発光した光の反射率を向上させることができるので、光取り出し効率をさらに向上させることができる。
本発明の態様４に係るマイクロ発光素子（１００）は、前記態様３において、前記透明絶縁膜（１７）の膜厚は、７５ｎｍ以上であってもよい。
前記の構成によれば、透明絶縁膜により、効率よく光取り出し効率を向上させることができる。
本発明の態様５に係るマイクロ発光素子（１００）は、前記態様３において、前記透明絶縁膜（１７）の膜厚は、４００ｎｍ以上であってもよい。
前記の構成によれば、透明絶縁膜により最適に光取り出し効率を向上させることができる。
本発明の態様６に係るマイクロ発光素子（１００）は、前記態様１から５において、前記第２電極（Ｎ電極２３Ｎ）と前記第１反射材（反射材２０）とは同一材料であってもよい。
前記の構成によれば、第２電極と第１反射材とを１つの工程で同時に形成することができるので、マイクロ発光素子の製造工程を短縮することができる。
本発明の態様７に係るマイクロ発光素子（１００）は、前記態様１から６において、前記本体（１６）の側面（１６Ｓ）は、傾斜角度（θｅ）が７０°以下であってもよい。
前記の構成によれば、最適に光取り出し効率を向上させることができる。
本発明の態様８に係るマイクロ発光素子（１００）は、前記態様７において、前記本体（１６）の側面（１６Ｓ）は、傾斜角度（θｅ）が一定であってもよい。
前記の構成によれば、本体の側面が異なる傾斜角度を有する複数の側面を備える場合と比較して、化合物半導体層を形成した後、マイクロ発光素子を分割する分割溝を形成する工程を簡易にすることができる。
本発明の態様９に係るマイクロ発光素子（１００ａ・１００ｂ）は、前記態様７において、前記本体（１６ａ・１６ｂ）の側面は、傾斜角度（第１傾斜角度θｅ１・θｅ１１）が７０°以下である第１側面（１６Ｓａ１・１６Ｓｂ１１）と、傾斜角度（第２傾斜角度θｅ２・θｅ１２）が７０°より大きい第２側面（１６Ｓａ２・１６Ｓｂ１２）を、少なくとも、有していてもよい。
前記の構成によれば、本体の側面が異なる傾斜角度を有する複数の側面を備える。そのため、発光層の面積を調整しつつ、本体の側面における光の反射を調整して、光取り出し効率を向上させることができる。
本発明の態様１０に係るマイクロ発光素子（１００ａ）は、前記態様９において、前記第２側面（１６Ｓａ２）が前記第１側面（１６Ｓａ１）の前記光放出面側に配置されていてもよい。
前記の構成によれば、発光層の側面付近の傾斜角を大きくすることができるため、発光層の面積を大きくすることができる。
本発明の態様１１に係るマイクロ発光素子（１００ｂ）は、前記態様９において、前記第１側面（１６Ｓｂ１１）が前記第２側面（１６Ｓｂ１２）の前記光放出面側に配置されていてもよい。
前記の構成によれば、発光層の側面付近の傾斜角を小さくすることで、光取り出し効率を一層向上させることができる。
本発明の態様１２に係る画像表示素子（２００）は、前記態様１から１１に記載のマイクロ発光素子（１００）を有し、アレイ状に配置された画素（５）と、前記マイクロ発光素子に電流を供給して発光させる駆動回路を含む駆動回路基板（５０）と、前記マイクロ発光素子が発する励起光を吸収し、前記励起光より長い長波長光に変換して、外部へ放出する波長変換層（赤色波長変換層３２・緑色波長変換層３３）と、を有しており、前記波長変換層は、前記第１電極（共通Ｐ電極３０）と接して配置され、前記駆動回路基板とは反対側へ前記長波長光を放出し、光放出方向に対して開くように傾斜し、かつ、前記長波長光を反射する側面（隔壁側面３４Ｓ）を有する隔壁（３４）で、周囲を囲われている。
前記の構成によれば、前記画像表示素子では、マイクロ発光素子が発する励起光を励起光より長い波長光に変換して外部へ放出する波長変換層は、光放出方向に対して開くように傾斜し、かつ、長波長光を反射する側面を有する隔壁で、周囲を囲われている。これにより、波長変換層から隔壁への光の漏洩を防止すると共に、隔壁側面で長波長光を反射させることができるので、波長変換層の外部へ放出する光のロスを低減できる。その結果、態様１の効果を奏し、かつ、画像表示素子の外部へ放出する光のロスを低減できる画像表示素子を実現することができる。
本発明の態様１３に係る画像表示素子（２００）は、前記態様１から１１に記載のマイクロ発光素子（１００ａ）を有し、アレイ状に配置された画素（５）と、前記マイクロ発光素子に電流を供給して発光させる駆動回路を含む駆動回路基板（５０）と、前記マイクロ発光素子が発する光を、外部へ放出する透明部（３１）と、を有しており、前記透明部は、前記第１電極（共通Ｐ電極３０）と接して配置され、前記駆動回路基板とは反対側へ前記光を放出し、光放出方向に対して開くように傾斜し、かつ、前記光を反射する側面（隔壁側面３４Ｓ）を有する隔壁（３４ａ）で、周囲を囲われている。
前記の構成によれば、前記画像表示素子では、マイクロ発光素子が発する光をマイクロ発光素子の外部へ放出する透明部は、光放出方向に対して開くように傾斜し、かつ、光を反射する側面を有する隔壁で、周囲を囲われている。これにより、透明部から隔壁への光の漏洩を防止すると共に、隔壁側面で光を反射させることができるので、透明部の外部へ放出する光のロスを低減できる。その結果、態様１の効果を奏し、かつ、画像表示素子の外部へ放出する光のロスを低減できる画像表示素子を実現することができる。
本発明の態様１４に係る画像表示素子（２００）は、前記態様１２または１３において、前記隔壁（３４ａ）の側面は、前記長波長光または前記光を反射する第２反射材（隔壁反射膜３６）で覆われていてもよい。
前記の構成によれば、波長変換層または透明部から隔壁への光の漏洩をより確実に防止することができる。
本発明の態様１５に係る画像表示素子（２００）は、前記態様１４において、前記第２反射材（隔壁反射膜３６）が前記第１電極（共通Ｐ電極３０）と導通していてもよい。
前記の構成によれば、第２反射膜と第１電極とが電気的に接続され、駆動回路基板全体に配置されることになる。そのため、駆動回路基板とマイクロ発光素子との間の配線抵抗を低く保つことができる。
本発明の態様１６に係る画像表示素子（２００）は、前記態様１２または１３において、前記隔壁（３４）が前記第１電極（共通Ｐ電極３０）と導通していてもよい。
前記の構成によれば、隔壁と第１電極とが電気的に接続され、駆動回路基板全体に配置されることになる。そのため、駆動回路基板とマイクロ発光素子との間の配線抵抗を低く保つことができる。
本発明の態様１７に係る画像表示素子（２００）は、前記態様１から１１に記載のマイクロ発光素子（１００ｃ）を有し、アレイ状に配置された画素（５）と、前記マイクロ発光素子に電流を供給して発光させる駆動回路を含む透明な駆動回路基板（５０ｃ）と、を有しており、前記マイクロ発光素子は、前記光放出面を前記駆動回路基板に向けて配置されており、前記駆動回路基板側へ光を放出する。
前記の構成によれば、駆動回路基板が透明であるため、光放出面を前記駆動回路基板に向けて配置されたマイクロ発光素子であっても、態様１の効果を奏し、かつ、画像表示素子の外部へ放出する光のロスを低減できる画像表示素子を実現することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
本発明の態様１８に係るマイクロ発光素子（１００ｄ）は、前記態様１から５において、前記側面（１６Ｓｄ）が曲面であってもよい。
前記の構成によれば、曲面の曲率を調整することで発光層の面積を調整しつつ、本体の側面における光の反射を調整して、光取り出し効率を向上させることができる。
本発明の態様１９に係るマイクロ発光素子（１００ｅ）は、前記態様３において、前記透明絶縁膜（１７ｅ）は、ＤＢＲの機能を有する誘電体多層膜を用いていてもよい。
前記の構成によれば、側面での光吸収を低減することができるので、光取り出し効果をさらに高めることができる。
本発明の態様２０に係るマイクロ発光素子（１００ｆ）は、前記態様１から８において、前記第２導電層（Ｎ側層１１ｅ）に、ＤＢＲの機能を有する化合物半導体多層膜（４３）を含んでいてもよい。
前記の構成によれば、第２導電層において可視光に対する反射率を高めることができるので、本体下面での光吸収を低減し、光取り出し効率をさらに高めることができる。
本発明の態様２１に係るマイクロ発光素子（１００ｇ）は、前記態様１から８において、前記第１導電層（Ｐ側層１３ｇ）に、ＤＢＲの機能を有する化合物半導体多層膜（４４）を含んでいてもよい。
前記の構成によれば、例えば、化合物半導体多層膜にＡｌＧａＮ層とＩｎＧａＮ層を複数積層することで、マイクロ発光素子の発光波長に対しては、高い透過性を有し、一方、波長変換された光に対しては、高い反射率を有することができる。このような特性の膜を光放出面側に配置することで、波長変換された光が、本体に入射し、本体の側面及び底面で吸収されて、光出力が低下することを防ぐことができる。
本発明の態様２２に係るマイクロ発光素子（１００ｈ）は、前記態様１から８において、前記第１反射材（反射材２０ｈ）と前記第２電極（Ｎ電極２３Ｎｈ）とが分離して配置されていてもよい。
前記の構成によれば、第１反射材を第１電極と電気的に接触させて、配線の一部として用いることができる。
本発明の態様２３に係るマイクロ発光素子（１００ｉ）は、前記態様１から８において、前記第１電極（共通Ｐ電極３０）に接続される第３電極（Ｐ電極２３Ｐｉ）を有していてもよい。
前記の構成によれば、マイクロ発光素子内において、Ｐ駆動電極を設けて、第３電極と接続することができるので、画素領域の外部に、第１電極とＰ駆動電極を接続するための領域を設ける必要がない。
５・５ｃ 画素
１１・１１ｅ Ｎ側層（第２導電層）
１２ 発光層
１３・１３ｇ Ｐ側層（第１導電層）
１４ 化合物半導体層
１６・１６ａ・１６ｂ・１６ｃ・１６ｄ・１６ｅ・１６ｆ・１６ｇ・１６ｈ・１６ｉ 本体
１６Ｓ・１６Ｓａ・１６Ｓｂ・１６Ｓｃ・１６Ｓｄ・１６Ｓｅ・１６Ｓｆ・１６Ｓｇ・１６Ｓｈ 側面
１６Ｓａ１・１６Ｓｂ１１ 第１側面
１６Ｓａ２・１６Ｓｂ１２ 第２側面
１７ 透明絶縁膜
１７ｅ 誘電体多層膜
２０・２０ｈ・２０ｉ 反射材（第１反射材）
２３Ｎ・２３Ｎｃ・２３Ｎｈ・２３Ｎｉ Ｎ電極（第２電極）
３０・３０ａ 共通Ｐ電極（第１電極）
３１ 透明部
３２ 赤色波長変換層（波長変換層）
３３ 緑色波長変換層（波長変換層）
３４・３４ａ 隔壁
３４Ｓ 隔壁側面
３６ 隔壁反射膜（第２反射材）
５０、５０ｃ 駆動回路基板
１００・１００ａ・１００ｂ・１００ｃ・１００ｄ・１００ｅ・１００ｆ・１００ｇ・１００ｈ・１００ｉ マイクロ発光素子
１００Ｂ マイクロ発光素子
１００Ｒ マイクロ発光素子
１００Ｇ マイクロ発光素子
２００・２００ａ・２００ｂ・２００ｃ 画像表示素子
θｅ、θｗ 傾斜角度
θｅ１・θｅ１１ 第１傾斜角度（傾斜角度）
θｅ２・θｅ１２ 第２傾斜角度（傾斜角度）

Claims (17)

  1. 光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対の導電型を有する第２導電層が積層した化合物半導体層よりなる本体と、
    前記光放出面側に、透明電極よりなる第１電極と、
    前記光放出面とは反対側に、金属膜よりなる第２電極と、
    前記本体の側面を覆う第１反射材と、
    を有しており、
    前記発光層は、前記本体において前記光放出面側に配置されており、
    前記本体の側面は、光放出方向に対して開くように傾斜しており、
    前記第２電極と前記第１反射材とは、前記本体側の面が可視光を反射する反射面になっていることを特徴とするマイクロ発光素子。
  2. 前記反射面は、前記可視光を反射する金属材料で構成されていることを特徴とする請求項１に記載のマイクロ発光素子。
  3. 前記本体の側面と、前記第１反射材との間に、透明絶縁膜を有していることを特徴とする請求項１または２に記載のマイクロ発光素子。
  4. 前記透明絶縁膜の膜厚は、７５ｎｍ以上であることを特徴とする請求項３に記載のマイクロ発光素子。
  5. 前記透明絶縁膜の膜厚は、４００ｎｍ以上であることを特徴とする請求項３に記載のマイクロ発光素子。
  6. 前記第２電極と前記第１反射材とは、同一材料よりなることを特徴とする請求項１から５のいずれか１項に記載のマイクロ発光素子。
  7. 前記本体の側面は、傾斜角度が７０°以下であることを特徴とする請求項１から６のいずれか１項に記載のマイクロ発光素子。
  8. 前記本体の側面は、傾斜角度が一定であることを特徴とする請求項７に記載のマイクロ発光素子。
  9. 前記本体の側面は、傾斜角度が７０°以下である第１側面と、傾斜角度が７０°より大きい第２側面とを、少なくとも、有することを特徴とする請求項７に記載のマイクロ発光素子。
  10. 前記第２側面が前記第１側面の前記光放出面側に配置されていることを特徴とする請求項９に記載のマイクロ発光素子。
  11. 前記第１側面が前記第２側面の前記光放出面側に配置されていることを特徴とする請求項９に記載のマイクロ発光素子。
  12. 請求項１から１１のいずれか１項に記載のマイクロ発光素子を有し、アレイ状に配置された画素と、
    前記マイクロ発光素子に電流を供給して発光させる駆動回路を含む駆動回路基板と、
    前記マイクロ発光素子が発する励起光を吸収し、前記励起光より長い長波長光に変換して、外部へ放出する波長変換層と、を有しており、
    前記波長変換層は、
    前記第１電極と接して配置され、前記駆動回路基板とは反対側へ前記長波長光を放出し、
    光放出方向に対して開くように傾斜し、かつ、前記長波長光を反射する側面を有する隔壁で、周囲を囲われている
    ことを特徴とする画像表示素子。
  13. 請求項１から１１のいずれか１項に記載のマイクロ発光素子を有し、アレイ状に配置された画素と、
    前記マイクロ発光素子に電流を供給して発光させる駆動回路を含む駆動回路基板と、
    前記マイクロ発光素子が発する光を、外部へ放出する透明部と、を有しており、
    前記透明部は、
    前記第１電極と接して配置され、前記駆動回路基板とは反対側へ前記光を放出し、
    光放出方向に対して開くように傾斜し、かつ、前記光を反射する側面を有する隔壁で、周囲を囲われている
    ことを特徴とする画像表示素子。
  14. 前記隔壁の側面は、前記長波長光または前記光を反射する第２反射材で覆われていることを特徴とする請求項１２または１３に記載の画像表示素子。
  15. 前記第２反射材が前記第１電極と導通していることを特徴とする請求項１４に記載の画像表示素子。
  16. 前記隔壁が前記第１電極と導通していることを特徴とする請求項１２または１３に記載の画像表示素子。
  17. 請求項１から１１のいずれか１項に記載のマイクロ発光素子を有し、アレイ状に配置された画素と、
    前記マイクロ発光素子に電流を供給して発光させる駆動回路を含む透明な駆動回路基板と、を有しており、
    前記マイクロ発光素子は、前記光放出面を前記駆動回路基板に向けて配置されており、前記駆動回路基板側へ光を放出することを特徴とする画像表示素子。
JP2019132062A 2019-07-17 2019-07-17 マイクロ発光素子及び画像表示素子 Pending JP2021019015A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019132062A JP2021019015A (ja) 2019-07-17 2019-07-17 マイクロ発光素子及び画像表示素子
US16/928,497 US11398464B2 (en) 2019-07-17 2020-07-14 Micro light emitting element and image display device
CN202010688153.5A CN112242468A (zh) 2019-07-17 2020-07-16 微型发光元件及图像显示元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019132062A JP2021019015A (ja) 2019-07-17 2019-07-17 マイクロ発光素子及び画像表示素子

Publications (1)

Publication Number Publication Date
JP2021019015A true JP2021019015A (ja) 2021-02-15

Family

ID=74170909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019132062A Pending JP2021019015A (ja) 2019-07-17 2019-07-17 マイクロ発光素子及び画像表示素子

Country Status (3)

Country Link
US (1) US11398464B2 (ja)
JP (1) JP2021019015A (ja)
CN (1) CN112242468A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210159378A1 (en) * 2019-11-26 2021-05-27 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of fabricating the same
WO2022185976A1 (ja) * 2021-03-05 2022-09-09 ソニーセミコンダクタソリューションズ株式会社 発光装置及び発光装置の製造方法
WO2022239354A1 (ja) * 2021-05-14 2022-11-17 ソニーグループ株式会社 発光装置および画像表示装置
JP2023029249A (ja) * 2021-08-20 2023-03-03 ▲ナイ▼創▲顕▼示科技股▲ふん▼有限公司 マイクロ発光ダイオード表示デバイス
WO2023176539A1 (ja) * 2022-03-14 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 発光装置および発光装置の製造方法ならびに画像表示装置
WO2024090604A1 (ko) * 2022-10-26 2024-05-02 엘지전자 주식회사 반도체 발광 소자, 반도체 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
US20220173080A1 (en) * 2020-11-30 2022-06-02 Seoul Viosys Co., Ltd. Unit pixel and displaying apparatus including the unit pixel
CN113178513B (zh) * 2021-04-29 2023-01-03 上海天马微电子有限公司 一种发光器件、显示面板和显示装置
DE102021132559A1 (de) 2021-12-09 2023-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement, optoelektronische vorrichtung und verfahren zur herstellung eines bauelements
US20230187591A1 (en) * 2021-12-15 2023-06-15 Meta Platforms Technologies, Llc P-side-up micro-leds
WO2024016176A1 (zh) * 2022-07-19 2024-01-25 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
CN117976689A (zh) * 2022-10-25 2024-05-03 华为技术有限公司 一种微型led芯片及其制作方法、显示模组、终端
CN116487508B (zh) * 2023-06-21 2024-02-06 季华实验室 基于量子点的Micro LED结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068743A (ja) * 1999-08-30 2001-03-16 Rohm Co Ltd 発光ダイオ−ドチップとその製造方法
JP2013501357A (ja) * 2009-07-30 2013-01-10 スリーエム イノベイティブ プロパティズ カンパニー ピクセル化されたｌｅｄ
JP2018527748A (ja) * 2015-08-03 2018-09-20 ルミレッズ ホールディング ベーフェー 反射性側面コーティングを伴う半導体発光デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
GB201202222D0 (en) * 2012-02-09 2012-03-28 Mled Ltd Enhanced light extraction
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
US10629577B2 (en) * 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
CN108933153B (zh) * 2018-07-27 2021-02-02 上海天马微电子有限公司 显示面板及其制作方法、显示装置
TWI692883B (zh) * 2019-04-24 2020-05-01 錼創顯示科技股份有限公司 微型元件及其結構
TWI686962B (zh) * 2019-04-30 2020-03-01 錼創顯示科技股份有限公司 微型發光元件、結構及其顯示裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068743A (ja) * 1999-08-30 2001-03-16 Rohm Co Ltd 発光ダイオ−ドチップとその製造方法
JP2013501357A (ja) * 2009-07-30 2013-01-10 スリーエム イノベイティブ プロパティズ カンパニー ピクセル化されたｌｅｄ
JP2018527748A (ja) * 2015-08-03 2018-09-20 ルミレッズ ホールディング ベーフェー 反射性側面コーティングを伴う半導体発光デバイス

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210159378A1 (en) * 2019-11-26 2021-05-27 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of fabricating the same
US11742469B2 (en) * 2019-11-26 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method of fabricating the same
WO2022185976A1 (ja) * 2021-03-05 2022-09-09 ソニーセミコンダクタソリューションズ株式会社 発光装置及び発光装置の製造方法
WO2022239354A1 (ja) * 2021-05-14 2022-11-17 ソニーグループ株式会社 発光装置および画像表示装置
JP2023029249A (ja) * 2021-08-20 2023-03-03 ▲ナイ▼創▲顕▼示科技股▲ふん▼有限公司 マイクロ発光ダイオード表示デバイス
JP7394186B2 (ja) 2021-08-20 2023-12-07 ▲ナイ▼創▲顕▼示科技股▲ふん▼有限公司 マイクロ発光ダイオード表示デバイス
WO2023176539A1 (ja) * 2022-03-14 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 発光装置および発光装置の製造方法ならびに画像表示装置
WO2024090604A1 (ko) * 2022-10-26 2024-05-02 엘지전자 주식회사 반도체 발광 소자, 반도체 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20210020619A1 (en) 2021-01-21
US11398464B2 (en) 2022-07-26
CN112242468A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
JP2021019015A (ja) マイクロ発光素子及び画像表示素子
JP7075437B2 (ja) 画像表示素子
JP7282138B2 (ja) 表示装置
US10566318B2 (en) Light emitting device package and display device using the same
CN112820724A (zh) 图像显示元件及图像显示元件的制造方法
TWI588984B (zh) 顯示裝置
CN111213248A (zh) 发光堆叠结构和具有该发光堆叠结构的显示装置
JP6915029B2 (ja) マイクロ発光素子及び画像表示素子
JP6916885B2 (ja) マイクロｌｅｄ素子、画像表示素子、及び製造方法
JP5850036B2 (ja) 発光装置
CN109075221A (zh) 发光器件和包括发光器件的显示器
CN114122223A (zh) 图像显示元件
US11506933B2 (en) Light-emitting module, method for manufacturing the same, and liquid-crystal display device
KR102066518B1 (ko) 반도체 발광소자 및 이의 제조방법
US20230261158A1 (en) Light-emitting device and display apparatus
WO2023176539A1 (ja) 発光装置および発光装置の製造方法ならびに画像表示装置
KR102017732B1 (ko) 반도체 발광소자 및 이의 제조방법
WO2022239354A1 (ja) 発光装置および画像表示装置
JP7484727B2 (ja) 発光デバイスおよび画像表示装置
CN116406204A (zh) 显示装置及制造其的方法
CN115274748A (zh) 显示装置
TW202332033A (zh) 用於顯示器螢幕的包括發光二極體的顯示器像素

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230328