CN116406204A - 显示装置及制造其的方法 - Google Patents

显示装置及制造其的方法 Download PDF

Info

Publication number
CN116406204A
CN116406204A CN202211674124.9A CN202211674124A CN116406204A CN 116406204 A CN116406204 A CN 116406204A CN 202211674124 A CN202211674124 A CN 202211674124A CN 116406204 A CN116406204 A CN 116406204A
Authority
CN
China
Prior art keywords
light emitting
emitting element
layer
partition wall
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211674124.9A
Other languages
English (en)
Inventor
全亨一
杨秉春
李太熙
赵珠完
崔炳华
崔海润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116406204A publication Critical patent/CN116406204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：基底；第一像素电极，设置在基底上；第二像素电极，设置在基底上并且与第一像素电极间隔开；第一发光元件，设置在第一像素电极上以与第一像素电极叠置并且发射第一光；第一连接电极，设置在第二像素电极上以与第二像素电极叠置；第一分隔壁，设置在第一发光元件的侧表面与第一连接电极的侧表面之间；第二发光元件，设置在第一连接电极上以与第二像素电极叠置并且发射第二光；以及共电极，设置在第一发光元件的上表面和第二发光元件的上表面上。

Description

显示装置及制造其的方法
技术领域
本公开涉及一种显示装置及制造其的方法。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求正在以各种形式增加。显示装置可以是诸如液晶显示器、场发射显示器和发光显示器的平板显示器。发光显示器可以包括有机发光显示器、无机发光显示器和超小型发光二极管显示器，有机发光显示器包括有机发光二极管元件作为发光元件，无机发光显示器包括无机半导体元件作为发光元件，超小型发光二极管显示器包括超小型发光二极管元件(或微型发光二极管元件)作为发光元件。
最近，已经开发了包括发光显示器的头戴式显示器。头戴式显示器是虚拟现实(VR)或增强现实(AR)眼镜型监视器装置，其以眼镜或头盔的形式佩戴并且在用户的眼睛前方的短距离处形成焦点。
将包括微型发光二极管元件的高分辨率超小型发光二极管显示面板应用于头戴式显示器。当超小型发光二极管元件发射单色的光时，将从超小型发光二极管元件发射的光的波长转换为红色波长的红色波长转换层和将光的波长转换为绿色波长的绿色波长转换层对于超小型发光二极管显示面板显示各种颜色是必要的。
发明内容
本公开的实施例的方面和特征提供了一种显示装置以及一种制造该显示装置的方法，红色波长转换层和绿色波长转换层中的至少任何一个可以从该显示装置去除。
然而，本公开的实施例不限于这里阐述的实施例。通过参照下面给出的本公开的详细描述，本公开的以上和其它实施例对于本公开所属领域的普通技术人员将变得更加明显。
根据本公开的一个或更多个实施例，提供了一种显示装置，所述显示装置包括：基底；第一像素电极，设置在基底上；第二像素电极，设置在基底上并且与第一像素电极间隔开；第一发光元件，设置在第一像素电极上以与第一像素电极叠置并且发射第一光；第一连接电极，设置在第二像素电极上以与第二像素电极叠置；第一分隔壁，设置在第一发光元件的侧表面与第一连接电极的侧表面之间；第二发光元件，设置在第一连接电极上以与第二像素电极叠置并且发射第二光；以及共电极，设置在第一发光元件的上表面和第二发光元件的上表面上。
第一分隔壁可以具有传导性。
显示装置还可以包括：第一氧化物层，设置在第一分隔壁的上表面上。
显示装置还可以包括：平坦化层，设置在第一发光元件上以与第一发光元件叠置；以及第二分隔壁，设置在第二发光元件的侧表面与平坦化层的侧表面之间。
第二分隔壁具有传导性。
第一分隔壁和第二分隔壁可以包括不透明金属材料。
第一分隔壁和第二分隔壁可以由相同的材料制成。
第二分隔壁可以包括吸收或阻挡光的光阻挡材料。
共电极可以设置在第一发光元件与平坦化层之间。
显示装置还可以包括：第一绝缘层，设置在第一发光元件的侧表面与第一分隔壁之间；以及第二绝缘层，设置在第二发光元件的侧表面与第二分隔壁之间。
共电极可以设置在第二绝缘层与第二分隔壁之间。
显示装置还可以包括：第三像素电极，设置在基底上并且与第一像素电极和第二像素电极间隔开；以及第三发光元件，设置在第三像素电极上以与第三像素电极叠置并且发射第一光。
显示装置还可以包括：波长转换层，设置在第三发光元件上以与第三发光元件叠置，并且将从第三发光元件发射的第一光转换为第三光；以及第二分隔壁，设置在第二发光元件的侧表面与波长转换层的侧表面之间。
共电极可以设置在第三发光元件与波长转换层之间。
显示装置还可以包括：滤色器，设置在波长转换层上以透射第三光并且阻挡第一光。
显示装置还可以包括：光阻挡层，设置在第一分隔壁上，其中，共电极设置在光阻挡层上。
显示装置还可以包括：第三像素电极，设置在基底上并且与第一像素电极和第二像素电极间隔开；第二连接电极，设置在第三像素电极上以与第三像素电极叠置；以及第三发光元件，设置在第二连接电极上以与第二连接电极叠置。
共电极可以设置在第三发光元件的上表面上。
显示装置还可以包括：第二分隔壁，设置在第二发光元件的侧表面与第二连接电极的侧表面之间；以及第三分隔壁，设置在第三发光元件的侧表面与共电极的侧表面之间。
第二分隔壁和第三分隔壁可以具有传导性。
显示装置还可以包括：第二氧化物层，设置在第二分隔壁的上表面上；以及第三氧化物层，设置在第三分隔壁的上表面上。
根据本公开的一个或更多个实施例，提供了一种显示装置，所述显示装置包括：基底；第一像素电极，设置在基底上；第二像素电极，设置在基底上并且与第一像素电极间隔开；第一发光元件，设置在第一像素电极上以与第一像素电极叠置并且发射第一光；第二发光元件，设置在第二像素电极上以与第二像素电极叠置并且发射第二光；以及共电极，设置在第一发光元件的上表面和第二发光元件的上表面上。基底与第一发光元件之间的最小距离小于基底与第二发光元件之间的最小距离。
显示装置还可以包括：第一分隔壁，围绕第一发光元件；以及第二分隔壁，围绕第二发光元件。第二分隔壁可以设置在第一分隔壁上。
显示装置还可以包括：第一连接电极，设置在第二像素电极与第二发光元件之间。
第一发光元件的厚度可以与第一连接电极的厚度相同。
显示装置还可以包括：第三像素电极，设置在基底上并且与第一像素电极和第二像素电极间隔开；以及第三发光元件，设置在第三像素电极上以与第三像素电极叠置并且发射第三光。共电极可以设置在第三发光元件的上表面上，并且基底与第三发光元件之间的最小距离可以大于基底与第二发光元件之间的最小距离。
显示装置还可以包括：第三分隔壁，围绕第三发光元件。第一分隔壁、第二分隔壁和第三分隔壁可以具有传导性。
显示装置还可以包括：第一氧化物层，设置在第一分隔壁上；第二氧化物层，设置在第二分隔壁上；以及第三氧化物层，设置在第三分隔壁上。
显示装置还可以包括：第一连接电极，设置在第三像素电极与第三发光元件之间；以及第二连接电极，设置在第一连接电极与第三发光元件之间。
第一发光元件的厚度可以与第一连接电极的厚度相同，并且第二发光元件的厚度可以与第二连接电极的厚度相同。
根据本公开的一个或更多个实施例，提供了一种制造显示装置的方法，所述方法包括：将设置在第一基底上的第一接合金属层接合到设置在第二基底的第一发光元件层上的第二接合金属层；通过去除第二基底并且使第一发光元件层图案化而在第一像素电极上形成第一发光元件；在第一发光元件上形成第一绝缘层；通过在第一绝缘层上形成第一分隔壁层并且使第一分隔壁层图案化以使第一发光元件的上表面暴露来形成第一分隔壁；通过使第一分隔壁的上表面氧化来形成第一氧化物层；形成穿透第一氧化物层和第一分隔壁的第一孔；在第一孔之中的设置在第二像素电极上的至少一个第一孔中形成第一连接电极；在第一连接电极上形成第三接合金属层，并且将第三接合金属层接合到设置在第三基底的第二发光元件层上的第四接合金属层；以及通过去除第三基底并且使第二发光元件层图案化而在第一连接电极上形成第二发光元件。
根据本公开的前述和其它实施例，多个像素中的每个包括发射第一光的第一发光元件和第三发光元件、发射第二光的第二发光元件以及发射第二光的第四发光元件。因此，仅包括一个波长转换层以将第三发光元件的第一光转换为第三光，并且可以促进制造工艺。
根据本公开的前述和其它实施例，多个像素中的每个包括发射第一光的第一发光元件、发射第二光的第二发光元件和发射第三光的第三发光元件，因此显示装置可以在无需波长转换层的情况下显示颜色。此外，因为可以省略波长转换层，所以可以促进制造工艺。
附图说明
通过参照附图描述本公开的实施例，本公开的以上和其它实施例及特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的布局图；
图2是图1的区域A的示例的布局图；
图3是示出根据实施例的显示面板的像素的布局图；
图4是图1的区域A的示例的布局图；
图5是沿着图3的线A-A'截取的显示面板的示例的剖视图；
图6是图5的区域B的示例的剖视图；
图7是详细示出图5的第一发光元件、第二发光元件、第三发光元件和第四发光元件的示例的放大剖视图；
图8是图5的第一发光元件和像素电路的示例的电路图；
图9是图5的第一发光元件和像素电路的示例的电路图；
图10是图5的第一发光元件和像素电路的示例的电路图；
图11A和图11B是示出根据实施例的制造显示装置的方法的流程图；
图12、图13、图14、图15、图16、图17、图18、图19、图20、图21、图22、图23、图24、图25、图26、图27和图28是用于解释根据实施例的制造显示装置的方法的剖视图；
图29是沿着图3的线A-A'截取的显示面板的示例的剖视图；
图30是沿着图3的线A-A'截取的显示面板的示例的剖视图；
图31是详细示出图30的第一发光元件、第二发光元件、第三发光元件和第四发光元件的示例的放大剖视图；
图32是沿着图3的线A-A'截取的显示面板的示例的剖视图；
图33是详细示出图32的第一发光元件、第二发光元件、第三发光元件和第四发光元件的示例的放大剖视图；
图34A和图34B是示出根据实施例的制造显示装置的方法的流程图；
图35、图36、图37、图38、图39、图40、图41、图42、图43、图44、图45、图46、图47、图48、图49、图50、图51、图52、图53、图54和图55是用于解释根据实施例的制造显示装置的方法的剖视图；
图56是沿着图3的线A-A'截取的显示面板的示例的剖视图；
图57是沿着图3的线A-A'截取的显示面板的示例的剖视图；
图58是包括根据实施例的显示装置的虚拟现实(VR)装置的示例图；
图59是包括根据实施例的显示装置的智能装置的示例图；
图60是示出包括根据实施例的显示装置的车辆仪表板和中央仪表盘的示例图；以及
图61是包括根据实施例的显示装置的透明显示装置的示例图。
具体实施方式
通过参照实施例的详细描述和附图，可以更容易地理解本公开的实施例的方面和特征以及实现其的方法。在下文中，将参照附图更详细地描述实施例。然而，所描述的实施例可以以各种不同的形式实施，并且不应被解释为仅限于这里示出的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的实施例的方面和特征。因此，可以不描述对于本领域普通技术人员完全理解本公开的实施例的方面和特征而言不是必需的工艺、元件和技术。
除非另有说明，否则在整个附图和书面描述中，同样的附图标记、字符或其组合表示同样的元件，因此，将不再重复其描述。此外，为了使描述清楚，可以不示出与一些实施例的描述无关的部件。
在附图中，为了清楚起见，可以夸大元件、层和区域的相对尺寸。另外，通常在附图中提供交叉影线和/或阴影的使用以使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。
这里参照作为实施例和/或中间结构的示意图的剖视图示描述了各种实施例。如此，将预料到例如由制造技术和/或公差引起的图示的形状的变化。此外，出于描述根据构思的实施例以及本公开的实施例的方面和特征的目的，这里公开的具体结构或功能性描述仅是说明性的。因此，这里公开的实施例不应被解释为限于区域的特定示出的形状，而是包括由例如制造引起的形状上的偏差。
例如，示出为矩形的注入区域将通常在其边缘具有圆滑的或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的埋区可以引起在埋区与通过其发生注入的表面之间的区域中的一些注入。因此，附图中所示的区域本质上是示意性的，并且它们的形状不意图示出装置的区域的实际形状，并且不意图进行限制。另外，如本领域技术人员将认识到的，在全部不脱离本公开的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。
在具体实施方式中，出于解释的目的，阐述了许多具体细节以提供对各种实施例的全面理解。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等效布置的情况下实践各种实施例。在其它情况下，以框图形式示出了公知的结构和装置，以避免使各种实施例不必要地模糊。
为了易于解释，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”等的空间相对术语来描述如图中所示的一个元件或特征与其他元件或特征的关系。应当理解的是，除图中所描绘的方位之外，空间相对术语意图还包含装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以包含上方和下方两种方位。装置可以被另外定位(例如，旋转90度或者在其它方位处)，并且应相应地解释这里使用的空间相对描述语。类似地，当第一部分被描述为布置“在”第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限于第二部分的基于重力方向的上侧。
此外，在本说明书中，短语“在平面上”或“平面图”意味着从顶部观看目标部分，短语“在剖面上”意味着从侧面观看通过竖直切割目标部分而形成的剖面。
将理解的是，当元件、层、区域或组件被称为“形成在”另一元件、层、区域或组件“上”、“在”另一元件、层、区域或组件“上”、“连接到”或“结合到”另一元件、层、区域或组件时，该元件、层、区域或组件可以直接形成在所述另一元件、层、区域或组件上、直接在所述另一元件、层、区域或组件上、直接连接到或直接结合到所述另一元件、层、区域或组件，或者间接形成在所述另一元件、层、区域或组件上、间接在所述另一元件、层、区域或组件上、间接连接到或间接结合到另一元件、层、区域或组件，使得可以存在一个或更多个居间元件、层、区域或组件。例如，当层、区域或组件被称为“电连接”或“电结合”到另一层、区域或组件时，它可以直接电连接或电结合到所述另一层、区域和/或组件，或者可以存在居间层、区域或组件。然而，“直接连接/直接结合”指一个组件直接连接或直接结合另一组件而没有中间组件。可以类似地解释描述组件之间的关系的其它表达，诸如“在……之间”、“直接在……之间”或者“与……相邻”和“直接与……相邻”。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，它可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个居间元件或层。
出于本公开的目的，诸如“……中的至少一个(种/者)”的表述在一列元件之后时修饰整列元件，而不修饰该列的单独元件。例如，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、X、Y和Z中的两个或更多个的任何组合(诸如，以XYZ、XYY、YZ和ZZ为例)或者其任何变体。类似地，诸如“A和B中的至少一个(种/者)”的表述可以包括A、B或者A和B。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。
将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，下面描述的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分而不脱离本公开的精神和范围。
在示例中，x轴、y轴和/或z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。这同样适用于第一方向、第二方向和/或第三方向。
这里使用的术语仅用于描述特定实施例的目的，并且不意图限制本公开。如这里所使用的，单数形式“一”和“一个(种/者)”也意图包括复数形式，除非上下文另外清楚地指出。还将理解的是，当在本说明书中使用术语“包括”、“具有”、“包含”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
如这里所使用的，术语“基本上”、“约(大约)”、“近似(大致)”和类似术语用作近似术语而不是程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。如这里所使用的，“约(大约)”或“近似(大致)”包括所陈述的值，并且意味着：考虑到所讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)，在如本领域普通技术人员所确定的特定值的可接受偏差范围内。例如，“约(大约)”可以意味着在一个或更多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％内。此外，在描述本公开的实施例时“可以”的使用指“本公开的一个或更多个实施例”。
当可以不同地实现一个或更多个实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，可以基本上同时执行或者按照与所描述的顺序相反的顺序来执行两个连续描述的工艺。
此外，这里公开和/或列举的任何数值范围意图包括包含在所列举范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围意图包括所列举的最小值1.0与所列举的最大值10.0之间(包括所列举的最小值1.0和所列举的最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如以2.4至7.6为例。这里所列举的任何最大数值限度意图包括其中包含的所有较低数值限度，并且本说明书中所列举的任何最小数值限度意图包括其中包含的所有较高数值限度。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确列举包括在这里明确列举的范围内的任何子范围。所有这样的范围意图在本说明书中固有地描述，使得修改以明确列举任何这样的子范围将符合要求。
根据这里描述的本公开的实施例的电子或电气装置以及/或者任何其它相关装置或组件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现。例如，这些装置的各种组件可以形成在一个集成电路(IC)芯片上或分开的IC芯片上。此外，这些装置的各种组件可以在柔性印刷电路膜、载带封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个基底上。
此外，这些装置的各种组件可以是在一个或更多个计算装置中的一个或更多个处理器上运行、执行计算机程序指令并且与其它系统组件交互以执行这里描述的各种功能的进程或线程。计算机程序指令被存储在存储器中，所述存储器可以在使用标准存储器装置(诸如以随机存取存储器(RAM)为例)的计算装置中实施。计算机程序指令还可以存储在其它非暂时性计算机可读介质(诸如以CD-ROM、闪存驱动器等为例)中。此外，本领域技术人员应认识到的是，在不脱离本公开的一些实施例的精神和范围的情况下，各种计算装置的功能可以组合或集成到单个计算装置中，或者特定计算装置的功能可以跨一个或更多个其它计算装置分布。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下和/或本说明书中的含义一致的含义，并且不应该以理想化或过于形式化的意义来解释，除非在这里如此明确地定义。
图1是根据实施例的显示装置的布局图。图2是图1的区域A的详细布局图。图3是示出根据实施例的显示面板100的像素PX的布局图。
在图1至图3中，根据实施例的显示装置主要被描述为包括超小型发光二极管(或微型发光二极管)作为发光元件的超小型发光二极管显示器(或微型发光二极管显示器)，但是本说明书的实施例不限于此。
另外，在图1至图3中，根据实施例的显示装置主要被描述为硅上发光二极管(LEDoS)显示装置，其中发光二极管作为发光元件设置在使用半导体工艺形成的半导体基底110(见图5)上。然而，应当注意的是，本说明书的实施例不限于此。
另外，在图1至图3中，第一方向DR1指显示面板100的水平方向，第二方向DR2指显示面板100的竖直方向，第三方向DR3指显示面板100的厚度方向或半导体基底110的厚度方向。在这种情况下，“左”、“右”、“上”和“下”指当在平面图中看显示面板100时的方向。例如，“右侧”指在第一方向DR1上的一侧，“左侧”指在第一方向DR1上的另一侧，“上侧”指在第二方向DR2上的一侧，“下侧”指在第二方向DR2上的另一侧。另外，“顶部”指在第三方向DR3上的一侧，“底部”指在第三方向DR3上的另一侧。
参照图1至图3，根据实施例的显示装置包括包含显示区域DA和非显示区域NDA的显示面板100。
显示面板100可以呈具有在第一方向DR1上的长边和在第二方向DR2上的短边的四边形平面形状。然而，显示面板100的平面形状不限于此，并且显示面板100也可以具有除四边形形状之外的多边形、圆形、椭圆形或不规则平面形状。
显示区域DA可以是显示图像的区域，并且非显示区域NDA可以是不显示图像的区域。显示区域DA的平面形状可以遵循显示面板100的平面形状。在图1中，显示区域DA的平面形状是四边形形状。显示区域DA可以设置在显示面板100的中心区域中。非显示区域NDA可以设置在显示区域DA周围。非显示区域NDA可以围绕显示区域DA。
显示面板100的显示区域DA可以包括多个像素PX。像素PX中的每个可以被定义为能够显示白光的最小发光单元。
像素PX中的每个可以包括多个发光区域EA1至EA4。在本说明书的实施例中，像素PX中的每个包括四个发光区域EA1至EA4，但是本说明书的实施例不限于此。
发光区域EA1至EA4中的每个可以包括发光元件以发光。尽管发光区域EA1至EA4中的每个具有圆形平面形状，但是本说明书的实施例不限于此。例如，发光区域EA1至EA4中的每个也可以具有多边形、椭圆形或不规则平面形状。
第一发光区域EA1中的每个指发射第一光的区域。第一发光区域EA1中的每个可以输出从第一发光元件LE1(见图5)发射的第一光，而不转换从第一发光元件LE1发射的第一光的波长。第一光可以是蓝色波段中的光。蓝色波段可以是约370nm至460nm，但是本说明书的实施例不限于此。
第二发光区域EA2中的每个指发射第二光的区域。第二发光区域EA2中的每个可以输出从第二发光元件LE2(见图5)发射的第二光，而不转换从第二发光元件LE2发射的第二光的波长。第二光可以是绿色波段中的光。绿色波段可以是约480nm至560nm，但是本说明书的实施例不限于此。
第三发光区域EA3中的每个指发射第三光的区域。第三发光区域EA3中的每个可以将从第三发光元件LE3(见图5)发射的第一光的一部分转换为第三光并且输出第三光。第三光可以是红色波段中的光。红色波段可以是约600nm至750nm，但是本说明书的实施例不限于此。
第四发光区域EA4中的每个指发射第二光的区域。第四发光区域EA4中的每个可以输出从第四发光元件LE4发射的第二光，而不转换从第四发光元件LE4(见图5)发射的第二光的波长。
在显示区域DA中，第一发光区域EA1和第三发光区域EA3可以在第一方向DR1上交替地设置。在显示区域DA中，第二发光区域EA2和第四发光区域EA4可以在第二方向DR2上交替地设置。
在显示区域DA中，第一发光区域EA1、第二发光区域EA2、第三发光区域EA3和第四发光区域EA4可以在第一斜线方向DD1和第二斜线方向DD2上交替地设置。第一斜线方向DD1可以是设置在第一方向DR1与第二方向DR2之间的斜线方向，第二斜线方向DD2可以是与第一斜线方向DD1交叉或正交的方向。
在像素PX中的每个中，第一发光区域EA1和第三发光区域EA3可以沿着第一方向DR1设置，第二发光区域EA2和第四发光区域EA4可以沿着第二方向DR2设置。在像素PX中的每个中，第一发光区域EA1和第二发光区域EA2可以沿着第一斜线方向DD1设置，第二发光区域EA2和第三发光区域EA3可以沿着第二斜线方向DD2设置，并且第三发光区域EA3和第四发光区域EA4可以沿着第一斜线方向DD1设置。
第一发光区域EA1的面积、第二发光区域EA2的面积、第三发光区域EA3的面积和第四发光区域EA4的面积可以基本上相同，但是本说明书的实施例不限于此。例如，第二发光区域EA2的面积和第四发光区域EA4的面积可以基本上相同，但是第一发光区域EA1的面积可以小于第二发光区域EA2的面积，并且第三发光区域EA3的面积可以大于第二发光区域EA2的面积。可选地，第二发光区域EA2的面积和第四发光区域EA4的面积可以基本上相同，但是第三发光区域EA3的面积可以小于第二发光区域EA2的面积，并且第一发光区域EA1的面积可以大于第二发光区域EA2的面积。
另外，彼此邻近的第一发光区域EA1与第二发光区域EA2之间的最小距离D12、彼此邻近的第二发光区域EA2与第三发光区域EA3之间的最小距离D23、彼此邻近的第一发光区域EA1与第四发光区域EA4之间的最小距离D14以及彼此邻近的第三发光区域EA3与第四发光区域EA4之间的最小距离D34可以基本上相同。但是本说明书的实施例不限于此。例如，彼此邻近的第一发光区域EA1与第二发光区域EA2之间的最小距离D12和彼此邻近的第二发光区域EA2与第三发光区域EA3之间的最小距离D23可以不同，并且彼此邻近的第一发光区域EA1与第四发光区域EA4之间的最小距离D14和彼此邻近的第三发光区域EA3与第四发光区域EA4之间的最小距离D34可以不同。在这种情况下，彼此邻近的第一发光区域EA1与第二发光区域EA2之间的最小距离D12和彼此邻近的第一发光区域EA1与第四发光区域EA4之间的最小距离D14可以基本上相同，并且彼此邻近的第二发光区域EA2与第三发光区域EA3之间的最小距离D23和彼此邻近的第三发光区域EA3与第四发光区域EA4之间的最小距离D34可以基本上相同。
另外，第一发光区域EA1可以发射第一光，第二发光区域EA2和第四发光区域EA4可以发射第二光，第三发光区域EA3可以发射第三光，但是本说明书的实施例不限于此。例如，第一发光区域EA1可以发射第一光，第二发光区域EA2和第四发光区域EA4可以发射第三光，第三发光区域EA3可以发射第二光。可选地，第一发光区域EA1可以发射第二光，第二发光区域EA2和第四发光区域EA4可以发射第一光，第三发光区域EA3可以发射第三光。可选地，第一发光区域EA1可以发射第一光，第二发光区域EA2可以发射第二光，第三发光区域EA3可以发射第三光，第四发光区域EA4可以发射第四光。第四光可以是黄色波段中的光。也就是说，第四光的主峰波长可以位于约550nm至600nm，但是本说明书的实施例不限于此。
显示面板100的显示区域DA还可以包括使发光区域EA1至EA4分离的分隔壁部分PW。分隔壁部分PW可以包括多个分隔壁，多个分隔壁中的每个设置在相邻的发光区域EA1至EA4之间。
非显示区域NDA可以包括第一共电压供应部分CVA1和第二共电压供应部分CVA2、第一垫(pad，又称为“焊盘”或“焊垫”)部分PDA1和第二垫部分PDA2以及外围区域PHA。
第一垫部分PDA1可以设置在显示面板100的上侧上。第一垫部分PDA1可以包括连接到外部电路板的第一垫PD1。
第二垫部分PDA2可以设置在显示面板100的下侧上。第二垫部分PDA2可以包括连接到外部电路板的第二垫。也可以省略第二垫部分PDA2。
共电压供应垫CVS可以设置在设置于第一垫部分PDA1与显示区域DA之间的第一共电压供应部分CVA1中。另外，共电压供应垫CVS可以设置在设置于第二垫部分PDA2与显示区域DA之间的第二共电压供应部分CVA2中。共电压供应垫CVS可以连接到共电极。因此，共电压可以通过共电压供应垫CVS被供应到共电极。共电压供应垫CVS可以电连接到第一垫部分PDA1的第一垫PD1中的任何一个。可选地，共电压供应垫CVS可以电连接到第二垫部分PDA2的第二垫中的任何一个。
图4是图1的区域A的示例的布局图。
在图4中，与图2的实施例不同，多个像素PX中的每个包括三个发光区域EA1至EA3。在图4中，将主要描述与图2的实施例的差异。
参照图4，第一发光区域EA1、第二发光区域EA2和第三发光区域EA3可以在第一方向DR1上交替地布置。例如，第一发光区域EA1、第二发光区域EA2和第三发光区域EA3可以在第一方向DR1上以第一发光区域EA1、第二发光区域EA2和第三发光区域EA3的顺序设置。另外，在像素PX中的每个中，第一发光区域EA1、第二发光区域EA2和第三发光区域EA3可以在第一方向DR1上布置。
第一发光区域EA1可以在第二方向DR2上布置。第二发光区域EA2可以在第二方向DR2上布置。第三发光区域EA3可以在第二方向DR2上布置。
图5是沿着图3的线A-A'截取的显示面板100的示例的剖视图。图6是图5的区域B的示例的剖视图。图7是详细示出图5的第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4的示例的放大剖视图。
参照图5至图7，显示面板100可以包括半导体基底110和发光元件层120。
半导体基底110可以包括第一基底SUB1、多个像素电路PXC以及像素电极PXE1至PXE4。
第一基底SUB1可以是硅晶圆基底。第一基底SUB1可以由单晶硅制成。
像素电路PXC中的每个可以设置在第一基底SUB1上。像素电路PXC中的每个可以包括使用半导体工艺形成的互补金属氧化物半导体(CMOS)电路。像素电路PXC中的每个可以包括使用半导体工艺形成的至少一个晶体管。另外，像素电路PXC中的每个还可以包括使用半导体工艺形成的至少一个电容器。
像素电路PXC可以设置在显示区域DA中。像素电路PXC中的每个可以连接到像素电极PXE1至PXE4之中的对应的像素电极PXE1/PXE2/PXE3/PXE4。也就是说，像素电路PXC与像素电极PXE1至PXE4可以一对一地彼此连接。像素电路PXC中的每个可以将像素电压或阳极电压施加到对应的像素电极PXE1/PXE2/PXE3/PXE4。
像素电极PXE1至PXE4中的每个可以设置在对应的像素电路PXC上。也就是说，像素电极PXE1至PXE4中的每个可以从像素电路PXC的上表面突出。像素电极PXE1至PXE4中的每个可以与像素电路PXC一体地形成。像素电极PXE1至PXE4中的每个可以从像素电路PXC接收像素电压或阳极电压。像素电极PXE1至PXE4可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且像素电极PXE1至PXE4也可以由另一金属制成。
第一像素电极PXE1中的每个可以设置在对应的第一发光区域EA1中。第二像素电极PXE2中的每个可以设置在对应的第二发光区域EA2中。第三像素电极PXE3中的每个可以设置在对应的第三发光区域EA3中。第四像素电极PXE4中的每个可以设置在对应的第四发光区域EA4中。
发光元件层120可以是包括发光元件LE1至LE4以发射预定光的层。发光元件层120可以包括第一导电层CL1、第二导电层CL2、第一连接电极BE1、发光元件LE1至LE4、共电极CE、第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3、平坦化层PNL、第一波长转换层QDL1、第一滤色器CF1和分隔壁部分PW。分隔壁部分PW可以包括第一分隔壁PW1和第二分隔壁PW2。
第一导电层CL1中的每个可以设置在对应的像素电极PXE1/PXE2/PXE3/PXE4上。第一导电层CL1可以是用于将像素电极PXE1至PXE4接合到发光元件LE的接合金属层。例如，第一导电层CL1中的每个可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少任何一种。可选地，第一导电层CL1中的每个可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层以及包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。在这种情况下，第二层可以设置在第一层上。
发光元件层120可以包括通过分隔壁部分PW分离的第一发光区域EA1、第二发光区域EA2、第三发光区域EA3和第四发光区域EA4。第一发光元件LE1可以设置在第一发光区域EA1中的每个中，并且第二发光元件LE2可以设置在第二发光区域EA2中的每个中。第三发光元件LE3可以设置在第三发光区域EA3中的每个中，并且第四发光元件LE4可以设置在第四发光区域EA4中的每个中。
第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4中的每个可以是在第三方向DR3上延伸的竖直发光二极管元件。也就是说，第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4中的每个在第三方向DR3上的长度可以大于在水平方向上的长度。在水平方向上的长度指在第一方向DR1上的长度或在第二方向DR2上的长度。例如，第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4中的每个在第三方向DR3上的长度可以是约1μm至5μm。
第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4中的每个可以是微型发光二极管元件。第一发光元件LE1和第三发光元件LE3可以基本上相同，并且第二发光元件LE2和第四发光元件LE4可以基本上相同。
如图7中所示，第一发光元件LE1和第三发光元件LE3中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、第一活性层MQW1、超晶格层SLT和第二半导体层SEM2。如图7中所示，第二发光元件LE2和第四发光元件LE4中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、第二活性层MQW2、超晶格层SLT和第二半导体层SEM2。第一半导体层SEM1、电子阻挡层EBL、第一活性层MQW1或第二活性层MQW2、超晶格层SLT和第二半导体层SEM2可以在第三方向DR3上顺序地堆叠。
第一半导体层SEM1可以设置在第一导电层CL1上。第一半导体层SEM1可以掺杂有诸如Mg、Zn、Ca、Sr或Ba的第一导电类型的掺杂剂。例如，第一半导体层SEM1可以是掺杂有p型Mg的p-GaN。第一半导体层SEM1的厚度Tsem1可以是约30nm至200nm。
电子阻挡层EBL可以设置在第一半导体层SEM1上。电子阻挡层EBL可以是用于抑制或防止太多电子流入第一活性层MQW1或第二活性层MQW2的层。例如，电子阻挡层EBL可以是掺杂有p型Mg的p-AlGaN。电子阻挡层EBL的厚度Tebl可以是约10nm至50nm。也可以省略电子阻挡层EBL。
第一活性层MQW1可以在第一发光元件LE1和第三发光元件LE3中的每个中设置在电子阻挡层EBL上。第一活性层MQW1可以根据通过第一半导体层SEM1和第二半导体层SEM2接收的电信号通过电子-空穴对的复合而发光。第一活性层MQW1可以发射第一光(即，蓝色波段中的光)。
第二活性层MQW2可以在第二发光元件LE2和第四发光元件LE4中的每个中设置在电子阻挡层EBL上。第二活性层MQW2可以根据通过第一半导体层SEM1和第二半导体层SEM2接收的电信号通过电子-空穴对的复合而发光。第二活性层MQW2可以发射第二光(即，绿色波段中的光)。
第一活性层MQW1和第二活性层MQW2中的每个可以包括具有单量子阱结构或多量子阱结构的材料。当第一活性层MQW1和第二活性层MQW2中的每个包括具有多量子阱结构的材料时，它可以具有其中多个阱层和多个势垒层交替地堆叠的结构。这里，阱层可以由InGaN制成，并且势垒层可以由GaN或AlGaN制成，但是本说明书的实施例不限于此。阱层可以具有约1nm至4nm的厚度，并且势垒层可以具有3nm至10nm的厚度。
可选地，第一活性层MQW1和第二活性层MQW2中的每个可以具有其中具有宽能带隙的半导体材料和具有窄能带隙的半导体材料交替地堆叠的结构，或者可以根据发射的光的波段包括不同的III族至V族半导体材料。
当第一活性层MQW1和第二活性层MQW2中的每个包括InGaN时，发射的光的颜色可以根据铟(In)的含量而变化。随着铟含量增大，从活性层发射的光的波段可以增大，例如，从活性层发射的光的波段可以朝向红色波段移动。随着铟含量减小，从活性层发射的光的波段可以减小，例如，从活性层发射的光的波段可以朝向蓝色波段移动。因此，第一活性层MQW1的铟含量可以低于第二活性层MQW2的铟含量。例如，第一活性层MQW1的铟含量可以是10wt％至20wt％，并且第二活性层MQW2的铟含量可以是约20wt％至30wt％。在这种情况下，第一活性层MQW1可以发射第一光，并且第二活性层MQW2可以发射第二光。
超晶格层SLT可以设置在第一活性层MQW1和第二活性层MQW2中的每个上。超晶格层SLT可以是用于减轻第二半导体层SEM2与第一活性层MQW1或第二活性层MQW2之间的应力的层。例如，超晶格层SLT可以由InGaN或GaN制成。超晶格层SLT的厚度Tslt可以是约50nm至200nm。也可以省略超晶格层SLT。
第二半导体层SEM2可以设置在超晶格层SLT上。第二半导体层SEM2可以掺杂有诸如Si、Ge、Se或Sn的第二导电类型的掺杂剂。例如，第二半导体层SEM2可以是掺杂有n型Si的n-GaN。第二半导体层SEM2的厚度Tsem2可以是约2μm至4μm。
第一发光元件LE1可以在第一发光区域EA1中的每个中设置在第一导电层CL1上。第三发光元件LE3可以在第三发光区域EA3中的每个中设置在第一导电层CL1上。
第一连接电极BE1可以在第二发光区域EA2和第四发光区域EA4中的每个中设置在第一导电层CL1上。第一连接电极BE1可以由具有高导电性的金属材料制成。例如，第一连接电极BE1可以由诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、锡(Sn)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的金属材料制成。第一发光元件LE1的厚度Tle1、第三发光元件LE3的厚度Tle3和第一连接电极BE1的厚度Tbe1可以基本上相同。第一发光元件LE1的厚度Tle1指第一发光元件LE1在第三方向DR3上的长度。
第一绝缘层INS1可以设置在第一发光元件LE1和第三发光元件LE3中的每个的侧表面上。第一绝缘层INS1可以不设置在第一发光元件LE1和第三发光元件LE3中的每个的上表面上。另外，第一绝缘层INS1可以设置在像素电极PXE1至PXE4中的每个和第一导电层CL1的侧表面上。另外，第一绝缘层INS1可以设置在第一连接电极BE1中的每个的侧表面的部分上。
另外，第一绝缘层INS1可以设置在第一基底SUB1上。可选地，可以省略设置在第一基底SUB1上的第一绝缘层INS1。
第一绝缘层INS1可以由诸如氧化硅(SiO2)层、氧化铝(Al2O3)层或氧化铪(HfOx)层的无机层形成，但是本说明书的实施例不限于此。
第一分隔壁PW1可以设置在第一发光元件LE1和第三发光元件LE3中的每个的侧表面上。第一分隔壁PW1可以围绕第一发光元件LE1和第三发光元件LE3中的每个的侧表面。第一分隔壁PW1可以设置在第一连接电极BE1中的每个的侧表面上。第一分隔壁PW1可以围绕第一连接电极BE1中的每个的侧表面。
第一分隔壁PW1可以设置在第一绝缘层INS1上。第一分隔壁PW1的侧表面可以与设置在第一发光元件LE1和第三发光元件LE3中的每个的侧表面上的第一绝缘层INS1以及第一连接电极BE1接触。第一分隔壁PW1的下表面可以与设置在第一基底SUB1上的第一绝缘层INS1接触。可选地，当省略设置在第一基底SUB1上的第一绝缘层INS1时，第一分隔壁PW1的下表面可以与第一基底SUB1接触。
第一分隔壁PW1的上表面、第一绝缘层INS1的上表面、第一发光元件LE1的上表面、第三发光元件LE3的上表面和第一连接电极BE1的上表面可以形成基本上平坦的表面。在第一绝缘层INS1设置在第一分隔壁PW1与第一基底SUB1之间的同时，第一像素电极PXE1和第一导电层CL1设置在第一发光元件LE1与第一基底SUB1之间。因此，第一分隔壁PW1的厚度Tpw1可以大于第一发光元件LE1的厚度Tle1。
第一分隔壁PW1可以包括具有高传导性的材料。例如，第一分隔壁PW1可以由具有高热导率的金属材料制成。在这种情况下，由第一发光元件LE1和第三发光元件LE3产生的热可以辐射到第一分隔壁PW1。也就是说，第一分隔壁PW1可以使由第一发光元件LE1和第三发光元件LE3产生的热消散。
另外，第一分隔壁PW1可以包括具有高反射率的金属材料。在这种情况下，从第一发光元件LE1发射的第一光可以通过第一分隔壁PW1在第一发光元件LE1上方向上反射。另外，从第三发光元件LE3发射的第一光可以通过第一分隔壁PW1在第三发光元件LE3上方向上反射。因此，可以通过第一分隔壁PW1增大第一发光元件LE1的第一光的输出效率和第三发光元件LE3的第一光的输出效率。
第一分隔壁PW1可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第一分隔壁PW1也可以由诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料制成。
如图6中所示，通过使第一分隔壁PW1的上表面氧化而形成的第一氧化物层PWO1可以形成在第一分隔壁PW1的上表面上。例如，当第一分隔壁PW1由铝(Al)制成时，第一氧化物层PWO1可以是氧化铝(Al2O3)层。由于第一氧化物层PWO1，第一分隔壁PW1可以与共电极CE电绝缘。
第二导电层CL2可以分别设置在第一连接电极BE1上。第二导电层CL2可以是用于将第一连接电极BE1接合到第二发光元件LE2或第四发光元件LE4的接合金属层。例如，第二导电层CL2中的每个可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少任何一种。可选地，第二导电层CL2中的每个可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层以及包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。在这种情况下，第二层可以设置在第一层上。
第二发光元件LE2可以在第二发光区域EA2中的每个中设置在第二导电层CL2上，并且第四发光元件LE4可以在第四发光区域EA4中的每个中设置在第二导电层CL2上。
也就是说，第二发光元件LE2与第一基底SUB1之间的最小距离以及第四发光元件LE4与第一基底SUB1之间的最小距离可以大于第一发光元件LE1与第一基底SUB1之间的最小距离以及第三发光元件LE3与第一基底SUB1之间的最小距离。第一发光元件LE1与第一基底SUB1之间的最小距离和第三发光元件LE3与第一基底SUB1之间的最小距离可以基本上相同。第二发光元件LE2与第一基底SUB1之间的最小距离和第四发光元件LE4与第一基底SUB1之间的最小距离可以基本上相同。
第二绝缘层INS2可以设置在第二发光元件LE2和第四发光元件LE4中的每个的侧表面上。第二绝缘层INS2可以不设置在第二发光元件LE2和第四发光元件LE4中的每个的上表面上。另外，第二绝缘层INS2可以设置在第二导电层CL2中的每个的侧表面上。另外，第二绝缘层INS2可以设置在第一分隔壁PW1上。第二绝缘层INS2可以由诸如氧化硅(SiO2)层、氧化铝(Al2O3)层或氧化铪(HfOx)层的无机层形成，但是本说明书的实施例不限于此。
共电极CE可以设置在发光元件LE1至LE4中的每个的上表面、第二绝缘层INS2的上表面和第一分隔壁PW1的上表面上。共电极CE可以设置在第二分隔壁PW2的侧表面上。共电极CE可以包括透明导电材料。例如，共电极CE可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物(TCO)。
平坦化层PNL可以在第一发光区域EA1中的每个中设置在共电极CE上。平坦化层PNL可以在第三方向DR3上与第一发光元件LE1叠置。共电极CE可以在第一发光区域EA1中的每个中设置在第一发光元件LE1与平坦化层PNL之间。平坦化层PNL可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层形成。
第一波长转换层QDL1可以在第三发光区域EA3中的每个中设置在共电极CE上。第一波长转换层QDL1可以与第三发光元件LE3叠置。共电极CE可以在第三发光区域EA3中的每个中设置在第三发光元件LE3与第一波长转换层QDL1之间。
第一波长转换层QDL1可以将第三发光元件LE3的第一光的一部分转换为第三光并且输出第三光。第一波长转换层QDL1可以包括第一基体树脂BRS1和第一波长转换颗粒WCP1。
第一基体树脂BRS1可以包括透光有机材料。例如，第一基体树脂BRS1可以包括环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。
第一波长转换颗粒WCP1可以将第三发光元件LE3的第一光转换为第三光。例如，第一波长转换颗粒WCP1可以将蓝色波段的光转换为红色波段的光。第一波长转换颗粒WCP1可以是量子点、量子棒、荧光材料或磷光材料。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。
每个量子点可以包括核和外覆核的壳。核可以是但不限于例如CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InP、InAs、InSb、SiC、Ca、Se、In、P、Fe、Pt、Ni、Co、Al、Ag、Au、Cu、FePt、Fe2O3、Fe3O4、Si和Ge中的至少一种。壳可以包括但不限于例如ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、HgSe、HgTe、AlN、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、GaSe、InN、InP、InAs、InSb、TlN、TlP、TlAS、TlSb、PbS、PbSe和PbTe中的至少一种。
第一波长转换层QDL1还可以包括用于在随机方向上使第三发光元件LE3的第一光散射的散射体(未示出)。在这种情况下，散射体可以包括金属氧化物颗粒、二氧化硅(SiO2)颗粒或有机颗粒。例如，金属氧化物可以是氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)。另外，有机颗粒可以包括丙烯酸树脂或氨基甲酸乙酯树脂。散射体的直径可以是几至几十纳米。
第二分隔壁PW2可以设置在共电极CE的侧表面、平坦化层PNL的侧表面和第一波长转换层QDL1的侧表面上。第二分隔壁PW2可以围绕第二发光元件LE2和第四发光元件LE4中的每个的侧表面、平坦化层PNL的侧表面和第一波长转换层QDL1的侧表面。
第二分隔壁PW2可以设置在第二绝缘层INS2上。第二分隔壁PW2的侧表面可以与设置在第二发光元件LE2和第四发光元件LE4中的每个的侧表面上的第二绝缘层INS2接触。第二分隔壁PW2的下表面可以与共电极CE接触。第二分隔壁PW2的上表面、共电极CE的上表面、平坦化层PNL的上表面和第一波长转换层QDL1的上表面可以形成平坦表面。
第二分隔壁PW2可以包括具有高传导性的材料。例如，第二分隔壁PW2可以由具有高热传导性的金属材料制成。在这种情况下，由第二发光元件LE2和第四发光元件LE4产生的热可以辐射到第二分隔壁PW2。也就是说，第二分隔壁PW2可以使由第二发光元件LE2和第四发光元件LE4产生的热消散。
另外，第二分隔壁PW2可以包括具有高反射率的金属材料。第二分隔壁PW2可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第二分隔壁PW2也可以由诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料制成。
当第二分隔壁PW2由具有高反射率的金属材料制成时，从第一发光元件LE1发射的第一光可以通过第二分隔壁PW2在平坦化层PNL上方向上反射。另外，从第二发光元件LE2发射的第二光和从第四发光元件LE4发射的第二光可以通过第二分隔壁PW2在第二发光元件LE2和第四发光元件LE4上方向上反射。因此，可以通过第二分隔壁PW2增大第一发光元件LE1的第一光的输出效率、第二发光元件LE2的第二光的输出效率和第四发光元件LE4的第二光的输出效率。
此外，当第二分隔壁PW2由具有高反射率的金属材料制成时，从第三发光元件LE3发射的第一光可以被第二分隔壁PW2反射以重新进入第一波长转换层QDL1。因此，从第三发光元件LE3发射的第一光到第三光的转换率可以增大。
可选地，第二分隔壁PW2可以包括吸收或阻挡光的光阻挡材料。光阻挡材料可以是诸如炭黑的无机黑色颜料或有机黑色颜料。在这种情况下，第二分隔壁PW2可以防止从相邻的发光元件LE1至LE4发射的光彼此混合。
第一滤色器CF1可以在第三发光区域EA3中的每个中设置在第一波长转换层QDL1上。第一滤色器CF1可以透射第三发光元件LE3的第一光已经被第一波长转换层QDL1转换成的第三光，并且可以吸收或阻挡第三发光元件LE3的未被第一波长转换层QDL1转换的第一光。例如，第一滤色器CF1可以透射红色波段的光并且吸收或阻挡蓝色波段的光。因此，第三发光区域EA3中的每个可以发射第三光。
第三绝缘层INS3可以设置在第一滤色器CF1的上表面、第二分隔壁PW2的上表面、共电极CE的上表面和平坦化层PNL的上表面上。第三绝缘层INS3可以设置在第一滤色器CF1的侧表面上。第三绝缘层INS3可以由诸如氧化硅(SiO2)层、氧化铝(Al2O3)层或氧化铪(HfOx)层的无机层形成，但是本说明书的实施例不限于此。也可以省略第三绝缘层INS3。
如图5至图7中所示，第一分隔壁PW1和第二分隔壁PW2由具有高传导性(例如，高热导率)的材料制成。因此，由发光元件LE1至LE4产生的热可以辐射到第一分隔壁PW1和第二分隔壁PW2。
另外，第一分隔壁PW1和第二分隔壁PW2由具有高反射率的金属材料制成。因此，从发光元件LE1至LE4中的每个发射的光可以通过第一分隔壁PW1和第二分隔壁PW2在发光元件LE1至LE4中的每个上方向上反射。因此，发光元件LE1至LE4中的每个的光输出效率可以通过第一分隔壁PW1和第二分隔壁PW2而增大。
另外，第二分隔壁PW2由具有高反射率的金属材料制成。因此，第三发光元件LE3的第一光可以被第二分隔壁PW2反射以重新进入第一波长转换层QDL1。因此，可以增大第三发光元件LE3的第三光的输出效率。
另外，发射第一光的第一发光元件LE1的发光效率、发射第一光的第三发光元件LE3的发光效率和发射第二光的第二发光元件LE2的发光效率高于发射第三光的发光元件的发光效率。因此，可以使用发射第一光的第三发光元件LE3代替发射第三光并且具有低发光效率的发光元件，并且可以通过使用第一波长转换层QDL1将第一光转换为第三光并可以发射第三光。
此外，像素PX中的每个包括发射第一光的第一发光元件LE1和第三发光元件LE3以及发射第二光的第二发光元件LE2和第四发光元件LE4。因此，仅包括第一波长转换层QDL1以将第三发光元件LE3的第一光转换为第三光。这可以促进制造工艺。
图8是图5的第一发光元件LE1和像素电路PXC的示例的电路图。
参照图8，像素电路PXC可以包括驱动晶体管DT、第一晶体管ST1、第二晶体管ST2和电容器Cst。
发光元件LE1根据驱动电流而发光。从发光元件LE1发射的光的量可以与驱动电流成比例。发光元件LE1可以具有连接到驱动晶体管DT的源电极的阳极和连接到被供应低于高电位电压的低电位电压的第二电力线VSL的阴极。
驱动晶体管DT根据栅电极与源电极之间的电压差调节从第一电力线VDL流到发光元件LE1的电流，第一电源电压被供应到第一电力线VDL。驱动晶体管DT可以具有连接到第一晶体管ST1的第一电极的栅电极、连接到发光元件LE1的阳极的源电极以及连接到被施加高电位电压的第一电力线VDL的漏电极。
第一晶体管ST1通过扫描线SL的扫描信号导通，以将数据线DL连接到驱动晶体管DT的栅电极。第一晶体管ST1可以具有连接到扫描线SL的栅电极、连接到驱动晶体管DT的栅电极的第一电极以及连接到数据线DL的第二电极。
第二晶体管ST2通过感测信号线SSL的感测信号导通，以将初始化电压线VIL连接到驱动晶体管DT的源电极。第二晶体管ST2可以具有连接到感测信号线SSL的栅电极、连接到初始化电压线VIL的第一电极以及连接到驱动晶体管DT的源电极的第二电极。
第一晶体管ST1和第二晶体管ST2中的每个的第一电极可以是源电极，并且第二电极可以是漏电极。然而，应当注意的是，本说明书的实施例不限于此。也就是说，第一晶体管ST1和第二晶体管ST2中的每个的第一电极也可以是漏电极，并且第二电极也可以是源电极。
电容器Cst形成在驱动晶体管DT的栅电极与源电极之间。电容器Cst存储驱动晶体管DT的栅极电压与源极电压之间的电压差。
尽管驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2在图8中主要被描述为N型金属氧化物半导体场效应晶体管(MOSFET)，但是应当注意的是，本说明书的实施例不限于此。也就是说，驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2也可以形成为P型MOSFET。
图9是图5的第一发光元件LE1和像素电路PXC的示例的电路图。
参照图9，像素电路PXC包括驱动晶体管DT、开关元件和电容器C1。开关元件包括第一晶体管ST1至第六晶体管ST6。
驱动晶体管DT包括栅电极、第一电极和第二电极。驱动晶体管DT根据被施加到栅电极的数据电压来控制在第一电极与第二电极之间流动的漏-源电流(在下文中，称为“驱动电流”)。
电容器C1形成在驱动晶体管DT的栅电极与第一电力线VDL之间。电容器C1可以具有连接到驱动晶体管DT的栅电极的一个电极和连接到第一电力线VDL的另一电极。
当第一晶体管ST1至第六晶体管ST6和驱动晶体管DT中的每个的第一电极是源电极时，第二电极可以是漏电极。可选地，当第一晶体管ST1至第六晶体管ST6和驱动晶体管DT中的每个的第一电极是漏电极时，第二电极可以是源电极。
第一晶体管ST1至第六晶体管ST6和驱动晶体管DT中的每个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任何一种制成。当第一晶体管ST1至第六晶体管ST6和驱动晶体管DT中的每个的半导体层由多晶硅制成时，用于形成半导体层的工艺可以是低温多晶硅(LTPS)工艺。
另外，尽管第一晶体管ST1至第六晶体管ST6和驱动晶体管DT在图9中主要被描述为P型MOSFET，但是本说明书的实施例不限于此，并且它们也可以形成为N型MOSFET。
图10是图5的第一发光元件LE1和像素电路PXC的示例的电路图。
参照图10，像素电路PXC的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6可以形成为P型MOSFET，并且第一晶体管ST1和第三晶体管ST3可以形成为N型MOSFET。
形成为P型MOSFET的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6中的每个的有源层可以由多晶硅制成，并且形成为N型MOSFET的第一晶体管ST1和第三晶体管ST3中的每个的有源层可以由氧化物半导体制成。
图10的实施例与图9的实施例的不同之处在于：第二晶体管ST2的栅电极和第四晶体管ST4的栅电极连接到写入扫描线GWL，并且第一晶体管ST1的栅电极连接到控制扫描线GCL。另外，由于在图10中第一晶体管ST1和第三晶体管ST3形成为N型MOSFET，因此栅极高电压的扫描信号可以被传输到控制扫描线GCL和初始化扫描线GIL。相反，由于第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6形成为P型MOSFET，因此栅极低电压的扫描信号可以被传输到写入扫描线GWL和发射线EML。
可选地，第四晶体管ST4可以形成为N型MOSFET。在这种情况下，第四晶体管ST4的栅电极可以连接到偏置扫描线GBL，并且栅极高电压的扫描信号可以被传输到偏置扫描线GBL。
应当注意的是，根据本说明书的实施例的像素电路PXC不限于图8至图10中所示的像素电路。除图8至图10中所示的实施例之外，根据本说明书的实施例的像素电路PXC还可以以本领域技术人员可以采用的其它已知电路结构形成。
图11A和图11B是示出根据实施例的制造显示装置的方法的流程图。图12至图28是用于解释根据实施例的制造显示装置的方法的剖视图。图12至图28是沿着图3的线A-A'截取的显示面板100的剖视图。
现在将参照图11A、图11B以及图12至图28详细描述根据实施例的制造显示面板的方法。
第一，参照图12，将第一基底SUB1的第一接合金属层BML1和第二基底SUB2的第二接合金属层BML2接合在一起(图11A中的操作S1110)。
具体地，在第一基底SUB1上形成平坦化绝缘层PINS1，以消除第一基底SUB1的上表面与像素电极PXE1至PXE4中的每个的上表面之间的高度差。在这种情况下，平坦化绝缘层PINS1的上表面和像素电极PXE1至PXE4中的每个的上表面可以形成平坦表面。平坦化绝缘层PINS1可以由诸如氧化硅(SiO2)层、氧化铝(Al2O3)层或氧化铪(HfOx)层的无机层形成。
接下来，在平坦化绝缘层PINS1和像素电极PXE1至PXE4上沉积第一接合金属层BML1。第一接合金属层BML1可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，在第二基底SUB2的第一发光元件层EML1上形成第二接合金属层BML2。第二基底SUB2可以是硅基底或蓝宝石基底。第一发光元件层EML1可以包括第一半导体层SEM1、电子阻挡层EBL、第一活性层MQW1、超晶格层SLT和第二半导体层SEM2。另外，在第一发光元件层EML1中，未掺杂有掺杂剂的半导体层(即，未掺杂的半导体层)可以在第二半导体层SEM2上设置在第二基底SUB2上。第二接合金属层BML2可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，使第一基底SUB1的第一接合金属层BML1和第二基底SUB2的第二接合金属层BML2彼此接触。随后，通过在预定温度下使第一接合金属层BML1和第二接合金属层BML2熔融接合来形成一个接合金属层以形成第一导电材料层。
第二，参照图13，去除第二基底SUB2，并且使第一发光元件层EML1图案化以形成第一导电层CL1、第一发光元件LE1和第三发光元件LE3(图11A中的操作S1120)。
可以通过抛光工艺(诸如化学机械抛光(CMP)工艺)或激光剥离工艺去除第二基底SUB2。当第一发光元件层EML1包括未掺杂的半导体层时，可以通过诸如CMP工艺的抛光工艺去除未掺杂的半导体层。
接下来，可以在第一发光元件层EML1上形成第一掩模图案，并且可以根据第一掩模图案使第一发光元件层EML1图案化，以形成包括第一基底SUB1的第一接合金属层BML1和第二基底SUB2的第二接合金属层BML2的第一导电层CL1、第一发光元件LE1和第三发光元件LE3。在这种情况下，当使第一发光元件层EML1图案化时，可以将平坦化绝缘层PINS1与第一发光元件层EML1一起去除。
第三，参照图14，沉积第一绝缘层INS1(图11A中的操作S1130)。
可以使用诸如化学气相沉积的沉积方法形成第一绝缘层INS1。第一绝缘层INS1可以形成为覆盖第一发光元件LE1和第三发光元件LE3。可以在设置在第一发光元件LE1和第三发光元件LE3下面的第一导电层CL1中的每个的侧表面上设置第一绝缘层INS1。第一绝缘层INS1可以覆盖未被第一发光元件LE1和第三发光元件LE3覆盖的第一导电层CL1。也就是说，第一绝缘层INS1可以覆盖设置在第二像素电极PXE2和第四像素电极PXE4上的第一导电层CL1。可以在像素电极PXE1至PXE4中的每个的侧表面上设置第一绝缘层INS1。第一绝缘层INS1可以覆盖第一基底SUB1的设置在像素电极PXE1至PXE4之间的上表面。
第四，参照图15，形成第一分隔壁层PWL1(图11A中的操作S1140)。
可以通过电镀(或电解电镀)或无电镀(化学镀，electroless plating)形成第一分隔壁层PWL1。第一分隔壁层PWL1的厚度可以大于第一发光元件LE1和第三发光元件LE3中的每个的厚度。例如，设置在第一发光元件LE1和第三发光元件LE3中的每个的上表面上的第一绝缘层INS1可以被第一分隔壁层PWL1覆盖。
第一分隔壁层PWL1可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第一分隔壁层PWL1也可以由具有高传导性的材料(例如，诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料)制成。
第五，参照图16，通过去除第一分隔壁层PWL1的位于第一发光元件LE1和第三发光元件LE3上的部分以使第一发光元件LE1和第三发光元件LE3中的每个的上表面暴露来形成第一分隔壁PW1，并且通过使第一分隔壁PW1的上表面氧化来形成第一氧化物层PWO1(见图6)(图11A中的操作S1150)。
可以通过使用诸如CMP工艺的抛光工艺去除第一分隔壁层PWL1的位于第一发光元件LE1和第三发光元件LE3上的部分来形成第一分隔壁PW1。因此，第一发光元件LE1和第三发光元件LE3中的每个的上表面可以暴露而不被第一分隔壁PW1覆盖。另外，可以去除设置在第一发光元件LE1和第三发光元件LE3中的每个上的第一绝缘层INS1。第一发光元件LE1和第三发光元件LE3中的每个的上表面、第一绝缘层INS1的上表面和第一分隔壁PW1的上表面可以形成平坦表面。
第六，参照图17，形成穿透第一分隔壁PW1以分别使第一导电层CL1暴露的第一孔H1(图11A中的操作S1160)。
可以在第一分隔壁PW1上形成第二掩模图案，并且可以通过蚀刻未被第二掩模图案覆盖的第一分隔壁PW1和第一绝缘层INS1来形成第一孔H1。第一孔H1可以形成为使未被第一发光元件LE1和第三发光元件LE3覆盖的第一导电层CL1暴露。也就是说，第一孔H1可以形成为分别使设置在第二像素电极PXE2和第四像素电极PXE4上的第一导电层CL1暴露。
第七，参照图18，在第一孔H1中的每个中形成第一连接电极BE1(图11A中的操作S1170)。
由于第一连接电极BE1填充第一孔H1中的每个，因此第一分隔壁PW1的上表面、第一绝缘层INS1的上表面、第一发光元件LE1的上表面、第三发光元件LE3的上表面和第一连接电极BE1的上表面可以形成平坦表面。
第八，参照图19，在第一分隔壁PW1上形成第三接合金属层BML3，并且将第三接合金属层BML3和第三基底SUB3的第四接合金属层BML4接合在一起(图11A中的操作S1180)。
可以在第一发光元件LE1的上表面、第三发光元件LE3的上表面、第一绝缘层INS1的上表面、第一连接电极BE1的上表面和第一分隔壁PW1的上表面上沉积第三接合金属层BML3。第三接合金属层BML3可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，在第三基底SUB3的第二发光元件层EML2上形成第四接合金属层BML4。第三基底SUB3可以是硅基底或蓝宝石基底。第二发光元件层EML2可以包括第一半导体层SEM1、电子阻挡层EBL、第二活性层MQW2、超晶格层SLT和第二半导体层SEM2。另外，在第二发光元件层EML2中，未掺杂有掺杂剂的半导体层(即，未掺杂的半导体层)可以在第二半导体层SEM2上设置在第三基底SUB3上。第四接合金属层BML4可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，使第三接合金属层BML3和第三基底SUB3的第四接合金属层BML4彼此接触。随后，通过在预定温度下使第三接合金属层BML3和第四接合金属层BML4熔融接合来形成一个接合金属层以形成第二导电材料层。
第九，参照图20，去除第三基底SUB3，并且使第二发光元件层EML2图案化以形成包括第三接合金属层BML3和第四接合金属层BML4的第二导电层CL2、第二发光元件LE2和第四发光元件LE4(图11B中的操作S1190)。
可以通过抛光工艺(诸如CMP工艺)或激光剥离工艺去除第三基底SUB3。当第二发光元件层EML2包括未掺杂的半导体层时，可以通过诸如CMP工艺的抛光工艺去除未掺杂的半导体层。
接下来，可以在第二发光元件层EML2上形成第三掩模图案，并且可以根据第三掩模图案使第二发光元件层EML2图案化，以形成第二导电层CL2、第二发光元件LE2和第四发光元件LE4。
第十，参照图21，形成第二绝缘层INS2(图11B中的操作S1200)。
可以使用诸如化学气相沉积的沉积方法来沉积第二绝缘层INS2，以覆盖发光元件LE1至LE4、第一分隔壁PW1和第一绝缘层INS1。
接下来，可以在第二绝缘层INS2上形成第四掩模图案，并且可以根据第四掩模图案使第二绝缘层INS2图案化，以形成覆盖第二发光元件LE2和第四发光元件LE4中的每个的侧表面、第二导电层CL2的侧表面以及第一分隔壁PW1的部分的第二绝缘层INS2。发光元件LE1至LE4中的每个的上表面可以暴露而不被第二绝缘层INS2覆盖。
第十一，参照图22，形成共电极CE(图11B中的操作S1210)。
可以通过使用诸如溅射方法或原子层沉积方法的沉积方法在发光元件LE1至LE4中的每个的上表面、第二绝缘层INS2的上表面和第一分隔壁PW1的上表面上形成共电极CE。可以在第二绝缘层INS2的侧表面上设置共电极CE。共电极CE可以包括透明导电材料。例如，共电极CE可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物(TCO)。
第十二，参照图23，形成第二分隔壁层PWL2(图11B中的操作S1220)。
可以通过电镀(或电解电镀)或无电镀形成第二分隔壁层PWL2。第二分隔壁层PWL2的厚度可以大于第二发光元件LE2和第四发光元件LE4中的每个的厚度。例如，设置在第二发光元件LE2和第四发光元件LE4中的每个的上表面上的共电极CE可以被第二分隔壁层PWL2覆盖。
第二分隔壁层PWL2可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第二分隔壁层PWL2也可以由具有高传导性的材料(例如，诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料)制成。
第十三，参照图24，使第二分隔壁层PWL2图案化以使设置在第二发光元件LE2和第四发光元件LE4中的每个的上表面上的共电极CE暴露。因此，形成第二分隔壁PW2(图11B中的操作S1230)。
可以通过使用诸如CMP工艺的抛光工艺去除第二分隔壁层PWL2的位于第二发光元件LE2和第四发光元件LE4中的每个的上表面上的共电极CE上的部分来形成第二分隔壁PW2。因此，设置在第二发光元件LE2和第四发光元件LE4中的每个的上表面上的共电极CE可以暴露而不被第二分隔壁PW2覆盖。设置在第二发光元件LE2和第四发光元件LE4中的每个的上表面上的共电极CE的上表面和第二分隔壁PW2的上表面可以形成平坦表面。
第十四，参照图25，可以形成穿透第二分隔壁PW2以与第一发光元件LE1叠置的第二孔H2和穿透第二分隔壁PW2以与第三发光元件LE3叠置的第三孔H3(图11B中的操作S1240)。
可以在第二分隔壁PW2上形成第五掩模图案，并且可以通过根据第五掩模图案蚀刻第二分隔壁PW2来形成第二孔H2和第三孔H3。第二孔H2可以形成为使设置在第一发光元件LE1上的共电极CE暴露，并且第三孔H3可以形成为使设置在第三发光元件LE3上的共电极暴露。
第十五，参照图26，在第二孔H2中的每个中形成平坦化层PNL，并且在第三孔H3中的每个中形成第一波长转换层QDL1(图11B中的操作S1250)。
平坦化层PNL填充第二孔H2中的每个，并且第一波长转换层QDL1填充第三孔H3中的每个。因此，第二分隔壁PW2的上表面、共电极CE的上表面、平坦化层PNL的上表面和第一波长转换层QDL1的上表面可以形成平坦表面。
第十六，参照图27，在第一波长转换层QDL1上形成第一滤色器CF1(图11B中的操作S1260)。
可以在第二分隔壁PW2、共电极CE、平坦化层PNL和第一波长转换层QDL1上形成第一滤色器层。随后，可以在第一滤色器层上形成第六掩模图案，并且可以根据第六掩模图案去除第一滤色器层以形成第一滤色器CF1。
第十七，参照图28，形成第三绝缘层INS3(图11B的操作S1270)。
可以在第一滤色器CF1的上表面、第二分隔壁PW2的上表面、共电极CE的上表面和平坦化层PNL的上表面上设置第三绝缘层INS3。可以在第一滤色器CF1的侧表面上设置第三绝缘层INS3。
如上面参照图11A、图11B以及图12至图28所描述的，在形成第一发光元件LE1和第三发光元件LE3之后，使用电镀(电解电镀)或无电镀形成第一分隔壁层PWL1，以填充第一发光元件LE1与第三发光元件LE3之间的空间，随后通过诸如CMP工艺的抛光工艺使第一发光元件LE1和第三发光元件LE3中的每个的上表面暴露。因此，可以更容易地形成设置在第一发光元件LE1与第三发光元件LE3之间的第一分隔壁PW1。
另外，在形成第二发光元件LE2和第四发光元件LE4之后，使用电镀(电解电镀)或无电镀形成第二分隔壁层PWL2，以填充第二发光元件LE2与第四发光元件LE4之间的空间，随后通过诸如CMP工艺的抛光工艺使设置在第二发光元件LE2和第四发光元件LE4中的每个的上表面上的共电极CE暴露。因此，可以更容易地形成设置在第二发光元件LE2与第四发光元件LE4之间的第二分隔壁PW2。
图29是沿着图3的线A-A'截取的显示面板100的示例的剖视图。
图29的实施例与图5的实施例的不同之处在于添加了光阻挡层LS。在图29中，将省略与图5的实施例的描述重叠的任何描述。
参照图29，光阻挡层LS可以设置在第一分隔壁PW1上。另外，光阻挡层LS可以设置在第一绝缘层INS1上，但是本说明书的实施例不限于此。
光阻挡层LS可以包括不透射光的不透明导电材料。例如，光阻挡层LS可以由与第二导电层CL2相同的材料制成。也就是说，光阻挡层LS可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少任何一种。可选地，光阻挡层LS可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层和包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。在这种情况下，第二层可以设置在第一层上。
光阻挡层LS可以设置在第一分隔壁PW1与第二分隔壁PW2之间。因此，光阻挡层LS可以防止从第一发光元件LE1发射的第一光通过第一分隔壁PW1与第二分隔壁PW2之间的共电极CE行进到第二发光区域EA2和第四发光区域EA4。另外，光阻挡层LS可以防止从第三发光元件LE3发射的第一光通过第一分隔壁PW1与第二分隔壁PW2之间的共电极CE行进到第二发光区域EA2和第四发光区域EA4。
图30是沿着图3的线A-A'截取的显示面板100的示例的剖视图。图31是详细示出图30的第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4的示例的放大剖视图。
图30和图31的实施例与图5和图7的实施例的不同之处在于，从第二发光元件LE2和第四发光元件LE4中的每个发射的第一光通过第二波长转换层QDL2转换为第二光，并且第三发光元件LE3发射第三光。在图30和图31中，将省略与图5和图7的实施例的描述重叠的任何描述。
参照图30和图31，第二发光元件LE2可以在第二发光区域EA2中设置在第一导电层CL1上。第三发光元件LE3可以在第三发光区域EA3中设置在第二导电层CL2上。第四发光元件LE4可以在第四发光区域EA4中设置在第一导电层CL1上。
第二发光元件LE2和第四发光元件LE4可以与第一发光元件LE1基本上相同。也就是说，第二发光元件LE2和第四发光元件LE4可以发射第一光。如图31中所示，第一发光元件LE1、第二发光元件LE2和第四发光元件LE4中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、第一活性层MQW1、超晶格层SLT和第二半导体层SEM2。
相反，第三发光元件LE3可以发射第三光。如图31中所示，第三发光元件LE3可以包括第一半导体层SEM1、电子阻挡层EBL、第三活性层MQW3、超晶格层SLT和第二半导体层SEM2。
当第一活性层MQW1和第三活性层MQW3包括InGaN时，发射的光的颜色可以根据铟(In)的含量而变化。例如，随着铟含量增大，从活性层发射的光的波段可以增大，例如，从活性层发射的光的波段可以朝向红色波段移动。随着铟含量减小，从活性层发射的光的波段可以减小，例如，从活性层发射的光的波段可以朝向蓝色波段移动。因此，第一活性层MQW1的铟含量可以低于第三活性层MQW3的铟含量。例如，第一活性层MQW1的铟含量可以是10wt％至20wt％，并且第三活性层MQW3的铟含量可以是约30wt％至45wt％。
第一连接电极BE1可以设置在第三发光元件LE3与第一导电层CL1之间。第二波长转换层QDL2可以设置在第二发光元件LE2和第四发光元件LE4中的每个上。
第二波长转换层QDL2可以在第二发光区域EA2和第四发光区域EA4中的每个中设置在共电极CE上。第二波长转换层QDL2可以在第二发光区域EA2中与第二发光元件LE2叠置。共电极CE可以在第二发光区域EA2中设置在第二发光元件LE2与第二波长转换层QDL2之间。第二波长转换层QDL2可以在第四发光区域EA4中与第四发光元件LE4叠置。共电极CE可以在第四发光区域EA4中设置在第四发光元件LE4与第二波长转换层QDL2之间。
第二波长转换层QDL2可以将第二发光元件LE2或第四发光元件LE4的第一光的一部分转换为第二光并且输出第二光。第二波长转换层QDL2可以包括第二基体树脂BRS2和第二波长转换颗粒WCP2。
第二基体树脂BRS2可以包括透光有机材料。例如，第二基体树脂BRS2可以包括环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。
第二波长转换颗粒WCP2可以将第二发光元件LE2或第四发光元件LE4的第一光转换为第二光。例如，第二波长转换颗粒WCP2可以将蓝色波段的光转换为绿色波段的光。
第二波长转换层QDL2还可以包括用于使第二发光元件LE2或第四发光元件LE4的第一光在随机方向上散射的散射体(未示出)。
图32是沿着图3的线A-A'截取的显示面板100的示例的剖视图。图33是详细示出图32的第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4的示例的放大剖视图。
在图32和图33中，相同的附图标记被赋予与图5和图7的实施例的组件相同的组件，并且为了易于描述，将省略与图5和图7的实施例的描述重叠的任何描述。
参照图32和图33，显示面板100可以包括半导体基底110和发光元件层120。
发光元件层120可以是包括发光元件LE1至LE4以发射预定光的层。发光元件层120可以包括第一导电层CL1、第二导电层CL2、第一连接电极BE1、第二连接电极BE2、发光元件LE1至LE4、共电极CE、第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3、平坦化层PNL和分隔壁部分PW。分隔壁部分PW可以包括第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3。
第一发光元件LE1中的每个可以在第一发光区域EA1中设置在第一导电层CL1上。第一发光元件LE1可以发射第一光。第一发光元件LE1中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、第一活性层MQW1、超晶格层SLT和第二半导体层SEM2。
第一连接电极BE1可以分别在第二发光区域EA2、第三发光区域EA3和第四发光区域EA4中设置在第一导电层CL1上。
第一分隔壁PW1可以设置在第一绝缘层INS1和第一连接电极BE1中的每个的侧表面上。
第二导电层CL2可以分别在第二发光区域EA2、第三发光区域EA3和第四发光区域EA4中设置在第一连接电极BE1上。
第二发光元件LE2中的每个可以在第二发光区域EA2中设置在第二导电层CL2上。第四发光元件LE4中的每个可以在第四发光区域EA4中设置在第二导电层CL2上。第二发光元件LE2和第四发光元件LE4可以发射第二光。第二发光元件LE2和第四发光元件LE4中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、第二活性层MQW2、超晶格层SLT和第二半导体层SEM2。
第二连接电极BE2中的每个可以在第三发光区域EA3中设置在第二导电层CL2上。第二连接电极BE2可以由具有高导电性的金属材料制成。例如，第二连接电极BE2可以由诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、锡(Sn)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的金属材料制成。第二发光元件LE2的厚度Tle2和第二连接电极BE2的厚度Tbe2可以基本上相同。
第二绝缘层INS2可以设置在第二发光元件LE2和第四发光元件LE4中的每个的侧表面上。第二绝缘层INS2可以设置在第二连接电极BE2中的每个的侧表面的部分上。第二绝缘层INS2可以不设置在第二发光元件LE2和第四发光元件LE4以及第二连接电极BE2中的每个的上表面上。另外，第二绝缘层INS2可以设置在第二导电层CL2中的每个的侧表面上。另外，第二绝缘层INS2可以设置在第一分隔壁PW1上。第二绝缘层INS2可以由诸如氧化硅(SiO2)层、氧化铝(Al2O3)层或氧化铪(HfOx)层的无机层形成，但是本说明书的实施例不限于此。
第二分隔壁PW2可以设置在第二绝缘层INS2和第二连接电极BE2中的每个的侧表面上。第二分隔壁PW2可以设置在第二绝缘层INS2上。第二分隔壁PW2的下表面可以与第二绝缘层INS2接触。
通过使第二分隔壁PW2的上表面氧化而形成的第二氧化物层可以形成在第二分隔壁PW2的上表面上。例如，当第二分隔壁PW2由铝(Al)制成时，第二氧化物层可以是氧化铝(Al2O3)层。
第三导电层CL3中的每个可以在第三发光区域EA3中设置在第二连接电极BE2上。第三导电层CL3可以是用于将第二连接电极BE2接合到第三发光元件LE3的接合金属层。例如，第三导电层CL3中的每个可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少任何一种。可选地，第三导电层CL3中的每个可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层以及包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。在这种情况下，第二层可以设置在第一层上。
第三发光元件LE3中的每个可以在第三发光区域EA3中设置在第三导电层CL3上。也就是说，第三发光元件LE3与第一基底SUB1之间的最小距离可以大于第二发光元件LE2与第一基底SUB1之间的最小距离以及第四发光元件LE4与第一基底SUB1之间的最小距离。另外，第二发光元件LE2与第一基底SUB1之间的最小距离以及第四发光元件LE4与第一基底SUB1之间的最小距离可以大于第一发光元件LE1与第一基底SUB1之间的最小距离。第二发光元件LE2与第一基底SUB1之间的最小距离和第四发光元件LE4与第一基底SUB1之间的最小距离可以基本上相同。
第三发光元件LE3可以发射第三光。第三发光元件LE3中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、第三活性层MQW3、超晶格层SLT和第二半导体层SEM2。
当第一活性层MQW1、第二活性层MQW2和第三活性层MQW3包括InGaN时，发射的光的颜色可以根据铟(In)的含量而变化。例如，随着铟含量增大，从活性层发射的光的波段可以增大，例如，从活性层发射的光的波段可以朝向红色波段移动。随着铟含量减小，从活性层发射的光的波段可以减小，例如，从活性层发射的光的波段可以朝向蓝色波段移动。因此，第一活性层MQW1的铟含量可以低于第二活性层MQW2的铟含量。另外，第二活性层MQW2的铟含量可以低于第三活性层MQW3的铟含量。例如，第一活性层MQW1的铟含量可以是10wt％至20wt％，第二活性层MQW2的铟含量可以是20wt％至30wt％，并且第三活性层MQW3的铟含量可以是约30wt％至45wt％。
第三绝缘层INS3可以设置在第三发光元件LE3中的每个的侧表面上。第三绝缘层INS3可以不设置在第三发光元件LE3中的每个的上表面上。另外，第三绝缘层INS3可以设置在第三导电层CL3中的每个的侧表面上。另外，第三绝缘层INS3可以设置在第二分隔壁PW2上。第三绝缘层INS3可以由诸如氧化硅(SiO2)层、氧化铝(Al2O3)层或氧化铪(HfOx)层的无机层形成，但是本说明书的实施例不限于此。
第三分隔壁PW3可以设置在第三绝缘层INS3的侧表面上。第三分隔壁PW3可以围绕第三发光元件LE3中的每个的侧表面。
第三分隔壁PW3可以设置在第三绝缘层INS3上。第三分隔壁PW3的侧表面可以与设置在第三发光元件LE3中的每个的侧表面上的第三绝缘层INS3接触。
第三分隔壁PW3可以包括具有高传导性的材料。例如，第三分隔壁PW3可以由具有高传导性的金属材料制成。在这种情况下，由第三发光元件LE3产生的热可以辐射到第三分隔壁PW3。也就是说，第三分隔壁PW3可以使由第三发光元件LE3产生的热消散。
另外，第三分隔壁PW3可以包括具有高反射率的金属材料。第三分隔壁PW3可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第三分隔壁PW3也可以由诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料制成。
通过使第三分隔壁PW3的上表面氧化而形成的第三氧化物层可以形成在第三分隔壁PW3的上表面上。例如，当第三分隔壁PW3由铝(Al)制成时，第三氧化物层可以是氧化铝(Al2O3)层。由于第三氧化物层，第三分隔壁PW3可以与共电极CE电绝缘。
当第三分隔壁PW3由具有高反射率的金属材料制成时，从第三发光元件LE3发射的第三光可以通过第三分隔壁PW3在第三发光元件LE3上方向上反射。因此，第三发光元件LE3的第三光的输出效率可以通过第三分隔壁PW3增大。
可选地，第三分隔壁PW3可以包括吸收或阻挡光的光阻挡材料。光阻挡材料可以是无机黑色颜料(诸如炭黑)或有机黑色颜料。在这种情况下，第三分隔壁PW3可以防止从相邻的发光元件LE1至LE4发射的光彼此混合。
共电极CE可以设置在第三分隔壁PW3上。共电极CE可以通过形成在第二分隔壁PW2、第二绝缘层INS2、第三分隔壁PW3和第三绝缘层INS3中的第三孔H3连接到第一发光元件LE1的上表面。共电极CE可以设置在通过第三孔H3暴露的第一发光元件LE1中的每个的上表面、第二绝缘层INS2的侧表面、第二分隔壁PW2的侧表面、第三绝缘层INS3的侧表面和第三分隔壁PW3的侧表面上。
共电极CE可以通过形成在第三分隔壁PW3和第三绝缘层INS3中的第四孔H4连接到第二发光元件LE2中的每个的上表面。共电极CE可以设置在通过第四孔H4暴露的第二发光元件LE2中的每个的上表面、第三绝缘层INS3的侧表面和第三分隔壁PW3的侧表面上。
平坦化层PNL可以设置在共电极CE上。平坦化层PNL可以填充第三孔H3和第四孔H4。
如图32和图33中所示，多个像素PX中的每个包括发射第一光的第一发光元件LE1、发射第二光的第二发光元件LE2、发射第三光的第三发光元件LE3和发射第二光的第四发光元件LE4。因此，像素PX中的每个可以在无需波长转换层的情况下显示各种颜色。也就是说，由于可以省略波长转换层，因此可以增大制造工艺的容易性。
图34A和图34B是示出根据实施例的制造显示装置的方法的流程图。图35至图55是用于解释根据实施例的制造显示装置的方法的剖视图。图35至图55是沿着图3的线A-A'截取的显示面板100的剖视图。
现在将参照图34A、图34B以及图35至图55详细描述根据实施例的制造显示面板的方法。
第一，将第一基底SUB1的第一接合金属层BML1和第二基底SUB2的第二接合金属层BML2接合在一起(图34A中的操作S2110)。
由于图34的操作S2110与图11A的操作S1110基本上相同，因此将省略其描述。
第二，参照图35，去除第二基底SUB2，并且使第一发光元件层EML1图案化以形成第一导电层CL1和第一发光元件LE1(图34A中的操作S2120)。
可以通过抛光工艺(诸如CMP工艺)或激光剥离工艺去除第二基底SUB2。当第一发光元件层EML1包括未掺杂的半导体层时，可以通过诸如CMP工艺的抛光工艺去除未掺杂的半导体层。
接下来，可以在第一发光元件层EML1上形成第一掩模图案，并且可以根据第一掩模图案使第一发光元件层EML1图案化以形成第一导电层CL1和第一发光元件LE1。这里，当使第一发光元件层EML1图案化时，可以将平坦化绝缘层PINS1与第一发光元件层EML1一起去除。
第三，参照图36，沉积第一绝缘层INS1(图34A中的操作S2130)。
可以使用诸如化学气相沉积的沉积方法形成第一绝缘层INS1。第一绝缘层INS1可以形成为覆盖第一发光元件LE1。可以在设置在第一发光元件LE1下面的第一导电层CL1中的每个的侧表面上设置第一绝缘层INS1。第一绝缘层INS1可以覆盖未被第一发光元件LE1覆盖的第一导电层CL1。也就是说，第一绝缘层INS1可以覆盖设置在第二像素电极PXE2、第三像素电极PXE3和第四像素电极PXE4上的第一导电层CL1。可以在像素电极PXE1至PXE4中的每个的侧表面上设置第一绝缘层INS1。第一绝缘层INS1可以覆盖第一基底SUB1的设置在像素电极PXE1至PXE4之间的上表面。
第四，参照图37，形成第一分隔壁层PWL1(图34A中的操作S2140)。
可以通过电镀(或电解电镀)或无电镀形成第一分隔壁层PWL1。第一分隔壁层PWL1的厚度可以大于第一发光元件LE1中的每个的厚度。例如，设置在第一发光元件LE1中的每个的上表面上的第一绝缘层INS1可以被第一分隔壁层PWL1覆盖。
第一分隔壁层PWL1可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第一分隔壁层PWL1也可以由具有传导性的材料(例如，诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料)制成。
第五，参照图38，通过去除第一分隔壁层PWL1的位于第一发光元件LE1上的部分以使第一发光元件LE1的上表面暴露来形成第一分隔壁PW1，并且通过使第一分隔壁PW1的上表面氧化来形成第一氧化物层PWO1(见图6)(图34A中的操作S2150)。
可以通过使用诸如CMP工艺的抛光工艺去除第一分隔壁层PWL1的位于第一发光元件LE1上的部分来形成第一分隔壁PW1。这里，第一发光元件LE1中的每个的上表面可以暴露而不被第一分隔壁PW1覆盖。另外，可以去除设置在第一发光元件LE1上的第一绝缘层INS1。因此，第一发光元件LE1中的每个的上表面、第一绝缘层INS1的上表面和第一分隔壁PW1的上表面可以形成平坦表面。
另外，如图6中所示，可以通过使第一分隔壁PW1的上表面氧化来形成第一氧化物层PWO1(见图6)。例如，当第一分隔壁PW1由铝(Al)制成时，第一氧化物层PWO1(见图6)可以是氧化铝(Al2O3)层。第一氧化物层PWO1(见图6)可以是电绝缘的绝缘层。
第六，参照图39，形成穿透第一分隔壁PW1以分别使第一导电层CL1暴露的第一孔H1(图34A中的操作S2160)。
可以在第一分隔壁PW1上形成第二掩模图案，并且可以通过去除未被第二掩模图案覆盖的第一分隔壁PW1和第一绝缘层INS1来形成第一孔H1。第一孔H1可以形成为使未被第一发光元件LE1覆盖的第一导电层CL1暴露。也就是说，第一孔H1可以形成为分别使设置在第二像素电极PXE2、第三像素电极PXE3和第四像素电极PXE4上的第一导电层CL1暴露。
第七，参照图40，在第一孔H1中的每个中形成第一连接电极BE1(图34A中的操作S2170)。
由于第一连接电极BE1填充第一孔H1中的每个，因此第一分隔壁PW1的上表面、第一绝缘层INS1的上表面、第一发光元件LE1的上表面和第一连接电极BE1的上表面可以形成平坦表面。
第八，参照图41，在第一分隔壁PW1上形成第三接合金属层BML3，并且将第三接合金属层BML3和第三基底SUB3的第四接合金属层BML4接合在一起(图34A中的操作S2180)。
可以在第一发光元件LE1的上表面、第一绝缘层INS1的上表面、第一连接电极BE1的上表面和第一分隔壁PW1的上表面上沉积第三接合金属层BML3。第三接合金属层BML3可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，在第三基底SUB3的第二发光元件层EML2上形成第四接合金属层BML4。第三基底SUB3可以是硅基底或蓝宝石基底。第二发光元件层EML2可以包括第一半导体层SEM1、电子阻挡层EBL、第二活性层MQW2、超晶格层SLT和第二半导体层SEM2。另外，在第二发光元件层EML2中，未掺杂有掺杂剂的半导体层(即，未掺杂的半导体层)可以在第二半导体层SEM2上设置在第三基底SUB3上。第四接合金属层BML4可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，使第三接合金属层BML3和第三基底SUB3的第四接合金属层BML4彼此接触。随后，通过在预定温度下使第三接合金属层BML3和第四接合金属层BML4熔融接合来形成一个接合金属层。
第九，参照图42，去除第三基底SUB3，并且使第二发光元件层EML2图案化以形成第二导电层CL2以及第二发光元件LE2和第四发光元件LE4(图34A中的操作S2190)。
可以通过抛光工艺(诸如CMP工艺)或激光剥离工艺去除第三基底SUB3。当第二发光元件层EML2包括未掺杂的半导体层时，可以通过诸如CMP工艺的抛光工艺去除未掺杂的半导体层。
接下来，可以在第二发光元件层EML2上形成第三掩模图案，并且可以根据第三掩模图案使第二发光元件层EML2图案化，以形成第二导电层CL2、第二发光元件LE2和第四发光元件LE4。
第十，参照图43，形成第二绝缘层INS2(图34A中的操作S2200)。
可以使用诸如化学气相沉积的沉积方法形成第二绝缘层INS2。第二绝缘层INS2可以形成为覆盖第二发光元件LE2和第四发光元件LE4。可以在设置在第二发光元件LE2和第四发光元件LE4下面的第二导电层CL2中的每个的侧表面上设置第二绝缘层INS2。第二绝缘层INS2可以覆盖未被第二发光元件LE2和第四发光元件LE4覆盖的第二导电层CL2。可以在第一分隔壁PW1上设置第二绝缘层INS2。
第十一，参照图44，形成第二分隔壁层PWL2(图34A中的操作S2210)。
可以通过电镀(或电解电镀)或无电镀形成第二分隔壁层PWL2。第二分隔壁层PWL2的厚度可以大于第二发光元件LE2和第四发光元件LE4中的每个的厚度。例如，设置在第二发光元件LE2和第四发光元件LE4中的每个的上表面上的第二绝缘层INS2可以被第二分隔壁层PWL2覆盖。
第二分隔壁层PWL2可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第二分隔壁层PWL2也可以由具有高传导性的材料(例如，诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料)制成。
第十二，参照图45，通过去除第二分隔壁层PWL2的位于第二发光元件LE2和第四发光元件LE4上的部分以使第二发光元件LE2和第四发光元件LE4的上表面暴露来形成第二分隔壁PW2，并且通过使第二分隔壁PW2的上表面氧化来形成第二氧化物层(图34B中的操作S2220)。
可以通过使用诸如CMP工艺的抛光工艺去除第二分隔壁层PWL2的位于第二发光元件LE2和第四发光元件LE4上的部分来形成第二分隔壁PW2。这里，第二发光元件LE2和第四发光元件LE4中的每个的上表面可以暴露而不被第二分隔壁PW2覆盖。因此，第二发光元件LE2和第四发光元件LE4中的每个的上表面与第二分隔壁PW2的上表面可以形成平坦表面。
另外，可以通过使第二分隔壁PW2的上表面氧化来形成第二氧化物层。例如，当第二分隔壁PW2由铝(Al)制成时，第二氧化物层可以是氧化铝(Al2O3)层。第二氧化物层可以是电绝缘的绝缘层。
第十三，参照图46，形成穿透第二分隔壁PW2以使第二导电层CL2暴露的第二孔H2(图34B中的操作S2230)。
可以在第二分隔壁PW2上形成第五掩模图案，并且可以通过蚀刻未被第五掩模图案覆盖的第二分隔壁PW2和第二绝缘层INS2来形成第二孔H2。第二孔H2可以形成为使未被第二发光元件LE2和第四发光元件LE4覆盖的第二导电层CL2暴露。也就是说，第二孔H2可以形成为使设置在第三像素电极PXE3上的第二导电层CL2暴露。
第十四，参照图47，在第二孔H2中的每个中形成第二连接电极BE2(图34B中的操作S2240)。
由于第二连接电极BE2填充第二孔H2中的每个，因此第二分隔壁PW2的上表面、第二绝缘层INS2的上表面、第二发光元件LE2的上表面、第四发光元件LE4的上表面和第二连接电极BE2的上表面可以形成平坦表面。
第十五，参照图48，在第二分隔壁PW2上形成第五接合金属层BML5，并且将第五接合金属层BML5和第四基底SUB4的第六接合金属层BML6接合在一起(图34B中的操作S2250)。
可以在第二发光元件LE2的上表面、第四发光元件LE4的上表面、第二绝缘层INS2的上表面、第二连接电极BE2的上表面和第二分隔壁PW2的上表面上沉积第五接合金属层BML5。第五接合金属层BML5可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，在第四基底SUB4的第三发光元件层EML3上形成第六接合金属层BML6。第四基底SUB4可以是硅基底或蓝宝石基底。第三发光元件层EML3可以包括第一半导体层SEM1、电子阻挡层EBL、第三活性层MQW3、超晶格层SLT和第二半导体层SEM2。另外，在第三发光元件层EML3中，未掺杂有掺杂剂的半导体层(即，未掺杂的半导体层)可以在第二半导体层SEM2上设置在第四基底SUB4上。第六接合金属层BML6可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接下来，使第五接合金属层BML5和第四基底SUB4的第六接合金属层BML6彼此接触。随后，通过在预定温度下使第五接合金属层BML5和第六接合金属层BML6熔融接合来形成一个接合金属层。
第十六，参照图49，去除第四基底SUB4，并且使第三发光元件层EML3图案化以形成第三导电层CL3和第三发光元件LE3(图34B中的操作S2260)。
可以通过抛光工艺(诸如CMP工艺)或激光剥离工艺去除第四基底SUB4。当第三发光元件层EML3包括未掺杂的半导体层时，可以通过诸如CMP工艺的抛光工艺去除未掺杂的半导体层。
接下来，可以在第三发光元件层EML3上形成第六掩模图案，并且可以根据第六掩模图案使第三发光元件层EML3图案化以形成第三导电层CL3和第三发光元件LE3。
第十七，参照图50，形成第三绝缘层INS3(图34B中的操作S2270)。
可以使用诸如化学气相沉积的沉积方法形成第三绝缘层INS3。第三绝缘层INS3可以形成为覆盖第三发光元件LE3。可以在设置在第三发光元件LE3下面的第三导电层CL3中的每个的侧表面上设置第三绝缘层INS3。可以在第二分隔壁PW2上设置第三绝缘层INS3。
第十八，参照图51，形成第三分隔壁层PWL3(图34B中的操作S2280)。
可以通过电镀(或电解电镀)或无电镀形成第三分隔壁层PWL3。第三分隔壁层PWL3的厚度可以大于第三发光元件LE3中的每个的厚度。例如，设置在第三发光元件LE3中的每个的上表面上的第三绝缘层INS3可以被第三分隔壁层PWL3覆盖。
第三分隔壁层PWL3可以由铝(Al)制成。然而，本说明书的实施例不限于此，并且第三分隔壁层PWL3也可以由具有传导性的材料(例如，诸如钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)或铜(Cu)的不透明金属材料)制成。
第十九，参照图52，通过去除第三分隔壁层PWL3的位于第三发光元件LE3中的每个上的部分以使第三发光元件LE3中的每个的上表面暴露来形成第三分隔壁PW3，并且通过使第三分隔壁PW3的上表面氧化来形成第三氧化物层(图34B中的操作S2290)。
可以通过使用诸如CMP工艺的抛光工艺去除第三分隔壁层PWL3的位于第三发光元件LE3中的每个上的部分来形成第三分隔壁PW3。这里，第三发光元件LE3中的每个的上表面可以暴露而不被第三分隔壁PW3覆盖。因此，第三发光元件LE3中的每个的上表面和第三分隔壁PW3的上表面可以形成平坦表面。
另外，可以通过使第三分隔壁PW3的上表面氧化来形成第三氧化物层。例如，当第三分隔壁PW3由铝(Al)制成时，第三氧化物层可以是氧化铝(Al2O3)层。第三氧化物层可以是电绝缘的绝缘层。
第二十，参照图53，形成穿透第二分隔壁PW2、第二绝缘层INS2、第三分隔壁PW3和第三绝缘层INS3以使第一发光元件LE1暴露的第三孔H3，并且形成穿透第三分隔壁PW3和第三绝缘层INS3以分别使第二发光元件LE2和第四发光元件LE4暴露的第四孔H4(图34B中的操作S2300)。
在第三孔H3中，第一发光元件LE1的上表面、第二绝缘层INS2的侧表面、第二分隔壁PW2的侧表面、第三绝缘层INS3的侧表面和第三分隔壁PW3的侧表面可以暴露。在第四孔H4中，第二发光元件LE2和第四发光元件LE4的上表面、第三绝缘层INS3的侧表面和第三分隔壁PW3的侧表面可以暴露。
第二十一，参照图54，形成共电极CE(图34B中的操作S2310)。
可以通过使用诸如溅射法或原子层沉积法的沉积方法在第三分隔壁PW3上形成共电极CE。共电极CE可以通过第三孔H3连接到第一发光元件LE1的上表面。可以在通过第三孔H3和第四孔H4暴露的第一发光元件LE1的上表面、第二绝缘层INS2的侧表面、第二分隔壁PW2的侧表面、第三绝缘层INS3的侧表面和第三分隔壁PW3的侧表面上设置共电极CE。
共电极CE可以包括透明导电材料。例如，共电极CE可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物(TCO)。
第二十二，参照图55，形成平坦化层PNL(图34B中的操作S2320)。
可以在共电极CE上设置平坦化层PNL。平坦化层PNL可以填充第三孔H3和第四孔H4。平坦化层PNL可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层形成。
如图34A、图34B以及图35至图55中所示，多个像素PX中的每个包括发射第一光的第一发光元件LE1、发射第二光的第二发光元件LE2、发射第三光的第三发光元件LE3以及发射第二光的第四发光元件LE4。因此，像素PX中的每个可以在无需波长转换层的情况下显示各种颜色。也就是说，由于可以省略波长转换层，因此可以简化制造工艺。
另外，通过使第一发光元件层EML1接合随后使第一发光元件层EML1图案化来形成发射第一光的第一发光元件LE1。通过使第二发光元件层EML2接合随后使第二发光元件层EML2图案化来形成发射第二光的第二发光元件LE2和第四发光元件LE4。通过使第三发光元件层EML3接合随后使第三发光元件层EML3图案化来形成发射第三光的第三发光元件LE3。因此，不需要使第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4单独地对准和接合。
图56是沿着图3的线A-A'截取的显示面板100的示例的剖视图。
图56的实施例与图32的实施例的不同之处在于添加了第一光阻挡层LS1和第二光阻挡层LS2。在图56中，将省略与图32的实施例的描述重叠的任何描述。
参照图56，第一光阻挡层LS1可以设置在第一分隔壁PW1上。尽管图56中的第一光阻挡层LS1设置在第一绝缘层INS1上并且与共电极CE接触，但是本说明书的实施例不限于此。第一光阻挡层LS1也可以在第三方向DR3上不与第一绝缘层INS1叠置，并且也可以不与共电极CE接触。
第一光阻挡层LS1可以设置在第一分隔壁PW1与第二分隔壁PW2之间。因此，第一光阻挡层LS1可以防止从第一发光元件LE1发射的第一光通过设置在第一分隔壁PW1与第二分隔壁PW2之间的第二绝缘层INS2行进到第二发光区域EA2、第三发光区域EA3和第四发光区域EA4。
第二光阻挡层LS2可以设置在第二分隔壁PW2上。尽管图56中的第二光阻挡层LS2设置在第二绝缘层INS2上并且与共电极CE接触，但是本说明书的实施例不限于此。第二光阻挡层LS2也可以在第三方向DR3上不与第二绝缘层INS2叠置，并且也可以不与共电极CE接触。
第二光阻挡层LS2可以设置在第二分隔壁PW2与第三分隔壁PW3之间。因此，第二光阻挡层LS2可以防止从第二发光元件LE2发射的第二光通过设置在第二分隔壁PW2与第三分隔壁PW3之间的第三绝缘层INS3行进到第一发光区域EA1和第三发光区域EA3。另外，第二光阻挡层LS2可以防止从第四发光元件LE4发射的第二光通过设置在第二分隔壁PW2与第三分隔壁PW3之间的第三绝缘层INS3行进到第一发光区域EA1和第三发光区域EA3。
第一光阻挡层LS1和第二光阻挡层LS2可以包括不透射光的不透明导电材料。例如，第一光阻挡层LS1可以由与第二导电层CL2相同的材料制成，并且第二光阻挡层LS2可以由与第三导电层CL3相同的材料制成。也就是说，第一光阻挡层LS1和第二光阻挡层LS2可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少任何一种。可选地，第一光阻挡层LS1和第二光阻挡层LS2可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层以及包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。在这种情况下，第二层可以设置在第一层上。
图57是沿着图3的线A-A'截取的显示面板100的示例的剖视图。
图57的实施例与图32的实施例的不同之处在于：第二发光元件LE2和第四发光元件LE4被第三分隔壁PW3围绕，并且第三发光元件LE3被第二分隔壁PW2围绕。在图57中，将省略与图32的实施例的描述重叠的任何描述。
参照图57，第二发光元件LE2可以在第二发光区域EA2中设置在第三导电层CL3上。第三发光元件LE3可以在第三发光区域EA3中设置在第二导电层CL2上。第四发光元件LE4可以在第四发光区域EA4中设置在第三导电层CL3上。
也就是说，第二发光元件LE2与第一基底SUB1之间的最小距离以及第四发光元件LE4与第一基底SUB1之间的最小距离可以大于第三发光元件LE3与第一基底SUB1之间的最小距离。第三发光元件LE3与第一基底SUB1之间的最小距离可以大于第一发光元件LE1与第一基底SUB1之间的最小距离。
第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4的放置位置不限于图32和图57中所示的放置位置。例如，在图32和图57中，发射第一光的第一发光元件LE1设置得比第二发光元件LE2、第三发光元件LE3和第四发光元件LE4靠近第一基底SUB1，但是本说明书的实施例不限于此。也就是说，第一发光元件LE1与第一基底SUB1之间的最小距离、第二发光元件LE2与第一基底SUB1之间的最小距离、第三发光元件LE3与第一基底SUB1之间的最小距离以及第四发光元件LE4与第一基底SUB1之间的最小距离可以由第一发光元件LE1的发光效率、第二发光元件LE2的发光效率、第三发光元件LE3的发光效率以及第四发光元件LE4的发光效率确定。发光元件LE1/LE2/LE3/LE4可以由于其发光效率较高而设置得较靠近第一基底SUB1，并且可以由于其发光效率较低而设置得较远离第一基底SUB1。
图58是包括根据实施例的显示装置的虚拟现实(VR)装置的示例图。图58示出了已经应用了根据实施例的显示装置10_1的VR装置1。
参照图58，根据实施例的VR装置1可以是眼镜形式的装置。根据实施例的VR装置1可以包括显示装置10_1、左镜片10a、右镜片10b、支撑框架20、眼镜框架腿30a和30b、反射构件40和显示装置容纳单元50。
在图58中，示出了包括眼镜框架腿30a和30b的VR装置1作为示例。然而，根据实施例的VR装置1也可以应用于可以安装在头上的包括头戴式带而不是眼镜框架腿30a和30b的头戴式显示器。根据实施例的VR装置1不限于图58中所示的结构，并且可以以各种形式应用于各种其它电子装置。
显示装置容纳单元50可以包括显示装置10_1和反射构件40。显示装置10_1上显示的图像可以被反射构件40反射并且通过右镜片10b提供到用户的右眼。因此，用户可以通过右眼观看显示装置10_1上显示的VR图像。
尽管在图58中显示装置容纳单元50设置在支撑框架20的右端处，但是本说明书的实施例不限于此。例如，显示装置容纳单元50也可以设置在支撑框架20的左端处。在这种情况下，显示装置10_1上显示的图像可以被反射构件40反射并且通过左镜片10a提供到用户的左眼。因此，用户可以通过左眼观看显示装置10_1上显示的VR图像。可选地，显示装置容纳单元50可以设置在支撑框架20的右端和左端两者处。在这种情况下，用户可以通过左眼和右眼两者观看显示装置10_1上显示的VR图像。
图59是包括根据实施例的显示装置的智能装置的示例图。
参照图59，根据实施例的显示装置10_2可以应用于作为智能装置之一的智能手表2。
图60是示出包括根据实施例的显示装置的车辆仪表板和中央仪表盘的示例图。图60示出了已经应用了根据实施例的显示装置10_a至10_e的车辆。
参照图60，根据实施例的显示装置10_a至10_c可以应用于车辆的仪表板、车辆的中央仪表盘或设置在车辆的仪表板上的中央信息显示器(CID)。另外，根据实施例的显示装置10_d和10_e可以应用于替代车辆的侧视镜的室内镜显示器。
图61是包括根据实施例的显示装置10_3的透明显示装置的示例图。
参照图61，根据实施例的显示装置10_3可以应用于透明显示装置。透明显示装置可以在显示图像IM的同时透射光。因此，位于透明显示装置前面的用户不仅可以观看显示装置10_3上显示的图像IM，而且可以观看位于透明显示装置后面的对象RS或背景。当显示装置10_3应用于透明显示装置时，图5和图32中所示的显示装置10_3的第一基底SUB1可以包括能够透射光的透光部分或者可以由能够透射光的材料制成。
在根据实施例的显示装置及制造其的方法中，多个像素分别包括发射第一光的第一发光元件和第三发光元件、发射第二光的第二发光元件以及发射第二光的第四发光元件。由于仅包括用于将从第三发光元件发射的第一光转换为第三光的第一波长转换层，因此可以增大制造工艺的容易性。
另外，在根据实施例的显示装置及制造其的方法中，多个像素分别包括发射第一光的第一发光元件、发射第二光的第二发光元件和发射第三光的第三发光元件。因此，可以在无需波长转换层的情况下显示各种颜色。也就是说，由于可以省略波长转换层，因此可以增大制造工艺的容易性。
然而，本公开的实施例的方面和特征不限于这里阐述的方面和特征。通过参照其中将包括其功能等同物的权利要求，本公开的实施例的以上和其它方面及特征对于本公开所属领域的普通技术人员将变得更加明显。

Claims (21)

1.一种显示装置，所述显示装置包括：
基底；
第一像素电极，设置在所述基底上；
第二像素电极，设置在所述基底上并且与所述第一像素电极间隔开；
第一发光元件，设置在所述第一像素电极上以与所述第一像素电极叠置并且发射第一光；
第一连接电极，设置在所述第二像素电极上以与所述第二像素电极叠置；
第一分隔壁，设置在所述第一发光元件的侧表面与所述第一连接电极的侧表面之间；
第二发光元件，设置在所述第一连接电极上以与所述第二像素电极叠置并且发射第二光；以及
共电极，设置在所述第一发光元件的上表面和所述第二发光元件的上表面上。
2.根据权利要求1所述的显示装置，其中，所述第一分隔壁具有传导性。
3.根据权利要求2所述的显示装置，所述显示装置还包括：第一氧化物层，设置在所述第一分隔壁的上表面上。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
平坦化层，设置在所述第一发光元件上以与所述第一发光元件叠置；以及
第二分隔壁，设置在所述第二发光元件的侧表面与所述平坦化层的侧表面之间。
5.根据权利要求4所述的显示装置，其中，所述第二分隔壁具有传导性。
6.根据权利要求4所述的显示装置，其中，所述第一分隔壁和所述第二分隔壁包括不透明金属材料。
7.根据权利要求4所述的显示装置，其中，所述第一分隔壁和所述第二分隔壁由相同的材料制成。
8.根据权利要求4所述的显示装置，其中，所述第二分隔壁包括吸收或阻挡光的光阻挡材料。
9.根据权利要求4所述的显示装置，其中，所述共电极设置在所述第一发光元件与所述平坦化层之间。
10.根据权利要求4所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述第一发光元件的所述侧表面与所述第一分隔壁之间；以及
第二绝缘层，设置在所述第二发光元件的所述侧表面与所述第二分隔壁之间。
11.根据权利要求10所述的显示装置，其中，所述共电极设置在所述第二绝缘层与所述第二分隔壁之间。
12.根据权利要求1所述的显示装置，所述显示装置还包括：
第三像素电极，设置在所述基底上并且与所述第一像素电极和所述第二像素电极间隔开；以及
第三发光元件，设置在所述第三像素电极上以与所述第三像素电极叠置并且发射所述第一光。
13.根据权利要求12所述的显示装置，所述显示装置还包括：
波长转换层，设置在所述第三发光元件上以与所述第三发光元件叠置，并且将从所述第三发光元件发射的所述第一光转换为第三光；以及
第二分隔壁，设置在所述第二发光元件的侧表面与所述波长转换层的侧表面之间。
14.根据权利要求13所述的显示装置，其中，所述共电极设置在所述第三发光元件与所述波长转换层之间。
15.根据权利要求13所述的显示装置，所述显示装置还包括：滤色器，设置在所述波长转换层上以透射所述第三光并且阻挡所述第一光。
16.根据权利要求1所述的显示装置，所述显示装置还包括：光阻挡层，设置在所述第一分隔壁上，
其中，所述共电极设置在所述光阻挡层上。
17.根据权利要求1所述的显示装置，所述显示装置还包括：
第三像素电极，设置在所述基底上并且与所述第一像素电极和所述第二像素电极间隔开；
第二连接电极，设置在所述第三像素电极上以与所述第三像素电极叠置；以及
第三发光元件，设置在所述第二连接电极上以与所述第二连接电极叠置。
18.根据权利要求17所述的显示装置，其中，所述共电极设置在所述第三发光元件的上表面上。
19.根据权利要求17所述的显示装置，所述显示装置还包括：
第二分隔壁，设置在所述第二发光元件的侧表面与所述第二连接电极的侧表面之间；以及
第三分隔壁，设置在所述第三发光元件的侧表面与所述共电极的侧表面之间。
20.根据权利要求19所述的显示装置，其中，所述第二分隔壁和所述第三分隔壁具有传导性。
21.根据权利要求19所述的显示装置，所述显示装置还包括：
第二氧化物层，设置在所述第二分隔壁的上表面上；以及
第三氧化物层，设置在所述第三分隔壁的上表面上。
CN202211674124.9A 2022-01-06 2022-12-26 显示装置及制造其的方法 Pending CN116406204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0001987 2022-01-06
KR1020220001987A KR20230106767A (ko) 2022-01-06 2022-01-06 표시 장치와 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN116406204A true CN116406204A (zh) 2023-07-07

Family

ID=86990992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211674124.9A Pending CN116406204A (zh) 2022-01-06 2022-12-26 显示装置及制造其的方法

Country Status (3)

Country Link
US (1) US20230215903A1 (zh)
KR (1) KR20230106767A (zh)
CN (1) CN116406204A (zh)

Also Published As

Publication number Publication date
KR20230106767A (ko) 2023-07-14
US20230215903A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
JP2021019015A (ja) マイクロ発光素子及び画像表示素子
CN115274741A (zh) 显示装置和用于制造该显示装置的方法
KR102442052B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20220352241A1 (en) Display device and method for fabricating the same
CN115312558A (zh) 显示装置和制造该显示装置的方法
CN115988925A (zh) 显示装置和用于制造该显示装置的方法
CN116406204A (zh) 显示装置及制造其的方法
US12015048B2 (en) Display device
US20220352422A1 (en) Display device and method for manufacturing the same
US20230069296A1 (en) Display device
US20240030389A1 (en) Display device and method of fabricating the same
US20220352444A1 (en) Display device
US20240030398A1 (en) Display device and method of manufacturing the same
US20230335689A1 (en) Display device and manufacturing method therefor
CN115274685A (zh) 显示装置和用于制造该显示装置的方法
US20220149111A1 (en) Display device
US20230017296A1 (en) Display device
CN115274738A (zh) 显示装置
CN117396023A (zh) 显示装置和用于制造该显示装置的方法
CN115732532A (zh) 显示装置和用于制造该显示装置的方法
CN115720466A (zh) 显示装置
CN115939161A (zh) 显示装置和制造该显示装置的方法
CN117393687A (zh) 显示装置和用于制造该显示装置的方法
CN115881760A (zh) 显示装置
KR20220149896A (ko) 표시 장치와 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication