CN115274685A - 显示装置和用于制造该显示装置的方法 - Google Patents

显示装置和用于制造该显示装置的方法 Download PDF

Info

Publication number
CN115274685A
CN115274685A CN202210479850.9A CN202210479850A CN115274685A CN 115274685 A CN115274685 A CN 115274685A CN 202210479850 A CN202210479850 A CN 202210479850A CN 115274685 A CN115274685 A CN 115274685A
Authority
CN
China
Prior art keywords
light emitting
light
partition wall
electrode
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210479850.9A
Other languages
English (en)
Inventor
崔鎭宇
金敏佑
朴声国
朴鎭泽
白成恩
宋大镐
全亨一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220001728A external-priority patent/KR20220149896A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115274685A publication Critical patent/CN115274685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：基底；分隔壁，在基底上；像素电极，在基底上位于由分隔壁划分的多个发光区域中的每个处；发光元件，在多个发光区域中的每个中在像素电极上，并且在基底的厚度方向上延伸；共电极，在发光元件和分隔壁上；以及共连接电极，位于基底与分隔壁之间。共电极可以与共连接电极的未被分隔壁覆盖的上表面接触。

Description

显示装置和用于制造该显示装置的方法
技术领域
本公开涉及一种显示装置和用于制造该显示装置的方法。
背景技术
随着信息时代的进步，对用于显示图像的显示装置的需求已经以各种形式增加。显示装置可以是诸如液晶显示装置、场发射显示装置和发光显示装置的平板显示装置。发光显示装置可以包括有机发光显示装置或无机发光显示装置，有机发光显示装置包括有机发光二极管元件作为发光元件，无机发光显示装置包括无机半导体元件作为发光元件或者包括微型发光二极管元件作为发光元件。
最近，已经开发了包括发光显示装置的头戴式显示器。头戴式显示器(HMD)是虚拟现实(VR)或增强现实(AR)的眼镜型监视器装置，眼镜型监视器装置由用户以眼镜或头盔的形式佩戴并且在靠近用户眼睛的距离处形成焦点。
一种包括微型发光二极管元件的高分辨率微型发光二极管显示面板应用于头戴式显示器。微型发光二极管元件可以设置在与阳极电极对应的像素电极和与阴极电极对应的共电极之间。此外，为了防止从微型发光二极管元件发射的光与从与其相邻的另一微型发光二极管元件发射的光混合，可以在微型发光二极管元件之间设置分隔壁。
发明内容
本公开的实施例的方面和特征提供了一种显示装置和用于制造该显示装置的方法，在该显示装置中，即使共电极由于分隔壁而断开，共电压也可以稳定地施加到共电极。
然而，本公开的实施例不限于这里阐述的实施例。通过参照下面给出的本公开的详细描述，本公开的以上和其他实施例对于本公开所属领域的普通技术人员将变得更加明显。
根据本公开的一个或更多个实施例，提供了一种显示装置，所述显示装置包括：基底；分隔壁，在基底上；像素电极，在基底上位于由分隔壁划分的多个发光区域中的每个处；发光元件，在所述多个发光区域中的每个中在像素电极上，并且在基底的厚度方向上延伸；共电极，在发光元件和分隔壁上；以及共连接电极，位于基底与分隔壁之间。共电极可以与共连接电极的未被分隔壁覆盖的上表面接触。
在基底的厚度方向上与分隔壁叠置的共连接电极的宽度可以比分隔壁的宽度宽。
显示装置还可以包括位于共连接电极与分隔壁之间的第一绝缘膜。
显示装置还可以包括位于像素电极与发光元件之间的连接电极。
共连接电极可以包括与连接电极的材料相同的材料。
共连接电极的厚度可以比连接电极的厚度小。
分隔壁可以包括第一分隔壁，第一分隔壁包括包含与发光元件的材料相同的材料的部分区域。
发光元件可以包括：第一半导体层，在位于像素电极与发光元件之间的连接电极上；活性层，在第一半导体层上；以及第二半导体层，在活性层上。
第一分隔壁可以包括第一子分隔壁、第二子分隔壁和第三子分隔壁，第一子分隔壁包括与第一半导体层的材料相同的材料，第二子分隔壁包括与活性层的材料相同的材料，第三子分隔壁包括与第二半导体层的材料相同的材料。
第三子分隔壁的厚度可以比第二半导体层的厚度大。
第一分隔壁还可以包括在第三子分隔壁上的第四子分隔壁，第四子分隔壁包括未掺杂的半导体材料。
第四子分隔壁的厚度可以比第二半导体层的厚度大。
分隔壁还可以包括：第二分隔壁，在第一分隔壁上，并且包括绝缘材料；以及第三分隔壁，在第二分隔壁上，第三分隔壁导电。
第二分隔壁的厚度可以比第三分隔壁的厚度大。
显示装置还可以包括在分隔壁的侧面、发光元件的侧面、共连接电极的侧面和像素电极的侧面上的第二绝缘膜。
根据本公开的一个或更多个实施例，提供了一种显示装置，所述显示装置包括：第一发光区域，发射第一光；第二发光区域，发射第二光；第三发光区域，发射第三光；共连接区域，包括共连接电极；分隔壁，划分第一发光区域、第二发光区域和第三发光区域；像素电极，位于第一发光区域、第二发光区域和第三发光区域中的每个处；发光元件，在第一发光区域、第二发光区域和第三发光区域中的每个中在像素电极上；以及共电极，在第一发光区域、第二发光区域和第三发光区域中的每个中在发光元件上，共电极在共连接区域中与共连接电极的上表面接触。
共连接区域可以从第一发光区域、第二发光区域和第三发光区域中的每个突出。
共连接区域可以包括通过穿过分隔壁而暴露共连接电极的孔。
共连接电极可以位于第一发光区域、第二发光区域和第三发光区域中的每个的边缘处。
根据本公开的一个或更多个实施例，提供了一种显示装置，所述显示装置包括：基底；第一分隔壁，在基底上；像素电极，在基底上位于由第一分隔壁划分的多个发光区域中的每个处；发光元件，在多个发光区域的每个中在像素电极上，并且在基底的厚度方向上延伸；共电极，在发光元件和第一分隔壁上；以及共连接电极，在基底与第一分隔壁之间，其中，所述第一分隔壁包括：第一部分，在共连接电极上；以及第二部分，在第一部分上，其中，第一部分的宽度比第二部分的宽度大。
根据本公开的一个或更多个实施例，提供了一种用于制造显示装置的方法，所述方法包括：在第一基底上形成第一连接电极层，并且在第二基底的发光材料层上形成第二连接电极层；通过使第一连接电极层结合到第二连接电极层来形成连接电极层，并且去除第二基底；在发光材料层上形成掩模图案，并且根据掩模图案蚀刻发光材料层和连接电极层，以形成连接电极、发光元件、共连接电极和分隔壁；在发光元件中的每个的侧面、共连接电极的侧面和分隔壁的侧面上形成绝缘膜；以及在发光元件中的每个的上表面和共连接电极的未被分隔壁覆盖的上表面上形成共电极。
根据本公开的上述和其他实施例，共电极可以在多个发光区域中的每个的边缘处与第一共连接电极的被绝缘膜暴露而没有被覆盖的上表面和发光元件的被绝缘膜暴露而没有被覆盖的上表面接触。因此，即使共电极由于分隔壁的大厚度和窄宽度而在分隔壁的侧面上断开，共电压也可以通过共连接电极稳定地供应到共电极。
根据本公开的上述和其他实施例，共电极可以与第二共连接电极的被绝缘膜暴露而没有被覆盖的上表面和发光元件的被绝缘膜暴露而没有被覆盖的上表面接触。在这种情况下，共电极可以通过共连接电极而被供应有共电压。因此，即使共电极由于分隔壁的大厚度和窄宽度而在分隔壁的侧面上断开，共电压也可以通过共连接电极稳定地供应到共电极。
根据本公开的上述和其他实施例，共电极可以在多个共连接区域中的每个中与第一分隔壁的第一部分的被第一分隔壁的第二部分暴露而不被覆盖的上表面接触。在这种情况下，共电极可以通过共连接电极和第一分隔壁的第一部分而被供应有共电压。因此，即使共电极由于分隔壁的大厚度和窄宽度而在分隔壁的侧面上断开，共电压也可以通过共连接电极和第一分隔壁的第一部分稳定地供应到共电极。
根据本公开的上述和其他实施例，共电极可以与第二共连接电极的被绝缘膜暴露而没有被覆盖的上表面和发光元件的被绝缘膜暴露而没有被覆盖的上表面接触。在这种情况下，共电极可以通过共连接电极而供应有共电压。因此，即使共电极由于分隔壁的大厚度和窄宽度而在分隔壁的侧面上断开，共电压也可以通过共连接电极稳定地供应到共电极。
附图说明
通过参照附图描述本公开的实施例，本公开的以上和其他实施例和特征将变得更加明显，在附图中：
图1是根据本公开的一个或更多个实施例的显示装置的布局图；
图2是示出图1的区域A的详细布局图；
图3是示出根据本公开的一个或更多个实施例的显示面板的像素的布局图；
图4是示出第一光的主峰波长、第二光的主峰波长和第三光的主峰波长的示例的曲线图；
图5是示出沿着图2的线A-A'截取的显示面板的示例的剖视图；
图6是示出沿着图3的线B-B'截取的显示面板的示例的剖视图；
图7是示出沿着图3的线C-C'截取的显示面板的示例的剖视图；
图8是示出图7的发光元件的放大剖视图；
图9是示出图7的分隔壁的示例的放大剖视图；
图10是示出沿着图3的线B-B'截取的显示面板的示例的剖视图；
图11是示出沿着图3的线B-B'截取的显示面板的示例的剖视图；
图12是示出根据一个或更多个实施例的显示面板的像素的布局图；
图13是示出根据一个或更多个实施例的显示面板的像素的布局图；
图14是示出沿着图13的线E-E'截取的显示面板的示例的剖视图；
图15是示出根据一个或更多个实施例的显示面板的像素的布局图；
图16是示出根据一个或更多个实施例的显示面板的像素的布局图；
图17是示出根据一个或更多个实施例的显示面板的像素的布局图；
图18是示出根据一个或更多个实施例的显示面板的像素的布局图；
图19是示出沿着图18的线M-M'截取的显示面板的示例的剖视图；
图20是示出根据一个或更多个实施例的显示面板的像素的布局图；
图21是示出根据本公开的一个或更多个实施例的用于制造显示装置的方法的流程图；
图22至图33是示出根据本公开的一个或更多个实施例的用于制造显示装置的方法的剖视图；
图34是示出根据一个或更多个实施例的包括显示装置的虚拟现实装置的视图；
图35是示出根据一个或更多个实施例的包括显示装置的智能装置的视图；
图36是示出根据一个或更多个实施例的包括显示装置的车辆仪表板和中央仪表盘的视图；
图37是示出根据一个或更多个实施例的包括显示装置的透明显示装置的视图；
图38是根据一个实施例的像素电路区域和发光元件的电路图；
图39是根据一个或更多个实施例的像素电路区域和发光元件的电路图；
图40是根据一个或更多个实施例的像素电路区域和发光元件的电路图；
图41是示出沿着图3的线B-B'截取的显示面板的示例的剖视图；
图42是示出沿着图3的线C-C'截取的显示面板的示例的剖视图；
图43是示出图42的分隔壁的示例的放大剖视图；
图44至图52是示出根据本公开的实施例的用于制造显示面板的方法的剖视图；
图53是示出沿着图3的线B-B'截取的显示面板的示例的剖视图；
图54是示出沿着图3的线C-C'截取的显示面板的示例的剖视图；
图55是示出图54的分隔壁的示例的放大剖视图；以及
图56和图57是示出图21的S310和S410的剖视图。
具体实施方式
通过参照实施例的详细描述和附图，可以更容易地理解本公开的实施例的方面和特征以及实施本公开的实施例的方面和特征的方法。在下文中，将参照附图更详细地描述实施例。然而，描述的实施例可以以各种不同的方式实施，并且不应被解释为仅限于这里示出的实施例。相反，作为示例提供了这些实施例，使得本公开将是彻底的和完整的，并且这些实施例将向本领域的技术人员充分传达本公开的实施例的方面和特征。因此，可以不描述对于本领域普通技术人员而言用于完全理解本公开的实施例的方面和特征不是必需的工艺、元件和技术。
除非另有说明，否则贯穿附图和书面描述，同样的附图标记、字符或其组合表示同样的元件，因此，将不再重复其描述。此外，为了使描述清楚，可以不示出与一些实施例的描述无关的部件。
在附图中，为了清楚，可能夸大元件、层和区域的相对尺寸。另外，通常在附图中提供交叉影线和/或阴影的使用以使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或指示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
这里参照作为实施例和/或中间结构的示意性示图的剖视图来描述各种实施例。如此，将预料到例如由制造技术和/或公差引起的示图的形状的变化。此外，为了描述根据构思的实施例以及本公开的实施例的方面和特征的目的，这里公开的具体结构或功能性描述仅仅是说明性的。因此，这里公开的实施例不应被解释为局限于具体示出的区域的形状，而是将包括由例如制造引起的形状上的偏差。
例如，示出为矩形的注入区域将通常在其边缘处具有倒角(或圆角)或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的掩埋区域可以引起在掩埋区域与通过其发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并不旨在是限制性的。另外，如本领域技术人员将认识到的，在所有不脱离本公开的精神或范围的情况下，可以以各种不同的方式修改描述的实施例。
在详细描述中，为了解释的目的，阐述了许多特定细节，以提供对各种实施例的透彻理解。然而，明显的是，可以在没有这些特定细节的情况下或者在具有一个或更多个等同布置的情况下实践各种实施例。在其他情况下，以框图形式示出了公知的结构和装置，以避免使各种实施例不必要地模糊。
为了易于说明，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”和“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另外的元件或特征的关系。将理解的是，空间相对术语意图包含装置在使用中或在操作中的除了在附图中描绘的方位之外的不同方位。例如，如果翻转附图中的装置，则被描述为“在”其他元件或特征“下方”或“之下”或“下面”的元件于是将被定向为“在”所述其他元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以包含上方和下方两种方位。装置可以被另外定向(例如，旋转90度或在其他方位处)，并且应该相应地解释在这里使用的空间相对描述符。类似地，当第一部件被描述为布置“在”第二部件“上”时，这表示第一部件基于重力方向布置在第二部件的上侧或下侧处，而不限于其上侧。
此外，在本说明书中，短语“在平面上”或“平面图”指从顶部观看目标部分，并且短语“在剖面上”指从侧面观看通过竖直切割目标部分而形成的剖面。
将理解的是，当元件、层、区域或组件被称作“形成在”、“在”另一元件、层、区域或组件“上”、“连接到”或“结合到”所述另一元件、层、区域或组件时，该元件、层、区域或组件可以直接形成在所述另一元件、层、区域或组件上、直接在所述另一元件、层、区域或组件上、直接连接到或结合到所述另一元件、层、区域或组件，或者间接形成在所述另一元件、层、区域或组件上、间接在所述另一元件、层、区域或组件上、间接连接到或结合到所述另一元件、层、区域或组件，从而可以存在一个或更多个居间元件、居间层、居间区域或居间组件。例如，当层、区域或组件被称为“电连接”或“电结合”到另一层、区域或组件时，该层、区域或组件可以直接电连接到或电结合到所述另一层、区域和/或组件，或者可以存在居间层、居间区域或居间组件。然而，“直接连接/直接结合”指一个组件直接连接或结合另一组件而没有中间组件。可以类似地解释诸如“在……之间”、“直接在……之间”或“邻近于”和“直接邻近于”的描述组件之间的关系的其他表述。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，它可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个居间元件或层。
为了本公开的目的，当诸如“……中的至少一个(种/者)”的表述位于一列元件之后时，修饰整列元件而不修饰所述列中的个别元件。例如，“X、Y和Z中的至少一个(种/者)”和“从由X、Y和Z组成的组中选择的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z，X、Y和Z中的两个或更多个的任意组合(诸如以XYZ、XYY、YZ和ZZ为例)，或者它们的任意变形。类似的，诸如“A和B中的至少一个(种/者)”的表述可以包括A、B或者A和B。如在这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任意组合和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。
将理解的是，尽管可以在这里使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
在示例中，DR1轴、DR2轴和/或DR3轴不限于直角坐标系的三个轴，并且可以以更广泛的意义进行解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。这同样应用到第一方向、第二方向和/或第三方向。
这里使用的术语仅是为了描述具体实施例的目的，而不意图成为本公开的限制。除非上下文另外清楚地指出，否则如在这里使用的单数形式“一”和“一个(种/者)”也意图包括复数形式。还将理解的是，当术语“包括”、“包含”、“具有”和其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
如在这里使用的，术语“基本上”、“大约(约)”、“近似”和类似术语被用作近似术语而不是用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。考虑到正在被谈及的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，如在这里使用的“大约(约)”或“近似”包括所陈述的值并且表示在如由本领域的普通技术人员确定的具体值的可接受偏差范围内。例如，“大约(约)”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。此外，当描述本公开的实施例时，“可以”的使用表示“本公开的一个或更多个实施例”。
当可以不同地实现一个或更多个实施例时，具体的工艺顺序可以以与描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上同时执行或者以与描述的顺序相反的顺序执行。
此外，在这里公开和/或记载的任何数值范围意图包括包含在记载的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围意图包括在记载的最小值1.0与记载的最大值10.0之间(并包括记载的最小值1.0和记载的最大值10.0)的全部子范围，即，具有大于或等于1.0的最小值且小于或等于10.0的最大值的全部子范围(诸如以2.4至7.6为例)。在这里记载的任何最大数值限制意图包括其中包含的所有较低数值限制，而在本说明书中记载的任何最小数值限制意图包括其中包含的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求)的权利，以明确地记载包含在这里明确记载的范围内的任何子范围。所有这样的范围旨在在本说明书中固有地描述，使得对明确地记载任何这样的子范围的修改将符合要求。
根据这里描述的本公开的实施例的电子装置或电气装置和/或任何其他相关装置或组件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现。例如，这些装置的各种组件可以形成在一个集成电路(IC)芯片上或单独的IC芯片上。此外，这些装置的各种组件可以在柔性印刷电路膜、载带封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个基底上。
此外，这些装置的各种组件可以是在一个或更多个计算装置中的一个或更多个处理器上运行的进程或线程，其执行计算机程序指令并与其他系统组件交互以执行这里描述的各种功能。计算机程序指令存储在可以使用标准存储器装置(诸如，以随机存取存储器(RAM)为例)在计算装置中实现的存储器中。计算机程序指令还可以存储在其他非暂时性计算机可读介质(诸如以CD-ROM、闪存驱动器等为例)中。此外，本领域技术人员应认识到的是，在不脱离本公开的一些实施例的精神和范围的情况下，各种计算装置的功能可以组合或集成到单个计算装置中，或者特定计算装置的功能可以分布遍及一个或更多个其他计算装置。
除非另外定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，术语(诸如在通用字典中定义的术语)应被解释为具有与它们在相关领域和/或本说明书的背景下的意思一致的意思，而不应以理想化的或过于形式化的含义来进行解释，除非这里明确地如此定义。
图1是根据本公开的一个或更多个实施例的显示装置的布局图。图2是示出图1的区域A的详细布局图，图3是示出根据本公开的一个实施例的显示面板的像素的布局图，图4是示出第一光的主峰波长、第二光的主峰波长和第三光的主峰波长的示例的曲线图。
尽管根据本公开的一个实施例的显示装置是包括微型发光二极管作为图1至图3中的发光元件LE的微型发光二极管显示装置(或纳米发光二极管显示装置)，但是本公开不限于此。
尽管根据本公开的一个或更多个实施例的显示装置是使设置在使用硅晶圆通过半导体工艺形成的半导体电路板110(例如，见图5)上的发光二极管作为图1至图3中的发光元件的硅上发光二极管(LEDoS)，但是应当注意的是，本公开不限于此。
另外，在图1至图3中，第一方向DR1指示显示面板100的水平方向，第二方向DR2指示显示面板100的竖直方向，第三方向DR3指示显示面板100的厚度方向或半导体电路板110的厚度方向。在这种情况下，“左”、“右”、“上”和“下”指示当从平面观看显示面板100时的方向。例如，“右”指示第一方向DR1的一侧，“左”指示第一方向DR1的另一侧，“上”指示第二方向DR2的一侧，“下”指示第二方向DR2的另一侧。另外，在剖视图中，“上”指示第三方向DR3的一侧，“下”指示第三方向DR3的另一侧。
参照图1至图3，根据一个或更多个实施例的显示装置10包括显示面板100，显示面板100包括显示区域DA和非显示区域NDA。
显示面板100可以具有矩形平面形状，矩形平面形状具有第一方向DR1的长边和第二方向DR2的短边，但是显示面板100的平面形状不限于此，并且可以具有除了矩形形状之外的其他多边形形状、圆形形状、椭圆形形状或不规则平面形状。
显示区域DA可以是显示图像的区域，非显示区域NDA可以是不显示图像的区域。显示区域DA的平面形状可以遵从显示面板100的平面形状。在图1的示例中，显示区域DA的平面形状是矩形形状。显示区域DA可以设置在显示面板100的中心区域中。非显示区域NDA可以设置在显示区域DA附近。非显示区域NDA可以被设置为环绕(或围绕)显示区域DA。
显示面板100的显示区域DA可以包括多个像素PX。像素PX可以被定义为能够显示白光的最小发光单元。
多个像素PX中的每个可以包括发射光的多个发光区域EA1、EA2和EA3以及多个共连接区域CCA1、CCA2和CCA3。在本公开的一个或更多个实施例中，多个像素PX中的每个包括三个发光区域EA1、EA2和EA3，但是不限于此。例如，多个像素PX中的每个可以包括四个发光区域。
多个发光区域EA1、EA2和EA3中的每个可以包括用于发射第一光的发光元件LE。尽管图3示出了发光元件LE具有圆形平面形状，但是本公开不限于此。例如，发光元件LE可以具有椭圆形形状或包括矩形形状的多边形形状。
第一发光区域EA1中的每个指示用于发射第一光的区域。第一发光区域EA1中的每个可以原样输出从发光元件LE输出的第一光。第一光可以是蓝色波段的光。例如，如图4的(a)中所示，第一光的主峰波长(B峰)可以近似在370nm至460nm的范围内，但是本公开不限于此。
第二发光区域EA2中的每个指示用于发射第二光的区域。第二发光区域EA2中的每个可以将从发光元件LE输出的第一光的一部分转换为第二光并且输出第二光。第二光可以是绿色波段的光。例如，如图4的(b)中所示，第二光的主峰波长(G峰)可以近似在480nm至560nm的范围内，但是本公开不限于此。
第三发光区域EA3中的每个指示用于发射第三光的区域。第三发光区域EA3中的每个可以将从发光元件LE输出的第一光的一部分转换为第三光并且输出第三光。第三光可以是红色波段的光。例如，如图4的(c)中所示，第三光的主峰波长(R峰)可以近似在600nm至750nm的范围内，但是本公开不限于此。
第一发光区域EA1、第二发光区域EA2和第三发光区域EA3可以沿着第一方向DR1交替地布置。例如，第一发光区域EA1、第二发光区域EA2和第三发光区域EA3可以以适当的顺序在第一方向DR1上设置。
第一发光区域EA1可以沿着第二方向DR2布置。第二发光区域EA2可以沿着第二方向DR2布置。第三发光区域EA3可以沿着第二方向DR2布置。
多个发光区域EA1、EA2和EA3以及多个共连接区域CCA1、CCA2和CCA3可以由分隔壁PW划分。分隔壁PW可以被设置为环绕(或围绕)发光元件LE。分隔壁PW可以与发光元件LE间隔开。分隔壁PW可以具有网格平面形状、网状平面形状或格子平面形状。
尽管图3示出了由分隔壁PW限定的多个发光区域EA1、EA2和EA3中的每个具有圆形平面形状，但是本公开不限于此。例如，由分隔壁PW限定的多个发光区域EA1、EA2和EA3中的每个可以具有椭圆形平面形状或包括矩形形状的多边形平面形状。
多个共连接区域CCA1、CCA2和CCA3中的每个可以是共连接电极CCE和共电极CE(见图6)彼此连接的区域。尽管图3示出了由分隔壁PW限定的多个共连接区域CCA1、CCA2和CCA3中的每个具有矩形平面形状，但是本公开不限于此。由分隔壁PW限定的共连接区域CCA1、CCA2和CCA3中的每个可以具有椭圆形平面形状或包括矩形形状的多边形平面形状。
多个共连接区域CCA1、CCA2和CCA3中的每个可以从多个发光区域EA1、EA2和EA3中的每个在第一斜线方向DDR1或第二斜线方向DDR2上突出。例如，第一共连接区域CCA1中的每个可以从第一发光区域EA1在第二斜线方向DDR2上突出。第二共连接区域CCA2中的每个可以从第二发光区域EA2在第二斜线方向DDR2上突出。第三共连接区域CCA3中的每个可以从第三发光区域EA3在第二斜线方向DDR2上突出。第一斜线方向DDR1可以是第一方向DR1与第二方向DR2之间的方向，第二斜线方向DDR2可以是与第一斜线方向DDR1正交的方向。
另外，尽管图3示出了多个共连接区域CCA1、CCA2和CCA3中的每个从多个发光区域EA1、EA2和EA3中的每个在右下方向上突出，但是本公开不限于此。例如，多个共连接区域CCA1、CCA2和CCA3中的每个可以从多个发光区域EA1、EA2和EA3中的每个在左上方向、右上方向或左下方向上突出。
共连接电极CCE可以具有网格平面形状、网状平面形状或格子平面形状。共连接电极CCE在第一方向DR1或第二方向DR2上的宽度可以比分隔壁PW的宽度宽。分隔壁PW可以在第三方向DR3上与共连接电极CCE完全地叠置。共连接电极CCE的一部分可以在第三方向DR3上与分隔壁PW叠置。
共连接电极CCE可以包括第一共连接电极CCE1、第二共连接电极CCE2和第三共连接电极CCE3(例如，见图3和图6)。第一共连接电极CCE1可以设置在多个发光区域EA1、EA2和EA3中的每个中，第二共连接电极CCE2可以设置在多个共连接区域CCA1、CCA2和CCA3中的每个中。第三共连接电极CCE3可以被定义为在第三方向DR3上与分隔壁PW叠置的区域(例如，见图6)。第一共连接电极CCE1的上表面和第二共连接电极CCE2的上表面与共电极CE接触，而第三共连接电极CCE3可以不与共电极CE接触。
第一共连接电极CCE1可以被设置为在多个发光区域EA1、EA2和EA3中的每个中环绕(或围绕)发光元件LE。第一共连接电极CCE1可以设置在多个发光区域EA1、EA2和EA3中的每个的边缘处。第二共连接电极CCE2可以设置在多个共连接区域CCA1、CCA2和CCA3中的每个中。多个发光区域EA1、EA2和EA3中的每个中的第一共连接电极CCE1的最大宽度可以比多个共连接区域CCA1、CCA2和CCA3中的每个中的第二共连接电极CCE2的最大宽度窄。
由于多个共连接区域CCA1、CCA2和CCA3，分隔壁PW的在第二斜线方向DDR2上的宽度PWdd(例如，见图3)可以比相邻的发光区域之间在第二斜线方向DDR2上的距离Ddd短。因为分隔壁PW具有比其厚度薄的宽度，所以当分隔壁PW的宽度PWdd在第二斜线方向DDR2上减小时，分隔壁PW的支撑能力可能降低而导致分隔壁PW的破坏，或者分隔壁PW的粘合性可能降低而导致分隔壁PW的分开。因此，考虑到分隔壁PW的支撑能力和分隔壁PW的粘合性，可以适当地设计多个共连接区域CCA1、CCA2和CCA3中的每个的尺寸。
多个共连接区域CCA1、CCA2和CCA3中的每个的尺寸可以比多个发光区域EA1、EA2和EA3中的每个的尺寸小。多个发光区域EA1、EA2和EA3的尺寸基本上彼此相同，并且在这种情况下，多个共连接区域CCA1、CCA2和CCA3的尺寸可以基本上彼此相同，但是本公开不限于此。
非显示区域NDA可以包括第一共电压供应区域CVA1、第二共电压供应区域CVA2、第一垫(“pad”，或称为焊盘)区域PDA1和第二垫区域PDA2。
第一共电压供应区域CVA1可以在第二方向DR2上设置在第一垫区域PDA1与显示区域DA之间。第二共电压供应区域CVA2可以在第二方向DR2上设置在第二垫区域PDA2与显示区域DA之间。第一共电压供应区域CVA1和第二共电压供应区域CVA2中的每个可以包括连接到共电极CE的多个共电压供应部分CVS。可以通过多个共电压供应部分CVS向共电极CE供应共电压。
第一共电压供应区域CVA1的多个共电压供应部分CVS可以电连接到第一垫区域PDA1的第一垫PD1中的任何一个。也就是说，第一共电压供应区域CVA1的多个共电压供应部分CVS可以供应有来自第一垫区域PDA1的第一垫PD1中的任何一个的共电压。
第二共电压供应区域CVA2的多个共电压供应部分CVS可以电连接到第二垫区域PDA2的第二垫中的任何一个。也就是说，第二共电压供应区域CVA2的多个共电压供应部分CVS可以供应有来自第二垫区域PDA2的第二垫中的任何一个的共电压。
第一垫区域PDA1可以在第二方向DR2上设置在显示面板100上方。第一垫区域PDA1可以包括连接到外部电路板的第一垫PD1。
第二垫区域PDA2可以在第二方向DR2上设置在显示面板100下方。第二垫区域PDA2可以包括用于与外部电路板连接的第二垫。在一个或更多个实施例中，可以省略第二垫区域PDA2。
图5是示出沿着图2的线A-A'截取的显示面板的示例的剖视图。图6是示出沿着图3的线B-B'截取的显示面板的示例的剖视图。图7是示出沿着图3的线C-C'截取的显示面板的示例的剖视图。图8是示出图7的发光元件的放大剖视图。图9是示出图7的分隔壁的示例的放大剖视图。
参照图5至图9，显示面板100可以包括半导体电路板110和发光元件层120。
半导体电路板110可以包括第一基底SUB1、多个像素电路区域PXC、像素电极111、第一垫PD1和共电压供应部分CVS的第一共电压供应部分CVS1。
第一基底SUB1可以是硅晶圆基底。第一基底SUB1可以由单晶硅制成。
多个像素电路区域PXC中的每个可以设置在第一基底SUB1上。多个像素电路区域PXC中的每个可以包括使用半导体工艺形成的互补金属氧化物半导体(CMOS)电路。多个像素电路区域PXC中的每个可以包括通过半导体工艺形成的至少一个晶体管。多个像素电路区域PXC中的每个还可以包括通过半导体工艺形成的至少一个电容器。
多个像素电路区域PXC可以设置在显示区域DA中。多个像素电路区域PXC中的每个可以连接到其对应的像素电极111。也就是说，多个像素电路区域PXC和多个像素电极111可以一一对应地彼此连接。像素电路区域PXC中的每个可以向像素电极111施加像素电压或阳极电压。
像素电极111中的每个可以设置在其对应的像素电路区域PXC上。像素电极111中的每个可以是从像素电路区域PXC暴露的暴露电极。也就是说，像素电极111中的每个可以从像素电路区域PXC的上表面突出。像素电极111中的每个可以与像素电路区域PXC一体地形成。像素电极111中的每个可以供应有来自像素电路区域PXC的像素电压或阳极电压。像素电极111可以包括铝(Al)。
第一垫PD1和第一共电压供应部分CVS1中的每个可以是从第一基底SUB1暴露的暴露电极。第一垫PD1和第一共电压供应部分CVS1中的每个可以包括与像素电极111的材料相同的材料。例如，第一垫PD1和第一共电压供应部分CVS1中的每个可以包括铝(Al)。
因为第二垫区域PDA2的第二垫与参照图5描述的第一垫PD1基本上相同，所以将省略对它们的描述。
发光元件层120可以是通过包括多个发光区域EA1、EA2和EA3而发射光的层。发光元件层120可以包括连接电极112、垫连接电极PDE、共电压供应部分CVS的第二共电压供应部分CVS2、共连接电极CCE、发光元件LE、第一绝缘膜INS1、分隔壁PW、第二绝缘膜INS2、共电极CE、反射膜RF、波长转换层QDL以及多个滤色器CF1、CF2和CF3。在其他实施例中，发光元件层120可以包括一个或更多个导电图案。
连接电极112中的每个可以设置在其对应的像素电极111上。也就是说，连接电极112可以一一对应地连接到像素电极111。连接电极112可以在制造工艺期间用作用于使像素电极111结合到发光元件LE的结合金属。例如，连接电极112可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少一种。可选地，连接电极112可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层以及包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。在这种情况下，第二层可以设置在第一层上。
共连接电极CCE可以与像素电极111和连接电极112间隔开。共连接电极CCE可以被设置为环绕(或围绕)像素电极111和连接电极112。
共连接电极CCE可以包括设置在多个发光区域EA1、EA2和EA3中的每个中的第一共连接电极CCE1、设置在多个共连接区域CCA1、CCA2和CCA3中的每个中的第二共连接电极CCE2以及在第三方向DR3上与分隔壁PW叠置的第三共连接电极CCE3。
共连接电极CCE可以连接到非显示区域NDA的第一垫区域PDA1的第一垫PD1中的任何一个或第二垫区域PDA2中的第二垫中的任何一个以接收共电压。共连接电极CCE可以包括与连接电极112的材料相同的材料。例如，共连接电极CCE可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少一种。当连接电极112中的每个包括第一层和第二层时，共连接电极CCE可以包括与连接电极112中的每个的第一层的材料相同的材料。
垫连接电极PDE可以设置在第一垫PD1上，第二共电压供应部分CVS2可以设置在第一共电压供应部分CVS1上。垫连接电极PDE可以与第一垫PD1的上表面接触，第二共电压供应部分CVS2可以与第一共电压供应部分CVS1的上表面接触。垫连接电极PDE和第二共电压供应部分CVS2可以包括与连接电极112的材料相同的材料。例如，垫连接电极PDE和第二共电压供应部分CVS2中的每个可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少一种。当连接电极112中的每个包括第一层和第二层时，垫连接电极PDE和第二共电压供应部分CVS2中的每个可以包括第一层和第二层。
垫连接电极PDE可以通过诸如布线WR的导电连接构件连接到电路板的垫CPD。也就是说，电路板的第一垫PD1、垫连接电极PDE、布线WR和垫CPD可以彼此电连接。
半导体电路板110和电路板可以设置在基体基底BSUB上。半导体电路板110和电路板可以通过诸如压敏粘合剂的粘合构件附着到基体基底BSUB的上表面。
电路板可以是柔性印刷电路板(FPCB)、印刷电路板(PCB)、柔性印刷电路(FPC)或诸如膜上芯片(COF)的柔性膜。
发光元件层120可以包括由分隔壁PW限定的多个发光区域EA1、EA2和EA3以及多个共连接区域CCA1、CCA2和CCA3。发光元件LE、波长转换层QDL以及多个滤色器CF1、CF2和CF3中的任何一者可以设置在多个发光区域EA1、EA2和EA3中的每个中。第二共连接电极CCE2可以设置在多个共连接区域CCA1、CCA2和CCA3中的每个中。
发光元件LE中的每个可以设置在连接电极112上。发光元件LE可以是在第三方向DR3上延伸的竖直发光二极管元件。也就是说，发光元件LE在第三方向DR3上的长度可以比在水平方向上的长度长。在水平方向上的长度指示第一方向DR1上的长度或第二方向DR2上的长度。例如，发光元件LE在第三方向DR3上的长度可以近似为1μm至5μm。
发光元件LE可以是微型发光二极管元件或纳米发光二极管。如图8中所示，发光元件LE包括在第三方向DR3上堆叠的第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2。第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2可以沿着第三方向DR3顺序地沉积。
第一半导体层SEM1可以设置在连接电极112上。第一半导体层SEM1可以掺杂有诸如Mg、Zn、Ca、Sr或Ba的第一导电类型掺杂剂。例如，第一半导体层SEM1可以是掺杂有p型Mg的p-GaN。第一半导体层SEM1的厚度Tsem1可以近似为30nm至200nm。
电子阻挡层EBL可以设置在第一半导体层SEM1上。电子阻挡层EBL可以是用于抑制或防止太多电子流到活性层MQW的层。例如，电子阻挡层EBL可以是掺杂有p型Mg的p-AlGaN。电子阻挡层EBL的厚度Tebl可以近似为10nm至50nm。在一个或更多个实施例中，可以省略电子阻挡层EBL。
活性层MQW可以设置在电子阻挡层EBL上。活性层MQW可以根据通过第一半导体层SEM1和第二半导体层SEM2施加的电信号通过电子-空穴对的结合来发射光。活性层MQW可以发射具有从370nm至460nm的范围的主峰波段的第一光，即，蓝色波段的光。
活性层MQW可以包括单量子阱结构材料或多量子阱结构材料。当活性层MQW包括多量子阱结构材料时，多个阱层和多个势垒层可以交替地沉积。在这种情况下，阱层可以由但不限于InGaN形成，势垒层可以由但不限于GaN或AlGaN形成。阱层的厚度可以近似为1nm至4nm，势垒层的厚度可以近似为3nm至10nm。
可选地，活性层MQW可以具有其中具有大能带隙的半导体材料和具有低能带隙的半导体材料交替地沉积的结构，并且可以根据发射的光的波长范围包括不同的III族至V族半导体材料。从活性层MQW发射的光可以不限于第一光(例如，蓝色波段的光)，并且可以根据情况发射第二光(例如，绿色波段的光)或第三光(例如，红色波段的光)。
超晶格层SLT可以设置在活性层MQW上。超晶格层SLT可以是用于减轻第二半导体层SEM2与活性层MQW之间的应力的层。例如，超晶格层SLT可以由InGaN或GaN形成。超晶格层SLT的厚度Tslt可以近似为50nm至200nm。在一个或更多个实施例中，可以省略超晶格层SLT。
第二半导体层SEM2可以设置在超晶格层SLT上。第二半导体层SEM2可以掺杂有诸如Si、Ge、Se或Sn的第二导电类型掺杂剂。例如，第二半导体层SEM2可以是掺杂有n型Si的n-GaN。第二半导体层SEM2的厚度Tsem2可以近似为500nm至1μm。
第一绝缘膜INS1可以形成在共连接电极CCE上。第一绝缘膜INS1可以由诸如氧化硅(SiO2)膜、氧化铝(Al2O3)膜或氧化铪(HfOX)膜的无机膜形成。
分隔壁PW可以设置在第一绝缘膜INS1上。在第一方向DR1和第二方向DR2上，分隔壁PW的宽度Wpw可以比共连接电极CCE的宽度Wcce窄，并且分隔壁PW的宽度Wpw可以与第一绝缘膜INS1的宽度Wins1相同。分隔壁PW可以被设置为在第一方向DR1和第二方向DR2上与发光元件LE中的每个间隔开。分隔壁PW可以被设置为环绕(或围绕)发光元件LE中的每个。
如图9中所示，分隔壁PW可以包括第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3。
第一分隔壁PW1可以设置在第一绝缘膜INS1上。因为第一分隔壁PW1通过与发光元件LE的工艺相同的工艺形成，所以第一分隔壁PW1的至少一部分可以包括与发光元件LE的材料相同的材料。
如图9中所示，第一分隔壁PW1可以包括在第三方向DR3上顺序地沉积的多个子分隔壁SPW1至SPW6。例如，第一分隔壁PW1可以包括第一子分隔壁SPW1、第二子分隔壁SPW2、第三子分隔壁SPW3、第四子分隔壁SPW4、第五子分隔壁SPW5和第六子分隔壁SPW6。
第一子分隔壁SPW1可以由与发光元件LE的第一半导体层SEM1的材料相同的材料形成。第一子分隔壁SPW1可以通过与发光元件LE的第一半导体层SEM1的工艺相同的工艺形成。第一子分隔壁SPW1的厚度Tspw1可以与发光元件LE的第一半导体层SEM1的厚度Tsem1基本上相同。
第二子分隔壁SPW2可以由与发光元件LE的电子阻挡层EBL的材料相同的材料形成。第二子分隔壁SPW2可以通过与发光元件LE的电子阻挡层EBL的工艺相同的工艺形成。第二子分隔壁SPW2的厚度Tspw2可以与发光元件LE的电子阻挡层EBL的厚度Tebl基本上相同。当省略电子阻挡层EBL时，也可以省略第二子分隔壁SPW2。
第三子分隔壁SPW3可以由与发光元件LE的活性层MQW的材料相同的材料形成。第三子分隔壁SPW3可以通过与发光元件LE的活性层MQW的工艺相同的工艺形成。第三子分隔壁SPW3的厚度Tspw3可以与发光元件LE的活性层MQW的厚度Tmqw基本上相同。
第四子分隔壁SPW4可以由与发光元件LE的超晶格层SLT的材料相同的材料形成。第四子分隔壁SPW4可以通过与发光元件LE的超晶格层SLT的工艺相同的工艺形成。第四子分隔壁SPW4的厚度Tspw4可以与发光元件LE的超晶格层SLT的厚度Tslt基本上相同。
第五子分隔壁SPW5可以由与发光元件LE的第二半导体层SEM2的材料相同的材料形成。第五子分隔壁SPW5可以通过与发光元件LE的第二半导体层SEM2的工艺相同的工艺形成。因为在显示面板100的制造工艺期间不去除第五子分隔壁SPW5，但去除发光元件LE的第二半导体层SEM2的一部分，所以第五子分隔壁SPW5的厚度Tspw5可以比发光元件LE的第二半导体层SEM2的厚度Tsem2厚。
第六子分隔壁SPW6可以由未掺杂有掺杂剂的半导体层(即，未掺杂的半导体层)形成。例如，第六子分隔壁SPW6可以是未掺杂有掺杂剂的未掺杂的GaN。第六子分隔壁SPW6的厚度Tspw6可以比发光元件LE的第二半导体层SEM2的厚度Tsem2厚。第六子分隔壁SPW6的厚度Tspw6可以近似为2μm至3μm。
第二分隔壁PW2可以设置在第一分隔壁PW1上。第二分隔壁PW2可以由诸如氧化硅(SiO2)膜、氧化铝(Al2O3)膜或氧化铪(HfOX)膜的无机膜形成。第二分隔壁PW2的厚度Tpw2可以近似为1μm至2μm。
第三分隔壁PW3可以设置在第二分隔壁PW2上。第三分隔壁PW3可以包括诸如镍(Ni)的导电材料。第三分隔壁PW3的厚度Tpw3可以近似为0.01μm至1μm。
第二分隔壁PW2和第三分隔壁PW3可以在用于形成发光元件LE和分隔壁PW的制造工艺期间用作用于防止第一分隔壁PW1被蚀刻的掩模。
第二绝缘膜INS2可以设置在共连接电极CCE的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上。第二绝缘膜INS2可以由诸如氧化硅(SiO2)膜、氧化铝(Al2O3)膜或氧化铪(HfOX)膜的无机膜形成。第二绝缘膜INS2的厚度可以近似为0.1μm。
共电极CE可以设置在发光元件LE中的每个的上表面和侧面以及分隔壁PW的上表面和侧面上。也就是说，共电极CE可以被设置为覆盖发光元件LE中的每个的上表面和侧面以及分隔壁PW的上表面和侧面。
共电极CE可以与设置在第一共连接电极CCE1的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上的第二绝缘膜INS2接触。另外，共电极CE可以与第一共连接电极CCE1的上表面、第二共连接电极CCE2的上表面(例如，见图7)、发光元件LE中的每个的上表面和分隔壁PW的上表面接触。
共电极CE可以在多个发光区域EA1、EA2和EA3中的每个的边缘处以及多个共连接区域CCA1、CCA2和CCA3中的每个中与第一共连接电极CCE1的被第二绝缘膜INS2暴露而不被覆盖的上表面、第二共连接电极CCE2的被第二绝缘膜INS2暴露而不被覆盖的上表面(例如，见图7)以及发光元件LE的被第二绝缘膜INS2暴露而不被覆盖的上表面接触。在多个共连接区域CCA1、CCA2和CCA3中的每个中共电极CE与第二共连接电极CCE2之间的接触区域可以比在多个发光区域EA1、EA2和EA3中的每个的边缘处共电极CE与第一共连接电极CCE1之间的接触区域宽。因此，由于多个共连接区域CCA1、CCA2和CCA3，共电极CE和共连接电极CCE可以稳定地彼此连接。因此，供应到共连接电极CCE的共电压可以供应到发光元件LE。发光元件LE的一端可以通过连接电极112而供应有像素电极111的像素电压或阳极电压，并且其另一端可以通过共电极CE而供应有共电压。发光元件LE可以根据像素电压与共电压之间的电压差而发射具有期望亮度(例如，预定的亮度)的光。
共电极CE可以包括透明导电材料。共电极CE可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物(TCO)形成。共电极CE的厚度可以近似为0.1μm。
反射膜RF用于将来自从发光元件LE发射的光之中的移动到上侧和下侧以及左侧和右侧的光进行反射，而不使在向上方向上移动的光反射。反射膜RF可以包括诸如铝(Al)的具有高反射率的金属材料。反射膜RF的厚度可以近似为0.1μm。
反射膜RF可以设置在第一共连接电极CCE1的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上。反射膜RF可以与设置在第一共连接电极CCE1的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上的共电极CE接触。
波长转换层QDL可以在多个发光区域EA1、EA2和EA3中的每个中设置在发光元件LE上。波长转换层QDL可以被设置为在多个发光区域EA1、EA2和EA3中的每个中覆盖发光元件LE。波长转换层QDL可以将从发光元件LE入射的第一光中的一部分转换为第四光并发射第四光。例如，第四光可以是黄色波段的光。第四光可以包括绿色波段和红色波段两者。也就是说，第四光可以是第二光和第三光的混合光。
波长转换层QDL可以包括第一基体树脂BRS1和第一波长转换颗粒WCP1。第一基体树脂BRS1可以包括透光性有机材料。例如，第一基体树脂BRS1可以包括环氧类树脂、丙烯酸类树脂、卡多类树脂或酰亚胺类树脂。
第一波长转换颗粒WCP1可以将从发光元件LE入射的第一光转换为第四光。例如，第一波长转换颗粒WCP1可以将蓝色波段的光转换为黄色波段的光。第一波长转换颗粒WCP1可以是量子点(QD)、量子棒、荧光材料或磷光材料。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或它们的组合。
量子点可以包括核和包覆核的壳。例如，核可以是但不限于CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InP、InAs、InSb、SiC、Ca、Se、In、P、Fe、Pt、Ni、Co、Al、Ag、Au、Cu、FePt、Fe2O3、Fe3O4、Si和Ge中的至少一种。壳可以包括但不限于ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、HgSe、HgTe、AlN、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、GaSe、InN、InP、InAs、InSb、TlN、TlP、TlAs、TlSb、PbS、PbSe和PbTe中的至少一种。
波长转换层QDL还可以包括用于使发光元件LE的光在随机方向上散射的散射体。在这种情况下，散射体可以包括金属氧化物颗粒或有机颗粒。例如，金属氧化物可以是氧化钛(TiO2)、氧化锆(ZrO2)、二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)。另外，有机颗粒可以包括丙烯酸树脂或聚氨酯类树脂。散射体的直径可以是几纳米至几十纳米。
多个滤色器CF1、CF2和CF3可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
第一滤色器CF1中的每个可以在第一发光区域EA1中设置在波长转换层QDL上。此外，第一滤色器CF1中的每个可以设置在分隔壁PW上。第一滤色器CF1中的每个可以透射第一光并且吸收或阻挡第四光。例如，第一滤色器CF1中的每个可以透射蓝色波段的光并且吸收或阻挡绿色波段的光和红色波段的光。因此，第一滤色器CF1中的每个可以透射来自从发光元件LE发射的第一光之中的未被波长转换层QDL转换的第一光，并且可以吸收或阻挡由波长转换层QDL转换的第四光。因此，第一发光区域EA1中的每个可以发射第一光。
第二滤色器CF2中的每个可以在第二发光区域EA2中设置在波长转换层QDL上。此外，第二滤色器CF2中的每个可以设置在分隔壁PW上。第二滤色器CF2中的每个可以透射第二光，并且可以吸收或阻挡第一光和第三光。例如，第二滤色器CF2中的每个可以透射绿色波段的光并且吸收或阻挡蓝色波段的光和红色波段的光。因此，第二滤色器CF2中的每个可以吸收或阻挡从发光元件LE发射的第一光之中的未被波长转换层QDL转换的第一光。另外，第二滤色器CF2中的每个可以透射来自由波长转换层QDL转换的第四光之中的与绿色波段对应的第二光，并且可以吸收或阻挡与蓝色波段对应的第三光。因此，第二发光区域EA2中的每个可以发射第二光。
第三滤色器CF3中的每个可以在第三发光区域EA3中设置在波长转换层QDL上。此外，第三滤色器CF3中的每个可以设置在分隔壁PW上。第三滤色器CF3中的每个可以透射第三光并且吸收或阻挡第一光和第二光。例如，第三滤色器CF3中的每个可以透射红色波段的光并且吸收或阻挡蓝色波段的光和绿色波段的光。因此，第三滤色器CF3中的每个可以吸收或阻挡来自从发光元件LE发射的第一光之中的未被波长转换层QDL转换的第一光。另外，第三滤色器CF3中的每个可以透射来自由波长转换层QDL转换的第四光之中的与红色波段对应的第三光，并且可以吸收或阻挡与绿色波段对应的第二光。因此，第三发光区域EA3中的每个可以发射第三光。
黑矩阵可以设置在多个滤色器CF1、CF2和CF3之间。例如，黑矩阵可以设置在第一滤色器CF1与第二滤色器CF2之间、第二滤色器CF2与第三滤色器CF3之间、以及第一滤色器CF1与第三滤色器CF3之间。黑矩阵可以包括诸如炭黑的无机黑色颜料或有机黑色颜料。
因为发光元件LE和波长转换层QDL设置在由分隔壁PW划分的多个发光区域EA1、EA2和EA3中的每个中，所以分隔壁PW的厚度可以比发光元件LE的厚度厚。在这种情况下，共电极CE可能因分隔壁PW的大厚度和窄宽度而在分隔壁PW的侧面上断开。也就是说，因为分隔壁PW的侧面中的每个的倾斜角近似接近90°，所以共电极CE可能在分隔壁PW的侧面上断开。
如图5至图9中所示，共电极CE可以在多个发光区域EA1、EA2和EA3中的每个的边缘处以及多个共连接区域CCA1、CCA2和CCA3中的每个中与共连接电极CCE的被第二绝缘膜INS2暴露而不被覆盖的上表面和发光元件LE的被第二绝缘膜INS2暴露而不被覆盖的上表面接触。因此，即使共电极CE由于分隔壁PW的大厚度和窄宽度而在分隔壁PW的侧面上断开，共电压也可以通过共连接电极CCE稳定地供应到共电极CE。
图10是示出沿着图3的线B-B'截取的显示面板的示例的剖视图。
图10的实施例与图6的实施例的不同之处在于，波长转换层QDL在第一发光区域EA1、第二发光区域EA2和第三发光区域EA3中的每个中包括第一波长转换层QDL1和第二波长转换层QDL2。在图10中，将省略与图6的实施例重复的描述。
参照图10，第一波长转换层QDL1可以设置在发光元件LE上。第一波长转换层QDL1可以包括第二基体树脂BRS2和第二波长转换颗粒WCP2。第二基体树脂BRS2可以包括透光性有机材料。例如，第二基体树脂BRS2可以包括环氧类树脂、丙烯酸类树脂、卡多类树脂或酰亚胺类树脂。第二波长转换颗粒WCP2可以将从发光元件LE入射的第一光转换为第二光。例如，第二波长转换颗粒WCP2可以将蓝色波段的光转换为绿色波段的光。第二波长转换颗粒WCP2可以是量子点(QD)、量子棒、荧光材料或磷光材料。
第二波长转换层QDL2可以设置在第一波长转换层QDL1上。第二波长转换层QDL2可以包括第三基体树脂BRS3和第三波长转换颗粒WCP3。第三基体树脂BRS3可以包括透光性有机材料。例如，第三基体树脂BRS3可以包括环氧类树脂、丙烯酸类树脂、卡多类树脂或酰亚胺类树脂。第三波长转换颗粒WCP3可以将从发光元件LE入射的第一光转换为第三光。例如，第三波长转换颗粒WCP3可以将蓝色波段的光转换为红色波段的光。第三波长转换颗粒WCP3可以是量子点(QD)、量子棒、荧光材料或磷光材料。
来自从发光元件LE发射的第一光之中的未被第一波长转换层QDL1和第二波长转换层QDL2转换的第一光可以透射穿过第一滤色器CF1。在从发光元件LE发射的第一光之中，由第一波长转换层QDL1转换的第二光和由第二波长转换层QDL2转换的第三光可以被第一滤色器CF1吸收或阻挡。因此，第一发光区域EA1可以发射第一光。
来自从发光元件LE发射的第一光之中的未被第一波长转换层QDL1和第二波长转换层QDL2转换的第一光可以被第二滤色器CF2吸收或阻挡。另外，来自从发光元件LE发射的第一光之中，由第一波长转换层QDL1转换的第二光可以透射穿过第二滤色器CF2，但是由第二波长转换层QDL2转换的第三光可以被第二滤色器CF2吸收或阻挡。因此，第二发光区域EA2可以发射第二光。
来自从发光元件LE发射的第一光之中的未被第一波长转换层QDL1和第二波长转换层QDL2转换的第一光可以被第三滤色器CF3吸收或阻挡。另外，来自从发光元件LE发射的第一光之中，由第一波长转换层QDL1转换的第二光被第三滤色器CF3吸收或阻挡，但是由第二波长转换层QDL2转换的第三光可以透射穿过第三滤色器CF3。因此，第三发光区域EA3可以发射第三光。
尽管图10示出了第一波长转换层QDL1设置在发光元件LE上并且第二波长转换层QDL2设置在第一波长转换层QDL1上，但是本公开不限于此。例如，第二波长转换层QDL2可以设置在发光元件LE上，第一波长转换层QDL1可以设置在第二波长转换层QDL2上。
图11是示出沿着图3的线B-B'截取的显示面板的又一示例的剖视图。
图11的实施例与图6的实施例的不同之处在于，透光层TPL设置在第一发光区域EA1中的每个中，第一波长转换层QDL1设置在第二发光区域EA2中的每个中，第二波长转换层QDL2设置在第三发光区域EA3中的每个中。在图11中，将省略与图6的实施例重复的描述。
参照图11，透光层TPL可以在第一发光区域EA1中的每个中设置在发光元件LE上。透光层TPL可以包括透光性有机材料。例如，透光层TPL可以包括环氧类树脂、丙烯酸类树脂、卡多类树脂或酰亚胺类树脂。
第一波长转换层QDL1可以在第二发光区域EA2中的每个中设置在发光元件LE上。第一波长转换层QDL1可以包括第二基体树脂BRS2和第二波长转换颗粒WCP2。因为第二基体树脂BRS2和第二波长转换颗粒WCP2与参照图10描述的那些基本上相同，所以将省略它们的描述。
第二波长转换层QDL2可以在第三发光区域EA3中的每个中设置在发光元件LE上。第二波长转换层QDL2可以包括第三基体树脂BRS3和第三波长转换颗粒WCP3。因为第三基体树脂BRS3和第三波长转换颗粒WCP3与参照图10描述的那些基本上相同，所以将省略它们的描述。
从第一发光区域EA1中的发光元件LE发射的第一光可以经由透光层TPL透射穿过第一滤色器CF1。也就是说，因为从第一发光区域EA1中的发光元件LE发射的第一光不被单独的波长转换层转换，所以第一光可以透射穿过第一滤色器CF1。因此，第一发光区域EA1可以发射第一光。
来自从第二发光区域EA2中的发光元件LE发射的第一光之中的被第一波长转换层QDL1转换的第二光可以透射穿过第二滤色器CF2。来自从第二发光区域EA2中的发光元件LE发射的第一光之中的未被第一波长转换层QDL1转换的第一光可以被第二滤色器CF2吸收或阻挡。因此，第二发光区域EA2可以发射第二光。
从第三发光区域EA3中的发光元件LE发射的第一光之中的由第二波长转换层QDL2转换的第三光可以透射穿过第三滤色器CF3。来自从第三发光区域EA3中的发光元件LE发射的第一光之中的未被第二波长转换层QDL2转换的第一光可以被第三滤色器CF3吸收或阻挡。因此，第三发光区域EA3可以发射第三光。
图12是示出根据一个或更多个实施例的显示面板的像素的布局图。
图12的实施例与图3的实施例的不同之处在于，第二发光区域EA2中的每个的尺寸与第一发光区域EA1和第三发光区域EA3中的每个的尺寸不同，并且第二共连接区域CCA2中的每个的尺寸与第一共连接区域CCA1和第三共连接区域CCA3中的每个的尺寸不同。在图12中，将省略与图3的实施例重复的描述。
参照图12，当第一发光区域EA1、第二发光区域EA2和第三发光区域EA3的尺寸彼此相同时，从第二发光区域EA2发射的第二光的亮度可以比从第一发光区域EA1发射的第一光的亮度或从第三发光区域EA3发射的第三光的亮度高。另外，当考虑分隔壁PW的支撑能力和分隔壁PW的粘合性时，优选地是，其中设置有分隔壁PW的空间是宽的。因此，为了容纳分隔壁PW的布置空间，第二发光区域EA2中的每个的尺寸可以比第一发光区域EA1和第三发光区域EA3中的每个的尺寸小。在这种情况下，第一发光区域EA1和第三发光区域EA3的尺寸可以基本上彼此相同。
另外，随着共电极CE与共连接电极CCE之间的接触区域变宽，可以减小共电极CE与共连接电极CCE之间的接触电阻，共电极CE和共连接电极CCE可以稳定地彼此连接。因此，当第二发光区域EA2中的每个的尺寸比第一发光区域EA1和第三发光区域EA3中的每个的尺寸小时，第二共连接区域CCA2中的每个的布置空间可以比第一共连接区域CCA1和第三共连接区域CCA3中的每个的布置空间大。也就是说，第二共连接区域CCA2中的每个的尺寸可以比第一共连接区域CCA1和第三共连接区域CCA3中的每个的尺寸大。在这种情况下，第一共连接区域CCA1和第三共连接区域CCA3的尺寸可以基本上彼此相同。
图13是示出根据一个或更多个实施例的显示面板的像素的布局图。
图13的实施例与图3的实施例的不同之处在于，多个发光区域EA1、EA2和EA3中的每个具有矩形平面形状，并且第二共连接电极CCE2设置在多个发光区域EA1、EA2和EA3中的每个的任何一个拐角(或顶点)处。
参照图13，第一共连接电极CCE1和第二共连接电极CCE2可以设置在多个发光区域EA1、EA2和EA3中的每个中。第一共连接电极CCE1可以设置在多个发光区域EA1、EA2和EA3中的每个的边缘处。第二共连接电极CCE2可以设置在多个发光区域EA1、EA2和EA3中的每个的至少一个拐角(或顶点)处。
尽管图13示出了当多个发光区域EA1、EA2和EA3中的每个具有矩形平面形状时，第二共连接电极CCE2设置在来自多个发光区域EA1、EA2和EA3中的每个的四个拐角(或顶点)之中的任何一个拐角(或顶点)处，但是本公开不限于此。例如，第二共连接电极CCE2可以设置在多个发光区域EA1、EA2和EA3中的每个的四个拐角(或顶点)中的两个拐角(或顶点)、三个拐角(或顶点)或四个拐角(或顶点)处。
尽管第二共连接电极CCE2具有扇形平面形状，但是本公开不限于此。第二共连接电极CCE2可以具有多边形平面形状或不规则平面形状。
第二共连接电极CCE2可以设置在在第一方向DR1和第二方向DR2上彼此相邻的四个发光区域中的每个中的任何一个拐角(或顶点)处。在第一方向DR1和第二方向DR2上彼此相邻的四个发光区域中在其处设置有第二共连接电极CCE2的拐角(或顶点)的位置可以彼此相邻。
例如，当第二共连接电极CCE2设置在在第一方向DR1上彼此相邻的发光区域之一中的左下拐角(或顶点)处时，第二共连接电极CCE2可以设置在另一发光区域中的右下拐角(或顶点)处。可选地，当第二共连接电极CCE2设置在在第一方向DR1上彼此相邻的发光区域中的任何一个发光区域中的左上拐角(或顶点)处时，第二共连接电极CCE2可以设置在另一发光区域中的右上拐角(或顶点)处。
此外，当第二共连接电极CCE2设置在在第二方向DR2上彼此相邻的发光区域中的任何一个发光区域中的左下拐角(或顶点)处时，第二共连接电极CCE2可以设置在另一发光区域中的左上拐角(或顶点)处。可选地，当第二共连接电极CCE2设置在在第二方向DR2上彼此相邻的发光区域中的任何一个发光区域中的右下拐角(或顶点)处时，第二共连接电极CCE2可以设置在另一发光区域中的右上拐角(或顶点)处。
因为沿着图13中所示的线D-D'截取的显示面板的剖视图与图6、图10或图11的剖视图基本上相同，所以将省略其描述。
图14是示出沿着图13的线E-E'截取的显示面板的示例的剖视图。
图14中所示的实施例与图7的实施例的不同之处在于，第二共连接电极CCE2设置在多个发光区域EA1、EA2和EA3中的每个中，而不是多个共连接区域CCA1、CCA2和CCA3中。在图14中，将省略与图7的实施例重复的描述。
参照图14，第二共连接电极CCE2的最大宽度Wcce2可以比第一共连接电极CCE1的最大宽度Wcce1宽。第二共连接电极CCE2与像素电极111之间的距离可以比第一共连接电极CCE1与像素电极111之间的距离短。
共电极CE可以在多个发光区域EA1、EA2和EA3中的每个的边缘处和至少一个拐角(顶点)处与第一共连接电极CCE1的被第二绝缘膜INS2暴露而不被覆盖的上表面、第二共连接电极CCE2的被第二绝缘膜INS2暴露而不被覆盖的上表面和发光元件LE的被第二绝缘膜INS2暴露而不被覆盖的上表面接触。因为第二共连接电极CCE2的最大宽度Wcce2比第一共连接电极CCE1的最大宽度Wcce1宽，所以共连接电极CCE与共电极CE之间的接触区域可以在多个发光区域EA1、EA2和EA3中的每个中由于第二共连接电极CCE2而增大。因此，即使共电极CE由于分隔壁PW的大厚度而断开，共电压也可以通过共连接电极CCE稳定地供应到共电极CE。
图15是示出根据一个或更多个实施例的显示面板的像素的布局图。
图15的实施例与图13的实施例的不同之处在于，发光元件LE中的每个具有矩形平面形状，并且第二共连接电极CCE2具有矩形平面形状。因此，将省略对图15的实施例的描述。
因为沿着图15中所示的线F-F'截取的显示面板的剖视图与图6、图10或图11的显示面板的剖视图基本上相同，所以将省略其描述。另外，因为沿着图15中所示的线G-G'截取的显示面板的剖视图与图14的剖视图基本上相同，所以将省略其描述。
图16是示出根据一个或更多个实施例的显示面板的像素的布局图。
图16的实施例与图13的实施例的不同之处在于，多个发光区域EA1、EA2、EA3和EA4中的每个具有菱形平面形状，并且像素PX包括四个发光区域EA1、EA2、EA3和EA4。在图16中，将省略与图13的实施例重复的描述。
参照图16，像素PX可以包括第一发光区域EA1、第二发光区域EA2、第三发光区域EA3和第四发光区域EA4。
第一发光区域EA1和第二发光区域EA2可以被设置为在第一斜线方向DDR1上彼此相邻，第三发光区域EA3和第四发光区域EA4可以被设置为在第一斜线方向DDR1上彼此相邻。第一发光区域EA1和第四发光区域EA4可以被设置为在与第一斜线方向DDR1交叉的第二斜线方向DDR2上彼此相邻。第二发光区域EA2和第三发光区域EA3可以被设置为在第二斜线方向DDR2上彼此相邻。第一斜线方向DDR1可以是第一方向DR1与第二方向DR2之间的方向，第二斜线方向DDR2可以是与第一斜线方向DDR1正交的方向。
除了它们的布置位置之外，第一发光区域EA1、第二发光区域EA2和第三发光区域EA3可以与参照图13描述的那些基本上相同。第四发光区域EA4指示用于发射第二光的区域。第四发光区域EA4可以将从发光元件LE输出的第一光的一部分转换为第二光并且输出第二光。
因为沿着图16中所示的线H-H'截取的显示面板的剖视图与图6、图10或图11的剖视图基本上相同，所以将省略其描述。另外，由于沿着图16中所示的线I-I'截取的显示面板的剖视图与图14的剖视图基本上相同，因此将省略其描述。
图17是示出根据一个或更多个实施例的显示面板的像素的布局图。
图17的实施例与图15的实施例的不同之处在于，发光元件LE中的每个具有菱形平面形状，并且第二共连接电极CCE2具有菱形平面形状。因此，将省略对图17的实施例的描述。
因为沿着图17中所示的线J-J'截取的显示面板的剖视图与图6、图10或图11的剖视图基本上相同，所以将省略其描述。另外，因为沿着图17中所示的线K-K'截取的显示面板的剖视图与图14的剖视图基本上相同，所以将省略其描述。
图18是示出根据又一实施例的显示面板的像素的布局图。
图18的实施例与图3的实施例的不同之处在于，多个共连接区域CCA'中的每个与多个发光区域EA1、EA2和EA3间隔开。在图18中，将省略与图3的实施例重复的描述。
参照图18，多个共连接区域CCA'中的每个可以是共连接电极CCE和共电极CE彼此连接的区域。多个共连接区域CCA'中的每个可以与多个发光区域EA1、EA2和EA3间隔开。多个共连接区域CCA'中的每个可以设置在在第一斜线方向DDR1上相邻的发光区域之间。另外，多个共连接区域CCA'中的每个可以设置在在第二斜线方向DDR2上相邻的发光区域之间。第一斜线方向DDR1可以是第一方向DR1与第二方向DR2之间的方向，第二斜线方向DDR2可以是与第一斜线方向DDR1正交的方向。
多个发光区域EA1、EA2和EA3以及多个共连接区域CCA'中的每个可以由分隔壁PW划分。分隔壁PW可以被设置为分别环绕(或围绕)多个发光区域EA1、EA2和EA3以及多个共连接区域CCA'。
多个共连接区域CCA'中的每个可以具有矩形平面形状，但是本公开不限于此。多个共连接区域CCA'中的每个可以具有除了矩形平面形状之外的多边形平面形状、圆形平面形状、椭圆形平面形状或不规则平面形状。
图19是示出沿着图18的线M-M'截取的显示面板的示例的剖视图。
图19的实施例与图7的实施例的不同之处在于，共连接区域CCA'还设置在第二发光区域EA2与第三发光区域EA3之间。
参照图19，共连接区域CCA'可以包括通过穿过分隔壁PW而暴露共电极CE的孔CCT。共电极CE可以与共连接区域CCA'中的第二共连接电极CCE2的上表面接触。由于共连接区域CCA'，共连接电极CCE与共电极CE之间的接触区域可以增大。因此，即使共电极CE由于分隔壁PW的大厚度而断开，共电压也可以通过共连接电极CCE稳定地供应到共电极CE。
尽管图19示出了波长转换层QDL未设置在共连接区域CCA'中，但是本公开不限于此。例如，即使发光元件LE未设置在共连接区域CCA'中，波长转换层QDL也可以设置在共连接区域CCA'中。在这种情况下，滤色器可以设置在共连接区域CCA'的波长转换层QDL上。
图20是示出根据一个或更多个实施例的显示面板的像素的布局图。
图20的实施例与图18的实施例的不同之处在于，多个共连接区域CCA'的数量减少到一半。在图20中，将省略与图18的实施例重复的描述。
参照图20，分隔壁PW的宽度可以在其中设置有共连接区域CCA'的区域中比在其中未设置有共连接区域CCA'的区域中窄。因为与分隔壁PW的厚度相比，分隔壁PW具有窄的宽度，所以分隔壁PW的支撑能力可能降低，从而导致分隔壁PW的破坏，或者分隔壁PW的粘合性可能降低，从而导致分隔壁PW的分开。因此，考虑到分隔壁PW的支撑能力和分隔壁PW的粘合性，可以适当地设计多个共连接区域CCA'的数量。
图21是示出根据本公开的一个或更多个实施例的用于制造显示装置的方法的流程图。图22至图33是示出根据本公开的一个或更多个实施例的用于制造显示装置的方法的剖视图。
首先，如图22中所示，在第一基底SUB1上形成第一连接电极层112L_1，在第二基底SUB2的发光材料层LEML上形成第二连接电极层112L_2(图21的S110)，其中，发光材料层LEML可以形成在第二基底SUB2上的缓冲膜BF上。
沉积第一连接电极层112L_1，以覆盖第一基底SUB1的像素电极111。第一连接电极层112L_1可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。可以通过诸如化学机械抛光(CMP)工艺的抛光工艺来使第一连接电极层112L_1的面对第二连接电极层112L_2的一个表面平坦化。
如图8中所示，第一半导体材料层LEMD可以包括第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2。第二半导体材料层LEMU可以是未掺杂有掺杂剂的半导体层(即，未掺杂的半导体层)。如图9中所示，第二半导体材料层LEMU可以与第一分隔壁PW1的第六子分隔壁SPW6对应。例如，第二半导体材料层LEMU可以是未掺杂有掺杂剂的GaN。第二半导体材料层LEMU的厚度可以比第一半导体材料层LEMD的厚度厚。
可以在第一半导体材料层LEMD上沉积第一绝缘膜INS1。可以在第一半导体材料层LEMD上使第一绝缘膜INS1图案化。如图22中所示，第一绝缘膜INS1可以在第三方向DR3上不与像素电极111叠置。第一绝缘膜INS1可以由诸如氧化硅(SiO2)膜、氧化铝(Al2O3)膜或氧化铪(HfOX)膜的无机膜形成。
可以在第一绝缘膜INS1和第一半导体材料层LEMD上沉积第二连接电极层112L_2。第二连接电极层112L_2可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。可以通过诸如化学机械抛光(CMP)工艺的抛光工艺来使第二连接电极层112L_2的面对第一连接电极层112L_1的一个表面平坦化。
第二，如图23中所示，将第一连接电极层112L_1和第二连接电极层112L_2彼此附着，并且去除第二基底SUB2(图21的S210)。
使第一基底SUB1的第一连接电极层112L_1和第二基底SUB2的第二连接电极层112L_2彼此接触。然后，在合适的温度(例如，预定温度)下对第一连接电极层112L_1和第二连接电极层112L_2进行熔融结合，以形成一个连接电极层112L。也就是说，连接电极层112L设置在第一基底SUB1的像素电极111与第二基底SUB2的发光材料层LEML之间，并且用作用于使第一基底SUB1的像素电极111结合到第二基底SUB2的发光材料层LEML的结合金属层。
然后，可以通过诸如化学机械抛光(CMP)工艺的抛光工艺和/或蚀刻工艺去除第二基底SUB2和缓冲膜BF。另外，可以通过诸如CMP工艺的抛光工艺去除发光材料层LEML的第二半导体材料层LEMU的上部的一部分。
第三，如图24中所示，在发光材料层LEML上形成掩模图案MP(图21的S310)。
掩模图案MP可以包括第一掩模图案MP1和第二掩模图案MP2。
在发光材料层LEML的上表面上形成第一掩模图案MP1。发光材料层LEML的上表面可以是通过去除第二基底SUB2、缓冲膜BF而向上暴露的表面。在其他实施例中，也可以去除第二半导体材料层LEMU。第一掩模图案MP1可以设置在将要形成有发光元件LE的区域中。在一个或更多个其他实施例中，第一掩模图案MP1可以设置在将要形成有第一分隔壁PW1的区域中。第一掩模图案MP1可以在第三方向DR3上与像素电极111叠置。第一掩模图案MP1可以由诸如氧化硅(SiO2)膜、氧化铝(Al2O3)膜或氧化铪(HfOX)膜的无机膜形成。第一掩模图案MP1的厚度可以近似为1μm至2μm。
第二掩模图案MP2可以设置在第一掩模图案MP1中的部分图案上。第二掩模图案MP2可以设置在将要形成有第一分隔壁PW1的区域中。第二掩模图案MP2可以包括诸如镍(Ni)的导电材料。第二掩模图案MP2的厚度可以近似为0.01μm至1μm。
第四，如图25至图27中所示，根据掩模图案MP蚀刻发光材料层LEML和连接电极层112L，以形成发光元件LE、共连接电极CCE和分隔壁PW(图21的S410)。
如图25中所示，第二掩模图案MP2可以不被用于蚀刻发光材料层LEML的第一蚀刻材料EG1蚀刻。为此，设置有第二掩模图案MP2的区域的发光材料层LEML可以不被第一蚀刻材料EG1蚀刻。因此，可以在设置有第二掩模图案MP2的区域中形成分隔壁PW。
第一蚀刻材料EG1对发光材料层LEML的蚀刻率可以比对第一掩模图案MP1的蚀刻率高。因此，可以在仅设置有第一掩模图案MP1的区域中形成具有在第三方向DR3上比第一分隔壁PW1的厚度薄的厚度的发光元件LE。
此外，可以通过第一蚀刻材料EG1从其中未设置有第一掩模图案MP1和第二掩模图案MP2的区域完全地去除发光材料层LEML。
然后，如图26中所示，第二掩模图案MP2、发光元件LE和第一绝缘膜INS1可以不被用于蚀刻连接电极层112L的第二蚀刻材料EG2蚀刻。为此，第二掩模图案MP2、发光元件LE中的每个和设置在第一绝缘膜INS1下方的连接电极层112L可以不被第二蚀刻材料EG2蚀刻。因此，可以形成设置在发光元件LE中的每个下方的连接电极112和设置在第一绝缘膜INS1下方的共连接电极CCE。
然后，如图27中所示，第二掩模图案MP2、发光元件LE和共连接电极CCE可以不被用于蚀刻第一绝缘膜INS1的第三蚀刻材料EG3蚀刻。因此，可以通过第三蚀刻材料EG3蚀刻被分隔壁PW暴露而不被覆盖的第一绝缘膜INS1。结果，共连接电极CCE的上表面的一部分可以被第一绝缘膜INS1暴露而不被覆盖。
例如，如图6中所示，设置在多个发光区域EA1、EA2和EA3中的每个的边缘处的第一共连接电极CCE1的上表面可以被第一绝缘膜INS1暴露而不被覆盖。此外，如图7中所示，设置在多个共连接区域CCA1、CCA2和CCA3中的每个中的第二共连接电极CCE2的上表面可以被第一绝缘膜INS1暴露而不被覆盖。
第五，如图29中所示，在发光元件LE中的每个的侧面、第一共连接电极CCE1的侧面和分隔壁PW的侧面上形成第二绝缘膜INS2(图21的S510)。也可以在像素电极111中的每个的侧面和连接电极112中的每个的侧面上形成第二绝缘膜INS2。由于附图中的一些示出了剖视图，因此元件中的一些看起来具有背对的侧面。然而，在实际实施例中，背对的侧面实际上可以是一个连续的侧面(例如，外围或圆周侧面)的一部分。如图28中所示，沉积第二绝缘膜层INSL2，以覆盖发光元件LE和分隔壁PW。可以在共连接电极CCE的上表面和侧面、分隔壁PW的上表面和侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面、发光元件LE中的每个的上表面和侧面以及第一基底SUB1的在像素电极111与共连接电极CCE之间的上表面上设置第二绝缘膜层INSL2。
然后，如图29中所示，在没有单独的掩模的情况下，在第三方向DR3上形成大的电压差，并且当通过第四蚀刻材料EG4蚀刻第二绝缘膜层INSL2时，第四蚀刻材料EG4在第三方向DR3上移动的同时蚀刻第二绝缘膜层INSL2。为此，去除设置在由第一方向DR1和第二方向DR2限定的水平面上的第二绝缘膜层INSL2，而可以不去除设置在由第三方向DR3限定的竖直面上的第二绝缘膜层INSL2。因此，可以去除设置在共连接电极CCE的上表面、分隔壁PW的上表面、发光元件LE中的每个的上表面以及第一基底SUB1的在像素电极111与共连接电极CCE之间的上表面上的第二绝缘膜层INSL2。相反，可以不去除设置在共连接电极CCE的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上的第二绝缘膜层INSL2。因此，可以在共连接电极CCE的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上形成第二绝缘膜INS2。
第二绝缘膜INS2可以由诸如氧化硅(SiO2)膜、氧化铝(Al2O3)膜或氧化铪(HfOX)膜的无机膜形成。第二绝缘膜INS2的厚度可以近似为0.1μm。
因为可以通过第四蚀刻材料EG4去除第二绝缘膜层INSL2的设置在分隔壁PW的侧面上的上部的一部分，所以在第三方向DR3上，设置在分隔壁PW的侧面上的第二绝缘膜INS2的高度可以比分隔壁PW的上表面的高度低。类似地，因为可以通过第四蚀刻材料EG4去除第二绝缘膜层INSL2的设置在发光元件LE中的每个的侧面上的上部的一部分，所以在第三方向DR3上，设置在发光元件LE中的每个的侧面上的第二绝缘膜INS2的高度可以比发光元件LE的上表面的高度低。
第六，如图30中所示，形成覆盖发光元件LE和分隔壁PW的共电极CE(图21的S610)。
在发光元件LE和分隔壁PW上沉积共电极CE。在这种情况下，可以在共连接电极CCE的上表面、分隔壁PW的上表面以及第一基底SUB1的设置在像素电极111与共连接电极CCE之间的上表面上设置共电极CE。也可以在设置在共连接电极CCE的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上的第二绝缘膜INS2上设置共电极CE。
共连接电极CCE的被第一绝缘膜INS1暴露而未被覆盖的上表面可以与共电极CE接触。例如，如图6中所示，设置在多个发光区域EA1、EA2和EA3中的每个的边缘处的第一共连接电极CCE1的上表面可以与共电极CE接触。此外，如图7中所示，设置在多个共连接区域CCA1、CCA2和CCA3中的每个中的第二共连接电极CCE2的上表面可以与共电极CE接触。
共电极CE可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物(TCO)。共电极CE的厚度可以近似为0.1μm。
第七，如图31和图32中所示，在发光元件LE中的每个的侧面、共连接电极CCE的侧面和分隔壁PW的侧面上形成反射膜RF(图21的S710)。
如图31中所示，完全地沉积反射层RL，以覆盖发光元件LE和分隔壁PW。在这种情况下，可以在共电极CE上设置反射层RL，共电极CE设置在共连接电极CCE的上表面和侧面、分隔壁PW的上表面和侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面、发光元件LE中的每个的上表面和侧面以及第一基底SUB1的设置在像素电极111与共连接电极CCE之间的上表面上。
然后，如图32中所示，在没有单独的掩模的情况下，在第三方向DR3上形成大的电压差，并且当使用第五蚀刻材料EG5蚀刻反射层RL时，第五蚀刻材料EG5在第三方向DR3上移动的同时蚀刻反射层RL。因此，去除设置在由第一方向DR1和第二方向DR2限定的水平面上的反射层RL，而可以不去除设置在由第三方向DR3限定的竖直面上的反射层RL。为此，可以去除设置在第一共连接电极CCE1的上表面、第二共连接电极CCE2的上表面、分隔壁PW的上表面、发光元件LE中的每个的上表面以及第一基底SUB1的设置在像素电极111与共连接电极CCE之间的上表面上的反射层RL。相反，可以不去除设置在第一共连接电极CCE1的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上的反射层RL。因此，反射膜RF可以设置在设置在第一共连接电极CCE1的侧面、分隔壁PW的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面和发光元件LE中的每个的侧面上的共电极CE上。
反射膜RF可以包括诸如铝(Al)的具有高反射率的金属材料。反射膜RF的厚度可以近似为0.1μm。
因为可以去除反射层RL的设置在分隔壁PW的侧面上的上部的一部分，所以在第三方向DR3上，设置在分隔壁PW的侧面上的反射膜RF的高度可以比分隔壁PW的上表面的高度低。类似地，因为可以去除反射层RL的设置在发光元件LE中的每个的侧面上的上部的一部分，所以在第三方向DR3上，设置在发光元件LE中的每个的侧面上的反射膜RF的高度可以比发光元件LE的上表面的高度低。
第八，如图33中所示，在由分隔壁PW划分的多个发光区域EA1、EA2和EA3中的每个中形成波长转换层QDL，在波长转换层QDL上形成滤色器CF1、CF2和CF3(图21的S810)。
在由分隔壁PW划分的第一发光区域EA1、第二发光区域EA2和第三发光区域EA3中的每个中形成波长转换层QDL。在这种情况下，因为在第一发光区域EA1、第二发光区域EA2和第三发光区域EA3中的每个中形成相同的波长转换层QDL，所以可以通过一次工艺在第一发光区域EA1、第二发光区域EA2和第三发光区域EA3中的每个中形成波长转换层QDL。
当分隔壁PW的上表面被波长转换层QDL覆盖时，可以通过诸如CMP工艺的抛光工艺去除设置在分隔壁PW的上表面上的波长转换层QDL。为此，分隔壁PW的上表面可以被波长转换层QDL暴露而不被覆盖。可以使波长转换层QDL中的每个的上表面和分隔壁PW的上表面彼此连接以是平坦的。
然后，可以在设置在第一发光区域EA1中的每个中的波长转换层QDL上形成第一滤色器CF1，可以在设置在第二发光区域EA2中的每个中的波长转换层QDL上形成第二滤色器CF2，可以在设置在第三发光区域EA3中的每个中的波长转换层QDL上形成第三滤色器CF3。
图34是示出根据一个或更多个实施例的包括显示装置的虚拟现实装置的视图。在图34中，示出了应用根据一个或更多个实施例的显示装置10_1的虚拟现实装置1。
参照图34，根据一个或更多个实施例的虚拟现实装置1可以是眼镜型装置。根据一个或更多个实施例的虚拟现实装置1可以包括显示装置10_1、左眼镜片10a、右眼镜片10b、支撑框架20、眼镜框架腿30a和30b、反射构件40以及显示装置容纳部分50。
尽管图34示出了包括眼镜框架腿30a和30b的虚拟现实装置1，但是根据一个或更多个实施例的虚拟现实装置1可以应用于包括可以安装在头部上的头戴带(而不是眼镜框架腿30a和30b)的头戴式显示器。也就是说，根据一个或更多个实施例的虚拟现实装置1不限于图34中所示的虚拟现实装置，并且以各种形式可应用于各种电子装置。
显示装置容纳部分50可以容纳显示装置10_1和反射构件40。显示在显示装置10_1上的图像可以被反射构件40反射并且通过右眼镜片10b提供到用户的右眼。为此，用户可以通过右眼观看显示在显示装置10_1上的虚拟现实图像。
尽管图34示出了显示装置容纳部分50设置在支撑框架20的右端处，但是本公开不限于此。例如，显示装置容纳部分50可以设置在支撑框架20的左端处，在这种情况下，显示在显示装置10_1上的图像可以被反射构件40反射并通过左眼镜片10a提供到用户的左眼。为此，用户可以通过左眼观看显示在显示装置10_1上的虚拟现实图像。可选地，显示装置容纳部分50可以设置在支撑框架20的左端和右端两者处，在这种情况下，用户可以通过左眼和右眼两者观看显示在显示装置10_1上的虚拟现实图像。
图35是示出根据一个或更多个实施例的包括显示装置的智能装置的视图。
参照图35，根据一个或更多个实施例的显示装置10_2可以应用于作为智能装置之一的智能手表2。
图36是示出根据一个或更多个实施例的包括显示装置的车辆仪表板和中央仪表盘的视图。图36中示出了根据一个或更多个实施例的显示装置10_a、10_b、10_c、10_d和10_e应用于其的车辆。
参照图36，根据一个或更多个实施例的显示装置10_a、10_b和10_c可以应用于车辆的仪表板，应用于车辆的中央仪表盘，或者应用于设置在车辆的仪表板上的中央信息显示器(CID)。另外，根据一个或更多个实施例的显示装置10_d和10_e可以应用于代替车辆的侧视镜的室内镜显示器。
图37是示出根据一个或更多个实施例的包括显示装置的透明显示装置的视图。
参照图37，根据一个或更多个实施例的显示装置10_3可以应用于透明显示装置。透明显示装置可以显示图像IM并且同时透射光。因此，位于透明显示装置的前表面处的用户不仅可以观看显示在显示装置10_3上的图像IM，而且可以观看位于透明显示装置的后表面处的对象RS或背景。当显示装置10_3应用于透明显示装置时，图5中所示的显示装置10的基体基底BSUB以及图5和图6中所示的显示装置10的第一基底SUB1可以包括能够透射光的光透射部分，或者可以由能够透射光的材料形成。
图38是根据一个或更多个实施例的像素电路区域和发光元件的电路图。
图38中示出了图6的像素电路区域PXC和发光元件LE的示例。
参照图38，发光元件LE根据驱动电流Ids发射光。发光元件LE的发射量可以与驱动电流Ids成比例。发光元件LE可以是包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的无机半导体的无机发光元件。例如，发光元件LE可以是微型发光二极管。
发光元件LE的阳极电极可以连接到驱动晶体管DT的源电极，其阴极电极可以连接到比高电位电压低的低电位电压供应到其的第二电力线VSL。
驱动晶体管DT根据栅电极与源电极之间的电压差调整从第一电力电压供应到其的第一电力线VDL流到发光元件LE的电流。驱动晶体管DT的栅电极可以连接到第一晶体管ST1的第一电极，其源电极可以连接到发光元件LE的阳极电极，其漏电极可以连接到高电位电压施加到其的第一电力线VDL。
第一晶体管ST1通过扫描线SL的扫描信号导通，以使数据线DL连接到驱动晶体管DT的栅电极。第一晶体管ST1的栅电极可以连接到扫描线SL，其第一电极可以连接到驱动晶体管DT的栅电极，其第二电极可以连接到数据线DL。
第二晶体管ST2通过感测信号线SSL的感测信号导通，以使初始化电压线VIL连接到驱动晶体管DT的源电极。第二晶体管ST2的栅电极可以连接到感测信号线SSL，其第一电极可以连接到初始化电压线VIL，其第二电极可以连接到驱动晶体管DT的源电极。
尽管第一晶体管ST1和第二晶体管ST2中的每个的第一电极可以是源电极，其第二电极可以是漏电极，但是应当注意的是，它们不限于此。也就是说，第一晶体管ST1和第二晶体管ST2中的每个的第一电极可以是漏电极，其第二电极可以是源电极。
电容器Cst形成在驱动晶体管DT的栅电极与源电极之间。电容器Cst存储驱动晶体管DT的栅极电压与源极电压之间的电压差。
尽管在图38中驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2由p型金属氧化物半导体场效应晶体管(MOSFET)形成，但是应当注意的是，晶体管不限于此。驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2可以由n型MOSFET形成。
图39是根据一个或更多个实施例的像素电路区域和发光元件的电路图。
图39中示出了图6的像素电路区域PXC和发光元件LE的另一示例。
参照图39，发光元件LE根据驱动电流Ids发射光。发光元件LE的发射量可以与驱动电流Ids成比例。发光元件LE可以是包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的无机半导体的无机发光元件。例如，发光元件LE可以是微型发光二极管。
发光元件LE的阳极电极可以连接到第四晶体管ST4的第一电极和第六晶体管ST6的第二电极，其阴极电极可以连接到第二电力线VSL。寄生电容Cel可以形成在发光元件LE的阳极电极与阴极电极之间。
像素电路区域PXC包括驱动晶体管DT、开关元件和电容器C1。开关元件包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6。
驱动晶体管DT包括栅电极、第一电极和第二电极。驱动晶体管DT根据施加到栅电极的数据电压控制在第一电极与第二电极之间流动的漏-源电流(在下文中，称为“驱动电流”)。
电容器C1形成在第一电力线VDL与驱动晶体管DT的栅电极之间。电容器C1的一个电极可以连接到驱动晶体管DT的栅电极，电容器C1的另一电极可以连接到第一电力线VDL。
当第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的每个的第一电极是源电极时，其第二电极可以是漏电极。可选地，当第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的每个的第一电极是漏电极时，其第二电极可以是源电极。
第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的每个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任何一种形成。当第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的每个的半导体层由多晶硅形成时，形成该半导体层的工艺可以是低温多晶硅(LTPS)工艺。第一晶体管ST1可以包括第一第一晶体管ST1-1和第一第二晶体管ST1-2，第一第一晶体管ST1-1的栅电极和第一第二晶体管ST1-2的栅电极可以连接到写入扫描线GWL。第三晶体管ST3可以包括第三第一晶体管ST3-1和第三第二晶体管ST3-2，第三第一晶体管ST3-1的栅电极和第三第二晶体管ST3-2的栅电极可以连接到初始化扫描线GIL。第四晶体管ST4的栅电极可以连接到控制扫描线GCL，第四晶体管ST4的第二电极可以连接到初始化电压线VIL。第五晶体管ST5的栅电极可以连接到发光线EL。
尽管在图39中第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT由p型MOSFET形成，但是晶体管不限于此，并且可以由n型MOSFET形成。
此外，可以考虑驱动晶体管DT的特性和发光元件LE的特性等来设定第一电力线VDL的第一电力电压、第二电力线VSL的第二电力电压和初始化电压线VIL的第三电力电压。
图40是根据一个或更多个实施例的像素电路区域和发光元件的电路图。
图40中示出了图6的像素电路区域PXC和发光元件LE的另外的示例。
图40的实施例与图39的实施例的不同之处在于，驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6由p型MOSFET形成，第一晶体管ST1和第三晶体管ST3由n型MOSFET形成。
参照图40，由p型MOSFET形成的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6中的每个的有源层可以由多晶硅形成，由n型MOSFET形成的第一晶体管ST1和第三晶体管ST3中的每个的有源层可以由氧化物半导体形成。
图40的实施例与图39的实施例的不同之处在于，第二晶体管ST2的栅电极和第四晶体管ST4的栅电极连接到写入扫描线GWL，而第一晶体管ST1的栅电极连接到控制扫描线GCL。在图40中，因为第一晶体管ST1和第三晶体管ST3由n型MOSFET形成，所以栅极高电压的扫描信号可以施加到控制扫描线GCL和初始化扫描线GIL。相反，因为第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6由p型MOSFET形成，所以栅极低电压的扫描信号可以施加到写入扫描线GWL和发光线EL。
应当注意的是，根据本公开的实施例的像素电路区域PXC不限于图38至图40中所示的像素电路区域。除了图38至图40中所示的实施例之外，根据本公开的实施例的像素电路区域PXC可以以本领域技术人员已知并且可以采用的其他电路结构形成。
图41是示出沿着图3的线B-B'截取的显示面板的示例的剖视图。图42是示出沿着图3的线C-C'截取的显示面板的示例的剖视图。图43是示出图41和图42的分隔壁的示例的放大剖视图。
图41至图43的实施例与图6、图7和图9的实施例的不同之处在于，第一绝缘膜INS1被去除，并且第一分隔壁PW1包括具有彼此不同的相应的宽度的第一部分PWP1和第二部分PWP2。在图41中，将省略与图6、图7和图9的实施例重复的描述。
参照图41，因为第一绝缘膜INS1被去除，所以第一分隔壁PW1可以设置在共连接电极CCE上。也就是说，由于第一绝缘膜INS1的去除，第一分隔壁PW1用作用于使共连接电极CCE与共电极CE连接的导电连接器。也就是说，因为第一分隔壁PW1与共连接电极CCE的上表面接触，所以共连接电极CCE的共电压可以施加到第一分隔壁PW1。
第一分隔壁PW1可以包括第一部分PWP1和设置在第一部分PWP1上的第二部分PWP2。第一部分PWP1的宽度Wpwp1可以比第二部分PWP2的宽度Wpwp2大。为此，第一部分PWP1的上表面的边缘可以被第二部分PWP2暴露而不被覆盖。
第一部分PWP1的宽度Wpwp1可以与共连接电极CCE的宽度Wcce基本上相同。为此，共连接电极CCE的上表面可以被第一分隔壁PW1覆盖。也就是说，共连接电极CCE的上表面不被暴露。
第一部分PWP1的高度Tpwp1可以与发光元件LE的高度Tle基本上相同。第一部分PWP1的高度Tpwp1可以比第二部分PWP2的高度Tpwp2小。
第一部分PWP1可以包括与发光元件LE的材料相同的材料。第一部分PWP1可以包括第一子分隔壁SPW1、第二子分隔壁SPW2、第三子分隔壁SPW3、第四子分隔壁SPW4和第五子分隔壁SPW5。第二部分PWP2可以包括第六子分隔壁SPW6和第七子分隔壁SPW7。第六子分隔壁SPW6和第七子分隔壁SPW7的厚度Tspw6和Tspw7可以比第一部分PWP1的高度Tpwp1大。
第一子分隔壁SPW1可以由与发光元件LE的第一半导体层SEM1的材料相同的材料形成，第二子分隔壁SPW2可以由与发光元件LE的电子阻挡层EBL的材料相同的材料形成。第三子分隔壁SPW3可以由与发光元件LE的活性层MQW的材料相同的材料形成，第四子分隔壁SPW4可以由与发光元件LE的超晶格层SLT的材料相同的材料形成。第五子分隔壁SPW5可以由与发光元件LE的第二半导体层SEM2的材料相同的材料形成。
第二绝缘膜INS2可以设置在共连接电极CCE的侧面、第一分隔壁PW1的第一部分PWP1的侧面和第二部分PWP2的侧面上。共电极CE可以设置在第一部分PWP1的被第二绝缘膜INS2和第二部分PWP2暴露而不被覆盖的上表面上。
如图41和图43中所示，共电极CE可以与第一分隔壁PW1的第一部分PWP1的被第一分隔壁PW1的第二部分PWP2暴露而不被覆盖的上表面接触。在这种情况下，共电极CE可以通过共连接电极CCE和第一分隔壁PW1的第一部分PWP1而被供应有共电压。因此，即使共电极CE由于分隔壁PW的大厚度和窄宽度而在分隔壁PW的侧面上断开，也可以通过共连接电极CCE和第一分隔壁PW1的第一部分PWP1将共电压稳定地供应到共电极CE。
图44至图52是示出根据本公开的一个或更多个实施例的用于制造显示面板的方法的剖视图。
图44至图52是示出用于制造图41中所示的显示面板的方法的示例的剖视图。在图44至图52中，将省略与图22至图33的实施例重复的描述。
首先，如图44中所示，不在第一半导体材料层LEMD上形成单独的第一绝缘膜INS1。可以在第一半导体材料层LEMD上沉积第二连接电极层112L_2(图21的S110)。
然后，如图45中所示，将第一连接电极层112L_1和第二连接电极层112L_2彼此附着，并且去除第二基底SUB2和缓冲膜BF(图21的S210)。
然后，如图46中所示，在发光材料层LEML的上表面上形成第一掩模图案MP1。可以在第一掩模图案MP1中的一些中的每个上设置第二掩模图案MP2。此时，第二掩模图案MP2的宽度Wmp2可以比在第三方向DR3上与第二掩模图案MP2叠置的第一掩模图案MP1的宽度Wmp1小(图21的S310)。
然后，如图47中所示，第二掩模图案MP2可以不被用于蚀刻发光材料层LEML的第一蚀刻材料EG1蚀刻。为此，设置有第二掩模图案MP2的区域的发光材料层LEML可以不被第一蚀刻材料EG1蚀刻。因此，可以在设置有第二掩模图案MP2的区域中形成第一分隔壁PW1的第二部分PWP2。
第一蚀刻材料EG1对发光材料层LEML的蚀刻率可以比对第一掩模图案MP1的蚀刻率高。因此，可以在设置有第一掩模图案MP1的区域中形成发光元件LE和第一分隔壁PW1的第一部分PWP1。为此，第一分隔壁PW1的第一部分PWP1的上表面可以被第二部分PWP2暴露而不被覆盖，发光元件LE中的每个的高度Tle可以与第一部分PWP1的高度Tpwp1基本上相同。
可以在未设置有第一掩模图案MP1和第二掩模图案MP2的区域中通过第一蚀刻材料EG1完全地去除发光材料层LEML。
然后，如图48中所示，第二掩模图案MP2、发光元件LE和第一分隔壁PW1的第一部分PWP1可以不被用于蚀刻连接电极层112L的第二蚀刻材料EG2蚀刻。为此，第二掩模图案MP2、发光元件LE和设置在第一分隔壁PW1的第一部分PWP1下方的连接电极层112L可以不被第二蚀刻材料EG2蚀刻。因此，可以形成设置在发光元件LE中的每个下方的连接电极112和设置在第一分隔壁PW1的第一部分PWP1下方的共连接电极CCE。
未被第一蚀刻材料EG1和第二蚀刻材料EG2蚀刻的第一掩模图案MP1和第二掩模图案MP2可以分别被保留为第二分隔壁PW2和第三分隔壁PW3(图21的S410)。
然后，如图49中所示，沉积第二绝缘膜层，以覆盖发光元件LE和分隔壁PW。在一个或更多个实施例中，蚀刻设置在发光元件LE中的每个的上表面和分隔壁PW的上表面上的第二绝缘膜层。为此，可以在共连接电极CCE的侧面、第一分隔壁PW1的第一部分PWP1的侧面、第二分隔壁PW2的侧面、第三分隔壁PW3的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面以及发光元件LE中的每个的侧面上形成第二绝缘膜INS2(图21的S510)。
然后，如图50中所示，在发光元件LE和分隔壁PW上沉积共电极CE。
可以在共连接电极CCE的侧面、第一分隔壁PW1的第一部分PWP1的上表面、第二分隔壁PW2的侧面和上表面、像素电极111中的每个的侧面、连接电极112中的每个的侧面、发光元件LE中的每个的侧面和上表面以及第一基底SUB1的设置在像素电极111与共连接电极CCE之间的上表面上设置共电极CE。此外，共电极CE可以设置在第二绝缘膜INS2上(图21的S610)。
然后，如图51中所示，沉积反射层，以覆盖发光元件LE和分隔壁PW。在一个或更多个实施例中，蚀刻设置在发光元件LE中的每个的上表面和分隔壁PW的上表面上的反射层。为此，可以在共连接电极CCE的侧面、第一分隔壁PW1的第一部分PWP1和第二部分PWP2的侧面、第二分隔壁PW2的侧面、第三分隔壁PW3的侧面、像素电极111中的每个的侧面、连接电极112中的每个的侧面以及设置在发光元件LE中的每个的侧面上的共电极CE上形成反射膜RF(图21的S710)。
然后，如图52中所示，在由分隔壁PW划分的多个发光区域EA1、EA2和EA3中的每个中形成波长转换层QDL，在波长转换层QDL上形成滤色器CF1、CF2和CF3(图21的S810)。
如图44至图52中所示，因为第一绝缘膜INS1被去除，所以第一分隔壁PW1用作用于使共连接电极CCE与共电极CE连接的导电连接器。也就是说，由于第一绝缘膜INS1的去除，可以省略蚀刻设置在共连接电极CCE的上表面的边缘处的第一绝缘膜INS1的工艺，从而可以简化制造工艺。
图53是示出沿着图3的线B-B'截取的显示面板的示例的剖视图。图54是示出沿着图3的线C-C'截取的显示面板的示例的剖视图。图55是示出图54的分隔壁的示例的放大剖视图。
图53至图55的实施例与图41至图43的实施例的不同之处在于，第一分隔壁PW1的第一部分PWP1的高度Tpwp1比发光元件LE的高度Tle大，因此将省略图53至图55的详细描述。
图56和图57是示出图21的S310和S410的剖视图。
图56的实施例与图46的实施例的不同之处在于，第一掩模图案MP1的其上设置有第二掩模图案MP2的第二子掩模图案MP12的厚度Tmp12可以比第一掩模图案MP1的第一子掩模图案MP11的厚度Tmp11大。在图56中，将省略与图46的实施例重复的描述。
首先，如图57中所示，第二掩模图案MP2可以不被用于蚀刻发光材料层LEML的第一蚀刻材料EG1蚀刻。为此，设置有第二掩模图案MP2的区域的发光材料层LEML可以不被第一蚀刻材料EG1蚀刻。因此，可以在设置有第二掩模图案MP2的区域中形成第一分隔壁PW1的第二部分PWP2。
如图57中所示，第一蚀刻材料EG1对发光材料层LEML的蚀刻率可以比第一掩模图案MP1的蚀刻率高。此时，第一掩模图案MP1的第一子掩模图案MP11的厚度Tmp11可以比第二子掩模图案MP12的厚度Tmp12小。因此，其上设置有第一子掩模图案MP11的发光材料层LEML可以比其上设置有第二子掩模图案MP12的发光材料层LEML稍微更多地蚀刻。因此，可以在设置有第一子掩模图案MP11的区域中设置发光元件LE，并且可以在未设置有第一子掩模图案MP11的区域中形成具有比发光元件LE的高度Tle大的高度Tpwp1的第一分隔壁PW1的第一部分PWP1。结果，第一分隔壁PW1的第一部分PWP1的上表面可以被第二部分PWP2暴露而不被覆盖。
可以在未设置有第一掩模图案MP1和第二掩模图案MP2的区域中通过第一蚀刻材料EG1完全地去除发光材料层LEML。
然后，如图48中所示，第二掩模图案MP2、发光元件LE和第一分隔壁PW1的第一部分PWP1可以不被用于蚀刻连接电极层112L的第二蚀刻材料EG2蚀刻。为此，第二掩模图案MP2、发光元件LE和设置在第一分隔壁PW1的第一部分PWP1下方的连接电极层112L可以不被第二蚀刻材料EG2蚀刻。因此，可以形成设置在发光元件LE中的每个下方的连接电极112和设置在第一分隔壁PW1的第一部分PWP1下方的共连接电极CCE。
未被第一蚀刻材料EG1和第二蚀刻材料EG2蚀刻的第一掩模图案MP1和第二掩模图案MP2可以分别被保留为第二分隔壁PW2和第三分隔壁PW3(图21的S410)。
如图56和图57中所示，因为第一绝缘膜INS1被去除，所以第一分隔壁PW1用作用于使共连接电极CCE与共电极CE连接的导电连接器。也就是说，由于第一绝缘膜INS1的去除，可以省略蚀刻设置在共连接电极CCE的上表面的边缘处的第一绝缘膜INS1的工艺，从而可以简化制造工艺。
然而，本公开的实施例的方面和特征不限于这里阐述的方面和特征。通过参照权利要求以及包括在其中的权利要求的功能等同物，本公开的实施例的以上和其他方面和特征对于本公开所属领域的普通技术人员将变得更加明显。

Claims (25)

1.一种显示装置，所述显示装置包括：
基底；
分隔壁，在所述基底上；
像素电极，在所述基底上位于由所述分隔壁划分的多个发光区域中的每个处；
发光元件，在所述多个发光区域中的每个中在所述像素电极上，并且在所述基底的厚度方向上延伸；
共电极，在所述发光元件和所述分隔壁上；以及
共连接电极，位于所述基底与所述分隔壁之间，
其中，所述共电极与所述共连接电极的未被所述分隔壁覆盖的上表面接触。
2.根据权利要求1所述的显示装置，其中，在所述基底的所述厚度方向上与所述分隔壁叠置的所述共连接电极的宽度比所述分隔壁的宽度宽。
3.根据权利要求1所述的显示装置，所述显示装置还包括位于所述共连接电极与所述分隔壁之间的第一绝缘膜。
4.根据权利要求1所述的显示装置，所述显示装置还包括位于所述像素电极与所述发光元件之间的连接电极。
5.根据权利要求4所述的显示装置，其中，所述共连接电极包括与所述连接电极的材料相同的材料。
6.根据权利要求1所述的显示装置，其中，所述分隔壁包括第一分隔壁，所述第一分隔壁包括包含与所述发光元件的材料相同的材料的部分区域。
7.根据权利要求6所述的显示装置，其中，所述发光元件包括：
第一半导体层，在位于所述像素电极与所述发光元件之间的连接电极上；
活性层，在所述第一半导体层上；以及
第二半导体层，在所述活性层上。
8.根据权利要求7所述的显示装置，其中，所述第一分隔壁包括第一子分隔壁、第二子分隔壁和第三子分隔壁，所述第一子分隔壁包括与所述第一半导体层的材料相同的材料，所述第二子分隔壁包括与所述活性层的材料相同的材料，所述第三子分隔壁包括与所述第二半导体层的材料相同的材料。
9.根据权利要求8所述的显示装置，其中，所述第三子分隔壁的厚度比所述第二半导体层的厚度大。
10.根据权利要求8所述的显示装置，其中，所述第一分隔壁还包括在所述第三子分隔壁上的第四子分隔壁，所述第四子分隔壁包括未掺杂的半导体材料。
11.根据权利要求10所述的显示装置，其中，所述第四子分隔壁的厚度比所述第二半导体层的厚度大。
12.根据权利要求6所述的显示装置，其中，所述分隔壁还包括：
第二分隔壁，在所述第一分隔壁上，并且包括绝缘材料；以及
第三分隔壁，在所述第二分隔壁上，所述第三分隔壁导电。
13.根据权利要求12所述的显示装置，其中，所述第二分隔壁的厚度比所述第三分隔壁的厚度大。
14.根据权利要求1所述的显示装置，所述显示装置还包括在所述分隔壁的侧面、所述发光元件的侧面、所述共连接电极的侧面和所述像素电极的侧面上的第二绝缘膜。
15.一种显示装置，所述显示装置包括：
第一发光区域，发射第一光；
第二发光区域，发射第二光；
第三发光区域，发射第三光；
共连接区域，包括共连接电极；
分隔壁，划分所述第一发光区域、所述第二发光区域和所述第三发光区域；
像素电极，位于所述第一发光区域、所述第二发光区域和所述第三发光区域中的每个处；
发光元件，在所述第一发光区域、所述第二发光区域和所述第三发光区域中的每个中在所述像素电极上；以及
共电极，在所述第一发光区域、所述第二发光区域和所述第三发光区域中的每个中在所述发光元件上，所述共电极在所述共连接区域中与所述共连接电极的上表面接触。
16.根据权利要求15所述的显示装置，其中，所述共连接区域从所述第一发光区域、所述第二发光区域和所述第三发光区域中的每个突出。
17.根据权利要求15所述的显示装置，其中，所述共连接区域包括通过穿过所述分隔壁而暴露所述共连接电极的孔。
18.根据权利要求15所述的显示装置，其中，所述共连接电极位于所述第一发光区域、所述第二发光区域和所述第三发光区域中的每个的边缘处。
19.一种显示装置，所述显示装置包括：
基底；
第一分隔壁，在所述基底上；
像素电极，在所述基底上位于由所述第一分隔壁划分的多个发光区域中的每个处；
发光元件，在所述多个发光区域的每个中在所述像素电极上，并且在所述基底的厚度方向上延伸；
共电极，在所述发光元件和所述第一分隔壁上；以及
共连接电极，在所述基底与所述第一分隔壁之间，
其中，所述第一分隔壁包括：第一部分，在所述共连接电极上；以及第二部分，在所述第一部分上，
其中，所述第一部分的宽度比所述第二部分的宽度大。
20.根据权利要求19所述的显示装置，其中，所述共电极与所述第一部分的未被所述第二部分覆盖的上表面接触。
21.根据权利要求19所述的显示装置，其中，所述发光元件的高度与所述第一部分的高度相同。
22.根据权利要求19所述的显示装置，其中，所述发光元件的高度比所述第一部分的高度小。
23.根据权利要求19所述的显示装置，其中，所述第一分隔壁包括与所述发光元件的材料相同的材料。
24.根据权利要求19所述的显示装置，其中，共电压施加到所述第一分隔壁。
25.一种用于制造显示装置的方法，所述方法包括：
在第一基底上形成第一连接电极层，并且在第二基底的发光材料层上形成第二连接电极层；
通过使所述第一连接电极层结合到所述第二连接电极层来形成连接电极层，并且去除所述第二基底；
在所述发光材料层上形成掩模图案，并且根据所述掩模图案蚀刻所述发光材料层和所述连接电极层，以形成连接电极、发光元件、共连接电极和分隔壁；
在所述发光元件中的每个的侧面、所述共连接电极的侧面和所述分隔壁中的每个的侧面上形成绝缘膜；以及
在所述发光元件中的每个的上表面和所述共连接电极的未被所述分隔壁覆盖的上表面上形成共电极。
CN202210479850.9A 2021-04-30 2022-05-05 显示装置和用于制造该显示装置的方法 Pending CN115274685A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210056296 2021-04-30
KR10-2021-0056296 2021-04-30
KR10-2022-0001728 2022-01-05
KR1020220001728A KR20220149896A (ko) 2021-04-30 2022-01-05 표시 장치와 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN115274685A true CN115274685A (zh) 2022-11-01

Family

ID=83760221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210479850.9A Pending CN115274685A (zh) 2021-04-30 2022-05-05 显示装置和用于制造该显示装置的方法

Country Status (2)

Country Link
US (1) US20220352424A1 (zh)
CN (1) CN115274685A (zh)

Also Published As

Publication number Publication date
US20220352424A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
US20220359788A1 (en) Display device and method for fabricating the same
US20220352437A1 (en) Display device and method of manufacturing the same
US20230215903A1 (en) Display device and method of fabricating the same
US20220352241A1 (en) Display device and method for fabricating the same
US20220352245A1 (en) Display device
US20220352429A1 (en) Display device
CN115274685A (zh) 显示装置和用于制造该显示装置的方法
US20220352422A1 (en) Display device and method for manufacturing the same
US12074263B2 (en) Display element with novel reflectors
US20220352428A1 (en) Display device
US20230163251A1 (en) Display device
KR20220149896A (ko) 표시 장치와 그의 제조 방법
US20240030398A1 (en) Display device and method of manufacturing the same
US20240162275A1 (en) Display device and method of fabricating the same
US20230095842A1 (en) Display device
US20240030389A1 (en) Display device and method of fabricating the same
US20230017296A1 (en) Display device
US11784177B2 (en) Display device and method for fabricating the same
US11942025B2 (en) Display device having pixels with the same active layer and method thereof
US20240363596A1 (en) Display device
KR20220149831A (ko) 표시 장치와 그의 제조 방법
CN117396023A (zh) 显示装置和用于制造该显示装置的方法
KR20240125793A (ko) 표시 장치 및 그 제조 방법
CN118676172A (zh) 显示装置和制造显示装置的方法
CN115274745A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination