CN115274745A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115274745A
CN115274745A CN202210454096.3A CN202210454096A CN115274745A CN 115274745 A CN115274745 A CN 115274745A CN 202210454096 A CN202210454096 A CN 202210454096A CN 115274745 A CN115274745 A CN 115274745A
Authority
CN
China
Prior art keywords
pad
substrate
display device
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210454096.3A
Other languages
English (en)
Inventor
赵珠完
朴声国
宋大镐
杨秉春
全亨一
崔镇宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115274745A publication Critical patent/CN115274745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置，所述显示装置包括：第一基底；发光元件；连接电极，在第一基底的第一表面上，并且电连接到发光元件；第一垫，在一方向上与连接电极间隔开；第二垫，在另一方向上与连接电极间隔开；电路板，包括第一电路板垫和第二电路板垫；第一垫连接电极，连接到第一垫和第一电路板垫，并且包括在穿过第一基底的第一通孔中的第一连接部分和在第一基底上第一电极部分；以及第二垫连接电极，连接到第二垫和第二电路板垫，并且包括在穿过第一基底的第二通孔中的第二连接部分和在第一基底上的第二电极部分。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求正在以各种形式增加。显示装置可以是平板显示器，诸如液晶显示器、场发射显示器和发光显示器。发光显示器可以包括包含有机发光二极管元件作为发光元件的有机发光显示器或包括无机半导体元件作为发光元件的无机发光显示器。
最近，已经开发出包括发光显示器的头戴式显示器。头戴式显示器是用户以眼镜或头盔的形式佩戴并且在眼睛前方的相对短距离处形成焦点的虚拟现实(VR)或增强现实(AR)眼镜型监视器装置。
发明内容
公开的方面提供了一种包括无机发光元件并且每单位面积包括大数量的发光元件的超高分辨率显示装置。
公开的方面也提供了其中每单位面积由发射区域占据的面积大的一种显示装置。
然而，公开的方面不限于在这里阐述的方面。通过参考下文给出的公开的详细描述，公开的上述和其它方面对于公开所属领域的普通技术人员而言将变得更加明显。
根据公开的一些实施例，显示装置包括：第一基底，包括显示区域和在显示区域的至少一侧上的非显示区域；发光元件，在显示区域中位于第一基底的第一表面上；连接电极，在非显示区域中位于第一基底的第一表面上，并且电连接到发光元件；第一垫，在非显示区域中，并且在一方向上与连接电极间隔开；第二垫，在另一方向上与连接电极间隔开；电路板，在第一基底的第二表面上，并且包括在电路板的第一表面上的第一电路板垫和第二电路板垫；第一垫连接电极，连接到第一垫和第一电路板垫，并且包括在对应于第一垫并且穿过第一基底的第一通孔中的第一连接部分和在第一基底的第二表面上的第一电极部分；以及第二垫连接电极，连接到第二垫和第二电路板垫，并且包括在对应于第二垫并穿过第一基底的第二通孔中的第二连接部分和在第一基底的第二表面上的第二电极部分。
发光元件之中的位于显示区域的最外侧部分中的发光元件与第一垫之间的距离可以大于显示区域的最外侧部分中的发光元件与第二垫之间的距离。
第一连接部分可以直接接触第一垫，其中，第二连接部分直接接触第二垫，其中，第一电极部分直接接触第一电路板垫，并且其中，第二电极部分直接接触第二电路板垫。
第一垫连接电极的第一电极部分和第一电路板垫可以对应于第一垫，其中，第二垫连接电极的第二电极部分和第二电路板垫对应于第二垫。
第一基底可以包括：第一基底层，其中形成有第一通孔和第二通孔；以及第二基底层，在第一基底层的下表面上，并且其中形成有第三通孔和第四通孔，其中，第一垫连接电极还包括在第三通孔中的第三连接部分，以及接触第一连接部分和第三连接部分的第三电极部分，并且其中，第二垫连接电极还包括在第四通孔中的第四连接部分，以及接触第二连接部分和第四连接部分第四电极部分。
第一垫连接电极的第一电极部分的数量和第一电路板垫的数量可以少于第一垫的数量。
显示装置还可以包括在显示区域中在第一基底与电路板之间的散热层，其中，电路板在第一基底的第二表面下方以与非显示区域和显示区域的部分叠置。
散热层可以与发光元件叠置，并且可以直接接触第一基底的第二表面和电路板的第一表面。
显示装置还可以包括直接接触散热层并且定位在对应于发光元件中的至少一些并且穿过第一基底的第五通孔中的散热图案。
第五通孔可以对应于显示区域中的发光元件。
第一垫连接电极和第二垫连接电极可以与散热图案包括相同的材料。
第一基底可以包括：像素电极，对应于显示区域中的发光元件，以及公共电极，对应于非显示区域中的连接电极，其中，第五通孔穿过像素电极中的至少一些。
显示装置还可以包括：散热基底，在电路板的第二表面上并且定位在显示区域和非显示区域中。
电路板可以限定对应于显示区域的开口孔，其中，显示装置还包括：散热层，在电路板的开口孔中以接触第一基底的第二表面。
显示装置还可以包括在电路板的第二表面上并且定位在显示区域和非显示区域中的散热基底，其中，散热基底的位于显示区域中的部分直接接触散热层。
发光元件各自可以包括：第一半导体层；活性层，在第一半导体层上；以及第二半导体层，在活性层上，其中，显示装置还包括：第三半导体层，在第一基底上方并且定位在发光元件的第二半导体层的表面上，并且其中，连接电极直接在第一半导体层上。
发光元件的第二半导体层可以通过其定位在显示区域和非显示区域中的第三半导体层的表面上的基体层彼此连接。
根据公开的一些实施例，显示装置包括：第一基底，包括其中定位有发光元件的显示区域和围绕显示区域的非显示区域；公共电极，在非显示区域中以围绕显示区域并且彼此间隔开；第一垫，在非显示区域中位于公共电极外侧；第二垫，在公共电极与显示区域之间；电路板，在第一基底的第二表面上，并且包括第一电路板垫和第二电路板垫，第二表面与第一基底的其上定位有发光元件的第一表面相对；第一垫连接电极，在穿过第一基底并且对应于第一垫的第一通孔中，并且分别接触第一垫和第一电路板垫；第二垫连接电极，在穿过第一基底并且对应于第二垫的第二通孔中，并且分别接触第二垫和第二电路板垫。
发光元件可以在第一方向上和在与第一方向相交的第二方向上布置，其中，第一垫在第一方向上与公共电极中的至少一些间隔开，并且其中，第二垫在与第一方向相反的方向上与公共电极中的至少一些间隔开。
第一垫中的至少一些可以在第一方向上不与第二垫并排定位。
显示装置还可以包括：散热层，与显示区域中的发光元件叠置，并且直接接触第一基底的第二表面。
显示装置还可以包括：散热图案，直接接触散热层，并且定位在穿过第一基底并且对应于发光元件中的至少一些的第三通孔中。
附图说明
通过结合附图的以下实施例的描述，这些和/或其他方面将变得明显和更容易理解，在附图中：
图1是根据一些实施例的显示装置的示意性平面图；
图2是图1的部分A的平面图；
图3是图2的部分B的平面图；
图4是沿着图2的线L1-L1'截取的剖视图；
图5是根据一些实施例的发光元件的剖视图；
图6是示出根据实施例的显示装置的发光元件的布置的平面图；
图7是示出根据实施例的显示装置的滤色器的布置的平面图；
图8是示出根据实施例的显示装置的垫区域和公共电极连接部分中的垫电极和公共电极的布置的平面图；
图9是沿着图8的线L2-L2'和线L3-L3'截取的剖视图；
图10是根据一些实施例的显示装置的部分的剖视图；
图11是根据一些实施例的显示装置的部分的剖视图；
图12是示出图11的显示装置的电路板和显示面板的相对布置的平面图；
图13是根据一些实施例的显示装置的部分的剖视图；
图14是示出在图13的显示装置的发射区域中形成的第三通孔的布置的平面图；
图15是根据一些实施例的显示装置的部分的剖视图；
图16是示出在图15的显示装置的发射区域中形成的第三通孔的布置的平面图；
图17是定位在根据一些实施例的显示装置的垫区域中的垫电极的剖视图；
图18是图17的显示装置的部分的剖视图；
图19是根据一些实施例的像素电路单元和发光元件的电路图；
图20是根据一些实施例的像素电路单元和发光元件的电路图；
图21是根据一些实施例的像素电路单元和发光元件的电路图；
图22至图24是包括根据一些实施例的显示装置的装置的示意图；以及
图25和图26示出了包括根据一些实施例的显示装置的透明显示装置。
具体实施方式
通过参照实施例的详细描述和附图，可以更容易地理解本公开的一些实施例的方面及其实现方法。在下文中，将参照附图更详细地描述实施例。然而，所描述的实施例可以具有各种修改并且可以以各种不同的形式实施，并且不应被解释为仅限于在这里示出的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底的和完整的，并且这些实施例将向本领域技术人员充分传达本公开的方面，并且应当理解的是，本公开覆盖在本公开的构思和技术范围内的所有修改、等同物和替换。因此，可以不描述对于本领域普通技术人员而言完全理解本公开的方面不是必需的工艺、元件和技术。
除非另外指出，否则贯穿附图和书面描述，同样的附图标记、字符或其组合表示同样的元件，因此，将不再重复其描述。此外，可以不示出与实施例的描述不相关或无关的部分以使描述清楚。
在附图中，为了清楚，可以夸大元件、层和区域的相对尺寸。另外，通常在附图中提供交叉影线和/或阴影的使用是为了使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或指示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其他特性、属性、性质等的任何偏好或要求。
在这里参照实施例和/或中间结构的示意性示图的剖视图来描述各种实施例。如此，将预料到例如由制造技术和/或公差引起的示图的形状的变化。此外，为了描述根据本公开的构思的实施例的目的，在这里公开的特定结构或功能描述仅仅是说明性的。因此，在这里公开的实施例不应被解释为局限于具体示出的区域的形状，而是将包括由例如制造引起的形状上的偏差。
例如，示出为矩形的注入区域将通常在其边缘处具有倒圆或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的掩埋区域可以引起在掩埋区域与通过其发生注入的表面之间的区域中的一些注入。
因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并不旨在是限制性的。另外，如本领域技术人员将认识到的，在所有不脱离本公开的精神或范围的情况下，可以以各种不同的方式修改描述的实施例。
在详细描述中，为了解释的目的，阐述了许多特定细节，以提供对各种实施例的透彻理解。然而，明显的是，可以在没有这些特定细节或者在具有一个或更多个等同布置的情况下实践各种实施例。在其他情况下，以框图形式示出了公知的结构和装置，以避免使各种实施例不必要地模糊。
为了易于说明，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”等的空间相对术语来描述如图中所示的一个元件或特征与另外的元件或特征的关系。将理解的是，除了图中描绘的方位之外，空间相对术语还意图包含装置在使用或操作中的不同方位。例如，如果翻转图中的装置，则被描述为“在”其他元件或特征“下方”或“之下”或“下面”的元件于是将被定向为“在”所述其他元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以包含上方和下方两种方位。装置可以被另外定向(例如，旋转90度或在其他方位处)，并且应该相应地解释在这里使用的空间相对描述符。类似地，当第一部件(部分)被描述为布置“在”第二部件(部分)“上”时，这表示第一部件(部分)布置在第二部件(部分)的上侧或下侧，而不限于基于重力方向布置在其上侧。
此外，在本说明书中，短语“在平面上”或“平面图”指从顶部观看目标部分，并且短语“在剖面上”指观看通过从侧面竖直切割目标部分而形成的剖面。
将理解的是，当元件、层、区域或组件被称作“形成在”、“在(位于)”另一元件、层、区域或组件“上”、“连接到”或“结合到”另一元件、层、区域或组件时，该元件、层、区域或组件可以直接形成在所述另一元件、层、区域或组件上、直接在(位于)所述另一元件、层、区域或组件上、直接连接到或直接结合到所述另一元件、层、区域或组件，或者间接形成在所述另一元件、层、区域或组件上、间接在(位于)所述另一元件、层、区域或组件上、间接连接到或间接结合到所述另一元件、层、区域或组件，使得可以存在一个或更多个中间元件、中间层、中间区域或中间组件。另外，这可以统指直接或间接结合或连接以及整体或非整体结合或连接。例如，当层、区域或组件被称为“电连接”或“电结合”到另一层、区域或组件时，它可以直接电连接或结合到另一层、区域和/或组件，或者可以存在中间层、区域或组件。然而，“直接连接/直接结合”或“直接在(位于)……上”是指一个组件直接连接或结合另一组件，或者直接在(位于)另一组件上，而没有中间组件。同时，可以类似地解释诸如“在……之间”、“直接在……之间”或“邻近于”和“直接邻近于”的描述组件之间的关系的其他表述。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或层。
将理解的是，尽管可以在这里使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分而不脱离本公开精神和范围。将元件描述为“第一”元件可以不需要或暗示存在第二元件或其他元件。术语“第一”、“第二”等也可以在这里用于区分元件的不同类别或集合。为了简明，术语“第一”、“第二”等可以分别表示“第一类别(或第一集合)”、“第二类别(或第二集合)”等。
在示例中，x轴、y轴和/或z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。这同样应用于第一方向、第二方向和/或第三方向。
在这里使用的术语仅是为了描述具体实施例的目的，而不意图成为本公开的限制。除非上下文另外清楚地指出，否则如在这里使用的单数形式“一个(种/者)”也意图包括复数形式。还将理解的是，当术语“包括”、“包含”、“具有”及其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
如在这里使用的，术语“基本上”、“大约(约)”、“近似”及类似术语被用作近似术语而不是用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。如在这里使用的“大约(约)”或“近似”包括所陈述的值，并且表示：考虑到正在被谈及的测量以及与具体量的测量有关的误差(例如，测量系统的局限性)，在如由本领域的普通技术人员确定的具体值的可接受偏差范围内。例如，“大约(约)”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。此外，当描述本公开的实施例时，“可以”的使用表示“本公开的一个或更多个实施例”。
当可以不同地实现一个或更多个实施例时，可以与描述的顺序不同地执行特定的工艺顺序。例如，可以基本上同时执行或者以与描述的顺序相反的顺序执行两个连续描述的工艺。
此外，在这里公开和/或记载的任何数值范围意图包括记载的范围内包含的相同数值精度的所有子范围。例如，“1.0至10.0”的范围意图包括在记载的最小值1.0与记载的最大值10.0之间(并包括记载的最小值1.0和记载的最大值10.0)的全部子范围(即，具有大于或等于1.0的最小值和小于或等于10.0的最大值)，诸如以2.4至7.6为例。在这里记载的任何最大数值限制意图包括其中包含的所有较低数值限制，而在本说明书中记载的任何最小数值限制意图包括其中包含的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求)的权利，以明确地记载这里明确记载的范围内包含的任何子范围。所有这样的范围意图在本说明书中被固有地描述，使得修改以明确地记载任何这样的子范围将符合要求。
除非另外定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与它们在相关领域的背景下和/或本说明书中的意思一致的意思，并且不应以理想化或过于形式化的意义来解释，除非在这里明确地如此定义。
图1是根据一些实施例的显示装置10的示意性平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以表示提供显示屏幕的任何电子装置。显示装置10的示例可以包括电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机，这些全部提供显示屏幕。
显示装置10包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述其中无机发光二极管定位在半导体电路板上的显示面板作为显示面板的示例，但公开不限于这种情况，也可以应用其他显示面板。
显示装置10的形状可以被各种修改。例如，显示装置10可以具有各种形状，诸如水平长矩形、垂直长矩形、正方形、具有倒圆的拐角(顶点)的四边形、其他多边形和圆形。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出了形状像在第二方向DR2上长的矩形一样的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示屏幕的区域，非显示区域NDA可以是不显示屏幕的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA通常可以占据显示装置10的中心。
非显示区域NDA可以定位在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以是矩形的，非显示区域NDA可以与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以定位显示装置10中所包括的布线或电路驱动器，或者可以安装外部装置。
例如，非显示区域NDA可以包括多个垫(pad，也被称为“焊盘”)区域PDA(PDA1和PDA2)和公共电极连接部分CPA。公共电极连接部分CPA可以围绕显示区域DPA。垫区域PDA可以定位在公共电极连接部分CPA的一侧或相应侧，以在一方向上(例如，在第二方向DR2上)延伸。电连接到外部装置的多个垫PD(见图2)定位在垫区域PDA中，电连接到定位在显示区域DPA中的多个发光元件ED(见图3)的公共电极CE(见图2)定位在公共电极连接部分CPA中。
垫区域PDA可以包括作为定位在公共电极连接部分CPA外部的外垫区域的第一垫区域PDA1和作为定位在公共电极连接部分CPA内部的内垫区域的第二垫区域PDA2。公共电极连接部分CPA可以与显示区域DPA间隔开，并且可以围绕显示区域DPA。第一垫区域PDA1可以在非显示区域NDA中定位在公共电极连接部分CPA外部，第二垫区域PDA2可以定位在公共电极连接部分CPA内部，并且定位在显示区域DPA与公共电极连接部分CPA之间。
在一些实施例中，第一垫区域PDA1和第二垫区域PDA2可以各自以多个数量包括在显示装置10中，并且可以相对于第一方向DR1在显示区域DPA的两侧上定位在非显示区域NDA中。多个第一垫区域PDA1可以在第一方向DR1上分别定位在显示区域DPA的上方和下方，并且可以定位在公共电极连接部分CPA的外部。多个第二垫区域PDA2可以分别定位在显示区域DPA的上方和下方，并且可以定位在公共电极连接部分CPA的内部。
图2是图1的部分A的平面图。图3是图2的部分B的平面图。图2是显示装置10的显示区域DPA、垫区域PDA(PDA1和PDA2)和公共电极连接部分CPA的局部放大图，图3示出了显示区域DPA中的一些像素PX的平面布置。
参照图2和图3，显示装置10的显示区域DPA可以包括多个像素PX。像素PX可以以矩阵形式布置。在平面图中，像素PX中的每个可以是矩形或正方形。然而，公开不限于此，像素PX中的每个也可以具有每条边相对于一方向倾斜的菱形形状。像素PX可以以条型或岛型布置。另外，像素PX中的每个可以通过包括发射对应波段的光的一个或更多个发光元件来显示对应的颜色。
像素PX中的每个可以包括多个发射区域EA1、EA2和EA3，并且在显示装置10中，由多个发射区域EA1、EA2和EA3组成的一个像素PX可以具有最小发射单位。
例如，一个像素PX可以包括第一发射区域EA1、第二发射区域EA2和第三发射区域EA3。第一发射区域EA1可以发射第一颜色的光，第二发射区域EA2可以发射第二颜色的光，第三发射区域EA3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。然而，公开不限于此，发射区域EA1、EA2和EA3也可以发射相同颜色的光。在一些实施例中，一个像素PX可以包括三个发射区域EA1、EA2和EA3，但公开不限于此。例如，在其他实施例中，一个像素PX也可以包括四个或更多个发射区域。
发射区域EA1、EA2和EA3中的每个可以包括用于发射对应颜色的光的发光元件ED。尽管作为示例描述了发光元件ED具有四边形平面形状的情况，但公开的实施例不限于此。例如，发光元件ED也可以具有除四边形形状之外的多边形形状、圆形形状、椭圆形形状或不规则形状。
发射区域EA1、EA2和EA3可以在第一方向DR1上和第二方向DR2上布置，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以在第一方向DR1上交替布置。当多个像素PX在第一方向DR1上和第二方向DR2上布置时，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以在第一方向DR1上顺序地布置，并且可以重复该布置。另外，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中的每个可以在第二方向DR2上重复布置。
显示装置10可以包括围绕发射区域EA1、EA2和EA3的堤层BNL(见图4)，堤层BNL可以将不同的发射区域EA1、EA2和EA3彼此分离。在平面图中，堤层BNL可以与发光元件ED间隔开，并且可以围绕发光元件ED。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，以在平面图中形成网格图案、网状图案或格子状图案。
尽管由堤层BNL围绕的发射区域EA1、EA2和EA3中的每个在图2和图3中具有四边形平面形状，但公开不限于此。发射区域EA1、EA2和EA3中的每个的平面形状可以根据堤层BNL的平面布置而各种改变。
多个公共电极CE可以定位在非显示区域NDA的公共电极连接部分CPA中。公共电极CE可以彼此间隔开，并且可以围绕显示区域DPA。公共电极CE可以电连接到定位在显示区域DPA中的发光元件ED。另外，公共电极CE可以电连接到半导体电路板。
在附图中，公共电极连接部分CPA在第一方向DR1上和第二方向DR2上围绕显示区域DPA的两侧。然而，公开不限于此。公共电极连接部分CPA的平面布置可以根据公共电极CE的布置而变化。例如，当公共电极CE在显示区域DPA一侧上沿一个方向布置时，公共电极连接部分CPA在平面图中可以在该方向上延伸。
多个垫PD(PD1和PD2)可以定位在垫区域PDA中的每个中。多个第一垫PD1可以定位在第一垫区域PDA1中，多个第二垫PD2可以定位在第二垫区域PDA2中。垫PD1和PD2中的每个可以电连接到定位在外部电路板CB(见图4)上的电路板垫PDC(见图4)。
第一垫PD1可以在第一垫区域PDA1中在第二方向DR2上彼此间隔开，第二垫PD2可以在第二垫区域PDA2中在第二方向DR2上彼此间隔开。
可以根据定位在显示区域DPA中的发光元件ED的数量并且根据电连接到发光元件ED的布线的布置来设计垫PD1和PD2的布置。在附图中，第一垫PD1和第二垫PD2没有在第一方向DR1上彼此并排定位。然而，公开不限于此。第一垫PD1和第二垫PD2也可以在第一方向DR1上彼此并排布置，或者可以根据发光元件ED的布置和电连接到发光元件ED的布线的布置而交替布置。
图4是沿着图2的线L1-L1'截取的剖视图。图5是根据一些实施例的发光元件ED的剖视图。图6是示出根据一些实施例的显示装置10的发光元件ED的布置的平面图。图7是示出根据一些实施例的显示装置10的滤色器CF1、CF2和CF3的布置的平面图。图4示出了显示区域DPA的垫区域PDA(PDA1和PDA2)、公共电极连接部分CPA和像素PX的剖面。
参照图4、图5、图6和图7，结合图1、图2和图3，根据一些实施例的显示装置10可以包括显示基底100、颜色转换基底200和电路板CB。另外，显示装置10还可以包括定位在显示基底100下面的散热基底310。
显示基底100可以包括第一基底110和定位在第一基底110上的多个发光元件ED、多个垫PD(PD1和PD2)以及多个电极连接部分CTE1和CTE2。颜色转换基底200可以包括第二基底210、滤色器CF1、CF2和CF3以及定位在第二基底210上的颜色控制结构WCL。电路板CB可以包括定位在第一基底110下面并且电连接到显示基底100的垫PD1和PD2的电路板垫PDC。
第一基底110可以是半导体电路板。第一基底110可以是使用半导体工艺形成的硅晶圆基底，并且可以包括多个像素电路单元PXC。像素电路单元PXC中的每个可以通过在硅晶圆上形成半导体电路的工艺来形成。像素电路单元PXC中的每个可以包括使用半导体工艺形成的至少一个晶体管和至少一个电容器。例如，像素电路单元PXC可以包括互补金属氧化物半导体(CMOS)电路。
像素电路单元PXC也可以定位在显示区域DPA和非显示区域NDA中。在像素电路单元PXC之中，定位在显示区域DPA中的像素电路单元PXC可以分别电连接到像素电极AE。定位在显示区域DPA中的像素电路单元PXC可以定位为对应于像素电极AE，并且可以在作为厚度方向的第三方向DR3上分别与定位在显示区域DPA中的发光元件ED叠置。
在像素电路单元PXC之中，定位在非显示区域NDA中的像素电路单元PXC可以分别电连接到公共电极CE。定位在非显示区域NDA中的像素电路单元PXC可以定位为对应于公共电极CE，并且可以在第三方向DR3上分别与定位在非显示区域NDA中的公共电极CE和第二连接电极CNE2叠置。
电路绝缘层CINS可以定位在像素电路单元PXC上。电路绝缘层CINS可以保护像素电路单元PXC，并且可以使像素电路单元PXC的台阶平坦化。电路绝缘层CINS可暴露像素电极AE中的每个的部分，使得像素电极AE可以电连接到第一连接电极CNE1。电路绝缘层CINS可以包括无机绝缘材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或氮化铝(AlNx)。
像素电极AE可以定位在显示区域DPA中，并且可以分别定位在对应的像素电路单元PXC上。像素电极AE中的每个可以是与像素电路单元PXC一体地形成并且从像素电路单元PXC暴露的暴露电极。公共电极CE可以定位在非显示区域NDA的公共电极连接部分CPA中，并且可以分别定位在对应的像素电路单元PXC上。公共电极CE中的每个可以是与像素电路单元PXC一体地形成并且从像素电路单元PXC暴露的暴露电极。像素电极AE和公共电极CE可以各自包括金属材料(诸如铝(Al))。
电极连接部分CTE1和CTE2中的每个可以定位在像素电极AE或公共电极CE上。第一电极连接部分CTE1可以定位在显示区域DPA中，并且可以分别定位在像素电极AE上。第一电极连接部分CTE1可以分别对应于不同的像素电极AE。第二电极连接部分CTE2可以定位在非显示区域NDA的公共电极连接部分CPA中以围绕显示区域DPA，并且可以分别定位在公共电极CE上。
在示例中，电极连接部分CTE1和CTE2中的每个可以分别直接定位在像素电极AE或公共电极CE上，以接触像素电极AE或公共电极CE。电极连接部分CTE1和CTE2中的每个可以电连接到像素电极AE或公共电极CE和发光元件ED。另外，第二电极连接部分CTE2中的每个可以通过形成在非显示区域NDA中的像素电路单元PXC电连接到垫PD中的任一个。
电极连接部分CTE1和CTE2中的每个可以包括可以电连接到像素电极AE或公共电极CE和发光元件ED的材料。例如，电极连接部分CTE1和CTE2中的每个可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少任一种。可选地，电极连接部分CTE1和CTE2中的每个可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任一种的第一层，并且可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。
垫PD(PD1和PD2)定位在非显示区域NDA中。非显示区域NDA包括第一垫区域PDA1和第二垫区域PDA2，第一垫区域PDA1是定位在公共电极连接部分CPA外部的垫区域，第二垫区域PDA2是定位在公共电极连接部分CPA内部的垫区域。垫PD(PD1和PD2)可以包括定位在第一垫区域PDA1中的第一垫PD1和定位在第二垫区域PDA2中的第二垫PD2。第一垫PD1和第二垫PD2分别与公共电极CE和第二电极连接部分CTE2间隔开。第一垫PD1可以朝向非显示区域NDA的外侧(例如，远离显示区域DPA)与公共电极CE间隔开，第二垫PD2可以朝向非显示区域NDA的内侧(例如，朝向显示区域DPA)与公共电极CE间隔开，并且可以定位在公共电极CE与像素电极AE之间。定位在显示区域DPA的最外侧部分处的发光元件ED与第一垫PD1之间的距离可以大于所述发光元件ED与第二垫PD2之间的距离。可选地，基于显示区域DPA，显示区域DPA与第一垫区域PDA1之间的距离可以大于显示区域DPA与第二垫区域PDA2之间的距离。
垫PD中的每个可以包括垫基体层PL1或PL2和垫上层PU1或PU2。每个第一垫PD1的第一垫基体层PL1可以定位在第一基底110上，并且电路绝缘层CINS可以暴露第一垫基体层PL1。每个第一垫PD1的第一垫上层PU1可以直接定位在第一垫基体层PL1上。类似地，每个第二垫PD2的第二垫基体层PL2可以定位在第一基底110上，并且电路绝缘层CINS可以暴露第二垫基体层PL2。每个第二垫PD2的第二垫上层PU2可以直接定位在第二垫基体层PL2上。
垫PD可以分别电连接到电路板CB的电路板垫PDC(PDC1和PDC2)。第一垫PD1可以电连接到电路板CB的第一电路板垫PDC1，第二垫PD2可以电连接到电路板CB的第二电路板垫PDC2。因为第一垫PD1和第二垫PD2与公共电极连接部分CPA定位在不同的区域中，所以第一电路板垫PDC1和第二电路板垫PDC2可以定位在电路板CB上以对应于垫PD的布置。
根据一些实施例，在显示装置10中，电路板CB可以定位在显示基底100的第一基底110的下表面上，并且垫PD1和PD2可以通过穿过第一基底110的通孔VIA(VIA1和VIA2)分别电连接到电路板垫PDC。显示装置10可以包括多个通孔VIA，多个通孔VIA定位在分别对应于垫区域PDA1和PDA2的垫PD1和PD2的位置以及分别对应于在通孔VIA中将垫PD1和PD2与电路板垫PDC连接的垫连接电极CEP(CEP1和CEP2)的位置处。
在显示装置10中，电路板CB可以定位在显示基底100下面，也就是说，定位在显示基底100的与面向颜色转换基底200的一侧相对的另一侧上，垫PD可以通过穿过第一基底110的通孔VIA电连接到电路板CB的电路板垫PDC。显示基底100的第一基底110可以包括传输用于使显示区域DPA的发光元件ED发光的发射信号的多条布线，布线可以连接到定位在垫区域PDA中的垫PD。垫PD中的每个可以电连接到电路板CB的电路板垫PDC以接收发射信号。
随着显示区域DPA中每单位面积定位的发光元件ED的数量增加，可以实现超高分辨率显示装置。同时，因为电连接到每单位面积相对大数量的发光元件ED的布线也以高集成度定位，所以可以适合于确保其中可以定位电连接到布线的垫PD的空间。因为显示装置10包括电连接到发光元件ED的公共电极CE，所以可以适合于确保其中公共电极连接部分CPA和垫区域PDA定位在非显示区域NDA中的空间。为了通过每单位面积放置大数量的发光元件ED来实现超高分辨率显示装置，可以考虑设计显示装置10以减小或最小化非显示区域NDA。
在根据一些实施例的显示装置10中，电路板CB可以定位在第一基底110下面，垫PD可以通过穿过第一基底110的通孔VIA电连接到电路板垫PDC，垫PD中的一些可以定位在公共电极连接部分CPA内侧(例如，在公共电极连接部分CPA与显示区域DPA之间)。垫PD可以在非显示区域NDA中定位在公共电极连接部分CPA的内侧和外侧(例如，定位在公共电极连接部分CPA的里面和外面)，并且公共电极连接部分CPA外侧的区域的空间可以减小或最小化。在显示装置10中，可以在第一基底110的非显示区域NDA中减小或最小化公共电极连接部分CPA外侧的区域，并且显示区域DPA可以占据相对大的区域(例如，显示面板的相对大部分)。在根据一些实施例的显示装置10中，因为垫PD通过穿过第一基底110的通孔VIA(VIA1和VIA2)电连接到电路板CB的电路板垫PDC，所以可以确保足够的显示区域DPA，这可以适合于实现超高分辨率显示装置。稍后将参照其他附图更详细地描述垫PD、垫连接电极CEP和通孔VIA的布置。
电路板CB可以是柔性印刷电路板(FPCB)、印刷电路板(PCB)、柔性印刷电路(FPC)或诸如膜上芯片(COF)的柔性膜。
发光元件ED可以定位在显示区域DPA中以分别对应于发射区域EA1、EA2和EA3。一个发光元件ED可以定位在一个发射区域EA1、EA2或EA3中。
发光元件ED可以在显示区域DPA中分别定位在第一电极连接部分CTE1上。发光元件ED中的每个可以是在一个方向上延伸的无机发光二极管。发光元件ED中的每个可以具有宽度大于高度的圆柱形状、盘形状或棒形状。然而，公开不限于此，发光元件ED中的每个还可以具有各种形状，包括诸如棒、线或管的形状，诸如立方体、长方体或六角棱柱的多边形棱柱，以及在一个方向上延伸并且具有局部倾斜的外表面的形状。在示例中，每个发光元件ED在发光元件ED延伸的方向上的长度或每个发光元件ED在第三方向DR3上的长度可以大于在水平方向上的宽度，并且每个发光元件ED在第三方向DR3上的长度可以是约1μm至约5μm。
根据一些实施例，发光元件ED中的每个可以包括第一连接电极CNE1、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLL和第二半导体层SEM2。第一连接电极CNE1、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLL和第二半导体层SEM2可以在第三方向DR3上顺序地堆叠。
第一连接电极CNE1可以定位在第一电极连接部分CTE1上。第一连接电极CNE1可以直接接触第一电极连接部分CTE1，并且可以将传输到像素电极AE的发射信号发送到发光元件ED。第一连接电极CNE1可以是欧姆连接电极。然而，公开不限于此，第一连接电极CNE1也可以是肖特基连接电极。发光元件ED中的每个可以包括至少一个第一连接电极CNE1。
当每个发光元件ED电连接到电极连接部分CTE1或CTE2时，第一连接电极CNE1可以减小由于发光元件ED与电极连接部分CTE1或CTE2之间的接触而引起的电阻。第一连接电极CNE1可以包括导电金属。例如，第一连接电极CNE1可以包括金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)和银(Ag)中的至少任一种。例如，第一连接电极CNE1可以包括金和锡的9:1合金、8:2合金或7:3合金，或者可以包括铜、银和锡的合金(例如，SAC305)。
第一半导体层SEM1可以定位在第一连接电极CNE1上。第一半导体层SEM1可以是P型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层SEM1可以是P型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任一种或更多种。第一半导体层SEM1可以掺杂有P型掺杂剂，P型掺杂剂可以是Mg、Zn、Ca、Ba等。例如，第一半导体层SEM1可以是掺杂有P型Mg的P-GaN。
电子阻挡层EBL可以定位在第一半导体层SEM1上。电子阻挡层EBL可以减小或防止流入活性层MQW的电子被注入到其他层中而不与活性层MQW中的空穴复合。例如，电子阻挡层EBL可以是掺杂有P型Mg的P-AlGaN。电子阻挡层EBL的厚度可以在约10nm至约50nm的范围内，但不限于此。在一些实施例中，可以省略电子阻挡层EBL。
活性层MQW可以定位在电子阻挡层EBL上。活性层MQW可以根据通过第一半导体层SEM1和第二半导体层SEM2接收的发射信号通过电子和空穴的复合来发射光。在一些实施例中，在显示装置10的每个发光元件ED中，活性层MQW可以发射第三颜色的光，也就是说，中心波段在约450nm至约495nm的范围内的蓝光。
活性层MQW可以包括具有单量子阱结构或多量子阱结构的材料。当活性层MQW包括具有多量子阱结构的材料时，它可以具有其中多个阱层和多个势垒层交替堆叠的结构。这里，阱层可以由InGaN形成，势垒层可以由GaN或AlGaN形成，但公开不限于此。
例如，活性层MQW可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，或者根据其发射的光的波段，可以包括不同的III族、IV族或V族半导体材料。从活性层MQW发射的光不限于第三颜色的蓝光。在一些情况下，活性层MQW可以发射第一颜色的红光或第二颜色的绿光。
超晶格层SLL定位在活性层MQW上。超晶格层SLL可以减轻由于第二半导体层SEM2与活性层MQW之间的晶格常数的差异而引起的应力。例如，超晶格层SLL可以由InGaN或GaN形成。超晶格层SLL的厚度可以是约50nm至约200nm。然而，也可以省略超晶格层SLL。
第二半导体层SEM2可以定位在超晶格层SLL上。第二半导体层SEM2可以是N型半导体。第二半导体层SEM2可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层SEM2可以是N型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任一种或更多种。第二半导体层SEM2可以掺杂有N型掺杂剂，N型掺杂剂可以是Si、Ge、Sn或Se等。例如，第二半导体层SEM2可以是掺杂有N型Si的N-GaN。第二半导体层SEM2的厚度可以在但不限于约2μm至约4μm的范围内。
根据一些实施例，显示装置10的发光元件ED的第二半导体层SEM2可以彼此连接。发光元件ED可以共享第二半导体层SEM2的部分作为一个公共层，并且定位在第二半导体层SEM2上的多个层可以彼此间隔开。第二半导体层SEM2可以包括在第一方向DR1和第二方向DR2上延伸以位于非显示区域NDA的部分和显示区域DPA中的基体层，并且可以包括从基体层突出并且彼此间隔开的多个突出部分。每个发光元件ED的其他层可以定位在第二半导体层SEM2的突出部分上(例如，下方)，并且与另一发光元件ED的其他层间隔开，这些层可以与第二半导体层SEM2的突出部分一起构成一个发光元件ED。在第二半导体层SEM2中，形成发光元件ED的部分的每个突出部分的厚度T1可以大于不与第一半导体层SEM1叠置的基体层的厚度T2。
另外，在显示装置10中，第二半导体层SEM2可以将通过第二连接电极CNE2和第二电极连接部分CTE2接收的发射信号传输到发光元件ED。如稍后将描述的，第二连接电极CNE2可以定位在位于非显示区域NDA中的第二半导体层SEM2的基体层的表面上(例如，下方)，发光元件ED的第二半导体层SEM2可以通过第二电极连接部分CTE2电连接到公共电极CE。
第三半导体层SEM3定位在发光元件ED的第二半导体层SEM2上。第三半导体层SEM3可以定位在显示区域DPA中和非显示区域NDA的部分中，并且可以完全地定位在第二半导体层SEM2的基体层上。第三半导体层SEM3可以是未掺杂的半导体。第三半导体层SEM3可以与第二半导体层SEM2包括相同的材料，但可以是未掺杂有N型或P型掺杂剂的材料。在一些实施例中，第三半导体层SEM3可以是(但不限于)未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少任一种。
与第二半导体层SEM2不同，第三半导体层SEM3可以不具有导电性，并且传输到像素电极AE和公共电极CE的发射信号可以流过发光元件ED和第二半导体层SEM2。在制造发光元件ED的工艺中，第二半导体层SEM2和发光元件ED可以形成在第三半导体层SEM3上。第三半导体层SEM3的厚度T3可以小于第二半导体层SEM2的每个突出部分的厚度T1，并且可以大于第二半导体层SEM2的基体层的厚度T2。
多个第二连接电极CNE2可以定位在非显示区域NDA的公共电极连接部分CPA中。第二连接电极CNE2可以定位在第二半导体层SEM2的基极层的表面上(例如，下方)。另外，第二连接电极CNE2可以直接在第二电极连接部分CTE2上，并且可以将从公共电极CE接收的发射信号传输到发光元件ED。第二连接电极CNE2可以与第一连接电极CNE1由相同的材料制成。每个第二连接电极CNE2在第三方向DR3上的厚度可以大于每个第一连接电极CNE1的厚度。
第一绝缘层INS可以定位在第二半导体层SEM2的基体层的表面上(例如，下方)和发光元件ED中的每个的侧表面上。第一绝缘层INS可以至少围绕发光元件ED。因为围绕发光元件ED的第一绝缘层INS的部分定位为分别对应于发光元件ED，所以它们可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。第一绝缘层INS可以保护发光元件ED中的每个，并且可以将第二半导体层SEM2和发光元件ED与其他层绝缘。第一绝缘层INS可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOy)或氮化铝(AlNx)的无机绝缘材料。
第一反射层RL1可以围绕发光元件ED的侧表面。第一反射层RL1可以定位在显示区域DPA中以分别对应于发射区域EA1、EA2和EA3，并且可以直接定位在位于发光元件ED的侧表面上的第一绝缘层INS上。因为第一反射层RL1围绕彼此间隔开的发光元件ED，所以它们可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。第一反射层RL1可以反射从发光元件ED的活性层MQW发射的光，所述光可以朝向第二基底210而不是朝向第一基底110行进。
第一反射层RL1可以包括具有高反射率的金属材料(诸如铝(Al))。每个第一反射层RL1的厚度可以是(但不限于)约0.1μm。
散热基底310可以定位在显示基底100的两侧之中的显示基底100的与显示基底100的面向颜色转换基底200的上侧相对的下侧上。散热基底310通常可以具有与第一基底110的形状类似的形状，并且可以定位在电路板CB下面。根据一些实施例，散热基底310的至少一部分可以在厚度方向上与显示装置10的显示区域DPA叠置，另一部分可以与非显示区域NDA叠置。散热基底310可以包括具有相对高的热导率的材料，以有效地消散从显示基底100和电路板CB产生的热量。例如，散热基底310可以由具有高热导率的金属材料(诸如钨(W)、铝(Al)或铜(Cu))制成。
在一些实施例中，散热基底310可以定位在电路板CB的下表面上以接触电路板CB。然而，公开不限于此。在一些实施例中，散热基底310可以被构造为有效地消散显示装置10中产生的热量(例如，从发光元件ED产生的热量)。这将参照其他实施例进行描述。
颜色转换基底200定位在显示基底100上，并且包括保护层PTF、颜色控制结构WCL、滤色器CF1、CF2和CF3、第二反射层RL2、堤层BNL和第二基底210。颜色转换基底200的上述层可以基于第一基底110顺序地定位。现在将从第二基底210开始顺序地描述定位在第二基底210的面向第一基底110的表面上的层。
第二基底210可以定位为面向第一基底110。第二基底210可以是支撑颜色转换基底200中包括的多个层的基体基底。第二基底210可以由透明材料制成。例如，第二基底210可以包括诸如蓝宝石基底或玻璃的透明基底。然而，公开不限于此，第二基底210也可以由诸如GaN、SiC、ZnO、Si、GaP或GaAs的导电基底制成。
堤层BNL可以定位在第二基底210的表面上。堤层BNL可以围绕第一发射区域EA1、第二发射区域EA2和第三发射区域EA3。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，以在整个显示区域DPA中形成网格图案。另外，堤层BNL也可以定位在非显示区域NDA中，并且可以在非显示区域NDA中完全地覆盖第二基底210的表面。
堤层BNL可以在显示区域DPA中包括暴露第二基底210的多个开口OP1、OP2和OP3。开口OP1、OP2和OP3可以包括与第一发射区域EA1叠置的第一开口OP1、与第二发射区域EA2叠置的第二开口OP2和与第三发射区域EA3叠置的第三开口OP3。开口OP1、OP2和OP3可以分别对应于发射区域EA1、EA2和EA3。
在一些实施例中，堤层BNL可以包括硅(Si)。例如，堤层BNL可以包括硅单晶层。包括硅的堤层BNL可以通过反应离子蚀刻(RIE)工艺形成。通过控制蚀刻工艺的工艺条件，可以将堤层BNL形成为具有高的高宽比。
滤色器CF1、CF2和CF3可以在第二基底210的表面上分别定位在堤层BNL的开口OP1、OP2和OP3中。不同的滤色器CF1、CF2和CF3可以彼此间隔开，堤层BNL置于不同的滤色器CF1、CF2和CF3之间，但公开不限于此。
滤色器CF1、CF2和CF3可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1可以定位在堤层BNL的第一开口OP1中以与第一发射区域EA1叠置。第二滤色器CF2可以定位在堤层BNL的第二开口OP2中以与第二发射区域EA2叠置，第三滤色器CF3可以定位在堤层BNL的第三开口OP3中以与第三发射区域EA3叠置。
滤色器CF1、CF2和CF3可以分别填充开口OP1、OP2和OP3，并且滤色器CF1、CF2和CF3中的每个的表面可以与堤层BNL的表面并排。也就是说，滤色器CF1、CF2和CF3中的每个的厚度可以与堤层BNL的厚度相同。然而，公开不限于此，滤色器CF1、CF2和CF3中的每个的表面也可以从堤层BNL的表面突出或者可以从堤层BNL的表面凹陷。也就是说，滤色器CF1、CF2和CF3中的每个的厚度也可以与堤层BNL的厚度不同。
定位为分别对应于堤层BNL的开口OP1、OP2和OP3的滤色器CF1、CF2和CF3可以形成岛状图案，但公开不限于此。例如，滤色器CF1、CF2和CF3中的每个也可以形成在显示区域DPA中在一个方向上延伸的线性图案。在这种情况下，堤层BNL的开口OP1、OP2和OP3也可以在该方向上延伸。在一些实施例中，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，第三滤色器CF3可以是蓝色滤色器。滤色器CF1、CF2和CF3中的每个可以仅透射在从发光元件ED发射之后穿过颜色控制结构WCL的颜色的光中的一些，并且可以阻挡另一颜色的其他光的透射。
第二反射层RL2可以定位在堤层BNL的开口OP1、OP2和OP3中。第二反射层RL2可以分别定位在堤层BNL的侧表面上，并且可以围绕定位在开口OP1、OP2和OP3中的滤色器CF1、CF2和CF3的侧表面。在平面图中，定位在不同开口OP1、OP2和OP3中的第二反射层RL2可以分别围绕不同的滤色器CF1、CF2和CF3，并且可以在第一方向DR1和第二方向DR2上彼此间隔开。
如同第一反射层RL1，第二反射层RL2可以反射入射光。在从发光元件ED发射之后入射在滤色器CF1、CF2和CF3上的光中的一些可以被第二反射层RL2朝向第二基底210的上表面反射。第二反射层RL2可以与上述第一反射层RL1包括相同的材料，并且可以包括例如具有高反射率的金属材料(诸如铝(Al))。第二反射层RL2中的每个的厚度可以是但不限于约0.1μm。
颜色控制结构WCL可以定位在滤色器CF1、CF2和CF3上。颜色控制结构WCL可以分别与第一滤色器CF1、第二滤色器CF2和第三滤色器CF3叠置，并且可以彼此间隔开。颜色控制结构WCL可以被定位为分别对应于定位在堤层BNL中的开口OP1、OP2和OP3。在一些实施例中，颜色控制结构WCL可以分别与开口OP1、OP2和OP3叠置。颜色控制结构WCL可以形成为彼此间隔开的岛状图案。然而，公开不限于此，颜色控制结构WCL也可以形成为在一个方向上延伸的线性图案。
颜色控制结构WCL可以将入射光的峰值波长转换或移位为另一对应峰值波长的光，并且可以输出所述光。在其中发光元件ED发射第三颜色的蓝光的一些实施例中，颜色控制结构WCL可以将从发光元件ED发射的光的至少一部分转换为第四颜色的黄光。从发光元件ED发射的第三颜色的光的部分可以通过颜色控制结构WCL转换为第四颜色的黄光，第三颜色的光和第四颜色的光的混合可以入射在滤色器CF1、CF2和CF3中的每个上。第一滤色器CF1可以透射第三颜色的光和第四颜色的光的混合之中的第一颜色的红光，并且可以阻挡其他颜色的光的透射。类似地，第二滤色器CF2可以透射第三颜色的光和第四颜色的光的混合之中的第二颜色的绿光，并且可以阻挡其他颜色的光的透射。第三滤色器CF3可以透射第三颜色的光和第四颜色的光的混合之中的第三颜色的蓝光，并且可以阻挡其他颜色的透射。
颜色控制结构WCL中的每个可以包括基体树脂BRS和波长转换颗粒WCP。基体树脂BRS可以包括透光有机材料。例如，基体树脂BRS可以包括环氧树脂、丙烯酸树脂、Cardo树脂或酰亚胺树脂。颜色控制结构WCL的相应基体树脂BRS可以全部由相同的材料制成，但公开不限于此。波长转换颗粒WCP可以是将第三颜色的蓝光转换成第四颜色的黄光的材料。波长转换颗粒WCP可以是量子点、量子棒或磷光体。量子点包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。
另外，颜色控制结构WCL中的每个还可以包括散射体。散射体可以是金属氧化物颗粒或有机颗粒。金属氧化物可以是例如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)，并且有机颗粒材料可以是例如丙烯酸树脂或氨基甲酸乙酯树脂。
随着颜色控制结构WCL在第三方向DR3上的厚度增加，包括在颜色控制结构WCL中的波长转换颗粒WCP的含量增加，从而增加了颜色控制结构WCL的光转换效率。可以考虑到波长转换颗粒WCP的光转换效率来设计颜色控制结构WCL的厚度。
保护层PTF可以定位在堤层BNL和颜色控制结构WCL上，并且可以覆盖堤层BNL和颜色控制结构WCL。保护层PTF可以遍及显示区域DPA和非显示区域NDA定位。保护层PTF可以保护显示区域DPA中的颜色控制结构WCL，并且可以平坦化由颜色控制结构WCL形成的台阶。
保护层PTF可以定位在发光元件ED与颜色控制结构WCL之间，并且可以防止颜色控制结构WCL的波长转换颗粒WCP被从发光元件ED产生的热量损坏。保护层PTF可以包括有机绝缘材料，诸如环氧树脂、丙烯酸树脂、Cardo树脂或酰亚胺树脂。
粘合层ADL可以定位在显示基底100与颜色转换基底200之间。粘合层ADL可以将显示基底100和颜色转换基底200彼此结合，并且可以由透明材料制成以透射从发光元件ED发射的光。例如，粘合层ADL可以包括丙烯酸类、硅树脂类或氨基甲酸乙酯类材料，并且可以包括可以被UV固化或热固化的材料。
图8是示出根据一些实施例的显示装置10的垫区域PDA(PDA1和PDA2)和公共电极连接部分CPA中的垫电极和公共电极CE的布置的平面图。图9是沿着图8的线L2-L2'和线L3-L3'截取的剖视图。图8示出了定位在非显示区域NDA的公共电极连接部分CPA中的公共电极CE和定位在不同垫区域PDA(PDA1和PDA2)中的垫PD的平面布置。图9示出了穿过第一垫区域PDA1的第一垫PD1和第二垫区域PDA2的第二垫PD2的剖面。
结合图4参照图8和图9，垫PD(PD1及PD2)中的一些可以定位在第一垫区域PDA1中，其它垫PD(PD1及PD2)可以定位在第二垫区域PDA2中。第一垫PD1可以在第一垫区域PDA1中彼此间隔开，第二垫PD2可以在第二垫区域PDA2中彼此间隔开。第一垫PD1和第二垫PD2可以在第二方向DR2上分别彼此间隔开。第一垫PD1的平面布置和第二垫PD2的平面布置可以根据电连接到发光元件ED的多条布线的布置设计而变化。如附图中所示，第一垫PD1和第二垫PD2可以是彼此错开，而不是彼此并排定位。然而，公开不限于此。根据布线的布置设计，第一垫PD1和第二垫PD2也可以在第一方向DR1上彼此并排定位，或者可以无规则地布置。在一些实施例中，第一垫PD1和第二垫PD2可以是分别沿着第二方向DR2彼此错开，而不是彼此并排定位。
公共电极CE也可以在一方向(例如，第二方向DR2)上彼此间隔开，或者可以在公共电极连接部分CPA中无规则地随机布置。然而，因为第二电极连接部分CTE2被定位为分别对应于公共电极CE，所以公共电极CE的平面布置和第二电极连接部分CTE2的平面布置可以基本上相同。
垫PD(PD1和PD2)可以通过形成在第一基底110中的通孔VIA(VIA1和VIA2)和垫连接电极CEP(CEP1和CEP2)分别电连接到电路板CB的电路板垫PDC(PDC1和PDC2)。垫PD1和PD2可以定位在第一基底110的第一表面上，电路板垫PDC1和PDC2可以定位在电路板CB的表面上。根据一些实施例，通孔VIA(VIA1和VIA2)包括形成在非显示区域NDA的第一垫区域PDA1中的第一通孔VIA1和形成在第二垫区域PDA2中的第二通孔VIA2。垫连接电极CEP可以包括电连接第一垫PD1和第一电路板垫PDC1的第一垫连接电极CEP1以及电连接第二垫PD2和第二电路板垫PDC2的第二垫连接电极CEP2。
第一通孔VIA1可以形成为分别对应于第一垫区域PDA1中的第一垫PD1，并且可以穿过第一基底110。第一通孔VIA1可以从其上定位第一垫PD1的第一表面到第二表面地穿过第一基底110。第一通孔VIA1可以与第一垫PD1叠置，并且第一垫基体层PL1可以定位在第一通孔VIA1上。第一垫连接电极CEP1可以部分地定位在第一通孔VIA1中，并且可以分别电连接到第一垫PD1和第一电路板垫PDC1。第一垫连接电极CEP1中的每个可以包括定位在第一通孔VIA1中的第一连接部分PC1和连接到第一连接部分PC1并且定位在第一基底110的下表面上的第一电极部分PE1。第一连接部分PC1可以直接接触第一垫PD1的第一垫基体层PL1，第一电极部分PE1可以定位在第一基底110的第二表面上以直接接触第一电路板垫PDC1。
第二通孔VIA2可以形成为分别对应于第二垫区域PDA2中的第二垫PD2，并且可以穿过第一基底110。第二通孔VIA2可以从第一基底110上定位第二垫PD2的第一表面到第二表面地穿过第一基底110。第二通孔VIA2可以与第二垫PD2叠置，第二垫基体层PL2可以定位在第二通孔VIA2上。第二垫连接电极CEP2可以部分地定位在第二通孔VIA2中，并且可以分别电连接到第二垫PD2和第二电路板垫PDC2。第二垫连接电极CEP2中的每个可以包括定位在第二通孔VIA2中的第二连接部分PC2和连接到第二连接部分PC2并且定位在第一基底110的下表面上的第二电极部分PE2。第二连接部分PC2可以直接接触第二垫PD2的第二垫基体层PL2，第二电极部分PE2可以定位在第一基底110的第二表面上以直接接触第二电路板垫PDC2。
形成在第一基底110中的通孔VIA1和VIA2可以提供路径，定位在第一基底110上的垫PD1和PD2可以分别通过该路径通过垫连接电极CEP电连接到电路板垫PDC。第一通孔VIA1可以定位在第一垫区域PDA1中以对应于第一垫PD1，并且第一通孔VIA1的平面布置可以与第一垫PD1的平面布置基本上相同。第二通孔VIA2可以定位在第二垫区域PDA2中以对应于第二垫PD2，并且第二通孔VIA2的平面布置可以与第二垫PD2的平面布置基本上相同。
垫连接电极CEP和电路板垫PDC可以不必完全对应于定位在第一基底110上的垫PD的布置。在附图中，第一垫连接电极CEP1和第一电路板垫PDC1定位为分别对应于第一垫PD1和第一通孔VIA1，第二垫连接电极CEP2和第二电路板垫PDC2定位为分别对应于第二垫PD2和第二通孔VIA2。然而，公开不限于此，垫PD1和PD2也可以不分别对应于电路板垫PDC1和PDC2，电路板垫PDC1和PDC2可以定位为仅对应于垫PD1和PD2中的一些。在垫连接电极CEP1和CEP2中，因为定位在通孔VIA1和VIA2中的连接部分PC1和PC2分别对应于通孔VIA1和VIA2，所以连接部分PC1和PC2可以被定位为分别对应于定位在第一基底110上的垫PD。因为电极部分PE1和PE2接触电路板垫PDC1和PDC2，所以它们可以定位为对应于电路板垫PDC1和PDC2。垫连接电极CEP和电路板垫PDC1和PDC2可以根据垫PD的设计和第一基底110的结构而各种改变。
在显示装置10中，当相对大量的发光元件ED定位在显示区域DPA中从而电连接到发光元件ED的布线的数量相对大时，相对大量的垫PD因此是合适的。当垫PD全部定位在公共电极连接部分CPA外侧时，会增大适合于垫PD的放置的面积，垫PD可以不并排布置，或者可以不规则地布置。另一方面，在根据一些实施例的显示装置10中，垫区域PDA1和PDA2分别定位在公共电极连接部分CPA的内侧和外侧。因此，垫PD可以定位在足够的空间中。具体地，因为在非显示区域NDA中仅一些垫(例如，第一垫PD1)定位在公共电极连接部分CPA的外侧，所以非显示区域NDA的外部分的面积可以减小或最小化，并且每单位面积的显示区域DPA的面积可以相对增加。因此，第一基底110的每单位面积的大数量的发光元件ED可以定位在显示装置10中，这有利于实现超高分辨率显示装置。
在下文中，将进一步参照其他附图描述显示装置10的各种实施例。
图10是根据一些实施例的显示装置10_1的部分的剖视图。
参照图10，根据一些实施例的显示装置10_1还可以包括定位在第一基底110与散热基底310之间的散热层TML。为了有效地消散显示装置10_1中产生的热量，散热层TML可以包括具有相对高的热导率的材料，并且可以定位在第一基底110下面。一些实施例的显示装置10_1与图4的实施例的不同之处在于，显示装置10_1还包括散热层TML。因此，将省略多余的描述，并且下面将主要描述不同之处。
散热层TML可以与散热基底310包括基本上相同的材料，并且可以定位在电路板CB和第一基底110之间。在一些实施例中，散热层TML可以在对应于显示区域DPA的区域中直接定位在第一基底110的下表面上。散热层TML的表面可以直接接触第一基底110的下表面，另一表面可以直接接触电路板CB的表面。在一些实施例中，在平面图中，散热层TML可以具有与第一基底110的形状类似的形状，并且可以具有足够大的区域以至少覆盖显示区域DPA。
与图4的实施例不同，第一基底110与电路板CB之间的空间可以填充有散热层TML，可以进一步改善通过散热层TML的热传导。因为散热层TML直接接触第一基底110，所以可以有效地消散从定位在显示区域DPA中的发光元件ED和像素电路单元PXC产生的热量。散热层TML可以是将从定位在显示区域DPA中的发光元件ED和像素电路单元PXC产生的热量通过其传递到散热基底310的路径。从发光元件ED和像素电路单元PXC产生的热量可以传递到散热层TML，散热层TML可以通过电路板CB和散热基底310发射热量。在一些实施例中，因为显示装置10_1包括散热层TML，所以可以有效地消散从显示基底100产生的热，可以减小或防止由于热引起的对发光元件ED和像素电路单元PXC的损坏，并且可以提高驱动效率。
图11是根据一些实施例的显示装置10_2的部分的剖视图。图12是示出图11的显示装置10_2的电路板CB_2和显示面板的相对布置的平面图。
参照图11和图12，在根据一些实施例的显示装置10_2中，电路板CB_2可以包括开口孔COP(例如，空间)，散热基底310_2可以通过开口孔COP直接接触散热层TML_2。当前实施例与图10的实施例的不同之处在于，散热层TML_2直接接触散热基底310_2。
与散热层TML_2和散热基底310_2不同，电路板CB_2可以由不具有相对高热导率的材料制成。当电路板CB_2的一表面接触散热层TML_2并且电路板CB_2的另一表面接触散热基底310_2时，电路板CB_2的温度会升高，从而损坏定位在电路板CB_2上的其他构件。另外，当散热层TML_2直接接触散热基底310_2时，热量可以比当电路板CB_2置于散热层TML_2与散热基底310_2之间时更有效地消散。在根据一些实施例的显示装置10_2中，定位在第一基底110的下表面上的电路板CB_2可以包括开口孔COP，散热层TML_2可以定位在开口孔COP中。散热基底310_2的一部分可以接触电路板CB_2的另一表面，另一部分可以直接接触开口孔COP中的散热层TML_2。
电路板CB_2的开口孔COP可以形成为对应于显示装置10_2的显示区域DPA。因为多个电路板垫PDC在对应于非显示区域NDA的区域中定位在电路板CB_2上，所以开口孔COP可以形成在其他区域中。类似于显示区域DPA与垫区域PDA1和PDA2之间的布置关系，电路板垫PDC可以相对于第一方向DR1定位在开口孔COP的两侧。
散热层TML_2可以定位在电路板CB_2的开口孔COP中，以在显示区域DPA中直接接触第一基底110的下表面。散热层TML_2的尺寸可以与电路板CB_2的开口孔COP的尺寸相同或小于电路板CB_2的开口孔COP的尺寸，并且散热层TML_2可以不直接接触电路板CB_2。
散热基底310_2可以定位在电路板CB_2的下表面上，并且散热基底310_2的部分可以定位在电路板CB_2的开口孔COP中。因为散热基底310_2根据位置具有不同的厚度，所以散热基底310_2的一部分可以定位在电路板CB_2的下表面上，另一部分可以在电路板CB_2的开口孔COP中定位在散热层TML_2的下表面上。散热基底310_2可以直接接触电路板CB_2和散热层TML_2的下表面中的每个。因为散热基底310_2直接接触散热层TML_2，所以可以更有效地消散从发光元件ED和像素电路单元PXC产生的热量。
图13是根据一些实施例的显示装置10_3的部分的剖视图。图14是示出在图13的显示装置10_3的发射区域中形成的第三通孔VIA3的布置的平面图。
参照图13和图14，根据一些实施例的显示装置10_3可以包括形成在第一基底110的显示区域DPA中并且与发光元件ED叠置的多个第三通孔VIA3，散热图案TMP可以分别定位在第三通孔VIA3中。发光元件ED可以是无机发光二极管，并且在发光时会产生相对大量的热量。为了更有效地散热，根据一些实施例的显示装置10_3可以通过包括形成为对应于发光元件ED中的至少一些的散热图案TMP来形成从发光元件ED产生的光的散热路径。一些实施例的显示装置10_3与图12的实施例的不同之处在于，显示装置10_3还包括形成在显示区域DPA中的第三通孔VIA3和散热图案TMP。
第三通孔VIA3可以形成在显示区域DPA中以对应于发光元件ED中的至少一些。例如，第三通孔VIA3可以形成为分别对应于发光元件ED，并且可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。第三通孔VIA3在尺寸方面可以小于发光元件ED和第一电极连接部分CTE1，并且可以形成为对应于发光元件ED。第三通孔VIA3可以形成为穿过像素电极AE和第一基底110。第三通孔VIA3可以形成为分别与发光元件ED、第一连接电极CNE1和第一电极连接部分CTE1叠置，并且第一电极连接部分CTE1可以定位在第三通孔VIA3上。像素电极AE虽然可以分别被第三通孔VIA3穿透，但因为每个像素电极AE的面积大于每个第三通孔VIA3的直径，所以像素电极AE可以顺利地电连接到第一电极连接部分CTE1。
在附图中，第三通孔VIA3形成为穿过像素电路单元PXC。然而，这仅仅是为了便于描述而使用的示例，并且第三通孔VIA3可以不必穿过像素电路单元PXC。第三通孔VIA3可以基本上形成在不穿过像素电路单元PXC的多个晶体管和多个电容器的区域中。
散热图案TMP可以分别定位在第三通孔VIA3中，以直接接触第一电极连接部分CTE1和散热层TML。散热图案TMP可以形成为填充第三通孔VIA3，并且散热图案TMP的上侧和下侧可以分别接触第一电极连接部分CTE1和散热层TML以形成散热路径。从发光元件ED产生的热量可以通过第一连接电极CNE1和第一电极连接部分CTE1传递到散热图案TMP。传递到散热图案TMP的热量可以通过散热层TML和散热基底310_3消散，从而进一步提高显示装置10_3的散热效率。
类似于散热基底310_3和散热层TML，散热图案TMP可以包括具有相对高的热导率的材料。垫连接电极CEP或散热图案TMP可以定位在第一基底110中形成的通孔VIA1、VIA2和VIA3中，并且可以根据它们的的作用包括不同的材料。例如，因为垫连接电极CEP将垫PD1和PD2电连接到电路板垫PDC，所以垫连接电极CEP可以包括具有高电导率的材料。另一方面，因为散热图案TMP形成散热路径，所以散热图案TMP可以包括具有高热导率的材料。然而，在一些实施例中，垫连接电极CEP和散热图案TMP可以各自包括具有相对高的电导率和相对高的热导率的材料，并且可以包括相同的材料。例如，因为金属材料通常具有高热导率和电导率，所以垫连接电极CEP和散热图案TMP可以包括相同的材料。
在图13和图14的实施例中，因为第三通孔VIA3形成为分别对应于发光元件ED，所以第三通孔VIA3的平面布置可以与发光元件ED的平面布置基本上相同。然而，当显示装置10_3是包括大数量的发光元件ED的超高分辨率显示装置时，会不容易形成分别对应于发光元件ED第三通孔VIA3。在根据一些实施例的显示装置10_3中，第三通孔VIA3可以不必形成为完全对应于发光元件ED，而是可以形成为仅对应于一些发光元件ED。
图15是根据一些实施例的显示装置10_4的部分的剖视图。图16是示出在图15的显示装置10_4的发射区域中形成的第三通孔VIA3的布置的平面图。
参照图15和图16，根据一些实施例的显示装置10_4可以包括形成在第一基底110的显示区域DPA中并且形成为对应于发光元件ED中的一些的多个第三通孔VIA3，并且散热图案TMP可以分别定位在第三通孔VIA3中。一些实施例与图13和图14的实施例的不同之处在于，第三通孔VIA3不必形成为对应于发光元件ED。
因为第三通孔VIA3形成为对应于发光元件ED中的一些，所以定位在显示区域DPA中的发光元件ED的数量可以与第三通孔VIA3的数量和散热图案TMP的数量不同。在其中第三通孔VIA3形成为与发光元件ED中的一些对应的一些实施例中，在显示装置10_4中第三通孔VIA3的数量和散热图案TMP的数量可以少于发光元件ED的数量，并且发光元件ED可以被划分为与第三通孔VIA3叠置的第一发光元件ED1和不与第三通孔VIA3叠置的第二发光元件ED2。
对应于第一发光元件ED1的第一电极连接部分CTE1可以通过第三通孔VIA3直接接触散热图案TMP，而对应于第二发光元件ED2的第一电极连接部分CTE1不直接接触散热图案TMP。从第一发光元件ED1产生的热量可以通过第一连接电极CNE1和第一电极连接部分CTE1发射到散热图案TMP，从第二发光元件ED2产生的热量可以通过第一连接电极CNE1和第一电极连接部分CTE1发射到相邻的第一发光元件ED1的第一电极连接部分CTE1。第一发光元件ED1和第二发光元件ED2可以具有不同的散热路径，因此可以在产生的热量和发射的光量方面不同。根据一些实施例的显示装置10_4可以具有工艺优点，因为第三通孔VIA3形成为对应于发光元件ED中的一些，并且可以通过用于补偿发光元件ED1和ED2(发光元件ED1和ED2根据它们是否与第三通孔VIA3叠置来划分)的光发射差异的发射信号来减小该差异。
图17是定位在根据一些实施例的显示装置10_5的垫区域PDA1和PDA2中的垫电极的剖视图。
参照图17，在根据一些实施例的显示装置10_5中，第一基底110(111和112)可以由多个层组成，并且垫连接电极CEP(CEP1、CEP2和CEP3)中的每个可以包括大数量的连接部分PC和电极部分PE。定位在显示基底100中的多个垫PD(PD1、PD2及PD3)中的一些虽然可以从电路板CB接收相同电信号，但可以彼此物理分离。定位在显示基底100中的多条布线中的一些虽然可以接收相同的信号，但可以彼此不同，并且不同的垫PD可以定位在这些布线的远端处。如果实现其中相同的电信号被传输到的垫PD连接到一个电路板垫PDC的结构，则可以减小定位在电路板CB上的电路板垫PDC的数量，并且可以减小或最小化电路板CB的不必要的空间。
在根据一些实施例的显示装置10_5中，显示基底100的第一基底110可以包括包含像素电路单元PXC的第一基底层111，垫PD定位在第一基底层111上，并且第一基底110可以包括不包含像素电路单元PXC的第二基底层112。定位在第一基底层111上的垫PD可以通过定位在第一基底层111的通孔VIA1、VIA2和VIA7中以及定位在第二基底层112的通孔VIA4、VIA5和VIA8中的垫连接电极CEP连接到电路板垫PDC。在垫连接电极CEP中的每个中，定位在第一基底层111与第二基底层112之间的电极部分PE(PE4或PE5)同时或基本上同时连接到多个连接部分PC(PC1或PC2)。因此，可以减小定位在第二基底层112中的连接部分PC4或PC5的数量和通孔VIA4或VIA5的数量。
例如，第一基底层111可以包括形成为分别对应于定位在第一基底层111上的垫PD1、PD2和PD3的多个通孔VIA1、VIA2和VIA7。第一通孔VIA1可以定位在第一垫区域PDA1中以对应于向其传输相同电信号的第一垫PD1。例如，n个第一垫PD1可以定位在第一垫区域PDA1中，n个第一通孔VIA1可以形成在第一基底层111的第一垫区域PDA1中。类似地，第二通孔VIA2可以定位在第二垫区域PDA2中以对应于向其传输相同电信号的第二垫PD2，第七通孔VIA7可以定位在第二垫区域PDA2中以对应于向其传输另一电信号的第三垫PD3。
在附图中，三个第一通孔VIA1形成为对应于三个第一垫PD1，两个第二通孔VIA2形成为对应于两个第二垫PD2，一个第七通孔VIA7形成为对应于一个第三垫PD3。这里，通孔VIA1、VIA2和VIA7彼此区分，以区分通过稍后将描述的垫连接电极CEP彼此连接的垫PD1、PD2和PD3，第二通孔VIA2和第七通孔VIA7可以基本上相同。第一通孔VIA1可以定位在第一垫区域PDA1中，因此可以与其他通孔VIA2和VIA7区分开。另一方面，第二通孔VIA2和第七通孔VIA7可以全部定位在第二垫区域PDA2中，因此可以不彼此区分。它们可以根据传输到定位在其上的第二垫PD2和第三垫PD3的电信号而彼此区分开。例如，可以将相同的信号传输到定位在第二通孔VIA2上的第二垫PD2，并且可以将与传输到第二垫PD2的信号不同的信号传输到定位在第七通孔VIA7上的第三垫PD3。
第二基底层112可以包括形成为对应于电路板垫PDC的多个通孔VIA4、VIA5和VIA8。第四通孔VIA4可以形成为对应于定位在电路板CB的位于第一垫区域PDA1中的区域中的第一电路板垫PDC1。第五通孔VIA5和第八通孔VIA8可以形成为分别对应于定位在电路板CB的位于第二垫区域PDA2中的区域中的第二电路板垫PDC2和第三电路板垫PDC3。
垫PD的数量可以对应于定位在显示基底100中的布线的数量，而电路板垫PDC的数量对应于传输到布线的信号的类型。垫PD的数量可以根据定位在显示区域DPA中的发光元件ED和布线的布置来确定，电路板垫PDC的数量可以根据为了发光元件ED的光发射而传输的信号的类型和数量来确定。当传输到布线的信号彼此不同时，垫PD的数量和电路板垫PDC的数量可以彼此相等。然而，当传输到布线的信号中的一些相同时，垫PD的数量和电路板垫PDC的数量可以彼此不同。当相同的信号传输到一些布线时，电路板垫PDC的数量可以小于垫PD的数量，并且形成在第二基底层112中的通孔VIA4、VIA5和VIA8的数量可以少于形成在第一基底层111中的通孔VIA1、VIA2和VIA7的数量。
例如，当相同的信号传输到第一垫PD1时，第一垫PD1可以连接到一个第一电路板垫PDC1。可以形成多个(例如，三个)第一通孔VIA1以对应于第一垫PD1的数量，并且可以形成一个第四通孔VIA4以对应于第一电路板垫PDC1。类似地，当相同的信号传输到第二垫PD2时，第二垫PD2可以连接到一个第二电路板垫PDC2。可以形成多个(例如，两个)第二通孔VIA2以对应于相同信号传输到的第二垫PD2的数量，并且可以形成一个第五通孔VIA5以对应于第二电路板垫PDC2。与传输到第二垫PD2的信号不同的信号传输到的第三垫PD3可以连接到一个第三电路板垫PDC3。可以形成一个第七通孔VIA7和一个第八通孔VIA8以对应于第三垫PD3和第三电路板垫PDC3。
垫连接电极CEP(CEP1、CEP2和CEP3)可以定位在第一基底层111和第二基底层112的通孔VIA1、VIA2、VIA4、VIA5、VIA7和VIA8中，并且可以将垫PD分别连接到对应的电路板垫PDC。
第一垫连接电极CEP1可以包括定位在第一通孔VIA1中的多个第一连接部分PC1、定位在第四通孔VIA4中的第四连接部分PC4、定位在第一电路板垫PDC1上的第一电极部分PE1和连接第一连接部分PC1和第四连接部分PC4的第四电极部分PE4。第一连接部分PC1的数量和第四连接部分PC4的数量可以分别对应于第一通孔VIA1的数量和第四通孔VIA4的数量。在其中形成三个第一通孔VIA1的一些实施例中，可以形成三个第一连接部分PC1和一个第四连接部分PC4。因为第一电极部分PE1形成为对应于第一电路板垫PDC1，所以第一垫连接电极CEP1可以包括一个第一电极部分PE1。
第四电极部分PE4虽然也可以以对应于电路板垫PDC的数量或对应于第一电极部分PE1的数量的数量来形成，但可以连接到多个第一连接部分PC1。第四电极部分PE4可以形成为具有比第一电极部分PE1大的宽度，并且可以同时或基本上同时连接到第一连接部分PC1。相同信号传输到的第一垫PD1可以通过第一垫连接电极CEP1的第一连接部分PC1和第四电极部分PE4彼此电连接，并且可以通过第四连接部分PC4和第一电极部分PE1电连接到一个第一电路板垫PDC1。
第二垫连接电极CEP2可以包括定位在第二通孔VIA2中的多个第二连接部分PC2、定位在第五通孔VIA5中的第五连接部分PC5、定位在第二电路板垫PDC2上的第二电极部分PE2和连接第二连接部分PC2和第五连接部分PC5的第五电极部分PE5。第二连接部分PC2的数量和第五连接部分PC5的数量可以分别对应于第二通孔VIA2的数量和第五通孔VIA5的数量。因此，第二垫连接电极CEP2可以包括两个第二连接部分PC2和一个第五连接部分PC5。因为第二电极部分PE2形成为对应于第二电路板垫PDC2，所以第二垫连接电极CEP2可以包括一个第二电极部分PE2。
第五电极部分PE5虽然也可以以对应于电路板垫PDC的数量或第二电极部分PE2的数量的数量来形成，但可以连接到多个第二连接部分PC2。第五电极部分PE5可以形成为具有比第二电极部分PE2大的宽度，并且可以同时或基本上同时连接到第二连接部分PC2。相同信号传输到的第二垫PD2可以通过第二垫连接电极CEP2的第二连接部分PC2和第五电极部分PE5彼此电连接，并且可以通过第五连接部分PC5和第二电极部分PE2电连接到一个第二电路板垫PDC2。
也可以以与如上所述的相同的方式形成第三垫连接电极CEP3。然而，在其中一个第三垫PD3连接到一个第三电路板垫PDC3的一些实施例中，第三垫连接电极CEP3可以包括第三连接部分PC3、第六连接部分PC6、第三电极部分PE3和第六电极部分PE6，并且第三电极部分PE3和第六电极部分PE6可以具有基本上相同的宽度。
在垫PD之中的相同信号传输到的垫PD1、PD2或PD3可以电连接到相同的电路板垫PDC。因此，在显示装置10_5中，可以减小电路板垫PDC的数量，并且可以减小或最小化电路板CB的不必要的空间。
图18是图17的显示装置10_5的部分的剖视图。
参照图18，在根据一些实施例的显示装置10_5中，第一基底110可以包括第一基底层111和第二基底层112，并且散热图案TMP(TMP1、TMP2和TMP3)可以像垫连接电极CEP一样彼此连接。
第一基底层111可以包括形成为对应于显示区域DPA中的发光元件ED的多个第三通孔VIA3，第二基底层112可以包括形成为对应于显示区域DPA中的第三通孔VIA3中的一些的第六通孔VIA6。散热图案TMP可以包括定位在第三通孔VIA3中的多个第一散热图案TMP1、定位在第六通孔VIA6中的第二散热图案TMP2以及连接第一散热图案TMP1和第二散热图案TMP2的第三散热图案TMP3。
从发光元件ED产生的热量可以通过第一散热图案TMP1消散。第一散热图案TMP1可以通过第三散热图案TMP3连接到第二散热图案TMP2，并且热量可以通过第一散热图案TMP1、第三散热图案TMP3和第二散热图案TMP2传递到散热层TML。在一些实施例中，因为第一基底110包括不同的基底层111和112，所以定位在不同层上的散热图案TMP1、TMP2和TMP3被连接以形成从发光元件ED产生的热量的散热路径。
图19是根据一些实施例的像素电路单元PXC和发光元件ED的电路图。图19示出了图4的像素电路单元PXC和发光元件ED的示例。
参照图19，发光元件ED根据驱动电流Ids发光。从发光元件ED发射的光的量可以与驱动电流Ids成比例。发光元件ED可以是包括阳极、阴极和定位在阳极与阴极之间的无机半导体的无机发光元件。
发光元件ED的阳极可以连接到驱动晶体管DT的源电极，阴极可以连接到第二电力线VSL，低于高电位电压的低电位电压被供应到第二电力线VSL。
驱动晶体管DT根据栅电极与源电极之间的电压差调节从供应有第一电源电压的第一电力线VDL流到发光元件ED的电流。驱动晶体管DT可以具有连接到第一晶体管ST1的第一电极的栅电极、连接到发光元件ED的阳极的源电极和连接到施加有高电位电压的第一电力线VDL的漏电极。
第一晶体管ST1由扫描线SL的扫描信号导通，以将数据线DL连接到驱动晶体管DT的栅电极。第一晶体管ST1可以具有连接到扫描线SL的栅电极、连接到驱动晶体管DT的栅电极的第一电极和连接到数据线DL的第二电极。
第二晶体管ST2由感测信号线SSL的感测信号导通，以将初始化电压线VIL连接到驱动晶体管DT的源电极。第二晶体管ST2可以具有连接到感测信号线SSL的栅电极、连接到初始化电压线VIL的第一电极和连接到驱动晶体管DT的源电极的第二电极。
第一晶体管ST1和第二晶体管ST2中的每个的第一电极可以是源电极，第二电极可以是漏电极。然而，公开不限于此。也就是说，第一晶体管ST1和第二晶体管ST2中的每个的第一电极也可以是漏电极，第二电极可以是源电极。
电容器Cst形成在驱动晶体管DT的栅电极与源电极之间。电容器Cst储存驱动晶体管DT的栅极电压和源极电压之间的电压差。
尽管已经在图19中主要描述了驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2形成为P型金属氧化物半导体场效应晶体管(MOSFET)的情况，但应当注意的是，公开不限于此。驱动晶体管DT和/或第一晶体管ST1和/或第二晶体管ST2也可以形成为N型MOSFET。
图20是根据一些实施例的像素电路单元PXC和发光元件ED的电路图。图20示出了图4的像素电路单元PXC和发光元件ED的示例。
参照图20，发光元件ED根据驱动电流Ids发光。从发光元件ED发射的光的量可以与驱动电流Ids成比例。发光元件ED可以是包括阳极、阴极和定位在阳极与阴极之间的无机半导体的无机发光元件。
发光元件ED的阳极可以连接到第四晶体管ST4的第一电极和第六晶体管ST6的第二电极，阴极可以连接到第二电力线VSL。可以在发光元件ED的阳极与阴极之间形成寄生电容Cel。
像素电路单元PXC包括驱动晶体管DT、开关元件和电容器C1。开关元件包括第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6。
驱动晶体管DT包括栅电极、第一电极和第二电极。驱动晶体管DT根据施加到栅电极的数据电压控制驱动电流Ids，驱动电流Ids是在驱动晶体管DT的第一电极与第二电极之间流动的漏-源电流。
电容器C1形成在驱动晶体管DT的第二电极与第一电力线VDL之间。电容器C1的电极可以连接到驱动晶体管DT的第二电极，另一电极可以连接到第一电力线VDL。
当第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每个的第一电极是源电极时，第二电极可以是漏电极。可选地，当第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每个的第一电极是漏电极时，第二电极可以是源电极。
第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任一种制成。当第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每个的半导体层由多晶硅制成时，用于形成半导体层的工艺可以是低温多晶硅(LTPS)工艺。
另外，尽管在图20中已经主要描述了第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT形成为P型MOSFET的情况，但公开不限于此。第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT也可以形成为N型MOSFET。
此外，可以考虑驱动晶体管DT的特性、发光元件ED的特性等来设定第二电力线VSL的第一电源电压、第一电力线VDL的第二电源电压和初始化电压线VIL的第三电源电压。
图21是根据一些实施例的像素电路单元PXC和发光元件ED的电路图。图21示出了图4的像素电路单元PXC和发光元件ED的示例。
图21的实施例与图20的实施例的不同之处在于，驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6形成为P型MOSFET，第一晶体管ST1和第三晶体管ST3形成为N型MOSFET。
参照图21，形成为P型MOSFET的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6中的每个的有源层可以由多晶硅制成，形成为N型MOSFET的第一晶体管ST1和第三晶体管ST3中的每个的有源层可以由氧化物半导体制成。
图21的实施例与图20的实施例的不同之处在于，第二晶体管ST2的栅电极和第四晶体管ST4的栅电极连接到写入扫描线GWL，第一晶体管ST1的栅电极连接到控制扫描线GCL。另外，在图21中，因为第一晶体管ST1和第三晶体管ST3形成为N型MOSFET，所以栅极-高电压的扫描信号可以传输到控制扫描线GCL并传输到初始化扫描线GIL。相反，因为第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6形成为P型MOSFET，所以栅极-低电压的扫描信号可以传输到写入扫描线GWL和发射线EL。
根据一些实施例的像素电路单元PXC不限于图19、图20和图21所示的像素电路单元PXC。像素电路单元PXC也可以形成为除了图19、图20和图21中所示的实施例之外的电路结构。同时，根据一些实施例的用于显示图像的显示装置可以应用于各种装置和设备。
图22、图23和图24是包括根据一些实施例的显示装置的装置的示意图。图22示出了应用根据一些实施例的显示装置10的虚拟现实(VR)装置1，图23示出了应用根据一些实施例的显示装置10的智能手表2。图24示出了应用根据一些实施例的显示装置10_a、10_b、10_c、10_d和10_e的车辆的显示单元。
参照图22，根据一些实施例的VR装置1可以是眼镜的形式的装置。根据一些实施例的VR装置1可以包括显示装置10、左镜片10a、右镜片10b、支撑框架20、眼镜框架腿30a和30b、反射构件40和显示装置容纳单元50。
在图22中，作为示例示出了包括眼镜框架腿30a和30b的VR装置1。然而，根据一些实施例的VR装置1也可以应用于包括可以安装在头部上的代替眼镜框架腿30a和30b的头戴式带的头戴式显示器。根据一些实施例的VR装置1不限于附图中所示的结构，并且可以以各种形式应用于各种其他电子装置中。
显示装置容纳单元50可以包括显示装置10和反射构件40。显示装置10上显示的图像可以被反射构件40反射并且通过右镜片10b提供给用户的右眼。因此，用户可以通过右眼观看显示装置10上显示的VR图像。
显示装置容纳单元50可以定位在支撑框架20的右端处，但公开不限于此。例如，显示装置容纳单元50也可以定位在支撑框架20的左端处，显示装置10上显示的图像可以被反射构件40反射并且通过左镜片10a提供给用户的左眼。因此，用户可以通过左眼观看显示装置10上显示的VR图像。可选地，显示装置容纳单元50可以定位在支撑框架20的右端和左端两者处。在这种情况下，用户可以通过左眼和右眼两者观看显示装置10上显示的VR图像。
参照图23，根据一些实施例的显示装置10可以应用于作为智能装置中的一种的智能手表2。
参照图24，根据一些实施例的显示装置10_a、10_b和10_c可以应用于车辆的仪表板、车辆的中央仪表板或定位在车辆的仪表板上的中央信息显示器(CID)。另外，根据一些实施例的显示装置10_d和10_e可以应用于替代车辆的侧视镜的室内镜显示器。
图25和图26示出了包括根据一些实施例的显示装置10的透明显示装置。
参照图25和图26，根据一些实施例的显示装置10可以应用于透明显示装置。透明显示装置可以在显示图像IM的同时透射光。定位在透明显示装置前面的用户不仅可以观看显示装置10上显示的图像IM，而且可以观看定位在透明显示装置后面的对象RS或背景。当显示装置10应用于透明显示装置时，之前描述的实施例的显示装置10的第一基底110、散热基底310和电路板CB可以各自包括可以透射光的透光部分，或者可以由可以透射光的材料制成。
在根据一些实施例的显示装置中，电路板的垫和显示基底的垫可以通过发光元件定位在其上的基底彼此连接。因此，显示装置可以确保其中每单位面积定位发光元件的足够区域，这有利于实现超高分辨率显示装置。
另外，显示装置还可以包括定位在发光元件位于其上的基底下面的散热结构，以有效地消散从发光元件产生的热量。
在总结详细描述时，本领域技术人员将理解的是，在基本上不脱离本公开的情况下，可以对所公开的实施例进行许多变化和修改。因此，本公开的公开实施例仅在一般的和描述性的意义来使用，而不是为了限制的目的。通过参照权利要求(其功能等同物将包括在其中)，本公开的上述方面和其他方面对于本公开所属领域技术人员而言将变得更加明显。

Claims (22)

1.一种显示装置，所述显示装置包括：
第一基底，包括显示区域和在所述显示区域的至少一侧上的非显示区域；
发光元件，在所述显示区域中位于所述第一基底的第一表面上；
连接电极，在所述非显示区域中位于所述第一基底的所述第一表面上，并且电连接到所述发光元件；
第一垫，位于所述非显示区域中，并且在一个方向上与所述连接电极间隔开；
第二垫，在另一方向上与所述连接电极间隔开；
电路板，位于所述第一基底的第二表面上，并且包括在所述电路板的第一表面上的第一电路板垫和第二电路板垫；
第一垫连接电极，连接到所述第一垫和所述第一电路板垫，并且包括在对应于所述第一垫并且穿过所述第一基底的第一通孔中的第一连接部分，以及在所述第一基底的所述第二表面上的第一电极部分；以及
第二垫连接电极，连接到所述第二垫和所述第二电路板垫，并且包括在对应于所述第二垫并且穿过所述第一基底的第二通孔中的第二连接部分，以及在所述第一基底的所述第二表面上的第二电极部分。
2.根据权利要求1所述的显示装置，其中，所述发光元件之中的在所述显示区域的最外侧部分中的发光元件与所述第一垫之间的距离大于在所述显示区域的所述最外侧部分中的所述发光元件与所述第二垫之间的距离。
3.根据权利要求1所述的显示装置，其中，所述第一连接部分直接接触所述第一垫，
其中，所述第二连接部分直接接触所述第二垫，
其中，所述第一电极部分直接接触所述第一电路板垫，并且
其中，所述第二电极部分直接接触所述第二电路板垫。
4.根据权利要求3所述的显示装置，其中，所述第一垫连接电极的所述第一电极部分和所述第一电路板垫对应于所述第一垫，并且
其中，所述第二垫连接电极的所述第二电极部分和所述第二电路板垫对应于所述第二垫。
5.根据权利要求3所述的显示装置，其中，所述第一基底包括：第一基底层，其中形成有所述第一通孔和所述第二通孔；以及第二基底层，位于所述第一基底层的下表面上，并且其中形成有第三通孔和第四通孔，
其中，所述第一垫连接电极还包括在所述第三通孔中的第三连接部分，以及接触所述第一连接部分和所述第三连接部分的第三电极部分，并且
其中，所述第二垫连接电极还包括在所述第四通孔中的第四连接部分，以及接触所述第二连接部分和所述第四连接部分的第四电极部分。
6.根据权利要求5所述的显示装置，其中，所述第一垫连接电极的所述第一电极部分的数量和所述第一电路板垫的数量少于所述第一垫的数量。
7.根据权利要求1所述的显示装置，所述显示装置还包括在所述显示区域中在所述第一基底与所述电路板之间的散热层，
其中，所述电路板位于所述第一基底的所述第二表面下方，以与所述非显示区域和所述显示区域的部分叠置。
8.根据权利要求7所述的显示装置，其中，所述散热层与所述发光元件叠置，并且直接接触所述第一基底的所述第二表面和所述电路板的所述第一表面。
9.根据权利要求7所述的显示装置，所述显示装置还包括散热图案，所述散热图案直接接触所述散热层，并且定位在第五通孔中，所述第五通孔对应于所述发光元件中的至少一些并且穿过所述第一基底。
10.根据权利要求9所述的显示装置，其中，所述第五通孔对应于所述显示区域中的发光元件。
11.根据权利要求9所述的显示装置，其中，所述第一垫连接电极和所述第二垫连接电极与所述散热图案包括相同的材料。
12.根据权利要求9所述的显示装置，其中，所述第一基底包括：像素电极，对应于所述显示区域中的所述发光元件；以及公共电极，对应于所述非显示区域中的所述连接电极，并且
其中，所述第五通孔穿过所述像素电极中的至少一些。
13.根据权利要求7所述的显示装置，所述显示装置还包括：散热基底，位于所述电路板的第二表面上，并且定位在所述显示区域和所述非显示区域中。
14.根据权利要求1所述的显示装置，其中，所述电路板限定对应于所述显示区域的开口孔，并且
其中，所述显示装置还包括：散热层，在所述电路板的所述开口孔中，以接触所述第一基底的所述第二表面。
15.根据权利要求14所述的显示装置，所述显示装置还包括：散热基底，位于所述电路板的所述第二表面上，并且定位在所述显示区域和所述非显示区域中，
其中，所述散热基底在所述显示区域中的部分直接接触所述散热层。
16.根据权利要求1所述的显示装置，其中，所述发光元件各自包括：第一半导体层；活性层，位于所述第一半导体层上；以及第二半导体层，位于所述活性层上，
其中，所述显示装置还包括：第三半导体层，位于所述第一基底上方，并且定位在所述发光元件的所述第二半导体层的表面上，并且
其中，所述连接电极直接位于所述第一半导体层上。
17.根据权利要求16所述的显示装置，其中，所述发光元件的所述第二半导体层通过其基体层彼此连接，所述基体层在所述显示区域和所述非显示区域中定位在所述第三半导体层的表面上。
18.一种显示装置，所述显示装置包括：
第一基底，包括其中定位有发光元件的显示区域和围绕所述显示区域的非显示区域；
公共电极，位于所述非显示区域中以围绕所述显示区域，并且彼此间隔开；
第一垫，在所述非显示区域中位于所述公共电极外侧；
第二垫，位于所述公共电极与所述显示区域之间；
电路板，位于所述第一基底的第二表面上，并且包括第一电路板垫和第二电路板垫，所述第二表面与所述第一基底的第一表面相对，所述发光元件定位在所述第一表面上；
第一垫连接电极，位于穿过所述第一基底并且对应于所述第一垫的第一通孔中，并且分别接触所述第一垫和所述第一电路板垫；以及
第二垫连接电极，位于穿过所述第一基底并且对应于所述第二垫的第二通孔中，并且分别接触所述第二垫和所述第二电路板垫。
19.根据权利要求18所述的显示装置，其中，所述发光元件在第一方向上和在与所述第一方向相交的第二方向上布置，
其中，所述第一垫在所述第一方向上与所述公共电极中的至少一些间隔开，并且
其中，所述第二垫在与所述第一方向相反的方向上与所述公共电极中的至少一些间隔开。
20.根据权利要求19所述的显示装置，其中，所述第一垫中的至少一些在所述第一方向上不与所述第二垫并排定位。
21.根据权利要求18所述的显示装置，所述显示装置还包括：散热层，与所述显示区域中的所述发光元件叠置，并且直接接触所述第一基底的所述第二表面。
22.根据权利要求21所述的显示装置，所述显示装置还包括：散热图案，直接接触所述散热层，并且定位在穿过所述第一基底并且对应于所述发光元件中的至少一些的第三通孔中。
CN202210454096.3A 2021-04-30 2022-04-24 显示装置 Pending CN115274745A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210056691A KR20220149861A (ko) 2021-04-30 2021-04-30 표시 장치
KR10-2021-0056691 2021-04-30

Publications (1)

Publication Number Publication Date
CN115274745A true CN115274745A (zh) 2022-11-01

Family

ID=83759249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210454096.3A Pending CN115274745A (zh) 2021-04-30 2022-04-24 显示装置

Country Status (3)

Country Link
US (1) US20220352444A1 (zh)
KR (1) KR20220149861A (zh)
CN (1) CN115274745A (zh)

Also Published As

Publication number Publication date
KR20220149861A (ko) 2022-11-09
US20220352444A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
CN115274741A (zh) 显示装置和用于制造该显示装置的方法
CN116096148A (zh) 显示装置
CN115274745A (zh) 显示装置
US20230065336A1 (en) Display device
US20230069296A1 (en) Display device
US20220352243A1 (en) Display device
US20230215903A1 (en) Display device and method of fabricating the same
US20220352250A1 (en) Display device
US20220352422A1 (en) Display device and method for manufacturing the same
US20230048385A1 (en) Display device and method for fabrication thereof
US20220352245A1 (en) Display device
US20230053037A1 (en) Display device and method for fabrication thereof
US20230044786A1 (en) Display device and method of fabricating the same
US20230042855A1 (en) Display device and method of fabricating the same
US20240030389A1 (en) Display device and method of fabricating the same
US20230187581A1 (en) Display device
KR20230023858A (ko) 표시 장치
KR20230023861A (ko) 표시 장치와 그의 제조 방법
CN117396023A (zh) 显示装置和用于制造该显示装置的方法
CN115274748A (zh) 显示装置
CN117440715A (zh) 显示装置和制造该显示装置的方法
KR20230023885A (ko) 표시 장치와 그의 제조 방법
CN115274738A (zh) 显示装置
CN116322152A (zh) 显示装置
CN115732532A (zh) 显示装置和用于制造该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination