CN116096148A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116096148A
CN116096148A CN202210851885.0A CN202210851885A CN116096148A CN 116096148 A CN116096148 A CN 116096148A CN 202210851885 A CN202210851885 A CN 202210851885A CN 116096148 A CN116096148 A CN 116096148A
Authority
CN
China
Prior art keywords
light emitting
layer
display device
disposed
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210851885.0A
Other languages
English (en)
Inventor
朴鎭泽
金德星
金秀哲
宋大镐
崔炳华
崔鎭宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116096148A publication Critical patent/CN116096148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示装置。显示装置包括：多个像素电极，布置为在基板上彼此隔开；多个发光元件，布置于所述多个像素电极上；连接电极层，布置于所述多个发光元件与所述多个像素电极之间；绝缘层，布置于所述基板及所述多个像素电极上，并且围绕所述多个发光元件；及公共电极，布置于所述绝缘层上，并且与所述多个发光元件接触，其中，所述多个发光元件中的每一个包括：第一半导体层，布置于所述连接电极层上；活性层，布置于所述第一半导体层上；以及第二半导体层，布置于所述活性层上，其中，所述连接电极层与所述多个像素电极直接接触，所述公共电极与所述第二半导体层直接接触。

Description

显示装置
技术领域
本发明涉及一种发光元件、包括该发光元件的显示装置以及显示装置的制造方法。
背景技术
随着信息化社会的发展，对用于显示图像的显示装置的需求以各种形式增加。显示装置可以是诸如液晶显示装置(Liquid Crystal Display)、场发射显示装置(FieldEmission Display)、发光显示面板(Light Emitting Display)等的平板显示装置。发光显示装置可以包括包含有机发光二极管作为发光元件的有机发光显示装置以及包含无机半导体元件作为发光元件的无机发光显示装置。
最近，正在开发包括发光显示装置的头戴式显示器(head mounted display)。头戴式显示器(HMD：Head Mounted Display)是用户以眼镜或头盔形态佩戴而在眼睛近处形成焦点的虚拟现实(VR：Virtual Reality)或增强现实(AR：Augmented Reality)的眼镜型监视装置。
发明内容
本发明所要解决的技术问题是提供一种利用牺牲层将发光元件从基板分离并包括通过具有光滑的表面的连接电极层与电极连接的发光元件的显示装置以及该显示装置的制造方法。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
用于解决上述技术问题的根据一实施例的显示装置包括：多个像素电极，布置为在基板上彼此隔开；多个发光元件，布置于所述多个像素电极上；连接电极层，布置于所述多个发光元件与所述多个像素电极之间；绝缘层，布置于所述基板及所述多个像素电极上，并且围绕所述多个发光元件；及公共电极，布置于所述绝缘层上，并且与所述多个发光元件接触，其中，所述多个发光元件中的每一个包括：第一半导体层，布置于所述连接电极层上；活性层，布置于所述第一半导体层上；以及第二半导体层，布置于所述活性层上，其中，所述连接电极层与所述多个像素电极直接接触，所述公共电极与所述第二半导体层直接接触。
所述多个发光元件中的每一个还可以包括：电极层，布置于所述连接电极层与所述第一半导体层之间，其中，所述连接电极层可以包括与所述电极层接触的第一表面以及与所述像素电极接触的第二表面，所述第一表面可以与所述第二表面的至少一部分平行。
所述连接电极层的所述第一表面的宽度可以与所述发光元件的宽度相同。
所述第一表面可以具有与所述第二表面相同的宽度。
所述第二表面中，一部分可以与所述第一表面平行，另一部分可以与所述第一表面不平行。
在所述第二表面中，与所述第一表面平行的部分可以与所述像素电极直接接触，与所述第一表面不平行的部分可以与所述像素电极隔开。
在所述第二表面中，与所述第一表面不平行的部分可以具有倾斜的形状。
在所述第二表面中，与所述第一表面不平行的部分可以具有弯曲的形状。
所述连接电极层可以包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、锡(Sn)及钛(Ti)中的至少一种，所述发光元件的所述电极层可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少一种。
所述多个发光元件中的每一个的至少一部分可以在所述绝缘层的上部突出。
所述多个发光元件中的每一个还可以包括：电子阻挡层，布置于所述第一半导体层与活性层之间；以及超晶格层，布置于所述第二半导体层与所述活性层之间。
所述显示装置还可以包括：堤部，布置于所述基板上，并与所述像素电极的一部分重叠，其中，所述发光元件可以与所述堤部不重叠。
所述显示装置还可以包括：隔壁，布置于所述公共电极上，并包括多个开口部；光转换层，布置于所述开口部；及多个滤色器，布置于所述光转换层和所述隔壁上。
所述隔壁可以与所述堤部重叠，所述开口部可以与所述发光元件重叠。
用于解决上述技术问题的根据一实施例的一种显示装置的制造方法包括如下步骤：形成布置于临时基板上的牺牲层以及布置于所述牺牲层上的半导体物质层，蚀刻所述牺牲层及所述半导体物质层来形成多个发光元件；去除所述牺牲层的一部分来将所述发光元件从所述临时基板分离，并在所述发光元件的一表面上形成连接电极层；及将形成有所述连接电极层的所述发光元件转印到布置有多个像素电极的第一基板上。
所述发光元件可以包括：电极层，布置于所述连接电极层上；第一半导体层，布置于所述电极层上；活性层，布置于所述第一半导体层上；及第二半导体层，布置于所述活性层上，其中，在将所述发光元件转印到所述第一基板上的步骤中，所述连接电极层可以与所述像素电极直接接触。
所述连接电极层可以包括：第一表面，与所述电极层接触；及第二表面，与所述像素电极接触，其中，所述第一表面可以与所述第二表面的至少一部分平行。
所述牺牲层的厚度可以大于所述连接电极层的厚度。
用于解决上述技术问题的根据一实施例的发光元件包括：第二半导体层，利用p型掺杂剂掺杂；第二半导体层，利用n型掺杂剂掺杂；活性层，布置于所述第一半导体层与所述第二半导体层之间；及电极层，布置于所述第一半导体层的一表面上，其中，布置于所述电极层的一面上且包括与所述电极层接触的第一表面及所述第一表面的相反面的第二表面的连接电极层，所述第一表面与所述第二表面的至少一部分平行。
所述连接电极层可以包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、锡(Sn)及钛(Ti)中的至少一种，所述发光元件的所述电极层可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少一种。
其他实施例的具体事项包括于详细的说明以及附图。
根据一实施例的发光元件可以在制造工艺中执行利用牺牲层的分离工艺，并且可以在分离面形成光滑的连接电极层。
根据一实施例的显示装置可以包括形成有连接电极层的发光元件而防止发光元件与阳极电极的电连接不良，从而可以提高上部方向的出光效率。
根据实施例的效果并不局限于以上举例示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是根据一实施例的显示装置的平面图。
图2是示出根据一实施例的显示装置的多个发光区域的布置的平面图。
图3是根据一实施例的显示装置的示意性的剖视图。
图4是图3的第一发光区域的示意性的剖视图。
图5是放大图示图4的发光元件的图。
图6是示出从根据一实施例的发光元件发出的光的出光路径的图。
图7是根据一实施例的显示装置的一像素的等效电路图。
图8及图9是根据另一实施例的显示装置的一像素的电路图。
图10是示出根据一实施例的显示装置的制造工艺工艺的流程图。
图11至图16是示出根据一实施例的显示装置在制造工艺中的一部分的剖视图。
图17是示出包括在根据另一实施例的显示装置的发光元件的剖视图。
图18是示出包括在根据另一实施例的显示装置的发光元件的剖视图。
图19至图27是示出根据一实施例的显示装置在制造工艺中的发光元件的转印工艺中的一部分步骤的图。
图28至图30是示出包括根据一实施例的显示装置的装置的示意图。
图31及图32是示出包括根据一实施例的显示装置的透明显示装置的图。
附图标记说明：
10：显示装置
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为彼此不同的多样的形态，而不限于以下公开的实施例，并且提供本实施例的目的仅在于使本发明的公开完整并向本发明所属技术领域中具有普通知识的人员完整地告知本发明的范围，本发明仅由权利要求的范围所定义。
当元件(elements)或层被称为位于其他元件或层“之上(on)”时，包括元件(elements)或层在其他元件或层的紧邻的上方或中间夹设有其他层或其他元件的情况。与此相同，当被称为“下(Below)”、“左(Left)”及“右(Right)”时，包括元件(elements)或层与其他元件或层的相邻而设置或中间夹设有其他层或其他元件的情况。在整个说明书中，相同的附图标记指代相同的构成要素。
虽然“第一”、“第二”等用于叙述多样的构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与其他构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
以下，参照附图对实施例进行说明。
图1是根据一实施例的显示装置的平面图。
在图1中，显示装置10显示视频或静止图像。显示装置10可以指代提供显示画面的所有电子装置。例如，在显示装置10中可以包括提供显示画面的电视、笔记本计算机、监视器、广告板、物联网装置、移动电话、智能电话、平板计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10包括提供显示画面的显示面板。作为显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一示例，示意性示出了在半导体电路基板上布置有无机发光二极管的显示装置，但并不限于此，只要能够应用相同的技术思想，也可以应用其他显示面板。
显示装置10的形状可以进行多样的变形。例如，显示装置10可以具有横向较长的矩形、纵向较长的矩形、正方形、拐角部(顶点)为圆弧的四边形、其他多边形、圆形等的形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中，示意性示出了在第二方向DR2上的长度较长的矩形形状的显示装置10。
在本说明书中，第一方向DR1表示显示装置10的纵向方向，第二方向DR2表示显示装置10的横向方向，第三方向DR3表示显示装置10的厚度方向。在本说明书中，“上部”、“顶部”、“上表面”表示在第三方向DR3的一侧，“下部”、“底部”、“下表面”表示在第三方向DR3的另一侧。“左”、“右”、“上”、“下”表示当从平面观察附图时的方向。例如，“上”及“下”表示第一方向DR1，“左”和“右”表示第二方向DR2。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，并且非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA大致可以布置于显示装置10的中央。
在显示区域DPA的周边可以布置有非显示区域NDA。非显示区域NDA可以全部或局部地围绕显示区域DPA。显示区域DPA可以是矩形形状，并且非显示区域NDA可以布置为与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。在每个非显示区域NDA可以布置有包括在显示装置10的布线或电路驱动部，或者可以安装有外部装置。
图2是示出根据一实施例的显示装置的多个发光区域的布置的平面图。图3是根据一实施例的显示装置的示意性的剖视图。图4是图3的第一发光区域的示意性的剖视图。
参照图2至图4，显示装置10可以包括多个像素PX。多个像素PX可以沿行列方向排列。每个像素PX的形状在平面上可以是矩形或正方形，但并不限于此，也可以是每个边相对于一方向倾斜的菱形形状。每个像素PX可以以条纹型或岛型排列。并且，每个像素PX可以包括发出特定波长带的光的一个以上的发光元件来显示特定颜色。
多个像素PX中的每一个可以包括多个发光区域EA1、EA2、EA3，在显示装置10中，由多个发光区域EA1、EA2、EA3构成的一个像素PX可以具有最小发光单位。
例如，一个像素PX可以包括第一发光区域EA1、第二发光区域EA2以及第三发光区域EA3。第一发光区域EA1可以发出第一颜色的光，第二发光区域EA2可以发出第二颜色的光，第三发光区域EA3可以发出第三颜色的光。作为一例，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。但是，并不限于此，每个发光区域EA1、EA2、EA3可以发出彼此相同的颜色的光。在一实施例中，一个像素PX可以包括三个发光区域EA1、EA2、EA3，但不限于此。例如，一个像素PX可以包括四个以上发光区域。
多个发光区域EA1、EA2、EA3可以沿第一方向DR1及第二方向DR2排列，并且第一发光区域EA1、第二发光区域EA2及第三发光区域EA3可以沿第一方向DR1彼此交替地排列。随着多个像素PX沿第一方向DR1及第二方向DR2排列，第一发光区域EA1、第二发光区域EA2及第三发光区域EA3可以沿第一方向DR1依次布置，并且可以重复这种排列。并且，第一发光区域EA1、第二发光区域EA2及第三发光区域EA3中的每一个可以沿第二方向DR2反复排列。
显示装置10可以包括显示基板100及布置于显示基板100上的波长转换部200。显示基板100可以包括第一基板110、布置于第一基板110上的阳极电极AE1、AE2、AE3、多个发光元件ED及阴极电极CE。显示基板100还可以包括布置于第一基板110上的开关元件T1、T2、T3、第一绝缘层130及发光元件部LEP。波长转换部200可以包括隔壁PW、光转换层WCL、阻光部件BK、滤色器CF1、CF2、CF3及保护层PTL。
第一基板110可以是绝缘基板。第一基板110可以包括透明的物质。例如，第一基板110可以包括诸如玻璃、石英等的透明的绝缘物质。第一基板110可以是刚性(Rigid)基板。但是，并不限于此，第一基板110也可以包括诸如聚酰亚胺等的塑料，也可以具有能够弯曲、折叠或卷曲的柔性(Flexible)特性。第一基板110可以包括多个发光区域EA1、EA2、EA3及非发光区域NEA。
开关元件T1、T2、T3可以布置于第一基板110上。在一实施例中，开关元件T1、T2、T3可以包括布置于第一发光区域EA1的第一开关元件T1、布置于第二发光区域EA2的第二开关元件T2及布置于第三发光区域EA3的第三开关元件T3。虽然未在附图中示出，但是显示装置10还可以包括布置在非发光区域NEA的开关元件。在一实施例中，第一开关元件T1、第二开关元件T2及第三开关元件T3中的每一个可以是包括非晶硅、多晶硅或氧化物半导体的薄膜晶体管。此外，虽然未在附图中示出，但是在第一基板110上还可以设置有向每个开关元件传递信号的多条信号线(例如，栅极线、数据线、电源线等)。
第一绝缘层130可以布置于第一基板110及开关元件T1、T2、T3上。在一实施例中，第一绝缘层130可以包括有机物绝缘层而补偿由开关元件T1、T2、T3导致的阶梯差。例如，第一绝缘层130可以包括丙烯酸类树脂、环氧类树脂、酰亚胺类树脂、酯类树脂等。在一实施例中，第一绝缘层130可以包括正性感光材料或负性感光材料。
发光元件部LEP可以布置于第一绝缘层130上。发光元件部LEP可以包括多个阳极电极AE1、AE2、AE3、发光元件ED、堤层BNL、第二绝缘层150及阴极电极CE。
阳极电极AE1、AE2、AE3可以布置于第一绝缘层130上。阳极电极AE1、AE2、AE3可以与每个发光区域EA1、EA2、EA3对应而布置。多个阳极电极AE1、AE2、AE3可以与发光区域EA1、EA2、EA3相似地在第一方向DR1及第二方向DR2上彼此隔开而排列。阳极电极AE1、AE2、AE3可以具有包括在平面图上沿第一方向DR1及第二方向DR2延伸的每个边的四边形形状。然而，并不限于此，阳极电极AE1、AE2、AE3的平面形状可以根据显示装置10的发光区域EA1、EA2、EA3的布置及结构而多样地变形。例如，在发光区域EA1、EA2、EA3以
Figure BDA0003753824300000081
类型排列的情况下，阳极电极AE1、AE2、AE3的排列也可以根据该排列方式而不同，每个阳极电极AE1、AE2、AE3的平面形状也可以变形为多边形、圆形等。
阳极电极AE1、AE2、AE3可以包括布置于第一发光区域EA1的第一阳极电极AE1、布置于第二发光区域EA2的第二阳极电极AE2及布置于第三发光区域EA3的第三阳极电极AE3。第一阳极电极AE1可以贯通第一绝缘层130而与第一开关元件T1电连接，第二阳极电极AE2可以贯通第一绝缘层130而与第二开关元件T2电连接，第三阳极电极AE3可以贯通第一绝缘层130而与第三开关元件T3电连接。阳极电极AE1、AE2、AE3可以是与各发光区域EA1、EA2、EA3对应而布置的像素电极。
第一阳极电极AE1、第二阳极电极AE2及第三阳极电极AE3可以包括反射率高的材料。例如，第一阳极电极AE1、第二阳极电极AE2及第三阳极电极AE3可以具有TiO2(Titaniumoxide)、ITO(indium tin oxide)、IZO(indium zinc oxide)、ZnO(zinc oxide)、ITZO(indium tin zinc oxide)或MgO(magnesium oxide)的逸出功高的物质层和诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物等的反射率高的物质层堆叠的结构。逸出功高的物质层可以比反射率高的物质层布置于上层，而布置为与发光元件ED相邻。第一阳极电极AE1、第二阳极电极AE2及第三阳极电极AE3可以具有ITO/Mg、ITO/MgF2、ITO/Ag、ITO/Ag/ITO的多层结构，但并不限于此。
堤层BNL可以布置于第一绝缘层130及阳极电极AE1、AE2、AE3上。堤层BNL可以包括暴露阳极电极AE1、AE2、AE3中的每一个的一部分的多个开口部。堤层BNL的开口部可以将发光区域EA1、EA2、EA3与非发光区域NEA区分开。例如，堤层BNL的开口部中的暴露第一阳极电极AE1的开口部可以与第一发光区域EA1对应，暴露第二阳极电极AE2及第三阳极电极AE3的开口部分别可以与第二发光区域EA2及第三发光区域EA3对应。此外，布置有堤层BNL的区域可以与非发光区域NEA对应。
堤层BNL可以包括有机绝缘物质，例如，可以包括丙烯酸类树脂(polyacrylatesresin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺类树脂(polyamidesresin)、聚酰亚胺类树脂(polyimides rein)、不饱和聚酯类树脂(unsaturatedpolyesters resin)、聚亚苯类树脂(poly phenylenethers resin)、聚苯硫醚类树脂(polyphenylenesulfides resin)或苯并环丁烯(BCB：benzocyclobutene)。
发光元件ED可以布置于阳极电极AE1、AE2、AE3上。发光元件ED可以在每个发光区域EA1、EA2、EA3中布置于阳极电极AE1、AE2、AE3上。发光元件ED可以与堤层BNL不重叠，并且可以布置于区分相邻的发光区域EA1、EA2、EA3的堤层BNL之间。
发光元件ED可以是无机发光二极管(Inorganic light emitting diode)元件。发光元件ED可以包括多个半导体层(图5的“SEM1”、“SEM2”、“EBL”、“SLT”)、活性层(图5的“MQW”)及电极层(图5中的“IEL”)而接收电信号来发出光。发光元件ED可以具有沿第三方向DR3延伸的形状。发光元件ED在第三方向DR3上的长度可以大于发光元件ED在水平方向上的长度，作为一例，发光元件ED在第三方向DR3上的长度可以大约为1μm至5μm。发光元件ED可以具有宽度比高度长的圆筒形、盘形(disk)或杆形(rod)的形状。然而，并不限于此，发光元件ED可以具有如下的多种形态：杆、线、管等的形状、立方体、长方体、六边柱形等多边形柱的形状，或者沿一方向延伸并且外表面局部地倾斜的形状。对于发光元件ED的更加详细的说明将进行后述。
第二绝缘层150可以布置于堤层BNL及多个阳极电极AE1、AE2、AE3上。第二绝缘层150可以使下部的阶梯差平坦化，以能够形成后述的阴极电极CE。第二绝缘层150可以以预定高度形成，使得发光元件ED的一部分可以在第二绝缘层150的上部突出。以阳极电极AE1、AE2、AE3的上表面为基准，第二绝缘层150的高度可以低于发光元件ED的高度，发光元件ED的一部分可以在第二绝缘层150的上表面突出。第二绝缘层150可以被布置为围绕多个发光元件ED。
第二绝缘层150可以包括有机绝缘物质。例如，第二绝缘层150可以包括丙烯酸类树脂(polyacrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺类树脂(polyamides resin)、聚酰亚胺类树脂(polyimides rein)、不饱和聚酯类树脂(unsaturated polyesters resin)、聚亚苯类树脂(poly phenylenethers resin)、聚苯硫醚类树脂(polyphenylenesulfides resin)、苯并环丁烯(BCB：benzocyclobutene)等。
阴极电极CE可以布置于第二绝缘层150及多个发光元件ED上。例如，阴极电极CE可以布置于第一基板110的形成有发光元件ED的一侧上，并且可以布置于整个显示区域DPA和非显示区域NDA。阴极电极CE可以在显示区域DPA中与每个发光区域EA1、EA2、EA3重叠而布置，并且可以构成为薄的厚度以便能够射出光。
阴极电极CE可以直接布置于多个发光元件ED的一部分的上表面。阴极电极CE可以是覆盖多个发光元件ED并且布置为共同连接多个发光元件ED的公共层或公共电极，并且每个发光元件ED可以被施加公共电压。
阴极电极CE整体地布置于第一基板110而被施加公共电压，因此可以包含具有低电阻的物质。并且，阴极电极CE可以形成为较薄的厚度以便于光透射，或者可以利用透明的物质形成。例如，阴极电极CE可以包括诸如铝(Al)、银(Ag)、铜(Cu)、ITO、IZO等的具有低的电阻的物质。阴极电极CE的厚度可以大致为
Figure BDA0003753824300000101
至
Figure BDA0003753824300000102
但不限于此。
发光元件ED可以通过连接电极层SEL从阳极电极AE1、AE2、AE3接收像素电压，并且通过阴极电极CE接收公共电压。发光元件ED可以根据像素电压和公共电压之间的电压差以预定亮度发出光。
隔壁PW可以布置于显示区域DPA的阴极电极CE上，并且可以与堤层BNL相似地分隔多个发光区域EA1、EA2、EA2。隔壁PW可以布置为沿第一方向DR1及第二方向DR2上延伸，并且可以在整个显示区域DPA中以网格形态的图案构成。并且，隔壁PW可以与多个发光区域EA1、EA2、EA3不重叠，并且可以与非发光区域NEA及堤层BNL重叠。
隔壁PW可以包括暴露阴极电极CE的多个开口部OP1、OP2、OP3。多个开口部OP1、OP2、OP3可以包括与第一发光区域EA1重叠的第一开口部OP1、与第二发光区域EA2重叠的第二开口部OP2及与第三发光区域EA3重叠的第三开口部OP3。在此，多个开口部OP1、OP2、OP3可以分别对应于多个发光区域EA1、EA2、EA3。即，第一开口部OP1可以对应于第一发光区域EA1，第二开口部OP2可以对应于第二发光区域EA2，第三开口部OP3可以对应于第三发光区域EA3。开口部OP1、OP2、OP3中的每一个可以与布置在发光区域EA1、EA2、EA3的发光元件ED重叠。
隔壁PW可以起到提供用于布置光转换层WCL的空间的作用。为此，隔壁PW可以构成为预定的厚度，例如，隔壁PW的厚度可以构成为1μm至10μm的范围。隔壁PW可以构成为预定的厚度并包括有机绝缘物质。有机绝缘物质可以包括例如环氧类树脂、丙烯酸类树脂、Cardo类树脂或酰亚胺类树脂。
光转换层WCL可以分别布置于多个开口部OP1、OP2、OP3上，并且可以布置为彼此隔开。光转换层WCL可以形成为彼此隔开的岛状图案。例如，光转换层WCL可以分别布置于第一开口部OP1、第二开口部OP2及第三开口部OP3，并且可以与第一开口部OP1、第二开口部OP2、第三开口部OP3一对一对应。并且，光转换层WCL可以布置为分别与第一发光区域EA1、第二发光区域EA2及第三发光区域EA3重叠。在示例性的实施例中，每个光转换层WCL可以与第一发光区域EA1、第二发光区域EA2及第三发光区域EA3完全重叠。然而，并不限于此，光转换层WCL也可以形成为沿一方向延伸的线形的图案。
光转换层WCL可以将从发光元件ED射出的光转换或移位为其他波长带的光，并向滤色器CF1、CF2、CF3射出。光转换层WCL可以包括基材树脂BRS1及波长转换颗粒WCP1。基材树脂BRS1可以包括透光性有机物质。例如，基材树脂BRS1可以包括环氧类树脂、丙烯酸类树脂、Cardo类树脂或酰亚胺类树脂等。
波长转换颗粒WCP1可以将从发光元件ED入射的第三颜色的蓝色光转换成第四颜色的光。例如，波长转换颗粒WCP1可以将蓝色波长带的光转换成黄色(yellow)波长带的光。波长转换颗粒WCP1可以是量子点(QD：quantum dot)、量子棒、荧光物质或磷光物质。例如，量子点可以是电子从导带跃迁到价带而发出特定颜色的光的颗粒状物质。
所述量子点可以为半导体纳米结晶物质。所述量子点可以根据其组成及大小而具有特定带隙以吸收光，然后可以发出具有固有波长的光。作为所述量子点的半导体纳米晶体的示例可以包括IV族类纳米晶体、II-VI族类化合物纳米晶体、III-V族类化合物纳米晶体、IV-VI族类化合物纳米晶体或其组合等。
在一实施例中，量子点可以具有包括包含纳米晶体的芯及包围所述芯的壳的芯-壳结构。所述量子点的壳可以执行用于防止所述芯的化学变性而维持半导体特性的保护层作用和/或用于向量子点赋予电泳特性的填充层(charging layer)的作用。所述壳可以是单层或多层。作为所述量子点的壳的示例可以包括金属或非金属的氧化物、半导体化合物或其组合等。
光转换层WCL还可以包括用于将发光元件ED的光沿随机方向散射的散射体。散射体可以具有与基材树脂BRS1的折射率不同的折射率，并且可以与基材树脂BRS1形成光学界面。例如，散射体可以是光散射颗粒。散射体只要是能够散射透射光的至少一部分的材料就没有特别限制，例如，可以是金属氧化物颗粒或有机颗粒。所述金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)等，并且作为所述有机颗粒的材料的示例可以包括丙烯酸类树脂或氨基甲酸酯类树脂等。散射体可以在不实质性地转换光的波长的前提下与入射光的入射方向无关地沿随机方向散射光。
光转换层WCL在第三方向DR3上的厚度越大，包括在光转换层WCL的波长转换颗粒WCP1的含量越高，从而可以增加光转换层WCL的光转换效率。因此，优选的，考虑光转换层WCL的光转换效率来设定光转换层WCL的厚度。
从发光元件ED发出的第三颜色的蓝色光中的一部分可以在光转换层WCL中转换成第四颜色的黄色光。在光转换层WCL中，第一颜色的蓝色光和第四颜色的黄色光可以混色，从而可以射出第五颜色的白色光。对于从光转换层WCL射出的白色光，在后述的第一滤色器CF1可以仅使第一光透射，在后述的第二滤色器CF2可以仅使第二光透射，在后述的第三滤色器CF3可以仅使第三光透射。据此，从滤色器CF1、CF2、CF3射出的光可以是第一颜色的红色光、第二颜色的绿色光以及第三颜色的蓝色光，由此可以实现全彩色。
阻光部件BK可以布置于隔壁PW上。阻光部件BK可以与非发光区域NEA重叠而阻挡光的透射。与堤层BNL相似地，阻光部件BK在平面上可以以格子形态布置。阻光部件BK可以布置为与堤层BNL重叠，并且可以与发光区域EA1、EA2、EA3不重叠。
在一实施例中，阻光部件BK可以包括有机阻光物质，并且可以通过有机阻光物质的涂覆及曝光工艺等形成。阻光部件BK可以包括具有阻光性的染料或颜料，并且可以是黑色矩阵。
多个滤色器CF1、CF2、CF3可以布置于隔壁PW上。多个滤色器CF1、CF2、CF3中的每一个可以布置为与阻光部件BK所开口的区域对应。彼此不同的滤色器CF1、CF2、CF3可以布置为彼此隔开，但不限于此。
多个滤色器CF1、CF2、CF3可以包括第一滤色器CF1、第二滤色器CF2及第三滤色器CF3。第一滤色器CF1可以布置为与第一发光区域EA1重叠。第二滤色器CF2可以布置为与第二发光区域EA2重叠，第三滤色器CF3可以布置为与第三发光区域EA3重叠。
多个滤色器CF1、CF2、CF3可以以填充阻光部件BK所开口的区域的方式布置，并且其一部分可以布置于阻光部件BK上。然而，并不限于此，并且滤色器CF1、CF2、CF3也可以布置于阻光部件BK所开口的区域内。每个滤色器CF1、CF2、CF3可以以岛状图案布置，但不限于此。例如，每个滤色器CF1、CF2、CF3也可以在显示区域DPA中形成沿一方向延伸的线形的图案。在一实施例中，第一滤色器CF1可以为红色滤色器，第二滤色器CF2可以为绿色滤色器，第三滤色器CF3可以为蓝色滤色器。每个滤色器CF1、CF2、CF3可以仅使从发光元件ED发出的光中的一部分透射，并可以阻断其他光透射。在根据一实施例的显示装置10中，由于从发光元件ED发出的光透射滤色器CF1、CF2、CF3而射出，从而可以进一步提高颜色纯度。
保护层PTL可以布置于滤色器CF1、CF2、CF3及阻光部件BK上。保护层PTL可以布置在显示装置10的最上部而保护下部的多个滤色器CF1、CF2、CF3以及阻光部件BK。保护层PTL的一表面(例如，下表面)可以分别与多个滤色器CF1、CF2、CF3以及阻光部件BK的上表面接触。
为了保护多个滤色器CF1、CF2、CF3以及阻光部件BK，保护层PTL可以包括无机绝缘物质。例如，保护层PTL可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、铝氮化物(AlNx)等，但不限于此。保护层PTL可以构成为预定厚度，例如，可以构成0.01μm至1μm的范围。然而，并不限于此。
图5是放大图示图4的发光元件的图。图6是示出从根据一实施例的发光元件发出的光的出光路径的图。
结合图3及图4来参照图5及图6，根据一实施例的发光元件ED可以包括电极层IEL、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT及第二半导体层SEM2。电极层IEL、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT及第二半导体层SEM2可以在第三方向DR3上依次层叠。
第一半导体层SEM1可以布置于电极层IEL上。第一半导体层SEM1可以是p型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，可以是掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。第一半导体层SEM1可以掺杂有p型掺杂剂，并且p型掺杂剂可以是Mg、Zn、Ca、Ba等。例如，第一半导体层SEM1可以是掺杂有p型Mg的p-GaN。
电子阻挡层EBL可以布置于第一半导体层SEM1上。电子阻挡层EBL可以防止流入活性层MQW的电子在活性层MQW不与空穴再结合而注入到其他层。例如，电子阻挡层EBL可以是掺杂有p型Mg的p-AlGaN。电子阻挡层EBL的厚度可以具有10nm至50nm的范围，但不限于此。在一些实施例中，可以省略电子阻挡层EBL。
活性层MQW可以布置于电子阻挡层EBL上。活性层MQW可以根据通过第一半导体层SEM1和第二半导体层SEM2施加的发光信号并借由电子-空穴的再结合而发出光。活性层MQW可以包括单量子阱结构或多量子阱结构的物质。在活性层MQW包括多量子阱结构的物质的情况下，也可以是多个阱层(well layer)和势垒层(barrier layer)彼此交替层叠的结构。此时，阱层可以利用InGaN形成，势垒层可以利用GaN或AlGaN形成，但不限于此。例如，活性层MQW也可以是具有高带隙能量的半导体物质和具有低带隙能量的半导体物质彼此交替层叠的结构，并且可以根据发出的光的波长带而包括不同的III族至V族半导体物质。
超晶格层SLT布置于活性层MQW上。超晶格层SLT可以缓和由于第二半导体层SEM2与活性层MQW之间的晶格常数差异而导致的应力。例如，超晶格层SLT可以利用InGaN或GaN形成。超晶格层SLT的厚度可以大致是50nm至200nm。然而，可以省略超晶格层SLT。
第二半导体层SEM2可以布置于超晶格层SLT上。第二半导体层SEM2可以是n型半导体。第二半导体层SEM2可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。第二半导体层SEM2可以掺杂有n型掺杂剂，并且n型掺杂剂可以是Si、Ge、Sn等。例如，第二半导体层SEM2可以是掺杂有n型Si的n-GaN。第二半导体层SEM2的厚度可以具有2μm至4μm的范围，但不限于此。
电极层IEL可以布置于连接电极层SEL与第一半导体层SEM1之间。在显示装置10中，当发光元件ED与连接电极层SEL或阳极电极AE1、AE2、AE3电连接时，电极层IEL可以降低发光元件ED与电极或接触电极之间的电阻。电极层IEL可以包括具有导电性的金属。例如，电极层IEL可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少一种。并且，电极层IEL可以包括掺杂为n型或p型的半导体物质。然而，本发明不限于此。
根据一实施例的显示装置10还可以包括布置于发光元件ED与阳极电极AE1、AE2、AE3之间的连接电极层SEL。连接电极层SEL可以直接布置于阳极电极AE1、AE2、AE3上。连接电极层SEL可以分别与阳极电极AE1、AE2、AE3及发光元件ED直接接触而将其电连接。连接电极层SEL可以是欧姆(Ohmic)连接电极或肖特基(Schottky)连接电极。在每个发光区域EA1、EA2、EA3布置有多个发光元件ED的实施例中，在布置于每个发光区域EA1、EA2、EA3的阳极电极AE1、AE2、AE3上可以布置有多个连接电极层SEL。
发光元件ED可以形成在不是显示装置10的第一基板110的其他基板上，并且可以从所述基板转印到第一基板110。显示装置10的制造工艺包括将所述基板与发光元件ED分离的工艺，所述分离工艺可以通过在发光元件ED上形成牺牲层(图11的“SCL”)，将形成有牺牲层SCL的发光元件ED转印到临时基板(图12的“TSUB”)，然后去除牺牲层SCL的一部分的工艺来执行。牺牲层SCL可以包括在分离工艺中相对容易去除的同时导电性较高的材料。当发光元件ED被分离时，牺牲层SCL可以不被完全去除而作为连接电极层SEL保留。发光元件ED以使牺牲层SCL的一部分残留而形成的连接电极层SEL布置于阳极电极AE1、AE2、AE3上的方式转印于第一基板110，并通过连接电极层SEL与阳极电极AE1、AE2、AE3电连接。
例如，连接电极层SEL可以包括诸如金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)、银(Ag)等的金属材料中的至少一种。连接电极层SEL与阳极电极AE1、AE2、AE3直接接触而连接，从而可以利用与阳极电极AE1、AE2、AE3相同的物质构成。据此，连接电极层SEL与阳极电极AE1、AE2、AE3之间的粘贴性得到提高，从而可增加接触特性。
如后述的内容，在发光元件ED的形成工艺中，牺牲层SCL可以与半导体物质层一同被蚀刻，残留牺牲层SCL而形成的连接电极层SEL的宽度可以与发光元件ED的宽度相同。连接电极层SEL可以包括与发光元件ED的电极层IEL接触的第一表面以及与阳极电极AE1、AE2、AE3接触的第二表面。连接电极层SEL的第一表面和第二表面可以彼此平行并具有彼此相同的宽度。连接电极层SEL的第一表面可以与电极层IEL的下表面完全接触，第二表面也可与阳极电极AE1、AE2、AE3完全接触。然而，并不限于此。在后述的牺牲层SCL的去除工艺中，根据工艺条件，连接电极层SEL的形状可以与图5及图6的实施例不同。在此情况下，连接电极层SEL的第一表面与第二表面可以局部地不平行，平行的面可以具有彼此不同的宽度。
根据一实施例，牺牲层SCL及连接电极层SEL可以包括反射率较高的材料，在发光元件ED生成的光中的一部分也可以在连接电极层SEL反射而沿着上部方向射出。在发光元件ED的活性层MQW中生成的光可以沿随机方向射出。
在所述光中，沿着第一基板110的上部方向或阳极电极AE1、AE2、AE3的上部方向射出的第一光L1可以通过发光元件ED的第二半导体层SEM2的上表面入射到阴极电极CE。阴极电极CE可以利用光的透射率较高的材料构成或者具有较薄的厚度，第一光L1可以透射阴极电极CE而沿着上部方向射出。
在活性层MQW生成的光中，沿着朝向第一基板110的方向或向阳极电极AE1、AE2、AE3射出的第二光L2可以向连接电极层SEL入射。连接电极层SEL可以利用反射率较高的材料构成，第二光L2可以在连接电极层SEL反射而沿着上部方向射出。显示装置10包括在发光元件ED的分离工艺之后残留的连接电极层SEL，从而能够提高从发光元件ED生成的光的上部出光效率。
另外，每个像素PX包括像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以以多种方式变形。以下，以像素驱动电路包括三个晶体管和一个电容器的3T1C结构为例对像素驱动电路进行说明，但不限于此，并且可以应用诸如2T1C结构、7T1C结构和6T1C结构等的各种其他变形像素PX结构。
图7是根据一实施例的显示装置的一像素的等效电路图。图7示出了包括在图2的一像素PX的像素电路图的一示例。
参照图7，发光元件ED根据驱动电流发光。发光元件ED的发光量可以与驱动电流成比例。发光元件ED可以是包括阳极电极、阴极电极及布置于阳极电极与阴极电极之间的无机半导体的无机发光元件。
发光元件ED的阳极电极可以与驱动晶体管DT的源极电极连接，阴极电极可以与被供应比高电位电压低的低电位电压的第二电源布线VSL连接。
驱动晶体管DT根据栅极电极与源极电极之间的电压差来调节从被供应第一电源电压(即，高电位电压)的第一电源布线VDL流向发光元件ED的电流。驱动晶体管DT的栅极电极可以与第一晶体管ST1的第一电极连接，源极电极可以与发光元件ED的阳极电极连接，漏极电极可以与被施加高电位电压的第一电源布线VDL连接。
第一晶体管ST1借由第一扫描布线SCL1的第一扫描信号而导通，从而将数据布线DL连接于驱动晶体管DT的栅极电极。第一晶体管ST1的栅极电极可以与第一扫描布线SCL1连接，第一电极可以与驱动晶体管DT的栅极电极连接，第二电极可以与数据布线DL连接。
第二晶体管ST2借由第二扫描布线SCL2的第二扫描信号而导通，从而可以将初始化电压布线VIL连接到驱动晶体管DT的源极电极。第二晶体管ST2的栅极电极可以与第二扫描布线SCL2连接，第一电极可以与初始化电压布线VIL连接，第二电极可以与驱动晶体管DT的源极电极连接。
第一晶体管ST1及第二晶体管ST2中的每一个的第一电极可以是源极电极，第二电极可以是漏极电极，但不限于此。即，第一晶体管ST1及第二晶体管ST2中的每一个的第一电极可以是漏极电极，第二电极可以是源极电极。
电容器Cst形成于驱动晶体管DT的栅极电极与源极电极之间。电容器Cst存储驱动晶体管DT的栅极电压与源极电压之间的差电压。
在图7中以驱动晶体管DT和第一晶体管ST1及第二晶体管ST2形成为N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field EffectTransistor)的情形为中心进行了说明，但应注意的是并不限于此。驱动晶体管DT和第一晶体管ST1及第二晶体管ST2也可以形成为P型MOSFET。
图8及图9是根据另一实施例的显示装置的一像素的电路图。图8及图9示出了图2的一像素PX的像素电路图的另一例。图9的实施例在驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6形成为P型MOSFET并且第一晶体管ST1及第三晶体管ST3形成为N型MOSFET上与图8的实施例存在差异。
参照图8，发光元件ED的阳极电极可以与第四晶体管ST4的第一电极和第六晶体管ST6的第二电极连接，阴极电极可以与第二电源布线VSL连接。在发光元件ED的阳极电极与阴极电极之间可以形成有寄生电容Cel。
像素PX包括驱动晶体管(transistor)DT、开关元件及电容器C1。开关元件包括第一晶体管ST1至第六晶体管ST6。
驱动晶体管DT包括栅极电极、第一电极及第二电极。驱动晶体管DT根据施加到栅极电极的数据电压来控制在第一电极与第二电极之间流动的作为漏极-源极之间电流的驱动电流。
电容器C1形成在驱动晶体管DT的第二电极与第一电源布线VDL之间。电容器C1的一电极可以与驱动晶体管DT的第二电极连接，另一电极可以与第一电源布线VDL连接。
在第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每一个的第一电极是源极电极的情况下，第二电极可以是漏极电极。或者，在第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每一个的第一电极是漏极电极的情况下，第二电极可以是源极电极。
第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每一个的有源层可以利用多晶硅(Poly Silicon)、非晶硅及氧化物半导体中的一种形成。在第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每一个的有源层利用多晶硅形成的情况下，用于形成多晶硅的工艺可以是低温多晶硅(LTPS：Low Temperature Poly Silicon)工艺。
并且，在图8中以第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT形成为P型MOSFET的情形为中心进行了说明，但是并不限于此，并且也可以形成为N型MOSFET。如图8所示，第一晶体管ST1可以包括第一子晶体管ST1-1及第二子晶体管ST1-2，第三晶体管ST3可以包括第三子晶体管ST3-1及第四子晶体管ST3-2。第一子晶体管ST1-1至第四子晶体管ST3-2也可以分别形成为P型MOSFET或N型MOSFET。
进而，第一电源布线VDL的第一电源电压、第二电源布线VSL的第二电源电压及初始化电压布线VIL的第三电源电压可以考虑驱动晶体管DT的特性、发光元件ED的特性等而被设定。
参照图9，形成为P型MOSFET的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6中的每一个的有源层可以利用多晶硅形成，并且形成为N型MOSFET的第一晶体管ST1及第三晶体管ST3中的每一个的有源层可以利用氧化物半导体形成。
图9与图5的实施例的差异在于，第二晶体管ST2的栅极电极及第四晶体管ST4的栅极电极与写入扫描布线GWL连接并且第一晶体管ST1的栅极电极与控制扫描布线GCL连接。在图9中，由于第一晶体管ST1和第三晶体管ST3形成为N型MOSFET，从而控制扫描布线GCL和初始化扫描布线GIL可以被施加栅极高电压的扫描信号。相比于此，由于第二晶体管ST2、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6形成为P型MOSFET，从而写入扫描布线GWL和发光布线EL可以被施加栅极低电压的扫描信号。
以下，将再参照其他附图对显示装置10的制造工艺进行说明。
图10是示出根据一实施例的显示装置的制造工艺的流程图。图11至图16是示出根据一实施例的显示装置在制造工艺中的一部分的剖视图。
参照图10至图16，根据一实施例的显示装置10的制造方法可以包括如下步骤：在基板上形成布置有牺牲层的发光元件ED(步骤S10)；去除牺牲层的一部分而将发光元件从基板分离(步骤S20)；将去除牺牲层的一部分而形成有连接电极层的发光元件ED转印到布置有阳极电极的第一基板上(步骤S30)；以及在发光元件ED上形成阴极电极CE(步骤S40)。
首先，如图11所示，准备基材基板BSUB，并且在基材基板BSUB上形成多个半导体物质层SEML3、SEML2、SLTL、MQWL、EBLL、SEML1、IELL以及牺牲层SCL。基材基板BSUB可以是蓝宝石基板(Al2O3)或包括硅的硅晶片。然而，并不局限于此，以下，以基材基板BSUB为蓝宝石基板的情况为例示出而进行说明。
若准备完基材基板BSUB，则在基材基板BSUB上形成多个半导体物质层SEML3、SEML2、SLTL、MQWL、EBLL、SEML1、IELL。半导体物质层SEML3、SEML2、SLTL、MQWL、EBLL、SEML1、IELL可以通过外延(Epitaxial)生长法形成。外延生长工艺可以是电子束沉积法、物理气相沉积法(PVD：Physical vapor deposition)、化学气相沉积法(CVD：Chemical vapordeposition)、等离子体激光沉积法(PLD：Plasma laser deposition)、复式热蒸发法(Dual-type thermal evaporation)、溅射(Sputtering)、金属-有机物化学气相沉积法(MOCVD：Metal organic chemical vapor deposition)等。作为一例，可以借由金属-有机物化学气相沉积法(MOCVD)来执行，但并不限于此。
用于形成多个半导体物质层的前体物质为了形成对象物质而在常规的可选择范围内不会受特别限制。作为一例，前体物质可以是包含诸如甲基或乙基之类的烷基的金属前体。例如，可以是诸如三甲基镓(Ga(CH3)3)、三甲基铝(Al(CH3)3)、磷酸三乙酯((C2H5)3PO4)之类的化合物，但并不限于此。
在附图中图示了第三半导体物质层SEML3层叠一层的情形，但并不限于此，并且也可以形成为多个层。第三半导体物质层SEML3可以为了减小第二半导体物质层SEML2和基材基板BSUB之间的晶格常数差异而被布置。作为一例，第三半导体物质层SEML3可以包括未掺杂(Undoped)的半导体，并且可以是未掺杂为n型或p型的物质。在示例性的实施例中，第三半导体物质层SEML3可以是未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN及InN中的至少一种，但不限于此。
利用上述的方法，在第三半导体物质层SEML3上依次形成第二半导体物质层SEML2、超晶格物质层SLTL、活性物质层MQWL、电子阻挡物质层EBLL、第一半导体物质层SEML1及电极物质层IELL，并且在电极物质层IELL上形成牺牲层SCL。牺牲层SCL可以通过沉积、溅射、原子层沉积工艺等形成，而不是利用外延生长法来形成。
牺牲层SCL可以包括能够在后续工艺中借由蚀刻溶液被化学去除的材料。牺牲层SCL的一部分可以被蚀刻溶液去除，并且可以作为连接电极层SEL留在发光元件ED上。作为一例，牺牲层SCL可以包括容易化学分离、具有导电性且反射率较高的材料。例如，牺牲层SCL可以包括诸如金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)、银(Ag)等的金属材料。
接着，如图12所示，将基材基板BSUB上的半导体物质层及牺牲层SCL转印到临时基板TSUB上，并去除基材基板BSUB。临时基板TSUB可以布置于牺牲层SCL上，并且在临时基板TSUB布置于下部的情况下，半导体物质层SEML3、SEML2、SLTL、MQWL、EBLL、SEML1、IELL中，电极物质层IELL可以布置于下部，并且基材基板BSUB被去除而暴露第三半导体物质层SEML3。
对临时基板TSUB上的半导体物质层SEML3、SEML2、SLTL、MQWL、EBLL、SEML1、IELL及牺牲层SCL可以执行蚀刻工艺。临时基板TSUB可以包括诸如蓝宝石基板、玻璃等的透明基板。但是，并不限于此，也可以利用诸如GaN、SiC、ZnO、Si、GaP及GaAs等的导电性基板构成。
接着，参照图13，去除半导体物质层中的第三半导体物质层SEML3，并蚀刻多个半导体物质层SEML2、SLTL、MQWL、EBLL、SEML1、IELL及牺牲层SCL，从而形成在上部形成有牺牲层SCL的多个发光元件ED(步骤S10)。
虽然未在附图中示出，但是可以通过在半导体物质层SEML2、SLTL、MQWL、EBLL、SEML1、IELL上形成掩模图案并蚀刻未形成有掩模图案的部分的工艺来形成发光元件ED。半导体物质层可以借由常规方法蚀刻。例如，蚀刻半导体物质层的工艺可以为干式蚀刻法、湿式蚀刻法、反应离子蚀刻法(RIE：Reactive ion etching)、深度反应离子蚀刻法(DRIE：Deep reactive ion etching)、电感耦合等离子体反应离子蚀刻法(ICP-RIE：Inductivelycoupled plasma reactive ion etching)等。在干式蚀刻法的情况下，由于能够实现各向异性蚀刻，从而可以适合垂直蚀刻。在利用上述的方法的蚀刻法的情况下，蚀刻剂(Etchant)可以为Cl2或O2等。然而，并不限于此。
参照图14及图15，将形成有牺牲层SCL的发光元件ED转印到转印膜TL上，去除牺牲层SCL的一部分，从而将发光元件ED从临时基板TSUB分离(步骤S20)。
转印膜TL可以布置于发光元件ED的第二半导体层SEM2上。作为一例，转印膜TL可以包括可拉伸的物质。可拉伸的物质可以包括例如聚烯烃(Polyolefine)、聚氯乙烯(PVC：Polyvinyl chloride)、弹性体硅酮(Elastomeric silicone)、弹性体聚氨酯(Elastomericpolyurethane)、弹性体聚异戊二烯(Elastomeric polyisoprene)等。转印膜TL可以包括支撑层及粘贴层而粘贴及支撑形成有牺牲层SCL的多个发光元件ED。
当布置转印膜TL时，去除牺牲层SCL的一部分而去除下部的临时基板TSUB。在一实施例中，去除牺牲层SCL的一部分的工艺可以通过利用蚀刻溶液去除牺牲层SCL的化学分离(Chemical Lift-Off)工艺来执行。牺牲层SCL的与临时基板TSUB接触的部分的一部分被化学去除的同时，可以在发光元件ED的电极层IEL上形成连接电极层SEL。连接电极层SEL可以是去除牺牲层SCL的一部分而形成的层，连接电极层SEL的厚度可以小于牺牲层SCL的厚度。牺牲层SCL残留而形成的连接电极层SEL的上表面可以具有光滑的形状。当发光元件ED转印到第一基板110时，发光元件ED可以以连接电极层SEL的光滑的面朝向阳极电极AE1、AE2、AE3的方式形成。连接电极层SEL的光滑的面可以与阳极电极AE1、AE2、AE3相接而顺利地接触。
根据一实施例，发光元件ED通过牺牲层SCL从临时基板TSUB化学分离，从而分离面可以光滑地形成。并且，在牺牲层SCL残留而形成于发光元件ED的电极层IEL上的连接电极层SEL中，与临时基板TSUB的分离面可以光滑地形成，并且可以与阳极电极AE1、AE2、AE3顺利地接触。显示装置10中，当发光元件ED通过连接电极层SEL与阳极电极AE1、AE2、AE3电连接时可以防止连接电极层SEL与阳极电极AE1、AE2、AE3之间的接触不良。
接着，如图16所示，将去除牺牲层SCL而形成有连接电极层SEL的发光元件ED转印到在每个发光区域EA1、EA2、EA3上布置有阳极电极AE1、AE2、AE3的第一基板110上(步骤S30)。发光元件ED可以以布置于第一半导体层SEM1及电极层IEL上的连接电极层SEL与阳极电极AE1、AE2、AE3直接接触的方式转印。若发光元件ED布置于阳极电极AE1、AE2、AE3上，则转印膜TL将被去除。
接着，虽然未在附图中图示，可以在发光元件ED上形成第二绝缘层150及阴极电极CE(步骤S40)，接着可以形成隔壁PW、光转换层WCL、阻光部件BK及滤色器CF1、CF2、CF3而制造显示装置10。
以下，将进一步参照其他附图对显示装置10的多种实施例进行说明。
图17是示出包括在根据另一实施例的显示装置的发光元件的剖视图。图18是示出包括在根据另一实施例的显示装置的发光元件的剖视图。
参照图17及图18，根据一实施例的显示装置10_1、10_2的连接电极层SEL的形状可以与图5及图6的实施例不同。连接电极层SEL在发光元件ED和临时基板TSUB的分离工艺中化学去除牺牲层SCL而形成。在该工艺中，可以调节去除牺牲层SCL的蚀刻溶液的种类及处理工艺条件等来控制连接电极层SEL的形状。
在图5及图6的实施例中，作为连接电极层SEL的一表面的与电极层IEL接触的第一表面可以平行于与阳极电极AE1、AE2、AE3接触的第二表面，并且其宽度可以彼此相同。相反，在图17的实施例中，连接电极层SEL的第一表面与第二表面部分平行，第二表面的外侧可以倾斜地形成。或者，如图18的实施例所示，连接电极层SEL的第二表面可以形成为局部弯曲。
图17的显示装置10_1及图18的显示装置10_2可以分别在去除牺牲层SCL的工艺中形成为作为连接电极层SEL的分离面的第二表面与第一表面不完全平行。在图17及图18的显示装置10_1、10_2中，连接电极层SEL的第一表面的宽度可以大于第二表面中与阳极电极AE1、AE2、AE3接触的部分的宽度，连接电极层SEL的第二表面中与第一表面不平行的部分可以倾斜或弯曲地形成。连接电极层SEL的第二表面中与第一表面平行的部分可以与阳极电极AE1、AE2、AE3接触，第二表面中与第一表面不平行的部分可以与阳极电极AE1、AE2、AE3隔开。
即使连接电极层SEL的第二表面不完全平行而不与阳极电极AE1、AE2、AE3全面相接，第二表面的大部分的表面也可以形成为与第一表面平行。据此，发光元件ED可以通过连接电极层SEL与阳极电极AE1、AE2、AE3形成顺畅的电连接。
图19至图27是示出根据一实施例的显示装置在制造工艺中的发光元件的转印工艺中的一部分步骤的图。
参照图19至图27，在根据一实施例的显示装置10的制造工艺中的利用转印膜TL的发光元件ED的转印工艺中，还可以执行利用多个转印膜TL1、TL2、TL3调节发光元件ED之间的间距的工艺。
首先，如图19及图20所示，转印到第一转印膜TL1上的发光元件ED可以布置为彼此隔开第一间距D1。当以第一间距D1隔开的发光元件ED以原状态转印到第一基板110上时，在发光区域EA1、EA2、EA3所具有的每个面积可能布置过多数量的发光元件ED。随着发光元件ED以相对较窄的第一间距D1隔开，第一转印膜TL1的每单位面积的发光元件ED的数量可能大于每个发光区域EA1、EA2、EA3的每单位面积的发光元件ED的数量。如上所述，由于转印膜TL可以利用可拉伸的材质构成，从而可以通过拉伸第一转印膜TL1来增加发光元件ED之间的间距。
如图21至图24所示，将第一转印膜TL1沿着一方向及另一方向拉伸而增加发光元件ED之间的间隔，并以该状态将布置于第一转印膜TL1上的发光元件ED转印到第二转印膜TL2。在第二转印膜TL2未被拉伸的状态下，转印到第二转印膜TL2上的发光元件ED可以以大于第一间距D1的间距布置。
多个发光元件ED可以在第二转印膜TL2上以大于第一间距D1的第二间距D2彼此隔开而布置。由于发光元件ED以连接电极层SEL直接布置于第二转印膜TL2上的状态被转印，从而需要以发光元件ED的相反侧端部可以直接布置于另一转印膜上的方式再转印。
参照图25至图27，若反复执行上述的过程，则发光元件ED之间的间距可以进一步增加。多个发光元件ED可以在第三转印膜TL3上以大于第二间距D2的第三间距D3彼此隔开。通过上述的过程形成在临时基板TSUB上的多个发光元件ED可以以与第一基板110的发光区域EA1、EA2、EA3的面积对应的方式以适当的间距隔开。
另外，作为根据一实施例的显示图像的显示装置，可以应用于多种装置及设备。
图28至图30是示出包括根据一实施例的显示装置的装置的示意图。
图28示出了应用根据一实施例的显示装置10的虚拟现实装置1，图29示出了应用根据一实施例的显示装置10的智能手表2。图30示出了根据一实施例的显示装置10_a、10_b、10_c、10_d、10_e应用于汽车的显示部的情形。
参照图28，根据一实施例的虚拟现实装置1可以是眼镜形态的装置。根据一实施例的虚拟现实装置1可以具备显示装置10、左眼透镜10a、右眼透镜10b、支撑框架20、眼镜架腿30a、30b、反射部件40及显示装置收纳部50。
在附图中，作为示例示出了包括眼镜架腿30a、30b的虚拟现实装置1，但根据一实施例的虚拟现实装置1也可以应用于包括能够安装在头上的头部安装带而不是眼镜架腿30a、30b的头戴式显示器(head mounted display)。根据一实施例的虚拟现实装置1并不限于附图所示的结构，除此之外，能够以多种形态应用于多种电子装置。
显示装置收纳部50可以收纳显示装置10和反射部件40。显示在显示装置10上的图像可以在反射部件40反射并通过右眼透镜10b提供给用户的右眼。因此，用户可以通过右眼观看显示在显示装置10的虚拟现实图像。
显示装置收纳部50可以布置于支撑框架20的右侧末端，但不限于此。例如，显示装置收纳部50可以布置于支撑框架20的左侧末端，并且显示在显示装置10的图像可以在反射部件40反射并通过左眼透镜10a而提供给用户的左眼。因此，用户可以通过左眼观看显示在显示装置10的虚拟现实图像。或者，显示装置收纳部50可以布置于支撑框架20的左侧末端和右侧末端两处，并且在此情况下，用户可以通过左眼和右眼两者观看显示在显示装置10的虚拟现实图像。
参照图29，根据一实施例的显示装置10可以应用于作为智能设备之一的智能手表2。
参照图30，根据一实施例的显示装置10_a、10_b、10_c可以应用于汽车的仪表板，或可以应用于汽车的中心仪表板(center fascia)，或可以应用于布置在汽车的仪表板的中心信息显示器(CID：Center Information Display)。并且，根据一实施例的显示装置10_d、10_e可以应用于代替汽车的侧视镜的室内镜显示器(room mirror display)。
图31及图32是示出包括根据一实施例的显示装置的透明显示装置的图。
参照图31及图32，根据一实施例的显示装置10可以应用于透明显示装置。透明显示装置可以在显示图像IM的同时透射光。位于透明显示装置的前面的用户不仅可以观看显示在显示装置10的图像IM，还可以观看位于透明显示装置的背面的事物RS或背景。
以上，参照附图说明了本发明的实施例，但本发明所属的技术领域中具有普通知识的人员可以理解的是，在不改变本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解，以上记述的实施例在所有方面都是示例性的，而不是限制性的。

Claims (10)

1.一种显示装置，包括：
多个像素电极，布置为在基板上彼此隔开；
多个发光元件，布置于所述多个像素电极上；
连接电极层，布置于所述多个发光元件与所述多个像素电极之间；
绝缘层，布置于所述基板及所述多个像素电极上，并且围绕所述多个发光元件；及
公共电极，布置于所述绝缘层上，并且与所述多个发光元件接触，
其中，所述多个发光元件中的每一个包括：
第一半导体层，布置于所述连接电极层上；
活性层，布置于所述第一半导体层上；以及
第二半导体层，布置于所述活性层上，
其中，所述连接电极层与所述多个像素电极直接接触，所述公共电极与所述第二半导体层直接接触。
2.如权利要求1所述的显示装置，其中，
所述多个发光元件中的每一个还包括：
电极层，布置于所述连接电极层与所述第一半导体层之间，
其中，所述连接电极层包括与所述电极层接触的第一表面以及与所述像素电极接触的第二表面，
所述第一表面与所述第二表面的至少一部分平行。
3.如权利要求2所述的显示装置，其中，
所述连接电极层的所述第一表面的宽度与所述发光元件的宽度相同。
4.如权利要求2所述的显示装置，其中，
所述第一表面具有与所述第二表面相同的宽度。
5.如权利要求2所述的显示装置，其中，
所述第二表面中，一部分与所述第一表面平行，另一部分与所述第一表面不平行。
6.如权利要求5所述的显示装置，其中，
在所述第二表面中，与所述第一表面平行的部分与所述像素电极直接接触，与所述第一表面不平行的部分与所述像素电极隔开。
7.如权利要求5所述的显示装置，其中，
在所述第二表面中，与所述第一表面不平行的部分具有倾斜的形状。
8.如权利要求5所述的显示装置，其中，
在所述第二表面中，与所述第一表面不平行的部分具有弯曲的形状。
9.如权利要求2所述的显示装置，其中，
所述连接电极层包括铝、铜、银、金、锡及钛中的至少一种，
所述发光元件的所述电极层包括铝、钛、铟、金、银、ITO、IZO及ITZO中的至少一种。
10.如权利要求2所述的显示装置，其中，
所述多个发光元件中的每一个的至少一部分在所述绝缘层的上部突出。
CN202210851885.0A 2021-10-29 2022-07-19 显示装置 Pending CN116096148A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210146950A KR20230063937A (ko) 2021-10-29 2021-10-29 발광 소자, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법
KR10-2021-0146950 2021-10-29

Publications (1)

Publication Number Publication Date
CN116096148A true CN116096148A (zh) 2023-05-09

Family

ID=86146471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210851885.0A Pending CN116096148A (zh) 2021-10-29 2022-07-19 显示装置

Country Status (3)

Country Link
US (1) US20230135600A1 (zh)
KR (1) KR20230063937A (zh)
CN (1) CN116096148A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845081A (zh) * 2023-08-29 2023-10-03 季华实验室 Ar显示芯片、ar显示芯片的制备方法及ar显示系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845081A (zh) * 2023-08-29 2023-10-03 季华实验室 Ar显示芯片、ar显示芯片的制备方法及ar显示系统
CN116845081B (zh) * 2023-08-29 2023-10-31 季华实验室 Ar显示芯片、ar显示芯片的制备方法及ar显示系统

Also Published As

Publication number Publication date
KR20230063937A (ko) 2023-05-10
US20230135600A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US11804512B2 (en) Light emitting stacked structure and display device having the same
US10446529B2 (en) Display device using semiconductor light emitting device
CN116096148A (zh) 显示装置
US20180138235A1 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
US20220069167A1 (en) Display device
CN115312558A (zh) 显示装置和制造该显示装置的方法
KR20220019120A (ko) 표시 장치 및 그 제조 방법
US20230118849A1 (en) Display device and method for fabrication thereof
US20230065336A1 (en) Display device
US20220352419A1 (en) Display device
US20220352422A1 (en) Display device and method for manufacturing the same
US20220352245A1 (en) Display device
US20240030389A1 (en) Display device and method of fabricating the same
US20220352444A1 (en) Display device
US20240047449A1 (en) Display device and method for fabricating the same
US20230103145A1 (en) Apparatus for fabricating display panel and fabricating method thereof
KR20240009547A (ko) 표시 장치 및 이의 제조 방법
KR20240008983A (ko) 표시 장치 및 그 제조 방법
KR20240013906A (ko) 표시 장치 및 그 제조 방법
KR20230025540A (ko) 표시 장치 및 그 제조 방법
KR20240068899A (ko) 표시 장치 및 그 제조 방법
KR20230012119A (ko) 표시 장치
KR20230023885A (ko) 표시 장치와 그의 제조 방법
CN115274743A (zh) 显示装置
CN117594721A (zh) 发光元件、制造其的方法以及包括该发光元件的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication