KR20240013906A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240013906A
KR20240013906A KR1020220089495A KR20220089495A KR20240013906A KR 20240013906 A KR20240013906 A KR 20240013906A KR 1020220089495 A KR1020220089495 A KR 1020220089495A KR 20220089495 A KR20220089495 A KR 20220089495A KR 20240013906 A KR20240013906 A KR 20240013906A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
display device
electrode
light
Prior art date
Application number
KR1020220089495A
Other languages
English (en)
Inventor
이억이
김수철
송대호
여소영
이기범
조성원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220089495A priority Critical patent/KR20240013906A/ko
Priority to US18/299,269 priority patent/US20240030398A1/en
Priority to CN202310857682.7A priority patent/CN117440715A/zh
Publication of KR20240013906A publication Critical patent/KR20240013906A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 기판 상에 배치되는 복수의 화소 회로부; 상기 화소 회로부 상에 배치되는 복수의 화소 전극; 및 상기 복수의 화소 전극 사이에 채워진 제1 절연층; 상기 화소 전극 상에 배치되는 복수의 발광 소자; 및 상기 발광 소자와 상기 화소 전극 사이에 배치되는 연결 전극을 포함하고, 상기 화소 전극은 상기 연결 전극 측으로 돌출되어 형성된 돌출부를 포함할 수 있다.

Description

표시 장치 및 그 제조 방법{Display device and method for manufacturing of the same}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 소자와 회로 사이를 연결하는 연결 전극에 공극(void)의 발생을 방지할 수 있는 표시 장치 및 그 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되는 복수의 화소 회로부, 상기 화소 회로부 상에 배치되는 복수의 화소 전극, 및 상기 복수의 화소 전극 사이에 채워진 제1 절연층, 상기 화소 전극 상에 배치되는 복수의 발광 소자, 및 상기 발광 소자와 상기 화소 전극 사이에 배치되는 연결 전극을 포함하고, 상기 화소 전극은 상기 연결 전극 측으로 돌출되어 형성된 돌출부를 포함할 수 있다.
상기 연결 전극은 상기 돌출부를 덮도록 형성될 수 있다.
상기 연결 전극은 상기 돌출부를 덮도록 형성되는 제1 연결 전극, 상기 발광 소자에 연결된 제2 연결 전극을 포함하고, 상기 제1 연결 전극과 상기 제2 연결 전극은 용융 접합될 수 있다.
상기 화소 전극은 상기 절연층의 두께보다 더 두꺼운 두께를 가질 수 있다.
상기 화소 전극은 텅스텐(W), 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다.
상기 제1 절연층은 무기막으로 형성될 수 있다.
상기 표시 장치는 발광 소자 상에 배치되는 파장 변환층, 및 상기 복수의 발광 소자들 사이와, 상기 파장 변환층들 사이에 채워진 격벽을 더 포함할 수 있다.
상기 표시 장치는 상기 발광 소자의 측면, 상기 연결 전극의 측면 및 상기 발광 소자가 배치되지 않은 제1 절연층 상에 배치되는 제2 절연층 및 상기 발광 소자의 상면과 상기 제2 절연층 상에 배치되는 공통 전극을 더 포함할 수 있다.
상기 표시 장치는 상기 발광 소자의 측면에 중첩하고 상기 제2 절연층 상에 배치되는 제1 반사막, 및 상기 파장 변환층 측면에 배치되는 제2 반사막을 더 포함할 수 있다.
상기 파장 변환층의 두께 방향에 수직한 방향으로의 길이는 상기 발광 소자의 두께 방향에 수직한 방향으로의 길이보다 더 넓고, 상기 발광 소자와 중첩되지 않는 파장 변환층의 바닥부에 배치되는 제3 반사막을 더 포함할 수 있다.
상기 화소 전극은 하부 전극층 및 상기 하부 전극층 상에 배치된 상부 전극층을 포함할 수 있다.
상기 하부 전극층은 금속 산화물을 포함하고, 상기 상부 전극층은 금속을 포함할 수 있다.
상기 상부 전극층은 텅스텐(W), 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다.
상기 표시 장치는 상기 격벽 상에 배치되는 차광 부재 및 상기 파장 변환층 상에 배치되는 컬러 필터들을 포함할 수 있다.
상기 발광 소자는, 상기 화소 전극 상에 순차적으로 적층되는 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)를 포함할 수 있다.
또한, 일 실시예에 따른 표시 장치의 제조 방법은 제1 기판 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층을 식각하여 화소 회로부를 노출하는 컨택홀을 형성하는 단계, 상기 컨택홀을 채우고 상기 제1 절연층을 덮도록 화소 전극층을 형성하는 단계, 상기 컨택홀 이외의 화소 전극층 및 상기 제1 절연층을 식각하여 화소 전극을 형성하되, 상기 화소 전극은 상기 제1 절연층 보다 돌출된 돌출부를 갖도록 형성하는 단계, 상기 돌출부를 덮도록 제1 기판 상에 연결 전극층을 형성하고 제2 기판의 발광 물질층 상에 제2 연결 전극을 형성하는 단계, 상기 제1 연결 전극층과 제2 연결 전극층을 접착하고, 상기 제2 기판을 제거하는 단계 및 상기 발광 물질층 상에 마스크 패턴을 형성하고, 상기 마스크 패턴에 따라 상기 발광 물질층 및 연결 전극층을 식각하여 발광 소자들과 연결 전극을 형성하는 단계를 포함할 수 있다.
상기 돌출부를 갖도록 형성하는 단계는, 제1 슬러리를 이용하여 화학적 기계적 방법으로 상기 컨택홀 이외의 제1 절연층 상의 화소 전극층을 식각하고, 제2 슬러리를 이용하여 화학적 기계적 방법으로 상기 제1 절연층의 두께가 상기 화소 전극층의 두께보다 낮도록 상기 제1 절연층을 식각할 수 있다.
상기 제1 슬러리는 금속 표면을 선택적으로 연마하는 연마제이고, 상기 제2 슬러리는 무기막을 선택적으로 연마하는 연마제일 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 소자의 상면, 측면, 연결 전극의 측면과 상기 발광 소자가 배치되지 않은 제1 절연층 상에 제2 절연층을 형성하는 단계; 상기 발광 소자의 상면의 제2 절연층을 식각하여 상기 발광 소자의 상면의 일부를 노출시키는 개구부를 형성하는 단계; 상기 발광 소자의 개구부 및 상기 절연층 상에 공통 전극을 형성하는 단계, 상기 발광 소자 상에 유기 절연 물질을 도포하고 패터닝하여 격벽을 형성하는 단계 및 상기 격벽 사이에서 상기 공통 전극 상에 상기 발광 소자로부터 발광된 광의 파장을 변환하는 파장 변환층을 형성하는 단계를 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 격벽 상에 차광 부재를 형성하는 단계 및 상기 파장 변환층 상에 컬러 필터들을 배치하는 단계를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예들에 따른 표시 장치 및 그 제조 방법에 의하면, 연결 전극에 공극(void)의 발생을 방지함으로써 표시 장치의 전류 밀도 감소를 방지할 수 있다. 따라서 표시 장치의 휘도 저하를 개선할 수 있다.
일 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 표시 기판의 회로의 개략적인 배치도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4는 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 5는 또 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 7은 일 실시예에 따른 화소 전극과 발광 소자를 나타낸 단면도이다.
도 8은 화소 전극과 절연층을 나타낸 단면도이다.
도 9는 도 6의 발광 소자의 일 예를 상세히 보여주는 확대 단면도이다.
도 10은 다른 실시예에 따른 화소 전극과 발광 소자를 나타낸 단면도이다.
도 11은 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 12는 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 14는 도 27은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 28은 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다.
도 29는 일 실시예에 따른 반도체 회로 기판 장치의 제조 방법을 보여주는 흐름도이다.
도 30은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다.
도 31은 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 32는 일 실시예에 따른 표시 장치를 포함하는 자동차를 보여주는 일 예시 도면이다.
도 33은 일 실시예에 따른 표시 장치를 포함하는 투명 표시 장치를 보여주는 일 예시 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(10)는 스마트폰, 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 내비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전 제품, 또는 사물 인터넷 장치에 적용될 수 있다. 본 명세서에서는 표시 장치의 예로 텔레비전을 설명하며, TV는 HD, UHD, 4K, 8K 등의 고해상도 내지 초고해상도를 가질 수 있다.
또한, 일 실시예들에 따른 표시 장치(10)는 표시 방식에 따라 다양하게 분류될 수 있다. 예를 들어, 표시 장치의 분류는 유기 발광 표시 장치(OLED), 무기 발광 표시 장치(inorganic EL), 퀀텀닷 발광 표시 장치(QED), 마이크로 LED 표시 장치(micro-LED), 나노 LED 표시 장치(nano-LED), 플라즈마 표시 장치(PDP), 전계 방출 표시 장치(FED), 음극선 표시 장치(CRT), 액정 표시 장치(LCD), 전기 영동 표시 장치(EPD) 등을 포함할 수 있다. 하기에서는 표시 장치로서 유기 발광 표시 장치를 예로 하여 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 유기 발광 표시 장치를 단순히 표시 장치로 약칭할 것이다. 그러나, 실시예가 유기 발광 표시 장치에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 장치가 적용될 수도 있다.
또한, 하기 도면들에서 제1 방향(DR1)은 표시 장치(10)의 가로 방향을 가리키고, 제2 방향(DR2)은 표시 장치(10)의 세로 방향을 가리키며, 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 가리킨다. 이 경우, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1)의 일측, "좌측"은 제1 방향(DR1)의 타측, "상측"은 제2 방향(DR2)의 일측, "하측"은 제2 방향(DR2)의 타측을 나타낸다. 또한, "상부"는 제3 방향(DR3)의 일측을 가리키고, "하부"는 제3 방향(DR3)의 타측을 가리킨다.
일 실시예에 따른 표시 장치(10)는 평면도상 정방형 형상을 가질 수 있으며 예를 들어, 정사각형 형상을 가질 수 있다. 또한, 표시 장치(10)가 텔레비전인 경우, 장변이 가로 방향에 위치하는 직사각형 형상을 가질 수도 있다. 그러나, 이에 한정되는 것은 아니고, 장변이 세로 방향에 위치할 수 있고, 회전 가능하도록 설치되어 장변이 가로 또는 세로 방향으로 가변적으로 위치할 수도 있다. 또한, 표시 장치(10)는 원형 또는 타원형 형상을 가질 수도 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 영상의 표시가 이루어지는 활성 영역일 수 있다. 표시 영역(DPA)은 표시 장치(10)의 전반적인 형상과 유사하게 평면도상 정사각형 형상을 가질 수 있으나, 이에 한정되지 않는다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면도상 직사각형 또는 정사각형일 수 있지만, 이에 한정되는 것은 아니고 각 변이 표시 장치(10)의 일변 방향에 대해 기울어진 마름모 형상일 수도 있다. 복수의 화소(PX)는 여러 색 화소(PX)를 포함할 수 있다. 예를 들어 복수의 화소(PX)는, 이에 제한되는 것은 아니지만, 적색의 제1 색 화소(PX), 녹색의 제2 색 화소(PX) 및 청색의 제3 색 화소(PX)를 포함할 수 있다. 각 색 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 정사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
비표시 영역(NDA)에는 표시 영역(DPA)을 구동하는 구동 회로나 구동 소자가 배치될 수 있다. 일 실시예에서, 표시 장치(10)의 제1 변(도 1에서 하변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 패드부가 마련되고, 상기 패드부의 패드 전극 상에 외부 장치(EXD)가 실장될 수 있다. 상기 외부 장치(EXD)의 예로는 연결 필름, 인쇄회로기판, 구동칩(DIC), 커넥터, 배선 연결 필름 등을 들 수 있다. 표시 장치(10)의 제2 변(도 1에서 좌변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 직접 형성된 스캔 구동부(SDR) 등이 배치될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 표시 기판의 회로의 개략적인 배치도이다.
도 2를 참조하면, 제1 기판 상에 복수의 배선들이 배치된다. 복수의 배선은 스캔 라인(SCL), 센싱 신호 라인(SSL), 데이터 라인(DTL), 기준 전압 라인(RVL), 제1 전원 라인(ELVDL) 등을 포함할 수 있다.
스캔 라인(SCL)과 센싱 신호 라인(SSL)은 제1 방향(DR1)으로 연장될 수 있다. 스캔 라인(SCL)과 센싱 신호 라인(SSL)은 스캔 구동부(SDR)에 연결될 수 있다. 스캔 구동부(SDR)는 구동 회로를 포함할 수 있다. 스캔 구동부(SDR)는 표시 기판 상의 비표시 영역(NDA)의 일측에 배치될 수 있지만, 이에 한정되지 않고, 비표시 영역(NDA)의 양측 모두에 배치될 수도 있다. 스캔 구동부(SDR)는 신호 연결 배선(CWL)과 연결되고, 신호 연결 배선(CWL)의 적어도 일 단부는 제1 비표시 영역(NDA) 및/또는 제2 비표시 영역(NDA) 상에서 패드(WPD_CW)를 형성하여 외부 장치(도 1의 'EXD')와 연결될 수 있다.
데이터 라인(DTL)과 기준 전압 라인(RVL)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제1 전원 라인(ELVDL)은 제2 방향(DR2)으로 연장되는 부분을 포함할 수 있다. 제1 전원 라인(ELVDL)은 제1 방향(DR1)으로 연장되는 부분을 더 포함할 수 있다. 제1 전원 라인(ELVDL)은 메쉬 구조를 가질 수 있지만, 이에 제한되는 것은 아니다.
데이터 라인(DTL), 기준 전압 라인(RVL)과 제1 전원 라인(ELVDL)의 적어도 일 단부에는 배선 패드(WPD)가 배치될 수 있다. 각 배선 패드(WPD)는 비표시 영역(NDA)의 패드부(PDA)에 배치될 수 있다. 일 실시예에서, 데이터 라인(DTL)의 배선 패드(WPD_DT, 이하, '데이터 패드'라 칭함), 기준 전압 라인(RVL)의 배선 패드(WPD_RV, 이하, '기준 전압 패드')와 제1 전원 라인(ELVDL)의 배선 패드(WPD_ELVD, 이하, '제1 전원 패드'라 칭함)는 비표시 영역(NDA)의 패드부(PDA)에 배치될 수 있다. 다른 예로, 데이터 패드(WPD_DT), 기준 전압 패드(WPD_RV)와 제1 전원 패드(WPD_ELVD)가 다른 비표시 영역(NDA)에 배치될 수도 있다. 배선 패드(WPD) 상에는 상술한 바와 같이 외부 장치(도 1의 'EXD')가 실장될 수 있다. 외부 장치(EXD)는 이방성 도전 필름, 초음파 접합 등을 통해 배선 패드(WPD) 상에 실장될 수 있다.
표시 기판 상의 각 화소(PX)는 화소 구동 회로를 포함한다. 상술한 배선들은 각 화소(PX) 또는 그 주위를 지나면서 각 화소 구동 회로에 구동 신호를 인가할 수 있다. 화소 구동 회로는 트랜지스터와 커패시터를 포함할 수 있다. 각 화소 구동 회로의 트랜지스터와 커패시터의 개수는 다양하게 변형될 수 있다. 이하에서, 화소 구동 회로가 3개의 트랜지스터와 1개의 커패시터를 포함하는 3T1C 구조를 예로 하여, 화소 구동 회로에 대해 설명하지만, 이에 제한되지 않고 2T1C 구조, 7T1C 구조, 6T1C 구조 등 다른 다양한 변형 화소(PX) 구조가 적용될 수도 있다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 3을 참조하면, 일 실시예에 따른 표시 장치의 각 화소(PX)는 발광 소자(LE) 이외에, 3개의 트랜지스터(DTR, STR1, STR2)와 1개의 스토리지용 커패시터(CST)를 포함한다.
발광 소자(LE)는 구동 트랜지스터(DTR)를 통해 공급되는 전류에 따라 발광한다. 발광 소자(LE)는 무기발광 다이오드(inorganic light emitting diode), 유기발광 다이오드(organic light emitting diode), 마이크로 발광 다이오드, 나노 발광 다이오드 등으로 구현될 수 있다.
발광 소자(LE)의 제1 전극(즉, 애노드 전극)은 구동 트랜지스터(DTR)의 소스 전극에 연결되고, 제2 전극(즉, 캐소드 전극)은 제1 전원 라인(ELVDL)의 고전위 전압(제1 전원 전압)보다 낮은 저전위 전압(제2 전원 전압)이 공급되는 제2 전원 라인(ELVSL)에 연결될 수 있다.
구동 트랜지스터(DTR)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전원 라인(ELVDL)으로부터 발광 소자(LE)로 흐르는 전류를 조정한다. 구동 트랜지스터(DTR)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 연결되고, 소스 전극은 발광 소자(LE)의 제1 전극에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전원 라인(ELVDL)에 연결될 수 있다.
제1 트랜지스터(STR1)는 스캔 라인(SCL)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 구동 트랜지스터(DTR)의 게이트 전극에 연결시킨다. 제1 트랜지스터(STR1)의 게이트 전극은 스캔 라인(SL)에 연결되고, 제1 전극은 구동 트랜지스터(DTR)의 게이트 전극에 연결되며, 제2 전극은 데이터 라인(DTL)에 연결될 수 있다.
제2 트랜지스터(STR2)는 센싱 신호 라인(SSL)의 센싱 신호에 의해 턴-온되어 초기화 전압 라인(VIL)을 구동 트랜지스터(DTR)의 소스 전극에 연결시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 센싱 신호 라인(SSL)에 연결되고, 제1 전극은 초기화 전압 라인(VIL)에 연결되며, 제2 전극은 구동 트랜지스터(DTR)의 소스 전극에 연결될 수 있다.
일 실시예에서, 제1 및 제2 트랜지스터들(STR1, STR2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않고, 그 반대의 경우일 수도 있다.
커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전압과 소스 전압의 차전압을 저장한다.
구동 트랜지스터(DTR)와 제1 및 제2 트랜지스터들(STR1, STR2)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 것을 중심으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 P 타입 MOSFET이거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET일 수도 있다.
도 4는 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4를 참조하면, 발광 소자(LE)의 제1 전극은 제4 트랜지스터(STR4)의 제1 전극과 제6 트랜지스터(STR6)의 제2 전극에 접속되며, 제2 전극은 제2 전원 라인(ELVSL)에 접속될 수 있다. 발광 소자(LE)의 제1 전극과 제2 전극 사이에는 기생 용량(Cel)이 형성될 수 있다.
각 화소(PX)는 구동 트랜지스터(DTR), 스위치 소자들, 및 커패시터(CST)를 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6)을 포함한다.
구동 트랜지스터(DTR)는 게이트 전극, 제1 전극, 및 제2 전극을 포함한다. 구동 트랜지스터(DTR)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Ids, 이하 "구동 전류"라 칭함)를 제어한다.
커패시터(CST)는 구동 트랜지스터(DTR)의 제2 전극과 제2 전원 라인(ELVSL) 사이에 형성된다. 커패시터(CST)의 일 전극은 구동 트랜지스터(DTR)의 제2 전극에 접속되고, 타 전극은 제2 전원 라인(ELVSL)에 접속될 수 있다.
제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 반도체층이 폴리 실리콘으로 형성되는 경우, 그를 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.
또한, 도 4에서는 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다.
나아가, 제1 전원 배선(ELVDL)의 제1 전원 전압, 제2 전원 라인(ELVSL)의 제2 전원 전압, 및 제3 전원 배선(VIL)의 제3 전원 전압은 구동 트랜지스터(DTR)의 특성, 발광 소자(LE)의 특성 등을 고려하여 설정될 수 있다.
도 5는 또 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 5의 실시예는 구동 트랜지스터(DTR), 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6)가 P 타입 MOSFET으로 형성되고, 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3)가 N 타입 MOSFET으로 형성되는 것에서 도 4의 실시예와 차이가 있다.
도 5를 참조하면, P 타입 MOSFET으로 형성되는 구동 트랜지스터(DTR), 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6) 각각의 액티브층은 폴리 실리콘으로 형성되고, N 타입 MOSFET으로 형성되는 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3) 각각의 액티브층은 산화물 반도체로 형성될 수 있다.
도 5에서는 제2 트랜지스터(STR2)의 게이트 전극과 제4 트랜지스터(STR4)의 게이트 전극이 기입 스캔 배선(GWL)에 연결되고, 제1 트랜지스터(ST1)의 게이트 전극이 제어 스캔 배선(GCL)에 연결되는 것에서 도 4의 실시예와 차이점이 있다. 또한, 도 5에서는 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3)가 N 타입 MOSFET으로 형성되므로, 제어 스캔 배선(GCL)과 초기화 스캔 배선(GIL)에는 게이트 하이 전압의 스캔 신호가 인가될 수 있다. 이에 비해, 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6)가 P 타입 MOSFET으로 형성되므로, 기입 스캔 배선(GWL)과 발광 배선(EL)에는 게이트 로우 전압의 스캔 신호가 인가될 수 있다.
한편, 본 명세서의 실시예에 따른 화소의 등가회로도는 도 3 내지 도 5에 도시된 바에 한정되지 않음에 주의하여야 한다. 본 명세서의 실시예에 따른 화소의 등가회로도는 도 3 내지 도 5에 도시된 실시예 이외에 당업자가 채용 가능한 공지된 다른 회로 구조로 형성될 수 있다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이고, 도 7은 일 실시예에 따른 화소 전극과 발광 소자를 나타낸 단면도이다. 도 8은 화소 전극과 절연층을 나타낸 단면도이고, 도 9는 도 6의 발광 소자의 일 예를 상세히 보여주는 확대 단면도이다.
도 6 내지 도 9을 참조하면, 표시 장치(100)는 반도체 회로 기판(110)과 발광층(120)을 포함할 수 있다.
반도체 회로 기판(110)은 제1 기판(SUB1), 복수의 화소 회로부(PXC)들, 화소 전극(111)들 및 제1 절연층(INS1)을 포함할 수 있다.
제1 기판(SUB1)은 절연 기판일 수 있다. 제1 기판(SUB1)은 투명한 물질을 포함할 수 있다. 예를 들어, 제1 기판(SUB1)은 유리, 석영 등과 같은 투명한 절연 물질을 포함할 수 있다. 제1 기판(SUB1)은 리지드(rigid) 기판일 수 있다. 그러나, 제1 기판(SUB1)은 이에 한정되지 않으며 폴리이미드 등과 같은 플라스틱을 포함할 수도 있고, 휘어지거나, 벤딩되거나, 폴딩되거나, 롤링될 수 있는 플렉시블한(flexible) 특성을 가질 수도 있다. 제1 기판(SUB1)에는 복수의 발광 영역(EA1, EA2, EA3) 및 비발광 영역(NEA)이 정의될 수 있다.
복수의 화소 회로부(PXC)들 각각은 제1 기판(SUB1)에 배치될 수 있다. 복수의 화소 회로부(PXC)들 각각은 반도체 공정을 이용하여 형성된 CMOS(Complementary Metal-Oxide Semiconductor) 회로를 포함할 수 있다. 복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 트랜지스터를 포함할 수 있다. 또한, 복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 커패시터를 더 포함할 수 있다.
복수의 화소 회로부(PXC)들은 표시 영역(DA)에 배치될 수 있다. 복수의 화소 회로부(PXC)들 각각은 그에 대응되는 화소 전극(111)에 연결될 수 있다. 즉, 복수의 화소 회로부(PXC)들과 복수의 화소 전극(111)들은 일대일로 대응되게 연결될 수 있다. 복수의 화소 회로부(PXC)들 각각은 화소 전극(111)에 화소 전압 또는 애노드 전압을 인가할 수 있다.
화소 전극(111)들 각각은 그에 대응되는 화소 회로부(PXC) 상에 배치될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 노출된 노출 전극일 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)의 상면으로부터 돌출될 수 있다. 화소 전극(111)들 각각은 후술되는 발광 소자(LE) 측으로 돌출된 돌출부(111-c)를 포함할 수 있다. 화소 전극(111)들 각각은 후술되는 연결 전극(112) 측으로 돌출되어 형성되고, 연결 전극(112)이 화소 전극(111)의 돌출부(111-c)를 덮도록 형성될 수 있다. 연결 전극(112)은 돌출부(111-c)를 충분히 덮을 수 있도록 돌출부(111-c)의 높이의 2배 이상의 두께(d1)일 수 있다. 즉, 연결 전극(112)은 돌출부(111-c)를 제외한 두께(d2)가 연결 전극(112)의 전체 두께(d1)의 반 이상이다.
화소 전극(111)들 각각은 화소 회로부(PXC)와 일체로 형성될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 화소 전압 또는 애노드 전압을 공급받을 수 있다. 화소 전극(111)들은 텅스텐(W), 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다.
제1 절연층(INS1)은 화소 전극(111)들이 배치되지 않은 제1 기판(SUB1) 상에 배치될 수 있다. 제1 절연층(INS1)은 화소 전극(111)들 사이에 배치될 수 있다. 제1 절연층(INS1)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다. 제1 절연층(INS1)은 화소 전극(111)이 노출되도록 화소 전극의 두께(t1) 보다 더 낮은 두께(t2)로 형성된다. 따라서 화소 전극(111)은 제1 절연층(INS1)에 비해 발광층(120) 측으로 돌출되도록 형성된다.
발광층(120)은 복수의 발광 영역들(EA1, EA2, EA3)을 포함하여, 광을 발광하는 층일 수 있다. 발광층(120)은 연결 전극(112), 발광 소자(LE), 제2 절연층(INS2), 공통 전극(CE), 파장 변환층(QDL), 격벽(PW), 제1 반사막(RF1), 제2 반사막(RF2) 및 복수의 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다. 여기서, 연결 전극(112), 발광 소자(LE), 제2 절연층(INS2), 공통 전극(CE), 파장 변환층(QDL)을 발광 소자부(LEP)라고 칭할 수 있다.
연결 전극(112)들 각각은 그에 대응되는 화소 전극(111) 상에 배치될 수 있다. 즉, 연결 전극(112)들은 화소 전극(111)들과 일대일로 대응되게 연결될 수 있다. 연결 전극(112)은 화소 전극(111)의 폭(W1)보다 더 넓은 폭(W2)을 갖도록 형성될 수 있다.
연결 전극(112)들은 제조 공정에서 화소 전극(111)들과 발광 소자(LE)들을 접착하기 위한 본딩 금속(bonding metal)의 역할을 할 수 있다. 예를 들어, 연결 전극(112)들은 금(Au), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 티타늄(Ti) 중에서 적어도 어느 하나를 포함할 수 있다.
도 8을 참조하면, 제1 절연층(INS1)은 균일한 두께를 갖도록 형성되는 반면, 화소 전극(111)은 상층부가 평탄하지 않도록 형성될 수 있다. 화소 전극(111)은 두께가 고르지 않도록 형성될 수 있다. 예를 들어, 화소 전극(111)의 중앙쪽으로 갈수록 두께가 더 얇게 형성될 수 있다. 화소 전극(111)은 중앙에 홈(111-g)을 가질 수 있다. 또한 화소 전극(111)의 선단 모서리 부분(111-e)은 둥그렇게 깍인 모따기 형상일 수 있다.
화소 전극(111)의 가장 얇은 부분의 두께(T11)는 제1 절연층(INS1)의 두께(t2) 보다 두껍게 형성된다. 화소 전극(111)의 가장 얇은 부분은 홈(111-g)의 중앙일 수 있다. 따라서, 화소 전극(111)의 홈(111-g)의 중앙부의 두께는 제1 절연층(INS1)의 두께(t2) 보다 두껍게 형성된다.
다시 도 6 내지 도 8을 참조하면, 발광 소자(LE)들은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3) 각각에 배치될 수 있다. 발광 소자(LE)는 제3 방향(DR3)으로 길게 연장되는 수직 발광 다이오드 소자일 수 있다. 즉, 발광 소자(LE)의 제3 방향(DR3)의 길이는 수평 방향의 길이보다 길 수 있다. 수평 방향의 길이는 제1 방향(DR1)의 길이 또는 제2 방향(DR2)의 길이를 가리킨다. 예를 들어, 발광 소자(LE)의 제3 방향(DR3)의 길이는 대략 1 내지 5㎛일 수 있다.
발광 소자(LE)는 마이크로 발광 다이오드(micro light emitting diode) 소자일 수 있다. 발광 소자(LE)는 도 9와 같이 제3 방향(DR3)에서 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)을 포함한다. 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)은 제3 방향(DR3)으로 순차적으로 적층될 수 있다.
발광 소자(LE)는 폭이 높이보다 긴 원통형, 디스크형(disk) 또는 로드형(rod)의 형상을 가질 수 있다. 다만, 이에 한정되지 않고, 발광 소자(LE)는 로드, 와이어, 튜브 등의 형상, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상 등 다양한 형태를 가질 수 있다.
제1 반도체층(SEM1)은 연결 전극(112) 상에 배치될 수 있다. 제1 반도체층(SEM1)은 Mg, Zn, Ca, Se, Ba 등과 같은 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 반도체층(SEM1)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제1 반도체층(31)의 두께(Tsem1)는 대략 30 내지 200㎚일 수 있다.
전자 저지층(EBL)은 제1 반도체층(SEM1) 상에 배치될 수 있다. 전자 저지층(EBL)은 너무 많은 전자가 활성층(MQW)으로 흐르는 것을 억제 또는 방지하기 위한 층일 수 있다. 예를 들어, 전자 저지층(EBL)은 p형 Mg로 도핑된 p-AlGaN일 수 있다. 전자 저지층(EBL)의 두께(Tebl)는 대략 10 내지 50㎚일 수 있다. 전자 저지층(EBL)은 생략될 수 있다.
활성층(MQW)은 전자 저지층(EBL) 상에 배치될 수 있다. 활성층(MQW)은 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 활성층(MQW)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 제1 광, 즉 청색 파장 대역의 광을 방출할 수 있으나 이에 한정하는 것은 아니다.
활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 우물층의 두께는 대략 1 내지 4㎚이고, 배리어층의 두께는 3 내지 10㎚일 수 있다.
또는, 활성층(MQW)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(MQW)이 방출하는 광은 제1 광(청색 파장 대역의 광)으로 제한되지 않고, 경우에 따라 제2 광(녹색 파장 대역의 광) 또는 제3 광(적색 파장 대역의 광)을 방출할 수도 있다.
활성층(MQW) 상에는 초격자층(SLT)이 배치될 수 있다. 초격자층(SLT)은 제2 반도체층(SEM2)과 활성층(MQW) 사이의 응력을 완화하기 위한 층일 수 있다. 예를 들어, 초격자층(SLT)은 InGaN 또는 GaN로 형성될 수 있다. 초격자층(SLT)의 두께(Tslt)는 대략 50 내지 200㎚일 수 있다. 초격자층(SLT)은 생략될 수 있다.
제2 반도체층(SEM2)은 초격자층(SLT) 상에 배치될 수 있다. 제2 반도체층(SEM2)은 Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예를 들어, 제2 반도체층(SEM2)은 n형 Si로 도핑된 n-GaN일 수 있다. 제2 반도체층(SEM2)의 두께(Tsem2)는 대략 500㎚ 내지 1㎛일 수 있다.
다시, 도 6 내지 도 8을 참조하면, 제2 절연층(INS2)은 발광 소자(LE) 및 연결 전극(112)들 각각의 측면들 및 연결 전극(112)이 배치되지 않은 제1 절연층(INS1) 상에 배치될 수 있다. 제2 절연층(INS2)은 발광 소자(LE)들 각각의 상면 전체를 덮지 않는다. 제2 절연층(INS2)은 발광 소자(LE)의 상부를 노출하는 복수의 개구부(OP1, OP2, OP3)들을 포함할 수 있다. 복수의 개구부(OP1, OP2, OP3)들은 제1 발광 영역(EA1)과 중첩하는 제1 개구부(OP1), 제2 발광 영역(EA2)과 중첩하는 제2 개구부(OP2), 및 제3 발광 영역(EA3)과 중첩하는 제3 개구부(OP3)를 포함할 수 있다. 제2 절연층(INS2)은 복수의 개구부(OP1, OP2, OP3)들을 제외한 발광 소자(LE)의 상부를 덮을 수 있다. 제2 절연층(INS2)은 또한, 제2 절연층(INS2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있으나, 이에 한정되지 않는다.
공통 전극(CE)은 제1 기판(SUB1)에 전체적으로 배치되어 공통 전압이 인가되므로 낮은 저항을 갖는 물질을 포함할 수 있다. 공통 전극(CE)은 제2 절연층(INS2) 상에 배치될 수 있다. 공통 전극(CE)은 상기 복수의 개구부(OP1, OP2, OP3)들에 의해 발광 소자와 전기적으로 연결될 수 있다. 공통 전극(CE)은 발광 소자(LE)들 각각을 완전히 덮도록 배치될 수 있다. 또한, 공통 전극(CE)은 광을 투과시키기 용이하도록 얇은 두께로 형성될 수 있다. 공통 전극(CE)은 투명한 도전 물질을 포함할 수 있다. 예를 들어, 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다. 공통 전극(CE)의 두께는 대략 10Å 내지 200Å 일 수 있으나 이에 한정되지 않는다.
파장 변환층(QDL)은 제1 발광 영역(EA1)들, 발광 영역(EA2)들과 제3 발광 영역(EA3)들 각각에서 제4 절연층(INS4) 상에 배치될 수 있다. 파장 변환층(QDL)은 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들과 제3 발광 영역(EA3)들 각각에서 제3 방향(DR3)에서 발광 소자(LE)와 중첩할 수 있다.
파장 변환층(QDL)은 제1 파장 변환 입자를 포함할 수 있다. 제1 파장 변환 입자는 발광 소자(LE)로부터 발광된 제1 광을 제4 광으로 변환할 수 있다. 예를 들어, 제1 파장 변환 입자는 청색 파장 대역의 광을 노란색 파장 대역의 광으로 변환할 수 있다. 제1 파장 변환 입자는 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
양자점은 코어 및 코어를 오버 코팅하는 쉘을 포함하는 것일 수 있다. 코어는 이에 한정하는 것은 아니나, 예를 들어, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb, SiC, Ca, Se, In, P, Fe, Pt, Ni, Co, Al, Ag, Au, Cu, FePt, Fe2O3, Fe3O4, Si, 및 Ge 중 적어도 하나일 수 있다. 쉘은 이에 한정하는 것은 아니나, 예를 들어, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, GaSe, InN, InP, InAs, InSb, TlN, TlP, TlAs, TlSb, PbS, PbSe 및 PbTe 중 적어도 하나를 포함할 수 있다.
파장 변환층(QDL)은 발광 소자(LE)의 광을 랜덤한 방향으로 산란시키기 위한 산란체를 더 포함할 수 있다. 이 경우, 산란체는 금속 산화물 입자 또는 유기 입자를 포함할 수 있다. 예를 들어, 금속 산화물은 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 이산화 규소(SiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2)일 수 있다. 또한, 유기 입자는 아크릴계 수지 또는 우레탄계 수지를 포함할 수 있다. 산란체의 직경은 수 내지 수십 나노미터일 수 있다.
격벽(PW)은 복수의 발광 소자(LE)들 사이와 파장 변환층(QDL)들 사이에 배치된다. 격벽(PW)은 복수의 발광 영역(EA1, EA2, EA2)과 비발광 영역(NEA)을 구획할 수 있다. 격벽(PW)은 표시 영역(DPA) 전체에서 격자 형태의 패턴으로 이루어질 수 있다. 또한, 격벽(PW)은 복수의 발광 영역(EA1, EA2, EA3)과 비중첩하며, 비발광 영역(NEA)과 중첩할 수 있다.
격벽(PW)은 파장 변환층(QDL)이 형성되기 위한 공간을 제공하는 역할을 할 수 있다. 즉 격벽(PW)은 파장 변환층(QDL) 영역을 정의할 수 있다. 격벽(PW)은 소정의 두께로 이루어질 수 있도록, 유기 절연 물질을 포함할 수 있다. 유기 절연 물질은 예를 들어, 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다.
제1 반사막(RF1)은 발광 소자(LE)의 측면에 중첩하고 제2 절연층(INS2) 상에 배치될 수 있다. 제1 반사막(RF1)은 격벽(PW)과 제2 절연층(INS2) 사이에 위치할 수 있다.
발광 소자(LE)로부터 발광된 광 중에서 상부 방향이 아니라 상하좌우 측면 방향으로 진행하는 광을 반사하는 역할을 한다. 제1 반사막(RF1)은 알루미늄(Al)과 같은 반사율이 높은 금속 물질을 포함할 수 있다. 반사막(RF1)의 두께는 대략 0.1㎛일 수 있다.
제2 반사막(RF2)은 격벽(PW)과 파장 변환층(QDL) 각각의 측면들 상에 배치되고, 격벽(PW)과 파장 변환층(QDL) 사이에 위치할 수 있다. 제2 반사막(RF2)은 비발광 영역과 중첩한다. 제2 반사막(RF2)은 알루미늄(Al)과 같은 반사율이 높은 금속 물질을 포함할 수 있다. 제2 반사막(RF2)의 두께는 대략 0.1㎛일 수 있다.
제2 반사막(RF2)은 후술되는 차광 부재(BM)와 중첩하는 비발광 영역(NEA)에 배치되어 각 발광 영역(EA1, EA2, EA3)의 광이 혼색되는 것을 방지할 수 있다.
일 실시예에서, 제1 발광 영역(EA1)의 발광 소자(LE)는 청색의 제1 광을 방출할 수 있고, 제2 발광 영역(EA2)의 발광 소자(LE)는 적색의 제2 광을 방출할 수 있으며, 제3 발광 영역(EA3)의 발광 소자(LE)는 녹색의 제3 광을 방출할 수 있다. 차광 부재(BM)는 각 발광 영역(EA1, EA2, EA3) 간의 광이 혼색되는 것을 방지하는 역할을 한다.
복수의 컬러 필터들(CF1, CF2, CF3)은 격벽(PW) 및 파장 변환층(QDL) 상에 배치될 수 있다. 복수의 컬러 필터들(CF1, CF2, CF3)은 복수의 화소 회로부(PXC) 및 파장 변환층(QDL)들과 중첩하여 배치될 수 있다. 복수의 컬러 필터들(CF1, CF2, CF3)은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다.
제1 컬러 필터(CF1)들 각각은 제1 발광 영역(EA1)에서 파장 변환층(QDL) 상에 배치될 수 있다. 제1 컬러 필터(CF1)들 각각은 제1 광을 투과시키고, 제2 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제1 컬러 필터(CF1)들 각각은 청색 파장 대역의 광을 투과시키고, 녹색 및 적색 파장 대역의 광을 흡수 또는 차단할 수 있다.
제2 컬러 필터(CF2)들 각각은 제2 발광 영역(EA2)에서 파장 변환층(QDL) 상에 배치될 수 있다. 제2 컬러 필터(CF2)들 각각은 제2 광을 투과시키고, 제1 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제2 컬러 필터(CF2)들 각각은 녹색 파장 대역의 광을 투과시키고, 청색 및 적색 파장 대역의 광을 흡수 또는 차단할 수 있다.
제3 컬러 필터(CF3)들 각각은 제3 발광 영역(EA3)에서 파장 변환층(QDL) 상에 배치될 수 있다. 제3 컬러 필터(CF3)들 각각은 제3 광을 투과시키고, 제1 광과 제2 광을 흡수 또는 차단할 수 있다. 예를 들어, 제3 컬러 필터(CF3)들 각각은 적색 파장 대역의 광을 투과시키고, 청색 및 녹색 파장 대역의 광을 흡수 또는 차단할 수 있다.
복수의 컬러 필터(CF1, CF2, CF3)들 각각의 평면 면적은 복수의 발광 영역(EA1, EA2, EA3) 각각의 평면 면적보다 같거나 클 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제1 발광 영역(EA1)의 평면 면적보다 같거나 클 수 있다. 제2 컬러 필터(CF2)는 제2 발광 영역(EA2)의 평면 면적보다 같거나 클 수 있다. 제3 컬러 필터(CF3)는 제3 발광 영역(EA3)의 평면 면적보다 같거나 클 수 있다.
격벽(PW) 상에 차광 부재(BM)가 배치될 수 있다. 차광 부재(BM)는 비발광 영역(NEA)에 중첩하여 광의 투과를 차단할 수 있다. 차광 부재(BM)는 격벽(PW)과 유사하게 평면상 대략 격자 형태로 배치될 수 있다. 차광 부재(BM)는 격벽(PW)과 중첩하여 배치될 수 있으며, 발광 영역(EA1, EA2, EA3)들과 비중첩할 수 있다.
일 실시예에서 차광 부재(BM)는 유기 차광 물질을 포함할 수 있으며, 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다. 차광 부재(BM)는 차광성을 갖는 염료 또는 안료를 포함할 수 있으며, 블랙 매트릭스일 수 있다. 차광 부재(BM)는 적어도 일부가 인접한 컬러 필터들(CF1, CF2, CF3)과 중첩할 수 있으며, 컬러 필터들(CF1, CF2, CF3)은 차광 부재(BM)의 적어도 일부 상에 배치될 수도 있다.
격벽(PW) 상에 차광 부재(BM)가 배치되는 경우 외광의 적어도 일부가 차광 부재(BM)에 흡수된다. 따라서 외광 반사에 의한 색의 왜곡을 저감시킬 수 있다. 또한, 차광 부재(BM)는 인접한 발광 영역 간에 광이 침범하여 혼색이 발생하는 것을 방지할 수 있으며, 이에 따라 색 재현율을 더욱 향상시킬 수 있다.
복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BM) 하부에 버퍼층(BF)이 배치될 수 있다. 버퍼층(BF)은 격벽(PW)과 파장 변환층(QDL) 상에 배치될 수 있다. 버퍼층(BF)의 일면, 예를 들어 상면은 복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BM)의 하면에 각각 접촉할 수 있다. 또한 버퍼층(BF)의 일면에 대향하는 타면 예를 들어 하면은 격벽(PW)과 파장 변환층(QDL) 상면에 각각 접촉할 수 있다. 버퍼층(BF)은 무기 절연성 물질을 포함할 수 있다. 예를 들어, 버퍼층(BF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화 알루미늄(AlN) 등을 포함할 수 있으나, 이에 한정되지 않는다. 버퍼층(BF)은 소정 두께로 이루어질 수 있으며, 예를 들어, 0.01 내지 1㎛의 범위로 이루어질 수 있다. 다만, 이에 한정되지 않는다. 버퍼층(BF)은 생략될 수 있다.
이하, 다른 도면들을 참조하여 다른 실시예에 따른 표시 장치를 설명한다.
도 10은 다른 실시예에 따른 화소 전극과 발광 소자를 나타낸 단면도이다.
도 10을 참조하면, 본 실시예에서는 화소 전극(111)이 다층으로 형성된다는 점에서 상술한 도 6 내지 도 8의 실시예와 차이가 있다. 이하, 동일한 구성에 대해 설명은 간략히 하거나 생략하고 차이점에 대해 자세히 설명하기로 한다.
도 10을 참조하면, 본 실시예에서 화소 전극(111)은 하부 전극층(111-1) 및 상부 전극층(111-3)을 포함할 수 있다.
하부 전극층(111-1)은 화소 전극(111)의 최하부에 배치되어 화소 회로부(PXC)로부터 전기적으로 연결될 수 있다. 하부 전극층(111-1)은 화소 전극(111)에 화소 회로부(PXC)와의 접착성을 부여하는 역할을 할 수 있다. 하부 전극층(111-1)은 금속 산화물을 포함할 수 있으며, 예를 들어 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 이산화 규소(SiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2)일 수 있다.
상부 전극층(111-3)은 하부 전극층(111-1) 상에 배치되어, 연결 전극(112)에 직접 접촉할 수 있다. 상부 전극층(111-3)은 하부 전극층(111-1)과 연결 전극(112) 사이에 배치될 수 있으며, 화소 전극(111)에 연결 전극(112)과의 접착성을 부여하는 역할을 할 수 있다. 상부 전극층(111-3)은 금속을 포함할 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다.
본 실시예에서는 화소 전극(111)이 2층의 일 예를 도시하였으나, 이에 한정하는 것은 아니며, 다층 구조로 형성될 수 있다. 예를 들어, 화소 전극(111)은 하부 전극층(111-1)과 상부 전극층(111-3) 사이에 반사 전극층(미도시)을 더 포함할 수 있다. 반사 전극층(미도시)은 발광 소자(LE)로부터 방출되는 광을 상부로 반사시킬 수 있다. 반사 전극층(미도시)은 반사율이 높은 금속을 포함할 수 있으며, 예를 들어, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다.
다만 이에 제한되지 않으며, 다른 예시적인 실시예에서 화소 전극(111)은 하부 전극층(111-1)이 생략될 수 있다. 화소 전극(111)은 반사 전극층(미도시) 및 반사 전극층(미도시) 상에 배치된 상부 전극층(111-3)의 2층 구조로 이루어질 수도 있다.
도 11은 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다. 도 11을 참조하면 파장 변환층(QDL)의 바닥부에 제3 반사막(RF3)이 더 배치된다는 점에서 상술한 도 6 내지 도 8의 실시예와 차이가 있다. 이하, 동일한 구성에 대해 설명은 간략히 하거나 생략하고 차이점에 대해 자세히 설명하기로 한다.
도 11을 참조하면, 일 실시예에서 파장 변환층(QDL)의 제1 방향(두께 방향에 수직한 방향)으로의 길이(W1)는 발광 소자(LE)의 제1 방향의 길이(W2) 보다 더 넓게 형성될 수 있다.
발광 소자(LE)와 중첩되지 않는 파장 변환층(QDL)의 바닥에 제3 반사막(RF3)이 배치될 수 있다. 제3 반사막(RF3)은 1 방향(DR1) 및 제2 방향(DR2)으로 연장되도록 배치된다. 제3 반사막(RF3)은 발광 영역에 배치될 수 있다. 제3 반사막(RF3)은 격벽(PW)과 접하고 상기 파장 변환층(QDL)과 접할 수 있다. 제3 반사막(RF3)은 알루미늄(Al)과 같은 반사율이 높은 금속 물질을 포함할 수 있다. 제3 반사막(RF3)의 두께는 대략 0.1㎛일 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이고, 도 13은 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 12를 참조하면, 제1 발광 영역(EA1)의 발광 소자(LE)는 청색의 제1 광을 방출할 수 있고, 제2 발광 영역(EA2)의 발광 소자(LE)는 적색의 제2 광을 방출할 수 있으며, 제3 발광 영역(EA3)의 발광 소자(LE)는 녹색의 제3 광을 방출할 수 있다. 이 경우, 파장 변환층(QDL)은 제1 산란체(SCP1)와 제1 베이스 수지(BRS1)를 포함하여, 각 발광 소자(LE)에서 방출되는 광을 산란시키고 각 컬러 필터(CF1, CF2, CF3)를 통해 방출시킬 수 있다.
도 13을 참조하면, 다른 예시적인 실시예에서, 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)에 각각 배치된 발광 소자(LE)는 청색의 제1 광을 방출할 수 있다. 이 경우, 파장 변환층(QDL)은 제1 발광 영역(EA1)과 중첩하는 광투과 패턴(230), 제2 발광 영역(EA2)과 중첩하는 제1 파장 변환 패턴(240) 및 제3 발광 영역(EA3)과 중첩하는 제2 파장 변환 패턴(250)을 포함할 수 있다.
광투과 패턴(230)은 제1 발광 영역(EA1) 및 제1 컬러 필터(CF1)와 중첩하여 배치될 수 있다. 광투과 패턴(230)은 입사광을 투과시킬 수 있다. 제1 발광 영역(EA1)에 배치된 발광 소자(LE)에서 발광된 제1 광은 청색 광일 수 있다. 청색 광인 제1 광은 광투과 패턴(230)을 투과하여 제1 발광 영역(EA1)으로 출사될 수 있다. 광투과 패턴(230)은 제1 베이스 수지(BRS1) 및 제1 베이스 수지(BRS1)에 분산된 제1 산란체(SCP1)를 포함할 수 있다. 제1 베이스 수지(BRS1)와 산란체는 상술하였으므로, 설명을 생략한다.
제1 파장변환 패턴(240)은 제2 발광 영역(EA2) 및 제2 컬러 필터(CF2)와 중첩할 수 있다. 제1 파장변환 패턴(240)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 일 실시예에서 제1 파장변환 패턴(240)은 제2 발광 영역(EA2)의 발광 소자(LE)에서 발광된 제1 광을 약 610nm 내지 약 650nm 범위에서 단일 피크 파장을 갖는 적색 광인 제2 광으로 변환하여 방출할 수 있다.
제1 파장변환 패턴(240)은 제2 베이스 수지(BRS2) 및 제2 베이스 수지(BRS2) 내에 분산된 제2 파장 변환 입자(WCP2)와 제2 산란체(SCP2)를 포함할 수 있다.
제2 베이스 수지(BRS2)는 광 투과율이 높은 재료로 이루어질 수 있으며 상술한 제1 베이스 수지(BRS1)와 동일한 물질로 이루어질 수 있다.
제2 파장 변환 입자(WCP2)는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트시킬 수 있다. 일 실시예에서 제2 파장 변환 입자(WCP2)는 발광 소자(LE)에서 제공된 청색 광인 제1 색의 광을 약 610nm 내지 약 650nm 범위에서 단일 피크 파장을 갖는 적색 광인 제3 광으로 변환하여 방출할 수 있다. 제2 파장 변환 입자(WCP2)의 예로는 양자점, 양자 막대 또는 형광체 등을 들 수 있다. 제2 파장 변환 입자(WCP2)에 대한 보다 구체적인 설명은 제1 파장 변환 입자(WCP1)의 설명에서 상술한 바와 실질적으로 동일하거나 유사한 바, 생략하기로 한다.
발광 소자(LE)에서 발광된 청색 광인 제1 광 중 일부는 제2 파장 변환 입자(WCP2)에 의해 적색 광인 제2 광으로 변환되지 않고 제1 파장변환 패턴(240)을 투과할 수 있다. 그러나, 적색 광으로 변환되지 않은 광은 제2 컬러 필터(CF2)에 의해 차단될 수 있다. 반면, 발광 소자(LE)에서 발광된 제1 광 중 제1 파장변환 패턴(240)에 의해 변환된 적색 광은 제2 컬러 필터(CF2)를 투과하여 외부로 출사된다.
제2 파장변환 패턴(250)은 제3 발광 영역(EA3) 및 제3 컬러 필터(CF3)와 중첩할 수 있다. 제2 파장변환 패턴(250)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 일 실시예에서 제2 파장변환 패턴(250)은 제3 발광 영역(EA3)의 발광 소자(LE)에서 발광된 제1 광을 약 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색의 제3 광으로 변환하여 방출할 수 있다.
제2 파장변환 패턴(250)은 제3 베이스 수지(BRS3) 및 제3 베이스 수지(BRS3) 내에 분산된 제3 파장 변환 입자(WCP3)와 제3 산란체(SCP3)를 포함할 수 있다.
제3 베이스 수지(BRS3)는 광 투과율이 높은 재료로 이루어질 수 있으며, 제1 베이스 수지(BRS1), 제2 베이스 수지(BRS2) 및 제3 베이스 수지(BRS3)와 동일한 물질로 이루어지거나, 이들의 구성 물질로 예시된 물질 중 적어도 하나를 포함할 수 있다.
제3 파장 변환 입자(WCP3)는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트시킬 수 있다. 일 실시예에서 제3 파장 변환 입자(WCP3)는 발광 소자(LE)에서 제공된 청색 광인 제1 광을 약 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색의 제3 광으로 변환하여 방출할 수 있다.
제3 파장 변환 입자(WCP3)의 예로는 양자점, 양자 막대 또는 형광체 등을 들 수 있다. 제3 파장 변환 입자(WCP3)에 대한 보다 구체적인 설명은 제1 파장 변환 입자(WCP1)의 설명에서 상술한 바와 실질적으로 동일하거나 유사한 바, 생략하기로 한다.
발광 소자(LE)에서 발광된 청색 광인 제1 광 중 일부는 제3 파장 변환 입자(WCP3)에 의해 녹색 광인 제3 광으로 변환되지 않을 수 있다. 그러나, 녹색 광으로 변환되지 않은 제1 광은 상부에 배치된 제3 컬러 필터(CF3)에 의해 차단될 수 있다. 반면, 제2 파장변환 패턴(250)에 의해 변환된 녹색 광은 제3 컬러 필터(CF3)를 투과하여 외부로 출사된다.
상술한 일 실시예에 따른 표시 장치(10)는 광투과 패턴(230), 제1 파장 변환 패턴(240) 및 제2 파장 변환 패턴(250)을 포함하는 파장 변환층(QDL)을 형성함으로써, 청색, 녹색 및 적색의 광 출사 효율을 향상시킬 수 있다.
도 13을 참조하면, 또 다른 예시적인 실시예에서, 제1 파장 변환 패턴(240)과 제2 파장 변환 패턴(250)이 각각 제1 파장 변환 입자(WCP1)를 포함한다는 점에서 상술한 도 12의 실시예와 차이가 있다.
제1 파장 변환 패턴(240)과 제2 파장 변환 패턴(250)은 각각 청색의 제1 광을 황색의 제4 광으로 변환하는 제1 파장 변환 입자(WCP1)를 포함할 수 있다. 따라서, 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)에 각각 배치된 발광 소자(LE)로부터 방출되는 청색의 제1 광을 황색의 제4 광으로 변환할 수 있다. 제1 파장 변환 패턴(240)과 제2 파장 변환 패턴(250) 각각에는 청색의 제1 광과 황색의 제4 광이 혼합되어 백색의 제5 광이 출사되고, 제5 광은 제2 컬러 필터(CF2)에서 제2 광으로 변환되고 제3 컬러 필터(CF3)에서 제3 광으로 변환되어 출사될 수 있다.
도 14는 도 27은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이고, 도 28은 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이고, 도 29는 일 실시예에 따른 반도체 회로 기판 장치의 제조 방법을 보여주는 흐름도이다.
도 14 내지 도 17을 참조하여 화소 전극(111)을 포함하는 제1 기판(SUB1)을 형성한다.(도 28의 S110)
구체적으로, 도 14와 같이 제1 기판(SUB1) 상에 화소 회로부(PXC)를 형성하고 화소 회로부(PXC) 상에 제1 절연층(INS1)을 형성한다.(도 29의 S111)
제1 기판(SUB1)은 투명한 절연 기판일 수 있으며, 유리 또는 석영 기판일 수 있다. 화소 회로부(PXC)는 복수의 박막 트랜지스터 및 커패시터를 포함할 수 있다.
도 15와 같이 제1 절연층(INS1) 상에 화소 회로부(PXC)를 노출하는 컨택홀(INS1-h)을 형성할 수 있다. (도 29의 S112)
이어, 도 16과 같이 제1 절연층(INS1) 상에 화소 전극층(PEL)을 형성한다. (도 29의 S113). 화소 전극층(PEL)은 제1 절연층(INS1)에 형성된 컨택홀(INS1-h)을 통해 화소 회로부(PXC)에 연결될 수 있다.
다음, 도 17과 같이 화소 전극층(PEL)과 제1 절연층(INS1)을 선택적 식각하여 화소 전극(111)을 형성한다(도 29의 S114). 식각은 화학적 기계적 방법(CMP)으로 진행될 있다. 이를 위해 화소 전극층(PEL)이 형성된 제1 기판(SUB1)을 CMP 설비에 장착하고 제1 슬러리를 투입하여, 제1 절연층(INS1)이 노출될 때까지 식각을 진행한다. 여기서 제1 슬러리는 화소 전극층(PEL)의 금속 표면을 선택적으로 연마하는 연마재이다. 제1 슬러리를 투입한 후에도 화소 전극(111)이 형성되는 화소 전극 영역을 먼저 연마하고, 후에 화소 전극 영역 이외의 영역을 연마하도록 단계를 나누어 화소 전극층(PEL)을 연마할 수 있다.
다음 CMP 설비에 제2 슬러리를 투입하여 제1 절연층(INS1)을 식각한다. 제1 절연층(INS1)의 두께가 화소 전극층(PEL)의 두께보다 낮아지도록 제2 슬러리의 양이나 시간을 조정한다. 제2 슬러리는 제1 절연층(INS1)의 표면을 선택적으로 연마하는 연마재이다. 마지막으로, 제1 슬러리를 다시 투입하여 화소 전극층(PEL) 상층부를 미세하게 공정하여 화소 전극(111)을 형성된다. 미세 공정에 의해 스크래치나 불필요한 이물질 등을 제거할 수 있다. 일 실시예와 같이 화소 전극(111)의 두께를 제1 절연층(INS1)의 두께보다 두껍게 형성함으로써, 화소 전극(111)에 디싱(dishing)이 발생하더라도 화소 전극(111) 과 연결 전극(112)의 본딩시 연결 전극(112)에 공극이 발생하는 것을 방지할 수 있다.
도 18과 같이 제1 절연층(INS1)과 화소 전극(111) 상에 제1 연결 전극층(112L_1)을 형성하고, 제2 기판(SUB2)의 발광 물질층(LEML) 상에 제2 연결 전극층(112L_2)을 형성한다. (도 28의 S120) 제1 연결 전극층(112L_1)은 금(Au), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 티타늄(Ti) 중에서 적어도 어느 하나를 포함할 수 있고, 제2 연결 전극층(112L_2)은 금(Au), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 티타늄(Ti) 중에서 적어도 어느 하나를 포함할 수 있다.
도 19와 같이, 제1 연결 전극층(112L_1)과 제2 연결 전극층(112L_2)을 접착하고, 제2 기판(SUB2)을 제거한다. (도 28의 S130)
구체적으로, 제1 기판(SUB1)의 제1 연결 전극층(112L_1)과 제2 기판(SUB2)의 제2 연결 전극층(112L_2)을 접촉시킨다. 그리고 나서, 제1 연결 전극층(112L_1)과 제2 연결 전극층(112L_2)을 소정의 온도에서 용융 접합함으로써 하나의 연결 전극(112)을 형성한다. 즉, 연결 전극(112)은 제1 기판(SUB1)의 화소 전극(111)들과 제2 기판(SUB2)의 발광 물질층(LEML) 사이에 배치되어 제1 기판(SUB1)의 화소 전극(111)들과 제2 기판(SUB2)의 발광 물질층(LEML)을 접착시키는 접착 금속층(bonding metal layer)으로서 역할을 한다. 이 때, 연결 전극(112)은 화소 전극(111)의 돌출부를 둘러 싸도록 형성될 수 있다.
그리고 나서, 제2 기판(SUB2)과 버퍼막(BF)은 CMP(Chemical Mechanical Polishing) 공정과 같은 연마 공정 및/또는 식각 공정을 통해 제거될 수 있다. 또한, 발광 물질층(LEML)의 제2 반도체 물질층(LEMU)은 CMP 공정과 같은 연마 공정을 통해 제거될 수 있다.
도 20과 같이 발광 물질층(LEML)을 식각하여 발광 소자(LE)를 형성한다. (도 28의 S140)
이를 위해 도 19의 발광 물질층(LEML)의 상면 상에 마스크 패턴(미도시)을 형성한다. 발광 물질층(LEML)의 상면은 제2 기판(SUB2), 버퍼막(BF), 및 제2 발광 물질층(LEMU)이 제거되어 노출된 제1 발광 물질층(LEMD)의 상면일 수 있다. 마스크 패턴은 발광 소자(LE)가 형성될 영역에 배치될 수 있다. 이로 인해, 마스크 패턴은 제3 방향(DR3)에서 화소 전극(111)과 중첩할 수 있다. 마스크 패턴은 니켈(Ni)과 같은 도전성 물질을 포함할 수 있다. 마스크 패턴(MP)의 두께는 대략 0.01 내지 1㎛일 수 있다.
보다 구체적으로, 마스크 패턴(MP)은 발광 물질층(LEML)을 식각하기 위한 식각 물질에 의해 식각되지 않을 수 있다. 이로 인해, 마스크 패턴(MP)이 배치된 영역의 발광 물질층(LEML)은 식각되지 않을 수 있다. 그러므로, 화소 전극(111)들 각각의 상면 상에 발광 소자(LE)가 형성될 수 있다. 그리고 나서, 마스크 패턴(MP)을 제거한다.
다음, 도 21 내지 도 24와 같이 제2 절연층(INS2), 공통 전극(CE) 및 제1 반사막(RF1)을 형성한다. (도 28의 S150)
이를 위해, 발광 소자(LE)가 배치된 제1 기판(SUB1)의 전면을 덮도록 제2 절연층(INS2)을 증착한다. 다음, 포토레지스트를 이용하여 개구부(OP1, OP2, OP3)를 형성한다. 이로써, 도 21과 같이 제2 절연층(INS2)은 개구부(OP1, OP2, OP3)를 제외한 발광 소자(LE) 상면, 측면, 연결 전극(112)의 측면, 발광 소자(LE)가 배치되지 않은 제1 절연막(INS1) 상에 증착되고, 발광 소자(LE)의 상부 영역은 개구부(OP1, OP2, OP3)를 통해 노출될 수 있다.
다음 도 22와 같이 제2 절연층(INS2)에 의해 덮이지 않은 발광 소자(LE)의 상면과 제2 절연층(INS2) 상에 공통 전극(CE)을 증착한다. 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다.
다음 도 23과 같이 공통 전극(CE)을 덮도록 제1 반사막(RF1)을 증착한다. 그리고 나서 별도의 마스크 없이 제3 방향(DR3)에서 전압 차를 크게 형성하고, 식각 물질에 의해 제1 반사막(RF1)을 식각한다. 이 경우, 전압 제어에 의해 식각 물질이 제3 방향(DR3)에서 이동하며, 즉 상부에서 하부로 이동하며 제1 반사막(RF1)을 식각할 수 있다. 이로 인해, 도 24와 같이 제1 방향(DR1)과 제2 방향(DR2)에 의해 정의되는 수평면에 배치되는 제1 반사막(RF1)은 제거되는데 비해, 제3 방향(DR3)에 의해 정의되는 수직면에 배치되는 제1 반사막(RF1)은 제거되지 않을 수 있다. 그러므로, 비발광 영역(NEA), 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들, 각각에서 발광 소자(LE) 각각에서 상기 공통 전극(CE) 상면에 배치되는 제1 반사막(RF)은 제거될 수 있다. 발광 소자(LE)의 측면들 상에 배치되는 반사막(RF)은 제거되지 않을 수 있다. 따라서, 반사막(RF)은 발광 소자(LE)의 측면과 중첩되는 공통 전극(CE) 상에 배치될 수 있다.
다음, 도 25 내지 도 26과 같이 격벽(PW), 제2 반사막(RF2) 및 파장 변환층(QDL)을 형성한다. (도 28의 S160)
보다 구체적으로, 도 24와 같이 제1 반사막(RF1)이 형성된 발광 소자 상에 유기 물질을 도포한다. 다음 비발광 영역에 마스크(PR) 패턴을 배치하여 패터닝한다. 이로써 도 25와 같이 비발광 영역은 식각되지 않아 격벽(PW)이 형성되고 마스크 패턴이 배치되지 않은 발광 영역에는 파장 변환층을 위한 공간(QDL-S)이 형성될 수 있다. 파장 변환층을 위한 공간(QDL-S)의 바닥에는 공통 전극(CE)의 상부가 노출된다. 이 후 마스크 패턴을 제거한다.
다음 격벽(PW)과 파장 변환층을 위한 공간(QDL-S)이 형성된 제1 기판(SUB1)을 덮도록 반사막(RF)을 증착한다. 제1 반사막(RF1)을 형성할 때와 마찬가지로, 별도의 마스크 없이 제3 방향(DR3)에서 전압 차를 크게 형성하고, 식각 물질에 의해 반사층을 식각한다. 그러므로, 격벽(PW) 및 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에서 발광 소자(LE)의 상면 상에 배치되는 반사막(RF)은 제거될 수 있다. 격벽(PW)의 측면들 상에 배치되는 반사막(RF)은 제거되지 않을 수 있다. 따라서, 반사막(RF)은 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에서 격벽(PW)의 측면 상에 배치될 수 있다.
다음 격벽(PW)과 격벽(PW) 사이에 형성된 파장 변환층(QDL)을 위한 공간(QDL-S) 내에 파장 변환층(QDL)을 형성한다. 파장 변환층(QDL)은 복수의 파장 변환층(QDL)을 위한 공간(QDL-S) 내를 채우도록 형성될 수 있다. 파장 변환층(QDL)은 제1 베이스 수지에 제1 파장 변환 입자가 혼합된 용액을 잉크젯 프린팅, 임프린팅(imprinting) 등과 같은 용액 공정으로 형성될 수 있으나 이에 한정되지 않는다. 파장 변환층(QDL) 각각은 복수의 파장 변환층(QDL)을 위한 공간(QDL-S)내에 형성될 수 있으며, 복수의 발광 영역과 중첩하여 형성될 수 있다.
도 27과 같이 복수의 컬러 필터들(CF1, CF2, CF3)을 형성한다. (도 28의 S170)
일 실시예에서 복수의 컬러 필터들(CF1, CF2, CF3)을 형성하기 전에 버퍼층(BF)을 더 형성할 수 있다.
버퍼층(BF)은 격벽(PW)과 파장 변환층(QDL)을 덮도록 형성한다. 버퍼층(BF)의 일면, 예를 들어 상면은 복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BM)의 하면에 각각 접촉할 수 있다. 또한 버퍼층(BF)의 일면에 대향하는 타면 예를 들어 하면은 격벽(PW)과 파장 변환층(QDL) 상면에 각각 접촉할 수 있다. 버퍼층(BF)은 무기 절연성 물질을 포함할 수 있다. 예를 들어, 버퍼층(BF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화 알루미늄(AlN) 등을 포함할 수 있으나, 이에 한정되지 않는다.
그리고 나서, 격벽(PW) 상에 차광 부재(BM)를 형성한다. 차광 부재(BM)는 차광 물질을 도포하고 이를 패터닝함으로써 형성된다. 차광 부재(BM)는 비발광 영역(NEA)에 중첩되고 발광 영역들(EA1, EA2, EA3)과 비중첩하여 형성된다. 이어, 차광 부재(BM)에 의해 구획된 파장 변환층(QDL) 상에 컬러 필터(CF1)를 형성한다. 컬러 필터(CF1)는 포토 공정으로 형성할 수 있다. 컬러 필터(CF1)의 두께는 1㎛ 이하로 형성될 수 있으나 이에 한정되지 않는다. 마찬가지로 다른 컬러 필터들 또한 패터닝 공정을 통해 각 개구부들과 중첩하도록 형성된다.
도 30은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다. 도 30에는 일 실시예에 따른 표시 장치(10)가 적용된 가상 현실 장치(1)가 나타나 있다.
도 30을 참조하면, 일 실시예에 따른 가상 현실 장치(1)는 안경 형태의 장치일 수 있다. 일 실시예에 따른 가상 현실 장치(1)는 표시 장치(10), 좌안 렌즈(10a), 우안 렌즈(10b), 지지 프레임(20), 안경테 다리들(30a, 30b), 반사 부재(40), 및 표시 장치 수납부(50)를 구비할 수 있다.
도 30에서는 안경테 다리들(30a, 30b)을 포함하는 가상 현실 장치(1)를 예시하였으나, 일 실시예에 따른 가상 현실 장치(1)는 안경테 다리들(30a, 30b) 대신에 머리에 장착할 수 있는 머리 장착 밴드를 포함하는 헤드 장착형 디스플레이(head mounted display)에 적용될 수도 있다. 즉, 일 실시예에 따른 가상 현실 장치(1)는 도 54에 도시된 것에 한정되지 않으며, 그 밖에 다양한 전자 장치에서 다양한 형태로 적용 가능하다.
표시 장치 수납부(50)는 표시 장치(10)와 반사 부재(40)를 포함할 수 있다. 표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 우안 렌즈(10b)를 통해 사용자의 우안에 제공될 수 있다. 이로 인해, 사용자는 우안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 30에서는 표시 장치 수납부(50)가 지지 프레임(20)의 우측 끝단에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단에 배치될 수 있으며, 이 경우 표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 좌안 렌즈(10a)를 통해 사용자의 좌안에 제공될 수 있다. 이로 인해, 사용자는 좌안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다. 또는, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단과 우측 끝단에 모두 배치될 수 있으며, 이 경우 사용자는 좌안과 우안 모두를 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 31은 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 31을 참조하면, 일 실시예에 따른 표시 장치(10)는 스마트 기기 중 하나인 스마트 워치(2)에 적용될 수 있다.
도 32는 일 실시예에 따른 표시 장치를 포함하는 자동차를 보여주는 일 예시 도면이다. 도 32에는 일 실시예에 따른 표시 장치(10)가 적용된 자동차가 나타나 있다.
도 32를 참조하면, 일 실시예에 따른 표시 장치(10_a, 10_b, 10_c)는 자동차의 계기판에 적용되거나, 자동차의 센터페시아(center fascia)에 적용되거나, 자동차의 대쉬보드에 배치된 CID(Center Information Display)에 적용될 수 있다. 또는, 된 표시 장치(10C)로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(10_d, 10_e)는 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display)에 적용될 수 있다.
도 33은 일 실시예에 따른 표시 장치를 포함하는 투명 표시 장치를 보여주는 일 예시 도면이다.
도 33을 참조하면, 일 실시예에 따른 표시 장치(10)는 투명 표시 장치에 적용될 수 있다. 투명 표시 장치는 영상(IM)을 표시하는 동시에, 광을 투과시킬 수 있다. 그러므로, 투명 표시 장치의 전면(前面)에 위치한 사용자는 표시 장치(10)에 표시된 영상(IM)을 시청할 수 있을 뿐만 아니라, 투명 표시 장치의 배면(背面)에 위치한 사물(RS) 또는 배경을 볼 수 있다. 표시 장치(10)가 투명 표시 장치에 적용되는 경우, 도 6에 도시된 표시 장치(10)의 제1 기판(SUB1)은 광을 투과시킬 수 있는 광 투과부를 포함하거나 광을 투과시킬 수 있는 재료로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 기판
110: 회로 기판 120: 발광 소자층
SUB1: 제1 기판 SUB2: 제2 기판
PXC: 화소 회로부
111: 화소 전극 120: 연결 전극
LE: 발광 소자 CE: 공통 전극

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치되는 복수의 화소 회로부;
    상기 화소 회로부 상에 배치되는 복수의 화소 전극;
    상기 복수의 화소 전극 사이에 채워진 제1 절연층;
    상기 화소 전극 상에 배치되는 복수의 발광 소자; 및
    상기 발광 소자와 상기 화소 전극 사이에 배치되는 연결 전극
    을 포함하고,
    상기 화소 전극은 상기 연결 전극 측으로 돌출되어 형성된 돌출부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 연결 전극은 상기 돌출부를 덮도록 형성되는 표시 장치.
  3. 제1 항에 있어서,
    상기 연결 전극은 상기 돌출부를 덮도록 형성되는 제1 연결 전극 및 상기 발광 소자에 연결된 제2 연결 전극을 포함하고,
    상기 제1 연결 전극과 상기 제2 연결 전극은 용융 접합되는 표시 장치.
  4. 제1 항에 있어서,
    상기 화소 전극은 상기 절연층의 두께보다 더 두꺼운 두께를 갖는 표시 장치.
  5. 제1 항에 있어서,
    상기 화소 전극은 텅스텐(W), 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 절연층은 무기막으로 형성되는 표시 장치.
  7. 제1 항에 있어서,
    상기 발광 소자 상에 배치되는 파장 변환층; 및
    상기 복수의 발광 소자들 사이와, 상기 파장 변환층들 사이에 채워진 격벽을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 발광 소자의 측면, 상기 연결 전극의 측면 및 상기 발광 소자가 배치되지 않은 제1 절연층 상에 배치되는 제2 절연층; 및
    상기 발광 소자의 상면과 상기 제2 절연층 상에 배치되는 공통 전극
    을 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 발광 소자의 측면에 중첩하고 상기 제2 절연층 상에 배치되는 제1 반사막; 및
    상기 파장 변환층 측면에 배치되는 제2 반사막을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 파장 변환층의 두께 방향에 수직한 방향으로의 길이는 상기 발광 소자의 두께 방향에 수직한 방향으로의 길이보다 더 넓고,
    상기 발광 소자와 중첩되지 않는 파장 변환층의 바닥부에 배치되는 제3 반사막을 더 포함하는 표시 장치.
  11. 제1항에 있어서,
    상기 화소 전극은 하부 전극층 및 상기 하부 전극층 상에 배치된 상부 전극층을 포함하는 표시 장치.
  12. 제11항에 있어서, 상기 하부 전극층은 금속 산화물을 포함하고, 상기 상부 전극층은 금속을 포함하는 표시 장치.
  13. 제11항에 있어서,
    상기 상부 전극층은 텅스텐(W), 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함하는 표시 장치.
  14. 제7 항에 있어서,
    상기 격벽 상에 배치되는 차광 부재; 및
    상기 파장 변환층 상에 배치되는 컬러 필터들을 포함하는 표시 장치.
  15. 제1 항에 있어서,
    상기 발광 소자는, 상기 화소 전극 상에 순차적으로 적층되는 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)를 포함하는 표시 장치.
  16. 제1 기판 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층을 식각하여 화소 회로부를 노출하는 컨택홀을 형성하는 단계;
    상기 컨택홀을 채우고 상기 제1 절연층을 덮도록 화소 전극층을 형성하는 단계;
    상기 컨택홀 이외의 화소 전극층 및 상기 제1 절연층을 식각하여 화소 전극을 형성하되, 상기 화소 전극은 상기 제1 절연층 보다 돌출된 돌출부를 갖도록 형성하는 단계;
    상기 돌출부를 덮도록 제1 기판 상에 연결 전극층을 형성하고 제2 기판의 발광 물질층 상에 제2 연결 전극을 형성하는 단계;
    상기 제1 연결 전극층과 제2 연결 전극층을 접착하고, 상기 제2 기판을 제거하는 단계; 및
    상기 발광 물질층 상에 마스크 패턴을 형성하고, 상기 마스크 패턴에 따라 상기 발광 물질층 및 연결 전극층을 식각하여 발광 소자들과 연결 전극을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 돌출부를 갖도록 형성하는 단계는,
    제1 슬러리를 이용하여 화학적 기계적 방법으로 상기 컨택홀 이외의 제1 절연층 상의 화소 전극층을 식각하고, 제2 슬러리를 이용하여 화학적 기계적 방법으로 상기 제1 절연층의 두께가 상기 화소 전극층의 두께보다 낮도록 상기 제1 절연층을 식각하는 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 화소 전극층은 텅스텐(W), 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물로 형성되고,
    상기 제1 절연층은 무기막으로 형성되며,
    상기 제1 슬러리는 금속 표면을 선택적으로 연마하는 연마제이고,
    상기 제2 슬러리는 무기막을 선택적으로 연마하는 연마제인 표시 장치의 제조 방법.
  19. 제16 항에 있어서,
    상기 발광 소자의 상면, 측면, 연결 전극의 측면과 상기 발광 소자가 배치되지 않은 제1 절연층 상에 제2 절연층을 형성하는 단계;
    상기 발광 소자의 상면의 제2 절연층을 식각하여 상기 발광 소자의 상면의 일부를 노출시키는 개구부를 형성하는 단계;
    상기 발광 소자의 개구부 및 상기 절연층 상에 공통 전극을 형성하는 단계;
    상기 발광 소자 상에 유기 절연 물질을 도포하고 패터닝하여 격벽을 형성하는 단계; 및
    상기 격벽 사이에서 상기 공통 전극 상에 상기 발광 소자로부터 발광된 광의 파장을 변환하는 파장 변환층을 형성하는 단계;
    를 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 격벽 상에 차광 부재를 형성하는 단계; 및
    상기 파장 변환층 상에 컬러 필터들을 배치하는 단계
    를 포함하는 표시 장치의 제조 방법.
KR1020220089495A 2022-07-20 2022-07-20 표시 장치 및 그 제조 방법 KR20240013906A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220089495A KR20240013906A (ko) 2022-07-20 2022-07-20 표시 장치 및 그 제조 방법
US18/299,269 US20240030398A1 (en) 2022-07-20 2023-04-12 Display device and method of manufacturing the same
CN202310857682.7A CN117440715A (zh) 2022-07-20 2023-07-13 显示装置和制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220089495A KR20240013906A (ko) 2022-07-20 2022-07-20 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240013906A true KR20240013906A (ko) 2024-01-31

Family

ID=89550418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220089495A KR20240013906A (ko) 2022-07-20 2022-07-20 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20240030398A1 (ko)
KR (1) KR20240013906A (ko)
CN (1) CN117440715A (ko)

Also Published As

Publication number Publication date
US20240030398A1 (en) 2024-01-25
CN117440715A (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US11538851B2 (en) Display device and display device manufacturing method
KR20220149829A (ko) 표시 장치와 그의 제조 방법
KR102400901B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20220169014A (ko) 색변환 기판 및 이를 포함하는 표시 장치
KR20220019198A (ko) 표시 장치
CN116096148A (zh) 显示装置
CN115274742A (zh) 显示装置和用于制造显示装置的方法
CN115274740A (zh) 显示装置和用于制造该显示装置的方法
KR20240013906A (ko) 표시 장치 및 그 제조 방법
KR20240013907A (ko) 표시장치 및 그 제조 방법
KR20240008983A (ko) 표시 장치 및 그 제조 방법
KR20240068899A (ko) 표시 장치 및 그 제조 방법
CN115621296A (zh) 显示装置
US20220352422A1 (en) Display device and method for manufacturing the same
KR20240009547A (ko) 표시 장치 및 이의 제조 방법
KR20240024402A (ko) 표시 장치
KR20240034940A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220149896A (ko) 표시 장치와 그의 제조 방법
KR20230106767A (ko) 표시 장치와 그의 제조 방법
CN116034469A (zh) 显示装置及其制造方法
KR20240068851A (ko) 표시 장치
CN115274685A (zh) 显示装置和用于制造该显示装置的方法
KR20220149831A (ko) 표시 장치와 그의 제조 방법
KR20230143218A (ko) 표시 장치 및 그 제조 방법
KR20240065438A (ko) 표시 장치 및 이의 제조 방법