KR20240068899A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240068899A
KR20240068899A KR1020220149228A KR20220149228A KR20240068899A KR 20240068899 A KR20240068899 A KR 20240068899A KR 1020220149228 A KR1020220149228 A KR 1020220149228A KR 20220149228 A KR20220149228 A KR 20220149228A KR 20240068899 A KR20240068899 A KR 20240068899A
Authority
KR
South Korea
Prior art keywords
light emitting
light
connection electrode
layer
display device
Prior art date
Application number
KR1020220149228A
Other languages
English (en)
Inventor
김수철
김태균
조성원
박진택
최재호
Original Assignee
삼성디스플레이 주식회사
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/475,040 priority Critical patent/US20240162275A1/en
Priority to CN202311475320.8A priority patent/CN118019394A/zh
Publication of KR20240068899A publication Critical patent/KR20240068899A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Abstract

일 실시예에 따른 표시 장치는 기판 상에 배치된 복수개의 화소 전극들, 상기 복수개의 화소 전극들 중 각 화소 전극 상에 배치되며 상기 기판의 두께 방향으로 연장되는 발광 소자 및 상기 화소 전극과 발광 소자 사이에 배치되는 연결 전극을 포함하고, 상기 연결 전극의 폭은 상기 발광 소자의 폭보다 넓게 형성되고, 상기 발광 소자의 상부 모서리와 상기 연결 전극의 상부 모서리는 라운드지게 형성된다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING OF THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 물질층을 회로 기판에 접착시켜 발광 소자를 형성함에 있어서 비휘발 성질을 갖는 연결 전극층을 식각하여 연결 전극을 형성할 때 발생되는 재배치 현상에 의해 발광 소자의 측벽이 형성되는 것을 방지할 수 있는 표시 장치 및 그 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판 상에 배치된 복수개의 화소 전극들, 상기 복수개의 화소 전극들 중 각 화소 전극 상에 배치되며 상기 기판의 두께 방향으로 연장되는 발광 소자 및 상기 화소 전극과 발광 소자 사이에 배치되는 연결 전극을 포함하고, 상기 연결 전극의 폭은 상기 발광 소자의 폭보다 넓게 형성되고, 상기 발광 소자의 상부 모서리와 상기 연결 전극의 상부 모서리는 라운드지게 형성되는 것을 특징으로 한다.
상기 연결 전극과 상기 발광 소자의 경계 부분의 모서리가 라운드지게 형성될 수 있다.
상기 연결 전극은 금(Au), 구리(Cu), 은(Ag), 뤼트게늄(Rg) 중 어느 하나를 포함하는 비휘발성 물질로 형성될 수 있다.
상기 표시장치는 복수개의 화소 전극들 사이에 배치되는 제1 절연층을 더 포함하고, 상기 제1 절연층은 계단 구조로 형성될 수 있다.
상기 제1 절연층은 상기 연결 전극과 중첩하는 제1 영역과 상기 연결 전극과 중첩하지 않는 제2 영역을 포함하고, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 더 두껍게 형성될 수 있다.
상기 발광 소자의 상면과 측면, 상기 발광 소자가 배치되지 않은 상기 연결 전극의 상면과 상기 연결 전극의 측면을 덮도록 형성되는 제2 절연층을 포함하고, 상기 제2 절연층은 상기 발광 소자의 상면에 개구부를 갖고, 상기 제2 절연층은 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 가질 수 있다.
상기 제2 절연층 상에 공통 전극이 배치되고, 상기 공통 전극은 상기 개구부를 통해 상기 발광 소자와 접촉하며, 상기 공통 전극은 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 가질 수 있다.
상기 발광 소자는 제3 방향에서 순차적으로 적층된 제1 반도체층, 전자 저지층, 활성층, 초격자층 및 제2 반도체층을 포함할 수 있다.
다른 실시예에 따른 표시 장치의 제조 방법은 복수개의 화소 전극을 갖는 제1 기판과 발광 물질층을 갖는 제2 기판을 연결 전극층으로 접착하고, 상기 제2 기판을 제거하는 단계, 상기 발광 물질층 상에 다단 구조를 갖는 하드 마스크 패턴을 형성하는 단계, 상기 하드 마스크 패턴에 따라 상기 발광 물질층을 식각하여 발광 소자들과 연결 전극들을 형성하는 단계 및 상기 발광 소자 상에 공통 전극을 증착하는 단계를 포함하되, 상기 하드 마스크 패턴은 중앙부와, 상기 중앙부 둘레에 형성되는 엣지부를 포함하고, 상기 중앙부의 두께는 상기 엣지부의 두께보다 두껍게 형성될 수 있다.
상기 공통 전극을 증착하는 단계 이전에, 제2 절연층을 상기 발광 소자 및 상기 연결 전극의 상면 및 측면을 덮도록 형성하는 단계를 더 포함하고, 상기 제2 절연층은 상기 발광 소자의 상면에 개구부를 갖고, 상기 공통 전극은 상기 개구부를 통해 상기 발광 소자의 상면에 접촉될 수 있다.
상기 발광 소자들과 연결 전극들을 형성하는 단계는, 상기 엣지부가 제거될 때까지 상기 발광 물질층에 1차 식각을 진행하여 발광 소자의 영역을 정의하고, 상기 연결 전극층에 2차 식각을 진행하여 연결 전극의 영역을 정의하며, 상기 발광 물질층과 상기 연결 전극에 3차 식각을 진행하여 상기 발광 소자 및 상기 연결 전극을 형성할 수 있다.
상기 제1 기판은 상기 복수개의 화소 전극들 사이에 배치되는 제1 절연층을 포함하고, 상기 3차 식각에 의해 상기 제1 절연층은 계단 구조로 형성될 수 있다.
상기 발광 소자 상에 공통 전극을 증착하는 단계 이전에, 상기 발광 소자의 상면과 측면, 상기 발광 소자가 배치되지 않은 상기 연결 전극의 상면과 상기 연결 전극의 측면을 덮되, 상기 발광 소자의 상면에 개구부를 갖도록 제2 절연층을 형성하는 단계를 더 포함하고, 상기 제2 절연층은 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 가질 수 있다.
상기 발광 소자 상에 공통 전극을 증착하는 단계는, 상기 공통 전극이 상기 제2 절연층 상에 증착되어 형성되되, 상기 개구부를 통해 상기 발광 소자와 접촉하며, 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 갖도록 형성될 수 있다.
다른 실시예에 따른 표시 장치의 제조 방법은 복수개의 화소 전극을 갖는 제1 기판과 발광 물질층을 갖는 제2 기판을 연결 전극층으로 접착하고, 상기 제2 기판을 제거하는 단계, 상기 발광 물질층 상에 하드 마스크과 포토레지스트 마스크로 형성된 이중의 마스크 패턴을 형성하는 단계, 상기 이중의 마스크 패턴에 따라 상기 발광 물질층을 식각하여 발광 소자들과 연결 전극들을 형성하는 단계 및 상기 발광 소자 상에 공통 전극을 증착하는 단계를 형성하되, 상기 하드 마스크는 발광 소자의 영역을 정의하고, 상기 포토레지스트 마스크는 상기 하드 마스크의 상면 및 측면을 둘러싸도록 형성되며, 상기 연결 전극의 영역을 정의할 수 있다.
다른 실시예에 따른 표시 장치의 제조 방법은 복수개의 화소 전극을 갖는 제1 기판과 발광 물질층을 갖는 제2 기판을 연결 전극층으로 접착하고, 상기 제2 기판을 제거하는 단계, 상기 발광 물질층 상에 다단 구조를 갖는 포토레지스트 마스크 패턴을 형성하는 단계, 상기 포토레지스트 마스크 패턴에 따라 상기 발광 물질층을 식각하여 발광 소자들과 연결 전극들을 형성하는 단계 및 상기 발광 소자 상에 공통 전극을 증착하는 단계를 형성하되, 상기 포토레지스트 마스크 패턴은 중앙부와, 상기 중앙부 둘레에 형성되는 엣지부를 포함하고, 상기 중앙부의 두께는 상기 엣지부의 두께보다 두껍게 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치 및 그 제조 방법에 의하면, 연결 전극을 형성하는 원소의 재배치 현상에 의해 발광 소자의 측면에 형성되는 원하지 않는 측벽에 의해 발생되는 불량 문제를 해소할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a은 일 실시예에 따른 표시 장치의 평면도이다.
도 1b는 도1a의 A영역의 확대도이다.
도 2는 일 실시예에 따른 표시 장치의 표시 기판의 회로의 개략적인 배치도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4는 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 5는 또 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 6은 일 실시예에 따른 표시 장치의 일부층을 개략적으로 나타낸 단면도이다.
도 7은 일 실시예에 따른 화소 전극과 발광 소자를 상세히 보여주는 확대도이다.
도 8은 도 6의 발광 소자의 일 예를 상세히 보여주는 확대 단면도이다.
도 9는 도 6의 다른 실시예를 나타낸 단면도이다.
도 10은 도 9의 화소 전극과 발광 소자를 상세히 보여주는 확대도이다.
도 11a는 도 1b의 I-I’를 따라 절단한 표시 패널의 일 예를 나타낸 단면도이다.
도 11b는 도 1b의 I-I’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다.
도 11c는 도 1b의 I-I’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 흐름도이다.
도 13 내지 도 33은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 34는 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 흐름도이다.
도 35 내지 도 41은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 42는 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 흐름도이다.
도 43 내지 도 48은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 49 내지 도 55는 다른 실시예에 따른 이중의 마스크를 이용한 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 56 내지 도 60은 또 다른 실시예에 따른 이중의 마스크를 이용한 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 61은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다.
도 62는 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 63은 일 실시예에 따른 표시 장치를 포함하는 자동차를 보여주는 일 예시 도면이다.
도 64는 일 실시예에 따른 표시 장치를 포함하는 투명 표시 장치를 보여주는 일 예시 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1a은 일 실시예에 따른 표시 장치의 평면도이고 도 1b는 도 1a의 A영역의 확대도이다.
도 1a을 참조하면, 일 실시예에 따른 표시 장치(10)는 스마트폰, 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 네비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전 제품, 또는 사물 인터넷 장치에 적용될 수 있다. 본 명세서에서는 표시 장치의 예로 텔레비전을 설명하며, TV는 HD, UHD, 4K, 8K 등의 고해상도 내지 초고해상도를 가질 수 있다.
또한, 일 실시예들에 따른 표시 장치(10)는 표시 방식에 따라 다양하게 분류될 수 있다. 예를 들어, 표시 장치의 분류는 유기 발광 표시 장치(OLED), 무기 발광 표시 장치(inorganic EL), 퀀텀닷 발광 표시 장치(QED), 마이크로 LED 표시 장치(micro-LED), 나노 LED 표시 장치(nano-LED), 플라즈마 표시 장치(PDP), 전계 방출 표시 장치(FED), 음극선 표시 장치(CRT), 액정 표시 장치(LCD), 전기 영동 표시 장치(EPD) 등을 포함할 수 있다. 하기에서는 표시 장치로서 유기 발광 표시 장치를 예로 하여 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 유기 발광 표시 장치를 단순히 표시 장치로 약칭할 것이다. 그러나, 실시예가 유기 발광 표시 장치에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 장치가 적용될 수도 있다.
또한, 하기 도면들에서 제1 방향(DR1)은 표시 장치(10)의 가로 방향을 가리키고, 제2 방향(DR2)은 표시 장치(10)의 세로 방향을 가리키며, 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 가리킨다. 이 경우, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1)의 일측, "좌측"은 제1 방향(DR1)의 타측, "상측"은 제2 방향(DR2)의 일측, "하측"은 제2 방향(DR2)의 타측을 나타낸다. 또한, "상부"는 제3 방향(DR3)의 일측을 가리키고, "하부"는 제3 방향(DR3)의 타측을 가리킨다.
일 실시예에 따른 표시 장치(10)는 평면도상 정방형 형상을 가질 수 있으며 예를 들어, 정사각형 형상을 가질 수 있다. 또한, 표시 장치(10)가 텔레비전인 경우, 장변이 가로 방향에 위치하는 직사각형 형상을 가질 수도 있다. 그러나, 이에 한정되는 것은 아니고, 장변이 세로 방향에 위치할 수 있고, 회전 가능하도록 설치되어 장변이 가로 또는 세로 방향으로 가변적으로 위치할 수도 있다. 또한, 표시 장치(10)는 원형 또는 타원형 형상을 가질 수도 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 영상의 표시가 이루어지는 활성 영역일 수 있다. 표시 영역(DPA)은 표시 장치(10)의 전반적인 형상과 유사하게 평면도상 정사각형 형상을 가질 수 있으나, 이에 한정되지 않는다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 정사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
비표시 영역(NDA)에는 표시 영역(DPA)을 구동하는 구동 회로나 구동 소자가 배치될 수 있다. 일 실시예에서, 표시 장치(10)의 제1 변(도 1에서 하변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 패드부가 마련되고, 상기 패드부의 패드 전극 상에 외부 장치(EXD)가 실장될 수 있다. 상기 외부 장치(EXD)의 예로는 연결 필름, 인쇄회로기판, 구동칩(DIC), 커넥터, 배선 연결 필름 등을 들 수 있다. 표시 장치(10)의 제2 변(도 1에서 좌변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 직접 형성된 스캔 구동부(SDR) 등이 배치될 수 있다.
도 1b를 참조하면, 표시 패널(100)의 표시 영역(DA)은 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 복수의 발광 소자(LE)들을 포함하며, 복수의 발광 소자(LE)들이 발광하는 광을 조합하여 백색 광을 표시할 수 있는 최소 발광 단위로 정의될 수 있다.
복수의 화소(PX)들 각각은 광을 발광하는 복수의 발광 영역들(EA1, EA2, EA3, EA4)을 포함할 수 있다. 본 명세서의 실시예에서는 복수의 화소(PX)들 각각이 4개의 발광 영역들(EA1, EA2, EA3, EA4)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 복수의 화소(PX)들 각각은 3 개의 발광 영역들을 포함할 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 광을 발광하는 발광 소자(LE)를 포함할 수 있다. 후술되는 도 11c를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 서로 다른 파장의 광을 발광하는 발광 소자(LE1, LE2, LE3)을 포함할 수도 있다.
제1 발광 영역(EA1)들 각각은 제1 광을 발광하는 영역을 가리킨다. 제1 발광 영역(EA1)들 각각은 발광 소자(LE)로부터 출력된 제1 광을 그대로 출력할 수 있다. 제1 광은 청색 파장 대역의 광일 수 있다. 청색 파장 대역은 대략 370㎚ 내지 460㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제2 발광 영역(EA2)들 각각은 제2 광을 발광하는 영역을 가리킨다. 제2 발광 영역(EA2)들 각각은 발광 소자(LE)로부터 출력된 제1 광의 일부를 제2 광으로 변환하여 출력할 수 있다. 제2 광은 녹색 파장 대역의 광일 수 있다. 녹색 파장 대역은 대략 480㎚ 내지 560㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제3 발광 영역(EA3)들 각각은 제3 광을 발광하는 영역을 가리킨다. 제3 발광 영역(EA2)들 각각은 발광 소자(LE)로부터 출력된 제1 광의 일부를 제3 광으로 변환하여 출력할 수 있다. 제3 광은 적색 파장 대역의 광일 수 있다. 적색 파장 대역은 대략 600㎚ 내지 750㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들은 제1 방향(DR1)에서 교대로 배열될 수 있다. 예를 들어, 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 제3 발광 영역(EA3)들은 제1 방향(DR1)에서 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)의 순서로 배치될 수 있다.
제1 발광 영역(EA1)들은 제2 방향(DR2)으로 배열될 수 있다. 제2 발광 영역(EA2)들은 제2 방향(DR2)으로 배열될 수 있다. 제3 발광 영역(EA3)들은 제2 방향(DR2)으로 배열될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 표시 기판의 회로의 개략적인 배치도이다.
도 2를 참조하면, 제1 기판 상에 복수의 배선들이 배치된다. 복수의 배선은 스캔 라인(SCL), 센싱 신호 라인(SSL), 데이터 라인(DTL), 기준 전압 라인(RVL), 제1 전원 라인(ELVDL) 등을 포함할 수 있다.
스캔 라인(SCL)과 센싱 신호 라인(SSL)은 제1 방향(DR1)으로 연장될 수 있다. 스캔 라인(SCL)과 센싱 신호 라인(SSL)은 스캔 구동부(SDR)에 연결될 수 있다. 스캔 구동부(SDR)는 구동 회로를 포함할 수 있다. 스캔 구동부(SDR)는 표시 기판 상의 비표시 영역(NDA)의 일측에 배치될 수 있지만, 이에 한정되지 않고, 비표시 영역(NDA)의 양측 모두에 배치될 수도 있다. 스캔 구동부(SDR)는 신호 연결 배선(CWL)과 연결되고, 신호 연결 배선(CWL)의 적어도 일 단부는 제1 비표시 영역(NDA) 및/또는 제2 비표시 영역(NDA) 상에서 패드(WPD_CW)를 형성하여 외부 장치(도 1의 'EXD')와 연결될 수 있다.
데이터 라인(DTL)과 기준 전압 라인(RVL)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제1 전원 라인(ELVDL)은 제2 방향(DR2)으로 연장되는 부분을 포함할 수 있다. 제1 전원 라인(ELVDL)은 제1 방향(DR1)으로 연장되는 부분을 더 포함할 수 있다. 제1 전원 라인(ELVDL)은 메쉬 구조를 가질 수 있지만, 이에 제한되는 것은 아니다.
데이터 라인(DTL), 기준 전압 라인(RVL)과 제1 전원 라인(ELVDL)의 적어도 일 단부에는 배선 패드(WPD)가 배치될 수 있다. 각 배선 패드(WPD)는 비표시 영역(NDA)의 패드부(PDA)에 배치될 수 있다. 일 실시예에서, 데이터 라인(DTL)의 배선 패드(WPD_DT, 이하, '데이터 패드'라 칭함), 기준 전압 라인(RVL)의 배선 패드(WPD_RV, 이하, '기준 전압 패드')와 제1 전원 라인(ELVDL)의 배선 패드(WPD_ELVD, 이하, '제1 전원 패드'라 칭함)는 비표시 영역(NDA)의 패드부(PDA)에 배치될 수 있다. 다른 예로, 데이터 패드(WPD_DT), 기준 전압 패드(WPD_RV)와 제1 전원 패드(WPD_ELVD)가 다른 비표시 영역(NDA)에 배치될 수도 있다. 배선 패드(WPD) 상에는 상술한 바와 같이 외부 장치(도 1의 'EXD')가 실장될 수 있다. 외부 장치(EXD)는 이방성 도전 필름, 초음파 접합 등을 통해 배선 패드(WPD) 상에 실장될 수 있다.
표시 기판 상의 각 화소(PX)는 화소 구동 회로를 포함한다. 상술한 배선들은 각 화소(PX) 또는 그 주위를 지나면서 각 화소 구동 회로에 구동 신호를 인가할 수 있다. 화소 구동 회로는 트랜지스터와 커패시터를 포함할 수 있다. 각 화소 구동 회로의 트랜지스터와 커패시터의 개수는 다양하게 변형될 수 있다. 이하에서, 화소 구동 회로가 3개의 트랜지스터와 1개의 커패시터를 포함하는 3T1C 구조를 예로 하여, 화소 구동 회로에 대해 설명하지만, 이에 제한되지 않고 2T1C 구조, 7T1C 구조, 6T1C 구조 등 다른 다양한 변형 화소(PX) 구조가 적용될 수도 있다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 3을 참조하면, 일 실시예에 따른 표시 장치의 각 화소(PX)는 발광 소자(LE) 이외에, 3개의 트랜지스터(DTR, STR1, STR2)와 1개의 스토리지용 커패시터(CST)를 포함한다.
발광 소자(LE)는 구동 트랜지스터(DTR)를 통해 공급되는 전류에 따라 발광한다. 발광 소자(LE)는 무기발광 다이오드(inorganic light emitting diode), 유기발광 다이오드(organic light emitting diode), 마이크로 발광 다이오드, 나노 발광 다이오드 등으로 구현될 수 있다.
발광 소자(LE)의 제1 전극(즉, 애노드 전극)은 구동 트랜지스터(DTR)의 소스 전극에 연결되고, 제2 전극(즉, 캐소드 전극)은 제1 전원 라인(ELVDL)의 고전위 전압(제1 전원 전압)보다 낮은 저전위 전압(제2 전원 전압)이 공급되는 제2 전원 라인(ELVSL)에 연결될 수 있다.
구동 트랜지스터(DTR)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전원 라인(ELVDL)으로부터 발광 소자(LE)로 흐르는 전류를 조정한다. 구동 트랜지스터(DTR)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 연결되고, 소스 전극은 발광 소자(LE)의 제1 전극에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전원 라인(ELVDL)에 연결될 수 있다.
제1 트랜지스터(STR1)는 스캔 라인(SCL)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 구동 트랜지스터(DTR)의 게이트 전극에 연결시킨다. 제1 트랜지스터(STR1)의 게이트 전극은 스캔 라인(SL)에 연결되고, 제1 전극은 구동 트랜지스터(DTR)의 게이트 전극에 연결되며, 제2 전극은 데이터 라인(DTL)에 연결될 수 있다.
제2 트랜지스터(STR2)는 센싱 신호 라인(SSL)의 센싱 신호에 의해 턴-온되어 초기화 전압 라인(VIL)을 구동 트랜지스터(DTR)의 소스 전극에 연결시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 센싱 신호 라인(SSL)에 연결되고, 제1 전극은 초기화 전압 라인(VIL)에 연결되며, 제2 전극은 구동 트랜지스터(DTR)의 소스 전극에 연결될 수 있다.
일 실시예에서, 제1 및 제2 트랜지스터들(STR1, STR2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않고, 그 반대의 경우일 수도 있다.
커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전압과 소스 전압의 차전압을 저장한다.
구동 트랜지스터(DTR)와 제1 및 제2 트랜지스터들(STR1, STR2)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 것을 중심으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 P 타입 MOSFET이거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET일 수도 있다.
도 4는 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4를 참조하면, 발광 소자(LE)의 제1 전극은 제4 트랜지스터(STR4)의 제1 전극과 제6 트랜지스터(STR6)의 제2 전극에 접속되며, 제2 전극은 제2 전원 라인(ELVSL)에 접속될 수 있다. 발광 소자(LE)의 제1 전극과 제2 전극 사이에는 기생 용량(Cel)이 형성될 수 있다.
각 화소(PX)는 구동 트랜지스터(DTR), 스위치 소자들, 및 커패시터(CST)를 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6)을 포함한다.
구동 트랜지스터(DTR)는 게이트 전극, 제1 전극, 및 제2 전극을 포함한다. 구동 트랜지스터(DTR)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Ids, 이하 "구동 전류"라 칭함)를 제어한다.
커패시터(CST)는 구동 트랜지스터(DTR)의 제2 전극과 제2 전원 라인(ELVSL) 사이에 형성된다. 커패시터(CST)의 일 전극은 구동 트랜지스터(DTR)의 제2 전극에 접속되고, 타 전극은 제2 전원 라인(ELVSL)에 접속될 수 있다.
제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 반도체층이 폴리 실리콘으로 형성되는 경우, 그를 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.
또한, 도 4에서는 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다.
나아가, 제1 전원 배선(ELVDL)의 제1 전원 전압, 제2 전원 라인(ELVSL)의 제2 전원 전압, 및 제3 전원 배선의 제3 전원 전압은 구동 트랜지스터(DTR)의 특성, 발광 소자(LE)의 특성 등을 고려하여 설정될 수 있다.
도 5는 또 다른 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 5의 실시예는 구동 트랜지스터(DTR), 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6)가 P 타입 MOSFET으로 형성되고, 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3)가 N 타입 MOSFET으로 형성되는 것에서 도 4의 실시예와 차이가 있다.
도 5를 참조하면, P 타입 MOSFET으로 형성되는 구동 트랜지스터(DTR), 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6) 각각의 액티브층은 폴리 실리콘으로 형성되고, N 타입 MOSFET으로 형성되는 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3) 각각의 액티브층은 산화물 반도체로 형성될 수 있다.
도 5에서는 제2 트랜지스터(STR2)의 게이트 전극과 제4 트랜지스터(STR4)의 게이트 전극이 기입 스캔 배선(GWL)에 연결되고, 제1 트랜지스터(ST1)의 게이트 전극이 제어 스캔 배선(GCL)에 연결되는 것에서 도 4의 실시예와 차이점이 있다. 또한, 도 5에서는 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3)가 N 타입 MOSFET으로 형성되므로, 제어 스캔 배선(GCL)과 초기화 스캔 배선(GIL)에는 게이트 하이 전압의 스캔 신호가 인가될 수 있다. 이에 비해, 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6)가 P 타입 MOSFET으로 형성되므로, 기입 스캔 배선(GWL)과 발광 배선(EL)에는 게이트 로우 전압의 스캔 신호가 인가될 수 있다.
한편, 본 명세서의 실시예에 따른 화소의 등가회로도는 도 3 내지 도 5에 도시된 바에 한정되지 않음에 주의하여야 한다. 본 명세서의 실시예에 따른 화소의 등가회로도는 도 3 내지 도 5에 도시된 실시예 이외에 당업자가 채용 가능한 공지된 다른 회로 구조로 형성될 수 있다.
도 6은 일 실시예에 따른 표시 장치의 일부층을 개략적으로 나타낸 단면도이다. 도 7은 일 실시예에 따른 화소 전극과 발광 소자를 상세히 보여주는 확대도이다. 도 8은 도 6의 발광 소자의 일 예를 상세히 보여주는 확대 단면도이다. 도 9는 도 6의 다른 실시예를 나타낸 단면도이다. 도 10은 도 9의 화소 전극과 발광 소자를 상세히 보여주는 확대도이다. 도 11a는 도 1b의 I-I’를 따라 절단한 표시 패널의 일 예를 나타낸 단면도이다.
도 6 내지 도 8을 참조하면, 표시 패널(100)은 반도체 회로 기판(110)과 발광 소자층(120)을 포함할 수 있다.
반도체 회로 기판(110)은 제1 기판(SUB1), 복수의 화소 회로부(PXC)들, 복수의 화소 전극(111)들, 연결 전극(112) 및 제1 절연층(INS1)을 포함할 수 있다.
제1 기판(SUB1)은 실리콘 웨이퍼 기판일 수 있다. 제1 기판(SUB1)은 단결정 실리콘으로 이루어질 수 있다.
복수의 화소 회로부(PXC)들 각각은 제1 기판(SUB1)에 배치될 수 있다. 복수의 화소 회로부(PXC)들 각각은 반도체 공정을 이용하여 형성된 CMOS(Complementary Metal-Oxide Semiconductor) 회로를 포함할 수 있다. 복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 트랜지스터를 포함할 수 있다. 또한, 복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 커패시터를 더 포함할 수 있다.
복수의 화소 회로부(PXC)들은 표시 영역(DA)에 배치될 수 있다. 복수의 화소 회로부(PXC)들 각각은 그에 대응되는 화소 전극(111)에 연결될 수 있다. 즉, 복수의 화소 회로부(PXC)들과 복수의 화소 전극(111)들은 일대일로 대응되게 연결될 수 있다. 복수의 화소 회로부(PXC)들 각각은 화소 전극(111)에 화소 전압 또는 애노드 전압을 인가할 수 있다.
화소 전극(111)들 각각은 그에 대응되는 화소 회로부(PXC) 상에 배치될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 노출된 노출 전극일 수 있다. 즉, 화소 전극(111)들 각각은 화소 회로부(PXC)의 상면으로부터 돌출될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)와 일체로 형성될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 화소 전압 또는 애노드 전압을 공급받을 수 있다. 화소 전극(111)들은 구리(Cu), 티타늄(Ti), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다. 또한, 화소 전극(111)들은 금속층이 2층 이상 적층된 다층 구조를 가질 수 있다. 예를 들어, 화소 전극(111)들은 티타늄층 상에 구리층이 적층된 2층 구조일 수 있으나, 이에 한정되는 것은 아니다.
제1 절연층(INS1)은 화소 전극(111)들이 배치되지 않은 제1 기판(SUB1) 상에 배치될 수 있다. 제1 절연층(INS1)은 화소 전극(111)들 사이에 배치되고 제1 절연층(INS1)은 다단 구조로 형성될 수 있다. 제1 절연층(INS1)은 연결 전극(112)과 중첩되는 영역에서 제1 두께(dins1-1)로 형성되고, 연결 전극(112)과 중첩되지 않는 영역에서 제2 두께(dins1-2)로 형성된다. 제1 두께(dins1-1)는 제2 두께(dins1-2) 보다 두껍다. 즉, 제1 절연층(INS1)은 연결 전극(112)과 중첩되는 영역에서 연결 전극(112)과 중첩되지 않는 영역 보다 더 두껍게 형성될 수 있다.
제1 절연층(INS1)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
연결 전극(112)들 각각은 그에 대응되는 화소 전극(111) 상에 배치될 수 있다. 연결 전극(112)들은 제조 공정에서 화소 전극(111)들과 발광 소자(LE)들을 접착하기 위한 본딩 금속(bonding metal)의 역할을 할 수 있다. 연결 전극(112)들은 비휘발성 원소를 포함할 수 있다. 비휘발성 원소는 예를 들어, 금(Au), 구리(Cu), 은(Ag), 뢴트게늄(Rg)과 같은 11족 원소 중 어느 하나일 수 있다. 연결 전극(112)은 상부 모서리가 전구간에 걸쳐 라운드지게 형성될 수 있다.
발광 소자층(120)은 발광 소자(LE), 제2 절연층(INS2), 공통전극(CE)을 포함할 수 있다.
발광 소자(LE)들 각각은 연결 전극(112) 상에 배치될 수 있다. 발광 소자(LE)는 화소 전극(111)과 중첩하게 배치된다. 발광 소자(LE)는 제3 방향(DR3)으로 연장되는 수직 발광 다이오드 소자일 수 있다. 즉, 발광 소자(LE)의 제3 방향(DR3)의 길이는 수평 방향의 길이보다 길 수 있다. 수평 방향의 길이는 제1 방향(DR1)의 길이 또는 제2 방향(DR2)의 길이를 가리킨다. 예를 들어, 발광 소자(LE)의 제3 방향(DR3)의 길이는 대략 1 내지 5㎛일 수 있다. 발광 소자(LE)는 상부 모서리가 전구간에 걸쳐 라운드지게 형성될 수 있다.
발광 소자(LE) 및 연결 전극(112)의 상부 모서리가 라운드지게 형성되는 경우, 발광 소자(LE) 및 연결 전극(112)을 따라 형성되는 제2 절연층(INS12) 및 공통 전극(CE)의 상부 모서리도 전구간에 걸쳐 라운드지게 형성될 수 있다.
반면, 도 9와 도 10을 참조하면, 발광 소자(LE12) 및 연결 전극(1112)의 상부 모서리가 라운드가 아닌 수직한 형태로 형성될 수도 있다. 도 9 및 도 10과 같이 발광 소자(LE12) 및 연결 전극(1112)의 상부 모서리가 수직한 형태로 형성되는 경우, 발광 소자(LE12) 및 연결 전극(1112)을 따라 형성되는 제2 절연층(INS12)과 공통 전극(CE12)도 상부 모서리가 수직한 형태로 형성될 수 있다.
이와 같이 제2 절연층(INS12)과 공통 전극(CE12)의 상부 모서리의 형태는 발광 소자(LE12) 및 연결 전극(1112)의 상부 모서리의 형태를 따라 형성된다.
다시 도 6 내지 도 8을 참조하면, 발광 소자(LE)는 마이크로 발광 다이오드(micro light emitting diode) 소자 또는 나노 발광 다이오드(nano light emitting diode)일 수 있다. 발광 소자(LE)는 도 8과 같이 제3 방향(DR3)에서 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)을 포함한다. 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)은 제3 방향(DR3)으로 순차적으로 적층될 수 있다.
발광 소자(LE)는 폭이 높이보다 긴 원통형, 디스크형(disk) 또는 로드형(rod)의 형상을 가질 수 있다. 다만, 이에 한정되지 않고, 발광 소자(LE)는 로드, 와이어, 튜브 등의 형상, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 가질 수 있다.
제1 반도체층(SEM1)은 연결 전극(112) 상에 배치될 수 있다. 제1 반도체층(SEM1)은 Mg, Zn, Ca, Se, Ba 등과 같은 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 반도체층(31)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제1 반도체층(31)의 두께(Tsem1)는 대략 30 내지 200㎚일 수 있다.
전자 저지층(EBL)은 제1 반도체층(SEM1) 상에 배치될 수 있다. 전자 저지층(EBL)은 너무 많은 전자가 활성층(MQW)으로 흐르는 것을 억제 또는 방지하기 위한 층일 수 있다. 예를 들어, 전자 저지층(EBL)은 p형 Mg로 도핑된 p-AlGaN일 수 있다. 전자 저지층(EBL)의 두께(Tebl)는 대략 10 내지 50㎚일 수 있다. 전자 저지층(EBL)은 생략될 수 있다.
활성층(MQW)은 전자 저지층(EBL) 상에 배치될 수 있다. 활성층(MQW)은 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 활성층(MQW)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 제1 광, 즉 청색 파장 대역의 광을 방출할 수 있으나 이에 한정하는 것은 아니다.
활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 우물층의 두께는 대략 1 내지 4㎚이고, 배리어층의 두께는 3 내지 10㎚일 수 있다.
또는, 활성층(MQW)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(MQW)이 방출하는 광은 제1 광(청색 파장 대역의 광)으로 제한되지 않고, 경우에 따라 제2 광(녹색 파장 대역의 광) 또는 제3 광(적색 파장 대역의 광)을 방출할 수도 있다.
활성층(MQW) 상에는 초격자층(SLT)이 배치될 수 있다. 초격자층(SLT)은 제2 반도체층(SEM2)과 활성층(MQW) 사이의 응력을 완화하기 위한 층일 수 있다. 예를 들어, 초격자층(SLT)은 InGaN 또는 GaN로 형성될 수 있다. 초격자층(SLT)의 두께(Tslt)는 대략 50 내지 200㎚일 수 있다. 초격자층(SLT)은 생략될 수 있다.
제2 반도체층(SEM2)은 초격자층(SLT) 상에 배치될 수 있다. 제2 반도체층(SEM2)은 Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예를 들어, 제2 반도체층(SEM2)은 n형 Si로 도핑된 n-GaN일 수 있다. 제2 반도체층(SEM2)의 두께(Tsem2)는 대략 500㎚ 내지 1㎛일 수 있다.
제2 절연층(INS2)은 발광 소자(LE)들 각각의 측면과 발광 소자(LE)와 중첩하지 않는 연결 전극(112)들 상면과 연결 전극(112)의 측면에 배치될 수 있다. 또한 제2 절연층(INS2)은 발광 소자(LE)들이 배치되지 않은 제1 절연층(INS1) 상에 배치될 수 있다. 제2 절연층(INS2)은 발광 소자(LE)가 배치된 제1 절연층(INS1)을 모두 덮도록 형성되며, 발광 소자(LE)가 상부에 개구부(OP)를 갖는다.
또한, 제2 절연층(INS2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있으나, 이에 한정되지 않는다.
공통 전극(CE)은 제1 기판(SUB1)에 전체적으로 배치되어 공통 전압이 인가되므로 낮은 저항을 갖는 물질을 포함할 수 있다. 공통 전극(CE)은 발광 소자(LE)들 각각의 상면 및 제2 절연층(INS2)의 상면 상에 배치될 수 있다. 공통 전극(CE)은 제2 절연층(INS2)의 개구부(OP)를 통해 발광 소자(LE)에 접촉한다.
또한, 공통 전극(CE)은 광을 투과시키기 용이하도록 얇은 두께로 형성될 수 있다. 공통 전극(CE)은 투명한 도전 물질을 포함할 수 있다. 예를 들어, 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다. 공통 전극(CE)의 두께는 대략 10Å 내지 200Å 일 수 있으나 이에 한정되지 않는다.
제3 절연층(INS3)은 공통 전극(CE) 상에 배치될 수 있다. 또한, 제3 절연층(INS3)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있으나, 이에 한정되지 않는다.
도 11a을 참조하면, 표시패널(100)은 반도체 회로 기판(110), 발광 소자층(120), 파장 변환층(QDL) 및 컬러필터층(CFL)을 더 포함할 수 있다.
반도체 회로 기판(110) 및 발광 소자층(120)은 도 6 내지 도 8에 설명한 반도체 회로 기판(110)과 동일하므로 중복되는 설명은 생략한다.
발광 소자층(120)은 발광 소자(LE), 제2 절연층(INS2), 공통 전극(CE) 및 파장 변환층(QDL)을 포함할 수 있다.
도 2 및 도 11a을 참조하면, 복수의 화소(PX)들 각각은 광을 발광하는 복수의 발광 영역들(EA1, EA2, EA3)을 포함할 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 광을 발광하는 발광 소자(LE)를 포함할 수 있다.
제1 발광 영역(EA1)들 각각은 제1 광을 발광하는 영역을 가리킨다. 제1 발광 영역(EA1)들 각각은 발광 소자(LE)로부터 출력된 제1 광을 그대로 출력할 수 있다. 제1 광은 청색 파장 대역의 광일 수 있다. 청색 파장 대역은 대략 370㎚ 내지 460㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 발광 영역(EA1)들 각각은 발광 소자(LE), 광 투과층(TPL), 및 제1 컬러필터(CF1)를 포함할 수 있다. 발광 소자(LE), 광 투과층(TPL), 및 제1 컬러필터(CF1)는 제3 방향(DR3)에서 중첩할 수 있다. 광 투과층(TPL)은 발광 소자(LE)로부터 출력된 제1 광을 그대로 투과시키고, 제1 컬러필터(CF1)는 제1 광을 투과시킬 수 있다. 그러므로, 제1 발광 영역(EA1)들 각각은 제1 광을 발광할 수 있다.
제2 발광 영역(EA2)들 각각은 발광 소자(LE), 파장 변환층(QDL), 및 제2 컬러필터(CF2)를 포함할 수 있다. 발광 소자(LE), 파장 변환층(QDL), 및 제2 컬러필터(CF2)는 제3 방향(DR3)에서 중첩할 수 있다. 파장 변환층(QDL)은 발광 소자(LE)로부터 출력된 제1 광을 제1 광의 일부를 제4 광으로 변환시켜 출사할 수 있다. 예를 들어, 제4 광은 노란색 파장 대역의 광일 수 있다. 제4 광은 녹색 파장 대역과 적색 파장 대역을 모두 포함하는 광일 수 있다. 즉, 제4 광은 제2 광과 제3 광을 혼합한 광일 수 있다. 제2 컬러필터(CF2)는 제2 광을 투과시킬 수 있다. 그러므로, 제2 발광 영역(EA2)들 각각은 제2 광을 발광할 수 있다.
제3 발광 영역(EA3)들 각각은 발광 소자(LE), 파장 변환층(QDL), 및 제3 컬러필터(CF3)를 포함할 수 있다. 발광 소자(LE), 파장 변환층(QDL), 및 제3 컬러필터(CF3)는 제3 방향(DR3)에서 중첩할 수 있다. 파장 변환층(QDL)은 발광 소자(LE)로부터 출력된 제1 광을 제1 광의 일부를 제4 광으로 변환시켜 출사할 수 있다. 제3 컬러필터(CF3)는 제3 광을 투과시킬 수 있다. 그러므로, 제2 발광 영역(EA3)들 각각은 제3 광을 발광할 수 있다.
광 투과층(TPL)의 면적과 파장 변환층(QDL)의 면적 각각은 발광 소자(LE)의 면적보다 클 수 있다. 제1 컬러필터(CF1), 제2 컬러필터(CF2), 및 제3 컬러필터(CF3) 각각의 면적은 발광 소자(LE)의 면적보다 클 수 있다. 또한, 제1 컬러필터(CF1), 제2 컬러필터(CF2), 및 제3 컬러필터(CF3) 각각의 면적은 광 투과층(TPL)의 면적과 파장 변환층(QDL)의 면적 각각보다 클 수 있다.
제1 발광 영역(EA1)에서 발광 소자(LE)는 광 투과층(TPL)에 의해 완전히 덮이고, 광 투과층(TPL)은 제1 컬러필터(CF1)에 의해 완전히 덮일 수 있다. 또한, 제2 발광 영역(EA2)에서 발광 소자(LE)는 파장 변환층(QDL)에 의해 완전히 덮이고, 파장 변환층(QDL)은 제2 컬러필터(CF2)에 의해 완전히 덮일 수 있다. 나아가, 제3 발광 영역(EA3)에서 발광 소자(LE)는 파장 변환층(QDL)에 의해 완전히 덮이고, 파장 변환층(QDL)은 제3 컬러필터(CF3)에 의해 완전히 덮일 수 있다.
광 투과층(TPL)의 평면 형태, 파장 변환층(QDL)의 평면 형태, 제1 컬러필터(CF1)의 평면 형태, 제2 컬러필터(CF2)의 평면 형태, 및 제3 컬러필터(CF3)의 평면 형태가 발광 소자(LE)의 평면 형태를 추종하는 것을 예시하였다. 예를 들어, 발광 소자(LE)가 사각형의 평면 형태를 갖는 경우, 광 투과층(TPL), 파장 변환층(QDL), 제1 컬러필터(CF1), 제2 컬러필터(CF2), 및 제3 컬러필터(CF3) 각각은 사각형의 평면 형태를 가질 수 있다. 또는, 발광 소자(LE)는 사각형 이외의 다각형, 원형, 타원형, 또는 비정형의 형태를 가질 수 있으며, 이 경우 광 투과층(TPL), 파장 변환층(QDL), 제1 컬러필터(CF1), 제2 컬러필터(CF2), 및 제3 컬러필터(CF3) 역시 사각형 이외의 다각형, 원형, 타원형, 또는 비정형의 형태를 가질 수 있다.
또는, 광 투과층(TPL)의 평면 형태, 파장 변환층(QDL)의 평면 형태, 제1 컬러필터(CF1)의 평면 형태, 제2 컬러필터(CF2)의 평면 형태, 및 제3 컬러필터(CF3)의 평면 형태가 발광 소자(LE)의 평면 형태를 추종하지 않을 수 있다. 이 경우, 광 투과층(TPL)의 평면 형태, 파장 변환층(QDL)의 평면 형태, 제1 컬러필터(CF1)의 평면 형태, 제2 컬러필터(CF2)의 평면 형태, 및 제3 컬러필터(CF3)의 평면 형태 각각은 발광 소자(LE)의 평면 형태와 상이할 수 있다. 또한, 광 투과층(TPL)의 평면 형태와 파장 변환층(QDL)의 평면 형태 각각은 제1 컬러필터(CF1)의 평면 형태, 제2 컬러필터(CF2)의 평면 형태, 및 제3 컬러필터(CF3)의 평면 형태 각각과 상이할 수 있다.
광 투과층(TPL)은 투광성 유기 물질을 포함할 수 있다. 예를 들어, 광 투과층(TPL)은 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다.
파장 변환층(QDL)은 제2 발광 영역(EA2)들과 제3 발광 영역(EA3)들 각각에서 발광 소자(LE)를 완전히 덮도록 배치될 수 있다.
파장 변환층(QDL)은 베이스 수지(BRS)와 파장 변환 입자(WCP)를 포함할 수 있다. 파장 변환 입자(WCP)는 발광 소자(LE)로부터 발광된 제1 광을 제4 광으로 변환할 수 있다. 예를 들어, 제1 파장 변환 입자는 청색 파장 대역의 광을 노란색 파장 대역의 광으로 변환할 수 있다. 제1 파장 변환 입자는 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
양자점은 코어 및 코어를 오버 코팅하는 쉘을 포함하는 것일 수 있다. 코어는 이에 한정하는 것은 아니나, 예를 들어, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb, SiC, Ca, Se, In, P, Fe, Pt, Ni, Co, Al, Ag, Au, Cu, FePt, Fe2O3, Fe3O4, Si, 및 Ge 중 적어도 하나일 수 있다. 쉘은 이에 한정하는 것은 아니나, 예를 들어, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, GaSe, InN, InP, InAs, InSb, TlN, TlP, TlAs, TlSb, PbS, PbSe 및 PbTe 중 적어도 하나를 포함할 수 있다.
파장 변환층(QDL)은 발광 소자(LE)의 광을 랜덤한 방향으로 산란시키기 위한 산란체를 더 포함할 수 있다. 이 경우, 산란체는 금속 산화물 입자 또는 유기 입자를 포함할 수 있다. 예를 들어, 금속 산화물은 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 이산화 규소(SiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2)일 수 있다. 또한, 유기 입자는 아크릴계 수지 또는 우레탄계 수지를 포함할 수 있다. 산란체의 직경은 수 내지 수십 나노미터일 수 있다.
격벽(PW)은 표시 영역(DPA)의 공통 전극(CE) 상에 배치되며, 복수의 발광 영역(EA1, EA2, EA2)과 비발광 영역을 구획할 수 있다. 격벽(PW)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되도록 배치되며, 표시 영역(DPA) 전체에서 격자 형태의 패턴으로 이루어질 수 있다. 또한, 격벽(PW)은 복수의 발광 영역(EA1, EA2, EA3)과 비중첩하며, 비발광 영역(NEA)과 중첩할 수 있다.
격벽(PW)은 발광 영역을 정의하는 복수의 개구부(OP1, OP2, OP3)들을 포함할 수 있다. 복수의 개구부(OP1, OP2, OP3)들은 제1 발광 영역(EA1)과 중첩하는 제1 개구부(OP1), 제2 발광 영역(EA2)과 중첩하는 제2 개구부(OP2), 및 제3 발광 영역(EA3)과 중첩하는 제3 개구부(OP3)를 포함할 수 있다. 여기서, 복수의 개구부(OP1, OP2, OP3)들은 복수의 발광 영역(EA1, EA2, EA3)에 대응될 수 있다. 즉, 제1 개구부(OP1)가 제1 발광 영역(EA1)에 대응되고, 제2 개구부(OP2)가 제2 발광 영역(EA2)에 대응되며, 제3 개구부(OP3)가 제3 발광 영역(EA3)에 대응될 수 있다.
격벽(PW)은 파장 변환층(QDL)이 형성되기 위한 공간을 제공하는 역할을 할 수 있다. 이를 위해, 격벽(PW)은 소정의 두께로 이루어질 수 있으며, 예를 들어, 격벽(PW)의 두께는 1㎛ 내지 10㎛ 범위로 이루어질 수 있다. 격벽(PW)은 소정의 두께로 이루어질 수 있도록, 유기 절연 물질을 포함할 수 있다. 유기 절연 물질은 예를 들어, 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다.
제1 반사막(RF2)은 격벽과 발광 소자(LE)들 각각의 최외각 절연막인 제3 절연막(INS3) 사이에 위치할 수 있고, 제2 반사막(RF2)은 격벽(PW)과 파장 변환층(QDL) 각각의 측면들 사이에 위치할 수 있다. 제1 반사막(RF2)과 제2 반사막(RF2)은 비광영역과 중첩한다. 제1 반사막(RF2)과 제2 반사막(RF2)은 발광 소자(LE)로부터 발광된 광 중에서 상부 방향이 아니라 상하좌우 측면 방향으로 진행하는 광을 반사하는 역할을 한다. 제1 반사막(RF2)과 제2 반사막(RF2)은 알루미늄(Al)과 같은 반사율이 높은 금속 물질을 포함할 수 있다. 제1 반사막(RF2)과 제2 반사막(RF2) 각각의 두께는 대략 0.1㎛일 수 있다.
복수의 컬러필터들(CF1, CF2, CF3)은 격벽(PW), 광 투과층(TPL) 및 파장 변환층(QDL) 상에 배치될 수 있다. 복수의 컬러필터들(CF1, CF2, CF3)은 복수의 화소 회로부(PXC) 및 파장 변환층(QDL)들과 중첩하여 배치될 수 있다. 복수의 컬러필터들(CF1, CF2, CF3)은 제1 컬러필터(CF1), 제2 컬러필터(CF2), 및 제3 컬러필터(CF3)를 포함할 수 있다.
복수의 컬러필터들(CF1, CF2, CF3)은 제1 컬러필터(CF1)들, 제2 컬러필터(CF2)들, 및 제3 컬러필터(CF3)들을 포함할 수 있다.
제1 컬러필터(CF1)들 각각은 제1 발광 영역(EA1)에서 광 투과층(TPL) 상에 배치될 수 있다. 제1 컬러필터(CF1)들 각각은 제1 광을 투과시키고, 제2 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제1 컬러필터(CF1)들 각각은 청색 파장 대역의 광을 투과시키고, 녹색 및 적색 파장 대역의 광을 흡수 또는 차단할 수 있다. 그러므로, 제1 컬러필터(CF1)들 각각은 발광 소자(LE)로부터 발광된 제1 광을 투과시킬 수 있다. 즉, 제1 발광 영역(EA1)에서 발광 소자(LE)로부터 발광된 제1 광은 별도의 파장 변환층에 의해 변환되지 않으며, 광 투과층(TPL)을 통해 제1 컬러필터(CF1)를 투과할 수 있다. 따라서, 제1 발광 영역(EA1)들 각각은 제1 광을 발광할 수 있다.
제2 컬러필터(CF2)들 각각은 제2 발광 영역(EA2)에서 파장 변환층(QDL) 상에 배치될 수 있다. 제2 컬러필터(CF2)들 각각은 제2 광을 투과시키고, 제1 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제2 컬러필터(CF2)들 각각은 녹색 파장 대역의 광을 투과시키고, 청색 및 적색 파장 대역의 광을 흡수 또는 차단할 수 있다. 그러므로, 제2 컬러필터(CF2)들 각각은 발광 소자(LE)로부터 발광된 제1 광 중에서 파장 변환층(QDL)에 의해 변환되지 않은 제1 광을 흡수 또는 차단할 수 있다. 또한, 제2 컬러필터(CF2)들 각각은 파장 변환층(QDL)에 의해 변환된 제4 광 중에서 녹색 파장 대역에 해당하는 제2 광을 투과시키고, 청색 파장 대역에 해당하는 제3 광을 흡수 또는 차단할 수 있다. 따라서, 제2 발광 영역(EA1)들 각각은 제2 광을 발광할 수 있다.
제3 컬러필터(CF3)들 각각은 제3 발광 영역(EA3)에서 파장 변환층(QDL) 상에 배치될 수 있다. 제3 컬러필터(CF3)들 각각은 제3 광을 투과시키고, 제1 광과 제2 광을 흡수 또는 차단할 수 있다. 예를 들어, 제3 컬러필터(CF3)들 각각은 적색 파장 대역의 광을 투과시키고, 청색 및 녹색 파장 대역의 광을 흡수 또는 차단할 수 있다. 그러므로, 제3 컬러필터(CF3)들 각각은 발광 소자(LE)로부터 발광된 제1 광 중에서 파장 변환층(QDL)에 의해 변환되지 않은 제1 광을 흡수 또는 차단할 수 있다. 또한, 제3 컬러필터(CF3)들 각각은 파장 변환층(QDL)에 의해 변환된 제4 광 중에서 적색 파장 대역에 해당하는 제3 광을 투과시키고, 녹색 파장 대역에 해당하는 제2 광을 흡수 또는 차단할 수 있다. 따라서, 제3 발광 영역(EA3)들 각각은 제3 광을 발광할 수 있다.
복수의 컬러필터들(CF1, CF2, CF3) 사이에는 블랙 매트릭스가(BM) 배치될 수 있다. 예를 들어, 블랙 매트릭스(BM)는 제1 컬러필터(CF1)와 제2 컬러필터(CF2) 사이, 제2 컬러필터(CF2)와 제3 컬러필터(CF3) 사이, 및 제1 컬러필터(CF1)와 제3 컬러필터(CF3) 사이에 배치될 수 있다. 블랙 매트릭스(BM)는 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료를 포함할 수 있다.
또한, 복수의 컬러필터(CF1, CF2, CF3)는 이웃하는 컬러필터와 일부 중첩될 수 있다. 예를 들면, 제1 컬러필터(CF1)는 이웃하는 제2 컬러필터(CF2)와 일부 중첩하는 영역을 가질 수 있고, 제2 컬러필터(CF2)는 이웃하는 제1 컬러필터(CF1) 또는 제3 컬러필터(CF3)와 일부 중첩하는 영역을 가질 수 있고, 제3 컬러필터(CF3)는 이웃하는 제1 컬러필터(CF1) 또는 제2 컬러필터(CF2)와 일부 중첩하는 영역을 가질 수 있다. 이와 같이, 복수의 컬러필터(CF1, CF2, CF3)가 서로 중첩하여 형성되는 영역은 중첩에 의해 빛샘을 차단하는 블랙 매트릭스(BM)의 역할을 할 수 있으므로 블랙 매트릭스(BM)는 생략될 수 있다.
격벽(PW) 상에 차광 부재(BM)가 배치될 수 있다. 차광 부재(BM)는 비발광 영역(NEA)에 중첩하여 광의 투과를 차단할 수 있다. 차광 부재(BM)는 격벽(PW)과 유사하게 평면상 대략 격자 형태로 배치될 수 있다. 차광 부재(BM)는 격벽(PW)과 중첩하여 배치될 수 있으며, 발광 영역(EA1, EA2, EA3)들과 비중첩할 수 있다.
일 실시예에서 차광 부재(BM)는 유기 차광 물질을 포함할 수 있으며, 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다. 차광 부재(BM)는 차광성을 갖는 염료 또는 안료를 포함할 수 있으며, 블랙 매트릭스일 수 있다. 차광 부재(BM)는 적어도 일부가 인접한 컬러필터들(CF1, CF2, CF3)과 중첩할 수 있으며, 컬러필터들(CF1, CF2, CF3)은 차광 부재(BM)의 적어도 일부와 중첩될 수 있다.
격벽(PW) 상에 차광 부재(BM)가 배치되는 경우 외광의 적어도 일부가 차광 부재(BM)에 흡수된다. 따라서 외광 반사에 의한 색의 왜곡을 저감시킬 수 있다. 또한, 차광 부재(BM)는 인접한 발광 영역 간에 광이 침범하여 혼색이 발생하는 것을 방지할 수 있으며, 이에 따라 색 재현율을 더욱 향상시킬 수 있다.
복수의 컬러필터(CF1, CF2, CF3) 및 차광 부재(BM) 하부에 보호층(BF)이 배치될 수 있다. 보호층(BF)은 격벽(PW), 광 투과층(TPL) 및 파장 변환층(QDL) 상에 배치될 수 있다. 보호층(BF)의 일면, 예를 들어 상면은 복수의 컬러필터(CF1, CF2, CF3) 및 차광 부재(BM)의 하면에 각각 접촉할 수 있다. 또한 보호층(BF)의 일면에 대향하는 타면 예를 들어 하면은 격벽(PW), 광 투과층(TPL) 및 파장 변환층(QDL) 상면에 각각 접촉할 수 있다. 보호층(BF)은 무기 절연성 물질을 포함할 수 있다. 예를 들어, 보호층(BF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화 알루미늄(AlN) 등을 포함할 수 있으나, 이에 한정되지 않는다. 보호층(BF)은 소정 두께로 이루어질 수 있으며, 예를 들어, 0.01 내지 1㎛의 범위로 이루어질 수 있다. 다만, 이에 한정되지 않는다.
도 11b는 도 1b의 I-I’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다. 도 11b의 실시예는 제2 발광 영역(EA2)들 각각에는 제1 파장 변환층(QDL1)이 배치되며, 제3 발광 영역(EA3)들 각각에는 제2 파장 변환층(QDL2)이 배치되는 것에서 도 5의 실시예와 차이가 있다. 도 11b에서는 도 11a의 실시예와 중복된 설명은 생략한다.
도 11b를 참조하면, 제1 파장 변환층(QDL1)은 제2 발광 영역(EA2)들 각각에서 제3 절연층(INS3) 상에 배치될 수 있다. 제1 파장 변환층(QDL1)은 제2 발광 영역(EA2)들 각각에서 제3 방향(DR3)에서 발광 소자(LE)와 중첩할 수 있다. 제1 파장 변환층(QDL1)은 제2 발광 영역(EA2)들 각각에서 발광 소자(LE)를 완전히 덮도록 배치될 수 있다.
제1 파장 변환층(QDL1)은 베이스 수지(BRS)와 제1 파장 변환 입자(WCP1)를 포함할 수 있다. 제1 파장 변환 입자(WCP1)는 발광 소자(LE)로부터 발광된 제1 광을 제2 광으로 변환할 수 있다. 예를 들어, 제1 파장 변환 입자(WCP1)는 청색 파장 대역의 광을 녹색 파장 대역의 광으로 변환할 수 있다.
제2 파장 변환층(QDL2)은 제3 발광 영역(EA3)들 각각에서 제3 절연층(INS3) 상에 배치될 수 있다. 제2 파장 변환층(QDL2)은 제3 발광 영역(EA3)들 각각에서 제3 방향(DR3)에서 발광 소자(LE)와 중첩할 수 있다. 제2 파장 변환층(QDL2)은 제3 발광 영역(EA3)들 각각에서 발광 소자(LE)를 완전히 덮도록 배치될 수 있다.
제2 파장 변환층(QDL2)은 베이스 수지(BRS)와 제2 파장 변환 입자(WCP2)를 포함할 수 있다. 제2 파장 변환 입자(WCP2)는 발광 소자(LE)로부터 발광된 제1 광을 제3 광으로 변환할 수 있다. 예를 들어, 제3 파장 변환 입자(WCP3)는 청색 파장 대역의 광을 적색 파장 대역의 광으로 변환할 수 있다.
제2 발광 영역(EA2)에서 발광 소자(LE)로부터 발광된 제1 광 중에서 제1 파장 변환층(QDL1)의 제2 파장 변환 입자(WCP2)에 의해 변환된 제2 광은 제2 컬러필터(CF2)를 투과할 수 있다. 제2 발광 영역(EA2)에서 발광 소자(LE)로부터 발광된 제1 광 중에서 제1 파장 변환층(QDL1)에 의해 변환되지 않은 제1 광은 제2 컬러필터(CF2)에 의해 흡수 또는 차단될 수 있다. 그러므로, 제2 발광 영역(EA2)은 제2 광을 발광할 수 있다.
제3 발광 영역(EA3)에서 발광 소자(LE)로부터 발광된 제1 광 중에서 제2 파장 변환층(QDL2)에 의해 변환된 제3 광은 제3 컬러필터(CF3)를 투과할 수 있다. 제3 발광 영역(EA3)에서 발광 소자(LE)로부터 발광된 제1 광 중에서 제2 파장 변환층(QDL2)에 의해 변환되지 않은 제1 광은 제3 컬러필터(CF3)에 의해 흡수 또는 차단될 수 있다. 그러므로, 제3 발광 영역(EA3)은 제3 광을 발광할 수 있다.
도 11c는 도 1b의 I-I’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다. 도 11c의 실시예는 복수의 화소(PX)들 각각은 광을 발광하는 제1 내지 제4 발광 소자들(EL1, EL2, EL3, EL4)을 포함하고, 제1 발광 영역(EA1)을 각각에는 제3 파장 변환층(QDL3)이 배치되는 것에서 도 11a의 실시예와 차이가 있다. 도 11c에서는 도 11a와 중복된 설명은 생략한다.
도 11c를 참조하면, 제1 발광 소자(LE1)는 제1 광을 발광할 수 있다. 제1 광은 청색 파장 대역의 광일 수 있다. 예를 들어, 제1 광의 메인 피크 파장(R-peak)은 대략 370㎚ 내지 460㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제2 발광 소자(LE2)는 제2 광을 발광할 수 있다. 제2 광은 녹색 파장 대역의 광일 수 있다. 예를 들어, 제2 광의 메인 피크 파장(G-peak)은 대략 480㎚ 내지 560㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제3 발광 소자(LE3)는 제3 광을 발광할 수 있다. 제3 광은 적색 파장 대역의 광일 수 있다. 예를 들어, 제3 광의 메인 피크 파장(B-peak)은 대략 600㎚ 내지 750㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.제3 파장 변환층(QDL3)은 제1 발광 영역(EA1)들 각각에서 제3 절연층(INS3) 상에 배치될 수 있다.
제1 발광 영역(EA1)들 각각은 제1 발광 소자(LE1), 제3 파장 변환층(QDL3), 및 제1 컬러필터(CF1)를 포함할 수 있다.
제3 파장 변환층(QDL3)은 제1 발광 영역(EA1)들 각각에서 제3 방향(DR3)에서 제1 발광 소자(LE1)와 중첩할 수 있다. 제3 파장 변환층(QDL3)은 제1 발광 영역(EA1)들 각각에서 제1 발광 소자(LE1)를 완전히 덮도록 배치될 수 있다.
제3 파장 변환층(QDL3)은 베이스 수지(BRS)와 제3 파장 변환 입자(WCP3)를 포함할 수 있다. 제3 파장 변환 입자(WCP3)는 다른 파장의 광을 제1 광으로 변환하고, 제1 컬러필터(CF1)는 제1 광을 투과시킬 수 있다. 그러므로, 제1 발광 영역(EA1)들 각각은 제1 광을 발광할 수 있다. 이를 통해, 제1 발광 소자(LE1)로부터 발광되어 제1 컬러필터(CF1)를 통과하는 제1 광의 색순도를 향상시킨다.
제2 발광 영역(EA2)들 각각은 제2 발광 소자(LE2), 제1 파장 변환층(QDL1), 및 제2 컬러필터(CF2)를 포함할 수 있다.
제1 파장 변환층(QDL1)은 제2 발광 영역(EA2)들 각각에서 제3 방향(DR3)에서 제2 발광 소자(LE2)와 중첩할 수 있다. 제1 파장 변환층(QDL1)은 제2 발광 영역(EA2)들 각각에서 제2 발광 소자(LE2)를 완전히 덮도록 배치될 수 있다.
제1 파장 변환층(QDL1)은 베이스 수지(BRS)와 제1 파장 변환 입자(WCP1)를 포함할 수 있다. 제1 파장 변환 입자(WCP1)는 다른 파장의 광을 제2 광으로 변환하고, 제2 컬러필터(CF2)는 제2 광을 투과시킬 수 있다. 그러므로, 제2 발광 영역(EA2)들 각각은 제2 광을 발광할 수 있다. 이를 통해, 제2 발광 소자(LE2)로부터 발광되어 제2 컬러필터(CF2)를 통과하는 제2 광의 색순도를 향상시킨다.
제3 발광 영역(EA3)들 각각은 제3 발광 소자(LE3), 제2 파장 변환층(QDL2), 및 제3 컬러필터(CF3)를 포함할 수 있다.
제2 파장 변환층(QDL2)은 제3 발광 영역(EA3)들 각각에서 제3 방향(DR3)에서 제3 발광 소자(LE3)와 중첩할 수 있다. 제2 파장 변환층(QDL2)은 제3 발광 영역(EA3)들 각각에서 제3 발광 소자(LE3)를 완전히 덮도록 배치될 수 있다.
제2 파장 변환층(QDL2)은 베이스 수지(BRS)와 제2 파장 변환 입자(WCP2)를 포함할 수 있다. 제2 파장 변환 입자(WCP2)는 다른 파장의 광을 제3 광으로 변환하고, 제3 컬러필터(CF3)는 제3 광을 투과시킬 수 있다. 그러므로, 제3 발광 영역(EA3)들 각각은 제3 광을 발광할 수 있다. 이를 통해, 제3 발광 소자(LE3)로부터 발광되어 제3 컬러필터(CF3)를 통과하는 제3 광의 색순도를 향상시킨다.
이하, 다른 도면들을 참조하여 일 실시예에 따른 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 흐름도이고, 도 13 내지 도 33은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 13 내지 도 14와 같이, 화소 전극(111)을 갖는 제1 기판(SUB1)과 발광 물질층(LEML)을 갖는 제2 기판(SUB2)을 연결전극층(112L)으로 접착하고, 제2 기판(SUB2)을 제거한다.(도 12의 S110)
먼저 도 13을 참조하면, 제1 기판(SUB1) 상에 제1 절연층(INS1)을 형성하고, 제1 절연층(INS1)과 화소 전극(111) 상에 제1 연결 전극층(112L_1)을 형성하고, 제2 기판(SUB2)의 발광 물질층(LEML) 상에 제2 연결 전극층(112L_2)을 형성한다. (도 12의 S110)
보다 구체적으로, 먼저 화소 전극(111)들이 배치되지 않은 제1 기판(SUB1) 상에 제1 절연층(INS1)을 형성한다. 제1 절연층(INS1)의 상면과 화소 전극(111)들 각각의 상면은 평탄하게 이어질 수 있다. 즉, 제1 절연층(INS1)에 의해 제1 기판(SUB1)의 상면과 화소 전극(111)의 상면 사이의 높이 차이를 없앨 수 있다. 제1 절연층(INS1)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
그리고 나서, 화소 전극(111)들과 제1 절연층(INS1) 상에 제1 연결 전극층(112L_1)을 증착한다. 제1 연결 전극층(112L_1)은 금(Au)을 포함할 수 있다.
또한, 제2 기판(SUB2)의 일면 상에는 버퍼막(BF)이 형성될 수 있다. 제2 기판(SUB2)은 실리콘 기판 또는 사파이어 기판일 수 있다. 버퍼막(BF)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
버퍼막(BF) 상에는 발광 물질층(LEML)이 배치될 수 있다. 발광 물질층(LEML)은 제1 반도체 물질층(LEMD)과 제2 반도체 물질층(LEMU)을 포함할 수 있다. 제2 반도체 물질층(LEMU)은 버퍼막(BF) 상에 배치되고, 제1 반도체 물질층(LEMD)은 제2 반도체 물질층(LEMU) 상에 배치될 수 있다. 제2 반도체 물질층(LEMU)의 두께는 제1 반도체 물질층(LEMD)의 두께보다 클 수 있다.
제1 반도체 물질층(LEMD)은 도 7과 같이 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)을 포함할 수 있다. 제2 반도체 물질층(LEMU)은 도펀트가 도핑되지 않은 반도체층, 즉 비도핑(Undoped) 반도체층일 수 있다. 예를 들어, 제2 반도체 물질층(LEMU)은 도펀트가 도핑되지 않은 undoped-GaN일 수 있다.
제2 연결 전극층(112L_2)은 제1 반도체 물질층(LEMD) 상에 증착될 수 있다. 제2 연결 전극층(112L_2)은 금(Au)을 포함할 수 있다.
다음 도 14와 같이 제1 연결 전극층(112L_1)과 제2 연결 전극층(112L_2)을 접착하고, 제2 기판(SUB2)을 제거한다.
구체적으로, 제1 기판(SUB1)의 제1 연결 전극층(112L_1)과 제2 기판(SUB2)의 제2 연결 전극층(112L_2)을 접촉시킨다. 그리고 나서, 제1 연결 전극층(112L_1)과 제2 연결 전극층(112L_2)을 소정의 온도에서 용융 접합함으로써 하나의 연결 전극층(112L)을 형성한다. 즉, 연결 전극층(112L)은 제1 기판(SUB1)의 화소 전극(111)들과 제2 기판(SUB2)의 발광 물질층(LEML) 사이에 배치되어 제1 기판(SUB1)의 화소 전극(111)들과 제2 기판(SUB2)의 발광 물질층(LEML)을 접착시키는 접착 금속층(bonding metal layer)으로서 역할을 한다. 일 실시예에서는 제1 기판(SUB1)과 제2 기판(SUB2) 상에 각각 연결 전극을 형성하여 접합하였으나, 1개의 연결 전극을 형성하여 제1 기판(SUB1) 상에 발광 물질층(LEML)을 접합할 수 있다.
제1 연결 전극층(112L_1)과 제2 연결 전극층(112L_2)을 접착하고 나서, 제2 기판(SUB2)과 버퍼막(BF)은 CMP(Chemical Mechanical Polishing) 공정과 같은 연마 공정 및/또는 식각 공정을 통해 제거될 수 있다. 또한, 발광 물질층(LEML)의 제2 반도체 물질층(LEMU)은 CMP 공정과 같은 연마 공정을 통해 제거될 수 있다.
도 15 및 도 16과 같이 발광 물질층(LEML) 상에 다단 구조를 가지는 하드 마스크 패턴(HMP)을 형성한다. (도 12의 S120)
먼저 도 15를 참조하면, 발광 물질층(LEML)상에 하드 마스크 물질층(HML)을 배치하고, 하드 마스크 물질층(HML) 상에 포토레지스트 마스크 패턴(MP)을 형성한다. 하드 마스크 물질층(HML)은 실리콘산화물계(SiOx)로 형성될 수 있다. 이에 따라 형성되는 하드 마스크 패턴(HMP) 역시 실리콘산화물계(SiOx)로 형성된다.
포토레지스트 마스크 패턴(MP)은 다단 구조로 형성될 수 있다. 포토레지스트 마스크 패턴(MP)은 중앙부(MP-1)와 중앙부(MP-1)를 둘러싸는 엣지부(MP-2)로 형성될 수 있다.
마스크 패턴(MP)의 중앙부(MP-1)는 발광 소자(LE)가 형성될 영역에 배치될 수 있다. 마스크 패턴(MP)의 엣지부(MP-2)는 연결 전극(112)이 형성될 영역에 배치될 수 있다.
중앙부(MP-1)의 두께(dmp-1)는 엣지부(MP-2)의 두께(dmp-2)보다 두껍다. 　포토레지스트 마스크 패턴(MP)은 하프톤 마스크(Half Tone Mask)를 사용하여 포토레지스트를 전사하여 만들 수 있다. 포토레지스트는 감광성재료이며　수지와 감광제로 유기용해시킨 것이다. 포토레지스트 마스크 패턴(MP)은 풀(full) 노광과 하프(half) 노광 처리에 의해 형성된다. 예를 들어, 풀(full) 노광이 수행되는 포토레지스트 부분은 조사되는 빛을 모두 받아 모든 두께에 대하여 반응하고, 하프(half) 노광이 수행되는 포토레지스트 부분은 조사되는 빛의 일부만을 받아 일정 두께에 대하여만 반응한다. 상기와 같이 풀(full) 노광과 하프(half) 노광을 수행한 후, 상기 노광된 포토레지스트 부분을 현상하면, 풀(full) 노광 영역(MPFE)과 하프(half) 노광 영역(MPHE)이 형성된다. 하프(half) 노광 영역(MPHE)에 의해 다단 구조의 포토레지스트 마스크 패턴(MP)이 형성된다.
다단 구조의 포토레지스트 마스크 패턴(MP)이 형성된 후에는, 포토레지스트 마스크 패턴(MP)을 에칭하여 다단 구조를 가지는 하드 마스크 패턴(HMP)을 형성한다.
하드 마스크 패턴(HMP)은 포토레지스트 마스크 패턴(MP)의 형상을 따라 중앙부(HMP-1)와 중앙부(HMP-1)를 둘러싸는 엣지부(HMP-2)로 형성될 수 있다. 중앙부(HMP-1)의 두께(dHMP-1)는 엣지부(HMP-2)의 두께(dHMP-2)보다 두껍다.
도 17 내지 도 20과 같이, 다단 구조의 하드 마스크 패턴(HMP)을 이용하여 발광 소자(LE)와 연결 전극(112)을 형성한다.(도 12의 단계 S130).
먼저 도 17 및 도 18과 같이 하드 마스크 패턴(HMP)이 배치되지 않은 영역의 연결전극층(112L)이 노출될 때까지 발광 물질층(LEML)을 1차 식각한다. 하드 마스크 패턴(HMP)의 엣지부(도 16의 HMP-2)는 제거되고, 하드 마스크 패턴(HMP)의 중앙부(HMP-1)의 두께는 전체적으로 얇아진다.
도 19를 참조하면, 하드 마스크 패턴(HMP)이 배치되지 않은 영역의 제1 절연층(INS1)이 노출될 때까지 식각을 진행하여 연결전극(112)을 형성한다. 이 때 연결 전극층(112L)에서 떨어져 나와 비휘발된 물질들이 발광 소자(LE)의 측면에 들러붙어 연결전극(112)과 연결된 측벽(112LS)을 형성한다. 이러한 측벽(112LS)이 제거되지 않는 경우, 발광 소자(LE)의 불량을 야기시킨다.
도 20과 같이 잔존한 하드 마스크 패턴(HMP)을 이용하여 계속하여 식각을 행하여 발광 소자(LE)와 연결 전극(112)을 형성한다. 이 때 발광 소자(LE)의 측면에 형성된 측벽(도 19의 112LS)이 제거되고, 수직형 발광 소자(LE)가 형성된다. 발광 소자(LE)의 상부 모서리는 라운드지게 형성될 수 있다. 또한, 연결 전극(112)의 상부 모서리는 라운드지게 형성될 수 있다. 발광 소자(LE)의 상부 모서리와 연결 전극(112)의 상부 모서리는 곡률을 갖도록 형성될 수 있다. 발광 소자(LE)와 연결 전극(112)의 식각 가스는 동일할 수 있다. 따라서, 발광 소자(LE)와 연결 전극(112)의 식각은 동일 챔버내에서 연속적으로 진행될 수 있다.
제1 절연층(INS1)은 연결 전극(112)과 발광 소자(LE)가 배치되지 않은 영역이 식각되어, 다단 구조를 갖는다. 제1 절연층(INS1)은 연결 전극(112)과 발광 소자(LE)가 배치되지 않은 영역의 두께가 연결 전극(112)과 발광 소자(LE)와 중첩된 영역의 두께 보다 더 얇게 형성될 수 있다.
다음, 도 21 내지 도 23을 참조하면, 발광 소자(LE) 상면에 개구부(OP)를 갖는 제2 절연층(INS2)을 형성한다. (도 12의 S140)
먼저, 도 21을 참조하면, 발광 소자(LE)가 배치된 제1 기판(SUB1)의 전면을 덮도록 제2 절연층(INS2)을 증착한다. 제2 절연층(INS2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
제2 절연층(INS2)은 발광 소자(LE)들 각각의 상면 및 측면, 연결 전극(112)의 측면 제1 절연층(INS1) 상에 형성된다.
도 22와 같이 제2 절연층(INS2) 상에 포토레지스트(PR) 패턴을 형성한다. 포토레지스트(PR) 패턴은 발광 소자(LE)의 개구부(도 23의 OP)가 형성될 영역을 제외한 영역에 배치될 수 있다.
그리고 나서 도 23과 같이 포토레지스트(PR) 패턴에 의해 덮이지 않은 발광 영역들 각각의 발광 소자(LE)의 상면 상에 배치된 제2 절연층(INS2)을 제거한다. 즉 제2 절연층(INS2)의 식각에 의해 발광 소자(LE)의 상부 영역에 개구부(OP)가 형성되어 발광 소자(LE)의 상부가 노출될 수 있다. 그리고 나서, 포토레지스트(PR) 패턴을 애싱하여 제거한다.
다음, 도 24와 같이 제2 절연층(INS2)에 의해 덮이지 않은 발광 소자(LE)의 상면과 제2 절연층(INS2) 상에 공통 전극(CE)을 증착하고, 제3 절연층(INS3)을 형성한다. (도 12의 S150)
공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다.
도 25와 같이, 제3 절연층(INS3)은 제2 절연층(INS2)과 동일한 물질로 형성될 수 있다. 제3 절연층(INS3)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
다음, 도 26 내지 도 29와 같이, 격벽(PW), 반사막(RF) 및 파장 변환층(QDL)을 형성할 수 있다.
보다 구체적으로, 도 26과 같이 제3 절연층(INS3) 상에 유기 물질(PPW)을 도포한다. 다음 도 27과 같이 비발광 영역에 마스크로서 포토레지스트(PR) 패턴을 배치한다. 도 28과 같이 유기 물질(PPW)을 패터닝하여 격벽(PW)을 형성한다. 비발광 영역에 배치된 마스크 패턴에 의해 발광 영역에는 개구부가 형성될 수 있다. 이 후 마스크 패턴을 제거한다.
도 29와 같이 격벽(PW)이 형성된 제1 기판(SUB1)을 덮도록 반사막(RF)을 증착한다.
그리고 나서, 별도의 마스크 없이 제3 방향(DR3)에서 전압 차를 크게 형성하고, 식각 물질에 의해 반사층을 식각한다. 이 경우, 전압 제어에 의해 식각 물질이 제3 방향(DR3)에서 이동하며, 즉 상부에서 하부로 이동하며 반사막(RF)을 식각할 수 있다. 이로 인해, 도 30과 같이 제1 방향(DR1)과 제2 방향(DR2)에 의해 정의되는 수평면에 배치되는 반사막(RF)은 제거되는데 비해, 제3 방향(DR3)에 의해 정의되는 수직면에 배치되는 반사막(RF)은 제거되지 않을 수 있다. 그러므로, 격벽(PW) 및 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에서 제3 절연층(INS3)의 상면 상에 배치되는 반사막(RF)은 제거될 수 있다. 격벽(PW)의 측면들 상에 배치되는 반사막(RF)은 제거되지 않을 수 있다. 따라서, 반사막(RF)은 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에서 격벽(PW)의 측면 상에 배치될 수 있다.
도 31과 같이, 격벽(PW)과 격벽(PW) 사이에 형성된 개구부들 내에 파장 변환층(QDL)을 형성한다. 파장 변환층(QDL)은 복수의 개구부 내를 채우도록 형성될 수 있다. 파장 변환층(QDL)은 제1 베이스 수지에 제1 파장 변환 입자가 혼합된 용액을 잉크젯 프린팅, 임프린팅(imprinting) 등과 같은 용액 공정으로 형성될 수 있으나 이에 한정되지 않는다. 파장 변환층(QDL) 각각은 복수의 개구부(OP1) 내에 형성될 수 있으며, 복수의 발광 영역과 중첩하여 형성될 수 있다.
이와 같이 다단 구조를 갖는 하드 마스크 패턴을 이용하면 미세한 발광 소자 및 연결 전극 형성이 가능해져 고해상도 표시 장치에 적합하게 적용될 수 있다.
또한, 연결 전극과 제1 절연층(INS1) 사이의 경계와 같이 각 경계가 부드럽게 형성되어 공통전극 등의 형성시 모서리 단락 등의 문제를 줄일수 있다.
다음, 도 32 내지 도 33과 같이 보호층(BF)과 복수의 컬러필터들(CF1, CF2, CF3)을 형성할 수 있다.
도 32에 도시된 바와 같이 보호층(BF)은 격벽(PW)의 상면, 파장 변환층(QDL1)의 상면 및 반사막(RF)의 상면을 덮도록 형성한다.
그리고 나서, 도 33과 같이 격벽(PW) 상에 차광 부재(BM)를 형성한다. 차광 부재(BM)는 차광 물질을 도포하고 이를 패터닝함으로써 형성된다. 차광 부재(BM)는 비발광 영역(NEA)에 중첩되고 발광 영역들(EA1, EA2, EA3)과 비중첩하여 형성된다. 이어, 차광 부재(BM)에 의해 구획된 파장 변환층(QDL) 상에 컬러필터(CF1)를 형성한다. 컬러필터(CF1)는 포토 공정으로 형성할 수 있다. 컬러필터(CF1)의 두께는 1㎛ 이하로 형성될 수 있으나 이에 한정되지 않는다. 마찬가지로 다른 컬러필터들 또한 패터닝 공정을 통해 각 개구부들과 중첩하도록 형성된다.
다음, 도 34는 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 흐름도이고, 도 35 내지 도 41은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
먼저, 화소 전극(111)을 갖는 제1 기판(SUB1)과 발광 물질층(LEML)을 갖는 제2 기판(SUB2)을 연결전극층(112L)으로 접착하고, 제2 기판(SUB2)을 제거한다.(도 34의 S210)
도 34의 단계 S210은 도 13 및 도 14를 참조하여 상세히 설명한 도 12의 S110과 동일하므로 중복되는 설명은 생략한다.
도 35를 참조하면, 발광 물질층(LEML) 상에 하드 마스크(HMP21)와 포토레지스트 마스크(MP21)로 형성된 이중의 마스크 패턴(DMP)을 형성한다.(도 34의 S220)
먼저 이중의 마스크 패턴(DMP)의 중앙에 하드 마스크(HMP21)를 형성하고, 포토레지스트 마스크 패턴(MP)은 하드 마스크(HMP21)의 측면과 상면을 둘러싸도록 형성될 수 있다. 하드 마스크(HMP21)는 발광 소자(LE)가 형성될 영역에 배치되고, 발광 소자(LE)의 직경과 동일한 직경으로 형성될 수 있다.
도 36 내지 도 39와 같이, 이중의 마스크 패턴(DMP)을 이용하여 발광 소자(LE)와 연결 전극(112)을 형성한다.(도 34의 단계 S230)
먼저 도 36 및 도 37과 같이 외측에 배치되는 포토레지스트 마스크(MP21)를 이용하여 발광 물질층(LEML)에 1차 식각을 진행하여 발광 소자의 영역(LEE)을 정의하고, 연결 전극층(112L)에 2차 식각을 진행하여 연결 전극의 영역(112E)을 정의한다.
2차 식각이 진행될수록 이중의 마스크 패턴(DMP)이 배치되지 않은 영역의 연결 전극층(112L)이 제거된다. 연결 전극층(112L)의 식각이 진행될수록 비휘발성을 갖는 연결 전극층의 입자가 발광 소자(LE12)의 측면에 들러붙어 측벽(1112LS)이 형성될 수 있다. 이렇게 형성되는 측벽(1112LS)은 발광 소자 구동시 불량을 야기시킬 수 있다.
계속하여 3차 식각이 진행되어, 발광 소자(LE21)와 연결 전극(1112)이 형성된다. 3차 식각이 진행되는 동안 발광 소자(LE12)의 측면에 들러붙어 형성된 측벽(1112LS)이 제거될 수 있다.
발광 소자(LE21)와 연결 전극(1112)의 식각 가스는 동일할 수 있다. 따라서, 발광 소자(LE21)와 연결 전극(1112)의 식각은 동일 챔버내에서 연속적으로 진행될 수 있다.
발광 소자(LE12)의 영역(LEE)은 하드마스크(HMP21)가 배치되는 영역에 대응하고, 연결 전극의 영역(112E)은 포토레지스트 마스크(MP21)가 배치되는 영역에 대응한다.
3차 식각에 의해 화소 전극(111)들이 배치되지 않은 제1 기판(SUB1) 상에 배치된 제1 절연층(INS1)의 상부가 식각되어, 제1 절연층(INS1)이 다단 구조로 형성될 수 있다. 제1 절연층(INS1)은 연결 전극(112)과 중첩되는 영역에서 제1 두께(dins1-1)로 형성되고, 연결 전극(112)과 중첩되지 않는 영역에서 제2 두께(dins1-2)로 형성된다. 제1 두께(dins1-1)는 제2 두께(dins1-2) 보다 두껍다. 즉, 제1 절연층(INS1)은 연결 전극(112)과 중첩되는 영역에서 연결 전극(112)과 중첩되지 않는 영역 보다 더 두껍게 형성될 수 있다.
제1 절연층(INS1)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
도 40과 같이, 발광 소자(LE12) 상면에 개구부(OP)를 갖는 제2 절연층(INS2)을 형성한다. (도 34의 S240)
제2 절연층(INS2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
도 40과 같이, 제2 절연층(INS2)에 의해 덮이지 않은 발광 소자(LE)의 상면과 제2 절연층(INS2) 상에 공통 전극(CE)을 증착하고, 제3 절연층(INS3)을 형성한다. (도 34의 S350)
공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다.
도 34의 단계 S240은 도 12의 단계 S140와 유사하고, 도 34의 단계 S250은 도 12의 단계 S150과 유사하므로 중복되는 생략은 생략한다.
다음, 도 42는 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 흐름도이고, 도 43 내지 도 48은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
먼저, 화소 전극(111)을 갖는 제1 기판(SUB1)과 발광 물질층(LEML)을 갖는 제2 기판(SUB2)을 연결전극층(112L)으로 접착하고, 제2 기판(SUB2)을 제거한다.(도 42의 S310)
도 42의 단계 S310은 도 13 및 도 14를 참조하여 상세히 설명한 도 12의 S110과 동일하므로 중복되는 설명은 생략한다.
도 43을 참조하면, 발광 물질층(LEML) 상에 다단 구조를 가지는 포토레지스트 마스크 패턴(MP22)을 형성한다.(도 34의 S220)
포토레지스트 마스크 패턴(MP22)은 다단 구조로 형성될 수 있다. 포토레지스트 마스크 패턴(MP22)은 중앙부(MP-1)와 중앙부(MP-1)를 둘러싸는 엣지부(MP-2)로 형성될 수 있다.
포토레지스트 마스크 패턴(MP22)의 중앙부(MP-1)는 발광 소자(LE)가 형성될 영역에 배치될 수 있다. 포토레지스트 마스크 패턴(MP22)의 엣지부(MP-2)는 연결 전극(112)이 형성될 영역에 배치될 수 있다.
중앙부(MP-1)의 두께(dmp-21)는 엣지부(MP-2)의 두께(dmp-22)보다 두껍다. 　포토레지스트 마스크 패턴(MP22)은 하프톤 마스크(Half Tone Mask)를 사용하여 포토레지스트를 전사하여 만들 수 있다. 포토레지스트는 감광성재료이며　수지와 감광제로 유기용해시킨 것이다. 포토레지스트 마스크 패턴(MP22)은 풀(full) 노광과 하프(half) 노광 처리에 의해 형성된다. 예를 들어, 풀(full) 노광이 수행되는 포토레지스트 부분은 조사되는 빛을 모두 받아 모든 두께에 대하여 반응하고, 하프(half) 노광이 수행되는 포토레지스트 부분은 조사되는 빛의 일부만을 받아 일정 두께에 대하여만 반응한다. 상기와 같이 풀(full) 노광과 하프(half) 노광을 수행한 후, 상기 노광된 포토레지스트 부분을 현상하면, 풀(full) 노광 영역(MPFE)과 하프(half) 노광 영역(MPHE)이 형성된다. 하프(half) 노광 영역(MPHE)에 의해 다단 구조의 포토레지스트 마스크 패턴(MP)이 형성된다.
도 44 내지 도 46과 같이, 이중의 마스크 패턴(DMP)을 이용하여 발광 소자(LE)와 연결 전극(112)을 형성한다.(도 42의 단계 S330)
먼저 도 44 및 도 45와 같이 포토레지스트 마스크 패턴(MP22)의 엣지부(MP-2)가 제거될 때까지 발광 물질층(LEML)을 1차 식각한다. 1차 식각에 의해 발광 소자(LE)의 영역(LEE)이 정의될 수 있다. 연결 전극층(112L)에 2차 식각을 진행하여 연결 전극(112)의 영역(112E)을 정의한다. 2차 식각시에 연결 전극층(112L)에서 떨어져 나와 비휘발된 물질들이 발광 소자(LE)의 측면에 들러붙어 연결전극(112)과 연결된 측벽(112LS)을 형성한다. 이러한 측벽(112LS)이 제거되지 않는 경우, 발광 소자(LE)의 불량을 야기시킨다.
계속하여 3차 식각이 진행되어, 발광 소자(LE)와 연결 전극(112)이 형성된다. 3차 식각이 진행되는 동안 발광 소자(LE)의 측면에 들러붙어 형성된 측벽(112LS)이 제거될 수 있다.
발광 소자(LE)와 연결 전극(112)은 동일한 식각 가스에 의해 식각될 수 있다. 따라서, 발광 소자(LE21)와 연결 전극(1112)의 식각은 동일 챔버내에서 연속적으로 진행될 수 있다.
3차 식각에 의해 화소 전극(111)들이 배치되지 않은 제1 기판(SUB1) 상에 배치된 제1 절연층(INS1)의 상부가 식각되어, 제1 절연층(INS1)이 다단 구조로 형성될 수 있다. 제1 절연층(INS1)은 연결 전극(112)과 중첩되는 영역에서 연결 전극(112)과 중첩되지 않는 영역 보다 더 두껍게 형성될 수 있다.
제1 절연층(INS1)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
도 47과 같이, 발광 소자(LE) 상면에 개구부(OP)를 갖는 제2 절연층(INS2)을 형성한다. (도 42의 S340)
제2 절연층(INS2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
도 48과 같이, 제2 절연층(INS2)에 의해 덮이지 않은 발광 소자(LE)의 상면과 제2 절연층(INS2) 상에 공통 전극(CE)을 증착하고, 제3 절연층(INS3)을 형성한다. (도 42의 S450)
공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(Transparent Conductive Oxide, TCO)을 포함할 수 있다.
도 42의 단계 S340은 도 12의 단계 S140와 유사하고, 도 42의 단계 S350은 도 12의 단계 S150과 유사하므로 중복되는 생략은 생략한다.
일 실시예에 따르면, 연결 전극을 형성하는 원소의 재배치 현상에 의해 발광 소자의 측면에 형성되는 원하지 않는 측벽에 의해 발생되는 불량 문제를 해소할 수 있다.
도 49 내지 도 55는 다른 실시예에 따른 이중의 마스크를 이용한 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 49 내지 도 55를 참조하여 설명하는 실시예에서는 단일의 마스크를 이용하여 연결전극을 형성한다.
도 13 및 도 14를 참조하여 설명한 바와 같이, 화소 전극(111)을 갖는 제1 기판(SUB1)과 발광 물질층(LEML)을 갖는 제2 기판(SUB2)을 연결전극층(112L)으로 접착하고, 제2 기판(SUB2)을 제거한다.
다음 도 49를 참조하면, 발광 물질층(LEML) 상에 하드 마스크(HMP31)를 형성한다.
하드 마스크(HMP31)는 발광 소자(LE)가 형성될 영역에 배치되고, 발광 소자(LE)의 직경과 동일한 직경으로 형성될 수 있다.
다음 도 50 및 도 51을 참조하면, 하드 마스크(HMP31)를 이용하여 발광 물질층(LEML)에 1차 식각을 진행하여 발광 소자(LE)를 형성한다.
이후 도 52를 참조하면, 포토레지스트 마스크(MP31)를 하드 마스크(HMP31)의 상면 및 측면과 발광 소자(LE)의 측면을 둘러싸도록 형성될 수 있다.
도 53을 참조하면, 포토레지스트 마스크(MP31)를 이용하여 연결 전극층(112L)을 식각을 진행하여 연결 전극(112)을 형성한다.
이후 도 54를 참조하면, 포토레지스트 마스크(MP31)를 제거한다.
이후 발광 소자(LE) 상의 하드 마스크(HMP31)를 제거한다.
이후, 도 55를 참조하면, 도 21 내지 도 32를 참조하여 설명한 바와 같이, 발광 소자(LE) 상의 제2 절연층(INS2), 공통전극(CE), 제3 절연층(INS3), 제1 반사층(RF1), 제2 반사층(RF2), 격벽(PW), 파장 변환층(QDL), 컬러필터층을 더 형성할 수 있다. 도 21 내지 도 32와 중복되는 설명은 생략한다.
도 56 내지 도 60은 또 다른 실시예에 따른 이중의 마스크를 이용한 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 56 내지 도 60을 참조하여 설명하는 실시예에서는 단일의 마스크를 이용하여 연결전극을 형성한다.
도 56을 참조하면, 도 49를 참조하여 설명한 발광 물질층(LEML) 상에 형성된 하드 마스크(HMP31) 및 발광소자(LE)를 상에 제2 절연층(INS2)을 형성한다. 제2 절연층(INS2)은 하드 마스크(HMP31)의 상면 및 측면, 발광 소자(LE)들 측면, 연결전극층(112L) 상에 형성된다.
다음 도 57을 참조하면, 제2 절연층(INS2) 상에 발광소자(LE)를 덮어 평탄화하기 위한 패시베이션(INS0)을 형성한다.
다음 도 58을 참조하면, 제2 절연층(INS2) 상에 발광소자(LE)과 중첩하는 영역에 포토레지스트 마스크(MP32)를 형성한다. 포토레지스트 마스크(MP32)는 발광소자(LE)를 완전히 덮도록 형성한다.
이후 도 59를 참조하면, 포토레지스트 마스크(MP32)를 이용하여 패시베이션(INS0)을 식각한다. 이때, 포토레지스트 마스크(MP32)와 중첩되지 않는 영역의 제2 절연층(INS2)도 식각된다. 따라서 포토레지스트 마스크(MP32)와 중첩되지 않는 영역의 연결전극층(112L)이 노출된다.
이후 도 60을 참조하면, 포토레지스트 마스크(MP32)를 이용하여 연결 전극층(112L)을 식각을 진행하여 연결 전극(112)을 형성한다. 이 때 포토레지스트 마스크(MP32)함께 식각되어 제거된다.
다음, 패시베이션(INS0) 및 하드마스크(HMP31)를 제거한다. 이후, 이후, 도 21 내지 도 32를 참조하여 설명한 바와 같이, 발광 소자(LE) 상의 제2 절연층(INS2), 공통전극(CE), 제3 절연층(INS3), 제1 반사층(RF1), 제2 반사층(RF2), 격벽(PW), 파장 변환층(QDL), 컬러필터층을 더 형성할 수 있다. 도 21 내지 도 32와 중복되는 설명은 생략한다.
도 56 내지 도 60을 참조하여 설명한 표시 패널은 도 55를 참조하면 알 수 있다.
도 61은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다. 도 61에는 일 실시예에 따른 표시 장치(10)가 적용된 가상 현실 장치(1)가 나타나 있다.
도 61을 참조하면, 일 실시예에 따른 가상 현실 장치(1)는 안경 형태의 장치일 수 있다. 일 실시예에 따른 가상 현실 장치(1)는 표시 장치(10), 좌안 렌즈(10a), 우안 렌즈(10b), 지지 프레임(20), 안경테 다리들(30a, 30b), 반사 부재(40), 및 표시 장치 수납부(50)를 구비할 수 있다.
도 61에서는 안경테 다리들(30a, 30b)을 포함하는 가상 현실 장치(1)를 예시하였으나, 일 실시예에 따른 가상 현실 장치(1)는 안경테 다리들(30a, 30b) 대신에 머리에 장착할 수 있는 머리 장착 밴드를 포함하는 헤드 장착형 디스플레이(head mounted display)에 적용될 수도 있다. 즉, 일 실시예에 따른 가상 현실 장치(1)는 도 61에 도시된 것에 한정되지 않으며, 그 밖에 다양한 전자 장치에서 다양한 형태로 적용 가능하다.
표시 장치 수납부(50)는 표시 장치(10)와 반사 부재(40)를 포함할 수 있다. 표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 우안 렌즈(10b)를 통해 사용자의 우안에 제공될 수 있다. 이로 인해, 사용자는 우안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 61에서는 표시 장치 수납부(50)가 지지 프레임(20)의 우측 끝단에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단에 배치될 수 있으며, 이 경우 표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 좌안 렌즈(10a)를 통해 사용자의 좌안에 제공될 수 있다. 이로 인해, 사용자는 좌안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다. 또는, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단과 우측 끝단에 모두 배치될 수 있으며, 이 경우 사용자는 좌안과 우안 모두를 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 62는 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 62를 참조하면, 일 실시예에 따른 표시 장치(10)는 스마트 기기 중 하나인 스마트 워치(2)에 적용될 수 있다.
도 63은 일 실시예에 따른 표시 장치를 포함하는 자동차를 보여주는 일 예시 도면이다. 도 63에는 일 실시예에 따른 표시 장치(10)가 적용된 자동차가 나타나 있다.
도 63을 참조하면, 일 실시예에 따른 표시 장치(10_a, 10_b, 10_c)는 자동차의 계기판에 적용되거나, 자동차의 센터페시아(center fascia)에 적용되거나, 자동차의 대쉬보드에 배치된 CID(Center Information Display)에 적용될 수 있다. 또는, 된 표시 장치(10C)로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(10_d, 10_e)는 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display)에 적용될 수 있다.
도 64는 일 실시예에 따른 표시 장치를 포함하는 투명 표시 장치를 보여주는 일 예시 도면이다.
도 64를 참조하면, 일 실시예에 따른 표시 장치(10)는 투명 표시 장치에 적용될 수 있다. 투명 표시 장치는 영상(IM)을 표시하는 동시에, 광을 투과시킬 수 있다. 그러므로, 투명 표시 장치의 전면(前面)에 위치한 사용자는 표시 장치(10)에 표시된 영상(IM)을 시청할 수 있을 뿐만 아니라, 투명 표시 장치의 배면(背面)에 위치한 사물(RS) 또는 배경을 볼 수 있다. 표시 장치(10)가 투명 표시 장치에 적용되는 경우, 도 6에 도시된 표시 장치(10)의 제1 기판(110)은 광을 투과시킬 수 있는 광 투과부를 포함하거나 광을 투과시킬 수 있는 재료로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 기판
111: 화소 전극 112: 연결 전극
LE: 발광 소자 CE: 공통 전극
INS1, INS2, INS3 : 제1 내지 제3 절연층
MP : 포토레지스트 마스크 패턴
HMP : 하드 마스크 패턴

Claims (30)

  1. 기판 상에 배치된 복수개의 화소 전극들;
    상기 복수개의 화소 전극들 중 각 화소 전극 상에 배치되며 상기 기판의 두께 방향으로 연장되는 발광 소자; 및
    상기 화소 전극과 발광 소자 사이에 배치되는 연결 전극을 포함하고,
    상기 연결 전극의 폭은 상기 발광 소자의 폭보다 넓게 형성되고,
    상기 발광 소자의 상부 모서리와 상기 연결 전극의 상부 모서리는 라운드지게 형성되는 표시장치.
  2. 제1 항에 있어서,
    상기 연결 전극과 상기 발광 소자의 경계 부분의 모서리가 라운드지게 형성되는 표시장치.
  3. 제1 항에 있어서,
    상기 연결 전극은 금(Au), 구리(Cu), 은(Ag), 뤼트게늄(Rg) 중 어느 하나를 포함하는 비휘발성 물질로 형성되는 표시장치.
  4. 제2 항에 있어서,
    상기 복수개의 화소 전극들 사이에 배치되는 제1 절연층
    을 더 포함하고,
    상기 제1 절연층은 계단 구조로 형성되는 표시장치.
  5. 제3 항에 있어서,
    상기 제1 절연층은 상기 연결 전극과 중첩하는 제1 영역과 상기 연결 전극과 중첩하지 않는 제2 영역을 포함하고,
    상기 제1 영역의 두께가 상기 제2 영역의 두께보다 더 두꺼운 표시장치.
  6. 제4 항에 있어서,
    상기 발광 소자의 상면과 측면, 상기 발광 소자가 배치되지 않은 상기 연결 전극의 상면과 상기 연결 전극의 측면을 덮도록 형성되는 제2 절연층을 포함하고,
    상기 제2 절연층은 상기 발광 소자의 상면에 개구부를 갖고,
    상기 제2 절연층은 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 갖는 표시장치.
  7. 제6 항에 있어서,
    상기 제2 절연층 상에 공통 전극이 배치되고,
    상기 공통 전극은 상기 개구부를 통해 상기 발광 소자와 접촉하며,
    상기 공통 전극은 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 갖는 표시장치.
  8. 제1항에 있어서,
    상기 발광 소자는 제3 방향에서 순차적으로 적층된 제1 반도체층, 전자 저지층, 활성층, 초격자층 및 제2 반도체층을 포함하는 표시장치.
  9. 복수개의 화소 전극을 갖는 제1 기판과 발광 물질층을 갖는 제2 기판을 연결 전극층으로 접착하고, 상기 제2 기판을 제거하는 단계;
    상기 발광 물질층 상에 다단 구조를 갖는 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크 패턴에 따라 상기 발광 물질층을 식각하여 발광 소자들과 연결 전극들을 형성하는 단계; 및
    상기 발광 소자 상에 공통 전극을 증착하는 단계를 포함하되,
    상기 하드 마스크 패턴은 중앙부와, 상기 중앙부 둘레에 형성되는 엣지부를 포함하고, 상기 중앙부의 두께는 상기 엣지부의 두께보다 두껍게 형성되는 표시장치의 제조방법.
  10. 제9항에 있어서,
    상기 공통 전극을 증착하는 단계 이전에,
    제2 절연층을 상기 발광 소자 및 상기 연결 전극의 상면 및 측면을 덮도록 형성하는 단계를 더 포함하고,
    상기 제2 절연층은 상기 발광 소자의 상면에 개구부를 갖고,
    상기 공통 전극은 상기 개구부를 통해 상기 발광 소자의 상면에 접촉되는 표시장치의 제조방법.
  11. 제9항에 있어서,
    상기 연결 전극은 금(Au), 구리(Cu), 은(Ag), 뤼트게늄(Rg) 중 어느 하나를 포함하는 비휘발성 물질로 형성되는 표시장치의 제조방법.
  12. 제10항에 있어서,
    상기 발광 소자들과 연결 전극들을 형성하는 단계는,
    상기 엣지부가 제거될 때까지 상기 발광 물질층에 1차 식각을 진행하여 발광 소자의 영역을 정의하고, 상기 연결 전극층에 2차 식각을 진행하여 연결 전극의 영역을 정의하며, 상기 발광 물질층과 상기 연결 전극에 3차 식각을 진행하여 상기 발광 소자 및 상기 연결 전극을 형성하는 표시장치의 제조방법.
  13. 제12항에 있어서,
    상기 연결 전극의 폭은 상기 발광 소자의 폭보다 넓게 형성되고,
    상기 발광 소자의 상부 모서리와 상기 연결 전극의 상부 모서리는 라운드지게 형성되는 표시장치의 제조방법.
  14. 제12항에 있어서,
    상기 제1 기판은 상기 복수개의 화소 전극들 사이에 배치되는 제1 절연층을 포함하고,
    상기 3차 식각에 의해 상기 제1 절연층은 계단 구조로 형성되는 표시장치의 제조방법.
  15. 제14항에 있어서,
    상기 제1 절연층은 상기 연결 전극과 중첩하는 제1 영역과 상기 연결 전극과 중첩하지 않는 제2 영역을 포함하고,
    상기 계단 구조는 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 더 두꺼운 구조인 표시장치의 제조방법.
  16. 제13항에 있어서,
    상기 발광 소자 상에 공통 전극을 증착하는 단계 이전에,
    상기 발광 소자의 상면과 측면, 상기 발광 소자가 배치되지 않은 상기 연결 전극의 상면과 상기 연결 전극의 측면을 덮되, 상기 발광 소자의 상면에 개구부를 갖도록 제2 절연층을 형성하는 단계를 더 포함하고,
    상기 제2 절연층은 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 갖는 표시장치의 제조방법.
  17. 제16 항에 있어서,
    상기 발광 소자 상에 공통 전극을 증착하는 단계는,
    상기 공통 전극이 상기 제2 절연층 상에 증착되어 형성되되, 상기 개구부를 통해 상기 발광 소자와 접촉하며, 상기 발광 소자의 상부 모서리에 대응하는 상부 모서리와 상기 연결 전극의 상부 모서리에 대응하는 모서리에 경사부를 갖도록 형성되는 표시장치의 제조방법.
  18. 복수개의 화소 전극을 갖는 제1 기판과 발광 물질층을 갖는 제2 기판을 연결 전극층으로 접착하고, 상기 제2 기판을 제거하는 단계;
    상기 발광 물질층 상에 하드 마스크과 포토레지스트 마스크로 형성된 이중의 마스크 패턴을 형성하는 단계;
    상기 이중의 마스크 패턴에 따라 상기 발광 물질층을 식각하여 발광 소자들과 연결 전극들을 형성하는 단계; 및
    상기 발광 소자 상에 공통 전극을 증착하는 단계를 포함하되,
    상기 하드 마스크는 발광 소자의 영역을 정의하고, 상기 포토레지스트 마스크는 상기 하드 마스크의 상면 및 측면을 둘러싸도록 형성되며, 상기 연결 전극의 영역을 정의하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 공통 전극을 증착하는 단계 이전에,
    제2 절연층을 상기 발광 소자 및 상기 연결 전극의 상면 및 측면을 덮도록 형성하는 단계를 더 포함하고,
    상기 제2 절연층은 상기 발광 소자의 상면에 개구부를 갖고,
    상기 공통 전극은 상기 개구부를 통해 상기 발광 소자의 상면에 접촉되는 표시장치의 제조방법.
  20. 제18항에 있어서,
    상기 연결 전극은 금(Au), 구리(Cu), 은(Ag), 뤼트게늄(Rg) 중 어느 하나를 포함하는 비휘발성 물질로 형성되는 표시장치의 제조방법.
  21. 제20항에 있어서,
    상기 발광 소자들과 연결 전극들을 형성하는 단계는,
    상기 이중의 마스크 패턴을 이용하여 상기 발광 물질층에 1차 식각을 진행하여 발광 소자의 영역을 정의하고, 상기 연결 전극층에 2차 식각을 진행하여 연결 전극의 영역을 정의하며, 상기 발광 물질층과 상기 연결 전극에 3차 식각을 진행하여 상기 발광 소자 및 상기 연결 전극을 형성하는 표시장치의 제조방법.
  22. 제21항에 있어서,
    상기 제1 기판은 상기 복수개의 화소 전극들 사이에 배치되는 제1 절연층을 포함하고,
    상기 3차 식각에 의해 상기 제1 절연층은 계단 구조로 형성되는 표시장치의 제조방법.
  23. 제22항에 있어서,
    상기 제1 절연층은 상기 연결 전극과 중첩하는 제1 영역과 상기 연결 전극과 중첩하지 않는 제2 영역을 포함하고,
    상기 계단 구조는 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 더 두꺼운 구조인 표시장치의 제조방법.
  24. 복수개의 화소 전극을 갖는 제1 기판과 발광 물질층을 갖는 제2 기판을 연결 전극층으로 접착하고, 상기 제2 기판을 제거하는 단계;
    상기 발광 물질층 상에 다단 구조를 갖는 포토레지스트 마스크 패턴을 형성하는 단계;
    상기 포토레지스트 마스크 패턴에 따라 상기 발광 물질층을 식각하여 발광 소자들과 연결 전극들을 형성하는 단계; 및
    상기 발광 소자 상에 공통 전극을 증착하는 단계;
    를 포함하되,
    상기 포토레지스트 마스크 패턴은 중앙부와, 상기 중앙부 둘레에 형성되는 엣지부를 포함하고, 상기 중앙부의 두께는 상기 엣지부의 두께보다 두껍게 형성되는 표시장치의 제조방법.
  25. 제24항에 있어서,
    상기 공통 전극을 증착하는 단계 이전에,
    제2 절연층을 상기 발광 소자 및 상기 연결 전극의 상면 및 측면을 덮도록 형성하는 단계를 더 포함하고,
    상기 제2 절연층은 상기 발광 소자의 상면에 개구부를 갖고,
    상기 공통 전극은 상기 개구부를 통해 상기 발광 소자의 상면에 접촉되는 표시장치의 제조방법.
  26. 제24항에 있어서,
    상기 연결 전극은 금(Au), 구리(Cu), 은(Ag), 뤼트게늄(Rg) 중 어느 하나를 포함하는 비휘발성 물질로 형성되는 표시장치의 제조방법.
  27. 제24항에 있어서,
    상기 발광 소자들과 연결 전극들을 형성하는 단계는,
    상기 엣지부가 제거될 때까지 상기 발광 물질층에 1차 식각을 진행하여 발광 소자의 영역을 정의하고, 상기 연결 전극층에 2차 식각을 진행하여 연결 전극의 영역을 정의하며, 상기 발광 물질층과 상기 연결 전극에 3차 식각을 진행하여 상기 발광 소자 및 상기 연결 전극을 형성하는 표시장치의 제조방법.
  28. 제27항에 있어서,
    상기 연결 전극의 폭은 상기 발광 소자의 폭보다 넓게 형성되고,
    상기 발광 소자의 상부 모서리와 상기 연결 전극의 상부 모서리는 라운드지게 형성되는 표시장치의 제조방법.
  29. 제28항에 있어서,
    상기 제1 기판은 상기 복수개의 화소 전극들 사이에 배치되는 제1 절연층을 포함하고,
    상기 3차 식각에 의해 상기 제1 절연층은 계단 구조로 형성되는 표시장치의 제조방법.
  30. 제29항에 있어서,
    상기 제1 절연층은 상기 연결 전극과 중첩하는 제1 영역과 상기 연결 전극과 중첩하지 않는 제2 영역을 포함하고,
    상기 계단 구조는 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 더 두꺼운 구조인 표시장치의 제조방법.

KR1020220149228A 2022-11-10 2022-11-10 표시 장치 및 그 제조 방법 KR20240068899A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/475,040 US20240162275A1 (en) 2022-11-10 2023-09-26 Display device and method of fabricating the same
CN202311475320.8A CN118019394A (zh) 2022-11-10 2023-11-07 显示装置和制造显示装置的方法

Publications (1)

Publication Number Publication Date
KR20240068899A true KR20240068899A (ko) 2024-05-20

Family

ID=

Similar Documents

Publication Publication Date Title
US11538851B2 (en) Display device and display device manufacturing method
JP4849821B2 (ja) 表示装置、電子機器
KR102400901B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
EP4191677A1 (en) Display device
KR20220149829A (ko) 표시 장치와 그의 제조 방법
KR20220019198A (ko) 표시 장치
CN116096148A (zh) 显示装置
KR20240068899A (ko) 표시 장치 및 그 제조 방법
KR20220149853A (ko) 표시 장치와 그의 제조 방법
US20240162275A1 (en) Display device and method of fabricating the same
KR20240013906A (ko) 표시 장치 및 그 제조 방법
CN116097433A (zh) 显示设备
KR20240013907A (ko) 표시장치 및 그 제조 방법
KR20240008983A (ko) 표시 장치 및 그 제조 방법
US20220199745A1 (en) Display device
US20230017296A1 (en) Display device
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법
CN116034469A (zh) 显示装置及其制造方法
KR20240009547A (ko) 표시 장치 및 이의 제조 방법
KR20240068851A (ko) 표시 장치
KR20230106767A (ko) 표시 장치와 그의 제조 방법
KR20230030124A (ko) 표시 장치
KR20220148958A (ko) 표시 장치
KR20230143218A (ko) 표시 장치 및 그 제조 방법
KR20240007844A (ko) 표시 장치