CN118019394A - 显示装置和制造显示装置的方法 - Google Patents

显示装置和制造显示装置的方法 Download PDF

Info

Publication number
CN118019394A
CN118019394A CN202311475320.8A CN202311475320A CN118019394A CN 118019394 A CN118019394 A CN 118019394A CN 202311475320 A CN202311475320 A CN 202311475320A CN 118019394 A CN118019394 A CN 118019394A
Authority
CN
China
Prior art keywords
light emitting
emitting element
layer
connection electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311475320.8A
Other languages
English (en)
Inventor
金秀哲
金泰均
赵晟原
朴鎭泽
崔宰豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118019394A publication Critical patent/CN118019394A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置和制造显示装置的方法。所述显示装置包括：多个像素电极，在基底上；发光元件，在多个像素电极上，并且沿着基底的厚度方向延伸；以及连接电极，在多个像素电极与发光元件之间，其中，连接电极的宽度比发光元件的宽度大，并且发光元件中的每个的上角部和连接电极中的每个的上角部是倒圆的。

Description

显示装置和制造显示装置的方法
本申请要求于2022年11月10日在韩国知识产权局提交的第10-2022-0149228号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用被包含于此。
技术领域
本公开涉及一种显示装置和制造该显示装置的方法。
背景技术
随着多媒体技术的发展，显示装置正变得越来越重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
通常，显示装置包括诸如有机发光显示面板或LCD面板的显示面板。发光显示面板可以包括发光元件，诸如以发光二极管(LED)为例。LED的示例包括使用有机材料作为发光材料的有机LED(OLED)和使用无机材料作为发光材料的无机LED。
发明内容
本公开的实施例的方面和特征提供了一种显示装置和制造该显示装置的方法，该显示装置能够防止由于在通过将发光材料层接合在电路基底上来形成发光元件期间通过蚀刻具有非挥发性质的连接电极层来形成连接电极时可能发生的重新布置现象(rearrangement phenomenon)而在每个发光元件上形成侧壁。
然而，本公开的实施例的方面和特征不限于这里阐述的方面和特征。通过参照下面给出的本公开的详细描述，本公开的上述以及其它方面和特征对于本公开所属领域的普通技术人员将变得更清楚。
根据本公开的一个或更多个实施例，一种显示装置包括：多个像素电极，在基底上；发光元件，在多个像素电极上，并且在基底的厚度方向上延伸；以及连接电极，在多个像素电极与发光元件之间，其中，连接电极的宽度比发光元件的宽度大，并且发光元件中的每个的上角部和连接电极中的每个的上角部是倒圆的。
连接电极与发光元件之间的边界部分的角部是倒圆的。
连接电极包括非挥发性材料，非挥发性材料包括从金(Au)、铜(Cu)、银(Ag)和(Rg)之中选择的一种或更多种。
显示装置还包括：第一绝缘层，在像素电极之间，其中，第一绝缘层具有台阶结构。
第一绝缘层包括与连接电极叠置的第一区域以及不与连接电极叠置的第二区域，并且第一区域的厚度比第二区域的厚度大。
显示装置还包括：第二绝缘层，覆盖发光元件中的每个的顶表面和侧表面、连接电极的顶表面的不与发光元件叠置的部分以及连接电极中的每个的侧表面，其中，第二绝缘层包括位于发光元件的顶表面处的开口，并且还包括与发光元件中的每个的上角部对应的上角部以及位于与连接电极中的每个的上角部对应的角部处的倾斜部分。
显示装置还包括：共电极，在第二绝缘层上，其中，共电极通过开口与发光元件接触，并且包括与发光元件中的每个的上角部对应的上角部以及位于与连接电极中的每个的上角部对应的角部处的倾斜部分。
发光元件中的每个包括在第三方向上顺序地堆叠的第一半导体层、电子阻挡层、活性层、超晶格层和第二半导体层。
根据本公开的一个或更多个实施例，一种制造显示装置的方法包括：用连接电极层将其上定位有多个像素电极的第一基底和其上定位有发光材料层的第二基底接合，并且去除第二基底；在发光材料层上形成具有台阶结构的硬掩模图案；通过使用硬掩模图案蚀刻发光材料层和连接电极层来形成发光元件和连接电极；以及在发光元件上沉积共电极，其中，硬掩模图案包括中间部分和沿着中间部分的外围定位的边缘部分，并且中间部分的厚度比边缘部分的厚度大。
在沉积共电极的步骤之前，所述方法还包括：形成第二绝缘层，以覆盖发光元件中的每个的顶表面和侧表面以及连接电极中的每个的顶表面和侧表面，其中，第二绝缘层包括位于发光元件的顶表面处的开口，并且共电极通过开口与发光元件的顶表面接触。
连接电极包括非挥发性材料，非挥发性材料包括从金(Au)、铜(Cu)、银(Ag)和(Rg)之中选择的一种或更多种。
形成发光元件和连接电极的步骤包括：通过对发光材料层执行一次蚀刻工艺直到去除边缘部分来限定发光元件区域；通过对连接电极层执行二次蚀刻工艺来限定连接电极区域；以及通过对发光材料层和连接电极层执行三次蚀刻工艺来形成发光元件和连接电极。
连接电极的宽度比发光元件的宽度大，并且发光元件中的每个的上角部和连接电极中的每个的上角部是倒圆的。
第一基底还包括位于像素电极之间的第一绝缘层，并且第一绝缘层通过三次蚀刻工艺形成为具有台阶结构。
第一绝缘层包括与连接电极叠置的第一区域以及不与连接电极叠置的第二区域，并且第一区域的厚度比第二区域的厚度大。
在发光元件上沉积共电极的步骤之前，所述方法还包括：形成第二绝缘层，以覆盖发光元件中的每个的顶表面和侧表面、连接电极的顶表面的不与发光元件叠置的部分以及连接电极中的每个的侧表面，并且第二绝缘层具有位于发光元件的顶表面处的开口，其中，第二绝缘层包括与发光元件中的每个的上角部对应的上角部以及位于与连接电极中的每个的上角部对应的角部处的倾斜部分。
其中，在发光元件上沉积共电极的步骤包括：在第二绝缘层上沉积共电极，共电极通过开口与发光元件接触，并且具有与发光元件中的每个的上角部对应的上角部以及位于与连接电极中的每个的上角部对应的角部处的倾斜部分。
根据本公开的一个或更多个实施例，一种制造显示装置的方法包括：用连接电极层将其上定位有多个像素电极的第一基底和其上定位有发光材料层的第二基底接合，并且去除第二基底；在发光材料层上形成包括硬掩模图案和光致抗蚀剂掩模图案的双掩模图案；通过使用双掩模图案蚀刻发光材料层和连接电极层来形成发光元件和连接电极；以及在发光元件上沉积共电极，其中，硬掩模图案限定发光元件区域，并且光致抗蚀剂掩模图案形成为围绕硬掩模图案中的每个的顶表面和侧表面并且限定连接电极区域。
在沉积共电极之前，所述方法还包括：形成覆盖发光元件中的每个的顶表面和侧表面以及连接电极中的每个的顶表面和侧表面的第二绝缘层，其中，第二绝缘层包括位于发光元件的顶表面处的开口，并且共电极通过开口与发光元件的顶表面接触。
连接电极包括非挥发性材料，非挥发性材料包括从金(Au)、铜(Cu)、银(Ag)和(Rg)之中选择的一种或更多种。
形成发光元件和连接电极的步骤包括：通过使用双掩模图案对发光材料层执行一次蚀刻工艺来限定发光元件区域；通过对连接电极层执行二次蚀刻工艺来限定连接电极区域；以及通过对发光材料层和连接电极层执行三次蚀刻工艺来形成发光元件和连接电极。
第一基底还包括位于像素电极之间的第一绝缘层，并且第一绝缘层通过三次蚀刻工艺形成为具有台阶结构。
第一绝缘层包括与连接电极叠置的第一区域以及不与连接电极叠置的第二区域，并且第一区域的厚度比第二区域的厚度大。
根据本公开的一个或更多个实施例，一种制造显示装置的方法包括：用连接电极层将其上定位有多个像素电极的第一基底和其上定位有发光材料层的第二基底接合，并且去除第二基底；在发光材料层上形成具有台阶结构的光致抗蚀剂掩模图案；通过使用光致抗蚀剂掩模图案蚀刻发光材料层和连接电极层来形成发光元件和连接电极；以及在发光元件上沉积共电极，其中，光致抗蚀剂掩模图案包括中间部分和沿着中间部分的外围定位的边缘部分，并且中间部分的厚度比边缘部分的厚度大。
在沉积共电极的步骤之前，所述方法还包括：形成第二绝缘层，以覆盖发光元件中的每个的顶表面和侧表面以及连接电极中的每个的顶表面和侧表面，其中，第二绝缘层包括位于发光元件的顶表面处的开口，并且共电极通过开口与发光元件的顶表面接触。
连接电极包括非挥发性材料，非挥发性材料包括从金(Au)、铜(Cu)、银(Ag)和(Rg)之中选择的一种或更多种。
形成发光元件和连接电极的步骤包括：通过对发光材料层执行一次蚀刻工艺直到去除边缘部分来限定发光元件区域；通过对连接电极层执行二次蚀刻工艺来限定连接电极区域；以及通过对发光材料层和连接电极层执行三次蚀刻工艺来形成发光元件和连接电极。
连接电极的宽度比发光元件的宽度大，并且发光元件中的每个的上角部和连接电极中的每个的上角部是倒圆的。
第一基底还包括位于像素电极之间的第一绝缘层，并且第一绝缘层通过三次蚀刻工艺形成为具有台阶结构。
第一绝缘层包括与连接电极叠置的第一区域以及不与连接电极叠置的第二区域，并且第一区域的厚度比第二区域的厚度大。根据本公开的前述和其它实施例，可以解决由于用于形成连接电极的元件的重新布置而在每个发光元件的侧面上形成不期望的侧壁而可能引起的任何缺陷。
应注意的是，本公开的效果不限于上述效果，并且根据下面的描述，本公开的其它效果将是清楚的。
附图说明
通过参照附图来详细地描述本公开的实施例，本公开的上述以及其它方面和特征将变得更清楚，在附图中：
图1A是根据本公开的一个或更多个实施例的显示装置的平面图；
图1B是图1A的区域A的放大平面图；
图2是图1A的显示装置的显示基底的电路的布局图；
图3是图1A的显示装置的像素的等效电路图；
图4是根据本公开的一个或更多个实施例的显示装置的像素的等效电路图；
图5是根据本公开的一个或更多个实施例的显示装置的像素的等效电路图；
图6是图1A的显示装置的部分的剖视图；
图7是示出根据本公开的一个或更多个实施例的像素电极和发光元件的放大剖视图；
图8是图6的发光元件的放大剖视图；
图9是图6的发光元件的剖视图；
图10是图9的像素电极和发光元件的放大剖视图；
图11A是根据本公开的一个或更多个实施例的显示面板的沿着图1B的线I-I'截取的剖视图；
图11B是根据本公开的一个或更多个实施例的显示面板的沿着图1B的线I-I'截取的剖视图；
图11C是根据本公开的一个或更多个实施例的显示面板的沿着图1B的线I-I'截取的剖视图；
图12是示出根据本公开的一个或更多个实施例的制造显示装置的方法的流程图；
图13至图33是示出图12的方法的剖视图；
图34是示出根据本公开的一个或更多个实施例的制造显示装置的方法的流程图；
图35至图41是示出图34的方法的剖视图；
图42是示出根据本公开的一个或更多个实施例的制造显示装置的方法的流程图；
图43至图48是示出图42的方法的剖视图；
图49至图55是示出根据本公开的一个或更多个实施例的使用双掩模制造显示面板的方法的剖视图；
图56至图60是示出根据本公开的一个或更多个实施例的使用双掩模制造显示面板的方法的剖视图；
图61是示意性地示出根据一个或更多个实施例的包括显示装置的虚拟现实装置的示例图；
图62是示意性地示出根据一个或更多个实施例的包括显示装置的智能装置的示例图；
图63是示意性地示出根据一个或更多个实施例的包括显示装置的车辆的示例的图；以及
图64是示意性地示出根据一个或更多个实施例的包括显示装置的透明显示装置的示例的图。
具体实施方式
现在将在下文中参照附图来更充分地描述本公开，在附图中示出了本公开的实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的精神和范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在居间层。贯穿本公开，相同的附图标记指示相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的精神和范围的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各种实施例的特征中的每个可以部分地或全部地组合或者彼此组合，并且在技术上各种互锁和驱动是可行的。每个实施例可以彼此独立地实现，或者可以关联地一起实现。
在下文中，将参照附图来描述具体实施例。
如这里使用的术语“约”或“近似”包括所陈述的值，并且表示在如本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关联的误差(即，测量系统的限制)而确定的特定值的可接受偏差范围内。例如，“约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
将理解的是，术语“接触”、“连接到”和“结合到”可以包括物理和/或电接触、连接或结合。
出于其含义和解释的目的，短语“……中的至少一个(种/者)”意图包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”或“选自A和B中的至少一个(种/者)”可以理解为表示“A、B或者A和B”。
除非这里另有定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与其在相关领域和本公开的背景中的含义一致的含义，并且不应以理想化或过于形式的意义来解释，除非这里明确地如此定义。
图1A是根据本公开的一个或更多个实施例的显示装置的平面图，图1B是图1A的区域A的放大平面图。
参照图1A，显示装置10可以适用于智能电话、移动电话、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、电视(TV)、游戏控制台、手表型电子装置、头戴式显示器、PC监视器、笔记本计算机、汽车导航系统、汽车仪表板、数码相机、摄像机、电子广告牌、各种医疗装置、各种检查装置、家用电器(诸如冰箱和洗衣机)和/或物联网(IoT)装置。显示装置10在下文中将被描述为例如具有高分辨率或超高分辨率(诸如HD、UHD、4K和/或8K)的TV。
显示装置10可以根据其显示图像的方式分类。例如，显示装置10可以是有机发光二极管(OLED)显示装置、无机电致发光(EL)显示装置、量子点发光显示(QED)装置、微发光二极管(micro LED)显示装置、纳米发光二极管(nano OLED)显示装置、等离子显示装置(PDP)、场发射显示(FED)装置、阴极射线管(CRT)显示装置、液晶显示(LCD)装置和/或电泳显示(EPD)装置。显示装置10在下文中将被描述为例如OLED显示装置，并且除非另有说明，否则OLED显示装置在下文中将被简称为显示装置。然而，显示装置10不限于OLED显示装置，并且各种其它显示装置也可以适用于显示装置10。
第一方向DR1指显示装置10的水平方向，第二方向DR2指显示装置10的竖直方向，第三方向DR3指显示装置10的厚度方向。如这里使用的，术语“左”、“右”、“上”和“下”指如从显示装置10上方观看的其相应方向。例如，术语“右侧”指第一方向DR1上的一侧，术语“左侧”指第一方向DR1上的另一侧，术语“上侧”指第二方向DR2上的第一侧，术语“下侧”指第二方向DR2上的第二侧。术语“顶部”指第三方向DR3上的一侧，术语“底部”指第三方向DR3上的另一侧。
显示装置10在平面图中可以具有例如正方形形状。在显示装置10是TV的情况下，显示装置10可以具有其长边在显示装置10的水平方向上对准的矩形形状，但是本公开不限于此。可选地，显示装置10可以具有其长边在显示装置10的竖直方向上对准的矩形形状，或者可以可旋转地安装，使得显示装置10的长边在显示装置10的水平方向或竖直方向上可变地对准。可选地，显示装置10可以具有圆形形状或椭圆形状。
显示装置10可以包括显示区域DPA和沿着显示区域DPA的边缘或外围的非显示区域NDA。显示区域DPA可以是执行图像显示的有效区域。显示区域DPA在平面图中可以具有与显示装置10类似的形状(例如，正方形形状)，但是本公开不限于此。
显示区域DPA可以包括多个像素PX。像素PX可以沿着矩阵的行方向和列方向布置。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的部分。显示区域DPA可以具有正方形形状，并且非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。
用于驱动显示区域DPA的驱动电路或驱动元件可以设置在非显示区域NDA中。在非显示区域NDA的与显示装置10的第一侧(或下侧)相邻的部分中，可以在显示装置10的显示基底上设置垫(pad，也被称为“焊盘”)单元，并且可以在垫单元中的垫电极上安装外部装置EXD。外部装置EXD的示例包括连接膜、印刷电路板(PCB)、驱动器集成芯片DIC、连接器和布线连接膜。在非显示区域NDA的与显示装置10的第二侧(或左侧)相邻的部分中，可以设置直接形成在显示装置10的显示基底上的扫描驱动器(或扫描驱动单元)SDR。
参照图1B，显示面板100的显示区域DPA可以包括多个像素PX。像素PX可以包括发光元件LE，并且可以被定义为能够通过组合从发光元件LE发射的光束来显示白光的最小发光单元。
像素PX中的每个可以包括多个发射区域EA1至EA4。图1B示出了像素PX中的每个包括四个发射区域(即，第一发射区域EA1至第四发射区域EA4)，但是本公开不限于此。可选地，像素PX中的每个可以包括三个发射区域(即，第一发射区域EA1至第三发射区域EA3)，并且第一发射区域EA1至第三发射区域EA3中的每个可以包括发射第一光的发光元件LE。例如，参照图11C，第一发射区域EA1至第三发射区域EA3可以分别包括发射不同波长的光的第一发光元件LE1至第三发光元件LE3。
第一发射区域EA1指发射第一光的区域。第一发射区域EA1可以将从发光元件LE输出的第一光原样发射。第一光可以是蓝色波长范围内的光。蓝色波长范围可以为约370nm至约460nm，但是本公开不限于此。
第二发射区域EA2指发射第二光的区域。第二发射区域EA2可以将从发光元件LE输出的第一光中的一些转换为第二光，并且可以输出第二光。第二光可以是绿色波长范围内的光。绿色波长范围可以为约480nm至约560nm，但是本公开不限于此。
第三发射区域EA3指发射第三光的区域。第三发射区域EA3可以将从发光元件LE输出的第一光中的一些转换为第三光，并且可以输出第三光。第三光可以是红色波长范围内的光。红色波长范围可以为约600nm至约750nm，但是本公开不限于此。
第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以沿着第一方向DR1交替地布置。例如，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以沿着第一方向DR1以第一发射区域EA1、第二发射区域EA2和第三发射区域EA3的顺序布置。
第一发射区域EA1可以沿着第二方向DR2布置。第二发射区域EA2可以沿着第二方向DR2布置。第三发射区域EA3可以沿着第二方向DR2布置。
图2是图1A的显示装置的显示基底的电路的布局图。
参照图2，多条线设置在第一基底上。多条线可以包括扫描线SCL、感测信号线SSL、数据线DTL、参考电压线RVL和第一电源线ELVDL。
扫描线SCL和感测信号线SSL可以在第一方向DR1上延伸。扫描线SCL和感测信号线SSL可以连接到扫描驱动单元SDR。扫描驱动单元SDR可以包括扫描驱动电路。扫描驱动单元SDR可以在显示区域DPA的一侧设置在非显示区域NDA中，但是本公开不限于此。可选地，扫描驱动单元SDR可以在显示区域DPA的两侧设置在非显示区域NDA中。扫描驱动单元SDR可以连接到信号连接线CWL，并且信号连接线CWL的至少一端可以在非显示区域NDA中形成垫WPD_CW，并且可以连接到图1A的外部装置EXD。
数据线DTL和参考电压线RVL可以在与第一方向DR1交叉的第二方向DR2上延伸。第一电源线ELVDL可以包括在第二方向DR2上延伸的部分。第一电源线ELVDL还可以包括在第一方向DR1上延伸的部分。第一电源线ELVDL可以具有网状结构，但是本公开不限于此。
布线垫WPD可以设置在数据线DTL、参考电压线RVL和第一电源线ELVDL中的每条的至少一端处。布线垫WPD可以设置在非显示区域NDA的垫单元PDA中。数据线DTL的布线垫WPD_DT(在下文中，数据布线垫WPD_DT)、参考电压线RVL的布线垫WPD_RV(在下文中，参考电压垫WPD_RV)和第一电源线ELVDL的布线垫WPD_ELVD(在下文中，第一电源垫WPD_ELVD)可以设置在非显示区域NDA的垫单元PDA中。可选地，数据布线垫WPD_DT、参考电压垫WPD_RV和第一电源垫WPD_ELVD可以设置在非显示区域NDA的不同部分中。如上面已经提到的，图1A的外部装置EXD可以安装在布线垫WPD上。外部装置EXD可以经由各向异性导电膜(ACF)或超声接合安装在布线垫WPD上。
显示基底上的每个像素PX包括像素驱动电路。经过或通过每个像素PX，上述线可以将驱动信号施加到像素驱动电路。像素驱动电路可以包括晶体管和电容器。包括在像素驱动电路中的晶体管和电容器的数量可以变化。例如，像素驱动电路在下文中将被描述为具有包括三个晶体管和一个电容器的“3T1C”结构，但是本公开不限于此。可选地，诸如“2T1C”、“7T1C”或“6T1C”结构的各种其它结构也可以适用于像素驱动电路。
图3是图1A的显示装置的像素的等效电路图。
参照图3，像素PX包括发光元件LE、三个晶体管(即，驱动晶体管DTR、第一晶体管STR1和第二晶体管STR2)以及一个电容器CST。
发光元件LE根据通过驱动晶体管DTR施加到其的电流发射光。发光元件LE可以实现为无机发光二极管(LED)、OLED、微LED或纳米LED。
发光元件LE的第一电极(或阳极)可以连接到驱动晶体管DTR的源电极，发光元件LE的第二电极(或阴极)可以连接到被供应有低电位电压(或第二电源电压)的第二电源线ELVSL。第二电源电压比供应到第一电源线ELVDL的高电位电压(或第一电源电压)低。
驱动晶体管DTR根据驱动晶体管DTR的栅电极与源电极之间的电压差来控制从第一电源线ELVDL流到发光元件LE中的电流。驱动晶体管DTR的栅电极可以连接到第一晶体管STR1的第一电极，驱动晶体管DTR的源电极可以连接到发光元件LE的第一电极，驱动晶体管DTR的漏电极可以连接到被供应有第一电源电压的第一电源线ELVDL。
第一晶体管STR1通过来自扫描线SCL的扫描信号导通，以将数据线DTL和驱动晶体管DTR的栅电极连接。第一晶体管STR1的栅电极可以连接到扫描线SCL，第一晶体管STR1的第一电极可以连接到驱动晶体管DTR的栅电极，第一晶体管STR1的第二电极可以连接到数据线DTL。
第二晶体管STR2通过来自感测信号线SSL的感测信号导通，以将初始化电压线VIL和驱动晶体管DTR的源电极连接。第二晶体管STR2的栅电极可以连接到感测信号线SSL，第二晶体管STR2的第一电极可以连接到初始化电压线VIL，第二晶体管STR2的第二电极可以连接到驱动晶体管DTR的源电极。
第一晶体管STR1和第二晶体管STR2的第一电极可以是源电极，第一晶体管STR1和第二晶体管STR2的第二电极可以是漏电极。可选地，第一晶体管STR1和第二晶体管STR2的第一电极可以是漏电极，第一晶体管STR1和第二晶体管STR2的第二电极可以是源电极。
电容器CST形成在驱动晶体管DTR的栅电极与源电极之间。电容器CST存储与驱动晶体管DTR的栅电极和源电极之间的电压差对应的电压。
驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2可以形成为薄膜晶体管(TFT)。图3示出了驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2是N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。可选地，驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2可以是P型MOSFET。又可选地，驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2中的一些可以是P型MOSFET，并且其它晶体管可以是N型MOSFET。
图4是根据本公开的另一实施例的显示装置的像素的等效电路图。
参照图4，发光元件LE的第一电极可以连接到第四晶体管STR4的第一电极和第六晶体管STR6的第二电极，发光元件LE的第二电极可以连接到第二电源线ELVSL。寄生电容器Cel可以形成在发光元件LE的第一电极与第二电极之间。
像素PX包括驱动晶体管DTR、开关元件和电容器CST。开关元件包括第一晶体管STR1、第二晶体管STR2、第三晶体管STR3、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6。
驱动晶体管DTR包括栅电极、第一电极和第二电极。驱动晶体管DTR控制在其第一电极与第二电极之间流动的漏极-源极电流Ids(在下文中，驱动电流Ids)。
电容器CST形成在驱动晶体管DTR的栅电极与第一电源线ELVDL之间。电容器CST的第一电极可以连接到驱动晶体管DTR的栅电极，电容器CST的第二电极可以连接到第一电源线ELVDL。
如果第一晶体管STR1至第六晶体管STR6的第一电极和驱动晶体管DTR的第一电极是源电极，那么第一晶体管STR1至第六晶体管STR6的第二电极和驱动晶体管DTR的第二电极可以是漏电极。可选地，如果第一晶体管STR1至第六晶体管STR6的第一电极和驱动晶体管DTR的第一电极是漏电极，那么第一晶体管STR1至第六晶体管STR6的第二电极和驱动晶体管DTR的第二电极可以是源电极。
第一晶体管STR1至第六晶体管STR6的有源层和驱动晶体管DTR的有源层可以由从多晶硅、非晶硅和氧化物半导体之中选择的一种或更多种形成。例如，第一晶体管STR1至第六晶体管STR6的有源层和驱动晶体管DTR的有源层可以通过低温多晶硅(LTPS)工艺由多晶硅形成。
图4示出了第一晶体管STR1至第六晶体管STR6和驱动晶体管DTR形成为P型MOSFET，但是本公开不限于此。可选地，第一晶体管STR1至第六晶体管STR6和驱动晶体管DTR可以形成为N型MOSFET。
来自第一电源线ELVDL的第一电源电压、来自第二电源线ELVSL的第二电源电压和来自第三电源线VIL的第三电源电压可以考虑到驱动晶体管DTR的特性和发光元件LE的特性来设定。
例如，第一晶体管STR1可以连接在驱动晶体管DTR的栅电极与第二电极之间，第一晶体管STR1的栅电极可以连接到写入扫描线GWL。第一晶体管STR1可以包括第一第一晶体管ST1-1和第二第一晶体管ST1-2。
例如，第二晶体管STR2可以连接在数据线DTL与驱动晶体管DTR的第一电极之间，第二晶体管STR2的栅电极可以连接到写入扫描线GWL。
例如，第三晶体管STR3可以连接在驱动晶体管DTR的栅电极与第三电源线VIL(例如，初始化电压线)之间，第三晶体管STR3的栅电极可以连接到初始化扫描线GIL。第三晶体管STR3可以包括第一第三晶体管ST3-1和第二第三晶体管ST3-2。
例如，第四晶体管STR4可以连接在第三电源线VIL(例如，初始化电压线)与发光元件LE和第六晶体管STR6的第二电极之间，第四晶体管STR4的栅电极可以连接到控制扫描线GCL。
例如，第五晶体管STR5可以连接在第一电源线ELVDL与驱动晶体管DTR的第一电极之间，第五晶体管STR5的栅电极可以连接到发射控制线EL。
例如，第六晶体管STR6可以连接在驱动晶体管DTR的第二电极与发光元件LE之间，第六晶体管STR6的栅电极可以连接到发射控制线EL。
图5是根据本公开的一个或更多个实施例的显示装置的像素的等效电路图。
图5的实施例与图4的实施例的不同之处在于：驱动晶体管DTR以及第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6形成为P型MOSFET，第一晶体管STR1和第三晶体管STR3形成为N型MOSFET。
参照图5，P型MOSFET的有源层(即，驱动晶体管DTR的有源层以及第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6的有源层)可以由多晶硅形成，N型MOSFET的有源层(即，第一晶体管STR1和第三晶体管STR3的有源层)可以由氧化物半导体形成。
图5的实施例与图4的实施例的不同之处还在于：第二晶体管STR2和第四晶体管STR4的栅电极连接到写入扫描线GWL，第一晶体管ST1的栅电极连接到控制扫描线GCL。由于第一晶体管STR1和第三晶体管STR3形成为N型MOSFET，因此具有栅极高电压的扫描信号可以施加到控制扫描线GCL和初始化扫描线GIL。相反，由于第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6形成为P型MOSFET，因此具有栅极低电压的扫描信号可以施加到写入扫描线GWL和发射控制线EL。
本公开不限于图3至图5的等效电路图，并且也可以采用本公开所属领域的普通技术人员可用的各种其它电路构造。
图6是图1A的显示装置的一部分的剖视图。图7是示出根据本公开的一个或更多个实施例的像素电极和发光元件的放大剖视图。图8是图6的发光元件的放大剖视图。图9是图6的发光元件的剖视图。图10是图9的像素电极和发光元件的放大剖视图。图11A是根据本公开的一个或更多个实施例的显示面板的沿着图1B的线I-I'截取的剖视图。
参照图6至图8，显示面板100可以包括半导体电路基底110和发光元件层120。
半导体电路基底110可以包括第一基底SUB1、多个像素电路单元PXC、多个像素电极111、连接电极112和第一绝缘层INS1。
第一基底SUB1可以是硅晶圆基底。第一基底SUB1可以由单晶硅形成。
像素电路单元PXC可以设置在第一基底SUB1中。像素电路单元PXC可以包括通过半导体工艺形成的互补金属氧化物半导体(CMOS)电路。像素电路单元PXC中的每个可以包括通过半导体工艺形成的至少一个晶体管。像素电路单元PXC中的每个还可以包括通过半导体工艺形成的至少一个电容器。
像素电路单元PXC可以设置在显示区域DPA中。像素电路单元PXC可以连接到像素电极111。也就是说，像素电路单元PXC可以连接到像素电极111，以一一对应于像素电极111。像素电路单元PXC可以将像素电压或阳极电压施加到像素电极111。
像素电极111可以设置在像素电路单元PXC上。像素电极111可以是从像素电路单元PXC暴露的电极。也就是说，像素电极111可以从像素电路单元PXC的顶表面暴露。像素电极111可以与像素电路单元PXC一体地形成。像素电极111可以从像素电路单元PXC接收像素电压或阳极电压。像素电极111可以包括从钨(W)、铜(Cu)、钛(Ti)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)之中选择的一种或更多种和/或其混合物。像素电极111可以具有其中堆叠有两个或更多个金属层的多层结构。例如，像素电极111可以具有其中Cu层堆叠在Ti层上的结构，但是本公开不限于此。
第一绝缘层INS1可以设置在第一基底SUB1的未设置像素电极111的部分上。第一绝缘层INS1可以设置在像素电极111之间，并且可以形成为具有台阶结构。第一绝缘层INS1可以形成为在与连接电极112叠置的区域中具有第一厚度dins1-1，并且在不与连接电极112叠置的区域中具有第二厚度dins1-2。第一厚度dins1-1可以比第二厚度dins1-2大。也就是说，第一绝缘层INS1可以形成为在与连接电极112叠置的区域中比在不与连接电极112叠置的区域中厚。
第一绝缘层INS1可以形成为无机膜，诸如氧化硅(SiO2)膜、氧化铝(Al2O3)膜和/或氧化铪(HfOx)膜。
连接电极112可以设置在像素电极111上。连接电极112可以在显示装置10的制造期间用作将像素电极111和发光元件LE接合的接合金属。连接电极112可以包括非挥发性元素。非挥发性元素可以是例如至少一种XI族元素，诸如Au、Cu、Ag和/或(Rg)。连接电极112可以形成为具有倒圆的上角部。
发光元件层120可以包括发光元件LE、第二绝缘层INS2和共电极CE。
发光元件LE可以设置在连接电极112上。发光元件LE可以设置为与像素电极111叠置。发光元件LE可以是在第三方向DR3上延伸的竖直LED。也就是说，发光元件LE在第三方向DR3上的长度可以比发光元件LE在水平方向上的长度大。这里，发光元件LE在水平方向上的长度可以指发光元件LE在第一方向DR1或第二方向DR2上的长度。例如，发光元件LE在第三方向DR3上的长度可以为约1μm至约5μm。发光元件LE可以形成为具有倒圆的上角部。
在发光元件LE和连接电极112形成为具有倒圆的上角部的情况下，第二绝缘层INS2和共电极CE也可以形成为具有倒圆的上角部。在实施例中，连接电极112与发光元件LE之间的边界部分的角部可以是倒圆的。
另一方面，如图9和图10中所示，发光元件LE12和连接电极1112可以形成为具有不被倒圆而是直角的上角部。在这种情况下，第二绝缘层INS212和共电极CE12也可以形成为具有直角的上角部。
第二绝缘层INS212和共电极CE12中的每个的上角部的形状可以根据发光元件LE12和连接电极1112中的每个的上角部的形状而变化。
再次参照图6至图8，发光元件LE可以是微LED或纳米LED。如图8中所示，发光元件LE中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2。如图8中所示，第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2可以在第三方向DR3上顺序地堆叠。
发光元件LE可以具有在横向上比在纵向上延伸得长的圆柱形形状、盘形状或棒形状，但是本公开不限于此。可选地，发光元件LE可以具有线形状、管形状、多棱柱形状(诸如正方体形状、长方体形状或六棱柱形状)或各种其它形状(诸如在一个方向上延伸且外侧部分地倾斜的形状)。
第一半导体层SEM1可以设置在连接电极112中的一个上。第一半导体层SEM1可以掺杂有第一导电类型的掺杂剂，诸如镁(Mg)、锌(Zn)、Ca和/或钡(Ba)。例如，第一半导体层SEM1可以是掺杂有Mg的p-GaN，Mg是p型掺杂剂。第一半导体层SEM1的厚度Tsem1可以为约30nm至约200nm。
电子阻挡层EBL可以设置在第一半导体层SEM1上。电子阻挡层EBL可以是抑制或者防止过多电子流入到活性层MQW中的层。例如，电子阻挡层EBL可以是掺杂有Mg的p-AlGaN，Mg是p型掺杂剂。电子阻挡层EBL的厚度Tebl可以为约10nm至约50nm。在一个或更多个实施例中，可以不设置电子阻挡层EBL。
活性层MQW可以设置在电子阻挡层EBL上。活性层MQW可以根据从第一半导体层SEM1和第二半导体层SEM2施加到其的电信号通过电子-空穴对的复合来发射光。活性层MQW可以发射具有450nm至495nm的中心波段的第一光(即，蓝色波长的光)，但是本公开不限于此。
活性层MQW可以包括具有单量子阱结构或多量子阱结构的材料。在活性层MQW包括具有多量子阱结构的材料的情况下，活性层MQW可以具有其中多个阱层和多个势垒层交替地堆叠的结构。阱层可以由InGaN形成，但是不限于此，并且势垒层可以由GaN或AlGaN形成，但是不限于此。阱层的厚度可以为约1nm至约4nm，势垒层的厚度可以为约3nm至约10nm。
可选地，活性层MQW可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地堆叠的结构，或者可以根据将由活性层MQW发射的光的波段而包括III族半导体材料或V族半导体材料。由活性层MQW发射的光不限于第一光，并且在一个或更多个实施例中，活性层MQW可以发射第二光(或绿色波长的光)或第三光(或红色波长的光)。
超晶格层SLT可以设置在活性层MQW上。超晶格层SLT可以是用于减轻第二半导体层SEM2与活性层MQW之间的应力的层。例如，超晶格层SLT可以由InGaN和/或GaN形成。超晶格层SLT的厚度Tslt可以为约50nm至约200nm。在一个或更多个实施例中，可以不设置超晶格层SLT。
第二半导体层SEM2可以设置在超晶格层SLT上。第二半导体层SEM2可以掺杂有第二导电类型的掺杂剂，诸如硅(Si)、锗(Ge)、硒(Se)和/或Sn。例如，第二半导体层SEM2可以是掺杂有Si的n-GaN。第二半导体层SEM2的厚度Tsem2可以为约500nm至约1μm。
第二绝缘层INS2可以设置在发光元件LE中的每个的侧表面以及连接电极112中的每个的顶表面和侧表面的不与发光元件LE叠置的部分上。第二绝缘层INS2可以设置在第一绝缘层INS1的未设置发光元件LE的部分上。第二绝缘层INS2可以形成为覆盖第一绝缘层INS1的设置有发光元件LE的所有部分，并且可以包括位于发光元件LE上方的开口OP。
第二绝缘层INS2可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜，但是本公开不限于此。
由于共电极CE设置在整个第一基底SUB1上并且共电压施加到共电极CE，因此共电极CE可以包括低电阻材料。共电极CE可以设置在发光元件LE的顶表面和第二绝缘层INS2的顶表面上。共电极CE可以通过第二绝缘层INS2的开口OP与发光元件LE接触。
共电极CE可以形成为足够薄，以使光适当地通过其透射。共电极CE可以包括透明导电材料。例如，共电极CE可以包括透明导电氧化物(TCO)，诸如氧化铟锡(ITO)或氧化铟锌(IZO)。共电极CE的厚度可以为约至约/>但是本公开不限于此。
第三绝缘层INS3可以设置在共电极CE上。第三绝缘层INS3可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜，但是本公开不限于此。
参照图11A，显示面板100可以包括半导体电路基底110、发光元件层120、光透射层TPL、波长转换层QDL和滤色器层CFL。
半导体电路基底110和发光元件层120与图6至图8的它们各自的对应部件相同，因此将省略其详细描述。
发光元件层120可以包括发光元件LE、第二绝缘层INS2和共电极CE。
参照图2和图11A，像素PX可以包括多个发射区域EA1至EA3(即，第一发射区域EA1至第三发射区域EA3)。第一发射区域EA1至第三发射区域EA3中的每个可以包括发射第一光的发光元件LE。
第一发射区域EA1指发射第一光的区域。第一发射区域EA1可以将从发光元件LE输出的第一光原样输出。第一光可以是蓝色波长范围内的光。蓝色波长范围可以为约370nm至460nm，但是本公开不限于此。
第一发射区域EA1可以包括发光元件LE、光透射层TPL和第一滤色器CF1。发光元件LE、光透射层TPL和第一滤色器CF1可以在第三方向DR3上彼此叠置。光透射层TPL可以使从发光元件LE输出的第一光原样通过其透射，并且第一滤色器CF1可以使第一光通过其透射。因此，第一发射区域EA1可以发射第一光。
第二发射区域EA2可以包括发光元件LE、波长转换层QDL和第二滤色器CF2。发光元件LE、波长转换层QDL和第二滤色器CF2可以在第三方向DR3上彼此叠置。波长转换层QDL可以将从发光元件LE输出的第一光中的一些转换为第四光，并且可以输出第四光。第四光可以包括绿色波长范围和红色波长范围两者。也就是说，第四光可以是第二光和第三光的混合。第二滤色器CF2可以使第二光通过其透射。因此，第二发射区域EA2可以发射第二光。
第三发射区域EA3可以包括发光元件LE、波长转换层QDL和第三滤色器CF3。发光元件LE、波长转换层QDL和第三滤色器CF3可以在第三方向DR3上彼此叠置。波长转换层QDL可以将从发光元件LE输出的第一光中的一些转换为第四光，并且可以输出第四光。第四光可以包括绿色波长范围和红色波长范围两者。也就是说，第四光可以是第二光和第三光的混合。第三滤色器CF3可以使第三光通过其透射。因此，第三发射区域EA3可以发射第三光。
光透射层TPL和波长转换层QDL可以具有比发光元件LE大的面积。第一滤色器CF1至第三滤色器CF3可以具有比发光元件LE大的面积。第一滤色器CF1至第三滤色器CF3也可以具有比光透射层TPL和波长转换层QDL大的面积。
第一发射区域EA1的发光元件LE可以被光透射层TPL完全覆盖，并且光透射层TPL可以被第一滤色器CF1完全覆盖。第二发射区域EA2的发光元件LE可以被第二发射区域EA2的波长转换层QDL完全覆盖，并且第二发射区域EA2的波长转换层QDL可以被第二滤色器CF2完全覆盖。第三发射区域EA3的发光元件LE可以被第三发射区域EA3的波长转换层QDL完全覆盖，并且第三发射区域EA3的波长转换层QDL可以被第三滤色器CF3完全覆盖。
光透射层TPL、波长转换层QDL以及第一滤色器CF1至第三滤色器CF3的平面形状可以与发光元件LE的平面形状一致。例如，如果发光元件LE具有矩形平面形状，那么光透射层TPL、波长转换层QDL以及第一滤色器CF1至第三滤色器CF3也可以具有矩形平面形状。在另一示例中，如果发光元件LE具有除了矩形形状之外的多边形形状、圆形形状、椭圆形形状和/或无定形形状，那么光透射层TPL、波长转换层QDL以及第一滤色器CF1至第三滤色器CF3也可以具有除了矩形形状之外的多边形形状、圆形形状、椭圆形形状和/或无定形形状。
可选地，光透射层TPL、波长转换层QDL以及第一滤色器CF1至第三滤色器CF3的平面形状可以不与发光元件LE的平面形状一致。在这种情况下，光透射层TPL、波长转换层QDL以及第一滤色器CF1至第三滤色器CF3的平面形状可以不同于发光元件LE的平面形状。此外，光透射层TPL和波长转换层QDL的平面形状可以不同于第一滤色器CF1至第三滤色器CF3的平面形状。
光透射层TPL可以包括光透射有机材料。例如，光透射层TPL可以包括环氧树脂、丙烯酸树脂、卡多树脂和/或酰亚胺树脂。
波长转换层QDL可以设置为完全覆盖第二发射区域EA2和第三发射区域EA3中的发光元件LE。
波长转换层QDL中的每个可以包括基体树脂BRS和波长转换颗粒WCP。波长转换颗粒WCP可以将从发光元件LE发射的第一光转换为黄色波长的光。例如，波长转换颗粒WCP可以将蓝色波长的光转换为黄色波长的光。波长转换颗粒WCP可以是量子点(QD)、量子棒、荧光材料和/或磷光材料。量子点(QD)可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体和/或其组合。
量子点(QD)可以包括核和包覆核的壳。例如，核可以是从CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InP、InAs、InSb、SiC、Ca、Se、In、P、Fe、Pt、Ni、Co、Al、Ag、Au、Cu、FePt、Fe2O3、Fe3O4、Si和Ge之中选择的至少一种，但是不限于此。例如，壳可以是从ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、HgSe、HgTe、AlN、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、GaSe、InN、InP、InAs、InSb、TlN、TlP、TlAs、TlSb、PbS、PbSe和PbTe之中选择的至少一种，但是不限于此。
波长转换层QDL中的每个还可以包括用于使从发光元件LE发射的光在随机方向上散射的散射体。散射体可以是氧化物颗粒或有机材料颗粒。这里，氧化物可以是例如氧化钛(TiO2)、氧化锆(ZrO2)、二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)和/或氧化锡(SnO2)，有机材料可以是例如丙烯酸树脂和/或氨基甲酸乙酯树脂。散射体可以具有几纳米至几十纳米的直径。
分隔壁PW可以在显示区域DPA中设置在共电极CE上，并且可以限定并分离第一发射区域EA1至第三发射区域EA3和非发射区域。分隔壁PW可以设置为在第一方向DR1和第二方向DR2上延伸，并且可以在整个显示区域DPA中形成为网格图案。分隔壁PW在第三方向DR3上可以不与第一发射区域EA1至第三发射区域EA3叠置，并且可以在第三方向DR3上与非发射区域叠置。
分隔壁PW可以包括限定发射区域EA1至EA3的多个开口OP1至OP3。开口OP1至OP3可以包括与第一发射区域EA1叠置的第一开口OP1、与第二发射区域EA2叠置的第二开口OP2以及与第三发射区域EA3叠置的第三开口OP3。开口OP1至OP3可以对应于发射区域EA1至EA3。也就是说，第一开口OP1至第三开口OP3可以分别对应于第一发射区域EA1至第三发射区域EA3。第一发射区域至第三发射区域EA1至EA3的光透射层TPL和波长转换层QDL可以设置在多个开口OP1至OP3中。
分隔壁PW可以提供其中形成波长转换层QDL的空间。为此，分隔壁PW可以形成为具有例如1μm至10μm的合适厚度(例如，预定厚度)。分隔壁PW可以包括有机绝缘材料，以具有合适的厚度(例如，预定厚度)。有机绝缘材料可以包括例如环氧树脂、丙烯酸树脂、卡多树脂和/或酰亚胺树脂。
第一反射层RF1可以定位在分隔壁PW与作为发光元件LE中的每个的最外绝缘膜的第三绝缘层INS3之间，第二反射层RF2可以定位在分隔壁PW与波长转换层QDL和光透射层TPL之间。第一反射层RF1和第二反射层RF2可以在第三方向DR3上与非发射区域叠置。第一反射层RF1和第二反射层RF2可以反射从发光元件LE侧向发射的光。第一反射层RF1和第二反射层RF2可以包括具有高反射率的金属材料，诸如铝(Al)。第一反射层RF1和第二反射层RF2可以具有约0.1μm的厚度。
多个滤色器CF1至CF3可以设置在分隔壁PW、光透射层TPL和波长转换层QDL上。滤色器CF1至CF3可以设置为与像素电路单元PXC、光透射层TPL和波长转换层QDL叠置。滤色器CF1至CF3可以包括第一滤色器CF1至第三滤色器CF3。
第一滤色器CF1可以设置在第一发射区域EA1的光透射层TPL上。第一滤色器CF1可以使第一光通过其透射，并且吸收或者阻挡第二光或第三光。例如，第一滤色器CF1可以使蓝色波长的光通过其透射，并且吸收或者阻挡绿色波长的光和红色波长的光。因此，第一滤色器CF1可以使从第一发射区域EA1的发光元件LE发射的第一光通过其透射。也就是说，从第一发射区域EA1的发光元件LE发射的第一光可以不被特定的波长转换层转换，并且可以通过光透射层TPL穿过第一滤色器CF1。因此，第一发射区域EA1可以发射第一光。
第二滤色器CF2可以设置在第二发射区域EA2的波长转换层QDL上。第二滤色器CF2可以使第二光通过其透射，并且吸收或者阻挡第一光和第三光。例如，第二滤色器CF2可以使绿色波长的光通过其透射，并且吸收或者阻挡蓝色波长的光和红色波长的光。因此，第二滤色器CF2可以吸收或者阻挡从第二发射区域EA2的发光元件LE发射的第一光之中的未被第二发射区域EA2的波长转换层QDL转换的第一光。第二滤色器CF2可以使由第二发射区域EA2的波长转换层QDL获得的第四光之中的与绿色波长的光对应的第二光通过其透射，并且可以吸收或者阻挡与红色波长的光对应的第三光。因此，第二发射区域EA2可以发射第二光。
第三滤色器CF3可以设置在第三发射区域EA3的波长转换层QDL上。第三滤色器CF3可以使第三光通过其透射，并且吸收或者阻挡第一光和第二光。例如，第三滤色器CF3可以使红色波长的光通过其透射，并且吸收或者阻挡蓝色波长的光和绿色波长的光。因此，第三滤色器CF3可以吸收或者阻挡从第三发射区域EA3的发光元件LE发射的第一光之中的未被第三发射区域EA3的波长转换层QDL转换的第一光。第三滤色器CF3可以使由第三发射区域EA3的波长转换层QDL获得的第四光之中的与红色波长的光对应的第三光通过其透射，并且可以吸收或者阻挡与绿色波长的光对应的第二光。因此，第三发射区域EA3可以发射第三光。
光阻挡构件BM可以设置在滤色器CF1至CF3之间。例如，光阻挡构件BM可以设置在第一滤色器CF1与第二滤色器CF2之间、第二滤色器CF2与第三滤色器CF3之间以及第三滤色器CF3与同其相邻的另一第一滤色器CF1之间。光阻挡构件BM可以包括无机黑色颜料(诸如炭黑)或有机黑色颜料。
滤色器CF1至CF3可以彼此部分地叠置。例如，第一滤色器CF1可以与第二滤色器CF2部分地叠置，第二滤色器CF2可以与第一滤色器CF1和/或第三滤色器CF3部分地叠置，第三滤色器CF3可以与第二滤色器CF2和/或另一第一滤色器CF1部分地叠置。在这种情况下，由于滤色器CF1至CF3的叠置区域执行光阻挡构件BM的功能，因此可以不设置光阻挡构件BM。
光阻挡构件BM可以设置在分隔壁PW上。光阻挡构件BM可以与非发射区域叠置，并且可以阻挡光的透射。与分隔壁PW一样，光阻挡构件BM在平面图中可以基本具有网格形状。光阻挡构件BM可以设置为与分隔壁PW叠置，但是不与第一发射区域EA1至第三发射区域EA3叠置。
光阻挡构件BM可以包括有机光阻挡材料，并且可以通过对有机光阻挡材料进行涂覆和曝光来形成。光阻挡构件BM可以包括光阻挡颜料或染料，并且可以是黑矩阵。光阻挡构件BM可以与第一滤色器CF1至第三滤色器CF3至少部分地叠置，并且第一滤色器CF1至第三滤色器CF3可以与光阻挡构件BM至少部分地叠置。
在光阻挡构件BM设置在分隔壁PW上的情况下，至少一些外部光被光阻挡构件BM吸收。因此，可以减少由外部光的反射所导致的颜色失真。此外，光阻挡构件BM可以防止光渗透到相邻的发光区域之间而导致颜色的混合，结果，可以进一步改善显示装置10的颜色再现性。
在一个或更多个实施例中，缓冲层BF可以设置在第一滤色器CF1至第三滤色器CF3以及光阻挡构件BM下方。缓冲层BF可以设置在分隔壁PW、光透射层TPL和波长转换层QDL上。在一个或更多个实施例中，缓冲层BF的表面(例如，缓冲层BF的顶表面)可以与第一滤色器CF1至第三滤色器CF3的底表面以及光阻挡构件BM的底表面接触。在一个或更多个实施例中，缓冲层BF的另一表面(例如，缓冲层BF的底表面)可以与分隔壁PW的顶表面、光透射层TPL的顶表面和波长转换层QDL的顶表面接触。缓冲层BF可以包括无机绝缘材料。例如，缓冲层BF可以包括从氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)和氮化铝(AlN)之中选择的一种或更多种，但是本公开不限于此。例如，缓冲层BF可以具有0.01μm至1μm的宽度，但是本公开不限于此。
图11B是根据本公开的一个或更多个实施例的显示面板的沿着图1B的线I-I'截取的剖视图。图11B的实施例与图11A的实施例的不同之处在于：第一波长转换层QDL1和第二波长转换层QDL2分别设置在第二发射区域EA2和第三发射区域EA3中。下面将主要集中于与图11A的实施例的不同之处来描述图11B的实施例。
参照图11B，第一波长转换层QDL1可以在第二发射区域EA2中设置在第三绝缘层INS3上。第一波长转换层QDL1可以在第二发射区域EA2中在第三方向DR3上与发光元件LE叠置。第一波长转换层QDL1可以设置为完全覆盖第二发射区域EA2中的发光元件LE。
第一波长转换层QDL1可以包括基体树脂BRS和第一波长转换颗粒WCP1。第一波长转换颗粒WCP1可以将从发光元件LE发射的第一光转换为第二光。例如，第一波长转换颗粒WCP1可以将蓝色波长的光转换为绿色波长的光。
第二波长转换层QDL2可以在第三发射区域EA3中设置在第三绝缘层INS3上。第二波长转换层QDL2可以在第三发射区域EA3中在第三方向DR3上与发光元件LE叠置。第二波长转换层QDL2可以设置为完全覆盖第三发射区域EA3中的发光元件LE。
第二波长转换层QDL2可以包括基体树脂BRS和第二波长转换颗粒WCP2。第二波长转换颗粒WCP2可以将从第三发射区域EA3的发光元件LE发射的第一光转换为第三光。例如，第二波长转换颗粒WCP2可以将蓝色波长的光转换为红色波长的光。
由第一波长转换层QDL1从第二发射区域EA2的发光元件LE发射的第一光获得的第二光可以穿过第二滤色器CF2。从第二发射区域EA2的发光元件LE发射的第一光之中的未被第一波长转换层QDL1转换的第一光可以被第二滤色器CF2吸收或者阻挡。因此，第二发射区域EA2可以发射第二光。
由第二波长转换层QDL2从第三发射区域EA3的发光元件LE发射的第一光获得的第三光可以穿过第三滤色器CF3。从第三发射区域EA3的发光元件LE发射的第一光之中的未被第二波长转换层QDL2转换的第一光可以被第三滤色器CF3吸收或者阻挡。因此，第三发射区域EA3可以发射第三光。
图11C是根据本公开的一个或更多个实施例的显示面板的沿着图1B的线I-I'截取的剖视图。图11C的实施例与图11B的实施例的不同之处在于：像素PX包括第一发光元件LE1至第三发光元件LE3，并且第三波长转换层QDL3设置在第一发射区域EA1中。下面将主要集中于与图11B的实施例的不同之处来描述图11C的实施例。
参照图11C，第一发光元件LE1可以发射第一光。第一光可以是蓝色波长的光。例如，第一光可以具有约370nm至约460nm的主峰波长(B-peak)，但是本公开不限于此。
第二发光元件LE2可以发射第二光。第二光可以是绿色波长的光。例如，第二光可以具有约480nm至约560nm的主峰波长(G-peak)，但是本公开不限于此。
第三发光元件LE3可以发射第三光。第三光可以是红色波长的光。例如，第三光可以具有约600nm至约750nm的主峰波长(R-peak)，但是本公开不限于此。第三波长转换层QDL3可以在第一发射区域EA1中设置在第三绝缘层INS3上。
第一发射区域EA1可以包括第一发光元件LE1、第三波长转换层QDL3和第一滤色器CF1。
第三波长转换层QDL3可以在第一发射区域EA1中在第三方向DR3上与第一发光元件LE1叠置。第三波长转换层QDL3可以设置为完全覆盖第一发射区域EA1中的第一发光元件LE1。
第三波长转换层QDL3可以包括基体树脂BRS和第三波长转换颗粒WCP3。第三波长转换颗粒WCP3可以将具有特定波长的光转换为第一光，并且第一滤色器CF1可以使第一光通过其透射。因此，第一发射区域EA1可以发射第一光。以这种方式，可以改善通过第一滤色器CF1从第一发光元件LE1发射的第一光的色纯度(color purity)。
第二发射区域EA2可以包括第二发光元件LE2、第一波长转换层QDL1和第二滤色器CF2。
第一波长转换层QDL1可以在第二发射区域EA2中在第三方向DR3上与第二发光元件LE2叠置。第一波长转换层QDL1可以设置为完全覆盖第二发射区域EA2中的第二发光元件LE2。
第一波长转换层QDL1可以包括基体树脂BRS和第一波长转换颗粒WCP1。第一波长转换颗粒WCP1可以将具有特定波长的光转换为第二光，并且第二滤色器CF2可以使第二光通过其透射。因此，第二发射区域EA2可以发射第二光。以这种方式，可以改善通过第二滤色器CF2从第二发光元件LE2发射的第二光的色纯度。
第三发射区域EA3可以包括第三发光元件LE3、第二波长转换层QDL2和第三滤色器CF3。
第二波长转换层QDL2可以在第三发射区域EA3中在第三方向DR3上与第三发光元件LE3叠置。第二波长转换层QDL2可以设置为完全覆盖第三发射区域EA3中的第三发光元件LE3。
第二波长转换层QDL2可以包括基体树脂BRS和第二波长转换颗粒WCP2。第二波长转换颗粒WCP2可以将具有特定波长的光转换为第三光，并且第三滤色器CF3可以使第三光通过其透射。因此，第三发射区域EA3可以发射第三光。以这种方式，可以改善通过第三滤色器CF3从第三发光元件LE3发射的第三光的色纯度。
在下文中，将描述显示装置10的制造。
图12是示出根据本公开的一个或更多个实施例的制造显示装置的方法的流程图。图13至图33是示出图12的方法的剖视图。
参照图12至图14，用连接电极层112L将包括像素电极111的第一基底SUB1和包括发光材料层LEML的第二基底SUB2接合，并且去除第二基底SUB2(S110)。
具体地，参照图13，在包括像素电路单元PXC的第一基底SUB1上形成第一绝缘层INS1，在第一绝缘层INS1和像素电极111上形成第一连接电极层112L_1，在第二基底SUB2的发光材料层LEML上形成第二连接电极层112L_2(S110)。
在第一基底SUB1的未设置像素电极111的部分上形成第一绝缘层INS1。第一绝缘层INS1的顶表面可以平坦地连接到像素电极111的顶表面。也就是说，可以通过第一绝缘层INS1来去除第一基底SUB1的顶表面与像素电极111之间的高度差。第一绝缘层INS1可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜。
此后，在像素电极111和第一绝缘层INS1上沉积第一连接电极层112L_1。第一连接电极层112L_1可以包括Au。
可以在第二基底SUB2的一个表面上形成缓冲层BF。第二基底SUB2可以是硅基底和/或蓝宝石基底。缓冲层BF可以由诸如SiO2膜、Al2O3膜和/或HfOx膜的无机膜形成。
可以在缓冲层BF上设置发光材料层LEML。发光材料层LEML可以包括第一半导体材料层LEMD和第二半导体材料层LEMU。可以在缓冲层BF上设置第二半导体材料层LEMU，并且可以在第二半导体材料层LEMU上设置第一半导体材料层LEMD。第二半导体材料层LEMU的厚度可以比第一半导体材料层LEMD的厚度大。
第一半导体材料层LEMD可以包括如图8中所示的第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2。第二半导体材料层LEMU可以是未掺杂的半导体层。例如，第二半导体材料层LEMU可以是未掺杂的GaN层。
可以在第一半导体材料层LEMD上沉积第二连接电极层112L_2。第二连接电极层112L_2可以包括Au。
此后，参照图14，将第一连接电极层112L_1和第二连接电极层112L_2接合在一起，并且去除第二基底SUB2以及缓冲层BF和第二半导体材料层LEMU。
具体地，将第一基底SUB1的第一连接电极层112L_1和第二基底SUB2的第二连接电极层112L_2彼此接触地放置。此后，将第一连接电极层112L_1和第二连接电极层112L_2在合适的温度(例如，预定温度)下熔融接合，从而形成单个连接电极层112L。也就是说，连接电极层112L设置在第一基底SUB1的像素电极111与第二基底SUB2的发光材料层LEML之间，并且用作将第一基底SUB1的像素电极111和第二基底SUB2的发光材料层LEML接合的接合金属。连接电极层112L可以形成在第一基底SUB1和第二基底SUB2中的每个上，并且第一基底SUB1和第二基底SUB2可以接合在一起。可选地，可以通过仅形成一个连接电极来将发光材料层LEML接合到第一基底SUB1上。
在第一连接电极层112L1和第二连接电极层112L2接合之后，可以通过诸如化学机械抛光(CMP)的抛光工艺和/或蚀刻工艺来去除第二基底SUB2和缓冲层BF。此外，可以通过诸如CMP的抛光工艺来去除发光材料层LEML的第二半导体材料层LEMU。
参照图12、图15和图16，在发光材料层LEML上形成具有台阶结构的硬掩模图案HMP(S120)。
具体地，参照图15，在发光材料层LEML上形成硬掩模材料层HML，并且在硬掩模材料层HML上形成光致抗蚀剂掩模图案MP。硬掩模材料层HML可以由SiOx形成。因此，硬掩模图案HMP也可以由SiOx形成。
光致抗蚀剂掩模图案MP可以形成为台阶结构。光致抗蚀剂掩模图案MP可以包括中间部分MP-1和围绕中间部分MP-1的边缘部分MP-2。
光致抗蚀剂掩模图案MP的中间部分MP-1可以设置在将形成发光元件LE的区域中。光致抗蚀剂掩模图案MP的边缘部分MP-2可以设置在将形成连接电极112的区域中。
中间部分MP-1在第三方向DR3上的厚度dmp-1可以比边缘部分MP-2在第三方向DR3上的厚度dmp-2大。可以通过使用半色调掩模转印光致抗蚀剂来形成光致抗蚀剂掩模图案MP。光致抗蚀剂是通过用光敏剂有机溶解树脂而获得的光敏材料。光致抗蚀剂掩模图案MP可以通过全曝光和半曝光来形成。例如，光致抗蚀剂的经受全曝光的部分可以接收所有照射的光并且因此可以以所有厚度反应，而光致抗蚀剂的经受半曝光的部分可以仅接收照射的光中的一些并且因此可以仅以特定厚度反应。通过对光致抗蚀剂执行全曝光和半曝光并使光致抗蚀剂的曝光部分显影，形成全曝光区域MPFE和半曝光区域MPHE。由于半曝光区域MPHE，形成具有台阶结构的光致抗蚀剂掩模图案MP。
此后，通过蚀刻硬掩模材料层HML形成具有台阶结构的硬掩模图案HMP。
硬掩模图案HMP可以包括中间部分HMP-1和围绕中间部分HMP-1的边缘部分HMP-2，并且硬掩模图案HMP的形状可以与光致抗蚀剂掩模图案MP的形状一致。中间部分HMP_1在第三方向DR3上的厚度dHMP-1可以比边缘部分HMP-2在第三方向DR3上的厚度dHMP_2大。
参照图12以及图17至图20，使用具有台阶结构的硬掩模图案HMP形成发光元件LE和连接电极112(S130)。
具体地，参照图17和图18，首先蚀刻发光材料层LEML，直到连接电极层112L暴露在未设置硬掩模图案HMP的区域中。结果，硬掩模图案HMP的边缘部分HMP_2被去除，并且硬掩模图案HMP的中间部分HMP-1的厚度总体上减小。
参照图19，通过执行蚀刻直到第一绝缘层INS1暴露在未设置硬掩模图案HMP的区域中来形成连接电极112。来自连接电极层112L的非挥发性材料可能粘附到发光元件LE中的每个的侧表面，因此会形成连接到连接电极112的侧壁112LS。如果不去除侧壁112LS，那么会对发光元件LE造成缺陷。
参照图20，继续使用剩余的硬掩模图案HMP进行蚀刻，从而形成发光元件LE和连接电极112。结果，去除图19的侧壁112LS，形成竖直的发光元件LE。发光元件LE可以形成为具有倒圆的上角部。连接电极112也可以形成为具有倒圆的上角部。发光元件LE中的每个的上角部和连接电极112中的每个的上角部可以具有合适的曲率(例如，预定曲率)。相同的蚀刻气体可以用于形成发光元件LE和连接电极112两者。因此，可以在同一室中依次执行形成发光元件LE和连接电极112的蚀刻工艺。
对第一绝缘层INS1的未设置连接电极112和发光元件LE的部分进行蚀刻，从而形成台阶结构。结果，第一绝缘层INS1可以在未设置连接电极112和发光元件LE的区域中比在设置有连接电极112和发光元件LE的区域中薄。
参照图12以及图21至图23，在发光元件LE的顶表面上形成包括开口OP的第二绝缘层INS2(S140)。
具体地，参照图21，沉积第二绝缘层INS2，以覆盖设置有发光元件LE的第一基底SUB1的整个表面。第二绝缘层INS2可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜。
可以在发光元件LE中的每个的顶表面和侧表面、连接电极112中的每个的侧表面以及第一绝缘层INS1上形成第二绝缘层INS2。
参照图22，在第二绝缘层INS2上形成光致抗蚀剂图案PR。光致抗蚀剂图案PR可以设置在除了将形成开口OP的区域之外的所有区域中。
此后，参照图23，去除第二绝缘层INS2的在发光元件LE的顶表面上的未被光致抗蚀剂图案PR覆盖的部分。结果，在发光元件LE的上方形成开口OP，因此使发光元件LE的顶表面暴露。此后，通过灰化去除光致抗蚀剂图案PR。
此后，参照图12、图24和图25，在第二绝缘层INS2以及发光元件LE的未被第二绝缘层INS2覆盖的顶表面上沉积共电极CE，并且形成第三绝缘层INS3(S150)。
共电极CE可以包括TCO，诸如ITO和/或IZO。
第三绝缘层INS3可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜。
此后，参照图26至图29，可以形成分隔壁PW、反射层RF、光透射层TPL和波长转换层QDL。
具体地，参照图26，在第三绝缘层INS3上施用有机材料PPW。此后，参照图27，在非发射区域中形成光致抗蚀剂图案PR作为掩模。此后，参照图28，通过使有机材料PPW图案化来形成分隔壁PW。由于在非发射区域中存在光致抗蚀剂图案PR，因此可以在发射区域EA1至EA3(见图33)中形成开口OP1至OP3(见图33)。此后，去除光致抗蚀剂图案PR。
参照图29，沉积反射层RF，以覆盖形成有分隔壁PW的第一基底SUB1。
此后，在不使用特定掩模的情况下使用蚀刻材料通过在第三方向DR3上生成大的电压差来蚀刻反射层RF(例如，RF1、RF2)。在这种情况下，蚀刻材料可以通过电压控制而在沿第三方向DR3(即，在从上到下的方向上)移动的同时蚀刻反射层RF。结果，参照图30和图31，可以去除在由第一方向DR1和第二方向DR2限定的水平面上的反射层RF，但是可以不去除在由第三方向DR3限定的竖直平面上的反射层RF。因此，可以从分隔壁PW以及第一发射区域EA1至第三发射区域EA3去除位于第三绝缘层INS3的顶表面上的反射层RF。位于分隔壁PW的侧表面上的反射层RF可以不被去除。因此，反射层RF可以在第一发射区域EA1至第三发射区域EA3中的每个中设置在分隔壁PW的侧表面上。
参照图31，在分隔壁PW中的开口OP1至OP3中形成光透射层TPL和波长转换层QDL。此外，光透射层TPL和波长转换层QDL可以形成为填充开口OP1至OP3。可以使用其中波长转换颗粒WCP与基体树脂BRS混合的溶液通过溶液工艺(例如，喷墨印刷或压印)形成波长转换层QDL，但是本公开不限于此。光透射层TPL和波长转换层QDL可以形成在分隔壁PW中的开口OP1至OP3中，并且可以与发射区域EA1至EA3叠置。
由于可以通过使用具有台阶结构的硬掩模图案HMP形成精细的发光元件LE和精细的连接电极112，因此图12的实施例可以适用于高分辨率显示装置。
此外，由于连接电极112与第一绝缘层INS1之间的边界平滑，因此可以减少在共电极CE的形成期间的诸如角部处短路的问题。
此后，参照图32和图33，形成缓冲层BF和多个滤色器CF1至CF3。
具体地，参照图32，形成缓冲层BF，以覆盖分隔壁PW的顶表面、光透射层TPL的顶表面、波长转换层QDL的顶表面和反射层RF的顶表面。
此后，参照图33，在分隔壁PW上形成光阻挡构件BM。通过施用光阻挡材料并对光阻挡材料进行图案化来形成光阻挡构件BM。光阻挡构件BM可以形成为与非发射区域叠置，但是不与发射区域EA1至EA3叠置。此后，在由光阻挡构件BM限定的光透射层TPL上形成第一滤色器CF1。可以通过光刻工艺形成第一滤色器CF1。第一滤色器CF1可以形成为具有1μm或更小的厚度，但是本公开不限于此。类似地，第二滤色器CF2和第三滤色器CF3也通过图案化形成，以与分隔壁PW中的它们的相应开口叠置。
图34是示出根据本公开的一个或更多个实施例的制造显示装置的方法的流程图。图35至图41是示出图34的方法的剖视图。
参照图34，用连接电极层112L将包括像素电极111的第一基底SUB1和包括发光材料层LEML的第二基底SUB2接合，并且去除第二基底SUB2(S210)。
图34的S210与图12的S110相同，因此将省略其详细描述。
此后，参照图34和图35，在发光材料层LEML上形成包括硬掩模图案HMP21和光致抗蚀剂掩模图案MP21的双掩模图案DMP(S220)。
具体地，可以形成硬掩模图案HMP21，并且可以形成光致抗蚀剂掩模图案MP21以围绕硬掩模图案HMP21中的每个的侧表面和顶表面。硬掩模图案HMP21可以设置在将形成发光元件LE的区域中，并且可以形成为具有与发光元件LE相同的直径。
参照图34以及图36至图39，使用双掩模图案DMP形成发光元件LE12和连接电极1112(S230)。
具体地，参照图36和图37，使用光致抗蚀剂掩模图案MP21通过对发光材料层LEML执行一次蚀刻工艺来限定发光元件区域LEE，并且通过对连接电极层112L执行二次蚀刻工艺来限定连接电极区域112E。
随着二次蚀刻工艺继续进行，去除连接电极层112L的未设置双掩模图案DMP的部分。随着连接电极层112L的蚀刻进行，连接电极层112L的非挥发性颗粒可能粘附到发光元件LE12中的每个的侧表面并且因此会形成侧壁1112LS。侧壁1112LS会在发光元件LE12的驱动期间导致缺陷。
此后，执行三次蚀刻工艺，结果，形成发光元件LE12和连接电极1112。在三次蚀刻工艺期间，可以去除形成在发光元件LE12中的每个的侧表面上的侧壁1112LS。
相同的蚀刻气体可以用于形成发光元件LE12和连接电极1112。因此，可以在同一室中依次执行形成发光元件LE12和连接电极1112的蚀刻工艺。
发光元件区域LEE对应于设置有硬掩模图案HMP21的区域，连接电极区域112E对应于设置有光致抗蚀剂掩模图案MP21的区域。
由于通过三次蚀刻工艺蚀刻位于第一基底SUB1上的未设置像素电极111的第一绝缘层INS1的上部，因此第一绝缘层INS1可以形成为具有台阶结构。第一绝缘层INS1可以形成为在与连接电极1112叠置的区域中具有第一厚度dins1-1，并且在不与连接电极1112叠置的区域中具有第二厚度dins1-2。第一厚度dins1-1可以比第二厚度dins1-2大。也就是说，第一绝缘层INS1可以形成为在与连接电极1112叠置的区域中比在不与连接电极1112叠置的区域中厚。
第一绝缘层INS1可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜。
参照图34和图40，在发光元件LE12的顶表面上形成包括开口OP的第二绝缘层INS21(S240)。
第二绝缘层INS21可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜。
参照图34和图41，在发光元件LE12的未被第二绝缘层INS21覆盖的顶表面上沉积共电极CE21，并且形成第三绝缘层INS3(S250)。
共电极CE21可以包括TCO，诸如ITO和/或IZO。
图34的S240和S250分别类似于图12的S140和S150，因此将省略其详细描述。
图42是示出根据本公开的一个或更多个实施例的制造显示装置的方法的流程图。图43至图48是示出图42的方法的剖视图。
参照图42，用连接电极层112L将包括像素电极111的第一基底SUB1和包括发光材料层LEML的第二基底SUB2接合，并且去除第二基底SUB2(S310)。
图42的S310与图12的S110相同，因此将省略其详细描述。
参照图42和图43，在发光材料层LEML上形成具有台阶结构的光致抗蚀剂掩模图案MP22(S320)。
具体地，光致抗蚀剂掩模图案MP22可以形成为具有台阶结构。光致抗蚀剂掩模图案MP22可以包括中间部分MP-1和围绕中间部分MP-1的边缘部分MP-2。
光致抗蚀剂掩模图案MP22的中间部分MP-1可以设置在将形成发光元件LE的区域中。光致抗蚀剂掩模图案MP22的边缘部分MP-2可以设置在将形成连接电极112的区域中。
中间部分MP-1在第三方向DR3上的厚度dmp-21可以比边缘部分MP-2在第三方向DR3上的厚度dmp-22大。可以通过使用半色调掩模转印光致抗蚀剂来形成光致抗蚀剂掩模图案MP22。光致抗蚀剂是通过用光敏剂有机溶解树脂而获得的光敏材料。可以通过全曝光和半曝光来形成光致抗蚀剂掩模图案MP22。例如，光致抗蚀剂的经受全曝光的部分可以接收所有照射的光并且因此可以以所有厚度反应，光致抗蚀剂的经受半曝光的部分可以仅接收照射的光中的一些并且因此可以仅以特定厚度反应。通过对光致抗蚀剂执行全曝光和半曝光并使光致抗蚀剂的曝光部分显影，形成全曝光区域MPFE和半曝光区域MPHE。由于半曝光区域MPHE，形成具有台阶结构的光致抗蚀剂掩模图案MP22。
参照图42以及图44至图46，使用具有台阶结构的光致抗蚀剂掩模图案MP22形成发光元件LE和连接电极112(S330)。
具体地，参照图44和图45，对发光材料层LEML执行一次蚀刻工艺，直到光致抗蚀剂掩模图案MP22的边缘部分MP-2被去除。作为一次蚀刻工艺的结果，可以限定发光元件区域LEE。对连接电极层112L执行二次蚀刻工艺，从而限定连接电极区域112E。在二次蚀刻工艺期间，来自连接电极层112L的非挥发性材料可能粘附到发光元件LE中的每个的侧表面，因此会形成连接到连接电极112的侧壁112LS(例如，见图19)。如果不去除侧壁112LS，那么会对发光元件LE造成缺陷。
此后，执行三次蚀刻工艺，形成发光元件LE和连接电极112。在三次蚀刻工艺期间，可以去除形成在发光元件LE中的每个的侧表面上的侧壁112LS。
相同的蚀刻气体可以用于形成发光元件LE和连接电极112。因此，可以在同一室中依次执行形成发光元件LE和连接电极112的蚀刻工艺。
由于通过三次蚀刻工艺蚀刻位于第一基底SUB1上的未设置像素电极111的第一绝缘层INS1的上部，因此第一绝缘层INS1可以形成为具有台阶结构。第一绝缘层INS1可以形成为在与连接电极112叠置的区域中比在不与连接电极112叠置的区域中厚。
第一绝缘层INS1可以形成为无机膜，诸如SiO2膜、Al2O3膜和/或HfOx膜。
参照图42和图47，在发光元件LE的顶表面上形成包括开口OP的第二绝缘层INS2(S340)。
第二绝缘层INS2可以形成为无机膜，诸如SiO2膜、Al2O3膜或HfOx膜。
参照图42和图48，在发光元件LE的未被第二绝缘层INS2覆盖的顶表面上沉积共电极CE，并且形成第三绝缘层INS3(S350)。
共电极CE可以包括TCO，诸如ITO和/或IZO。
图42的S340和S350分别类似于图12的S140和S150，因此将省略其详细描述。
根据图42至图48的实施例，可以解决由于用于形成连接电极的元件的重新布置而在每个发光元件的侧面上形成不期望的侧壁而可能导致的任何缺陷。
图49至图55是示出根据本公开的一个或更多个实施例的使用双掩模制造显示面板的方法的剖视图。
图49至图55的实施例使用双掩模形成连接电极。
如上面参照图13和图14已经描述的，用连接电极层112L将包括像素电极111的第一基底SUB1和包括发光材料层LEML的第二基底SUB2接合，并且去除第二基底SUB2。
此后，参照图49，在发光材料层LEML上形成硬掩模图案HMP31。
硬掩模图案HMP31可以设置在将形成发光元件LE的区域中，并且可以形成为具有与发光元件LE相同的直径。
此后，参照图50和图51，通过使用硬掩模图案HMP31对发光材料层LEML执行一次蚀刻工艺来形成发光元件LE。
此后，参照图52，形成光致抗蚀剂掩模图案MP31，以围绕硬掩模图案HMP31中的每个的顶表面和侧表面。
此后，参照图53，通过使用光致抗蚀剂掩模图案MP31蚀刻连接电极层112L来形成连接电极112。
此后，参照图54，去除光致抗蚀剂掩模图案MP31。
此后，从发光元件LE的上方去除硬掩模图案HMP31。
此后，参照图55，如上面参照图21至图33已经描述的，可以在发光元件LE上进一步形成第二绝缘层INS2、共电极CE、第三绝缘层INS3、第一反射层RF1、第二反射层RF2、分隔壁PW、光透射层TPL、波长转换层QDL、缓冲层BF、光阻挡构件BM和滤色器层CFL。将省略如何形成第二绝缘层INS2、共电极CE、第三绝缘层INS3、第一反射层RF1、第二反射层RF2、分隔壁PW、光透射层TPL、波长转换层QDL、缓冲层BF、光阻挡构件BM和滤色器层CFL的详细描述。
图56至图60是示出根据本公开的一个或更多个实施例的使用双掩模制造显示面板的方法的剖视图。
图56至图60的实施例使用双掩模形成连接电极。
参照图56，如上面参照图49已经描述的在发光材料层LEML上形成硬掩模图案HMP31，并且在硬掩模图案HMP31和发光元件LE上形成第二绝缘层INS2。在硬掩模图案HMP31中的每个的顶表面和侧表面、发光元件LE中的每个的侧表面以及连接电极层112L上形成第二绝缘层INS2。
此后，参照图57，在第二绝缘层INS2上形成钝化层INS0，以覆盖并平坦化发光元件LE。
此后，参照图58，在与发光元件LE叠置的区域中，在第二绝缘层INS2上形成光致抗蚀剂掩模图案MP32。光致抗蚀剂掩模图案MP32形成为完全覆盖发光元件LE。
此后，参照图59，使用光致抗蚀剂掩模图案MP32蚀刻钝化层INS0。也可以在不与光致抗蚀剂掩模图案MP32叠置的区域中蚀刻第二绝缘层INS2。结果，连接电极层112L暴露在不与光致抗蚀剂掩模图案MP32叠置的区域中。
此后，参照图60，通过使用光致抗蚀剂掩模图案MP32蚀刻连接电极层112L来形成连接电极112。在该工艺中，可以蚀刻掉光致抗蚀剂掩模图案MP32。
此后，去除钝化层INS0和硬掩模图案HMP31。此后，如上面参照图21至图33已经描述的，可以在发光元件LE上进一步形成第二绝缘层INS2、共电极CE、第三绝缘层INS3、第一反射层RF1、第二反射层RF2、分隔壁PW、光透射层TPL、波长转换层QDL、缓冲层BF、光阻挡构件BM和滤色器层CFL。将省略如何形成第二绝缘层INS2、共电极CE、第三绝缘层INS3、第一反射层RF1、第二反射层RF2、分隔壁PW、光透射层TPL、波长转换层QDL、缓冲层BF、光阻挡构件BM和滤色器层CFL的详细描述。
通过图56至图60的方法获得的显示面板可以如图55中所示。
图61是示出根据一个或更多个实施例的包括显示装置的虚拟现实装置的示例图。图61示出了使用根据一个或更多个实施例的显示装置10的虚拟现实装置1。
参照图61，根据一个或更多个实施例的虚拟现实装置1可以是眼镜形式的装置。根据一个或更多个实施例的虚拟现实装置1可以包括显示装置10、左眼透镜10a、右眼透镜10b、支撑框架20、左支腿30a和右支腿30b、反射构件40和显示装置壳体50。
图61示出了包括两条支腿30a和30b的虚拟现实装置1。然而，本公开不限于此。根据一个或更多个实施例的虚拟现实装置1可以在头戴式显示器中使用，该头戴式显示器包括可以安装在头部的头戴式带而不是支腿30a和30b上。例如，根据一个或更多个实施例的虚拟现实装置1可以不限于图61中所示的示例，并且可以以各种形式应用于各种电子装置中。
显示装置壳体50可以容纳显示装置10和反射构件40。显示在显示装置10上的图像可以从反射构件40反射并通过右眼透镜10b提供到用户的右眼。因此，用户可以经由右眼观看显示在显示装置10上的虚拟现实图像。
图61示出了显示装置壳体50设置在支撑框架20的右端处。然而，本公开不限于此。例如，显示装置壳体50可以设置在支撑框架20的左端处。在这种情况下，显示在显示装置10上的图像可以从反射构件40反射并经由左眼透镜10a提供到用户的左眼。因此，用户可以经由左眼观看显示在显示装置10上的虚拟现实图像。作为另一示例，显示装置壳体50可以设置在支撑框架20的左端和右端中的每个处。在这种情况下，用户可以经由左眼和右眼两者观看显示在显示装置10上的虚拟现实图像。
图62是示出根据一个或更多个实施例的包括显示装置的智能装置的示例图。
参照图62，根据一个或更多个实施例的显示装置10可以应用于作为智能装置中的一者的智能手表2。
图63是示出根据一个或更多个实施例的包括显示装置的车辆的示例图。图63示出了使用根据一个或更多个实施例的显示装置的车辆。
参照图63，根据一个或更多个实施例的显示装置10_a、10_b和10_c可以应用于车辆的仪表板，应用于车辆的中央仪表盘，或者应用于设置在车辆的仪表板上的中央信息显示器(CID)。此外，根据一个或更多个实施例的显示装置10_d和10_e中的每个可以应用于取代车辆的侧视镜中的每个的每个室内镜显示器。
图64是示出根据一个或更多个实施例的包括显示装置的透明显示装置的示例图。
参照图64，根据一个或更多个实施例的显示装置10可以应用于透明显示装置。透明显示装置可以在其上显示图像IM的同时使光通过其透射。因此，位于透明显示装置前面的用户不仅可以观看显示在显示装置10上的图像IM，而且还可以观看位于透明显示装置后面的对象RS或背景。在显示装置10应用于透明显示装置的情况下，图6中所示的显示装置10的第一基底SUB1可以包括可以使光通过其透射的光透射部分，或者可以由可以使光通过其透射的材料制成。
在总结详细描述时，本领域技术人员将理解的是，在基本不脱离本公开的原理和范围的情况下，可以对实施例进行许多变化和修改。因此，本公开的实施例仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (30)

1.一种显示装置，所述显示装置包括：
多个像素电极，在基底上；
发光元件，在所述多个像素电极上，并且沿着所述基底的厚度方向延伸；以及
连接电极，在所述多个像素电极与所述发光元件之间，其中：
所述连接电极的宽度比所述发光元件的宽度大；并且
所述发光元件中的每个的上角部和所述连接电极中的每个的上角部是倒圆的。
2.根据权利要求1所述的显示装置，其中，所述连接电极与所述发光元件之间的边界部分的角部是倒圆的。
3.根据权利要求1所述的显示装置，其中，所述连接电极包括非挥发性材料，所述非挥发性材料包括从金、铜、银和之中选择的一种或更多种。
4.根据权利要求2所述的显示装置，所述显示装置还包括：
第一绝缘层，在所述多个像素电极之间，
其中，所述第一绝缘层具有台阶结构。
5.根据权利要求4所述的显示装置，其中：
所述第一绝缘层包括与所述连接电极叠置的第一区域以及不与所述连接电极叠置的第二区域；并且
所述第一区域的厚度比所述第二区域的厚度大。
6.根据权利要求4所述的显示装置，所述显示装置还包括：
第二绝缘层，覆盖所述发光元件中的每个的顶表面和侧表面、所述连接电极的顶表面的不与所述发光元件叠置的部分以及所述连接电极中的每个的侧表面，
其中，所述第二绝缘层包括位于所述发光元件的所述顶表面处的开口，并且还包括与所述发光元件中的每个的所述上角部对应的上角部以及位于与所述连接电极中的每个的所述上角部对应的角部处的倾斜部分。
7.根据权利要求6所述的显示装置，所述显示装置还包括：
共电极，在所述第二绝缘层上，
其中，所述共电极通过所述开口与所述发光元件接触，并且包括与所述发光元件中的每个的所述上角部对应的上角部以及位于与所述连接电极中的每个的所述上角部对应的角部处的倾斜部分。
8.根据权利要求1所述的显示装置，其中，所述发光元件中的每个包括在第三方向上顺序地堆叠的第一半导体层、电子阻挡层、活性层、超晶格层和第二半导体层。
9.一种制造显示装置的方法，所述方法包括：
用连接电极层将其上定位有多个像素电极的第一基底和其上定位有发光材料层的第二基底接合，并且去除所述第二基底；
在所述发光材料层上形成具有台阶结构的硬掩模图案；
通过使用所述硬掩模图案蚀刻所述发光材料层和所述连接电极层来形成发光元件和连接电极；以及
在所述发光元件上沉积共电极，其中：
所述硬掩模图案包括中间部分和沿着所述中间部分的外围定位的边缘部分；并且
所述中间部分的厚度比所述边缘部分的厚度大。
10.根据权利要求9所述的方法，在沉积所述共电极的步骤之前，所述方法还包括：
形成第二绝缘层，以覆盖所述发光元件中的每个的顶表面和侧表面以及所述连接电极中的每个的顶表面和侧表面，其中：
所述第二绝缘层包括位于所述发光元件的所述顶表面处的开口；并且
所述共电极通过所述开口与所述发光元件的所述顶表面接触。
11.根据权利要求9所述的方法，其中，所述连接电极包括非挥发性材料，所述非挥发性材料包括从金、铜、银和之中选择的一种或更多种。
12.根据权利要求11所述的方法，其中，形成所述发光元件和所述连接电极的步骤包括：通过对所述发光材料层执行一次蚀刻工艺直到去除所述边缘部分来限定发光元件区域；通过对所述连接电极层执行二次蚀刻工艺来限定连接电极区域；以及通过对所述发光材料层和所述连接电极层执行三次蚀刻工艺来形成所述发光元件和所述连接电极。
13.根据权利要求12所述的方法，其中：
所述连接电极的宽度比所述发光元件的宽度大；并且
所述发光元件中的每个的上角部和所述连接电极中的每个的上角部是倒圆的。
14.根据权利要求12所述的方法，其中：
所述第一基底还包括位于所述多个像素电极之间的第一绝缘层，并且
所述第一绝缘层通过所述三次蚀刻工艺形成为具有台阶结构。
15.根据权利要求14所述的方法，其中：
所述第一绝缘层包括与所述连接电极叠置的第一区域以及不与所述连接电极叠置的第二区域；并且
所述第一区域的厚度比所述第二区域的厚度大。
16.根据权利要求13所述的方法，在所述发光元件上沉积所述共电极的步骤之前，所述方法还包括：
形成第二绝缘层，以覆盖所述发光元件中的每个的顶表面和侧表面、所述连接电极的顶表面的不与所述发光元件叠置的部分以及所述连接电极中的每个的侧表面，所述第二绝缘层具有位于所述发光元件的所述顶表面处的开口，
其中，所述第二绝缘层包括与所述发光元件中的每个的所述上角部对应的上角部以及位于与所述连接电极中的每个的所述上角部对应的角部处的倾斜部分。
17.根据权利要求16所述的方法，其中，在所述发光元件上沉积所述共电极的步骤包括：在所述第二绝缘层上沉积所述共电极，所述共电极通过所述开口与所述发光元件接触，并且具有与所述发光元件中的每个的所述上角部对应的上角部以及位于与所述连接电极中的每个的所述上角部对应的角部处的倾斜部分。
18.一种制造显示装置的方法，所述方法包括：
用连接电极层将其上定位有多个像素电极的第一基底和其上定位有发光材料层的第二基底接合，并且去除所述第二基底；
在所述发光材料层上形成包括硬掩模图案和光致抗蚀剂掩模图案的双掩模图案；
通过使用所述双掩模图案蚀刻所述发光材料层和所述连接电极层来形成发光元件和连接电极；以及
在所述发光元件上沉积共电极，其中：
所述硬掩模图案限定发光元件区域；并且
所述光致抗蚀剂掩模图案形成为围绕所述硬掩模图案中的每个的顶表面和侧表面并且限定连接电极区域。
19.根据权利要求18所述的方法，在沉积所述共电极的步骤之前，所述方法还包括：
形成覆盖所述发光元件中的每个的顶表面和侧表面以及所述连接电极中的每个的顶表面和侧表面的第二绝缘层，其中：
所述第二绝缘层包括位于所述发光元件的所述顶表面处的开口；并且
所述共电极通过所述开口与所述发光元件的所述顶表面接触。
20.根据权利要求18所述的方法，其中，所述连接电极包括非挥发性材料，所述非挥发性材料包括从金、铜、银和之中选择的一种或更多种。
21.根据权利要求20所述的方法，其中，形成所述发光元件和所述连接电极的步骤包括：通过使用所述双掩模图案对所述发光材料层执行一次蚀刻工艺来限定所述发光元件区域；通过对所述连接电极层执行二次蚀刻工艺来限定所述连接电极区域；以及通过对所述发光材料层和所述连接电极层执行三次蚀刻工艺来形成所述发光元件和所述连接电极。
22.根据权利要求21所述的方法，其中：
所述第一基底还包括位于所述多个像素电极之间的第一绝缘层，并且
所述第一绝缘层通过所述三次蚀刻工艺形成为具有台阶结构。
23.根据权利要求22所述的方法，其中：
所述第一绝缘层包括与所述连接电极叠置的第一区域以及不与所述连接电极叠置的第二区域，并且
所述第一区域的厚度比所述第二区域的厚度大。
24.一种制造显示装置的方法，所述方法包括：
用连接电极层将其上定位有多个像素电极的第一基底和其上定位有发光材料层的第二基底接合，并且去除所述第二基底；
在所述发光材料层上形成具有台阶结构的光致抗蚀剂掩模图案；
通过使用所述光致抗蚀剂掩模图案蚀刻所述发光材料层和所述连接电极层来形成发光元件和连接电极；以及
在所述发光元件上沉积共电极，其中：
所述光致抗蚀剂掩模图案包括中间部分和沿着所述中间部分的外围定位的边缘部分；并且
所述中间部分的厚度比所述边缘部分的厚度大。
25.根据权利要求24所述的方法，在沉积所述共电极的步骤之前，所述方法还包括：
形成第二绝缘层，以覆盖所述发光元件中的每个的顶表面和侧表面以及所述连接电极中的每个的顶表面和侧表面，其中：
所述第二绝缘层包括位于所述发光元件的所述顶表面处的开口，并且
所述共电极通过所述开口与所述发光元件的所述顶表面接触。
26.根据权利要求25所述的方法，其中，所述连接电极包括非挥发性材料，所述非挥发性材料包括选自金、铜、银和之中的一种或更多种。
27.根据权利要求26所述的方法，其中，形成所述发光元件和所述连接电极的步骤包括：通过对所述发光材料层执行一次蚀刻工艺直到去除所述边缘部分来限定发光元件区域；通过对所述连接电极层执行二次蚀刻工艺来限定连接电极区域；以及通过对所述发光材料层和所述连接电极层执行三次蚀刻工艺来形成所述发光元件和所述连接电极。
28.根据权利要求27所述的方法，其中：
所述连接电极的宽度比所述发光元件的宽度大；并且
所述发光元件中的每个的上角部和所述连接电极中的每个的上角部是倒圆的。
29.根据权利要求28所述的方法，其中：
所述第一基底还包括位于所述多个像素电极之间的第一绝缘层；并且
所述第一绝缘层通过所述三次蚀刻工艺形成为具有台阶结构。
30.根据权利要求29所述的方法，其中：
所述第一绝缘层包括与所述连接电极叠置的第一区域以及不与所述连接电极叠置的第二区域；并且
所述第一区域的厚度比所述第二区域的厚度大。
CN202311475320.8A 2022-11-10 2023-11-07 显示装置和制造显示装置的方法 Pending CN118019394A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0149228 2022-11-10
KR1020220149228A KR20240068899A (ko) 2022-11-10 2022-11-10 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN118019394A true CN118019394A (zh) 2024-05-10

Family

ID=90943516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311475320.8A Pending CN118019394A (zh) 2022-11-10 2023-11-07 显示装置和制造显示装置的方法

Country Status (3)

Country Link
US (1) US20240162275A1 (zh)
KR (1) KR20240068899A (zh)
CN (1) CN118019394A (zh)

Also Published As

Publication number Publication date
KR20240068899A (ko) 2024-05-20
US20240162275A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
US11798954B2 (en) Display device
US11538851B2 (en) Display device and display device manufacturing method
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
JP2005338812A (ja) 表示装置、電子機器
KR20220149829A (ko) 표시 장치와 그의 제조 방법
KR20220026626A (ko) 표시 장치 및 그 제조 방법
US20230275197A1 (en) Display device
CN114497143A (zh) 显示装置
CN116057708A (zh) 显示装置
US12015047B2 (en) Display device
CN118019394A (zh) 显示装置和制造显示装置的方法
CN115274740A (zh) 显示装置和用于制造该显示装置的方法
US20240030389A1 (en) Display device and method of fabricating the same
CN113823661A (zh) 显示装置
US20240030398A1 (en) Display device and method of manufacturing the same
CN114631192A (zh) 显示装置
US20240014350A1 (en) Display device and method for manufacturing the same
US20230032600A1 (en) Display device
US20220199745A1 (en) Display device
US20230017296A1 (en) Display device
US20230335689A1 (en) Display device and manufacturing method therefor
CN219696456U (zh) 显示装置
US20230361261A1 (en) Display device and method of fabricating the same
CN115274739A (zh) 显示装置和用于制造该显示装置的方法
CN116406204A (zh) 显示装置及制造其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication