CN115274743A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115274743A
CN115274743A CN202210433435.XA CN202210433435A CN115274743A CN 115274743 A CN115274743 A CN 115274743A CN 202210433435 A CN202210433435 A CN 202210433435A CN 115274743 A CN115274743 A CN 115274743A
Authority
CN
China
Prior art keywords
substrate
display device
light
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210433435.XA
Other languages
English (en)
Inventor
赵珠完
宋大镐
李太熙
全亨一
崔炳华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115274743A publication Critical patent/CN115274743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：第一基底，包括显示区域、非显示区域以及在显示区域和非显示区域中的多个像素电路单元；多个发光元件，在显示区域中位于第一基底上，所述多个发光元件分别电连接到所述多个像素电路单元中的对应的像素电路单元；孔掩模层，在第一基底上，并且包括与所述多个发光元件对应的多个孔；第二基底，在孔掩模层上，并且包括与所述多个孔对应的多个开口孔；以及多个光出射图案，在第二基底的所述多个开口孔中，其中，所述多个光出射图案中的每个包括在所述多个开口孔中的一个中的第一部和从第二基底的上表面突出的第二部，其中，所述多个光出射图案中的每个的折射率比第二基底的折射率大。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求以各种形式增加。显示装置可以是诸如液晶显示器、场发射显示器和发光显示器的平板显示器。发光显示器可以包括有机发光显示器和无机发光显示器，有机发光显示器包括作为发光元件的有机发光二极管(OLED)元件，无机发光显示器包括作为发光元件的无机半导体元件。
最近，已经开发了包括发光显示器的头戴式显示器。头戴式显示器是虚拟现实(VR)或增强现实(AR)眼镜型监视器装置，所述虚拟现实(VR)或增强现实(AR)眼镜型监视器装置由用户以眼镜或头盔的形式佩戴并且在眼睛前方的短距离处形成焦点。
发明内容
本公开的实施例的方面和特征提供了一种超高分辨率显示装置，该超高分辨率显示装置包括无机发光元件并且也包括每单位面积的大量发光元件。
本公开的实施例的方面和特征还提供了一种显示装置，该显示装置包括光出射结构以防止从相邻发射区域发射的光的颜色混合。
然而，本公开的实施例的方面和特征不限于这里阐述的方面和特征。通过参考下面给出的本公开的详细描述，本公开的实施例的以上和其他方面和特征对于本公开所属领域的普通技术人员将变得更加明显。
根据本公开的一个或更多个实施例，显示装置包括：第一基底，包括显示区域、非显示区域以及在显示区域和非显示区域中的多个像素电路单元；多个发光元件，在显示区域中位于第一基底上，所述多个发光元件分别电连接到所述多个像素电路单元中的对应的像素电路单元；孔掩模层，在第一基底上，并且包括与所述多个发光元件对应的多个孔；第二基底，在孔掩模层上，并且包括与所述多个孔对应的多个开口孔；以及多个光出射图案，在第二基底的所述多个开口孔中，其中，所述多个光出射图案中的每个包括在所述多个开口孔中的一个中的第一部和从第二基底的上表面突出的第二部，其中，所述多个光出射图案中的每个的折射率比第二基底的折射率大。
第二部的最大直径可以比所述多个孔的直径大，其中，第一部的与第二基底接触的侧表面是倾斜的。
第二部可以具有弯曲的外表面。
第二部的折射率可以比第一部的折射率大。
所述多个孔和所述多个光出射图案可以在显示装置的厚度方向上与所述多个发光元件叠置。
所述多个发光元件可以发射第一颜色的光，其中，所述多个光出射图案中的至少一些可以包括着色剂，以阻挡第一颜色的光的透射。
所述多个光出射图案中的每个的第一部可以包括波长转换颗粒，以转换从所述多个发光元件发射的第一颜色的光的波长，其中，所述多个光出射图案中的至少一些中的每个的第二部可以包括着色剂，以阻挡第一颜色的光的透射。
显示装置还可以包括：第三基底，在孔掩模层与第一基底之间；以及多个颜色控制结构，在第三基底与所述多个发光元件之间，其中，所述多个颜色控制结构可以在显示装置的厚度方向上与所述多个发光元件叠置。
显示装置还可以包括：多个滤色器，在第三基底与所述多个颜色控制结构之间，其中，所述多个滤色器的宽度可以比所述多个孔的直径大。
显示装置还可以包括：盖层，在第二基底上，其中，盖层的折射率可以比第一部的折射率小。
盖层的折射率可以与第二基底的折射率相同。
盖层的厚度可以等于或小于第二部的厚度。
所述多个发光元件中的每个可以包括第一半导体层、在第一半导体层上的活性层和在活性层上的第二半导体层，并且显示装置还可以包括：第三半导体层，在第一基底上，并且在第三半导体层的表面上定位有所述多个发光元件中的每个的第二半导体层。
所述多个发光元件的第二半导体层可以在显示区域和非显示区域中通过基体层彼此连接，所述基体层在第三半导体层的表面上，并且其中，显示装置还可以包括：多个第一连接电极，在显示区域中分别位于所述多个发光元件与第一基底之间；以及多个第二连接电极，在非显示区域中位于第一基底与基体层之间。
第一基底可以包括在显示区域中的多个像素电极和在非显示区域中的多个共电极，并且所述多个发光元件可以在所述多个像素电极上，并且所述多个第二连接电极可以在所述多个共电极上。
根据本公开的一个或更多个实施例，显示装置包括：第一基底，包括显示区域和环绕显示区域的非显示区域；多个发光元件，在第一基底的显示区域中沿着第一方向和第二方向彼此间隔开；多个共电极，在第一基底的非显示区域中，并且围绕显示区域；孔掩模层，在第一基底上，并且包括与所述多个发光元件中的相应的发光元件对应并在第一方向和第二方向上彼此间隔开的多个孔；第二基底，在孔掩模层上，并且包括被形成为与所述多个孔对应的多个开口孔；以及多个光出射图案，在所述多个开口孔中，并且在第一方向和第二方向上彼此间隔开，其中，所述多个光出射图案包括具有比第二基底的折射率大的折射率的材料。
所述多个光出射图案的最大直径可以比所述多个孔的直径大。
显示装置还可以包括：多个颜色控制结构，在第一基底与第二基底之间，所述多个颜色控制结构与所述多个发光元件中的相应的发光元件对应；以及多个滤色器，与所述多个颜色控制结构对应，其中，所述多个滤色器可以与所述多个孔叠置。
所述多个滤色器的直径可以比所述多个孔的直径大。
显示装置还可以包括：堤层，环绕所述多个滤色器，并且在第一方向和第二方向上延伸。
附图说明
本公开的实施例的这些和/或其他方面和特征将通过以下结合附图的实施例的描述而变得明显并更容易理解，在附图中：
图1是根据一个或更多个实施例的显示装置的示意性平面图；
图2是图1的部分A的平面图；
图3是图2的部分B的平面图；
图4是沿着图2的线L1-L1'截取的剖视图；
图5是沿着图2的线L2-L2'截取的剖视图；
图6是根据一个或更多个实施例的发光元件的剖视图；
图7是示出根据一个或更多个实施例的显示装置的发光元件的布置的平面图；
图8是示出根据一个或更多个实施例的显示装置的滤色器的布置的平面图；
图9是示出根据一个或更多个实施例的形成在显示装置的孔掩模层中的多个孔的布置的平面图；
图10是示出根据一个或更多个实施例的显示装置的光出射图案的布置的平面图；
图11是根据一个或更多个实施例的显示装置的光出射图案的剖视图；
图12是示出根据一个或更多个实施例的光在从显示装置的颜色转换基底输出之后穿过孔掩模层的示意图；
图13是示出根据一个或更多个实施例的在穿过显示装置的孔掩模层之后从光出射图案出射的光的示意图；
图14至图21是示出根据一个或更多个实施例的制造显示装置的工艺的剖视图；
图22是根据一个或更多个实施例的显示装置的一部分的剖视图；
图23是包括在图22的显示装置中的光出射图案的剖视图；
图24是根据一个或更多个实施例的显示装置的光出射图案的剖视图；
图25是根据一个或更多个实施例的显示装置的一部分的剖视图；
图26是根据一个或更多个实施例的显示装置的一部分的剖视图；
图27是根据一个或更多个实施例的显示装置的一部分的剖视图；
图28是根据一个或更多个实施例的显示装置的一部分的剖视图；
图29是根据一个或更多个实施例的显示装置的一部分的剖视图；
图30是根据一个或更多个实施例的显示装置的一部分的剖视图；
图31是根据一个或更多个实施例的像素电路单元和发光元件的电路图；
图32是根据一个或更多个实施例的像素电路单元和发光元件的电路图；
图33是根据一个或更多个实施例的像素电路单元和发光元件的电路图；
图34至图36是根据一个或更多个实施例的包括显示装置的装置的示意图；以及
图37和图38示出了包括根据一个或更多个实施例的显示装置的透明显示装置。
具体实施方式
现在将在下文中参照其中示出了本公开的实施例的附图更充分地描述本公开。然而，本公开可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在居间层。贯穿说明书，相同的附图标号表示相同的组件。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导和范围的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图描述实施例。
图1是根据一个或更多个实施例的显示装置10的示意性平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。显示装置10的示例可以包括电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机，所有这些都提供显示屏幕。
显示装置10包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述其中无机发光二极管设置在半导体电路板上的显示面板作为显示面板的示例，但是本公开不限于这种情况，并且只要相同的技术精神是适用的，也可以应用其他显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有诸如水平长矩形、竖直长矩形、正方形、具有倒圆角(顶点)的四边形、其他多边形和圆形的各种形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出形状为在第二方向DR2上长的矩形的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示图像的区域，非显示区域NDA可以是不显示图像的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。显示区域DPA大体可以占据显示装置10的中心(或中心区域)。
非显示区域NDA可以沿着显示区域DPA的边缘或外围设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以是矩形的，非显示区域NDA可以被设置为沿着显示区域DPA的边缘或外围与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以设置包括在显示装置10中的布线或电路驱动器，或者可以安装外部装置。
例如，非显示区域NDA可以包括多个垫(pad，或被称为“焊盘”)区域PDA和共电极连接部CPA。共电极连接部CPA可以环绕(例如，围绕)显示区域DPA，垫区域PDA可以设置在共电极连接部CPA的一侧处以在一个方向(例如，第二方向DR2)上延伸。电连接到外部装置的多个垫PD(见图2)设置在垫区域PDA中，电连接到设置在显示区域DPA中的多个发光元件ED(见图3)的共电极CE(见图2)设置在共电极连接部CPA中。在附图中，垫区域PDA设置在非显示区域NDA的共电极连接部CPA的外侧，并且设置在显示区域DPA的在第一方向DR1上的两侧处。然而，本公开不限于此，可以设置更多数量或更少数量的垫区域PDA。另外，在一个或更多个实施例中，显示装置10还可以包括设置在内部非显示区域中的垫区域PDA，所述内部非显示区域在非显示区域NDA中的共电极连接部CPA的内侧。
图2是图1的部分A的平面图。图3是图2的部分B的平面图。图2是显示装置10的显示区域DPA、垫区域PDA和共电极连接部CPA的局部放大图，图3示出了显示区域DPA中的一些像素PX的平面布置。
参照图2和图3，显示装置10的显示区域DPA可以包括多个像素PX。像素PX可以以矩阵形式布置。例如，像素PX可以沿着矩阵的行和列布置。像素PX中的每个在平面图中可以是矩形或正方形。然而，本公开不限于此，像素PX中的每个也可以具有菱形形状，菱形形状具有相对于一个方向倾斜的各个边。像素PX可以以条带型或岛型布置。另外，像素PX中的每个可以通过包括发射特定波段的光的一个或更多个发光元件来显示特定颜色。
像素PX中的每个可以包括多个发射区域EA1至EA3，并且在显示装置10中，由多个发射区域EA1至EA3组成的一个像素PX可以具有最小发射单元。
例如，一个像素PX可以包括第一发射区域EA1、第二发射区域EA2和第三发射区域EA3。第一发射区域EA1可以发射第一颜色的光，第二发射区域EA2可以发射第二颜色的光，第三发射区域EA3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。然而，本公开不限于此，发射区域EA1至EA3也可以发射相同颜色的光。在一个或更多个实施例中，一个像素PX可以包括三个发射区域EA1至EA3，但是本公开不限于此。例如，一个像素PX也可以包括四个或更多个发射区域。
发射区域EA1至EA3中的每个可以包括发射特定颜色的光的发光元件ED。尽管作为示例描述了发光元件ED具有四边形平面形状的情况，但是本公开的实施例不限于此。例如，发光元件ED也可以具有除四边形形状之外的多边形、圆形、椭圆形或不规则形状。
发射区域EA1至EA3可以沿着第一方向DR1和第二方向DR2布置，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以沿着第二方向DR2交替地布置。当多个像素PX沿着第一方向DR1和第二方向DR2布置时，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以沿着第二方向DR2顺序地布置，并且可以重复这种布置。另外，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中的每个可以沿着第一方向DR1重复布置。
显示装置10可以包括环绕(例如，围绕)发射区域EA1至EA3的堤层BNL(例如，见图4)，堤层BNL可以将不同的发射区域EA1至EA3彼此分隔开。堤层BNL可以与发光元件ED间隔开，并且可以在平面图中环绕(例如，围绕)发光元件ED。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，以在平面图中形成网格、网状或格子状图案。
尽管在图2和图3中由堤层BNL围绕的发射区域EA1至EA3中的每个具有四边形平面形状，但是本公开不限于此。发射区域EA1至EA3中的每个的平面形状可以根据堤层BNL的平面布置而不同地改变。
多个共电极CE可以设置在非显示区域NDA的共电极连接部CPA中。共电极CE可以彼此间隔开，并且可以环绕(例如，围绕)显示区域DPA。共电极CE可以电连接到设置在显示区域DPA中的发光元件ED。另外，共电极CE可以电连接到半导体电路板。
在附图中，共电极连接部CPA环绕(例如，围绕)显示区域DPA在第一方向DR1上的两侧和在第二方向DR2上的两侧。然而，本公开不限于此。共电极连接部CPA的平面布置可以根据共电极CE的布置而变化。例如，当共电极CE在显示区域DPA的一侧处沿着一个方向布置时，共电极连接部CPA可以在平面图中沿着所述一个方向延伸。
多个垫PD可以设置在垫区域PDA中。垫PD中的每个可以电连接到设置在外部电路板CB(见图4)上的电路板垫PDC(见图4)。垫PD可以在垫区域PDA中在第二方向DR2上彼此间隔开。
可以根据设置在显示区域DPA中的发光元件ED的数量和电连接到发光元件ED的布线的布置来设计垫PD的布置。不同的垫PD的布置可以根据发光元件ED的布置和电连接到发光元件ED的布线的布置而不同地改变。
图4是沿着图2的线L1-L1'截取的剖视图。图5是沿着图2的线L2-L2'截取的剖视图。图6是根据一个或更多个实施例的发光元件ED的剖视图。图7是示出根据一个或更多个实施例的显示装置10的发光元件ED的布置的平面图。图8是示出根据一个或更多个实施例的显示装置10的滤色器CF1至CF3的布置的平面图。图9是示出根据一个或更多个实施例的形成在显示装置10的孔掩模层ML中的多个孔PH的布置的平面图。图10是示出根据一个或更多个实施例的显示装置10的光出射图案ELP1至ELP3的布置的平面图。图4示出了与垫区域PDA、共电极连接部CPA和显示区域DPA的像素PX交叉的剖面。图5示出了与共电极连接部CPA和像素PX的发光元件ED交叉的剖面。图7至图9示意性地示出了显示基底100、颜色转换基底200和光出射基底300的平面布置。
结合图1至图3参照图4至图9，根据一个或更多个实施例的显示装置10可以包括显示基底100、颜色转换基底200、光出射基底300和电路板CB。另外，显示装置10还可以包括设置在显示基底100下方的散热基底510。
显示基底100可以至少包括第一基底110和设置在第一基底110上的多个发光元件ED、多个垫PD以及多个电极连接部CTE1和CTE2。颜色转换基底200可以至少包括第二基底210以及设置在第二基底210上的滤色器CF1至CF3和颜色控制结构WCL。光出射基底300可以包括第三基底310、设置在第三基底310中的多个光出射图案ELP1至ELP3以及孔掩模层ML。电路板CB可以设置在散热基底510上并与第一基底110间隔开，并且可以包括电连接到显示基底100的垫PD的电路板垫PDC。
第一基底110可以是半导体电路板。第一基底110可以是使用半导体工艺形成的硅晶圆基底，并且可以包括多个像素电路单元PXC。像素电路单元PXC中的每个可以通过在硅晶圆上形成半导体电路的工艺而形成。像素电路单元PXC中的每个可以包括使用半导体工艺形成的至少一个晶体管和至少一个电容器。例如，像素电路单元PXC可以包括互补金属氧化物半导体(CMOS)电路。
像素电路单元PXC可以设置在显示区域DPA和非显示区域NDA中。在像素电路单元PXC之中，设置在显示区域DPA中的像素电路单元PXC可以分别电连接到像素电极AE。设置在显示区域DPA中的像素电路单元PXC可以被设置为与像素电极AE对应，并且可以在作为显示装置10的厚度方向的第三方向DR3上分别与设置在显示区域DPA中的发光元件ED叠置。
设置在非显示区域NDA中的像素电路单元PXC可以分别电连接到共电极CE。设置在非显示区域NDA中的像素电路单元PXC可以被设置为与共电极CE对应，并且可以在第三方向DR3上分别与设置在非显示区域NDA中的共电极CE和第二连接电极CNE2叠置。
电路绝缘层CINS可以设置在像素电路单元PXC上。电路绝缘层CINS可以保护像素电路单元PXC并使像素电路单元PXC的台阶平坦化。电路绝缘层CINS可以暴露像素电极AE中的每个的一部分，使得像素电极AE电连接到第一连接电极CNE1。电路绝缘层CINS可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或氮化铝(AlNx)的无机绝缘材料。
像素电极AE可以设置在显示区域DPA中，并且可以设置在对应的像素电路单元PXC上。像素电极AE中的每个可以是与像素电路单元PXC一体地形成并从像素电路单元PXC暴露的暴露电极。共电极CE可以设置在非显示区域NDA的共电极连接部CPA中，并且可以设置在对应的像素电路单元PXC上。共电极CE中的每个可以是与像素电路单元PXC一体地形成并从像素电路单元PXC暴露的暴露电极。像素电极AE和共电极CE均可以包括诸如铝(Al)的金属材料。
电极连接部CTE1和CTE2中的每个可以设置在像素电极AE或共电极CE上。第一电极连接部CTE1可以设置在显示区域DPA中并分别设置在像素电极AE上。第一电极连接部CTE1可以与不同的像素电极AE对应。第二电极连接部CTE2可以设置在非显示区域NDA的共电极连接部CPA中以环绕(例如，围绕)显示区域DPA并且可以分别设置在共电极CE上。
在示例中，电极连接部CTE1和CTE2中的每个可以直接设置在像素电极AE或共电极CE上以接触像素电极AE或共电极CE。电极连接部CTE1和CTE2中的每个可以电连接到像素电极AE或共电极CE以及发光元件ED。另外，第二电极连接部CTE2中的每个可以通过形成在非显示区域NDA中的像素电路单元PXC电连接到垫PD中的任何一个。
电极连接部CTE1和CTE2中的每个可以包括可以电连接到像素电极AE或共电极CE以及发光元件ED的材料。例如，电极连接部CTE1和CTE2中的每个可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少任何一种。可选地，电极连接部CTE1和CTE2中的每个可以包括第一层和第二层，第一层包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种，第二层包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种。
垫PD设置在非显示区域NDA的垫区域PDA中。垫PD与共电极CE和第二电极连接部CTE2间隔开。垫PD可以朝向非显示区域NDA的外侧与共电极CE间隔开。
垫PD中的每个可以包括垫基体层PL和垫上层PU。垫基体层PL可以设置在第一基底110上，电路绝缘层CINS可以暴露垫基体层PL。垫上层PU可以直接设置在垫基体层PL上。
垫PD可以分别电连接到电路板CB的电路板垫PDC。垫PD可以通过诸如布线WR的导电布线电连接到电路板垫PDC。然而，本公开不限于此，垫PD也可以通过穿过第一基底110的通孔电连接到电路板垫PDC。
电路板CB可以是柔性印刷电路板(FPCB)、印刷电路板(PCB)、柔性印刷电路(FPC)或诸如膜上芯片(COF)的柔性膜。
发光元件ED可以设置在显示区域DPA中以分别与发射区域EA1至EA3对应。一个发光元件ED可以设置在一个发射区域EA1、EA2或EA3中。
发光元件ED可以在显示区域DPA中分别设置在第一电极连接部CTE1上。发光元件ED中的每个可以是在一个方向(例如，第三方向DR3)上延伸的无机发光二极管。发光元件ED中的每个可以具有宽度比高度大的圆柱形形状、盘形形状或棒形形状。然而，本公开不限于此，发光元件ED中的每个也可以具有各种形状，各种形状包括诸如棒、线和管的形状、诸如立方体、长方体和六角棱柱的多边形棱柱、以及在一个方向上延伸并具有部分地倾斜的外表面的形状。在示例中，每个发光元件ED在发光元件ED所延伸的方向上的长度或每个发光元件ED在第三方向DR3上的长度可以比水平方向上的宽度大，并且每个发光元件ED在第三方向DR3上的长度可以是1μm至5μm。
根据一个或更多个实施例，发光元件ED中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SL和第二半导体层SEM2。第一连接电极CNE1、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SL和第二半导体层SEM2可以在第三方向DR3上顺序地堆叠。
第一连接电极CNE1可以设置在第一电极连接部CTE1上。第一连接电极CNE1可以直接接触第一电极连接部CTE1，并且可以将传输到像素电极AE的发射信号发送到发光元件ED。第一连接电极CNE1可以是欧姆连接电极。然而，本公开不限于此，第一连接电极CNE1也可以是肖特基连接电极。发光元件ED中的每个可以连接到至少一个第一连接电极CNE1。
当每个发光元件ED电连接到电极连接部CTE1或CTE2时，第一连接电极CNE1可以减小由于发光元件ED与电极连接部CTE1或CTE2之间的接触而导致的电阻。第一连接电极CNE1可以包括导电金属。例如，第一连接电极CNE1可以包括金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)和银(Ag)中的至少任何一种。例如，第一连接电极CNE1可以包括金和锡的9:1合金、8:2合金或7:3合金，或者可以包括铜、银和锡的合金(SAC305)。
第一半导体层SEM1可以设置在第一连接电极CNE1上。第一半导体层SEM1可以是p型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层SEM1可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第一半导体层SEM1可以掺杂有p型掺杂剂，p型掺杂剂可以是Mg、Zn、Ca、Sr或Ba等。例如，第一半导体层SEM1可以是掺杂有p型Mg的p-GaN。
电子阻挡层EBL可以设置在第一半导体层SEM1上。电子阻挡层EBL可以防止流入活性层MQW的电子被注入到其他层中而不与活性层MQW中的空穴复合。例如，电子阻挡层EBL可以是掺杂有p型Mg的p-AlGaN。电子阻挡层EBL的厚度可以在但不限于10nm至50nm的范围内。在一个或更多个实施例中，可以省略电子阻挡层EBL。
活性层MQW可以设置在电子阻挡层EBL上。活性层MQW可以根据通过第一半导体层SEM1和第二半导体层SEM2接收的发射信号通过电子-空穴的复合来发射光。在一个或更多个实施例中，在显示装置10的每个发光元件ED中，活性层MQW可以发射第三颜色的光，即，其中心波段在450nm至495nm的范围内的蓝光。
活性层MQW可以包括具有单量子阱结构或多量子阱结构的材料。当活性层MQW包括具有多量子阱结构的材料时，活性层MQW可以具有其中多个阱层和多个势垒层交替地堆叠的结构。这里，阱层可以由InGaN形成，并且势垒层可以由GaN或AlGaN形成，但是本公开不限于此。
例如，根据活性层MQW发射的光的波段，活性层MQW可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地堆叠的结构，或者可以包括不同的III族至V族半导体材料。从活性层MQW发射的光不限于第三颜色的蓝光。在一些情况下，活性层MQW可以发射第一颜色的红光或第二颜色的绿光。
超晶格层SL设置在活性层MQW上。超晶格层SL可以缓解由于第二半导体层SEM2与活性层MQW之间的晶格常数的差异而导致的应力。例如，超晶格层SL可以由InGaN或GaN形成。超晶格层SL的厚度可以是约50nm至约200nm。然而，也可以省略超晶格层SL。
第二半导体层SEM2可以设置在超晶格层SL上。第二半导体层SEM2可以是n型半导体。第二半导体层SEM2可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层SEM2可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第二半导体层SEM2可以掺杂有n型掺杂剂，n型掺杂剂可以是Si、Ge或Sn等。例如，第二半导体层SEM2可以是掺杂有n型Si的n-GaN。第二半导体层SEM2的厚度可以在但不限于2μm至4μm的范围内。
根据一个或更多个实施例，显示装置10的发光元件ED的第二半导体层SEM2可以彼此连接。发光元件ED可以共享第二半导体层SEM2的作为一个公共层的一部分，设置在第二半导体层SEM2上的多个层可以彼此间隔开。第二半导体层SEM2可以包括在第一方向DR1和第二方向DR2上延伸以位于非显示区域NDA的部分和显示区域DPA中的基体层以及从基体层突出并彼此间隔开的多个突出部。每个发光元件ED的层可以设置在第二半导体层SEM2的突出部上并且与另一发光元件ED的突出部间隔开，并且所述层可以与第二半导体层SEM2的突出部一起构成一个发光元件ED。在第二半导体层SEM2中，形成发光元件ED的一部分的每个突出部的厚度可以比不与第一半导体层SEM1叠置的基体层的厚度大。
另外，在显示装置10中，第二半导体层SEM2可以将通过第二连接电极CNE2和第二电极连接部CTE2接收的发射信号传输到发光元件ED。如稍后将描述的，第二连接电极CNE2可以设置在发光元件ED的第二半导体层SEM2中的设置在非显示区域NDA中的基体层的表面上，并且可以通过第二电极连接部CTE2电连接到共电极CE。
第三半导体层SEM3设置在发光元件ED的第二半导体层SEM2上。第三半导体层SEM3可以设置在非显示区域NDA的部分和显示区域DPA中，并且可以完全地设置在第二半导体层SEM2的基体层上。第三半导体层SEM3可以是未掺杂的半导体。第三半导体层SEM3可以包括与第二半导体层SEM2的材料相同的材料，但是可以是未掺杂有n型掺杂剂或p型掺杂剂的材料。在一个或更多个实施例中，第三半导体层SEM3可以是但不限于未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少任何一种。
与第二半导体层SEM2不同，第三半导体层SEM3可以不具有导电性，并且传输到像素电极AE和共电极CE的发射信号可以流过发光元件ED和第二半导体层SEM2。在制造发光元件ED的工艺中，第二半导体层SEM2和发光元件ED可以形成在第三半导体层SEM3上。第三半导体层SEM3的厚度可以比第二半导体层SEM2的每个突出部的厚度小，并且可以比第二半导体层SEM2的基体层的厚度大。
多个第二连接电极CNE2可以设置在非显示区域NDA的共电极连接部CPA中。第二连接电极CNE2可以设置在第二半导体层SEM2的基体层的表面上。另外，第二连接电极CNE2可以直接设置在第二电极连接部CTE2上，并且可以将从共电极CE接收的发射信号传输到发光元件ED。第二连接电极CNE2可以由与第一连接电极CNE1的材料相同的材料制成。每个第二连接电极CNE2的在第三方向DR3上的厚度可以比每个第一连接电极CNE1的厚度大。
第一绝缘层INS可以设置在第二半导体层SEM2的基体层的表面和每个发光元件ED的侧表面上。第一绝缘层INS可以环绕(例如，围绕)至少发光元件ED。因为第一绝缘层INS的环绕(例如，围绕)发光元件ED的部分被设置为与发光元件ED对应，所以它们可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。第一绝缘层INS可以保护发光元件ED中的每个，并且可以使第二半导体层SEM2和发光元件ED与其他层绝缘。第一绝缘层INS可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOy)或氮化铝(AlNx)的无机绝缘材料。
第一反射层RL1可以环绕(例如，围绕)发光元件ED的侧表面。第一反射层RL1可以设置在显示区域DPA中以与发射区域EA1至EA3对应，并且可以直接设置在放置在发光元件ED的侧表面上的第一绝缘层INS上。因为第一反射层RL1环绕(例如，围绕)彼此间隔开的发光元件ED，所以第一反射层RL1可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。第一反射层RL1可以反射从发光元件ED的活性层MQW发射的光，并且光可以朝向第二基底210而不是第一基底110行进。
第一反射层RL1可以包括具有高反射率的金属材料，诸如铝(Al)。每个第一反射层RL1的厚度可以是但不限于约0.1μm。
散热基底510可以设置在显示基底100的两侧之中的与面对颜色转换基底200的上侧相对的下侧上。散热基底510大体可以具有与第一基底110的形状类似的形状，并且可以接触第一基底110的下侧。根据一个或更多个实施例，散热基底510的至少一部分可以在厚度方向(即，第三方向DR3)上与显示装置10的显示区域DPA叠置，并且其他部分可以与非显示区域NDA叠置。散热基底510可以包括具有高热导率的材料，以有效地消散从显示基底100和电路板CB产生的热量。例如，散热基底510可以由具有高热导率的金属材料制成，诸如钨(W)、铝(Al)或铜(Cu)。
在一个或更多个实施例中，散热基底510的一部分可以设置在电路板CB的下表面上以接触电路板CB。然而，本公开不限于此。在一个或更多个实施例中，散热基底510可以被构造为有效地消散在显示装置10中产生的热量，例如，从发光元件ED产生的热量。
颜色转换基底200设置在显示基底100上，并且包括从发光元件ED顺序地设置的保护层PTF、颜色控制结构WCL、滤色器CF1至CF3、第二反射层RL2、堤层BNL以及第二基底210。现在将从第二基底210开始顺序地描述设置在第二基底210的面对第一基底110的表面上的层。
第二基底210可以被设置为面对第一基底110。第二基底210可以是支撑包括在颜色转换基底200中的多个层的基体基底。第二基底210可以由透明材料制成。例如，第二基底210可以包括诸如蓝宝石基底或玻璃的透明基底。然而，本公开不限于此，第二基底210也可以由诸如GaN、SiC、ZnO、Si、GaP或GaAs的导电基底制成。
堤层BNL可以设置在第二基底210的表面上。堤层BNL可以环绕(例如，围绕)第一发射区域EA1、第二发射区域EA2和第三发射区域EA3。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，以在整个显示区域DPA中形成网格图案。另外，堤层BNL也可以设置在非显示区域NDA中，并且可以在非显示区域NDA中完全地覆盖第二基底210的表面。
堤层BNL可以包括在显示区域DPA中暴露第二基底210的多个开口OP1至OP3(例如，见图8)。开口OP1至OP3可以包括与第一发射区域EA1叠置的第一开口OP1、与第二发射区域EA2叠置的第二开口OP2和与第三发射区域EA3叠置的第三开口OP3。开口OP1至OP3可以分别与发射区域EA1至EA3对应。
在一个或更多个实施例中，堤层BNL可以包括硅(Si)。例如，堤层BNL可以包括硅单晶层。包括硅的堤层BNL可以通过反应离子蚀刻(RIE)工艺形成。通过控制蚀刻工艺的工艺条件，堤层BNL可以被形成为具有高长宽比。
滤色器CF1至CF3可以在第二基底210的表面上分别设置在堤层BNL的开口OP1至OP3中。不同的滤色器CF1至CF3可以彼此间隔开，且堤层BNL置于不同的滤色器CF1至CF3之间，但是本公开不限于此。
滤色器CF1至CF3可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1可以设置在堤层BNL的第一开口OP1中以与第一发射区域EA1叠置。第二滤色器CF2可以设置在堤层BNL的第二开口OP2中以与第二发射区域EA2叠置，第三滤色器CF3可以设置在堤层BNL的第三开口OP3中以与第三发射区域EA3叠置。
滤色器CF1至CF3可以分别填充开口OP1至OP3，滤色器CF1至CF3中的每个的表面可以与堤层BNL的表面共平面。也就是说，滤色器CF1至CF3中的每个的厚度可以与堤层BNL的厚度相同。然而，本公开不限于此，滤色器CF1至CF3中的每个的表面也可以从堤层BNL的表面突出，或者可以从堤层BNL的表面凹陷。也就是说，滤色器CF1至CF3中的每个的厚度也可以与堤层BNL的厚度不同。
被设置为分别与堤层BNL的开口OP1至OP3对应的滤色器CF1至CF3可以形成岛状图案，但是本公开不限于此。例如，滤色器CF1至CF3中的每个也可以在显示区域DPA中形成在一个方向(例如，第一方向DR1或第二方向DR2)上延伸的线型图案。在这种情况下，堤层BNL的开口OP1至OP3也可以在所述方向(例如，第一方向DR1或第二方向DR2)上延伸。在一个或更多个实施例中，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，第三滤色器CF3可以是蓝色滤色器。滤色器CF1至CF3中的每个可以仅透射在从发光元件ED发射之后穿过颜色控制结构WCL的一些光，并且可以阻挡其他光的透射。
第二反射层RL2可以设置在堤层BNL的开口OP1至OP3中。第二反射层RL2可以设置在堤层BNL的侧表面上，并且可以环绕(例如，围绕)设置在开口OP1至OP3中的滤色器CF1至CF3的侧表面。设置在不同的开口OP1至OP3中的第二反射层RL2可以环绕(例如，围绕)不同的滤色器CF1至CF3，并且可以在平面图中在第一方向DR1和第二方向DR2上彼此间隔开。
与第一反射层RL1类似，第二反射层RL2可以反射入射光。在从发光元件ED发射之后入射在滤色器CF1至CF3上的光中的一些可以被第二反射层RL2朝向第二基底210的上表面反射。第二反射层RL2可以包括与上述第一反射层RL1的材料相同的材料，并且可以包括例如具有高反射率的金属材料(诸如铝(Al))。第二反射层RL2中的每个的厚度可以是但不限于约0.1μm。
颜色控制结构WCL可以设置在滤色器CF1至CF3上。颜色控制结构WCL可以在第三方向DR3上与第一滤色器CF1、第二滤色器CF2和第三滤色器CF3叠置，并且可以彼此间隔开。颜色控制结构WCL可以被设置为与设置在堤层BNL中的开口OP1至OP3对应。在一个或更多个实施例中，颜色控制结构WCL可以与开口OP1至OP3叠置。颜色控制结构WCL可以形成为彼此间隔开的岛状图案。然而，本公开不限于此，并且颜色控制结构WCL也可以形成为在一个方向(例如，第一方向DR1或第二方向DR2)上延伸的线型图案。
颜色控制结构WCL可以将入射光的峰值波长转换或移位为另一特定峰值波长的光并输出该光。在发光元件ED发射第三颜色的蓝光的一个或更多个实施例中，颜色控制结构WCL可以将从发光元件ED发射的光的至少一部分转换为第四颜色的黄光。从发光元件ED发射的第三颜色的光的一部分可以通过颜色控制结构WCL转换为第四颜色的黄光，并且第三颜色的光和第四颜色的光的混合光可以入射在滤色器CF1至CF3中的每个上。第一滤色器CF1可以透射第三颜色的光和第四颜色的光的混合光之中的第一颜色的红光，并且阻挡其他颜色的光的透射。类似地，第二滤色器CF2可以透射第三颜色的光和第四颜色的光的混合光之中的第二颜色的绿光，并且阻挡其他颜色的光的透射。第三滤色器CF3可以透射第三颜色的光和第四颜色的光的混合光之中的第三颜色的蓝光，并且阻挡其他颜色的透射。
颜色控制结构WCL中的每个可以包括基体树脂BRS和波长转换颗粒WCP。基体树脂BRS可以包括透光有机材料。例如，基体树脂BRS可以包括环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。颜色控制结构WCL的相应基体树脂BRS可以全部由相同的材料制成，但是本公开不限于此。波长转换颗粒WCP可以是将第三颜色的蓝光转换为第四颜色的黄光的材料。波长转换颗粒WCP可以是量子点、量子棒或磷光体。量子点包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。
另外，颜色控制结构WCL中的每个还可以包括散射体。散射体可以是金属氧化物颗粒或有机颗粒。金属氧化物可以是例如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)，有机颗粒材料可以是例如丙烯酸树脂或聚氨酯树脂。
随着颜色控制结构WCL在第三方向DR3上的厚度增加，包括在颜色控制结构WCL中的波长转换颗粒WCP的含量增加，从而增加颜色控制结构WCL的光转换效率。可以考虑波长转换颗粒WCP的光转换效率来设计颜色控制结构WCL的厚度。
保护层PTF可以设置在堤层BNL和颜色控制结构WCL上，并且可以覆盖它们。保护层PTF可以被设置为遍及显示区域DPA和非显示区域NDA。保护层PTF可以保护显示区域DPA中的颜色控制结构WCL，并且使由颜色控制结构WCL形成的台阶平坦化。
保护层PTF可以设置在发光元件ED与颜色控制结构WCL之间，并且可以防止颜色控制结构WCL的波长转换颗粒WCP被由发光元件ED产生的热量损坏。保护层PTF可以包括诸如环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂的有机绝缘材料。
粘合层ADL可以设置在显示基底100与颜色转换基底200之间。粘合层ADL可以将显示基底100和颜色转换基底200彼此接合，并且可以由透明材料制成以透射从发光元件ED发射的光。例如，粘合层ADL可以包括丙烯酸类材料、硅氧烷类材料或氨基甲酸酯类材料，并且可以包括可以UV固化或热固化的材料。
光出射基底300可以设置在显示基底100或颜色转换基底200上，并且可以包括孔掩模层ML、第三基底310以及光出射图案ELP1至ELP3。光出射基底300的层可以基于第一基底110顺序地设置。
孔掩模层ML可以设置在颜色转换基底200的第二基底210上。孔掩模层ML可以包括彼此间隔开的多个孔PH，并且可以直接设置在第二基底210上。孔PH可以被形成为穿过孔掩模层ML，并且可以用作从显示基底100和颜色转换基底200输出的光通过其穿过的路径。孔掩模层ML可以在除了孔PH之外的区域中包括光阻挡材料，以防止光透射。例如，孔掩模层ML可以由作为不透明材料的金属或黑矩阵制成。
根据一个或更多个实施例，孔PH可以被形成为分别与显示基底100的发光元件ED或者颜色转换基底200的滤色器CF1至CF3对应。一个孔PH可以被形成为位于显示区域DPA的一个发射区域EA1、EA2或EA3中。孔PH可以在厚度方向上与颜色转换基底200的滤色器CF1至CF3以及显示基底100的发光元件ED叠置。孔PH大体可以位于发射区域EA1至EA3的中心中，并且可以在尺寸上比发射区域EA1至EA3或者滤色器CF1至CF3或者发光元件ED小。从发光元件ED发射的光可以穿过颜色转换基底200并向上行进穿过孔掩模层ML的孔PH。从发射区域EA1至EA3发射的光可以穿过比发光元件ED小的孔PH，并且行进到第三基底310以及光出射图案ELP1至ELP3。
第三基底310以及光出射图案ELP1至ELP3可以设置在孔掩模层ML上。光出射图案ELP1至ELP3可以分别设置在形成于第三基底310中的多个开口孔HP(见图21)中，并且可以被第三基底310支撑。根据一个或更多个实施例，光出射图案ELP1至ELP3可以被设置为分别与孔掩模层ML的孔PH对应。可选地，光出射图案ELP1至ELP3可以被设置为分别与不同的发射区域EA1至EA3或者不同的发光元件ED对应。光出射图案ELP1至ELP3可以被设置为在厚度方向(即，第三方向DR3)上与孔PH和发光元件ED叠置。
光出射图案ELP1至ELP3可以包括被设置为与第一发射区域EA1对应的第一光出射图案ELP1、被设置为与第二发射区域EA2对应的第二光出射图案ELP2以及被设置为与第三发射区域EA3对应的第三光出射图案ELP3。因为光出射图案ELP1至ELP3设置在不同的发射区域EA1至EA3中，所以光出射图案ELP1至ELP3可以在第一方向DR1和第二方向DR2上彼此间隔开。类似于多个第一发射区域EA1，多个第一光出射图案ELP1可以在第一方向DR1上彼此间隔开。类似于多个第二发射区域EA2和多个第三发射区域EA3，多个第二光出射图案ELP2和多个第三光出射图案ELP3也可以分别在第一方向DR1上彼此间隔开。第一光出射图案ELP1、第二光出射图案ELP2和第三光出射图案ELP3可以在第二方向DR2上顺序地设置并且彼此间隔开，并且作为基本单元可以重复地布置。
第三基底310以及光出射图案ELP1至ELP3可以引导穿过孔PH的光的路径，使得光在特定方向上行进。第三基底310以及光出射图案ELP1至ELP3均可以由透明材料形成，但是可以由不同的材料制成，并且穿过孔PH的光可以在光出射图案ELP1至ELP3中行进，然后在第三基底310以及光出射图案ELP1至ELP3上方向上出射。根据一个或更多个实施例，第三基底310以及光出射图案ELP1至ELP3可以由具有不同折射率的材料制成，并且光出射图案ELP1至ELP3可以包括透镜型光出射部，以在特定方向上引导从发光元件ED发射的光。
图11是根据一个或更多个实施例的显示装置10的光出射图案ELP的剖视图。图12是示出根据一个或更多个实施例的在从显示装置10的颜色转换基底200输出之后穿过孔掩模层ML的光的示意图。图13是示出根据一个或更多个实施例的在穿过显示装置10的孔掩模层ML之后从光出射图案ELP1至ELP3出射的光的示意图。
除了图5和图10之外，还参照图11至图13，根据一个或更多个实施例的显示装置10可以包括由具有不同折射率的材料制成的光出射图案ELP1至ELP3以及第三基底310。光出射图案ELP1至ELP3可以由具有比第三基底310的折射率大的折射率的材料制成，入射在光出射图案ELP1至ELP3上的光EL(EL1)可以在与第三基底310的界面处被全反射以向上行进。
从颜色转换基底200输出的光EL可以穿过孔PH并进入光出射图案ELP1至ELP3(图12的EL1)。光出射图案ELP1至ELP3中的每个可以具有光入射部，该光入射部是与孔PH接触并被形成为与孔PH对应的部分，并且可以具有等于至少孔PH的直径W2的直径。穿过孔PH的光EL1可以进入光出射图案ELP1至ELP3并在光出射图案ELP1至ELP3中行进，然后光EL1的一部分可以朝向光出射图案ELP1至ELP3与第三基底310接触的侧表面行进，并且另一部分可以朝向位于光出射图案ELP1至ELP3中的每个的顶部处的光出射部行进。
根据一个或更多个实施例，光出射图案ELP1至ELP3中的每个可以包括第一部P1和第二部P2，第一部P1设置在形成在第三基底310中的开口孔中并与第三基底310接触，第二部P2位于第一部P1上并从第三基底310的上表面突出。因为光出射基底300包括其第二部P2从第三基底310的上表面突出的光出射图案ELP1至ELP3，所以光出射基底300的上表面可以由于光出射图案ELP1至ELP3而具有表面粗糙度。然而，本公开不限于此，光出射基底300还可以进一步包括设置在第三基底310上的层，以具有光滑表面。
光出射图案ELP1至ELP3中的每个可以在开口孔形成在第三基底310中之后插入开口孔中，并且可以包括根据第三基底310的厚度以及光出射图案ELP1、ELP2或ELP3的厚度而彼此区分的第一部P1和第二部P2。第一部P1和第二部P2可以由基本上相同的材料形成，但是可以根据它们相对于第三基底310的相对位置来区分。然而，本公开不限于此。在一个或更多个实施例中，光出射图案ELP1至ELP3中的每个可以包括由不同材料制成的第一部P1和第二部P2。
在光出射图案ELP1至ELP3中的每个中，第一部P1的下侧可以比光出射图案ELP1、ELP2或ELP3的最大直径W1或者第二部P2的最大直径W1小，光出射图案ELP1、ELP2或ELP3的第一部P1的侧表面可以是倾斜的。第一部P1的下侧可以具有与孔掩模层ML的孔PH基本上相同的直径。第一部P1的直径可以从下侧朝向上侧增大，并且与第三基底310接触的侧表面可以是倾斜的。因为光出射图案ELP1至ELP3包括具有比第三基底310的折射率大的折射率的材料，所以来自入射在光出射图案ELP1至ELP3中的每个的第一部P1上的光EL1之中的朝向第一部P1的侧表面行进的光可以在与第三基底310的界面处被全反射。光出射图案ELP1至ELP3中的每个可以引导穿过孔PH的光EL1，使得光EL1从第二部P2出射而不会损失到第三基底310。
入射在光出射图案ELP1至ELP3中的每个上的光EL1可以在光出射图案ELP1、ELP2或ELP3的第一部P1中行进并进入第二部P2。第二部P2可以具有使入射光能够发射到外部而不被全反射的形状。根据一个或更多个实施例，光出射图案ELP1至ELP3中的每个的第二部P2可以从第三基底310的上表面突出，并且可以具有弯曲的外表面。没有设置第三基底310的部分可以是显示装置10的外部，并且可以具有比第三基底310的折射率小的折射率。根据光的入射角，全反射可以发生在由具有高折射率的材料制成的光出射图案ELP1至ELP3中的每个与外部之间的界面处。光出射图案ELP1至ELP3中的每个的第二部P2可以是弯曲的，使得入射光EL1不被全反射，并且大部分光(图13的EL2)可以从第二部P2出射。
因为光出射图案ELP1至ELP3被设置为分别与孔掩模层ML的孔PH或者发射区域EA1至EA3对应，所以从发光元件ED发射的光可以穿过光出射图案ELP1至ELP3而不穿过光出射基底300出射。光出射图案ELP1至ELP3可以引导入射光，使得入射光不损失到第三基底310，并且可以引导光从被限定为设置有发光元件ED或者滤色器CF1至CF3的区域的发射区域EA1至EA3内出射。因为显示装置10包括设置在发光元件ED或颜色转换基底200上的光出射基底300，所以从发光元件ED发射的光可以从发射区域EA1至EA3内出射，并且可以防止与从相邻的发射区域EA1至EA3发射的光混合颜色。
例如，因为光出射图案ELP1至ELP3中的每个的第二部P2是弯曲的，所以它可以用作引导入射光EL1在与第三基底310的上表面垂直(或基本上垂直)的方向上出射的透镜。可以调节光出射图案ELP1至ELP3中的每个的第二部P2的曲率、孔PH与第二部P2之间的距离以及第三基底310的厚度，以控制出射光EL2的行进方向。
从发光元件ED和颜色转换基底200发射的光EL大体可以在第二基底210上方向上行进。光EL中的一些(图12的EL1)可以进入孔掩模层ML的孔PH并行进到光出射图案ELP1至ELP3，而其余部分可以进入除了孔PH之外的部分并因此可以被阻挡。入射在孔PH上并行进到光出射图案ELP1至ELP3的光EL1中的一些可以具有在与孔掩模层ML垂直(或基本上垂直)的方向上的入射角，并且可以在光出射图案ELP1至ELP3内在竖直方向上行进以从第二部P2出射。
然而，入射到每个孔PH上的光中的一些可以具有从穿过孔PH的中心的法线倾斜的入射角。具有特定入射角的光可以在倾斜方向而不是竖直方向上在光出射图案ELP1至ELP3中的每个中行进，或者可以在第一部P1与第三基底310之间的界面处沿倾斜方向被全反射。在上述光之中，入射在第二部P2与外部之间的界面上的光可以在界面处被折射以出射。这里，当调节入射在第二部P2与外部之间的界面上的光的入射角时，出射到外部的光EL2可以被导向为在与第三基底310的上表面垂直(或基本上垂直)的方向上行进。
可以通过调节第二部P2的外表面的曲率以及第一部P1或第三基底310的厚度来确定入射在第二部P2与外部之间的界面上的光的入射角。当孔掩模层ML的孔PH被放置在光出射图案ELP1至ELP3中的每个的第二部P2的焦平面上时，以特定入射角穿过孔PH的光EL可以在第二部P2与外部之间的界面处被折射，以在与第三基底310的上表面垂直(或基本上垂直)的方向上出射。在显示装置10中，通过调节光出射基底300的第三基底310的厚度以及光出射图案ELP1至ELP3中的每个的第二部P2的曲率，从光出射图案ELP1至ELP3出射的光EL2可以被导向为在与第三基底310的上表面垂直(或基本上垂直)的方向上行进。在显示装置10中，从光出射基底300发射的光可以不与从相邻的发射区域EA1至EA3发射的光混合颜色，并且可以改善向上的光发射效率。
现在将参照其他附图描述根据一个或更多个实施例的制造显示装置10的工艺。
图14至图21是示出根据一个或更多个实施例的制造显示装置的工艺的剖视图。图14至图21示意性地示出了形成显示基底100的工艺和形成光出射基底300的工艺。简要示出了形成颜色转换基底200的工艺，并且主要示出了形成各个层的顺序。
参照图14和图15，在目标基底TSUB上形成多个半导体材料层SEM3、SEM2L、SLTL、MQWL、EBLL和SEM1L。
首先，准备目标基底TSUB，在目标基底TSUB上顺序地形成半导体材料层SEM3、SEM2L、SLTL、MQWL、EBLL和SEM1L。可以通过外延生长形成半导体材料层SEM3、SEM2L、SLTL、MQWL、EBLL和SEM1L。形成半导体材料层SEM3、SEM2L、SLTL、MQWL、EBLL和SEM1L的方法可以是电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射或金属有机化学气相沉积(MOCVD)等。
例如，在目标基底TSUB上形成第三半导体层SEM3。第三半导体层SEM3可以被设置为减小第二半导体材料层SEM2L与目标基底TSUB之间的晶格常数的差异。接下来，在第三半导体层SEM3上顺序地形成第二半导体材料层SEM2L、超晶格材料层SLTL、活性材料层MQWL、电子阻挡材料层EBLL和第一半导体材料层SEM1L。
接下来，蚀刻半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L以形成多个发光元件ED。
例如，在第一半导体材料层SEM1L上形成多个第一掩模图案MP1和第二掩模图案MP2。第一掩模图案MP1和第二掩模图案MP2可以是包括无机材料的硬掩模或包括有机材料的光致抗蚀剂掩模。第一掩模图案MP1可以被形成为比第二掩模图案MP2厚，使得第一掩模图案MP1下方的半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L不被蚀刻。
使用第一掩模图案MP1和第二掩模图案MP2作为掩模来部分地蚀刻半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L。可以部分地蚀刻并去除设置在目标基底TSUB上的半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L，并且未被蚀刻的部分可以形成发光元件ED。蚀刻半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L的工艺可以是干蚀刻工艺或湿蚀刻工艺中的任何一种，并且不受特别限制。例如，蚀刻半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L的工艺可以是反应离子蚀刻(RIE)、深反应离子蚀刻(DRIE)或电感耦合等离子体反应离子蚀刻(ICP-RIE)。因为各向异性蚀刻是可能的，所以干蚀刻可以适用于竖直蚀刻。当使用以上蚀刻方法时，蚀刻剂可以是但不限于Cl2或O2。
可以不蚀刻与第一掩模图案MP1叠置的半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L，并且可以形成发光元件ED。在与第二掩模图案MP2叠置的半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L之中，由于第二掩模图案MP2被蚀刻，所以可以蚀刻并去除超晶格材料层SLTL、活性材料层MQWL、电子阻挡材料层EBLL和第一半导体材料层SEM1L，并且第二半导体材料层SEM2L和第三半导体层SEM3的一部分可以保持未蚀刻。在不与掩模图案MP1和MP2叠置的半导体材料层SEM2L、SLTL、MQWL、EBLL和SEM1L之中，可以蚀刻并去除超晶格材料层SLTL、活性材料层MQWL、电子阻挡材料层EBLL和第一半导体材料层SEM1L，并且可以调整蚀刻工艺使得第二半导体材料层SEM2L和第三半导体层SEM3的一部分保持未蚀刻。例如，第二半导体材料层SEM2L可以被形成为在目标基底TSUB的边缘处比在相邻区域中相对厚，以设定稍后将描述的第二连接电极CNE2所设置的位置。
接下来，参照图16，形成环绕(例如，围绕)发光元件ED的第一绝缘层INS和第一反射层RL1，并且在发光元件ED和第二半导体层SEM2上形成多个连接电极CNE1和CNE2。
可以通过在目标基底TSUB上施用用于形成第一绝缘层INS和第一反射层RL1中的每个的材料，然后部分地蚀刻该材料来形成第一绝缘层INS和第一反射层RL1中的每个。可以通过形成绝缘材料层以完全地覆盖发光元件ED和第二半导体层SEM2的上表面，然后去除绝缘材料层以部分地暴露发光元件ED的上表面和第二半导体层SEM2的上表面来形成第一绝缘层INS。可以通过形成反射材料层以完全地覆盖第一绝缘层INS、发光元件ED和第二半导体层SEM2的上表面，然后去除反射材料层以暴露发光元件ED的上表面和第二半导体层SEM2的上表面的一部分来形成第一反射层RL1。可以在第一绝缘层INS和第一反射层RL1从其去除的区域中分别设置连接电极CNE1和CNE2。可以分别在发光元件ED的第一半导体层SEM1上设置第一连接电极CNE1，并且可以在第二半导体层SEM2的上表面的暴露部分上设置第二连接电极CNE2。通过执行以上工艺，可以形成包括形成在目标基底TSUB上的发光元件ED的发光元件层120。
接下来，参照图17，在包括多个像素电路单元PXC、共电极CE、像素电极AE以及电极连接部CTE1和CTE2的第一基底110上设置发光元件层120，并且去除目标基底TSUB以形成显示基底100。发光元件层120可以被设置为使得连接电极CNE1和CNE2分别与电极连接部CTE1和CTE2对应。发光元件层120的上部被设置为面对第一基底110的上表面，并且在连接电极CNE1和CNE2分别与电极连接部CTE1和CTE2接触时去除目标基底TSUB，从而形成显示基底100。
接下来，参照图18，在显示基底100上设置颜色转换基底200。颜色转换基底200可以包括形成在第二基底210上的堤层BNL、第二反射层RL2、滤色器CF1至CF3、颜色控制结构WCL以及保护层PTF，并且可以通过粘合层ADL设置在显示基底100上。在颜色转换基底200中，可以在第二基底210的表面上顺序地形成以上层，并且第二基底210的所述表面可以被放置为面对显示基底100的第一基底110。
接下来，参照图19，在颜色转换基底200的第二基底210上形成孔掩模层ML。孔掩模层ML可以包括被形成为与发光元件ED或者发射区域EA1至EA3对应的多个孔PH。可以通过在第二基底210的另一表面上放置金属层然后在金属层中形成孔PH来设置孔掩模层ML。然而，本公开不限于此，并且当在单独的工艺中在孔掩模层ML中形成孔PH时，可以在第二基底210的另一表面上原样地设置孔掩模层ML。
接下来，参照图20和图21，在孔掩模层ML上设置第三基底310。可以在孔掩模层ML上在未形成其中设置有光出射图案ELP1至ELP3的开口孔HP的状态下设置第三基底310，并且可以蚀刻设置在孔掩模层ML上的第三基底310的部分以形成开口孔HP。开口孔HP可以被形成为与孔掩模层ML的孔PH或者发射区域EA1至EA3对应。
在形成在第三基底310中的开口孔HP中的每个中，开口孔HP的下端的直径可以等于或大于孔PH的直径，并且开口孔HP的上端的直径可以比下端的直径大。第三基底310的开口孔HP可以具有倾斜的侧表面，并且设置在开口孔HP中的光出射图案ELP1至ELP3中的每个可以被形成为使得第一部P1与第三基底310之间的界面倾斜。
接下来，尽管未在附图中示出，但是可以通过形成分别设置在第三基底310的开口孔HP中的多个光出射图案ELP1至ELP3来制造显示装置10。光出射图案ELP1至ELP3可以填充第三基底310的开口孔HP，从第三基底310的上表面突出的第二部P2可以具有弯曲的外表面以具有透镜形状。在一个或更多个实施例中，可以通过将具有高折射率的有机材料设置在开口孔HP中然后通过向有机材料施加热量来回流有机材料来形成光出射图案ELP1至ELP3。光出射图案ELP1至ELP3中的每个的弯曲的第二部P2可以由有机材料制成，并且可以通过回流具有突出中心的图案来形成。这里，可以通过调节突出图案的尺寸和回流工艺的条件来调节第二部P2的曲率。
在下文中，将进一步参照其他附图描述显示装置10的各种实施例。
图22是根据一个或更多个实施例的显示装置10_1的一部分的剖视图。图23是包括在图22的显示装置10_1中的光出射图案ELP1的剖视图。
参照图22和图23，在根据一个或更多个实施例的显示装置10_1中，光出射基底300还可以包括盖层320。当前实施例与图5的实施例的不同之处在于，光出射基底300还包括盖层320。因此，将省略冗余的描述，并且下面将主要描述不同之处。
盖层320可以完全地设置在第三基底310的上表面上，并且可以覆盖或围绕光出射图案ELP1至ELP3中的每个的第二部P2。因为盖层320包括透明材料，所以即使盖层320覆盖光出射图案ELP1至ELP3，光也可以发射。
根据一个或更多个实施例，盖层320的厚度TH1可以与光出射图案ELP1至ELP3中的每个的第二部P2的厚度TH2相同，盖层320可以覆盖光出射图案ELP1至ELP3中的每个的第二部P2。尽管光出射基底300包括光出射图案ELP1至ELP3，但是其上表面可以通过盖层320而制成平坦的。
因为光出射基底300包括盖层320，所以第二部P2和盖层320之间的界面可以形成在光出射图案ELP1至ELP3中的每个的光出射部中。盖层320可以包括可以不允许从光出射图案ELP1至ELP3出射的光朝向相邻的发射区域EA1至EA3折射的材料。在一个或更多个实施例中，盖层320可以由具有比光出射图案ELP1至ELP3的折射率小的折射率的材料制成。例如，光出射图案ELP1至ELP3可以包括具有比第三基底310和盖层320的折射率大的折射率的材料，盖层320可以包括具有与第三基底310的折射率相同的折射率或具有比第三基底310的折射率大的折射率的材料。在显示装置10_1中，包括盖层320的光出射基底300的上表面可以被平坦化，并且即使盖层320覆盖光出射图案ELP1至ELP3，从发光元件ED发射的光也可以顺利地向上输出。
图24是根据一个或更多个实施例的显示装置的光出射图案ELP_2的剖视图。
参照图24，在显示装置中，光出射图案ELP_2的第一部P1和第二部P2可以具有不同的折射率。在光出射图案ELP_2中，第一部P1和第二部P2具有不同的折射率，第一部P1和第二部P2由它们与第三基底310_2和盖层320_2的位置对应的位置来区分。因此，可以进一步改善从发光元件ED发射的光的向上发射效率。除了光出射图案ELP_2具有不同的折射率之外，当前实施例与图23的实施例相同。
根据一个或更多个实施例，在光出射图案ELP_2中，从第三基底310_2的上表面突出的第二部P2可以包括具有比第一部P1的折射率大的折射率的材料。在光出射图案ELP_2中，设置在第三基底310_2的开口孔中的第一部P1和设置在第一部P1上的第二部P2由不同的材料制成，但是第二部P2的材料可以具有比第一部P1的材料的折射率大的折射率。从第一部P1入射到第二部P2的光可以在它们之间的界面处被折射。因为第二部P2具有比第一部P1的折射率大的折射率，所以折射光可以在发射区域EA1、EA2或EA3内部行进，而不行进到其他相邻的发射区域EA1至EA3。从显示装置发射的大部分光可以从与每个发射区域EA1、EA2或EA3对应的区域向上发射，并且可以几乎不与从其他相邻的发射区域EA1至EA3发射的光混合颜色。
图25是根据一个或更多个实施例的显示装置10_3的一部分的剖视图。
参照图25，在根据一个或更多个实施例的显示装置10_3中，光出射基底300的盖层320_3的厚度TH1可以比每个光出射图案ELP的第二部P2的厚度TH2小。盖层320_3可以仅覆盖每个光出射图案ELP的一部分，并且大多数光可以从光出射图案ELP的第二部P2的从盖层320_3的上表面突出的部分发射。因此，可以进一步改善显示装置10_3的向上光发射效率。
图26是根据实施例的显示装置10_4的一部分的剖视图。
参照图26，在根据一个或更多个实施例的显示装置10_4中，盖层320_4可以包括阻挡光的透射的材料。盖层320_4的厚度TH1可以比每个光出射图案ELP的第二部P2的厚度TH2小。虽然盖层320_4的材料阻挡光的透射，但是光可以从第二部P2的未被盖层320_4覆盖的部分发射。
盖层320_4可以包括作为阻挡光的透射的材料的有机材料。盖层320_4可以完全地设置在第三基底310上，但是可以部分地暴露光出射图案ELP的上表面。因此，盖层320_4可以设置在光出射图案ELP之间或者发射区域EA1至EA3之间。因为盖层320_4包括阻挡光的透射的材料，所以它可以阻挡在发射区域EA1至EA3之间发射的光的透射，从而防止邻近的发射区域EA1至EA3之间的颜色混合。另外，盖层320_4可以通过吸收外部光来减少由于外部光的反射而导致的颜色失真。在一个或更多个实施例中，盖层320_4可以由用作黑矩阵的材料制成。
图27是根据一个或更多个实施例的显示装置10_5的一部分的剖视图。
参照图27，在根据一个或更多个实施例的显示装置10_5中，光出射基底300可以包括光阻挡构件BM。光阻挡构件BM可以设置在其中设置有光出射基底300的光出射图案ELP的显示区域DPA中，并且可以以类似于颜色转换基底200的堤层BNL的图案形成。
例如，光阻挡构件BM可以在平面图中在第一方向DR1和第二方向DR2上延伸以环绕(例如，围绕)光出射图案ELP。类似于图26的实施例中的盖层320_4，光阻挡构件BM可以包括阻挡光的透射的材料，以防止相邻的发射区域EA1至EA3之间的颜色混合。可选地，在一个或更多个实施例中，光阻挡构件BM可以用吸收可见光波长之中的特定波长的光并透射另一特定波长的光的材料代替。光阻挡构件BM可以用包括与第一滤色器CF1至第三滤色器CF3中的至少任何一者的材料相同的材料的颜色图案代替。例如，在其中设置有光阻挡构件BM的区域中，可以设置包括滤色器CF1至CF3中的任何一者的材料的颜色图案，或者可以堆叠多个颜色图案。因此，根据光阻挡构件BM的材料，光阻挡构件BM可以防止邻近的发射区域EA1至EA3之间的颜色混合，并且减少由于外部光导致的反射光。
图28是根据实施例的显示装置10_6的一部分的剖视图。
参照图28，在根据一个或更多个实施例的显示装置10_6中，可以省略颜色转换基底200的滤色器CF1至CF3以及堤层BNL，光出射图案ELP1_6至ELP3_6中的每个可以由包括与滤色器CF1至CF3的着色剂相同的着色剂的材料制成。在根据当前实施例的显示装置10_6中，光出射图案ELP1_6至ELP3_6不仅引导从发光元件ED发射的光的向上发射，而且选择性地透射光以代替滤色器CF1至CF3。
如上所述，光出射图案ELP1_6至ELP3_6中的每个可以由具有比第三基底310的折射率大的折射率的有机材料制成，并且如果还包括着色剂则可以仅透射特定颜色的光。例如，设置在第一发射区域EA1中的第一光出射图案ELP1_6可以是类似于第一滤色器CF1的红色滤色器。设置在第二发射区域EA2中的第二光出射图案ELP2_6可以是类似于第二滤色器CF2的绿色滤色器，设置在第三发射区域EA3中的第三光出射图案ELP3_6可以是类似于第三滤色器CF3的蓝色滤色器。因为从颜色转换基底200省略了滤色器CF1至CF3以及堤层BNL，所以颜色控制结构WCL可以直接设置在第二基底210的表面上。在显示装置10_6中，可以减少颜色转换基底200的制造工艺，并且可以减小颜色转换基底200的厚度。
图29是根据一个或更多个实施例的显示装置10_7的一部分的剖视图。
参照图29，在根据一个或更多个实施例的显示装置10_7中，可以省略颜色转换基底200，光出射图案ELP_7可以代替滤色器CF1至CF3以及颜色控制结构WCL。在光出射图案ELP_7中的每个中，第一部P1可以包括波长转换颗粒WCP，第二部P2类似于滤色器可以包括诸如吸收特定波段中的光的染料或颜料的着色剂。如在图24的实施例中，光出射图案ELP_7中的每个可以包括具有不同材料的第一部P1和第二部P2，第一部P1和第二部P2中的每个可以控制发射光的波段。
从发光元件ED发射的光可以通过孔PH进入光出射图案ELP_7，然后其波长可以被波长转换颗粒WCP转换。在其中发光元件ED发射第三颜色的光的一个或更多个实施例中，从发光元件ED发射的光可以被光出射图案ELP_7中的每个的第一部P1中的波长转换颗粒WCP转换为黄光。另外，在光出射图案ELP_7中的每个的第一部P1中，光可以被引导为朝向第二部P2。
入射在第二部P2上的光之中，根据包括在第二部P2中的着色剂，仅特定波段中的光可以通过光出射图案ELP_7中的每个的第二部P2透射。第二部P2可以在第一光出射图案ELP1_7中包括红色着色剂，在第二光出射图案ELP2_7中包括绿色着色剂，并且在第三光出射图案ELP3_7中包括蓝色着色剂。在彼此不同的光出射图案ELP1_7至ELP3_7中的每个中，第二部P2可以用作滤色器。
尽管在附图中粘合层ADL设置在光出射基底300与显示基底100之间，但是本公开不限于此。光出射基底300的孔掩模层ML也可以直接设置在显示基底100的第三半导体层SEM3上。
在根据当前实施例的显示装置10_7中，光出射图案ELP_7中的每个除了控制光的发射方向之外还可以控制发射光的颜色。此外，因为省略了颜色转换基底200，所以可以进一步减小显示装置10_7的整体厚度。
图30是根据一个或更多个实施例的显示装置10_8的一部分的剖视图。
参照图30，在根据示出的实施例的显示装置10_8中，电路板CB可以设置在第一基底110下方，非显示区域NDA的多个垫PD(例如，PD1和PD2)可以通过穿过第一基底110的通孔VIA1和VIA2电连接到电路板CB的电路板垫PDC1和PDC2。当前实施例与图4的实施例的不同之处在于垫PD与电路板垫PDC1和PDC2的电连接方法以及垫区域PDA1和PDA2的布置。
显示装置10_8可以包括设置在共电极连接部CPA外部的第一垫区域PDA1和设置在共电极连接部CPA内侧的第二垫区域PDA2(作为设置在非显示区域NDA中的垫区域PDA(例如，PDA1和PDA2))。基于共电极连接部CPA，第一垫区域PDA1可以是外垫区域，第二垫区域PDA2可以是内垫区域。垫PD(例如，PD1和PD2)可以分别设置在第一垫区域PDA1和第二垫区域PDA2中。第一垫PD1和第二垫PD2可以分别设置在共电极CE的外侧和内侧。第一垫PD1中的每个可以包括第一垫基体层PL1和第一垫上层PU1，第二垫PD2中的每个可以包括第二垫基体层PL2和第二垫上层PU2。每个垫PD的结构与上述结构相同。
在显示装置10_8中，必须确保其中共电极连接部CPA和垫区域PDA设置在非显示区域NDA中的空间。为了通过每单位面积放置大量发光元件ED来实现超高分辨率显示装置，可以考虑设计显示装置10_8以减小或最小化非显示区域NDA。
在根据所示实施例的显示装置10_8中，电路板CB可以设置在第一基底110下方，垫PD可以通过穿过第一基底110的通孔VIA(例如，VIA1和VIA2)电连接到电路板垫PDC，垫PD中的一些可以设置在共电极连接部CPA内侧。垫PD可以在非显示区域NDA中设置在共电极连接部CPA的内侧和外侧，可以减小或最小化共电极连接部CPA外侧的区域的空间。在显示装置10_8中，可以减小或最小化第一基底110的非显示区域NDA中的共电极连接部CPA外侧的区域，显示区域DPA可以占据相对大的面积。在根据所示实施例的显示装置10_8中，因为垫PD通过穿过第一基底110的通孔VIA(VIA1和VIA2)电连接到电路板CB的电路板垫PDC，所以可以确保足够的显示区域DPA，这适合于实现超高分辨率显示装置。
垫PD(例如，PD1和PD2)可以分别通过形成在第一基底110中的通孔VIA(例如，VIA1和VIA2)和垫连接电极CEP(例如，CEP1和CEP2)电连接到电路板CB的电路板垫PDC(例如，PDC1和PDC2)。垫PD1和PD2可以设置在第一基底110的第一表面上，电路板垫PDC1和PDC2可以设置在电路板CB的表面上。根据一个或更多个实施例，通孔VIA(例如，VIA1和VIA2)包括形成在非显示区域NDA的第一垫区域PDA1中的第一通孔VIA1和形成在第二垫区域PDA2中的第二通孔VIA2。垫连接电极CEP可以包括电连接第一垫PD1和第一电路板垫PDC1的第一垫连接电极CEP1以及电连接第二垫PD2和第二电路板垫PDC2的第二垫连接电极CEP2。
第一通孔VIA1可以被形成为分别与第一垫区域PDA1中的第一垫PD1对应，并且可以穿过第一基底110。第一通孔VIA1可以从其上设置有第一垫PD1的第一表面到第二表面穿过第一基底110。第一通孔VIA1可以与第一垫PD1叠置，第一垫基体层PL1可以设置在第一通孔VIA1上。第一垫连接电极CEP1可以部分地设置在第一通孔VIA1中，并且可以分别电连接到第一垫PD1和第一电路板垫PDC1。第一垫连接电极CEP1中的每个可以包括设置在第一通孔VIA1中的第一连接部PC1和连接到第一连接部PC1并设置在第一基底110的下表面上的第一电极部PE1。第一连接部PC1可以直接接触第一垫PD1的第一垫基体层PL1，第一电极部PE1可以设置在第一基底110的第二表面上以直接接触第一电路板垫PDC1。
第二通孔VIA2可以被形成为分别与第二垫区域PDA2中的第二垫PD2对应，并且可以穿过第一基底110。第二通孔VIA2可以从其上设置有第二垫PD2的第一表面到第二表面穿过第一基底110。第二通孔VIA2可以与第二垫PD2叠置，第二垫基体层PL2可以设置在第二通孔VIA2上。第二垫连接电极CEP2可以部分地设置在第二通孔VIA2中，并且可以分别电连接到第二垫PD2和第二电路板垫PDC2。第二垫连接电极CEP2中的每个可以包括设置在第二通孔VIA2中的第二连接部PC2和连接到第二连接部PC2并设置在第一基底110的下表面上的第二电极部PE2。第二连接部PC2可以直接接触第二垫PD2的第二垫基体层PL2，第二电极部PE2可以设置在第一基底110的第二表面上以直接接触第二电路板垫PDC2。
形成在第一基底110中的通孔VIA1和VIA2可以提供路径，通过该路径，设置在第一基底110上的垫PD1和PD2可以分别通过垫连接电极CEP电连接到电路板垫PDC。第一通孔VIA1可以设置在第一垫区域PDA1中以与第一垫PD1对应，第一通孔VIA1的平面布置可以与第一垫PD1的平面布置基本上相同。第二通孔VIA2可以设置在第二垫区域PDA2中以与第二垫PD2对应，第二通孔VIA2的平面布置可以与第二垫PD2的平面布置基本上相同。
垫连接电极CEP和电路板垫PDC可以不必与设置在第一基底110上的垫PD的布置完全地对应。在附图中，第一垫连接电极CEP1和第一电路板垫PDC1被设置为分别与第一垫PD1和第一通孔VIA1对应，第二垫连接电极CEP2和第二电路板垫PDC2被设置为分别与第二垫PD2和第二通孔VIA2对应。然而，本公开不限于此，垫PD1和PD2也可以分别与电路板垫PDC1和PDC2不对应，电路板垫PDC1和PDC2可以被设置为仅与垫PD1和PD2中的一些对应。在垫连接电极CEP1和CEP2中，由于设置在通孔VIA1和VIA2中的连接部PC1和PC2分别与通孔VIA1和VIA2对应，所以它们可以被设置为分别与设置在第一基底110上的垫PD对应。因为电极部PE1和PE2接触电路板垫PDC1和PDC2，所以它们可以被设置为分别与电路板垫PDC1和PDC2对应。垫连接电极CEP以及电路板垫PDC1和PDC2可以根据垫PD的设计和第一基底110的结构不同地改变。
图31是根据一个或更多个实施例的像素电路单元PXC和发光元件ED的电路图。图31示出图4的像素电路单元PXC和发光元件ED的示例。
参照图31，发光元件ED根据驱动电流Ids发射光。从发光元件ED发射的光的量可以与驱动电流Ids成比例。发光元件ED可以是包括阳极、阴极和设置在阳极与阴极之间的无机半导体的无机发光元件。
发光元件ED的阳极可以连接到驱动晶体管DT的源电极，阴极可以连接到第二电力线VSL，比高电位电压低的低电位电压供应到第二电力线VSL。
驱动晶体管DT根据栅电极与源电极之间的电压差调节从第一电源电压供应到其的第一电力线VDL流到发光元件ED的电流。驱动晶体管DT可以具有连接到第一晶体管ST1的第一电极的栅电极、连接到发光元件ED的阳极的源电极和连接到高电位电压施加到其的第一电力线VDL的漏电极。
第一晶体管ST1由扫描线SL的扫描信号导通，以将数据线DL连接到驱动晶体管DT的栅电极。第一晶体管ST1可以具有连接到扫描线SL的栅电极、连接到驱动晶体管DT的栅电极的第一电极和连接到数据线DL的第二电极。
第二晶体管ST2由感测信号线SSL的感测信号导通，以将初始化电压线(或被称为“第三电力线”)VIL连接到驱动晶体管DT的源电极。第二晶体管ST2可以具有连接到感测信号线SSL的栅电极、连接到初始化电压线VIL的第一电极和连接到驱动晶体管DT的源电极的第二电极。
第一晶体管ST1和第二晶体管ST2中的每个的第一电极可以是源电极，第二电极可以是漏电极。然而，本公开不限于此。也就是说，第一晶体管ST1和第二晶体管ST2中的每个的第一电极也可以是漏电极，第二电极可以是源电极。
电容器Cst形成在驱动晶体管DT的栅电极与源电极之间。电容器Cst储存驱动晶体管DT的栅极电压与源极电压之间的电压差。
尽管在图31中已经主要描述了驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2形成为P型金属氧化物半导体场效应晶体管(MOSFET)的情况，但是应注意的是，本公开不限于此。驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2也可以形成为N型MOSFET。
图32是根据一个或更多个实施例的像素电路单元PXC和发光元件ED的电路图。图32示出了图4的像素电路单元PXC和发光元件ED的示例。
参照图32，发光元件ED根据驱动电流Ids发射光。从发光元件ED发射的光的量可以与驱动电流Ids成比例。发光元件ED可以是包括阳极、阴极和设置在阳极与阴极之间的无机半导体的无机发光元件。
发光元件ED的阳极可以连接到第四晶体管ST4的第一电极和第六晶体管ST6的第二电极，阴极可以连接到第二电力线VSL。寄生电容Cel可以形成在发光元件ED的阳极与阴极之间。
像素电路单元PXC包括驱动晶体管DT、开关元件和电容器C1。开关元件包括第一晶体管ST1至第六晶体管ST6。
驱动晶体管DT包括栅电极、第一电极和第二电极。驱动晶体管DT根据施加到栅电极的数据电压控制作为在第一电极与第二电极之间流动的漏-源电流的驱动电流Ids。
电容器C1形成在驱动晶体管DT的栅电极与第一电力线VDL之间。电容器C1的电极可以连接到驱动晶体管DT的栅电极，另一电极可以连接到第一电力线VDL。
当第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每个的第一电极是源电极时，第二电极可以是漏电极。可选地，当第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每个的第一电极是漏电极时，第二电极可以是源电极。
第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任何一种制成。当第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT中的每个的半导体层由多晶硅制成时，用于形成半导体层的工艺可以是低温多晶硅(LTPS)工艺。
另外，尽管在图32中已经主要描述了第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT形成为P型MOSFET的情况，但是本公开不限于此。第一晶体管ST1至第六晶体管ST6以及驱动晶体管DT也可以形成为N型MOSFET。如图32中描述的，第一晶体管ST1可以包括第一子晶体管ST1-1和第二子晶体管ST1-2，第三晶体管ST3可以包括第三子晶体管ST3-1和第四子晶体管ST3-2。第一子晶体管ST1-1、第二子晶体管ST1-2、第三子晶体管ST3-1和第四子晶体管ST3-2也可以形成为P型MOSFET或N型MOSFET。
此外，可以考虑驱动晶体管DT的特性和发光元件ED的特性等来设定第二电力线VSL的第二电源电压、第一电力线VDL的第一电源电压和第三电力线VIL的第三电源电压。
图33是根据一个或更多个实施例的像素电路单元PXC和发光元件ED的电路图。图33示出图4的像素电路单元PXC和发光元件ED的示例。
图33的实施例与图32的实施例的不同之处在于，驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6形成为P型MOSFET，第一晶体管ST1和第三晶体管ST3形成为N型MOSFET。
参照图33，形成为P型MOSFET的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6中的每个的有源层可以由多晶硅制成，形成为N型MOSFET的第一晶体管ST1和第三晶体管ST3中的每个的有源层可以由氧化物半导体制成。
图33的实施例与图32的实施例的不同之处在于，第二晶体管ST2的栅电极和第四晶体管ST4的栅电极连接到写入扫描线GWL，第一晶体管ST1的栅电极连接到控制扫描线GCL。另外，因为在图33中第一晶体管ST1和第三晶体管ST3形成为N型MOSFET，所以栅极高电压的扫描信号可以传输到控制扫描线GCL和初始化扫描线GIL。相反，因为第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6形成为P型MOSFET，所以栅极低电压的扫描信号可以传输到写入扫描线GWL和发射线ELk。
根据本公开的像素电路单元PXC不限于图31至图33中所示的像素电路单元。像素电路单元PXC也可以以除了图31至图33中所示的实施例之外的电路结构形成。根据一个或更多个实施例的用于显示图像的显示装置可以应用于各种装置和设备。
图34至图36是根据一个或更多个实施例的包括显示装置的装置的示意图。图34示出了应用根据一个或更多个实施例的显示装置10的虚拟现实(VR)装置1，图35示出了应用根据一个或更多个实施例的显示装置10的智能手表2。图36示出了应用根据一个或更多个实施例的显示装置10_a至10_e的车辆的显示单元。
参照图34，根据一个或更多个实施例的VR装置1可以是眼镜形式的装置。根据当前实施例的VR装置1可以包括显示装置10、左透镜10a、右透镜10b、支撑框架20、眼镜框架腿30a和30b、反射构件40和显示装置容纳单元50。
在图34中，作为示例示出了包括眼镜框架腿30a和30b的VR装置1。然而，根据所示实施例的VR装置1也可以应用于包括可以安装在头部上的头戴式带而不是眼镜框架腿30a和30b的头戴式显示器。根据所示实施例的VR装置1不限于附图中所示的结构，并且可以在各种其他电子装置中以各种形式应用。
显示装置容纳单元50可以包括显示装置10和反射构件40。显示在显示装置10上的图像可以被反射构件40反射并通过右透镜10b提供到用户的右眼。因此，用户可以通过右眼观看显示在显示装置10上的VR图像。
显示装置容纳单元50可以设置在支撑框架20的右端处，但是本公开不限于此。例如，显示装置容纳单元50也可以设置在支撑框架20的左端处，显示在显示装置10上的图像可以被反射构件40反射并通过左透镜10a提供到用户的左眼。因此，用户可以通过左眼观看显示在显示装置10上的VR图像。可选地，显示装置容纳单元50可以设置在支撑框架20的右端和左端两者处。在这种情况下，用户可以通过左眼和右眼两者观看显示在显示装置10上的VR图像。
参照图35，根据一个或更多个实施例的显示装置10可以应用于作为智能装置之一的智能手表2。
参照图36，根据一个或更多个实施例的显示装置10_a至10_c可以应用于车辆的仪表板、车辆的中央仪表盘或设置在车辆的仪表板上的中央信息显示器(CID)。另外，根据一个或更多个实施例的显示装置10_d和10_e可以应用于替代车辆的侧视镜的室内镜显示器。
图37和图38示出了包括根据一个或更多个实施例的显示装置10的透明显示装置。
参照图37和图38，根据一个或更多个实施例的显示装置10可以应用于透明显示装置。透明显示装置可以在显示图像IM的同时透射光。位于透明显示装置前面的用户不仅可以观看显示在显示装置10上的图像IM，而且可以观看位于透明显示装置后面的物体RS或背景。当显示装置10应用于透明显示装置时，显示装置10的第一基底110、散热基底510和电路板CB均可以包括可以透射光的透光部，或者可以由可以透射光的材料制成。
根据一个或更多个实施例的显示装置包括包含被设置为与发光元件对应的多个孔和多个光出射图案的光出射基底。因此，可以改善从发光元件发射的光的向上发射效率。另外，因为显示装置包括光出射图案，所以可以防止从相邻发射区域发射的光的颜色混合。
在结束详细描述时，本领域技术人员将领会的是，在基本上不脱离本公开的原理和范围的情况下，可以对实施例进行许多变化和修改。因此，本公开的实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一基底，包括显示区域、非显示区域以及在所述显示区域和所述非显示区域中的多个像素电路单元；
多个发光元件，在所述显示区域中位于所述第一基底上，所述多个发光元件分别电连接到所述多个像素电路单元中的对应的像素电路单元；
孔掩模层，在所述第一基底上，并且包括与所述多个发光元件对应的多个孔；
第二基底，在所述孔掩模层上，并且包括与所述多个孔对应的多个开口孔；以及
多个光出射图案，在所述第二基底的所述多个开口孔中，
其中，所述多个光出射图案中的每个包括在所述多个开口孔中的一个中的第一部和从所述第二基底的上表面突出的第二部，其中，所述多个光出射图案中的每个的折射率比所述第二基底的折射率大。
2.根据权利要求1所述的显示装置，其中，所述第二部的最大直径比所述多个孔的直径大，并且
其中，所述第一部的与所述第二基底接触的侧表面是倾斜的。
3.根据权利要求2所述的显示装置，其中，所述第二部具有弯曲的外表面。
4.根据权利要求2所述的显示装置，其中，所述第二部的折射率比所述第一部的折射率大。
5.根据权利要求1所述的显示装置，其中，所述多个孔和所述多个光出射图案在所述显示装置的厚度方向上与所述多个发光元件叠置。
6.根据权利要求1所述的显示装置，其中，所述多个发光元件发射第一颜色的光，并且
其中，所述多个光出射图案中的至少一些包括着色剂，以阻挡所述第一颜色的所述光的透射。
7.根据权利要求1所述的显示装置，其中，所述多个光出射图案中的每个的所述第一部包括波长转换颗粒，以转换从所述多个发光元件发射的第一颜色的光的波长，并且
其中，所述多个光出射图案中的至少一些中的每个的所述第二部包括着色剂，以阻挡所述第一颜色的所述光的透射。
8.根据权利要求1所述的显示装置，所述显示装置还包括：
第三基底，在所述孔掩模层与所述第一基底之间；以及
多个颜色控制结构，在所述第三基底与所述多个发光元件之间，
其中，所述多个颜色控制结构在所述显示装置的厚度方向上与所述多个发光元件叠置。
9.根据权利要求8所述的显示装置，所述显示装置还包括：多个滤色器，在所述第三基底与所述多个颜色控制结构之间，
其中，所述多个滤色器的宽度比所述多个孔的直径大。
10.根据权利要求1所述的显示装置，所述显示装置还包括：盖层，在所述第二基底上，
其中，所述盖层的折射率比所述第一部的所述折射率小。
11.根据权利要求10所述的显示装置，其中，所述盖层的所述折射率与所述第二基底的所述折射率相同。
12.根据权利要求11所述的显示装置，其中，所述盖层的厚度等于或小于所述第二部的厚度。
13.根据权利要求1所述的显示装置，其中，所述多个发光元件中的每个包括第一半导体层、在所述第一半导体层上的活性层和在所述活性层上的第二半导体层，并且
其中，所述显示装置还包括：第三半导体层，在所述第一基底上，并且在所述第三半导体层的表面上定位有所述多个发光元件中的每个的所述第二半导体层。
14.根据权利要求13所述的显示装置，其中，所述多个发光元件的所述第二半导体层在所述显示区域和所述非显示区域中通过基体层彼此连接，所述基体层在所述第三半导体层的所述表面上，并且
其中，所述显示装置还包括：
多个第一连接电极，在所述显示区域中分别位于所述多个发光元件与所述第一基底之间；以及
多个第二连接电极，在所述非显示区域中位于所述第一基底与所述基体层之间。
15.根据权利要求14所述的显示装置，其中，所述第一基底包括在所述显示区域中的多个像素电极和在所述非显示区域中的多个共电极，并且
其中，所述多个发光元件在所述多个像素电极中的对应的像素电极上，并且所述多个第二连接电极在所述多个共电极上。
16.一种显示装置，所述显示装置包括：
第一基底，包括显示区域和环绕所述显示区域的非显示区域；
多个发光元件，在所述第一基底的所述显示区域中沿着第一方向和第二方向彼此间隔开；
多个共电极，在所述第一基底的所述非显示区域中，并且围绕所述显示区域；
孔掩模层，在所述第一基底上，并且包括与所述多个发光元件中的相应的发光元件对应并在所述第一方向和所述第二方向上彼此间隔开的多个孔；
第二基底，在所述孔掩模层上，并且包括被形成为与所述多个孔对应的多个开口孔；以及
多个光出射图案，在所述多个开口孔中，并且在所述第一方向和所述第二方向上彼此间隔开，
其中，所述多个光出射图案包括具有比所述第二基底的折射率大的折射率的材料。
17.根据权利要求16所述的显示装置，其中，所述多个光出射图案的最大直径比所述多个孔的直径大。
18.根据权利要求17所述的显示装置，所述显示装置还包括：
多个颜色控制结构，在所述第一基底与所述第二基底之间，所述多个颜色控制结构与所述多个发光元件中的相应的发光元件对应；以及
多个滤色器，与所述多个颜色控制结构对应，
其中，所述多个滤色器与所述多个孔叠置。
19.根据权利要求18所述的显示装置，其中，所述多个滤色器的直径比所述多个孔的所述直径大。
20.根据权利要求18所述的显示装置，所述显示装置还包括：堤层，环绕所述多个滤色器，并且在所述第一方向和所述第二方向上延伸。
CN202210433435.XA 2021-04-30 2022-04-24 显示装置 Pending CN115274743A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056582 2021-04-30
KR1020210056582A KR20220149854A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
CN115274743A true CN115274743A (zh) 2022-11-01

Family

ID=83759862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210433435.XA Pending CN115274743A (zh) 2021-04-30 2022-04-24 显示装置

Country Status (3)

Country Link
US (1) US12015048B2 (zh)
KR (1) KR20220149854A (zh)
CN (1) CN115274743A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101608868B1 (ko) 2009-10-22 2016-04-04 삼성전자주식회사 조리개를 포함하는 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
KR102422386B1 (ko) 2017-04-21 2022-07-20 주식회사 루멘스 마이크로 led 디스플레이 장치 및 그 제조방법
KR101973855B1 (ko) 2017-06-07 2019-08-23 광주과학기술원 마이크로 led 어레이의 제조 방법
KR20210006567A (ko) 2019-07-08 2021-01-19 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 패널

Also Published As

Publication number Publication date
US12015048B2 (en) 2024-06-18
US20220352243A1 (en) 2022-11-03
KR20220149854A (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
US11749709B2 (en) Display device
KR20220149829A (ko) 표시 장치와 그의 제조 방법
CN115312558A (zh) 显示装置和制造该显示装置的方法
US20230053037A1 (en) Display device and method for fabrication thereof
CN115274748A (zh) 显示装置
CN116096148A (zh) 显示装置
US12015048B2 (en) Display device
KR20220149853A (ko) 표시 장치와 그의 제조 방법
US20230069296A1 (en) Display device
US20220352444A1 (en) Display device
US20220352250A1 (en) Display device
US20230065336A1 (en) Display device
US20230215903A1 (en) Display device and method of fabricating the same
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220149831A (ko) 표시 장치와 그의 제조 방법
KR20230023858A (ko) 표시 장치
KR20230087653A (ko) 표시 장치
KR20230085243A (ko) 표시 장치
KR20240024401A (ko) 표시 장치 및 그 제조 방법
KR20220149826A (ko) 표시 장치
KR20230071831A (ko) 표시 장치
KR20240009547A (ko) 표시 장치 및 이의 제조 방법
KR20220149896A (ko) 표시 장치와 그의 제조 방법
KR20230023861A (ko) 표시 장치와 그의 제조 방법
CN117440731A (zh) 显示装置和制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination