CN116322152A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116322152A
CN116322152A CN202211247115.1A CN202211247115A CN116322152A CN 116322152 A CN116322152 A CN 116322152A CN 202211247115 A CN202211247115 A CN 202211247115A CN 116322152 A CN116322152 A CN 116322152A
Authority
CN
China
Prior art keywords
light emitting
emitting element
layer
display device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211247115.1A
Other languages
English (en)
Inventor
朴后根
李承根
金鎭完
宋荣振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116322152A publication Critical patent/CN116322152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/865—Intermediate layers comprising a mixture of materials of the adjoining active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示装置。根据一实施例的显示装置包括：多个像素电极，布置于基板上；以及多个发光元件，布置于所述多个像素电极上，其中，所述多个发光元件中的每一个包括第一半导体层、第二半导体层以及夹设于第一半导体层与第二半导体层之间的活性层，所述多个发光元件中的一个以上在所述活性层中包括覆盖层，而另一个发光元件在所述活性层不包括所述覆盖层，并且所述覆盖层包括AlGaN。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着信息化社会的发展，对用于显示图像的显示装置的要求正以多样的 形态增加。显示装置可以是诸如液晶显示装置(Liquid Crystal Display)、场发 射显示装置(Field Emission Display)、发光显示装置(Light Emitting Display) 等之类的平板显示装置。发光显示装置可以包括包含作为发光元件的有机发 光二极管元件的有机发光显示装置、包含作为发光元件的无机半导体元件的 无机发光显示装置，或者可以包括作为发光元件的超小型发光二极管元件(或 者微型发光二极管元件，micro light emittingdiode element)。
最近，正在开发包括发光显示装置的头戴式显示器(head mounted display)。头戴式显示器(HMD：Head Mounted Display)是以眼镜或头盔形 态佩戴而在使用者眼前近处形成焦点的虚拟现实(VR：Virtual Reality)或增 强现实(AR：Augmented Reality)的眼镜型显示装置。包括微型发光二极管 元件的高分辨率的超小型发光二极管显示面板应用于头戴式显示器。
发明内容
本发明所要解决的技术问题是提供一种将各个发光元件的操作电压形成 为相似而能够简化驱动电路的显示装置。
并且，本发明所要解决的技术问题是提供一种能够增加各个发光元件的 效率并防止变形的显示装置。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技 术问题可以通过以下记载被本领域技术人员明确地理解。
用于解决上述技术问题的根据一实施例的一种显示装置可以包括：多个 像素电极，布置于基板上；以及多个发光元件，布置于所述多个像素电极上， 其中，所述多个发光元件中的每一个包括第一半导体层、第二半导体层以及 夹设于所述第一半导体层与所述第二半导体层之间的活性层，所述多个发光 元件中的一个以上可以在所述活性层中包括覆盖层，而另一个发光元件在所 述活性层中不包括覆盖层，所述覆盖层可以包括AlGaN。
所述活性层可以包括彼此交替层叠的阱层和势垒层，所述覆盖层可以布 置于所述阱层与所述势垒层之间。
所述覆盖层可以与所述阱层的上表面和所述势垒层的下表面接触。
所述覆盖层可以与所述阱层的下表面和所述势垒层的上表面接触。
所述覆盖层可以形成为多个，多个所述覆盖层可以将所述阱层置于其之 间而彼此相隔布置并且可以分别与所述阱层接触。
所述多个发光元件可以包括不包括所述覆盖层的第一发光元件、分别包 括所述覆盖层的第二发光元件以及第三发光元件，其中，所述第一发光元件 可以发出蓝色的光，所述第二发光元件可以发出绿色的光，所述第三发光元 件可以发出红色的光。
在所述第二发光元件中包括的所述覆盖层的铝的含量可以小于在所述第 三发光元件中包括的所述覆盖层的铝的含量。
在所述第二发光元件中包括的所述覆盖层的数量可以小于在所述第三发 光元件中包括的所述覆盖层的数量。
在所述第二发光元件中包括的所述覆盖层的厚度可以小于在所述第三发 光元件中包括的所述覆盖层的厚度。
所述多个发光元件中的每一个可以包括：电子阻挡层，布置于所述第一 半导体层与所述活性层之间；以及超晶格层，布置于所述活性层与所述第二 半导体层之间。
所述第二半导体层可以是连续地连接于所述多个发光元件的公共层。
所述多个发光元件中的每一个可以还包括连接于所述第一半导体层的连 接电极，其中，所述连接电极可以分别连接于所述像素电极。
并且，根据一实施例的一种显示装置可以包括：多个像素电极，布置于 基板上；以及第一发光元件、第二发光元件和第三发光元件，布置于所述多 个像素电极上，并且发出彼此不同颜色的光，其中，所述第一发光元件、所 述第二发光元件以及所述第三发光元件中的每一个可以包括第一半导体层、 第二半导体层以及布置于所述第一半导体层与所述第二半导体之间的活性层， 所述第二发光元件的所述活性层和所述第三发光元件的所述活性层可以分别 包括覆盖层，所述第二发光元件的所述覆盖层和所述第三发光元件的所述覆 盖层可以利用彼此不同的组成构成。
所述覆盖层可以包括AlGaN，所述第二发光元件的所述覆盖层的铝的含 量可以小于所述第三发光元件的所述覆盖层的铝的含量。
所述第一发光元件可以发出蓝色的光，所述第二发光元件可以发出绿色 的光，所述第三发光元件可以发出红色的光，所述第一发光元件的所述活性 层可以不包括所述覆盖层。
在所述第二发光元件中包括的所述覆盖层的数量可以和在所述第三发光 元件中包括的所述覆盖层的数量彼此相同。
并且，根据一实施例的显示装置可以包括：多个像素电极，布置于基板 上；以及第一发光元件、第二发光元件和第三发光元件，布置于所述多个像 素电极上，并且发出彼此不同颜色的光，其中，所述第一发光元件、所述第 二发光元件以及所述第三发光元件中的每一个可以包括第一半导体层、第二 半导体层以及布置于所述第一半导体层与所述第二半导体之间的活性层，所 述第二发光元件的所述活性层和所述第三发光元件的所述活性层可以分别包 括覆盖层，所述第二发光元件的所述覆盖层的厚度可以和所述第三发光元件 的所述覆盖层的厚度不同。
所述覆盖层可以包括具有AlxGayIn(1-x-y)N的化学式的半导体材料，其中0 ≤x≤1，0≤y≤1，0≤x+y≤1。
所述覆盖层可以包括AlGaN，所述第二发光元件的所述覆盖层和所述第 三发光元件的所述覆盖层可以利用彼此相同的组成构成。
在所述第二发光元件中包括的所述覆盖层的数量可以和在所述第三发光 元件中包括的所述覆盖层的数量彼此相同。
其他实施例的具体事项包括于详细的说明以及附图。
根据实施例的显示装置，在驱动电压相对于第一发光元件低的第二发光 元件和第三发光元件的各个活性层形成覆盖层，从而可以增加第二发光元件 和第三发光元件的驱动电压来使其形成为与第一发光元件的驱动电压相似。 据此，可以简化用于驱动各个发光元件的线路组成。
并且，根据实施例的显示装置，在阱层上布置覆盖层，可以防止阱层的 铟在用于生长势垒层的高温工艺中向外扩散，从而防止发光元件的发光效率 降低。并且，由于具有防止阱层的铟扩散的覆盖层，因此可以在高温下生长 势垒层，从而提高势垒层的成膜特性。
并且，根据实施例的显示装置，各个覆盖层利用覆盖层的拉伸应力(tensilestress)来补偿施加于阱层的压缩应力(compressive stress)，从而能够补偿施 加于发光元件的变形。
根据实施例的效果并不局限于以上举例示出的内容，更加多样的效果包 括在本说明书内。
附图说明
图1是示出根据一实施例的显示装置的布局图。
图2是详细示出图1的A区域的布局图。
图3是示出多个像素的布局图。
图4是示出沿图2的A-A'剖切的显示面板的一示例的剖面图。
图5是示出根据一实施例的显示装置的一像素的等效电路图。
图6是示出根据另一实施例的显示装置的一像素的等效电路图。
图7是示出根据又一实施例的显示装置的一像素的等效电路图。
图8是示出沿图2的B-B'剖切的显示面板的一示例的剖面图。
图9是示出根据一实施例的显示面板的发光元件层的一示例的平面图。
图10是示出根据各个发光元件的驱动电压的电流的曲线图。
图11是示意性地示出根据一实施例的各个发光元件的结构的一示例的 图。
图12是示意性地示出根据一实施例的各个发光元件的结构的另一示例 的图。
图13是示意性地示出根据一实施例的各个发光元件的结构的又一示例 的图。
图14是示意性地示出根据另一实施例的各个发光元件的结构的图。
图15是示意性地示出根据又一实施例的各个发光元件的结构的图。
图16至图20是示出图1的A区域的另一示例的布局图。
图21是示出沿图16的C-C'剖切的显示面板的一示例的剖面图。
图22是详细示出各个发光元件的结构的图。
图23是示出根据一实施例的显示装置的制造方法的流程图。
图24是示出图23的S120的制造方法的一示例的流程图。
图25至图36是用于说明根据一实施例的显示装置的制造方法的剖面图。
图37是示出包括根据一实施例的显示装置的虚拟现实装置的示例图。
图38是示出包括根据一实施例的显示装置的智能设备的示例图。
图39是示出包括根据一实施例的显示装置的汽车的一示例图。
图40是示出包括根据一实施例的显示装置的透明显示装置的一示例图。
附图标记说明：
1：显示装置 10：显示面板
100：半导体电路基板 120：发光元件层
LE：发光元件 LE1～LE4：第一发光元件至第四发光元件
MQW：活性层 QW：阱层
QB：势垒层 ALB：覆盖层
SLT：超晶格层 SEM1～SEM2：第一半导体层至第二半导体层
EBL：电子阻挡层
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及 达成这些的方法。然而本发明可以以互不相同的多种形态来实现，而不局限 于以下公开的实施例，提供本实施例的目的仅在于使得本发明的公开得以完 整，并向本发明所属技术领域中具有普通知识的人完整地告知发明的范围， 本发明仅由权利要求的范围来定义。
提及元件(elements)或者层在其他元件或者层“上(on)”的情形包括 在其他元件或层的紧邻的上方的情形或者在中间夹设有其他层或者其他元件 的情形。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明 实施例的附图中所公开的形状、尺寸、比率、角度、数量等是示例性的，因 此本发明并不局限于图示的事项。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不 受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。 因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二 构成要素。
本发明的多个实施例的各个特征能够局部地或整体地相互结合或组合， 并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独 立地进行实施，也能够以相关关系一同实施。
以下，参照附图针对具体的实施例进行说明。
图1是示出根据一实施例的显示装置的布局图。图2是详细示出图1的 A区域的布局图。图3是示出多个像素的布局图。
在图1至图3中，以根据一实施例的显示装置1是包括作为发光元件的 超小型发光二极管(或者微型发光二极管)的超小型发光二极管显示装置(或 者微型发光二极管显示装置)的情形为中心进行了说明，但本说明书的实施 例不限于此。
并且，在图1至图3中，以根据一实施例的显示装置1是在利用半导体 工艺形成的半导体电路基板上布置有发光二极管元件的硅上发光二极管 (LEDoS：Light EmittingDiode on Silicon)的情形为中心进行了说明，但需 要注意的是本说明书的实施例并不限于此。
并且，在图1至图3中，第一方向DR1是指显示面板10的横向方向， 第二方向DR2是指显示面板10的纵向方向，并且第三方向DR3是指显示面 板10的厚度方向。在此情况下，“左”、“右”、“上”、“下”表示当从平面观 察显示面板10时的方向。例如，“右侧”表示第一方向DR1的一侧，“左侧” 表示第一方向DR1的另一侧，“上侧”表示第二方向DR2的一侧，“下侧”表示第二方向DR2的另一侧。此外，“上部”是指第三方向DR3的一侧，“下 部”是指第三方向DR3的另一侧。
参照图1至图3，根据一实施例的显示装置1配备有包括显示区域DA 和非显示区域NDA的显示面板10。
显示面板10可以具有包括第一方向DR1的长边和第二方向DR2的短边 的四边形的平面形态。然而，显示面板10的平面形态不限于此，可以具有除 了四边形之外的其他多边形、圆形、椭圆形或者不规则的平面形态。
显示区域DA可以是显示图像的区域，非显示区域NDA可以是不显示 图像的区域。显示区域DA的平面形态可以遵循显示面板10的平面形态。在 图1中例示了显示区域DA的平面形态为四边形的情形。显示区域DA可以 布置在显示面板10的中央区域。非显示区域NDA可以布置在显示区域DA 的周边。非显示区域NDA可以布置为围绕显示区域DA。
显示面板10的显示区域DA可以包括多个像素PX。像素PX可以被定 义为能够显示白光的最小发光单元。
多个像素PX中的每一个可以包括发出光的第一发光元件LE1、第二发 光元件LE2和第三发光元件LE3。在本说明书的实施例中，例示了多个像素 PX中的每一个包括三个发光元件LE1、LE2、LE3的情形，但本说明书的实 施例不限于此。并且，虽然例示了第一发光元件LE1至第三发光元件LE3中 的每一个具有圆形的平面状态的情形，但本说明书的实施例不限于此。
第一发光元件LE1可以发出第一光。第一光可以是蓝色波长带的光。例 如，第一光的主峰值波长(B-peak)可以位于大约370nm至460nm，但本说 明书的实施例不限于此。
第二发光元件LE2可以发出第二光。第二光可以是绿色波长带的光。例 如，第二光的主峰值波长(G-peak)可以位于大约480nm至560nm，但本说 明书的实施例不限于此。
第三发光元件LE3可以发出第三光。第三光可以是红色波长带的光。例 如，第三光的主峰波长(R-peak)可以位于大约600nm至750nm，但本说明 书的实施例不限于此。
第一发光元件LE1、第二发光元件LE2以及第三发光元件LE3可以在第 一方向DR1上交替排列。例如，第一发光元件LE1、第二发光元件LE2以及 第三发光元件LE3可以在第一方向DR1上按照第一发光元件LE1、第二发光 元件LE2以及第三发光元件LE3的顺序布置。第一发光元件LE1可以沿第二 方向DR2排列。第二发光元件LE2可以沿第二方向DR2排列。第三发光元 件LE3可以沿第二方向DR2排列。
非显示区域NDA可以包括第一公共电压供应区域CVA1、第二公共电压 供应区域(未示出)、第一垫部PDA1以及第二垫部PDA2。
第一公共电压供应区域CVA1可以布置在第一垫部PDA1与显示区域DA 之间。第二公共电压供应区域(未示出)可以布置在第二垫部PDA2与显示 区域DA之间。第一公共电压供应区域CVA1和第二公共电压供应区域(未 示出)中的每一个可以包括连接于公共电极CE(未示出)的多个公共电压供 应部CVS。公共电压可以通过多个公共电压供应部CVS供应于各个发光元件 LE1、LE2、LE3中。
第一公共电压供应区域CVA1的多个公共电压供应部CVS可以电连接于 第一垫部PDA1的第一垫PD1中的一个。即，第一公共电压供应区域CVA1 的多个公共电压供应部CVS可以从第一垫部PDA1的第一垫PD1中的一个 接收公共电压。
第二公共电压供应区域(未示出)的多个公共电压供应部CVS可以电连 接于第二垫部PDA2的第二垫PD2(未示出)中的一个。即，第二公共电压 供应区域(未示出)的多个公共电压供应部CVS可以从第二垫部PDA2的第 二垫中的一个接收公共电压。
图1例示了公共电极连接部CPA为完全围绕显示区域DA的形态的情形， 但本说明书的实施例不限于此。例如，公共电极连接部CPA可以布置在显示 区域DA的一侧、两侧或者至少三测。
第一垫部PDA1可以布置在显示面板10的上侧。第一垫部PDA1可以包 括与外部的电路板连接的第一垫PD1。
第二垫部PDA2可以布置在显示面板10的下侧。第二垫部PDA2可以包 括用于与外部的电路板连接的第二垫。第二垫部PDA2可以被省略。
图4是示出沿图2的A-A'剖切的显示面板的一示例的剖面图。图5是示 出根据一实施例的显示装置的一像素的等效电路图。图6是示出根据另一实 施例的显示装置的一像素的等效电路图。图7是示出根据又一实施例的显示 装置的一像素的等效电路图。图8是示出沿图2的B-B'剖切的显示面板的一 示例的剖面图。图9是示出根据一实施例的显示面板的发光元件层的一示例 的平面图。
参照图4至图9，根据一实施例的显示面板10可以包括半导体电路基板 100和发光元件层120。
半导体电路基板100可以包括第一基板110、多个像素电路部PXC、公 共电路部CXC、像素电极111、公共电极112、第一垫PD1、接触电极113 以及公共接触电极114。
第一基板110作为利用半导体工艺而形成的硅晶片基板，可以是第一基 板。第一基板110的多个像素电路部PXC和公共电路部CXC可以利用半导 体工艺来形成。
多个像素电路部PXC可以布置在显示区域DA。多个像素电路部PXC 中的每一个连接于与其对应的像素电极111。即，多个像素电路部PXC和多 个像素电极111可以一对一对应地连接。多个像素电路部PXC中的每一个可 以在第三方向DR3上与发光元件LE重叠。
多个像素电路部PXC中的每一个可以包括利用半导体工艺而形成的至 少一个晶体管。并且，多个像素电路部PXC中的每一个还可以包括利用半导 体工艺而形成的至少一个电容器。多个像素电路部PXC可以包括例如CMOS 电路。多个像素电路部PXC中的每一个可以向像素电极111施加像素电压或 阳极电压。
参照图5，根据一实施例的多个像素电路部PXC可以包括三个晶体管 DTR、STR1、STR2和一个存储电容器CST。
发光元件LE根据通过驱动晶体管DTR供应的电流而发光。发光元件 LE可以利用无机发光二极管(inorganic light emitting diode)、有机发光二极 管(organic lightemitting diode)、微型发光二极管、纳米发光二极管等实现。
发光元件LE的第一电极(即，阳极电极)可以连接于驱动晶体管DTR 的源极电极，第二电极(即，阴极电极)可以连接于第二电源线ELVSL，第 二电源线ELVSL被供应低于第一电源线ELVDL的高电位电压(第一电源电 压)的低电位电压(第二电源电压)。
驱动晶体管DTR根据栅极电极和源极电极的电压差来调节从被供应第 一电源电压的第一电源线ELVDL流至发光元件LE的电流。驱动晶体管DTR 的栅极电极可以连接于第一晶体管STR1的第一电极，源极电极可以连接于 发光元件LE的第一电极，漏极电极可以连接于被施加第一电源电压的第一 电源线ELVDL。
第一晶体管STR1借由扫描线SCL的扫描信号而导通，以将数据线DTL 连接于驱动晶体管DTR的栅极电极。第一晶体管STR1的栅极电极可以连接 于扫描线SCL，第一电极可以连接于驱动晶体管DTR的栅极电极，第二电极 可以连接于数据线DTL。
第二晶体管STR2借由感测信号线SSL的感测信号而导通，以将初始化 电压线VIL连接于驱动晶体管DTR的源极电极。第二晶体管STR2的栅极电 极可以连接于感测信号线SSL，第一电极可以连接于初始化电压线VIL，第 二电极可以连接于驱动晶体管DTR的源极电极。
在一实施例中，第一晶体管STR1和第二晶体管STR2中的每一个的第 一电极可以是源极电极且第二电极可以是漏极电极，但不限于此，也可以是 与此相反的情况。
存储电容器CST形成于驱动晶体管DTR的栅极电极与源极电极之间。 存储存储电容器CST存储驱动晶体管DTR的栅极电压和源极电压的电压差。
驱动晶体管DTR和第一晶体管STR1以及第二晶体管STR2可以形成为 薄膜晶体管(thin film transistor)。此外，在图5中，以驱动晶体管DTR和第 一晶体管STR1以及第二晶体管STR2为N型金属-氧化物半导体场效应晶体 管(MOSFET：Metal OxideSemiconductor Field Effect Transistor)的情形为中 心进行了说明，但不限于此。即，驱动晶体管DTR和第一晶体管STR1以及 第二晶体管STR2可以是P型MOSFET，或者也可以是一部分为N型MOSFET 而另一部分为P型MOSFET。
参照图6，根据另一实施例的像素电路部PXC的发光元件LE的第一电 极可以连接于第四晶体管STR4的第一电极和第六晶体管STR6的第二电极， 并且第二电极可以连接于第二电源线ELVSL。发光元件LE的第一电极与第 二电极之间可能形成寄生电容Cel。
各个像素电路部PXC包括驱动晶体管DTR、开关元件以及存储电容器 CST。开关元件包括第一晶体管STR1、第二晶体管STR2、第三晶体管STR3、 第四晶体管STR4、第五晶体管STR5以及第六晶体管STR6。
驱动晶体管DTR包括栅极电极、第一电极以及第二电极。驱动晶体管 DTR根据施加于栅极电极的数据电压来控制在第一电极与第二电极之间流动 的漏极-源极之间的电流(以下称为“驱动电流”)。
存储电容器CST形成于驱动晶体管DTR的栅极电极与第一电源线 ELVDL之间。存储电容器CST的一电极可以连接于驱动晶体管DTR的栅极 电极，另一电极可以连接于第一电源线ELVDL。
当第一晶体管STR1至第六晶体管STR6以及驱动晶体管DTR中的每一 个的第一电极为源极电极时，第二电极可以是漏极电极。此外，当第一晶体 管STR1至第六晶体管STR6以及驱动晶体管DTR中的每一个的第一电极为 漏极电极时，第二电极可以是源极电极。
第一晶体管STR1至第六晶体管STR6以及驱动晶体管DTR中的每一个 的有源层可以利用多晶硅(Poly Silicon)、非晶硅以及氧化物半导体中的一个 形成。当第一晶体管STR1至第六晶体管STR6以及驱动晶体管DTR中的每 一个的半导体层利用多晶硅形成时，用于形成其的工艺可以是低温多晶硅 (LTPS：Low Temperature Poly Silicon)工艺。
并且，在图6中，以第一晶体管STR1至第六晶体管STR6以及驱动晶 体管DTR形成为P型金属-氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor FieldEffect Transistor)的情形为中心进行了说明，但不 限于此，也可以形成为N型MOSFET。
进一步地，第一电源线ELVDL的第一电源电压、第二电源线ELVSL的 第二电源电压以及初始化电压线VIL的第三电源电压可以考虑驱动晶体管 DTR的特性、发光元件LE的特性等来设定。
参照图7，根据另一实施例的像素电路部PXC与图6的实施例的不同之 处在于，驱动晶体管DTR、第二晶体管STR2、第四晶体管STR4、第五晶体 管STR5以及第六晶体管STR6利用P型MOSFET形成，而第一晶体管STR1 和第三晶体管STR3利用N型MOSFET形成。
利用P型MOSFET形成的驱动晶体管DTR、第二晶体管STR2、第四晶 体管STR4、第五晶体管STR5以及第六晶体管STR6中的每一个的有源层可 以利用多晶硅形成，利用N型MOSFET形成的第一晶体管STR1和第三晶体 管STR3中的每一个的有源层可以利用氧化物半导体形成。
图7与图6的实施例的不同之处在于，第二晶体管STR2的栅极电极和 第四晶体管STR4的栅极电极连接于写入扫描布线GWL，第一晶体管STR1 的栅极电极连接于控制扫描布线GCL。此外，在图7中，由于第一晶体管STR1 和第三晶体管STR3利用N型MOSFET形成，因此控制扫描布线GCL和初 始化扫描布线GIL可以被施加栅极高电压的扫描信号。与此相比，由于第二 晶体管STR2、第四晶体管STR4、第五晶体管STR5以及第六晶体管STR6 利用P型MOSFET形成，因此写入扫描布线GWL和发光布线EL可以被施 加栅极低电压的扫描信号。
需要注意的是，根据上述的本说明书的实施例的像素的等效电路图并不 限于图5至图7所示。根据本说明书的实施例的像素的等效电路图，可以由 图5至图7所示的实施例以外的本领域技术人员能够采用的公知的其他电路 结构所形成。
公共电路部CXC可以布置在非显示区域NDA。公共电路部CXC可以与 公共接触电极113对应地布置，并且可以连接于共同连接于多个发光元件LE 的第二半导体层SEM2。
另外，多个像素电极111可以布置在与其对应的像素电路部PXC上。像 素电极111中的每一个可以是从像素电路部PXC暴露的暴露电极。像素电极 111中的每一个可以与像素电路部PXC形成为一体。像素电极111中的每一 个可以从像素电路部PXC接收像素电压或者阳极电压。像素电极111可以包 括金(Au)、铜(Cu)、锡(Sn)、银(Ag)中的至少一种。例如，像素电极 111可以包括金和锡的9:1的合金、8:2的合金或者7:3的合金，或者可以包 括铜、银以及锡的合金SAC305。
公共电极112可以布置于非显示区域NDA的第一公共电压供应区域 CVA1。公共电极112可以布置为围绕显示区域DA。公共电极112可以通过 在非显示区域NDA形成的公共电路部CXC连接于第一垫部PDA1的第一垫 PD1中的一个来接收公共电压。公共电极112可以包括与像素电极111相同 的物质。即，公共电极112和像素电极111可以通过相同的工艺形成。
接触电极113可以布置在与其对应的像素电极111上。接触电极113可 以包括用于粘合像素电极111和发光元件LE的金属物质。例如，接触电极 113可以包括金(Au)、铜(Cu)、铝(Al)以及锡(Sn)中的至少一种。或 者，接触电极113可以包括第一层和第二层，所述第一层包括金(Au)、铜(Cu)、 铝(Al)及锡(Sn)中的一种，所述第二层包括金(Au)、铜(Cu)、铝(Al) 和锡(Sn)中的另一种。
公共接触电极114可以布置在非显示区域NDA的公共电极112上，并 且可以布置为围绕显示区域DA。公共接触电极114可以通过在非显示区域 NDA形成的公共电路部CXC连接于第一垫部PDA1的第一垫PD1中的一个 来接收公共电压。公共接触电极114可以包括与上述的接触电极113相同的 物质。公共接触电极114可以将公共电路部CXC的电源线和发光元件层120 的公共连接电极127电连接。
第一垫PD1中的每一个可以通过与其对应的诸如导线WR之类的导电连 接部件而与电路板CB的垫电极CPD连接。即，第一垫PD1、导线WR以及 电路板CB的垫电极CPD可以彼此一对一地连接。
电路板CB可以是柔性印刷电路基板(FPCB：flexible printed circuit board)、印刷电路板(PCB：printed circuit board)、柔性印刷电路(FPC：flexible printedcircuit)或者诸如覆晶薄膜(COF：chip on film)之类的柔性膜(flexible film)。
另外，由于第二垫部PDA2的第二垫可以与上述的第一垫PD1实质上相 同，因此将省略对其的说明。
发光元件层120可以包括发光元件LE、绝缘层INS、连接电极126以及 公共连接电极127。
发光元件层120可以包括与各个发光元件LE对应的第一发光区域EA1、 第二发光区域EA2以及第三发光区域EA3。在第一发光区域EA1、第二发光 区域EA2以及第三发光区域EA3中的每一个可以一对一地布置有发光元件 LE。
发光元件LE可以在第一发光区域EA1、第二发光区域EA2以及第三发 光区域EA3中的每一个中布置在像素电极111上。发光元件LE可以是沿第 三方向DR3较长地延伸的垂直发光二极管元件。即，发光元件LE的在第三 方向DR3上的长度可以大于发光元件LE的在水平方向上的长度。在水平方 向上的长度是指在第一方向DR1上的长度或在第二方向DR2上的长度。例 如，发光元件LE的在第三方向DR3上的长度可以是大约1μm至5μm。
发光元件LE可以是微型发光二极管(micro light emitting diode)元件。 如图9所示，发光元件LE可以在第三方向DR3上包括连接电极126、第一 半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT以及第二 半导体层SEM2。连接电极126、第一半导体层SEM1、电子阻挡层EBL、活 性层MQW、超晶格层SLT以及第二半导体层SEM2可以沿第三方向DR3依 次层叠。
如图9所示，发光元件LE可以具有宽度比高度长的圆筒形、盘形(disk) 或者杆形(rod)的形状。然而，并不限定于此，发光元件LE可以具有杆、 线、管等的形状，或者可以具有立方体、长方体、六角柱等多棱柱的形状， 或者可以具有沿一方向延伸且外表面部分地倾斜的形状等多种形态。
连接电极126可以布置在像素电极111和接触电极113上。连接电极126 可以与接触电极113粘合而起到向发光元件LE施加发光信号的作用。发光元 件LE可以包括至少一个连接电极126。在图9中图示了发光元件LE包括一 个连接电极126的情形，但不限于此。根据情况，发光元件LE可以包括更 多数量的连接电极126，或者也可以被省略。后述的针对发光元件LE的说明， 即使连接电极126的数量不同或还包括其他结构，也可以被同样地应用。
并且，连接电极126可以布置在接触电极113与第一半导体层SEM1之 间。连接电极126可以是欧姆(Ohmic)连接电极。但是，并不限定于此， 也可以是肖特基(Schottky)连接电极。在根据一实施例的显示面板10中， 当发光元件LE与接触电极113电连接时，连接电极126可以减小发光元件 LE与接触电极113之间的电阻。连接电极126可以包括具有导电性的金属。 例如，连接电极126可以包括金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)、 银(Ag)中的至少一种。例如，连接电极126可以包含金与锡的9:1的合8:2 的合金或7:3的合金，或者可以包含铜、银及锡的合金(SAC305)。
第一半导体层SEM1可以布置在连接电极126上。第一半导体层SEM1 可以是P型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y ≤1，0≤x+y≤1)的半导体材料。例如，可以是掺杂为P型的AlGaInN、GaN、 AlGaN、InGaN、AlN以及InN中的任意一种。第一半导体层SEM1可以掺杂 有P型掺杂剂，并且P型掺杂剂可以是Mg、Zn、Ca、Ba等。例如，第一半导体层SEM1可以是掺杂有P型Mg的P-GaN。第一半导体层SEM1的厚度 可以具有30nm至200nm的范围，但不限于此。
电子阻挡层EBL可以布置在第一半导体层SEM1上。电子阻挡层EBL 可以是用于抑制或防止过多的电子流向活性层MQW的层。例如，电子阻挡 层EBL可以是掺杂有P型Mg的P-AlGaN。电子阻挡层EBL的厚度可以具 有10nm至50nm的范围，但不限于此。此外，可以省略电子阻挡层EBL。
活性层MQW可以布置在电子阻挡层EBL上。活性层MQW可以根据通 过第一半导体层SEM1和第二半导体层SEM2而施加的电信号来借由电子- 空穴对的结合而发光。活性层MQW可以发出作为蓝色波长带的光的第一光 或者作为绿色波长带的光的第二光或者作为红色波长带的光的第三光。
活性层MQW可以包括多量子阱结构的物质。在活性层MQW包括多量 子阱结构的物质的情况下，也可以是多个阱层(well layer)和势垒层(barrier layer)彼此交替层叠的结构。
活性层MQW发出的光不限于第一光，根据情况，也可以发出第二光(绿 色波长带的光)或者第三光(红色波长带的光)。在示例性的实施例中，在包 括在活性层MQW的半导体物质中包括铟的情况下，发出的光的颜色可以根 据铟的含量而不同。例如，当铟的含量大约为10％至15％时，可以发出蓝色 波长带的光，当铟的含量大约为20％至25％时，可以发出绿色波长带的光， 当铟的含量大约为30％至45％时，可以发出红色波长带的光。
在活性层MQW上可以布置有超晶格层SLT。超晶格层SLT可以是用于 缓解第二半导体层SEM2与活性层MQW之间的应力的层。例如，超晶格层 SLT可以利用InGaN或者GaN形成。超晶格层SLT的厚度可以是大约50nm 至200nm。超晶格层SLT可以被省略。
第二半导体层SEM2可以布置在超晶格层SLT上。第二半导体层SEM2 可以是N型半导体。第二半导体层SEM2可以包括具有化学式AlxGayIn1-x-yN (0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，可以是掺杂为N 型的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的任意一种。第二半 导体层SEM2可以掺杂有N型掺杂剂，并且N型掺杂剂可以是Si、Ge、Se、 Sn等。例如，第二半导体层SEM2可以是掺杂有N型Si的N-GaN。第二半 导体层SEM2的厚度可以具有2μm至4μm的范围，但不限于此。
如图4所示，第二半导体层SEM2可以是与多个发光元件LE共同连接 而布置的公共层。第二半导体层SEM2可以构成为至少一部分沿第三方向 DR3布置于各个发光元件LE而被图案化的形状，剩余一部分沿第一方向DR1 连续地延伸而共同地布置于多个发光元件LE。第二半导体层SEM2可以将通 过公共连接电极127施加的公共电压共同地施加到多个发光元件LE。第二半 导体层SEM2可以布置为从显示区域DA延伸到非显示区域NDA。
另外，在非显示区域NDA的第一公共电压供应区域CVA1可以布置有 公共连接电极127。公共连接电极127可以布置在第二半导体层SEM2的一 表面。公共连接电极127可以起到从公共接触电极114传送发光元件LE的公 共电压信号的作用。公共连接电极127可以利用与连接电极126相同的物质 构成。为了与公共接触电极114连接，公共连接电极126可以使在第三方向 DR3上的厚度构成得较厚。
上述的发光元件LE可以通过连接电极126接收像素电极111的像素电 压或者阳极电压，并且可以通过第二半导体层SEM2接收公共电压。发光元 件LE可以根据像素电压和公共电压之间的电压差而以预定的亮度发出光。
绝缘层INS可以划分各个发光元件LE，并且可以划分各个发光区域EA1、 EA2、EA3。绝缘层INS可以布置为围绕发光元件LE，并且可以与发光元件 LE的侧表面直接接触。据此，发光元件LE在显示装置制造工艺中可以不暴 露于外部的异物(例如，灰尘或空气)。此外，由于发光元件LE中的每一个 可以借由绝缘层INS而划分，因此即使没有发光元件LE的蚀刻工艺，也可 以使发光元件LE个性化。
绝缘层INS可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧 化物(SiOxNy)、铝氧化物(AlxOy)、氮化铝(AlN)等之类的无机绝缘性物 质。绝缘层INS的厚度可以是大约0.1μm至10μm，但不限于此。
图10是示出根据各个发光元件的驱动电压的电流的曲线图。
图10中，作为用于示出各个发光元件的驱动电压的曲线图未示出具体的 电流值，仅用刻度表示。
参照图10，发出第一光的第一发光元件LE1的驱动电压可以表示为大约 2.7eV，第二发光元件LE2的驱动电压可以表示为大约2.34eV，第三发光元 件LE3的驱动电压可以表示为大约1.97eV。这样的发光元件LE之间的驱动 电压之差可以根据各个发光元件的能带隙之差来表示。例如，发出蓝色光的 第一发光元件LE1的驱动电压可以最大，发出红色光的第三发光元件LE3的 驱动电压可以最小。如上所述，在各个发光元件LE的驱动电压不同的情况 下，用于驱动各个发光元件LE的像素电路部为了补偿这种现象，电路可能 变得很复杂。
以下，在本发明的实施例公开了将各个发光元件LE的驱动电压形成为 尽可能相似，从而简化电路的组成且容易驱动的显示装置。
图11是示意性地示出根据一实施例的各个发光元件的结构的一示例的 图。图12是示意性地示出根据一实施例的各个发光元件的结构的另一示例的 图。图13是示意性地示出根据一实施例的各个发光元件的结构的又一示例的 图。
图11至图13是用于详细示出上述的图8中的各个发光元件LE的结构， 除了各个发光元件LE的构成之外，与图8相同。以下，与图8结合，参照 图11至图13进行说明。
参照图11，各个发光元件LE可以包括沿第三方向DR3依次层叠的第一 半导体层SEM1、电子阻挡层EBL、超晶格层SLT以及第二半导体层SEM2。 各个发光元件LE可以包括布置在电子阻挡层EBL与超晶格层SLT之间的活 性层MQW。
在一实施例中，第一发光元件LE1可以包括第一活性层MQW1，第二发 光元件LE2可以包括第二活性层MQW2，第三发光元件LE3可以包括第三 活性层MQW3。
各个活性层MQW可以利用多量子阱结构构成。多量子阱结构可以是能 带隙(Energy band gap)较大的类型的半导体物质和能带隙较小的类型的半 导体物质彼此交替层叠的结构，也可以根据发出的光的波长带而包括不同的 III族至V族半导体物质。
各个活性层MQW可以是多个阱层QW和势垒层QB彼此交替层叠的结 构。例如，在电子阻挡层EBL上可以层叠有势垒层QB，在势垒层QB上可 以层叠有阱层QW，并且它们可以在第三方向DR3上交替层叠。并且，可以 通过在超晶格层SLT的下部布置势垒层QB来形成活性层MQW。例如，在 各个活性层MQW的最下部和最上部可以分别布置有势垒层QB。
阱层QW可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤ x+y≤1)的半导体材料。例如，阱层QW可以是AlGaInN、GaN、AlGaN、 InGaN、AlN以及InN中的一种以上。阱层QW的厚度可以具有1nm至5nm 的范围，但不限于此。
势垒层QB可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0 ≤x+y≤1)的半导体材料。例如，势垒层QB可以是AlGaInN、GaN、AlGaN、 InGaN、AlN以及InN中的一种以上。势垒层QB的厚度可以具有3nm至10nm 的范围，但不限于此。
在一实施例中，第二发光元件LE2的第二活性层MQW2可以包括第一 覆盖层ALB1，第三发光元件LE3的第三活性层MQW3可以包括第二覆盖层 ALB2。
覆盖层ALB可以分别布置在第二发光元件LE2的第二活性层MQW2和 第三发光元件LE3的第三活性层MQW3内。例如，第一覆盖层ALB1可以 布置在第二活性层MQW2的阱层QW与势垒层QB之间，可以直接接触阱层 QW的上表面和势垒层QB的下表面。此外，第二覆盖层ALB2可以布置在 第三活性层MQW3的阱层QW与势垒层QB之间，可以直接接触阱层QW的 上表面和势垒层QB的下表面。
各个覆盖层ALB可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1， 0≤x+y≤1)的半导体材料。例如，覆盖层ALB可以是AlGaN。覆盖层ALB 的厚度可以具有2nm至5nm的范围，但不限于此。
覆盖层ALB可以布置在阱层QW与势垒层QB之间以增加发光元件的驱 动电压。覆盖层ALB可以具有高能带隙，据此，可以增加电子和空穴移动的 势垒，从而增加发光元件的驱动电压。
在本实施例中，通过在相比第一发光元件LE1而言驱动电压低的第二发 光元件LE2和第三发光元件LE3的各个活性层MQW2、MQW3形成覆盖层 ALB，来增加第二发光元件LE2和第三发光元件LE3的驱动电压，从而可以 将第二发光元件LE2和第三发光元件LE3形成为与第一发光元件LE1的驱动 电压相似。
并且，各个覆盖层ALB可以布置在阱层QW的上部，来防止阱层QW 的铟(In)在用于生长势垒层QB的高温工艺中向外扩散，从而防止发光元 件的发光效率的降低。例如，在第二发光元件LE2的第二活性层MQW2和 第三发光元件LE3的第三活性层MQW3中分别形成阱层QW，从而防止第二 发光元件LE2和第三发光元件LE3的发光效率的降低。
并且，由于具有防止阱层QW的铟(In)扩散的覆盖层ALB，因此可以在 高温中生长势垒层QB，从而提高势垒层QB的成膜特性。
并且，各个覆盖层ALB利用覆盖层ALB的拉伸应力(tensile stress)来补 偿施加于阱层QW的压缩应力(compressive stress)，从而能够补偿施加于发光 元件的变形。
另外，包括在第二发光元件LE2和第三发光元件LE3中每一个的覆盖层 ALB可以布置在不同的位置处。
参照图12，第二发光元件LE2的第一覆盖层ALB1可以布置在第二活性 层MQW2的阱层QW与势垒层QB之间，可以直接接触阱层QW的下表面 和势垒层QB的上表面。此外，第三发光元件LE3的第二覆盖层ALB2可以 布置在第三活性层MQW3的阱层QW与势垒层QB之间，可以直接接触阱层 QW的下表面和势垒层QB的上表面。
在本实施例中，第一覆盖层ALB1和第二覆盖层ALB2中的每一个可以 布置在阱层QW与势垒层QB之间，以增加电子和空穴移动的势垒，从而可 以增加第二发光元件LE2和第三发光元件LE3的驱动电压。此外，第一覆盖 层ALB1和第二覆盖层ALB2中的每一个利用覆盖层ALB1、ALB2的拉伸应 力来补偿施加于阱层QW的压缩应力，从而能够补偿施加于第二发光元件 LE2和第三发光元件LE3的变形。
此外，参照图13，第二发光元件LE2的第一覆盖层ALB1可以分别布置 在第二活性层MQW2的阱层QW的上部和下部。例如，第一覆盖层ALB1 中的一个可以布置为与阱层QW的上表面直接接触，另一个可以布置为与阱 层QW的下表面直接接触。此外，第三发光元件LE3的第二覆盖层ALB2可 以分别布置在阱层QW的上部和下部。例如，第二覆盖层ALB2中的一个布置为与阱层QW的上表面直接接触，另一个可以布置为与阱层QW的下表面 直接接触。
在图11至图13的实施例中，第一覆盖层ALB1和第二覆盖层ALB2的 组成可以彼此不同。例如，第一覆盖层ALB1和第二覆盖层ALB2的铝(Al) 的含量可以彼此不同。
各个覆盖层ALB1、ALB2可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1， 0≤y≤1，0≤x+y≤1)的半导体材料。在第一覆盖层ALB1中，作为铝(Al) 含量的x值可以是0以上且1以下，在第二覆盖层ALB2中，作为铝(Al) 含量的x值可以是0.5以上且1以下。在此，第一覆盖层ALB1的铝(Al) 含量的x值可以小于第二覆盖层ALB2的铝(Al)含量的x值。
在各个覆盖层ALB中，随着铝(Al)含量的增加，覆盖层ALB的能带 隙也可以增加。即，随着覆盖层ALB的铝(Al)含量增加，发光元件的驱动 电压也可以增加。如图10所示，第一发光元件LE1的驱动电压与第二发光 元件LE2的驱动电压之差小于第一发光元件LE1的驱动电压与第三发光元件 LE3的驱动电压之差。在本实施例中，第二发光元件LE2的第一覆盖层ALB1 的铝含量可以小于第三发光元件LE3的第二覆盖层ALB2的铝含量。据此， 使第一发光元件LE1、第二发光元件LE2以及第三发光元件LE3中的每一个 的驱动电压相似，从而可以简化用于驱动各个发光元件LE的电路构成。
图14是示意性地示出根据另一实施例的各个发光元件的结构的图。
参照图14，在本实施例与上述的图11至图13的实施例的不同之处在于， 第二发光元件LE2的第一覆盖层ALB1与第三发光元件LE3的第二覆盖层 ALB2的数量不同。以下，省略了针对与图11至图13相同的构成的说明， 对不同之处进行说明。
在本实施例中，第二发光元件LE2的第一覆盖层ALB1的数量可以小于 第三发光元件LE3的第二覆盖层ALB2的数量。
具体地，第二发光元件LE2的第一覆盖层ALB1可以布置在第二活性层 MQW2的阱层QW与势垒层QB之间，并且可以直接接触阱层QW的下表面 和势垒层QB的上表面。第三发光元件LE3的第二覆盖层ALB2可以布置在 第三活性层MQW3的阱层QW与势垒层QB之间，并且可以布置为分别与阱 层QW的上表面和下表面直接接触。
在示例性的实施例中，第二发光元件LE2的第二活性层MQW2可以包 括一个第一覆盖层ALB1，第三发光元件LE3的第三活性层MQW3可以包括 两个第二覆盖层ALB2。然而，并不限定于此，当满足第一覆盖层ALB1的 数量小于第二覆盖层ALB2的数量的条件时，第一覆盖层ALB1和第二覆盖 层ALB2中的每一个数量可以由多个构成。
虽然在图14中示出了第一覆盖层ALB1与阱层QW的下表面直接接触 的情形，但不限于此，第一覆盖层ALB1也可以与阱层QW的上表面直接接 触。
如上所述，在各个覆盖层ALB中，随着铝(Al)含量的增加，覆盖层 ALB的能带隙也增加，从而可以增加势垒。图11至图13的实施例公开了在 第一覆盖层ALB1和第二覆盖层ALB2的数量相同的情况下，将第一覆盖层 ALB1和第二覆盖层ALB2的组成彼此不同地构成的实施例。
在本实施例中，为了彼此不同地增加第一覆盖层ALB1和第二覆盖层 ALB2的势垒，可以彼此不同地形成第一覆盖层ALB1和第二覆盖层ALB2 的数量。
具体地，通过在第二发光元件LE2和第三发光元件LE3之间包括不同数 量的覆盖层ALB，可以调节势垒的程度。例如，可以形成为第二活性层MQW2 的第一覆盖层ALB1的数量小于第三活性层MQW3的第二覆盖层ALB2的数 量，使得第二发光元件LE2的驱动电压的增加量可以小于第三发光元件LE3 的驱动电压的增加量。据此，使第一发光元件LE1、第二发光元件LE2以及 第三发光元件LE3中的每一个的驱动电压相似，从而可以简化用于驱动各个发光元件LE的电路构成。
图15是示意性地示出根据又一实施例的各个发光元件的结构的图。
参照图15，本实施例与上述的图11至图13的实施例的不同之处在于， 第二发光元件LE2的第一覆盖层ALB1的厚度与第三发光元件LE3的第二覆 盖层ALB2的厚度不同。以下，省略了针对与图11至图13相同的构成的说 明，对不同之处进行说明。
在本实施例中，第二发光元件LE2的第一覆盖层ALB1的厚度TT1可以 小于第三发光元件LE3的第二覆盖层ALB2的厚度TT2。
在示例性的实施例中，第二发光元件LE2的第二活性层MQW2和第三 发光元件LE3的第三活性层MQW3可以包括相同数量的第一覆盖层ALB1 和第二覆盖层ALB2。例如，第二活性层MQW2可以包括一个第一覆盖层 ALB1，第三活性层MQW3也可以包括一个第二覆盖层ALB2。在这种情况 下，第一覆盖层ALB1的厚度TT1可以小于第二覆盖层ALB2的厚度TT2。
如上所述，在各个覆盖层ALB中，随着铝(Al)的含量的增加，覆盖层 ALB的能带隙也增加，从而增加势垒。在本实施例中，通过在第二发光元件 LE2与第三发光元件LE3之间形成不同的厚度的覆盖层ALB，可以调节势垒 的程度。例如，可以形成为第二活性层MQW2的第一覆盖层ALB1的厚度 TT1小于第三活性层MQW3的第二覆盖层ALB2的厚度TT2，使得第二发光 元件LE2的驱动电压的增加量可以小于第三发光元件LE3的驱动电压的增加 量。据此，使第一发光元件LE1、第二发光元件LE2以及第三发光元件LE3 中的每一个的驱动电压相似，从而可以简化用于驱动各个发光元件LE的电 路构成。
上述的图11至图15中的每一个示出了各个覆盖层ALB布置在各个活性 层MQW的中间区域，但不限于此。各个覆盖层ALB可以与各个电子阻挡层 EBL相邻地布置，或者也可以与各个超晶格层SLT相邻地布置。
图16至图20是示出图1的A区域的另一示例的布局图。图21是示出 沿图16的C-C'剖切的显示面板的一示例的剖面图。图22是详细示出各个发 光元件的结构的图。
参照图16至图22，与上述的图2和图3的实施例的不同之处在于，还 包括发出与第二发光元件LE2相同的第二光的第四发光元件LE4，并且发光 区域EA1、EA2、EA3、EA4布置为
Figure BDA0003886463200000211
结构。在图16至图20中，省略 与上述的图2和图3的实施例重复的说明。
参照图16和图21，多个像素PX中的每一个可以包括发出第一光的第一 发光元件LE1、发出第二光的第二发光元件LE2、发出第三光的第三发光元 件LE3、发出第二光的第四发光元件LE4。
在显示区域DA中，第一发光元件LE1和第三发光元件LE3可以在第一 方向DR1上交替布置。第二发光元件LE2和第四发光元件LE4可以在第一 方向DR1上交替布置。第一发光元件LE1、第二发光元件LE2、第三发光元 件LE3以及第四发光元件LE4可以在第一对角方向DD1上和在第二对角方 向DD2上交替布置。第一对角方向DD1可以是第一方向DR1和第二方向 DR2的对角方向，第二对角方向DD2可以是与第一对角方向DD1直角交叉 的方向。
在多个像素PX中的每一个中，第一发光元件LE1和第三发光元件LE3 可以沿第一方向DR1布置，第二发光元件LE2和第四发光元件LE4可以沿 第一方向DR1布置。在多个像素PX的每一个中，第一发光元件LE1和第二 发光元件LE2可以沿第一对角方向DD1布置，第二发光元件LE2和第三发 光元件LE3可以沿第二对角方向DD2布置，第三发光元件LE3和第四发光 元件LE4可以沿第一对角方向DD1布置。
第四发光元件LE4与第二发光元件LE2可以实质上相同。即，第四发光 元件LE4可以发出第二光，可以具有与第二发光元件LE2相同的结构。
第一发光元件LE1可以布置在第一发光区域EA1，第二发光元件LE2可 以布置在第二发光区域EA2，第三发光元件LE3可以布置在第三发光区域 EA3，第四发光元件LE4可以布置在第四发光区域EA4。
第一发光区域EA1的面积、第二发光区域EA2的面积、第三发光区域 EA3的面积以及第四发光区域EA4的面积可以实质上相同，但本说明书的实 施例中不限于此。例如，第一发光区域EA1的面积、第二发光区域EA2的面 积、第三发光区域EA3的面积可以不同，第二发光区域EA2的面积和第四发 光区域EA4的面积可以相同。
并且，彼此相邻的第一发光区域EA1与第二发光区域EA2之间的距离、 彼此相邻的第二发光区域EA2与第三发光区域EA3之间的距离、彼此相邻的 第一发光区域EA1与第四发光区域EA4之间的距离以及彼此相邻的第三发光 区域EA3与第四发光区域EA4之间的距离可以实质上相同，但本说明书的实 施例中不限于此。例如，彼此相邻的第一发光区域EA1与第二发光区域EA2 之间的距离可以和彼此相邻的第二发光区域EA2与第三发光区域EA3之间的 距离不同，彼此相邻的第一发光区域EA1与第四发光区域EA4之间的距离可 以和彼此相邻的第三发光区域EA3与第四发光区域EA4之间的距离不同。在 这种情况下，彼此相邻的第一发光区域EA1与第二发光区域EA2之间的距离 和彼此相邻的第一发光区域EA1与第四发光区域EA4之间的距离可以实质上 相同，彼此相邻的第二发光区域EA2与第三发光区域EA3之间的距离和彼此 相邻的第三发光区域EA3与第四发光区域EA4之间的距离可以实质上相同。
参照图17，多个像素PX中的每一个可以包括四个发光元件LE1、LE2、 LE3、LE4，多个发光元件LE1、LE2、LE3、LE4可以在第一方向DR1上和 在第二方向DR2上彼此相隔地布置，最靠近相隔的元件可以在第一方向DR1 和第二方向DR2之间的对角方向DD1、DD2上相隔。
在一实施例中，第一发光元件LE1、第二发光元件LE2、第三发光元件 LE3以及第四发光元件LE4可以具有相同的直径。例如，第一发光元件LE1 的第一直径WE1、第二发光元件LE2的第二直径WE2、第三发光元件LE3 的第三直径WE3以及第四发光元件LE4的第四直径WE4可以彼此相同。然 而，并不限定于此。在若干实施例中，发光元件LE1、LE2、LE3、LE4的直径可以彼此不同。
彼此相邻的第二发光元件LE2与第四发光元件LE4之间的间隔DA1、 DA3可以和彼此相邻的第一发光元件LE1与第三发光元件LE3之间的间隔 DA2、DA4相同。例如，在第一方向DR1上相邻的第二发光元件LE2与第 四发光元件LE4之间的第一间隔DA1可以和在第一方向DR1上相邻的第一 发光元件LE1与第三发光元件LE3之间的第二间隔DA2相同。在第二方向 DR2上相邻的第二发光元件LE2与第四发光元件LE4之间的第三间隔DA3 可以和在第二方向DR2上相邻的第一发光元件LE1与第三发光元件LE3之 间的第四间隔DA4相同。此外，在第一对角方向DD1上相邻的第一发光元 件LE1与第二发光元件LE2之间的第一对角间隔DG1可以和在第一对角方 向DD1上相邻的第三发光元件LE3与第四发光元件LE4之间的第二对角间 隔DG2彼此相同。在第二对角方向DD2上相邻的第二发光元件LE2与第三 发光元件LE3之间的第三对角间隔DG3可以和在第二对角方向DD2上相邻 的第一发光元件LE1与第四发光元件LE4之间的第四对角间隔DG4彼此相 同。然而，并不限定于此。彼此相邻的发光元件LE之间的间隔也可以根据 发光元件LE的布置以及直径等而彼此不同。
在图17中，例示了以各个发光元件LE1、LE2、LE3、LE4的外廓部为 基准示出第一发光元件LE1至第四发光元件LE4之间的间隔DA1～DA4、 DG1～DG4的情形。然而，并不限定于此。也可以以发光元件LE1、LE2、LE3、 LE4的中心为基准示出发光元件LE1、LE2、LE3、LE4之间的间隔DA1～DA4、 DG1～DG4。
参照图18，彼此相邻的第二发光元件LE2的中心与第四发光元件LE4 的中心之间的间隔DA1、DA3可以和彼此相邻的第一发光元件LE1的中心与 第三发光元件LE3的中心之间的间隔DA2、DA4相同。例如，在第一方向 DR1上相邻的第二发光元件LE2的中心与第四发光元件LE4的中心之间的第 一间隔DA1可以和在第一方向DR1上相邻的第一发光元件LE1的中心与第 三发光元件LE3的中心之间的第二间隔DA2相同。在第二方向DR2上相邻 的第二发光元件LE2的中心与第四发光元件LE4的中心之间的第三间隔DA3 可以和在第二方向DR2上相邻的第一发光元件LE1的中心与第三发光元件 LE3的中心之间的第四间隔DA4相同。此外，在第一对角方向DD1上相邻 的第一发光元件LE1的中心与第二发光元件LE2的中心之间的第一对角间隔 DG1可以和在第一对角方向DD1上相邻的第三发光元件LE3的中心与第四发光元件LE4的中心之间的第二对角间隔DG2彼此相同。在第二对角方向 DD2上相邻的第二发光元件LE2的中心与第三发光元件LE3的中心之间的第 三对角间隔DG3可以和在第二对角方向DD2上相邻的第一发光元件LE1的 中心与第四发光元件LE4的中心之间的第四对角间隔DG4彼此相同。
在本实施例中，虽然例示了发光元件LE1、LE2、LE3、LE4的中心之间 的间隔DA1～DA4、DG1～DG4彼此相同的情况，但不限于此。发光元件LE1、 LE2、LE3、LE4的中心之间的间隔也可以如参照图17的实施例上述一样地 变形。
并且，参照图19和图20，根据一实施例的显示装置的各个发光元件LE1、 LE2、LE3、LE4的尺寸可以彼此不同。图19的实施例中，第一发光元件LE1 的第一直径WE1可以分别大于第二发光元件LE2的直径WE2、第三发光元 件LE3的直径WE3以及第四发光元件LE4的直径WE4，第三发光元件LE3 的第三直径WE3可以大于第二发光元件LE2直径WE2以及第四发光元件 LE4的直径WE4。第二发光元件LE2的第二直径WE2可以和第四发光元件 LE4的第四直径WE4相同。图20的实施例与图19的实施例的不同之处在于， 第一发光元件LE1的第一直径WE1和第三发光元件LE3的第三直径WE3相 同。
在一实施例中，彼此相邻的发光元件LE之间的间隔可以部分彼此不同。 例如，在第一方向DR1上相邻的第二发光元件LE2与第四发光元件LE4之 间的第一间隔DA1可以大于在第一方向DR1上相邻的第一发光元件LE1与 第三发光元件LE3之间的第二间隔DA2。在第二方向DR2上相邻的第二发 光元件LE2与第四发光元件LE4之间的第三间隔DA3可以大于在第二方向 DR2上相邻的第一发光元件LE1与第三发光元件LE3之间的第四间隔DA4。 此外，在第一对角方向DD1上相邻的第一发光元件LE1与第二发光元件LE2 之间的第一对角间隔DG1可以和在第一对角方向DD1上相邻的第三发光元 件LE3与第四发光元件LE4之间的第二对角间隔DG2不同。在第二对角方 向DD2上相邻的第二发光元件LE2与第三发光元件LE3之间的第三对角间 隔DG3可以和在第二对角方向DD2上相邻的第一发光元件LE1与第四发光元件LE4之间的第四对角间隔DG4不同。
在第一发光元件LE1的第一直径WE1大于第三发光元件LE3的第三直 径WE3的实施例中，第一对角间隔DG1可以小于第二对角间隔DG2，第三 对角间隔DG3可以大于第四对角间隔DG4。然而，并不限定于此。彼此相邻 的发光元件LE之间的间隔可以根据发光元件LE的布置和直径等而彼此不同。 例如，在第一发光元件LE1的第一直径WE1和第三发光元件LE3的第三直 径WE3相同的实施例中，第一对角间隔DG1可以和第二对角间隔DG2相同， 第三对角间隔DG3可以和第四对角间隔DG4相同。
并且，在图19和图20中，作为发光元件LE1、LE2、LE3、LE4之间的 间隔DA1～DA4、DG1～DG4，以发光元件LE1、LE2、LE3、LE4的外廓部为 基准示出的间隔为例进行了说明，但不限于此。与图18的实施例类似，即使 将图19和图20中说明的发光元件LE1、LE2、LE3、LE4之间的间隔以发光 元件LE1、LE2、LE3、LE4的中心为基准而对其进行比较，也能相同地应用。 然而，在各个发光元件LE1、LE2、LE3、LE4的直径彼此不同的实施例中， 以发光元件LE1、LE2、LE3、LE4的外廓部为基准的间隔和以发光元件LE1、 LE2、LE3、LE4的中心为基准的间隔的大小关系可以彼此不同。
并且，第一发光区域EA1可以发出第一光，第二发光区域EA2和第四发 光区域EA4可以发出第二光，第三发光区域EA3可以发出第三光，但本说明 书的实施例不限于此。例如，第一发光区域EA1可以发出第一光，第二发光 区域EA2和第四发光区域EA4可以发出第三光，第三发光区域EA3可以发 出第二光。或者，第一发光区域EA1可以发出第二光，第二发光区域EA2 和第四发光区域EA4可以发出第一光，第三发光区域EA3可以发出第三光。
并且，第一发光区域EA1、第二发光区域EA2、第三发光区域EA3以及 第四发光区域EA4可以具有圆形的平面形态，但本说明书的实施例不限于此。 例如，第一发光区域EA1、第二发光区域EA2、第三发光区域EA3以及第四 发光区域EA4可以具有诸如三角形、四边形、五边形、六边形以及八边形之 类的多边形、椭圆形或者不规则的形态。
参照图22，第四发光元件LE4可以包括第四活性层MQW4，第四活性 层MQW4可以包括第三覆盖层ALB3。第四发光元件LE4的结构可以和上述 的图11至图15中说明的第二发光元件LE2的结构相同。例如，第四发光元 件LE4的第三覆盖层ALB3可以布置在阱层QW与势垒层QB之间。第三覆 盖层ALB3的铝的含量可以和第二发光元件LE2的第一覆盖层ALB1相同，并且可以小于第三发光元件LE3的第二覆盖层ALB2。然而，并不限定于此， 能够全部应用上述的图11至图15中说明的第二发光元件LE2的第一覆盖层 ALB1的构成。
以下，将参照其他附图说明根据一实施例的显示装置1的制造工艺。
图23是示出根据一实施例的显示装置的制造方法的流程图。图24是示 出图23的S120的制造方法的一示例的流程图。图25至图36是用于说明根 据一实施例的显示装置的制造方法的剖面图。
在图25至图36中分别以剖面图示出了根据显示装置1的显示面板10的 各层的形成顺序的结构。在图25至图36中，重点示出了发光元件层120的 制造工艺，并且这些可以分别对应于图8的剖面图。以下，将结合图23和图 24说明图25至图36所示的显示面板的制造方法。
参照图25，在第二基板210上形成第二半导体层SEM2和第三半导体层 SEM3(图23的S100)。
首先，准备第二基板210。第二基板210可以是蓝宝石基板(Al2O3)或 者包括硅的硅晶片。然而，并不限于此，在一实施例中，以第二基板210为 蓝宝石基板的情况为例示而进行说明。
在第二基板210上形成第二半导体层SEM2和第三半导体层SEM3。第 二半导体层SEM2和第三半导体层SEM3可以借由外延法而生长，并通过生 长晶种来形成。在此，形成半导体层的方法可以是电子束沉积法、物理气相 沉积法(PVD：Physical vapordeposition)、化学气相沉积法(CVD：Chemical vapor deposition)、等离子体激光沉积法(PLD：Plasma laser deposition)、双 重型热沉积法(Dual-type thermal evaporation)、溅射(Sputtering)、金属-有 机物化学气相沉积法(MOCVD：Metal organic chemicalvapor deposition)等， 优选地，可以借由金属-有机物化学气相沉积法(MOCVD)而形成。然而，并 不限定于此。
为了形成对象物质，用于形成第二半导体层SEM2和第三半导体层SEM3 的前体物质在通常能够选择的范围内没有特别限制。作为一示例，前体物质 可以是包括诸如甲基或者乙基之类的烷基的金属前体。例如，可以是诸如三 甲基镓(Ga(CH3)3)、三甲基铝(Al(CH3)3)、磷酸三乙酯((C2H5)3PO4)之类 的化合物，但并不限定于此。
具体地，在第二基板210上形成第三半导体层SEM3。在附图中示出了 第三半导体层SEM3层叠为一层的情形，但不限于此，也可以形成为多个层。 为了减小第二半导体层SEM2和第二基板210之间的晶格常数差，可以布置 第三半导体层SEM3。作为一示例，第三半导体层SEM3可以包括未掺杂 (Undoped)的半导体，并且可以是未掺杂为N型或P型的物质。在示例性 的实施例中，第三半导体层SEM3可以是未掺杂的InAlGaN、GaN、AlGaN、 InGaN、AlN和InN中的至少任意一种，但不限于此。
然后，参照图26，在第二半导体层SEM2上形成绝缘层INS(图23的 S110)。
绝缘层INS可以形成在第二半导体层SEM2的整个表面上。绝缘层INS 可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、 等之类的绝缘性物质，可以起到用于形成发光元件LE的工艺的掩模的作用。
随后，参照图27，形成贯通绝缘层INS的多个开口，并在多个开口内形 成发光元件LE以及覆盖它们的硬掩模HK1、HK2(图23的S120)。
具体地，蚀刻(第一次蚀刻)绝缘层INS来形成暴露第二半导体层SEM2 的多个第一开口OP1(图24的S121)。多个第一开口OP1彼此相隔地形成。 多个第一开口OP1中形成有第一发光元件LE1。第一开口OP1的宽度可以形 成为大于在后续的工艺中形成的其它开口。
随后，参照图28，在多个第一开口OP1内形成第一发光元件LE1，并形 成覆盖第一发光元件LE1的第一硬掩模HK1(图24的S122)。
第一发光元件LE1的形成工艺可以通过与第二半导体层SEM2和第三半 导体层SEM3相同的外延生长法而执行。当第二半导体层SEM2的上表面借 由多个第一开口OP1而暴露时，在第二半导体层SEM2上注入前体物质而生 长半导体晶体。第二半导体层SEM2可以借由前体物质而连续生长。
随后，使超晶格层SLT、第一活性层MQW1、电子阻挡层EBL以及第一 半导体层SEM1依次生长来形成第一发光元件LE1。在本工艺中，可以形成 具有第一活性层MQW1的第一发光元件LE1，在之后的反复工艺中，可以形 成包括第二活性层MQW2的发光元件LE2和包括第三活性层MQW3的发光 元件LE3。第一发光元件LE1的第一活性层MQW1可以通过多个阱层QW和多个势垒层QB彼此交替并反复而形成。
然后，形成覆盖第一发光元件LE1的第一硬掩模HK1。第一硬掩模HK1 可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)等 之类的绝缘性物质，并且可以包括与上述的绝缘层INS相同的物质。然而， 在本说明书的实施例并不限定于此。第一硬掩模HK1可以是保护第一发光元 件LE1的保护膜或者势垒(barrier)膜。
然后，参照图29，形成贯通第一硬掩模HK1和绝缘层INS的多个第二 开口OP2(图24的S123)。
具体地，蚀刻(第二次蚀刻)第一硬掩模HK1和绝缘层INS来形成暴露 第二半导体层SEM2的多个第二开口OP2。多个第二开口OP2与多个第一开 口OP1彼此相邻地布置，多个第二开口OP2彼此相隔地形成。
然后，参照图30，在多个第二开口OP2内形成第二发光元件LE2，并形 成覆盖第二发光元件LE2的第二硬掩模HK2(图24的S124)。
针对第二发光元件LE2而言，向借由多个第二开口OP2暴露的第二半导 体层SEM2的上表面上注入前体物质来生长半导体晶体。第二半导体层SEM2 可以借由前体物质而连续生长。随后，使超晶格层SLT、第二活性层MQW2、 电子阻挡层EBL以及第一半导体层SEM1依次生长来形成第二发光元件LE2。 第二活性层MQW2可以形成为与上述的第一发光元件LE1的第一活性层 MQW1不同结构的结构。例如，针对第二活性层MQW2而言，还可以在阱 层QW与势垒层QB之间形成第一覆盖层ALB1。
然后，形成覆盖第二发光元件LE2和第一硬掩模HK1的第二硬掩模HK2。 第二硬掩模HK2可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧 化物(SiOxNy)等之类的绝缘性物质，并且可以包括与上述的第一硬掩模HK1 相同的物质。
然后，参照图31，形成贯通第一硬掩模HK1、第二硬掩模HK2以及绝 缘层INS的多个第三开口OP3(图24的S125)。
具体地，蚀刻(第三次蚀刻)第一硬掩模HK1、第二硬掩模HK2以及绝 缘层INS来形成暴露第二半导体层SEM2的多个第三开口OP3。多个第三开 口OP3与多个第一开口OP1和第二开口OP2彼此相邻地布置，多个第三开 口OP3彼此相隔地形成。
然后，参照图32，在多个第三开口OP3内形成第三发光元件LE3，并且 去除第一硬掩模HK1和第二硬掩模HK2(图24的S126)。
针对第三发光元件LE3而言，向借由多个第三开口OP3暴露的第二半导 体层SEM2的上表面上注入前体物质来生长半导体晶体。第二半导体层SEM2 可以借由前驱体物质而连续生长。随后，使超晶格层SLT、第三活性层MQW3、 电子阻挡层EBL以及第一半导体层SEM1依次生长来形成第三发光元件LE3。 第三活性层MQW3可以形成为与上述的第一发光元件LE1的第一活性层 MQW1不同结构的结构。例如，针对第三活性层MQW3而言，还可以在阱 层QW与势垒层QB之间形成第二覆盖层ALB2。尤其，第二覆盖层ALB2 可以以与第二发光元件LE2的第一覆盖层ALB1不同的构成而形成。例如， 第二覆盖层ALB2的铝的含量可以大于第一覆盖层ALB1的铝的含量。
随后，去除第一硬掩模HK1和第二硬掩模HK2。通过去除第一硬掩模 HK1和第二硬掩模HK2，各个发光元件LE1、LE2、LE3的第一半导体层SEM1 的表面可以向绝缘层INS外部暴露。例如，各个发光元件LE1、LE2、LE3 的第一半导体层SEM1的表面可以与绝缘层INS的表面相互对齐而一致。
去除第一硬掩模HK1和第二硬掩模HK2的工艺可以通过蚀刻工艺来执 行。所述蚀刻工艺可以是干式蚀刻法(dry etching)、湿式蚀刻法(wet etching)、 反应离子蚀刻法(RIE：Reactive ion etching)、深度反应离子蚀刻法(DRIE： Deep reactive ionetching)、电感耦合等离子体反应离子蚀刻法(ICP-RIE： Inductively coupled plasmareactive ion etching)等。
然后，参照图33，在各个发光元件LE1、LE2、LE3上形成连接电极126， 从而形成发光元件层120(图23的S130)。
连接电极126可以通过光刻工艺在各个发光元件LE1、LE2、LE3的第一 半导体层SEM1上直接形成。通过以上的工艺，可以制造布置在第二基板210 上的发光元件层120。
随后，参照图34，接合发光元件层120和半导体电路基板100(图23的 S140)。
首先，准备半导体电路基板100。半导体电路基板100可以在第一基板 110上包括多个像素电路部PXC、像素电极111、接触电极113。
具体地，形成有多个像素电路部PXC的第一基板110上形成像素电极111。 另外，在像素电极111上层叠接触电极物质层并进行蚀刻，从而形成接触电 极113。接触电极物质层可以包括金(Au)、铜(Cu)、铝(Al)或者锡(Sn)。
随后，在半导体电路基板100上对齐发光元件层120后，接合半导体电 路基板100和发光元件层120。
具体地，使半导体电路基板100的接触电极113与发光元件层120的连 接电极126接触。随后，在施加预定的热的同时熔融接合接触电极113与连 接电极126，从而可以接合半导体电路基板100和发光元件层120。
然后，参照图35和图36，通过蚀刻(第四次蚀刻)而去除发光元件层 120的第二基板210和第三半导体层SEM3，从而可以制造根据本实施例的显 示装置。第二基板210和第三半导体层SEM3可以通过化学机械抛光(CMP： Chemical mechanical polishing)或者上述的蚀刻方法进行去除。
如上所述，根据实施例的显示装置1可以在驱动电压相对于第一发光元 件LE1的驱动电压小的第二发光元件LE2和第三发光元件LE3的各个活性层 MQW形成覆盖层ALB，从而可以增加第二发光元件LE2和第三发光元件LE3 的驱动电压来使其形成为与第一发光元件LE1的驱动电压相似。据此，可以 简化用于驱动各个发光元件LE的电路构成。
并且，根据实施例的显示装置1，在阱层QW上布置覆盖层ALB，来防 止在用于生长势垒层QB的高温工艺中阱层QW的铟向外扩散，从而可以防 止发光元件LE的发光效率的降低。此外，由于具有防止阱层QW的铟的扩 散的覆盖层ALB，因此在高温下可以生长势垒层QB，从而增加势垒层QB 的成膜特性。
并且，根据实施例的显示装置1，各个覆盖层ALB利用覆盖层ALB的 拉伸应力(tensile stress)补偿施加于阱层QW的压缩应力(compressive stress)， 从而可以补偿施加于发光元件LE的变形。
图37是示出包括根据一实施例的显示装置的虚拟现实装置的示例图。在 图37中示出了应用根据一实施例的显示装置1的虚拟现实装置VRD。
参照图37，根据一实施例的虚拟现实装置VRD可以是眼镜形态的装置。 根据一实施例的虚拟现实装置VRD可以配备有显示装置1、左眼透镜10a、 右眼透镜10b、支撑框架20、眼镜架腿30a、30b、反射部件40以及显示装置 收纳部50。
在图37中，虽然例示了包括眼镜架腿30a、30b的虚拟现实装置VRD， 但是根据一实施例的虚拟现实装置VRD也可以应用于包括能够戴在头部的 头部安装带来代替眼镜架腿30a、30b的头戴式显示器(head mounted display)。 即，根据一实施例的虚拟现实装置VRD并不限于图37示出的情形，能够以 多种形态应用于多种电子装置。
显示装置收纳部50可以包括显示装置1和反射部件40。显示在显示装 置1的图像可以在反射部件40反射并通过右眼透镜10b提供给用户的右眼。 据此，用户可以通过右眼观看显示在显示装置1的虚拟现实图像。
在图37中例示了显示装置收纳部50布置于支撑框架20的右侧末端的情 形，但本说明书的实施例不限于此。例如，显示装置收纳部50可以布置在支 撑框架20的左侧末端，在此情况下，显示在显示装置1的图像可以在反射部 件40反射并通过左眼透镜10a提供给用户的左眼。据此，用户可以通过左眼 观看显示在显示装置1的虚拟现实图像。或者，显示装置收纳部50可以布置 在支撑框架20的左端末端和右端末端这两者，在此情况下，用户可以通过左 眼和右眼二者来观看显示在显示装置1的虚拟现实图像。
图38是示出包括根据一实施例的显示装置的智能设备的示例图。
参照图38，根据一实施例的显示装置1可以应用于作为智能设备中的一 种的智能手表2。
图39是示出包括根据一实施例的显示装置的汽车的一示例图。图39示 出了应用于根据一实施例的显示装置的汽车。
参照图39，根据一实施例的显示装置10_a、10_b、10_c可以应用于汽车 的仪表盘，或可以应用于汽车的中央仪表板(center fascia)，或可以应用于布 置在汽车的仪表板的中心信息显示器(CID：Center Information Display)。此 外，根据一实施例的显示装置10_d、10_e可以应用于代替汽车的侧视镜的室 内镜显示器(room mirror display)。
图40是示出包括根据一实施例的显示装置的透明显示装置的一示例图。
参照图40，根据一实施例的显示装置1可以应用于透明显示装置。透明 显示装置可以在显示图像IM的同时使光透过。因此，位于透明显示装置的 前面的用户不仅可以观看显示在显示装置1的图像IM，还可以看到位于透明 显示装置的背面的事物RS或背景。在显示装置1应用于透明显示装置的情 况下，图4所示的显示装置1的半导体电路基板100可以包括能够使光透过 的光透射部或者可以利用能够使光透过的材料形成。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域的具备 普通知识的技术人员可以理解，在不变更本发明的技术思想或必要特征的情 况下，可以以其他具体形态实施。因此，应当理解为，上述实施例在所有方 面都是示例性的，而不是限定性的。

Claims (20)

1.一种显示装置，包括：
多个像素电极，布置于基板上；以及
多个发光元件，布置于所述多个像素电极上，
其中，所述多个发光元件中的每一个包括第一半导体层、第二半导体层以及夹设于所述第一半导体层与所述第二半导体层之间的活性层，
所述多个发光元件中的一个以上在所述活性层中包括覆盖层，而另一个发光元件在所述活性层中不包括覆盖层，
所述覆盖层包括AlGaN。
2.如权利要求1所述的显示装置，其中，
所述活性层包括彼此交替层叠的阱层和势垒层，
所述覆盖层布置于所述阱层与所述势垒层之间。
3.如权利要求2所述的显示装置，其中，
所述覆盖层与所述阱层的上表面和所述势垒层的下表面接触。
4.如权利要求2所述的显示装置，其中，
所述覆盖层与所述阱层的下表面和所述势垒层的上表面接触。
5.如权利要求2所述的显示装置，其中，
所述覆盖层形成为多个，多个所述覆盖层将所述阱层置于其之间而彼此相隔布置并且分别与所述阱层接触。
6.如权利要求1所述的显示装置，其中，
所述多个发光元件包括不包括所述覆盖层的第一发光元件、分别包括所述覆盖层的第二发光元件以及第三发光元件，
所述第一发光元件发出蓝色的光，所述第二发光元件发出绿色的光，所述第三发光元件发出红色的光。
7.如权利要求6所述的显示装置，还包括：
在所述第二发光元件中包括的所述覆盖层的铝的含量小于在所述第三发光元件中所包括的所述覆盖层的铝的含量。
8.如权利要求6所述的显示装置，还包括：
在所述第二发光元件中包括的所述覆盖层的数量小于在所述第三发光元件中所包括的所述覆盖层的数量。
9.如权利要求6所述的显示装置，其中，
在所述第二发光元件中包括的所述覆盖层的厚度小于在所述第三发光元件中所包括的所述覆盖层的厚度。
10.如权利要求1所述的显示装置，所述多个发光元件中的每一个还包括：
电子阻挡层，布置于所述第一半导体层与所述活性层之间；以及
超晶格层，布置于所述活性层与所述第二半导体层之间。
11.如权利要求1所述的显示装置，其中，
所述第二半导体层是连续地连接于所述多个发光元件的公共层。
12.如权利要求1所述的显示装置，其中，
所述多个发光元件中的每一个还包括连接于所述第一半导体层的连接电极，
其中，所述连接电极分别连接于所述像素电极。
13.一种显示装置，包括：
多个像素电极，布置于基板上；以及
第一发光元件、第二发光元件和第三发光元件，布置于所述多个像素电极上，并且发出彼此不同颜色的光，
其中，所述第一发光元件、所述第二发光元件以及所述第三发光元件中的每一个包括第一半导体层、第二半导体层以及布置于所述第一半导体层与所述第二半导体之间的活性层，
所述第二发光元件的所述活性层和所述第三发光元件的所述活性层分别包括覆盖层，
所述第二发光元件的所述覆盖层和所述第三发光元件的所述覆盖层利用彼此不同的组成构成。
14.如权利要求13所述的显示装置，其中，
所述覆盖层包括AlGaN，所述第二发光元件的所述覆盖层的铝的含量小于所述第三发光元件的所述覆盖层的铝的含量。
15.如权利要求13所述的显示装置，其中，
所述第一发光元件发出蓝色的光，所述第二发光元件发出绿色的光，所述第三发光元件发出红色的光，
所述第一发光元件的所述活性层不包括所述覆盖层。
16.如权利要求13所述的显示装置，其中，
在所述第二发光元件中包括的所述覆盖层的数量和在所述第三发光元件中包括的所述覆盖层的数量彼此相同。
17.一种显示装置，包括：
多个像素电极，布置于基板上；以及
第一发光元件、第二发光元件和第三发光元件，布置于所述多个像素电极上，并且发出彼此不同颜色的光，
其中，所述第一发光元件、所述第二发光元件以及所述第三发光元件中的每一个包括第一半导体层、第二半导体层以及布置于所述第一半导体层与所述第二半导体之间的活性层，
所述第二发光元件的所述活性层和所述第三发光元件的所述活性层分别包括覆盖层，
所述第二发光元件的所述覆盖层的厚度和所述第三发光元件的所述覆盖层的厚度不同。
18.如权利要求17所述的显示装置，其中，
所述覆盖层包括具有AlxGayIn(1-x-y)N的化学式的半导体材料，其中，0≤x≤1，0≤y≤1，0≤x+y≤1。
19.如权利要求18所述的显示装置，其中，
所述覆盖层包括AlGaN，所述第二发光元件的所述覆盖层和所述第三发光元件的所述覆盖层利用彼此相同的组成构成。
20.如权利要求17所述的显示装置，其中，
在所述第二发光元件中包括的所述覆盖层的数量和在所述第三发光元件中包括的所述覆盖层的数量彼此相同。
CN202211247115.1A 2021-12-06 2022-10-12 显示装置 Pending CN116322152A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0172637 2021-12-06
KR1020210172637A KR20230085243A (ko) 2021-12-06 2021-12-06 표시 장치

Publications (1)

Publication Number Publication Date
CN116322152A true CN116322152A (zh) 2023-06-23

Family

ID=86606883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211247115.1A Pending CN116322152A (zh) 2021-12-06 2022-10-12 显示装置

Country Status (3)

Country Link
US (1) US20230178687A1 (zh)
KR (1) KR20230085243A (zh)
CN (1) CN116322152A (zh)

Also Published As

Publication number Publication date
KR20230085243A (ko) 2023-06-14
US20230178687A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
KR102395993B1 (ko) 디스플레이 장치
US20210280741A1 (en) Micro light emitting diode display panel
CN115988925A (zh) 显示装置和用于制造该显示装置的方法
CN116322152A (zh) 显示装置
KR20220149853A (ko) 표시 장치와 그의 제조 방법
US20240063250A1 (en) Display device and method for manufacturing the same
US20230155063A1 (en) Display device
KR20240024401A (ko) 표시 장치 및 그 제조 방법
US20230052793A1 (en) Display device
CN116261358A (zh) 显示装置
US20230046443A1 (en) Display device
KR20230023861A (ko) 표시 장치와 그의 제조 방법
US20230053037A1 (en) Display device and method for fabrication thereof
US20230114923A1 (en) Display device
KR20230023885A (ko) 표시 장치와 그의 제조 방법
KR20230101994A (ko) 표시 장치 및 이의 제조 방법
CN115274743A (zh) 显示装置
KR20220149861A (ko) 표시 장치
KR20230053031A (ko) 표시 장치와 그의 제조 방법
KR20230023130A (ko) 표시 장치 및 이의 제조 방법
KR20220149896A (ko) 표시 장치와 그의 제조 방법
KR20230053032A (ko) 표시 장치 및 이의 제조 방법
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240068851A (ko) 표시 장치
KR20230101993A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication