CN116261358A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN116261358A CN116261358A CN202211450994.8A CN202211450994A CN116261358A CN 116261358 A CN116261358 A CN 116261358A CN 202211450994 A CN202211450994 A CN 202211450994A CN 116261358 A CN116261358 A CN 116261358A
- Authority
- CN
- China
- Prior art keywords
- light emitting
- substrate
- display device
- electrode
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 170
- 239000004065 semiconductor Substances 0.000 claims description 181
- 239000000126 substance Substances 0.000 claims description 47
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 102100025634 Caspase recruitment domain-containing protein 16 Human genes 0.000 description 63
- 108060001826 COP1 Proteins 0.000 description 61
- 238000010586 diagram Methods 0.000 description 42
- 238000000034 method Methods 0.000 description 34
- 101000650808 Homo sapiens Semaphorin-3G Proteins 0.000 description 30
- 102100027750 Semaphorin-3G Human genes 0.000 description 30
- 101100282455 Arabidopsis thaliana AMP1 gene Proteins 0.000 description 29
- 101100218464 Haloarcula sp. (strain arg-2 / Andes heights) cop2 gene Proteins 0.000 description 29
- 239000000463 material Substances 0.000 description 29
- 101150032953 ins1 gene Proteins 0.000 description 24
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 19
- 101150035983 str1 gene Proteins 0.000 description 19
- 239000011135 tin Substances 0.000 description 18
- 239000010931 gold Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 101150108015 STR6 gene Proteins 0.000 description 10
- 229910052718 tin Inorganic materials 0.000 description 10
- 102100023817 26S proteasome complex subunit SEM1 Human genes 0.000 description 9
- 101000684297 Homo sapiens 26S proteasome complex subunit SEM1 Proteins 0.000 description 9
- 101000873438 Homo sapiens Putative protein SEM1, isoform 2 Proteins 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 101001072191 Homo sapiens Protein disulfide-isomerase A2 Proteins 0.000 description 8
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 208000030825 patent ductus arteriosus 2 Diseases 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 101100243945 Fusarium vanettenii PDAT9 gene Proteins 0.000 description 6
- 208000012204 PDA1 Diseases 0.000 description 6
- ZJPGOXWRFNKIQL-JYJNAYRXSA-N Phe-Pro-Pro Chemical compound C([C@H](N)C(=O)N1[C@@H](CCC1)C(=O)N1[C@@H](CCC1)C(O)=O)C1=CC=CC=C1 ZJPGOXWRFNKIQL-JYJNAYRXSA-N 0.000 description 6
- 101150102492 pda1 gene Proteins 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 101100042265 Caenorhabditis elegans sem-2 gene Proteins 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 101100042258 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) sem-1 gene Proteins 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 3
- 239000011149 active material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 101100123718 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pda-1 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 101150028875 HOL1 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- IMBXRZKCLVBLBH-OGYJWPHRSA-N cvp protocol Chemical compound ClCCN(CCCl)P1(=O)NCCCO1.O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1.C([C@H](C[C@]1(C(=O)OC)C=2C(=C3C([C@]45[C@H]([C@@]([C@H](OC(C)=O)[C@]6(CC)C=CCN([C@H]56)CC4)(O)C(=O)OC)N3C=O)=CC=2)OC)C[C@@](C2)(O)CC)N2CCC2=C1NC1=CC=CC=C21 IMBXRZKCLVBLBH-OGYJWPHRSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 210000003195 fascia Anatomy 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- DQWPFSLDHJDLRL-UHFFFAOYSA-N triethyl phosphate Chemical compound CCOP(=O)(OCC)OCC DQWPFSLDHJDLRL-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种显示装置。根据一实施例的显示装置包括:基板;多个接触电极和公共接触电极,布置于所述基板之上;多个发光元件,布置于所述多个接触电极之上;以及公共连接电极,布置于所述公共接触电极之上,并与所述多个发光元件连接,其中,所述公共连接电极包括与所述公共接触电极接触的多个第一导电图案。
Description
技术领域
本发明涉及一种显示装置。
背景技术
随着信息化社会的发展,对用于显示图像的显示装置的需求以各种形式增加。显示装置可以是诸如液晶显示装置(Liquid Crystal Display)、场发射显示装置(FieldEmission Display)、发光显示面板(Light Emitting Display)显示装置等的平板显示装置。发光显示装置可以包括包含作为发光元件的有机发光二极管元件的有机发光显示装置、包含作为发光元件的无机半导体元件的无机发光显示装置、或者可以包含作为发光元件的超小型发光二极管元件(或者微型发光二极管元件(micro light emitting diodeelement))的超小型发光二极管(或者,微型发光二极管元件)显示装置。
最近,正在开发包括发光显示装置的头戴型显示器(head mounted display)。头戴型显示器(HMD:Head Mounted Display)是用户以眼镜或头盔形态佩戴而在眼睛近处形成焦点的虚拟现实(VR:Virtual Reality)或增强现实(AR:Augmented Reality)的眼镜型监控装置。
包括超小型发光二极管元件的高分辨率超小型发光二极管显示面板应用于头戴型显示器。由于超小型发光二极管元件发出单一颜色的光,因此为了显示多种颜色,超小型发光二极管显示面板可包括转换从超小型发光二极管元件发出的光的波长的波长转换层。
发明内容
本发明所要解决的技术问题在于提供一种能够防止半导体电路基板与发光元件层接合时的错误对齐并能够改善电极熔融而流到显示区域的显示装置。
本发明所要解决的技术问题不限于上述提及的技术问题,本领域技术人员能够从以下记载明确理解未提及的其它技术问题。
用于解决上述技术问题的根据一实施例的一种显示装置可以包括:基板,包括显示区域和围绕所述显示区域的非显示区域;多个接触电极和公共接触电极,布置于所述基板之上;多个发光元件,布置于所述多个接触电极之上;以及公共连接电极,布置于所述公共接触电极之上,并与所述多个发光元件连接,其中,所述公共连接电极可以包括与所述公共接触电极接触的多个第一导电图案。
所述多个第一导电图案可以布置为彼此隔开,并且可以以点或线形状构成。
所述多个发光元件中的每一个可以包括:第一半导体层;活性层,布置于所述第一半导体层之上;第二半导体层,布置于所述活性层之上;以及第三半导体层,布置于所述第二半导体层之上,其中,所述第二半导体层可以是与所述多个发光元件连续连接的公共层。
所述多个第一导电图案可以布置于所述第二半导体层与所述公共接触电极之间,并且可以与所述第二半导体层和所述公共接触电极分别接触。
所述多个第一导电图案可以包括与所述多个接触电极相同的物质。
所述多个第一导电图案所占据的面积可以是所述公共接触电极的总面积的10%至50%。
所述公共接触电极可以包括彼此隔开而布置且与所述多个第一导电图案重叠的多个第二导电图案。
所述多个第二导电图案与所述多个第一导电图案一对一对应。
所述显示装置还可以包括:公共电极,布置于所述基板与所述公共接触电极之间,其中,所述多个第二导电图案所占据的面积可以是所述公共电极的总面积的10%至50%。
所述多个发光元件可以布置于所述显示区域,所述公共接触电极和所述公共连接电极可以布置于所述非显示区域。
另外,根据一实施例的一种显示装置可以包括:基板;多个接触电极和公共接触电极,布置于所述基板之上;多个发光元件,布置于所述多个接触电极之上;以及公共连接电极,布置于所述公共接触电极之上,并与所述多个发光元件连接,其中,所述公共接触电极可以包括与所述公共连接电极接触的多个第一导电图案。
所述多个第一导电图案所占据的面积可以是所述公共连接电极的总面积的10%至50%。
另外,根据一实施例的一种显示装置可以包括:基板,包括显示区域和非显示区域;多个发光元件,布置于所述基板的所述显示区域之上;以及多个虚设图案,布置于所述基板的所述非显示区域之上,其中,所述多个虚设图案可以与所述基板的一边相邻而布置,所述多个虚设图案的长度可以从所述基板的所述一边的中心朝边缘而逐渐增加。
所述基板的所述一边可以是所述基板的长边,所述多个虚设图案的长度可以是沿所述长边延伸的长度。
所述多个虚设图案还可以布置于与所述基板的所述一边交叉的另一边,所述基板的所述另一边是所述基板的短边。
所述多个发光元件中的每一个可以包括:第一半导体层;活性层,布置于所述第一半导体层之上;第二半导体层,布置于所述活性层之上;以及第三半导体层,布置于所述第二半导体层之上,其中,所述显示装置还可以包括:连接电极,与所述第一半导体层连接。
所述多个虚设图案可以包括与所述连接电极相同的物质。
另外,根据一实施例的一种显示装置可以包括:基板,包括显示区域和非显示区域;多个发光元件,布置于所述基板的所述显示区域之上;以及多个孔,布置于所述基板的所述非显示区域之上,其中,所述多个孔可以与所述基板的一边相邻而布置,所述多个孔的长度可以从所述基板的所述一边的中心朝边缘而逐渐增加。
所述多个孔可以是贯通所述基板的孔。
所述多个孔可以是形成于所述基板的槽。
其它实施例的具体事项包括于详细说明和附图中。
基于根据实施例的显示装置,减小半导体电路基板与发光元件层接合时彼此接合的公共连接电极与公共接触电极之间的接触面积,从而可以减少熔融而流到显示区域的量来防止与发光元件的短路。
另外,基于根据实施例的显示装置,通过在发光元件层的第二基板形成多个虚设图案或孔,来在半导体电路基板与发光元件层接合时将发光元件层的热释放到外部,从而能够改善半导体电路基板与发光元件层的错误对齐。
根据实施例的其它效果不限于上述作为示例而提供的内容,更加多样的效果包括于本说明书内。
附图说明
图1是示出根据一个实施例的显示装置的布局图。
图2是详细示出图1的区域A的布局图。
图3是示出多个像素的布局图。
图4是沿图2的A-A'剖切的显示面板的一示例的剖面图。
图5是根据一实施例的显示装置的一像素的等效电路图。
图6是根据另一实施例的显示装置的一像素的等效电路图。
图7是根据又一实施例的显示装置的一像素的等效电路图。
图8是沿图2的B-B'剖切的显示面板的一示例的剖面图。
图9是示出根据一实施例的显示面板的发光元件层的一示例的平面图。
图10是示出根据一实施例的显示面板的发光元件的一示例的平面图。
图11是沿图1的C-C'剖切的显示面板的一示例的剖面图。
图12A是示出将图1的B区域放大的一示例的图。
图12B是示出将图1的B区域放大的另一示例的图。
图12C是示出将图1的B区域放大的又一示例的图。
图13A是示出将图1的B区域放大的又一示例的图。
图13B是示出将图1的B区域放大的又一示例的图。
图13C是示出将图1的B区域放大的又一示例的图。
图14A是示出将图1的B区域放大的又一示例的图。
图14B是示出将图1的B区域放大的又一示例的图。
图14C是示出将图1的B区域放大的又一示例的图。
图15是示出沿图1的C-C'剖切的显示面板的另一示例的剖面图。
图16是示出沿图1的C-C'剖切的显示面板的又一示例的剖面图。
图17是示出根据一实施例的显示面板的一示例的平面图。
图18是示出沿图17的D-D'剖切的显示面板的一示例的剖面图。
图19是示出根据一实施例的显示面板的另一示例的平面图。
图20是示出根据一实施例的显示面板的又一示例的平面图。
图21是示出根据一实施例的显示面板的一示例的剖面图。
图22是示出根据另一实施例的显示面板的另一示例的剖视图。
图23至图27是详细示出图2的A区域的另一示例的布局图。
图28是沿图23的线E-E'剖切的显示面板的一示例的剖面图。
图29是示出根据一实施例的显示面板的制造方法的流程图。
图30至图37是用于说明根据一实施例的显示面板的制造方法的剖面图。
图38是示出包括根据一实施例的显示装置的虚拟现实装置的示例图。
图39是示出包括根据一实施例的显示装置的智能设备的示例图。
图40是示出包括根据一实施例的显示装置的汽车的一示例图。
图41是示出包括根据一实施例的显示装置的透明显示装置的一示例图。
附图标记说明
1:显示装置 10:显示面板
100:半导体电路基板 120:发光元件层
111:像素电极 112:公共电极
113:接触电极 114:公共接触电极
126:连接电极 127:公共连接电极
LE:发光元件 110:第一基板
210:第二基板 COP1/COP2:第一导电图案/第二导电图案
DPT:虚设图案 HO:孔
GR:槽
具体实施方式
参照与附图一起在后面详细描述的实施例,本发明的优点和特征及达成这些的方法将变得明确。但是,本发明并不局限于以下所公开的实施例,能够以互不相同的多种形态实现,本实施例仅用于使本发明的公开完整,并向本发明所属技术领域中具有普通知识的技术人员完整地告知发明的范围,本发明仅由权利要求的范围所限定。
当元件(elements)或层被称为在另一元件或层的“上方(on)”时,包括所述元件或层在所述另一元件或层的紧邻的上方以及在其之间存在又一元件或层的全部情况。贯穿说明书,相同的附图标记指示相同的构成要素。用于说明实施例的附图中公开的形状、大小、比率、角度、数量等是示例性的,因此本发明并不限于图示的事项。
虽然第一、第二等用于说明多种构成要素而使用,但这些构成要素显然不受这些术语的限制。这些术语仅用于将一个构成要素与另一构成要素区分开。因此,以下提及的第一构成要素在本发明的技术思想内显然也可以是第二构成要素。
本发明的多个实施例的各个特征可以部分或整体地彼此结合或组合,且在技术上可进行多种联动及驱动,并且各个实施例可以彼此独立实施,也可通过关联关系一同实施。
以下,参照附图对具体的实施例进行说明。
图1是示出根据一实施例的显示装置的布局图。图2是详细示出图1的A区域的布局图。图3是示出多个像素的布局图。
在图1至图3中,以根据一实施例的显示装置是包括作为发光元件的超小型发光二极管(或微型发光二极管)的超小型发光二极管显示装置(或微型发光二极管显示装置)的情形为中心进行了说明,但本说明书的实施例不限于此。
此外,在图1至图3中,以根据一实施例的显示装置是在利用半导体工艺形成的半导体电路基板之上布置有发光二极管元件的硅基发光二极管(LEDoS:Light EmittingDiode on Silicon)的情形为中心进行了说明,但需要注意的是,本说明书的实施例并不限定于此。
此外,在图1至图3中,第一方向DR1指示显示面板10的横向方向,第二方向DR2指示显示面板10的纵向方向,并且第三方向DR3指示显示面板10的厚度方向。在这种情况下,“左”、“右”、“上”和“下”表示当从平面观看显示面板10时的方向。例如,“右侧”表示第一方向DR1的一侧,“左侧”表示第一方向DR1的另一侧,“上侧”表示第二方向DR2的一侧,“下侧”表示第二方向DR2的另一侧。此外,“上部”表示第三方向DR3的一侧,“下部”表示第三方向DR3上的另一侧。
参照图1至图3,根据一实施例的显示装置1包括包含显示区域DA和非显示区域NDA的显示面板10。
显示面板10可以具有包含在第一方向DR1上的长边和在第二方向DR2上的短边的四边形平面形态。然而,显示面板10的平面形态不限于此,并且可以具有除了四边形之外的其它多边形、圆形、椭圆形或不规则的平面形态。
显示区域DA可以是显示图像的区域,而非显示区域NDA可以是不显示图像的区域。显示区域DA的平面形态可以遵循显示面板10的平面形态。在图1中,示例性示出了显示区域DA的平面形态为四边形。显示区域DA可以布置在显示面板10的中心区域。非显示区域NDA可以布置在显示区域DA周围。非显示区域NDA可以布置为围绕显示区域DA。
显示面板10的显示区域DA可以包括多个像素PX。像素PX可以被定义为能够显示白色光的最小发光单元。
多个像素PX中的每一个可以包括发出光的第一发光元件LE1、第二发光元件LE2和第三发光元件LE3。在本说明书的实施例中,示例性示出了多个像素PX中的每一个包括三个发光元件LE1、LE2、LE3,但是本说明书的实施例不限于此。并且,虽然示例性示出了第一发光元件LE1至第三发光元件LE3中的每一个具有圆形的平面形态,但是本说明书的实施例不限于此。
第一发光元件LE1可以发出第一光。第一光可以是蓝色波长带的光。例如,第一光的主峰值波长(B-peak)可以位于大约370nm至460nm,但本说明书的实施例不限于此。
第二发光元件LE2可以发出第二光。第二光可以是绿色波长带的光。例如,第二光的主峰值波长(G-peak)可以位于大约480nm至560nm,但本说明书的实施例不限于此。
第三发光元件LE3可以发出第一光。第一光可以是蓝色波长带的光。例如,第一光的主峰值波长(B-peak)可以位于大约370nm至460nm,但本说明书的实施例不限于此。在本实施例中,第三发光元件LE3发出第一光,但是可以通过后述的波长转换层和/或滤色器而被转换为第三光。第三光可以是红色波长带的光。红色波长带可以是大约600nm至750nm。
第一发光元件LE1、第二发光元件LE2和第三发光元件LE3可以在第一方向DR1上交替地排列。例如,第一发光元件LE1、第二发光元件LE2和第三发光元件LE3可以在第一方向DR1上以第一发光元件LE1、第二发光元件LE2和第三发光元件LE3的顺序布置。第一发光元件LE1可以沿第二方向DR2方向排列。第二发光元件LE2可以沿第二方向DR2排列。第三发光元件LE3可以沿第二方向DR2排列。
非显示区域NDA可以包括第一公共电压供应区域CVA1、第二公共电压供应区域(未示出)、第一垫部PDA1和第二垫部PDA2。
第一公共电压供应区域CVA1可以布置在第一垫部PDA1与显示区域DA之间。第二公共电压供应区域可以布置在第二垫部PDA2与显示区域DA之间。第一公共电压供应区域CVA1和第二公共电压供应区域中的每一个可以包括与公共电极112(参照图4)连接的多个公共电压供应部CVS。公共电压可以通过多个公共电压供应部CVS供应到发光元件LE1、LE2和LE3中的每一个。
第一公共电压供应区域CVA1的多个公共电压供应部CVS可以与第一垫部PDA1的第一垫PD1中的一个电连接。也就是说,第一公共电压供应区域CVA1的多个公共电压供应部CVS可以从第一垫部PDA1的第一垫PD1中的一个接收公共电压。
第二公共电压供应区域的多个公共电压供应部CVS可以与第二垫部PDA2的第二垫(未示出)中的一个电连接。也就是说,第二公共电压供应区域的多个公共电压供应部CVS可以从第二垫部PDA2的第二垫中的一个接收公共电压。
尽管图1示出了公共电极连接部CPA完全包围显示区域DA的形态,但本说明书的实施例不限于此。例如,公共电极连接部CPA也可以布置在显示区域DA的一侧、两侧或至少三侧。
第一垫部PDA1可以布置在显示面板10的上侧。第一垫部PDA1可以包括与外部的电路板连接的第一垫PD1。
第二垫部PDA2可以布置在显示面板10的下侧。第二垫部PDA2可以包括用于与外部的电路板连接的第二垫。可以省略第二垫部PDA2。
图4是沿图2的A-A'剖切的显示面板的一示例的剖面图。图5是根据一实施例的显示装置的一像素的等效电路图。图6是根据另一实施例的显示装置的一像素的等效电路图。图7是根据又一实施例的显示装置的一像素的等效电路图。图8是沿图2的B-B'剖切的显示面板的一示例的剖面图。图9是示出根据一实施例的显示面板的发光元件层的一示例的平面图。图10是示出根据一实施例的显示面板的发光元件的一示例的平面图
参照图4至图10,根据一实施例的显示面板10可以包括半导体电路基板100和发光元件层120。
半导体电路基板100可以包括第一基板110、多个像素电路部PXC、公共电路部CXC、像素电极111、公共电极112、第一垫PD1、接触电极113以及公共接触电极114。
第一基板110作为利用半导体工艺形成的硅晶片基板,可以是第一基板。第一基板110的多个像素电路部PXC和公共电路部CXC可以利用半导体工艺而形成。
多个像素电路部PXC可以布置在显示区域DA中。多个像素电路部PXC中的每一个可以连接到与其对应的像素电极111。也就是说,多个像素电路部PXC和多个像素电极111可以一对一对应地连接。多个像素电路部PXC中的每一个可以在第三方向DR3上与发光元件LE重叠。
多个像素电路部PXC中的每一个可以包括通过半导体工艺形成的至少一个晶体管。此外,多个像素电路部PXC中的每一个还可以包括通过半导体工艺形成的至少一个电容器。多个像素电路部PXC可以包括例如CMOS电路。多个像素电路部PXC中的每一个可以将像素电压或阳极电压施加到像素电极111。
参照图5,根据一实施例的多个像素电路部PXC可以包括三个晶体管DTR、STR1、STR2以及一个用于存储的电容器CST。
发光元件LE根据通过驱动晶体管DTR供应的电流发光。发光元件LE可以利用无机发光二极管(inorganic light emitting diode)、有机发光二极管(organic lightemitting diode)、微型发光二极管、纳米发光二极管等实现。
发光元件LE的第一电极(即,阳极电极)可以与驱动晶体管DTR的源极电极连接,并且第二电极(即,阴极电极)可以与被供应比第一电源线ELVDL的高电位电压(第一电源电压)低的低电位电压(第二电源电压)的第二电源线ELVSL连接。
驱动晶体管DTR根据栅极电极和源极电极之间的电压差来调节从被供应第一电源电压的第一电源线ELVDL流到发光元件LE的电流。驱动晶体管DTR的栅极电极可以与第一晶体管STR1的第一电极连接,源极电极可以与发光元件LE的第一电极连接,并且漏极电极可以与被施加第一电源电压的第一电源线ELVDL连接。
第一晶体管STR1通过扫描线SCL的扫描信号而导通,以将数据线DTL连接到驱动晶体管DTR的栅极电极。第一晶体管STR1的栅极电极可以与扫描线SCL连接,第一电极可以与驱动晶体管DTR的栅极电极连接,并且第二电极可以与数据线DTL连接。
第二晶体管STR2通过感测信号线SSL的感测信号而导通,以将初始化电压线VIL连接到驱动晶体管DTR的源极电极。第二晶体管ST2的栅极电极可以与感测信号线SSL连接,第一电极可以与初始化电压线VIL连接,并且第二电极可以与驱动晶体管DTR的源极电极连接。
在一实施例中,第一晶体管STR1及第二晶体管STR2中的每一个的第一电极可以是源极电极,第二电极可以是漏极电极,但并不限于此,也可以是与此相反的情况。
电容器CST形成在驱动晶体管DTR的栅极电极与源极电极之间。电容器CST存储驱动晶体管DTR的栅极电压与源极电压之间的差电压。
驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2可以利用薄膜晶体管(thin film transistor)形成。此外,在图5中,以驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2是N型金属氧化物半导体场效应晶体管(MOSFET:Metal OxideSemiconductor Field Effect Transistor)的情形为中心进行了说明,但是不限于此。也就是说,驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2可以是P型MOSFET,或者一部分可以是N型MOSFET,而另一部分可以是P型MOSFET。
参照图6,根据另一实施例的像素电路部PXC的发光元件LE的第一电极可以连接到第四晶体管STR4的第一电极和第六晶体管STR6的第二电极,并且第二电极可以连接到第二电源线ELVSL。在发光元件LE的第一电极与第二电极之间可以形成有寄生电容Cel。
每一个像素PX包括驱动晶体管DTR、开关元件和电容器CST。开关元件包括第一晶体管STR1、第二晶体管STR2、第三晶体管STR3、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6。这里,第一晶体管STR1可以包括第1-1子晶体管ST1-1和第1-2子晶体管ST1-2,第三晶体管STR3可以包括第3-1子晶体管ST3-1和第3-2子晶体管ST3-2。
驱动晶体管DTR包括栅极电极、第一电极和第二电极。驱动晶体管DTR根据施加到栅极电极的数据电压来控制在第一电极与第二电极之间流动的漏源电流(以下称为“驱动电流”)。
电容器CST形成在驱动晶体管DTR的栅极电极与第一电源线ELVDL之间。电容器CST的一电极可以连接到驱动晶体管DTR的栅极电极,并且另一电极可以连接到第一电源线ELVDL。
在第一晶体管STR1至第六晶体管STR6以及驱动晶体管DTR中的每一个的第一电极是源极电极的情况下,第二电极可以是漏极电极。或者,在第一晶体管STR1至第六晶体管STR6及驱动晶体管DTR中的每一个的第一电极是漏极电极的情况下,第二电极可以是源极电极。
第一晶体管STR1至第六晶体管STR6以及驱动晶体管DTR中的每一个的有源层可以利用多晶硅(Poly Silicon)、非晶硅和氧化物半导体中的一种形成。在第一晶体管STR1至第六晶体管STR6以及驱动晶体管DTR中的每一个的半导体层利用多晶硅形成的情况下,用于形成半导体层的工艺可以是低温多晶硅(LTPS:Low Temperature Poly Silicon)工艺。
此外,在图6中,以第一晶体管STR1至第六晶体管STR6以及驱动晶体管DTR是利用P型金属氧化物半导体场效应晶体管(MOSFET:Metal Oxide Semiconductor Field EffectTransistor)形成的情形为中心进行了说明,但是并不限于此,并且也可以利用N型MOSFET形成。
进一步,第一电源线ELVDL的第一电源电压、第二电源线ELVSL的第二电源电压以及初始化电压线VIL的第三电源电压可以考虑驱动晶体管DTR的特性、发光元件LE的特性等来设定。
参照图7,根据又一实施例的像素电路部PXC与图6的实施例的不同之处在于,驱动晶体管DTR、第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6利用P型MOSFET形成,并且第一晶体管STR1和第三晶体管STR3利用N型MOSFET形成。
利用P型MOSFET形成的驱动晶体管DTR、第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6中的每一个的有源层可以利用多晶硅形成,并且利用N型MOSFET形成的第一晶体管STR1和第三晶体管STR3中的每一个的有源层可以利用氧化物半导体形成。
图7与图6的实施例的不同之处在于,第二晶体管STR2的栅极电极和第四晶体管STR4的栅极电极连接于写入扫描布线GWL,第一晶体管STR1的栅极电极连接于控制扫描布线GCL。并且,在图7中,由于第一晶体管STR1和第三晶体管STR3利用N型MOSFET形成,因此控制扫描布线GCL和初始化扫描布线GIL可以被施加栅极高电压的扫描信号。与此相比,由于第二晶体管STR2、第四晶体管STR4、第五晶体管STR5及第六晶体管STR6利用P型MOSFET形成,因此写入扫描布线GWL和发光布线EL可以被施加栅极低电压的扫描信号。
需要注意的是,上述根据本说明书的实施例的像素的等效电路图并不限定于图5至图7所示。除了图5至图7所示的实施例之外,根据本说明书的实施例的像素的等效电路图可利用本领域技术人员可采用的公知的其它电路结构形成。
公共电路部CXC可以布置在非显示区域NDA。公共电路部CXC可以布置为对应于公共接触电极114,并且可以连接到与多个发光元件LE共同连接的第二半导体层SEM2。
同时,多个像素电极111可以布置在与其对应的像素电路部PXC之上。像素电极111中的每一个可以是从像素电路部PXC暴露的暴露电极。像素电极111中的每一个可以与像素电路部PXC一体地形成。像素电极111中的每一个可以从像素电路部PXC接收像素电压或阳极电压。像素电极111可以包括金(Au)、铜(Cu)、锡(Sn)和银(Ag)中的至少一种。例如,像素电极111可以包括金和锡的9:1合金、8:2合金或7:3合金,或者可以包括铜、银和锡的合金(SAC305)。
公共电极112可以布置在非显示区域NDA的第一公共电压供应区域CVA1。公共电极112可以布置为围绕显示区域DA。公共电极112可以通过形成在非显示区域NDA的公共电路部CXC连接到第一垫部PDA1的第一垫PD1中的一个以接收公共电压。公共电极112可以包括与像素电极111相同的物质。即,公共电极112和像素电极111可以通过相同的工序形成。
接触电极113可以布置于与其对应的像素电极111之上。接触电极113可以包括用于粘结像素电极111与发光元件LE的金属物质。例如,接触电极113可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少一种。或者,接触电极113可以包括包含金(Au)、铜(Cu)、铝(Al)以及锡(Sn)中的一种的第一层和包括金(Au)、铜(Cu)、铝(Al)以及锡(Sn)中的另一种的第二层。
公共接触电极114可以布置在非显示区域NDA的公共电极112之上,并且可以布置为围绕显示区域DA。公共接触电极114可以通过形成在非显示区域NDA的公共电路部CXC而连接到第一垫部PDA1的第一垫PD1中的一个以接收公共电压。公共接触电极114可以包括与上述接触电极113相同的物质。公共接触电极114可以将公共电路部CXC的电源线与发光元件层120的公共连接电极127电连接。
第一垫PD1中的每一个可以通过与其对应的诸如导线WR之类的导电连接部件而连接到电路板CB的垫电极CPD。也就是说,第一垫PD1、导线WR和电路板CB的垫电极CPD可以一对一地彼此连接。
电路板CB可以是柔性印刷电路板(FPCB:flexible printed circuit board,)、印刷电路板(PCB:printed circuit board)、柔性印刷电路(FPC:flexible printedcircuit)或诸如覆晶薄膜(COF:chip on film)之类的柔性膜(flexible film)。
同时,由于第二垫部PDA2的第二垫可以与上述第一垫PD1实质上相同,因此将省略其描述。
发光元件层120可以包括发光元件LE、绝缘层INS1、连接电极126、公共连接电极127和第一反射层RF1。
发光元件层120可以包括与各个发光元件LE对应的第一发光区域EA1、第二发光区域EA2以及第三发光区域EA3。发光元件LE可以一对一对应地布置在第一发光区域EA1、第二发光区域EA2以及第三发光区域EA3中的每一个。
发光元件LE可以在第一发光区域EA1、第二发光区域EA2以及第三发光区域EA3中的每一个中布置于像素电极111之上。发光元件LE可以是沿第三方向DR3较长地延伸的垂直发光二极管元件。也就是说,发光元件LE在第三方向DR3上的长度可以大于发光元件LE在水平方向上的长度。水平方向上的长度是指第一方向DR1上的长度或第二方向DR2上的长度。例如,发光元件LE在第三方向DR3上的长度可以是约1μm的至5μm的。
发光元件LE可以是微型发光二极管(micro light emitting diode)元件。如图10所示,发光元件LE可以在第三方向DR3上包括连接电极126、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT、第二半导体层SEM2和第三半导体层SEM3。连接电极126、第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT、第二半导体层SEM2和第三半导体层SEM3可以在第三方向DR3上顺序地堆叠。
如图10所示,发光元件LE可以具有宽度比高度长的圆筒形、盘形(disk)或杆形(rod)的形状。然而,不限于此,发光元件LE可以具有各种形状,诸如杆、线、管等的形状、诸如立方体、长方体、六角柱等的多边形柱的形状、或者沿一方向延伸并且外表面部分倾斜的形状等。
连接电极126可以布置于像素电极111及接触电极113之上。连接电极126可以粘附到接触电极113而起到向发光元件LE施加发光信号的作用。发光元件LE可以包括至少一个连接电极126。图10图示了发光元件LE包括一个连接电极126,但不限于此。根据情况,发光元件LE可以包括更多数量的连接电极126,或者可以省略。即使连接电极126的数量不同或者还包括其它结构,也可以同样地应用于后述的关于发光元件LE的说明。
此外,连接电极126可以布置在接触电极113与第一半导体层SEM1之间。连接电极126可以是欧姆(Ohmic)连接电极。但是,并不限于此,也可以是肖特基(Schottky)连接电极。当在根据一实施例的显示面板10,发光元件LE电连接到接触电极113时,连接电极126可以减小发光元件LE与接触电极113之间的电阻。连接电极126可以包括具有导电性的金属。例如,连接电极126可以包括金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)和银(Ag)中的至少一种。例如,连接电极126可以包含金与锡的9:1合金、8:2合金或7:3合金,或也可以包含铜、银及锡的合金(SAC305)。
第一半导体层SEM1可以布置在连接电极126之上。第一半导体层SEM1可以是p型半导体,并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的半导体材料。例如,可以是掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。第一半导体层SEM1可以掺杂有p型掺杂剂,并且p型掺杂剂可以是Mg、Zn、Ca、Ba等。例如,第一半导体层SEM1可以是掺杂有p型Mg的P-GaN。第一半导体层SEM1的厚度可以具有30nm至200nm的范围,但不限于此。
电子阻挡层EBL可以布置在第一半导体层SEM1之上。电子阻挡层EBL可以是用于抑制或防止过多的电子流入活性层MQW的层。例如,电子阻挡层EBL可以是掺杂有p型Mg的P-AlGaN。电子阻挡层EBL的厚度可以具有10nm至50nm的范围,但不限于此。此外,可以省略电子阻挡层EBL。
活性层MQW可以布置在电子阻挡层EBL之上。活性层MQW可以根据通过第一半导体层SEM1和第二半导体层SEM2施加的电信号并借由电子-空穴对的结合而发光。活性层MQW可以发出第一光(即,蓝色波长带的光)或第二光(即,绿色波长带的光)。
活性层MQW可以包括单量子阱结构或多量子阱结构的物质。在活性层MQW包括多量子阱结构的物质的情况下,也可以是多个阱层(well layer)和势垒层(barrier layer)彼此交替堆叠的结构。此时,阱层可以利用InGaN形成,势垒层可以利用GaN或AlGaN形成,但不限于此。阱层的厚度可以是大约1nm至4nm,并且势垒层的厚度可以是3nm至10nm。
或者,活性层MQW可以是能带隙(Band Gap)高的类型的半导体物质和能带隙低的类型的半导体物质交替堆叠的结构,或者也可以根据发射的光的波长带而包括不同的III族至V族半导体物质。从活性层MQW发出的光不限于第一光,根据情况也可以发出第二光(绿色波长带的光)或第三光(红色波长带的光)。在示例性的实施例中,在包括在活性层MQW中的半导体物质中包含铟的情况下,发出的光的颜色可以根据铟的含量而变化。例如,若铟的含量为约10%至15%,则可以发出蓝色波长带的光,若铟的含量为约20%至25%,则可以发出绿色波长带的光,并且若铟的含量为约30%至45%,则可以发出红色波长带的光。
超晶格层SLT可以布置在活性层MQW之上。超晶格层SLT可以是用于减轻第二半导体层SEM2与活性层MQW之间的应力的层。例如,超晶格层SLT可以利用InGaN或GaN形成。超晶格层SLT的厚度可以是大约50nm至200nm。超晶格层SLT可以被省略。
第二半导体层SEM2可以布置在超晶格层SLT之上。第二半导体层SEM2可以是n型半导体。第二半导体层SEM2可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的半导体材料。例如,可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。第二半导体层SEM2可以掺杂有n型掺杂剂,并且n型掺杂剂可以是Si、Ge、Se、Sn等。例如,第二半导体层SEM2可以是掺杂有n型Si的N-GaN。第二半导体层SEM2的厚度可以具有在2μm至4μm的范围,但不限于此。
如图4中所示,第二半导体层SEM2可以是与多个发光元件LE共同连接而布置的公共层。第二半导体层SEM2的至少一部分可以在第三方向DR3上布置在每一个发光元件LE而形成图案化的形状,并且剩余部分可以在第一方向DR1上连续延伸而共同地布置在多个发光元件LE。第二半导体层SEM2可以使通过公共连接电极127施加的公共电压被共同地施加到多个发光元件LE。
尽管将后述的第三半导体层SEM3与第二半导体层SEM2一起布置为公共层,但是由于第三半导体层SEM3不具有导电性,因此可以通过具有导电性的第二半导体层SEM2而施加信号。第二半导体层SEM2和第三半导体层SEM3可以布置为从显示区域DA延伸到非显示区域NDA。
第三半导体层SEM3可以布置在第二半导体层SEM2之上。第三半导体层SEM3可以是未掺杂的(Undoped)半导体。第三半导体层SEM3可以包括与第二半导体层SEM2相同的材料,并且可以是未掺杂有n型或p型掺杂剂的物质。在示例性实施例中,第三半导体层SEM3可以是未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种,但不限于此。
第三半导体层SEM3可以是共同连接到多个发光元件LE的公共层。第三半导体层SEM3可以沿第一方向DR1连续延伸,并且可以共同布置在多个发光元件LE。第三半导体层SEM3可以用作多个发光元件LE的基层。在后述的发光元件层的制造工序中,在第三半导体层SEM3之上制造发光元件LE的构成层,从而第三半导体层SEM3起到基层的作用。
同时,在非显示区域NDA的第一公共电压供应区域CVA1可以布置有公共连接电极127。公共连接电极127可以布置在第二半导体层SEM2的一表面上。公共连接电极127可以起到从公共接触电极114接收发光元件LE的公共电压信号的作用。公共连接电极127可以利用与连接电极126相同的物质构成。为了与公共接触电极114连接,公共连接电极127可以形成为在第三方向DR3上具有较厚的厚度。
上述的发光元件LE可以通过连接电极126接收像素电极111的像素电压或阳极电压,并且可以通过第二半导体层SEM2接收公共电压。发光元件LE可以根据像素电压与公共电压之间的电压差以预定亮度发光。
绝缘层INS1可以布置在第二半导体层SEM2的侧表面和下表面上、发光元件LE中的每一个的侧表面上以及连接电极126的侧表面上。绝缘层INS1可以使第二半导体层SEM2、发光元件LE和连接电极126与其它层绝缘。
如图8所示,绝缘层INS1可以布置为包围发光元件LE。绝缘层INS1可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)、氮化铝(AlN)等的无机绝缘性物质。绝缘层INS1的厚度可以是大约0.1μm,但不限于此。
第一反射层RF1起到反射从发光元件LE发出的光中的不是沿上部方向而是沿上下左右侧面方向传播的光的作用。第一反射层RF1可以布置在显示区域DA。第一反射层RF1可以在显示区域DA与第一发光区域EA1、第二发光区域EA2和第三发光区域EA3重叠而布置。
第一反射层RF1可以布置在连接电极126的侧表面以及发光元件LE中每一个的侧表面之上。第一反射层RF1可以直接布置在绝缘层INS1之上,并且可以布置在绝缘层INS1的侧表面。第一反射层RF1可以与连接电极126和发光元件LE隔开而布置。
如图9中所示,第一反射层RF1可以在显示区域DA中布置为围绕发光元件LE。发光元件LE中的每一个可以被绝缘层INS1所围绕,绝缘层INS1可以被第一反射层RF1所围绕。第一反射层RF1可以彼此隔开而布置,并且可以与相邻的发光元件LE的第一反射层RF1隔开而布置。也就是说,第一反射层RF1可以在第一方向DR1和第二方向DR2上彼此隔开而布置。在附图中,第一反射层RF1的平面形状被示出为圆形闭环(closed loof)形状,但是不限于此,并且可以根据发光元件LE的平面形状而具有多种形状。
第一反射层RF1可以包括诸如铝(Al)之类的反射率高的金属物质。第一反射层RF1的厚度可以是大约0.1μm,但不限于此。
同时,根据一实施例的显示面板10可以包括第一发光元件LE1、第二发光元件LE2和第三发光元件LE3。第一发光元件LE1可以发出第一光(例如,蓝色光),第二发光元件LE2可以发出第二光(例如,绿色光),并且第三发光元件LE3可以发出第一光。也就是说,第一发光元件LE1和第三发光元件LE3可以发出相同的第一光。
在发光元件LE1、LE2、LE3中的每一个的活性层MQW利用InGaN形成的情况下,当活性层MQW发出作为第三光的红色光时,内部量子效率(IQE)可能在高电流密度下降低。因此,在本实施例中,代替形成发出第三光的发光元件,形成发出第一光的发光元件,并在其上部配备将第一光转换为第三光的波长转换部件125,从而能够增加第三光的效率。
同时,上述的发光元件层120和半导体电路基板100可以被分别制造,然后可以彼此接合而构成显示面板10。例如,发光元件层120的发光元件LE的连接电极126与半导体电路基板100的接触电极113可以彼此接合,发光元件层120的公共连接电极127与半导体电路基板100的公共接触电极114可以彼此接合。若在发光元件层120与半导体电路基板100彼此接合之后被施加热,则所述彼此接合的电极可以在界面熔融并接合。公共连接电极127和公共接触电极114形成为具有非常大的宽度,以将公共电压施加到整个发光元件层120。据此,在公共连接电极127与公共接触电极114接合的界面熔融的物质的量增加,从而可能流入到显示区域DA而与发光元件LE发生短路。本发明可以调节公共连接电极127和/或公共接触电极114的形状,以减少在公共连接电极127与公共接触电极114接合时熔融而流动的量,从而能够防止短路。
图11是沿图1的C-C'剖切的显示面板的一示例的剖面图。图12A是示出将图1的B区域放大的一示例的图。图12B是示出将图1的B区域放大的另一示例的图。图12C是示出将图1的B区域放大的又一示例的图。图13A是示出将图1的B区域放大的又一示例的图。图13B是示出将图1的B区域放大的又一示例的图。图13C是示出将图1的B区域放大的又一示例的图。图14A是示出将图1的B区域放大的又一示例的图。图14B是示出将图1的B区域放大的又一示例的图。图14C是示出将图1的B区域放大的又一示例的图。图15是示出沿图1的C-C'剖切的显示面板的另一示例的剖面图。图16是示出沿图1的C-C'剖切的显示面板的又一示例的剖面图。
结合图1参照图11至图14C,根据一实施例的显示面板10的发光元件层120可以包括包含多个第一导电图案COP1的公共连接电极127。
公共连接电极127可以布置在布置于显示区域DA周围的非显示区域NDA。公共连接电极127可以以围绕显示区域DA的形状布置。公共连接电极127可以布置在发光元件层120的第二半导体层SEM2的下表面,并且可以布置为对应于半导体电路基板100的公共电路部CXC。
在一实施例中,公共连接电极127可以包括多个第一导电图案COP1。多个第一导电图案COP1可以布置在发光元件层120的第二半导体层SEM2与半导体电路基板100的公共接触电极114之间。多个第一导电图案COP1的一端可以与第二半导体层SEM2接触,并且另一端可以与公共接触电极114接触。所述多个第一导电图案COP1可以包括与连接到发光元件LE的接触电极113相同的物质。
若公共连接电极127利用多个第一导电图案COP1构成,则可以减小公共连接电极127与公共接触电极114之间的接触面积。在将公共连接电极127与公共接触电极114彼此接合之后通过施加热来熔融的情况下,可以减少公共连接电极127的熔融量。据此,当公共连接电极127与公共接触电极114接合时,可以减少熔融而流向显示区域DA的物质的量,从而可以防止与发光元件LE的短路。
多个第一导电图案COP1可以在第一方向DR1和第二方向DR2上彼此隔开而布置,并且第一导电图案COP1的直径DI1、DI2以及第一导电图案COP1之间的间隔PP1、PP2可以被不同地调整。
如图12A所示,多个第一导电图案COP1可以具有预定的第一直径DI1并且以预定的第一间隔PP1隔开而布置。多个第一导电图案COP1在平面上可以以点(dot)形状构成。多个第一导电图案COP1的每一个点的平面形状可以构成为圆形、椭圆形、三角形、四边形以上的多边形等,但不限于此。多个第一导电图案COP1的形状可以彼此相同,但不限于此,并且也可以彼此不同。
如图12B所示,作为另一示例,多个第一导电图案COP1可以具有预定的第二直径DI2并且以预定的第二间隔PP2隔开而布置。第一导电图案COP1的第二直径DI2可以大于图12A的第一导电图案COP1的第一直径DI1。此外,第一导电图案COP1隔开的第二间隔PP2可以大于图12A的第一导电图案COP1隔开的第一间隔PP1。
另外,如图12C所示,作为又一示例,多个第一导电图案COP1可以以线(line)形状构成。第一导电图案COP1的宽度和所隔开的第三间隔PP3可以彼此相同,但不限于此,并且可以彼此不同。
作为另一示例,多个第一导电图案COP1所隔开的第三间隔PP3可以随着接近显示区域DA而逐渐增加。
如图13A所示,第一导电图案COP1隔开的第一间隔PP1可以随着接近显示区域DA而逐渐增加。此外,如图13B所示,第一导电图案COP1隔开的第二间隔PP2也可以随着接近显示区域DA而逐渐增加。此外,如图13C所示,第一导电图案COP1隔开的第三间隔PP3也可以随着接近显示区域DA而逐渐增加。在示例性实施例中,在上述的图13A至图13C中,第一导电图案COP1的密度可以随着接近显示区域DA而逐渐减小。
若第一导电图案COP1所隔开的第三间隔PP3随着接近显示区域DA而逐渐增加,则第一导电图案COP1的密度逐渐减小,从而进一步减少在公共连接电极127与公共接触电极114接合时熔融而流到显示区域DA的物质的量。
作为又一示例,非显示区域NDA可以包括与显示区域DA隔开的第一区域FPP和布置在第一区域FPP与显示区域DA之间的第二区域SPP。第二区域SPP可以是在第一方向DR1上与显示区域DA相邻的区域,并且第一区域FPP可以是比第二区域SPP远离显示区域DA的区域。
如图14A所示,布置在第一区域FPP的第一导电图案COP1所隔开的第一间隔PP1可以小于布置在第二区域SPP的第一导电图案COP1所隔开的第一间隔。此外,如图14B所示,布置在第一区域FPP的第一导电图案COP1所隔开的第二间隔PP2可以小于布置在第二区域SPP的第一导电图案COP1所隔开的第二间隔。此外,如图14C所示,布置在第一区域FPP的第一导电图案COP1所隔开的第三间隔PP3可以小于布置在第二区域SPP的第一导电图案COP1所隔开的第三间隔。
在上述的图14A至图14C中,在接近显示区域DA的区域,第一导电图案COP1的密度可以低,并且在远离显示区域DA的区域,第一导电图案COP1的密度可以相对高。据此,由于在接近显示区域DA的区域中第一导电图案COP1的密度减小,从而可以进一步减少在公共连接电极127与公共接触电极114接合时熔融而流到显示区域DA的物质的量。
多个第一导电图案COP1的高度h1可以被定义为第二半导体层SEM2与公共接触电极114之间的距离。例如,第二半导体层SEM2的下表面与公共接触电极114的上表面之间的距离可以是多个第一导电图案COP1的高度h1。多个第一导电图案COP1的高度h1可以彼此相同。
公共连接电极127可以包括多个第一导电图案COP1以减小与公共接触电极114之间的接触面积。多个第一导电图案COP1所占据的面积可以占据公共接触电极114的整个平面面积的约10%至50%。这里,若多个第一导电图案COP1所占据的面积是公共接触电极114的整个平面面积的约10%以上,则通过公共接触电极114施加的公共电压可以很好地传输到发光元件LE。若多个第一导电图案COP1所占据的面积是公共接触电极114的整个平面面积的约50%以下,则可以减少当公共连接电极127与公共接触电极114接合时熔融而流到显示区域DA的物质的量,从而可以防止与发光元件LE的短路。
参照图15,在另一示例性实施例中,公共接触电极114可以包括多个第二导电图案COP2,以减少当公共连接电极127与公共接触电极114接合时熔融而流到显示区域DA的物质的量。
与上述的图11不同,在图15的实施例中,公共接触电极114可以包括多个第二导电图案COP2。
公共接触电极114可以布置在非显示区域NDA的公共电极112之上,并且可以布置为围绕显示区域DA。公共接触电极114可以布置在半导体电路基板100的公共电极112的上表面,并且可以布置为对应于发光元件层120的公共连接电极127。
在一实施例中,公共接触电极114可以包括多个第二导电图案COP2。多个第二导电图案COP2可以布置在发光元件层120的公共连接电极127与半导体电路基板100的公共电极112之间。多个第二导电图案COP2的一端可以与公共连接电极127接触,另一端可以与公共电极112接触。
若公共接触电极114利用多个第二导电图案COP2构成,则可以减小公共连接电极127与公共接触电极114之间的接触面积。在公共连接电极127与公共接触电极114彼此接合之后被施加热而熔融的情况下,可以减少公共接触电极114的熔融的量。据此,可以减少在公共连接电极127与公共接触电极114接合时熔融而流到显示区域DA的物质的量,从而可以防止与发光元件LE的短路。
与上述的第一导电图案COP1相同,多个第二导电图案COP2可以在第一方向DR1和第二方向DR2上彼此隔开而布置。多个第二导电图案COP2在平面上可以以点(dot)或线(line)形状构成。多个第一导电图案COP1的每一个点的平面形状可以构成为圆形、椭圆形、三角形、四边形以上的多边形,但不限于此。
多个第二导电图案COP2的高度h2可以被定义为公共连接电极127与公共电极112之间的距离。例如,公共连接电极127的下表面与公共电极112的上表面之间的距离可以是多个第二导电图案COP2的高度h2。多个第二导电图案COP2的高度h2可以彼此相同。
在本实施例中,公共接触电极114可以包括多个第二导电图案COP2,从而减小与公共连接电极127的接触面积。多个第二导电图案COP2所占据的面积可以占据公共连接电极127的整个平面面积的约10%至50%。这里,若多个第二导电图案COP2所占据的面积是公共连接电极127的整个平面面积的约10%以上,则通过公共接触电极114施加的公共电压可以通过公共连接电极127很好地传输到发光元件LE。若多个第二导电图案COP2所占据的面积是公共连接电极127的整个平面面积的约50%以下,则可以减少在公共连接电极127与公共接触电极114接合时熔融而流到显示区域DA的物质的量,从而可以防止与发光元件LE的短路。
同时,参照图16,在又一示例性实施例中,公共连接电极127可以包括多个第一导电图案COP1,并且公共接触电极114可以包括多个第二导电图案COP2。多个第一导电图案COP1和多个第二导电图案COP2可以分别与上述的图12和图15相同。
在一实施例中,多个第一导电图案COP1与多个第二导电图案COP2可以布置为在第三方向DR3上彼此重叠。多个第一导电图案COP1和多个第二导电图案COP2可以一对一对应而重叠。多个第一导电图案COP1和多个第二导电图案COP2可以彼此接触。例如,多个第一导电图案COP1的下表面与多个第二导电图案COP2的上表面可以彼此接触。
多个第一导电图案COP1和多个第二导电图案COP2的平面形状可以彼此相同。多个第一导电图案COP1的高度h1可以大于多个第二导电图案COP2的高度h2。然而,不限于此,在发光元件层120的第二半导体层SEM2的厚度增加的情况下,多个第一导电图案COP1的高度h1与多个第二导电图案COP2的高度h2可以彼此相同,或者相反,多个第一导电图案COP1的高度h1也可以小于多个第二导电图案COP2的高度h2。
在本实施例中,公共连接电极127包括多个第一导电图案COP1,公共接触电极114包括多个第二导电图案COP2,从而可以减小公共连接电极127与公共接触电极114之间的接触面积。多个第一导电图案COP1和多个第二导电图案COP2所占据的面积可以分别占据公共电极112的整个平面面积的约10%至50%。这里,若多个第一导电图案COP1和多个第二导电图案COP2中的每一个所占据的面积是公共连接电极127的整个平面面积的约10%以上,则通过公共电极112施加的公共电压可以通过公共接触电极114和公共连接电极127很好地传输到发光元件LE。若多个第一导电图案COP1和多个第二导电图案COP2中的每一个所占据的面积是公共电极112的整个平面面积的约50%以下时,则可以减少在公共连接电极127与公共接触电极114接合时熔融而流到显示区域DA的物质的量,从而可以防止与发光元件LE的短路。
图17是示出根据一实施例的显示面板的一示例的平面图。图18是示出沿图17的D-D'剖切的显示面板的一示例的剖面图。图19是示出根据一实施例的显示面板的另一示例的平面图。图20是示出根据一实施例的显示面板的又一示例的平面图。图21是示出根据一实施例的显示面板的一示例的剖面图。图22是示出根据另一实施例的显示面板的另一示例的剖视图。
参照图17至图20,根据一实施例的显示面板10可以包括包含第二基板210的发光元件层120。发光元件层120可以包括显示区域DA和围绕显示区域DA的非显示区域NDA。如上所述,非显示区域NDA可以布置有围绕显示区域DA的公共连接电极127。
如在图4至图10中所述,发光元件层120和半导体电路基板100可以在彼此对齐之后通过热处理而彼此接合。例如,可以通过热处理使发光元件层120的连接电极126及公共连接电极127与半导体电路基板100的接触电极113及公共接触电极114彼此接合。此时,热处理包括在发光元件层120上部及半导体电路基板100下部彼此压接而施加热的方式和在发光元件层120上部通过激光施加热的方式。但是,由于构成半导体电路基板100的第一基板110的硅(Si)和构成发光元件层120的第二基板210的蓝宝石之间的热膨胀系数(CTE)差异,热处理之后的对齐可能会错位。尤其,利用蓝宝石构成的第二基板210的热膨胀系数大于利用硅构成的第一基板110的热膨胀系数,从而可能发生相对大的变形。
在本实施例中,为了改善发光元件层120的第二基板210的热变形的发生,还可以包括虚设图案DPT。
如图17和图18中所示,在发光元件层120的非显示区域NDA可以包括多个虚设图案DPT。多个虚设图案DPT可布置于第二基板210的边缘,例如,可以布置于第二基板210的最外廓。多个虚设图案DPT可以布置于第二基板210的沿第一方向DR1延伸的长边中的每一个。例如,多个虚设图案DPT可相邻于第二基板210的上侧边及下侧边而布置。多个虚设图案DPT可以布置在第二基板210的上侧边与显示区域DA之间,例如,多个虚设图案DPT可以布置在第二基板210的上侧边与公共连接电极127之间。
多个虚设图案DPT可布置于第二基板210的与第一基板110对向的一表面,例如,多个虚设图案DPT可以布置于第二基板210的下表面。具体而言,多个虚设图案DPT可直接布置于布置在第二基板210的下表面的绝缘层INS1的下表面。
当发光元件层120与半导体电路基板100接合时,多个虚设图案DPT可以释放发光元件层120的第二基板210的热量,并且可以在第二基板210的热变形下支撑第二基板210。例如,多个虚设图案DPT可以是释放第二基板210的热量的散热片(heat sink)。为此,多个虚设图案DPT可以包括金属物质,例如,可以包括金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)及银(Ag)中的至少一种。在示例性实施例中,多个虚设图案DPT可以包括与上述的发光元件层120的连接电极126和公共连接电极127相同的物质。
在一实施例中,多个虚设图案DPT可在第一方向DR1上彼此隔开而布置。多个虚设图案DPT之间的间隔P1可以彼此相同,但并非限于此,亦也可以彼此不同。多个虚设图案DPT可具有在第二方向DR2上的宽度W1。多个虚设图案DPT的宽度W1在第二基板210与公共连接电极127之间具有最大限度的宽度W1,从而可以提高散热效果。多个虚设图案DPT的宽度W1可以彼此相同,但并不限于此,亦也可以彼此不同。
多个虚设图案DPT可具有沿第一方向DR1延伸的长度L1。所述长度L1可以是沿第二基板210的长边延伸的在第一方向DR1上的长度。多个虚设图案DPT的长度L1可以彼此相同,但并不限于此,亦也可以彼此不同。
第二基板210的热变形可以从第二基板210的长边沿着第一方向DR1逐渐变大。例如,从第二基板210的长边的中心越接近边缘,第二基板210的热变形可能越大。在本实施例中,从第二基板210的一边的中心沿第一方向DR1越接近边缘,多个虚设图案DPT的长度L1可以逐渐增加。例如,从第二基板210的一边的中心越与第二基板210的沿第二方向DR2延伸的短边接近,多个虚设图案DPT的长度L1可以逐渐增加。
在示例性实施例中,布置于第二基板210的一边的中心的虚设图案DPT的长度可以最短,且布置于第二基板210的一边的两个边缘处的虚设图案DPT的长度可以最长。即,长度长的虚设图案DPT可布置于作为第二基板210的热变形大的区域的第二基板210的一边的两个边缘,长度短的虚设图案DPT可布置于作为第二基板210的热变形相对小的区域的第二基板210的一边的中心。据此,在发光元件层120与半导体电路基板100接合时,可以改善发光元件层120的第二基板210的热变形,从而能够改善发光元件层120与半导体电路基板100的错误对齐。
多个虚设图案DPT可与布置于第二基板210的至少一个边角的对齐键AK相邻而布置。多个虚设图案DPT可以包括金属物质,因此当发光元件层120与半导体电路基板100对准时可以与对齐键AK一起起到对齐工序的辅助作用。
另外,如图19所示,布置于发光元件层120的第二基板210之上的虚设图案DPT可以在第二基板210的长边中的每一个布置有一个。虚设图案DPT在第一方向DR1上的长度可以大于显示区域DA在第一方向DR1上的长度且小于第二基板210在第一方向DR1上的长度。
并且,如图20所示,布置于发光元件层120的第二基板210之上的虚设图案DPT还可以布置于第二基板210的短边。在此种情形中,如在图17一样,多个虚设图案DPT的长度可以从第二基板210的短边的中心沿着第二方向DR2而逐渐增加。但不限于此,虚设图案DPT可以在第二基板210的长边和短边中的每一个布置有一个。
同时,参照图21,在另一实施例中,发光元件层120可以包括多个孔HO。图21的实施例与图17至图20的实施例的不同之处仅在于代替虚设图案DPT而使用孔HO的结构,而其布置、形状等的构成相同,因此将描述不同之处。
多个孔HO可以布置在绝缘层INS1和第二基板210。多个孔HO可以是完全贯通绝缘层INS1和第二基板210的贯通孔。多个孔HO可以暴露绝缘层INS1的侧表面和第二基板210的侧表面。因此,当发光元件层120与半导体电路基板100接合时,多个孔HO可以将发光元件层120的第二基板210内部的热释放到外部,从而可以改善第二基板210的热变形。
与多个虚设图案DPT相同,多个孔HO可以布置在第二基板210的沿第一方向DR1延伸的长边、短边或长边和短边中的每一个上。多个孔HO的长度可以从第二基板210的一边的中心沿第一方向DR1逐渐增加。
并且,参照图22,在又一实施例中,发光元件层120可以包括多个槽GR。图22的实施例与上述的图17至图21的实施例的不同之处仅在于代替虚设图案DPT或孔HO而使用槽GR的结构,且其布置、形状等相同,因此将说明不同之处。
多个槽GR可以形成在第二基板210。多个槽GR可以贯通绝缘层INS1而暴露绝缘层INS1的侧表面,并且可以暴露第二基板210的侧表面。据此,当发光元件层120与半导体电路基板100接合时,多个槽GR可以将发光元件层120的第二基板210内部的热释放到外部,从而可以改善第二基板210的热变形。
图23至图27是详细示出图2的区域A的另一示例的布局图。图28是沿图23的线E-E'剖切的显示面板的一示例的剖面图。
参照图23和图28,与图2和图3的实施例的不同之处在于,还包括发出与第二发光元件LE2相同的第二光的第四发光元件LE4,并且发光区域EA1、EA2、EA3、EA4以结构布置。在图23和图28中,省略与图2和图3的实施例重复的说明。
参照图23和图28,多个像素PX中的每一个可以包括发出第一光的第一发光元件LE1、发出第二光的第二发光元件LE2、发出第三光的第三发光元件LE3和发出第二光的第四发光元件LE4。
在显示区域DA中,第一发光元件LE1和第三发光元件LE3可以在第一方向DR1上交替布置。第二发光元件LE2和第四发光元件LE4可以在第一方向DR1上交替地布置。第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4可以在第一对角线方向DD1和第二对角线方向DD2上交替地布置。第一对角线方向DD1可以是第一方向DR1和第二方向DR2的对角线方向,并且第二对角线方向DD2可以是与第一对角线方向DD1正交的方向。
在多个像素PX中的每一个中,第一发光元件LE1和第三发光元件LE3可以沿第一方向DR1布置,并且第二发光元件LE2和第四发光元件LE4可以沿第一方向DR1布置。在多个像素PX中的每一个中,第一发光元件LE1和第二发光元件LE2可以沿第一对角线方向DD1布置,第二发光元件LE2和第三发光元件LE3可以沿第二对角线方向DD2布置,并且第三发光元件LE3和第四发光元件LE4可以沿第一对角线方向DD1上。
第四发光元件LE4可以与第二发光元件LE2实质上相同。也就是说,第四发光元件LE4可以发出第二光,并且可以具有与第二发光元件LE2相同的结构。
第一发光元件LE1可以布置在第一发光区域EA1,第二发光元件LE2可以布置在第二发光区域EA2,第三发光元件LE3可以布置在第三发光区域EA3,并且第四发光元件LE4可以布置在第四发光区域EA4。
第一发光区域EA1的面积、第二发光区域EA2的面积、第三发光区域EA3的面积以及第四发光区域EA4的面积可以实质上相同,但本说明书的实施例不限于此。例如,第一发光区域EA1的面积、第二发光区域EA2的面积、第三发光区域EA3的面积可以不同,第二发光区域EA2的面积可以与第四发光区域EA4的面积相同。
并且,彼此相邻的第一发光区域EA1与第二发光区域EA2之间的距离、彼此相邻的第二发光区域EA2与第三发光区域EA3之间的距离、彼此相邻的第一发光区域EA1与第四发光区域EA4之间的距离以及彼此相邻的第三发光区域EA3与第四发光区域EA4之间的距离可以实质上相同,但本说明书的实施例并不限定于此。例如,彼此相邻的第一发光区域EA1与第二发光区域EA2之间的距离可以和彼此相邻的第二发光区域EA2与第三发光区域EA3之间的距离不同,彼此相邻的第一发光区域EA1与第四发光区域EA4之间的距离可以和彼此相邻的第三发光区域EA3与第四发光区域EA4之间的距离不同。在这种情况下,彼此相邻的第一发光区域EA1与第二发光区域EA2之间的距离和彼此相邻的第一发光区域EA1与第四发光区域EA4之间的距离可以实质上相同,彼此相邻的第二发光区域EA2与第三发光区域EA3之间的距离和彼此相邻的第三发光区域EA3与第四发光区域EA4之间的距离可以实质上相同。
参照图24,在根据一实施例的显示装置1中,多个像素PX中的每一个包括四个发光元件LE1、LE2、LE3、LE4,多个发光元件LE1、LE2、LE3、LE4彼此沿第一方向DR1和第二方向DR2隔开而排列,最相邻而隔开的元件可以沿第一方向DR1和第二方向DR2之间的对角线方向DD1、DD2隔开。
在一实施例中,第一发光元件LE1、第二发光元件LE2、第三发光元件LE3和第四发光元件LE4可以具有彼此相同的直径。例如,第一发光元件LE1的第一直径WE1、第二发光元件LE2的第二直径WE2、第三发光元件LE3的第三直径WE3和第四发光元件LE4的第四直径WE4可以分别彼此相同。在图3的实施例的情况下,第一发光元件LE1至第三发光元件LE3的直径可以彼此相同。然而,不限于此。在一些实施例中,发光元件LE1、LE2、LE3和LE4的直径可以彼此不同。
彼此相邻的第二发光元件LE2与第四发光元件LE4之间的间隔DA1、DA3可以和彼此相邻的第一发光元件LE1与第三发光元件LE3之间的间隔DA2、DA4相同。例如,在第一方向DR1上相邻的第二发光元件LE2与第四发光元件LE4之间的第一间隔DA1可以和在第一方向DR1上相邻的第一发光元件LE1与第三发光元件LE3之间的第二间隔DA2相同。在第二方向DR2上相邻的第二发光元件LE2与第四发光元件LE4之间的第三间隔DA3可以和在第二方向DR2上相邻的第一发光元件LE1与第三发光元件LE3之间的第四间隔DA4相同。另外,在第一对角线方向DD1上相邻的第一发光元件LE1与第二发光元件LE2之间的第一对角线间隔DG1可以和在第一对角线方向DD1上相邻的第三发光元件LE3与第四发光元件LE4之间的第二对角线间隔DG2彼此相同。在第二对角线方向DD2上相邻的第二发光元件LE2与第三发光元件LE3之间的第三对角线间隔DG3可以和在第二对角线方向DD2上相邻的第一发光元件LE1与第四发光元件LE4之间的第四对角线间隔DG4彼此相同。然而,不限于此。彼此相邻的发光元件LE之间的间隔也可以根据发光元件LE的布置及直径等而彼此不同。
在图24中,第一发光元件LE1至第四发光元件LE4之间的间隔DA1~DA4、DG1~DG4以每一个发光元件LE1、LE2、LE3、LE4的外廓部为基准而示例性示出。然而,不限于此。发光元件LE1、LE2、LE3、LE4之间的间隔DA1~DA4、DG1~DG4也可以以发光元件LE1、LE2、LE3、LE4的中心为基准而示出。
参照图25,彼此相邻的第二发光元件LE2的中心与第四发光元件LE4的中心之间的间隔DA1、DA3可以和彼此相邻的第一发光元件LE1的中心与第三发光元件LE3的中心之间的间隔DA2、DA4相同。例如,在第一方向DR1上相邻的第二发光元件LE2的中心与第四发光元件LE4的中心之间的第一间隔DA1可以和在第一方向DR1上相邻的第一发光元件LE1的中心与第三发光元件LE3的中心之间的第二间隔DA2相同。在第二方向DR2上相邻的第二发光元件LE2的中心与第四发光元件LE4的中心之间的第三间隔DA3可以和在第二方向DR2上相邻的第一发光元件LE1的中心与第三发光元件LE3的中心之间的第四间隔DA4相同。另外,在第一对角线方向DD1上相邻的第一发光元件LE1的中心与第二发光元件LE2的中心之间的第一对角线间隔DG1可以和在第一对角线方向DD1上相邻的第三发光元件LE3的中心与第四发光元件LE4的中心之间的第二对角线间隔DG2彼此相同。在第二对角线方向DD2上相邻的第二发光元件LE2的中心与第三发光元件LE3的中心之间的第三对角线间隔DG3可以和在第二对角线方向DD2上相邻的第一发光元件LE1的中心与第四发光元件LE4的中心之间的第四对角线间隔DG4彼此相同。
在本实施例中,示例性示出了发光元件LE1、LE2、LE3、LE4的中心之间的间隔DA1~DA4、DG1~DG4彼此相同的情况,但不限于此。发光元件LE1、LE2、LE3、LE4的中心之间的间隔也可以类似于上面参照图24的实施例描述的那样变形。
并且,参照图26以及图27,根据一实施例的显示装置中,各个发光元件LE1、LE2、LE3、LE4的大小可以彼此不同。在图26的实施例中,第一发光元件LE1的第一直径WE1可以大于第二发光元件LE2的第二直径WE2、第三发光元件LE3的第三直径WE3和第四发光元件LE4的第四直径WE4中的每一个,并且第三发光元件LE3的第三直径WE3可以大于第二发光元件LE2的第二直径WE2和第四发光元件LE4的第四直径WE4。第二发光元件LE2的第二直径WE2可以等于第四发光元件LE4的第四直径WE4。图27的实施例与图23的实施例的不同之处在于,第一发光元件LE1的第一直径WE1与第三发光元件LE3的第三直径WE3相同。
在一实施例中,彼此相邻的发光元件LE之间的间隔可以部分彼此不同。例如,在第一方向DR1上相邻的第二发光元件LE2与第四发光元件LE4之间的第一间隔DA1可以大于在第一方向DR1上相邻的第一发光元件LE1与第三发光元件LE3之间的第二间隔DA2。在第二方向DR2上相邻的第二发光元件LE2与第四发光元件LE4之间的第三间隔DA3可以大于在第二方向DR2上相邻的第一发光元件LE1与第三发光元件LE3之间的第四间隔DA4。另外,在第一对角线方向DD1上相邻的第一发光元件LE1与第二发光元件LE2之间的第一对角线间隔DG1可以和在第一对角线方向DD1上相邻的第三发光元件LE3与第四发光元件LE4之间的第二对角线间隔DG2不同。在第二对角线方向DD2上相邻的第二发光元件LE2与第三发光元件LE3之间的第三对角线间隔DG3可以和在第二对角线方向DD2上相邻的第一发光元件LE1与第四发光元件LE4之间的第四对角线间隔DG4不同。
在第一发光元件LE1的第一直径WE1大于第三发光元件LE3的第三直径WE3的实施例中,第一对角线间隔DG1可以小于第二对角线间隔DG2,并且第三对角线间隔DG3可以大于第四对角线间隔DG4。然而,不限于此。彼此相邻的发光元件LE之间的间隔可以根据发光元件LE的布置及直径等而彼此不同。例如,在第一发光元件LE1的第一直径WE1等于第三发光元件LE3的第三直径WE3的实施例中,第一对角线间隔DG1可以等于第二对角线间隔DG2,并且第三对角线间隔DG3可以等于第四对角线间隔DG4。
另外,在图26和图27中,作为发光元件LE1、LE2、LE3、LE4之间的间隔DA1~DA4、DG1~DG4,以发光元件LE1、LE2、LE3、LE4的外廓部为基准图示的间隔为例进行了说明,但不限于此。类似于图25的实施例,即使基于发光元件LE1、LE2、LE3、LE4的中心比较发光元件LE1、LE2、LE3、LE4之间的间隔,参照图26及图27描述的发光元件LE1、LE2、LE3、LE4之间的间隔也可以以相同的方式应用。然而,在每一个发光元件LE1、LE2、LE3、LE4的直径彼此不同的实施例中,基于发光元件LE1、LE2、LE3、LE4的外廓部的间隔与基于发光元件LE1、LE2、LE3、LE4的中心的间隔之间的大小关系也可以彼此不同。
另外,第一发光区域EA1可以发出第一光,第二发光区域EA2和第四发光区域EA4可以发出第二光,并且第三发光区域EA3可以发出第三光,但是本说明书的实施例不限于此。例如,第一发光区域EA1可以发出第一光,第二发光区域EA2和第四发光区域EA4可以发出第三光,并且第三发光区域EA3可以发出第二光。或者,第一发光区域EA1可以发出第二光,第二发光区域EA2和第四发光区域EA4可以发出第一光,第三发光区域EA3可以发出第三光。
并且,第一发光区域EA1、第二发光区域EA2、第三发光区域EA3以及第四发光区域EA4可以具有圆形的平面形态,但本说明书的实施例不限于此。例如,第一发光区域EA1、第二发光区域EA2、第三发光区域EA3以及第四发光区域EA4可以具有诸如三角形、四边形、五边形、六边形以及八边形之类的多边形、椭圆形或者不规则形状的形态。
以下,将参照其它附图对根据一实施例的显示装置1的制造工序进行说明。
图29是示出根据一实施例的显示面板的制造方法的流程图。图30至图37是用于说明根据一实施例的显示面板的制造方法的剖面图。
图30至图37以剖面图分别示出了根据显示装置1的显示面板10的各层的形成顺序的结构。在图30至图37中,重点示出了发光元件层120的制造工序,这些可以分别对应于图4的剖面图。以下,将结合图29说明在图30至图37中所示的显示面板的制造方法。
参照图30,在第二基板210上形成多个半导体物质层SEM3、SEM2L、SLTL、MQWL、EBLL、SEM1L(图29的S100)。
首先,准备第二基板210。第二基板210可以是蓝宝石基板(Al2O3)或包含硅的硅晶片。但是,并不限定于此,并且在一实施例中,以第二基板210为蓝宝石基板的情况为示例进行说明。
在第二基板210上形成多个半导体物质层SEM3、SEM2L、SLTL、MQWL、EBLL、SEM1L。通过外延法生长的多个半导体物质层可以通过生长晶种而形成。在此,形成半导体物质层的方法可以是电子束沉积法、物理气相沉积法(PVD:Physical vapor deposition)、化学气相沉积法(CVD:Chemical vapor deposition)、等离子体激光沉积法(PLD:Plasma laserdeposition)、双重热沉积法(Dual-type thermal vaporation)、溅射(Sputtering)、金属-有机化学气相沉积法(MOCVD:Metal organic chemical vapor deposition)等,优选地,可以通过金属有机化学气相沉积法(MOCVD)形成。然而,不限于此。
用于形成多个半导体物质层的前体物质只要在为了形成目标物质而通常选择的范围内没有特别限制。作为一示例,前体物质可以是包含诸如甲基或乙基之类的烷基的金属前体。例如,可以是诸如三甲基镓(Ga(CH3)3)、三甲基铝(Al(CH3)3)、磷酸三乙酯((C2H5)3PO4)之类的化合物,但不限于此。
具体地讲,在第二基板210之上形成第三半导体层SEM3。在附图中,示出了第三半导体层SEM3被堆叠为一层,但是并不限于此,也可以形成多个层。为了减小第二半导体物质层SEM2L与第二基板210之间的晶格常数差,可以布置第三半导体层SEM3。作为一示例,第三半导体层SEM3可以包括未掺杂的半导体,并且可以是未掺杂为n型或p型的物质。在示例性实施例中,第三半导体层SEM3可以是未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种,但不限于此。
通过使用上述方法,在第三半导体层SEM3之上依次形成第二半导体物质层SEM2L、超晶格物质层SLTL、活性物质层MQWL、电子阻挡物质层EBLL和第一半导体物质层SEM1L。
随后,蚀刻多个半导体物质层SEM2L、SLTL、MQWL、EBLL、SEM1L来形成多个发光元件LE。
具体地讲,在第一半导体物质层SEM1L之上形成多个第一掩模图案MP1和第二掩模图案MP2。第一掩模图案MP1和第二掩模图案MP2可以是包括无机物的硬掩模或包括有机物的光致抗蚀剂掩模。第一掩模图案MP1被形成为厚度大于第二掩模图案MP2的厚度,使得第一掩模图案MP1下部的多个半导体物质层SEM2L、SLTL、MQWL、EBLL、SEM1L不会被蚀刻。
将多个第一掩模图案MP1和第二掩模图案MP2用作掩模来蚀刻(第一次蚀刻)多个半导体物质层的一部分。
参照图31,在第二基板210之上,多个半导体物质层SEM2L、SLTL、MQWL、EBLL、SEM1L的一部分被蚀刻而去除,未蚀刻的部分可以形成为多个发光元件LE。半导体物质层可以通过通常的方法被蚀刻。例如,蚀刻半导体物质层的工序可以为干式蚀刻法、湿式蚀刻法、反应离子蚀刻法(RIE:Reactive ion etching)、深度反应离子蚀刻法(DRIE:Deep reactiveion etching)、电感耦合等离子体反应离子蚀刻法(ICP-RIE:Inductively coupledplasma reactive ion etching)等。在干式蚀刻法的情况下,由于能进行各向异性蚀刻,因此可适合于垂直蚀刻。在利用上述的方法的蚀刻法的情况下,蚀刻剂(Etchant)可以为Cl2或O2等。然而,不限于此。
与第一掩模图案MP1重叠的多个半导体物质层SEM2L、SLTL、MQWL、EBLL、SEM1L不会被蚀刻而形成多个发光元件LE。与第二掩模图案MP2重叠的多个半导体物质层SEM2L、SLTL、MQWL、EBLL、SEM1L中,随着第二掩模图案MP2被蚀刻,超晶格物质层SLTL、活性物质层MQWL、电子阻挡物质层EBLL和第一半导体物质层SEM1L被蚀刻而去除,第二半导体物质层SEM2L的一部分和第三半导体层SEM3不会被蚀刻而保留。在与掩模图案MP1、MP2不重叠的多个半导体物质层SEM2L、SLTL、MQWL、EBLL、SEM1L中,超晶格物质层SLTL、活性物质层MQWL、电子阻挡物质层EBLL和第一半导体物质层SEM1L被蚀刻而去除,并且通过控制蚀刻工序来使得第二半导体物质层SEM2L的一部分和第三半导体层SEM3不会被蚀刻而保留。尤其,在第二基板210的边缘处,第二半导体物质层SEM2L的厚度形成为比相邻区域的厚度相对厚,从而设置将布置后述的公共连接电极的位置。
其结果,多个发光元件LE包括第三半导体层SEM3、第二半导体层SEM2、超晶格层SLT、活性层MQW、电子阻挡层EBL和第一半导体层SEM1而形成。此外,第三半导体层SEM3和第二半导体层SEM2形成为布置在整个第二基板210。
然后,在包括多个发光元件LE的第二基板210之上形成绝缘层INS1(图29的S110)。
参照图31,在第二基板210之上形成绝缘物质层INS1L。绝缘物质层INS1L可以完全覆盖多个发光元件LE。绝缘物质层INS1L可以通过将绝缘物质涂覆或浸渍在第二基板210之上的方法等形成。作为一示例,绝缘物质层INS1L可以通过原子层沉积(ALD:Atomic layerdepsotion)形成。
接下来,参照图32,通过以暴露多个发光元件LE的上表面和布置在第二基板210的边缘的至少一部分的第二半导体层SEM2的上表面的方式部分地蚀刻(第二次蚀刻)而去除绝缘物质层INS1L,从而形成包括第一接触孔HOL1和第二接触孔HOL2的绝缘层INS1。可以通过上述的蚀刻方法去除绝缘物质层INS1L。
接下来,参照图33,在绝缘层INS1之上形成反射层RF1(图29的S120)。
具体地讲,在形成有绝缘层INS1的第二基板210之上形成反射物质层RF1L。反射物质层RF1L可以包括诸如铝(Al)之类的反射率高的金属。反射物质层RF1L可以通过如上所述的诸如溅射之类的金属沉积方法形成。反射物质层RF1L可以堆叠在整个绝缘层INS1和发光元件LE之上。
接下来,参照图33和图34,通过蚀刻(第三次蚀刻)反射物质层RF1L来形成反射层RF1。当在反射物质层RF1L的蚀刻工序中形成较大的电压差并利用预定的蚀刻气体时,与第二基板210平行地堆叠的反射物质层RF1L可以被去除。相反,可以不去除布置在与第二基板210的上表面垂直的垂直面(例如,发光元件LE的侧表面)的反射物质层RF1L。
据此,反射层RF1可以布置在布置于多个发光元件LE的侧表面的绝缘层INS1的侧表面。即,反射层RF1可以布置在与第二基板210的上表面垂直的垂直面。
接下来,参照图35,在多个发光元件LE之上形成连接电极126,并且在第二基板210的边缘暴露的第二半导体层SEM2之上形成包括多个第一导电图案COP1的公共连接电极127,从而形成发光元件层120(图29的S130)。
具体而言,在第二基板210之上堆叠公共电极物质层并对其进行蚀刻,从而在通过绝缘层INS1而暴露的多个发光元件LE之上形成连接电极126。连接电极126可以直接形成在发光元件LE的第一半导体层SEM1的上表面。此外,在第二基板210的边缘通过绝缘层INS1而暴露的第二半导体层SEM2之上形成公共连接电极127。公共连接电极127可以形成为包括多个第一导电图案COP1,并且可以直接形成在第二半导体层SEM2的上表面。
然后,在半导体电路基板100之上接合发光元件层120(图29的S140)。
参照图36及图37,准备半导体电路基板100。半导体电路基板100可以在第一基板110之上包括多个像素电路部PXC、公共电路部CXC、像素电极111、接触电极113、公共电极112以及公共接触电极114。
具体地讲,在形成有多个像素电路部PXC和公共电路部CXC的第一基板110之上同时形成像素电极111和公共电极112。并且,在像素电极111和公共电极112之上堆叠接触电极物质层并进行蚀刻,从而形成接触电极113和公共接触电极114。接触电极物质层可以包括金(Au)、铜(Cu)、铝(Al)或锡(Sn)。
接着,在半导体电路基板100之上对准发光元件层120之后,接合半导体电路基板100与发光元件层120。
具体而言,使半导体电路基板100的接触电极113与发光元件层120的连接电极126接触。此外,使半导体电路基板100的公共接触电极114与发光元件层120的公共连接电极127接触。接着,在施加预定的热的同时熔融接合接触电极113、114与连接电极126、127,从而接合半导体电路基板100与发光元件层120。
如参照图29至图37所述,根据一实施例的显示装置1可以将包括蓝宝石的发光元件层120的公共连接电极127形成为包括多个第一导电图案COP1,从而减小与半导体电路基板100的公共接触电极114的接触面积。据此,当半导体电路基板100与发光元件层120接合时,可以减少在公共连接电极127熔融而流动的量,从而可以防止与发光元件LE的短路。
图38是示出包括根据一实施例的显示装置的虚拟现实装置的示例图。图38示出了应用根据一实施例的显示装置1的虚拟现实装置VRD。
参照图38,根据一实施例的虚拟现实装置VRD可以是眼镜形态的装置。根据一实施例的虚拟现实装置VRD可以具备显示装置1、左眼透镜10a、右眼透镜10b、支撑框架20、眼镜腿30a、30b、反射部件40及显示装置容纳部50。
在图38中,示例性示出了包括眼镜腿30a、30b的虚拟现实装置VRD,但根据一实施例的虚拟现实装置VRD也可以应用于代替眼镜腿30a、30b而包括能够安装在头部的头戴式带的头戴型显示器(head mounted display)。即,根据一实施例的虚拟现实装置VRD并不限定于图38所示的内容,可以以各种形态应用于在除此之外的各种电子装置。
显示装置容纳部50可以包括显示装置1和反射部件40。显示在显示装置1上的图像可以被反射部件40反射并通过右眼透镜10b提供给用户的右眼。因此,用户可以通过右眼观看显示在显示装置1的虚拟现实图像。
图38示例性示出了显示装置容纳部50布置于支撑框架20的右侧末端的情形,但是本说明书的实施例不限于此。例如,显示装置容纳部50可以布置在支撑框架20的左侧末端,并且在这种情况下,显示在显示装置1的图像可以被反射部件40反射并通过左眼透镜10a提供给用户的左眼。据此,用户可以通过左眼观看显示在显示装置1的虚拟现实图像。或者,显示装置容纳部50可以布置在支撑框架20的左侧末端和右侧末端二者,并且在这种情况下,用户可以通过左眼和右眼两者观看显示在显示装置1的虚拟现实图像。
图39是示出包括根据一实施例的显示装置的智能设备的示例图。
参照图39,根据一实施例的显示装置1可以应用于作为智能设备之一的智能手表2。
图40是示出包括根据一实施例的显示装置的汽车的一示例图。图40示出了应用根据一实施例的显示装置的车辆。
参照图40,根据一实施例的显示装置10_a、10_b、10_c可应用于汽车的仪表板,或应用于汽车的中心仪表板(center fascia),或应用于布置在汽车的仪表板的中心信息显示器(CID:Center Information Display)。并且,根据一实施例的显示装置10_d、10_e可以应用于代替汽车的侧视镜的室内镜显示器(room mirror display)。
图41是示出包括根据一实施例的显示装置的透明显示装置的一示例图。
参照图41,根据一实施例的显示装置1可以应用于透明显示装置。透明显示装置可以在显示图像IM的同时透射光。因此,位于透明显示装置的前面的用户不仅能够观看显示在显示装置1的图像IM,而且能够观看位于透明显示装置的背面的事物RS或背景。在显示装置1应用于透明显示装置的情况下,图4所示的显示面板10的半导体电路基板100可以包括能够使光透射的光透射部,或者可以利用能够使光透射的物质形成。
以上,参照附图说明了本发明的实施例,但本发明所属技术领域的具有普通指示的技术人员可以理解,在不变更本发明的技术思想或必要特征的情况下,可以以其它具体形态实施。因此,上述实施例应理解为在所有方面都是示例性的,而不是限制性的。
Claims (20)
1.一种显示装置,包括:
基板,包括显示区域和围绕所述显示区域的非显示区域;
多个接触电极和公共接触电极,布置于所述基板之上;
多个发光元件,布置于所述多个接触电极之上;以及
公共连接电极,布置于所述公共接触电极之上,并与所述多个发光元件连接,
其中,所述公共连接电极包括与所述公共接触电极接触的多个第一导电图案。
2.根据权利要求1所述的显示装置,其中,
所述多个第一导电图案布置为彼此隔开,并且以点或线形状构成。
3.根据权利要求1所述的显示装置,其中,
所述多个发光元件中的每一个包括:
第一半导体层;
活性层,布置于所述第一半导体层之上;
第二半导体层,布置于所述活性层之上;以及
第三半导体层,布置于所述第二半导体层之上,
其中,所述第二半导体层是与所述多个发光元件连续连接的公共层。
4.根据权利要求3所述的显示装置,其中,
所述多个第一导电图案布置于所述第二半导体层与所述公共接触电极之间,并且与所述第二半导体层和所述公共接触电极分别接触。
5.根据权利要求1所述的显示装置,其中,
所述多个第一导电图案包括与所述多个接触电极相同的物质。
6.根据权利要求1所述的显示装置,其中,
所述多个第一导电图案所占据的面积是所述公共接触电极的总面积的10%至50%。
7.根据权利要求1所述的显示装置,其中,
所述公共接触电极包括彼此隔开而布置且与所述多个第一导电图案重叠的多个第二导电图案。
8.根据权利要求7所述的显示装置,其中,
所述多个第二导电图案与所述多个第一导电图案一对一对应。
9.根据权利要求7所述的显示装置,其中,还包括:
公共电极,布置于所述基板与所述公共接触电极之间,
其中,所述多个第二导电图案所占据的面积是所述公共电极的总面积的10%至50%。
10.根据权利要求1所述的显示装置,其中,
所述多个发光元件布置于所述显示区域,所述公共接触电极和所述公共连接电极布置于所述非显示区域。
11.一种显示装置,包括:
基板;
多个接触电极和公共接触电极,布置于所述基板之上;
多个发光元件,布置于所述多个接触电极之上;以及
公共连接电极,布置于所述公共接触电极之上,并与所述多个发光元件连接,
其中,所述公共接触电极包括与所述公共连接电极接触的多个第一导电图案。
12.根据权利要求11所述的显示装置,其中,
所述多个第一导电图案所占据的面积是所述公共连接电极的总面积的10%至50%。
13.一种显示装置,包括
基板,包括显示区域和非显示区域;
多个发光元件,布置于所述基板的所述显示区域之上;以及
多个虚设图案,布置于所述基板的所述非显示区域之上,
其中,所述多个虚设图案与所述基板的一边相邻而布置,所述多个虚设图案的长度从所述基板的所述一边的中心朝边缘而逐渐增加。
14.根据权利要求13所述的显示装置,其中,
所述基板的所述一边是所述基板的长边,所述多个虚设图案的长度是沿所述长边延伸的长度。
15.根据权利要求14所述的显示装置,其中,
所述多个虚设图案还布置于与所述基板的所述一边交叉的另一边,所述基板的所述另一边是所述基板的短边。
16.根据权利要求13所述的显示装置,其中,
所述多个发光元件中的每一个包括:
第一半导体层;
活性层,布置于所述第一半导体层之上;
第二半导体层,布置于所述活性层之上;以及
第三半导体层,布置于所述第二半导体层之上,
其中,所述显示装置还包括:连接电极,与所述第一半导体层连接。
17.根据权利要求16所述的显示装置,其中,
所述多个虚设图案包括与所述连接电极相同的物质。
18.一种显示装置,包括:
基板,包括显示区域和非显示区域;
多个发光元件,布置于所述基板的所述显示区域之上;以及
多个孔,布置于所述基板的所述非显示区域之上,
其中,所述多个孔与所述基板的一边相邻而布置,所述多个孔的长度从所述基板的所述一边的中心朝边缘而逐渐增加。
19.根据权利要求18所述的显示装置,其中,
所述多个孔是贯通所述基板的孔。
20.根据权利要求18所述的显示装置,其中,
所述多个孔是形成于所述基板的槽。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0175513 | 2021-12-09 | ||
KR1020210175513A KR20230087653A (ko) | 2021-12-09 | 2021-12-09 | 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116261358A true CN116261358A (zh) | 2023-06-13 |
Family
ID=86678164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211450994.8A Pending CN116261358A (zh) | 2021-12-09 | 2022-11-18 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230187581A1 (zh) |
KR (1) | KR20230087653A (zh) |
CN (1) | CN116261358A (zh) |
-
2021
- 2021-12-09 KR KR1020210175513A patent/KR20230087653A/ko unknown
-
2022
- 2022-08-08 US US17/883,181 patent/US20230187581A1/en active Pending
- 2022-11-18 CN CN202211450994.8A patent/CN116261358A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230187581A1 (en) | 2023-06-15 |
KR20230087653A (ko) | 2023-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11749709B2 (en) | Display device | |
KR20210031588A (ko) | 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치 | |
KR20210025144A (ko) | 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치 | |
US20220376144A1 (en) | Light-emitting diode and display device comprising same | |
CN116261358A (zh) | 显示装置 | |
KR20230053014A (ko) | 표시 장치 및 그 제조 방법 | |
CN113972339A (zh) | 发光元件、制造发光元件的方法以及显示装置 | |
US20230178687A1 (en) | Display device | |
US20230052793A1 (en) | Display device | |
KR20230071831A (ko) | 표시 장치 | |
US20240063250A1 (en) | Display device and method for manufacturing the same | |
US20240063346A1 (en) | Display device and method for manufacturing the same | |
US20230053037A1 (en) | Display device and method for fabrication thereof | |
US20230111615A1 (en) | Display device and method of fabricating the same | |
KR20230023861A (ko) | 표시 장치와 그의 제조 방법 | |
KR20230023885A (ko) | 표시 장치와 그의 제조 방법 | |
CN115274745A (zh) | 显示装置 | |
KR20230023130A (ko) | 표시 장치 및 이의 제조 방법 | |
CN115274743A (zh) | 显示装置 | |
KR20230101994A (ko) | 표시 장치 및 이의 제조 방법 | |
KR20230023854A (ko) | 표시 장치 및 이의 제조 방법 | |
KR20240068851A (ko) | 표시 장치 | |
CN115224170A (zh) | 发光元件、包括该发光元件的显示装置及半导体结构物 | |
KR20230053015A (ko) | 표시 장치 | |
KR20230023129A (ko) | 표시 장치 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |