CN115224170A - 发光元件、包括该发光元件的显示装置及半导体结构物 - Google Patents

发光元件、包括该发光元件的显示装置及半导体结构物 Download PDF

Info

Publication number
CN115224170A
CN115224170A CN202210110739.2A CN202210110739A CN115224170A CN 115224170 A CN115224170 A CN 115224170A CN 202210110739 A CN202210110739 A CN 202210110739A CN 115224170 A CN115224170 A CN 115224170A
Authority
CN
China
Prior art keywords
region
doping
semiconductor layer
type dopant
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210110739.2A
Other languages
English (en)
Inventor
李元镐
李昇我
张振赫
姜锺赫
任铉德
全翔镐
曹银我
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115224170A publication Critical patent/CN115224170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种发光元件、包括该发光元件的显示装置及半导体结构物。发光元件包括：掺杂有n型掺杂剂的第一半导体层；掺杂有p型掺杂剂的第二半导体层；发光层，布置于所述第一半导体层与所述第二半导体层之间；以及绝缘膜，包围所述第一半导体层、所述第二半导体层及所述发光层的外表面，其中，在所述第一半导体层中，掺杂浓度指数为2.5×1011atoms/cm以上。

Description

发光元件、包括该发光元件的显示装置及半导体结构物
技术领域
本发明涉及一种发光元件、包括该发光元件的显示装置及半导体结构物。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。响应于此，诸如有机发光显示装置(OLED：Organic Light Emitting Display)、液晶显示装置(LCD：Liquid CrystalDisplay)等多种种类的显示装置正在被投入使用。
作为显示显示装置的图像的装置，具有包括发光元件的自发光显示装置。自发光显示装置包括将有机物用作发光物质的有机发光显示装置或者将无机物用作发光物质的无机发光显示装置等作为发光装置。
发明内容
本发明要解决的技术问题在于提供一种包括具有特定范围的掺杂浓度指数的半导体层的发光元件及包括该发光元件的显示装置。
本发明要解决的技术问题在于提供一种包括具有特定范围的掺杂浓度及掺杂浓度分布的半导体层的发光元件及半导体结构物。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
用于解决所述技术问题的根据一实施例的一种发光元件包括：掺杂有n型掺杂剂的第一半导体层；掺杂有p型掺杂剂的第二半导体层；发光层，布置于所述第一半导体层与所述第二半导体层之间；以及绝缘膜，包围所述第一半导体层、所述第二半导体层及所述发光层的外表面，其中，在所述第一半导体层，通过如下数学式1表示的掺杂浓度指数为2.5×1011atoms/cm以上。
[数学式1]
Figure BDA0003495004700000011
在所述数学式1中，“IDC”为半导体层的掺杂浓度指数，“l0”为半导体层与发光层的界面的位置，“l”为半导体层的与发光层接触的界面的相反侧端部面的位置，“x”在半导体层中以“l0”为基准朝向“l”增加的距离，“n(x)”为半导体层的根据x值的掺杂剂的掺杂浓度，其中，l0＝0。
所述第一半导体层的所述掺杂浓度指数可以为4×1011atoms/cm以上。
所述第一半导体层可以包括第一掺杂区域及第二掺杂区域，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第一掺杂区域的所述n型掺杂剂的掺杂浓度。
所述第一掺杂区域的长度可以与所述第二掺杂区域的长度不同，所述第一掺杂区域可以布置为与所述发光层接触。
所述第一半导体层可以包括第一掺杂区域、第二掺杂区域及第三掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域布置为与所述第一掺杂区域接触并且所述第二掺杂区域的所述n型掺杂剂的掺杂浓度与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度不同，所述第三掺杂区域布置为与所述第二掺杂区域接触并且所述第三掺杂区域的所述n型掺杂剂的掺杂浓度与所述第二掺杂区域的所述n型掺杂剂的掺杂浓度不同。
所述第一掺杂区域的长度可以比所述第二掺杂区域的长度及所述第三掺杂区域的长度长，所述第二掺杂区域的长度可以比所述第三掺杂区域的长度短。
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度可以大于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度及所述第三掺杂区域的所述n型掺杂剂的掺杂浓度，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度可以大于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
所述第一掺杂区域的长度可以比所述第二掺杂区域的长度及所述第三掺杂区域的长度短，所述第二掺杂区域的长度可以比所述第三掺杂区域的长度长。
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度可以小于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度可以小于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度可以大于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，所述第三掺杂区域的所述n型掺杂剂的掺杂浓度可以与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度相同。
用于解决所示技术问题的根据一实施例的一种显示装置包括：第一基板；第一电极及第二电极，布置在所述第一基板上并且彼此隔开；第一绝缘层，布置于所述第一电极和所述第二电极上；多个发光元件，在所述第一绝缘层上布置于所述第一电极和所述第二电极上；以及第一连接电极及第二连接电极，所述第一连接电极与所述发光元件的两端部中的一端部接触，所述第二连接电极与所述发光元件的两端部中的另一端部接触，其中，所述多个发光元件中的每一个包括：掺杂有n型掺杂剂的第一半导体层；掺杂有p型掺杂剂的第二半导体层；发光层，布置于所述第一半导体层与所述第二半导体层之间；以及绝缘膜，包围所述第一半导体层、所述第二半导体层及所述发光层的外表面，其中，在所述第一半导体层，通过如下数学式1表示的掺杂浓度指数为2.5×1011atoms/cm以上，并且在所述多个发光元件中，布置有所述第一半导体层的第一端部与所述第二连接电极接触并且其相反侧的第二端部与所述第一连接电极接触的发光元件为60％以上。
[数学式1]
Figure BDA0003495004700000031
在所述数学式1中，“IDC”为半导体层的掺杂浓度指数，“l0”为半导体层与发光层的界面的位置，“l”为半导体层的与发光层接触的界面的相反侧端部面的位置，“x”为在半导体层中以“l0”为基准朝向“l”增加的距离，“n(x)”为半导体层的根据x值的掺杂剂的掺杂浓度，其中，l0＝0。
在所述多个发光元件中，所述第一半导体层的所述掺杂浓度指数可以为4×1011atoms/cm以上，所述多个发光元件中，布置有所述第一半导体层的第一端部与所述第二连接电极接触并且其相反侧的第二端部与所述第一连接电极接触的发光元件可以为80％以上。
所述第一半导体层可以包括第一掺杂区域及第二掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第一掺杂区域的所述n型掺杂剂的掺杂浓度，所述第一掺杂区域的长度大于所述第二掺杂区域的长度。
所述第一半导体层可以包括第一掺杂区域、第二掺杂区域及第三掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域布置为与所述第一掺杂区域接触并且所述第二掺杂区域的所述n型掺杂剂的掺杂浓度与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度不同，所述第三掺杂区域布置为与所述第二掺杂区域接触并且所述第三掺杂区域的所述n型掺杂剂的掺杂浓度与所述第二掺杂区域的所述n型掺杂剂的掺杂浓度不同。
所述第一掺杂区域的长度可以比所述第二掺杂区域的长度及所述第三掺杂区域的长度长，所述第二掺杂区域的长度可以比所述第三掺杂区域的长度短，所述第一掺杂区域的所述n型掺杂剂的掺杂浓度可以大于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度及所述第三掺杂区域的所述n型掺杂剂的掺杂浓度，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度可以大于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
所述第一掺杂区域的长度可以比所述第二掺杂区域的长度及所述第三掺杂区域的长度短，所述第二掺杂区域的长度可以比所述第三掺杂区域的长度长，所述第一掺杂区域的所述n型掺杂剂的掺杂浓度可以小于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度可以小于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
用于解决所示技术问题的根据一实施例的一种半导体结构物包括：掺杂有n型掺杂剂的第一半导体层；掺杂有p型掺杂剂的第二半导体层；发光层，布置于所述第一半导体层与所述第二半导体层之间；以及绝缘膜，包围所述第一半导体层、所述第二半导体层及所述发光层的外表面，其中，在所述第一半导体层中，所述n型掺杂剂的掺杂浓度为1×1018atoms/cm3以上。
在所述第一半导体层中，所述n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以上。
所述第一半导体层可以包括第一掺杂区域及第二掺杂区域，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第一掺杂区域的所述n型掺杂剂的掺杂浓度。
所述第一掺杂区域的长度可以与所述第二掺杂区域的长度不同，并且所述第一掺杂区域布置为与所述发光层接触。
所述第一半导体层可以包括第一掺杂区域、第二掺杂区域及第三掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域布置为与所述第一掺杂区域接触并且所述第二掺杂区域的所述n型掺杂剂的掺杂浓度与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度不同，所述第三掺杂区域布置为与所述第二掺杂区域接触并且所述第三掺杂区域的所述n型掺杂剂的掺杂浓度与所述第二掺杂区域的所述n型掺杂剂的掺杂浓度不同。
所述第一掺杂区域的长度可以比所述第二掺杂区域的长度及所述第三掺杂区域的长度长，所述第二掺杂区域的长度可以比所述第三掺杂区域的长度短。
在所述第一掺杂区域中，所述n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以上，在所述第二掺杂区域及所述第三掺杂区域中，所述n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以下。
所述第一掺杂区域的长度可以比所述第二掺杂区域的长度及所述第三掺杂区域的长度短，所述第二掺杂区域的长度可以比所述第三掺杂区域的长度长，所述第一掺杂区域的所述n型掺杂剂的掺杂浓度可以小于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度可以小于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
在所述第一掺杂区域及所述第二掺杂区域中，所述n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以下，在所述第三掺杂区域中，所述n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以上。
在所述第一掺杂区域和所述第三掺杂区域中，所述n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以上，在所述第二掺杂区域中，所述n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以下。
其他实施例的具体事项包括在详细的说明书及附图中。
根据一实施例的发光元件包括具有预定数值以上的掺杂浓度指数的半导体层，从而偶极矩可以较大。
根据一实施例的显示装置包括所述发光元件，从而正向取向的发光元件的比率增加，并且发光效率及制造良品率可以增加。
根据实施例的效果并不局限于以上举例示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的一像素的平面图。
图3是沿图2的N1-N1'线剖切的剖视图。
图4是沿图2的N2-N2'线剖切的剖视图。
图5是根据一实施例的发光元件的示意图。
图6是图5的发光元件的剖视图。
图7至图15是示出根据一实施例的发光元件的制造工艺的图。
图16及图17是根据另一实施例的发光元件的剖视图。
图18及图19是示出图16的发光元件的制造工艺中的一部分的图。
图20及图21是根据另一实施例的发光元件的剖视图。
图22是示出根据另一实施例的发光元件的第二半导体层的放大图。
图23是根据另一实施例的发光元件的示意图。
图24是图23的发光元件的剖视图。
附图标记说明
10：显示装置 RME：电极
BNL：堤层
PAS1、PAS2、PAS3：第一绝缘层至第三绝缘层
ED：发光元件 CNE：连接电极
DA：掺杂区域
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为互不相同的多种形态，并不局限于以下公开的实施例，本实施例仅用于使本发明的公开完整并且向本发明所属技术领域中具有普通知识的人完整地告知发明范围而被提供，本发明仅由权利要求的范围而被定义。
提及元件(Elements)或者层在其他元件或者层“上(On)”的情形包括在其他元件或层的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。贯穿整个说明书，相同的附图标记指代相同的构成要素。与此相同地，提及元件(Elements)或者层在其他元件或者层“下(Below)”、“左(Left)”及“右(Right)”的情形包括与其他元件或层紧邻邻近地设置的情形或者在中间夹设有其他层或者其他元件的情形。在整个说明书中，同一个附图符号表示同一构成要素。
虽然第一、第二等用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
以下，以附图为参考，对实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示视频或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，显示装置10可以包括提供显示画面的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，举例示出应用无机发光二极管显示面板的情形，但不限于此，只要能够应用相同的技术思想，则也可以应用其他显示面板。
显示装置10的形状可以多样地变形。例如，显示装置10可以具有横向长度长的矩形、纵向长度长的矩形、正方形、边角部(顶点)为弧形的四边形、其他多边形、圆形等形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中例示了第二方向DR2上的长度长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以为矩形或正方形，但不限于此，也可以是各个边相对于一方向倾斜的菱形形状。多个像素PX可以排列为条纹型或五瓦片(PenTile)型。并且，像素PX中的每一个可以包括一个以上的发出特定波长带的光的发光元件而显示特定颜色。
在显示区域DPA的周围可以布置有非显示区域NDA。非显示区域NDA可以完全或局部地包围显示区域DPA。显示区域DPA可以为矩形形状，非显示区域NDA以邻近于显示区域DPA的四条边的方式布置。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中，可以布置有包括在显示装置10中的布线或电路驱动部，或者安装有外部装置。
图2是示出根据一实施例的显示装置的一像素的平面图。
参照图2，显示装置10的像素PX中的每一个可以包括多个子像素SPXn(n为1至3)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。作为一例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。但是，并不限于此，各个子像素SPXn也可以发出相同颜色的光。在一实施例中，各个子像素SPXn可以发出蓝色的光。并且，在附图中例示了一个像素PX包括三个子像素SPXn的情形，但不限于此，像素PX可以包括更多数量的子像素。
显示装置10的各个子像素SPXn可以包括发光区域EMA及非发光区域。发光区域EMA可以是布置有发光元件ED而发出特定波长带的光的区域。非发光区域可以是未布置发光元件ED并且从发光元件ED发出的光未到达而不射出的区域。
发光区域EMA可以包括布置有发光元件ED的区域，且可以包括作为与发光元件ED邻近的区域而射出从发光元件ED发出的光的区域。不限于此，发光区域EMA还可以包括从发光元件ED发出的光被另一部件反射或折射而射出的区域。多个发光元件ED可以布置于各个子像素SPXn，并且可以包括它们所布置的区域和与其邻近的区域而形成发光区域EMA。
在附图中，例示了各个子像素SPXn的发光区域EMA具有彼此相同的面积的情形，但不限于此。在若干实施例中，各个子像素SPXn的各个发光区域EMA可以根据从布置于相应子像素SPXn的发光元件ED发出的光的颜色或波长带而具有彼此不同的面积。
并且，各个子像素SPXn还可以包括布置于非发光区域的子区域SA。子区域SA可以布置在发光区域EMA的第一方向DR1上的一侧，并且可以布置在第一方向DR1上相邻的子像素SPXn的发光区域EMA之间。例如，多个发光区域EMA和子区域SA可以分别在第二方向DR2上反复排列，并且发光区域EMA和子区域SA可以在第一方向DR1上交替排列。然而，并不限于此，在多个像素PX中，发光区域EMA和子区域SA也可以具有与图2不同的排列。
在子区域SA与发光区域EMA之间可以布置有堤层BNL，并且它们之间的间隔可以根据堤层BNL的宽度而变化。虽然在子区域SA没有布置发光元件ED而不射出光，但是可以布置有布置于各个子像素SPXn的电极RME的一部分。布置于彼此不同的子像素SPXn的电极RME可以被子区域SA的分离部ROP彼此分离而布置。
堤层BNL可以包括在平面上沿第一方向DR1及第二方向DR2延伸的部分，从而以网格型图案布置在显示区域DPA的整个表面。堤层BNL可以跨过各个子像素SPXn的边界布置，从而区分相邻的子像素SPXn。并且，堤层BNL可以布置为包围布置于每个子像素SPXn的发光区域EMA而将它们区分。
图3是沿图2的N1-N1'线剖切的剖视图。图4是沿图2的N2-N2'线剖切的剖视图。图3图示了截取布置于第一子像素SPX1的发光元件ED的截面，图4图示了截取多个接触孔CTD、CTS的截面。
结合图2参照图3至图4，显示装置10可以包括第一基板SUB以及布置于第一基板SUB上的半导体层、多个导电层及多个绝缘层。所述半导体层、导电层及绝缘层可以分别构成显示装置10的电路层和发光元件层。
具体而言，第一基板SUB可以是绝缘基板。第一基板SUB可以利用玻璃、石英或高分子树脂等绝缘物质构成。并且，第一基板SUB可以是刚性(Rigid)基板，但是也可以是可弯曲(Bending)、可折叠(Folding)、可卷曲(Rolling)等的柔性(Flexible)基板。
第一导电层可以布置于第一基板SUB上。第一导电层包括下部金属层CAS，并且下部金属层CAS布置为与第一晶体管T1的有源层ACT重叠。下部金属层CAS可以包括阻断光的材料，从而防止光入射到第一晶体管T1的有源层ACT。但是，下部金属层CAS可以省略。
缓冲层BL可以布置于下部金属层CAS及第一基板SUB上。缓冲层BL可以为了保护像素PX的晶体管免受通过易透湿的第一基板SUB渗透的水分的影响而形成在第一基板SUB上，并且可以执行表面平坦化功能。
半导体层布置于缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT可以布置为与后文所述的第二导电层的栅极电极G1局部地重叠。
半导体层可以包括单晶硅、氧化物半导体等。在另一实施例中，半导体层也可以包括多晶硅。所述氧化物半导体可以是含有铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium Zinc Oxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc Tin Oxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：Indium GalliumZinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
附图中例示了在显示装置10的子像素SPXn布置有一个第一晶体管T1的情形，然而并不限于此，显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI布置于半导体层及缓冲层BL上。第一栅极绝缘层GI可以起到第一晶体管T1的栅极绝缘膜的作用。
第二导电层布置于第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅极电极G1。栅极电极G1可以布置为在作为厚度方向的第三方向DR3上与有源层ACT的沟道区域重叠。
第一层间绝缘层IL1布置于第二导电层上。第一层间绝缘层IL1可以在第二导电层与布置于其上的其他层之间执行绝缘膜的功能，并且保护第二导电层。
第三导电层布置于第一层间绝缘层IL1上。第三导电层可以包括布置于显示区域DPA的第一电压布线VL1和第二电压布线VL2以及多个导电图案CDP1、CDP2。
第一电压布线VL1可以被施加传递到第一电极RME1的高电位电压(或者，第一电源电压)，第二电压布线VL2可以被施加传递到第二电极RME2的低电位电压(或者，第二电源电压)。第一电压布线VL1的一部分可以通过贯通第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔而与第一晶体管T1的有源层ACT接触。第一电压布线VL1可以起到第一晶体管T1的第一漏极电极D1的作用。第二电压布线VL2可以直接与后文所述的第二电极RME2连接。
第一导电图案CDP1可以通过贯通第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔而与第一晶体管T1的有源层ACT接触。并且，第一导电图案CDP1可以通过另一接触孔而与下部金属层CAS接触。第一导电图案CDP1可以起到第一晶体管T1的源极电极S1的作用。
第二导电图案CDP2可以与后文所述的第一电极RME1连接。并且，第二导电图案CDP2可以通过第一导电图案CDP1与第一晶体管T1电连接。虽然附图中例示了第一导电图案CDP1和第二导电图案CDP2彼此分离布置的情形，但是在若干实施例中，第二导电图案CDP2也可以与第一导电图案CDP1一体化而形成一个图案。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传递到第一电极RME1。
另外，虽然在附图中例示了第一导电图案CDP1和第二导电图案CDP2形成于同一层的情形，但不限于此。在若干实施例中，第二导电图案CDP2也可以形成于与第一导电图案CDP1不同的导电层(例如，将若干绝缘层置于其与第三导电层之间而布置于第三导电层上的第四导电层)。在这种情况下，第一电压布线VL1及第二电压布线VL2也可以形成于第四导电层而不是第三导电层，并且第一电压布线VL1可以通过另一导电图案而与第一晶体管T1的漏极电极D1电连接。
上述的缓冲层BL、第一栅极绝缘层GI及第一层间绝缘层IL1可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI及第一层间绝缘层IL1可以利用堆叠有包括硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氮氧化物(SiOxNy：Silicon Oxynitride)中的至少一种的无机层的双层或由它们交替堆叠的多层形成。然而，并不限于此，缓冲层BL、第一栅极绝缘层GI及第一层间绝缘层IL1也可以包括上述绝缘性材料而构成为一个无机层。并且，在若干实施例中，第一层间绝缘层IL1也可以利用诸如聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
第二导电层及第三导电层可以利用通过钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层形成。然而，并不限于此。
过孔层VIA布置于第三导电层上。过孔层VIA可以包括有机绝缘物质(例如，诸如聚酰亚胺(PI)之类的有机绝缘物质)而执行表面平坦化功能。
在过孔层VIA上布置有作为显示元件层的堤图案BP1、BP2、多个电极RME(RME1、RME2)、堤层BNL、多个发光元件ED和多个连接电极CNE(CNE1、CNE2)。并且，在过孔层VIA上可以布置有多个绝缘层PAS1、PAS2、PAS3。
多个堤图案BP1、BP2可以直接布置于过孔层VIA上。堤图案BP1、BP2可以具有沿第一方向DR1延伸的形状并且在第二方向DR2上彼此隔开。例如，堤图案BP1、BP2可以包括在各个子像素SPXn的发光区域EMA内彼此隔开的第一堤图案BP1及第二堤图案BP2。第一堤图案BP1可以以发光区域EMA的中心部为基准布置于作为第二方向DR2的一侧的左侧，第二堤图案BP2可以以发光区域EMA的中心部为基准布置于作为第二方向DR2的另一侧的右侧。在第一堤图案BP1与第二堤图案BP2之间可以布置有多个发光元件ED。
堤图案BP1、BP2沿第一方向DR1延伸的长度可以小于被堤层BNL包围的发光区域EMA的第一方向DR1上的长度。堤图案BP1、BP2可以在显示区域DPA的整个表面布置于子像素SPXn的发光区域EMA内而形成具有较窄的宽度且沿一方向延伸的岛形的图案。附图中示例了在每个子像素SPXn中两个堤图案BP1、BP2布置为具有相同的宽度的情形，但是不限于此。堤图案BP1、BP2的数量及形状可以根据电极RME的数量或布置结构而变化。
堤图案BP1、BP2可以具有以过孔层VIA的上表面为基准至少一部分凸出的结构。堤图案BP1、BP2的凸出部分可以具有倾斜的侧面，并且从发光元件ED发出的光可以在布置于堤图案BP1、BP2上的电极RME被反射而向过孔层VIA的上部方向射出。然而，并不限于此，堤图案BP1、BP2也可以具有外表面弯曲的半圆或半椭圆的形状。堤图案BP1、BP2可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质，但不限于此。
多个电极RME以沿一方向延伸的形状布置于每个子像素SPXn。多个电极RME可以沿第一方向DR1延伸而布置于子像素SPXn的发光区域EMA，并且多个电极RME可以在第二方向DR2上彼此隔开而布置。多个电极RME可以与发光元件ED电连接。各个电极RME可以通过后文所述的连接电极CNE(CNE1、CNE2)而与发光元件ED连接，并且可以将从下部的导电层施加的电信号传递到发光元件ED。
显示装置10包括布置于各个子像素SPXn的第一电极RME1及第二电极RME2。第一电极RME1以发光区域EMA的中心为基准布置于左侧，第二电极RME2在第二方向DR2上与第一电极RME1隔开而以发光区域EMA的中心为基准布置于右侧。第一电极RME1布置于第一堤图案BP1上，第二电极RME2可以布置于第二堤图案BP2上。第一电极RME1和第二电极RME2可以越过堤层BNL而局部地布置于相应的子像素SPXn和子区域SA。彼此不同的子像素SPXn的第一电极RME1和第二电极RME2可以以位于一个子像素SPXn的子区域SA内的分离部ROP为基准彼此隔开。
第一电极RME1和第二电极RME2可以至少布置在堤图案BP1、BP2的倾斜的侧面上。在一实施例中，在第二方向DR2上测量的多个电极RME隔开的间隔可以小于在第二方向DR2上测量的堤图案BP1、BP2之间的间隔。第一电极RME1和第二电极RME2可以布置为至少覆盖堤图案BP1、BP2的一侧面而反射从发光元件ED发出的光。
并且，第一电极RME1和第二电极RME2在第二方向DR2上隔开的间隔可以比堤图案BP1、BP2之间的间隔窄。第一电极RME1和第二电极RME2可以至少一部分区域直接布置在过孔层VIA上，从而它们可以布置在同一平面上。
如上文所述，多个电极RME可以布置于堤图案BP1、BP2上，并且从布置于堤图案BP1、BP2之间的发光元件ED发出的光可以在布置于堤图案BP1、BP2上的电极RME反射而向上部方向射出。各个电极RME可以包括反射率较高的导电性物质而反射从发光元件ED发出的光。
各个电极RME可以布置为从发光区域EMA延伸到子区域SA，并且可以包括与堤层BNL重叠的部分以及布置于子区域SA的部分。根据一实施例，电极RME中上表面一部分被暴露的部分可以分别布置于子区域SA。但是，并不限于此，电极RME中上表面一部分被暴露的部分也可以位于发光区域EMA内。
第一电极RME1和第二电极RME2可以分别通过在与堤层BNL重叠的部分形成的第一接触孔CTD及第二接触孔CTS而与第三导电层连接。第一电极RME1可以通过贯通其下部的过孔层VIA的第一接触孔CTD而与第二导电图案CDP2接触。第二电极RME2可以通过贯通其下部的过孔层VIA的第二接触孔CTS而与第二电压布线VL2接触。第一电极RME1可以通过第二导电图案CDP2及第一导电图案CDP1与第一晶体管T1电连接而被施加第一电源电压，第二电极RME2可以与第二电压布线VL2电连接而被施加第二电源电压。
第一绝缘层PAS1可以布置于显示区域DPA的整个表面，并且布置于过孔层VIA及多个电极RME上。第一绝缘层PAS1可以在保护多个电极RME的同时使彼此不同的电极RME相互绝缘。尤其，第一绝缘层PAS1可以在形成堤层BNL之前布置为覆盖电极RME，从而防止电极RME在形成堤层BNL的工艺中损伤。并且，第一绝缘层PAS1也可以防止布置于其上的发光元件ED与其他部件直接接触而损伤。
在示例性的实施例中，第一绝缘层PAS1可以以上其表面的一部分在沿第二方向DR2彼此隔开的电极RME之间凹陷的方式具有阶梯差。在第一绝缘层PAS1的形成有阶梯差的上表面可以布置有发光元件ED，并且在发光元件ED与第一绝缘层PAS1之间也可以形成有空间。
根据一实施例，第一绝缘层PAS1可以布置为覆盖电极RME，并且包括暴露电极RME的上表面的一部分的多个开口部。例如，第一绝缘层PAS1可以包括暴露各个电极RME的上表面一部分的接触部CT1、CT2。第一接触部CT1可以在子区域SA中布置于第一电极RME1上，第二接触部CT2可以在子区域SA中布置于第二电极RME2上。后文所述的连接电极CNE可以与通过第一接触部CT1及第二接触部CT2暴露的电极RME1及RME2接触。并且，第一绝缘层PAS1可以以在彼此不同的子像素SPXn的电极RME隔开的分离部ROP使过孔层VIA暴露的形式上表面开口。
堤层BNL可以布置于第一绝缘层PAS1上。堤层BNL可以包括沿第一方向DR1及第二方向DR2延伸的部分，并且包围各个子像素SPXn。并且，堤层BNL可以包围各个子像素SPXn的发光区域EMA及子区域SA并区分它们，并且可以包围显示区域DPA的最外围并区分显示区域DPA与非显示区域NDA。堤层BNL可以布置于整个显示区域DPA而形成网格型图案，并且在显示区域DPA中堤层BNL开口的区域可以是发光区域EMA和子区域SA。
堤层BNL可以与堤图案BP1、BP2相似地具有预定高度。在若干实施例中，堤层BNL的上表面的高度可以高于堤图案BP1、BP2的高度，并且其厚度可以等于或大于堤图案BP1、BP2的厚度。堤层BNL可以防止在显示装置10的制造工艺中的喷墨印刷工艺中墨溢出到邻近的子像素SPXn。堤层BNL可以与堤图案BP1、BP2相同地包括诸如聚酰亚胺之类的有机绝缘物质。
多个发光元件ED可以布置于第一绝缘层PAS1上。发光元件ED可以具有沿一方向延伸的形状，并且以延伸的一方向与第一基板SUB平行的方式布置。如后文所述，发光元件ED可以包括沿所述延伸的一方向布置的多个半导体层，并且所述多个半导体层可以沿与第一基板SUB的上表面平行的方向依次布置。然而，并不限于此，在发光元件ED具有不同的结构的情况下，多个半导体层也可以沿垂直于第一基板SUB的方向布置。
多个发光元件ED可以在堤图案BP1、BP2之间布置于沿第二方向DR2隔开的电极RME上。发光元件ED的延伸长度可以大于沿第二方向DR2隔开的电极RME之间的距离。发光元件ED可以布置为至少一端部布置于彼此不同的电极RME中的一个上，或者两端部分别置于彼此不同的电极RME上。各个电极RME所延伸的方向和发光元件ED延伸的方向可以实质上垂直地布置。发光元件ED可以布置为沿各个电极RME所延伸的第一方向DR1而彼此隔开，并且实质上相互平行地对齐。然而，并不限于此，发光元件ED也可以相对于各个电极RME所延伸的方向倾斜地布置。
布置于各个子像素SPXn的发光元件ED可以根据构成上述的半导体层的材料而发出彼此不同的波长带的光。然而，并不限于此，布置于各个子像素SPXn的发光元件ED可以包括相同材料的半导体层而发出相同颜色的光。发光元件ED可以与连接电极CNE(CNE1、CNE2)接触而与电极RME及过孔层VIA下部的导电层电连接，并且可以被施加电信号而发出特定波长带的光。
并且，发光元件ED可以包括掺杂为彼此不同的导电型的半导体层，并且可以通过在各个半导体层掺杂的掺杂剂(Dopant)的电荷而形成偶极矩(Dipole moment)。具有偶极矩的发光元件ED可以通过在电极RME上生成的电场接收力来改变取向方向及位置，从而布置在电极RME上。尤其，发光元件ED的一端接触的连接电极CNE的种类可以根据取向方向而变化，并且这可以决定在与电压布线VL1、VL2的电连接中是正向连接还是反向连接。
发光元件ED通过电场接收的力的强度可以根据电场的强度及发光元件ED的偶极矩大小而不同。发光元件ED通过电场接收的力的强度越大，多个发光元件ED中布置为具有正向取向的发光元件ED的数量可以越多。这意味着布置于各个子像素SPXn的发光元件ED中通过正向连接而正常发光的发光元件ED的比率增加，并且可以增加显示装置10的发光效率及制造良品率。
根据一实施例，掺杂为彼此不同的导电型的半导体层可以具有特定数值以上的掺杂浓度，使得发光元件ED能够具有较大值的偶极矩。如果所述半导体层具有较高的掺杂浓度值，则发光元件ED具有的偶极矩的大小可以增加，并且发光元件ED中具有正向取向的发光元件ED的比率可以增加。对此的详细说明将在后文叙述。
第二绝缘层PAS2可以布置于多个发光元件ED、第一绝缘层PAS1及堤层BNL上。第二绝缘层PAS2包括在堤图案BP1、BP2之间沿第一方向DR1延伸并布置于多个发光元件ED上的图案部。所述图案部可以布置为局部地包围发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端部。所述图案部在平面图上可以在各个子像素SPXn内形成线状或岛状图案。第二绝缘层PAS2的所述图案部可以在保护发光元件ED的同时在显示装置10的制造工艺中固定发光元件ED。并且，第二绝缘层PAS2也可以布置为填充发光元件ED和发光元件ED下部的第一绝缘层PAS1之间的空间。并且，第二绝缘层PAS2中的一部分可以布置于堤层BNL上部及子区域SA。第二绝缘层PAS2中的布置于子区域SA的部分可以不布置在第一接触部CT1、第二接触部CT2及分离部ROP。
多个连接电极CNE(CNE1、CNE2)可以布置于多个电极RME及发光元件ED上，并与它们分别接触。连接电极CNE可以与发光元件ED的一端部接触，通过贯通第一绝缘层PAS1及第二绝缘层PAS2的接触部CT1、CT2而与电极RME接触。
第一连接电极CNE1可以具有沿第一方向DR1延伸的形状，并且布置于第一电极RME1上。第一连接电极CNE1中布置于第一堤图案BP1上的部分可以与第一电极RME1重叠，并且可以从此沿第一方向DR1延伸。第一连接电极CNE1可以从发光区域EMA越过堤层BNL而布置到子区域SA。第一连接电极CNE1可以在子区域SA通过第一接触部CT1而与第一电极RME1接触。第一连接电极CNE1可以与发光元件ED及第一电极RME1接触，从而将从第一晶体管T1施加的电信号传递到发光元件ED。
第二连接电极CNE2可以具有沿第一方向DR1延伸的形状并布置于第二电极RME2上。第二连接电极CNE2中布置于第二堤图案BP2上的一部分可以与第二电极RME2重叠，并且从此沿第一方向DR1延伸。第二连接电极CNE2可以从发光区域EMA越过堤层BNL布置到子区域SA。第二连接电极CNE2可以在子区域SA中通过第二接触部CT2而与第二电极RME2接触。第二连接电极CNE2可以与发光元件ED及第二电极RME2接触，从而将从第二电压布线VL2施加的电信号传递到发光元件ED。
第三绝缘层PAS3布置于第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以布置于第二绝缘层PAS2的整个表面上而布置为覆盖第二连接电极CNE2，并且第一连接电极CNE1可以布置于第三绝缘层PAS3上。除了布置有第二连接电极CNE2的区域之外，第三绝缘层PAS3可以布置在过孔层VIA的整个表面上。第三绝缘层PAS3可以使第一连接电极CNE1与第二连接电极CNE2相互绝缘来使它们不直接接触。
除了布置有第一接触部CT1的部分之外，第三绝缘层PAS3可以布置在子区域SA的整个表面，并且可以覆盖第二接触部CT2及分离部ROP。由于在第一接触部CT1布置有第一连接电极CNE1，因此第三绝缘层PAS3可以暴露第一接触部CT1。由于在第二接触部CT2布置有第二连接电极CNE2，因此第三绝缘层PAS3可以将第二接触部CT2与第二连接电极CNE2一同覆盖。并且，第三绝缘层PAS3覆盖分离部ROP，从而可以与因电极RME隔开而暴露的过孔层VIA的上表面直接接触。
虽然未通过附图图示，但是在第三绝缘层PAS3及第一连接电极CNE1上还可以布置有其他绝缘层。所述绝缘层可以起到保护布置于第一基板SUB上的部件免受外部环境的影响的功能。
上述的第一绝缘层PAS1、第二绝缘层PAS2及第三绝缘层PAS3可以包括无机物绝缘性物质或有机物绝缘性物质。
图5是根据一实施例的发光元件的示意图。图6是图5的发光元件的剖视图。图6图示了穿过图5的发光元件ED的中心并沿高度方向剖切的截面。
参照图5及图6，发光元件ED可以是发光二极管(Light Emitting diode)，具体而言，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的大小且利用无机物构成的无机发光二极管。若彼此对向的两个电极之间沿特定方向形成电场，则发光元件ED可以在形成极性的所述两个电极之间整齐排列。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状。但是，发光元件ED的形态并不限于此，发光元件ED可以具有正六面体、长方体、六角柱形等多角柱的形状，或者可以具有沿一方向延伸且外表面局部地倾斜的形状等的多种形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部的电源施加的电信号而发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第一半导体层31的n型掺杂剂可以是Si、Ge、Se、Sn等。
第二半导体层32将发光层36置于之间而布置于第一半导体层31上。第二半导体层32可以是p型半导体，第二半导体层32可以包括具有AlxGayIn(1-x-y)N(在此，0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以是掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
另外，在附图中图示了第一半导体层31和第二半导体层32利用一个层构成的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，包覆层(Clad layer)或拉伸应变障碍减小(TSBR：Tensile strainbarrier reducing)层。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)与阱层(Well layer)相互交替地堆叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32施加的电信号而通过电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN等物质。尤其，在发光层36为量子层与阱层交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN等物质，阱层可以包括诸如GaN或AlInN等物质。
发光层36也可以是能带隙(Band gap)较大的种类的半导体物质和能带隙较小的半导体物质相互交替堆叠的结构，并且也可以根据发出的光的波长带而包括其他III族至V族半导体物质。发光层36发出的光并不限于蓝色波长带的光，也可以根据情况而发出红色、绿色波长带的光。
电极层37可以是欧姆(Ohmic)接触电极。然而，并不限于此，也可以是肖特基(Schottky)接触电极。发光元件ED可以包括一个以上的电极层37，但不限于此，电极层37也可以省略。
当在显示装置10中发光元件ED与电极或连接电极电连接时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少一种。
绝缘膜38布置为包围上述的多个半导体层及电极层的外表面。例如，绝缘膜38可以布置为至少包围发光层36的外表面，并且可以形成为暴露发光元件ED的长度方向上的两端部。并且，绝缘膜38在与发光元件ED的至少一端部邻近的区域中，在截面上，上表面也可以形成为弧形。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)等。附图中例示了绝缘膜38形成为单层的情形，但不限于此，在若干实施例中，绝缘膜38也可以形成为堆叠多个层的多层结构。
绝缘膜38可以执行保护所述部件的功能。绝缘膜38可以防止在与向发光元件ED传递电信号的电极直接接触的情况下可能在发光层36发生的电短路。并且，绝缘膜38可以防止发光元件ED的发光效率的降低。
并且，绝缘膜38的外表面可以被表面处理。发光元件ED可以以分散在预定的墨内的状态被喷射到电极上并整齐排列。在此，为了保持发光元件ED与墨内的邻近的其他发光元件ED分散而不聚集的状态，绝缘膜38的表面可以被疏水性或亲水性处理。
在发光元件ED中，第一半导体层31及第二半导体层32掺杂为彼此不同的导电型，它们可以具有通过下述数学式1计算的掺杂浓度指数(Index of doping concentration)。
[数学式1]
Figure BDA0003495004700000191
在所述数学式1中，“IDC”为半导体层的掺杂浓度指数，“l0”为半导体层与发光层36的界面的位置，“l”为半导体层的与发光层36接触的界面的相反侧端部面的位置，“x”为从“l0”到“l”的距离，“n(x)”为半导体层的根据x值的掺杂剂的掺杂浓度。在此，n(x)的单位为atoms/cm3，掺杂浓度指数(IDC)的单位为atoms/cm。在所述半导体层为第一半导体层31的情况下，“l0”可以是第一半导体层31与发光层36的界面的位置，“l”可以是第一半导体层31的与发光层36接触的界面的相反侧端部面的位置，“x”可以是在第一半导体层31中以“l0”为基准(即，l0＝0)朝向“l”增加的距离或位置变量。
掺杂浓度指数(IDC)可以被定义为根据距离(x)对掺杂浓度(n(x))与距离(x)的乘积进行积分而获得的值。与此相关，掺杂浓度指数(IDC)的值可以根据掺杂到半导体层31、32的掺杂剂的掺杂浓度及掺杂分布(Profile)而变化。例如，如果掺杂到半导体层31、32的掺杂剂以高浓度掺杂，则随着n(x)值变大，掺杂浓度指数(IDC)可以增加。并且，如果掺杂到半导体层31、32的掺杂剂根据位置或从发光层36的界面L0到相反侧端部面L的距离(x)具有不同的掺杂浓度(n(x))，则半导体层31、32可以具有根据位置的掺杂浓度分布，并且掺杂浓度指数(IDC)可以根据掺杂浓度分布而变化。
另外，如上文所述，发光元件ED可以两端部与第一连接电极CNE1及第二连接电极CNE2接触，接收从电压布线VL1、VL2施加的电信号而发光。发光元件ED可以包括布置有第一半导体层31的第一端部和布置有第二半导体层32或电极层37的第二端部，并且可以根据第一端部所接触的连接电极CNE而划分为沿彼此相反的方向取向的发光元件。例如，发光元件ED可以包括第一类型发光元件和第二类型发光元件，所述第一类型发光元件取向为使得与第一连接电极CNE1接触的端部是第二端部并且与第二连接电极CNE2接触的端部是第一端部，所述第二类型发光元件沿其相反方向取向。在第一类型发光元件是正向取向的发光元件的情况下，第一类型发光元件可以接收从电压布线VL1、VL2施加的信号而发光，相反，第二类型发光元件作为反向取向的发光元件，可能不发光。
随着布置于各个子像素SPXn的发光元件ED中，正向取向的发光元件(例如，第一类型发光元件)的数量增多，显示装置10的发光效率及制造良品率可以增加。发光元件ED可以根据掺杂到第一半导体层31和第二半导体层32的掺杂剂的电荷而具有偶极矩，随着偶极矩的大小增大，通过电场接收的力可以增加。随着通过电场接收的力增加，发光元件ED的两端部按期望的方向取向的可能性可以增加，并且显示装置10的发光效率及制造良品率可以增加。
在发光元件ED中，第一半导体层31的长度HA可以大于第二半导体层32的第二长度HB及发光层36的第三长度HC。发光元件ED的总长度中，第一半导体层31的第一长度HA占据的比率可以为80％以上，并且第一半导体层31具有较高的掺杂浓度指数(IDC)可以是使发光元件ED具有较大的偶极矩的重要因素。
根据一实施例，在发光元件ED中，第一半导体层31可以具有预定数值以上的掺杂浓度指数(IDC)值，并且偶极矩可以具有较大的值。作为一例，第一半导体层31的n型掺杂剂的掺杂浓度指数(IDC)可以具有2.5×1011atoms/cm以上的值，在显示装置10中，布置于各个子像素SPXn的多个发光元件ED中，第一端部与第二连接电极CNE2接触的正向取向的发光元件可以为60％以上。在发光元件ED的第一半导体层31具有2.5×1011atoms/cm以上的掺杂浓度指数(IDC)值的情况下，发光元件ED可以具有能够通过电场接收充分的强度的力的偶极矩值。布置于各个子像素SPXn的发光元件ED中的一半以上或者60％以上的发光元件ED可以通过电场接收充分的强度的力，从而具有正向取向。
然而，并不限于此，随着第一半导体层31的掺杂浓度指数(IDC)值增大，正向取向的发光元件ED的数量可以增加。在一实施例中，发光元件ED的第一半导体层31的掺杂浓度指数(IDC)值可以具有4×1011atoms/cm以上的值，布置于各个子像素SPXn的多个发光元件ED中，正向取向的发光元件可以为80％以上。随着第一半导体层31的掺杂浓度指数(IDC)值增加，正向取向发光元件的比率可以增加，并且显示装置10的发光效率及制造良品率可以增加。
在一实施例中，发光元件ED可以与第一半导体层31的位置无关地具有实质上相同的掺杂浓度(n(x))，在这种情况下，掺杂浓度指数(IDC)可以根据掺杂浓度(n(x))和第一半导体层31的第一长度HA进行调节。作为一例，发光元件ED可以具有4μm至6μm的范围的长度，并且第一半导体层31的第一长度HA可以具有3500nm至5000nm的范围，并且n型掺杂剂的掺杂浓度(n(x))可以与位置无关地具有1×1018atoms/cm3以上的值。在若干实施例中，第一半导体层31的n型掺杂剂的掺杂浓度(n(x))可以与位置无关地具有6×1018atoms/cm3以上的值。在这种情况下，第一半导体层31的掺杂浓度指数(IDC)可以具有5×1011atoms/cm以上的值，并且发光元件ED可以具有较大值的偶极矩。
另外，第一半导体层31的掺杂浓度指数(IDC)值是根据距离(x)对从与发光层36的界面L0到其相反侧端部L的掺杂浓度(n(x))与距离(x)的乘积进行积分的积分值，因此与第一半导体层31的位置无关地，掺杂浓度(n(x))可能不相同。在若干实施例中，第一半导体层31可以包括掺杂浓度(n(x))彼此不同的区域，从而根据掺杂区域具有掺杂浓度分布，并且在各个区域中计算的掺杂浓度指数(IDC)值的和可以为2.5×1011atoms/cm以上。即使发光元件ED包括掺杂浓度不同的区域，也具有预定数值以上的掺杂浓度指数(IDC)值，从而偶极矩可以较大，并且在显示装置10中，正向取向的发光元件ED的比率可以增加，从而发光效率及制造良品率可以增加。
以下，参照其他附图，对根据一实施例的显示装置10的制造工艺进行说明。
图7至图15是示出根据一实施例的发光元件的制造工艺的图。在图7至图15中，依次图示了发光元件ED的制造工艺。
首先，参照图11，准备包括基底基板110、布置于基底基板110上的缓冲物质层120以及布置于缓冲物质层120上的子半导体层130的对象基板100。基底基板110可以包括诸如蓝宝石基板(Al2O3)及玻璃之类的透明性基板。但是，并不限于此，也可以利用诸如GaN、SiC、ZnO、Si、GaP及GaAs等的导电性基板构成。基底基板110的厚度不受特别限制，作为一例，基底基板110的厚度可以具有400μm至1500μm的范围。
在基底基板110上形成有多个半导体层。通过外延法(Epitaxial)生长的多个半导体层可以通过使晶种(Seed)结晶生长而形成。在此，形成半导体层的方法可以是电子束沉积法、物理气相沉积法(PVD：Physical vapor deposition)、化学气相沉积法(CVD：Chemical vapor deposition)、等离子体激光沉积法(PLD：Plasma laser deposition)、双重型热沉积法(Dual-type thermal evaporation)、溅射(Sputtering)、金属-有机物化学气相沉积法(MOCVD：Metal organic chemical vapor deposition)等，优选地，可以通过金属-有机物化学气相沉积法(MOCVD)形成。然而，并不限于此。
用于形成多个半导体层的前体物质在用于形成目标物质而通常可以选择的范围内不受特别限制。作为一例，前体物质可以包括含有诸如甲基或乙基之类的烷基的金属前体。例如，如根据一实施例的发光元件ED，在第一半导体层31、第二半导体层32及发光层36包括AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种的实施例中，所述金属前体可以为三甲基镓(Ga(CH3)3)、并且可以是诸如三甲基铝(Al(CH3)3)、磷酸三乙酯((C2H5)3PO4)之类的化合物。然而，并不限于此。多个半导体层可以通过利用所述金属前体及非金属前体的沉积工艺形成。以下，省略说明形成多个半导体层的方法或工艺条件等，对发光元件ED的制造方法的顺序或堆叠结构进行详细说明。
在基底基板110上形成缓冲物质层120和子半导体层130。缓冲物质层120和子半导体层130可以为了减小形成在其上的第一半导体物质层310(参照图8)与基底基板110之间的晶格常数差而布置。
作为一例，缓冲物质层120可以包括未掺杂(Undoped)半导体，子半导体层130可以包括以低浓度掺杂的半导体。缓冲物质层120和子半导体层130可以包括实质上与第一半导体物质层310相同的物质，并且可以是未掺杂为n型或p型的物质，或者掺杂浓度可以小于第一半导体物质层310的掺杂浓度。在示例性的实施例中，缓冲物质层120及子半导体层130可以是InAlGaN、GaN、AlGaN、InGaN、AlN及InN中的至少一种，但不限于此。
接着，参照图8，在对象基板100上形成半导体结构物300。半导体结构物300可以包括第一半导体物质层310、发光物质层360、第二半导体物质层320及电极物质层370。半导体结构物300中包括的多个层可以分别对应于根据一实施例的发光元件ED中包括的多个层。即，它们可以分别包括与发光元件ED的第一半导体层31、发光层36、第二半导体层32及电极层37相同的物质。
可以通过调节在形成第一半导体物质层310的工艺中注入的掺杂剂量来调节第一半导体物质层310的掺杂浓度。如上文所述，为了使发光元件ED的第一半导体层31具有预定数值以上的掺杂浓度指数(IDC)，可以调节第一半导体物质层310的掺杂浓度。
在一实施例中，半导体结构物300可以与第一半导体物质层310的位置无关地具有实质上相同的掺杂浓度(n(x))，并且对于第一半导体物质层310而言，长度可以具有3500nm至5000nm的范围，n型掺杂剂的掺杂浓度(n(x))可以与位置无关地具有1×1018atoms/cm3以上的值。在若干实施例中，第一半导体物质层310的掺杂浓度(n(x))可以与位置无关地具有6×1018atoms/cm3以上的值。在这种情况下，在后续工艺中制造的发光元件ED中，第一半导体层31的掺杂浓度指数(IDC)可以具有5×1011atoms/cm以上的值，并且发光元件ED可以具有较大值的偶极矩。
接着，参照图9至图12，蚀刻半导体结构物300而形成彼此隔开的半导体棒SR。根据一实施例，蚀刻半导体结构物300的步骤可以包括在半导体结构物300上形成掩模层400和掩模图案500的步骤、沿掩模图案500蚀刻掩模层400的第一蚀刻工艺以及沿蚀刻后的掩模层400蚀刻半导体结构物300的第二蚀刻工艺。
首先，如图9所示，在半导体结构物300上形成掩模层400及掩模图案500。掩模层400可以包括布置在电极物质层370上的第一绝缘掩模层410和第二绝缘掩模层420，并且掩模图案500可以彼此隔开地布置在第二绝缘掩模层420上。可以沿掩模图案500彼此隔开的空间蚀刻绝缘掩模层410、420，并且沿蚀刻后的绝缘掩模层410、420的彼此隔开的空间蚀刻半导体结构物300。在若干实施例中，掩模图案500可以具有彼此相同的直径或宽度。由于半导体结构物300中因与布置有掩模图案500的部分重叠而未被蚀刻的部分形成半导体棒SR，因此掩模图案500具有的直径可以与发光元件ED的直径实质上相同。由于掩模图案500具有相同的直径或宽度，因此发光元件ED也可以具有实质上相同的直径。
第一绝缘掩模层410和第二绝缘掩模层420可以包括绝缘性物质，掩模图案500可以包括金属材料。例如，绝缘掩模层410、420可以分别为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)等。掩模图案500可以包括诸如铬(Cr)之类的金属，但不限于此。
接着，如图10至图12所示，执行沿掩模图案500蚀刻掩模层400的第一蚀刻工艺和沿蚀刻后的掩模层400在垂直于对象基板100的上表面的方向上蚀刻半导体结构物300的第二蚀刻工艺。
所述蚀刻工艺可以是干式蚀刻法、湿式蚀刻法、反应性离子蚀刻法(RIE：Reactiveion etching)、电感耦合等离子体反应性离子蚀刻法(ICP-RIE：Inductively coupledplasma reactive ion etching)等。在干式蚀刻法的情况下，可以进行各向异性蚀刻，从而适合于垂直蚀刻。在利用上述方法的蚀刻法的情况下，蚀刻剂(Etchant)可以为Cl2或O2等。然而，不限于此。
在第一蚀刻工艺中，可以蚀刻掩模层400而形成孔hole，在第二蚀刻工艺中，可以沿孔hole蚀刻半导体结构物300而形成多个半导体棒SR。在一实施例中，第一蚀刻工艺和第二蚀刻工艺可以分别是干式蚀刻工艺及湿式蚀刻工艺，但不限于此。在若干实施例中，也可以通过沿掩模图案500连续的蚀刻工艺来蚀刻掩模层400和半导体结构物300。
此后，去除残留的掩模层400和掩模图案500。半导体结构物300的层可以通过蚀刻工艺形成包括第一半导体层31、发光层36、第二半导体层32及电极层37的半导体棒SR，半导体棒SR可以将孔hole置于之间而彼此隔开。在蚀刻工艺中，第一半导体物质层310没有被完全蚀刻，下部的剩余半导体层311可以留下，在孔hole中，剩余半导体层311的上表面的一部分可以暴露。
接着，参照图13及图14，形成部分包围半导体棒SR的侧面的绝缘膜38。形成绝缘膜38的工艺可以通过执行如下的第三蚀刻工艺来形成：在半导体棒SR的外表面形成绝缘覆膜380，然后执行部分地去除绝缘覆膜380来使得半导体棒SR的上表面暴露。
绝缘覆膜380是形成在半导体棒SR的外表面的绝缘物质，可以利用在被垂直蚀刻的半导体棒SR的外表面涂覆或浸渍绝缘物质的方法等来形成。然而，不限于此。作为一例，绝缘覆膜380可以通过原子层沉积法(ALD：Atomic layer deposition)或化学气相沉积法(CVD)形成。
绝缘覆膜380也可以形成在半导体棒SR的侧表面、上表面上以及在半导体棒SR隔开的区域中暴露的剩余半导体层311上。部分去除绝缘覆膜380的工艺可以执行作为各向异性蚀刻的干式蚀刻或回蚀等工艺。在附图中，绝缘覆膜380的上表面被去除而暴露电极层37，在该过程中，电极层37也可以被部分地去除。即，在发光元件ED中，最终制造的发光元件ED的电极层37的厚度可以小于在制造过程中形成的电极物质层370的厚度。
虽然在附图中图示了电极层37的上表面部分地暴露并且绝缘膜38的上表面平坦的情形，但是不限于此。在若干实施例中，绝缘膜38的外表面在包围电极层37的区域中可以形成为部分弯曲。在部分去除绝缘覆膜380的工艺中，不仅是绝缘覆膜380的上表面，而且绝缘覆膜380的侧表面也被部分去除，因此包围多个层的绝缘膜38可以形成为端部面被部分蚀刻的状态。尤其，通过去除绝缘覆膜380的上部面，可以形成为在发光元件ED中部分地去除与电极层37邻近的绝缘膜38的外表面的状态。
最后，如图15所示，将形成有绝缘膜38的半导体棒SR从剩余半导体层311分离而制造发光元件ED。半导体棒SR可以沿第一半导体层31的下端部与剩余半导体层311连接的部分的分离面SL分离。分离面SL可以平行于在孔hole暴露的剩余半导体层311的上表面。最终制造的发光元件ED的第一半导体层31的长度可以比半导体结构物300的第一半导体物质层310的长度短。第一半导体层31的掺杂浓度指数(IDC)可以根据从与发光层36的界面到相对侧端部面的距离而变化。考虑到制造的发光元件ED的第一半导体层31具有的掺杂浓度指数(IDC)值，可以调节第一半导体物质层310的掺杂剂的掺杂浓度和其长度。
以下，进一步参照其他附图，对显示装置10的多种实施例进行说明。
图16及图17是根据另一实施例的发光元件的剖视图。
参照图16和图17，根据一实施例的发光元件ED1、ED2可以包括第一半导体层31具有彼此不同的掺杂浓度(n(x))的掺杂区域DA1、DA2。第一半导体层31可以包括第一掺杂区域DA1以及n型掺杂剂的掺杂浓度不同于第一掺杂区域DA1的n型掺杂剂的掺杂浓度的第二掺杂区域DA2。第一掺杂区域DA1可以布置为与发光层36接触，第二掺杂区域DA2可以布置为与第一掺杂区域DA1接触。
第一掺杂区域DA1和第二掺杂区域DA2的n型掺杂剂的掺杂浓度(n(x))可以彼此不同，并且第一半导体层31的掺杂浓度(n(x))可以具有根据与发光层36和第一掺杂区域DA1的第一界面L0的距离(x)而变化的分布。从第一界面L0到第一掺杂区域DA1与第二掺杂区域DA2的第二界面L1的掺杂浓度(n(x))可以为第一掺杂区域DA1的n型掺杂剂掺杂浓度，从第二界面L1到第一半导体层31的第一界面L0的相对侧端部面L2的掺杂浓度(n(x))可以为第二掺杂区域DA2的n型掺杂剂掺杂浓度。
据此，第一半导体层31的掺杂浓度指数(IDC)值可以被定义为第一掺杂区域DA1的掺杂浓度指数值与第二掺杂区域DA2的掺杂浓度指数值的和。即，第一半导体层31的掺杂浓度指数值可以是从第一界面L0到第二界面L1的掺杂浓度指数值与从第二界面L1到第一半导体层31的端部面L2的掺杂浓度指数值的和。第一界面L0与第二界面L1之间的掺杂浓度指数可以是第一掺杂区域DA1的掺杂浓度(n(x))与距离(x)的乘积的根据距离(x)的积分值，第二界面L1到第一半导体层31的端部面L2的掺杂浓度指数可以是第二掺杂区域DA2的掺杂浓度(n(x))与距离(x)的乘积的根据距离(x)的积分值。在这种情况下，第一半导体层31的掺杂浓度指数(IDC)可以由如下数学式2表示。
[数学式2]
Figure BDA0003495004700000271
在所述数学式2中，“IDC”为第一半导体层31的掺杂浓度指数，“l0”为第一半导体层31的第一掺杂区域DA1与发光层36的界面的位置，“l1”为第一掺杂区域DA1与第二掺杂区域DA2接触的界面的位置，“l2”为第一半导体层31的与发光层36接触的界面的相反侧端部面的位置，“x”为从“l0”(例如，l0＝0)到“l1”或“l2”的距离，“n1(x)”为第一掺杂区域DA1的根据x值的掺杂剂的掺杂浓度，“n2(x)”为第二掺杂区域DA2的根据x值的掺杂剂的掺杂浓度。
由于第一半导体层31包括第一掺杂区域DA1及第二掺杂区域DA2，因此第一半导体层31的掺杂浓度指数(IDC)可以根据掺杂浓度分布及各个掺杂区域DA1、DA2的长度而变化。第一掺杂区域DA1和第二掺杂区域DA2的长度HA1、HA2可以根据各个掺杂区域DA1、DA2的掺杂浓度来调节。第一掺杂区域DA1和第二掺杂区域DA2可以具有彼此不同的长度HA1、HA2，例如，如图16的实施例所示，第一掺杂区域DA1的长度HA1可以大于第二掺杂区域DA2的长度HA2。作为一例，第一掺杂区域DA1的长度HA1可以具有2000nm至2500nm的范围，第二掺杂区域DA2的长度HA2可以具有1500nm至2300nm的范围。
然而，不限于此，如图17的实施例所示，第一掺杂区域DA1的长度HA1可以小于第二掺杂区域DA2的长度HA2。例如，第一掺杂区域DA1的长度HA1可以具有1500nm至2300nm的范围，第二掺杂区域DA2的长度HA2可以具有2000nm至2500nm的范围。然而，即使第一掺杂区域DA1和第二掺杂区域DA2具有相对较小的长度HA1、HA2，这些长度也可以分别大于第二半导体层32的长度HB、发光层36的长度HC及电极层37的长度。
在第一掺杂区域DA1的掺杂浓度小于第二掺杂区域DA2的掺杂浓度的实施例中，在图16的发光元件ED1中，第一半导体层31中掺杂浓度大的第二掺杂区域DA2占据的比率小于图17的发光元件ED2中的比率，因此第一半导体层31掺杂浓度指数(IDC)值也可以较小。然而，与各个掺杂区域DA1、DA2的长度HA1、HA2无关，各个发光元件ED1、ED2可以具有第一半导体层31的掺杂浓度指数(IDC)值可以具有大于2.5×1011atoms/cm的值的掺杂浓度(n(x))。
图16及图17的发光元件ED1、ED2可以通过在制造工艺中的形成第一半导体物质层310的工艺中调节掺杂剂的含量来制造。
图18及图19是示出图16的发光元件的制造工艺中的一部分的图。
参照图18及图19，在子半导体层130上形成第一半导体物质层310的过程中，可以首先形成第一半导体物质层310的基底层310_L，然后调节注入的掺杂剂的含量来形成上部层310_U。第一半导体物质层310可以包括掺杂剂的浓度彼此不同的上部层310_U及基底层310_L，它们可以分别形成发光元件ED1、ED2的第一掺杂区域DA1和第二掺杂区域DA2。
根据一实施例，第一半导体层31包括具有彼此不同的掺杂浓度的掺杂区域DA1、DA2，从而发光元件ED1、ED2可以具有根据位置的掺杂浓度分布。但是，各个掺杂区域DA1、DA2的掺杂浓度可以进行调节，以使第一半导体层31的掺杂浓度指数(IDC)具有预定数值以上的值。显示装置10包括包含具有多个掺杂区域DA1、DA2的第一半导体层31的发光元件ED1、ED2，从而可以增加正向取向的发光元件ED的比率，并且可以提高发光效率及制造良品率。
根据一实施例，在半导体结构物300中，第一半导体物质层310的上部层310_U或第一掺杂区域DA1的n型掺杂剂的掺杂浓度可以为7×1018atoms/cm3以上，第一半导体物质层310的基底层310_L或第二掺杂区域DA2的n型掺杂剂的掺杂浓度可以为8×1018atoms/cm3以上。第一掺杂区域DA1或上部层310_U的长度可以具有2000nm至2500nm的范围，第二掺杂区域DA2或基底层310_L的长度可以具有1500nm至2300nm的范围，或者可以具有相反的长度。在第一半导体物质层310的各个层310_U、310_L具有上述掺杂浓度(n(x))及长度HA1、HA2的情况下，在利用半导体结构物300制造的发光元件ED1、ED2中，第一半导体层31的掺杂浓度指数(IDC)可以大于2.5×1011atoms/cm。
另外，第一半导体层31可以包括更多数量的掺杂区域，并且根据位置的掺杂浓度分布可以更多样地变化。
图20及图21是根据另一实施例的发光元件的剖视图。
参照图20及图21，根据一实施例的发光元件ED3、ED4中，第一半导体层31可以包括更多的掺杂区域DA1、DA2、DA3。第一半导体层31可以包括第一掺杂区域DA1、第二掺杂区域DA2以及第三掺杂区域DA3，所述第一掺杂区域DA1布置为与发光层36接触，第二掺杂区域DA2布置为与第一掺杂区域DA1接触并且n型掺杂剂的掺杂浓度与第一掺杂区域DA1的n型掺杂剂的掺杂浓度不同，第三掺杂区域DA3布置为与第二掺杂区域DA2接触并且n型掺杂剂的掺杂浓度与第二掺杂区域DA2的n型掺杂剂的掺杂浓度不同。第一半导体层31可以从发光层36到端部面依次布置有第一掺杂区域DA1、第二掺杂区域DA2及第三掺杂区域DA3。
掺杂区域DA1、DA2、DA3的掺杂浓度(n(x))可以彼此不同，第一半导体层31的掺杂浓度(n(x))可以具有根据与发光层36和第一掺杂区域DA1的第一界面L0的距离(x)而变化的分布。从第一界面L0到第一掺杂区域DA1与第二掺杂区域DA2的第二界面L1的掺杂浓度(n(x))可以为第一掺杂区域DA1的n型掺杂剂掺杂浓度，从第二界面L1到第二掺杂区域DA2与第三掺杂区域DA3的第三界面L2的掺杂浓度(n(x))可以为第二掺杂区域DA2的n型掺杂剂掺杂浓度，从第三界面L2到第一半导体层31的端部面L3的掺杂浓度(n(x))可以为第三掺杂区域DA3的n型掺杂剂掺杂浓度。因此，第一半导体层31的掺杂浓度指数(IDC)值可以被定义为第一掺杂区域DA1的掺杂浓度指数值、第二掺杂区域DA2的掺杂浓度指数值及第三掺杂区域DA3的掺杂浓度指数值的和。在这种情况下，第一半导体层31的掺杂浓度指数(IDC)可以由如下数学式3表示。
[数学式3]
Figure BDA0003495004700000291
在所述数学式3中，“IDC”为第一半导体层31的掺杂浓度指数，“l0”为第一半导体层31的第一掺杂区域DA1与发光层36的界面的位置，“l1”为第一掺杂区域DA1与第二掺杂区域DA2接触的界面的位置，“l2”为第二掺杂区域DA2与第三掺杂区域DA3接触的界面的位置，“l3”为第一半导体层31的与发光层36接触的界面的相反侧端部面的位置，“x”为从“l0”(例如，l0＝0)到“l1”或“l2”或“l3”的距离，“n1(x)”为第一掺杂区域DA1的根据x值的掺杂剂的掺杂浓度，“n2(x)”为第二掺杂区域DA2的根据x值的掺杂剂的掺杂浓度，“n3(x)”为第三掺杂区域DA3的根据x值的掺杂剂的掺杂浓度。
由于第一半导体层31包括更多数量的掺杂区域DA1、DA2、DA3，因此第一半导体层31的掺杂浓度指数(IDC)可以根据掺杂浓度分布及各个掺杂区域DA1、DA2、DA3的长度而变化。第一掺杂区域DA1、第二掺杂区域DA2及第三掺杂区域DA3的长度HA1、HA2、HA3可以根据各个掺杂区域DA1、DA2、DA3的掺杂浓度来调节。例如，如图20的实施例所示，第一掺杂区域DA1的长度HA1可以大于第二掺杂区域DA2的长度HA2及第三掺杂区域DA3的长度HA3，第二掺杂区域DA2的长度HA2可以小于第三掺杂区域DA3的长度HA3。然而，不限于此，如图21的实施例所示，第一掺杂区域DA1的长度HA1可以小于第二掺杂区域DA2的长度HA2及第三掺杂区域DA3的长度HA3，第二掺杂区域DA2的长度HA2可以大于第三掺杂区域DA3的长度HA3。然而，掺杂区域DA1、DA2、DA3中具有最小长度的掺杂区域可以至少大于第二半导体层32的长度HB、发光层36的长度HC及电极层37的长度。
根据各掺杂区域DA1、DA2、DA3的长度关系，掺杂剂的掺杂浓度的大小关系也可以多样地变化。如图20的实施例所示，在第一掺杂区域DA1的长度HA1最长的情况下，第一掺杂区域DA1的掺杂浓度可以大于第二掺杂区域DA2及第三掺杂区域DA3的掺杂浓度，第二掺杂区域DA2的掺杂浓度可以大于第三掺杂区域DA3的掺杂浓度。即，第一半导体层31可以具有掺杂浓度(n(x))从与发光层36的第一界面L0向端部面L3减小的掺杂浓度分布。然而，在相同的掺杂区域DA1、DA2、DA3内，与位置无关，可以具有相同的掺杂浓度。
类似于参照其他附图上文所述，根据本实施例的发光元件ED3也可以通过调节半导体结构物300的第一半导体物质层310具有的掺杂浓度分布来制造。发光元件ED3可以通过第一半导体物质层310的各个层被调节为掺杂浓度及长度彼此不同的半导体结构物300来制造。
在若干实施例中，在半导体结构物300中，第一半导体物质层310的第一掺杂区域的n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以上，第二掺杂区域及第三掺杂区域的n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以下。类似于发光元件ED3的第一半导体层31，第一半导体物质层310也可以具有彼此不同的掺杂区域，第一半导体物质层310的掺杂区域可以分别对应于发光元件ED的掺杂区域DA1、DA2、DA3。
根据一实施例，在发光元件ED3的第一半导体层31及半导体结构物300的第一半导体物质层310中，第一掺杂区域DA1的长度HA1可以具有1800nm至2500nm的范围，第二掺杂区域DA2的长度HA2可以具有500nm至1200nm的范围，第三掺杂区域DA3的长度HA3可以具有1500nm至2200nm的范围。在掺杂区域DA1、DA2、DA3具有上述掺杂浓度(n(x))及长度HA1、HA2、HA3的情况下，在发光元件ED3中，第一半导体层31的掺杂浓度指数(IDC)可以大于2.5×1011atoms/cm。
如图21的实施例所示，在第一掺杂区域DA1的长度HA1最短的情况下，第一掺杂区域DA1的掺杂浓度可以小于第二掺杂区域DA2及第三掺杂区域DA3的掺杂浓度，或者第二掺杂区域DA2的掺杂浓度可以小于第一掺杂区域DA1及第三掺杂区域DA3的掺杂浓度。即，第一半导体层31可以具有掺杂浓度(n(x))从与发光层36的第一界面L0向端部面L3减小的掺杂浓度分布，或者可以具有掺杂浓度(n(x))从与发光层36的第一界面L0向端部面L3减小后再次增大的掺杂浓度分布。
在若干实施例中，第一掺杂区域DA1的掺杂浓度可以小于第二掺杂区域DA2及第三掺杂区域DA3的掺杂浓度，第二掺杂区域DA2的掺杂浓度可以小于第三掺杂区域DA3的掺杂浓度。例如，第三掺杂区域DA3的n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以上，第一掺杂区域DA1及第二掺杂区域DA2的n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以下。第一掺杂区域DA1的长度HA1可以具有500nm至1200nm的范围，第二掺杂区域DA2的长度HA2可以具有1800nm至2500nm的范围，第三掺杂区域DA3的长度HA3可以具有1500nm至2200nm的范围。
或者，在若干实施例中，第一掺杂区域DA1及第三掺杂区域DA3的掺杂浓度可以大于第二掺杂区域DA2的掺杂浓度，第一掺杂区域DA1及第三掺杂区域DA3的掺杂浓度可以彼此相同。例如，第一掺杂区域DA1及第三掺杂区域DA3的n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以上，第二掺杂区域DA2的n型掺杂剂的掺杂浓度可以为6×1018atoms/cm3以下。第一掺杂区域DA1的长度HA1可以具有500nm至1200nm的范围，第二掺杂区域DA2的长度HA2可以具有1800nm至2500nm的范围，第三掺杂区域DA3的长度HA3可以具有1500nm至2200nm的范围。在掺杂区域DA1、DA2、DA3具有上述掺杂浓度(n(x))及长度HA1、HA2、HA3的情况下，在发光元件ED3中，第一半导体层31的掺杂浓度指数(IDC)可以大于2.5×1011atoms/cm。
图22是示出根据另一实施例的发光元件的第二半导体层的放大图。
参照图22，在根据一实施例的发光元件ED5中，第二半导体层32也可以包括具有彼此不同的掺杂浓度的掺杂区域DA4、DA5。作为一例，第二半导体层32可以包括第四掺杂区域DA4以及p型掺杂剂的掺杂浓度与第四掺杂区域DA4的p型掺杂剂的掺杂浓度不同的第五掺杂区域DA5。第四掺杂区域DA4可以布置为与发光层36接触，第五掺杂区域DA5可以布置于第四掺杂区域DA4及电极层37之间。类似于数学式1，第二半导体层32的掺杂浓度指数可以被定义为对从第四掺杂区域DA4与发光层36之间的界面到第五掺杂区域DA5与电极层37之间的界面的掺杂浓度(n(x))与距离x的乘积的积分值。各个掺杂区域DA4、DA5的掺杂浓度也可以调节，从而第二半导体层32具有预定数值以上的掺杂浓度指数，使得发光元件ED5的偶极矩可以具有较大的值。
另外，发光元件ED的形状及材料不限于图5。在若干实施例中，发光元件ED也可以包括更多数量的层，或者也可以具有其他形状。
图23是根据另一实施例的发光元件的示意图。图24是图23的发光元件的剖视图。图24是沿长度方向剖切发光元件ED6的剖面，图示了多个半导体层堆叠的情形。
参照图23及图24，根据一实施例的发光元件ED6还可以包括布置于第一半导体层31与发光层36之间的第三半导体层33，布置于发光层36与第二半导体层32之间的第四半导体层34及第五半导体层35。图23及图24的发光元件ED6与图5的实施例的差异在于，还布置有多个半导体层33、34、35及多个电极层37A、37B，并且发光层36包括其他元素。以下，省略重复的说明，以差异为中心进行描述。
在图5的发光元件ED中，发光层36可以包括氮(N)而发出蓝色(Blue)或绿色(Green)的光。相反，在图23的发光元件ED6中，发光层36及其他半导体层可以是分别包括磷(P)的半导体。根据一实施例的发光元件ED6可以发出中心波长带具有620nm至750nm的范围的红色(Red)的光。
第一半导体层31是n型半导体层，可以包括具有化学式InxAlyGa(1-x-y)P(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。第一半导体层31可以是掺杂为n型的InAlGaP、GaP、AlGaP、InGaP、AlP及InP中的一种以上。例如，第一半导体层31可以是掺杂有n型Si的n-AlGaInP。
第二半导体层32是p型半导体层，可以包括具有化学式InxAlyGa(1-x-y)P(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。第二半导体层32可以是掺杂为p型的InAlGaP、GaP、AlGaNP、InGaP、AlP及InP中的一种以上。例如，第二半导体层32可以是掺杂有p型Mg的p-GaP。
发光层36可以利用包含磷(P)的物质构成，并且可以包括单量子阱结构或多量子阱结构的物质而发出特定波长带的光。发光层36的量子层可以包括诸如AlGaP或AlInGaP等的物质，阱层可以包括诸如GaP或AlInP等的物质。例如，发光层36可以包括AlGaInP作为量子层，包括AlInP作为阱层，从而发出具有620nm至750nm的中心波长带的红色光。
发光元件ED6可以包括与发光层36邻近布置的包覆层(Clad layer)。如图所示，在发光层36的上下布置于第一半导体层31以及第二半导体层32之间的第三半导体层33和第四半导体层34可以是包覆层。
第三半导体层33可以布置于第一半导体层31与发光层36之间。与第一半导体层31相同，第三半导体层33可以是n型半导体层，并且第三半导体层33可以包括具有化学式InxAlyGa(1-x-y)P(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是n-AlGaInP，第三半导体层33可以是n-AlInP。然而，不限于此。
第四半导体层34可以布置于发光层36与第二半导体层32之间。与第二半导体层32相同，第四半导体层34可以是p型半导体，并且第四半导体层34可以包括具有化学式InxAlyGa(1-x-y)P(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是p-GaP，第四半导体层34可以是p-AlInP。
第五半导体层35可以布置于第四半导体层34与第二半导体层32之间。与第二半导体层32及第四半导体层34相同，第五半导体层35可以是掺杂为p型的半导体。在若干实施例中，第五半导体层35可以执行减小第四半导体层34与第二半导体层32之间的晶格常数(Lattice constant)差异的功能。第五半导体层35可以是拉伸应变障碍减小(TSBR：Tensile strain barrier reducing)层。例如，第五半导体层35可以包括p-GaInP、p-AlInP、p-AlGaInP等，但不限于此。
第一电极层37A和第二电极层37B可以分别布置在第一半导体层31及第二半导体层32的一面上。第一电极层37A可以布置在第一半导体层31的下表面，第二电极层37B可以布置在第二半导体层32的上表面。然而，不限于此，第一电极层37A及第二电极层37B中的至少一个可以省略。例如，在发光元件ED6中，在第一半导体层31的下表面可以不布置第一电极层37A，在第二半导体层32的上表面可以仅布置一个第二电极层37B。根据一实施例的发光元件ED6可以包括更多数量的半导体层而发出红色的光。
以上参照附图说明了本发明的实施例，但在本发明所属技术领域中具有普通知识的人员可以理解的是，可以在不改变本发明的其技术思想或者必要特征的情况下以其他具体形态实施。因此，以上记载的实施例应当理解为在所有方面均为示例性的，而不是限定性的。

Claims (26)

1.一种发光元件，包括：
掺杂有n型掺杂剂的第一半导体层；
掺杂有p型掺杂剂的第二半导体层；
发光层，布置于所述第一半导体层与所述第二半导体层之间；以及
绝缘膜，包围所述第一半导体层、所述第二半导体层及所述发光层的外表面，
其中，在所述第一半导体层，通过如下数学式1表示的掺杂浓度指数为2.5×1011atoms/cm以上，
[数学式1]
Figure FDA0003495004690000011
在所述数学式1中，“IDC”为半导体层的掺杂浓度指数，“l0”为半导体层与发光层的界面的位置，“l”为半导体层的与发光层接触的界面的相反侧端部面的位置，“x”在半导体层中以“l0”为基准朝向“l”增加的距离，“n(x)”为半导体层的根据x值的掺杂剂的掺杂浓度，其中，l0＝0。
2.根据权利要求1所述的发光元件，其中，
所述第一半导体层的所述掺杂浓度指数为4×1011atoms/cm以上。
3.根据权利要求1所述的发光元件，其中，
所述第一半导体层包括第一掺杂区域及第二掺杂区域，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第一掺杂区域的所述n型掺杂剂的掺杂浓度。
4.根据权利要求3所述的发光元件，其中，
所述第一掺杂区域的长度与所述第二掺杂区域的长度不同，所述第一掺杂区域布置为与所述发光层接触。
5.根据权利要求1所述的发光元件，其中，
所述第一半导体层包括第一掺杂区域、第二掺杂区域及第三掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域布置为与所述第一掺杂区域接触并且所述第二掺杂区域的所述n型掺杂剂的掺杂浓度与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度不同，所述第三掺杂区域布置为与所述第二掺杂区域接触并且所述第三掺杂区域的所述n型掺杂剂的掺杂浓度与所述第二掺杂区域的所述n型掺杂剂的掺杂浓度不同。
6.根据权利要求5所述的发光元件，其中，
所述第一掺杂区域的长度比所述第二掺杂区域的长度及所述第三掺杂区域的长度长，所述第二掺杂区域的长度比所述第三掺杂区域的长度短。
7.根据权利要求6所述的发光元件，其中，
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度及所述第三掺杂区域的所述n型掺杂剂的掺杂浓度，
所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
8.根据权利要求5所述的发光元件，其中，
所述第一掺杂区域的长度比所述第二掺杂区域的长度及所述第三掺杂区域的长度短，
所述第二掺杂区域的长度比所述第三掺杂区域的长度长。
9.根据权利要求8所述的发光元件，其中，
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度小于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，
所述第二掺杂区域的所述n型掺杂剂的掺杂浓度小于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
10.根据权利要求8所述的发光元件，其中，
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，
所述第三掺杂区域的所述n型掺杂剂的掺杂浓度与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度相同。
11.一种显示装置，包括：
第一基板；
第一电极及第二电极，布置在所述第一基板上并且彼此隔开；
第一绝缘层，布置于所述第一电极和所述第二电极上；
多个发光元件，在所述第一绝缘层上布置于所述第一电极和所述第二电极上；以及
第一连接电极及第二连接电极，所述第一连接电极与所述发光元件的两端部中的一端部接触，所述第二连接电极与所述发光元件的两端部中的另一端部接触，
其中，所述多个发光元件中的每一个包括：
掺杂有n型掺杂剂的第一半导体层；
掺杂有p型掺杂剂的第二半导体层；
发光层，布置于所述第一半导体层与所述第二半导体层之间；以及
绝缘膜，包围所述第一半导体层、所述第二半导体层及所述发光层的外表面，
其中，在所述第一半导体层，通过如下数学式1表示的掺杂浓度指数为2.5×1011atoms/cm以上，
所述多个发光元件中，布置有所述第一半导体层的第一端部与所述第二连接电极接触并且其相反侧的第二端部与所述第一连接电极接触的发光元件为60％以上，
[数学式1]
Figure FDA0003495004690000031
在所述数学式1中，“IDC”为半导体层的掺杂浓度指数，“l0”为半导体层与发光层的界面的位置，“l”为半导体层的与发光层接触的界面的相反侧端部面的位置，“x”为在半导体层中以“l0”为基准朝向“l”增加的距离，“n(x)”为半导体层的根据x值的掺杂剂的掺杂浓度，其中，l0＝0。
12.根据权利要求11所述的显示装置，其中，
在所述多个发光元件中，所述第一半导体层的所述掺杂浓度指数为4×1011atoms/cm以上，
所述多个发光元件中，布置有所述第一半导体层的第一端部与所述第二连接电极接触并且其相反侧的第二端部与所述第一连接电极接触的发光元件为80％以上。
13.根据权利要求11所述的显示装置，其中，
所述第一半导体层包括第一掺杂区域及第二掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第一掺杂区域的所述n型掺杂剂的掺杂浓度，所述第一掺杂区域的长度大于所述第二掺杂区域的长度。
14.根据权利要求11所述的显示装置，其中，
所述第一半导体层包括第一掺杂区域、第二掺杂区域及第三掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域布置为与所述第一掺杂区域接触并且所述第二掺杂区域的所述n型掺杂剂的掺杂浓度与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度不同，所述第三掺杂区域布置为与所述第二掺杂区域接触并且所述第三掺杂区域的所述n型掺杂剂的掺杂浓度与所述第二掺杂区域的所述n型掺杂剂的掺杂浓度不同。
15.根据权利要求14所述的显示装置，其中，
所述第一掺杂区域的长度比所述第二掺杂区域的长度及所述第三掺杂区域的长度长，
所述第二掺杂区域的长度比所述第三掺杂区域的长度短，
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度及所述第三掺杂区域的所述n型掺杂剂的掺杂浓度，
所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
16.根据权利要求14所述的显示装置，其中，
所述第一掺杂区域的长度比所述第二掺杂区域的长度及所述第三掺杂区域的长度短，
所述第二掺杂区域的长度比所述第三掺杂区域的长度长，
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度小于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，
所述第二掺杂区域的所述n型掺杂剂的掺杂浓度小于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
17.一种半导体结构物，包括：
掺杂有n型掺杂剂的第一半导体层；
掺杂有p型掺杂剂的第二半导体层；
发光层，布置于所述第一半导体层与所述第二半导体层之间；以及
绝缘膜，包围所述第一半导体层、所述第二半导体层及所述发光层的外表面，
其中，在所述第一半导体层中，所述n型掺杂剂的掺杂浓度为1×1018atoms/cm3以上。
18.根据权利要求17所述的半导体结构物，其中，
在所述第一半导体层中，所述n型掺杂剂的掺杂浓度为6×1018atoms/cm3以上。
19.根据权利要求17所述的半导体结构物，其中，
所述第一半导体层包括第一掺杂区域及第二掺杂区域，所述第二掺杂区域的所述n型掺杂剂的掺杂浓度大于所述第一掺杂区域的所述n型掺杂剂的掺杂浓度。
20.根据权利要求19所述的半导体结构物，其中，
所述第一掺杂区域的长度与所述第二掺杂区域的长度不同，所述第一掺杂区域布置为与所述发光层接触。
21.根据权利要求17所述的半导体结构物，其中，
所述第一半导体层包括第一掺杂区域、第二掺杂区域及第三掺杂区域，所述第一掺杂区域布置为与所述发光层接触，所述第二掺杂区域布置为与所述第一掺杂区域接触并且所述第二掺杂区域的所述n型掺杂剂的掺杂浓度与所述第一掺杂区域的所述n型掺杂剂的掺杂浓度不同，所述第三掺杂区域布置为与所述第二掺杂区域接触并且所述第三掺杂区域的所述n型掺杂剂的掺杂浓度与所述第二掺杂区域的所述n型掺杂剂的掺杂浓度不同。
22.根据权利要求21所述的半导体结构物，其中，
所述第一掺杂区域的长度比所述第二掺杂区域的长度及所述第三掺杂区域的长度长，所述第二掺杂区域的长度比所述第三掺杂区域的长度短。
23.根据权利要求22所述的半导体结构物，其中，
在所述第一掺杂区域中，所述n型掺杂剂的掺杂浓度为6×1018atoms/cm3以上，
在所述第二掺杂区域及所述第三掺杂区域中，所述n型掺杂剂的掺杂浓度为6×1018atoms/cm3以下。
24.根据权利要求21所述的半导体结构物，其中，
所述第一掺杂区域的长度比所述第二掺杂区域的长度及所述第三掺杂区域的长度短，
所述第二掺杂区域的长度比所述第三掺杂区域的长度长，
所述第一掺杂区域的所述n型掺杂剂的掺杂浓度小于所述第二掺杂区域的所述n型掺杂剂的掺杂浓度，
所述第二掺杂区域的所述n型掺杂剂的掺杂浓度小于所述第三掺杂区域的所述n型掺杂剂的掺杂浓度。
25.根据权利要求24所述的半导体结构物，其中，
在所述第一掺杂区域及所述第二掺杂区域中，所述n型掺杂剂的掺杂浓度为6×1018atoms/cm3以下，
在所述第三掺杂区域中，所述n型掺杂剂的掺杂浓度为6×1018atoms/cm3以上。
26.根据权利要求21所述的半导体结构物，其中，
在所述第一掺杂区域和所述第三掺杂区域中，所述n型掺杂剂的掺杂浓度为6×1018atoms/cm3以上，
在所述第二掺杂区域中，所述n型掺杂剂的掺杂浓度为6×1018atoms/cm3以下。
CN202210110739.2A 2021-04-21 2022-01-29 发光元件、包括该发光元件的显示装置及半导体结构物 Pending CN115224170A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0051513 2021-04-21
KR1020210051513A KR20220145435A (ko) 2021-04-21 2021-04-21 발광 소자, 이를 포함하는 표시 장치, 및 반도체 구조물

Publications (1)

Publication Number Publication Date
CN115224170A true CN115224170A (zh) 2022-10-21

Family

ID=80446681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210110739.2A Pending CN115224170A (zh) 2021-04-21 2022-01-29 发光元件、包括该发光元件的显示装置及半导体结构物

Country Status (5)

Country Link
US (1) US20220344536A1 (zh)
EP (1) EP4080589A1 (zh)
KR (1) KR20220145435A (zh)
CN (1) CN115224170A (zh)
TW (1) TW202247456A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130128931A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 Ｎ형 알루미늄 갈륨 나이트라이드 박막 및 자외선 발광소자
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
KR102417181B1 (ko) * 2015-11-09 2022-07-05 삼성전자주식회사 발광 패키지, 반도체 발광 소자, 발광 모듈 및 발광 패키지의 제조 방법
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
KR20200102615A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 발광 소자 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
US20220344536A1 (en) 2022-10-27
EP4080589A1 (en) 2022-10-26
KR20220145435A (ko) 2022-10-31
TW202247456A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20210031588A (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
US20230006101A1 (en) Light-emitting element and display device comprising same
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20220102423A1 (en) Display device
US20220028925A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20210335765A1 (en) Display device
CN114122047A (zh) 显示装置
KR20220047440A (ko) 발광 소자 잉크, 표시 장치 및 그 제조 방법
CN115224170A (zh) 发光元件、包括该发光元件的显示装置及半导体结构物
KR20210152086A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20220019120A (ko) 표시 장치 및 그 제조 방법
US20220359790A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US20230207738A1 (en) Display device
US20220328528A1 (en) Display device
US20220254970A1 (en) Display device
US20230223496A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20230317764A1 (en) Display device and method of fabricating the same
US20230317885A1 (en) Display device
EP4016623A1 (en) Display device with floating electrodes
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20230110396A (ko) 표시 장치 및 이의 제조 방법
KR20230099727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230097282A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination