KR20220149864A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220149864A
KR20220149864A KR1020210056711A KR20210056711A KR20220149864A KR 20220149864 A KR20220149864 A KR 20220149864A KR 1020210056711 A KR1020210056711 A KR 1020210056711A KR 20210056711 A KR20210056711 A KR 20210056711A KR 20220149864 A KR20220149864 A KR 20220149864A
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
light
barrier rib
layer
Prior art date
Application number
KR1020210056711A
Other languages
English (en)
Inventor
최해윤
박진택
서기성
송대호
여소영
윤소연
최병화
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210056711A priority Critical patent/KR20220149864A/ko
Priority to CN202210393022.3A priority patent/CN115274734A/zh
Priority to US17/660,591 priority patent/US20220352428A1/en
Publication of KR20220149864A publication Critical patent/KR20220149864A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판; 상기 기판 상에 배치되는 격벽; 상기 기판 상에서 상기 격벽에 의해 구획되는 발광 영역에 배치되며, 상기 기판의 두께 방향으로 연장되는 발광 소자; 상기 발광 영역에서 상기 발광 소자 상에 배치되며, 베이스 수지 및 상기 발광 소자로부터 발광된 광의 파장을 변환하고 상기 베이스 수지 내에 분산된 산란체를 포함하는 파장 변환층; 상기 격벽 상에 배치된 차광 부재; 및 상기 발광 영역에서 상기 파장 변환층 상에 배치된 광학 패턴을 포함하고, 상기 광학 패턴은 상부 방향으로 돌출된 형상을 갖는다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 발광 표시 패널(Light Emitting Display) 등과 같은 평판 표시 장치일 수 있다. 발광 표시 장치는 발광 소자로서 유기 발광 다이오드 소자를 포함하는 유기 발광 표시 장치, 발광 소자로서 무기 반도체 소자를 포함하는 무기 발광 표시 장치, 또는 발광 소자로서 초소형 발광 다이오드 소자(또는 마이크로 발광 다이오드 소자, micro light emitting diode element)를 포함할 수 있다.
최근에는 발광 표시 장치를 포함한 헤드 장착형 디스플레이(head mounted display)가 개발되고 있다. 헤드 장착형 디스플레이(Head Mounted Display, HMD)는 안경이나 헬멧 형태로 착용하여 사용자의 눈앞 가까운 거리에 초점이 형성되는 가상현실(Virtual Reality, VR) 또는 증강현실(Augmented Reality)의 안경형 모니터 장치이다.
헤드 장착형 디스플레이에는 초소형 발광 다이오드 소자를 포함하는 고해상도의 초소형 발광 다이오드 표시 패널이 적용된다. 초소형 발광 다이오드 소자는 단일의 색을 발광하므로, 초소형 발광 다이오드 표시 패널은 다양한 색을 표시하기 위해서 초소형 발광 다이오드 소자로부터 발광된 광의 파장을 변환하는 파장 변환층을 포함할 수 있다.
본 발명이 해결하고자 하는 과제는 광 효율 및 광 혼색이 개선된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판; 상기 기판 상에 배치되는 격벽; 상기 기판 상에서 상기 격벽에 의해 구획되는 발광 영역에 배치되며, 상기 기판의 두께 방향으로 연장되는 발광 소자; 상기 발광 영역에서 상기 발광 소자 상에 배치되며, 베이스 수지 및 상기 발광 소자로부터 발광된 광의 파장을 변환하고 상기 베이스 수지 내에 분산된 산란체를 포함하는 파장 변환층; 상기 격벽 상에 배치된 차광 부재; 및 상기 발광 영역에서 상기 파장 변환층 상에 배치된 광학 패턴을 포함하고, 상기 광학 패턴은 상부 방향으로 돌출된 형상을 갖는다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 기판의 표시 영역에 배치되며, 제1 광을 발광하는 제1 발광 영역, 제2 광을 발광하는 제2 발광 영역, 및 제3 광을 발광하는 제3 발광 영역; 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역을 구획하는 격벽; 및 각각 상기 기판의 두께 방향으로 연장되고, 상기 제1 발광 영역에 배치된 제1 발광 소자, 상기 제2 발광 영역에 배치된 제2 발광 소자와 상기 제3 발광 영역에 배치된 제3 발광 소자; 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 각각에서 상기 발광 소자들 상에 배치되는 충진층; 상기 격벽 상에 배치된 차광 부재; 및 상기 발광 영역에서 상기 충진층 상에 배치된 광학 패턴을 포함하고, 상기 광학 패턴의 굴절률은 상기 충진층의 굴절률과 상이하다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 광 효율을 개선함과 동시에, 광 혼색을 최소화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 레이아웃도다.
도 2는 도 1의 A 영역을 상세히 보여주는 레이아웃도다.
도 3은 일 실시예에 따른 표시 패널의 화소들을 보여주는 레이아웃도다.
도 4는 도 2의 A-A' 선을 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 5는 도 4의 B-B' 선을 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 6은 도 5의 발광 소자의 일 예를 상세히 보여주는 확대 단면도이다.
도 7은 도 5의 격벽의 일 예를 상세히 보여주는 확대 단면도이다.
도 8은 일 실시예에 따른 화소들 및 광학 패턴들을 보여주는 레이아웃도다.
도 9는 도 4의 C 영역을 확대한 단면도이다.
도 10(a) 내지 도 10(e)는 광학 패턴들의 다양한 변형예들을 보여주는 사시도들이다.
도 11은 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 12는 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 13은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 14는 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 15는 일 실시예에 따른 표시 패널의 화소들을 보여주는 레이아웃도다.
도 16은 도 15의 C-C' 선을 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 17은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 18은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 19는 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 20은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 21은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 22는 도 5의 격벽의 다른 예를 상세히 보여주는 확대 단면도이다.
도 23은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다.
도 24는 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 25는 일 실시예에 따른 표시 장치를 포함하는 자동차 계기판과 센터페시아를 보여주는 일 예시 도면이다.
도 26은 일 실시예에 따른 표시 장치를 포함하는 투명표시장치를 보여주는 일 예시 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 레이아웃도다. 도 2는 도 1의 A 영역을 상세히 보여주는 레이아웃도다. 도 3은 일 실시예에 따른 표시 패널의 화소들을 보여주는 레이아웃도다.
도 1 내지 도 3에서는 일 실시예에 따른 표시 장치가 발광 소자로서 초소형 발광 다이오드(또는 마이크로 발광 다이오드)를 포함하는 초소형 발광 다이오드 표시 장치(또는 마이크로 발광 다이오드 표시 장치)인 것을 중심으로 설명하였으나, 본 명세서의 실시예는 이에 한정되지 않는다.
또한, 도 1 내지 도 3에서는 일 실시예에 따른 표시 장치가 반도체 공정을 이용하여 형성된 반도체 회로 기판(110) 상에 발광 다이오드 소자들을 배치한 LEDoS(Light Emitting Diode on Silicon)인 것을 중심으로 설명하였으나, 본 명세서의 실시예는 이에 한정되지 않음에 주의하여야 한다.
또한, 도 1 내지 도 3에서 제1 방향(DR1)은 표시 패널(100)의 가로 방향을 가리키고, 제2 방향(DR2)은 표시 패널(100)의 세로 방향을 가리키며, 제3 방향(DR3)은 표시 패널(100)의 두께 방향 또는 반도체 회로 기판(110)의 두께 방향을 가리킨다. 이 경우, "좌", "우", "상", "하"는 표시 패널(100)을 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1)의 일측, "좌측"은 제1 방향(DR1)의 타측, "상측"은 제2 방향(DR2)의 일측, "하측"은 제2 방향(DR2)의 타측을 나타낸다. 또한, "상부"는 제3 방향(DR3)의 일측을 가리키고, "하부"는 제3 방향(DR3)의 타측을 가리킨다.
도 1 내지 도 3을 참조하면, 일 실시예에 따른 표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함하는 표시 패널(100)을 구비한다.
표시 패널(100)은 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 갖는 사각형의 평면 형태를 가질 수 있다. 다만, 표시 패널(100)의 평면 형태는 이에 한정되지 않으며, 사각형 이외의 다른 다각형, 원형, 타원형 또는 비정형의 평면 형태를 가질 수 있다.
표시 영역(DA)은 화상이 표시되는 영역이고, 비표시 영역(NDA)은 화상이 표시되지 않는 영역일 수 있다. 표시 영역(DA)의 평면 형태는 표시 패널(100)의 평면 형태를 추종할 수 있다. 도 1에서는 표시 영역(DA)의 평면 형태가 사각형인 것을 예시하였다. 표시 영역(DA)은 표시 패널(100)의 중앙 영역에 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다.
표시 패널(100)의 표시 영역(DA)은 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 화이트 광을 표시할 수 있는 최소 발광 단위로 정의될 수 있다.
복수의 화소(PX)들 각각은 광을 발광하는 복수의 발광 영역들(EA1, EA2, EA3)을 포함할 수 있다. 본 명세서의 실시예에서는 복수의 화소(PX)들 각각이 3 개의 발광 영역들(EA1, EA2, EA3)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 복수의 화소(PX)들 각각은 4 개의 발광 영역들을 포함할 수 있다.
복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 광을 발광하는 발광 소자(LE)를 포함할 수 있다. 발광 소자(LE)는 사각형의 평면 형태를 갖는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 발광 소자(LE)는 사각형 이외의 다각형, 원형, 타원형, 또는 비정형의 형태를 가질 수 있다.
제1 발광 영역(EA1)들 각각은 제1 광을 발광하는 영역을 가리킨다. 제1 발광 영역(EA1)들 각각은 발광 소자(LE)로부터 출력된 제1 광을 그대로 출력할 수 있다. 제1 광은 청색 파장 대역의 광일 수 있다. 청색 파장 대역은 대략 370㎚ 내지 460㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제2 발광 영역(EA2)들 각각은 제2 광을 발광하는 영역을 가리킨다. 제2 발광 영역(EA2)들 각각은 발광 소자(LE)로부터 출력된 제1 광의 일부를 제2 광으로 변환하여 출력할 수 있다. 제2 광은 녹색 파장 대역의 광일 수 있다. 녹색 파장 대역은 대략 480㎚ 내지 560㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제3 발광 영역(EA3)들 각각은 제3 광을 발광하는 영역을 가리킨다. 제3 발광 영역(EA2)들 각각은 발광 소자(LE)로부터 출력된 제1 광의 일부를 제3 광으로 변환하여 출력할 수 있다. 제3 광은 적색 파장 대역의 광일 수 있다. 적색 파장 대역은 대략 600㎚ 내지 750㎚일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들은 제1 방향(DR1)에서 교대로 배열될 수 있다. 예를 들어, 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 제3 발광 영역(EA3)들은 제1 방향(DR1)에서 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)의 순서로 배치될 수 있다.
제1 발광 영역(EA1)들은 제2 방향(DR2)으로 배열될 수 있다. 제2 발광 영역(EA2)들은 제2 방향(DR2)으로 배열될 수 있다. 제3 발광 영역(EA3)들은 제2 방향(DR2)으로 배열될 수 있다.
복수의 발광 영역들(EA1, EA2, EA3)은 격벽(PW)에 의해 구획될 수 있다. 격벽(PW)은 발광 소자(LE)를 둘러싸도록 배치될 수 있다. 격벽(PW)은 발광 소자(LE)와 떨어져 배치될 수 있다. 격벽(PW)은 메쉬 형태, 그물망 형태 또는 격자 형태의 평면 형태를 가질 수 있다.
도 2와 도 3에서는 격벽(PW)에 의해 정의되는 복수의 발광 영역들(EA1, EA2, EA3) 각각은 사각형의 평면 형태를 갖는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 격벽(PW)에 의해 정의되는 복수의 발광 영역들(EA1, EA2, EA3) 각각은 사각형 이외의 다각형, 원형, 타원형, 또는 비정형의 형태를 가질 수 있다.
공통 연결 전극(CCE)은 제3 방향(DR3)에서 격벽(PW)과 중첩하게 배치될 수 있다. 공통 연결 전극(CCE)은 발광 소자(LE)를 둘러싸도록 배치될 수 있다. 공통 연결 전극(CCE)은 발광 소자(LE)와 떨어져 배치될 수 있다. 공통 연결 전극(CCE)은 메쉬 형태, 그물망 형태 또는 격자 형태의 평면 형태를 가질 수 있다.
제1 방향(DR1) 또는 제2 방향(DR2)에서 공통 연결 전극(CCE)의 폭(Wcce)은 격벽(PW)의 폭(Wpw)보다 넓을 수 있다. 격벽(PW)은 제3 방향(DR3)에서 공통 연결 전극(CCE)과 완전히 중첩될 수 있다. 공통 연결 전극(CCE)의 일부는 제3 방향(DR3)에서 격벽(PW)과 중첩할 수 있다.
비표시 영역(NDA)은 제1 패드부(PDA1)와 제2 패드부(PDA2)를 포함할 수 있다.
제1 패드부(PDA1)는 비표시 영역(NDA)에 배치될 수 있다. 제1 패드부(PDA1)는 표시 패널(100)의 상측에 배치될 수 있다. 제1 패드부(PDA1)는 외부의 회로 보드(도 4의 CB)와 연결되는 제1 패드(PD1)들을 포함할 수 있다.
제2 패드부(PDA2)는 비표시 영역(NDA)에 배치될 수 있다. 제2 패드부(PDA2)는 반도체 회로 기판(110)의 하측에 배치될 수 있다. 제2 패드부(PDA2)는 외부의 회로 보드(도 4의 CB)와 연결되기 위한 제2 패드들을 포함할 수 있다. 제2 패드부(PDA2)는 생략될 수 있다.
도 4는 도 2의 A-A'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 5는 도 4의 B-B'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 6은 도 5의 발광 소자의 일 예를 상세히 보여주는 확대 단면도이다. 도 7은 도 5의 격벽의 일 예를 상세히 보여주는 확대 단면도이다.
도 4 내지 도 7을 참조하면, 표시 패널(100)은 반도체 회로 기판(110), 도전 연결층(130)과 발광 소자층(120)을 포함할 수 있다.
반도체 회로 기판(110)은 복수의 화소 회로부(PXC)들과 화소 전극(111)들을 포함할 수 있다. 도전 연결층(130)은 연결 전극(112)들, 제1 패드(PD1)들, 공통 연결 전극(CCE), 제1 절연막(INS1), 및 도전 패턴(112R)을 포함할 수 있다.
반도체 회로 기판(110)은 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 반도체 회로 기판(110)의 복수의 화소 회로부(PXC)들은 반도체 공정을 이용하여 형성될 수 있다.
복수의 화소 회로부(PXC)들은 표시 영역(DA)에 배치될 수 있다. 복수의 화소 회로부(PXC)들 각각은 그에 대응되는 화소 전극(111)에 연결될 수 있다. 즉, 복수의 화소 회로부(PXC)들과 복수의 화소 전극(111)들은 일대일로 대응되게 연결될 수 있다. 복수의 화소 회로부(PXC)들 각각은 제3 방향(DR3)에서 발광 소자(LE)와 중첩할 수 있다.
복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 트랜지스터를 포함할 수 있다. 또한, 복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 커패시터를 더 포함할 수 있다. 복수의 화소 회로부(PXC)들 각각은 화소 전극(111)에 화소 전압 또는 애노드 전압을 인가할 수 있다.
화소 전극(111)들 각각은 그에 대응되는 화소 회로부(PXC) 상에 배치될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 노출된 노출 전극일 수 있다. 즉, 화소 전극(111)들 각각은 화소 회로부(PXC)의 상면으로부터 돌출될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)와 일체로 형성될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 화소 전압 또는 애노드 전압을 공급받을 수 있다. 화소 전극(111)들은 알루미늄(Al)으로 형성될 수 있다.
연결 전극(112)들 각각은 그에 대응되는 화소 전극(111) 상에 배치될 수 있다. 연결 전극(112)들 각각은 화소 전극(111) 상에 배치될 수 있다. 연결 전극(112)들은 화소 전극(111)들과 발광 소자(LE)들을 접착하기 위한 금속 물질을 포함할 수 있다. 예를 들어, 연결 전극(112)들은 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 적어도 어느 하나를 포함할 수 있다. 또는, 연결 전극(112)들은 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 어느 하나를 포함하는 제1 층과 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 다른 하나를 포함하는 제2 층을 포함할 수 있다. 이 경우, 제2 층은 제1 층 상에 배치될 수 있다.
공통 연결 전극(CCE)은 화소 전극(111) 및 연결 전극(112)과 떨어져 배치될 수 있다. 공통 연결 전극(CCE)은 화소 전극(111) 및 연결 전극(112)을 둘러싸도록 배치될 수 있다.
공통 연결 전극(CCE)은 비표시 영역(NDA)의 제1 패드부(PDA1)의 제1 패드(PD1)들 중 어느 하나 또는 제2 패드부(PDA2)의 제2 패드(PD2)들 중 어느 하나에 연결되어 공통 전압을 공급받을 수 있다. 공통 연결 전극(CCE)은 연결 전극(112)들과 동일한 물질을 포함할 수 있다. 예를 들어, 공통 연결 전극(CCE)은 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 적어도 어느 하나를 포함할 수 있다. 연결 전극(112)들 각각이 제1 층과 제2 층을 포함하는 경우, 공통 연결 전극(CCE)은 연결 전극(112)들 각각의 제1 층과 동일한 물질을 포함할 수 있다.
공통 연결 전극(CCE) 상에는 제1 절연막(INS1)이 배치될 수 있다. 제1 절연막(INS1)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다. 제1 방향(DR1) 또는 제2 방향(DR2)에서 제1 절연막(INS1)의 폭(Wins1)은 공통 연결 전극(CCE)의 폭(Wcce)보다 작을 수 있다. 이로 인해, 공통 연결 전극(CCE)의 상면 일부는 제1 절연막(INS1)에 의해 덮이지 않고 노출될 수 있다. 제1 절연막(INS1)에 의해 덮이지 않고 노출된 공통 연결 전극(CCE)의 상면 일부는 공통 전극(CE)과 접촉할 수 있다. 그러므로, 공통 전극(CE)은 공통 연결 전극(CCE)에 연결될 수 있다.
제1 절연막(INS1) 상에 도전 패턴(112R)이 배치될 수 있다. 도전 패턴(112R)은 제1 절연막(INS1)과 격벽(PW) 사이에 배치될 수 있다. 도전 패턴(112R)의 폭은 제1 절연막(INS1)의 폭(Wins1) 또는 격벽(PW)의 폭(Wpw)과 실질적으로 동일할 수 있다.
도전 패턴(112R)은 연결 전극(112)들 및 공통 연결 전극(CCE)과 동일한 공정으로 형성되는 잔존물에 해당한다. 그러므로, 도전 패턴(112R)은 연결 전극(112)들 및 공통 연결 전극(CCE)과 동일한 물질을 포함할 수 있다. 예를 들어, 도전 패턴(112R)은 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 적어도 어느 하나를 포함할 수 있다. 연결 전극(112)들 각각이 제1 층과 제2 층을 포함하는 경우, 도전 패턴(112R)은 연결 전극(112)들 각각의 제2 층과 동일한 물질을 포함할 수 있다.
제1 패드(PD1)들 각각은 그에 대응되는 와이어(WR)와 같은 도전 연결 부재를 통해 회로 보드(CB)의 패드(CPD)에 연결될 수 있다. 즉, 제1 패드(PD1)들, 와이어(WR)들, 및 회로 보드(CB)의 패드(CPD)들은 서로 일대일로 연결될 수 있다.
제1 패드(PD1)들 각각은 제1 패드 전극(PDE1)과 제2 패드 전극(PDE2)을 포함할 수 있다. 제1 패드 전극(PDE1)은 화소 전극(111)과 동일한 물질을 포함할 수 있다. 제2 패드 전극(PDE2)은 연결 전극(112)들과 동일한 물질을 포함할 수 있다. 예를 들어, 제2 패드 전극(PDE2)은 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 적어도 어느 하나를 포함할 수 있다. 연결 전극(112)들 각각이 제1 층과 제2 층을 포함하는 경우, 제2 패드 전극(PDE2) 역시 제1 층과 제2 층을 포함할 수 있다.
반도체 회로 기판(110)과 회로 보드(CB)는 베이스 기판(BSUB) 상에 배치될 수 있다. 반도체 회로 기판(110)과 회로 보드(CB)는 압력 민감 점착제와 같은 접착 부재를 이용하여 베이스 기판(BSUB)의 상면에 부착될 수 있다.
회로 보드(CB)는 연성 인쇄 회로 기판(flexible printed circuit board, FPCB), 인쇄 회로 기판(printed circuit board, PCB), 연성 인쇄 회로(flexible printed circuit, FPC) 또는 칩온 필름(chip on film, COF)과 같은 연성 필름(flexible film)일 수 있다.
한편, 제2 패드부(PDA2)의 제2 패드들은 도 4 및 도 5를 결부하여 설명한 제1 패드(PD1)와 실질적으로 동일할 수 있으므로, 이에 대한 설명은 생략한다.
발광 소자층(120)은 발광 소자(LE)들, 격벽(PW), 제2 절연막(INS2), 공통 전극(CE), 반사막(RF), 보호막(PTF), 파장 변환층(QDL), 복수의 컬러 필터들(CF1, CF2, CF3), 차광 부재(BM), 및 광학 패턴(LP)들을 포함할 수 있다.
발광 소자층(120)은 격벽(PW)에 의해 구획된 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들을 포함할 수 있다. 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에는 발광 소자(LE), 보호막(PTF), 파장 변환층(QDL), 복수의 컬러 필터들(CF1, CF2, CF3), 및 광학 패턴(LP) 중 어느 하나가 배치될 수 있다.
발광 소자(LE)는 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에서 연결 전극(112) 상에 배치될 수 있다. 발광 소자(LE)는 제3 방향(DR3)으로 연장되는 수직 발광 다이오드 소자일 수 있다. 즉, 발광 소자(LE)의 제3 방향(DR3)의 길이는 수평 방향의 길이보다 길 수 있다. 수평 방향의 길이는 제1 방향(DR1)의 길이 또는 제2 방향(DR2)의 길이를 가리킨다. 예를 들어, 발광 소자(LE)의 제3 방향(DR3)의 길이는 대략 1 내지 5㎛일 수 있다.
발광 소자(LE)는 마이크로 발광 다이오드(micro light emitting diode) 소자일 수 있다. 발광 소자(LE)는 도 6과 같이 제3 방향(DR3)에서 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)을 포함한다. 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 및 제2 반도체층(SEM2)은 제3 방향(DR3)으로 순차적으로 적층될 수 있다.
제1 반도체층(SEM1)은 연결 전극(112) 상에 배치될 수 있다. 제1 반도체층(SEM1)은 Mg, Zn, Ca, Se, Ba 등과 같은 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 반도체층(31)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제1 반도체층(31)의 두께는 대략 30 내지 200㎚일 수 있다.
전자 저지층(EBL)은 제1 반도체층(SEM1) 상에 배치될 수 있다. 전자 저지층(EBL)은 너무 많은 전자가 활성층(MQW)으로 흐르는 것을 억제 또는 방지하기 위한 층일 수 있다. 예를 들어, 전자 저지층(EBL)은 p형 Mg로 도핑된 p-AlGaN일 수 있다. 전자 저지층(EBL)의 두께는 대략 10 내지 50㎚일 수 있다. 전자 저지층(EBL)은 생략될 수 있다.
활성층(MQW)은 전자 저지층(EBL) 상에 배치될 수 있다. 활성층(MQW)은 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 활성층(MQW)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 제1 광, 즉 청색 파장 대역의 광을 방출할 수 있다.
활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 우물층의 두께는 대략 1 내지 4㎚이고, 배리어층의 두께는 3 내지 10㎚일 수 있다.
또는, 활성층(MQW)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(MQW)이 방출하는 광은 제1 광(청색 파장 대역의 광)으로 제한되지 않고, 경우에 따라 제2 광(녹색 파장 대역의 광) 또는 제3 광(적색 파장 대역의 광)을 방출할 수도 있다.
활성층(MQW) 상에는 초격자층(SLT)이 배치될 수 있다. 초격자층(SLT)은 제2 반도체층(SEM2)과 활성층(MQW) 사이의 응력을 완화하기 위한 층일 수 있다. 예를 들어, 초격자층(SLT)은 InGaN 또는 GaN로 형성될 수 있다. 초격자층(SLT)의 두께는 대략 50 내지 200㎚일 수 있다. 초격자층(SLT)은 생략될 수 있다.
제2 반도체층(SEM2)은 초격자층(SLT) 상에 배치될 수 있다. 제2 반도체층(SEM2)은 Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예를 들어, 제2 반도체층(32)은 n형 Si로 도핑된 n-GaN일 수 있다. 제2 반도체층(32)의 두께는 대략 2 내지 4㎛일 수 있다.
격벽(PW)은 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에 배치되는 발광 소자(LE)와 떨어져 배치될 수 있다. 격벽(PW)은 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에 배치되는 발광 소자(LE)를 둘러싸도록 배치될 수 있다.
격벽(PW)은 공통 전극 연결 전극(CCE)들 상에 배치될 수 있다. 제1 방향(DR1)과 제2 방향(DR2)에서 격벽(PW)의 폭(Wpw)은 공통 연결 전극(CCE)의 폭(Wcce)보다 작을 수 있다. 격벽(PW)은 발광 소자(LE)들과 떨어져 배치될 수 있다.
격벽(PW)은 제1 격벽(PW1), 제2 격벽(PW2), 및 제3 격벽(PW3)을 포함할 수 있다.
제1 격벽(PW1)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 격벽(PW1)은 발광 소자(LE)와 동일한 공정으로 형성되므로, 제1 격벽(PW1)의 적어도 일부 영역은 발광 소자(LE)와 동일한 물질을 포함할 수 있다.
제1 격벽(PW1)은 제3 방향(DR3)에서 순차적으로 적층되는 복수의 서브 격벽들(SPW1~SPW6)을 포함할 수 있다. 예를 들어, 제1 격벽(PW1)은 제1 서브 격벽(SPW1), 제2 서브 격벽(SPW2), 제3 서브 격벽(SPW3), 제4 서브 격벽(SPW4), 제5 서브 격벽(SPW5), 및 제6 서브 격벽(SPW6)을 포함할 수 있다.
제1 서브 격벽(SPW1)은 발광 소자(LE)의 제1 반도체층(SEM1)과 동일한 물질로 형성될 수 있다. 제1 서브 격벽(SPW1)은 발광 소자(LE)의 제1 반도체층(SEM1)과 동일한 공정으로 형성될 수 있다. 제1 서브 격벽(SPW1)의 두께(Tspw1)는 발광 소자(LE)의 제1 반도체층(SEM1)의 두께(Tsem1)와 실질적으로 동일할 수 있다.
제2 서브 격벽(SPW2)은 발광 소자(LE)의 전자 저지층(EBL)과 동일한 물질로 형성될 수 있다. 제2 서브 격벽(SPW2)은 발광 소자(LE)의 전자 저지층(EBL)과 동일한 공정으로 형성될 수 있다. 제2 서브 격벽(SPW2)의 두께(Tspw2)는 발광 소자(LE)의 전자 저지층(EBL)의 두께(Tebl)와 실질적으로 동일할 수 있다. 전자 저지층(EBL)이 생략되는 경우, 제2 서브 격벽(SPW2) 역시 생략될 수 있다.
제3 서브 격벽(SPW3)은 발광 소자(LE)의 활성층(MQW)과 동일한 물질로 형성될 수 있다. 제3 서브 격벽(SPW3)은 발광 소자(LE)의 활성층(MQW)과 동일한 공정으로 형성될 수 있다. 제3 서브 격벽(SPW3)의 두께(Tspw3)는 발광 소자(LE)의 활성층(MQW)의 두께(Tmqw)와 실질적으로 동일할 수 있다.
제4 서브 격벽(SPW4)은 발광 소자(LE)의 초격자층(SLT)과 동일한 물질로 형성될 수 있다. 제4 서브 격벽(SPW4)은 발광 소자(LE)의 초격자층(SLT)과 동일한 공정으로 형성될 수 있다. 제4 서브 격벽(SPW4)의 두께(Tspw4)는 발광 소자(LE)의 초격자층(SLT)의 두께(Tslt)와 실질적으로 동일할 수 있다.
제5 서브 격벽(SPW5)은 발광 소자(LE)의 제2 반도체층(SEM2)과 동일한 물질로 형성될 수 있다. 제5 서브 격벽(SPW5)은 발광 소자(LE)의 제2 반도체층(SEM2)과 동일한 공정으로 형성될 수 있다. 표시 패널(100)의 제조 공정에서 제5 서브 격벽(SPW5)은 제거되지 않으나, 발광 소자(LE)의 제2 반도체층(SEM2)의 일부는 제거되므로, 제5 서브 격벽(SPW5)의 두께(Tspw5)는 발광 소자(LE)의 제2 반도체층(SEM2)의 두께(Tsem2)보다 클 수 있다.
제6 서브 격벽(SPW6)은 도펀트가 도핑되지 않은 반도체층, 즉 비도핑(Undoped) 반도체층으로 형성될 수 있다. 예를 들어, 제6 서브 격벽(SPW6)은 도펀트가 도핑되지 않은 GaN일 수 있다. 제6 서브 격벽(SPW6)의 두께(Tspw6)는 발광 소자(LE)의 제2 반도체층(SEM2)의 두께(Tsem2)보다 클 수 있다. 제6 서브 격벽(SPW6)의 두께(Tspw6)는 대략 2 내지 3㎛일 수 있다.
제2 격벽(PW2)과 제3 격벽(PW3)은 발광 소자(LE)와 격벽(PW)을 형성하기 위한 제조 공정에서 제1 격벽(PW1)이 식각되는 것을 방지하기 위한 마스크로 역할을 할 수 있다.
제2 격벽(PW2)은 제1 격벽(PW1) 상에 배치될 수 있다. 제2 격벽(PW2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다. 제2 격벽(PW2)의 두께(Tpw2)는 대략 1 내지 2㎛일 수 있다.
제3 격벽(PW3)은 제2 격벽(PW2) 상에 배치될 수 있다. 제3 격벽(PW3)은 니켈(Ni)과 같은 도전성 물질을 포함할 수 있다. 제3 격벽(PW3)의 두께(Tpw3)는 대략 0.01 내지 1㎛일 수 있다.
제2 절연막(INS2)은 공통 연결 전극(CCE)의 측면들, 격벽(PW)의 측면들, 화소 전극(111)들 각각의 측면들, 연결 전극(112)들 각각의 측면들, 및 발광 소자(LE)들 각각의 측면들 상에 배치될 수 있다. 제2 절연막(INS2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다. 제2 절연막(INS2)의 두께는 대략 0.1㎛일 수 있다.
공통 전극(CE)은 발광 소자(LE)들 각각의 상면과 측면들, 및 격벽(PW)의 상면과 측면들 상에 배치될 수 있다. 즉, 공통 전극(CE)은 발광 소자(LE)들 각각의 상면과 측면들, 및 격벽(PW)의 상면과 측면들을 덮도록 배치될 수 있다.
공통 전극(CE)은 공통 연결 전극(CCE)의 측면들, 격벽(PW)의 측면들, 화소 전극(111)들 각각의 측면들, 연결 전극(112)들 각각의 측면들, 및 발광 소자(LE)들 각각의 측면들 상에 배치되는 제2 절연막(INS2)과 접촉할 수 있다. 또한, 공통 전극(CE)은 공통 연결 전극(CCE)의 상면, 발광 소자(LE)들 각각의 상면, 및 격벽(PW)의 상면과 접촉할 수 있다.
공통 전극(CE)은 제2 절연막(INS2)에 의해 덮이지 않고 노출된 공통 연결 전극(CCE)의 상면 및 발광 소자(LE)의 상면과 접촉할 수 있다. 그러므로, 공통 연결 전극(CCE)에 공급된 공통 전압은 발광 소자(LE)에 인가될 수 있다. 즉, 발광 소자(LE)의 일 단은 연결 전극(112)을 통해 화소 전극(111)의 화소 전압 또는 애노드 전압을 공급받고, 타 단은 공통 전극(CE)을 통해 공통 전압을 공급받을 수 있다. 발광 소자(LE)는 화소 전압과 공통 전압 간의 전압 차에 따라 소정의 휘도로 광을 발광할 수 있다.
공통 전극(CE)은 투명한 도전 물질을 포함할 수 있다. 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전성 산화물(transparent conductive oxide, TCO)로 형성될 수 있다. 공통 전극(CE)의 두께는 대략 0.1㎛일 수 있다.
반사막(RF)은 발광 소자(LE)로부터 발광된 광 중에서 상부 방향이 아니라 상하좌우 측면 방향으로 진행하는 광을 반사하는 역할을 한다. 반사막(RF)은 알루미늄(Al)과 같은 반사율이 높은 금속 물질을 포함할 수 있다. 반사막(RF)의 두께는 대략 0.1㎛일 수 있다.
반사막(RF)은 공통 연결 전극(CCE)의 측면들, 격벽(PW)의 측면들, 화소 전극(111)들 각각의 측면들, 연결 전극(112)들 각각의 측면들, 및 발광 소자(LE)들 각각의 측면들 상에 배치될 수 있다. 반사막(RF)은 공통 연결 전극(CCE)의 측면들, 격벽(PW)의 측면들, 화소 전극(111)들 각각의 측면들, 연결 전극(112)들 각각의 측면들, 및 발광 소자(LE)들 각각의 측면들 상에 배치된 공통 전극(CE)과 접촉할 수 있다.
파장 변환층(QDL)은 제1 발광 영역(EA1)들, 제2 발광 영역(EA2)들, 및 제3 발광 영역(EA3)들 각각에서 보호막(PTF) 상에 배치될 수 있다. 파장 변환층(QDL)은 발광 소자(LE)로부터 입사된 제1 광의 일부를 제4 광으로 변환시켜 출사할 수 있다. 예를 들어, 제4 광은 노란색 파장 대역의 광일 수 있다. 제4 광은 녹색 파장 대역과 적색 파장 대역을 모두 포함하는 광일 수 있다. 즉, 제4 광은 제2 광과 제3 광을 혼합한 광일 수 있다.
파장 변환층(QDL)은 베이스 수지(BRS)와 파장 변환 입자(WCP)를 포함할 수 있다. 베이스 수지(BRS)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 베이스 수지(BRS)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다.
파장 변환 입자(WCP)는 발광 소자(LE)로부터 입사된 제1 광을 제4 광으로 변환할 수 있다. 예를 들어, 파장 변환 입자(WCP)는 청색 파장 대역의 광을 노란색 파장 대역의 광으로 변환할 수 있다. 파장 변환 입자(WCP)는 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
양자점은 코어 및 코어를 오버 코팅하는 쉘을 포함하는 것일 수 있다. 코어는 이에 한정하는 것은 아니나, 예를 들어, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb, SiC, Ca, Se, In, P, Fe, Pt, Ni, Co, Al, Ag, Au, Cu, FePt, Fe2O3, Fe3O4, Si, 및 Ge 중 적어도 하나일 수 있다. 쉘은 이에 한정하는 것은 아니나, 예를 들어, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, GaSe, InN, InP, InAs, InSb, TlN, TlP, TlAs, TlSb, PbS, PbSe 및 PbTe 중 적어도 하나를 포함할 수 있다.
파장 변환층(QDL)은 발광 소자(LE)의 광을 랜덤한 방향으로 산란시키기 위한 산란체를 더 포함할 수 있다. 이 경우, 산란체는 금속 산화물 입자 또는 유기 입자를 포함할 수 있다. 예를 들어, 금속 산화물은 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2)일 수 있다. 또한, 유기 입자는 아크릴계 수지 또는 우레탄계 수지를 포함할 수 있다. 산란체의 직경은 수 내지 수십 나노미터일 수 있다.
격벽(PW) 상에는 차광 부재(BM)가 배치될 수 있다. 차광 부재(BM)는 광 차단 물질을 포함할 수 있다. 예를 들어, 차광 부재(BM)는 광을 차단할 수 있는 유기 물질, 또는 금속 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 차광 부재(BM)는 인접한 발광 영역(EA1, EA2, EA3)들 사이에 배치되어, 각각의 발광 영역(EA1, EA2, EA3)의 발광 소자(LE)들로부터 발광되는 서로 다른 파장 대역의 광 간의 혼색을 방지할 수 있다. 또한, 차광 부재(BM)는 외부에서 발광 소자층(120)으로 입사되는 외광의 적어도 일부를 흡수하여 외광 반사를 줄일 수 있다.
차광 부재(BM)는 격벽(PW) 내에 위치할 수 있다. 즉, 차광 부재(BM)의 폭은 격벽(PW)의 폭보다 작을 수 있다. 다만, 이에 제한되지 않고 차광 부재(BM)의 폭은 격벽(PW)의 폭과 같을 수도 있다. 차광 부재(BM)는 제3 격벽(PW3) 상에 위치하는 공통 전극(CE)과 직접 접할 수 있다. 차광 부재(BM)의 두께(TBM)는 후술할 광학 패턴(LP)의 표면 높이를 고려하여 설계될 수 있다.
복수의 컬러 필터들(CF1, CF2, CF3)은 제1 컬러 필터(CF1)들, 제2 컬러 필터(CF2)들, 및 제3 컬러 필터(CF3)들을 포함할 수 있다.
제1 컬러 필터(CF1)들 각각은 제1 발광 영역(EA1)에서 파장 변환층(QDL) 상에 배치될 수 있다. 또한, 제1 컬러 필터(CF1)들 각각은 격벽(PW) 상에 배치될 수 있다. 제1 컬러 필터(CF1)들 각각은 제1 광을 투과시키고, 제4 광을 흡수 또는 차단할 수 있다. 예를 들어, 제1 컬러 필터(CF1)들 각각은 청색 파장 대역의 광을 투과시키고, 녹색 및 적색 파장 대역의 광을 흡수 또는 차단할 수 있다. 그러므로, 제1 컬러 필터(CF1)들 각각은 발광 소자(LE)로부터 발광된 제1 광 중에서 파장 변환층(QDL)에 의해 변환되지 않은 제1 광을 투과시키고, 파장 변환층(QDL)에 의해 변환된 제4 광을 흡수 또는 차단할 수 있다. 따라서, 제1 발광 영역(EA1)들 각각은 제1 광을 방출할 수 있다.
제2 컬러 필터(CF2)들 각각은 제2 발광 영역(EA2)에서 파장 변환층(QDL) 상에 배치될 수 있다. 또한, 제2 컬러 필터(CF2)들 각각은 격벽(PW) 상에 배치될 수 있다. 제2 컬러 필터(CF2)들 각각은 제2 광을 투과시키고, 제1 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제2 컬러 필터(CF2)들 각각은 녹색 파장 대역의 광을 투과시키고, 청색 및 적색 파장 대역의 광을 흡수 또는 차단할 수 있다. 그러므로, 제2 컬러 필터(CF2)들 각각은 발광 소자(LE)로부터 발광된 제1 광 중에서 파장 변환층(QDL)에 의해 변환되지 않은 제1 광을 흡수 또는 차단할 수 있다. 또한, 제2 컬러 필터(CF2)들 각각은 파장 변환층(QDL)에 의해 변환된 제4 광 중에서 녹색 파장 대역에 해당하는 제2 광을 투과시키고, 적색 파장 대역에 해당하는 제3 광을 흡수 또는 차단할 수 있다. 따라서, 제2 발광 영역(EA1)들 각각은 제2 광을 방출할 수 있다.
제3 컬러 필터(CF3)들 각각은 제3 발광 영역(EA3)에서 파장 변환층(QDL) 상에 배치될 수 있다. 또한, 제3 컬러 필터(CF3)들 각각은 격벽(PW) 상에 배치될 수 있다. 제3 컬러 필터(CF3)들 각각은 제3 광을 투과시키고, 제1 광과 제2 광을 흡수 또는 차단할 수 있다. 예를 들어, 제3 컬러 필터(CF3)들 각각은 적색 파장 대역의 광을 투과시키고, 청색 및 녹색 파장 대역의 광을 흡수 또는 차단할 수 있다. 그러므로, 제3 컬러 필터(CF3)들 각각은 발광 소자(LE)로부터 발광된 제1 광 중에서 파장 변환층(QDL)에 의해 변환되지 않은 제1 광을 흡수 또는 차단할 수 있다. 또한, 제3 컬러 필터(CF3)들 각각은 파장 변환층(QDL)에 의해 변환된 제4 광 중에서 적색 파장 대역에 해당하는 제3 광을 투과시키고, 녹색 파장 대역에 해당하는 제2 광을 흡수 또는 차단할 수 있다. 따라서, 제3 발광 영역(EA3)들 각각은 제3 광을 방출할 수 있다.
또한, 격벽(PW)의 적어도 일부 영역은 발광 소자(LE)들과 동일한 물질을 포함할 수 있다. 즉, 격벽(PW)은 발광 소자(LE)들과 동일한 공정으로 형성될 수 있으므로, 제조 공정을 간소화할 수 있다.
광학 패턴(LP)은 발광 영역(EA1, EA2, EA3)에서 컬러 필터(CF1, CF2, CF3) 상에 배치될 수 있다. 광학 패턴(LP)은 컬러 필터(CF1, CF2, CF3) 상에 직접 배치될 수 있다. 즉, 광학 패턴(LP)은 컬러 필터(CF1, CF2, CF3)의 상면(도 10의 제3 컬러 필터(CF3)의 상면(CF3a))에 직접 배치될 수 있다. 광학 패턴(LP)은 상부 방향(예컨대, 파장 변환층(QDL)으로부터 컬러 필터(CF1, CF2, CF3)를 향하는 방향)으로 돌출된 형상을 가질 수 있다. 예를 들어, 광학 패턴(LP)의 단면 형상은 상부로 볼록한 렌즈(Lens) 형상을 포함할 수 있다.
예를 들어, 광학 패턴(LP)은 도 4에 도시된 바와 같이, 복수개로 마련될 수 있다. 복수개의 광학 패턴(LP)들이 각 발광 영역(EA1, EA2, EA3) 내에 위치하므로, 하나의 광학 패턴(LP)의 폭(도 10의 W2)은 인접한 격벽(PW) 사이의 이격 거리보다 더 작을 수 있다. 광학 패턴(LP)의 폭(W2)은 발광 소자(LE)의 폭(W1)보다 작을 수 있으나, 이에 제한되지 않고 광학 패턴(LP)의 폭(W2)은 발광 소자(LE)의 폭(W1)과 동일하거나, 더 클 수도 있다.
복수개로 마련된 광학 패턴(LP)들은 각 발광 영역(EA1, EA2, EA3)에서 컬러 필터(CF1, CF2, CF3)들을 투과한 제1 내지 제3 광을 집광할 수 있다. 복수개의 광학 패턴(LP)들의 배치 및 광학 패턴(LP)의 제1 내지 제3 광의 집광에 대해서는 각각 도 8과 도 9를 참조하여 설명한다.
도 8은 일 실시예에 따른 화소들 및 광학 패턴들을 보여주는 레이아웃도다. 도 9는 도 4의 C 영역을 확대한 단면도이다.
우선, 도 8을 참조하면, 복수개의 광학 패턴(LP)들은 각각의 발광 영역(EA1, EA2, EA3) 내에 배치될 수 있다. 도 8에서는 설명의 편의를 위해 복수개의 광학 패턴(LP)들이 제1 방향(DR1) 및 제2 방향(DR2)을 따라 규칙적으로 배열된 것으로 도시하였지만, 이에 제한되지 않고, 복수개의 광학 패턴(LP)들은 무작위로 배열될 수도 있다. 나아가, 도 8에서는 복수개의 광학 패턴(LP)들이 제1 방향(DR1)을 따라 4개, 제2 방향(DR2)을 따라 2개인 것으로 예시되었지만, 복수개의 광학 패턴(LP)들의 개수는 이에 제한되는 것은 아니다.
상술한 바와 같이, 복수개로 마련된 광학 패턴(LP)들은 각 발광 영역(EA1, EA2, EA3)에서 컬러 필터(CF1, CF2, CF3)들을 투과한 제1 내지 제3 광을 집광할 수 있다. 도 10에 도시된 바와 같이, 제3 컬러 필터(CF3)를 투과한 제3 광은 상부 방향으로 직진하는 광뿐만 아니라, 상기 상부 방향과 소정의 사잇각을 갖는 측면 방향으로 비스듬하게 진행하는 광을 포함할 수 있다. 상기 상부 방향과 소정의 사잇각을 갖는 측면 방향으로 비스듬하게 진행하는 광은 광학 패턴(LP)에 의해 상기 상부 방향과의 사잇각이 줄어드는 측면 방향으로 진행할 수 있다.
광학 패턴(LP)에 의해 상기 상부 방향과 소정의 사잇각을 갖는 측면 방향으로 비스듬하게 진행하는 광을 광학 패턴(LP)에 의해 상기 상부 방향과의 사잇각이 줄어드는 측면 방향으로 진행시키기 위해서는, 광학 패턴(LP)의 인접한 부재와의 굴절률 차이, 및 광학 패턴(LP)의 형상을 조절해야 한다.
우선, 광학 패턴(LP)의 굴절률은 광학 패턴(LP)과 인접한 컬러 필터(CF3)의 굴절률보다 클 수 있다. 이를 통해, 광학 패턴(LP)과 컬러 필터(CF3) 간 계면에서 제3 컬러 필터(CF3)를 투과한 제3 광 중 상기 상부 방향과 소정의 사잇각을 갖는 측면 방향으로 비스듬하게 진행하는 광을 상기 상부 방향과의 사잇각이 줄어드는 측면 방향으로 진행(발광 영역(EA3)의 중심부로의 집광)시킬 수 있다.
더 나아가, 광학 패턴(LP)의 굴절률을 컬러 필터(CF3)의 굴절률보다 크게 조절함과 동시에, 광학 패턴(LP)의 단면 형상을 통상적으로 집광에 이용되는 볼록 렌즈(Converging Lens) 형상으로 형성해야 컬러 필터(CF3)를 투과한 제3 광의 발광 영역(EA3)의 중심부로의 집광이 보다 신뢰성 있게 이루어질 수 있다. 따라서, 통상적으로, 볼록 렌즈(Converging Lens)라고 함은, 초기 각도(α)가 30도이상인 경우를 의미한다. 본 명세서에서, 초기 각도는 도 9에서 제3 컬러 필터(CF3)의 상면(CF3a)과 접하는 광학 패턴(LP)의 하면과 광학 패턴(LP)의 볼록한 표면이 만나는 접점에서의 접선과 제3 컬러 필터(CF3)의 상면(CF3a)과 접하는 광학 패턴(LP)의 하면 간의 각도를 의미한다.
다시, 도 5를 참조하면, 상술한 바와 같이 차광 부재(BM)의 두께(TBM)는 광학 패턴(LP)의 물리적 손상을 방지하기 위해 차광 부재(BM)의 표면 높이가 광학 패턴(LP)의 표면 높이보다 크도록 설계될 수 있다. 이를 통해, 도시하지 않았지만, 차광 부재(BM) 및 광학 패턴(LP) 상에 별도의 부재(예컨대, 광학 부재 등)를 배치하는 경우, 상기 별도의 부재에 의해 광학 패턴(LP)이 물리적으로 손상될 수 있는데, 일 실시예와 같이 차광 부재(BM)의 두께(TBM)를 광학 패턴(LP)의 물리적 손상을 방지하기 위해 차광 부재(BM)의 표면 높이가 광학 패턴(LP)의 표면 높이보다 크도록 설계함으로써, 상기 별도의 부재에 의해 광학 패턴(LP)이 물리적으로 손상되는 것을 미연에 방지할 수 있다.
다만, 광학 패턴(LP)의 물리적 손상을 방지하기 위해 차광 부재(BM)의 두께(TBM)를 크게 형성하면, 차광 부재(BM)에 소모되는 재료 비용이 적지 않으므로, 바람직하게 차광 부재(BM)의 두께(TBM)는 제1 격벽(PW1)의 두께(TPW1)보다 작고, 제2 격벽(PW2)의 두께(TPW2)보다 큰 것이 바람직하다.
도 10(a)은 일 실시예에 따른 광학 패턴의 사시도, 도 10(b) 내지 도 10(e)는 광학 패턴들의 다양한 변형예들을 보여주는 사시도들이다.
도 10(a) 내지 도 10(e)를 참조하면, 광학 패턴(LPa, LPb, LPc, LPd, LPe)은 상부 방향으로 돌출된 형상을 가질 수 있다. 도 10(a)에 따른 일 실시예의 광학 패턴(LPa)은 상부 방향으로 볼록한 볼록 렌즈 형상을 갖고, 도 10(b)에 따른 광학 패턴(LPb)은 프리즘(Prizm) 형상을 갖고, 복수개로 마련된 광학 패턴(LPb)들은 각각 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1)을 따라 배열될 수 있다. 도 10(c)에 따른 광학 패턴(LPc)은 상부 방향으로 볼록한 구 형상을 가질 수 있다. 도 10(d)에 따른 광학 패턴(LPd)은 상부 방향으로 볼록한 육각뿔 형상을 가질 수 있다. 도 10(e)에 따른 광학 패턴(LPe)은 상부 방향으로 볼록한 사각뿔 형상을 가질 수 있다.
도 11은 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 11을 참조하면, 본 실시예에 따른 표시 패널(100_1)의 발광 소자층(120_1)은 광학 패턴(LP_1)이 파장 변환층(QDL)과 컬러 필터(CF1, CF2, CF3) 사이에 배치될 수 있다는 점에서, 도 5에 따른 표시 패널(100)과 상이하다.
더욱 구체적으로 설명하면, 광학 패턴(LP_1)은 파장 변환층(QDL)의 베이스 수지(BRS) 상에 직접 배치될 수 있다. 광학 패턴(LP_1) 상에는 컬러 필터(CF1, CF2, CF3)가 배치될 수 있다. 본 실시예에 의하면, 광학 패턴(LP_1)의 굴절률은 파장 변환층(QDL)의 베이스 수지(BRS)의 굴절률보다 크고, 컬러 필터(CF1, CF2, CF3)의 굴절률보다 더 클 수 있다. 이를 통해, 파장 변환층(QDL)을 투과한 광을 집광할 수 있다.
이외 설명은 도 5에서 상술한 바 이하 자세한 설명은 생략하기로 한다.
도 12는 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 패널(100_2)의 발광 소자층(120_2)은 파장 변환층(QDL)의 두께, 및 격벽(PW)의 두께가 전반적으로 감소되었다는 점에서, 도 5에 따른 표시 패널(100_2)과 상이하다. 본 실시예에 의하면, 격벽(PW)과 파장 변환층(QDL)의 두께가 감소됨으로써 공정 시간이 감소될 수 있다.
본 실시예의 경우에도, 차광 부재(BM)의 두께(TBM)는 제1 격벽(PW1)의 두께(TPW1)보다 작고, 제2 격벽(PW2)의 두께(TPW2)보다 큰 것이 바람직하다.
이외 설명은 도 5에서 상술한 바 이하 자세한 설명은 생략하기로 한다.
도 13은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 패널(100_3)의 발광 소자층(120_3)은 차광 부재(BM)들의 측면들 상에도 반사막(RF_1)이 배치될 수 있다는 점에서, 도 5에 따른 표시 패널(100)과 상이하다.
더욱 구체적으로 설명하면, 반사막(RF_1)의 물질은 도 5의 격벽(PW)의 측면 상의 반사막(RF)의 물질과 동일할 수 있으나, 이에 제한되는 것은 아니다. 반사막(RF_1)과 반사막(RF)은 동시에 형성될 수 있으나, 이에 제한되는 것은 아니다. 반사막(RF_1)은 차광 부재(BM)의 측면과 컬러 필터(CF1, CF2, CF3) 사이에 배치될 수 있다. 반사막(RF_1)은 차광 부재(BM)의 측면과 광학 패턴(LP) 사이에 배치될 수 있다. 반사막(RF_1)은 차광 부재(BM)의 측면, 및 컬러 필터(CF1, CF2, CF3)과 직접 접할 수 있다. 본 실시예에 의하면, 격벽(PW)의 측면뿐만 아니라, 차광 부재(BM)의 측면 상에도 반사막(RF_1)이 더 배치됨으로써, 파장 변환층(QDL)을 투과한 광 중에서 상부 방향이 아니라 상하좌우 측면 방향으로 진행하는 광을 반사하는 역할을 한다.
도 14는 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 패널(100_4)의 발광 소자층(120_4)의 광학 패턴(LP_2)은 각 발광 영역(EA1, EA2, EA3)마다 하나로 형성된다는 점에서, 도 5에 따른 표시 패널(100)과 상이하다.
도 14에 따른 광학 패턴(LP_2)의 단면 형상은 도 5에서 상술한 광학 패턴(LP)의 단면 형상과 크기만 제외하고, 동일할 수 있다. 본 실시예에 의하면 광학 패턴(LP_2)이 발광 영역(EA1, EA2, EA3)마다 하나씩 배치됨으로써, 각각의 컬러 필터(CF1, CF2, CF3)와의 접촉 면적이 증가될 수 있다. 도 9에서 상술한 바와 같이, 광학 패턴(LP)은 광학 패턴(LP)과 컬러 필터(CF1, CF2, CF3) 간 계면에서 컬러 필터(CF1, CF2, CF3)를 투과한 광 중 상기 상부 방향과 소정의 사잇각을 갖는 측면 방향으로 비스듬하게 진행하는 광을 상기 상부 방향과의 사잇각이 줄어드는 측면 방향으로 진행(발광 영역(EA3)의 중심부로의 집광)시킬 수 있는데, 본 실시예에 따른 발광 소자층(120_4)의 광학 패턴(LP)은 각 발광 영역(EA1, EA2, EA3)마다 하나씩 배치됨으로써, 광학 패턴(LP)과 컬러 필터(CF1, CF2, CF3) 간 계면이 확장될 수 있다. 이로 인해, 집광을 보다 개선할 수 있다는 이점이 있다.
도 15는 일 실시예에 따른 표시 패널의 화소들을 보여주는 레이아웃도다. 도 16은 도 15의 C-C' 선을 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 15 및 도 16을 참조하면, 본 실시예에 따른 표시 장치의 발광 소자(LE_1)는 제1 광을 발광하는 제1 발광 소자(LE1), 제2 광을 발광하는 제2 발광 소자(LE2), 및 제3 광을 발광하는 제3 발광 소자(LE3)를 포함한다는 점에서, 도 3 및 도 5에 따른 표시 장치와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 패널(100_5)의 발광 소자(120_5)는 각 발광 영역(EA1, EA2, EA3)별로 각각 제1 광 내지 제3 광을 발광하는 발광 소자(LE1, LE2, LE3)가 배치되므로, 도 5에 따른 파장 변환층(QDL)의 파장 변환 입자(WCP)가 생략될 수 있다. 파장 변환층(QDL)의 파장 변환 입자(WCP)가 생략되므로, 도 5의 파장 변환층(QDL)이 배치된 공간(또는 여역)에는 파장 변환층(QDL)의 베이스 수지(BRS)만 남게 된다. 이하에서는 베이스 수지(BRS)를 충진층이라 지칭할 수도 있다.
도 16에 도시된 바와 같이, 광학 패턴(LP)은 베이스 수지(BRS) 상에 직접 배치될 수 있다. 본 실시예에 의하면, 광학 패턴(LP)의 굴절률은 베이스 수지(BRS)의 굴절률보다 클 수 있다. 이를 통해 베이스 수지(BRS)를 투과한 광을 집광할 수 있다.
도 17은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 17을 참조하면, 본 실시예에 따른 표시 패널(100_6)의 발광 소자층(120_6)은 도 12에 따른 실시예와 같이, 베이스 수지(BRS)의 두께, 및 격벽(PW)의 두께가 전반적으로 감소되었다는 점에서, 도 16에 따른 표시 패널(100_5)과 상이하다. 본 실시예에 의하면, 격벽(PW)과 파장 변환층(QDL)의 두께가 감소됨으로써 공정 시간이 감소될 수 있다.
본 실시예의 경우에도, 차광 부재(BM)의 두께(TBM)는 제1 격벽(PW1)의 두께(TPW1)보다 작고, 제2 격벽(PW2)의 두께(TPW2)보다 큰 것이 바람직하다.
도 18은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 패널(100_7)의 발광 소자층(120_7)은 차광 부재(BM)들의 측면들 상에도 반사막(RF_1)이 배치될 수 있다는 점에서, 도 16에 따른 표시 패널(100_5)과 상이하다.
더욱 구체적으로 설명하면, 반사막(RF_1)의 물질은 도 16의 격벽(PW)의 측면 상의 반사막(RF)의 물질과 동일할 수 있으나, 이에 제한되는 것은 아니다. 반사막(RF_1)과 반사막(RF)은 동시에 형성될 수 있으나, 이에 제한되는 것은 아니다. 반사막(RF_1)은 차광 부재(BM)의 측면과 광학 패턴(LP) 사이에 배치될 수 있다. 반사막(RF_1)은 차광 부재(BM)의 측면에 직접 접할 수 있다. 본 실시예에 의하면, 격벽(PW)의 측면뿐만 아니라, 차광 부재(BM)의 측면 상에도 반사막(RF_1)이 더 배치됨으로써, 베이스 수지(BRS)를 투과한 광 중에서 상부 방향이 아니라 상하좌우 측면 방향으로 진행하는 광을 반사하는 역할을 한다.
도 19는 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 19를 참조하면, 본 실시예에 따른 표시 패널(100_8)의 발광 소자층(120_8)의 광학 패턴(LP_3)은 각 발광 영역(EA1, EA2, EA3)마다 하나로 형성된다는 점에서, 도 16에 따른 표시 패널(100_5)과 상이하다.
도 19에 따른 광학 패턴(LP_3)의 단면 형상은 도 5에서 상술한 광학 패턴(LP)의 단면 형상과 크기만 제외하고, 동일할 수 있다. 본 실시예에 의하면 광학 패턴(LP_3)이 발광 영역(EA1, EA2, EA3)마다 하나씩 배치됨으로써, 각각의 베이스 수지(BRS)와의 접촉 면적이 증가될 수 있다. 이를 인해, 집광을 보다 개선할 수 있다는 이점이 있다.
본 실시예에 의하면, 광학 패턴(LP_3)의 폭은 인접한 격벽(PW) 사이의 이격 거리보다 클 수 있다. 즉, 광학 패턴(LP_3)은 베이스 수지(BRS)뿐만 아니라, 격벽(PW)과도 중첩할 수 있다. 광학 패턴(LP_3)은 격벽(PW) 상의 공통 전극(CE)과 직접 접할 수 있다. 차광 부재(BM)는 광학 패턴(LP_3) 상에 배치될 수 있다. 즉, 차광 부재(BM)는 광학 패턴(LP_3)의 상부 방향으로 돌출된 표면과 직접 접할 수 있다.
도 20은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 20을 참조하면, 본 실시예에 따른 표시 패널(100_9)의 발광 소자층(120_9)은 광학 패턴(LP_4)이 인접한 차광 부재(BM) 사이의 이격 공간을 채울 수 있다는 점에서, 도 16에 따른 표시 패널(100_5)과 상이하다.
광학 패턴(LP_4)의 표면 높이는 인접한 차광 부재(BM)의 표면 높이와 동일할 수 있으나, 이에 제한되는 것은 아니다.
광학 패턴(LP_4)의 굴절률은 하부에서 인접한 베이스 수지(BRS)의 굴절률과 상이할 수 있다. 이로 인해, 광학 패턴(LP_4)을 통해 베이스 수지(BRS)와 광학 패턴(LP_4)의 계면에서 발광 소자(LE)로부터 발광된 광의 경로를 바꿀 수 있다.
이외 설명은 도 16에서 상술한 바 이하 자세한 설명은 생략하기로 한다.
도 21은 또 다른 실시예에 따른 표시 패널의 일 예를 보여주는 단면도이다.
도 21을 참조하면, 본 실시예에 따른 표시 패널(100_10)의 발광 소자층(120_10)은 도 17에 따른 실시예와 같이, 베이스 수지(BRS)의 두께, 및 격벽(PW)의 두께가 전반적으로 감소되었다는 점에서, 도 19에 따른 표시 패널(100_8)과 상이하다. 본 실시예에 의하면, 격벽(PW)과 파장 변환층(QDL)의 두께가 감소됨으로써 공정 시간이 감소될 수 있다.
이외 설명은 도 19에서 상술한 바 이하 자세한 설명은 생략하기로 한다.
도 22는 도 5의 격벽의 다른 예를 상세히 보여주는 확대 단면도이다.
도 22를 참조하면, 본 실시예에 따른 제1 절연막(INS1_1)이 공통 연결 전극(CCE)의 상면을 완전히 덮는 것에서 도 7의 실시예와 차이가 있다. 도 22에서는 도 7의 실시예와 중복된 설명은 생략한다.
도 22를 참조하면, 제1 절연막(INS1_1)은 공통 연결 전극(CCE)의 상면 상에 배치될 수 있다. 제1 절연막(INS1_1)이 공통 연결 전극(CCE)의 상면을 완전히 덮기 때문에, 공통 연결 전극(CCE)의 상면은 노출되지 않을 수 있다. 이로 인해, 공통 전극(CE_1)은 제1 절연막(INS1_1)의 상면과 접촉하며, 공통 연결 전극(CCE)의 상면에 접촉하지 않을 수 있다. 이 경우, 공통 전극(CE_1)은 비표시 영역(NDA)에서 공통 전압 공급부(CVS)에 연결되어 공통 전압을 공급받을 수 있다.
제2 절연막(INS2_1)은 제1 절연막(INS1_1)의 측면들 상에 배치되며, 반사막(RF)은 제1 절연막(INS1_1)의 측면들 상에 배치된 공통 전극(CE_1) 상에 배치될 수 있다.
도 23은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다. 도 23에는 일 실시예에 따른 표시 장치(10_1)가 적용된 가상 현실 장치(1)가 나타나 있다.
도 23을 참조하면, 일 실시예에 따른 가상 현실 장치(1)는 안경 형태의 장치일 수 있다. 일 실시예에 따른 가상 현실 장치(1)는 표시 장치(10_1), 좌안 렌즈(10a), 우안 렌즈(10b), 지지 프레임(20), 안경테 다리들(30a, 30b), 반사 부재(40), 및 표시 장치 수납부(50)를 구비할 수 있다.
도 23에서는 안경테 다리들(30a, 30b)을 포함하는 가상 현실 장치(1)를 예시하였으나, 일 실시예에 따른 가상 현실 장치(1)는 안경테 다리들(30a, 30b) 대신에 머리에 장착할 수 있는 머리 장착 밴드를 포함하는 헤드 장착형 디스플레이(head mounted display)에 적용될 수도 있다. 즉, 일 실시예에 따른 가상 현실 장치(1)는 도 23에 도시된 것에 한정되지 않으며, 그 밖에 다양한 전자 장치에서 다양한 형태로 적용 가능하다.
표시 장치 수납부(50)는 표시 장치(10_1)와 반사 부재(40)를 포함할 수 있다. 표시 장치(10_1)에 표시되는 화상은 반사 부재(40)에서 반사되어 우안 렌즈(10b)를 통해 사용자의 우안에 제공될 수 있다. 이로 인해, 사용자는 우안을 통해 표시 장치(10_1)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 23에서는 표시 장치 수납부(50)가 지지 프레임(20)의 우측 끝단에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단에 배치될 수 있으며, 이 경우 표시 장치(10_1)에 표시되는 화상은 반사 부재(40)에서 반사되어 좌안 렌즈(10a)를 통해 사용자의 좌안에 제공될 수 있다. 이로 인해, 사용자는 좌안을 통해 표시 장치(10_1)에 표시되는 가상 현실 영상을 시청할 수 있다. 또는, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단과 우측 끝단에 모두 배치될 수 있으며, 이 경우 사용자는 좌안과 우안 모두를 통해 표시 장치(10_1)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 24는 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 24를 참조하면, 일 실시예에 따른 표시 장치(10_2)는 스마트 기기 중 하나인 스마트 워치(2)에 적용될 수 있다.
도 25는 일 실시예에 따른 표시 장치를 포함하는 자동차 계기판과 센터페시아를 보여주는 일 예시 도면이다. 도 25에는 일 실시예에 따른 표시 장치들(10_a, 10_b, 10_c, 10_d, 10_e)이 적용된 자동차가 나타나 있다.
도 25를 참조하면, 일 실시예에 따른 표시 장치들(10_a, 10_b, 10_c)은 자동차의 계기판에 적용되거나, 자동차의 센터페시아(center fascia)에 적용되거나, 자동차의 대쉬보드에 배치된 CID(Center Information Display)에 적용될 수 있다. 또는, 된 표시 장치(10C)로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치들(10_d, 10_e)은 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display)에 적용될 수 있다.
도 26은 일 실시예에 따른 표시 장치를 포함하는 투명 표시 장치를 보여주는 일 예시 도면이다.
도 26을 참조하면, 일 실시예에 따른 표시 장치(10_3)는 투명 표시 장치에 적용될 수 있다. 투명 표시 장치는 영상(IM)을 표시하는 동시에, 광을 투과시킬 수 있다. 그러므로, 투명 표시 장치의 전면(前面)에 위치한 사용자는 표시 장치(10_3)에 표시된 영상(IM)을 시청할 수 있을 뿐만 아니라, 투명 표시 장치의 배면(背面)에 위치한 사물(RS) 또는 배경을 볼 수 있다. 표시 장치(10_3)가 투명 표시 장치에 적용되는 경우, 도 4와 도 5에 도시된 표시 장치(10_3)의 제1 기판(SUB1)은 광을 투과시킬 수 있는 광 투과부를 포함하거나 광을 투과시킬 수 있는 재료로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
110: 반도체 회로 기판 111: 화소 전극
112: 연결 전극 120: 발광 소자층
130: 도전 연결부 PW: 격벽
LE: 발광 소자 QDL: 파장 변환층
PTF: 보호막

Claims (23)

  1. 기판;
    상기 기판 상에 배치되는 격벽;
    상기 기판 상에서 상기 격벽에 의해 구획되는 발광 영역에 배치되며, 상기 기판의 두께 방향으로 연장되는 발광 소자;
    상기 발광 영역에서 상기 발광 소자 상에 배치되며, 베이스 수지 및 상기 발광 소자로부터 발광된 광의 파장을 변환하고 상기 베이스 수지 내에 분산된 산란체를 포함하는 파장 변환층;
    상기 격벽 상에 배치된 차광 부재; 및
    상기 발광 영역에서 상기 파장 변환층 상에 배치된 광학 패턴을 포함하고,
    상기 광학 패턴은 상부 방향으로 돌출된 형상을 갖는 표시 장치.
  2. 제1 항에 있어서,
    상기 차광 부재의 표면 높이가 상기 광학 패턴의 표면 높이보다 더 큰 표시 장치.
  3. 제1 항에 있어서,
    상기 광학 패턴의 단면 형상은 상부로 볼록한 렌즈(Lens) 형상을 포함하고, 상기 렌즈 형상의 초기 각도는 30도 이상인 표시 장치.
  4. 제1 항에 있어서,
    상기 광학 패턴 상에 배치된 컬러 필터를 더 구비하는 표시 장치.
  5. 제4 항에 있어서,
    상기 광학 패턴의 굴절률은 상기 컬러 필터의 굴절률보다 큰 표시 장치.
  6. 제5 항에 있어서,
    상기 컬러 필터는 상기 광학 패턴과 상기 파장 변환층 사이에 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 광학 패턴은 상기 차광 부재와 직접 접하는 표시 장치.
  8. 제7 항에 있어서,
    상기 광학 패턴의 폭은 인접한 상기 격벽들 간 이격 거리보다 큰 표시 장치.
  9. 제1 항에 있어서,
    상기 광학 패턴은 복수개로 마련된 표시 장치.
  10. 제1 항에 있어서,
    상기 격벽은 상기 발광 소자와 동일한 물질을 갖는 일부 영역을 포함하는 제1 격벽을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 발광 소자는, 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 활성층; 및
    상기 활성층 상에 배치되는 제2 반도체층을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 격벽은, 상기 제1 반도체층과 동일한 물질을 갖는 제1 서브 격벽,
    상기 활성층과 동일한 물질을 갖는 제2 서브 격벽, 및
    상기 제2 반도체층과 동일한 물질을 갖는 제3 서브 격벽을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 서브 격벽의 두께는 상기 제2 반도체층의 두께 이상인 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 격벽은 상기 제3 서브 격벽 상에 배치되며, 비도핑된 반도체 물질을 갖는 제4 서브 격벽을 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제4 서브 격벽의 두께는 상기 제2 반도체층의 두께보다 큰 표시 장치.
  16. 제12 항에 있어서,
    상기 차광 부재의 두께는 상기 제1 서브 격벽의 두께보다 작고, 상기 제2 서브 격벽의 두께보다 큰 표시 장치.
  17. 제10 항에 있어서,
    상기 격벽은, 상기 제1 격벽 상에 배치되며, 절연 물질을 갖는 제2 격벽; 및
    상기 제2 격벽 상에 배치되며, 도전 물질을 갖는 제3 격벽을 더 포함하고,
    상기 제2 격벽의 두께는 상기 제3 격벽의 두께보다 큰 표시 장치.
  18. 제1 항에 있어서,
    상기 격벽의 측면들과 상기 발광 소자의 측면들 상에 배치되는 반사막을 더 구비하는 표시 장치.
  19. 제18 항에 있어서,
    상기 반사막은 상기 차광 부재의 측면들 상에 더 배치되는 표시 장치.
  20. 기판의 표시 영역에 배치되며, 제1 광을 발광하는 제1 발광 영역, 제2 광을 발광하는 제2 발광 영역, 및 제3 광을 발광하는 제3 발광 영역;
    상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역을 구획하는 격벽; 및
    각각 상기 기판의 두께 방향으로 연장되고, 상기 제1 발광 영역에 배치된 제1 발광 소자, 상기 제2 발광 영역에 배치된 제2 발광 소자와 상기 제3 발광 영역에 배치된 제3 발광 소자;
    상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역의 각각에서 상기 발광 소자들 상에 배치되는 충진층;
    상기 격벽 상에 배치된 차광 부재; 및
    상기 발광 영역에서 상기 충진층 상에 배치된 광학 패턴을 포함하고,
    상기 광학 패턴의 굴절률은 상기 충진층의 굴절률과 상이한 표시 장치.
  21. 제20 항에 있어서,
    상기 광학 패턴은 상기 충진층 상에 직접 배치된 표시 장치.
  22. 제20 항에 있어서,
    상기 차광 부재의 측면들 상에 배치되는 반사막을 더 포함하는 표시 장치.
  23. 제20 항에 있어서,
    상기 광학 패턴은 상기 차광 부재와 직접 접하는 표시 장치.
KR1020210056711A 2021-04-30 2021-04-30 표시 장치 KR20220149864A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210056711A KR20220149864A (ko) 2021-04-30 2021-04-30 표시 장치
CN202210393022.3A CN115274734A (zh) 2021-04-30 2022-04-14 显示装置
US17/660,591 US20220352428A1 (en) 2021-04-30 2022-04-25 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210056711A KR20220149864A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220149864A true KR20220149864A (ko) 2022-11-09

Family

ID=83758666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056711A KR20220149864A (ko) 2021-04-30 2021-04-30 표시 장치

Country Status (3)

Country Link
US (1) US20220352428A1 (ko)
KR (1) KR20220149864A (ko)
CN (1) CN115274734A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151567A (zh) * 2019-06-28 2020-12-29 成都辰显光电有限公司 显示面板、显示装置及显示面板的制备方法
JP7282620B2 (ja) * 2019-07-04 2023-05-29 シャープ福山レーザー株式会社 画像表示素子
JP7492328B2 (ja) * 2019-11-18 2024-05-29 シャープ福山レーザー株式会社 画像表示素子及び画像表示素子の製造方法

Also Published As

Publication number Publication date
US20220352428A1 (en) 2022-11-03
CN115274734A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US20220352437A1 (en) Display device and method of manufacturing the same
CN105390586A (zh) 发光器件封装
KR20220149829A (ko) 표시 장치와 그의 제조 방법
US20220352433A1 (en) Display device
KR102513351B1 (ko) 반도체 발광 소자를 이용한 차량용 램프
EP4184599A1 (en) Light-emitting device and image display device
US20220352429A1 (en) Display device
US20220352245A1 (en) Display device
KR20220149864A (ko) 표시 장치
KR20220149853A (ko) 표시 장치와 그의 제조 방법
CN115706198A (zh) 显示装置
KR20230106767A (ko) 표시 장치와 그의 제조 방법
KR20230077814A (ko) 표시 장치
KR20220149831A (ko) 표시 장치와 그의 제조 방법
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법
US20240274644A1 (en) Display device and method for manufacturing the same
KR20240125793A (ko) 표시 장치 및 그 제조 방법
KR20220149896A (ko) 표시 장치와 그의 제조 방법
KR20220149826A (ko) 표시 장치
US12015048B2 (en) Display device
KR20230023539A (ko) 표시 장치
KR20230040393A (ko) 표시 장치
US20220352424A1 (en) Display device and method for fabricating the same
KR20220149865A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220148995A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination