KR20230115921A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230115921A
KR20230115921A KR1020230010104A KR20230010104A KR20230115921A KR 20230115921 A KR20230115921 A KR 20230115921A KR 1020230010104 A KR1020230010104 A KR 1020230010104A KR 20230010104 A KR20230010104 A KR 20230010104A KR 20230115921 A KR20230115921 A KR 20230115921A
Authority
KR
South Korea
Prior art keywords
layer
display device
rib
electrode
forming
Prior art date
Application number
KR1020230010104A
Other languages
English (en)
Inventor
가이찌 후꾸다
히로시 오가와
노부오 이마이
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20230115921A publication Critical patent/KR20230115921A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8721—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시 형태에 따르면, 표시 장치는, 하부 전극과, 상기 하부 전극의 일부를 덮음과 함께 상기 하부 전극과 겹치는 개구를 갖는 리브와, 상기 리브 상에 배치된 격벽과, 상기 하부 전극에 대향하고, 상기 격벽에 접촉하는 상부 전극과, 상기 하부 전극과 상기 상부 전극 사이에 위치하고, 상기 하부 전극과 상기 상부 전극의 전위차에 따라서 발광하는 유기층과, 상기 상부 전극 상에 위치하는 밀봉층을 구비하고 있다. 상기 격벽은, 상기 리브 상에 배치된 하부와, 상기 하부 상에 배치되고, 상기 하부의 측면으로부터 돌출된 단부를 갖는 상부를 갖고 있다. 상기 상부는, 도전성 산화물 및 티타늄의 적어도 한쪽을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
[관련 출원의 상호 참조]
본 출원은, 2022년 1월 27일에 출원된 일본 특허 출원 제2022-011096호에 기초하는 우선권을 주장하고, 당해 일본 특허 출원에 기재된 모든 기재 내용을 원용하는 것이다.
본 발명의 실시 형태는, 표시 장치 및 그 제조 방법에 관한 것이다.
근년, 표시 소자로서 유기 발광 다이오드(OLED)를 적용한 표시 장치가 실용화되고 있다. 이 표시 소자는, 하부 전극과, 하부 전극을 덮는 유기층과, 유기층을 덮는 상부 전극을 구비하고 있다.
상기와 같은 표시 장치를 제조하는 과정에 있어서, 신뢰성의 저하를 억제하는 기술이 필요해지고 있다.
대체로, 실시 형태에 따르면, 표시 장치는, 하부 전극과, 상기 하부 전극의 일부를 덮음과 함께 상기 하부 전극과 겹치는 개구를 갖는 리브와, 상기 리브 상에 배치된 격벽과, 상기 하부 전극에 대향하고, 상기 격벽에 접촉하는 상부 전극과, 상기 하부 전극과 상기 상부 전극 사이에 위치하고, 상기 하부 전극과 상기 상부 전극의 전위차에 따라서 발광하는 유기층과, 상기 상부 전극 상에 위치하는 밀봉층을 구비하고 있다. 상기 격벽은, 상기 리브 상에 배치된 하부와, 상기 하부 상에 배치되고, 상기 하부의 측면으로부터 돌출된 단부를 갖는 상부를 갖고 있다. 상기 상부는, 도전성 산화물 및 티타늄의 적어도 한쪽을 포함한다.
또한, 실시 형태에 따르면, 표시 장치의 제조 방법은, 하부 전극을 형성하고, 상기 하부 전극의 적어도 일부를 덮는 리브를 형성하고, 상기 리브 상에 배치된 하부와, 도전성 산화물 및 티타늄의 적어도 한쪽을 포함하고 상기 하부의 측면으로부터 돌출된 상부를 갖는 격벽을 형성하고, 상기 하부 전극 상에 유기층을 형성하고, 상기 유기층 상에, 상기 격벽에 접촉한 상부 전극을 형성하고, 상기 상부 전극 상에 밀봉층을 형성하고, 상기 밀봉층 상에 레지스트를 형성하고, 상기 레지스트를 마스크로 한 에칭에 의해, 상기 유기층, 상기 상부 전극 및 상기 밀봉층 중 상기 레지스트로부터 노출된 부분을 제거하는 것을 포함한다.
이들의 구성에 의하면, 표시 장치의 신뢰성 저하를 억제하는 것이 가능하다.
도 1은, 일 실시 형태에 관한 표시 장치의 구성예를 도시하는 도면이다.
도 2는, 부 화소의 레이아웃의 일례를 도시하는 도면이다.
도 3은, 도 2 중의 III-III선을 따르는 표시 장치의 개략적인 단면도이다.
도 4는, 격벽의 개략적인 단면도이다.
도 5는, 격벽의 일부를 확대한 개략적인 단면도의 일례이다.
도 6은, 격벽을 형성하기 위한 제조 공정을 나타내는 개략적인 단면도이다.
도 7은, 도 6에 계속되는 제조 공정을 나타내는 개략적인 단면도이다.
도 8은, 도 7에 계속되는 제조 공정을 나타내는 개략적인 단면도이다.
도 9는, 도 8에 계속되는 제조 공정을 나타내는 개략적인 단면도이다.
도 10은, 도 9에 계속되는 제조 공정을 나타내는 개략적인 단면도이다.
도 11은, 표시 소자를 형성하기 위한 제조 공정을 나타내는 개략적인 단면도이다.
도 12는, 도 11에 계속되는 제조 공정을 나타내는 개략적인 단면도이다.
도 13은, 도 12에 계속되는 제조 공정을 나타내는 개략적인 단면도이다.
도 14는, 격벽에 적용할 수 있는 구조의 다른 예를 나타내는 개략적인 단면도이다.
도 15는, 격벽에 적용할 수 있는 구조의 또 다른 예를 나타내는 개략적인 단면도이다.
도 16은, 격벽의 제조 공정의 다른 예를 나타내는 개략적인 단면도이다.
도 17은, 실시예 1 내지 4를 나타내는 표이다.
도 18은, 실시예 5 내지 8을 나타내는 표이다.
도 19는, 실시예 9 내지 12를 나타내는 표이다.
일 실시 형태에 대하여 도면을 참조하면서 설명한다.
개시는 어디까지나 일례에 지나지 않고, 당업자에 있어서, 발명의 주지를 유지한 적시 변경에 대하여 용이하게 상도할 수 있는 것에 대해서는, 당연히 본 발명의 범위에 함유되는 것이다. 또한, 도면은, 설명을 보다 명확하게 하기 위해서, 실제의 양태에 비하여, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도면에 있어서, 기출의 도면에 대하여 전술한 것과 동일 또는 유사한 기능을 발휘하는 구성 요소에는 동일한 참조 부호를 붙이고, 중복되는 상세한 설명을 적절히 생략하는 경우가 있다.
또한, 도면에는, 필요에 따라 이해를 용이하게 하기 위해서, 서로 직교하는 X축, Y축 및 Z축을 기재한다. X축을 따른 방향을 제1 방향이라고 칭하고, Y축을 따른 방향을 제2 방향이라고 칭하고, Z축을 따른 방향을 제3 방향이라고 칭한다. 제3 방향 Z와 평행하게 각종 요소를 보는 것을 평면시라고 한다.
본 실시 형태에 관한 표시 장치는, 표시 소자로서 유기 발광 다이오드(OLED)를 구비하는 유기 일렉트로 루미네센스 표시 장치이고, 텔레비전, 퍼스널 컴퓨터, 차량 탑재 기기, 태블릿 단말기, 스마트폰, 휴대 전화 단말기 등에 탑재될 수 있다.
도 1은, 본 실시 형태에 관한 표시 장치 DSP의 구성예를 도시하는 도면이다. 표시 장치 DSP는, 절연성의 기판(10) 상에, 화상을 표시하는 표시 영역 DA와, 표시 영역 DA의 주변의 주변 영역 SA를 갖고 있다. 기판(10)은, 유리여도 되고, 가요성을 갖는 수지 필름이어도 된다.
본 실시 형태에 있어서는, 평면에서 보면 기판(10)의 형상이 직사각형이다. 단, 기판(10)의 평면에서 보면 형상은 직사각형에 한정되지 않고, 정사각형, 원형 혹은 타원형 등의 다른 형상이어도 된다.
표시 영역 DA는, 제1 방향 X 및 제2 방향 Y로 매트릭스상으로 배열된 복수의 화소 PX를 구비하고 있다. 화소 PX는, 복수의 부 화소 SP를 포함한다. 일례에서는, 화소 PX는, 적색의 부 화소 SP1, 녹색의 부 화소 SP2 및 청색의 부 화소 SP3을 포함한다. 또한, 화소 PX는, 부 화소 SP1, SP2, SP3과 함께, 또는 부 화소 SP1, SP2, SP3의 어느 것 대신에, 백색 등의 다른 색의 부 화소 SP를 포함해도 된다.
부 화소 SP는, 화소 회로(1)와, 화소 회로(1)에 의해 구동되는 표시 소자(20)를 구비하고 있다. 화소 회로(1)는, 화소 스위치(2)와, 구동 트랜지스터(3)와, 캐패시터(4)를 구비하고 있다. 화소 스위치(2) 및 구동 트랜지스터(3)는, 예를 들어 박막 트랜지스터에 의해 구성된 스위칭 소자이다.
화소 스위치(2)의 게이트 전극은, 주사선 GL에 접속되어 있다. 화소 스위치(2)의 소스 전극 및 드레인 전극의 한쪽은 신호선 SL에 접속되고, 다른 쪽은 구동 트랜지스터(3)의 게이트 전극 및 캐패시터(4)에 접속되어 있다. 구동 트랜지스터(3)에 있어서, 소스 전극 및 드레인 전극의 한쪽은 전원선 PL 및 캐패시터(4)에 접속되고, 다른 쪽은 표시 소자(20)에 접속되어 있다.
또한, 화소 회로(1)의 구성은 도시한 예에 제한하지 않는다. 예를 들어, 화소 회로(1)는, 보다 많은 박막 트랜지스터 및 캐패시터를 구비해도 된다.
표시 소자(20)는, 발광 소자로서의 유기 발광 다이오드(OLED)이다. 예를 들어, 부 화소 SP1은 적색의 파장 영역의 광을 발하는 표시 소자(20)를 구비하고, 부 화소 SP2는 녹색의 파장 영역의 광을 발하는 표시 소자(20)를 구비하고, 부 화소 SP3은 청색의 파장 영역의 광을 발하는 표시 소자(20)를 구비하고 있다.
도 2는, 부 화소 SP1, SP2, SP3의 레이아웃의 일례를 도시하는 도면이다. 도 2의 예에 있어서는, 부 화소 SP1과 부 화소 SP2가 제2 방향 Y로 배열되어 있다. 또한, 부 화소 SP1, SP2가 각각 부 화소 SP3과 제1 방향 X로 배열되어 있다.
부 화소 SP1, SP2, SP3이 이러한 레이아웃인 경우, 표시 영역 DA에는, 부 화소 SP1, SP2가 제2 방향 Y로 교대로 배치된 열과, 복수의 부 화소 SP3이 제2 방향 Y로 반복하여 배치된 열이 형성된다. 이들의 열은, 제1 방향 X로 교대로 배열된다.
또한, 부 화소 SP1, SP2, SP3의 레이아웃은 도 2의 예에 한정되지 않는다. 다른 일례로서, 각 화소 PX에 있어서의 부 화소 SP1, SP2, SP3이 제1 방향 X로 순으로 배열되어 있어도 된다.
표시 영역 DA에는, 리브(5) 및 격벽(6)이 배치되어 있다. 리브(5)는, 부 화소 SP1, SP2, SP3에 있어서 각각 개구 AP1, AP2, AP3을 갖고 있다. 도 2의 예에 있어서는, 개구 AP2가 개구 AP1보다도 크고, 개구 AP3이 개구 AP2보다도 크다.
격벽(6)은, 인접하는 부 화소 SP의 경계에 배치되고, 평면에서 보아 리브(5)와 겹쳐 있다. 격벽(6)은, 제1 방향 X로 연장되는 복수의 제1 격벽(6x)과, 제2 방향 Y로 연장되는 복수의 제2 격벽(6y)을 갖고 있다. 복수의 제1 격벽(6x)은, 제2 방향 Y에 인접하는 개구 AP1, AP2 사이 및 제2 방향 Y에 인접하는 2개의 개구 AP3 사이에 각각 배치되어 있다. 제2 격벽(6y)은, 제1 방향 X에 인접하는 개구 AP1, AP3 사이 및 제1 방향 X에 인접하는 개구 AP2, AP3 사이에 각각 배치되어 있다.
도 2의 예에 있어서는, 제1 격벽(6x) 및 제2 격벽(6y)이 서로 접속되어 있다. 이에 의해, 격벽(6)은 전체로서 개구 AP1, AP2, AP3을 둘러싸는 격자상이다. 격벽(6)은, 리브(5)와 마찬가지로 부 화소 SP1, SP2, SP3에 있어서 개구를 갖는다고 할 수도 있다.
부 화소 SP1은, 개구 AP1과 각각 겹치는 하부 전극 LE1, 상부 전극 UE1 및 유기층 OR1을 구비하고 있다. 부 화소 SP2는, 개구 AP2와 각각 겹치는 하부 전극 LE2, 상부 전극 UE2 및 유기층 OR2를 구비하고 있다. 부 화소 SP3은, 개구 AP3과 각각 겹치는 하부 전극 LE3, 상부 전극 UE3 및 유기층 OR3을 구비하고 있다. 도 2의 예에 있어서는, 상부 전극 UE1 및 유기층 OR1의 외형이 일치하고, 상부 전극 UE2 및 유기층 OR2의 외형이 일치하고, 상부 전극 UE3 및 유기층 OR3의 외형이 일치하고 있다.
하부 전극 LE1, 상부 전극 UE1 및 유기층 OR1은, 부 화소 SP1의 표시 소자(20)를 구성한다. 하부 전극 LE2, 상부 전극 UE2 및 유기층 OR2는, 부 화소 SP2의 표시 소자(20)를 구성한다. 하부 전극 LE3, 상부 전극 UE3 및 유기층 OR3은, 부 화소 SP3의 표시 소자(20)를 구성한다.
하부 전극 LE1은, 콘택트 홀 CH1을 통하여 부 화소 SP1의 화소 회로(1)(도 1 참조)에 접속되어 있다. 하부 전극 LE2는, 콘택트 홀 CH2를 통하여 부 화소 SP2의 화소 회로(1)에 접속되어 있다. 하부 전극 LE3은, 콘택트 홀 CH3을 통하여 부 화소 SP3의 화소 회로(1)에 접속되어 있다.
도 2의 예에 있어서, 콘택트 홀 CH1, CH2는, 제2 방향 Y에 인접하는 개구 AP1, AP2 사이의 제1 격벽(6x)과 전체적으로 겹쳐 있다. 콘택트 홀 CH3은, 제2 방향 Y에 인접하는 2개의 개구 AP3 사이의 제1 격벽(6x)과 전체적으로 겹쳐 있다. 다른 예로서, 콘택트 홀 CH1, CH2, CH3의 적어도 일부가 제1 격벽(6x)과 겹쳐 있지 않아도 된다.
도 2의 예에 있어서, 하부 전극 LE1, LE2는, 볼록부 PR1, PR2를 각각 갖고 있다. 볼록부 PR1은, 하부 전극 LE1의 본체(개구 AP1과 겹치는 부분)로부터 콘택트 홀 CH1을 향하여 돌출되어 있다. 볼록부 PR2는, 하부 전극 LE2의 본체(개구 AP2와 겹치는 부분)로부터 콘택트 홀 CH2를 향하여 돌출되어 있다. 콘택트 홀 CH1, CH2는, 볼록부 PR1, PR2와 각각 겹쳐 있다.
도 3은, 도 2 중의 III-III선을 따르는 표시 장치 DSP의 개략적인 단면도이다. 상술한 기판(10) 상에 회로층(11)이 배치되어 있다. 회로층(11)은, 도 1에 도시한 화소 회로(1), 주사선 GL, 신호선 SL 및 전원선 PL 등의 각종 회로나 배선을 포함한다. 회로층(11)은, 절연층(12)에 의해 덮여 있다. 절연층(12)은, 회로층(11)에 의해 발생하는 요철을 평탄화하는 평탄화막으로서 기능한다. 도 3의 단면에는 나타나 있지 않지만, 상술한 콘택트 홀 CH1, CH2, CH3은 절연층(12)에 마련되어 있다.
하부 전극 LE1, LE2, LE3은, 절연층(12) 상에 배치되어 있다. 리브(5)는, 절연층(12) 및 하부 전극 LE1, LE2, LE3 상에 배치되어 있다. 하부 전극 LE1, LE2, LE3의 단부는, 리브(5)에 의해 덮여 있다.
격벽(6)은, 리브(5) 상에 배치된 하부(61)와, 하부(61)의 상면을 덮는 상부(62)를 포함한다. 상부(62)는, 하부(61)보다도 큰 폭을 갖고 있다. 이에 의해, 도 3에 있어서는 상부(62)의 양단부가 하부(61)의 측면보다도 돌출되어 있다. 이러한 격벽(6)의 형상은, 오버행상이라고 할 수도 있다.
도 2에 도시한 유기층 OR1은, 서로 이격한 제1 유기층 OR1a 및 제2 유기층 OR1b를 포함한다. 또한, 도 2에 도시한 상부 전극 UE1은, 서로 이격한 제1 상부 전극 UE1a 및 제2 상부 전극 UE1b를 포함한다. 도 3에 도시하는 바와 같이, 제1 유기층 OR1a는, 개구 AP1을 통하여 하부 전극 LE1에 접촉함과 함께, 리브(5)의 일부를 덮고 있다. 제2 유기층 OR1b는, 상부(62) 상에 위치하고 있다. 제1 상부 전극 UE1a는, 하부 전극 LE1과 대향함과 함께, 제1 유기층 OR1a를 덮고 있다. 또한, 제1 상부 전극 UE1a는, 하부(61)의 측면에 접촉하고 있다. 제2 상부 전극 UE1b는, 격벽(6)의 상방에 위치하고, 제2 유기층 OR1b를 덮고 있다.
도 2에 도시한 유기층 OR2는, 서로 이격한 제1 유기층 OR2a 및 제2 유기층 OR2b를 포함한다. 또한, 도 2에 도시한 상부 전극 UE2는, 서로 이격한 제1 상부 전극 UE2a 및 제2 상부 전극 UE2b를 포함한다. 도 3에 도시하는 바와 같이, 제1 유기층 OR2a는, 개구 AP2를 통하여 하부 전극 LE2에 접촉함과 함께, 리브(5)의 일부를 덮고 있다. 제2 유기층 OR2b는, 상부(62) 상에 위치하고 있다. 제1 상부 전극 UE2a는, 하부 전극 LE2와 대향함과 함께, 제1 유기층 OR2a를 덮고 있다. 또한, 제1 상부 전극 UE2a는, 하부(61)의 측면에 접촉하고 있다. 제2 상부 전극 UE2b는, 격벽(6)의 상방에 위치하고, 제2 유기층 OR2b를 덮고 있다.
도 2에 도시한 유기층 OR3은, 서로 이격한 제1 유기층 OR3a 및 제2 유기층 OR3b를 포함한다. 또한, 도 2에 도시한 상부 전극 UE3은, 서로 이격한 제1 상부 전극 UE3a 및 제2 상부 전극 UE3b를 포함한다. 도 3에 도시하는 바와 같이, 제1 유기층 OR3a는, 개구 AP3을 통하여 하부 전극 LE3에 접촉함과 함께, 리브(5)의 일부를 덮고 있다. 제2 유기층 OR3b는, 상부(62) 상에 위치하고 있다. 제1 상부 전극 UE3a는, 하부 전극 LE3과 대향함과 함께, 제1 유기층 OR3a를 덮고 있다. 또한, 제1 상부 전극 UE3a는, 하부(61)의 측면에 접촉하고 있다. 제2 상부 전극 UE3b는, 격벽(6)의 상방에 위치하고, 제2 유기층 OR3b를 덮고 있다.
도 3의 예에 있어서, 부 화소 SP1, SP2, SP3은, 유기층 OR1, OR2, OR3의 발광층이 발하는 광의 광학 특성을 조정하기 위한 캡층 CP1, CP2, CP3을 포함한다.
캡층 CP1은, 서로 이격한 제1 캡층 CP1a 및 제2 캡층 CP1b를 포함한다. 제1 캡층 CP1a는, 개구 AP1에 위치하고, 제1 상부 전극 UE1a 상에 배치되어 있다. 제2 캡층 CP1b는, 격벽(6)의 상방에 위치하고, 제2 상부 전극 UE1b 상에 배치되어 있다.
캡층 CP2는, 서로 이격한 제1 캡층 CP2a 및 제2 캡층 CP2b를 포함한다. 제1 캡층 CP2a는, 개구 AP2에 위치하고, 제1 상부 전극 UE2a 상에 배치되어 있다. 제2 캡층 CP2b는, 격벽(6)의 상방에 위치하고, 제2 상부 전극 UE2b 상에 배치되어 있다.
캡층 CP3은, 서로 이격한 제1 캡층 CP3a 및 제2 캡층 CP3b를 포함한다. 제1 캡층 CP3a는, 개구 AP3에 위치하고, 제1 상부 전극 UE3a 상에 배치되어 있다. 제2 캡층 CP3b는, 격벽(6)의 상방에 위치하고, 제2 상부 전극 UE3b 상에 배치되어 있다.
부 화소 SP1, SP2, SP3에는, 밀봉층 SE1, SE2, SE3이 각각 배치되어 있다. 밀봉층 SE1은, 제1 캡층 CP1a, 격벽(6) 및 제2 캡층 CP1b를 포함하는 부 화소 SP1의 각 부재를 연속적으로 덮고 있다. 밀봉층 SE2는, 제1 캡층 CP2a, 격벽(6) 및 제2 캡층 CP2b를 포함하는 부 화소 SP2의 각 부재를 연속적으로 덮고 있다. 밀봉층 SE3은, 제1 캡층 CP3a, 격벽(6) 및 제2 캡층 CP3b를 포함하는 부 화소 SP3의 각 부재를 연속적으로 덮고 있다.
도 3의 예에 있어서는, 부 화소 SP1, SP3 사이의 격벽(6) 상의 제2 유기층 OR1b, 제2 상부 전극 UE1b, 제2 캡층 CP1b 및 밀봉층 SE1과, 당해 격벽(6) 상의 제2 유기층 OR3b, 제2 상부 전극 UE3b, 제2 캡층 CP3b 및 밀봉층 SE3이 이격하고 있다. 또한, 부 화소 SP2, SP3 사이의 격벽(6) 상의 제2 유기층 OR2b, 제2 상부 전극 UE2b, 제2 캡층 CP2b 및 밀봉층 SE2와, 당해 격벽(6) 상의 제2 유기층 OR3b, 제2 상부 전극 UE3b, 제2 캡층 CP3b 및 밀봉층 SE3이 이격하고 있다.
밀봉층 SE1, SE2, SE3은, 수지층(13)에 의해 덮여 있다. 수지층(13)은, 밀봉층(14)에 의해 덮여 있다. 또한, 밀봉층(14)은, 수지층(15)에 의해 덮여 있다.
절연층(12) 및 수지층(13, 15)은, 유기 재료로 형성되어 있다. 리브(5) 및 밀봉층(14, SE1, SE2, SE3)은, 예를 들어 실리콘 질화물(SiNx) 등의 무기 재료로 형성되어 있다.
격벽(6)의 하부(61)는, 도전성을 갖고 있다. 격벽(6)의 상부(62)도 도전성을 가져도 된다. 하부 전극 LE1, LE2, LE3은, ITO(Indium Tin Oxide) 등의 투명한 도전성 산화물로 형성되어도 되고, 은(Ag) 등의 금속 재료와 도전성 산화물의 적층 구조를 가져도 된다. 상부 전극 UE1, UE2, UE3은, 예를 들어 마그네슘과 은의 합금(MgAg) 등의 금속 재료로 형성되어 있다. 상부 전극 UE1, UE2, UE3은, ITO 등의 도전성 산화물로 형성되어도 된다.
하부 전극 LE1, LE2, LE3의 전위가 상부 전극 UE1, UE2, UE3의 전위보다도 상대적으로 높은 경우, 하부 전극 LE1, LE2, LE3이 애노드에 상당하고, 상부 전극 UE1, UE2, UE3이 캐소드에 상당한다. 또한, 상부 전극 UE1, UE2, UE3의 전위가 하부 전극 LE1, LE2, LE3의 전위보다도 상대적으로 높은 경우, 상부 전극 UE1, UE2, UE3이 애노드에 상당하고, 하부 전극 LE1, LE2, LE3이 캐소드에 상당한다.
유기층 OR1, OR2, OR3은, 한 쌍의 기능층과, 이들 기능층 사이에 배치된 발광층을 포함한다. 일례로서, 유기층 OR1, OR2, OR3은, 정공 주입층, 정공 수송층, 전자 블로킹층, 발광층, 정공 블로킹층, 전자 수송층 및 전자 주입층을 순으로 적층한 구조를 갖고 있다.
캡층 CP1, CP2, CP3은, 예를 들어 투명한 복수의 박막의 다층체에 의해 형성되어 있다. 다층체는, 복수의 박막으로서, 무기 재료에 의해 형성된 박막 및 유기 재료에 의해 형성된 박막을 포함해도 된다. 또한, 이들의 복수의 박막은, 서로 다른 굴절률을 갖고 있다. 다층체를 구성하는 박막의 재료는, 상부 전극 UE1, UE2, UE3의 재료와는 다르고, 또한, 밀봉층 SE1, SE2, SE3의 재료와도 다르다. 또한, 캡층 CP1, CP2, CP3은 생략되어도 된다.
격벽(6)에는, 공통 전압이 공급되어 있다. 이 공통 전압은, 하부(61)의 측면에 접촉한 제1 상부 전극 UE1a, UE2a, UE3a에 각각 공급된다. 하부 전극 LE1, LE2, LE3에는, 부 화소 SP1, SP2, SP3이 각각 갖는 화소 회로(1)를 통하여 화소 전압이 공급된다.
하부 전극 LE1과 상부 전극 UE1 사이에 전위차가 형성되면, 제1 유기층 OR1a의 발광층이 적색의 파장 영역의 광을 발한다. 하부 전극 LE2와 상부 전극 UE2 사이에 전위차가 형성되면, 제1 유기층 OR2a의 발광층이 녹색의 파장 영역의 광을 발한다. 하부 전극 LE3과 상부 전극 UE3 사이에 전위차가 형성되면, 제1 유기층 OR3a의 발광층이 청색의 파장 영역의 광을 발한다.
다른 예로서, 유기층 OR1, OR2, OR3의 발광층이 동일 색(예를 들어 백색)의 광을 발해도 된다. 이 경우에 있어서, 표시 장치 DSP는, 발광층이 발하는 광을 부 화소 SP1, SP2, SP3에 대응하는 색의 광으로 변환하는 컬러 필터를 구비해도 된다. 또한, 표시 장치 DSP는, 발광층이 발하는 광에 의해 여기되어 부 화소 SP1, SP2, SP3에 따른 색의 광을 생성하는 양자 도트를 포함한 층을 구비해도 된다.
도 4는, 격벽(6)의 개략적인 확대 단면도이다. 이 도면에 있어서는, 리브(5), 격벽(6), 절연층(12) 및 한 쌍의 하부 전극 LE 이외의 요소를 생략하고 있다. 한 쌍의 하부 전극 LE는, 상술한 하부 전극 LE1, LE2, LE3의 어느 것에 상당한다. 상술한 제1 격벽(6x) 및 제2 격벽(6y)은, 도 4에 도시하는 격벽(6)과 마찬가지의 구조를 갖고 있다.
도 4의 예에 있어서, 격벽(6)의 하부(61)는, 리브(5) 상에 배치된 배리어층(600)과, 배리어층(600) 상에 배치된 금속층(610)을 포함한다. 금속층(610)은, 배리어층(600)보다도 두껍게 형성되어 있다. 금속층(610)은, 단층 구조여도 되고, 다른 금속 재료의 적층 구조여도 된다.
상부(62)는, 하부(61)보다도 얇다. 도 4의 예에 있어서, 상부(62)는, 금속층(610) 상에 배치된 제1 층(621)과, 제1 층(621)을 덮는 제2 층(622)을 포함한다.
도 4의 예에 있어서는, 하부(61)의 폭이 상부(62)에 근접함에 따라서 작아진다. 즉, 하부(61)의 측면(61a, 61b)은, 제3 방향 Z에 대하여 경사져 있다. 상부(62)는, 측면(61a)으로부터 돌출된 단부(62a)와, 측면(61b)로부터 돌출된 단부(62b)를 갖고 있다.
측면(61a, 61b)으로부터의 단부(62a, 62b)의 돌출량 D는, 예를 들어 2.0㎛ 이하이다. 여기에, 돌출량 D는, 측면(61a, 61b)의 하단(배리어층(600))으로부터 단부(62a, 62b)까지의, 격벽(6)의 폭 방향(제1 방향 X 또는 제2 방향 Y)에 있어서의 거리에 상당한다.
도 5는, 격벽(6)의 일부를 확대한 개략적인 단면도의 일례이다. 이 도면에 있어서는, 격벽(6)에 추가하여, 리브(5), 하부 전극 LE1, 제1 유기층 OR1a, 제1 상부 전극 UE1a, 제1 캡층 CP1a, 제2 유기층 OR1b, 제2 상부 전극 UE1b 및 제2 캡층 CP1b를 나타내고 있다.
도 5에 도시하는 바와 같이, 하부(61)의 측면(61a)은, 미세한 요철을 갖고 있다. 혹은, 측면(61a)은 거칠음을 갖고 있다. 이 요철은, 예를 들어 측면(61a)에 있어서의 금속층(610)의 표면에 형성되어 있다. 다른 관점에서 말하면, 측면(61a)의 적어도 일부는, 제1 층(621)과 접촉하는 금속층(610)의 상면, 배리어층(600)과 접촉하는 금속층(610)의 하면, 이 하면에 접촉하는 배리어층(600)의 상면, 혹은 리브(5)의 상면 등에 비하여 큰 조도를 갖고 있다.
제1 상부 전극 UE1a는, 측면(61a) 중 요철을 포함하는 영역에 접촉하고 있다. 이에 의해, 제1 상부 전극 UE1a와 하부(61)의 접촉 면적이 증대하여, 하부(61)와 제1 상부 전극 UE1a의 양호한 도통을 확보할 수 있다.
도 5에 있어서는 측면(61a)에 착안했지만, 측면(61b)도 마찬가지의 요철을 갖고 있다. 또한, 이러한 요철에 의해, 제1 상부 전극 UE2a, UE3a와 하부(61)의 양호한 도통도 확보할 수 있다. 또한, 상기 도 5에서는, 측면(61a)이 미세한 요철을 갖고 있는 예를 나타냈지만, 이에 한정되지 않고, 하부(61)의 측면(61a, 61b)이 매끄러운 표면, 혹은, 평탄한 표면이어도 된다. 이 경우도, 제1 상부 전극 UE1a를 후술하는 제조 방법으로 형성하는 한 양호한 도통을 확보할 수 있다.
계속해서, 표시 장치 DSP의 제조 방법에 대하여 설명한다.
도 6 내지 도 10은, 표시 장치 DSP의 제조 방법 중, 주로 격벽(6)을 형성하기 위한 공정을 나타내는 개략적인 단면도이다. 우선, 도 6에 나타내는 바와 같이, 기판(10)의 상방에 회로층(11), 절연층(12), 하부 전극 LE 및 리브(5)가 순으로 형성된다.
이어서, 도 7에 도시하는 바와 같이, 리브(5) 및 하부 전극 LE를 덮는 배리어층(600a)이 형성되고, 배리어층(600a) 상에 금속층(610a)이 형성되고, 금속층(610a) 상에 제1 층(621a)이 형성되고, 제1 층(621a) 상에 제2 층(622a)이 형성된다. 배리어층(600a), 금속층(610a), 제1 층(621a) 및 제2 층(622a)의 형성에는, 스퍼터링을 사용할 수 있다.
또한, 도 7에 도시하는 바와 같이, 제2 층(622a) 상에 레지스트 R1이 형성된다. 레지스트 R1은, 평면에서 보아 격벽(6)과 같은 형상으로 패터닝되어 있다.
이어서, 도 8에 도시하는 바와 같이, 레지스트 R1을 마스크로 하여 에칭이 행해지고, 제2 층(622a) 중 레지스트 R1로부터 노출된 부분이 제거된다. 이에 의해, 도 4에 도시한 형상의 제2 층(622)이 형성된다. 이후의 설명에 있어서는, 금속층(610a) 중 레지스트 R1 및 제2 층(622)으로부터 노출된 부분(제3 방향 Z에 있어서 겹치지 않는 부분)을 제1 부분 P1이라고 칭한다. 또한, 금속층(610a) 중 레지스트 R1 및 제2 층(622)의 하방에 위치하는 부분을 제2 부분 P2라고 칭한다.
본 실시 형태에 있어서는, 금속층(610a)에 대하여 2종류의 에칭이 실시되고, 도 4에 도시한 형상의 금속층(610)이 형성된다. 구체적으로는, 도 9에 도시하는 이방성 건식 에칭과, 도 10에 도시하는 등방성 습식 에칭이 행해진다.
도 9에 도시하는 바와 같이, 이방성 건식 에칭에 있어서는, 제1 층(621a) 중 레지스트 R1 및 제2 층(622)으로부터 노출된 부분이 제거된다. 이에 의해, 도 4에 도시한 형상의 제1 층(621) 및 제2 층(622)을 포함하는 상부(62)가 형성된다.
또한, 이방성 건식 에칭에 있어서는, 제1 부분 P1의 두께가 저감된다. 제1 부분 P1이 완전히 제거되어도 되지만, 이 경우에는 배리어층(600a)에 기인한 오염이 에칭 장치의 챔버에 발생할 수 있다. 그 때문에, 제1 부분 P1이 일부 남겨진 상태에서 이방성 건식 에칭을 정지하는 것이 바람직하다. 이방성 건식 에칭에 있어서는, 레지스트 R1의 하방에 위치하는 제2 부분 P2가 거의 깍여지지 않는다.
등방성 습식 에칭에 있어서는, 도 10에 도시하는 바와 같이, 이방성 건식 에칭에 있어서 남겨진 제1 부분 P1의 일부와, 그 아래의 배리어층(600a)이 제거된다. 또한, 제2 부분 P2 중, 상부(62)의 단부(62a, 62b)의 하방에 위치하는 부분을 제거함으로써, 제2 부분 P2의 폭이 저감된다. 이에 의해, 도 4에 도시한 형상의 배리어층(600) 및 금속층(610)을 포함하는 하부(61)가 형성된다. 도 5에 도시한 측면(61a)의 요철은, 예를 들어 등방성 습식 에칭에 있어서 형성된다.
등방성 습식 에칭에 의해 제2 부분 P2의 폭을 저감하는 양은, 격벽(6)에 요구되는 형상에 따라서 변경할 수 있다. 일례에서는, 등방성 습식 에칭에 있어서, 상술한 돌출량 D가 2.0㎛ 이하로 되도록 제2 부분 P2의 폭이 저감된다.
도 6 내지 도 10의 공정을 거쳐서 격벽(6)이 완성된 후, 레지스트 R1이 제거된다. 또한, 부 화소 SP1, SP2, SP3에 대하여 표시 소자(20)를 형성하기 위한 공정이 실시된다.
도 11 내지 도 13은, 표시 장치 DSP의 제조 방법 중, 주로 표시 소자(20)를 형성하기 위한 공정을 나타내는 개략적인 단면도이다. 이들의 도면에 도시하는 부 화소 SPα, SPβ, SPγ는, 부 화소 SP1, SP2, SP3의 어느 것에 상당한다.
상술한 바와 같이 격벽(6)이 형성된 후, 도 11에 도시하는 바와 같이 기판 전체에 대하여 유기층 OR, 상부 전극 UE, 캡층 CP 및 밀봉층 SE가 순으로 증착에 의해 형성된다. 유기층 OR은, 부 화소 SPα에 대응하는 색의 광을 발하는 발광층을 포함한다. 오버행상의 격벽(6)에 의해, 유기층 OR은 하부 전극 LE를 덮는 제1 유기층 ORa와 격벽(6) 상의 제2 유기층 ORb로 분단되고, 상부 전극 UE는 제1 유기층 ORa를 덮는 제1 상부 전극 UEa와 제2 유기층 ORb를 덮는 제2 상부 전극 UEb로 분단되고, 캡층 CP는 제1 상부 전극 UEa를 덮는 제1 캡층 CPa와 제2 상부 전극 UEb를 덮는 제2 캡층 CPb로 분단된다. 제1 상부 전극 UEa는, 격벽(6)의 하부(61)에 접촉하고 있다. 밀봉층 SE는, 제1 캡층 CPa, 제2 캡층 CPb 및 격벽(6)을 연속적으로 덮고 있다.
이어서, 도 12에 도시하는 바와 같이, 밀봉층 SE 상에 레지스트 R2가 형성된다. 레지스트 R2는, 부 화소 SPα를 덮고 있다. 즉, 레지스트 R2는, 부 화소 SPα에 위치하는 제1 유기층 ORa, 제1 상부 전극 UEa 및 제1 캡층 CPa의 바로 위에 배치되어 있다. 레지스트 R2는, 부 화소 SPα, SPβ 사이의 격벽(6) 상의 제2 유기층 ORb, 제2 상부 전극 UEb 및 제2 캡층 CPb 중, 부 화소 SPα 근방의 부분의 바로 위에도 위치하고 있다. 즉, 격벽(6)의 적어도 일부는, 레지스트 R2로부터 노출되어 있다.
또한, 레지스트 R2를 마스크로 한 에칭에 의해, 도 13에 도시하는 바와 같이 유기층 OR, 상부 전극 UE, 캡층 CP 및 밀봉층 SE 중 레지스트 R2로부터 노출된 부분이 제거된다. 이에 의해, 부 화소 SPα에는 하부 전극 LE, 제1 유기층 ORa, 제1 상부 전극 UEa 및 제1 캡층 CPa를 포함하는 표시 소자(20)가 형성된다. 한편으로, 부 화소 SPβ, SPγ에 있어서는 하부 전극 LE이 노출된다. 당해 에칭은, 예를 들어 CF4 또는 CF6과 같은 에칭 가스를 사용한 건식 에칭이다.
그 후, 레지스트 R2가 제거되어, 부 화소 SPβ, SPγ의 표시 소자(20)를 형성하기 위한 공정이 순으로 실시된다. 이들의 공정은, 부 화소 SPα에 대하여 상술한 공정과 마찬가지이다.
이상의 부 화소 SPα, SPβ, SPγ에 대하여 예시한 공정에 의해 부 화소 SP1, SP2, SP3의 표시 소자(20)를 형성하고, 또한 수지층(13), 밀봉층(14) 및 수지층(15)을 형성함으로써, 도 3에 도시한 표시 장치 DSP가 완성된다.
격벽(6)의 구조 및 제조 공정은, 도 4 내지 도 10에 나타낸 예에 한정되지 않는다.
도 14는, 격벽(6)에 적용할 수 있는 구조의 다른 예를 나타내는 개략적인 단면도이다. 이 도면에 도시하는 격벽(6)은, 상부(62)가 단층 구조를 갖고 있다. 또한, 도 4에 나타낸 예에 비해, 상부(62)가 두껍게 형성되어 있다. 또한, 상부(62)의 폭이 상방을 향함에 따라서 작아져 있다. 즉, 단부(62a, 62b)에 있어서의 상부(62)의 측면은, 제3 방향 Z에 대하여 경사진 테이퍼상이다.
도 15는, 격벽(6)에 적용할 수 있는 구조의 또 다른 예를 나타내는 개략적인 단면도이다. 이 도면에 도시하는 격벽(6)은, 배리어층(600)을 갖고 있지 않다. 즉, 금속층(610)은, 리브(5)와 접촉하고 있다.
도 16은, 격벽(6)의 제조 공정의 다른 예를 나타내는 개략적인 단면도이다. 이 공정은, 도 9에 도시한 이방성 건식 에칭에 상당한다. 이 에칭의 조건에 따라서는, 도 16에 도시한 바와 같이 에칭 중에 레지스트 R1의 폭이 저감될 가능성이 있다. 이 경우에도, 예를 들어 제2 층(622)을 이방성 건식 에칭에 대한 내성이 높은 재료로 형성됨으로써, 상부(62)의 손상을 방지할 수 있다.
이상 설명한 표시 장치 DSP와 그 제조 방법에 있어서, 표시 장치 DSP의 신뢰성을 높이기 위해서는, 양호한 오버행상의 격벽(6)을 형성한 후에 표시 소자(20)를 형성할 필요가 있다. 즉, 가령 격벽(6)의 적어도 일부에 있어서, 예를 들어 상부(62)의 돌출량 D가 작은 등의 형상의 혼란이 발생하면, 유기층 OR1, OR2, OR3이나 상부 전극 UE1, UE2, UE3이 격벽(6)에 의해 분단되지 않는 개소가 발생하고, 도 3에 도시한 구조를 얻을 수 없다.
격벽(6)은, 도 6 내지 도 10에 나타낸 공정을 거쳐서 양호하게 형성된 경우에도, 그 후의 공정에 있어서 소실 또는 변형될 가능성도 있다. 예를 들어, 도 13에 나타낸 에칭의 공정에 있어서는 격벽(6)의 적어도 일부가 노출되기 때문에, 당해 에칭에 대한 내성이 낮은 재료로 격벽(6)을 형성한 경우에는 격벽(6)이 손상될 수 있다. 그래서, 적어도 상부(62)는, 당해 에칭에 있어서 밀봉층 SE 등과 비교하여 에칭 선택성이 높은 재료로 형성하는 것이 바람직하다.
또한, 하부(61)가 양호하게 잘록해진 형상을 얻기 위해서는, 금속층(610)을 도 10에 도시한 등방성 습식 에칭에 있어서 깍여지기 쉬운 재료로 형성하는 것이 바람직하다.
격벽(6)의 구조나 격벽(6)의 각 부 재료는, 이러한 여러가지인 이유를 고려하여 선정된다. 이하에, 격벽(6)의 구조 및 각 부의 재료에 관한 실시예를 개시한다.
도 17은, 실시예 1 내지 4를 나타내는 표이다. 실시예 1 내지 3에 관한 격벽(6)은, 모두 배리어층(600), 금속층(610), 제1 층(621) 및 제2 층(622)을 갖고 있다. 한편, 실시예 4에 관한 격벽(6)은, 금속층(610), 제1 층(621) 및 제2 층(622)을 갖고, 배리어층(600)을 갖고 있지 않다.
실시예 1 내지 4의 어느 것에 있어서도, 금속층(610)은 알루미늄(Al)에 의해 형성되고, 제1 층(621)은 티타늄(Ti)에 의해 형성되고, 제2 층(622)은 ITO에 의해 형성되어 있다. 실시예 1에 있어서의 배리어층(600)은 몰리브덴(Mo)으로 형성되고, 실시예 2에 있어서의 배리어층(600)은 몰리브덴-텅스텐 합금(MoW)으로 형성되고, 실시예 3에 있어서의 배리어층(600)은 구리(Cu)로 형성되어 있다. 금속층(610)은, 알루미늄 합금에 의해 형성되어도 된다.
이와 같이 상부(62)가 티타늄과 ITO의 적층 구조를 갖는 경우, 상부(62) 전체의 두께는 예를 들어 50 내지 300nm인 것이 바람직하다. 또한, 하부(61) 전체의 두께는 예를 들어 400 내지 1500nm인 것이 바람직하다.
실시예 1 내지 4의 어느 것에 있어서도, 제1 층(621)의 두께는 100nm이고, 제2 층(622)의 두께는 50nm이다. 즉, 제2 층(622)은 제1 층(621)보다도 얇다. 금속층(610)의 두께는, 실시예 1, 3에 있어서는 950nm이고, 실시예 2에 있어서는 800nm이고, 실시예 4에 있어서는 1000nm이다. 배리어층(600)의 두께는, 실시예 1, 3에 있어서는 50nm이고, 실시예 2에 있어서는 200nm이다.
또한, 실시예 1 내지 4의 각각에 있어서, 제2 층(622)이 ITO 이외의 도전성 산화물로 형성되어도 된다. 이러한 도전성 산화물로서는, 예를 들어 IZO(Indium Zinc Oxide)나 IGZO(Indium Gallium Zinc Oxide)를 사용할 수 있다.
도 18은, 실시예 5 내지 8을 나타내는 표이다. 실시예 5 내지 8에 관한 격벽(6)은, 모두 알루미늄의 금속층(610)과, 티타늄의 단층 구조인 상부(62)를 갖고 있다. 금속층(610)은, 알루미늄 합금에 의해 형성되어도 된다. 실시예 5 내지 7에 관한 격벽(6)은 배리어층(600)을 갖고, 실시예 8에 관한 격벽(6)은 배리어층(600)을 갖고 있지 않다. 실시예 5에 있어서의 배리어층(600)은 몰리브덴으로 형성되고, 실시예 6에 있어서의 배리어층(600)은 몰리브덴-텅스텐 합금으로 형성되고, 실시예 7에 있어서의 배리어층(600)은 구리로 형성되어 있다.
이와 같이 상부(62)가 티타늄의 단층 구조를 갖는 경우, 상부(62)의 두께는 예를 들어 100 내지 500nm인 것이 바람직하다. 또한, 하부(61) 전체의 두께는 예를 들어 400 내지 1500nm인 것이 바람직하다.
실시예 5 내지 8의 어느 것에 있어서도, 상부(62)의 두께는 200nm이다. 금속층(610)의 두께는, 실시예 5, 7에 있어서는 950nm이고, 실시예 6에 있어서는 800nm이고, 실시예 8에 있어서는 1000nm이다. 배리어층(600)의 두께는, 실시예 5, 7에 있어서는 50nm이고, 실시예 6에 있어서는 200nm이다.
도 19는, 실시예 9 내지 12를 나타내는 표이다. 실시예 9 내지 12에 관한 격벽(6)은, 모두 알루미늄의 금속층(610)과, 티타늄의 제1 층(621)과, 실리콘 산화물(SiO)의 제2 층(622)을 갖고 있다. 금속층(610)은, 알루미늄 합금에 의해 형성되어도 된다. 실시예 9 내지 11에 관한 격벽(6)은 배리어층(600)을 갖고, 실시예 12에 관한 격벽(6)은 배리어층(600)을 갖고 있지 않다. 실시예 9에 있어서의 배리어층(600)은 몰리브덴으로 형성되고, 실시예 10에 있어서의 배리어층(600)은 몰리브덴-텅스텐 합금으로 형성되고, 실시예 11에 있어서의 배리어층(600)은 구리로 형성되어 있다.
이와 같이 상부(62)가 티타늄과 실리콘 산화물의 적층 구조를 갖는 경우, 상부(62)의 두께는 예를 들어 100 내지 500nm인 것이 바람직하다. 또한, 하부(61) 전체의 두께는 예를 들어 400 내지 1500nm인 것이 바람직하다.
실시예 9 내지 12의 어느 것에 있어서도, 제1 층(621)의 두께는 50nm이고, 제2 층(622)의 두께는 250nm이다. 즉, 제2 층(622)은, 제1 층(621)보다도 두껍다. 금속층(610)의 두께는, 실시예 9, 11에 있어서는 950nm이고, 실시예 10에 있어서는 800nm이고, 실시예 12에 있어서는 1000nm이다. 배리어층(600)의 두께는, 실시예 9, 11에 있어서는 50nm이고, 실시예 10에 있어서는 200nm이다.
이상의 실시예 1 내지 12에 있어서 상부(62)를 형성하는 도전성 산화물, 티타늄, 혹은 실리콘 산화물은, 도 13에 도시한 에칭에 있어서의 에칭 속도가 실리콘 질화물로 형성된 밀봉층 SE에 비해 작다. 즉, 이들 재료를 사용하여 상부(62)를 형성함으로써, 당해 에칭에서의 격벽(6)의 손상을 억제할 수 있다.
특히, ITO, IZO 및 IGZO와 같은 도전성 산화물은, CF4이나 SF6 등의 에칭 가스를 사용한 건식 에칭에 대한 내성이 높다. 그 때문에, 이들의 도전성 산화물을 상부(62)의 표층인 제2 층(622)에 사용함으로써 상부(62)의 손상을 효과적으로 억제할 수 있다.
가령 상부(62)가 두꺼우면, 유기층 OR(OR1, OR2, OR3), 상부 전극 UE(UE1, UE2, UE3) 및 캡층 CP(CP1, CP2, CP3)을 증착에 의해 형성할 때에, 상부(62)에 의해 증착원으로부터의 그림자가 되는 범위가 증대한다. 이 경우에는, 격벽(6)의 근방에서 충분한 두께의 유기층 OR, 상부 전극 UE 및 캡층 CP를 형성할 수 없다. 이에 비해, 제2 층(622)에 도전성 산화물을 사용하는 경우에는, 상술한 바와 같이 에칭에서의 손상이 억제되는 분 만큼, 상부(62)를 얇게 형성하는 것이 가능하게 된다. 이에 의해, 증착원으로부터의 그림자가 되는 범위를 좁힐 수 있다.
또한, 예를 들어 실시예 5 내지 12와 같이 상부(62)가 비교적 두꺼운 경우에는, 도 14에 도시한 바와 같이 상부(62)의 단부(62a, 62b)를 테이퍼상으로 함으로써, 증착원으로부터의 그림자가 되는 범위를 좁힐 수 있다.
또한, ITO 등의 도전성 산화물은, 도 9에 도시한 이방성 건식 에칭에 대한 내성이 높다. 그 때문에, 상부(62)에 도전성 산화물을 사용하는 경우에는, 도 16을 사용하여 설명한 바와 같이 이방성 건식 에칭 중에 레지스트 R1의 폭이 저감되는 경우라도 손상을 받기 어렵다.
실시예 1 내지 12에 있어서의 금속층(610)의 재료로서 예시한 알루미늄이나 알루미늄 합금은, 도 10에 도시한 등방성 습식 에칭에 있어서 폭을 저감하기 쉽다. 그 때문에, 오버행상의 격벽(6)의 형성이 용이하게 된다. 또한, 알루미늄이나 알루미늄 합금은, 형성 시의 내부 응력이 작기 때문에, 예를 들어 500nm 이상의 후막화가 가능하다.
실시예 1 내지 3, 5 내지 7, 9 내지 11과 같이 하부(61)가 몰리브덴, 몰리브덴-텅스텐 합금 또는 구리 등으로 형성된 배리어층(600)을 갖는 경우에는, 도 10에 도시한 등방성 습식 에칭에 있어서 리브(5)에 대한 손상을 억제할 수 있다.
예를 들어 주변 영역 SA에 있어서는, 하부(61)가 급전부에 접속된다. 이 급전부는, 하부 전극 LE(LE1, LE2, LE3)와 동일 재료로 형성하는 것이 생각되고, 이 경우에는 급전부의 표층이 ITO로 구성될 수 있다. 가령 하부(61)가 배리어층(600)을 갖지 않는 경우, 알루미늄의 금속층(610)과 ITO가 접촉하게 된다. 그러나, 알루미늄과 ITO가 접촉하는 구조에 있어서는, 계면의 고저항화나 전식의 문제가 발생할 수 있다. 이에 비해, 하부(61)가 몰리브덴, 몰리브덴-텅스텐 합금 또는 구리 등으로 형성된 배리어층(600)을 갖는 경우, 하부(61)와 ITO가 접촉해도 상기와 같은 고저항화나 전식의 발생이 억제된다.
몰리브덴-텅스텐 합금과 같은 몰리브덴 합금은, 형성 시의 내부 응력이 작다. 그 때문에, 예를 들어 배리어층(600)을 몰리브덴으로 형성하는 경우에 비해, 배리어층(600)의 두께를 증가시키는 것이 가능하다.
여기에서 예시한 여러가지 효과에 의해, 본 실시 형태 및 각 실시예에서 개시한 구성에 의하면, 신뢰성이 우수한 표시 장치 DSP 및 그 제조 방법을 제공할 수 있다.
이상, 본 발명의 실시 형태로서 설명한 표시 장치 및 제조 방법을 기초로 하여, 당업자가 적절히 설계 변경하여 실시할 수 있는 모든 표시 장치 및 제조 방법도, 본 발명의 요지를 포함하는 한 본 발명의 범위에 속한다.
본 발명의 사상의 범주에 있어서, 당업자라면, 각종 변형예에 상도할 수 있는 것이고, 그것들 변형예에 대해서도 본 발명의 범위에 속하는 것이라고 해석된다. 예를 들어, 상술한 각 실시 형태에 대하여 당업자가 적절히, 구성 요소의 추가, 삭제, 혹은 설계 변경을 행한 것, 또는, 공정의 추가, 생략 혹은 조건 변경을 행한 것도, 본 발명의 요지를 구비하고 있는 한, 본 발명의 범위에 포함된다.
또한, 상술한 각 실시 형태에 있어서 설명한 양태에 의해 초래되는 다른 작용 효과에 대해서, 본 명세서의 기재로부터 명확한 것, 또는 당업자에 있어서 적절히 상도할 수 있는 것에 대해서는, 당연히 본 발명에 의해 초래되는 것이라고 해석된다.

Claims (20)

  1. 하부 전극과,
    상기 하부 전극의 일부를 덮음과 함께 상기 하부 전극과 겹치는 개구를 갖는 리브와,
    상기 리브 상에 배치된 격벽과,
    상기 하부 전극에 대향하고, 상기 격벽에 접촉하는 상부 전극과,
    상기 하부 전극과 상기 상부 전극 사이에 위치하고, 상기 하부 전극과 상기 상부 전극의 전위차에 따라서 발광하는 유기층과,
    상기 상부 전극 상에 위치하는 밀봉층을 구비하고,
    상기 격벽은, 상기 리브 상에 배치된 하부와, 상기 하부 상에 배치되고, 상기 하부의 측면으로부터 돌출된 단부를 갖는 상부를 갖고,
    상기 상부는, 도전성 산화물 및 티타늄의 적어도 한쪽을 포함하는,
    표시 장치.
  2. 제1항에 있어서, 상기 상부는, 티타늄으로 형성된 제1 층과, 도전성 산화물로 형성된 제2 층을 포함하는,
    표시 장치.
  3. 제2항에 있어서, 상기 제2 층은, 상기 제1 층을 덮고 있는,
    표시 장치.
  4. 제2항에 있어서, 상기 제2 층은, 상기 제1 층보다도 얇은,
    표시 장치.
  5. 제2항에 있어서, 상기 제2 층을 형성하는 상기 도전성 산화물은, ITO, IZO 또는 IGZO인,
    표시 장치.
  6. 제1항에 있어서, 상기 상부는, 티타늄의 단층 구조를 갖고 있는,
    표시 장치.
  7. 제1항에 있어서, 상기 상부는, 티타늄으로 형성된 제1 층과, 실리콘 산화물로 형성된 제2 층을 포함하는,
    표시 장치.
  8. 제7항에 있어서, 상기 제2 층은, 상기 제1 층을 덮고 있는,
    표시 장치.
  9. 제7항에 있어서, 상기 제2 층은, 상기 제1 층보다도 두꺼운,
    표시 장치.
  10. 제1항에 있어서, 상기 하부는, 알루미늄을 포함하는,
    표시 장치.
  11. 제1항에 있어서, 상기 하부는, 상기 리브 상에 배치된 배리어층과, 상기 배리어층 상에 배치된 금속층을 포함하는,
    표시 장치.
  12. 제11항에 있어서, 상기 배리어층은, 몰리브덴, 몰리브덴-텅스텐 합금 및 구리의 어느 것에 의해 형성되어 있는,
    표시 장치.
  13. 제1항에 있어서, 상기 하부의 측면은, 요철을 갖고 있는,
    표시 장치.
  14. 하부 전극을 형성하고,
    상기 하부 전극의 적어도 일부를 덮는 리브를 형성하고,
    상기 리브 상에 배치된 하부와, 도전성 산화물 및 티타늄의 적어도 한쪽을 포함하고 상기 하부의 측면으로부터 돌출된 상부를 갖는 격벽을 형성하고,
    상기 하부 전극 상에 유기층을 형성하고,
    상기 유기층 상에, 상기 격벽에 접촉한 상부 전극을 형성하고,
    상기 상부 전극 상에 밀봉층을 형성하고,
    상기 밀봉층 상에 레지스트를 형성하고,
    상기 레지스트를 마스크로 한 에칭에 의해, 상기 유기층, 상기 상부 전극 및 상기 밀봉층 중 상기 레지스트로부터 노출된 부분을 제거하는,
    것을 포함하는 표시 장치의 제조 방법.
  15. 제14항에 있어서, 상기 밀봉층은, 실리콘 질화물에 의해 형성되어 있는,
    표시 장치의 제조 방법.
  16. 제14항에 있어서, 상기 격벽의 적어도 일부는, 상기 레지스트로부터 노출되어 있는,
    표시 장치의 제조 방법.
  17. 제14항에 있어서, 상기 격벽의 형성은,
    상기 리브 상에 금속층을 형성하고,
    상기 금속층 상에 상기 상부를 형성하고,
    상기 상부로부터 노출된 상기 금속층의 제1 부분의 두께를 이방성 에칭에 의해 저감하고,
    상기 상부의 하방에 위치하는 상기 금속층의 제2 부분의 폭을 등방성 에칭에 의해 저감함으로써 상기 하부를 형성하는,
    것을 포함하는 표시 장치의 제조 방법.
  18. 제14항에 있어서, 상기 상부는, 티타늄으로 형성된 제1 층과, 도전성 산화물로 형성된 제2 층을 포함하는,
    표시 장치의 제조 방법.
  19. 제14항에 있어서, 상기 상부는, 티타늄의 단층 구조를 갖고 있는,
    표시 장치의 제조 방법.
  20. 제14항에 있어서, 상기 상부는, 티타늄으로 형성된 제1 층과, 실리콘 산화물로 형성된 제2 층을 포함하는,
    표시 장치의 제조 방법.
KR1020230010104A 2022-01-27 2023-01-26 표시 장치 및 그 제조 방법 KR20230115921A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022011096A JP2023109537A (ja) 2022-01-27 2022-01-27 表示装置およびその製造方法
JPJP-P-2022-011096 2022-01-27

Publications (1)

Publication Number Publication Date
KR20230115921A true KR20230115921A (ko) 2023-08-03

Family

ID=87068499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230010104A KR20230115921A (ko) 2022-01-27 2023-01-26 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20230240117A1 (ko)
JP (1) JP2023109537A (ko)
KR (1) KR20230115921A (ko)
CN (1) CN116568088A (ko)
DE (1) DE102023200600A1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022011096A (ja) 2020-06-29 2022-01-17 株式会社Ｎｔｔファシリティーズ 解析処理システム、解析処理方法及びプログラム

Also Published As

Publication number Publication date
CN116568088A (zh) 2023-08-08
JP2023109537A (ja) 2023-08-08
DE102023200600A1 (de) 2023-07-27
US20230240117A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
JP2022185819A (ja) 表示装置
KR20240002695A (ko) 표시 장치 및 그 제조 방법
CN116896911A (zh) 显示装置及其制造方法
TW202332041A (zh) 顯示裝置
JP2023166732A (ja) 表示装置およびその製造方法
KR20230115921A (ko) 표시 장치 및 그 제조 방법
US20230240118A1 (en) Display device and manufacturing method of the same
TWI857678B (zh) 顯示裝置及其製造方法
JP2023160399A (ja) 表示装置およびその製造方法
JP2023114833A (ja) 表示装置およびその製造方法
US20230284509A1 (en) Display device manufacturing method and display device
US20240206241A1 (en) Display device and manufacturing method thereof
US20230371342A1 (en) Display device and method of manufacturing display device
US20240206284A1 (en) Display device and manufacturing method thereof
JP2023117639A (ja) 表示装置
JP2023120847A (ja) 表示装置
JP2024059317A (ja) 表示装置およびその製造方法
JP2024141627A (ja) 表示装置
JP2023160055A (ja) 表示装置およびその製造方法
JP2024025427A (ja) 表示装置
CN116504625A (zh) 显示装置的制造方法
CN116896912A (zh) 显示装置及其制造方法
JP2023088582A (ja) 表示装置およびその製造方法
CN118870921A (zh) 显示装置及显示装置的制造方法
CN118102807A (zh) 显示装置的制造方法