KR20220036444A - 타일링 표시 장치 - Google Patents

타일링 표시 장치 Download PDF

Info

Publication number
KR20220036444A
KR20220036444A KR1020200118369A KR20200118369A KR20220036444A KR 20220036444 A KR20220036444 A KR 20220036444A KR 1020200118369 A KR1020200118369 A KR 1020200118369A KR 20200118369 A KR20200118369 A KR 20200118369A KR 20220036444 A KR20220036444 A KR 20220036444A
Authority
KR
South Korea
Prior art keywords
display panel
pixel
tiling
disposed
distance
Prior art date
Application number
KR1020200118369A
Other languages
English (en)
Inventor
손선권
신동희
차나현
나병선
최준후
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200118369A priority Critical patent/KR20220036444A/ko
Priority to US17/473,708 priority patent/US11721255B2/en
Priority to CN202111080537.XA priority patent/CN114188364A/zh
Publication of KR20220036444A publication Critical patent/KR20220036444A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

타일링 표시 장치는 세로 방향으로 연장하고 가로 방향으로 배열되는 제1 내지 제n(단, n은 1보다 큰 정수) 화소열들을 포함하는 제1 표시 패널, 및 세로 방향으로 연장하고 가로 방향으로 배열되는 제1 내지 제m(단, m은 1보다 큰 정수) 화소열들을 포함하고 제1 표시 패널과 가로 타일링 간격만큼 이격하는 제2 표시 패널을 포함한다. 제1 표시 패널의 제n 화소열은 제2 표시 패널과 인접하고, 제2 표시 패널의 제1 화소열은 제1 표시 패널과 인접하며, 제1 표시 패널의 제n 화소열 및 제2 표시 패널의 제1 화소열 사이의 제1 거리는 제1 표시 패널의 제n-1 화소열 및 제n 화소열 사이의 제2 거리보다 작다.

Description

타일링 표시 장치{TILING DISPLAY DEVICE}
본 발명은 타일링 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 경계 영역이 시인되지 않는 타일링 표시 장치에 관한 것이다.
타일링(tiling) 표시 장치는 대형 화면을 구현하기 위해 복수의 표시 패널들이 서로 인접하여 배치되는 구조를 갖는다. 표시 패널들은 부분 영상들을 각각 표시하며, 사용자는 상기 부분 영상들이 조합된 영상을 시청할 수 있다.
그러나, 상기 표시 패널들 사이에는 화소가 배치되지 않는 경계 영역이 정의된다. 상기 경계 영역에서는 영상이 표시되지 않으므로, 사용자에게 상기 경계 영역이 쉽게 인식되고, 상기 타일링 표시 장치의 표시 품질이 저하되는 문제가 있다.
본 발명의 목적은 경계 영역이 시인되지 않는 표시 장치를 제공하기 위한 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 타일링 표시 장치는 세로 방향으로 연장하고 가로 방향으로 배열되는 제1 내지 제n(단, n은 1보다 큰 정수) 화소열들을 포함하는 제1 표시 패널 및 상기 세로 방향으로 연장하고 상기 가로 방향으로 배열되는 제1 내지 제m(단, m은 1보다 큰 정수) 화소열들을 포함하고, 상기 제1 표시 패널과 가로 타일링 간격만큼 이격하는 제2 표시 패널을 포함할 수 있다. 상기 제1 표시 패널의 상기 제n 화소열은 상기 제2 표시 패널과 인접하고, 상기 제2 표시 패널의 상기 제1 화소열은 상기 제1 표시 패널과 인접하며, 상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 제1 거리는 상기 제1 표시 패널의 제n-1 화소열 및 상기 제n 화소열 사이의 제2 거리보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 표시 패널의 상기 제n 화소열은 상기 가로 타일링 간격의 반만큼 상기 제2 표시 패널을 향하여 상기 가로 방향으로 이동될 수 있다.
일 실시예에 의하면, 상기 제2 표시 패널의 상기 제1 화소열은 상기 가로 타일링 간격의 상기 반만큼 상기 제1 표시 패널을 향하여 상기 가로 방향으로 이동될 수 있다.
일 실시예에 의하면, 상기 제1 표시 패널의 중심 영역에 배치되는 화소열들 사이의 제3 거리는 상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 상기 제1 거리보다 작거나 같을 수 있다.
일 실시예에 의하면, 상기 제n-1 화소열 및 상기 제n 화소열 사이의 상기 제2 거리는 상기 제n-1 화소열 및 제n-2 화소열 사이의 제4 거리보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 표시 패널은 제1 중심 영역, 상기 제2 표시 패널과 인접하는 제1 주변 영역 및 상기 제1 중심 영역과 상기 제1 주변 영역 사이의 제1 중간 영역으로 구분되고, 상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 상기 제1 거리는 상기 제1 중간 영역에 배치되는 상기 화소열들 사이의 제5 거리보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 중심 영역에 배치되는 화소열들 사이의 제6 거리는 상기 제1 중간 영역에 배치되는 상기 화소열들 사이의 상기 제5 거리보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 내지 제n 화소열들 사이의 거리들 각각은 상기 제1 중간 영역으로부터 상기 제1 중심 영역으로 갈수록 감소될 수 있다.
일 실시예에 의하면, 상기 제1 내지 제n 화소열들 사이의 거리들 각각은 상기 제1 중간 영역으로부터 상기 제1 주변 영역으로 갈수록 감소될 수 있다.
일 실시예에 의하면, 상기 제2 표시 패널은 제2 중심 영역, 상기 제1 표시 패널과 인접하는 제2 주변 영역 및 상기 제2 중심 영역과 상기 제2 주변 영역 사이의 제2 중간 영역으로 구분되고, 상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 상기 제1 거리는 상기 제2 중간 영역에 배치되는 상기 화소열들 사이의 제7 거리보다 작을 수 있다.
일 실시예에 의하면, 상기 제2 중심 영역에 배치되는 화소열들 사이의 제8 거리는 상기 제2 중간 영역에 배치되는 상기 화소열들 사이의 상기 제7 거리보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 내지 제m 화소열들 사이의 거리들 각각은 상기 제2 중간 영역으로부터 상기 제2 중심 영역으로 갈수록 감소될 수 있다.
일 실시예에 의하면, 상기 제1 내지 제m 화소열들 사이의 거리들 각각은 상기 제2 중간 영역으로부터 상기 제2 주변 영역으로 갈수록 감소될 수 있다.
일 실시예에 의하면, 상기 제1 표시 패널은 상기 제1 표시 패널의 일측에 배치되고, 상기 제1 내지 제n 화소열들로 데이터 전압을 제공하는 제1 데이터 구동부 및 상기 제1 표시 패널의 상기 일측에 배치되고, 상기 제1 내지 제n 화소열들로 게이트 신호를 제공하는 제1 게이트 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 표시 패널은 상기 제2 표시 패널의 일측에 배치되고, 상기 제1 내지 제m 화소열들로 데이터 전압을 제공하는 제2 데이터 구동부 및 상기 제2 표시 패널의 상기 일측에 배치되고, 상기 제1 내지 제m 화소열들로 게이트 신호를 제공하는 제2 게이트 구동부를 더 포함할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 타일링 표시 장치는 가로 방향으로 연장하고 세로 방향으로 배열되는 제1 내지 제n(단, n은 1보다 큰 정수) 화소행들을 포함하는 제1 표시 패널 및 상기 가로 방향으로 연장하고 상기 세로 방향으로 배열되는 제1 내지 제m(단, m은 1보다 큰 정수) 화소행들을 포함하고, 상기 제1 표시 패널과 세로 타일링 간격만큼 이격하는 제2 표시 패널을 포함할 수 있다. 상기 제1 표시 패널의 상기 제n 화소행은 상기 제2 표시 패널과 인접하고, 상기 제2 표시 패널의 상기 제1 화소행은 상기 제1 표시 패널과 인접하며, 상기 제1 표시 패널의 상기 제n 화소행 및 상기 제2 표시 패널의 상기 제1 화소행 사이의 제1 거리는 상기 제1 표시 패널의 제n-1 화소행 및 상기 제n 화소행 사이의 제2 거리보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 표시 패널의 상기 제n 화소행은 상기 세로 타일링 간격의 반만큼 상기 제2 표시 패널을 향하여 상기 세로 방향으로 이동될 수 있다.
일 실시예에 의하면, 상기 제2 표시 패널의 상기 제1 화소행은 상기 세로 타일링 간격의 상기 반만큼 상기 제1 표시 패널을 향하여 상기 세로 방향으로 이동될 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 타일링 표시 장치는 세로 방향으로 연장하고 가로 방향으로 배열되는 제1 차광 패턴들을 포함하는 제1 표시 패널 및 상기 세로 방향으로 연장하고 상기 가로 방향으로 배열되는 제2 차광 패턴들을 포함하는 제2 표시 패널을 포함할 수 있다. 상기 제1 표시 패널은 중심 영역 및 상기 중심 영역과 상기 제2 표시 패널 사이에 위치하는 주변 영역으로 구분되고, 상기 제1 표시 패널의 상기 주변 영역에 배치되는 제1 차광 패턴들의 상기 가로 방향으로의 폭은 상기 중심 영역에 배치되는 제1 차광 패턴들의 상기 가로 방향으로의 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제1 차광 패턴들의 상기 가로 방향으로의 폭들 각각은 상기 중심 영역으로부터 상기 주변 영역으로 갈수록 증가될 수 있다.
본 발명의 실시예들에 따른 타일링 표시 장치는 복수의 표시 패널들을 포함하며, 각각의 상기 표시 패널들은 중심 영역, 다른 표시 패널과 인접하는 주변 영역 및 상기 중심 영역과 상기 주변 영역의 사이에 위치하는 중간 영역으로 구분될 수 있다. 각각의 상기 표시 패널들은 복수의 화소열들을 포함하고, 상기 화소열들은 상기 중간 영역으로부터 멀어지도록 배치될 수 있다. 그에 따라, 상기 표시 패널들의 경계에 인접하는 상기 화소열들 사이의 거리가 감소될 수 있고, 상기 표시 패널들의 상기 경계가 시인되지 않을 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 타일링 표시 장치를 나타내는 평면도이다.
도 2 내지 도 4는 비교예와 실시예에 따른 화소열들의 배치 구조를 설명하기 위한 확대도들이다.
도 5a는 도 4의 I-I' 선을 따라 절단한 단면도이다.
도 5b는 도 1의 타일링 표시 장치에 포함된 서브 화소들을 나타내는 확대도이다.
도 5c는 도 5b의 II-II' 선을 따라 절단한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 타일링 표시 장치를 나타내는 평면도이다.
도 7은 비교예와 실시예에 따른 화소행들의 배치 구조를 설명하기 위한 확대도이다.
도 8은 본 발명의 또 다른 실시예에 따른 타일링 표시 장치를 나타내는 평면도이다.
도 9는 도 8의 타일링 표시 장치의 일 예를 설명하기 위한 확대도이다.
도 10은 도 9의 III-III' 선을 따라 절단한 단면도이다.
도 11은 도 8의 타일링 표시 장치의 다른 예를 설명하기 위한 확대도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 타일링 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 타일링 표시 장치(10)는 복수의 표시 패널들을 포함할 수 있다. 예를 들어, 상기 타일링 표시 장치(10)는 제1 내지 제8 표시 패널들(PNL1, PNL2, PNL3, PNL4, PNL5, PNL6, PNL7, PNL8)을 포함할 수 있다. 상기 제1 내지 제4 표시 패널들(PNL1, PNL2, PNL3, PNL4)은 제1 방향(D1)으로 배열될 수 있고, 상기 제5 내지 제8 표시 패널들(PNL5, PNL6, PNL7, PNL8)은 상기 제1 방향(D1)으로 배열될 수 있다. 예를 들어, 상기 제1 방향(D1)은 가로 방향일 수 있고, 상기 제1 방향(D2)과 직교하는 제2 방향(D2)은 세로 방향일 수 있다.
상기 제1 내지 제8 표시 패널들(PNL1, PNL2, PNL3, PNL4, PNL5, PNL6, PNL7, PNL8)은 제1 내지 제8 영상들을 각각 표시할 수 있다. 사용자는 상기 제1 내지 제8 영상들이 조합된 영상을 시청할 수 있다.
상기 제1 표시 패널(PNL1)은 화소부(PXP), 적어도 하나의 게이트 구동부(GDV), 적어도 하나의 데이터 구동부(DDV) 및 제어부(CON)를 포함할 수 있다. 또한, 상기 제1 내지 제8 표시 패널들(PNL1, PNL2, PNL3, PNL4, PNL5, PNL6, PNL7, PNL8)은 실질적으로 동일한 구조를 가질 수 있다.
상기 화소부(PXP)에는 복수의 화소들(PX)이 배치될 수 있다. 상기 화소들(PX)은 매트릭스 형상으로 배치될 수 있다. 그에 따라, 상기 화소부(PXP)는 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열되는 복수의 화소열들(PXC)을 포함할 수 있다.
상기 게이트 구동부(GDV)는 게이트 신호를 생성할 수 있다. 상기 게이트 신호는 상기 화소들(PX)로 제공될 수 있고, 각각의 상기 화소들(PX)에 포함된 트랜지스터를 턴온 또는 턴오프시킬 수 있다. 예를 들어, 상기 화소들(PX)은 상기 제2 방향(D2)을 따라 순차적으로 턴온될 수 있다. 일 실시예에서, 상기 게이트 구동부(GDV)는 집적 회로(integrated circuit)의 형태로 구현되고, 연성 인쇄 회로 기판(FPCB) 상에 배치될 수 있다. 상기 연성 인쇄 회로 기판(FPCB)은 상기 제1 표시 패널(PNL1)의 일측에 배치될 수 있다.
상기 데이터 구동부(DDV)는 데이터 전압을 생성할 수 있다. 상기 데이터 전압은 상기 화소들(PX)로 제공될 수 있고, 상기 데이터 전압에 따라 상기 화소들(PX) 특정한 휘도를 갖는 광을 생성할 수 있다. 일 실시예에서, 상기 데이터 구동부(DDV)는 집적 회로의 형태로 구현되고, 별도의 연성 인쇄 회로 기판(FPCB) 상에 배치될 수 있다. 상기 별도의 연성 인쇄 회로 기판(FPCB)은 상기 제1 표시 패널(PNL1)의 상기 일측에 배치될 수 있다.
상기 게이트 구동부(GDV) 및 상기 데이터 구동부(DDV)가 상기 제1 표시 패널(PNL1)의 상기 일측에 배치됨에 따라, 상기 제1 표시 패널(PNL1)의 베젤이 감소될 수 있다. 다만, 상기 게이트 구동부(GDV) 및 상기 데이터 구동부(DDV)의 배치 형태가 이에 한정되는 것은 아니다.
상기 제어부(CON)는 상기 게이트 구동부(GDV) 및 상기 데이터 구동부(DDV)를 제어할 수 있다. 예를 들어, 상기 제어부(CON)는 상기 연성 인쇄 회로 기판(FPCB)과 연결된 인쇄 회로 기판(PCB) 상에 배치될 수 있다.
도 2 내지 도 4는 비교예와 실시예에 따른 화소열들의 배치 구조를 설명하기 위한 확대도들이고, 도 5a는 도 4의 I-I' 선을 따라 절단한 단면도이며, 도 5b는 도 1의 타일링 표시 장치에 포함된 서브 화소들을 나타내는 확대도이고, 도 5c는 도 5b의 II-II' 선을 따라 절단한 단면도이다. 예를 들어, 도 2는 도 1의 A 영역을 확대한 확대도일 수 있고, 도 3은 도 2의 B 영역을 확대한 확대도일 수 있으며, 도 4는 도 2의 C 영역을 확대한 확대도일 수 있다.
도 2, 3 및 4를 참조하면, 상기 타일링 표시 장치(10)는 상기 제1 및 제2 표시 패널들(PNL1, PNL2)을 포함할 수 있다. 상기 제1 및 제2 표시 패널들(PNL1, PNL2)에는 상기 화소들(PX)이 배치될 수 있다. 각각의 상기 화소들(PX)은 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 각각의 상기 화소들(PX)은 3개의 서브 화소들을 포함할 수 있다. 상기 서브 화소들은 적색 광, 녹색 광 및 청색 광을 방출할 수 있다. 상기 제2 표시 패널(PNL2)은 상기 제1 표시 패널(PNL1)과 실질적으로 동일한 구조를 가질 수 있으며, 상기 제1 표시 패널(PNL1)과 상기 제1 방향(D1)으로 가로 타일링 간격(D)만큼 이격될 수 있다.
상기 제1 표시 패널(PNL1)은 제1 주변 영역(PA1), 제1 중간 영역(IA1), 중심 영역(CA), 제2 중간 영역(IA2) 및 제2 주변 영역(PA2)으로 구분될 수 있다. 상기 중심 영역(CA)은 상기 제1 표시 패널(PNL1)의 중심부에 위치하는 영역일 수 있고, 상기 제2 주변 영역(PA2)은 상기 제2 표시 패널(PNL2)과 인접할 수 있으며, 상기 제2 중간 영역(IA2)은 상기 중심 영역(CA) 및 상기 제2 주변 영역(PA2) 사이에 위치할 수 있다. 상기 제1 표시 패널(PNL1)은 상기 중심 영역(CA)을 기준으로 대칭된 구조를 가질 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)은 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열되는 제1 내지 제8 화소열들(PXC11, PXC12, PXC13, PXC14, PXC15. PXC16, PXC17, PXC18)을 포함할 수 있다. 예를 들어, 상기 제1 화소열(PXC11)은 상기 제1 주변 영역(PA1)에 배치되고, 상기 제2 및 제3 화소열들(PXC12, PXC13)은 상기 제1 중간 영역(IA1)에 배치되며, 상기 제4 및 제5 화소열들(PXC14, PXC15)은 상기 중심 영역(CA)에 배치되고, 상기 제6 및 제7 화소열들(PXC16, PXC17)은 상기 제2 중간 영역(IA2)에 배치되며, 상기 제8 화소열(PXC18)은 상기 제2 주변 영역(PA2)에 배치될 수 있다. 그에 따라, 상기 제8 화소열(PXC18)은 상기 제2 표시 패널(PNL2)과 인접할 수 있다. 또한, 상기 제2 표시 패널(PNL2)의 제1 화소열(PXC21)은 상기 제1 표시 패널(PNL1)과 인접할 수 있다.
종래의 타일링 표시 장치(11)는 제1 및 제2 표시 패널들(PNL11, PNL12)을 포함하고, 상기 제1 표시 패널(PNL11)은 복수의 화소열들을 포함한다. 종래의 타일링 표시 장치(11)에서, 상기 제1 표시 패널(PNL11)에 배치되는 상기 화소열들의 사이의 화소 거리(PP)들은 모두 일정하다. 또한, 상기 제1 표시 패널(PNL11)의 제8 화소열 및 상기 제2 표시 패널(PNL21)의 제1 화소열 사이의 거리(PP+dc)는 상기 화소 거리(PP) 및 상기 가로 타일링 간격(D)의 합과 동일하다.
반면, 본 발명의 일 실시예에 따른 타일링 표시 장치(10)에서, 상기 제1 표시 패널(PNL1)에 배치되는 상기 제1 내지 제8 화소열들(PXC11, PXC12, PXC13, PXC14, PXC15, PXC16, PXC17, PXC18) 사이의 화소 거리들은 상이할 수 있다.
일 실시예에서, 도 3에 도시된 바와 같이, 상기 제1 표시 패널(PNL1)의 상기 제8 화소열(PXC18)은 상기 제2 표시 패널(PNL2)을 향하여 상기 제1 방향(D1)으로 이동될 수 있다. 또한, 상기 제2 표시 패널(PNL2)의 상기 제1 화소열(PXC21)은 상기 제1 표시 패널(PNL1)을 향하여 상기 제1 방향(D1)과 반대되는 제3 방향(D3)으로 이동될 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)의 상기 제8 화소열(PXC18)은 상기 가로 타일링 간격(D)의 반만큼 상기 제2 표시 패널(PNL2)을 향하여 상기 제1 방향(D1)으로 이동될 수 있다. 또한, 상기 제2 표시 패널(PNL2)의 상기 제1 화소열(PXC21)은 상기 가로 타일링 간격(D)의 반만큼 상기 제1 표시 패널(PNL1)을 향하여 상기 제3 방향(D3)으로 이동될 수 있다. 따라서, 상기 제1 표시 패널(PNL1)의 상기 제8 화소열(PXC18) 및 상기 제2 표시 패널(PNL2)의 상기 제1 화소열(PXC21) 사이의 제1 거리(PP1)는 상기 화소 거리(PP)와 동일할 수 있다.
일 실시예에서, 상기 제1 내지 제4 화소열들(PXC11, PXC12, PXC13, PXC14) 사이의 거리들은 상기 제1 중간 영역(IA1)으로부터 상기 중심 영역(CA)으로 갈수록 작아질 수 있고, 상기 제5 내지 제8 화소열들(PXC15, PXC16, PXC17, PXC18) 사이의 거리들은 상기 제2 중간 영역(IA2)으로부터 상기 중심 영역(CA)으로 갈수록 작아질 수 있다. 또한, 상기 제1 내지 제4 화소열들(PXC11, PXC12, PXC13, PXC14) 사이의 거리들은 상기 제1 중간 영역(IA1)으로부터 상기 제1 주변 영역(PA1)으로 갈수록 작아질 수 있고, 상기 제5 내지 제8 화소열들(PXC15, PXC16, PXC17, PXC18) 사이의 거리들은 상기 제2 중간 영역(IA2)으로부터 상기 제2 주변 영역(PA2)으로 갈수록 작아질 수 있다. 다시 말하면, 상기 제1 내지 제4 화소열들(PXC11, PXC12, PXC13, PXC14)은 상기 제1 중간 영역(IA1)으로부터 멀어지도록 배치되고, 상기 제5 내지 제8 화소열들(PXC15, PXC16, PXC17, PXC18) 상기 제2 중간 영역(IA2)으로부터 멀어지도록 배치될 수 있다. 또한, 도 4에 도시된 바와 같이, 상기 제4 및 제5 화소열들(PXC14, PXC15)은 상기 제1 표시 패널(PNL1)의 중심선(CL)을 향하여 이동될 수 있다.
구체적으로, 상기 제7 화소열(PXC17) 및 상기 제8 화소열(PXC18) 사이의 제2 거리(PP2)는 상기 제1 거리(PP1)보다 클 수 있다. 또한, 상기 제6 화소열(PXC16) 및 상기 제7 화소열(PXC17) 사이의 제3 거리(PP3)는 상기 제2 거리(PP2)보다 클 수 있다. 상기 제5 화소열(PXC15) 및 상기 제6 화소열(PXC16) 사이의 거리는 상기 제2 거리(PP2)와 동일할 수 있다. 상기 제4 화소열(PXC14) 및 상기 제5 화소열(PXC15) 사이의 제4 거리(PP4)는 상기 제2 거리(PP2) 보다 작을 수 있다. 또한, 상기 제4 거리(PP4)는 상기 제1 거리(PP1)보다 작거나 같을 수 있다.
일 실시예에서, 각각의 상기 제1 내지 제4 거리들(PP1, PP2, PP3, PP4) 및 상기 화소 거리(PP)의 차이값은 상기 화소 거리(PP)의 절반(PP/2)보다 작을 수 있다. 예를 들어, 상기 제1 거리(PP1)는 상기 화소 거리(PP)와 동일할 수 있다. 상기 제2 거리(PP2)는 상기 화소 거리(PP)보다 작을 수 있으며, 상기 제2 거리(PP2) 및 상기 화소 거리(PP)의 차이값은 상기 화소 거리(PP)의 절반(PP/2)보다 작을 수 있다. 상기 제3 거리(PP3)는 상기 화소 거리(PP)보다 클 수 있으며, 상기 제3 거리(PP3) 및 상기 화소 거리(PP)의 차이값은 상기 화소 거리(PP)의 절반(PP/2)보다 작을 수 있다. 상기 제4 거리(PP4)는 상기 화소 거리(PP)보다 작을 수 있으며, 상기 제4 거리(PP4) 및 상기 화소 거리(PP)의 차이값은 상기 화소 거리(PP)의 절반(PP/2)보다 작을 수 있다.
상기 타일링 표시 장치(10)는 복수의 표시 패널들을 포함하며, 각각의 상기 표시 패널들은 중심 영역, 다른 표시 패널과 인접하는 주변 영역 및 상기 중심 영역과 상기 주변 영역의 사이에 위치하는 중간 영역으로 구분될 수 있다. 각각의 상기 표시 패널들은 복수의 화소열들을 포함하고, 상기 화소열들은 상기 중간 영역으로부터 멀어지도록 배치될 수 있다. 그에 따라, 상기 표시 패널들의 경계 영역과 인접하는 상기 화소열들 사이의 거리가 감소될 수 있고, 상기 표시 패널들의 상기 경계 영역이 시인되지 않을 수 있다.
도 5a를 참조하면, 기판(SUB)은 투명한 또는 불투명한 재료를 포함할 수 있다. 예를 들어, 상기 기판(SUB)은 유리, 석영, 플라스틱 등을 포함할 수 있다.
버퍼층(BF)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다.
트랜지스터 층(TRL)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 트랜지스터 층(TRL)에는 적어도 하나의 트랜지스터(TFT)가 형성될 수 있다. 상기 트랜지스터(TFT)는 상기 게이트 신호에 따라 턴온되는 스위칭 트랜지스터, 상기 데이터 전압에 기초하여 구동 전류를 생성하는 구동 트랜지스터 및 상기 구동 전류를 애노드 전극으로 전달하는 발광 트랜지스터를 포함할 수 있다.
반도체층(ACT)은 상기 버퍼층(BF) 상에 배치될 수 있다. 상기 반도체층(ACT)은 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)과 중첩될 수 있다. 상기 반도체층(ACT)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 직접 접촉될 수 있고, 게이트 절연막(GI)을 사이에 두고 상기 게이트 전극(GE)과 마주할 수 있다.
상기 게이트 전극(GE)은 상기 게이트 절연막(GI)의 상부에 배치될 수 있다. 상기 게이트 전극(GE)은 상기 게이트 절연막(GI)을 사이에 두고, 상기 반도체층(ACT)과 중첩될 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 층간 절연막(ILD) 상에서 서로 이격되어 배치될 수 있다. 상기 소스 전극(SE)은 상기 게이트 절연막(GI) 및 상기 층간 절연막(ILD)에 마련된 컨택홀을 통해 상기 반도체층(ACT)의 일단과 접촉될 수 있다. 상기 드레인 전극(DE)은 상기 게이트 절연막(GI) 및 상기 층간 절연막(ILD)에 마련된 컨택홀을 통해 상기 반도체층(ACT)의 타단과 접촉될 수 있다. 상기 드레인 전극(DE)은 제1 보호층(PAS1) 및 제1 평탄화층(OC1)에 마련된 컨택홀을 통해 발광 부재(EL)의 제1 전극(AE)과 접속될 수 있다.
상기 게이트 절연막(GI)은 상기 반도체층(ACT)의 상부에 배치될 수 있다. 예를 들어, 상기 게이트 절연막(GI)은 상기 반도체층(ACT) 및 상기 버퍼층(BF)의 상부에 배치될 수 있고, 상기 반도체층(ACT)과 상기 게이트 전극(GE)을 절연시킬 수 있다. 상기 게이트 절연막(GI)은 상기 소스 전극(SE)이 관통하는 컨택홀 및 상기 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
상기 층간 절연막(ILD)은 상기 게이트 전극(GE)의 상부에 배치될 수 있다. 예를 들어, 상기 층간 절연막(ILD)은 상기 소스 전극(SE)이 관통하는 컨택홀 및 상기 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
상기 제1 보호층(PAS1)은 상기 트랜지스터(TFT)의 상부에 배치되고, 상기 트랜지스터(TFT)를 보호할 수 있다. 예를 들어, 상기 제1 보호층(PAS1)은 상기 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
상기 제1 평탄화층(OC1)은 상기 제1 보호층(PAS1)의 상부에 배치되고, 상기 트랜지스터(TFT)의 상단을 평탄화시킬 수 있다. 예를 들어, 상기 제1 평탄화층(OC1)은 상기 발광 부재(EL)의 상기 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
발광 소자층(EML)은 상기 발광 부재(EL), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 및 제2 보호층(PAS2)을 포함할 수 있다.
상기 발광 부재(EL)는 상기 트랜지스터(TFT) 상에 배치될 수 있다. 상기 발광 부재(EL)는 상기 제1 전극(AE), 제2 전극(CE), 및 발광 소자(ED)를 포함할 수 있다.
상기 제1 전극(AE)은 상기 제1 평탄화층(OC1)의 상부에 배치될 수 있다. 예를 들어, 상기 제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치된 상기 제1 뱅크(BNK1) 상에 배치되고, 상기 제1 뱅크(BNK1)를 덮을 수 있다. 상기 제1 전극(AE)은 상기 트랜지스터(TFT)의 상기 드레인 전극(DE)에 접속될 수 있다.
상기 제2 전극(CE)은 상기 제1 평탄화층(OC1)의 상부에 배치될 수 있다. 예를 들어, 상기 제2 전극(CE)은 상기 제1 평탄화층(OC1) 상에 배치된 상기 제1 뱅크(BNK1) 상에 배치되고, 상기 제1 뱅크(BNK1)를 덮을 수 있다. 상기 제2 전극(CE)은 화소에 공급되는 공통 전압을 수신할 수 있다.
제1 절연층(IL1)은 서로 인접한 상기 제1 전극(AE)의 일부와 상기 제2 전극(CE)의 일부를 덮을 수 있고, 상기 제1 전극(AE)과 상기 제2 전극(CE)을 절연시킬 수 있다.
상기 발광 소자(ED)는 상기 제1 평탄화층(OC1)의 상부에서 상기 제1 전극(AE) 및 상기 제2 전극(CE) 사이에 배치될 수 있다. 상기 발광 소자(ED)는 상기 제1 절연층(IL1) 상에 배치될 수 있다. 상기 발광 소자(ED)의 일단은 상기 제1 전극(AE)에 접속될 수 있고, 상기 발광 소자(ED)의 타단은 상기 제2 전극(CE)에 접속될 수 있다. 예를 들어, 상기 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 예를 들어, 상기 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광을 방출할 수 있다.
상기 제2 뱅크(BNK2)는 상기 제1 평탄화층(OC1) 상에 배치되어 발광 영역을 정의할 수 있다. 예를 들어, 상기 제2 뱅크(BNK2)는 상기 발광 영역을 둘러쌀 수 있으나, 이에 한정되지 않는다.
상기 제2 보호층(PAS2)은 상기 발광 부재(EL) 및 상기 제2 뱅크(BNK2) 상에 배치될 수 있다. 상기 제2 보호층(PAS2)은 상기 발광 부재(EL)를 덮을 수 있고, 상기 발광 부재(EL)를 보호할 수 있다.
제2 평탄화층(OC2)은 상기 발광 소자층(EML)의 상부에 마련되어, 상기 발광 소자층(EML)의 상단을 평탄화시킬 수 있다. 상기 제2 평탄화층(OC2)은 유기 물질을 포함할 수 있다.
제1 캡핑층(CAP1)은 상기 제2 평탄화층(OC2) 상에 배치될 수 있다. 상기 제1 캡핑층(CAP1)은 제1 및 제2 파장 변환부들(WLC1, WLC2)의 하면들을 밀봉할 수 있다. 상기 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다.
제1 차광 부재(BK1)는 상기 제1 캡핑층(CAP1) 상에 배치될 수 있다. 상기 제1 차광 부재(BK1)는 상기 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 상기 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 상기 제1 차광 부재(BK1)는 유기 차광 물질과 발액 성분을 포함할 수 있다.
상기 제1 파장 변환부(WLC1)는 상기 제1 캡핑층(CAP1) 상에 배치될 수 있다. 상기 제1 파장 변환부(WLC1)는 상기 발광 소자(ED)와 중첩할 수 있다. 상기 제1 파장 변환부(WLC1)는 상기 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 상기 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
상기 제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 상기 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 상기 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
상기 제1 산란체(SCT1)는 상기 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 상기 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다.
상기 제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 상기 제1 파장 시프터(WLS1)는 청색 광을 대략 510nm 내지 대략 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 상기 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 상기 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
상기 제1 파장 시프터(WLS1)가 방출하는 광은 대략 45nm 이하, 또는 대략 40nm 이하, 또는 대략 30nm 이하의 발광 파장 스펙트럼 반치폭(Full Width of Half Maximum, FWHM)을 가질 수 있다. 그에 따라, 상기 타일링 표시 장치(10)의 색 재현성이 개선될 수 있다.
상기 발광 소자층(EML)에서 제공된 청색 광의 일부는 상기 제1 파장 시프터(WLS1)에 의해 녹색 광으로 변환되지 않고 상기 제1 파장 변환부(WLC1)를 투과할 수 있다. 상기 발광 소자층(EML)에서 제공된 청색 광 중 상기 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 상기 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 상기 제1 파장 변환부(WLC1)에 의해 변환된 녹색 광은 상기 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다.
제2 파장 변환부(WLC2)는 상기 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제2 파장 변환부(WLC2)는 상기 발광 소자(ED)와 중첩할 수 있다. 상기 제2 파장 변환부(WLC2)는 상기 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 상기 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
상기 제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 상기 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다.
상기 제2 산란체(SCT2)는 상기 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 상기 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 상기 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
상기 제2 파장 시프터(WLS2)는 입사광의 피크 파장을 상기 제1 파장 시프터(WLS1)의 상기 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 상기 제2 파장 시프터(WLS2)는 청색 광을 대략 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 상기 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 상기 제2 파장 시프터(WLS2)는 상기 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다.
도시하지는 않았으나, 광 투과부는 제1 캡핑층(CAP1) 상에 더 배치될 수 있다. 상기 광 투과부는 상기 발광 소자(ED)와 중첩할 수 있다. 상기 광 투과부는 상기 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 상기 광 투과부는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 상기 광 투과부는 제3 베이스 수지 및 제3 산란체를 포함할 수 있다.
상기 제3 베이스 수지는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 상기 제3 베이스 수지는 투명 유기 물질로 이루어질 수 있다.
상기 제3 산란체는 상기 제3 베이스 수지와 상이한 굴절률을 가질 수 있고, 상기 제3 베이스 수지와 광학 계면을 형성할 수 있다. 예를 들어, 상기 제3 산란체는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
상기 제1 및 제2 파장 변환부들(WLC1, WLC2) 및 상기 광 투과부는 상기 제2 평탄화층(OC2) 및 상기 제1 캡핑층(CAP1)을 통해 상기 발광 소자층(EML) 상에 배치될 수 있다. 그에 따라, 상기 타일링 표시 장치(10)는 상기 제1 및 제2 파장 변환부들(WLC1, WLC2) 및 상기 광 투과부를 위한 별도의 기판을 필요로 하지 않을 수 있다.
제2 캡핑층(CAP2)은 상기 제1 및 제2 파장 변환부들(WLC1, WLC2), 상기 광 투과부 및 상기 제1 차광 부재(BK1)를 덮을 수 있다.
제3 평탄화층(OC3)은 상기 제2 캡핑층(CAP2)의 상부에 배치되어, 상기 제1 및 제2 파장 변환부들(WLC1, WLC2)과 상기 광 투과부의 상단을 평탄화시킬 수 있다. 상기 제3 평탄화층(OC3)은 유기 물질을 포함할 수 있다.
제2 차광 부재(BK2)는 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제2 차광 부재(BK2)는 상기 제1 차광 부재(BK1) 또는 상기 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 상기 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다.
상기 제1 컬러 필터(CF1)는 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제1 컬러 필터(CF1)는 상기 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 상기 제1 컬러 필터(CF1)는 상기 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 상기 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 상기 제2 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제2 컬러 필터(CF2)는 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제2 컬러 필터(CF2)는 상기 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 상기 제2 컬러 필터(CF2)는 상기 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 상기 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제3 컬러 필터는 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제3 컬러 필터는 상기 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 상기 제3 컬러 필터는 상기 광 투과부와 두께 방향으로 중첩될 수 있다. 상기 제3 컬러 필터는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 녹색 광) 및 제2 색의 광(예를 들어, 적색 광)을 차단하거나 흡수할 수 있다.
제3 보호층(PAS3)은 상기 제1 컬러 필터(CF1), 상기 제2 컬러 필터(CF2) 및 상기 제3 컬러 필터를 덮을 수 있다. 상기 제3 보호층(PAS3)은 상기 제1 컬러 필터(CF1), 상기 제2 컬러 필터(CF2) 및 상기 제3 컬러 필터를 보호할 수 있다.
봉지층(ENC)은 상기 제3 보호층(PAS3) 상에 배치될 수 있다. 예를 들어, 상기 봉지층(ENC)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 상기 봉지층(ENC)은 적어도 하나의 유기막을 포함할 수 있다.
도 5b를 참조하면, 복수의 화소들(PX) 각각은 제1 내지 제3 서브 화소들을 포함할 수 있다. 예를 들어, 도 5b는 상기 제1 및 제2 서브 화소들을 설명하기 위한 확대도일 수 있고, 상기 제3 서브 화소는 상기 제1 및 제2 서브 화소들의 구조들과 실질적으로 동일할 수 있다. 상기 제1 내지 제3 서브 화소들 각각의 발광 소자(ED)는 광을 방출할 수 있다.
상기 제1 내지 제3 서브 화소들은 동일 색의 광을 방출할 수 있다. 예를 들어, 상기 제1 내지 제3 서브 화소들은 동일 종류의 발광 소자(ED)를 포함할 수 있고, 제3 색의 광 또는 청색 광을 방출할 수 있다. 다른 예를 들어, 상기 제1 서브 화소는 제1 색의 광 또는 녹색 광을 방출할 수 있고, 상기 제2 서브 화소는 제2 색의 광 또는 적색 광을 방출할 수 있으며, 제3 서브 화소는 제3 색의 광 또는 청색 광을 방출할 수 있다.
상기 제1 및 제2 전극들(AE, CE)은 상기 발광 소자(ED)와 전기적으로 연결되어 소정의 전압을 인가받을 수 있고, 상기 발광 소자(ED)는 특정 파장대의 광을 방출할 수 있다. 상기 제1 및 제2 전극들(AE, CE)의 적어도 일부는 전기장을 형성할 수 있고, 상기 발광 소자(ED)는 전기장에 의해 정렬될 수 있다.
예를 들어, 상기 제1 전극(AE)은 상기 제1 내지 제3 서브 화소들 마다 분리된 화소 전극일 수 있고, 상기 제2 전극(CE)은 상기 제1 내지 제3 서브 화소들에 공통으로 연결된 공통 전극일 수 있다. 상기 제1 전극(AE)과 상기 제2 전극(CE) 중 어느 하나는 상기 발광 소자(ED)의 애노드(Anode) 전극일 수 있고, 다른 하나는 상기 발광 소자(ED)의 캐소드(Cathode) 전극일 수 있다.
상기 제1 전극(AE)은 상기 제1 방향(D1)으로 연장되는 제1 전극 줄기부(AE1), 및 제1 전극 줄기부(AE1)로부터 분지되어 상기 제2 방향(D2)으로 연장된 적어도 하나의 제1 전극 가지부(AE2)를 포함할 수 있다.
상기 제1 전극 줄기부(AE1)는 인접한 서브 화소의 상기 제1 전극 줄기부(AE1)와 이격될 수 있고, 상기 제1 전극 줄기부(AE1)는 상기 제1 방향(D1)으로 인접한 서브 화소의 상기 제1 전극 줄기부(AE1)와 가상의 연장선 상에 배치될 수 있다. 상기 제1 전극 줄기부(AE1)는 서로 다른 신호를 인가받을 수 있고, 독립적으로 구동될 수 있다.
상기 제1 전극 가지부(AE2)는 상기 제1 전극 줄기부(AE1)로부터 분지되어 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 전극 가지부(AE2)의 일단은 상기 제1 전극 줄기부(AE1)에 연결될 수 있고, 상기 제1 전극 가지부(AE2)의 타단은 상기 제1 전극 줄기부(AE1)와 대향하는 상기 제2 전극 줄기부(CE1)와 이격될 수 있다.
상기 제2 전극(CE)은 상기 제1 방향(D1)으로 연장되는 제2 전극 줄기부(CE1), 및 상기 제2 전극 줄기부(CE1)로부터 분지되어 상기 제2 방향(D2)으로 연장된 제2 전극 가지부(CE2)를 포함할 수 있다. 상기 제2 전극 줄기부(CE1)는 인접한 서브 화소의 상기 제2 전극 줄기부(CE1)와 접속될 수 있다. 상기 제2 전극 줄기부(CE1)는 상기 제1 방향(D1)으로 연장될 수 있다.
상기 제2 전극 가지부(CE2)는 상기 제1 전극 가지부(AE2)와 이격되어 대향할 수 있다. 상기 제2 전극 가지부(CE2)의 일단은 상기 제2 전극 줄기부(CE1)에 연결될 수 있고, 상기 제2 전극 가지부(CE2)의 타단은 상기 제1 전극 줄기부(AE1)와 이격될 수 있다.
상기 제1 전극(AE)은 제1 컨택홀(CNT1)을 통해 상기 트랜지스터층(TRL)과 전기적으로 연결될 수 있고, 상기 제2 전극(CE)은 제2 컨택홀(CNT2)을 통해 상기 트랜지스터층(TRL)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 컨택홀(CNT1)은 상기 제1 전극 줄기부(AE1) 에 배치될 수 있고, 상기 제2 컨택홀(CNT2)은 제2 전극 줄기부(CE1)에 배치될 수 있으나, 이에 한정되지 않는다.
상기 제2 뱅크(BNK2)는 복수의 서브 화소들 사이에 배치될 수 있다. 상기 제1 전극 줄기부(AE1)는 상기 제2 뱅크(BNK2)를 기준으로 서로 이격될 수 있다. 상기 제2 뱅크(BNK2)는 상기 제2 방향(D2)으로 연장될 수 있다.
상기 발광 소자(ED)는 상기 제1 전극(AE) 및 상기 제2 전극(CE) 사이에 배치될 수 있다. 상기 발광 소자(ED)의 일단은 상기 제1 전극(AE)에 접속될 수 있고, 상기 발광 소자(ED)의 타단은 상기 제2 전극(CE)에 접속될 수 있다.
복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광 또는 동일 색의 광을 방출할 수 있다. 상기 제1 내지 제3 서브 화소들은 동일한 색의 광을 방출할 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극들(CTE1, CTE2)을 포함할 수 있다. 상기 제1 접촉 전극(CTE1)은 상기 제1 전극 가지부(AE2)와 상기 발광 소자(ED)의 일부를 덮을 수 있고, 상기 제1 전극 가지부(AE2)와 상기 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 상기 제2 접촉 전극(CTE2)은 상기 제2 전극 가지부(CE2)와 상기 발광 소자(ED)의 다른 일부를 덮을 수 있고, 상기 제2 전극 가지부(CE2)와 상기 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
상기 제1 접촉 전극(CTE1)은 상기 제1 전극 가지부(AE2) 상에 배치되어 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 접촉 전극(CTE1)은 상기 발광 소자(ED)의 일단과 접촉될 수 있다. 상기 발광 소자(ED)는 상기 제1 접촉 전극(CTE1)을 통해 상기 제1 전극(AE)과 전기적으로 연결될 수 있다.
상기 제2 접촉 전극(CTE2)은 상기 제2 전극 가지부(CE2) 상에 배치되어 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제2 접촉 전극(CTE2)은 상기 제1 접촉 전극(CTE1)과 상기 제1 방향(D1)으로 이격될 수 있다. 상기 제2 접촉 전극(CTE2)은 상기 발광 소자(ED)의 타단과 접촉될 수 있다. 상기 발광 소자(ED)는 상기 제2 접촉 전극(CTE2)을 통해 상기 제2 전극(CE)과 전기적으로 연결될 수 있다.
도 5c를 참조하면, 상기 발광 소자층(EML)은 상기 트랜지스터층(TRL) 상에 배치될 수 있다.
상기 제1 뱅크(BNK1)는 상기 제1 전극(AE) 또는 상기 제2 전극(CE)에 대응될 수 있다. 상기 제1 및 제2 전극들(AE, CE) 각각은 대응되는 상기 제1 뱅크(BNK1) 상에 배치될 수 있다.
상기 제1 뱅크(BNK1)는 상기 제1 평탄화층(OC1) 상에 배치될 수 있고, 상기 제1 뱅크(BNK1)의 측면은 상기 제1 평탄화층(OC1)으로부터 경사질 수 있다. 상기 제1 뱅크(BNK1)의 상기 측면은 상기 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
상기 제1 및 제2 전극들(AE, CE)은 투명 전도성 물질을 포함할 수 있다. 상기 제1 및 제2 전극들(AE, CE)은 반사율이 높은 전도성 물질을 포함할 수 있다. 상기 제1 및 제2 전극(AE, CE)은 투명 전도성 물질과 반사율이 높은 금속 각각이 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수 있다.
제1 절연층(IL1)은 상기 제1 평탄화층(OC1), 상기 제1 전극(AE), 및 상기 제2 전극(CE) 상에 배치될 수 있다. 상기 제1 절연층(IL1)은 상기 제1 및 제2 전극들(AE, CE) 각각의 일부를 덮을 수 있다.
상기 제1 절연층(IL1)은 상기 제1 및 제2 전극들(AE, CE)을 보호할 수 있고, 상기 제1 및 제2 전극들(AE, CE)을 상호 절연시킬 수 있다. 상기 제1 절연층(IL1)은 상기 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수 있다.
상기 발광 소자(ED)는 상기 제1 및 제2 절연층(IL1, IL2) 상에서, 상기 제1 전극(AE) 및 상기 제2 전극(CE) 사이에 배치될 수 있다. 상기 발광 소자(ED)의 일단은 상기 제1 전극(AE)에 접속될 수 있고, 상기 발광 소자(ED)의 타단은 상기 제2 전극(CE)에 접속될 수 있다.
상기 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 예를 들어, 상기 발광 소자(ED)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 상기 발광 소자(ED)는 제1 반도체층(111), 제2 반도체층(113), 활성층(115), 전극층(117), 및 절연막(118)을 포함할 수 있다.
상기 제1 반도체층(111)은 n형 반도체일 수 있다. 상기 제2 반도체층(113)은 상기 활성층(115) 상에 배치될 수 있다. 상기 제1 및 제2 반도체층들(111, 113) 각각은 하나의 층으로 구성될 수 있으나, 이에 한정되지 않는다.
상기 활성층(115)은 상기 제1 및 제2 반도체층들(111, 113) 사이에 배치될 수 있다. 상기 활성층(115)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상기 활성층(115)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(quantum layer)과 우물층(well layer)이 서로 교번적으로 적층될 수 있다.
상기 활성층(115)에서 방출되는 광은 상기 발광 소자(ED)의 길이 방향으로 방출될 수 있고, 양 측면으로도 방출될 수 있다. 상기 활성층(115)에서 방출되는 광은 방향성이 제한되지 않을 수 있다.
상기 전극층(117)은 오믹(Ohmic) 접촉 전극일 수 있다. 또는, 상기 전극층(117)은 쇼트키(Schottky) 접촉 전극일 수도 있다. 상기 발광 소자(ED)는 적어도 하나의 상기 전극층(117)을 포함할 수 있다.
상기 절연막(118)은 상기 활성층(115)의 외면을 둘러쌀 수 있고, 상기 발광 소자(ED)가 연장된 방향으로 연장될 수 있다. 상기 절연막(118)은 발광 소자(ED)를 보호할 수 있다.
상기 절연막(118)은 절연 물질(예를 들어, 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride), 산질화 실리콘(SiOxNy), 질화알루미늄(aluminum nitride), 산화알루미늄(aluminum oxide) 등을 포함할 수 있다.
상기 절연막(118)의 외면은 표면 처리될 수 있다. 상기 발광 소자(ED)는 표시 장치의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다.
제3 절연층(IL3)은 상기 제1 및 제2 전극들(AE, CE) 사이에 배치된 상기 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 상기 제3 절연층(IL3)은 상기 발광 소자(ED)의 외면을 부분적으로 감쌀 수 있다. 상기 제3 절연층(IL3)은 상기 발광 소자(ED)를 보호할 수 있다. 상기 제3 절연층(IL3)은 발광 소자(ED)의 외면을 감쌀 수 있다.
상기 접촉 전극(CTE)은 상기 제1 및 제2 접촉 전극들(CTE1, CTE2)을 포함할 수 있다. 상기 제1 접촉 전극(CTE1)은 상기 제1 전극 가지부(AE2)와 상기 발광 소자(ED)의 일부를 덮을 수 있고, 상기 제1 전극 가지부(AE2)와 상기 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 상기 제2 접촉 전극(CTE2)은 상기 제2 전극 가지부(CE2)와 상기 발광 소자(ED)의 다른 일부를 덮을 수 있고, 상기 제2 전극 가지부(CE2)와 상기 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
상기 제1 접촉 전극(CTE1)은 상기 제1 전극 가지부(AE2) 상에 배치되어 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 접촉 전극(CTE1)은 상기 발광 소자(ED)의 일단과 접촉될 수 있다. 상기 발광 소자(ED)는 상기 제1 접촉 전극(CTE1)을 통해 상기 제1 전극(AE)과 전기적으로 연결될 수 있다.
상기 제2 접촉 전극(CTE2)은 상기 제2 전극 가지부(CE2) 상에 배치되어 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제2 접촉 전극(CTE2)은 상기 제1 접촉 전극(CTE1)과 상기 제1 방향(D1)으로 이격될 수 있다. 상기 제2 접촉 전극(CTE2)은 상기 발광 소자(ED)의 타단과 접촉될 수 있다. 상기 발광 소자(ED)는 상기 제2 접촉 전극(CTE2)을 통해 상기 제2 전극(CE)과 전기적으로 연결될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 타일링 표시 장치를 나타내는 평면도이고, 도 7은 비교예와 실시예에 따른 화소행들의 배치 구조를 설명하기 위한 확대도이다. 예를 들어, 도 7은 도 6의 E 영역을 확대한 확대도일 수 있다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 타일링 표시 장치(20)는 복수의 표시 패널들을 포함할 수 있다. 예를 들어, 상기 타일링 표시 장치(20)는 제1 내지 제8 표시 패널들(PNL1, PNL2, PNL3, PNL4, PNL5, PNL6, PNL7, PNL8)을 포함할 수 있다. 상기 제1 내지 제4 표시 패널들(PNL1, PNL2, PNL3, PNL4)은 제1 방향(D1)으로 배열될 수 있고, 상기 제5 내지 제8 표시 패널들(PNL5, PNL6, PNL7, PNL8)은 상기 제1 방향(D1)으로 배열될 수 있다.
상기 제1 표시 패널(PNL1)은 화소부(PXP), 적어도 하나의 게이트 구동부(GDV), 적어도 하나의 데이터 구동부(DDV) 및 제어부(CON)를 포함할 수 있다. 다만, 상기 게이트 구동부(GDV), 상기 데이터 구동부(DDV) 및 상기 제어부(CON)는 도 1을 참조하여 설명한 상기 게이트 구동부(GDV), 상기 데이터 구동부(DDV) 및 상기 제어부(CON)와 실질적으로 동일할 수 있다. 또한, 상기 제1 내지 제8 표시 패널들(PNL1, PNL2, PNL3, PNL4, PNL5, PNL6, PNL7, PNL8)은 실질적으로 동일한 구조를 가질 수 있다.
상기 화소부(PXP)에는 복수의 화소들(PX)이 배치될 수 있다. 상기 화소들(PX)은 매트릭스 형상으로 배치될 수 있다. 그에 따라, 상기 화소부(PXP)는 상기 제1 방향(D1)으로 연장하고 상기 제2 방향(D2)으로 배열되는 복수의 화소행들(PXR)을 포함할 수 있다.
도 7을 참조하면, 상기 타일링 표시 장치(20)는 상기 제1 및 제5 표시 패널들(PNL1, PNL5)을 포함할 수 있다. 상기 제5 표시 패널(PNL5)은 상기 제1 표시 패널(PNL1)과 실질적으로 동일한 구조를 가질 수 있으며, 상기 제1 표시 패널(PNL1)과 상기 제2 방향(D2)으로 세로 타일링 간격(D')만큼 이격될 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)은 상기 제1 방향(D1)으로 연장하고 상기 제2 방향(D2)으로 배열되는 제1 내지 제4 화소행들(PXR11, PXR12, PXR13, PXR14)을 포함할 수 있다. 예를 들어, 상기 제1 표시 패널(PNL1)의 상기 제4 화소행(PXR14)은 상기 제5 표시 패널(PNL5)과 인접할 수 있다. 또한, 상기 제5 표시 패널(PNL5)은 상기 제1 방향(D1)으로 연장하고 상기 제2 방향(D2)으로 배열되는 제1 내지 제4 화소행들(PXR21, PXR22, PXR23, PXR24)을 포함할 수 있다. 예를 들어, 상기 제5 표시 패널(PNL5)의 상기 제1 화소행(PXR21)은 상기 제1 표시 패널(PNL1)과 인접할 수 있다.
종래의 타일링 표시 장치(11)는 제1 및 제5 표시 패널들(PNL11, PNL51)을 포함하고, 상기 제1 표시 패널(PNL11)은 복수의 화소행들을 포함한다. 종래의 타일링 표시 장치(11)에서, 상기 제1 표시 패널(PNL11)에 배치되는 상기 화소행들의 사이의 화소 거리(PP')들은 모두 일정하다. 또한, 상기 제1 표시 패널(PNL11)의 제4 화소행 및 상기 제5 표시 패널(PNL51)의 제1 화소열 사이의 거리(PP'+dr)는 상기 화소 거리(PP') 및 상기 세로 타일링 간격(D')의 합과 동일하다.
반면, 본 발명의 다른 실시예에 따른 타일링 표시 장치(20)에서, 상기 제1 표시 패널(PNL1)에 배치되는 상기 제1 내지 제4 화소행들(PXR11, PXR12, PXR13, PXR14) 사이의 화소 거리들은 상이할 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)의 상기 제4 화소행(PXR14)은 상기 세로 타일링 간격(D')의 반만큼 상기 제5 표시 패널(PNL5)을 향하여 상기 제2 방향(D2)으로 이동될 수 있다. 또한, 상기 제5 표시 패널(PNL5)의 상기 제1 화소행(PXR21)은 상기 세로 타일링 간격(D')의 반만큼 상기 제1 표시 패널(PNL1)을 향하여 상기 제2 방향(D2)과 반대되는 방향으로 이동될 수 있다. 따라서, 상기 제1 표시 패널(PNL1)의 상기 제4 화소행(PXR14) 및 상기 제5 표시 패널(PNL5)의 상기 제1 화소행(PXR21) 사이의 제1 거리(PP1')는 상기 화소 거리(PP')와 동일할 수 있다.
일 실시예에서, 상기 제3 화소행(PXR13) 및 상기 제4 화소행(PXR14) 사이의 제2 거리(PP2')는 상기 제1 거리(PP1')보다 클 수 있다. 또한, 상기 제2 화소행(PXR12) 및 상기 제3 화소행(PXR13) 사이의 제3 거리(PP3')는 상기 제2 거리(PP2')보다 작을 수 있다. 상기 제1 화소행(PXR11) 및 상기 제2 화소행(PXR12) 사이의 거리는 상기 제2 거리(PP2')와 동일할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 타일링 표시 장치를 나타내는 평면도이고, 도 9는 도 8의 타일링 표시 장치를 설명하기 위한 확대도이며, 도 10은 도 9의 II-II' 선을 따라 절단한 단면도이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 타일링 표시 장치(30)는 복수의 표시 패널들을 포함할 수 있다. 예를 들어, 상기 타일링 표시 장치(30)는 제1 내지 제8 표시 패널들(PNL1, PNL2, PNL3, PNL4, PNL5, PNL6, PNL7, PNL8)을 포함할 수 있다. 상기 제1 내지 제4 표시 패널들(PNL1, PNL2, PNL3, PNL4)은 제1 방향(D1)으로 배열될 수 있고, 상기 제5 내지 제8 표시 패널들(PNL5, PNL6, PNL7, PNL8)은 상기 제1 방향(D1)으로 배열될 수 있다. 예를 들어, 상기 제1 방향(D1)은 가로 방향일 수 있고, 상기 제1 방향(D2)과 직교하는 제2 방향(D2)은 세로 방향일 수 있다.
상기 제1 표시 패널(PNL1)은 화소부(PXP), 적어도 하나의 게이트 구동부(GDV), 적어도 하나의 데이터 구동부(DDV) 및 제어부(CON)를 포함할 수 있다. 다만, 상기 게이트 구동부(GDV), 상기 데이터 구동부(DDV) 및 상기 제어부(CON)는 도 1을 참조하여 설명한 상기 게이트 구동부(GDV), 상기 데이터 구동부(DDV) 및 상기 제어부(CON)와 실질적으로 동일할 수 있다. 또한, 상기 제1 내지 제8 표시 패널들(PNL1, PNL2, PNL3, PNL4, PNL5, PNL6, PNL7, PNL8)은 실질적으로 동일한 구조를 가질 수 있다.
상기 화소부(PXP)에는 복수의 화소들(PX)이 배치될 수 있다. 상기 화소들(PX)은 매트릭스 형상으로 배치될 수 있다. 또한, 상기 화소부(PXP)에는 차광 패턴이 배치될 수 있다.
도 9를 참조하면, 각각의 상기 화소들(PX)은 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 각각의 상기 화소들(PX)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)을 포함할 수 있다. 상기 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)은 적색 광, 녹색 광 및 청색 광을 방출할 수 있다.
상기 제1 표시 패널(PNL1)은 제1 주변 영역(PA1), 중심 영역(CA) 및 제2 주변 영역(PA2)으로 구분될 수 있다. 상기 중심 영역(CA)은 상기 제1 및 제2 주변 영역들(PA1, PA2) 사이에 위치할 수 있고, 상기 제2 주변 영역(PA2)은 상기 제2 표시 패널(PNL2)과 인접할 수 있다. 상기 제1 표시 패널(PNL1)은 상기 중심 영역(CA)을 기준으로 대칭된 구조를 가질 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)은 매트릭스 형상으로 배치된 상기 서브 화소들 및 상기 서브 화소들 사이에 배치되는 상기 차광 패턴을 포함할 수 있다. 그에 따라, 상기 차광 패턴은 메쉬(mesh) 구조를 가질 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)은 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열되는 제1 내지 제4 차광 패턴들(BM1, BM2, BM3, BM4)을 포함할 수 있다. 예를 들어, 상기 제1 차광 패턴(BM1)은 상기 중심 영역(CA)에 배치되고, 상기 제2 내지 제4 차광 패턴들(BM2, BM3, BM4)은 상기 제2 주변 영역(PA2)에 배치될 수 있다. 그에 따라, 상기 제4 차광 패턴(BM4)은 상기 제2 표시 패널(PNL2)과 인접할 수 있다.
일 실시예에서, 상기 제1 내지 제4 차광 패턴들(BM1, BM2, BM3, BM4)의 상기 제1 방향(D1)으로의 제1 내지 제4 폭들(DC1, DC2, DC3, DC4)은 서로 상이할 수 있다. 예를 들어, 상기 제1 내지 제4 폭들(DC1, DC2, DC3, DC4)은 상기 중심 영역(CA)으로부터 상기 제1 주변 영역(PA1)으로 갈수록 커질 수 있고, 상기 중심 영역(CA)으로부터 상기 제1 주변 영역(PA1)으로 갈수록 커질 수 있다.
구체적으로, 상기 제4 차광 패턴(BM4)의 상기 제4 폭(DC4)은 상기 제3 차광 패턴(BM3)의 상기 제3 폭(DC3)보다 클 수 있다. 상기 제3 폭(DC3)은 상기 제2 차광 패턴(BM2)의 상기 제2 폭(DC2)보다 클 수 있다. 상기 제2 폭(DC2)은 상기 제1 차광 패턴(BM1)의 상기 제1 폭(DC1)보다 클 수 있다.
상기 타일링 표시 장치(30)는 복수의 표시 패널들을 포함하며, 각각의 상기 표시 패널들은 중심 영역 및 다른 표시 패널과 인접하는 주변 영역으로 구분될 수 있다. 각각의 상기 표시 패널들은 상기 제2 방향(D2)으로 연장하는 복수의 차광 패턴들을 포함하고, 상기 차광 패턴들의 폭들은 상기 중심 영역으로부터 상기 주변 영역으로 갈수록 커질 수 있다. 그에 따라, 상기 화소들의 발광 영역들은 상기 표시 패널들의 경계 영역으로 갈수록 감소될 수 있다. 따라서, 상기 표시 패널들의 상기 경계 영역이 시인되지 않을 수 있다.
도 10을 참조하면, 기판(SUB)은 투명한 또는 불투명한 재료를 포함할 수 있다. 예를 들어, 상기 기판(SUB)은 유리, 석영, 플라스틱 등을 포함할 수 있다.
버퍼층(BF)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다.
트랜지스터 층(TRL)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 트랜지스터 층(TRL)에는 적어도 하나의 트랜지스터(TFT)가 형성될 수 있다. 상기 트랜지스터(TFT)는 상기 게이트 신호에 따라 턴온되는 스위칭 트랜지스터, 상기 데이터 전압에 기초하여 구동 전류를 생성하는 구동 트랜지스터 및 상기 구동 전류를 애노드 전극으로 전달하는 발광 트랜지스터를 포함할 수 있다.
반도체층(ACT)은 상기 버퍼층(BF) 상에 배치될 수 있다. 상기 반도체층(ACT)은 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)과 중첩될 수 있다. 상기 반도체층(ACT)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 직접 접촉될 수 있고, 게이트 절연막(GI)을 사이에 두고 상기 게이트 전극(GE)과 마주할 수 있다.
상기 게이트 전극(GE)은 상기 게이트 절연막(GI)의 상부에 배치될 수 있다. 상기 게이트 전극(GE)은 상기 게이트 절연막(GI)을 사이에 두고, 상기 반도체층(ACT)과 중첩될 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 층간 절연막(ILD) 상에서 서로 이격되어 배치될 수 있다. 상기 소스 전극(SE)은 상기 게이트 절연막(GI) 및 상기 층간 절연막(ILD)에 마련된 컨택홀을 통해 상기 반도체층(ACT)의 일단과 접촉될 수 있다. 상기 드레인 전극(DE)은 상기 게이트 절연막(GI) 및 상기 층간 절연막(ILD)에 마련된 컨택홀을 통해 상기 반도체층(ACT)의 타단과 접촉될 수 있다. 상기 드레인 전극(DE)은 제1 보호층(PAS1) 및 제1 평탄화층(OC1)에 마련된 컨택홀을 통해 발광 부재(EL)의 제1 전극(AE)과 접속될 수 있다.
상기 게이트 절연막(GI)은 상기 반도체층(ACT)의 상부에 배치될 수 있다. 예를 들어, 상기 게이트 절연막(GI)은 상기 반도체층(ACT) 및 상기 버퍼층(BF)의 상부에 배치될 수 있고, 상기 반도체층(ACT)과 상기 게이트 전극(GE)을 절연시킬 수 있다. 상기 게이트 절연막(GI)은 상기 소스 전극(SE)이 관통하는 컨택홀 및 상기 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
상기 층간 절연막(ILD)은 상기 게이트 전극(GE)의 상부에 배치될 수 있다. 예를 들어, 상기 층간 절연막(ILD)은 상기 소스 전극(SE)이 관통하는 컨택홀 및 상기 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
상기 제1 보호층(PAS1)은 상기 트랜지스터(TFT)의 상부에 배치되고, 상기 트랜지스터(TFT)를 보호할 수 있다. 예를 들어, 상기 제1 보호층(PAS1)은 상기 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
상기 제1 평탄화층(OC1)은 상기 제1 보호층(PAS1)의 상부에 배치되고, 상기 트랜지스터(TFT)의 상단을 평탄화시킬 수 있다. 예를 들어, 상기 제1 평탄화층(OC1)은 상기 발광 부재(EL)의 상기 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
발광 소자층(EML)은 상기 발광 부재(EL), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 및 제2 보호층(PAS2)을 포함할 수 있다.
상기 발광 부재(EL)는 상기 트랜지스터(TFT) 상에 배치될 수 있다. 상기 발광 부재(EL)는 상기 제1 전극(AE), 제2 전극(CE), 및 발광 소자(ED)를 포함할 수 있다.
상기 제1 전극(AE)은 상기 제1 평탄화층(OC1)의 상부에 배치될 수 있다. 예를 들어, 상기 제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치된 상기 제1 뱅크(BNK1) 상에 배치되고, 상기 제1 뱅크(BNK1)를 덮을 수 있다. 상기 제1 전극(AE)은 상기 트랜지스터(TFT)의 상기 드레인 전극(DE)에 접속될 수 있다.
상기 제2 전극(CE)은 상기 제1 평탄화층(OC1)의 상부에 배치될 수 있다. 예를 들어, 상기 제2 전극(CE)은 상기 제1 평탄화층(OC1) 상에 배치된 상기 제1 뱅크(BNK1) 상에 배치되고, 상기 제1 뱅크(BNK1)를 덮을 수 있다. 상기 제2 전극(CE)은 화소에 공급되는 공통 전압을 수신할 수 있다.
제1 절연층(IL1)은 서로 인접한 상기 제1 전극(AE)의 일부와 상기 제2 전극(CE)의 일부를 덮을 수 있고, 상기 제1 전극(AE)과 상기 제2 전극(CE)을 절연시킬 수 있다.
상기 발광 소자(ED)는 상기 제1 평탄화층(OC1)의 상부에서 상기 제1 전극(AE) 및 상기 제2 전극(CE) 사이에 배치될 수 있다. 상기 발광 소자(ED)는 상기 제1 절연층(IL1) 상에 배치될 수 있다. 상기 발광 소자(ED)의 일단은 상기 제1 전극(AE)에 접속될 수 있고, 상기 발광 소자(ED)의 타단은 상기 제2 전극(CE)에 접속될 수 있다. 예를 들어, 상기 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 예를 들어, 상기 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광을 방출할 수 있다.
상기 제2 뱅크(BNK2)는 상기 제1 평탄화층(OC1) 상에 배치되어 발광 영역을 정의할 수 있다. 예를 들어, 상기 제2 뱅크(BNK2)는 상기 발광 영역을 둘러쌀 수 있으나, 이에 한정되지 않는다.
상기 제2 보호층(PAS2)은 상기 발광 부재(EL) 및 상기 제2 뱅크(BNK2) 상에 배치될 수 있다. 상기 제2 보호층(PAS2)은 상기 발광 부재(EL)를 덮을 수 있고, 상기 발광 부재(EL)를 보호할 수 있다.
제2 평탄화층(OC2)은 상기 발광 소자층(EML)의 상부에 마련되어, 상기 발광 소자층(EML)의 상단을 평탄화시킬 수 있다. 상기 제2 평탄화층(OC2)은 유기 물질을 포함할 수 있다.
제1 캡핑층(CAP1)은 상기 제2 평탄화층(OC2) 상에 배치될 수 있다. 상기 제1 캡핑층(CAP1)은 제1 및 제2 파장 변환부들(WLC1, WLC2)의 하면들을 밀봉할 수 있다. 상기 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다.
제1, 제3, 제5 제7 차광 부재들(BK1, BK3, BK5, BK7)은 상기 제1 캡핑층(CAP1) 상에 배치될 수 있다. 상기 제1, 제3, 제5 제7 차광 부재들(BK1, BK3, BK5, BK7)은 상기 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 상기 제1, 제3, 제5 제7 차광 부재들(BK1, BK3, BK5, BK7)은 광의 투과를 차단할 수 있다. 상기 제1, 제3, 제5 제7 차광 부재들(BK1, BK3, BK5, BK7)은 유기 차광 물질과 발액 성분을 포함할 수 있다.
상기 제1 파장 변환부(WLC1)는 상기 제1 캡핑층(CAP1) 상에 배치될 수 있다. 상기 제1 파장 변환부(WLC1)는 상기 발광 소자(ED)와 중첩할 수 있다. 상기 제1 파장 변환부(WLC1)는 상기 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 상기 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
상기 제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 상기 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 상기 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
상기 제1 산란체(SCT1)는 상기 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 상기 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다.
상기 제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 상기 제1 파장 시프터(WLS1)는 청색 광을 대략 510nm 내지 대략 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 상기 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 상기 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
상기 제1 파장 시프터(WLS1)가 방출하는 광은 대략 45nm 이하, 또는 대략 40nm 이하, 또는 대략 30nm 이하의 발광 파장 스펙트럼 반치폭(Full Width of Half Maximum, FWHM)을 가질 수 있다. 그에 따라, 상기 타일링 표시 장치(30)의 색 재현성이 개선될 수 있다.
상기 발광 소자층(EML)에서 제공된 청색 광의 일부는 상기 제1 파장 시프터(WLS1)에 의해 녹색 광으로 변환되지 않고 상기 제1 파장 변환부(WLC1)를 투과할 수 있다. 상기 발광 소자층(EML)에서 제공된 청색 광 중 상기 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 상기 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 상기 제1 파장 변환부(WLC1)에 의해 변환된 녹색 광은 상기 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다.
제2 파장 변환부(WLC2)는 상기 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제2 파장 변환부(WLC2)는 상기 발광 소자(ED)와 중첩할 수 있다. 상기 제2 파장 변환부(WLC2)는 상기 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 상기 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
상기 제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 상기 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다.
상기 제2 산란체(SCT2)는 상기 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 상기 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 상기 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
상기 제2 파장 시프터(WLS2)는 입사광의 피크 파장을 상기 제1 파장 시프터(WLS1)의 상기 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 상기 제2 파장 시프터(WLS2)는 청색 광을 대략 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 상기 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 상기 제2 파장 시프터(WLS2)는 상기 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다.
광 투과부(LTU)는 제1 캡핑층(CAP1) 상에 더 배치될 수 있다. 상기 광 투과부(LTU)는 상기 발광 소자(ED)와 중첩할 수 있다. 상기 광 투과부(LTU)는 상기 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 상기 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 상기 광 투과부는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
상기 제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 상기 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다.
상기 제3 산란체(SCT3)는 상기 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 상기 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 상기 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
상기 제1 및 제2 파장 변환부들(WLC1, WLC2) 및 상기 광 투과부(LTU)는 상기 제2 평탄화층(OC2) 및 상기 제1 캡핑층(CAP1)을 통해 상기 발광 소자층(EML) 상에 배치될 수 있다. 그에 따라, 상기 타일링 표시 장치(30)는 상기 제1 및 제2 파장 변환부들(WLC1, WLC2) 및 상기 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다.
제2 캡핑층(CAP2)은 상기 제1 및 제2 파장 변환부들(WLC1, WLC2), 상기 광 투과부(LTU) 및 상기 제1 차광 부재(BK1)를 덮을 수 있다.
제3 평탄화층(OC3)은 상기 제2 캡핑층(CAP2)의 상부에 배치되어, 상기 제1 및 제2 파장 변환부들(WLC1, WLC2)과 상기 광 투과부(LTU)의 상단을 평탄화시킬 수 있다. 상기 제3 평탄화층(OC3)은 유기 물질을 포함할 수 있다.
제2, 제4, 제6 및 제8 차광 부재들(BK2, BK4, BK6, BK8)은 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제2, 제4, 제6 및 제8 차광 부재들(BK2, BK4, BK6, BK8)은 상기 제1, 제3, 제5 및 제7 차광 부재들(BK1, BK3, BK5, BK7)과 두께 방향으로 중첩될 수 있다. 상기 제2, 제4, 제6 및 제8 차광 부재들(BK2, BK4, BK6, BK8)은 광의 투과를 차단할 수 있다.
상기 제1 컬러 필터(CF1)는 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제1 컬러 필터(CF1)는 상기 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 상기 제1 컬러 필터(CF1)는 상기 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 상기 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 상기 제2 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제2 컬러 필터(CF2)는 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제2 컬러 필터(CF2)는 상기 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 상기 제2 컬러 필터(CF2)는 상기 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 상기 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제3 컬러 필터(CF3)는 상기 제3 평탄화층(OC3) 상에 배치될 수 있다. 상기 제3 컬러 필터(CF3)는 상기 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 상기 제3 컬러 필터(CF3)는 상기 광 투과부(LTU)와 두께 방향으로 중첩될 수 있다. 상기 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 녹색 광) 및 제2 색의 광(예를 들어, 적색 광)을 차단하거나 흡수할 수 있다.
제3 보호층(PAS3)은 상기 제1 컬러 필터(CF1), 상기 제2 컬러 필터(CF2) 및 상기 제3 컬러 필터(CF3)를 덮을 수 있다. 상기 제3 보호층(PAS3)은 상기 제1 컬러 필터(CF1), 상기 제2 컬러 필터(CF2) 및 상기 제3 컬러 필터(CF3)를 보호할 수 있다.
봉지층(ENC)은 상기 제3 보호층(PAS3) 상에 배치될 수 있다. 예를 들어, 상기 봉지층(ENC)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 상기 봉지층(ENC)은 적어도 하나의 유기막을 포함할 수 있다.
상기 제1 차광 패턴(BM1)은 상기 제1 및 제2 차광 부재들(BK1, BK2)을 포함할 수 있다. 상기 제2 차광 패턴(BM2)은 상기 제3 및 제4 차광 부재들(BK3, BK4)을 포함할 수 있다. 상기 제3 차광 패턴(BM3)은 상기 제5 및 제6 차광 부재들(BK5, BK6)을 포함할 수 있다. 상기 제4 차광 패턴(BM4)은 상기 제7 및 제8 차광 부재들(BK7, BK8)을 포함할 수 있다.
상술한 바와 같이, 상기 제1 차광 패턴(BM1)의 상기 제1 폭(DC1)은 상기 제2 차광 패턴(BM2)의 상기 제2 폭(DC2)보다 작고, 상기 제2 폭(DC2)은 상기 제3 차광 패턴(BM3)의 상기 제3 폭(DC3)보다 작으며, 상기 제3 폭(DC3)은 상기 제4 차광 패턴(BM4)의 상기 제4 폭(DC4)보다 작을 수 있다.
도 11은 도 8의 타일링 표시 장치의 다른 예를 설명하기 위한 확대도이다.
도 11을 참조하면, 각각의 상기 화소들(PX)은 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 각각의 상기 화소들(PX)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)을 포함할 수 있다. 상기 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)은 적색 광, 녹색 광 및 청색 광을 방출할 수 있다.
상기 제1 표시 패널(PNL1)은 제1 주변 영역(PA1), 중심 영역(CA) 및 제2 주변 영역(PA2)으로 구분될 수 있다. 상기 중심 영역(CA)은 상기 제1 및 제2 주변 영역들(PA1, PA2) 사이에 위치할 수 있고, 상기 제2 주변 영역(PA2)은 상기 제2 표시 패널(PNL2)과 인접할 수 있다. 상기 제1 표시 패널(PNL1)은 상기 중심 영역(CA)을 기준으로 대칭된 구조를 가질 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)은 매트릭스 형상으로 배치된 상기 서브 화소들 및 상기 서브 화소들 사이에 배치되는 상기 차광 패턴을 포함할 수 있다. 그에 따라, 상기 차광 패턴은 메쉬(mesh) 구조를 가질 수 있다.
일 실시예에서, 상기 제1 표시 패널(PNL1)은 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열되는 제1 내지 제4 차광 패턴들(BM1, BM2, BM3, BM4)을 포함할 수 있다. 예를 들어, 상기 제1 내지 제3 차광 패턴들(BM1, BM2, BM3)은 상기 중심 영역(CA)에 배치되고, 상기 제4 차광 패턴(BM4)은 상기 제2 주변 영역(PA2)에 배치될 수 있다. 그에 따라, 상기 제4 차광 패턴(BM4)은 상기 제2 표시 패널(PNL2)과 인접할 수 있다.
일 실시예에서, 상기 제1 내지 제4 차광 패턴들(BM1, BM2, BM3, BM4)의 상기 제1 방향(D1)으로의 제1 내지 제4 폭들(DC1, DC2, DC3, DC4)은 서로 상이할 수 있다. 예를 들어, 상기 제1 내지 제4 폭들(DC1, DC2, DC3, DC4)은 상기 중심 영역(CA)으로부터 상기 제1 주변 영역(PA1)으로 갈수록 작아질 수 있고, 상기 중심 영역(CA)으로부터 상기 제1 주변 영역(PA1)으로 갈수록 작아질 수 있다.
구체적으로, 상기 제4 차광 패턴(BM4)의 상기 제4 폭(DC4)은 상기 제3 차광 패턴(BM3)의 상기 제3 폭(DC3)보다 작을 수 있다. 상기 제3 폭(DC3)은 상기 제2 차광 패턴(BM2)의 상기 제2 폭(DC2)보다 작을 수 있다. 상기 제2 폭(DC2)은 상기 제1 차광 패턴(BM1)의 상기 제1 폭(DC1)보다 작을 수 있다.
상기 타일링 표시 장치(30)는 복수의 표시 패널들을 포함하며, 각각의 상기 표시 패널들은 중심 영역 및 다른 표시 패널과 인접하는 주변 영역으로 구분될 수 있다. 각각의 상기 표시 패널들은 상기 제2 방향(D2)으로 연장하는 복수의 차광 패턴들을 포함하고, 상기 차광 패턴들의 폭들은 상기 중심 영역으로부터 상기 주변 영역으로 갈수록 작아질 수 있다. 그에 따라, 상기 화소들의 발광 영역들은 상기 표시 패널들의 경계 영역으로 갈수록 증가될 수 있다. 따라서, 상기 표시 패널들의 상기 경계 영역이 시인되지 않을 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 20, 30 : 타일링 표시 장치 PNL1 : 제1 표시 패널
PP1, PP2, PP3, PP4 : 제1 내지 제4 거리
D : 가로 타일링 간격 D' : 세로 타일링 간격
PXC11 : 제1 화소열 PXR11 : 제1 화소행

Claims (20)

  1. 세로 방향으로 연장하고 가로 방향으로 배열되는 제1 내지 제n(단, n은 1보다 큰 정수) 화소열들을 포함하는 제1 표시 패널; 및
    상기 세로 방향으로 연장하고 상기 가로 방향으로 배열되는 제1 내지 제m(단, m은 1보다 큰 정수) 화소열들을 포함하고, 상기 제1 표시 패널과 가로 타일링 간격만큼 이격하는 제2 표시 패널을 포함하고,
    상기 제1 표시 패널의 상기 제n 화소열은 상기 제2 표시 패널과 인접하고,
    상기 제2 표시 패널의 상기 제1 화소열은 상기 제1 표시 패널과 인접하며,
    상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 제1 거리는 상기 제1 표시 패널의 제n-1 화소열 및 상기 제n 화소열 사이의 제2 거리보다 작은 것을 특징으로 하는 타일링 표시 장치.
  2. 제1 항에 있어서, 상기 제1 표시 패널의 상기 제n 화소열은 상기 가로 타일링 간격의 반만큼 상기 제2 표시 패널을 향하여 상기 가로 방향으로 이동된 것을 특징으로 하는 타일링 표시 장치.
  3. 제2 항에 있어서, 상기 제2 표시 패널의 상기 제1 화소열은 상기 가로 타일링 간격의 상기 반만큼 상기 제1 표시 패널을 향하여 상기 가로 방향으로 이동된 것을 특징으로 하는 타일링 표시 장치.
  4. 제1 항에 있어서, 상기 제1 표시 패널의 중심 영역에 배치되는 화소열들 사이의 제3 거리는 상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 상기 제1 거리보다 작거나 같은 것을 특징으로 하는 타일링 표시 장치.
  5. 제1 항에 있어서, 상기 제n-1 화소열 및 상기 제n 화소열 사이의 상기 제2 거리는 상기 제n-1 화소열 및 제n-2 화소열 사이의 제4 거리보다 작은 것을 특징으로 하는 타일링 표시 장치.
  6. 제1 항에 있어서, 상기 제1 표시 패널은 제1 중심 영역, 상기 제2 표시 패널과 인접하는 제1 주변 영역 및 상기 제1 중심 영역과 상기 제1 주변 영역 사이의 제1 중간 영역으로 구분되고,
    상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 상기 제1 거리는 상기 제1 중간 영역에 배치되는 상기 화소열들 사이의 제5 거리보다 작은 것을 특징으로 하는 타일링 표시 장치.
  7. 제6 항에 있어서, 상기 제1 중심 영역에 배치되는 화소열들 사이의 제6 거리는 상기 제1 중간 영역에 배치되는 상기 화소열들 사이의 상기 제5 거리보다 작은 것을 특징으로 하는 타일링 표시 장치.
  8. 제6 항에 있어서, 상기 제1 내지 제n 화소열들 사이의 거리들 각각은 상기 제1 중간 영역으로부터 상기 제1 중심 영역으로 갈수록 감소되는 것을 특징으로 하는 타일링 표시 장치.
  9. 제6 항에 있어서, 상기 제1 내지 제n 화소열들 사이의 거리들 각각은 상기 제1 중간 영역으로부터 상기 제1 주변 영역으로 갈수록 감소되는 것을 특징으로 하는 타일링 표시 장치.
  10. 제6 항에 있어서, 상기 제2 표시 패널은 제2 중심 영역, 상기 제1 표시 패널과 인접하는 제2 주변 영역 및 상기 제2 중심 영역과 상기 제2 주변 영역 사이의 제2 중간 영역으로 구분되고,
    상기 제1 표시 패널의 상기 제n 화소열 및 상기 제2 표시 패널의 상기 제1 화소열 사이의 상기 제1 거리는 상기 제2 중간 영역에 배치되는 상기 화소열들 사이의 제7 거리보다 작은 것을 특징으로 하는 타일링 표시 장치.
  11. 제10 항에 있어서, 상기 제2 중심 영역에 배치되는 화소열들 사이의 제8 거리는 상기 제2 중간 영역에 배치되는 상기 화소열들 사이의 상기 제7 거리보다 작은 것을 특징으로 하는 타일링 표시 장치.
  12. 제10 항에 있어서, 상기 제1 내지 제m 화소열들 사이의 거리들 각각은 상기 제2 중간 영역으로부터 상기 제2 중심 영역으로 갈수록 감소되는 것을 특징으로 하는 타일링 표시 장치.
  13. 제12 항에 있어서, 상기 제1 내지 제m 화소열들 사이의 거리들 각각은 상기 제2 중간 영역으로부터 상기 제2 주변 영역으로 갈수록 감소되는 것을 특징으로 하는 타일링 표시 장치.
  14. 제1 항에 있어서, 상기 제1 표시 패널은
    상기 제1 표시 패널의 일측에 배치되고, 상기 제1 내지 제n 화소열들로 데이터 전압을 제공하는 제1 데이터 구동부; 및
    상기 제1 표시 패널의 상기 일측에 배치되고, 상기 제1 내지 제n 화소열들로 게이트 신호를 제공하는 제1 게이트 구동부를 더 포함하는 타일링 표시 장치.
  15. 제14 항에 있어서, 상기 제2 표시 패널은
    상기 제2 표시 패널의 일측에 배치되고, 상기 제1 내지 제m 화소열들로 데이터 전압을 제공하는 제2 데이터 구동부; 및
    상기 제2 표시 패널의 상기 일측에 배치되고, 상기 제1 내지 제m 화소열들로 게이트 신호를 제공하는 제2 게이트 구동부를 더 포함하는 타일링 표시 장치.
  16. 가로 방향으로 연장하고 세로 방향으로 배열되는 제1 내지 제n(단, n은 1보다 큰 정수) 화소행들을 포함하는 제1 표시 패널; 및
    상기 가로 방향으로 연장하고 상기 세로 방향으로 배열되는 제1 내지 제m(단, m은 1보다 큰 정수) 화소행들을 포함하고, 상기 제1 표시 패널과 세로 타일링 간격만큼 이격하는 제2 표시 패널을 포함하고,
    상기 제1 표시 패널의 상기 제n 화소행은 상기 제2 표시 패널과 인접하고,
    상기 제2 표시 패널의 상기 제1 화소행은 상기 제1 표시 패널과 인접하며,
    상기 제1 표시 패널의 상기 제n 화소행 및 상기 제2 표시 패널의 상기 제1 화소행 사이의 제1 거리는 상기 제1 표시 패널의 제n-1 화소행 및 상기 제n 화소행 사이의 제2 거리보다 작은 것을 특징으로 하는 타일링 표시 장치.
  17. 제16 항에 있어서, 상기 제1 표시 패널의 상기 제n 화소행은 상기 세로 타일링 간격의 반만큼 상기 제2 표시 패널을 향하여 상기 세로 방향으로 이동된 것을 특징으로 하는 타일링 표시 장치.
  18. 제17 항에 있어서, 상기 제2 표시 패널의 상기 제1 화소행은 상기 세로 타일링 간격의 상기 반만큼 상기 제1 표시 패널을 향하여 상기 세로 방향으로 이동된 것을 특징으로 하는 타일링 표시 장치.
  19. 세로 방향으로 연장하고 가로 방향으로 배열되는 제1 차광 패턴들을 포함하는 제1 표시 패널; 및
    상기 세로 방향으로 연장하고 상기 가로 방향으로 배열되는 제2 차광 패턴들을 포함하는 제2 표시 패널을 포함하고,
    상기 제1 표시 패널은 중심 영역 및 상기 중심 영역과 상기 제2 표시 패널 사이에 위치하는 주변 영역으로 구분되고,
    상기 제1 표시 패널의 상기 주변 영역에 배치되는 제1 차광 패턴들의 상기 가로 방향으로의 폭은 상기 중심 영역에 배치되는 제1 차광 패턴들의 상기 가로 방향으로의 폭보다 큰 것을 특징으로 하는 타일링 표시 장치.
  20. 제19 항에 있어서, 상기 제1 차광 패턴들의 상기 가로 방향으로의 폭들 각각은 상기 중심 영역으로부터 상기 주변 영역으로 갈수록 증가되는 것을 특징으로 하는 타일링 표시 장치.
KR1020200118369A 2020-09-15 2020-09-15 타일링 표시 장치 KR20220036444A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200118369A KR20220036444A (ko) 2020-09-15 2020-09-15 타일링 표시 장치
US17/473,708 US11721255B2 (en) 2020-09-15 2021-09-13 Tiling display device
CN202111080537.XA CN114188364A (zh) 2020-09-15 2021-09-15 拼接显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200118369A KR20220036444A (ko) 2020-09-15 2020-09-15 타일링 표시 장치

Publications (1)

Publication Number Publication Date
KR20220036444A true KR20220036444A (ko) 2022-03-23

Family

ID=80601078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200118369A KR20220036444A (ko) 2020-09-15 2020-09-15 타일링 표시 장치

Country Status (3)

Country Link
US (1) US11721255B2 (ko)
KR (1) KR20220036444A (ko)
CN (1) CN114188364A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
KR100557733B1 (ko) 1998-02-23 2006-05-09 엘지.필립스 엘시디 주식회사 대화면 액정표시장치 제조방법 및 그 방법을 수행하는 장비
US20090021496A1 (en) * 2007-07-18 2009-01-22 Nanolumens Acquisition, Inc. Voltage Partitioned Display
US8305294B2 (en) * 2009-09-08 2012-11-06 Global Oled Technology Llc Tiled display with overlapping flexible substrates
CN103680325A (zh) * 2013-12-17 2014-03-26 京东方科技集团股份有限公司 显示基板、显示面板和立体显示装置
WO2019014036A1 (en) * 2017-07-11 2019-01-17 Corning Incorporated MOSAIC SCREENS AND METHODS OF MAKING SAME
TWI781241B (zh) * 2017-11-08 2022-10-21 美商康寧公司 用於組裝顯示區域的裝置及方法
US10950305B1 (en) * 2018-11-02 2021-03-16 Facebook Technologies, Llc Selective pixel output
CN113748371A (zh) * 2020-03-18 2021-12-03 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20220084449A1 (en) 2022-03-17
CN114188364A (zh) 2022-03-15
US11721255B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
KR102536628B1 (ko) 투명표시장치
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
JP6982975B2 (ja) 表示装置、及び表示装置の製造方法
KR20190058608A (ko) 어레이 기판 및 표시 장치
KR102587398B1 (ko) 유기발광 표시장치
KR20170023300A (ko) 투명표시패널 및 이를 포함하는 투명표시장치
JP2017009884A (ja) 表示装置
KR20200038800A (ko) 스트레처블 표시장치
US11678507B2 (en) Display apparatus having a crack resistant structure
KR20160130048A (ko) 유기발광 디스플레이 장치
KR20220036444A (ko) 타일링 표시 장치
KR20200137846A (ko) 표시 장치
KR20220102187A (ko) 타일형 표시 장치
KR20220105238A (ko) 표시 장치 및 타일드 표시 장치
CN114725163A (zh) 显示装置
CN114649365A (zh) 显示装置
CN114447020A (zh) 拼接显示装置
CN219610468U (zh) 显示装置及拼接显示装置
CN219658710U (zh) 显示装置
US20230133818A1 (en) Display device
KR20220060074A (ko) 표시 장치 및 이의 제조 방법
US20240081130A1 (en) Display device
KR102613285B1 (ko) 표시패널 및 이를 포함하는 표시장치
KR20170030727A (ko) 유기발광 표시장치
KR20220117363A (ko) 표시 장치